半導体装置の製造方法
【課題】半導体装置のパターンの微細化が進展した場合においても、工程数を増加させること無く、容易にハードマスクを形成することが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板１上に、少なくとも、層間絶縁膜２と金属配線層３とをこの順で形成する方法であり、金属配線層３は、層間絶縁膜２上に形成された金属膜上にフォトレジスト膜のパターンを形成した後、このフォトレジスト膜の表面に、触媒反応を用いて絶縁体を選択的に堆積させて絶縁ハードマスクを形成するハードマスク形成工程と、次いで、この絶縁ハードマスクを用いて金属膜をエッチング処理するエッチング工程の各工程によって形成される。
【解決手段】半導体基板１上に、少なくとも、層間絶縁膜２と金属配線層３とをこの順で形成する方法であり、金属配線層３は、層間絶縁膜２上に形成された金属膜上にフォトレジスト膜のパターンを形成した後、このフォトレジスト膜の表面に、触媒反応を用いて絶縁体を選択的に堆積させて絶縁ハードマスクを形成するハードマスク形成工程と、次いで、この絶縁ハードマスクを用いて金属膜をエッチング処理するエッチング工程の各工程によって形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置においては、さらなる小型化や薄型化のために、高集積化が要求されている。
また、近年、微細化した半導体装置の製造工程においては、素子に使用する金属配線層等の加工に際し、フォトレジスト膜で形成したパターンをマスクとしてエッチングする方法に代わり、一般に、シリコン酸化膜（ＳｉＯ２）等の絶縁膜で形成したハードマスクを用いてエッチング処理を行う方法が採用されている。これは、ドライエッチング処理を行なうに際して、フォトレジスト膜のエッチング耐性が不足している場合等に有効な手段である。
【０００３】
ここで、半導体装置の製造工程においてハードマスクを形成する場合には、ハードマスク材料の堆積処理や、ドライエッチングを用いたハードマスク材料のパターニング処理等の工程が追加されるため、工程数が増加するという問題がある。
また、フォトレジスト膜で形成したパターンをエッチングによってハードマスク層に転写形成してから、再度エッチングを行なうことで金属配線層のパターンを形成する必要があるため、金属配線層の最終的な寸法にばらつきが生じ易いという問題がある。これは、一般に、ドライエッチングを行う場合、半導体基板内の面内位置や隣接するパターンの影響によってサイドエッチングの量が異なり、この影響が金属配線層の寸法に及ぶためである。
【０００４】
上述のような問題を解決するため、シリコンを含有するフォトレジスト膜で形成したパターンの表面層をシリコン酸化膜に改質したううえで、このシリコン酸化膜をハードマスクとして用いる技術が提案されている（例えば、特許文献１を参照）。しかしながら、特許文献１では、フォトレジスト膜にシリコンを添加することで解像性能が低下するため、微細なパターンを形成するのが困難であるという問題があった。また、フォトレジスト膜の表面の薄い部分のみがシリコン酸化膜に改質されるため、エッチングを行うエッチャントの材料によっては、ハードマスクとしてのエッチング耐性が不足すると言う問題もあった。
【０００５】
また、半導体基板上に絶縁ハードマスクを形成するにあたり、ＣＶＤ法（化学蒸着法：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用い、触媒反応を利用してシリコン酸化膜からなる薄膜を形成する技術も提案されている（例えば、特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１０７９５７号公報
【特許文献２】特開２００４−４０１１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献２に記載の方法を、上述のような製造工程におけるハードマスクの形成に適用した場合には、上記同様、工程数が増加するので、製造コストが増大してしまうという問題があった。
【課題を解決するための手段】
【０００８】
本発明者等は、半導体装置の製造工程においてエッチング処理に用いられるハードマスクの形成方法について鋭意研究を行った。この結果、触媒反応を利用して基板上に絶縁膜材料を堆積させる方法を用いることにより、微細なハードマスクを形成できることを知見した。これにより、半導体装置のパターンの微細化が進展した場合においても、工程数を増加させること無く、容易にハードマスクを形成することが可能なことを見出し、本発明を完成させた。
【０００９】
即ち、本発明の半導体装置の製造方法は、半導体基板上に、少なくとも、層間絶縁膜と金属配線層とをこの順で形成する半導体装置の製造方法であって、前記金属配線層は、前記層間絶縁膜上に形成された金属膜上にフォトレジスト膜のパターンを形成した後、前記フォトレジスト膜の表面に触媒反応によって絶縁体を選択的に堆積させて絶縁ハードマスクを形成し、次いで、前記絶縁ハードマスクを用いて前記金属膜をエッチング処理することで形成されることを特徴とする。
【００１０】
係る構成の半導体装置の製造方法によれば、フォトレジスト膜のパターン上に、触媒反応を用いて選択的に絶縁体を堆積させることで絶縁ハードマスクを形成した後、この絶縁ハードマスクを用いて金属膜をエッチング処理する方法なので、金属配線層のパターンの寸法のばらつきを抑制することができ、また、所望のエッチング耐性を備えるのに必要な膜厚で、高い膜厚制御性で絶縁ハードマスクを容易に形成することが可能となる。また、解像限界値の小さな高性能のフォトレジスト膜を使用した場合には、微細な金属配線層のパターンを容易に形成できるとともに、解像限界以下の配線スペースのパターニングも可能となるので、金属配線層の高密度配置を容易に行うことができる。またさらに、従来の半導体装置の製造方法に比べ、必要な工程数を削減することができる。
【発明の効果】
【００１１】
本発明の半導体装置の製造方法によれば、上記構成により、フォトレジスト膜にシリコン等を添加する必要が無いので、半導体装置の製造工程において、通常使用されているフォトレジスト膜を制限無く使用することができる。従って、より解像性能の高い高性能フォトレジスト膜を使用することで、より一層微細なパターンの金属配線層を形成することが可能となる。
【００１２】
また、フォトレジスト膜の表面に選択的に形成する絶縁ハードマスクの膜厚の制御が容易となるので、形成場所によらずに均一に形成することができる。これにより、エッチング工程における金属配線層のパターンの形成に際して、絶縁ハードマスクに起因する寸法のばらつきが増大するのを抑制することができる。さらに、絶縁ハードマスクを、金属配線層のパターンをエッチングする際の耐性を備えた膜厚として、容易に制御しながら形成することができる。
【００１３】
また、絶縁ハードマスクは、フォトレジスト膜のパターンに応じて選択的に形成されるので、従来の製造方法においてハードマスクの形成に必要であった、エッチングによるフォトレジスト膜のパターン転写の工程が不要となる。これにより、半導体装置の製造に必要な工程数を増加させることが無いので、半導体装置の製造効率が向上する。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態である半導体装置を示す断面模式図である。
【図２】本発明の第１実施形態である半導体装置の製造方法を模式的に示す工程図である。
【図３】本発明の第１実施形態である半導体装置の製造方法を模式的に示す工程図である。
【図４】本発明の第１実施形態である半導体装置の製造方法を模式的に示す工程図である。
【図５】本発明の第１実施形態である半導体装置の製造方法を模式的に示す工程図である。
【図６】本発明の第１実施形態である半導体装置の製造方法を模式的に示す工程図である。
【図７】本発明の第２実施形態である半導体装置の製造方法を模式的に示す工程図である。
【図８】本発明の第２実施形態である半導体装置の製造方法を模式的に示す工程図である。
【図９】本発明の第２実施形態である半導体装置の製造方法を模式的に示す工程図である。
【発明を実施するための形態】
【００１５】
以下に、本発明の半導体装置の製造方法の実施形態について、図面を適宜参照しながら説明する。なお、以下の説明において参照する図面は、本実施形態の半導体装置の製造方法を説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際の半導体装置等の寸法関係とは異なっている。
【００１６】
［第１実施形態］
図１は本発明を適用した第１実施形態である半導体装置の製造方法を模式的に示す断面図である。また、図２〜図５は、本実施形態の半導体装置の製造方法の各工程を模式的に示す工程図である。
【００１７】
本発明の半導体装置の製造方法は、半導体基板１上に、少なくとも、層間絶縁膜２と金属配線層３とをこの順で形成する方法であり、金属配線層３は、層間絶縁膜２上に形成された金属膜３Ａ上にフォトレジスト膜４のパターンを形成した後、フォトレジスト膜４の表面４ａに触媒反応によって絶縁体を選択的に堆積させて絶縁ハードマスク５を形成し、次いで、絶縁ハードマスク５を用いて金属膜３Ａをエッチング処理することで形成される方法である。
【００１８】
また、本実施形態では、半導体装置Ａを製造する方法として、半導体基板１上に層間絶縁膜２を形成する工程と、層間絶縁膜２上に金属配線層３を形成する工程とをこの順で備え、金属配線層３を形成する工程は、少なくとも、層間絶縁膜２上に金属膜３Ａを形成した後、該金属膜３Ａ上にフォトレジスト膜４によるパターンを形成するレジスト形成工程と、次いで、金属膜３Ａ及びフォトレジスト膜４の表面４ａに触媒ガス５１を供給することにより、フォトレジスト膜４の表面４ａに選択的に触媒薄膜５Ａを吸着させた後、さらに、成膜ガス５２を供給することで触媒薄膜５Ａに触媒反応を生じさせることにより、フォトレジスト膜４の表面４ａに絶縁体を選択的に堆積して絶縁ハードマスク５を形成するハードマスク形成工程と、次いで、絶縁ハードマスク５を用いて、金属膜３Ａをドライエッチング処理するエッチング工程と、をこの順で備える方法を例に説明する。
また、本実施形態においては、本発明の半導体装置の製造方法の具体例として、タングステン等の触媒薄膜を用いて金属配線層５を形成する場合について説明する。
【００１９】
本実施形態の製造方法によって得られる半導体装置Ａは、図１に示すように、半導体基板１上に層間絶縁膜２が形成され、この層間絶縁膜２上に、所定の配線パターンを有する金属配線層３が形成されてなるものである。ここで、図１に示す半導体装置Ａの素子構造は、図示略の保護膜やボンディングパッド等、半導体装置を構成する他の層が形成される前の状態を示すものである。
【００２０】
半導体基板１は、例えばシリコン等からなる基板である。
また、半導体基板１上には、層間膜として、シリコン酸化膜（ＳｉＯ２）等からなる層間絶縁膜２が積層されている。
金属配線層３は、層間絶縁膜２上に積層して設けられ、上述したタングステンの他、従来の半導体装置に用いられている公知の金属材料（ＷＳｉ、ＷＮ、Ｔｉ、ＴｉＮ、Ａｌ等）や、複数の金属材料からなる積層膜等を何ら制限無く採用して構成することができる。
【００２１】
以下に、本実施形態の半導体装置Ａの製造方法の一例について、図２〜図５を参照しながら説明する。
まず、図２に示すように、シリコンからなる半導体基板１上に（ＳｉＯ２）等の絶縁材料を堆積することで層間絶縁膜２を形成し、次いで、層間絶縁膜２上にタングステン等の触媒薄膜を堆積させることで金属膜３Ａを形成する。この際、層間絶縁膜２や金属膜３Ａを形成する方法としては、例えば、スパッタリング法やＣＶＤ法等、半導体の製造工程で用いられている従来公知の方法を採用することができる。
【００２２】
なお、金属膜３Ａ（金属配線層３）の材料としては、本実施形態ではタングステンを用いているが、タングステン以外の材料、例えば窒化チタン（ＴｉＮ）等を適宜選択して採用することも可能である。
【００２３】
次に、レジスト形成工程では、図２に示すように、金属膜３Ａ上に、フォトレジスト膜４を所望の配線パターンで形成する。
具体的には、図２に示すように、従来公知のフォトリソグラフィ法を用いて、フォトレジスト膜４のパターン幅Ｗが、最終的に形成する金属配線層３（図１参照）の幅よりも所定の値だけ小さくなるように適宜調整しながら、フォトレジスト膜４を形成する。図示例においては、フォトレジスト膜４のパターン幅Ｗが、図１に示す金属配線層３の横幅よりも２Ｔ（Ｔ：後述の絶縁ハードマスク５の膜厚）だけ小さくなるように調整しながら、フォトレジスト膜４を形成している。
【００２４】
この際、フォトレジスト膜４のパターニングに使用する図示略のフォトマスク上の配線パターンをあらかじめ細くしておくか、あるいは、フォトレジスト膜４の露光工程において露光の条件を調整することにより、フォトレジスト膜４のパターン幅Ｗが細くなるように調整すれば良い。
また、フォトレジスト膜４の材質は特に限定されず、従来公知のレジスト材料を何ら制限無く用いることができる。
【００２５】
次に、ハードマスク形成工程では、図３（ａ）、（ｂ）に示すように、上記レジスト形成工程で形成したフォトレジスト膜４のパターンのみを選択的に覆うように、ＣＶＤ法を用いて絶縁ハードマスク５を形成する。
【００２６】
具体的には、図３（ａ）に示すように、まず、金属膜３Ａ及びフォトレジスト膜４の表面４ａに触媒ガス５１を供給することにより、パターニングされたフォトレジスト膜４の表面４ａ上に、選択的に触媒薄膜５Ａを堆積させる。本実施形態では、触媒ガス５１としてトリメチルアルミニウム（Ｔｒｉ Ｍｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ；以下、ＴＭＡと記載）を用いることにより、メチルアルミニウムからなる触媒薄膜５Ａを、フォトレジスト膜４上に選択的に堆積させる。
【００２７】
次いで、図３（ｂ）に示すように、フォトレジスト膜４に形成された触媒薄膜５Ａに、さらに、成膜ガス５２を供給することによって触媒薄膜５Ａに触媒反応を生じさせることにより、絶縁ハードマスク５を形成する。本実施形態では、成膜ガス５２としてトリス（ｔｅｒｔ−ペントキシ）シラノール（Ｔｒｉｓ ｔｅｒｔｉａｒｙ−ｐｅｎｔｏｘｙ Ｓｉｌａｎｏｌ；以下、ＴＰＯＳと記載）を用いることで、メチルアルミニウムからなる触媒薄膜５ＡにＴＰＯＳ分子による触媒反応を生じさせ、絶縁体からなる絶縁ハードマスク５を形成する。
【００２８】
以下に、本実施形態のハードマスク形成工程において、触媒反応を用いて絶縁ハードマスク５を形成するメカニズムについて、図４（ａ）〜（ｂ）を参照しながら説明する。図４（ａ）〜（ｂ）は、フォトレジスト膜４の表面４ａ上に絶縁ハードマスク５が選択的に形成される原理を模式的に説明する図である。
【００２９】
まず、図２に示すような、半導体基板１上に層間絶縁膜２及び金属膜３Ａが順次積層され、金属膜３Ａ上にフォトレジスト膜４が形成された半導体ウェーハを、図示略の成膜装置に備えられるチャンバ内に導入する。
【００３０】
次いで、図４（ａ）に示すように、第１ステップとして、触媒ガス５１として用いるＴＭＡをチャンバ内に供給する。本発明者等は、このような第１ステップにおいて、触媒ガス５１をなすＴＭＡ分子の付着率は付着対象物の材質に依存し、大きく異なることを見出した。即ち、図４（ａ）に示すように、ＴＭＡ分子（触媒ガス５１）は、フォトレジスト膜４の表面４ａに付着し易いため、この表面４ａがメチルアルミニウム（触媒薄膜５Ａ）によって覆われる一方、金属膜３Ａの表面にはＴＭＡ分子は付着し難い。これは、フォトレジスト膜４又は金属膜３Ａをなす各材料において固有である表面の終端状態に応じて、ＴＭＡ分子の化学吸着のし易さが決定されるためである。
【００３１】
次いで、図４（ｂ）に示すように、ＴＭＡからなる触媒ガス５１をチャンバ外に排出した後、第２ステップとして、成膜ガス５２として用いるＴＰＯＳをチャンバ内に供給する。これにより、ＴＰＯＳ分子（成膜ガス５２）は、フォトレジスト膜４の表面４ａを覆うＴＭＡ分子（触媒薄膜５Ａ）と反応し、ＴＰＯＳ分子とＴＭＡ分子の酸素が互いに結合する。この際、ＴＭＡ分子とＴＰＯＳ分子が一対で反応した後、メチルアルミニウムの触媒作用により、他のＴＰＯＳ分子がメチルアルミニウムへ拡散する現象が生じる。これにより、ＴＰＯＳ分子とメチルアルミニウムとの酸素を介した結合が連鎖的に進行し、メチルアルミニウムと結合した多数のＴＰＯＳ分子からなるシロキサン高分子層が形成される。また、シロキサン高分子の各々は、相互反応により、隣接する分子間で架橋結合を形成する。これにより、図４（ｃ）に示すように、フォトレジスト膜４上に、シロキサン高分子を主成分とした薄膜（絶縁ハードマスク５）が形成される。
この後、成膜ガス５２（ＴＰＯＳ）をチャンバ外に排出する。
【００３２】
次いで、図４（ｄ）に示すように、再度、触媒ガス５１（ＴＭＡ）をチャンバ内に供給すると、フォトレジスト膜４の表面４ａの場合と同様に、ＴＭＡ分子は、フォトレジスト膜４上に形成された薄膜（絶縁ハードマスク５）の表面に選択的に吸着される。従って、上述した第１ステップ及び第２ステップを複数回、即ち、ハードマスク形成工程を複数回繰り返しながら、ＴＭＡ分子を所定の膜厚となるように堆積させることにより、図示例のような、所望の膜厚Ｔを有する絶縁ハードマスク５を、フォトレジスト膜４の表面４ａ上に選択的に堆積することができる。
【００３３】
上述したようなハードマスク形成工程を行なうことにより、図３（ｂ）に示すように、フォトレジスト膜４の表面４ａを覆うように、絶縁体からなる絶縁ハードマスク５が形成される。また、ハードマスク形成工程を複数回繰り返して行なう際は、上述した第１及び第２のステップの繰り返し回数を適宜調整することにより、絶縁ハードマスク５の膜厚Ｔを容易に制御することができる。ここで、絶縁ハードマスク５は、フォトレジスト膜４の表面４ａ及び側面側において、ほぼ均一な膜厚で堆積される。従って、図３（ｂ）に示すように、エッチング処理の際のマスクの幅は、フォトレジスト膜４のパターン幅Ｗに、絶縁ハードマスク５の膜厚Ｔの２倍（２Ｔ）を加えた幅となる。絶縁ハードマスク５に必要な膜厚Ｔは、ハードマスク形成工程に引き続いて行われるエッチング工程でのドライエッチング処理に際して、耐性を有する程度の膜厚となるように決定すれば良い。従って、予め、絶縁ハードマスク５に必要とされる膜厚Ｔを決定しておき、その膜厚Ｔに基づいて、フォトレジスト膜４のパターン幅Ｗに絶縁ハードマスク５の膜厚Ｔの２倍（２Ｔ）を加えた寸法値が所望の配線幅となるように、フォトレジスト膜４のパターン幅Ｗを設定すればよい。
【００３４】
さらに、図３（ｂ）に示すように、隣接するフォトレジスト膜４のパターン間隔（スペース部）は、絶縁ハードマスク５の膜厚Ｔの２倍（２Ｔ）だけ、狭く形成することが可能となる。つまり、これを利用して、フォトレジスト膜４の解像限界以下のスペース部を備えた配線のパターニングを行うことが可能となる。即ち、従来の方法のようなフォトレジスト膜のパターンのみをマスクとする場合には、解像限界以下の寸法とされたスペース部は、正常に分離したフォトレジスト膜のパターンとして形成することができないことから、配線パターンの短絡等の原因となっていた。また、上記特許文献１（特開２００２−１０７９５７号公報）に記載の方法を用いる場合にも、ハードマスクのパターン幅は、あらかじめ形成されたフォトレジスト膜のパターン幅と同じ寸法となるだけなので、上記同様、解像限界以下の寸法とされたスペース部をパターニングすることは不可能であった。
【００３５】
これに対し、本発明の製造方法では、レジスト形成工程において解像限界と同等の間隔を有するようにフォトレジスト膜４を形成した後、ハードマスク形成工程において絶縁ハードマスク５を形成することにより、パターン間のスペース部間隔をさらに小さくしたハードマスクパターンを形成することが可能となる。このため、例えば、少なくとも２本以上の独立した配線パターンを備える金属配線層３を形成する場合、隣接する配線パターンの間隔には、フォトレジスト膜４のパターンを形成する際の解像限界値以下の寸法が含まれる。これにより、従来の方法に比べて、大幅に微細化した配線パターンを容易に形成することが可能となる。
【００３６】
本実施形態のハードマスク形成工程で用いる触媒ガス５１としては、特に限定されないが、上述のようなトリメチルアルミニウム（ＴＭＡ）を用いることが好ましい。
また、成膜ガス５２としては、トリス（ｔｅｒｔ−ペントキシ）シラノールを用いることが好ましいが、他の気体状態のトリス（ｔｅｒｔ−アルコキシ）シラノール、具体的にはトリス（ｔｅｒｔ−ブトキシ）シラノール等を使用することも可能である。その場合にも、ＴＭＡとの触媒反応によって、選択的に絶縁体を形成することができる。
【００３７】
次に、エッチング工程では、図５に示すように、フォトレジスト膜４上に形成された絶縁ハードマスク５を用いて、金属膜３Ａをドライエッチング処理する。
具体的には、図５に示すように、まず、絶縁ハードマスク５によって覆われたフォトレジスト膜４のパターンをマスクとして、金属膜３Ａの異方性ドライエッチングを行うことにより、パターン間のスペース部で露出した部分の金属膜３を除去する。
【００３８】
次いで、図１に示すように、希フッ酸等の薬液を用いて絶縁ハードマスク５を除去した後、酸素プラズマ等のアッシング処理でフォトレジスト膜４を除去することにより、所望の配線層としてパターニングされた金属配線層３を形成することができる。
【００３９】
以上のような各工程により、半導体装置Ａを製造することができるが、本実施形態の半導体装置を製造する方法は上記方法には限定されず、例えば、各層に用いる材料や形状、加工方法等は、適宜採用することが可能である。
【００４０】
本実施形態の半導体装置の製造方法によれば、フォトレジスト膜４の表面４ａに選択的に触媒薄膜５Ａを吸着させた後、さらに、成膜ガス５２を供給することで触媒薄膜５Ａに触媒反応を生じさせることにより、フォトレジスト膜４の表面４ａに絶縁体を選択的に堆積して絶縁ハードマスク５を形成するハードマスク形成工程を備えた方法なので、絶縁ハードマスク５を用いて形成される金属配線層３のパターンの寸法のばらつきを抑制することができる。また、所望のエッチング耐性を備えるのに必要な膜厚で、高い膜厚制御性で絶縁ハードマスク５を容易に形成することが可能となる。解像限界値の小さな高性能のフォトレジスト膜４を使用した場合には、微細な金属配線層３のパターンを容易に形成できるとともに、解像限界以下の配線スペースのパターニングも可能となるので、金属配線層３の高密度配置を容易に行うことができる。またさらに、従来の半導体装置の製造方法に比べ、必要な工程数を削減することができる。
【００４１】
［第２実施形態］
以下に、本発明の半導体装置の製造方法の第２実施形態について、図７〜図９を適宜参照しながら説明する。ここで、図７〜図９は、本実施形態の半導体装置の製造方法の各工程を模式的に示す工程図である。
なお、本実施形態の製造方法によって得られる半導体装置は、図１に示す第１実施形態の半導体装置Ａと同様の構成を有するものであり、本実施形態の製造方法の説明においても、共通する構成については同じ符号を付し、また、その詳しい説明を省略する。
【００４２】
図７及び図８に示すように、本実施形態の製造方法は、第１実施形態の製造方法で備えられる各工程に加え、さらに、ハードマスク形成工程とエッチング工程との間において、フォトレジスト膜４のパターンの間から露出する金属膜３Ａ上に付着した触媒薄膜５Ａを除去する除去工程が備えられている点で、上記第１実施形態の製造方法とは異なる。
【００４３】
本発明の製造方法に備えられるハードマスク形成工程を適用した場合、パターニングを行なう金属膜３Ａの表面状態や、絶縁ハードマスク５をなす絶縁体の成膜条件等によっては、付着位置の選択性が低下することがある。このような場合、上記各工程を、１回又は複数回のサイクル（図６に示す工程Ｓ１〜Ｓ４を参照）で実施した際に、フォトレジスト膜４上のみならず、金属膜３Ａ上にも絶縁ハードマスク５の材料である絶縁体の薄膜が形成されることがある。このような状態で、成膜工程のサイクルを繰り返した場合、金属膜３Ａ上に堆積した絶縁体薄膜上に、さらに新たな薄膜が堆積されてゆき、フォトレジスト膜４のパターンに応じた絶縁ハードマスクのパターン形成が困難になる虞がある。
【００４４】
例えば、図７に示す例のように、半導体基板１上に層間絶縁膜２を介して金属膜３Ａを形成した基板を準備し、第１実施形態と同様に、フォトレジスト膜４のパターンを形成する。そして、図６に示す工程Ｓ１〜Ｓ４のようなハードマスク形成工程の成膜サイクルを、１回又は複数回で実施することにより、フォトレジスト膜４の表面４ａには絶縁ハードマスク５が形成されるとともに、金属膜３の表面にも絶縁体が堆積されることで絶縁体薄膜１０５が形成される。なお、このような場合でも、金属膜３Ａ表面への触媒ガス５１の吸着率は、フォトレジスト膜４に比べて低いので、絶縁体薄膜１０５の膜厚は、絶縁ハードマスク５に比べて大幅に薄いものとなる。
【００４５】
本実施形態の製造方法では、図８に示すように、異方性ドライエッチング等の方法で金属膜３Ａ上の絶縁体薄膜１０５を除去する除去工程により、金属膜３Ａの表面３ａを露出させる。この際、フォトレジスト膜４の表面４ａ上に形成された絶縁ハードマスク５は残存するように、ドライエッチング処理の時間を調整する。そして、金属膜３Ａの表面３ａが完全に露出した状態となることで、絶縁ハードマスク５の形成にあたっての選択性が回復する。
【００４６】
次いで、引き続き、図６に示す工程Ｓ１〜Ｓ４の成膜サイクルを繰り返すことにより、図９に示すように、フォトレジスト膜４の表面４ａを覆う絶縁ハードマスク５が所望の膜厚で形成される。また、この際、上記工程のサイクルの途中で、必要に応じて再度の除去工程を行い、金属膜３Ａの表面３ａを露出させることにより、絶縁ハードマスク５の形成にあたっての選択性を回復させても良い。
【００４７】
本実施形態の製造方法によれば、上述のような除去工程が備えられていることにより、パターニングしたい金属膜３Ａの表面３ａに対し、絶縁ハードマスク５の形成位置の選択性が低下しているような場合であっても、この選択性を容易に回復することができる。これにより、絶縁ハードマスク５をなす絶縁体の、堆積位置の選択性が低下していような場合であっても、この選択性を適宜回復させながら絶縁ハードマスク５を形成することが可能となる。
【００４８】
本実施形態の製造方法によれば、上記した除去工程が追加されることにより、第１実施形態の製造方法に比べて全体の工程数は増加してしまうものの、パターンの微細化が進んだ場合においても、寸法のばらつきが抑制されたパターンを有する絶縁ハードマスク５を容易に形成することができる。また、第1実施形態の製造方法と同様に、フォトレジスト膜４の解像限界以下のスペース部を備えた配線のパターニングを行うことも可能となる。
【００４９】
以上説明したように、本発明に係る半導体装置の製造方法によれば、上記構成により、フォトレジスト膜４にシリコン等を添加する必要が無いので、半導体装置の製造工程において、通常使用されているフォトレジスト膜を制限無く使用することができる。従って、より解像性能の高い高性能フォトレジスト膜を使用することで、より一層微細なパターンの金属配線層３を形成することが可能となる。
【００５０】
また、フォトレジスト膜４の表面に選択的に形成する絶縁ハードマスク５の膜厚の制御が容易となるので、形成場所によらずに均一に形成することができる。これにより、エッチング工程における金属配線層３のパターンの形成に際して、絶縁ハードマスク５に起因する寸法のばらつきが増大するのを抑制することができる。さらに、絶縁ハードマスク５を、金属配線層３のパターンをエッチングする際の耐性を備えた膜厚として、容易に制御しながら形成することができる。
【００５１】
また、絶縁ハードマスク５は、フォトレジスト膜４のパターンに応じて選択的に形成されるので、従来の製造方法においてハードマスクの形成に必要であった、エッチングによるフォトレジスト膜のパターン転写の工程が不要となる。これにより、半導体装置の製造に必要な工程数を増加させることが無いので、半導体装置の製造効率が向上する。
【実施例】
【００５２】
以下に、本発明の実施例を示し、本発明の半導体装置をより詳細に説明するが、本発明は以下の実施例にのみ限定されるものでは無い。
本実施例においては、上記した第１実施形態の製造方法に基づき、図１に示すような半導体装置Ａを作製した。以下に、本実施例について、図１〜図６を適宜参照しながら説明する。
【００５３】
まず、図２に示すように、シリコンからなる半導体基板１上に、ＣＶＤ法を用いてシリコン酸化膜（ＳｉＯ２）を堆積させることで層間絶縁膜２を形成した。次いで、その上に、同様の方法で窒化タングステン（ＷＮ）膜１０ｎｍと、タングステン（Ｗ）膜４０ｎｍを順次堆積した積層膜を形成することにより、金属膜３Ａを設けた。
【００５４】
次に、レジスト形成工程において、金属膜３Ａ上に、ＡｒＦエキシマレーザー光（波長１９３ｎｍ）に対して感光性を備えた化学増幅型フォトレジストを用いて、フォトレジスト膜４のパターンを形成した。
【００５５】
次に、ハードマスク形成工程において、図６に示すＳ１〜Ｓ４の工程を順次繰り返すことにより、フォトレジスト膜４の表面４ａに選択的に絶縁体の堆積を行った。
具体的には、まず、図６に示す工程Ｓ１として、半導体基板１上に層間絶縁膜２及び金属膜３Ａが形成されたウェーハを成膜用のチャンバ内に設置し、半導体基板１の温度を１００℃、チャンバ内の圧力を５Ｔｏｒｒに保持した状態で、触媒ガス５１としてＴＭＡ（トリメチルアルミニウム）ガスを１ｍｏｌ供給した。これにより、フォトレジスト膜４の表面４ａに、メチルアルミニウムからなる触媒薄膜５Ａを堆積させた。
次に、工程Ｓ２として、チャンバ内からＴＭＡガス（触媒ガス５１）を真空ポンプによって排出した後、窒素ガスを供給してチャンバ内の雰囲気を置換した。
【００５６】
次に、工程Ｓ３として、半導体基板１の温度を１００℃、チャンバ内の圧力を２Ｔｏｒｒに保持した状態で、成膜ガス５２としてＴＰＯＳ（トリス（ｔｅｒｔ−ペントキシ）シラノール）ガスを１００μｍｏｌ供給した。これにより、フォトレジスト膜４の表面４ａに堆積させたメチルアルミニウムからなる触媒薄膜５Ａに、ＴＰＯＳ分子による触媒反応を生じさせ、ハードマスクとした。
次に、工程Ｓ４として、チャンバ内からＴＰＯＳガス（成膜ガス５２）を真空ポンプによって排出した後、窒素ガスを供給してチャンバ内の雰囲気を置換した。
上記工程Ｓ１〜Ｓ４からなるハードマスク形成工程を行うことにより、フォトレジスト膜４上に膜厚１０ｎｍ程度の絶縁体からなる絶縁ハードマスク５を選択的に形成することができた。
【００５７】
またさらに、図６に示す工程Ｓ１〜Ｓ４を１サイクルとして、このサイクルを繰り返して行うことにより、フォトレジスト膜４の表面４ａ上に形成する絶縁ハードマスク５の膜厚を、５０ｎｍ程度まで増加させることができた。この際、１回の成膜サイクル（工程Ｓ１〜Ｓ４）で形成される絶縁ハードマスクの膜厚は一定ではなく、上記サイクルの実施回数に応じて変動することが観察された。これは、絶縁体材料が堆積される下地の表面状態に応じて、成膜反応の進行状態が変化したためと推測される。
【００５８】
次に、エッチング工程において、図５に示すように、上記ハードマスク形成工程で形成した絶縁ハードマスク５を用い、六フッ化硫黄(ＳＦ６)ガスを含有するエッチングガスによって異方性ドライエッチングを行うことにより、金属膜３Ａをパターニングした。その後、絶縁ハードマスク５を、希フッ酸を用いたウェットエッチング処理によって除去した。そして、引き続き、酸素ガスを用いたプラズマアッシング処理によってフォトレジスト膜４を除去することにより、図１に示すような、所望の配線パターンを有する金属配線層３を形成した。
【００５９】
なお、本実施例においては、成膜サイクルの実施回数を増やすことにより、堆積する絶縁体（絶縁ハードマスク）の膜厚を、必要に応じて厚くすることが可能であることを確認した。また、この際、1回の成膜サイクルで堆積される絶縁ハードマスクの膜厚は、成膜条件の調整により、１〜１００ｎｍ程度の範囲でコントロールすることが可能であることを確認した。これにより、最終的に堆積したい絶縁ハードマスクの膜厚に応じて、1回の成膜サイクルで堆積される絶縁体（絶縁ハードマスク）の膜厚、及び、成膜サイクルの実施回数を、適宜選択することで、所望の膜厚の絶縁ハードマスクが得られることが確認された。
【符号の説明】
【００６０】
Ａ…半導体装置、１…シリコン基板、２…層間絶縁膜、３…金属配線層、３Ａ…金属膜、３ａ…表面（フォトレジスト膜のパターンの間から露出する金属膜）、４…フォトレジスト膜、４ａ…表面（フォトレジスト膜）、５…絶縁ハードマスク、５Ａ…触媒薄膜、５１…触媒ガス、５２…成膜ガス
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
半導体装置においては、さらなる小型化や薄型化のために、高集積化が要求されている。
また、近年、微細化した半導体装置の製造工程においては、素子に使用する金属配線層等の加工に際し、フォトレジスト膜で形成したパターンをマスクとしてエッチングする方法に代わり、一般に、シリコン酸化膜（ＳｉＯ２）等の絶縁膜で形成したハードマスクを用いてエッチング処理を行う方法が採用されている。これは、ドライエッチング処理を行なうに際して、フォトレジスト膜のエッチング耐性が不足している場合等に有効な手段である。
【０００３】
ここで、半導体装置の製造工程においてハードマスクを形成する場合には、ハードマスク材料の堆積処理や、ドライエッチングを用いたハードマスク材料のパターニング処理等の工程が追加されるため、工程数が増加するという問題がある。
また、フォトレジスト膜で形成したパターンをエッチングによってハードマスク層に転写形成してから、再度エッチングを行なうことで金属配線層のパターンを形成する必要があるため、金属配線層の最終的な寸法にばらつきが生じ易いという問題がある。これは、一般に、ドライエッチングを行う場合、半導体基板内の面内位置や隣接するパターンの影響によってサイドエッチングの量が異なり、この影響が金属配線層の寸法に及ぶためである。
【０００４】
上述のような問題を解決するため、シリコンを含有するフォトレジスト膜で形成したパターンの表面層をシリコン酸化膜に改質したううえで、このシリコン酸化膜をハードマスクとして用いる技術が提案されている（例えば、特許文献１を参照）。しかしながら、特許文献１では、フォトレジスト膜にシリコンを添加することで解像性能が低下するため、微細なパターンを形成するのが困難であるという問題があった。また、フォトレジスト膜の表面の薄い部分のみがシリコン酸化膜に改質されるため、エッチングを行うエッチャントの材料によっては、ハードマスクとしてのエッチング耐性が不足すると言う問題もあった。
【０００５】
また、半導体基板上に絶縁ハードマスクを形成するにあたり、ＣＶＤ法（化学蒸着法：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）を用い、触媒反応を利用してシリコン酸化膜からなる薄膜を形成する技術も提案されている（例えば、特許文献２を参照）。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１０７９５７号公報
【特許文献２】特開２００４−４０１１０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献２に記載の方法を、上述のような製造工程におけるハードマスクの形成に適用した場合には、上記同様、工程数が増加するので、製造コストが増大してしまうという問題があった。
【課題を解決するための手段】
【０００８】
本発明者等は、半導体装置の製造工程においてエッチング処理に用いられるハードマスクの形成方法について鋭意研究を行った。この結果、触媒反応を利用して基板上に絶縁膜材料を堆積させる方法を用いることにより、微細なハードマスクを形成できることを知見した。これにより、半導体装置のパターンの微細化が進展した場合においても、工程数を増加させること無く、容易にハードマスクを形成することが可能なことを見出し、本発明を完成させた。
【０００９】
即ち、本発明の半導体装置の製造方法は、半導体基板上に、少なくとも、層間絶縁膜と金属配線層とをこの順で形成する半導体装置の製造方法であって、前記金属配線層は、前記層間絶縁膜上に形成された金属膜上にフォトレジスト膜のパターンを形成した後、前記フォトレジスト膜の表面に触媒反応によって絶縁体を選択的に堆積させて絶縁ハードマスクを形成し、次いで、前記絶縁ハードマスクを用いて前記金属膜をエッチング処理することで形成されることを特徴とする。
【００１０】
係る構成の半導体装置の製造方法によれば、フォトレジスト膜のパターン上に、触媒反応を用いて選択的に絶縁体を堆積させることで絶縁ハードマスクを形成した後、この絶縁ハードマスクを用いて金属膜をエッチング処理する方法なので、金属配線層のパターンの寸法のばらつきを抑制することができ、また、所望のエッチング耐性を備えるのに必要な膜厚で、高い膜厚制御性で絶縁ハードマスクを容易に形成することが可能となる。また、解像限界値の小さな高性能のフォトレジスト膜を使用した場合には、微細な金属配線層のパターンを容易に形成できるとともに、解像限界以下の配線スペースのパターニングも可能となるので、金属配線層の高密度配置を容易に行うことができる。またさらに、従来の半導体装置の製造方法に比べ、必要な工程数を削減することができる。
【発明の効果】
【００１１】
本発明の半導体装置の製造方法によれば、上記構成により、フォトレジスト膜にシリコン等を添加する必要が無いので、半導体装置の製造工程において、通常使用されているフォトレジスト膜を制限無く使用することができる。従って、より解像性能の高い高性能フォトレジスト膜を使用することで、より一層微細なパターンの金属配線層を形成することが可能となる。
【００１２】
また、フォトレジスト膜の表面に選択的に形成する絶縁ハードマスクの膜厚の制御が容易となるので、形成場所によらずに均一に形成することができる。これにより、エッチング工程における金属配線層のパターンの形成に際して、絶縁ハードマスクに起因する寸法のばらつきが増大するのを抑制することができる。さらに、絶縁ハードマスクを、金属配線層のパターンをエッチングする際の耐性を備えた膜厚として、容易に制御しながら形成することができる。
【００１３】
また、絶縁ハードマスクは、フォトレジスト膜のパターンに応じて選択的に形成されるので、従来の製造方法においてハードマスクの形成に必要であった、エッチングによるフォトレジスト膜のパターン転写の工程が不要となる。これにより、半導体装置の製造に必要な工程数を増加させることが無いので、半導体装置の製造効率が向上する。
【図面の簡単な説明】
【００１４】
【図１】本発明の第１実施形態である半導体装置を示す断面模式図である。
【図２】本発明の第１実施形態である半導体装置の製造方法を模式的に示す工程図である。
【図３】本発明の第１実施形態である半導体装置の製造方法を模式的に示す工程図である。
【図４】本発明の第１実施形態である半導体装置の製造方法を模式的に示す工程図である。
【図５】本発明の第１実施形態である半導体装置の製造方法を模式的に示す工程図である。
【図６】本発明の第１実施形態である半導体装置の製造方法を模式的に示す工程図である。
【図７】本発明の第２実施形態である半導体装置の製造方法を模式的に示す工程図である。
【図８】本発明の第２実施形態である半導体装置の製造方法を模式的に示す工程図である。
【図９】本発明の第２実施形態である半導体装置の製造方法を模式的に示す工程図である。
【発明を実施するための形態】
【００１５】
以下に、本発明の半導体装置の製造方法の実施形態について、図面を適宜参照しながら説明する。なお、以下の説明において参照する図面は、本実施形態の半導体装置の製造方法を説明する図面であって、図示される各部の大きさや厚さや寸法等は、実際の半導体装置等の寸法関係とは異なっている。
【００１６】
［第１実施形態］
図１は本発明を適用した第１実施形態である半導体装置の製造方法を模式的に示す断面図である。また、図２〜図５は、本実施形態の半導体装置の製造方法の各工程を模式的に示す工程図である。
【００１７】
本発明の半導体装置の製造方法は、半導体基板１上に、少なくとも、層間絶縁膜２と金属配線層３とをこの順で形成する方法であり、金属配線層３は、層間絶縁膜２上に形成された金属膜３Ａ上にフォトレジスト膜４のパターンを形成した後、フォトレジスト膜４の表面４ａに触媒反応によって絶縁体を選択的に堆積させて絶縁ハードマスク５を形成し、次いで、絶縁ハードマスク５を用いて金属膜３Ａをエッチング処理することで形成される方法である。
【００１８】
また、本実施形態では、半導体装置Ａを製造する方法として、半導体基板１上に層間絶縁膜２を形成する工程と、層間絶縁膜２上に金属配線層３を形成する工程とをこの順で備え、金属配線層３を形成する工程は、少なくとも、層間絶縁膜２上に金属膜３Ａを形成した後、該金属膜３Ａ上にフォトレジスト膜４によるパターンを形成するレジスト形成工程と、次いで、金属膜３Ａ及びフォトレジスト膜４の表面４ａに触媒ガス５１を供給することにより、フォトレジスト膜４の表面４ａに選択的に触媒薄膜５Ａを吸着させた後、さらに、成膜ガス５２を供給することで触媒薄膜５Ａに触媒反応を生じさせることにより、フォトレジスト膜４の表面４ａに絶縁体を選択的に堆積して絶縁ハードマスク５を形成するハードマスク形成工程と、次いで、絶縁ハードマスク５を用いて、金属膜３Ａをドライエッチング処理するエッチング工程と、をこの順で備える方法を例に説明する。
また、本実施形態においては、本発明の半導体装置の製造方法の具体例として、タングステン等の触媒薄膜を用いて金属配線層５を形成する場合について説明する。
【００１９】
本実施形態の製造方法によって得られる半導体装置Ａは、図１に示すように、半導体基板１上に層間絶縁膜２が形成され、この層間絶縁膜２上に、所定の配線パターンを有する金属配線層３が形成されてなるものである。ここで、図１に示す半導体装置Ａの素子構造は、図示略の保護膜やボンディングパッド等、半導体装置を構成する他の層が形成される前の状態を示すものである。
【００２０】
半導体基板１は、例えばシリコン等からなる基板である。
また、半導体基板１上には、層間膜として、シリコン酸化膜（ＳｉＯ２）等からなる層間絶縁膜２が積層されている。
金属配線層３は、層間絶縁膜２上に積層して設けられ、上述したタングステンの他、従来の半導体装置に用いられている公知の金属材料（ＷＳｉ、ＷＮ、Ｔｉ、ＴｉＮ、Ａｌ等）や、複数の金属材料からなる積層膜等を何ら制限無く採用して構成することができる。
【００２１】
以下に、本実施形態の半導体装置Ａの製造方法の一例について、図２〜図５を参照しながら説明する。
まず、図２に示すように、シリコンからなる半導体基板１上に（ＳｉＯ２）等の絶縁材料を堆積することで層間絶縁膜２を形成し、次いで、層間絶縁膜２上にタングステン等の触媒薄膜を堆積させることで金属膜３Ａを形成する。この際、層間絶縁膜２や金属膜３Ａを形成する方法としては、例えば、スパッタリング法やＣＶＤ法等、半導体の製造工程で用いられている従来公知の方法を採用することができる。
【００２２】
なお、金属膜３Ａ（金属配線層３）の材料としては、本実施形態ではタングステンを用いているが、タングステン以外の材料、例えば窒化チタン（ＴｉＮ）等を適宜選択して採用することも可能である。
【００２３】
次に、レジスト形成工程では、図２に示すように、金属膜３Ａ上に、フォトレジスト膜４を所望の配線パターンで形成する。
具体的には、図２に示すように、従来公知のフォトリソグラフィ法を用いて、フォトレジスト膜４のパターン幅Ｗが、最終的に形成する金属配線層３（図１参照）の幅よりも所定の値だけ小さくなるように適宜調整しながら、フォトレジスト膜４を形成する。図示例においては、フォトレジスト膜４のパターン幅Ｗが、図１に示す金属配線層３の横幅よりも２Ｔ（Ｔ：後述の絶縁ハードマスク５の膜厚）だけ小さくなるように調整しながら、フォトレジスト膜４を形成している。
【００２４】
この際、フォトレジスト膜４のパターニングに使用する図示略のフォトマスク上の配線パターンをあらかじめ細くしておくか、あるいは、フォトレジスト膜４の露光工程において露光の条件を調整することにより、フォトレジスト膜４のパターン幅Ｗが細くなるように調整すれば良い。
また、フォトレジスト膜４の材質は特に限定されず、従来公知のレジスト材料を何ら制限無く用いることができる。
【００２５】
次に、ハードマスク形成工程では、図３（ａ）、（ｂ）に示すように、上記レジスト形成工程で形成したフォトレジスト膜４のパターンのみを選択的に覆うように、ＣＶＤ法を用いて絶縁ハードマスク５を形成する。
【００２６】
具体的には、図３（ａ）に示すように、まず、金属膜３Ａ及びフォトレジスト膜４の表面４ａに触媒ガス５１を供給することにより、パターニングされたフォトレジスト膜４の表面４ａ上に、選択的に触媒薄膜５Ａを堆積させる。本実施形態では、触媒ガス５１としてトリメチルアルミニウム（Ｔｒｉ Ｍｅｔｈｙｌ Ａｌｕｍｉｎｉｕｍ；以下、ＴＭＡと記載）を用いることにより、メチルアルミニウムからなる触媒薄膜５Ａを、フォトレジスト膜４上に選択的に堆積させる。
【００２７】
次いで、図３（ｂ）に示すように、フォトレジスト膜４に形成された触媒薄膜５Ａに、さらに、成膜ガス５２を供給することによって触媒薄膜５Ａに触媒反応を生じさせることにより、絶縁ハードマスク５を形成する。本実施形態では、成膜ガス５２としてトリス（ｔｅｒｔ−ペントキシ）シラノール（Ｔｒｉｓ ｔｅｒｔｉａｒｙ−ｐｅｎｔｏｘｙ Ｓｉｌａｎｏｌ；以下、ＴＰＯＳと記載）を用いることで、メチルアルミニウムからなる触媒薄膜５ＡにＴＰＯＳ分子による触媒反応を生じさせ、絶縁体からなる絶縁ハードマスク５を形成する。
【００２８】
以下に、本実施形態のハードマスク形成工程において、触媒反応を用いて絶縁ハードマスク５を形成するメカニズムについて、図４（ａ）〜（ｂ）を参照しながら説明する。図４（ａ）〜（ｂ）は、フォトレジスト膜４の表面４ａ上に絶縁ハードマスク５が選択的に形成される原理を模式的に説明する図である。
【００２９】
まず、図２に示すような、半導体基板１上に層間絶縁膜２及び金属膜３Ａが順次積層され、金属膜３Ａ上にフォトレジスト膜４が形成された半導体ウェーハを、図示略の成膜装置に備えられるチャンバ内に導入する。
【００３０】
次いで、図４（ａ）に示すように、第１ステップとして、触媒ガス５１として用いるＴＭＡをチャンバ内に供給する。本発明者等は、このような第１ステップにおいて、触媒ガス５１をなすＴＭＡ分子の付着率は付着対象物の材質に依存し、大きく異なることを見出した。即ち、図４（ａ）に示すように、ＴＭＡ分子（触媒ガス５１）は、フォトレジスト膜４の表面４ａに付着し易いため、この表面４ａがメチルアルミニウム（触媒薄膜５Ａ）によって覆われる一方、金属膜３Ａの表面にはＴＭＡ分子は付着し難い。これは、フォトレジスト膜４又は金属膜３Ａをなす各材料において固有である表面の終端状態に応じて、ＴＭＡ分子の化学吸着のし易さが決定されるためである。
【００３１】
次いで、図４（ｂ）に示すように、ＴＭＡからなる触媒ガス５１をチャンバ外に排出した後、第２ステップとして、成膜ガス５２として用いるＴＰＯＳをチャンバ内に供給する。これにより、ＴＰＯＳ分子（成膜ガス５２）は、フォトレジスト膜４の表面４ａを覆うＴＭＡ分子（触媒薄膜５Ａ）と反応し、ＴＰＯＳ分子とＴＭＡ分子の酸素が互いに結合する。この際、ＴＭＡ分子とＴＰＯＳ分子が一対で反応した後、メチルアルミニウムの触媒作用により、他のＴＰＯＳ分子がメチルアルミニウムへ拡散する現象が生じる。これにより、ＴＰＯＳ分子とメチルアルミニウムとの酸素を介した結合が連鎖的に進行し、メチルアルミニウムと結合した多数のＴＰＯＳ分子からなるシロキサン高分子層が形成される。また、シロキサン高分子の各々は、相互反応により、隣接する分子間で架橋結合を形成する。これにより、図４（ｃ）に示すように、フォトレジスト膜４上に、シロキサン高分子を主成分とした薄膜（絶縁ハードマスク５）が形成される。
この後、成膜ガス５２（ＴＰＯＳ）をチャンバ外に排出する。
【００３２】
次いで、図４（ｄ）に示すように、再度、触媒ガス５１（ＴＭＡ）をチャンバ内に供給すると、フォトレジスト膜４の表面４ａの場合と同様に、ＴＭＡ分子は、フォトレジスト膜４上に形成された薄膜（絶縁ハードマスク５）の表面に選択的に吸着される。従って、上述した第１ステップ及び第２ステップを複数回、即ち、ハードマスク形成工程を複数回繰り返しながら、ＴＭＡ分子を所定の膜厚となるように堆積させることにより、図示例のような、所望の膜厚Ｔを有する絶縁ハードマスク５を、フォトレジスト膜４の表面４ａ上に選択的に堆積することができる。
【００３３】
上述したようなハードマスク形成工程を行なうことにより、図３（ｂ）に示すように、フォトレジスト膜４の表面４ａを覆うように、絶縁体からなる絶縁ハードマスク５が形成される。また、ハードマスク形成工程を複数回繰り返して行なう際は、上述した第１及び第２のステップの繰り返し回数を適宜調整することにより、絶縁ハードマスク５の膜厚Ｔを容易に制御することができる。ここで、絶縁ハードマスク５は、フォトレジスト膜４の表面４ａ及び側面側において、ほぼ均一な膜厚で堆積される。従って、図３（ｂ）に示すように、エッチング処理の際のマスクの幅は、フォトレジスト膜４のパターン幅Ｗに、絶縁ハードマスク５の膜厚Ｔの２倍（２Ｔ）を加えた幅となる。絶縁ハードマスク５に必要な膜厚Ｔは、ハードマスク形成工程に引き続いて行われるエッチング工程でのドライエッチング処理に際して、耐性を有する程度の膜厚となるように決定すれば良い。従って、予め、絶縁ハードマスク５に必要とされる膜厚Ｔを決定しておき、その膜厚Ｔに基づいて、フォトレジスト膜４のパターン幅Ｗに絶縁ハードマスク５の膜厚Ｔの２倍（２Ｔ）を加えた寸法値が所望の配線幅となるように、フォトレジスト膜４のパターン幅Ｗを設定すればよい。
【００３４】
さらに、図３（ｂ）に示すように、隣接するフォトレジスト膜４のパターン間隔（スペース部）は、絶縁ハードマスク５の膜厚Ｔの２倍（２Ｔ）だけ、狭く形成することが可能となる。つまり、これを利用して、フォトレジスト膜４の解像限界以下のスペース部を備えた配線のパターニングを行うことが可能となる。即ち、従来の方法のようなフォトレジスト膜のパターンのみをマスクとする場合には、解像限界以下の寸法とされたスペース部は、正常に分離したフォトレジスト膜のパターンとして形成することができないことから、配線パターンの短絡等の原因となっていた。また、上記特許文献１（特開２００２−１０７９５７号公報）に記載の方法を用いる場合にも、ハードマスクのパターン幅は、あらかじめ形成されたフォトレジスト膜のパターン幅と同じ寸法となるだけなので、上記同様、解像限界以下の寸法とされたスペース部をパターニングすることは不可能であった。
【００３５】
これに対し、本発明の製造方法では、レジスト形成工程において解像限界と同等の間隔を有するようにフォトレジスト膜４を形成した後、ハードマスク形成工程において絶縁ハードマスク５を形成することにより、パターン間のスペース部間隔をさらに小さくしたハードマスクパターンを形成することが可能となる。このため、例えば、少なくとも２本以上の独立した配線パターンを備える金属配線層３を形成する場合、隣接する配線パターンの間隔には、フォトレジスト膜４のパターンを形成する際の解像限界値以下の寸法が含まれる。これにより、従来の方法に比べて、大幅に微細化した配線パターンを容易に形成することが可能となる。
【００３６】
本実施形態のハードマスク形成工程で用いる触媒ガス５１としては、特に限定されないが、上述のようなトリメチルアルミニウム（ＴＭＡ）を用いることが好ましい。
また、成膜ガス５２としては、トリス（ｔｅｒｔ−ペントキシ）シラノールを用いることが好ましいが、他の気体状態のトリス（ｔｅｒｔ−アルコキシ）シラノール、具体的にはトリス（ｔｅｒｔ−ブトキシ）シラノール等を使用することも可能である。その場合にも、ＴＭＡとの触媒反応によって、選択的に絶縁体を形成することができる。
【００３７】
次に、エッチング工程では、図５に示すように、フォトレジスト膜４上に形成された絶縁ハードマスク５を用いて、金属膜３Ａをドライエッチング処理する。
具体的には、図５に示すように、まず、絶縁ハードマスク５によって覆われたフォトレジスト膜４のパターンをマスクとして、金属膜３Ａの異方性ドライエッチングを行うことにより、パターン間のスペース部で露出した部分の金属膜３を除去する。
【００３８】
次いで、図１に示すように、希フッ酸等の薬液を用いて絶縁ハードマスク５を除去した後、酸素プラズマ等のアッシング処理でフォトレジスト膜４を除去することにより、所望の配線層としてパターニングされた金属配線層３を形成することができる。
【００３９】
以上のような各工程により、半導体装置Ａを製造することができるが、本実施形態の半導体装置を製造する方法は上記方法には限定されず、例えば、各層に用いる材料や形状、加工方法等は、適宜採用することが可能である。
【００４０】
本実施形態の半導体装置の製造方法によれば、フォトレジスト膜４の表面４ａに選択的に触媒薄膜５Ａを吸着させた後、さらに、成膜ガス５２を供給することで触媒薄膜５Ａに触媒反応を生じさせることにより、フォトレジスト膜４の表面４ａに絶縁体を選択的に堆積して絶縁ハードマスク５を形成するハードマスク形成工程を備えた方法なので、絶縁ハードマスク５を用いて形成される金属配線層３のパターンの寸法のばらつきを抑制することができる。また、所望のエッチング耐性を備えるのに必要な膜厚で、高い膜厚制御性で絶縁ハードマスク５を容易に形成することが可能となる。解像限界値の小さな高性能のフォトレジスト膜４を使用した場合には、微細な金属配線層３のパターンを容易に形成できるとともに、解像限界以下の配線スペースのパターニングも可能となるので、金属配線層３の高密度配置を容易に行うことができる。またさらに、従来の半導体装置の製造方法に比べ、必要な工程数を削減することができる。
【００４１】
［第２実施形態］
以下に、本発明の半導体装置の製造方法の第２実施形態について、図７〜図９を適宜参照しながら説明する。ここで、図７〜図９は、本実施形態の半導体装置の製造方法の各工程を模式的に示す工程図である。
なお、本実施形態の製造方法によって得られる半導体装置は、図１に示す第１実施形態の半導体装置Ａと同様の構成を有するものであり、本実施形態の製造方法の説明においても、共通する構成については同じ符号を付し、また、その詳しい説明を省略する。
【００４２】
図７及び図８に示すように、本実施形態の製造方法は、第１実施形態の製造方法で備えられる各工程に加え、さらに、ハードマスク形成工程とエッチング工程との間において、フォトレジスト膜４のパターンの間から露出する金属膜３Ａ上に付着した触媒薄膜５Ａを除去する除去工程が備えられている点で、上記第１実施形態の製造方法とは異なる。
【００４３】
本発明の製造方法に備えられるハードマスク形成工程を適用した場合、パターニングを行なう金属膜３Ａの表面状態や、絶縁ハードマスク５をなす絶縁体の成膜条件等によっては、付着位置の選択性が低下することがある。このような場合、上記各工程を、１回又は複数回のサイクル（図６に示す工程Ｓ１〜Ｓ４を参照）で実施した際に、フォトレジスト膜４上のみならず、金属膜３Ａ上にも絶縁ハードマスク５の材料である絶縁体の薄膜が形成されることがある。このような状態で、成膜工程のサイクルを繰り返した場合、金属膜３Ａ上に堆積した絶縁体薄膜上に、さらに新たな薄膜が堆積されてゆき、フォトレジスト膜４のパターンに応じた絶縁ハードマスクのパターン形成が困難になる虞がある。
【００４４】
例えば、図７に示す例のように、半導体基板１上に層間絶縁膜２を介して金属膜３Ａを形成した基板を準備し、第１実施形態と同様に、フォトレジスト膜４のパターンを形成する。そして、図６に示す工程Ｓ１〜Ｓ４のようなハードマスク形成工程の成膜サイクルを、１回又は複数回で実施することにより、フォトレジスト膜４の表面４ａには絶縁ハードマスク５が形成されるとともに、金属膜３の表面にも絶縁体が堆積されることで絶縁体薄膜１０５が形成される。なお、このような場合でも、金属膜３Ａ表面への触媒ガス５１の吸着率は、フォトレジスト膜４に比べて低いので、絶縁体薄膜１０５の膜厚は、絶縁ハードマスク５に比べて大幅に薄いものとなる。
【００４５】
本実施形態の製造方法では、図８に示すように、異方性ドライエッチング等の方法で金属膜３Ａ上の絶縁体薄膜１０５を除去する除去工程により、金属膜３Ａの表面３ａを露出させる。この際、フォトレジスト膜４の表面４ａ上に形成された絶縁ハードマスク５は残存するように、ドライエッチング処理の時間を調整する。そして、金属膜３Ａの表面３ａが完全に露出した状態となることで、絶縁ハードマスク５の形成にあたっての選択性が回復する。
【００４６】
次いで、引き続き、図６に示す工程Ｓ１〜Ｓ４の成膜サイクルを繰り返すことにより、図９に示すように、フォトレジスト膜４の表面４ａを覆う絶縁ハードマスク５が所望の膜厚で形成される。また、この際、上記工程のサイクルの途中で、必要に応じて再度の除去工程を行い、金属膜３Ａの表面３ａを露出させることにより、絶縁ハードマスク５の形成にあたっての選択性を回復させても良い。
【００４７】
本実施形態の製造方法によれば、上述のような除去工程が備えられていることにより、パターニングしたい金属膜３Ａの表面３ａに対し、絶縁ハードマスク５の形成位置の選択性が低下しているような場合であっても、この選択性を容易に回復することができる。これにより、絶縁ハードマスク５をなす絶縁体の、堆積位置の選択性が低下していような場合であっても、この選択性を適宜回復させながら絶縁ハードマスク５を形成することが可能となる。
【００４８】
本実施形態の製造方法によれば、上記した除去工程が追加されることにより、第１実施形態の製造方法に比べて全体の工程数は増加してしまうものの、パターンの微細化が進んだ場合においても、寸法のばらつきが抑制されたパターンを有する絶縁ハードマスク５を容易に形成することができる。また、第1実施形態の製造方法と同様に、フォトレジスト膜４の解像限界以下のスペース部を備えた配線のパターニングを行うことも可能となる。
【００４９】
以上説明したように、本発明に係る半導体装置の製造方法によれば、上記構成により、フォトレジスト膜４にシリコン等を添加する必要が無いので、半導体装置の製造工程において、通常使用されているフォトレジスト膜を制限無く使用することができる。従って、より解像性能の高い高性能フォトレジスト膜を使用することで、より一層微細なパターンの金属配線層３を形成することが可能となる。
【００５０】
また、フォトレジスト膜４の表面に選択的に形成する絶縁ハードマスク５の膜厚の制御が容易となるので、形成場所によらずに均一に形成することができる。これにより、エッチング工程における金属配線層３のパターンの形成に際して、絶縁ハードマスク５に起因する寸法のばらつきが増大するのを抑制することができる。さらに、絶縁ハードマスク５を、金属配線層３のパターンをエッチングする際の耐性を備えた膜厚として、容易に制御しながら形成することができる。
【００５１】
また、絶縁ハードマスク５は、フォトレジスト膜４のパターンに応じて選択的に形成されるので、従来の製造方法においてハードマスクの形成に必要であった、エッチングによるフォトレジスト膜のパターン転写の工程が不要となる。これにより、半導体装置の製造に必要な工程数を増加させることが無いので、半導体装置の製造効率が向上する。
【実施例】
【００５２】
以下に、本発明の実施例を示し、本発明の半導体装置をより詳細に説明するが、本発明は以下の実施例にのみ限定されるものでは無い。
本実施例においては、上記した第１実施形態の製造方法に基づき、図１に示すような半導体装置Ａを作製した。以下に、本実施例について、図１〜図６を適宜参照しながら説明する。
【００５３】
まず、図２に示すように、シリコンからなる半導体基板１上に、ＣＶＤ法を用いてシリコン酸化膜（ＳｉＯ２）を堆積させることで層間絶縁膜２を形成した。次いで、その上に、同様の方法で窒化タングステン（ＷＮ）膜１０ｎｍと、タングステン（Ｗ）膜４０ｎｍを順次堆積した積層膜を形成することにより、金属膜３Ａを設けた。
【００５４】
次に、レジスト形成工程において、金属膜３Ａ上に、ＡｒＦエキシマレーザー光（波長１９３ｎｍ）に対して感光性を備えた化学増幅型フォトレジストを用いて、フォトレジスト膜４のパターンを形成した。
【００５５】
次に、ハードマスク形成工程において、図６に示すＳ１〜Ｓ４の工程を順次繰り返すことにより、フォトレジスト膜４の表面４ａに選択的に絶縁体の堆積を行った。
具体的には、まず、図６に示す工程Ｓ１として、半導体基板１上に層間絶縁膜２及び金属膜３Ａが形成されたウェーハを成膜用のチャンバ内に設置し、半導体基板１の温度を１００℃、チャンバ内の圧力を５Ｔｏｒｒに保持した状態で、触媒ガス５１としてＴＭＡ（トリメチルアルミニウム）ガスを１ｍｏｌ供給した。これにより、フォトレジスト膜４の表面４ａに、メチルアルミニウムからなる触媒薄膜５Ａを堆積させた。
次に、工程Ｓ２として、チャンバ内からＴＭＡガス（触媒ガス５１）を真空ポンプによって排出した後、窒素ガスを供給してチャンバ内の雰囲気を置換した。
【００５６】
次に、工程Ｓ３として、半導体基板１の温度を１００℃、チャンバ内の圧力を２Ｔｏｒｒに保持した状態で、成膜ガス５２としてＴＰＯＳ（トリス（ｔｅｒｔ−ペントキシ）シラノール）ガスを１００μｍｏｌ供給した。これにより、フォトレジスト膜４の表面４ａに堆積させたメチルアルミニウムからなる触媒薄膜５Ａに、ＴＰＯＳ分子による触媒反応を生じさせ、ハードマスクとした。
次に、工程Ｓ４として、チャンバ内からＴＰＯＳガス（成膜ガス５２）を真空ポンプによって排出した後、窒素ガスを供給してチャンバ内の雰囲気を置換した。
上記工程Ｓ１〜Ｓ４からなるハードマスク形成工程を行うことにより、フォトレジスト膜４上に膜厚１０ｎｍ程度の絶縁体からなる絶縁ハードマスク５を選択的に形成することができた。
【００５７】
またさらに、図６に示す工程Ｓ１〜Ｓ４を１サイクルとして、このサイクルを繰り返して行うことにより、フォトレジスト膜４の表面４ａ上に形成する絶縁ハードマスク５の膜厚を、５０ｎｍ程度まで増加させることができた。この際、１回の成膜サイクル（工程Ｓ１〜Ｓ４）で形成される絶縁ハードマスクの膜厚は一定ではなく、上記サイクルの実施回数に応じて変動することが観察された。これは、絶縁体材料が堆積される下地の表面状態に応じて、成膜反応の進行状態が変化したためと推測される。
【００５８】
次に、エッチング工程において、図５に示すように、上記ハードマスク形成工程で形成した絶縁ハードマスク５を用い、六フッ化硫黄(ＳＦ６)ガスを含有するエッチングガスによって異方性ドライエッチングを行うことにより、金属膜３Ａをパターニングした。その後、絶縁ハードマスク５を、希フッ酸を用いたウェットエッチング処理によって除去した。そして、引き続き、酸素ガスを用いたプラズマアッシング処理によってフォトレジスト膜４を除去することにより、図１に示すような、所望の配線パターンを有する金属配線層３を形成した。
【００５９】
なお、本実施例においては、成膜サイクルの実施回数を増やすことにより、堆積する絶縁体（絶縁ハードマスク）の膜厚を、必要に応じて厚くすることが可能であることを確認した。また、この際、1回の成膜サイクルで堆積される絶縁ハードマスクの膜厚は、成膜条件の調整により、１〜１００ｎｍ程度の範囲でコントロールすることが可能であることを確認した。これにより、最終的に堆積したい絶縁ハードマスクの膜厚に応じて、1回の成膜サイクルで堆積される絶縁体（絶縁ハードマスク）の膜厚、及び、成膜サイクルの実施回数を、適宜選択することで、所望の膜厚の絶縁ハードマスクが得られることが確認された。
【符号の説明】
【００６０】
Ａ…半導体装置、１…シリコン基板、２…層間絶縁膜、３…金属配線層、３Ａ…金属膜、３ａ…表面（フォトレジスト膜のパターンの間から露出する金属膜）、４…フォトレジスト膜、４ａ…表面（フォトレジスト膜）、５…絶縁ハードマスク、５Ａ…触媒薄膜、５１…触媒ガス、５２…成膜ガス
【特許請求の範囲】
【請求項１】
半導体基板上に、少なくとも、層間絶縁膜と金属配線層とをこの順で形成する半導体装置の製造方法であって、
前記金属配線層は、前記層間絶縁膜上に形成された金属膜上にフォトレジスト膜のパターンを形成した後、該フォトレジスト膜の表面に触媒反応によって絶縁体を選択的に堆積させて絶縁ハードマスクを形成し、次いで、前記絶縁ハードマスクを用いて前記金属膜をエッチング処理することで形成されることを特徴とする半導体装置の製造方法。
【請求項２】
少なくとも、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に金属配線層を形成する工程とをこの順で備える半導体装置の製造方法であって、
前記金属配線層を形成する工程は、少なくとも、前記層間絶縁膜上に金属膜を形成した後、該金属膜上にフォトレジスト膜のパターンを形成するレジスト形成工程と、
次いで、前記金属膜及び前記フォトレジスト膜の表面に触媒ガスを供給することにより、前記フォトレジスト膜の表面に選択的に触媒薄膜を吸着させた後、さらに、成膜ガスを供給することで前記触媒薄膜に触媒反応を生じさせることにより、前記フォトレジスト膜の表面に絶縁体を選択的に堆積して絶縁ハードマスクを形成するハードマスク形成工程と、
次いで、前記絶縁ハードマスクを用いて前記金属膜をドライエッチング処理するエッチング工程と、をこの順で備えることを特徴とする半導体装置の製造方法。
【請求項３】
前記ハードマスク形成工程を複数回繰り返しながら、前記絶縁体を所定の膜厚となるように堆積して前記絶縁ハードマスクを形成することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
さらに、前記ハードマスク形成工程と前記エッチング工程との間において、前記フォトレジスト膜のパターンの間から露出する前記金属膜上に付着した前記触媒薄膜を除去する除去工程が備えられていることを特徴とする請求項２又は請求項３に記載の半導体装置の製造方法。
【請求項５】
前記ハードマスク形成工程は、前記触媒ガスとして、トリメチルアルミニウムを用いることを特徴とする請求項２〜請求項４の何れか１項に記載の半導体装置の製造方法。
【請求項６】
前記ハードマスク形成工程は、前記成膜ガスとして、トリス（ｔｅｒｔ−ペントキシ）シラノールを用いることを特徴とする請求項２〜請求項５の何れか１項に記載の半導体装置の製造方法。
【請求項７】
前記触媒反応は、トリス（ｔｅｒｔ−アルコキシ）シラノールとトリメチルアルミニウムの反応であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記絶縁体は、シロキサン高分子を主成分とした絶縁材料からなる薄膜であることを特徴とする請求項１〜請求項７の何れか１項に記載の半導体装置の製造方法。
【請求項９】
前記金属配線層は、少なくとも２本以上の独立した配線パターンを備え、隣接する該配線パターンの間隔には、前記フォトレジスト膜のパターンを形成する際の解像限界値以下の寸法が含まれることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【請求項１】
半導体基板上に、少なくとも、層間絶縁膜と金属配線層とをこの順で形成する半導体装置の製造方法であって、
前記金属配線層は、前記層間絶縁膜上に形成された金属膜上にフォトレジスト膜のパターンを形成した後、該フォトレジスト膜の表面に触媒反応によって絶縁体を選択的に堆積させて絶縁ハードマスクを形成し、次いで、前記絶縁ハードマスクを用いて前記金属膜をエッチング処理することで形成されることを特徴とする半導体装置の製造方法。
【請求項２】
少なくとも、半導体基板上に層間絶縁膜を形成する工程と、前記層間絶縁膜上に金属配線層を形成する工程とをこの順で備える半導体装置の製造方法であって、
前記金属配線層を形成する工程は、少なくとも、前記層間絶縁膜上に金属膜を形成した後、該金属膜上にフォトレジスト膜のパターンを形成するレジスト形成工程と、
次いで、前記金属膜及び前記フォトレジスト膜の表面に触媒ガスを供給することにより、前記フォトレジスト膜の表面に選択的に触媒薄膜を吸着させた後、さらに、成膜ガスを供給することで前記触媒薄膜に触媒反応を生じさせることにより、前記フォトレジスト膜の表面に絶縁体を選択的に堆積して絶縁ハードマスクを形成するハードマスク形成工程と、
次いで、前記絶縁ハードマスクを用いて前記金属膜をドライエッチング処理するエッチング工程と、をこの順で備えることを特徴とする半導体装置の製造方法。
【請求項３】
前記ハードマスク形成工程を複数回繰り返しながら、前記絶縁体を所定の膜厚となるように堆積して前記絶縁ハードマスクを形成することを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項４】
さらに、前記ハードマスク形成工程と前記エッチング工程との間において、前記フォトレジスト膜のパターンの間から露出する前記金属膜上に付着した前記触媒薄膜を除去する除去工程が備えられていることを特徴とする請求項２又は請求項３に記載の半導体装置の製造方法。
【請求項５】
前記ハードマスク形成工程は、前記触媒ガスとして、トリメチルアルミニウムを用いることを特徴とする請求項２〜請求項４の何れか１項に記載の半導体装置の製造方法。
【請求項６】
前記ハードマスク形成工程は、前記成膜ガスとして、トリス（ｔｅｒｔ−ペントキシ）シラノールを用いることを特徴とする請求項２〜請求項５の何れか１項に記載の半導体装置の製造方法。
【請求項７】
前記触媒反応は、トリス（ｔｅｒｔ−アルコキシ）シラノールとトリメチルアルミニウムの反応であることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
前記絶縁体は、シロキサン高分子を主成分とした絶縁材料からなる薄膜であることを特徴とする請求項１〜請求項７の何れか１項に記載の半導体装置の製造方法。
【請求項９】
前記金属配線層は、少なくとも２本以上の独立した配線パターンを備え、隣接する該配線パターンの間隔には、前記フォトレジスト膜のパターンを形成する際の解像限界値以下の寸法が含まれることを特徴とする請求項１又は請求項２に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−２２５８９９（Ｐ２０１０−２２５８９９Ａ）
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願番号】特願２００９−７２２６５（Ｐ２００９−７２２６５）
【出願日】平成２１年３月２４日（２００９．３．２４）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
【公開日】平成２２年１０月７日（２０１０．１０．７）
【国際特許分類】
【出願日】平成２１年３月２４日（２００９．３．２４）
【出願人】（５００１７４２４７）エルピーダメモリ株式会社 (2,599)
【Ｆターム（参考）】
[ Back to top ]