半導体装置の製造方法
【課題】 これまでのイオン注入処理に比べて、高い時間効率で高濃度のキャリア不純物原子を、通常のイオン注入の処理時間で低エネルギードーピングできる方法を提供する。
【解決手段】 半導体基板としてのシリコン基板１１の表面上に加工により突出部を形成した該シリコン基板の内部においてドナーもしくはアクセプターとなる不純物原子を含む不純物薄膜を、堆積膜１３としてシリコン基板の表面上に堆積する工程と、前記突出部における前記堆積膜の斜め上方からイオン注入を行なうとともに、該イオン注入によって、前記不純物原子を堆積膜内部からシリコン基板の前記突出部の表面内部にリコイルさせる工程と、を含む半導体装置の製造方法。
【解決手段】 半導体基板としてのシリコン基板１１の表面上に加工により突出部を形成した該シリコン基板の内部においてドナーもしくはアクセプターとなる不純物原子を含む不純物薄膜を、堆積膜１３としてシリコン基板の表面上に堆積する工程と、前記突出部における前記堆積膜の斜め上方からイオン注入を行なうとともに、該イオン注入によって、前記不純物原子を堆積膜内部からシリコン基板の前記突出部の表面内部にリコイルさせる工程と、を含む半導体装置の製造方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に半導体基板への不純物原子のドーピング方法に関するものである。
【背景技術】
【０００２】
図３は、平面半導体基板１へ20nm程度の接合深さになるように浅くドーピングするための従来例の工程を示すものである。
【０００３】
低いエネルギーのイオンビーム４を照射して、半導体基板１の表面から通常は垂直もしくは垂直に近い注入角度でイオン注入すると（図３ａ）、例えば200eVの注入エネルギーでイオン注入すると、ビーム電流値が低いので不純物拡散層５において所定の注入ドーズ量を得るためには長時間の注入処理時間が必要となる（図３ｂ）。
【０００４】
図４は、半導体基板としてシリコン基板１’を用い、不純物原子を含むプラズマ２によりシリコン基板１’表面に薄膜３を形成し(化学的蒸着法（ＣＶＤ法）または物理的蒸着法（ＰＶＤ法）)（図４ａ、図４ｂ）、その後で熱処理により薄膜３からシリコン基板１’内にB等の不純物原子を熱拡散させて不純物拡散層５を形成（図４ｃ）する方法を示している。
【０００５】
この場合は、基板表面に自然酸化膜が存在するために高不純物濃度の表面とはならず、ソース／ドレインとして十分な濃度まで熱拡散させることはできない。
【０００６】
図５は、半導体基板表面上に加工により凹凸部分を形成し、形成した凹凸部分の側部（壁や斜面部分）へイオン注入する場合の従来技術について示す。ここで、凹凸部分というのは、突出部や溝、段差や斜面を持つ立体構造のものをいう。
【０００７】
工程１では、マスク６でもって選択的にエッチング処理を行なうことで突出部を持つFinFET型トランジスタ用の半導体基板１を作成する。工程２では、突出部に、不純物原子としてBを含むイオンビーム４を斜めに照射してイオン注入した後、熱処理を施して突出部の側壁に不純物原子の拡散層５を形成する。
【０００８】
この場合には、イオン注入において垂線からの注入角度（Tilt角度）が小さく、例えば10°の場合は、平面に対する場合に比べて6倍の注入ドーズ量で処理する必要があるために、ビーム電流密度値が低い条件で良いにもかかわらず非常に注入処理時間が長く必要となる。
【０００９】
これでは実用性に欠けてしまう。さらには、注入イオンの基板表面における反射による損失が起こるために更に多くのドーズ量を必要とする。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
以上のように従来の方法では、シリコン基板のシリコン中へ不純物拡散層を浅く形成するためには、低いエネルギーでイオン注入しなければならず、空間電荷効果によりイオンビームが広がる現象によって、ビーム電流密度を高くとることができないため、1E15cm-2に近いドーズ量の注入をするためには、大変長い時間がかかり製造コストにおいて多大なアップが生じていた。
【００１１】
もう一つは、近年話題になっている三次元構造のFinFET型トランジスタのようにシリコンが立体的に形成された略垂直の突出部の壁に対して同様の浅いイオン注入が必要となる。
【００１２】
FinFET型トランジスタは、図１０を参照して簡単に説明すると、半導体基板１上に、エッチング加工等により、ドレインＤ、チャンネル、ソースＳとなる突出部（エクステンション）を形成し、ソースとドレインの間のチャンネル上を覆うようにゲートＧとなる部分が形成されてなる。
【００１３】
このような三次元構造のFinFET型トランジスタの略垂直の突出部の壁に対して浅いイオン注入を行うためには、イオンビームで直接にイオン注入する場合の注入角度θが突出部の壁の面に対して高角度となるために、ドーズ量としては1/sinθを乗じたドーズ量しかシリコン基板内に導入されなくなる。そのため、更に高いドーズ量のイオン注入が必要になり、著しく実用性に問題が生じていた。
【００１４】
また、図４で示したように、プラズマ２にて不純物原子を含む薄膜３を形成した後、熱拡散処理でシリコン基板１’内に不純物原子を拡散させる方法では、高温の熱処理ができなくなった近年の工程においては、1E18cm-3を超える熱拡散が困難となった。このような理由によりFinFET型トランジスタを実現できる有用な手段がなかった。
【００１５】
ところで、ＬＳＩデバイスのシュリンクに伴ってソース／ドレイン部のエクステンションと呼ばれる部位への不純物原子の導入がどんどん浅くなる一方で導入される不純物原子の量はほぼ一定で推移している。一方、従来のイオン注入技術では注入深さが浅くなると、イオンビームのエネルギーを下げることになり、空間電荷効果の影響でビーム電流が低下し、生産性が低下していく。
【００１６】
これを避けるために、（１）従来のビーム輸送系での電子による空間電荷効果低減の手法、（２）イオンビームを高エネルギーで輸送してウェハ直前で減速することによる実質的な空間電荷効果の抑制、（３）多原子分子をイオン化して輸送することによる実質的な空間電荷効果の抑制、などが提案され、それぞれ実用化されて運用されている。また、従来のビームライン型イオン注入に代わって、（４）プラズマドーピングという手法も検討されている。しかしながら、どの手法も未だ決定的に生産性を向上する手段としては定着していない。
【００１７】
更なるＬＳＩデバイスのシュリンクはトランジスタの形状変化を促しており、所謂３Ｄと呼ばれる立体構造が採用されようとしている。この場合、ソース／ドレインへのイオン注入は半導体基板の平面に対して垂直な面へのドーピングが要求される。このときには隣同士のトランジスタ間距離を十分に確保できないという事情から、垂直面の法線から小さな角でのイオン注入が不可能になる。すると、生産性の観点から以下の２つの問題が惹起され、平面型トランジスタより遙かに生産性が落ちてしまうという問題に直面する。
【００１８】
一つめの問題は、単なる幾何学的な問題で注入角度θに対してsinθがかかった粒子数しか垂直な面内に到達しない。一般にθは２０°以下なので、注入効率は３４％以下になってしまう。つまり、この工程の生産性は一挙に１／３以下になる。
【００１９】
もう一つの問題は低エネルギー、低角度のイオン注入になると、イオンが基板表面で反射されてしまい、基板内に入り込みにくくなることによる生産性低下が発生することである。２０°以下の注入角度ではイオンは６７％以下しか注入されないことになり、更に２／３以下になる。上記の２点を足し合わせると、垂直な面への低角度注入では平面への注入と比較して２／９つまり、２２％以下の生産性しか達成できなくなり、現在の平面型トランジスタでも問題になっている生産性の低さが更に５倍程度以上悪化することになる。
【００２０】
本発明は、イオン注入関係の工程を２つの工程に分離して、通常の1つの工程の高角度のイオン注入と同様の効果を、より高い生産性で達成することを目的とする。
【００２１】
具体的には、本発明は、低エネルギーにおける空間電荷効果によるビーム電流の劣化に起因した、これまでの低エネルギーの長時間の処理時間を要するイオン注入処理に比べて、高い時間効率で高濃度のキャリア不純物原子（つまり、ドナーもしくはアクセプターとなる不純物原子）を、通常のイオン注入の処理時間で低エネルギードーピングできる方法を提供することを目的とする。
【００２２】
本発明はまた、半導体基板の平面でない部分、すなわち半導体基板表面上に加工により形成された凹凸部分の壁面部分へ同様に高い効率で不純物をドーピングできる方法を提供することを目的とする。なお、半導体基板表面上に加工により形成された凹凸部分としては、エクステンション部や図１０に示すFinFET型トランジスタの凸部分への適用のほか、トレンチ部やキャパシタ部の凹部分の壁面部分にも適用できる。
【００２３】
上記の２つの工程のうち最初の工程は、半導体基板表面に目的不純物原子を含む薄膜を形成する。次の工程は、この薄膜の上から目的不純物原子よりも重いイオンを注入し、目的不純物原子をはじき飛ばして（ノッキングオン効果)、半導体基板表面に目的不純物原子を突入してリコイルさせることにより、半導体基板内に導入することを可能にする。
【課題を解決するための手段】
【００２４】
本発明の半導体装置の製造方法は、半導体装置の基体となる固体珪素(シリコン)基板の内部においてドナーもしくはアクセプターとなるキャリア不純物原子となりうる不純物原子を含んだ薄膜を、プラズマによって、高いカバレッジで基板表面に堆積し、堆積した薄膜上からキャリア不純物原子より原子量の大きい(重い)原子のイオンを注入することによりイオン注入のノッキングオンによるリコイル効果を利用して不純物原子を基板内に導入する現象を利用するものである。
【００２５】
本発明の態様によれば、半導体装置の基体となる半導体基板の表面上に加工により凹凸部分を形成した該半導体基板の内部においてドナーもしくはアクセプターとなる不純物原子を含む不純物薄膜を、半導体基板の表面上に堆積する工程と、前記凹凸部分の前記堆積させた不純物薄膜の斜め上方からイオン注入を行なうとともに、該イオン注入によって、前記不純物原子を不純物薄膜内部から半導体基板の前記凹凸部分の表面内部にリコイルさせる工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００２６】
上記の半導体装置の製造方法は、以下の態様で実施されても良い。
【００２７】
前記不純物薄膜の、膜厚、不純物堆積物質種の設定調整、前記イオン注入の、注入イオン種、注入角度、注入エネルギー、注入ドーズ量の設定調整により、リコイル条件、注入ドーズ量相当のドーズ原子量をコントロールするよう構成する。
【００２８】
前記不純物薄膜の不純物原子をB、P、Asのいずれか１つとする。
【００２９】
前記不純物薄膜として、ジボランB2H6、あるいはBF3を含むガスによるプラズマ処理によって、Bを含む不純物薄膜を堆積する。
【００３０】
前記不純物薄膜として、フォスフィンPH3を含むガスによるプラズマ処理によって、Pを含む不純物薄膜を堆積する。
【００３１】
前記不純物薄膜として、アルシンAsH3を含むガスによるプラズマ処理によって、Asを含む不純物薄膜を堆積する。
【００３２】
イオン注入工程において、注入イオンを、前記不純物薄膜の不純物原子であるB、P、Asのいずれかよりも原子量の大きい、重い原子のイオンとする。
【００３３】
イオン注入工程において、注入イオンを、Si、As、Ge、In、Sb若しくはXe、Arのいずれかとする。
【００３４】
半導体基板の前記凹凸部分の表面に対する前記イオン注入の斜め上方からのビーム入射角度を実質上20°以下の小傾斜角度とする。
【００３５】
半導体基板の前記凹凸部分の表面部分において、前記不純物薄膜内から前記半導体基板内に、前記不純物薄膜の不純物原子を、表面と略直交する方向(略垂直な方向)において、注入イオンによる不純物原子への衝突たたき込みノッキングオンにより表面内部にリコイルさせる。
【００３６】
前記イオン注入を5keV以下の低エネルギー注入とする。
【００３７】
前記イオン注入を2E15cm-2以下の低ドーズ注入原子量とする。
【００３８】
前記半導体基板表面上であって前記凹凸部分以外の表面上の平面の部分に、前記不純物薄膜を厚く堆積する。
【００３９】
前記プラズマ処理によって堆積する不純物薄膜の基板平面での堆積レートは大きく、前記凹凸部分側面での堆積レートが前記基板平面より遅くなるようにすることにより前記基板平面に厚く不純物薄膜を堆積する。
【発明の効果】
【００４０】
本発明によれば、これまでの低エネルギーの長時間の処理時間を要するイオン注入処理に比べて、高い時間効率で高濃度のキャリア不純物原子を、通常のイオン注入の処理時間で低エネルギードーピングすることができる。
【００４１】
これにより、半導体基板の平面でない部分、すなわち半導体基板表面上に加工により形成された凹凸部分の壁面部分へ同様に高い効率で不純物をドーピングすることができる。
【図面の簡単な説明】
【００４２】
【図１】本発明を理解し易くするためのイオン注入プロセスフローを示した図である。
【図２】本発明の第１の実施形態におけるプロセスフローを示した図である。
【図３】従来のイオン注入方法の第１の例を説明するための図である。
【図４】従来のイオン注入方法の第２の例を説明するための図である。
【図５】半導体基板表面上に加工により凹凸部分を形成し、形成した凹凸部分の側部（壁や斜面部分）へイオン注入する場合の従来技術について説明するための図である。
【図６】本発明の第２の実施形態におけるプロセスフローを示した図である。
【図７】本発明の実施形態により実際に処理された突出部の側壁に相当する壁の中の深さ−濃度プロファイルを示す図である。
【図８】本発明のリコイル作用を説明するための図である。
【図９】図８のリコイル作用を拡大して示した図である。
【図１０】FinFET型トランジスタについて説明するための斜視図である。
【発明を実施するための形態】
【００４３】
本発明の実施形態について説明する前に、本発明を理解し易くするために、イオン注入の対象部位を平面にした場合のイオン注入プロセスフローについて図１を参照して説明する。
【００４４】
図１は半導体基板の平面部分へのイオン注入の工程フローを示すものである。図１において、１１は半導体基板としてのシリコン基板、１２はB2H6ガスを導入したプラズマ、１３はBを含む堆積膜、１４はGeイオンビームである。イオンビーム１４の照射後、1050℃のスパイクアニール（ランプアニール、レーザーアニール、ＲＴＰアニール等）を施す。
【００４５】
以下その動作を説明する。
【００４６】
まず、図示しないチャンバー内に置かれたシリコン基板１１の上方においてB2H6を含むガスをベースとしてプラズマ化し、プラズマ１２によりシリコン基板１１表面に5ｎｍ程度（数ｎｍ〜数十ｎｍ）の厚さでBを含む堆積膜１３を形成する（図１ａ、図１ｂ）。堆積膜１３は、B濃度が50％〜99％程度存在する薄膜である。堆積膜１３の上からBよりも質量の重い（原子量の大きい）Geイオンビーム１４を5keVにて１E14cm-2注入すると（図１ｃ）GeがBと衝突してBがはじき飛ばされる。その時にもらうエネルギーによってシリコン基板１１内に、不純物拡散層１５としてB層が1E15cm-2程度導入される（図１ｄ）。
【００４７】
以上のようなイオン注入方法によれば、不純物原子を含む薄膜を半導体基板表面に堆積した後この薄膜を通してイオン注入を行なうことにより、一桁以上低いドーズでもって高い濃度のB層（不純物拡散層１５）を形成することができる。つまり処理時間の短い生産効率の高いドーピングを行うことができる。
【００４８】
図２を参照して、本発明の第１の実施形態について説明する。
【００４９】
本発明の第１の実施形態は、図２において、シリコン基板１１の表面上にエッチング等の加工によって凹凸部分、ここでは突出部（エクステンション）、を形成することにより、シリコン基板１１が段差を持つ場合への適用である。なお、凹凸部分は、突出部の他に、溝や、段差、斜面等を持つ立体構造が考えられる。
【００５０】
ハードマスク１６を用いたエッチング加工によりシリコン基板１１表面上に形成されたFin（突出部）の段差の両側壁に、Bを持った堆積膜１３を、図１と同じく、プラズマ１２でもって堆積させる（図２ａ、図２ｂ）。この時、プラズマ処理によって堆積する堆積膜の基板平面での堆積レートが大きく、Fin側面での堆積レートが前記基板平面より遅くなるように構成することにより、Fin以外のシリコン基板１１の表面上には、Finの両側壁に形成された堆積膜１３よりも厚い堆積膜１３’が形成される。
【００５１】
その後、Finの段差の両側壁にGeイオンビーム１４を二つの斜め方向から注入することによって、側壁面に対するドーズ量としての1E14cm-2レベルのドーズ量のイオン注入においてもFinの段差の両側壁には、ソース／ドレインとして十分なドーズ量を均一に入れた不純物拡散層１５を形成することが可能となる。なお、二つの方向というのは、シリコン基板１の平面に対して垂直な垂線からの注入角度θが実質上20°以下の小傾斜角度（鋭角）で規定される方向であり、図２（ｃ）に示すような右斜め上方向、図２（ｄ）に示すような左斜め上方向を意味する。
【００５２】
次に本発明の第２の実施形態について図６を参照して説明する。
【００５３】
第２の実施形態は、CMOS（Complementary Metal Oxide Semiconductor）を形成する場合にN型、P型の各デバイス領域に対して選択的にP、Bを含む、堆積膜をそれぞれ形成し、一回のマスク合わせでN型、P型MOSFET両タイプのエクステンション領域を形成することが可能となる方法である。
【００５４】
図６では、便宜上、シリコン基板１１上にエッチング加工等により形成された、ソース部を形成するためのFin（突出部）とドレイン部を形成するためのFin（突出部）とを分離して示している。これは、図１０の概略図から理解できるように、ソース部、ドレイン部は一直線上で並ぶように形成されており、ソース部、ドレイン部の断面を１つの図面で示すためである。
【００５５】
図６の工程（１）（左上図）では、ソース部となるFinをレジスト６１で覆った状態で、ドレイン部となるFin表面にBを持った堆積膜１３を、図２と同じく、プラズマ１２でもって堆積させる。
【００５６】
次に、工程（２）（図６の右上図）では、ソース部となるFinをレジスト６１で覆ったままの状態で、ドレイン部側のFinの両側壁にGeイオンビーム１４を右上、左上の二つの方向から注入する。
【００５７】
工程（３）（図６の左下図）では、ドレイン部側の堆積膜１３を除去した後、ドレイン部となるFinをレジスト６１’で覆った状態で、ソース部となるFin表面にPを持った堆積膜１３’を、図２と同じく、プラズマ１２’でもって堆積させる。
【００５８】
次に、工程（４）（図６の右下図）では、ドレイン部となるFinをレジスト６１’で覆ったままの状態で、ソース部側のFinの両側壁にGeイオンビーム１４を右上、左上の二つの方向から注入する。この後、ソース部側の堆積膜１３’は除去される。
【００５９】
従来の直接イオン注入を施す方法では、注入ドーズが高いために、Fin部分が非晶質化してしまい、結晶成長時に基板側から起こらないために、高密度欠陥のを生じてしまう問題があった。
【００６０】
図７は、実際に処理されたFinの側壁に相当する壁の中の深さ−濃度プロファイルを示す。図７の実線がBの濃度、破線がPの濃度の深さ分布を示す。
【００６１】
図８、図９は、本発明の実施形態によるリコイル作用について説明するための図である。
【００６２】
図８において、シリコン基板１１のFin部分の表面部分において、堆積膜１３内からシリコン基板１１内に、堆積膜１３の不純物原子Bを、表面と略直交する方向(略垂直な方向)において、注入イオンによる不純物原子Bへの衝突たたき込みノッキングオンにより表面内部にリコイルさせるようにしている。
【００６３】
通常、高速に加速された粒子（原子/イオン）が、固体または液体の物質内に入ると、物質を構成している原子と衝突しながら、徐々にエネルギーを失っていき、最終的には物質が作り出しているポテンシャルより小さいエネルギーまで入射粒子のエネルギーが下がったところで停止する。この間、通常のイオン注入に利用されるエネルギー領域では、数十から数千の物質内原子がエネルギーを受けることになる。
【００６４】
図８は上記の原理に基づくリコイル作用を理解し易くするために、入射粒子１個の動きを示しているが、実際には図９に拡大図で示すように、堆積膜１３内では多重多段の玉突き衝突が起こっている。
【００６５】
特に入射粒子の質量が堆積膜の物質構成原子より重い場合はより多くの構成原子にエネルギーを与えることが可能で、入射粒子数よりもかなり多くの目的原子を半導体基板内に導入することができる。更に、注入するイオンのエネルギーは目的原子に与えるエネルギーよりもより高く設定できるため、空間電荷効果が直接注入より低く抑えられ、ビーム電流を高く取ることが可能になる。
【００６６】
このため、低注入角度でも生産性の低下を防止することが可能になり、条件によれば、平面に直接目的不純物原子イオンを打ち込むより生産性が高くなることも期待できる。これにより、前述した現状の問題の解決にも大きく寄与することが期待できる。
【００６７】
［実施形態の効果］
以上のように本発明の実施形態によれば、プラズマによる堆積薄膜とイオン注入によるリコイル（ノッキングオン効果）作用により、通常の１/１０以下の低ドーズ量でもって半導体基板内に1E15cm-2程度のBイオンあるいはPイオンを浅く導入することができる。つまり低ドーズでもって高濃度の不純物原子を半導体基板内に導入することができるドーピング方法を実現できる。特に立体的構造物の壁の領域にノッキングオン効果でイオンを導入することができる。
【００６８】
以上、本発明を幾つかの実施形態について説明したが、本発明は上記の実施形態に制限されるものでないことは言うまでもない。
【００６９】
例えば、半導体装置の基体となる固体物質は、固体珪素(シリコン〜単結晶（シングルクリスタル））またはポリ（多結晶）)、GaAs、Ge、SiC、化合物半導体等である。
【００７０】
また、不純物薄膜（堆積膜）の、膜厚、不純物堆積物質種の設定調整や、イオン注入の、注入イオン種、注入角度、注入エネルギー、注入ドーズ量の設定調整により、リコイル条件、すなわち不純物薄膜の不純物の注入相当のエネルギー（注入深さ相当の深さ〜プロファィル）、注入ドーズ量相当のドーズ原子量をコントロールするよう構成することが望ましい。
【００７１】
この場合、注入するイオン自体は、半導体基板の加工により形成した凹凸部分にはほとんど導入されず不純物薄膜に留まるように、前記不純物薄膜の膜厚、不純物堆積物質種、注入イオン種、注入角度、注入エネルギー、注入ドーズ量の設定調整を行うことにより、非注入の条件を設定調整するよう構成しても良い。
【００７２】
不純物薄膜の不純物原子としては、B，Pの他に、Asが用いられても良い。
【００７３】
プラズマ処理によって、Bを含む不純物薄膜を堆積するために使用されるガスは、ジボランB2H6に代えてBF3を含むガスが用いられても良い。
【００７４】
一方、プラズマ処理によって、Pを含む不純物薄膜を堆積するために使用されるガスの好ましい例としては、フォスフィンPH3を含むガスがある。
【００７５】
また、プラズマ処理によって、Asを含む不純物薄膜を堆積するために使用されるガスの好ましい例としては、アルシンAsH3を含むガスがある。
【００７６】
イオン注入工程における注入イオンとしては、Si、As、Ge、In、Sb若しくはXe、Arのいずれかを用いることができる。
【００７７】
なお、B2H6によるプラズマ処理によりBを含む堆積膜を形成後、半導体基板の表面上全体をレジスト保護膜で覆うとともに選択的にレジスト保護膜を除去して露出させ、該露出させた部分の前記Bを含む堆積膜を除去し、次にその除去した部分にPH3によるプラズマ処理によりPを含む堆積膜を形成し、全体のレジスト保護膜除去を行った後にGe、Si、As、In、SbあるいはXe、Arイオンを半導体基板の表面上全体に注入するプロセスを構成しても良い。
【符号の説明】
【００７８】
１ 半導体基板
１’、１１ シリコン基板
２、１２ 不純物を含むプラズマ
３、１３ 堆積膜
４、１４ イオンビーム
５、１５ 不純物拡散層
６、１６ マスク
【技術分野】
【０００１】
本発明は半導体装置の製造方法に関し、特に半導体基板への不純物原子のドーピング方法に関するものである。
【背景技術】
【０００２】
図３は、平面半導体基板１へ20nm程度の接合深さになるように浅くドーピングするための従来例の工程を示すものである。
【０００３】
低いエネルギーのイオンビーム４を照射して、半導体基板１の表面から通常は垂直もしくは垂直に近い注入角度でイオン注入すると（図３ａ）、例えば200eVの注入エネルギーでイオン注入すると、ビーム電流値が低いので不純物拡散層５において所定の注入ドーズ量を得るためには長時間の注入処理時間が必要となる（図３ｂ）。
【０００４】
図４は、半導体基板としてシリコン基板１’を用い、不純物原子を含むプラズマ２によりシリコン基板１’表面に薄膜３を形成し(化学的蒸着法（ＣＶＤ法）または物理的蒸着法（ＰＶＤ法）)（図４ａ、図４ｂ）、その後で熱処理により薄膜３からシリコン基板１’内にB等の不純物原子を熱拡散させて不純物拡散層５を形成（図４ｃ）する方法を示している。
【０００５】
この場合は、基板表面に自然酸化膜が存在するために高不純物濃度の表面とはならず、ソース／ドレインとして十分な濃度まで熱拡散させることはできない。
【０００６】
図５は、半導体基板表面上に加工により凹凸部分を形成し、形成した凹凸部分の側部（壁や斜面部分）へイオン注入する場合の従来技術について示す。ここで、凹凸部分というのは、突出部や溝、段差や斜面を持つ立体構造のものをいう。
【０００７】
工程１では、マスク６でもって選択的にエッチング処理を行なうことで突出部を持つFinFET型トランジスタ用の半導体基板１を作成する。工程２では、突出部に、不純物原子としてBを含むイオンビーム４を斜めに照射してイオン注入した後、熱処理を施して突出部の側壁に不純物原子の拡散層５を形成する。
【０００８】
この場合には、イオン注入において垂線からの注入角度（Tilt角度）が小さく、例えば10°の場合は、平面に対する場合に比べて6倍の注入ドーズ量で処理する必要があるために、ビーム電流密度値が低い条件で良いにもかかわらず非常に注入処理時間が長く必要となる。
【０００９】
これでは実用性に欠けてしまう。さらには、注入イオンの基板表面における反射による損失が起こるために更に多くのドーズ量を必要とする。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
以上のように従来の方法では、シリコン基板のシリコン中へ不純物拡散層を浅く形成するためには、低いエネルギーでイオン注入しなければならず、空間電荷効果によりイオンビームが広がる現象によって、ビーム電流密度を高くとることができないため、1E15cm-2に近いドーズ量の注入をするためには、大変長い時間がかかり製造コストにおいて多大なアップが生じていた。
【００１１】
もう一つは、近年話題になっている三次元構造のFinFET型トランジスタのようにシリコンが立体的に形成された略垂直の突出部の壁に対して同様の浅いイオン注入が必要となる。
【００１２】
FinFET型トランジスタは、図１０を参照して簡単に説明すると、半導体基板１上に、エッチング加工等により、ドレインＤ、チャンネル、ソースＳとなる突出部（エクステンション）を形成し、ソースとドレインの間のチャンネル上を覆うようにゲートＧとなる部分が形成されてなる。
【００１３】
このような三次元構造のFinFET型トランジスタの略垂直の突出部の壁に対して浅いイオン注入を行うためには、イオンビームで直接にイオン注入する場合の注入角度θが突出部の壁の面に対して高角度となるために、ドーズ量としては1/sinθを乗じたドーズ量しかシリコン基板内に導入されなくなる。そのため、更に高いドーズ量のイオン注入が必要になり、著しく実用性に問題が生じていた。
【００１４】
また、図４で示したように、プラズマ２にて不純物原子を含む薄膜３を形成した後、熱拡散処理でシリコン基板１’内に不純物原子を拡散させる方法では、高温の熱処理ができなくなった近年の工程においては、1E18cm-3を超える熱拡散が困難となった。このような理由によりFinFET型トランジスタを実現できる有用な手段がなかった。
【００１５】
ところで、ＬＳＩデバイスのシュリンクに伴ってソース／ドレイン部のエクステンションと呼ばれる部位への不純物原子の導入がどんどん浅くなる一方で導入される不純物原子の量はほぼ一定で推移している。一方、従来のイオン注入技術では注入深さが浅くなると、イオンビームのエネルギーを下げることになり、空間電荷効果の影響でビーム電流が低下し、生産性が低下していく。
【００１６】
これを避けるために、（１）従来のビーム輸送系での電子による空間電荷効果低減の手法、（２）イオンビームを高エネルギーで輸送してウェハ直前で減速することによる実質的な空間電荷効果の抑制、（３）多原子分子をイオン化して輸送することによる実質的な空間電荷効果の抑制、などが提案され、それぞれ実用化されて運用されている。また、従来のビームライン型イオン注入に代わって、（４）プラズマドーピングという手法も検討されている。しかしながら、どの手法も未だ決定的に生産性を向上する手段としては定着していない。
【００１７】
更なるＬＳＩデバイスのシュリンクはトランジスタの形状変化を促しており、所謂３Ｄと呼ばれる立体構造が採用されようとしている。この場合、ソース／ドレインへのイオン注入は半導体基板の平面に対して垂直な面へのドーピングが要求される。このときには隣同士のトランジスタ間距離を十分に確保できないという事情から、垂直面の法線から小さな角でのイオン注入が不可能になる。すると、生産性の観点から以下の２つの問題が惹起され、平面型トランジスタより遙かに生産性が落ちてしまうという問題に直面する。
【００１８】
一つめの問題は、単なる幾何学的な問題で注入角度θに対してsinθがかかった粒子数しか垂直な面内に到達しない。一般にθは２０°以下なので、注入効率は３４％以下になってしまう。つまり、この工程の生産性は一挙に１／３以下になる。
【００１９】
もう一つの問題は低エネルギー、低角度のイオン注入になると、イオンが基板表面で反射されてしまい、基板内に入り込みにくくなることによる生産性低下が発生することである。２０°以下の注入角度ではイオンは６７％以下しか注入されないことになり、更に２／３以下になる。上記の２点を足し合わせると、垂直な面への低角度注入では平面への注入と比較して２／９つまり、２２％以下の生産性しか達成できなくなり、現在の平面型トランジスタでも問題になっている生産性の低さが更に５倍程度以上悪化することになる。
【００２０】
本発明は、イオン注入関係の工程を２つの工程に分離して、通常の1つの工程の高角度のイオン注入と同様の効果を、より高い生産性で達成することを目的とする。
【００２１】
具体的には、本発明は、低エネルギーにおける空間電荷効果によるビーム電流の劣化に起因した、これまでの低エネルギーの長時間の処理時間を要するイオン注入処理に比べて、高い時間効率で高濃度のキャリア不純物原子（つまり、ドナーもしくはアクセプターとなる不純物原子）を、通常のイオン注入の処理時間で低エネルギードーピングできる方法を提供することを目的とする。
【００２２】
本発明はまた、半導体基板の平面でない部分、すなわち半導体基板表面上に加工により形成された凹凸部分の壁面部分へ同様に高い効率で不純物をドーピングできる方法を提供することを目的とする。なお、半導体基板表面上に加工により形成された凹凸部分としては、エクステンション部や図１０に示すFinFET型トランジスタの凸部分への適用のほか、トレンチ部やキャパシタ部の凹部分の壁面部分にも適用できる。
【００２３】
上記の２つの工程のうち最初の工程は、半導体基板表面に目的不純物原子を含む薄膜を形成する。次の工程は、この薄膜の上から目的不純物原子よりも重いイオンを注入し、目的不純物原子をはじき飛ばして（ノッキングオン効果)、半導体基板表面に目的不純物原子を突入してリコイルさせることにより、半導体基板内に導入することを可能にする。
【課題を解決するための手段】
【００２４】
本発明の半導体装置の製造方法は、半導体装置の基体となる固体珪素(シリコン)基板の内部においてドナーもしくはアクセプターとなるキャリア不純物原子となりうる不純物原子を含んだ薄膜を、プラズマによって、高いカバレッジで基板表面に堆積し、堆積した薄膜上からキャリア不純物原子より原子量の大きい(重い)原子のイオンを注入することによりイオン注入のノッキングオンによるリコイル効果を利用して不純物原子を基板内に導入する現象を利用するものである。
【００２５】
本発明の態様によれば、半導体装置の基体となる半導体基板の表面上に加工により凹凸部分を形成した該半導体基板の内部においてドナーもしくはアクセプターとなる不純物原子を含む不純物薄膜を、半導体基板の表面上に堆積する工程と、前記凹凸部分の前記堆積させた不純物薄膜の斜め上方からイオン注入を行なうとともに、該イオン注入によって、前記不純物原子を不純物薄膜内部から半導体基板の前記凹凸部分の表面内部にリコイルさせる工程と、を含むことを特徴とする半導体装置の製造方法が提供される。
【００２６】
上記の半導体装置の製造方法は、以下の態様で実施されても良い。
【００２７】
前記不純物薄膜の、膜厚、不純物堆積物質種の設定調整、前記イオン注入の、注入イオン種、注入角度、注入エネルギー、注入ドーズ量の設定調整により、リコイル条件、注入ドーズ量相当のドーズ原子量をコントロールするよう構成する。
【００２８】
前記不純物薄膜の不純物原子をB、P、Asのいずれか１つとする。
【００２９】
前記不純物薄膜として、ジボランB2H6、あるいはBF3を含むガスによるプラズマ処理によって、Bを含む不純物薄膜を堆積する。
【００３０】
前記不純物薄膜として、フォスフィンPH3を含むガスによるプラズマ処理によって、Pを含む不純物薄膜を堆積する。
【００３１】
前記不純物薄膜として、アルシンAsH3を含むガスによるプラズマ処理によって、Asを含む不純物薄膜を堆積する。
【００３２】
イオン注入工程において、注入イオンを、前記不純物薄膜の不純物原子であるB、P、Asのいずれかよりも原子量の大きい、重い原子のイオンとする。
【００３３】
イオン注入工程において、注入イオンを、Si、As、Ge、In、Sb若しくはXe、Arのいずれかとする。
【００３４】
半導体基板の前記凹凸部分の表面に対する前記イオン注入の斜め上方からのビーム入射角度を実質上20°以下の小傾斜角度とする。
【００３５】
半導体基板の前記凹凸部分の表面部分において、前記不純物薄膜内から前記半導体基板内に、前記不純物薄膜の不純物原子を、表面と略直交する方向(略垂直な方向)において、注入イオンによる不純物原子への衝突たたき込みノッキングオンにより表面内部にリコイルさせる。
【００３６】
前記イオン注入を5keV以下の低エネルギー注入とする。
【００３７】
前記イオン注入を2E15cm-2以下の低ドーズ注入原子量とする。
【００３８】
前記半導体基板表面上であって前記凹凸部分以外の表面上の平面の部分に、前記不純物薄膜を厚く堆積する。
【００３９】
前記プラズマ処理によって堆積する不純物薄膜の基板平面での堆積レートは大きく、前記凹凸部分側面での堆積レートが前記基板平面より遅くなるようにすることにより前記基板平面に厚く不純物薄膜を堆積する。
【発明の効果】
【００４０】
本発明によれば、これまでの低エネルギーの長時間の処理時間を要するイオン注入処理に比べて、高い時間効率で高濃度のキャリア不純物原子を、通常のイオン注入の処理時間で低エネルギードーピングすることができる。
【００４１】
これにより、半導体基板の平面でない部分、すなわち半導体基板表面上に加工により形成された凹凸部分の壁面部分へ同様に高い効率で不純物をドーピングすることができる。
【図面の簡単な説明】
【００４２】
【図１】本発明を理解し易くするためのイオン注入プロセスフローを示した図である。
【図２】本発明の第１の実施形態におけるプロセスフローを示した図である。
【図３】従来のイオン注入方法の第１の例を説明するための図である。
【図４】従来のイオン注入方法の第２の例を説明するための図である。
【図５】半導体基板表面上に加工により凹凸部分を形成し、形成した凹凸部分の側部（壁や斜面部分）へイオン注入する場合の従来技術について説明するための図である。
【図６】本発明の第２の実施形態におけるプロセスフローを示した図である。
【図７】本発明の実施形態により実際に処理された突出部の側壁に相当する壁の中の深さ−濃度プロファイルを示す図である。
【図８】本発明のリコイル作用を説明するための図である。
【図９】図８のリコイル作用を拡大して示した図である。
【図１０】FinFET型トランジスタについて説明するための斜視図である。
【発明を実施するための形態】
【００４３】
本発明の実施形態について説明する前に、本発明を理解し易くするために、イオン注入の対象部位を平面にした場合のイオン注入プロセスフローについて図１を参照して説明する。
【００４４】
図１は半導体基板の平面部分へのイオン注入の工程フローを示すものである。図１において、１１は半導体基板としてのシリコン基板、１２はB2H6ガスを導入したプラズマ、１３はBを含む堆積膜、１４はGeイオンビームである。イオンビーム１４の照射後、1050℃のスパイクアニール（ランプアニール、レーザーアニール、ＲＴＰアニール等）を施す。
【００４５】
以下その動作を説明する。
【００４６】
まず、図示しないチャンバー内に置かれたシリコン基板１１の上方においてB2H6を含むガスをベースとしてプラズマ化し、プラズマ１２によりシリコン基板１１表面に5ｎｍ程度（数ｎｍ〜数十ｎｍ）の厚さでBを含む堆積膜１３を形成する（図１ａ、図１ｂ）。堆積膜１３は、B濃度が50％〜99％程度存在する薄膜である。堆積膜１３の上からBよりも質量の重い（原子量の大きい）Geイオンビーム１４を5keVにて１E14cm-2注入すると（図１ｃ）GeがBと衝突してBがはじき飛ばされる。その時にもらうエネルギーによってシリコン基板１１内に、不純物拡散層１５としてB層が1E15cm-2程度導入される（図１ｄ）。
【００４７】
以上のようなイオン注入方法によれば、不純物原子を含む薄膜を半導体基板表面に堆積した後この薄膜を通してイオン注入を行なうことにより、一桁以上低いドーズでもって高い濃度のB層（不純物拡散層１５）を形成することができる。つまり処理時間の短い生産効率の高いドーピングを行うことができる。
【００４８】
図２を参照して、本発明の第１の実施形態について説明する。
【００４９】
本発明の第１の実施形態は、図２において、シリコン基板１１の表面上にエッチング等の加工によって凹凸部分、ここでは突出部（エクステンション）、を形成することにより、シリコン基板１１が段差を持つ場合への適用である。なお、凹凸部分は、突出部の他に、溝や、段差、斜面等を持つ立体構造が考えられる。
【００５０】
ハードマスク１６を用いたエッチング加工によりシリコン基板１１表面上に形成されたFin（突出部）の段差の両側壁に、Bを持った堆積膜１３を、図１と同じく、プラズマ１２でもって堆積させる（図２ａ、図２ｂ）。この時、プラズマ処理によって堆積する堆積膜の基板平面での堆積レートが大きく、Fin側面での堆積レートが前記基板平面より遅くなるように構成することにより、Fin以外のシリコン基板１１の表面上には、Finの両側壁に形成された堆積膜１３よりも厚い堆積膜１３’が形成される。
【００５１】
その後、Finの段差の両側壁にGeイオンビーム１４を二つの斜め方向から注入することによって、側壁面に対するドーズ量としての1E14cm-2レベルのドーズ量のイオン注入においてもFinの段差の両側壁には、ソース／ドレインとして十分なドーズ量を均一に入れた不純物拡散層１５を形成することが可能となる。なお、二つの方向というのは、シリコン基板１の平面に対して垂直な垂線からの注入角度θが実質上20°以下の小傾斜角度（鋭角）で規定される方向であり、図２（ｃ）に示すような右斜め上方向、図２（ｄ）に示すような左斜め上方向を意味する。
【００５２】
次に本発明の第２の実施形態について図６を参照して説明する。
【００５３】
第２の実施形態は、CMOS（Complementary Metal Oxide Semiconductor）を形成する場合にN型、P型の各デバイス領域に対して選択的にP、Bを含む、堆積膜をそれぞれ形成し、一回のマスク合わせでN型、P型MOSFET両タイプのエクステンション領域を形成することが可能となる方法である。
【００５４】
図６では、便宜上、シリコン基板１１上にエッチング加工等により形成された、ソース部を形成するためのFin（突出部）とドレイン部を形成するためのFin（突出部）とを分離して示している。これは、図１０の概略図から理解できるように、ソース部、ドレイン部は一直線上で並ぶように形成されており、ソース部、ドレイン部の断面を１つの図面で示すためである。
【００５５】
図６の工程（１）（左上図）では、ソース部となるFinをレジスト６１で覆った状態で、ドレイン部となるFin表面にBを持った堆積膜１３を、図２と同じく、プラズマ１２でもって堆積させる。
【００５６】
次に、工程（２）（図６の右上図）では、ソース部となるFinをレジスト６１で覆ったままの状態で、ドレイン部側のFinの両側壁にGeイオンビーム１４を右上、左上の二つの方向から注入する。
【００５７】
工程（３）（図６の左下図）では、ドレイン部側の堆積膜１３を除去した後、ドレイン部となるFinをレジスト６１’で覆った状態で、ソース部となるFin表面にPを持った堆積膜１３’を、図２と同じく、プラズマ１２’でもって堆積させる。
【００５８】
次に、工程（４）（図６の右下図）では、ドレイン部となるFinをレジスト６１’で覆ったままの状態で、ソース部側のFinの両側壁にGeイオンビーム１４を右上、左上の二つの方向から注入する。この後、ソース部側の堆積膜１３’は除去される。
【００５９】
従来の直接イオン注入を施す方法では、注入ドーズが高いために、Fin部分が非晶質化してしまい、結晶成長時に基板側から起こらないために、高密度欠陥のを生じてしまう問題があった。
【００６０】
図７は、実際に処理されたFinの側壁に相当する壁の中の深さ−濃度プロファイルを示す。図７の実線がBの濃度、破線がPの濃度の深さ分布を示す。
【００６１】
図８、図９は、本発明の実施形態によるリコイル作用について説明するための図である。
【００６２】
図８において、シリコン基板１１のFin部分の表面部分において、堆積膜１３内からシリコン基板１１内に、堆積膜１３の不純物原子Bを、表面と略直交する方向(略垂直な方向)において、注入イオンによる不純物原子Bへの衝突たたき込みノッキングオンにより表面内部にリコイルさせるようにしている。
【００６３】
通常、高速に加速された粒子（原子/イオン）が、固体または液体の物質内に入ると、物質を構成している原子と衝突しながら、徐々にエネルギーを失っていき、最終的には物質が作り出しているポテンシャルより小さいエネルギーまで入射粒子のエネルギーが下がったところで停止する。この間、通常のイオン注入に利用されるエネルギー領域では、数十から数千の物質内原子がエネルギーを受けることになる。
【００６４】
図８は上記の原理に基づくリコイル作用を理解し易くするために、入射粒子１個の動きを示しているが、実際には図９に拡大図で示すように、堆積膜１３内では多重多段の玉突き衝突が起こっている。
【００６５】
特に入射粒子の質量が堆積膜の物質構成原子より重い場合はより多くの構成原子にエネルギーを与えることが可能で、入射粒子数よりもかなり多くの目的原子を半導体基板内に導入することができる。更に、注入するイオンのエネルギーは目的原子に与えるエネルギーよりもより高く設定できるため、空間電荷効果が直接注入より低く抑えられ、ビーム電流を高く取ることが可能になる。
【００６６】
このため、低注入角度でも生産性の低下を防止することが可能になり、条件によれば、平面に直接目的不純物原子イオンを打ち込むより生産性が高くなることも期待できる。これにより、前述した現状の問題の解決にも大きく寄与することが期待できる。
【００６７】
［実施形態の効果］
以上のように本発明の実施形態によれば、プラズマによる堆積薄膜とイオン注入によるリコイル（ノッキングオン効果）作用により、通常の１/１０以下の低ドーズ量でもって半導体基板内に1E15cm-2程度のBイオンあるいはPイオンを浅く導入することができる。つまり低ドーズでもって高濃度の不純物原子を半導体基板内に導入することができるドーピング方法を実現できる。特に立体的構造物の壁の領域にノッキングオン効果でイオンを導入することができる。
【００６８】
以上、本発明を幾つかの実施形態について説明したが、本発明は上記の実施形態に制限されるものでないことは言うまでもない。
【００６９】
例えば、半導体装置の基体となる固体物質は、固体珪素(シリコン〜単結晶（シングルクリスタル））またはポリ（多結晶）)、GaAs、Ge、SiC、化合物半導体等である。
【００７０】
また、不純物薄膜（堆積膜）の、膜厚、不純物堆積物質種の設定調整や、イオン注入の、注入イオン種、注入角度、注入エネルギー、注入ドーズ量の設定調整により、リコイル条件、すなわち不純物薄膜の不純物の注入相当のエネルギー（注入深さ相当の深さ〜プロファィル）、注入ドーズ量相当のドーズ原子量をコントロールするよう構成することが望ましい。
【００７１】
この場合、注入するイオン自体は、半導体基板の加工により形成した凹凸部分にはほとんど導入されず不純物薄膜に留まるように、前記不純物薄膜の膜厚、不純物堆積物質種、注入イオン種、注入角度、注入エネルギー、注入ドーズ量の設定調整を行うことにより、非注入の条件を設定調整するよう構成しても良い。
【００７２】
不純物薄膜の不純物原子としては、B，Pの他に、Asが用いられても良い。
【００７３】
プラズマ処理によって、Bを含む不純物薄膜を堆積するために使用されるガスは、ジボランB2H6に代えてBF3を含むガスが用いられても良い。
【００７４】
一方、プラズマ処理によって、Pを含む不純物薄膜を堆積するために使用されるガスの好ましい例としては、フォスフィンPH3を含むガスがある。
【００７５】
また、プラズマ処理によって、Asを含む不純物薄膜を堆積するために使用されるガスの好ましい例としては、アルシンAsH3を含むガスがある。
【００７６】
イオン注入工程における注入イオンとしては、Si、As、Ge、In、Sb若しくはXe、Arのいずれかを用いることができる。
【００７７】
なお、B2H6によるプラズマ処理によりBを含む堆積膜を形成後、半導体基板の表面上全体をレジスト保護膜で覆うとともに選択的にレジスト保護膜を除去して露出させ、該露出させた部分の前記Bを含む堆積膜を除去し、次にその除去した部分にPH3によるプラズマ処理によりPを含む堆積膜を形成し、全体のレジスト保護膜除去を行った後にGe、Si、As、In、SbあるいはXe、Arイオンを半導体基板の表面上全体に注入するプロセスを構成しても良い。
【符号の説明】
【００７８】
１ 半導体基板
１’、１１ シリコン基板
２、１２ 不純物を含むプラズマ
３、１３ 堆積膜
４、１４ イオンビーム
５、１５ 不純物拡散層
６、１６ マスク
【特許請求の範囲】
【請求項１】
半導体装置の基体となる半導体基板の表面上に加工により凹凸部分を形成した該半導体基板の内部においてドナーもしくはアクセプターとなる不純物原子を含む不純物薄膜を、半導体基板の表面上に堆積する工程、
前記凹凸部分の前記堆積させた不純物薄膜の斜め上方からイオン注入を行なうとともに、該イオン注入によって、前記不純物原子を不純物薄膜内部から半導体基板の前記凹凸部分の表面内部にリコイルさせる工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記不純物薄膜の、膜厚、不純物堆積物質種の設定調整、前記イオン注入の、注入イオン種、注入角度、注入エネルギー、注入ドーズ量の設定調整により、リコイル条件、注入ドーズ量相当のドーズ原子量をコントロールするよう構成したことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記不純物薄膜の不純物原子をB，P，Asのいずれか１つとすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記不純物薄膜として、ジボランB2H6、あるいはBF3を含むガスによるプラズマ処理によって、Bを含む不純物薄膜を堆積することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記不純物薄膜として、フォスフィンPH3を含むガスによるプラズマ処理によって、Pを含む不純物薄膜を堆積することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記不純物薄膜として、アルシンAsH3を含むガスによるプラズマ処理によって、Asを含む不純物薄膜を堆積することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
イオン注入工程において、注入イオンを、前記不純物薄膜の不純物原子であるB,P,Asのいずれかよりも原子量の大きい、重い原子のイオンとすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
イオン注入工程において、注入イオンを、Si、As、Ge、In、Sb若しくはXe、Arのいずれかとすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項９】
半導体基板の前記凹凸部分の表面に対する前記イオン注入の斜め上方からのビーム入射角度を実質上20°以下の小傾斜角度とすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１０】
半導体基板の前記凹凸部分の表面部分において、前記不純物薄膜内から前記半導体基板内に、前記不純物薄膜の不純物原子を、表面と略直交する方向(略垂直な方向)において、注入イオンによる不純物原子への衝突たたき込みノッキングオン効果により表面内部にリコイルさせることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１１】
前記イオン注入を5keV以下の低エネルギー注入とすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１２】
前記イオン注入を2E15cm-2以下の低ドーズ注入原子量とすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１３】
前記半導体基板表面上であって前記凹凸部分以外の表面上の平面の部分に、前記不純物薄膜を厚く堆積することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１４】
前記プラズマ処理によって堆積する不純物薄膜の基板平面での堆積レートは大きく、前記凹凸部分側面での堆積レートが前記基板平面より遅くなるようにすることにより前記基板平面に厚く不純物薄膜を堆積することを特徴とする請求項４〜６のいずれか１項に記載の半導体装置の製造方法。
【請求項１】
半導体装置の基体となる半導体基板の表面上に加工により凹凸部分を形成した該半導体基板の内部においてドナーもしくはアクセプターとなる不純物原子を含む不純物薄膜を、半導体基板の表面上に堆積する工程、
前記凹凸部分の前記堆積させた不純物薄膜の斜め上方からイオン注入を行なうとともに、該イオン注入によって、前記不純物原子を不純物薄膜内部から半導体基板の前記凹凸部分の表面内部にリコイルさせる工程、
を含むことを特徴とする半導体装置の製造方法。
【請求項２】
前記不純物薄膜の、膜厚、不純物堆積物質種の設定調整、前記イオン注入の、注入イオン種、注入角度、注入エネルギー、注入ドーズ量の設定調整により、リコイル条件、注入ドーズ量相当のドーズ原子量をコントロールするよう構成したことを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項３】
前記不純物薄膜の不純物原子をB，P，Asのいずれか１つとすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項４】
前記不純物薄膜として、ジボランB2H6、あるいはBF3を含むガスによるプラズマ処理によって、Bを含む不純物薄膜を堆積することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項５】
前記不純物薄膜として、フォスフィンPH3を含むガスによるプラズマ処理によって、Pを含む不純物薄膜を堆積することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項６】
前記不純物薄膜として、アルシンAsH3を含むガスによるプラズマ処理によって、Asを含む不純物薄膜を堆積することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項７】
イオン注入工程において、注入イオンを、前記不純物薄膜の不純物原子であるB,P,Asのいずれかよりも原子量の大きい、重い原子のイオンとすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項８】
イオン注入工程において、注入イオンを、Si、As、Ge、In、Sb若しくはXe、Arのいずれかとすることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項９】
半導体基板の前記凹凸部分の表面に対する前記イオン注入の斜め上方からのビーム入射角度を実質上20°以下の小傾斜角度とすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１０】
半導体基板の前記凹凸部分の表面部分において、前記不純物薄膜内から前記半導体基板内に、前記不純物薄膜の不純物原子を、表面と略直交する方向(略垂直な方向)において、注入イオンによる不純物原子への衝突たたき込みノッキングオン効果により表面内部にリコイルさせることを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１１】
前記イオン注入を5keV以下の低エネルギー注入とすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１２】
前記イオン注入を2E15cm-2以下の低ドーズ注入原子量とすることを特徴とする請求項２に記載の半導体装置の製造方法。
【請求項１３】
前記半導体基板表面上であって前記凹凸部分以外の表面上の平面の部分に、前記不純物薄膜を厚く堆積することを特徴とする請求項１に記載の半導体装置の製造方法。
【請求項１４】
前記プラズマ処理によって堆積する不純物薄膜の基板平面での堆積レートは大きく、前記凹凸部分側面での堆積レートが前記基板平面より遅くなるようにすることにより前記基板平面に厚く不純物薄膜を堆積することを特徴とする請求項４〜６のいずれか１項に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１１−１１９６０６（Ｐ２０１１−１１９６０６Ａ）
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願番号】特願２００９−２７７８２８（Ｐ２００９−２７７８２８）
【出願日】平成２１年１２月７日（２００９．１２．７）
【出願人】（０００１８３１９６）株式会社ＳＥＮ (31)
【Ｆターム（参考）】
【公開日】平成２３年６月１６日（２０１１．６．１６）
【国際特許分類】
【出願日】平成２１年１２月７日（２００９．１２．７）
【出願人】（０００１８３１９６）株式会社ＳＥＮ (31)
【Ｆターム（参考）】
[ Back to top ]