半導体装置及びその製造方法
【課題】連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生を抑制する。
【解決手段】絶縁基板10に非晶質半導体膜12を成膜する半導体膜成膜工程と、非晶質半導体膜12を覆うようにキャップ膜13を成膜するキャップ膜成膜工程と、キャップ膜13を介して非晶質半導体膜12に連続発振のレーザー光Bを幅方向にオーバーラップするように走査しながら照射して、結晶質半導体膜12aを形成する結晶質半導体膜形成工程と、結晶質半導体膜12a及びキャップ膜13の積層膜をパターニングして、結晶質半導体層12ba及びキャップ層13baを形成する結晶質半導体層形成工程とを備える半導体装置の製造方法であって、キャップ膜13の膜厚は、10nm〜30nmである。
【解決手段】絶縁基板10に非晶質半導体膜12を成膜する半導体膜成膜工程と、非晶質半導体膜12を覆うようにキャップ膜13を成膜するキャップ膜成膜工程と、キャップ膜13を介して非晶質半導体膜12に連続発振のレーザー光Bを幅方向にオーバーラップするように走査しながら照射して、結晶質半導体膜12aを形成する結晶質半導体膜形成工程と、結晶質半導体膜12a及びキャップ膜13の積層膜をパターニングして、結晶質半導体層12ba及びキャップ層13baを形成する結晶質半導体層形成工程とを備える半導体装置の製造方法であって、キャップ膜13の膜厚は、10nm〜30nmである。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関し、特に、ポリシリコンを用いた半導体素子を備えた半導体装置及びその製造方法に関するものである。
【背景技術】
【0002】
液晶表示パネルを構成するアクティブマトリクス基板は、画像の最小単位である各画素毎に、薄膜トランジスタ(Thin Film Transistor、以下、「TFT」と称する)などの半導体素子が形成された半導体装置である。
【0003】
TFTを構成する半導体層としては、従来から用いられてきたアモルファスシリコン膜よりも電子移動度が高いポリシリコン膜が、近年よく用いられている。このポリシリコン膜は、例えば、ガラス基板上に成膜したアモルファスシリコン膜にレーザー光を照射して、そのアモルファスシリコン膜を結晶化することにより形成される。
【0004】
例えば、特許文献1には、基板上に第1酸化膜、半導体膜、第2酸化膜を順に成膜する工程と、半導体膜を(エキシマレーザーにより)レーザーアニールする工程と、第2酸化膜上にレジストパターンを形成する工程と、レジストパターンをマスクとして第2酸化膜及び半導体膜をフッ素系ガスを用いたドライエッチングを行い、第2酸化膜及び半導体膜を含む積層膜パターンを形成する工程とを備える積層膜パターンの形成方法が開示されている。
【0005】
また、特許文献2には、絶縁体にアモルファスシリコンからなる島状部を形成する工程と、島状部を覆うように絶縁体上にキャップ層を形成する工程と、キャップ層で覆われた島状部に(エキシマレーザーによる)レーザー光の照射を行い、アモルファスシリコンをポリシリコン化する工程とを含むポリシリコンパターンの形成方法が開示されている。
【0006】
さらに、特許文献3には、非晶質又は多結晶の半導体膜の表面に、膜厚が1.6nm以上のキャップ層を形成するキャップ層形成工程と、キャップ層を介して半導体膜に連続発振のレーザー光を照射しながら走査することにより、半導体膜に帯状結晶を形成する帯状結晶形成工程とを備える表示装置の製造方法が開示されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2004−64060号公報
【特許文献2】特開2005−347560号公報
【特許文献3】特開2007−142027号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
ところで、アモルファスシリコン膜を結晶化する方法としては、パルス発振のエキシマレーザーを用いた方法が一般的で既に実用化されているが、さらに結晶性を向上させるために、連続発振の固体レーザーを用いた方法が近年、提案されている。
【0009】
ここで、固体レーザーから連続発振されたレーザー光の照射による結晶化では、比較的高出力でレーザー光を照射するので、レーザー光の照射条件によって、凝集や膜剥がれのような結晶欠陥が発生して、電子移動度などの特性がばらつくおそれがある。
【0010】
この結晶欠陥が発生する理由について説明すると、基板上のアモルファスシリコン膜にレーザー光を照射する際には、レーザー光を走査しながら照射した後に、そのレーザー光が照射された領域の一方の側端部にオーバーラップするように、レーザー光を走査しながら照射するという一連の動作を繰り返すので、基板上には、結晶化される前のアモルファスシリコンと結晶化された後のポリシリコンとの境界が常に存在する。ここで、この境界部分には、ポリシリコンの粒状結晶が形成され易く、特に、アモルファスシリコンの溶融時間が比較的長い連続発振の固体レーザーを用いた場合、ポリシリコンの表面にピットとよばれる凹状部が形成され易い。そして、この境界部分には、レーザー光がオーバーラップするように照射されるので、ピットが形成された凹凸部分にポリシリコンの粒状結晶に起因してランダムなポリシリコンの凝集体が形成され、さらに、その凝集体に起因してポリシリコン膜の一部が基板から剥離してしまう。
【0011】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生を抑制することにある。
【課題を解決するための手段】
【0012】
上記目的を達成するために、本発明は、結晶質半導体層の上面を覆うキャップ層の膜厚が10nm〜30nmになるようにしたものである。
【0013】
具体的に本発明に係る半導体装置の製造方法は、絶縁基板に非晶質半導体膜を成膜する半導体膜成膜工程と、上記非晶質半導体膜を覆うようにキャップ膜を成膜するキャップ膜成膜工程と、上記キャップ膜を介して上記非晶質半導体膜に連続発振のレーザー光を幅方向にオーバーラップするように走査しながら照射して、結晶質半導体膜を形成する結晶質半導体膜形成工程と、上記結晶質半導体膜及びキャップ膜の積層膜をパターニングして、結晶質半導体層及びキャップ層を形成する結晶質半導体層形成工程とを備える半導体装置の製造方法であって、上記キャップ膜の膜厚は、10nm〜30nmであることを特徴とする。
【0014】
上記の方法によれば、キャップ膜成膜工程で成膜するキャップ膜の膜厚が10nm〜30nmと比較的厚くなっているので、キャップ膜成膜工程において、キャップ膜の膜厚が基板面内でばらついたとしても、非晶質半導体膜の表面にキャップ膜が確実に成膜されることになる。これにより、結晶質半導体膜形成工程において、非晶質半導体膜に連続発振のレーザー光をキャップ膜を介して照射することが可能になるので、非晶質半導体膜を溶融固化させて形成した結晶性半導体膜の表面におけるレーザー光のオーバーラップ部分が平坦になる。そのため、結晶質半導体層形成工程において、結晶質半導体膜及びキャップ膜の積層膜をパターニングして形成された結晶質半導体層では、表面の凹凸が抑制されているので、凝集や膜剥がれのような結晶欠陥の発生が抑制される。したがって、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生が抑制される。
【0015】
ここで、特許文献3に開示されたように、キャップ膜の膜厚が1.6nm以上(1.6nm以上、2.3nm以下)である場合、すなわち、キャップ膜の膜厚が10nm未満である場合には、(例えば、複数の液晶表示パネルを同時に製造するためのマザーガラスなどの)大面積の基板において、その極薄のキャップ膜を基板面内に均一に形成することが困難であるので、キャップ膜の膜厚分布による結晶欠陥が発生するおそれがある。また、キャップ膜の膜厚が30nmを超える場合には、結晶性半導体膜の表面におけるレーザー光のオーバーラップ部分が凹凸状に形成され易くなるので、結晶欠陥が発生するおそれがある。
【0016】
上記キャップ膜成膜工程及び半導体膜成膜工程は、同一の成膜室内で連続して行われてもよい。
【0017】
上記の方法によれば、キャップ膜成膜工程及び半導体膜成膜工程が同一の成膜室内で連続して行われるので、キャップ膜成膜工程及び半導体膜成膜工程の間で絶縁基板の搬送が不要になったり、キャップ膜と半導体膜との界面状態を良好にするための洗浄工程を省けたりして、製造コストの低減を図ることが可能になる。
【0018】
上記キャップ膜成膜工程では、上記キャップ膜として、酸化シリコン膜をCVD法により成膜してもよい。
【0019】
上記の方法によれば、キャップ膜がCVD法により成膜された酸化シリコン膜であるので、結晶質半導体膜形成工程では、非晶質半導体膜に連続発振のレーザー光が酸化シリコン膜を介して具体的に照射されることになる。
【0020】
また、本発明に係る半導体装置は、絶縁基板に設けられた結晶質半導体層と、上記結晶質半導体層の上面を覆うように設けられたキャップ層とを備えた半導体装置であって、上記結晶質半導体層は、連続発振のレーザー光の照射により形成され、上記キャップ層の膜厚は、10nm〜30nmであることを特徴とする。
【0021】
上記の構成によれば、結晶質半導体層の上面を覆うキャップ層の膜厚が10nm〜30nmであるので、キャップ層を構成するキャップ膜の膜厚が基板面内でばらついたとしても、結晶質半導体層を構成する非晶質半導体膜の表面にキャップ膜が確実に成膜されることになる。これにより、非晶質半導体膜に連続発振のレーザー光をキャップ膜を介して照射することが可能になるので、非晶質半導体膜を溶融固化させて形成した結晶性半導体膜の表面におけるレーザー光のオーバーラップ部分が平坦になる。そのため、結晶質半導体膜及びキャップ膜の積層膜をパターニングして形成される結晶質半導体層では、表面の凹凸が抑制されているので、凝集や膜剥がれのような結晶欠陥の発生が抑制される。したがって、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生が抑制される。
【0022】
上記キャップ層を覆うようにゲート絶縁膜が設けられ、上記ゲート絶縁膜の上面には、上記結晶質半導体層に重なるようにゲート電極が設けられていてもよい。
【0023】
上記の構成によれば、結晶質半導体層とゲート電極との間に、キャップ層及びゲート絶縁膜が設けられ、結晶質半導体層とゲート電極との間の絶縁膜が比較的厚くなっているので、半導体素子として、リーク電流の発生が抑制された高耐圧の薄膜トランジスタが具体的に構成される。
【0024】
上記結晶質半導体層と同時に形成され、上記キャップ層が上面に設けられていない他の結晶質半導体層を有し、上記ゲート絶縁膜の上面には、上記他の結晶質半導体層に重なるように他のゲート電極が設けられていてもよい。
【0025】
上記の構成によれば、結晶質半導体層と同時に形成された他の結晶質半導体層と他のゲート電極との間に、ゲート絶縁膜が設けられ、他の結晶質半導体層と他のゲート電極との間の絶縁膜が比較的薄くなっているので、半導体素子として、高速駆動が可能な薄膜トランジスタが具体的に構成される。
【0026】
上記結晶質半導体層と同時に形成され、上記キャップ層が上面に設けられた他の結晶質半導体層を有していてもよい。
【0027】
上記の構成によれば、結晶質半導体層と同時に形成された他の結晶質半導体層の上面にキャップ層が設けられているので、半導体素子として、薄膜ダイオードが具体的に構成される。
【0028】
上記結晶質半導体層の側面には、上記キャップ層が設けられていなくてもよい。
【0029】
上記の構成によれば、結晶質半導体層の側面にキャップ層が設けられていないので、結晶質半導体層を構成する非晶質半導体膜には、キャップ層を構成するキャップ膜を介して、連続発振のレーザー光が照射されたことになる。
【発明の効果】
【0030】
本発明によれば、結晶質半導体層の上面を覆うキャップ層の膜厚が10nm〜30nmになっているので、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生を抑制することができる。
【図面の簡単な説明】
【0031】
【図1】本発明の実施形態に係る半導体装置20を構成するTFT5aの断面図である。
【図2】半導体装置20を構成するTFT5bの断面図である。
【図3】半導体装置20を構成するTFD5cの断面図である。
【図4】半導体装置20の製造工程を説明するための断面図である。
【図5】半導体装置20の製造工程におけるポリシリコン膜形成工程を説明するための斜視図である。
【図6】TFT5aを構成するポリシリコン膜12aの粒界Aの断面を示すSEM写真である。
【図7】ポリシリコン膜12aの表面のSEM写真(a)及びEBSP像(b)である。
【図8】レーザー光Bのオーバーラップ部分Lにおけるポリシリコン膜12aの表面のSEM写真である。
【図9】ポリシリコン膜12aの表面における位置と電子移動度のばらつきとの関係を示すグラフである。
【図10】キャップ膜の膜厚とレーザー光のオーバーラップ部分におけるポリシリコン膜の表面状態との関係を説明するためのSEM写真である。
【図11】TFTを構成するポリシリコン層の結晶成長方向Eを示す平面図である。
【図12】レーザー光Bのオーバーラップ部分Lにおける従来のポリシリコン膜の表面のSEM写真である。
【図13】従来のポリシリコン膜の表面における位置と電子移動度のばらつきとの関係を示すグラフである。
【図14】パルス発振のレーザー光を用いて形成した連続粒界結晶シリコン膜112aの粒界Aの断面を示すSEM写真である。
【図15】連続粒界結晶シリコン膜112aの表面のSEM写真(a)及びEBSP像(b)である。
【発明を実施するための形態】
【0032】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではない。
【0033】
図1は、本実施形態の半導体装置20を構成するTFT5aの断面図であり、図2は、半導体装置20を構成するTFT5bの断面図であり、図3は、半導体装置20を構成するTFD5cの断面図である。
【0034】
半導体装置20は、図1〜図3に示すように、絶縁基板10上に半導体素子としてそれぞれ設けられたTFT5a及び5b並びにTFD(Thin Film Diode)5cを備え、例えば、液晶表示パネルのアクティブマトリクス基板を構成している。
【0035】
TFT5aは、図1に示すように、絶縁基板10上にベースコート膜11を介して結晶質半導体層として設けられたポリシリコン層12baと、ポリシリコン層12baの上面を覆うように設けられたキャップ層13baと、キャップ層13baを覆うように設けられたゲート絶縁膜14と、ゲート絶縁膜14の上面にポリシリコン層12baに重なるように設けられたゲート電極15a(G)とを備えている。ここで、ポリシリコン層12baは、図1に示すように、ゲート電極15aに重なるように設けられたチャネル領域Cと、チャネル領域Cの外側に互いに対峙するように設けられたソース領域S及びドレイン領域Dとを備えている。また、キャップ層13baの膜厚は、5nm〜50nm(好ましくは10nm〜30nm)である。さらに、TFT5aは、ポリシリコン層12ba及びゲート電極15aの間の絶縁膜が比較的に厚くなっているので、例えば、アクティブマトリクス基板の各画素毎に設けられ、リーク電流の発生が抑制される高耐圧のスイッチング素子などに適している。
【0036】
TFT5bは、図2に示すように、絶縁基板10上にベースコート膜11を介して結晶質半導体層として設けられたポリシリコン層12bbと、ポリシリコン層12bbを覆うように設けられたゲート絶縁膜14と、ゲート絶縁膜14の上面にポリシリコン層12bbに重なるように設けられたゲート電極15b(G)とを備えている。ここで、ポリシリコン層12bbは、図2に示すように、ゲート電極15bに重なるように設けられたチャネル領域Cと、チャネル領域Cの外側に互いに対峙するように設けられたソース領域S及びドレイン領域Dとを備えている。また、TFT5bは、ポリシリコン層12bb及びゲート電極15bの間の絶縁膜が比較的に薄くなっているので、例えば、アクティブマトリクス基板の周辺回路に設けられ、高速駆動が可能なスイッチング素子などに適している。ここで、TFT5bは、図2に示すように、TFT5a(図1参照)において、キャップ層13baが省略された構成になっている。
【0037】
TFD5cは、図3に示すように、絶縁基板10上にベースコート膜11を介して結晶質半導体層として設けられたポリシリコン層12bcと、ポリシリコン層12bcの上面を覆うように設けられたキャップ層13bcとを備えている。ここで、ポリシリコン層12bcは、図3に示すように、例えば、不純物としてボロンイオンが高濃度にドープされたアノードのP型半導体領域Pと、不純物としてリンイオンが高濃度にドープされたカソードのN型半導体領域Nと、P型半導体領域P及びN型半導体領域Nの間に不純物がドープされていないI型半導体領域Iとを備え、PIN構造のダイオードを構成している。また、ポリシリコン層12bcは、例えば、アクティブマトリクス基板の各画素毎に設けられ、タッチ位置を検出するための光センサー素子などに適している。
【0038】
次に、本実施形態の半導体装置20を製造する方法について説明する。ここで、図4は、半導体装置20の製造工程を説明するための断面図であり、図5は、半導体装置20の製造工程におけるポリシリコン膜形成工程を説明するための斜視図である。なお、本実施形態の製造方法は、アモルファスシリコン膜成膜工程(半導体膜成膜工程)、キャップ膜成膜工程、ポリシリコン膜形成工程(結晶質半導体膜形成工程)及びポリシリコン層形成工程(結晶質半導体層形成工程)を備える。
【0039】
<アモルファスシリコン膜成膜工程>
まず、ガラス基板などの絶縁基板10の基板全体に、プラズマCVD(Chemical Vapor Deposition)法又はスパッタ法により、例えば、SiO2膜、SiN膜、SiON膜などの無機絶縁膜を成膜して、ベースコート膜11を膜厚100nm〜500nm(好ましくは150nm〜300nm)を成膜する(図4(a)参照)。ここで、ベースコート膜11は、複数の無機絶縁膜が積層された構成であってもよい。また、ベースコート膜11は、絶縁基板10からの不純物イオンの拡散を効果的に抑制するという観点から、SiN膜、SiON膜などの窒素を含む無機絶縁膜であることが好ましい。
【0040】
続いて、ベースコート膜11が形成された基板全体に、成膜室30を用いて、プラズマCVD法により、アモルファスシリコン膜12を膜厚30nm〜70nmで成膜する(図4(a)参照)。
【0041】
<キャップ膜成膜工程>
上記アモルファスシリコン膜成膜工程でアモルファスシリコン膜12が成膜された基板全体に、成膜室30を用いて、プラズマCVD法により、例えば、SiO2膜などの無機絶縁膜を成膜して、キャップ膜13を膜厚5nm〜50nm(好ましくは10nm〜30nm)で成膜する(図4(a)参照)。
【0042】
<ポリシリコン膜形成工程>
まず、上記キャップ膜成膜工程でキャップ膜13が成膜された基板に対して、熱アニール処理を行い、脱水素化処理を行う。
【0043】
続いて、図4(b)及び図5に示すように、キャップ膜13を介してアモルファスシリコン膜12に、連続発振されたレーザー光Bを、幅方向にオーバーラップするように走査しながら照射して、ポリシリコン膜12aを形成する。ここで、レーザー光Bは、例えば、Nd:YVO4の固定レーザー源21から連続発振された後に、反射鏡22及び出射部23などの光学系を介して供給される。また、レーザー光Bのサイズは、例えば、0.25mm×0.02mmであり、レーザー光Bの走査速度は、例えば、400mm/秒〜2000mm/秒である。なお、図5では、レーザー光Bのオーバーラップ部分Lが分かり易くなるように、アモルファスシリコン膜12上に成膜されたキャップ膜13を省略している。
【0044】
ここで、図6は、本工程で形成されたポリシリコン膜12aの粒界Aの断面を示すSEM写真であり、図7(a)は、ポリシリコン膜12aの表面のSEM(Scanning Electron Microscope)写真であり、図7(b)は、そのEBSP(Electron Back Scatter Pattern)像である。そして、図8は、レーザー光Bのオーバーラップ部分Lにおけるポリシリコン膜12aの表面のSEM写真であり、図9は、ポリシリコン膜12aの表面におけるレーザー光Bの走査方向に直交する方向に沿った位置と電子移動度のばらつきとの関係を示すグラフである。
【0045】
本実施形態では、アモルファスシリコン膜12にレーザー光Bをキャップ膜13を介して照射して、ポリシリコン膜12aを形成するので、図6及び図8に示すように、ポリシリコン膜12aの表面におけるレーザー光Bのオーバーラップ部分L、すなわち、結晶の粒界Aの部分が平坦になる。また、ポリシリコン膜12aは、図7(a)及び図7(b)に示すように、結晶の粒界Aがレーザー光の走査方向に沿って線状に延び、結晶異方性を有する。さらに、ポリシリコン膜12aは、結晶の粒径が大きく、表面の凹凸が小さいので、図9に示すように、電子移動度が220cm2/Vs〜270cm2/Vsとなり、特性ばらつきが小さい。
【0046】
これに対して、アモルファスシリコン膜に連続発振のレーザー光を直接照射して、ポリシリコン膜を形成する場合には、図12に示すように、ポリシリコン膜の表面におけるレーザー光Bのオーバーラップ部分Lに凹凸(ピット)が形成される。そして、そのポリシリコン膜は、図13に示すように、電子移動度が220cm2/Vs〜330cm2/Vsとなり、特性ばらつきが大きい。なお、図12は、レーザー光Bのオーバーラップ部分Lにおける従来のポリシリコン膜の表面のSEM写真であり、図13は、従来のポリシリコン膜の表面におけるレーザー光の走査方向に直交する方向に沿った位置と電子移動度のばらつきとの関係を示すグラフである。
【0047】
ここで、アモルファスシリコン膜にパルス発振のレーザー光を照射する場合には、連続粒界結晶シリコン膜が形成され、図14に示すように、連続粒界結晶シリコン膜112aの粒界Aが突起状に形成される。また、連続粒界結晶シリコン膜112aは、図15(a)及び図15(b)に示すように、結晶の粒径及び凹凸が大きく、結晶異方性を有しない。なお、図14は、パルス発振のレーザー光を用いて形成した連続粒界結晶シリコン膜112aの粒界Aの断面を示すSEM写真であり、図15(a)は、連続粒界結晶シリコン膜112aの表面のSEM写真であり、図15(b)は、そのEBSP像である。
【0048】
<ポリシリコン層形成工程>
まず、上記ポリシリコン膜形成工程で形成されたポリシリコン膜12a及びキャップ膜13の積層膜をフォトリソグラフィを用いてパターニングして、図4(c)に示すように、ポリシリコン層12ba及びその上層のキャップ層13ba、ポリシリコン層12bb及びその上層のキャップ層(不図示)、並びにポリシリコン層12bc及びその上層のキャップ層13bcを形成する。
【0049】
続いて、ポリシリコン層12bbの上層のキャップ層を除去した後に、プラズマCVD法により、キャップ層13ba及びポリシリコン層12bbを覆うように、例えば、SiO2膜、SiN膜、SiON膜などの無機絶縁膜を膜厚10nm〜100nm(好ましくは20nm〜50nm)で成膜して、ゲート絶縁膜14を形成する(図4(d)参照)。
【0050】
さらに、TFTの閾値電圧を制御するために、ゲート絶縁膜14を介して、ポリシリコン層12ba及び12bbに、不純物をイオン注入法又はイオンドーピング法により、ドーピング(チャネルドーピング)する。このチャネルドーピングには、Nチャネル型TFTの場合、ホウ素などのIII属元素が不純物として用いられ、Pチャネル型TFTの場合、リンなどのV属元素が不純物として用いられる。なお、大面積の基板に不純物をドーピングする場合には、イオンドーピング法を用いることが好ましい。
【0051】
その後、ゲート絶縁膜14が形成された基板全体に、スパッタリング法により、アルミニウム、銅、銀などの低抵抗金属膜、又はこれらの低抵抗金属膜を主成分とする合金膜や化合物膜の導電膜を成膜し、その後、フォトリソグラフィを用いてパターニングして、図1及び図2に示すように、ゲート電極15a及び15b(並びにゲート線)を形成する。
【0052】
引き続いて、ゲート電極15a及び15b並びに別途形成したフォトレジスト(不図示)をマスクとして、キャップ層13ba及びゲート絶縁膜14を介してポリシリコン層12baに、例えば、リンをドープすることにより、ゲート電極15aに重なる部分にチャネル領域C、その外側にソース領域S及びドレイン領域Dを形成し、ゲート絶縁膜14を介してポリシリコン層12bbに、例えば、リンをドープすることにより、ゲート電極15bに重なる部分にチャネル領域C、その外側にソース領域S及びドレイン領域Dを形成し、上記フォトレジストから露出するポリシリコン層12bcに、例えば、リンをドープすることにより、N型半導体領域Nを形成する。
【0053】
さらに、チャネル領域C、ソース領域S、ドレイン領域D及びN型半導体領域Nが形成された基板にフォトレジスト(不図示)を形成した後に、そのフォトレジストから露出するポリシリコン層12bcに、例えば、ホウ素をドープすることにより、P型半導体領域Pを形成する。
【0054】
最後に、P型半導体領域Pが形成された基板を、アニールオーブンやエキシマレーザーを用いて加熱処理を行うことにより、半導体層12ba、12bb及び12bcを活性化する。
【0055】
以上のようにして、TFT5a及び5b並びにTFD5cを備えた半導体装置20を製造することができる。その後、TFT5a及び5b並びにTFD5cを覆うように、例えば、無機絶縁膜からなる第1層間絶縁膜を成膜し、その第1層間絶縁膜にコンタクトホールを形成した後にソース線などを形成し、そのソース線などを覆うように、例えば、有機絶縁膜からなる第2層間絶縁膜を成膜し、その第2層間絶縁膜にコンタクトホールを形成した後に画素電極を形成することにより、液晶表示パネルを構成するアクティブマトリクス基板を製造することができる。
【0056】
次に、具体的に行った実験について説明する。
【0057】
詳細には、上述したキャップ膜13を下記の種々の膜厚で成膜して、キャップ膜13の膜厚とレーザー光のオーバーラップ部分におけるポリシリコン膜の表面状態との関係を検討した。ここで、図10は、キャップ膜の膜厚とレーザー光のオーバーラップ部分におけるポリシリコン膜の表面状態との関係を説明するためのSEM写真である。具体的に図10において、(a)、(b)、(c)、(d)、(e)、(f)及び(g)は、キャップ膜13の膜厚が、それぞれ、0nm程度(成膜無し)、5nm程度、10nm程度、20nm程度、30nm程度、50nm程度及び80nm程度である。
【0058】
キャップ膜13の膜厚が、5nm未満である場合には、図10(a)に示すように、膜剥がれの発生が確認され、不均一な結晶成長となることが確認された。
【0059】
また、キャップ膜13の膜厚が10nm以上30nm以下の場合には、図10(c)〜図10(e)に示すように、レーザー光のオーバーラップ部分でもポリシリコン膜の表面の凹凸が小さく、良好な結晶状態であることが確認された。
【0060】
キャップ膜13の膜厚が、50nmを超える場合には、図10(g)に示すように、レーザー光のオーバーラップ部分にピットの発生が確認され、レーザー光内の結晶方位が乱れ、ポリシリコン膜の表面状態が不良であることが確認された。
【0061】
以上説明したように、本実施形態の半導体装置20及びその製造方法によれば、キャップ膜成膜工程で成膜するキャップ膜13の膜厚が10nm〜30nmと比較的厚くなっているので、キャップ膜成膜工程において、キャップ膜13の膜厚が基板面内でばらついたとしても、アモルファスシリコン膜12の表面にキャップ膜13を確実に成膜することができる。これにより、ポリシリコン膜形成工程において、アモルファスシリコン膜12に連続発振のレーザー光Bをキャップ膜13を介して照射することができるので、アモルファスシリコン膜12を溶融固化させて形成したポリシリコン膜13aの表面におけるレーザー光Bのオーバーラップ部分Lが平坦になる。そのため、ポリシリコン層形成工程において、ポリシリコン膜12a及びキャップ膜13の積層膜をパターニングして形成されたポリシリコン層12ba、12bb及び12bcでは、表面の凹凸が抑制されているので、凝集や膜剥がれのような結晶欠陥の発生を抑制することができる。したがって、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生を抑制することができる。
【0062】
また、本実施形態の半導体装置20の製造方法によれば、キャップ膜成膜工程及びアモルファスシリコン膜成膜工程が同一の成膜室30内で連続して行われるので、キャップ膜成膜工程及び半導体膜成膜工程の間で絶縁基板10の搬送が不要になったり、キャップ膜と半導体膜との界面状態を良好にするための洗浄工程を省けたりして、製造コストの低減を図ることができる。
【0063】
さらに、本実施形態の半導体装置20によれば、ポリシリコン膜12aが結晶異方性を有しているので、図11(a)に示すように、結晶成長方向Eとチャネル電流が流れる方向とが直交する場合には、電子移動速度が70cm2/Vs〜160cm2/Vs程度になり、また、図11(b)に示すように、結晶成長方向Eとチャネル電流が流れる方向とが平行になる場合には、電子移動速度が230cm2/Vs〜320cm2/Vs程度になるので、ポリシリコン層における結晶成長方向Eを適宜選択することにより、基板上に画素用TFTだけでなく、モノリシック型の周辺回路も形成することができ、周辺回路が一体に形成されたフルモノリシック型の液晶表示装置などの小型で高精細な表示装置を実現することができる。なお、図11は、TFTを構成するポリシリコン層の結晶成長方向Eを示す平面図である。
【0064】
また、本実施形態の半導体装置20によれば、ポリシリコン層12ba及び12bbにピットが形成され難いので、ゲート絶縁膜の耐圧性を向上させることができる。
【0065】
また、本実施形態の半導体装置20の製造方法によれば、ポリシリコン膜12aの表面にキャップ膜13が設けられているので、シリコン界面を清浄な状態に保つことができると共に、製造工程中で処理基板が滞留しても、ポリシリコン膜の膜質の変動を抑制することができる。
【0066】
また、本実施形態の半導体装置20の製造方法によれば、高速駆動が可能な半導体素子を容易に形成することができ、低消費電力化を実現することができる。
【0067】
また、本実施形態の半導体装置20を備える集積回路では、小型化、コスト削減及び集積度の向上などを実現することができる。
【0068】
なお、本実施形態では、半導体膜として、シリコンを例示したが、シリコンゲルマニウム(SiGe)合金などであってもよい。
【0069】
なお、本実施形態では、キャップ膜として、プラズマCVD法により成膜したSiO2膜を例示したが、プラズマCVD法又はスパッタ法により成膜されるSiO2膜、SiN膜、SiON膜などのシリコンを含む絶縁膜であってもよい。
【0070】
また、本実施形態では、連続発振の固体レーザーを用いた結晶化方法を例示したが、本発明は、SELAX(Selectively Enlarging Laser X'tallization)法やSLS(Sequential Lateral Solidification)法にも適用することができる。
【0071】
また、本実施形態では、半導体装置が液晶表示パネルのアクティブマトリクス基板を構成することを例示したが、本発明は、電気泳動型ディスプレイ、ツイストボール型ディスプレイ、微細なプリズムフィルムを用いた反射型のディスプレイ、デジタルミラーデバイスなどの光変調素子を用いたディスプレイ、有機EL(electroluminescence)発光素子、無機EL発光素子及びLED(Light Emitting Diode)などの発光輝度が可変の発光素子を用いたディスプレイ、フィールドエミッションディスプレイ(FED)、並びにプラズマディスプレイなどにも適用することができる。
【産業上の利用可能性】
【0072】
以上説明したように、本発明は、大面積の基板を用いて、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生を抑制することができるので、アクティブマトリクス駆動方式の液晶表示パネルの製造について有用である。
【符号の説明】
【0073】
B レーザー光
10 絶縁基板
12 アモルファスシリコン膜(非晶質半導体膜)
12a ポリシリコン膜(結晶質半導体膜)
12ba,12bb,12bc ポリシリコン層(結晶質半導体層)
13 キャップ膜
13ba,13bc キャップ層
14 ゲート絶縁膜
15a,15b ゲート電極
20 半導体装置
30 成膜室
【技術分野】
【0001】
本発明は、半導体装置及びその製造方法に関し、特に、ポリシリコンを用いた半導体素子を備えた半導体装置及びその製造方法に関するものである。
【背景技術】
【0002】
液晶表示パネルを構成するアクティブマトリクス基板は、画像の最小単位である各画素毎に、薄膜トランジスタ(Thin Film Transistor、以下、「TFT」と称する)などの半導体素子が形成された半導体装置である。
【0003】
TFTを構成する半導体層としては、従来から用いられてきたアモルファスシリコン膜よりも電子移動度が高いポリシリコン膜が、近年よく用いられている。このポリシリコン膜は、例えば、ガラス基板上に成膜したアモルファスシリコン膜にレーザー光を照射して、そのアモルファスシリコン膜を結晶化することにより形成される。
【0004】
例えば、特許文献1には、基板上に第1酸化膜、半導体膜、第2酸化膜を順に成膜する工程と、半導体膜を(エキシマレーザーにより)レーザーアニールする工程と、第2酸化膜上にレジストパターンを形成する工程と、レジストパターンをマスクとして第2酸化膜及び半導体膜をフッ素系ガスを用いたドライエッチングを行い、第2酸化膜及び半導体膜を含む積層膜パターンを形成する工程とを備える積層膜パターンの形成方法が開示されている。
【0005】
また、特許文献2には、絶縁体にアモルファスシリコンからなる島状部を形成する工程と、島状部を覆うように絶縁体上にキャップ層を形成する工程と、キャップ層で覆われた島状部に(エキシマレーザーによる)レーザー光の照射を行い、アモルファスシリコンをポリシリコン化する工程とを含むポリシリコンパターンの形成方法が開示されている。
【0006】
さらに、特許文献3には、非晶質又は多結晶の半導体膜の表面に、膜厚が1.6nm以上のキャップ層を形成するキャップ層形成工程と、キャップ層を介して半導体膜に連続発振のレーザー光を照射しながら走査することにより、半導体膜に帯状結晶を形成する帯状結晶形成工程とを備える表示装置の製造方法が開示されている。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2004−64060号公報
【特許文献2】特開2005−347560号公報
【特許文献3】特開2007−142027号公報
【発明の概要】
【発明が解決しようとする課題】
【0008】
ところで、アモルファスシリコン膜を結晶化する方法としては、パルス発振のエキシマレーザーを用いた方法が一般的で既に実用化されているが、さらに結晶性を向上させるために、連続発振の固体レーザーを用いた方法が近年、提案されている。
【0009】
ここで、固体レーザーから連続発振されたレーザー光の照射による結晶化では、比較的高出力でレーザー光を照射するので、レーザー光の照射条件によって、凝集や膜剥がれのような結晶欠陥が発生して、電子移動度などの特性がばらつくおそれがある。
【0010】
この結晶欠陥が発生する理由について説明すると、基板上のアモルファスシリコン膜にレーザー光を照射する際には、レーザー光を走査しながら照射した後に、そのレーザー光が照射された領域の一方の側端部にオーバーラップするように、レーザー光を走査しながら照射するという一連の動作を繰り返すので、基板上には、結晶化される前のアモルファスシリコンと結晶化された後のポリシリコンとの境界が常に存在する。ここで、この境界部分には、ポリシリコンの粒状結晶が形成され易く、特に、アモルファスシリコンの溶融時間が比較的長い連続発振の固体レーザーを用いた場合、ポリシリコンの表面にピットとよばれる凹状部が形成され易い。そして、この境界部分には、レーザー光がオーバーラップするように照射されるので、ピットが形成された凹凸部分にポリシリコンの粒状結晶に起因してランダムなポリシリコンの凝集体が形成され、さらに、その凝集体に起因してポリシリコン膜の一部が基板から剥離してしまう。
【0011】
本発明は、かかる点に鑑みてなされたものであり、その目的とするところは、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生を抑制することにある。
【課題を解決するための手段】
【0012】
上記目的を達成するために、本発明は、結晶質半導体層の上面を覆うキャップ層の膜厚が10nm〜30nmになるようにしたものである。
【0013】
具体的に本発明に係る半導体装置の製造方法は、絶縁基板に非晶質半導体膜を成膜する半導体膜成膜工程と、上記非晶質半導体膜を覆うようにキャップ膜を成膜するキャップ膜成膜工程と、上記キャップ膜を介して上記非晶質半導体膜に連続発振のレーザー光を幅方向にオーバーラップするように走査しながら照射して、結晶質半導体膜を形成する結晶質半導体膜形成工程と、上記結晶質半導体膜及びキャップ膜の積層膜をパターニングして、結晶質半導体層及びキャップ層を形成する結晶質半導体層形成工程とを備える半導体装置の製造方法であって、上記キャップ膜の膜厚は、10nm〜30nmであることを特徴とする。
【0014】
上記の方法によれば、キャップ膜成膜工程で成膜するキャップ膜の膜厚が10nm〜30nmと比較的厚くなっているので、キャップ膜成膜工程において、キャップ膜の膜厚が基板面内でばらついたとしても、非晶質半導体膜の表面にキャップ膜が確実に成膜されることになる。これにより、結晶質半導体膜形成工程において、非晶質半導体膜に連続発振のレーザー光をキャップ膜を介して照射することが可能になるので、非晶質半導体膜を溶融固化させて形成した結晶性半導体膜の表面におけるレーザー光のオーバーラップ部分が平坦になる。そのため、結晶質半導体層形成工程において、結晶質半導体膜及びキャップ膜の積層膜をパターニングして形成された結晶質半導体層では、表面の凹凸が抑制されているので、凝集や膜剥がれのような結晶欠陥の発生が抑制される。したがって、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生が抑制される。
【0015】
ここで、特許文献3に開示されたように、キャップ膜の膜厚が1.6nm以上(1.6nm以上、2.3nm以下)である場合、すなわち、キャップ膜の膜厚が10nm未満である場合には、(例えば、複数の液晶表示パネルを同時に製造するためのマザーガラスなどの)大面積の基板において、その極薄のキャップ膜を基板面内に均一に形成することが困難であるので、キャップ膜の膜厚分布による結晶欠陥が発生するおそれがある。また、キャップ膜の膜厚が30nmを超える場合には、結晶性半導体膜の表面におけるレーザー光のオーバーラップ部分が凹凸状に形成され易くなるので、結晶欠陥が発生するおそれがある。
【0016】
上記キャップ膜成膜工程及び半導体膜成膜工程は、同一の成膜室内で連続して行われてもよい。
【0017】
上記の方法によれば、キャップ膜成膜工程及び半導体膜成膜工程が同一の成膜室内で連続して行われるので、キャップ膜成膜工程及び半導体膜成膜工程の間で絶縁基板の搬送が不要になったり、キャップ膜と半導体膜との界面状態を良好にするための洗浄工程を省けたりして、製造コストの低減を図ることが可能になる。
【0018】
上記キャップ膜成膜工程では、上記キャップ膜として、酸化シリコン膜をCVD法により成膜してもよい。
【0019】
上記の方法によれば、キャップ膜がCVD法により成膜された酸化シリコン膜であるので、結晶質半導体膜形成工程では、非晶質半導体膜に連続発振のレーザー光が酸化シリコン膜を介して具体的に照射されることになる。
【0020】
また、本発明に係る半導体装置は、絶縁基板に設けられた結晶質半導体層と、上記結晶質半導体層の上面を覆うように設けられたキャップ層とを備えた半導体装置であって、上記結晶質半導体層は、連続発振のレーザー光の照射により形成され、上記キャップ層の膜厚は、10nm〜30nmであることを特徴とする。
【0021】
上記の構成によれば、結晶質半導体層の上面を覆うキャップ層の膜厚が10nm〜30nmであるので、キャップ層を構成するキャップ膜の膜厚が基板面内でばらついたとしても、結晶質半導体層を構成する非晶質半導体膜の表面にキャップ膜が確実に成膜されることになる。これにより、非晶質半導体膜に連続発振のレーザー光をキャップ膜を介して照射することが可能になるので、非晶質半導体膜を溶融固化させて形成した結晶性半導体膜の表面におけるレーザー光のオーバーラップ部分が平坦になる。そのため、結晶質半導体膜及びキャップ膜の積層膜をパターニングして形成される結晶質半導体層では、表面の凹凸が抑制されているので、凝集や膜剥がれのような結晶欠陥の発生が抑制される。したがって、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生が抑制される。
【0022】
上記キャップ層を覆うようにゲート絶縁膜が設けられ、上記ゲート絶縁膜の上面には、上記結晶質半導体層に重なるようにゲート電極が設けられていてもよい。
【0023】
上記の構成によれば、結晶質半導体層とゲート電極との間に、キャップ層及びゲート絶縁膜が設けられ、結晶質半導体層とゲート電極との間の絶縁膜が比較的厚くなっているので、半導体素子として、リーク電流の発生が抑制された高耐圧の薄膜トランジスタが具体的に構成される。
【0024】
上記結晶質半導体層と同時に形成され、上記キャップ層が上面に設けられていない他の結晶質半導体層を有し、上記ゲート絶縁膜の上面には、上記他の結晶質半導体層に重なるように他のゲート電極が設けられていてもよい。
【0025】
上記の構成によれば、結晶質半導体層と同時に形成された他の結晶質半導体層と他のゲート電極との間に、ゲート絶縁膜が設けられ、他の結晶質半導体層と他のゲート電極との間の絶縁膜が比較的薄くなっているので、半導体素子として、高速駆動が可能な薄膜トランジスタが具体的に構成される。
【0026】
上記結晶質半導体層と同時に形成され、上記キャップ層が上面に設けられた他の結晶質半導体層を有していてもよい。
【0027】
上記の構成によれば、結晶質半導体層と同時に形成された他の結晶質半導体層の上面にキャップ層が設けられているので、半導体素子として、薄膜ダイオードが具体的に構成される。
【0028】
上記結晶質半導体層の側面には、上記キャップ層が設けられていなくてもよい。
【0029】
上記の構成によれば、結晶質半導体層の側面にキャップ層が設けられていないので、結晶質半導体層を構成する非晶質半導体膜には、キャップ層を構成するキャップ膜を介して、連続発振のレーザー光が照射されたことになる。
【発明の効果】
【0030】
本発明によれば、結晶質半導体層の上面を覆うキャップ層の膜厚が10nm〜30nmになっているので、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生を抑制することができる。
【図面の簡単な説明】
【0031】
【図1】本発明の実施形態に係る半導体装置20を構成するTFT5aの断面図である。
【図2】半導体装置20を構成するTFT5bの断面図である。
【図3】半導体装置20を構成するTFD5cの断面図である。
【図4】半導体装置20の製造工程を説明するための断面図である。
【図5】半導体装置20の製造工程におけるポリシリコン膜形成工程を説明するための斜視図である。
【図6】TFT5aを構成するポリシリコン膜12aの粒界Aの断面を示すSEM写真である。
【図7】ポリシリコン膜12aの表面のSEM写真(a)及びEBSP像(b)である。
【図8】レーザー光Bのオーバーラップ部分Lにおけるポリシリコン膜12aの表面のSEM写真である。
【図9】ポリシリコン膜12aの表面における位置と電子移動度のばらつきとの関係を示すグラフである。
【図10】キャップ膜の膜厚とレーザー光のオーバーラップ部分におけるポリシリコン膜の表面状態との関係を説明するためのSEM写真である。
【図11】TFTを構成するポリシリコン層の結晶成長方向Eを示す平面図である。
【図12】レーザー光Bのオーバーラップ部分Lにおける従来のポリシリコン膜の表面のSEM写真である。
【図13】従来のポリシリコン膜の表面における位置と電子移動度のばらつきとの関係を示すグラフである。
【図14】パルス発振のレーザー光を用いて形成した連続粒界結晶シリコン膜112aの粒界Aの断面を示すSEM写真である。
【図15】連続粒界結晶シリコン膜112aの表面のSEM写真(a)及びEBSP像(b)である。
【発明を実施するための形態】
【0032】
以下、本発明の実施形態を図面に基づいて詳細に説明する。なお、本発明は、以下の実施形態に限定されるものではない。
【0033】
図1は、本実施形態の半導体装置20を構成するTFT5aの断面図であり、図2は、半導体装置20を構成するTFT5bの断面図であり、図3は、半導体装置20を構成するTFD5cの断面図である。
【0034】
半導体装置20は、図1〜図3に示すように、絶縁基板10上に半導体素子としてそれぞれ設けられたTFT5a及び5b並びにTFD(Thin Film Diode)5cを備え、例えば、液晶表示パネルのアクティブマトリクス基板を構成している。
【0035】
TFT5aは、図1に示すように、絶縁基板10上にベースコート膜11を介して結晶質半導体層として設けられたポリシリコン層12baと、ポリシリコン層12baの上面を覆うように設けられたキャップ層13baと、キャップ層13baを覆うように設けられたゲート絶縁膜14と、ゲート絶縁膜14の上面にポリシリコン層12baに重なるように設けられたゲート電極15a(G)とを備えている。ここで、ポリシリコン層12baは、図1に示すように、ゲート電極15aに重なるように設けられたチャネル領域Cと、チャネル領域Cの外側に互いに対峙するように設けられたソース領域S及びドレイン領域Dとを備えている。また、キャップ層13baの膜厚は、5nm〜50nm(好ましくは10nm〜30nm)である。さらに、TFT5aは、ポリシリコン層12ba及びゲート電極15aの間の絶縁膜が比較的に厚くなっているので、例えば、アクティブマトリクス基板の各画素毎に設けられ、リーク電流の発生が抑制される高耐圧のスイッチング素子などに適している。
【0036】
TFT5bは、図2に示すように、絶縁基板10上にベースコート膜11を介して結晶質半導体層として設けられたポリシリコン層12bbと、ポリシリコン層12bbを覆うように設けられたゲート絶縁膜14と、ゲート絶縁膜14の上面にポリシリコン層12bbに重なるように設けられたゲート電極15b(G)とを備えている。ここで、ポリシリコン層12bbは、図2に示すように、ゲート電極15bに重なるように設けられたチャネル領域Cと、チャネル領域Cの外側に互いに対峙するように設けられたソース領域S及びドレイン領域Dとを備えている。また、TFT5bは、ポリシリコン層12bb及びゲート電極15bの間の絶縁膜が比較的に薄くなっているので、例えば、アクティブマトリクス基板の周辺回路に設けられ、高速駆動が可能なスイッチング素子などに適している。ここで、TFT5bは、図2に示すように、TFT5a(図1参照)において、キャップ層13baが省略された構成になっている。
【0037】
TFD5cは、図3に示すように、絶縁基板10上にベースコート膜11を介して結晶質半導体層として設けられたポリシリコン層12bcと、ポリシリコン層12bcの上面を覆うように設けられたキャップ層13bcとを備えている。ここで、ポリシリコン層12bcは、図3に示すように、例えば、不純物としてボロンイオンが高濃度にドープされたアノードのP型半導体領域Pと、不純物としてリンイオンが高濃度にドープされたカソードのN型半導体領域Nと、P型半導体領域P及びN型半導体領域Nの間に不純物がドープされていないI型半導体領域Iとを備え、PIN構造のダイオードを構成している。また、ポリシリコン層12bcは、例えば、アクティブマトリクス基板の各画素毎に設けられ、タッチ位置を検出するための光センサー素子などに適している。
【0038】
次に、本実施形態の半導体装置20を製造する方法について説明する。ここで、図4は、半導体装置20の製造工程を説明するための断面図であり、図5は、半導体装置20の製造工程におけるポリシリコン膜形成工程を説明するための斜視図である。なお、本実施形態の製造方法は、アモルファスシリコン膜成膜工程(半導体膜成膜工程)、キャップ膜成膜工程、ポリシリコン膜形成工程(結晶質半導体膜形成工程)及びポリシリコン層形成工程(結晶質半導体層形成工程)を備える。
【0039】
<アモルファスシリコン膜成膜工程>
まず、ガラス基板などの絶縁基板10の基板全体に、プラズマCVD(Chemical Vapor Deposition)法又はスパッタ法により、例えば、SiO2膜、SiN膜、SiON膜などの無機絶縁膜を成膜して、ベースコート膜11を膜厚100nm〜500nm(好ましくは150nm〜300nm)を成膜する(図4(a)参照)。ここで、ベースコート膜11は、複数の無機絶縁膜が積層された構成であってもよい。また、ベースコート膜11は、絶縁基板10からの不純物イオンの拡散を効果的に抑制するという観点から、SiN膜、SiON膜などの窒素を含む無機絶縁膜であることが好ましい。
【0040】
続いて、ベースコート膜11が形成された基板全体に、成膜室30を用いて、プラズマCVD法により、アモルファスシリコン膜12を膜厚30nm〜70nmで成膜する(図4(a)参照)。
【0041】
<キャップ膜成膜工程>
上記アモルファスシリコン膜成膜工程でアモルファスシリコン膜12が成膜された基板全体に、成膜室30を用いて、プラズマCVD法により、例えば、SiO2膜などの無機絶縁膜を成膜して、キャップ膜13を膜厚5nm〜50nm(好ましくは10nm〜30nm)で成膜する(図4(a)参照)。
【0042】
<ポリシリコン膜形成工程>
まず、上記キャップ膜成膜工程でキャップ膜13が成膜された基板に対して、熱アニール処理を行い、脱水素化処理を行う。
【0043】
続いて、図4(b)及び図5に示すように、キャップ膜13を介してアモルファスシリコン膜12に、連続発振されたレーザー光Bを、幅方向にオーバーラップするように走査しながら照射して、ポリシリコン膜12aを形成する。ここで、レーザー光Bは、例えば、Nd:YVO4の固定レーザー源21から連続発振された後に、反射鏡22及び出射部23などの光学系を介して供給される。また、レーザー光Bのサイズは、例えば、0.25mm×0.02mmであり、レーザー光Bの走査速度は、例えば、400mm/秒〜2000mm/秒である。なお、図5では、レーザー光Bのオーバーラップ部分Lが分かり易くなるように、アモルファスシリコン膜12上に成膜されたキャップ膜13を省略している。
【0044】
ここで、図6は、本工程で形成されたポリシリコン膜12aの粒界Aの断面を示すSEM写真であり、図7(a)は、ポリシリコン膜12aの表面のSEM(Scanning Electron Microscope)写真であり、図7(b)は、そのEBSP(Electron Back Scatter Pattern)像である。そして、図8は、レーザー光Bのオーバーラップ部分Lにおけるポリシリコン膜12aの表面のSEM写真であり、図9は、ポリシリコン膜12aの表面におけるレーザー光Bの走査方向に直交する方向に沿った位置と電子移動度のばらつきとの関係を示すグラフである。
【0045】
本実施形態では、アモルファスシリコン膜12にレーザー光Bをキャップ膜13を介して照射して、ポリシリコン膜12aを形成するので、図6及び図8に示すように、ポリシリコン膜12aの表面におけるレーザー光Bのオーバーラップ部分L、すなわち、結晶の粒界Aの部分が平坦になる。また、ポリシリコン膜12aは、図7(a)及び図7(b)に示すように、結晶の粒界Aがレーザー光の走査方向に沿って線状に延び、結晶異方性を有する。さらに、ポリシリコン膜12aは、結晶の粒径が大きく、表面の凹凸が小さいので、図9に示すように、電子移動度が220cm2/Vs〜270cm2/Vsとなり、特性ばらつきが小さい。
【0046】
これに対して、アモルファスシリコン膜に連続発振のレーザー光を直接照射して、ポリシリコン膜を形成する場合には、図12に示すように、ポリシリコン膜の表面におけるレーザー光Bのオーバーラップ部分Lに凹凸(ピット)が形成される。そして、そのポリシリコン膜は、図13に示すように、電子移動度が220cm2/Vs〜330cm2/Vsとなり、特性ばらつきが大きい。なお、図12は、レーザー光Bのオーバーラップ部分Lにおける従来のポリシリコン膜の表面のSEM写真であり、図13は、従来のポリシリコン膜の表面におけるレーザー光の走査方向に直交する方向に沿った位置と電子移動度のばらつきとの関係を示すグラフである。
【0047】
ここで、アモルファスシリコン膜にパルス発振のレーザー光を照射する場合には、連続粒界結晶シリコン膜が形成され、図14に示すように、連続粒界結晶シリコン膜112aの粒界Aが突起状に形成される。また、連続粒界結晶シリコン膜112aは、図15(a)及び図15(b)に示すように、結晶の粒径及び凹凸が大きく、結晶異方性を有しない。なお、図14は、パルス発振のレーザー光を用いて形成した連続粒界結晶シリコン膜112aの粒界Aの断面を示すSEM写真であり、図15(a)は、連続粒界結晶シリコン膜112aの表面のSEM写真であり、図15(b)は、そのEBSP像である。
【0048】
<ポリシリコン層形成工程>
まず、上記ポリシリコン膜形成工程で形成されたポリシリコン膜12a及びキャップ膜13の積層膜をフォトリソグラフィを用いてパターニングして、図4(c)に示すように、ポリシリコン層12ba及びその上層のキャップ層13ba、ポリシリコン層12bb及びその上層のキャップ層(不図示)、並びにポリシリコン層12bc及びその上層のキャップ層13bcを形成する。
【0049】
続いて、ポリシリコン層12bbの上層のキャップ層を除去した後に、プラズマCVD法により、キャップ層13ba及びポリシリコン層12bbを覆うように、例えば、SiO2膜、SiN膜、SiON膜などの無機絶縁膜を膜厚10nm〜100nm(好ましくは20nm〜50nm)で成膜して、ゲート絶縁膜14を形成する(図4(d)参照)。
【0050】
さらに、TFTの閾値電圧を制御するために、ゲート絶縁膜14を介して、ポリシリコン層12ba及び12bbに、不純物をイオン注入法又はイオンドーピング法により、ドーピング(チャネルドーピング)する。このチャネルドーピングには、Nチャネル型TFTの場合、ホウ素などのIII属元素が不純物として用いられ、Pチャネル型TFTの場合、リンなどのV属元素が不純物として用いられる。なお、大面積の基板に不純物をドーピングする場合には、イオンドーピング法を用いることが好ましい。
【0051】
その後、ゲート絶縁膜14が形成された基板全体に、スパッタリング法により、アルミニウム、銅、銀などの低抵抗金属膜、又はこれらの低抵抗金属膜を主成分とする合金膜や化合物膜の導電膜を成膜し、その後、フォトリソグラフィを用いてパターニングして、図1及び図2に示すように、ゲート電極15a及び15b(並びにゲート線)を形成する。
【0052】
引き続いて、ゲート電極15a及び15b並びに別途形成したフォトレジスト(不図示)をマスクとして、キャップ層13ba及びゲート絶縁膜14を介してポリシリコン層12baに、例えば、リンをドープすることにより、ゲート電極15aに重なる部分にチャネル領域C、その外側にソース領域S及びドレイン領域Dを形成し、ゲート絶縁膜14を介してポリシリコン層12bbに、例えば、リンをドープすることにより、ゲート電極15bに重なる部分にチャネル領域C、その外側にソース領域S及びドレイン領域Dを形成し、上記フォトレジストから露出するポリシリコン層12bcに、例えば、リンをドープすることにより、N型半導体領域Nを形成する。
【0053】
さらに、チャネル領域C、ソース領域S、ドレイン領域D及びN型半導体領域Nが形成された基板にフォトレジスト(不図示)を形成した後に、そのフォトレジストから露出するポリシリコン層12bcに、例えば、ホウ素をドープすることにより、P型半導体領域Pを形成する。
【0054】
最後に、P型半導体領域Pが形成された基板を、アニールオーブンやエキシマレーザーを用いて加熱処理を行うことにより、半導体層12ba、12bb及び12bcを活性化する。
【0055】
以上のようにして、TFT5a及び5b並びにTFD5cを備えた半導体装置20を製造することができる。その後、TFT5a及び5b並びにTFD5cを覆うように、例えば、無機絶縁膜からなる第1層間絶縁膜を成膜し、その第1層間絶縁膜にコンタクトホールを形成した後にソース線などを形成し、そのソース線などを覆うように、例えば、有機絶縁膜からなる第2層間絶縁膜を成膜し、その第2層間絶縁膜にコンタクトホールを形成した後に画素電極を形成することにより、液晶表示パネルを構成するアクティブマトリクス基板を製造することができる。
【0056】
次に、具体的に行った実験について説明する。
【0057】
詳細には、上述したキャップ膜13を下記の種々の膜厚で成膜して、キャップ膜13の膜厚とレーザー光のオーバーラップ部分におけるポリシリコン膜の表面状態との関係を検討した。ここで、図10は、キャップ膜の膜厚とレーザー光のオーバーラップ部分におけるポリシリコン膜の表面状態との関係を説明するためのSEM写真である。具体的に図10において、(a)、(b)、(c)、(d)、(e)、(f)及び(g)は、キャップ膜13の膜厚が、それぞれ、0nm程度(成膜無し)、5nm程度、10nm程度、20nm程度、30nm程度、50nm程度及び80nm程度である。
【0058】
キャップ膜13の膜厚が、5nm未満である場合には、図10(a)に示すように、膜剥がれの発生が確認され、不均一な結晶成長となることが確認された。
【0059】
また、キャップ膜13の膜厚が10nm以上30nm以下の場合には、図10(c)〜図10(e)に示すように、レーザー光のオーバーラップ部分でもポリシリコン膜の表面の凹凸が小さく、良好な結晶状態であることが確認された。
【0060】
キャップ膜13の膜厚が、50nmを超える場合には、図10(g)に示すように、レーザー光のオーバーラップ部分にピットの発生が確認され、レーザー光内の結晶方位が乱れ、ポリシリコン膜の表面状態が不良であることが確認された。
【0061】
以上説明したように、本実施形態の半導体装置20及びその製造方法によれば、キャップ膜成膜工程で成膜するキャップ膜13の膜厚が10nm〜30nmと比較的厚くなっているので、キャップ膜成膜工程において、キャップ膜13の膜厚が基板面内でばらついたとしても、アモルファスシリコン膜12の表面にキャップ膜13を確実に成膜することができる。これにより、ポリシリコン膜形成工程において、アモルファスシリコン膜12に連続発振のレーザー光Bをキャップ膜13を介して照射することができるので、アモルファスシリコン膜12を溶融固化させて形成したポリシリコン膜13aの表面におけるレーザー光Bのオーバーラップ部分Lが平坦になる。そのため、ポリシリコン層形成工程において、ポリシリコン膜12a及びキャップ膜13の積層膜をパターニングして形成されたポリシリコン層12ba、12bb及び12bcでは、表面の凹凸が抑制されているので、凝集や膜剥がれのような結晶欠陥の発生を抑制することができる。したがって、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生を抑制することができる。
【0062】
また、本実施形態の半導体装置20の製造方法によれば、キャップ膜成膜工程及びアモルファスシリコン膜成膜工程が同一の成膜室30内で連続して行われるので、キャップ膜成膜工程及び半導体膜成膜工程の間で絶縁基板10の搬送が不要になったり、キャップ膜と半導体膜との界面状態を良好にするための洗浄工程を省けたりして、製造コストの低減を図ることができる。
【0063】
さらに、本実施形態の半導体装置20によれば、ポリシリコン膜12aが結晶異方性を有しているので、図11(a)に示すように、結晶成長方向Eとチャネル電流が流れる方向とが直交する場合には、電子移動速度が70cm2/Vs〜160cm2/Vs程度になり、また、図11(b)に示すように、結晶成長方向Eとチャネル電流が流れる方向とが平行になる場合には、電子移動速度が230cm2/Vs〜320cm2/Vs程度になるので、ポリシリコン層における結晶成長方向Eを適宜選択することにより、基板上に画素用TFTだけでなく、モノリシック型の周辺回路も形成することができ、周辺回路が一体に形成されたフルモノリシック型の液晶表示装置などの小型で高精細な表示装置を実現することができる。なお、図11は、TFTを構成するポリシリコン層の結晶成長方向Eを示す平面図である。
【0064】
また、本実施形態の半導体装置20によれば、ポリシリコン層12ba及び12bbにピットが形成され難いので、ゲート絶縁膜の耐圧性を向上させることができる。
【0065】
また、本実施形態の半導体装置20の製造方法によれば、ポリシリコン膜12aの表面にキャップ膜13が設けられているので、シリコン界面を清浄な状態に保つことができると共に、製造工程中で処理基板が滞留しても、ポリシリコン膜の膜質の変動を抑制することができる。
【0066】
また、本実施形態の半導体装置20の製造方法によれば、高速駆動が可能な半導体素子を容易に形成することができ、低消費電力化を実現することができる。
【0067】
また、本実施形態の半導体装置20を備える集積回路では、小型化、コスト削減及び集積度の向上などを実現することができる。
【0068】
なお、本実施形態では、半導体膜として、シリコンを例示したが、シリコンゲルマニウム(SiGe)合金などであってもよい。
【0069】
なお、本実施形態では、キャップ膜として、プラズマCVD法により成膜したSiO2膜を例示したが、プラズマCVD法又はスパッタ法により成膜されるSiO2膜、SiN膜、SiON膜などのシリコンを含む絶縁膜であってもよい。
【0070】
また、本実施形態では、連続発振の固体レーザーを用いた結晶化方法を例示したが、本発明は、SELAX(Selectively Enlarging Laser X'tallization)法やSLS(Sequential Lateral Solidification)法にも適用することができる。
【0071】
また、本実施形態では、半導体装置が液晶表示パネルのアクティブマトリクス基板を構成することを例示したが、本発明は、電気泳動型ディスプレイ、ツイストボール型ディスプレイ、微細なプリズムフィルムを用いた反射型のディスプレイ、デジタルミラーデバイスなどの光変調素子を用いたディスプレイ、有機EL(electroluminescence)発光素子、無機EL発光素子及びLED(Light Emitting Diode)などの発光輝度が可変の発光素子を用いたディスプレイ、フィールドエミッションディスプレイ(FED)、並びにプラズマディスプレイなどにも適用することができる。
【産業上の利用可能性】
【0072】
以上説明したように、本発明は、大面積の基板を用いて、連続発振のレーザー光の照射により形成された結晶質半導体層において、結晶欠陥の発生を抑制することができるので、アクティブマトリクス駆動方式の液晶表示パネルの製造について有用である。
【符号の説明】
【0073】
B レーザー光
10 絶縁基板
12 アモルファスシリコン膜(非晶質半導体膜)
12a ポリシリコン膜(結晶質半導体膜)
12ba,12bb,12bc ポリシリコン層(結晶質半導体層)
13 キャップ膜
13ba,13bc キャップ層
14 ゲート絶縁膜
15a,15b ゲート電極
20 半導体装置
30 成膜室
【特許請求の範囲】
【請求項1】
絶縁基板に非晶質半導体膜を成膜する半導体膜成膜工程と、
上記非晶質半導体膜を覆うようにキャップ膜を成膜するキャップ膜成膜工程と、
上記キャップ膜を介して上記非晶質半導体膜に連続発振のレーザー光を幅方向にオーバーラップするように走査しながら照射して、結晶質半導体膜を形成する結晶質半導体膜形成工程と、
上記結晶質半導体膜及びキャップ膜の積層膜をパターニングして、結晶質半導体層及びキャップ層を形成する結晶質半導体層形成工程とを備える半導体装置の製造方法であって、
上記キャップ膜の膜厚は、10nm〜30nmであることを特徴とする半導体装置の製造方法。
【請求項2】
請求項1に記載された半導体装置の製造方法において、
上記キャップ膜成膜工程及び半導体膜成膜工程は、同一の成膜室内で連続して行われることを特徴とする半導体装置の製造方法。
【請求項3】
請求項1又は2に記載された半導体装置の製造方法において、
上記キャップ膜成膜工程では、上記キャップ膜として、酸化シリコン膜をCVD法により成膜することを特徴とする半導体装置の製造方法。
【請求項4】
絶縁基板に設けられた結晶質半導体層と、
上記結晶質半導体層の上面を覆うように設けられたキャップ層とを備えた半導体装置であって、
上記結晶質半導体層は、連続発振のレーザー光の照射により形成され、
上記キャップ層の膜厚は、10nm〜30nmであることを特徴とする半導体装置。
【請求項5】
請求項4に記載された半導体装置において、
上記キャップ層を覆うようにゲート絶縁膜が設けられ、
上記ゲート絶縁膜の上面には、上記結晶質半導体層に重なるようにゲート電極が設けられていることを特徴とする半導体装置。
【請求項6】
請求項5に記載された半導体装置において、
上記結晶質半導体層と同時に形成され、上記キャップ層が上面に設けられていない他の結晶質半導体層を有し、
上記ゲート絶縁膜の上面には、上記他の結晶質半導体層に重なるように他のゲート電極が設けられていることを特徴とする半導体装置。
【請求項7】
請求項5又は6に記載された半導体装置において、
上記結晶質半導体層と同時に形成され、上記キャップ層が上面に設けられた他の結晶質半導体層を有していることを特徴とする半導体装置。
【請求項8】
請求項4乃至7の何れか1つに記載された半導体装置において、
上記結晶質半導体層の側面には、上記キャップ層が設けられていないことを特徴とする半導体装置。
【請求項1】
絶縁基板に非晶質半導体膜を成膜する半導体膜成膜工程と、
上記非晶質半導体膜を覆うようにキャップ膜を成膜するキャップ膜成膜工程と、
上記キャップ膜を介して上記非晶質半導体膜に連続発振のレーザー光を幅方向にオーバーラップするように走査しながら照射して、結晶質半導体膜を形成する結晶質半導体膜形成工程と、
上記結晶質半導体膜及びキャップ膜の積層膜をパターニングして、結晶質半導体層及びキャップ層を形成する結晶質半導体層形成工程とを備える半導体装置の製造方法であって、
上記キャップ膜の膜厚は、10nm〜30nmであることを特徴とする半導体装置の製造方法。
【請求項2】
請求項1に記載された半導体装置の製造方法において、
上記キャップ膜成膜工程及び半導体膜成膜工程は、同一の成膜室内で連続して行われることを特徴とする半導体装置の製造方法。
【請求項3】
請求項1又は2に記載された半導体装置の製造方法において、
上記キャップ膜成膜工程では、上記キャップ膜として、酸化シリコン膜をCVD法により成膜することを特徴とする半導体装置の製造方法。
【請求項4】
絶縁基板に設けられた結晶質半導体層と、
上記結晶質半導体層の上面を覆うように設けられたキャップ層とを備えた半導体装置であって、
上記結晶質半導体層は、連続発振のレーザー光の照射により形成され、
上記キャップ層の膜厚は、10nm〜30nmであることを特徴とする半導体装置。
【請求項5】
請求項4に記載された半導体装置において、
上記キャップ層を覆うようにゲート絶縁膜が設けられ、
上記ゲート絶縁膜の上面には、上記結晶質半導体層に重なるようにゲート電極が設けられていることを特徴とする半導体装置。
【請求項6】
請求項5に記載された半導体装置において、
上記結晶質半導体層と同時に形成され、上記キャップ層が上面に設けられていない他の結晶質半導体層を有し、
上記ゲート絶縁膜の上面には、上記他の結晶質半導体層に重なるように他のゲート電極が設けられていることを特徴とする半導体装置。
【請求項7】
請求項5又は6に記載された半導体装置において、
上記結晶質半導体層と同時に形成され、上記キャップ層が上面に設けられた他の結晶質半導体層を有していることを特徴とする半導体装置。
【請求項8】
請求項4乃至7の何れか1つに記載された半導体装置において、
上記結晶質半導体層の側面には、上記キャップ層が設けられていないことを特徴とする半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図9】
【図11】
【図13】
【図6】
【図7】
【図8】
【図10】
【図12】
【図14】
【図15】
【図2】
【図3】
【図4】
【図5】
【図9】
【図11】
【図13】
【図6】
【図7】
【図8】
【図10】
【図12】
【図14】
【図15】
【公開番号】特開2010−245257(P2010−245257A)
【公開日】平成22年10月28日(2010.10.28)
【国際特許分類】
【出願番号】特願2009−91941(P2009−91941)
【出願日】平成21年4月6日(2009.4.6)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
【公開日】平成22年10月28日(2010.10.28)
【国際特許分類】
【出願日】平成21年4月6日(2009.4.6)
【出願人】(000005049)シャープ株式会社 (33,933)
【Fターム(参考)】
[ Back to top ]