密集したメモリゲートを有するNANDフラッシュメモリ及び製作方法
【課題】 半導体メモリ素子、NANDフラッシュメモリとその製作方法を提供する。
【解決手段】 メモリゲート及び電荷蓄積層を有するセルが密集し、隣接セル内のメモリゲートが互いに部分的に重なるか又は互いに自己整列するNANDフラッシュメモリセルアレイ及び製造方法。メモリセルは、ビット線拡散部と共通ソース拡散部の間で列状に配置され、電荷蓄積層は、セル内のメモリゲートの下に位置決めされる。プログラミングは、負電荷を電荷蓄積ゲートに蓄積させるためにシリコン基板から電荷蓄積ゲートまでのホットエレクトロン注入、又は正電荷を電荷蓄積ゲートに蓄積させるためにシリコン基板から電荷蓄積ゲートまでのホットホール注入により行われる。消去は、プログラミング方法により電荷蓄積ゲートからシリコン基板まで又はその逆のチャンネルトンネリングにより行われる。
【解決手段】 メモリゲート及び電荷蓄積層を有するセルが密集し、隣接セル内のメモリゲートが互いに部分的に重なるか又は互いに自己整列するNANDフラッシュメモリセルアレイ及び製造方法。メモリセルは、ビット線拡散部と共通ソース拡散部の間で列状に配置され、電荷蓄積層は、セル内のメモリゲートの下に位置決めされる。プログラミングは、負電荷を電荷蓄積ゲートに蓄積させるためにシリコン基板から電荷蓄積ゲートまでのホットエレクトロン注入、又は正電荷を電荷蓄積ゲートに蓄積させるためにシリコン基板から電荷蓄積ゲートまでのホットホール注入により行われる。消去は、プログラミング方法により電荷蓄積ゲートからシリコン基板まで又はその逆のチャンネルトンネリングにより行われる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、一般的に、半導体メモリ素子、より具体的には、NANDフラッシュメモリとその製作方法に関するものである。
【背景技術】
【0002】
不揮発性メモリは、電気的プログラム可能ROM(EPROM)、電気的消去可能及びプログラム可能ROM(EEPROM)、及びフラッシュEEPROMを含むいくつかの形態で現在利用可能である。フラッシュメモリは、メモリカード、携帯情報端末(PDA)、携帯電話、及びMP3プレーヤなどの装置内の高容量データ記憶装置に広く使用されている。このような用途では、セルの小型化及び製造コスト低減による高密度メモリが必要とされている。
従来のNOR型スタックゲートフラッシュメモリセルは、通常はビット線接点、ソース領域、フローティングゲート、及びコントロールゲートを有し、コントロールゲートは、フローティングゲートの真上に位置決めされる。このセルは比較的大型であるために、密度が非常に高いデータ記憶用途では使用することはできない。
【0003】
セルの大きさは、図1に示しかつ米国特許第4,959,812号及び米国特許第5,050,125号でより詳細に説明されているように、一連のスタックゲートフラッシュメモリセルがビット線とソース線の間に直列に接続されてビット線接点が1つだけのNANDフラッシュメモリアレイの方が小型である。このアレイにおいては、複数のスタックゲートメモリセル21は、ビット線拡散部22とソース拡散部23の間に直列に接続されている。セルは、N型又はP型のいずれかのシリコンの基板26内のP井戸24に形成される。セルの各々は、ポリシリコンなどの導電材料で製作されたフローティングゲート27と、ポリシリコン又はポリサイドなどの導電材料で製作されたコントロールゲート28とを有する。コントロールゲートは、フローティングゲートの上方にあってそれと垂直方向に整列している。
【0004】
2つの選択ゲート29及び30がアレイ内に含められ、一方は、ビット線拡散部22近くにあり、他方は、ソース拡散部23近くにある。各列のビット線31は、ビット線接点32の接点によってビット線拡散部に接続されている。拡散部33は、スタックゲート間及びスタックゲートと選択ゲートの間で基板に形成され、メモリセル内のトランジスタのソース及びドレーン領域の役目をする。ビット線拡散部、ソース拡散部、及び拡散部33は、N型ドーパントでドープされる。
【0005】
メモリセルを消去するために、約20ボルトの正電圧がP井戸とコントロールゲートの間に印加され、これによって電子がフローティングゲートからその下にあるチャンネル領域にトンネリングする。従って、フローティングゲートは、正電荷を帯び、スタックゲートセルの閾値電圧は負になる。
メモリセルをプログラムするために、コントロールゲートは、P井戸に対して正の約20ボルトのレベルまでバイアスされる。電子がチャンネル領域からフローティングゲートにトンネリングする時、フローティングゲートは負電荷を帯び、スタックゲートセルの閾値電圧は正になる。スタックゲートセルの閾値電圧を変えることにより、その下にあるチャンネルは、読取オペレーション中にゼロ電圧がコントロールゲートに印加された時に非導電状態(論理的)又は導電状態(論理的)のいずれかになることができる。
しかし、製作方法が進歩して幾何学形状が非常に小型化され、例えば数十ナノメートルになると、オペレーションをプログラム及び消去するのに十分な高電圧カプリング比を小型のセルを維持しながら形成することは困難である。
【0006】
【特許文献1】米国特許第4,959,812号
【特許文献2】米国特許第5,050,125号
【発明の開示】
【発明が解決しようとする課題】
【0007】
一般的に、本発明の目的は、新しく改良された半導体素子及びその製作方法を提供することである。
本発明の別の目的は、従来技術の制約及び欠点を克服する半導体素子及びその方法を提供することである。
【課題を解決するための手段】
【0008】
上記及び他の目的は、メモリセルがビット線拡散部と共通ソース拡散部の間に列状に密集したメモリセルアレイ及び製作方法を提供することによって本発明により達成される。各セルは、メモリゲート及び電荷選択ゲートを有し、隣接セル内のメモリゲートは、互いに自己整列し、及び/又は互いに部分的に重なっている。
いくつかの実施形態では、プログラミングは、電荷蓄積ゲート内の負電荷を蓄積するために下に重なる基板から電荷貯蔵ゲートへのホットエレクトロン注入によって行われ、一方、他の実施形態では、電荷蓄積ゲート内に正電荷を蓄積するためにシリコン基板から電荷蓄積ゲートへのホットホール注入によって行われる。消去は、プログラミング方法により電荷蓄積ゲートからシリコン基板まで又はその逆のチャンネルトンネリングによって行われる。アレイは、アレイ内のメモリセルの全てを同時に消去することができ、同時にプログラミングがビット選択可能であるようにバイアスされる。
【発明を実施するための最良の形態】
【0009】
図2に示すように、メモリは、基板41の上部でP型ウェル39内に形成されかつN型材料でドープされたビット線拡散部37と共通ソース拡散部38との間で列状に配置されたNANDフラッシュメモリセル36のアレイを含む。これ以降に更に詳しく説明するように、セルアレイを製作する好ましい方法においては、セルは、2つのグループ36a及び36bで形成し、一方のグループのセルを他方のグループの間に挿入する。しかし、アレイを他の方法で製作すること、及びセルの全てを単一グループ内で形成することができることが理解されるであろう。
【0010】
セルは、メモリ又はコントロールゲート42a及び42b、及び電荷蓄積ゲート43a及び43bを有し、コントロールゲートは、電荷蓄積ゲートの上方に位置決めされ、それと整列している。列選択ゲート46は、ビット線拡散部の隣の列の端部に形成され、不活性(未使用)電荷蓄積ゲート43aはその下にある。選択ゲートは、ビット線拡散部と部分的に重複し、選択ゲートの反対側の列の端部のコントロールゲート42aは、ソース拡散部と部分的に重なり合っている。
コントロールゲート42及び選択ゲート46は、ドープされたポリシリコン又はポリサイドなどの導電材料で製作し、電荷蓄積ゲートは、窒化物又は窒化物と酸化物の組合せで製作する。誘電膜47をコントロールゲートと電荷蓄積ゲートの間に形成し、ゲート絶縁体48を電荷蓄積ゲートの下に形成する。誘電膜は、純粋な酸化物又は窒化酸化物とすることができる。
【0011】
図3及び図4で最も良く分るように、隔離領域49は、隣接するセル36列間で基板内に形成され、コントロールゲート42a及び43bは、全て、ソース拡散部に平行な方向に延びて電荷蓄積ゲートと隔離領域を覆うように交差する。ビット線51は、セル列の上方に位置決めされ、選択ゲート及びコントロールゲートを覆うように交差し、接点52は、ビット線とビット線拡散部の間に延びる。従って、ビット線は、選択ゲート、コントロールゲート、及び共通ソース拡散部に対して垂直方向である。ソース拡散部は、列に対して垂直な方向に連続的に延び、その両側にある列内のグループのセルによって共有される。
【0012】
図2から図4のメモリセルアレイは、図5Aから図5Fに示す方法によって製作することができる。本方法においては、酸化物層53を熱成長させて単結晶シリコン基板上で約40Åから100Åの厚さにし、図示の実施形態では、単結晶シリコン基板は、P型ウェル39が形成されたP型基板41の形となっている。代替的に、必要に応じて、N型ウェルをP型基板内に形成することができ、その場合、P型ウェルは、N型ウェル内に形成することになる。
窒化物又は窒化物及び酸化物の組合せによる電荷蓄積層54を熱酸化物53上に形成する。その後、別の誘電体層56を電荷蓄積層54上に形成する。この誘電体は、純粋な酸化物又は窒化酸化物層とすることができる。電荷蓄積層54は、約60Åから200Åの厚みを有し、誘電体層56は、約30Åから100Åの厚みを有する。
【0013】
ポリシリコン又はポリサイド(ポリ−1)の導電層57を誘電膜56上に堆積させる。この層は、1000Åから2500Å程度の厚みを有するものであり、この層を燐、砒素、又は硼素で1020から1021/cm3程度のレベルまでドープする。300Åから1000Å程度の厚みを有するCVD酸化物又は窒化物層58をポリ−1層上に堆積させ、ポリ−1材料は、その後の乾式エッチング段階中にエッチングによって除去されるのを防止するためにマスクとして使用される。
【0014】
層58を覆うようにフォトリソグラフィ用マスク59を形成し、メモリゲート及び選択ゲートを構成し、その層及びポリ−1層57のマスクなし部分を非等方的除去によるエッチングで除去すると、選択ゲート46、ソース拡散部域に隣接するメモリゲート42、及びメモリゲート42aを形成するポリ−1の部分のみが残る。その後、誘電体56の露出部分、電荷蓄積層54の下に重なる部分、及び誘電体53を非等方的除去によるエッチング処理で除去し、図5Bに示すように電荷蓄積ゲート43aを形成する。
その後、図5Cに示すように、誘電体層61が、露出したシリコン基板及びメモリゲートと選択ゲートの側壁上に形成される。この誘電体は、純粋な酸化物膜又は窒化酸化物膜とすることができる。その後、純粋な酸化物膜又は窒化酸化物膜とすることができる第2の電荷蓄積膜62層を誘電体61上に形成し、別の誘電体層63を電荷蓄積膜上に形成する。
【0015】
図5Dに示すように、ポリシリコン又はポリサイド(ポリ−2)の導電層64を誘電膜63上に1000Åから2500Å程度の厚みまで堆積させ、燐、砒素、又は硼素で1020から1021/cm3程度のレベルまでドープする。その後、フォトリソグラフィ用マスク66がポリ−2層64を覆うように形成されて第2の組のメモリゲートを構成する。ポリ−2層64、誘電体層63、及び電荷蓄積層62のマスクなし部分を非等方的除去によるエッチングで除去し、図5Eに示すように第2の組のメモリ又はコントロールゲート42bを形成する。その後、図5E及び図5Fに示すように、P31及びAs75などのドーパントを列の反対端にある選択ゲート46とメモリゲート42aの隣で基板の露出部分内の領域67及び68内に移植し、ビット線拡散部37及びソース拡散部38を形成する。
その後、燐ガラス(PSG)又は硼素燐珪酸ガラス(BPSG)をウェーハ全体に亘って堆積させ、エッチングし、図5Fに示すようにビット線接点52用の開口部を形成する。最後に、ガラスを覆うように金属層を堆積させ、パターン化してビット線51及びビット線接点52を形成する。
【0016】
消去(ERS)、プログラム(PGM)、及び読取(RD)オペレーション用の二組の例示的なバイアス電圧がアレイの端子の隣に示されている図6及び図7を参照して、メモリセルアレイのオペレーション及び使用を説明することができる。図6の例においては、メモリセルC2nが選択されている。このセルは、メモリゲートMG02とビット線BLnの交差部に位置し、位置が分かりやすいように円で囲まれている。アレイ内の他のメモリセルの全ては、選択されていない。
【0017】
図6に示すバイアス条件では、消去は、2つの異なる方法で行うことができる。第1の方法(消去モード1つまりERS1)においては、メモリゲートのバイアス電圧は0であり、選択ゲートSG、ビット線、及び共通ソースはフローティングしており、P井戸に10ボルトから20ボルトでバイアスを掛ける。これらのバイアス条件では、均一なチャンネルトンネリングが行われる。電荷蓄積ゲートで正電荷が増加する時に、メモリセルの閾値電圧(この実施形態では、−1ボルトから1ボルト程度であることが好ましい)は小さくなる。この結果、コントロールゲートに約1.5ボルトでバイアスを掛けると電荷蓄積ゲートの下のチャンネル内に逆転層ができる。従って、メモリセルは、消去オペレーション後に導電状態(論理1)になる。
【0018】
第2の消去モード(消去モード又はERS2)においては、メモリゲートに−5ボルトから−10ボルトで負のバイアスを掛けると、選択ゲートSG、ビット線、及び共通ソースはフローティングしており、P井戸に5ボルトから10ボルトでバイアスを掛ける。これらのバイアス条件では、均一のチャンネルトンネリングが行われる。電荷蓄積ゲートで正電荷が増加する時に、メモリセルの閾値電圧(この実施形態では、−1ボルトから1ボルト程度であることが好ましい)が小さくなる。この結果、コントロールゲートに約1.5ボルトでバイアスを掛けると電荷蓄積ゲートの下のチャンネル内に逆転層ができる。従って、メモリセルは、消去オペレーション後に導電状態(論理1)になる。
【0019】
プログラムオペレーション中に、選択されたメモリセルC2nのメモリゲートMG02に8ボルトから12ボルトのレベルまでバイアスを掛ける。それよりも上方にあるメモリセルのメモリゲートは、この場合、メモリセルC1nのメモリゲートMG01に1ボルトから4ボルトのレベルまでバイアスを掛ける。選択されたメモリセルが第1のセルC0nである場合、選択ゲートSGに1ボルトから4ボルトのレベルまでバイアスを掛ける。メモリセルC2nのプログラム中に、5ボルトから10ボルトを選択ゲートSG、及び選択セルC2nと同じビット線方向の他のメモリセルのメモリゲートに印加し、0ボルトから1ボルトをビット線に印加し、P井戸にはボルトを印加せず、3ボルトから8ボルトを共通ソースに印加する。
【0020】
これらのバイアス条件では、共通ソースとビット線の間の電圧の大半は、セルC1nと選択セルC2nの電荷蓄積ゲートの間の中央チャンネル領域全体に亘って現れ、その結果、その領域で高い電界が発生する。更に、8ボルトから12ボルトの高い電圧がメモリゲートMG02に印加されるために、中央チャンネル領域と選択セルC2nの電荷蓄積ゲートの間の酸化物全体に亘って強い垂直方向の電界が確立される。プログラムオペレーション中に電子がビット線から共通ソースに流れた時、電子は、中央チャンネル領域全体に亘る電界によって加速され、その一部は加熱状態になる。高温電子の一部は、垂直方向の電界によって加速され、これによって一部の高温電子は、酸化物のエネルギバリア(約1.3eV)に打ち勝って電荷蓄積ゲートに注入される。プログラムオペレーション終了時に、電荷蓄積ゲートは負電荷が帯び、好ましくは2ボルトから4ボルト程度であるメモリセルの閾値電圧は上がる。従って、読取オペレーション中にコントロールゲートに約1.5ボルトでバイアスが掛けられた時、メモリセルはオフになる。プログラムオペレーション後、メモリセルは、非導電状態になる(論理0)。
【0021】
同じメモリゲートMG02を選択セルC2nと共有する未選択メモリセルC2(n-1)とC2(n+1)の場合、ビット線は、3ボルトでバイアスが掛けられ、これらのメモリセルの上方にあるメモリセルのメモリゲートMG01には、1ボルトから4ボルトが掛かっており、メモリゲートMG02には、8ボルトから12ボルトが掛かっている。従って、メモリセルC1(n-1)とC1(n+1)はオフとなり、中央チャンネルホットキャリヤ注入は、セルC2(n-1)とC2(n+1)内では行われない。ビット線方向の他の未選択メモリセル、例えばC0nとC3nには、ビット線に対して0ボルトから1ボルトでバイアスが掛けられ、メモリゲートに対して5ボルトから10ボルトでバイアスが掛けられ、その直前のメモリゲートに対しては5ボルトから10ボルトでバイアスが掛けられ、これによって中央チャンネルホットキャリヤ注入が最小限に抑えられ、電荷蓄積ゲートの電荷は不変である。
【0022】
読取モードにおいては、選択メモリセルC2nのメモリゲートに約1.5ボルトでバイアスを掛け、共通ソースにバイアスを掛ける電圧はなく、1ボルトから3ボルトをビット線に印加する。5ボルトから9ボルトをそのメモリゲートに印加することにより、ビット線方向の未選択メモリセル、例えばC0nとC3nをオンにする。メモリセルの消去時に選択セルのチャンネルがオンになり、また、同じビット線方向の他のセルもオンになるので読取は導電状態を示すことになる。従って、論理1がセンス増幅器によって戻される。メモリセルのプログラム時には選択セルのチャンネルはオフになるために、読取は非導電状態を示し、従って、センス増幅器は論理0を戻す。未選択メモリセルC2(n-1)とC2(n+1)においては、ビット線及び共通ソースノードの両方には電圧でバイアスが掛けられないので、ビット線と共通ソースノードの間には電流の流れはない。
【0023】
図7の例においては、メモリセルC2nを再び選択する。このセルは、メモリセルMG02とビット線BLnとの交差部に位置し、位置が分かりやすいように図面上では円で囲まれている。アレイ内の他のメモリセルの全ては、未選択メモリセルである。
先の例の場合と同様に、消去は、2つの異なる方法で行うことができる。消去モード1(ERS1)において、メモリゲートに10ボルトから20ボルトでバイアスを掛けると、選択ゲートSG、ビット線、及び共通ソースはフローティングしており、P井戸にはバイアスを掛ける電圧はない。消去モード2(ERS2)において、メモリゲートに5ボルトから10ボルトで負のバイアスを掛けると、選択ゲートSG、ビット線、及び共通ソースはフローティングしており、P井戸には−5ボルトから−10ボルトでバイアスが掛かる。いずれかの組のバイアス条件で均一なチャンネルトンネリングが行われる。電荷蓄積ゲートで負電荷が増加する時に、メモリセルの閾値電圧(この例においては、2ボルトから4ボルト程度であることが好ましい)は上がることになる。この結果、メモリゲートに約1.5ボルトでバイアスが掛かると、電荷蓄積ゲートの下にあるチャンネルがオフになる。従って、メモリセルは、消去オペレーション後には非導電状態(論理0)になる。
【0024】
プログラムオペレーション中、選択メモリセルC2nのメモリゲートMG02に−5ボルトから−10ボルトのレベルまで負のバイアスを掛ける。選択ゲートSG及び選択セルC2nと同じビット線方向の他のメモリセルのメモリゲートに5ボルトから10ボルトのバイアスを印加し、3ボルトから8ボルトをビット線に印加し、P井戸に0ボルトを印加し、共通ソースはフローティングしている。
これらのバイアス条件では、ビット線電圧とメモリゲートMG02電圧の間の電圧の大部分は、シリコン基板と選択セルの電荷蓄積ゲートの間に現れ、これによってホットホール注入がシリコン基板と選択セルの電荷蓄積ゲートの間で発生する。電荷蓄積ゲートで正電荷が増加する時に、メモリセルC2nの閾値電圧(この実施形態では、−1ボルトから1ボルト程度であることが好ましい)は小さくなる。この結果、コントロールゲートに約1.5ボルトでバイアスが掛けられた時に電荷蓄積ゲートの下にあるチャンネル内に逆転層ができる。従って、メモリセルは、プログラムオペレーション後には導電状態(論理1)になる。
【0025】
同じメモリゲートMG02を選択セルC2nと共有する未選択メモリセルC2(n-1)とC2(n+1)の場合、ビット線には、3ボルトから8ボルトではなく0ボルトのバイアスが掛けられる。従って、シリコン基板と未選択メモリセルC2(n-1)とC2(n+1)の電荷蓄積ゲートに亘って電圧降下は小さくなる。従って、ホットホール注入は最小限に抑えられ、電荷蓄積ゲートの電荷は不変である。
読取モードにおいては、選択メモリセルC2nのメモリゲートに約1.5ボルトでバイアスを掛け、共通ソースに0ボルトでバイアスを掛け、1ボルトから3ボルトをビット線に印加する。5ボルトから9ボルトをそのメモリゲートに印加することにより、ビット線方向の未選択メモリセル、例えばC0nとC3nをオンにする。メモリセルの消去時に選択セルのチャンネルがオフになり、同じビット線方向の他のセルもオンになるので、読取は非導電状態を示すことになる。従って、論理0がセンス増幅器によって戻される。メモリセルのプログラム時には選択セルのチャンネルはオンになるために、読取は導電状態を示し、従って、センス増幅器は論理1を戻す。未選択メモリセルC2(n-1)とC2(n+1)においては、ビット線及び共通ソースノードの両方には0ボルトでバイアスが掛けられ、ビット線と共通ソースノードの間には電流の流れはない。
【0026】
図2から図4のメモリセルアレイを製作する方法の3つの付加的な実施形態を図8Aから図8F、図9Aから図9F、及び図10Aから図10Fに示している。全ての4つの実施形態では、対応する要素を同じ参照番号によって示している。
図8Aから図8Fの実施形態では、熱酸化物53、電荷蓄積層54、誘電体層56、ポリ−1層57、CVD層58、及びマスク59を全て図5Aから図5Fの実施形態と同じ方法で形成する。しかし、エッチングは、第1のグループのメモリゲート間で基板まで通して下げ降ろすのではなく、図8Bに示すように電荷蓄積層54で止まるものである。
【0027】
誘電体層71をメモリゲートと選択ゲートの露出側壁上に形成し、より薄い誘電体層72を図8Cに示すように電荷蓄積層54上に形成する。厚い層71と薄い層72は、差別酸化によって同時に形成することができ、その場合、ポリシリコン側壁での酸化の方が窒化物層54での酸化よりも速い。また、堆積及びエッチバック法によってこれらの層を形成し、誘電スペーサ71をメモリゲート及び選択ゲートの露出側壁上に形成し、次に、電荷蓄積層上に誘電体層72を堆積させることができる。
【0028】
ポリ−2層64が、CVD層58及び誘電体層71及び72を覆うように形成され、マスク66をポリ−2層上に形成して図8Dに示すように第2の組のメモリゲートを構成する。ポリ−2層、誘電体層63、及び電荷蓄積層62のマスクなし部分を非等方的除去によるエッチングで除去し、図8Eに示すように、第2の組のメモリゲート又はコントロールゲート42bを形成する。その後、図8E及び図8Fに示すように、P31又はAs75ドーパントを移植し、ビット線拡散部37及びソース拡散部38を形成し、ガラス層53を堆積させてエッチング処理し、ビット線51及びビット線接点52を図5Aから図5Fの実施形態と同様に形成する。
図8Aから図8Fの方法によって形成されたメモリアレイは、単一の電荷蓄積層54が列状のセルの全ての電荷蓄積ゲートの役目をする点において、図2から図4の実施形態と異なるものである。しかし、アレイのオペレーション及び使用は、上述のものと同じである。
【0029】
図9Aから図9Fの実施形態では、酸化物層53、電荷蓄積層54、誘電体層56、ポリ−1層57、CVD層58は、ここでもまた、図5Aから図5Fの実施形態と同じ方法で形成し、フォトレジスト用マスク59をCVD層を覆うように形成して2つのグループのゲートの一方を構成する。しかし、この実施形態では、列状の選択ゲート46及び共通ソース拡散部38の隣にあるメモリゲートは、ポリ−1ではなくてポリ−2で形成し、従って、これらのゲートは、マスク59によって構成されるものではない。
CVD層58、ポリ−1層57、誘電体層56、電荷蓄積層54、及び酸化物層53のマスクなし部分を非等方的除去によるエッチングで除去し、メモリゲート42a及び電荷蓄積ゲート43aを形成する。その後、酸化物層61、電荷蓄積層63、誘電体層63を図9Cに示すように堆積させ、図9Dに示すようにポリ−2層64を誘電体層63上に形成する。
【0030】
図9Eに示すように、ポリ−2層をマスクなしでエッチングによりほぼコントロールゲート42aの上方にある酸化物のレベルまで除去すると、選択ゲート46、メモリゲート42b、及び共通ソース拡散部の隣にある2つのゲート73が形成される。
その後、他の実施形態と同様に、ドーパントを移植してビット線拡散部37とソース拡散部38を形成し、ガラス層53を堆積させてエッチング処理し、ビット線51及びビット線接点52を形成する。
一部のゲートの順番及び方法は若干異なるが、それらは、依然として自己整列している。このアレイは、図2から図4の実施形態と同じように機能し、そのオペレーション及び用途は上述の通りである。
【0031】
図10Aから図10Fの実施形態は、電荷蓄積ゲートが単一の層から形成され、列端部のゲートがポリ−1ではなくポリ−2材料で形成されるという点において、図8Aから図8F及び図9aから図9Fの実施形態の組合せである。
酸化物層53、電荷蓄積層54、誘電体層56、ポリ−1層57、CVD層58、及びマスク59は、図10Aに示すように形成され、マスクは、ここでもまた内部セルのゲートを構成するが、列端部のゲートを構成するものではない。CVD層、ポリ−1層、及び誘電体層の露出部分を非等方的除去によるエッチングで除去してメモリゲート42aを形成し、このエッチング処理は、図10Bに示すように電荷蓄積層54で止められる。
【0032】
誘電体層71及び72をメモリゲートの側壁上と電荷蓄積層の表面上に形成し、図10C及び図10Dに示すように、誘電体層を覆うようにポリ−2層64を形成する。ポリ−2層にマスクなしで非等方的除去によるエッチングを行い、図9Aから図9Fの実施形態と同様にかつ図10Eに示すように、選択ゲート46、メモリゲート42b、及び端部ゲート73を形成する。
その後、他の実施形態と同様に、ドーパントを移植してビット線拡散部37とソース拡散部38を形成し、ガラス層53を堆積させてエッチング処理し、ビット線51及びビット線接点52を形成する。
図10Aから図10Fによって生成されたアレイは、他の実施形態によって生成されたものと同じように機能し、そのオペレーション及び用途は、特に図2から図4の実施形態を特に参照して上述した通りである。
【0033】
本発明は、いくつかの重要な特徴及び利点を有する。それは、これまで提供されたメモリ構造体よりも実質的にセルサイズが小さくかつセル密度が大きいNANDフラッシュメモリセルアレイを提供する。メモリゲート及び電荷蓄積ゲートは、ビット線拡散部と共通ソース拡散部との間で列状に積み重ねて配置される。近傍セル内のゲートは、互いに直接隣接しており、誘電体及び/又は電荷蓄積材料の層のみがその間にある。各セル内のゲートは自己整列し、近傍セル内のゲートは、互いに部分的に重なるか、又はN型ドープ拡散部がその間になくても互いに自己整列するものである。1つの選択ゲートのみが必要であり、アレイには、メモリセルの全てが同時に消去可能であり、一方でプログラミングがビット選択可能に行われるようにバイアスが掛けられる。
【0034】
オペレーションの1つのモードにおいては、プログラミングは、負電荷を電荷蓄積ゲート内に蓄積させるためにシリコン基板から電荷蓄積ゲートまでのホットエレクトロン注入によって行われ、消去は、電荷蓄積ゲートからシリコン基板までのチャンネルトンネリングによって行われる。別のモードにおいては、プログラミングは、シリコン基板から電荷蓄積ゲートまでのホットホール注入によって行われ、消去は、シリコン基板から電荷蓄積ゲートまでの電子のチャンネルトンネリングによって行われる。
以上により新しく改良されたNANDフラッシュメモリ及び製造方法が提供されたことは明らかである。いくつかの現在の好ましい実施形態のみを詳細に説明したが、当業者には明らかなように、特許請求の範囲で規定された本発明の範囲から逸脱することなく、いくつかの変更及び修正を行うことができる。
【図面の簡単な説明】
【0035】
【図1】一連のスタックゲートフラッシュメモリセルを有する従来技術のNANDフラッシュメモリアレイの断面図である。
【図2】図4の線2−2に沿って切取られた本発明を組み込んだNANDフラッシュメモリセルアレイの一実施形態の断面図である。
【図3】図4の線2−2に沿って切取られた図2の実施形態の断面図である。
【図4】図2の実施形態の上面図である。
【図5A】本発明により図2のメモリセルアレイを製作する方法の一実施形態における段階を示す概略断面図である。
【図5B】本発明により図2のメモリセルアレイを製作する方法の一実施形態における段階を示す概略断面図である。
【図5C】本発明により図2のメモリセルアレイを製作する方法の一実施形態における段階を示す概略断面図である。
【図5D】本発明により図2のメモリセルアレイを製作する方法の一実施形態における段階を示す概略断面図である。
【図5E】本発明により図2のメモリセルアレイを製作する方法の一実施形態における段階を示す概略断面図である。
【図5F】本発明により図2のメモリセルアレイを製作する方法の一実施形態における段階を示す概略断面図である。
【図6】消去、プログラム、及び読取オペレーションの例示的なバイアス条件を示す、図2の実施形態におけるような小型メモリアレイの回路図である。
【図7】消去、プログラム、及び読取オペレーションの例示的なバイアス条件を示す、図2の実施形態におけるような小型メモリアレイの回路図である。
【図8A】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図8B】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図8C】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図8D】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図8E】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図8F】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図9A】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図9B】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図9C】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図9D】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図9E】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図9F】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図10A】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図10B】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図10C】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図10D】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図10E】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図10F】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【符号の説明】
【0036】
36 NANDフラッシュメモリセル
37 ビット線拡散部
38 共通ソース拡散部
39 P型ウェル
41 基板
42a、42b メモリ又はコントロールゲート
43a、43b 電荷蓄積ゲート
【技術分野】
【0001】
本発明は、一般的に、半導体メモリ素子、より具体的には、NANDフラッシュメモリとその製作方法に関するものである。
【背景技術】
【0002】
不揮発性メモリは、電気的プログラム可能ROM(EPROM)、電気的消去可能及びプログラム可能ROM(EEPROM)、及びフラッシュEEPROMを含むいくつかの形態で現在利用可能である。フラッシュメモリは、メモリカード、携帯情報端末(PDA)、携帯電話、及びMP3プレーヤなどの装置内の高容量データ記憶装置に広く使用されている。このような用途では、セルの小型化及び製造コスト低減による高密度メモリが必要とされている。
従来のNOR型スタックゲートフラッシュメモリセルは、通常はビット線接点、ソース領域、フローティングゲート、及びコントロールゲートを有し、コントロールゲートは、フローティングゲートの真上に位置決めされる。このセルは比較的大型であるために、密度が非常に高いデータ記憶用途では使用することはできない。
【0003】
セルの大きさは、図1に示しかつ米国特許第4,959,812号及び米国特許第5,050,125号でより詳細に説明されているように、一連のスタックゲートフラッシュメモリセルがビット線とソース線の間に直列に接続されてビット線接点が1つだけのNANDフラッシュメモリアレイの方が小型である。このアレイにおいては、複数のスタックゲートメモリセル21は、ビット線拡散部22とソース拡散部23の間に直列に接続されている。セルは、N型又はP型のいずれかのシリコンの基板26内のP井戸24に形成される。セルの各々は、ポリシリコンなどの導電材料で製作されたフローティングゲート27と、ポリシリコン又はポリサイドなどの導電材料で製作されたコントロールゲート28とを有する。コントロールゲートは、フローティングゲートの上方にあってそれと垂直方向に整列している。
【0004】
2つの選択ゲート29及び30がアレイ内に含められ、一方は、ビット線拡散部22近くにあり、他方は、ソース拡散部23近くにある。各列のビット線31は、ビット線接点32の接点によってビット線拡散部に接続されている。拡散部33は、スタックゲート間及びスタックゲートと選択ゲートの間で基板に形成され、メモリセル内のトランジスタのソース及びドレーン領域の役目をする。ビット線拡散部、ソース拡散部、及び拡散部33は、N型ドーパントでドープされる。
【0005】
メモリセルを消去するために、約20ボルトの正電圧がP井戸とコントロールゲートの間に印加され、これによって電子がフローティングゲートからその下にあるチャンネル領域にトンネリングする。従って、フローティングゲートは、正電荷を帯び、スタックゲートセルの閾値電圧は負になる。
メモリセルをプログラムするために、コントロールゲートは、P井戸に対して正の約20ボルトのレベルまでバイアスされる。電子がチャンネル領域からフローティングゲートにトンネリングする時、フローティングゲートは負電荷を帯び、スタックゲートセルの閾値電圧は正になる。スタックゲートセルの閾値電圧を変えることにより、その下にあるチャンネルは、読取オペレーション中にゼロ電圧がコントロールゲートに印加された時に非導電状態(論理的)又は導電状態(論理的)のいずれかになることができる。
しかし、製作方法が進歩して幾何学形状が非常に小型化され、例えば数十ナノメートルになると、オペレーションをプログラム及び消去するのに十分な高電圧カプリング比を小型のセルを維持しながら形成することは困難である。
【0006】
【特許文献1】米国特許第4,959,812号
【特許文献2】米国特許第5,050,125号
【発明の開示】
【発明が解決しようとする課題】
【0007】
一般的に、本発明の目的は、新しく改良された半導体素子及びその製作方法を提供することである。
本発明の別の目的は、従来技術の制約及び欠点を克服する半導体素子及びその方法を提供することである。
【課題を解決するための手段】
【0008】
上記及び他の目的は、メモリセルがビット線拡散部と共通ソース拡散部の間に列状に密集したメモリセルアレイ及び製作方法を提供することによって本発明により達成される。各セルは、メモリゲート及び電荷選択ゲートを有し、隣接セル内のメモリゲートは、互いに自己整列し、及び/又は互いに部分的に重なっている。
いくつかの実施形態では、プログラミングは、電荷蓄積ゲート内の負電荷を蓄積するために下に重なる基板から電荷貯蔵ゲートへのホットエレクトロン注入によって行われ、一方、他の実施形態では、電荷蓄積ゲート内に正電荷を蓄積するためにシリコン基板から電荷蓄積ゲートへのホットホール注入によって行われる。消去は、プログラミング方法により電荷蓄積ゲートからシリコン基板まで又はその逆のチャンネルトンネリングによって行われる。アレイは、アレイ内のメモリセルの全てを同時に消去することができ、同時にプログラミングがビット選択可能であるようにバイアスされる。
【発明を実施するための最良の形態】
【0009】
図2に示すように、メモリは、基板41の上部でP型ウェル39内に形成されかつN型材料でドープされたビット線拡散部37と共通ソース拡散部38との間で列状に配置されたNANDフラッシュメモリセル36のアレイを含む。これ以降に更に詳しく説明するように、セルアレイを製作する好ましい方法においては、セルは、2つのグループ36a及び36bで形成し、一方のグループのセルを他方のグループの間に挿入する。しかし、アレイを他の方法で製作すること、及びセルの全てを単一グループ内で形成することができることが理解されるであろう。
【0010】
セルは、メモリ又はコントロールゲート42a及び42b、及び電荷蓄積ゲート43a及び43bを有し、コントロールゲートは、電荷蓄積ゲートの上方に位置決めされ、それと整列している。列選択ゲート46は、ビット線拡散部の隣の列の端部に形成され、不活性(未使用)電荷蓄積ゲート43aはその下にある。選択ゲートは、ビット線拡散部と部分的に重複し、選択ゲートの反対側の列の端部のコントロールゲート42aは、ソース拡散部と部分的に重なり合っている。
コントロールゲート42及び選択ゲート46は、ドープされたポリシリコン又はポリサイドなどの導電材料で製作し、電荷蓄積ゲートは、窒化物又は窒化物と酸化物の組合せで製作する。誘電膜47をコントロールゲートと電荷蓄積ゲートの間に形成し、ゲート絶縁体48を電荷蓄積ゲートの下に形成する。誘電膜は、純粋な酸化物又は窒化酸化物とすることができる。
【0011】
図3及び図4で最も良く分るように、隔離領域49は、隣接するセル36列間で基板内に形成され、コントロールゲート42a及び43bは、全て、ソース拡散部に平行な方向に延びて電荷蓄積ゲートと隔離領域を覆うように交差する。ビット線51は、セル列の上方に位置決めされ、選択ゲート及びコントロールゲートを覆うように交差し、接点52は、ビット線とビット線拡散部の間に延びる。従って、ビット線は、選択ゲート、コントロールゲート、及び共通ソース拡散部に対して垂直方向である。ソース拡散部は、列に対して垂直な方向に連続的に延び、その両側にある列内のグループのセルによって共有される。
【0012】
図2から図4のメモリセルアレイは、図5Aから図5Fに示す方法によって製作することができる。本方法においては、酸化物層53を熱成長させて単結晶シリコン基板上で約40Åから100Åの厚さにし、図示の実施形態では、単結晶シリコン基板は、P型ウェル39が形成されたP型基板41の形となっている。代替的に、必要に応じて、N型ウェルをP型基板内に形成することができ、その場合、P型ウェルは、N型ウェル内に形成することになる。
窒化物又は窒化物及び酸化物の組合せによる電荷蓄積層54を熱酸化物53上に形成する。その後、別の誘電体層56を電荷蓄積層54上に形成する。この誘電体は、純粋な酸化物又は窒化酸化物層とすることができる。電荷蓄積層54は、約60Åから200Åの厚みを有し、誘電体層56は、約30Åから100Åの厚みを有する。
【0013】
ポリシリコン又はポリサイド(ポリ−1)の導電層57を誘電膜56上に堆積させる。この層は、1000Åから2500Å程度の厚みを有するものであり、この層を燐、砒素、又は硼素で1020から1021/cm3程度のレベルまでドープする。300Åから1000Å程度の厚みを有するCVD酸化物又は窒化物層58をポリ−1層上に堆積させ、ポリ−1材料は、その後の乾式エッチング段階中にエッチングによって除去されるのを防止するためにマスクとして使用される。
【0014】
層58を覆うようにフォトリソグラフィ用マスク59を形成し、メモリゲート及び選択ゲートを構成し、その層及びポリ−1層57のマスクなし部分を非等方的除去によるエッチングで除去すると、選択ゲート46、ソース拡散部域に隣接するメモリゲート42、及びメモリゲート42aを形成するポリ−1の部分のみが残る。その後、誘電体56の露出部分、電荷蓄積層54の下に重なる部分、及び誘電体53を非等方的除去によるエッチング処理で除去し、図5Bに示すように電荷蓄積ゲート43aを形成する。
その後、図5Cに示すように、誘電体層61が、露出したシリコン基板及びメモリゲートと選択ゲートの側壁上に形成される。この誘電体は、純粋な酸化物膜又は窒化酸化物膜とすることができる。その後、純粋な酸化物膜又は窒化酸化物膜とすることができる第2の電荷蓄積膜62層を誘電体61上に形成し、別の誘電体層63を電荷蓄積膜上に形成する。
【0015】
図5Dに示すように、ポリシリコン又はポリサイド(ポリ−2)の導電層64を誘電膜63上に1000Åから2500Å程度の厚みまで堆積させ、燐、砒素、又は硼素で1020から1021/cm3程度のレベルまでドープする。その後、フォトリソグラフィ用マスク66がポリ−2層64を覆うように形成されて第2の組のメモリゲートを構成する。ポリ−2層64、誘電体層63、及び電荷蓄積層62のマスクなし部分を非等方的除去によるエッチングで除去し、図5Eに示すように第2の組のメモリ又はコントロールゲート42bを形成する。その後、図5E及び図5Fに示すように、P31及びAs75などのドーパントを列の反対端にある選択ゲート46とメモリゲート42aの隣で基板の露出部分内の領域67及び68内に移植し、ビット線拡散部37及びソース拡散部38を形成する。
その後、燐ガラス(PSG)又は硼素燐珪酸ガラス(BPSG)をウェーハ全体に亘って堆積させ、エッチングし、図5Fに示すようにビット線接点52用の開口部を形成する。最後に、ガラスを覆うように金属層を堆積させ、パターン化してビット線51及びビット線接点52を形成する。
【0016】
消去(ERS)、プログラム(PGM)、及び読取(RD)オペレーション用の二組の例示的なバイアス電圧がアレイの端子の隣に示されている図6及び図7を参照して、メモリセルアレイのオペレーション及び使用を説明することができる。図6の例においては、メモリセルC2nが選択されている。このセルは、メモリゲートMG02とビット線BLnの交差部に位置し、位置が分かりやすいように円で囲まれている。アレイ内の他のメモリセルの全ては、選択されていない。
【0017】
図6に示すバイアス条件では、消去は、2つの異なる方法で行うことができる。第1の方法(消去モード1つまりERS1)においては、メモリゲートのバイアス電圧は0であり、選択ゲートSG、ビット線、及び共通ソースはフローティングしており、P井戸に10ボルトから20ボルトでバイアスを掛ける。これらのバイアス条件では、均一なチャンネルトンネリングが行われる。電荷蓄積ゲートで正電荷が増加する時に、メモリセルの閾値電圧(この実施形態では、−1ボルトから1ボルト程度であることが好ましい)は小さくなる。この結果、コントロールゲートに約1.5ボルトでバイアスを掛けると電荷蓄積ゲートの下のチャンネル内に逆転層ができる。従って、メモリセルは、消去オペレーション後に導電状態(論理1)になる。
【0018】
第2の消去モード(消去モード又はERS2)においては、メモリゲートに−5ボルトから−10ボルトで負のバイアスを掛けると、選択ゲートSG、ビット線、及び共通ソースはフローティングしており、P井戸に5ボルトから10ボルトでバイアスを掛ける。これらのバイアス条件では、均一のチャンネルトンネリングが行われる。電荷蓄積ゲートで正電荷が増加する時に、メモリセルの閾値電圧(この実施形態では、−1ボルトから1ボルト程度であることが好ましい)が小さくなる。この結果、コントロールゲートに約1.5ボルトでバイアスを掛けると電荷蓄積ゲートの下のチャンネル内に逆転層ができる。従って、メモリセルは、消去オペレーション後に導電状態(論理1)になる。
【0019】
プログラムオペレーション中に、選択されたメモリセルC2nのメモリゲートMG02に8ボルトから12ボルトのレベルまでバイアスを掛ける。それよりも上方にあるメモリセルのメモリゲートは、この場合、メモリセルC1nのメモリゲートMG01に1ボルトから4ボルトのレベルまでバイアスを掛ける。選択されたメモリセルが第1のセルC0nである場合、選択ゲートSGに1ボルトから4ボルトのレベルまでバイアスを掛ける。メモリセルC2nのプログラム中に、5ボルトから10ボルトを選択ゲートSG、及び選択セルC2nと同じビット線方向の他のメモリセルのメモリゲートに印加し、0ボルトから1ボルトをビット線に印加し、P井戸にはボルトを印加せず、3ボルトから8ボルトを共通ソースに印加する。
【0020】
これらのバイアス条件では、共通ソースとビット線の間の電圧の大半は、セルC1nと選択セルC2nの電荷蓄積ゲートの間の中央チャンネル領域全体に亘って現れ、その結果、その領域で高い電界が発生する。更に、8ボルトから12ボルトの高い電圧がメモリゲートMG02に印加されるために、中央チャンネル領域と選択セルC2nの電荷蓄積ゲートの間の酸化物全体に亘って強い垂直方向の電界が確立される。プログラムオペレーション中に電子がビット線から共通ソースに流れた時、電子は、中央チャンネル領域全体に亘る電界によって加速され、その一部は加熱状態になる。高温電子の一部は、垂直方向の電界によって加速され、これによって一部の高温電子は、酸化物のエネルギバリア(約1.3eV)に打ち勝って電荷蓄積ゲートに注入される。プログラムオペレーション終了時に、電荷蓄積ゲートは負電荷が帯び、好ましくは2ボルトから4ボルト程度であるメモリセルの閾値電圧は上がる。従って、読取オペレーション中にコントロールゲートに約1.5ボルトでバイアスが掛けられた時、メモリセルはオフになる。プログラムオペレーション後、メモリセルは、非導電状態になる(論理0)。
【0021】
同じメモリゲートMG02を選択セルC2nと共有する未選択メモリセルC2(n-1)とC2(n+1)の場合、ビット線は、3ボルトでバイアスが掛けられ、これらのメモリセルの上方にあるメモリセルのメモリゲートMG01には、1ボルトから4ボルトが掛かっており、メモリゲートMG02には、8ボルトから12ボルトが掛かっている。従って、メモリセルC1(n-1)とC1(n+1)はオフとなり、中央チャンネルホットキャリヤ注入は、セルC2(n-1)とC2(n+1)内では行われない。ビット線方向の他の未選択メモリセル、例えばC0nとC3nには、ビット線に対して0ボルトから1ボルトでバイアスが掛けられ、メモリゲートに対して5ボルトから10ボルトでバイアスが掛けられ、その直前のメモリゲートに対しては5ボルトから10ボルトでバイアスが掛けられ、これによって中央チャンネルホットキャリヤ注入が最小限に抑えられ、電荷蓄積ゲートの電荷は不変である。
【0022】
読取モードにおいては、選択メモリセルC2nのメモリゲートに約1.5ボルトでバイアスを掛け、共通ソースにバイアスを掛ける電圧はなく、1ボルトから3ボルトをビット線に印加する。5ボルトから9ボルトをそのメモリゲートに印加することにより、ビット線方向の未選択メモリセル、例えばC0nとC3nをオンにする。メモリセルの消去時に選択セルのチャンネルがオンになり、また、同じビット線方向の他のセルもオンになるので読取は導電状態を示すことになる。従って、論理1がセンス増幅器によって戻される。メモリセルのプログラム時には選択セルのチャンネルはオフになるために、読取は非導電状態を示し、従って、センス増幅器は論理0を戻す。未選択メモリセルC2(n-1)とC2(n+1)においては、ビット線及び共通ソースノードの両方には電圧でバイアスが掛けられないので、ビット線と共通ソースノードの間には電流の流れはない。
【0023】
図7の例においては、メモリセルC2nを再び選択する。このセルは、メモリセルMG02とビット線BLnとの交差部に位置し、位置が分かりやすいように図面上では円で囲まれている。アレイ内の他のメモリセルの全ては、未選択メモリセルである。
先の例の場合と同様に、消去は、2つの異なる方法で行うことができる。消去モード1(ERS1)において、メモリゲートに10ボルトから20ボルトでバイアスを掛けると、選択ゲートSG、ビット線、及び共通ソースはフローティングしており、P井戸にはバイアスを掛ける電圧はない。消去モード2(ERS2)において、メモリゲートに5ボルトから10ボルトで負のバイアスを掛けると、選択ゲートSG、ビット線、及び共通ソースはフローティングしており、P井戸には−5ボルトから−10ボルトでバイアスが掛かる。いずれかの組のバイアス条件で均一なチャンネルトンネリングが行われる。電荷蓄積ゲートで負電荷が増加する時に、メモリセルの閾値電圧(この例においては、2ボルトから4ボルト程度であることが好ましい)は上がることになる。この結果、メモリゲートに約1.5ボルトでバイアスが掛かると、電荷蓄積ゲートの下にあるチャンネルがオフになる。従って、メモリセルは、消去オペレーション後には非導電状態(論理0)になる。
【0024】
プログラムオペレーション中、選択メモリセルC2nのメモリゲートMG02に−5ボルトから−10ボルトのレベルまで負のバイアスを掛ける。選択ゲートSG及び選択セルC2nと同じビット線方向の他のメモリセルのメモリゲートに5ボルトから10ボルトのバイアスを印加し、3ボルトから8ボルトをビット線に印加し、P井戸に0ボルトを印加し、共通ソースはフローティングしている。
これらのバイアス条件では、ビット線電圧とメモリゲートMG02電圧の間の電圧の大部分は、シリコン基板と選択セルの電荷蓄積ゲートの間に現れ、これによってホットホール注入がシリコン基板と選択セルの電荷蓄積ゲートの間で発生する。電荷蓄積ゲートで正電荷が増加する時に、メモリセルC2nの閾値電圧(この実施形態では、−1ボルトから1ボルト程度であることが好ましい)は小さくなる。この結果、コントロールゲートに約1.5ボルトでバイアスが掛けられた時に電荷蓄積ゲートの下にあるチャンネル内に逆転層ができる。従って、メモリセルは、プログラムオペレーション後には導電状態(論理1)になる。
【0025】
同じメモリゲートMG02を選択セルC2nと共有する未選択メモリセルC2(n-1)とC2(n+1)の場合、ビット線には、3ボルトから8ボルトではなく0ボルトのバイアスが掛けられる。従って、シリコン基板と未選択メモリセルC2(n-1)とC2(n+1)の電荷蓄積ゲートに亘って電圧降下は小さくなる。従って、ホットホール注入は最小限に抑えられ、電荷蓄積ゲートの電荷は不変である。
読取モードにおいては、選択メモリセルC2nのメモリゲートに約1.5ボルトでバイアスを掛け、共通ソースに0ボルトでバイアスを掛け、1ボルトから3ボルトをビット線に印加する。5ボルトから9ボルトをそのメモリゲートに印加することにより、ビット線方向の未選択メモリセル、例えばC0nとC3nをオンにする。メモリセルの消去時に選択セルのチャンネルがオフになり、同じビット線方向の他のセルもオンになるので、読取は非導電状態を示すことになる。従って、論理0がセンス増幅器によって戻される。メモリセルのプログラム時には選択セルのチャンネルはオンになるために、読取は導電状態を示し、従って、センス増幅器は論理1を戻す。未選択メモリセルC2(n-1)とC2(n+1)においては、ビット線及び共通ソースノードの両方には0ボルトでバイアスが掛けられ、ビット線と共通ソースノードの間には電流の流れはない。
【0026】
図2から図4のメモリセルアレイを製作する方法の3つの付加的な実施形態を図8Aから図8F、図9Aから図9F、及び図10Aから図10Fに示している。全ての4つの実施形態では、対応する要素を同じ参照番号によって示している。
図8Aから図8Fの実施形態では、熱酸化物53、電荷蓄積層54、誘電体層56、ポリ−1層57、CVD層58、及びマスク59を全て図5Aから図5Fの実施形態と同じ方法で形成する。しかし、エッチングは、第1のグループのメモリゲート間で基板まで通して下げ降ろすのではなく、図8Bに示すように電荷蓄積層54で止まるものである。
【0027】
誘電体層71をメモリゲートと選択ゲートの露出側壁上に形成し、より薄い誘電体層72を図8Cに示すように電荷蓄積層54上に形成する。厚い層71と薄い層72は、差別酸化によって同時に形成することができ、その場合、ポリシリコン側壁での酸化の方が窒化物層54での酸化よりも速い。また、堆積及びエッチバック法によってこれらの層を形成し、誘電スペーサ71をメモリゲート及び選択ゲートの露出側壁上に形成し、次に、電荷蓄積層上に誘電体層72を堆積させることができる。
【0028】
ポリ−2層64が、CVD層58及び誘電体層71及び72を覆うように形成され、マスク66をポリ−2層上に形成して図8Dに示すように第2の組のメモリゲートを構成する。ポリ−2層、誘電体層63、及び電荷蓄積層62のマスクなし部分を非等方的除去によるエッチングで除去し、図8Eに示すように、第2の組のメモリゲート又はコントロールゲート42bを形成する。その後、図8E及び図8Fに示すように、P31又はAs75ドーパントを移植し、ビット線拡散部37及びソース拡散部38を形成し、ガラス層53を堆積させてエッチング処理し、ビット線51及びビット線接点52を図5Aから図5Fの実施形態と同様に形成する。
図8Aから図8Fの方法によって形成されたメモリアレイは、単一の電荷蓄積層54が列状のセルの全ての電荷蓄積ゲートの役目をする点において、図2から図4の実施形態と異なるものである。しかし、アレイのオペレーション及び使用は、上述のものと同じである。
【0029】
図9Aから図9Fの実施形態では、酸化物層53、電荷蓄積層54、誘電体層56、ポリ−1層57、CVD層58は、ここでもまた、図5Aから図5Fの実施形態と同じ方法で形成し、フォトレジスト用マスク59をCVD層を覆うように形成して2つのグループのゲートの一方を構成する。しかし、この実施形態では、列状の選択ゲート46及び共通ソース拡散部38の隣にあるメモリゲートは、ポリ−1ではなくてポリ−2で形成し、従って、これらのゲートは、マスク59によって構成されるものではない。
CVD層58、ポリ−1層57、誘電体層56、電荷蓄積層54、及び酸化物層53のマスクなし部分を非等方的除去によるエッチングで除去し、メモリゲート42a及び電荷蓄積ゲート43aを形成する。その後、酸化物層61、電荷蓄積層63、誘電体層63を図9Cに示すように堆積させ、図9Dに示すようにポリ−2層64を誘電体層63上に形成する。
【0030】
図9Eに示すように、ポリ−2層をマスクなしでエッチングによりほぼコントロールゲート42aの上方にある酸化物のレベルまで除去すると、選択ゲート46、メモリゲート42b、及び共通ソース拡散部の隣にある2つのゲート73が形成される。
その後、他の実施形態と同様に、ドーパントを移植してビット線拡散部37とソース拡散部38を形成し、ガラス層53を堆積させてエッチング処理し、ビット線51及びビット線接点52を形成する。
一部のゲートの順番及び方法は若干異なるが、それらは、依然として自己整列している。このアレイは、図2から図4の実施形態と同じように機能し、そのオペレーション及び用途は上述の通りである。
【0031】
図10Aから図10Fの実施形態は、電荷蓄積ゲートが単一の層から形成され、列端部のゲートがポリ−1ではなくポリ−2材料で形成されるという点において、図8Aから図8F及び図9aから図9Fの実施形態の組合せである。
酸化物層53、電荷蓄積層54、誘電体層56、ポリ−1層57、CVD層58、及びマスク59は、図10Aに示すように形成され、マスクは、ここでもまた内部セルのゲートを構成するが、列端部のゲートを構成するものではない。CVD層、ポリ−1層、及び誘電体層の露出部分を非等方的除去によるエッチングで除去してメモリゲート42aを形成し、このエッチング処理は、図10Bに示すように電荷蓄積層54で止められる。
【0032】
誘電体層71及び72をメモリゲートの側壁上と電荷蓄積層の表面上に形成し、図10C及び図10Dに示すように、誘電体層を覆うようにポリ−2層64を形成する。ポリ−2層にマスクなしで非等方的除去によるエッチングを行い、図9Aから図9Fの実施形態と同様にかつ図10Eに示すように、選択ゲート46、メモリゲート42b、及び端部ゲート73を形成する。
その後、他の実施形態と同様に、ドーパントを移植してビット線拡散部37とソース拡散部38を形成し、ガラス層53を堆積させてエッチング処理し、ビット線51及びビット線接点52を形成する。
図10Aから図10Fによって生成されたアレイは、他の実施形態によって生成されたものと同じように機能し、そのオペレーション及び用途は、特に図2から図4の実施形態を特に参照して上述した通りである。
【0033】
本発明は、いくつかの重要な特徴及び利点を有する。それは、これまで提供されたメモリ構造体よりも実質的にセルサイズが小さくかつセル密度が大きいNANDフラッシュメモリセルアレイを提供する。メモリゲート及び電荷蓄積ゲートは、ビット線拡散部と共通ソース拡散部との間で列状に積み重ねて配置される。近傍セル内のゲートは、互いに直接隣接しており、誘電体及び/又は電荷蓄積材料の層のみがその間にある。各セル内のゲートは自己整列し、近傍セル内のゲートは、互いに部分的に重なるか、又はN型ドープ拡散部がその間になくても互いに自己整列するものである。1つの選択ゲートのみが必要であり、アレイには、メモリセルの全てが同時に消去可能であり、一方でプログラミングがビット選択可能に行われるようにバイアスが掛けられる。
【0034】
オペレーションの1つのモードにおいては、プログラミングは、負電荷を電荷蓄積ゲート内に蓄積させるためにシリコン基板から電荷蓄積ゲートまでのホットエレクトロン注入によって行われ、消去は、電荷蓄積ゲートからシリコン基板までのチャンネルトンネリングによって行われる。別のモードにおいては、プログラミングは、シリコン基板から電荷蓄積ゲートまでのホットホール注入によって行われ、消去は、シリコン基板から電荷蓄積ゲートまでの電子のチャンネルトンネリングによって行われる。
以上により新しく改良されたNANDフラッシュメモリ及び製造方法が提供されたことは明らかである。いくつかの現在の好ましい実施形態のみを詳細に説明したが、当業者には明らかなように、特許請求の範囲で規定された本発明の範囲から逸脱することなく、いくつかの変更及び修正を行うことができる。
【図面の簡単な説明】
【0035】
【図1】一連のスタックゲートフラッシュメモリセルを有する従来技術のNANDフラッシュメモリアレイの断面図である。
【図2】図4の線2−2に沿って切取られた本発明を組み込んだNANDフラッシュメモリセルアレイの一実施形態の断面図である。
【図3】図4の線2−2に沿って切取られた図2の実施形態の断面図である。
【図4】図2の実施形態の上面図である。
【図5A】本発明により図2のメモリセルアレイを製作する方法の一実施形態における段階を示す概略断面図である。
【図5B】本発明により図2のメモリセルアレイを製作する方法の一実施形態における段階を示す概略断面図である。
【図5C】本発明により図2のメモリセルアレイを製作する方法の一実施形態における段階を示す概略断面図である。
【図5D】本発明により図2のメモリセルアレイを製作する方法の一実施形態における段階を示す概略断面図である。
【図5E】本発明により図2のメモリセルアレイを製作する方法の一実施形態における段階を示す概略断面図である。
【図5F】本発明により図2のメモリセルアレイを製作する方法の一実施形態における段階を示す概略断面図である。
【図6】消去、プログラム、及び読取オペレーションの例示的なバイアス条件を示す、図2の実施形態におけるような小型メモリアレイの回路図である。
【図7】消去、プログラム、及び読取オペレーションの例示的なバイアス条件を示す、図2の実施形態におけるような小型メモリアレイの回路図である。
【図8A】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図8B】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図8C】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図8D】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図8E】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図8F】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図9A】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図9B】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図9C】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図9D】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図9E】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図9F】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図10A】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図10B】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図10C】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図10D】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図10E】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【図10F】本発明によりNANDフラッシュメモリセルアレイを製作する方法の付加的な実施形態における段階を示す概略断面図である。
【符号の説明】
【0036】
36 NANDフラッシュメモリセル
37 ビット線拡散部
38 共通ソース拡散部
39 P型ウェル
41 基板
42a、42b メモリ又はコントロールゲート
43a、43b 電荷蓄積ゲート
【特許請求の範囲】
【請求項1】
基板と、
前記基板に形成されたビット線拡散部及び共通ソース拡散部と、
各々がメモリゲート及び電荷蓄積ゲートを有する第1及び第2のグループのメモリセルと、
を含み、
前記2つのグループ内の前記セルは、前記ビット線拡散部と前記ソース拡散部の間で列状に互いの間に挿入され、
前記列の第1のゲートに隣接し、前記ビット線拡散部と部分的に重なる列選択ゲートと、
前記列の上方に位置決めされたビット線と、
前記ビット線と前記ビット線拡散部を相互接続するビット線接点と、
を更に含むことを特徴とするメモリセルアレイ。
【請求項2】
前記メモリゲートは、前記電荷蓄積ゲートの上方に位置決めされたことを特徴とする請求項1に記載のメモリセルアレイ。
【請求項3】
前記電荷蓄積ゲートは、窒化物及び酸化物と窒化物の組合せから成るグループから選択された材料で製作されることを特徴とする請求項1に記載のメモリセルアレイ。
【請求項4】
シリコン基板と、
前記基板に形成されたビット線拡散部及び共通ソース拡散部と、
セルの各々が電荷蓄積ゲートの上方に位置決めされたメモリゲートを有し、前記ビット線拡散部と前記共通ソース拡散部の間に列状に配置された複数のメモリセルと、
前記電荷蓄積ゲートと前記基板の間、前記メモリゲートと前記電荷蓄積ゲートの間、及び2つのグループ内に挿入された前記セルの隣接するものの間の誘電体と、
前記列の第1のゲートに隣接し、前記ビット線拡散部と部分的に重なる列選択ゲートと、
前記列の上方に位置決めされたビット線と、
前記ビット線と前記ビット線拡散部を相互接続するビット線接点と、
を含むことを特徴とするメモリセルアレイ。
【請求項5】
前記誘電体は、酸化物、窒化物、窒化酸化物、及びその組合せから成るグループから選択されることを特徴とする請求項4に記載のメモリセルアレイ。
【請求項6】
前記電荷蓄積ゲートは、電荷蓄積材料の単一の連続層によって形成されることを特徴とする請求項4に記載のメモリセルアレイ。
【請求項7】
前記基板に対して負の電圧が、選択されたセルの前記メモリゲートに印加され、前記電荷蓄積ゲートから前記誘電体を通って前記シリコン基板に至る消去経路を形成することを特徴とする請求項4に記載のメモリセルアレイ。
【請求項8】
プログラムオペレーション中に前記シリコン基板において下に重なるチャンネル領域からの前記セルの選択されたものの前記電荷蓄積ゲート上に負電荷を蓄積させるための該基板と該電荷蓄積ゲートの間のホットキャリヤ注入経路を含むことを特徴とする請求項4に記載のメモリセルアレイ。
【請求項9】
プログラム経路が、前記メモリセルの選択されたもののビット拡散部側のオフゲートチャンネル領域と該選択されたセルの前記電荷蓄積ゲートとの間に延びており、
前記ビット線拡散部の方向の前記隣接するメモリゲートは、前記列の他のメモリゲートよりも低い電圧でバイアスが掛けられ、プログラムオペレーション中に効率的なホットキャリヤ注入が得られるようにチャンネル電流を制御する、
ことを特徴とする請求項4に記載のメモリセルアレイ。
【請求項10】
プログラム経路が、前記選択ゲートの次のオフゲートチャンネル領域と、該選択ゲートに隣接する選択されたメモリセル内の前記電荷蓄積ゲートとの間に延びており、該選択ゲートは、前記列の他のメモリゲートよりも低い電圧でバイアスが掛けられ、プログラムオペレーション中に効率的なホットキャリヤ注入が得られるようにチャンネル電流を制御することを特徴とする請求項4に記載のメモリセルアレイ。
【請求項11】
前記選択ゲートと前記メモリセルの選択されていないものの前記メモリゲートとは、相対的に高い電圧でバイアスが掛けられ、それらの下の前記基板内のチャンネルをオンにして前記ビット線拡散部と前記ソース拡散部の間に導電経路を形成することを特徴とする請求項4に記載のメモリセルアレイ。
【請求項12】
読取経路が、前記選択ゲートと前記セルの選択されたセルものの前記メモリゲートとをオンにすることにより形成され、前記選択されていないセルの前記電荷蓄積ゲートに相対的に高い正電圧を掛け、前記ソース拡散部に0ボルトを掛け、前記ビット線拡散部に1ボルトから3ボルトを掛け、該選択されたセルの該メモリゲートに相対的に低い正電圧を掛けて、消去状態に対して該電荷蓄積ゲートの下に導電チャンネル、及びプログラム状態に対して非導電チャンネルを形成することを特徴とする請求項1に記載のメモリセルアレイ。
【請求項13】
セルアレイ全体を同時に消去することができる消去経路と単一セル選択可能なプログラム経路とを含むことを特徴とする請求項4に記載のメモリセルアレイ。
【請求項14】
相対的に高い正電圧が、選択されたセルの前記メモリゲートに印加され、該選択されたセルの前記電荷蓄積ゲートから前記誘電体を通って該選択されたセルの下の前記シリコン基板に至る消去経路を形成することを特徴とする請求項4に記載のメモリセルアレイ。
【請求項15】
ホットホール注入経路が、前記シリコン基板のチャンネル領域から前記誘電体を通り前記メモリセルの選択されたものの前記電荷蓄積ゲートまで延び、プログラムオペレーション中に該選択されたセルの該電荷蓄積ゲート上に正電荷を蓄積することを特徴とする請求項4に記載のメモリセルアレイ。
【請求項16】
プログラム経路が、前記選択されたメモリセルのビット線側のオフゲートチャンネル領域から該選択されたセルの前記電荷蓄積ゲートまで延びており、
相対的に高い電圧が、前記ビット線拡散部に印加され、
前記選択されたメモリゲートは、相対的に負の電圧でバイアスが掛けられ、
前記選択ゲート及び他のメモリセルの前記メモリゲートは、相対的に高い正電圧でバイアスが掛けられてそれらの下の前記チャンネル領域をオンにし、プログラムオペレーション中に効率的なホットホール注入が得られるように、前記ビット線拡散部からの該相対的に高い正電圧を前記シリコン基板と前記選択されたセルの前記電荷蓄積ゲートに亘って降下させる、
ことを特徴とする請求項4に記載のメモリセルアレイ。
【請求項17】
プログラム経路が、前記選択ゲートの次のオフゲートチャンネル領域と該選択ゲートに隣接する選択されたメモリセルの前記電荷蓄積ゲートとの間に延びており、
相対的に高い正電圧が、前記ビット線拡散部に印加され、
第1列の前記選択されたメモリゲートは、相対的に負の電圧でバイアスが掛けられ、
前記選択ゲート及び前記列の他のセルの前記メモリゲートは、相対的に高い正電圧でバイアスが掛けられてそれらの下の前記チャンネル領域をオンにし、プログラムオペレーション中に有効なホットホール注入が得られるように、前記ビット線拡散部からの該相対的に高い正電圧を前記シリコン基板と前記選択されたセルの前記電荷蓄積ゲートに亘って降下させる、
ことを特徴とする請求項4に記載のメモリセルアレイ。
【請求項18】
前記ソース拡散部は、プログラムオペレーション中にフローティングしていることを特徴とする請求項4に記載のメモリセルアレイ。
【請求項19】
読取経路が、前記選択ゲートと前記セルの選択されたセルものの前記メモリゲートとをオンにすることにより形成され、前記選択されていないセルの前記電荷蓄積ゲートに相対的に高い正電圧を掛け、前記ソース拡散部に0ボルトを掛け、前記ビット線拡散部に1ボルトから3ボルトを掛け、該選択されたセルの該メモリゲートに相対的に低い正電圧を掛けて、消去状態に対して該電荷蓄積ゲートの下に非導電チャンネル、及びプログラム状態に対して導電チャンネルを形成することを特徴とする請求項4に記載のメモリセルアレイ。
【請求項20】
メモリセルアレイを製造する方法であって、
誘電体の層を基板上に形成する段階と、
第1の電荷蓄積層を前記誘電体上に形成する段階と、
誘電体の第2の層を前記電荷蓄積層上に形成する段階と、
導電材料の第1の層を前記誘電体の第2の層上に形成する段階と、
前記導電材料、前記誘電体、及び前記電荷蓄積層の一部分を非等方的に除去して、選択ゲートと、各セルが電荷蓄積ゲートの上方に位置決めされたメモリゲートを有する列状に配置された第1のグループの間隔の空いたメモリセルとを形成する段階と、
前記第1のグループの前記セル間の前記基板の露出部分上と、前記選択ゲート及び前記メモリゲートの側壁上とに誘電体の付加的な層を形成する段階と、
第2の電荷蓄積層を前記誘電体の付加的な層に堆積させる段階と、
誘電体の更に別の層を前記第2の電荷蓄積層に堆積させる段階と、
導電材料の第2の層を前記第2の電荷蓄積層上の前記誘電体上に堆積させる段階と、
前記導電材料の第2の層、及び前記第1のグループの前記メモリセルの上方の前記第2の電荷蓄積材料の一部分を除去し、該第1のグループの該メモリセル間に位置決めされたメモリゲート及び電荷蓄積ゲートを有する第2のグループのメモリセルを形成する段階と、
前記列の一端の前記選択ゲートに隣接して前記基板にビット線拡散部を形成する段階と、
前記列の前記ビット線拡散部の反対端で前記基板に共通ソース拡散部を形成する段階と、
セルの前記列の上に重なるビット線と、該ビット線及び前記ビット線拡散部を相互接続するビット線接点とを形成する段階と、
を含むことを特徴とする方法。
【請求項21】
前記誘電体は、酸化物層を約40Åから100Åの厚みまで熱成長させることにより前記基板上に形成されることを特徴とする請求項20に記載の方法。
【請求項22】
前記電荷蓄積層は、窒化物及び窒化物と酸化物の組合せから成るグループから選択された材料を60Åから200Å程度の厚みまで堆積させることにより形成されることを特徴とする請求項20に記載の方法。
【請求項23】
前記第1の電荷蓄積層上の前記誘電体の層は、酸化物から成るグループから選択された材料で形成され、約30Åから100Åの厚みまで窒化されることを特徴とする請求項20に記載の方法。
【請求項24】
前記導電材料の層は、ポリシリコン及びポリサイドから成るグループから選択され、1000Åから2500Å程度の厚みに堆積することを特徴とする請求項20に記載の方法。
【請求項25】
前記導電材料は、燐、砒素、硼素、及びその組合せから成るグループから選択された材料を用いて1020から1021/cm3程度のレベルまでドープされることを特徴とする請求項24に記載の方法。
【請求項26】
メモリセルアレイを製造する方法であって、
誘電体の層を基板上に形成する段階と、
電荷蓄積層を前記誘電体上に形成する段階と、
誘電体の第2の層を前記電荷蓄積層上に形成する段階と、
導電材料の第1の層を前記誘電体の第2の層上に形成する段階と、
前記電荷蓄積層ではなく前記導電材料の一部分を非等方的に除去し、選択ゲートと、各セルが前記電荷蓄積材料の層の上方に位置決めされたメモリゲートを有する列状に配置された第1のグループの間隔の空いたメモリセルとを形成する段階と、
前記セル間の前記電荷蓄積材料上と前記選択ゲート及び前記メモリゲートの側壁上とに付加的な誘電体の層を形成する段階と、
導電材料の第2の層を前記付加的な誘電体の層に堆積させる段階と、
前記導電材料の第2の層の一部分を除去し、前記第1のグループの前記メモリセルの間にメモリゲートを有する第2のグループのメモリセルを形成する段階と、
前記列の一端の前記選択ゲートに隣接して前記基板にビット線拡散部を形成する段階と、
前記列の前記ビット線拡散部の反対端で前記基板に共通ソース拡散部を形成する段階と、
セルの前記列の上に重なるビット線と、該ビット線及び前記ビット線拡散部を相互接続するビット線接点とを形成する段階と、
を含むことを特徴とする方法。
【請求項27】
メモリセルアレイを製造する方法であって、
誘電体の層を基板上に形成する段階と、
第1の電荷蓄積層を前記誘電体上に形成する段階と、
誘電体の第2の層を前記電荷蓄積層上に形成する段階と、
導電材料の第1の層を前記誘電体の第2の層上に形成する段階と、
前記導電材料、前記誘電体、及び前記電荷蓄積層の一部分を非等方的に除去して、各セルが電荷蓄積ゲートの上方に位置決めされたメモリゲートを有する列状に配置された第1のグループの間隔の空いたメモリセルを形成する段階と、
前記第1のグループの前記セル間の前記基板の露出部分上及び前記メモリゲートの側壁上に誘電体の付加的な層を形成する段階と、
第2の電荷蓄積層を前記誘電体の付加的な層に堆積させる段階と、
誘電体の更に別の層を前記第2の電荷蓄積層に堆積させる段階と、
導電材料の第2の層を前記第2の電荷蓄積層上の前記誘電体上に堆積させる段階と、
前記導電材料の第2の層、及び前記第1のグループの前記メモリセルの上方の前記第2の電荷蓄積材料の一部分を除去し、前記列の一端で下方に電荷蓄積ゲートを有する選択ゲートと、該第1のグループの該メモリセル間に位置決めされたメモリゲート及び電荷蓄積ゲートを有する第2のグループのメモリセルと、該列の該選択ゲートの反対端の端部ゲートとを形成する段階と、
前記選択ゲートに隣接して前記基板にビット線拡散部を形成する段階と、
前記端部ゲートに隣接して前記基板に共通ソース拡散部を形成する段階と、
セルの前記列の上に重なるビット線と、該ビット線及び前記ビット線拡散部を相互接続するビット線接点とを形成する段階と、
を含むことを特徴とする方法。
【請求項28】
メモリセルアレイを製造する方法であって、
誘電体の層を基板上に形成する段階と、
電荷蓄積層を前記誘電体上に形成する段階と、
誘電体の第2の層を前記電荷蓄積層上に形成する段階と、
導電材料の第1の層を前記誘電体の第2の層上に形成する段階と、
前記電荷蓄積層ではなく前記導電材料の一部分を非等方的に除去し、各セルが前記電荷蓄積層の上方に位置決めされたメモリゲートを有する列状に配置された第1のグループの間隔の空いたメモリセルを形成する段階と、
前記セル間の空間内の前記電荷蓄積層上及び前記メモリゲートの側壁上に付加的な誘電体の層を形成する段階と、
導電材料の第2の層を前記付加的な誘電体の層に堆積させる段階と、
前記導電材料の第2の層の一部分を除去し、前記列の一端の選択ゲートと、前記第1のグループの前記メモリセル間に位置決めされたメモリゲートを有する第2のグループのメモリセルと、該列の該選択ゲートの反対端の端部ゲートとを形成する段階と、
前記選択ゲートに隣接して前記基板にビット線拡散部を形成する段階と、
前記端部ゲートに隣接して前記基板に共通ソース拡散部を形成する段階と、
セルの前記列の上に重なるビット線と、該ビット線及び前記ビット線拡散部を相互接続するビット線接点とを形成する段階と、
を含むことを特徴とする方法。
【請求項29】
シリコン基板と、
前記基板に形成されたビット線拡散部及び共通ソース拡散部と、
前記拡散部の間で前記基板上に形成された電荷蓄積材料の層と、
各セルが前記電荷蓄積層の上方に位置決めされたメモリゲートを有する、前記拡散部の間で列状に配置された複数のメモリセルと、
前記電荷蓄積層と前記基板の間、前記メモリゲートと該電荷蓄積層の間、及び前記セルの隣接するものの間の誘電体と、
前記列の第1のゲートに隣接し、前記ビット線拡散部と部分的に重なる列選択ゲートと、
前記列の上方に位置決めされたビット線と、
前記列の最終ゲートが前記共通ソース拡散部と部分的に重なった状態で、前記ビット線と前記ビット線拡散部を相互接続するビット線接点と、
を含むことを特徴とするメモリセルアレイ。
【請求項1】
基板と、
前記基板に形成されたビット線拡散部及び共通ソース拡散部と、
各々がメモリゲート及び電荷蓄積ゲートを有する第1及び第2のグループのメモリセルと、
を含み、
前記2つのグループ内の前記セルは、前記ビット線拡散部と前記ソース拡散部の間で列状に互いの間に挿入され、
前記列の第1のゲートに隣接し、前記ビット線拡散部と部分的に重なる列選択ゲートと、
前記列の上方に位置決めされたビット線と、
前記ビット線と前記ビット線拡散部を相互接続するビット線接点と、
を更に含むことを特徴とするメモリセルアレイ。
【請求項2】
前記メモリゲートは、前記電荷蓄積ゲートの上方に位置決めされたことを特徴とする請求項1に記載のメモリセルアレイ。
【請求項3】
前記電荷蓄積ゲートは、窒化物及び酸化物と窒化物の組合せから成るグループから選択された材料で製作されることを特徴とする請求項1に記載のメモリセルアレイ。
【請求項4】
シリコン基板と、
前記基板に形成されたビット線拡散部及び共通ソース拡散部と、
セルの各々が電荷蓄積ゲートの上方に位置決めされたメモリゲートを有し、前記ビット線拡散部と前記共通ソース拡散部の間に列状に配置された複数のメモリセルと、
前記電荷蓄積ゲートと前記基板の間、前記メモリゲートと前記電荷蓄積ゲートの間、及び2つのグループ内に挿入された前記セルの隣接するものの間の誘電体と、
前記列の第1のゲートに隣接し、前記ビット線拡散部と部分的に重なる列選択ゲートと、
前記列の上方に位置決めされたビット線と、
前記ビット線と前記ビット線拡散部を相互接続するビット線接点と、
を含むことを特徴とするメモリセルアレイ。
【請求項5】
前記誘電体は、酸化物、窒化物、窒化酸化物、及びその組合せから成るグループから選択されることを特徴とする請求項4に記載のメモリセルアレイ。
【請求項6】
前記電荷蓄積ゲートは、電荷蓄積材料の単一の連続層によって形成されることを特徴とする請求項4に記載のメモリセルアレイ。
【請求項7】
前記基板に対して負の電圧が、選択されたセルの前記メモリゲートに印加され、前記電荷蓄積ゲートから前記誘電体を通って前記シリコン基板に至る消去経路を形成することを特徴とする請求項4に記載のメモリセルアレイ。
【請求項8】
プログラムオペレーション中に前記シリコン基板において下に重なるチャンネル領域からの前記セルの選択されたものの前記電荷蓄積ゲート上に負電荷を蓄積させるための該基板と該電荷蓄積ゲートの間のホットキャリヤ注入経路を含むことを特徴とする請求項4に記載のメモリセルアレイ。
【請求項9】
プログラム経路が、前記メモリセルの選択されたもののビット拡散部側のオフゲートチャンネル領域と該選択されたセルの前記電荷蓄積ゲートとの間に延びており、
前記ビット線拡散部の方向の前記隣接するメモリゲートは、前記列の他のメモリゲートよりも低い電圧でバイアスが掛けられ、プログラムオペレーション中に効率的なホットキャリヤ注入が得られるようにチャンネル電流を制御する、
ことを特徴とする請求項4に記載のメモリセルアレイ。
【請求項10】
プログラム経路が、前記選択ゲートの次のオフゲートチャンネル領域と、該選択ゲートに隣接する選択されたメモリセル内の前記電荷蓄積ゲートとの間に延びており、該選択ゲートは、前記列の他のメモリゲートよりも低い電圧でバイアスが掛けられ、プログラムオペレーション中に効率的なホットキャリヤ注入が得られるようにチャンネル電流を制御することを特徴とする請求項4に記載のメモリセルアレイ。
【請求項11】
前記選択ゲートと前記メモリセルの選択されていないものの前記メモリゲートとは、相対的に高い電圧でバイアスが掛けられ、それらの下の前記基板内のチャンネルをオンにして前記ビット線拡散部と前記ソース拡散部の間に導電経路を形成することを特徴とする請求項4に記載のメモリセルアレイ。
【請求項12】
読取経路が、前記選択ゲートと前記セルの選択されたセルものの前記メモリゲートとをオンにすることにより形成され、前記選択されていないセルの前記電荷蓄積ゲートに相対的に高い正電圧を掛け、前記ソース拡散部に0ボルトを掛け、前記ビット線拡散部に1ボルトから3ボルトを掛け、該選択されたセルの該メモリゲートに相対的に低い正電圧を掛けて、消去状態に対して該電荷蓄積ゲートの下に導電チャンネル、及びプログラム状態に対して非導電チャンネルを形成することを特徴とする請求項1に記載のメモリセルアレイ。
【請求項13】
セルアレイ全体を同時に消去することができる消去経路と単一セル選択可能なプログラム経路とを含むことを特徴とする請求項4に記載のメモリセルアレイ。
【請求項14】
相対的に高い正電圧が、選択されたセルの前記メモリゲートに印加され、該選択されたセルの前記電荷蓄積ゲートから前記誘電体を通って該選択されたセルの下の前記シリコン基板に至る消去経路を形成することを特徴とする請求項4に記載のメモリセルアレイ。
【請求項15】
ホットホール注入経路が、前記シリコン基板のチャンネル領域から前記誘電体を通り前記メモリセルの選択されたものの前記電荷蓄積ゲートまで延び、プログラムオペレーション中に該選択されたセルの該電荷蓄積ゲート上に正電荷を蓄積することを特徴とする請求項4に記載のメモリセルアレイ。
【請求項16】
プログラム経路が、前記選択されたメモリセルのビット線側のオフゲートチャンネル領域から該選択されたセルの前記電荷蓄積ゲートまで延びており、
相対的に高い電圧が、前記ビット線拡散部に印加され、
前記選択されたメモリゲートは、相対的に負の電圧でバイアスが掛けられ、
前記選択ゲート及び他のメモリセルの前記メモリゲートは、相対的に高い正電圧でバイアスが掛けられてそれらの下の前記チャンネル領域をオンにし、プログラムオペレーション中に効率的なホットホール注入が得られるように、前記ビット線拡散部からの該相対的に高い正電圧を前記シリコン基板と前記選択されたセルの前記電荷蓄積ゲートに亘って降下させる、
ことを特徴とする請求項4に記載のメモリセルアレイ。
【請求項17】
プログラム経路が、前記選択ゲートの次のオフゲートチャンネル領域と該選択ゲートに隣接する選択されたメモリセルの前記電荷蓄積ゲートとの間に延びており、
相対的に高い正電圧が、前記ビット線拡散部に印加され、
第1列の前記選択されたメモリゲートは、相対的に負の電圧でバイアスが掛けられ、
前記選択ゲート及び前記列の他のセルの前記メモリゲートは、相対的に高い正電圧でバイアスが掛けられてそれらの下の前記チャンネル領域をオンにし、プログラムオペレーション中に有効なホットホール注入が得られるように、前記ビット線拡散部からの該相対的に高い正電圧を前記シリコン基板と前記選択されたセルの前記電荷蓄積ゲートに亘って降下させる、
ことを特徴とする請求項4に記載のメモリセルアレイ。
【請求項18】
前記ソース拡散部は、プログラムオペレーション中にフローティングしていることを特徴とする請求項4に記載のメモリセルアレイ。
【請求項19】
読取経路が、前記選択ゲートと前記セルの選択されたセルものの前記メモリゲートとをオンにすることにより形成され、前記選択されていないセルの前記電荷蓄積ゲートに相対的に高い正電圧を掛け、前記ソース拡散部に0ボルトを掛け、前記ビット線拡散部に1ボルトから3ボルトを掛け、該選択されたセルの該メモリゲートに相対的に低い正電圧を掛けて、消去状態に対して該電荷蓄積ゲートの下に非導電チャンネル、及びプログラム状態に対して導電チャンネルを形成することを特徴とする請求項4に記載のメモリセルアレイ。
【請求項20】
メモリセルアレイを製造する方法であって、
誘電体の層を基板上に形成する段階と、
第1の電荷蓄積層を前記誘電体上に形成する段階と、
誘電体の第2の層を前記電荷蓄積層上に形成する段階と、
導電材料の第1の層を前記誘電体の第2の層上に形成する段階と、
前記導電材料、前記誘電体、及び前記電荷蓄積層の一部分を非等方的に除去して、選択ゲートと、各セルが電荷蓄積ゲートの上方に位置決めされたメモリゲートを有する列状に配置された第1のグループの間隔の空いたメモリセルとを形成する段階と、
前記第1のグループの前記セル間の前記基板の露出部分上と、前記選択ゲート及び前記メモリゲートの側壁上とに誘電体の付加的な層を形成する段階と、
第2の電荷蓄積層を前記誘電体の付加的な層に堆積させる段階と、
誘電体の更に別の層を前記第2の電荷蓄積層に堆積させる段階と、
導電材料の第2の層を前記第2の電荷蓄積層上の前記誘電体上に堆積させる段階と、
前記導電材料の第2の層、及び前記第1のグループの前記メモリセルの上方の前記第2の電荷蓄積材料の一部分を除去し、該第1のグループの該メモリセル間に位置決めされたメモリゲート及び電荷蓄積ゲートを有する第2のグループのメモリセルを形成する段階と、
前記列の一端の前記選択ゲートに隣接して前記基板にビット線拡散部を形成する段階と、
前記列の前記ビット線拡散部の反対端で前記基板に共通ソース拡散部を形成する段階と、
セルの前記列の上に重なるビット線と、該ビット線及び前記ビット線拡散部を相互接続するビット線接点とを形成する段階と、
を含むことを特徴とする方法。
【請求項21】
前記誘電体は、酸化物層を約40Åから100Åの厚みまで熱成長させることにより前記基板上に形成されることを特徴とする請求項20に記載の方法。
【請求項22】
前記電荷蓄積層は、窒化物及び窒化物と酸化物の組合せから成るグループから選択された材料を60Åから200Å程度の厚みまで堆積させることにより形成されることを特徴とする請求項20に記載の方法。
【請求項23】
前記第1の電荷蓄積層上の前記誘電体の層は、酸化物から成るグループから選択された材料で形成され、約30Åから100Åの厚みまで窒化されることを特徴とする請求項20に記載の方法。
【請求項24】
前記導電材料の層は、ポリシリコン及びポリサイドから成るグループから選択され、1000Åから2500Å程度の厚みに堆積することを特徴とする請求項20に記載の方法。
【請求項25】
前記導電材料は、燐、砒素、硼素、及びその組合せから成るグループから選択された材料を用いて1020から1021/cm3程度のレベルまでドープされることを特徴とする請求項24に記載の方法。
【請求項26】
メモリセルアレイを製造する方法であって、
誘電体の層を基板上に形成する段階と、
電荷蓄積層を前記誘電体上に形成する段階と、
誘電体の第2の層を前記電荷蓄積層上に形成する段階と、
導電材料の第1の層を前記誘電体の第2の層上に形成する段階と、
前記電荷蓄積層ではなく前記導電材料の一部分を非等方的に除去し、選択ゲートと、各セルが前記電荷蓄積材料の層の上方に位置決めされたメモリゲートを有する列状に配置された第1のグループの間隔の空いたメモリセルとを形成する段階と、
前記セル間の前記電荷蓄積材料上と前記選択ゲート及び前記メモリゲートの側壁上とに付加的な誘電体の層を形成する段階と、
導電材料の第2の層を前記付加的な誘電体の層に堆積させる段階と、
前記導電材料の第2の層の一部分を除去し、前記第1のグループの前記メモリセルの間にメモリゲートを有する第2のグループのメモリセルを形成する段階と、
前記列の一端の前記選択ゲートに隣接して前記基板にビット線拡散部を形成する段階と、
前記列の前記ビット線拡散部の反対端で前記基板に共通ソース拡散部を形成する段階と、
セルの前記列の上に重なるビット線と、該ビット線及び前記ビット線拡散部を相互接続するビット線接点とを形成する段階と、
を含むことを特徴とする方法。
【請求項27】
メモリセルアレイを製造する方法であって、
誘電体の層を基板上に形成する段階と、
第1の電荷蓄積層を前記誘電体上に形成する段階と、
誘電体の第2の層を前記電荷蓄積層上に形成する段階と、
導電材料の第1の層を前記誘電体の第2の層上に形成する段階と、
前記導電材料、前記誘電体、及び前記電荷蓄積層の一部分を非等方的に除去して、各セルが電荷蓄積ゲートの上方に位置決めされたメモリゲートを有する列状に配置された第1のグループの間隔の空いたメモリセルを形成する段階と、
前記第1のグループの前記セル間の前記基板の露出部分上及び前記メモリゲートの側壁上に誘電体の付加的な層を形成する段階と、
第2の電荷蓄積層を前記誘電体の付加的な層に堆積させる段階と、
誘電体の更に別の層を前記第2の電荷蓄積層に堆積させる段階と、
導電材料の第2の層を前記第2の電荷蓄積層上の前記誘電体上に堆積させる段階と、
前記導電材料の第2の層、及び前記第1のグループの前記メモリセルの上方の前記第2の電荷蓄積材料の一部分を除去し、前記列の一端で下方に電荷蓄積ゲートを有する選択ゲートと、該第1のグループの該メモリセル間に位置決めされたメモリゲート及び電荷蓄積ゲートを有する第2のグループのメモリセルと、該列の該選択ゲートの反対端の端部ゲートとを形成する段階と、
前記選択ゲートに隣接して前記基板にビット線拡散部を形成する段階と、
前記端部ゲートに隣接して前記基板に共通ソース拡散部を形成する段階と、
セルの前記列の上に重なるビット線と、該ビット線及び前記ビット線拡散部を相互接続するビット線接点とを形成する段階と、
を含むことを特徴とする方法。
【請求項28】
メモリセルアレイを製造する方法であって、
誘電体の層を基板上に形成する段階と、
電荷蓄積層を前記誘電体上に形成する段階と、
誘電体の第2の層を前記電荷蓄積層上に形成する段階と、
導電材料の第1の層を前記誘電体の第2の層上に形成する段階と、
前記電荷蓄積層ではなく前記導電材料の一部分を非等方的に除去し、各セルが前記電荷蓄積層の上方に位置決めされたメモリゲートを有する列状に配置された第1のグループの間隔の空いたメモリセルを形成する段階と、
前記セル間の空間内の前記電荷蓄積層上及び前記メモリゲートの側壁上に付加的な誘電体の層を形成する段階と、
導電材料の第2の層を前記付加的な誘電体の層に堆積させる段階と、
前記導電材料の第2の層の一部分を除去し、前記列の一端の選択ゲートと、前記第1のグループの前記メモリセル間に位置決めされたメモリゲートを有する第2のグループのメモリセルと、該列の該選択ゲートの反対端の端部ゲートとを形成する段階と、
前記選択ゲートに隣接して前記基板にビット線拡散部を形成する段階と、
前記端部ゲートに隣接して前記基板に共通ソース拡散部を形成する段階と、
セルの前記列の上に重なるビット線と、該ビット線及び前記ビット線拡散部を相互接続するビット線接点とを形成する段階と、
を含むことを特徴とする方法。
【請求項29】
シリコン基板と、
前記基板に形成されたビット線拡散部及び共通ソース拡散部と、
前記拡散部の間で前記基板上に形成された電荷蓄積材料の層と、
各セルが前記電荷蓄積層の上方に位置決めされたメモリゲートを有する、前記拡散部の間で列状に配置された複数のメモリセルと、
前記電荷蓄積層と前記基板の間、前記メモリゲートと該電荷蓄積層の間、及び前記セルの隣接するものの間の誘電体と、
前記列の第1のゲートに隣接し、前記ビット線拡散部と部分的に重なる列選択ゲートと、
前記列の上方に位置決めされたビット線と、
前記列の最終ゲートが前記共通ソース拡散部と部分的に重なった状態で、前記ビット線と前記ビット線拡散部を相互接続するビット線接点と、
を含むことを特徴とするメモリセルアレイ。
【図1】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図8F】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図9F】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【図2】
【図3】
【図4】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図6】
【図7】
【図8A】
【図8B】
【図8C】
【図8D】
【図8E】
【図8F】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図9F】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【公開番号】特開2006−41525(P2006−41525A)
【公開日】平成18年2月9日(2006.2.9)
【国際特許分類】
【出願番号】特願2005−212924(P2005−212924)
【出願日】平成17年7月22日(2005.7.22)
【出願人】(500147506)シリコン ストーリッジ テクノロージー インコーポレイテッド (24)
【氏名又は名称原語表記】SILICON STORAGE TECHNOLOGY, INC.
【Fターム(参考)】
【公開日】平成18年2月9日(2006.2.9)
【国際特許分類】
【出願日】平成17年7月22日(2005.7.22)
【出願人】(500147506)シリコン ストーリッジ テクノロージー インコーポレイテッド (24)
【氏名又は名称原語表記】SILICON STORAGE TECHNOLOGY, INC.
【Fターム(参考)】
[ Back to top ]