抗スティクション材料を有するマイクロデバイス
【課題】マイクロ構造を製造する方法を提供すること。
【解決手段】マイクロ構造を製造する方法であって、基板上に第１の構造部分を形成することと、該第１の構造部分上に犠牲材料を配置することと、該犠牲材料および該基板上に第１の構造材料の層を堆積させることと、該犠牲材料の少なくとも一部を除去して、第２の構造部分を該第１の構造材料の層に形成することであって、該第２の構造部分は、該基板に接続され、該第２の構造部分が該第１の構造部分から分離される第１の位置と、該第２の構造部分が該第１の構造部分と接触する第２の位置との間で移動可能である、ことと、該第２の構造部分の表面および該第１の構造部分の表面のうちの少なくとも１つにカーボン層を形成することによって、該第２の構造部分と該第１の構造部分との間のスティクションを減少させることとを包含する、方法。
【解決手段】マイクロ構造を製造する方法であって、基板上に第１の構造部分を形成することと、該第１の構造部分上に犠牲材料を配置することと、該犠牲材料および該基板上に第１の構造材料の層を堆積させることと、該犠牲材料の少なくとも一部を除去して、第２の構造部分を該第１の構造材料の層に形成することであって、該第２の構造部分は、該基板に接続され、該第２の構造部分が該第１の構造部分から分離される第１の位置と、該第２の構造部分が該第１の構造部分と接触する第２の位置との間で移動可能である、ことと、該第２の構造部分の表面および該第１の構造部分の表面のうちの少なくとも１つにカーボン層を形成することによって、該第２の構造部分と該第１の構造部分との間のスティクションを減少させることとを包含する、方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本開示は、マイクロ構造およびマイクロデバイスの製造に関する。
【背景技術】
【０００２】
マイクロデバイスは、しばしば、動作の間に互いに接触し得るコンポーネントを含む。例えば、基板上に構築されたマイクロミラーは、静電気力によってチルトされ得るチルト可能なミラープレートを含み得る。ミラープレートは、マイクロミラープレートが、入射光をディスプレイデバイスに方向付ける「オン」位置までチルトし得、マイクロミラープレートが入射光をディスプレイデバイスから離れるように方向付ける「オフ」位置までチルトし得る。ミラープレートは、「オン」または「オフ」位置の機械的ストップによって停止されることにより、ミラープレートの配向が、これら２つの位置において正確に規定され得る。マイクロミラーが適切に機能するために、ミラープレートは、いかなる遅延なしに、「オン」または「オフ」位置の間で、敏速に変化することが可能でなければならない。例えば、「オン」位置において機械的ストップと接触するミラープレートは、ミラープレートを「オフ」位置に向けチルトするために適切な静電気力がミラープレートに印加された際に、瞬時に機械的ストップから分離することが可能でなければならない。
【発明の開示】
【課題を解決するための手段】
【０００３】
１つの全体的な局面において、本発明は、マイクロ構造を製造する方法に関する。該方法は、基板上に第１の構造部分を形成することと；該第１の構造部分の上に犠牲材料を配置することと；該犠牲材料および該基板上に第１の構造材料の層を堆積させることと；該犠牲材料の少なくとも一部を除去し、該第１の構造材料の層に第２の構造部分を形成することであって、該第２の構造部分は、該基板に接続され、かつ該第２の構造部分が、該第１の構造部分から分離される第１の位置と、該第２の構造部分が、該第１の構造部分と接触する第２の位置との間を移動可能である、ことと；該第２の構造部分の表面および該第１の構造部分の表面のうちの少なくとも１つの上にカーボン層を形成し、該第２の構造部分と該第１の構造部分との間のスティクションを防ぐこととを含む。
【０００４】
別の全体的な局面において、本発明は、チルト可能なマイクロミラープレートを製造する方法に関する。該方法は、基板上にポストを形成することと；該基板上に突起を形成することと；該基板上に犠牲材料を配置することと；該犠牲材料上に構造材料の１つ以上の層を堆積させることと；該犠牲材料の少なくとも一部を除去し、該ポストと接続するチルト可能なマイクロミラープレートを形成することであって、該チルト可能なマイクロミラープレートは、該チルト可能なマイクロミラープレートが第１の構造部分から分離される第１の位置と、該チルト可能なマイクロミラープレートが該基板上の突起に接触する第２の位置との間を移動可能である、ことと；該マイクロミラープレートの表面および該突起の表面のうちの少なくとも１つの上にカーボン層を形成し、該マイクロミラープレートと該基板上の該突起との間のスティクションを防ぐこととを含む。
【０００５】
別の全体的な局面において、本発明は、基板上のランディングストップと；該基板上のポストと；該ポストと接続するミラープレートであって、該ミラープレートは、該ミラープレートが該ランディングストップから分離される第１の位置と、該ミラープレートが該ランディングストップと接触する第２の位置との間を移動可能である、ミラープレートと；該基板上の該マイクロミラープレートと該ランディングストップとの間のスティクションを防ぐための該ミラープレートの表面上または該ランディングストップの表面上のカーボン層とを含むマイクロ構造に関する。
【０００６】
別の全体的な局面において、本発明は、第１の表面を有する第１の静止したコンポーネントと；第２の表面を有する第２の移動可能なコンポーネントであって、該第２のコンポーネントは移動することによって、該第２の表面を該第１の表面に接触させるように構成されている、第２のコンポーネントと；該第１のコンポーネントと該第２のコンポーネントとの間のスティクションを防ぐための該第１の表面および該第２の表面のうちの少なくとも１つの上にカーボン層とを含むマイクロデバイスに関する。
【０００７】
システムのインプリメンテーションは、以下のうちの１つ以上を含み得る。カーボン層を形成するステップは、ＣＶＤによって該第２の構造部分の表面または該第１の構造部分の表面上にカーボンを堆積させることを含み得る。カーボン層は、０．３ナノメートルよりも厚くあり得る。カーボン層は、１．０ナノメートルよりも厚くあり得る。犠牲材料は、アモルファスカーボンを含み得る。カーボン層は、該犠牲材料の一部を除去するステップにおいて除去されないアモルファスカーボンを含み得る。犠牲材料を配置するステップは、該第１の構造部分上に、ＣＶＤまたはＰＥＣＶＤによって、カーボンを堆積させることを含み得る。方法は、該犠牲材料上に該第１の構造材料の層を堆積させる前に、該犠牲材料を平坦化することをさらに含み得る。方法は、該第１の構造材料の層上にマスクを形成することと；マスクによって覆われない該第１の構造材料を選択的に除去し、該第１の構造材料の層に開口部を形成することと；該開口部を介してエッチング液を適用し、犠牲材料を除去することとをさらに含み得る。該第２の構造部分の少なくとも一部は導電性であり得る。第２の構造部分は、基板上の電極または第２の構造部分の該導電性部分に印加された１つ以上の電圧信号に応答して、第１の位置と第２の位置との間で移動するように構成され得る。第２の構造部分の下部表面は、第１の構造部分の上部表面に第２の位置において接触するように構成され得、該カーボン層は該第２の構造部分の下部表面上または該第１の構造部分の上部表面上に形成される。第１の構造部分および第２の構造部分のうちの少なくとも１つは、チタン、タンタル、タングステン、モリブデン、合金、アルミニウム、アルミニウムシリコン合金、シリコン、アモルファスシリコン、ポリシリコン、シリサイド化合物およびこれらの組み合わせからなるグループから選択される材料を含み得る。第２の構造部分は、チルト可能なミラープレートと該チルト可能なミラープレートをサポートするポストとを含み得る。
【０００８】
インプリメンテーションは以下の利点のうちの１つ以上を含み得る。本開示された方法およびシステムは、マイクロデバイス内に隠された接触エリア上の抗スティクション材料を提供するために有用であり得る。例えば、チルト可能なミラープレートと基板上のランディングストップとの間の接触表面は、ミラープレートの下に隠され得る。接触表面は、しばしばデバイス製造の最終的な段階で形成される。本開示される方法およびシステムは、抗スティクション材料が、製造プロセスの一部として接触表面に適用されることを可能にする。本開示された方法およびシステムは、抗スティクション材料が、ミラープレートの下に隠された接触表面上に等方的に堆積することを可能にする。
【０００９】
本明細書は、アモルファスカーボンが、標準的な半導体プロセスによって、犠牲材料として、堆積し得、かつ除去され得ることを開示する。アモルファスカーボンは、化学蒸着（ＣＶＤ）またはプラズマ化学蒸着（ＰＥＣＶＤ）によって堆積し得る。アモルファスカーボンは、ドライプロセス（例えば、等方性プラズマエッチング、マイクロ波または活性ガス蒸気）によって除去され得る。除去することは、一般的な半導体コンポーネント（例えば、シリコンおよび二酸化ケイ素）に関しては非常に選択的である。アモルファスカーボンの除去はまた、アモルファスカーボンの層がマイクロデバイス内の移動可能なコンポーネントの接触表面上に維持され得、移動可能なコンポーネント間のスティクションを防ぐように制御され得る。
【００１０】
本開示されるシステムおよび方法の別の利点の可能性は、抗スティクション材料が、マイクロデバイスが製造された後に複数のマイクロデバイスに適用され得ることである。カーボンベースの抗スティクション材料は、ＣＶＤによって、マイクロ構造の下に隠された接触表面上に等方的に堆積し得る。例えば、カーボンはＣＶＤによって、ミラープレートの下部表面上およびランディングストップの上部表面上に、複数のマイクロミラーが半導体ウェーハ上に製造された後で、等方的に堆積し得る。
【００１１】
本発明は、複数の実施形態を参照して特に示され、記載されているが、当業者によって、形式および詳細において様々な変更が、本発明の精神および範囲から逸脱することなしに、本発明においてなされることが理解される。
【００１２】
本発明は、さらに以下の手段を提供する。
【００１３】
（項目１）
マイクロ構造を製造する方法であって、
基板上に第１の構造部分を形成することと、
該第１の構造部分上に犠牲材料を配置することと、
該犠牲材料および該基板上に第１の構造材料の層を堆積させることと、
該犠牲材料の少なくとも一部を除去して、第２の構造部分を該第１の構造材料の層に形成することであって、該第２の構造部分は、該基板に接続され、該第２の構造部分が該第１の構造部分から分離される第１の位置と、該第２の構造部分が該第１の構造部分と接触する第２の位置との間で移動可能である、ことと、
該第２の構造部分の表面および該第１の構造部分の表面のうちの少なくとも１つにカーボン層を形成することによって、該第２の構造部分と該第１の構造部分との間のスティクションを減少させることと
を包含する、方法。
【００１４】
（項目２）
上記カーボン層を形成するステップは、ＣＶＤによって、上記第２の構造部分の上記表面上または上記第１の構造部分の上記表面上にカーボンを堆積させることを包含する、項目１に記載の方法。
【００１５】
（項目３）
上記カーボン層は、０．３ナノメートルよりも厚い、項目１に記載の方法。
【００１６】
（項目４）
上記カーボン層は、１．０ナノメートルよりも厚い、項目３に記載の方法。
【００１７】
（項目５）
上記犠牲材料は、アモルファスカーボンを備えている、項目１に記載の方法。
【００１８】
（項目６）
上記カーボン層は、上記犠牲材料の一部を除去する上記ステップにおいて除去されないアモルファスカーボンを備えている、項目５に記載の方法。
【００１９】
（項目７）
上記犠牲材料を配置する上記ステップは、ＣＶＤまたはＰＥＣＶＤによって、上記第１の構造部分上にカーボンを堆積させることを包含する、項目５に記載の方法。
【００２０】
（項目８）
上記犠牲材料の一部分を除去する上記ステップは、該犠牲材料の本質的に全てを除去することを包含する、項目１に記載の方法。
【００２１】
（項目９）
カーボン層を形成する上記ステップは、上記除去するステップの後に、上記第２の構造部分の上記表面または上記第１の構造部分の上記表面のうちの少なくとも１つに、カーボンを堆積させることを包含する、項目８に記載の方法。
【００２２】
（項目１０）
上記犠牲層は、ポリアリーレン、ポリアリーレンエーテルおよびハイドロジェンシルセスキオキサンからなるグループから選択された材料を備えている、項目８に記載の方法。
【００２３】
（項目１１）
上記カーボン層は、アモルファス構造を備えているか、または多結晶相である、項目１に記載の方法。
【００２４】
（項目１２）
上記犠牲材料上に上記第１の構造材料の上記層を堆積させる前に、該犠牲材料を平坦化することをさらに包含する、項目１に記載の方法。
【００２５】
（項目１３）
上記第１の構造材料の上記層にマスクを形成することと、
該マスクによって覆われない上記第１の構造材料を選択的に除去して、該第１の構造材料の上記層に開口部を形成することと、
該開口部を介して、エッチング液を適用し、上記犠牲材料を除去することと
をさらに包含する、項目１に記載の方法。
【００２６】
（項目１４）
上記第２の構造部分の少なくとも一部は導電性である、項目１に記載の方法。
【００２７】
（項目１５）
上記第２の構造部分の下部表面は、上記第１の構造部分の上部表面に、上記第２の位置において接触するように構成され、上記カーボン層は、該第２の構造部分の該下部表面または該第１の構造部分の該上部表面上に形成される、項目１に記載の方法。
【００２８】
（項目１６）
上記第１の構造部分および上記第２の構造部分のうちの少なくとも１つが、チタン、タンタル、タングステン、モリブデン、アルミニウム、アルミニウムシリコン合金、シリコン、アモルファスシリコン、ポリシリコン、シリサイド化合物およびこれらの組み合わせからなるグループから選択された材料を備えている、項目１に記載の方法。
【００２９】
（項目１７）
上記第２の構造部分は、チルト可能なミラープレートおよび該チルト可能なミラープレートをサポートするポストを備えている、項目１に記載の方法。
【００３０】
（項目１８）
上記形成するステップは、上記第２の構造部分の表面上にカーボン層を形成することを包含する、項目１に記載の方法。
【００３１】
（項目１９）
上記形成するステップは、上記第１の構造部分の表面上にカーボン層を形成することを包含する、項目１に記載の方法。
【００３２】
（項目２０）
上記基板はその上にポストを有し、
第１の構造部分を形成することは、該基板上に突起を形成し、
上記犠牲材料の少なくとも１つを除去することは、該ポストと接続するチルト可能なマイクロミラープレートを形成し、該チルト可能なマイクロミラープレートは、該チルト可能なマイクロミラープレートが該突起から分離される第１の位置と、該チルト可能なマイクロミラープレートが該基板上の該突起と接触する第２の位置との間で移動可能である、
項目１に記載の方法。
【００３３】
（項目２１）
上記カーボン層は、０．３ナノメートルよりも厚い、項目２０に記載の方法。
【００３４】
（項目２２）
上記カーボン層は、１．０ナノメートルよりも厚い、項目２１に記載の方法。
【００３５】
（項目２３）
上記犠牲材料は、アモルファスカーボンを備えている、項目２０に記載の方法。
【００３６】
（項目２４）
上記基板上の上記突起は、上記第２の位置において、上記チルト可能なマイクロミラープレートの上記下部表面に接触するように構成されているチップを含む、項目２０に記載の方法。
【００３７】
（項目２５）
上記犠牲材料上の構造材料の上記１つ以上の層を堆積させることは、
導電性材料を堆積させ、上記チルト可能なマイクロミラープレートの下部層を形成するステップと、
該下部層上に構造材料を堆積させ、該チルト可能なマイクロミラープレートに対する中間層を形成するステップと、
該中間層上に反射性材料を堆積させ、該チルト可能なマイクロミラープレートの上部層を形成するステップと
を包含する、項目２０に記載の方法。
【００３８】
（項目２６）
基板上の静止した第１のコンポーネントであって、該第１のコンポーネントは、第１の表面を有する、第１のコンポーネントと、
第２の表面を有する移動可能な第２のコンポーネントであって、該第２のコンポーネントは、該第１の表面と接触するように移動するように構成されている、第２のコンポーネントと、
該第１のコンポーネントと該第２のコンポーネントとの間のスティクションを減少させるための該第１の表面および該第２の表面のうちの少なくとも１つの上のカーボン層と
を備えている、マイクロデバイス。
【００３９】
（項目２７）
上記第２のコンポーネントは、電圧信号に応答して移動するように構成されている、項目２６に記載のマイクロデバイス。
【００４０】
（項目２８）
上記カーボン層は、０．３ナノメートルよりも厚い、項目２６に記載のマイクロデバイス。
【００４１】
（項目２９）
上記カーボン層は、１．０ナノメートルよりも厚い、項目２８に記載のマイクロデバイス。
【００４２】
（項目３０）
上記第２のコンポーネントは、チタン、タンタル、タングステン、モリブデン、アルミニウム、アルミニウムシリコン合金、シリコン、アモルファスシリコン、ポリシリコン、シリサイド化合物およびこれらの組み合わせからなるグループから選択される、項目２６に記載のマイクロデバイス。
【００４３】
（項目３１）
上記第１のコンポーネントはランディングストップであり、
ポストは上記基板上にあり、
偏向可能な部材は、該ポストと接続し、
上記第２のコンポーネントは、該偏向可能な部材と接続し、該第２のコンポーネントは、該コンポーネントが該ランディングストップから分離される第１の位置と該コンポーネントが該ランディングストップと接触する第２の位置との間で移動可能であり、
上記カーボン層は、該第２のコンポーネントの表面または該ランディングストップの表面のうちの少なくとも１つの上にあり、該基板上の該コンポーネントと該ランディングストップとの間のスティクションを減少させる、
項目２６に記載のマイクロデバイス。
【００４４】
（項目３２）
上記第２のコンポーネントは、反射表面を備えている、項目３１に記載のマイクロデバイス。
【００４５】
（項目３３）
上記第２のコンポーネントは、上記ランディングストップに接触するように構成された偏向可能なチップを備えており、上記カーボン層は、該偏向可能なチップの表面上に形成される、項目３１に記載のマイクロデバイス。
【００４６】
（項目３４）
上記基板上に電極をさらに備え、上記コンポーネントの少なくとも一部は導電性である、項目３１に記載のマイクロデバイス。
【００４７】
（項目３５）
上記コンポーネントは、上記電極または上記コンポーネントの上記導電性部分のうちの少なくとも１つに印加された１つ以上の電圧信号に応答して、上記第１の位置と上記第２の位置との間を移動するように構成されている、項目３４に記載のマイクロデバイス。
【００４８】
（項目３６）
上記コンポーネントの下部表面は、上記第２の位置において上記ランディングストップの上部表面と接触するように構成され、上記カーボン層は、該コンポーネントの該下部表面または該ランディングストップの該上部表面上に形成される、項目３１に記載のマイクロデバイス。
【００４９】
（摘要）
マイクロ構造を製造するための方法であって、第１の構造部分を基板上に形成することと、犠牲材料を該第１の構造部分の上に配置することと、第１の構造材料の層を該犠牲材料および該基板の上に堆積させることと、該犠牲材料の少なくとも一部を除去し、該第１の構造材料の該層に第２の構造部分を形成することと、カーボン層を該第２の構造部分の表面上または該第１の構造部分の表面上に形成し、該第２の構造部分と該第１の構造部分との間のスティクションを防ぐこととを含む。該第２の構造部分は該基板に接続され、該第２の構造部分が該第１の構造部分から分離される第１の位置と該第２の構造部分が該第１の構造部分に接触する第２の位置との間で移動可能である。
【発明を実施するための最良の形態】
【００５０】
一実施例において、本開示される材料および方法が、マイクロミラーアレイに基づく空間光変調器（ＳＬＭ）の製造によって図示される。マイクロミラーアレイは、典型的にセルのアレイを含み、これらの各々は軸のまわりでチルトされ得るマイクロミラープレートを含み、さらにマイクロミラープレートをチルトする静電気力を生成するための回路網を含む。動作のデジタルモードにおいて、マイクロミラープレートが、チルトされ得、２つの位置のうちの１つに留まる。「オン」位置において、マイクロミラープレートは、入射光をディスプレイ画像内の１つの指定された画素を形成するように方向付ける。「オフ」位置において、マイクロミラープレートは、入射光をディスプレイ画像から離れるように方向付ける。
【００５１】
セルは、「オン」位置および「オフ」位置において、マイクロミラープレートを機械的に停止するための構造を含み得る。これらの構造は、本明細書において機械的ストップと呼ぶ。ＳＬＭは、選択された組み合わせのマイクロミラーをチルトすることによって動作し、ディスプレイ画像に適切な画像画素を形成するように光を投影する。ビデオアプリケーションは、典型的に高周波数のリフレッシュ速度を要求する。ＳＬＭにおいて、画像フレームのリフレッシングの各例は、全てのマイクロミラーまたは多くのマイクロミラーを新しい配向にチルトすることを含み得る。素早いミラーのチルト動作を提供することは、結果として、多くのＳＬＭベースのディスプレイデバイスに対して非常に重大である。
【００５２】
図１ａは、マイクロミラープレートが「オン」位置にある場合の空間光変調器４００の一部の断面図を示す。照明源４０１からの入射光４１１は、入射角θｉで向けられ、角度θｏで反射光４１２として反射され、投影瞳孔４０３を介して画面（図示されない）に向かう。図１ｂは、マイクロミラープレートがヒンジ１０６のもう一方のサイドの下の別の電極に向けて回転する場合の空間光変調器の同一部分の断面図を示す。同一の入射光４１１が、図１ａよりもかなり大きい角度θｉおよびθｏで反射光４１２を形成するように反射される。偏向された光４１２の偏向角は、ミラープレート１０２の寸法、ならびにミラープレート１０２の下部表面と、バネのようなランディングストップ２２２ａおよび２２２ｂとの間の間隔によって、予め決定される。偏向された光４１２は、光吸収器４０２に向かって出て行く。
【００５３】
図１ａおよび図１ｂを参照して、ＳＬＭ４００は、３つの主要な部分を含む。該部分とは、制御回路網を含むボトム部分と、複数のステップ電極、ランディングストップおよびヒンジサポートポストを含む中間部分と、隠されたねじれたヒンジおよび空洞を有する複数のミラープレートを含む上部層とである。
【００５４】
ボトム部分は、アドレッシング回路網を有する制御基板３００を、ＳＬＭ４００内のミラープレートの動作を選択的に制御するために含む。アドレッシング回路網は、メモリセルのアレイを含み、信号を通信するためのワードライン／ビットライン相互接続を含む。シリコンウェーハ基板上の電気的アドレッシング回路網は、標準のＣＭＯＳ技術を用いて製造され得、低密度のメモリアレイに似ている。
【００５５】
高いコントラストのＳＬＭ４００の中間部分は、ステップ電極２２１ａおよび２２１ｂと、ランディングストップ２２２ａおよび２２２ｂと、ヒンジサポートポスト１０５と、ヒンジサポートフレーム２０２とを含む。マルチレベルのステップ電極２２１ａおよび２２１ｂは、角度のクロスオーバートランジションまたは回転の間に静電トルクの静電結合効率を向上させるように設計されている。ヒンジ１０６のエリア近くのステップ電極２２１ａおよび２２１ｂの表面を上昇させることによって、ミラープレート１０２と電極２２１ａおよび２２１ｂとの間のギャップまたは間隔が、効率良く狭められる。静電引力は、ミラープレートと電極との間の距離の二乗に反比例するので、この効果は、ミラープレートがそのランディング位置にまでチルトされた場合に明らかになる。アナログモードにおける動作の場合には、非常に効率良い静電結合が、空間光変調器における個別のマイクロミラープレートのチルト角度のより正確でかつ安定した制御を可能にする。デジタルモードにおいては、ＳＬＭは、動作するために、アドレッシング回路網におけるかなり低い駆動電圧電位を要する。ステップ電極２２１ａおよび２２１ｂの第１のレベルと第２のレベルとの間の高さの差は、第１のレベルの電極とミラープレートとの間のギャップの相対的な高さに依存して、０．２マイクロメートルから３マイクロメートルまで変化し得る。
【００５６】
制御基板のトップ表面において、１組の静止したランディングストップ２２２ａおよび２２２ｂが、製造を単純化するためにステップ電極２２１ａおよび２２１ｂの第２のレベルの高さと同一の高さを有するように設計される。他の高さも選択され得る。ランディングストップ２２２ａおよび２２２ｂは、各回転において着地するために、ミラープレートに穏やかな機械的な接地を提供する。さらに、ランディングストップ２２２ａおよび２２２ｂは、予め決定された角度で正確にミラーを停止する。制御基板の表面上に静止したランディングストップ２２２ａおよび２２２ｂを追加することは、動作のロボティクスを強化し、デバイスの信頼性を引き延ばす。さらに、ランディングストップ２２２ａおよび２２２ｂは、ミラープレート１０２とそのランディングストップ２２２ａおよび２２２ｂとの間の間隔を緩める。一部の実施形態において、ミラーの回転を開始するために、鋭い両極性パルス電圧Ｖｂが、バイアス電極３０３に印加され、バイアス電極３０３は、典型的に、ミラープレートのヒンジ１０６およびヒンジサポートポスト１０５を介して各ミラープレート１０２に接続される。両極性バイアスＶｂによって確立された電圧電位が、ヒンジ１０６の両側の静電気力を強化する。この強化は、ランディングストップ２２２ａおよび２２２ｂとヒンジ１０６のいずれかの側にあるミラープレート１０２との間の間隔における大きな差に起因して、ランディング位置において２つの側で等しくない。ミラープレート１０２のボトム層１０３ｃ上のバイアス電圧Ｖｂの増加は、どちらの方向にミラープレート１０２が回転するかにほとんど影響は与えないが、ミラープレート１０２全体の静電気力Ｆの鋭い増加は、電気機械的運動エネルギーを、変形されたヒンジ１０６および変形されたランディングストップ２２２ａおよび２２２ｂに格納される弾性歪みエネルギーに変換することによって、動的励起を提供する。両極性パルスが共通のバイアスＶｂから解放された後で、変形されたランディングストップ２２２ａまたは２２２ｂの弾性歪みエネルギーは、それがランディングストップ２２２ａまたは２２２ｂを弾いて跳ね返す際にミラープレートの運動エネルギーに変換される。静止した状態に向かうこのミラープレートの摂動は、かなり小さなアドレッシング電圧電位Ｖａが、ミラープレート１０２を、一方の位置から他方の位置まで回転させることを可能にする。
【００５７】
制御基板３００の表面上のヒンジサポートフレーム２０２は、複数の組のヒンジサポートポスト１０５の機械的安定性を強化し、局地的に静電ポテンシャルを保持するように設計される。単純化の目的で、ヒンジサポートフレーム２０２の高さは、ステップ電極２２１ａおよび２２１ｂの第１のレベルと同一の高さであるように設計される。ミラープレート１０２の固定されたサイズを用いて、１組のヒンジサポートポスト１０５の高さが、各マイクロミラーの最大の偏向角θを部分的に決定する。
【００５８】
ＳＬＭ４００の上部は、マイクロミラーのアレイを含み、それぞれが、上部表面上に平坦な光学的に反射する層１０３ａを有し、ミラープレート１０２の下部の空洞の下に１組のヒンジ１０６を有して含む。ミラープレート１０２の１組のヒンジ１０６は、ミラープレート１０２の一部であるように製造され、反射性表面の下の最小距離が保たれることにより、予め決定された角度回転に対するギャップのみが可能である。１組のヒンジ１０６によって規定された回転軸から上部の反射性表面１０３ａまでの距離を最小にすることによって、空間光変調器は、回転の間に各ミラープレートの水平方向の変位を効率的に大いに低減させる。一部のインプリメンテーションにおいて、ＳＬＭのアレイにおける隣接するミラープレート間のギャップは、０．２マイクロメートル未満まで減少され、高い活性反射エリアのフィルレシオ（ｆｉｌｌ−ｒａｔｉｏ）を達成する。
【００５９】
ＳＬＭに対して使用される構造材料は、適切な硬さ、弾性および応力を有して、導電性かつ安定である。理想的に１つの材料は、ミラープレート１０２に対する剛性およびヒンジ１０６に対する可塑性の両方を提供し得、フラクチャリングなしに撓ませるために十分な強度を有する。本明細書において、このような構造材料は、電気機械的材料と呼ばれる。さらに、マイクロミラーアレイの構築において使用される全ての材料は、５００℃までの温度（典型的な温度範囲）で、制御基板の予め製造された回路網を損傷することなく、処理され得る。
【００６０】
図１ａおよび図１ｂに示されるインプリメンテーションにおいて、ミラープレート１０２は３つの層を含む。反射性トップ層１０３ａは、反射性材料（例えば、アルミニウム）からなり、典型的には約６００オングストロームの厚さである。中間層１０３ｂは、シリコンベースの材料（例えば、アモルファスシリコン）からなり得、典型的には約２０００〜５０００オングストロームの間の厚さであり得る。ボトム層１０３ｃは、チタンからなり、典型的には約６００オングストロームの厚さである。図１ａおよび図１ｂに見られ得るように、ヒンジ１０６はボトム層１０３ｃの一部としてインプリメントされ得る。ミラープレート１０２は、以下に記載されるように製造され得る。
【００６１】
代替的な実施形態に従って、ミラープレート１０２、ヒンジ１０６およびヒンジサポートポスト１０５の材料は、アルミニウム、シリコン、ポリシリコン、アモルファスシリコンおよびアルミニウムシリコン合金を含み得る。ミラープレート１０２の１つ以上の層の堆積が、物理蒸着法（ＰＶＤ）によって（例えば、５００℃未満の温度で制御されたチャンバ内でアルミニウムおよびシリコンのどちらかまたは両方を含む１つの目標にマグネトロンスパッタリングを行うことによって）達成され得る。構造層はまた、ＰＥＣＶＤによって形成され得る。
【００６２】
別の代替的な実施形態に従って、ミラープレート１０２、ヒンジ１０６およびヒンジサポートポスト１０５の材料は、シリコン、ポリシリコン、アモルファスシリコン、アルミニウム、チタン、タンタル、タングステン、モリブデンか、アルミニウム、チタン、タンタル、タングステンまたはモリブデンあるいはこれらの組み合わせのシリサイド化合物または合金であり得る。耐熱性金属およびそれらのシリサイド化合物は、ＣＭＯＳ半導体プロセッシングと互換性があり、相対的に良好な機械特性を有する。これらの材料は、ＰＶＤによって、ＣＶＤによって、またはＰＥＣＶＤによって堆積され得る。光学的な反射性は、アプリケーションに依存して金属製の薄膜（例えば、アルミニウム、金またはそれらの合金）の層をミラープレート１０２の表面上にさらに堆積させることによって強化され得る。
【００６３】
マイクロミラーによって形成された画像の高いコントラスト比を達成するために、マイクロミラーアレイからの任意の散乱光は、低減されるかまたは除かれるべきである。もっとも一般的な干渉は、個別のミラープレートの前縁および後縁からの照明の散乱によって、生成された回折パターンから由来する。回折の問題に対する解決策は、回折パターンの強度を減少させることと、各画素の不活性エリアからの散乱光を投影瞳孔から離れるように方向付けることである。１つの方法は、入射光４１１を正方形形状のミラープレート１０２の辺縁に対して４５°に向けることを含み、これは時折対角ヒンジまたは対角照明構成と呼ばれる。図２は、対角照明システムを用いた正方形形状を有する各ミラープレート１０２を有するミラーアレイの一部のトップを示す斜視図である。アレイにおけるミラープレートのヒンジ１０６は、ミラープレートの２つの対向するコーナーに沿う対角方向で、かつ入射光４１１に垂直に製造される。対角のヒンジ軸を有する正方形形状のミラープレートの利点は、前縁および後縁からの散乱光を、投影瞳孔４０３から４５°で離れるように偏向する該ミラープレートの能力である。不利点は、該ミラープレートが、ＳＬＭの辺縁までチルトされる投影プリズムアセンブリシステムを必要とすることである。対角照明は、従来の長方形の全内面反射プリズムシステムが、ミラープレート１０２によって反射された光線を分離するために使用される。ねじれた集束スポットは、全活性画素アレイを覆うために長方形のマイクロミラーアレイ表面のサイズよりも長い照明を必要とする。より長い長方形の全内面反射プリズムは、投影ディスプレイのコスト、サイズおよび重量を増加させる。
【００６４】
図３は、対角照明構成を有する投影システムに対する制御回路網基板の一部のトップの斜視図を示す。１対のステップ電極２２１ａおよび２２１ｂは、ミラープレート１０２に対する静電結合の静電気の効率を向上させるために適宜対角に配列される。２つのランディングステップ２１１ａおよび２１１ｂは、ミラープレート１０２の機械的ランディングに対するランディングストップとして作用し、チルトされる角度θの精度を保証し、接触スティクションを克服する。高いバネ定数の材料からなるので、これらのランディングストップ２２２ａおよび２２２ｂは、ランディングバネとして作用し、ミラープレートがスナップダウンされる場合に、接触エリアを減少させる。
【００６５】
２つのレベルのステップ電極２２１ａおよび２２１ｂの辺縁におけるこれらのランディングストップ２２２の第２の機能は、ストップをミラープレート１０２から分離するためのそれらのバネ効果である。鋭い両極性パルス電圧電位Ｖｂが、ミラーアレイの共通のバイアス電極３０３を介してミラープレート１０２上に印加される場合には、ミラープレート１０２全体の静電気力Ｆの鋭い増加は、電気機械的運動エネルギーを、変形されたヒンジ１０６に格納される弾性歪みエネルギーに変換することによって、動的励起を提供する。弾性歪みエネルギーは、それがランディングストップ２２２ａまたは２２２ｂを弾いて跳ね返す際に、ミラープレート１０２の運動エネルギーに変換し直される。
【００６６】
周期的なアレイにおけるミラープレートのコーナーの直線の辺縁は、固定された角度で入射光４１１を散乱することによって、投影された画像のコントラストを減少させる傾向にある回折パターンを生成し得る。一部の実施形態においては、アレイのミラープレートの曲線の前縁および後縁が、ミラープレートの辺縁上の入射光４１１の散乱角度の変化に起因して、回折を減少させ得る。他の実施形態において、投影瞳孔４０３に入る回折強度の減少は、直交照明光学システムを維持する間に、長方形形状のミラープレートの直線の辺縁または固定された角度のコーナー形状を、対向する凹みおよび伸長を有する少なくとも１つのまたは一連の曲線の前縁および後縁と置き換えることにより達成される。入射光４１１に垂直な曲線の前縁および後縁は、投影システムに向けられる回折された光を減少させ得る。
【００６７】
直交する照明は、より高い光学システムの結合効率を有し、費用のかからない、より小さいサイズおよび軽量の全内面反射プリズムを必要とする。しかしながら、ミラープレートの前縁および後縁の両方からの散乱光は投影瞳孔４０３にまっすぐ散乱されるので、該散乱光は回折パターンを生成し、ＳＬＭのコントラスト比を減少させる。図４は、直交する照明構成を有する投影システムに対する長方形ミラーを有するミラーアレイの一部のトップの斜視図を示す。ヒンジ１０６は、ミラープレートの前縁および後縁に平行であり、入射光４１１に垂直であり、ＳＬＭにおけるミラー画素は直交するように照明される。図４において、アレイにおける各ミラープレートは、前縁の伸長部および後縁の凹み部において一連の曲線を有する。その原理は、曲線の辺縁は、散乱光の回折強度を弱め、それは種々の角度で、光学的投影瞳孔４０３から離れるように散乱光の大部分をさらに回折することである。各ミラープレートの前縁および後縁の曲率半径ｒは選択された曲線の数に依存して変更し得る。曲率半径ｒが小さくなると、回折の減少効果は、さらに卓越する。回折による減少を最大にするために、一部の実施形態に従って、一連の小さい曲率半径ｒは、アレイにおける各ミラープレートの前縁および後縁を形成するように設計される。曲線の数は、ミラー画素のサイズに依存して変更し得、１０マイクロメートルのサイズの正方形ミラー画素で、各前縁および後縁上の２〜４の曲線は、低い回折を提供し、現在の製造能力の範囲内である。
【００６８】
図５は、直交する照明構成を有する投影システムに対する制御基板３００の一部のトップを示す斜視図である。従来の平坦な電極とは異なり、ヒンジ軸近くの制御基板３００の表面の上まで上昇された２つのレベルのステップ電極２２１ａおよび２２１ｂは、平坦なミラープレート１０２とステップ電極２２１ａおよび２２１ｂの下部ステップとの間の効果的なギャップまたは間隔を狭め、これはミラープレート１０２の静電結合の静電効率を大いに強化する。ステップ電極２２１ａおよび２２１ｂに対するレベルの数は、例えば１〜１０のように変更し得る。しかしながら、ステップ電極２２１ａおよび２２１ｂに対するレベルの数が大きくなれば、デバイスを製造することがより複雑かつ高価になる。より実践的な数は２から３までであり得る。図５はまた、制御基板３００の表面に垂直に配向された機械的なランディングストップ２２２ａおよび２２２ｂを示す。この低電圧駆動で高効率のマイクロミラーアレイ設計は、マイクロミラーのより大きな全偏向角（｜θ｜＞１５°）の動作がＳＬＭの明るさおよびコントラスト比を強化することを可能にする。
【００６９】
この反射性空間光変調器の別の利点は、該変調器が、ヒンジ１０６をミラープレート１０２の下部の空洞に配置することによって、高い活性反射エリアのフィルレシオを生成することであり、これはほぼ完全に、角度のクロスオーバートランジションの間のミラープレート１０２の水平方向の変位を除去する。図６は、直交する照明構成を有する投影システムに対する前縁および後縁上の４つの曲線を用いて回折強度を減少させるように設計されるミラーアレイの一部の拡大された背面図を示す。さらに、複数の組のヒンジ１０６は、２つの空洞の下にボトム層１０３ｃの一部として配置され、ヒンジサポートフレーム２０２のトップ上の１組のヒンジサポートポスト１０５によってサポートされる。１組のヒンジサポートポスト１０５は、断面において、ヒンジ１０６の幅よりかなり大きい幅Ｗを有する。１組のヒンジ１０６とミラープレートの反射性表面との間の軸間の距離が最小に保たれるので、高い活性反射エリアのフィルレシオが、水平方向の変位に心配することなしに、密接してパックされた個別のミラー画素によって達成される。一実施形態において、ミラー画素サイズ（ａ×ｂ）は、約１０マイクロメートル×１０マイクロメートルである一方で、曲率半径ｒは約２．５マイクロメートルである。
【００７０】
図７は、ミラープレート１０２の下部における空洞の下のヒンジ１０６およびヒンジサポートポスト１０５を示す、ミラープレートの一部の拡大された背面図を示す。最適な性能を達成するために、ヒンジ１０６が形成される空洞内で最小のギャップＧを維持することが重要である。ヒンジ１０６の寸法は、ミラープレート１０２のサイズに依存して変更する。１つのインプリメンテーションにおいて、各ヒンジ１０６の寸法は、０．１×０．２×３．５マイクロメートルである一方で、ヒンジサポートポスト１０５は約１．０マイクロメートルの幅の各側Ｗを有する正方形の断面を有する。ヒンジサポートポスト１０５のトップ表面はまた、ミラープレート１０２の下部としての空洞の下にあるので、空洞内のギャップＧは、ミラーが予め決定された角度θにある場合に、より大きいヒンジサポートポスト１０５に触れることなしに、ミラープレート１０２の角度回転を適合させるために十分に高い必要がある。ヒンジサポートポスト１０５に触れることなしに、ミラープレートに対して予め決定された角度θまで回転させるために、ヒンジ１０６が配置される空洞のギャップは、Ｇ＝０．５×Ｗ×ＳＩＮ（θ）よりも大きくなければならず、ここでＷは、ヒンジサポートポスト１０５の断面の幅である。
【００７１】
図８は、一方向に１５°回転させた場合のミラープレート１０２のヒンジ１０６の周囲の最小のエアーギャップ間隔Ｇを図示する。計算は、空洞内のヒンジ１０６のギャップ空間Ｇは、Ｇ＝０．１３Ｗよりも大きくなければならないことを示す。正方形形状のヒンジサポートポスト１０５の各側Ｗの幅が１．０マイクロメートルである場合には、空洞内のギャップ間隔Ｇは、０．１３マイクロメートルよりも大きくあるべきである。トランジション回転の間の水平方向の変位なしに、マイクロミラーアレイにおける個別のミラープレート間の水平方向のギャップは、０．２マイクロメートル未満まで減少し得、このことは本明細書に記載されるＳＬＭの９６％という活性反射エリアのフィルレシオを生じる。
【００７２】
１つのインプリメンテーションにおいて、高いコントラストの空間光変調器の製造は、標準のＣＭＯＳ技術を用いる４つの連続するプロセスとしてインプリメントされる。第１のプロセスは、基板表面上にサポートフレームと第１のレベルの電極のアレイとを有する制御シリコンウェーハ基板を形成する。第１のレベルの電極は、ウェーハ内のアドレッシング回路網におけるメモリセルに接続される。第２のプロセスは、複数の第２のレベルの電極、ランディングストップおよびヒンジサポートポストを制御基板の表面上に形成する。第３のプロセスは、隠されたヒンジを有する複数のミラープレートを各組のサポートポスト上に形成する。第４のプロセスにおいて、製造されたウェーハは、残りの犠牲材料を除去する前に、個別の空間光変調器デバイスダイに分離される。
【００７３】
図９は、高いコントラストの空間光変調器を構成するためのプロセスを図示するフロー図である。製造プロセスは、複数のメモリセルおよび信号を通信するためのワードライン／ビットライン相互接続構造を有するＣＭＯＳ回路網ウェーハを、一般的な半導体技術を用いて制御基板として製造することによって開始する（ステップ８１０）。
【００７４】
複数の第１のレベルの電極およびサポートフレームは、回路網の不動態層を介して複数のビアをパターニングし、制御基板にアドレッシングノードを開くことによって形成される（ステップ８２０）。引き続く電気機械的な層に対する接着を強化するために、ビアおよび接触開口部は、２５０℃の温度で全圧が２ｔｏｒｒのＯ２、ＣＦ４およびＨ２Ｏの４０：１：５の比の混合ガスを用いて２０００ワットのＲＦまたはマイクロ波プラズマに５分未満の間さらされる。電気機械的な層は、ビアを満たし、制御基板の表面上に電極層を形成する、選択された材料に依存して、物理蒸着（ＰＶＤ）またはプラズマ化学蒸着（ＰＥＣＶＤ）によって堆積される（ステップ８２１）。電気機械的な層の堆積および引き続くビアの形成は、図１０および図１１に図示され、図１０および図１１に関連して以下で議論される。
【００７５】
次いで、電気機械的な層はパターニングされ、非等方性エッチングされ、複数の電極およびサポートフレームを形成する（ステップ８２２）。部分的に製造されたウェーハは、進行する前に、電気的機能性を確実にするためにテストされる（ステップ８２３）。電極およびサポートフレームの形成が、図１２および図１３に図示され、関連する議論において以下に詳細に記載される。
【００７６】
一部の実施形態に従って、ステップ８２１およびステップ８２２において堆積され、パターニングされた電気機械的な層は、金属（例えば、純アルミニウム、チタン、タンタル、タングステン、モリブデンフィルム、アルミニウムポリシリコン化合物、アルミニウム銅合金またはアルミニウムシリコン合金）を含む。これらの金属の各々はわずかに異なるエッチング特性を有するが、これらの金属は全てアルミニウムのプラズマエッチングに類似する化学においてエッチングされ得る。２つのステップのプロセスが実行され、アルミニウム金属被覆された層を非等方性エッチングする。第１に、ウェーハは、それぞれ１００ｓｃｃｍ、２０ｓｃｃｍおよび２０ｓｃｃｍのフロー速度で、ＢＣｌ３、Ｃｌ２およびＡｒの混合物を用いて流れる間に誘導結合プラズマにおいてエッチングされ得る。動作圧力は、１０〜５０ｍＴｏｒｒの範囲であり、誘導結合プラズマバイアス電力は、３００ワットであり、電源電力は１０００ワットである。エッチングプロセスの間に、ウェーハは、１Ｔｏｒｒの圧力で２０ｓｃｃｍの背面のヘリウムガスのフローを用いて冷却される。アルミニウムパターンはエッチングチャンバから周辺大気に単純に除去され得ないので、第２の酸素プラズマ処理ステップは、アルミニウム表面を洗浄し、不動態化するように行われなければならない。不動態化プロセスの間に、部分的に製造されたウェーハの表面は、２ｔｏｒｒの圧力の３０００ｓｃｃｍのＨ２Ｏ蒸気を用いて２０００ワットのＲＦまたはマイクロ波プラズマに約２５０℃温度で３分未満の間さらされる。
【００７７】
別の実施形態に従って、電気機械的な層はシリコン金属化され、これはポリシリコン、ポリサイドまたはシリサイド化合物の形態を取り得る。これらの電気機械的な層の各々は、わずかに異なるエッチング特性を有するが、これら全てはポリシリコンのプラズマエッチングに類似する化学においてエッチングされ得る。ポリシリコンの非等方性エッチングは、ほとんどの塩素またはフッ素ベースの供給原料（例えば、Ｃｌ２、ＢＣｌ３、ＣＦ４、ＮＦ３、ＳＦ６、ＨＢｒおよびそれらとＡｒ、Ｎ２、Ｏ２およびＨ２の混合物）を用いて達成され得る。ポリシリコンまたはシリサイド化合物層（ＷＳｉｘまたはＴｉＳｉｘまたはＴａＳｉ）は、Ｃｌ２、ＢＣｌ３、ＨＢｒおよびＨｅＯ２ガスが、それぞれフロー速度１００ｓｃｃｍ、５０ｓｃｃｍ、２０ｓｃｃｍおよび１０ｓｃｃｍで流れている間に誘導結合プラズマにおいて非等方性エッチングされる。別の実施形態において、ポリサイド層は、Ｃｌ２、ＳＦ６、ＨＢｒおよびＨｅＯ２ガスがそれぞれフロー速度５０ｓｃｃｍ、４０ｓｃｃｍ、４０ｓｃｃｍおよび１０ｓｃｃｍで流れる反応性イオンエッチングチャンバにおいて、等方性エッチングされる。両方の場合において、動作圧力は、１０〜３０ｍＴｏｒｒの範囲であり、誘導結合プラズマバイアス電力は１００ワットで、電源電力は１２００ワットである。エッチングプロセスの間に、ウェーハは、背面の１Ｔｏｒｒの圧力で２０ｓｃｃｍのヘリウムガスのフローを用いて冷却される。典型的なエッチング速度は１分間に９０００オングストロームに達する。
【００７８】
複数の第２のレベルの電極は、制御基板の表面上に形成され、ミラープレートと基板上の電極との間の距離を減少させ得、このことは静電効率を向上させる。ランディングストップも基板上に製造され、ミラープレートと基板との間のスティクションを減少させる。
【００７９】
犠牲材料の層は、部分的に製造されたウェーハの表面上に、予め決定された厚さで堆積される（ステップ８３０）。本明細書に従って、犠牲材料は、アモルファスカーボン、ポリウレタン、ポリアリーレン、ポリアリーレンエーテル（これはＳＩＬＫと呼ばれ得る）、ハイドロジェンシルセスキオキサン（ＨＳＱ）を含み得る。アモルファスカーボンは、ＣＶＤまたはＰＥＣＶＤによって堆積され得る。ポリアリーレン、ポリアリーレンエーテルおよびハイドロジェンシルセスキオキサンは、表面上にスピンコートされ得る。犠牲層は、引き続く構築の前に、まず硬化され、堆積されたアモルファスカーボンは、ＣＶＤまたはＰＥＣＶＤによる堆積の後で、熱アニーリングによって硬化され得る。ＳＩＬＫまたはＨＳＱは、ＵＶ照射によって、オプションとして熱およびプラズマ処理によって硬化され得る。
【００８０】
犠牲層は、次いで複数の第２のレベルの電極、ランディングストップおよびサポートポストに対するビアおよび接触開口部を形成するようにパターニングされる（ステップ８３１）。第２の電気機械的な層は、次いで、選択された材料に依存して、ＰＶＤまたはＰＥＣＶＤによって堆積し、複数の第２のレベルの電極、ランディングストップおよびサポートポストを形成する（ステップ８３２）。第２の電気機械的な層は、ＣＭＰによって、予め決定された厚さに平坦化される（ステップ８３３）。第２のレベルの電極およびランディングストップの高さは、１マイクロメートル未満であり得る。ステップ８３０〜ステップ８３３は、ステップ電極２２１ａおよび２２１ｂに多くのステップを構築するために繰り返され得る。繰り返されたステップ８３０〜８３３の数は、ステップ電極２２１ａおよび２２１ｂにおけるステップの数によって決定される。ステップ８３０〜８３３は、平坦な電極が制御基板上に製造された場合に、バイパスされ得る（すなわちステップ８２３から直接ステップ８４０へ）。
【００８１】
一旦電極およびランディングストップが、ＣＭＯＳ制御回路網基板上に形成されると、各組のサポートポストの隠されたヒンジを有する複数のミラープレートが製造される。犠牲材料は、部分的に製造されたウェーハの表面上に、予め決定された厚さで堆積され、犠牲層を形成する（ステップ８４０）。次いで、犠牲層は、複数のヒンジサポートポストに対するビアを形成するようにパターニングされる（ステップ８４１）。犠牲層は、ビアを満たすように選択された材料に依存するＰＶＤまたはＰＥＶＣＤによる電気機械的な材料の堆積の前に硬化され、ねじれたヒンジに対するミラープレートの薄層を形成する（ステップ８４２）。電気機械的な層は、ＣＭＰによって、予め決定された厚さまで平坦化される（ステップ８４３）。電気機械的な層は、複数の開口部を用いてパターニングされ、複数のねじれたヒンジを形成する（ステップ８５０）。ミラープレートの下部に複数の空洞を形成し、空洞の下に配置されるねじれたヒンジを形成するために、犠牲材料は、再びねじれたヒンジの周囲の開口部ギャップを満たすように、かつヒンジのトップに、予め決定された厚さの薄層を形成するように堆積される（ステップ８５１）。厚さはＧ＝０．５×Ｗ×ＳＩＮ（θ）よりもわずかに大きくなり得、ここでＷは、ヒンジサポートポスト１０５の断面の幅である。犠牲層は、複数のスペーサを各ねじれたヒンジのトップに形成するようにパターニングされる（ステップ８５２）。さらなる電気機械的な材料は、部分的に製造されたウェーハを覆うように堆積される（ステップ８５３）。
【００８２】
ステップ８４０〜ステップ８５１における犠牲材料はまた、アモルファスカーボンを含む上記の材料から選択され得る。電気機械的な層は、複数の開口部がパターニングされる前に、ＣＭＰによって、予め決定された厚さに平坦化される（ステップ８５４）。ミラー表面の反射性は、反射性層のＰＶＤ堆積によって強化され得る（ステップ８６０）。反射性層に対する材料は、アルミニウム、金およびこれらの組み合わせ、または他の適切な材料であり得る。反射性層の厚さは４００オングストローム以下であり得る。
【００８３】
アモルファスカーボンベースの犠牲材料は開口部を介して除去され、複数のエアーギャップを形成する（ステップ８７０、オプション１）。本明細書で開示される犠牲材料は、ドライプロセス（例えば、等方性プラズマエッチング、マイクロ波プラズマまたは活性ガス蒸気）を用いて除去され得る。犠牲材料は、以下の材料の他の層から除去され得る。除去はまた、一般的な半導体コンポーネントに関して非常に選択的であり得る。例えば、アモルファスカーボンは、シリコンに対しては８：１、酸化ケイ素に関しては１５：１の選択比で除去され得る。従って、本開示される犠牲材料は、意図されるマイクロ構造に対して最小の磨耗で除去され得る。
【００８４】
アモルファスカーボンベースの犠牲材料の除去は、カーボン材料の薄層が、ミラープレートとランディングストップとの間の接触表面上に保持され得るように制御され得る。例えば、ウェーハは、１つまたは複数の製造されたチルト可能なマイクロミラープレートを含み得る。各ミラープレートは、ヒンジサポートポストによってサポートされ、ミラープレートの下の１つ以上のランディングストップに関連する。アモルファスカーボンの除去は、ウェーハを、２５０℃でＯ２、ＣＦ４およびＨ２Ｏガスの混合内で２０００ワットの無線波またはマイクロ波プラズマにさらすことによって達成され得る。ガス圧は、全圧約２ｔｏｒｒに制御される。混合ガスにおけるＯ２、ＣＦ４およびＨ２Ｏガスに対する比は、４０：１：５である。
【００８５】
除去ステップにおけるプロセッシングパラメータは最適化されることにより、接触表面上のカーボン層の厚さは、マイクロミラーの動作の間の接触表面間のスティクションを防ぐために十分な厚さである。例えば、除去ステップは、約５分よりも短くなるように制御され、カーボン層（図２６の６９９ａおよび６９９ｂ）が、ミラープレートとそれらの関連するランディングストップとの間の１つ以上の接触表面に残されることを確実にする。カーボン犠牲層の異なる厚さ、および除去の間にカーボンに達するようにプラズマに対してサイズを合わせられたギャップは、カーボンをプラズマにさらすために必要な時間の量に影響し得る。接触表面上のカーボン層（６９９ａおよび６９９ｂ）の厚さが０．３ナノメートルよりも厚くなるように制御され得る。接触表面上のカーボン層の厚さはまた、１．０ナノメートルよりも厚くなるように制御され得る。カーボン層は１つ以上の炭素原子の層を含み得る。
【００８６】
犠牲材料としてのカーボンの利点は、カーボンがドライプロセスにおいて等方性エッチングによって除去され得ることである。ドライ除去プロセスは、従来の犠牲材料の洗浄におけるウェットプロセスよりも簡単である。等方性エッチングは、上部構造層（例えば、ミラープレート）の下に配置された、開示された犠牲材料の便利な除去を可能にし、これはドライ非等方性エッチングプロセスによっては容易には達成され得ない。アモルファスカーボンに基づく犠牲材料の別の利点は、それが従来のＣＭＯＳプロセスによって堆積しかつ除去され得ることである。さらにアモルファスカーボンを犠牲材料として用いることの別の利点は、それが高いカーボンの純度を維持し得、カーボンが通常はほとんどのマイクロデバイスを汚染しないことである。
【００８７】
一部の実施形態において、犠牲材料は、ポリアリーレン、ポリアリーレンエーテル、ＨＳＱまたはアモルファスカーボン以外の犠牲材料である。ポリアリーレン、ポリアリーレンエーテルおよびＨＳＱは、表面上でスピンコートされ得る。犠牲層は、引き続く構築の前にまず硬化され、堆積したアモルファスカーボンは、ＣＶＤまたはＰＥＣＶＤプロセスによる堆積の後に、熱アニーリングによって硬化し得る。ＳＩＬＫまたはＨＳＱは、ＵＶ照射によって、およびオプションとして熱およびプラズマ処理によって硬化され得る。ミラープレートが形成された後、これらの犠牲材料は、ミラープレートの下でのドライプロセス（例えば、プラズマエッチング、マイクロ波プラズマまたは活性ガス蒸気）において、引き続き完全に除去され得る（ステップ８７０、オプション２）。
【００８８】
これらの実施形態（オプション２）におけるステップ８７０は、非カーボンベースの犠牲材料の除去後の、隣接するミラー間のギャップを介するカーボン材料の追加の等方性堆積を含む。堆積されたカーボンは、非晶状態、ダイアモンド、黒鉛または多結晶状態に存在し得る。カーボンの堆積は、ＣＶＤによって達成され得る。カーボン材料の層は、ミラープレートの下部表面、ランディングストップの上部表面ならびにマイクロミラーの他の表面上の外側のほとんどの層として形成され得る。堆積されたカーボン材料の量が制御されることにより、ミラープレートとランディングストップとの間の接触エリアにおけるカーボン層が、ミラープレートとそれらの関連するランディングストップとの間のスティクションを防ぎ得る。カーボン層は、１つ以上の炭素原子の層を含み得る。例えば、接触表面におけるカーボン層は、０．３ナノメートルより厚く、０．５ナノメートルより厚くまたは１．０ナノメートルより厚くなるように制御され得る。たいていのアプリケーションにおいて、カーボン層は、ボトム層１０３ｃ（これは例えば、約６０ナノメートルの厚さであり得る）よりも厚い必要がない。
【００８９】
製造されたウェーハを個別のＳＬＭデバイスダイに分離するために、犠牲材料の厚い層は、保護のために製造されたウェーハ表面を覆うように堆積される（ステップ８８０）。次いで、スクライビングおよびブレーキングによって個別のダイに分離する（ステップ８８２）前に、製造されたウェーハは、部分的に切断される（ステップ８８１）。空間光変調器デバイスダイは、残りの犠牲材料のＲＦまたはマイクロ波プラズマストリッピング（ステップ８８４）の前に、ワイヤ結合および相互接続を有するチップベースに取り付けられる（ステップ８８３）。ＳＬＭデバイスダイは、電気光学機能テスト（ステップ８８６）の前に、ミラープレートと電極およびランディングストップの表面との間のインタフェースに滑剤のＰＥＣＶＤコーティングにＳＬＭデバイスダイをさらすことによって、滑らかにされる（ステップ８８５）。最後に、ＳＬＭデバイスは、ガラスウィンドウリップを用いてハーメチックシールされ（ステップ８８７）、信頼性およびロバストな質の制御のためにバーンインプロセスに送られる（ステップ８８８）。
【００９０】
高いコントラストの空間光変調器を製造するための各プロセスのより詳細な記載は、一連の断面図に図示される。図１０〜図１３は、複数のサポートフレームおよびアドレッシング回路網内のメモリセルに接続された第１のレベルの電極を製造するための一方法を図示するＳＬＭの一部の断面の側面図である。図１４〜図１７は、複数のサポートポスト、第２のレベルの電極およびランディングストップを制御基板の表面上に製造するための一方法を図示するＳＬＭの一部の断面の側面図である。図１８〜図２０は、複数のねじれたヒンジおよびサポートをサポートフレーム上に製造するための一方法を図示するＳＬＭの一部の断面の側面図である。図２１〜図２３は、複数の隠されたヒンジを有するミラープレートを製造するための一方法を図示するＳＬＭの一部の断面の側面図である。図２３〜図２６は、反射性ミラーを形成し、マイクロミラーアレイの個別のミラープレートを解放するための一方法を図示するＳＬＭの一部の断面の側面図である。
【００９１】
図１０は、標準のＣＭＯＳ製造技術を用いた後の制御シリコンウェーハ基板６００を図示する断面図である。一実施形態において、制御基板の制御回路網はメモリセルのアレイを含み、通信信号に対するワードライン／ビットライン相互接続を含む。アドレッシング機能を行う電気回路網を作成するための多くの異なる方法がある。周知のＤＲＡＭ、ＳＲＡＭおよびラッチデバイスは、全てアドレッシング機能を行い得る。ミラープレート１０２エリアは、半導体スケールにおいて相対的に大きい（例えば、ミラープレート１０２は、１００平方マイクロメートルよりも大きいエリアを有し得る）ので、複雑な回路網は、マイクロミラー１０２の下で製造され得る。可能性のある回路網は、時間逐次式画素情報を格納するためのストレージバッファ、パルス幅変調変換を行うための回路網を含むがこれらに限定はされない。
【００９２】
典型的なＣＭＯＳ製造プロセスにおいて、制御シリコンウェーハ基板は、不動態層６０１（例えば、酸化シリコンまたは窒化シリコン）を用いて覆われる。不動態化された制御基板６００は、非等方性にパターニングされ、エッチングされ、図１１に示されるアドレッシング回路網におけるワードライン／ビットライン相互接続に接続されるビア６２１を形成する。別の実施形態に従って、誘電材料（例えば、酸化シリコンまたは窒化シリコン）の非等方性エッチングは、Ｃ２Ｆ６およびＣＨＦ３ベースの供給原料と、それらのＨｅおよびＯ２との混合物を用いて達成される。例示された高い選択性誘電エッチングプロセスは、１００ｍＴｏｒｒの全圧で１０：１０：５：２という混合の比率におけるＣ２Ｆ６、ＣＨＦ３、ＨｅおよびＯ２ガスのフローを、誘導電源電力の１２００ワットおよびバイアス電力６００ワットで含む。ウェーハは、次いで、２ｔｏｒｒの圧力で２０ｓｃｃｍの背面のヘリウムガスフローを用いて冷却される。典型的な酸化ケイ素のエッチング速度は、１分間に８０００オングストロームに達し得る。
【００９３】
次に、図１２は、電気機械的な層６０２が、選択された電気機械的な材料に依存してＰＶＤまたはＰＥＣＶＤによって、堆積されることを示す。この電気機械的な層６０２は、図１３に示されるように、ヒンジサポートフレーム６２２および各マイクロミラープレート１０２に対応するステップ電極６２３の第１のステップが配置される領域を既定するようにパターニングされる。電気機械的な層６０２のパターニングは、以下のステップを用いて行われ得る。まず、犠牲材料の層は、スピンコートされ、基板表面を覆う。次いで、犠牲層は、標準のフォトリソグラフィーにさらされ、予め決定されたパターンを形成するように発展される。電気機械的な層は、非等方性にエッチングされ、複数のビアおよび開口部を形成する。一旦ビアおよび開口部が形成されると、部分的に製造されたウェーハは、表面および開口部の内部から残留物を除去することによって、洗浄される。このことはパターニングされたウェーハを、２０００ワットのＲＦまたはマイクロ波プラズマに２ｔｏｒｒの全圧で４０：１：５という比率のＯ２、ＣＦ４およびＨ２Ｏガスの混合物と共に約２５０℃の温度で５分未満の間さらすことによって達成され得る。最後に、電気機械的な層の表面は、２０００ワットのＲＦまたはマイクロ波プラズマに２ｔｏｒｒの圧力で３０００ｓｃｃｍのＨ２Ｏ蒸気に約２５０℃の温度で３分未満の間さらすことによって不動態化される。
【００９４】
複数の第２のステップのステップ電極２２１ａおよび２２１ｂ、ランディングストップ２２２ａおよび２２２ｂ、ならびにヒンジサポートポスト１０５は、部分的に製造されたウェーハ上に形成され、次のステップに進む。１マイクロメートルの厚さの犠牲材料は、基板表面上に堆積されるかまたはスピンコートされ、図１４に示される犠牲層６０４を形成する。アモルファスカーボンによって構築された犠牲層６０４は、ＣＶＤまたはＰＥＣＶＤの後に熱アニーリングすることによって硬化され得る。ＨＳＱまたはＳＩＬＫに基づく犠牲層６０４は、ＵＶ照射によって、オプションとして熱およびプラズマ処理によって硬化され得る。
【００９５】
次いで、犠牲層６０４は、図１５に示されるように、第２のレベルの電極６３２、ランディングスポット６３３およびサポートポスト６３１のための複数のビアおよび接触開口部を形成するようにパターニングされる（サポートポスト６３１のための開口部の位置はファントムで示される）。続く電気機械的な層に対する接着を強化するために、ビアおよび接触開口部は、全圧２ｔｏｒｒで４０：１：５という比率のＯ２、ＣＦ４およびＨ２Ｏガスの混合物を用いて２０００ワットのＲＦまたはマイクロ波プラズマに、約２５０℃の温度で５分未満の間さらされる。電気機械的な材料６０３は、次いでビアおよび接触開口部を満たすように堆積される。満たすことは、選択された材料に依存して、ＰＥＣＶＤまたはＰＶＤのいずれかによってなされる。アルミニウム、チタン、タングステン、モリブデンおよびそれらの合金からなるグループから選択された材料に対して、ＰＶＤは、半導体業界における一般的な堆積方法である。シリコン、ポリシリコン、シリサイド化合物、ポリサイド、タングステン、およびそれらの組み合わせからなるグループから選択された材料に対しては、ＰＥＣＶＤが堆積の方法として選択される。部分的に製造されたウェーハは、ＣＭＰによって、図１６に示される１マイクロメートルよりわずかに小さい予め決定された厚さまでさらに平坦化される。
【００９６】
ＣＭＰ平坦化の後で、図１７は、予め決定された厚さまで、犠牲材料の別の層が堆積されるか（アモルファスカーボンの場合）またはスピンコートされ（ＨＳＱまたはＳＩＬＫの場合）、ねじれたヒンジの下のギャップを形成することを示している。犠牲層６０４は、図１８に示されるように、ヒンジサポートポストのためのビア６４１または接触開口部（ファントムで示される）を形成するようにパターニングされる。図１９において、電気機械的な材料はビア６４１を満たすように堆積され、表面上にサポートポスト６４２（ファントムで示される）を形成し、ねじれたヒンジ層６０５を形成する。このヒンジ層６０５は、次いでＣＭＰによって、予め決定された厚さまで平坦化される。ここで形成されるヒンジ層６０５の厚さは、ねじれたヒンジバーの厚さおよび後のミラープレートの機械的な性能を規定する。
【００９７】
ヒンジ層６０５は約４００〜１２００オングストロームの範囲の厚さを有し得る。ＣＭＰ平坦化は薄いヒンジ層６０５上に有意な機械的な歪みを及ぼし得る。フォトレジストに基づいた従来の犠牲材料の欠点は、それがサポートヒンジ層６０５に機械的な強度を提供可能ではあり得ないことである。反対に、本明細書で開示される犠牲材料（アモルファスカーボン、ＨＳＱまたはＳＩＬＫ）は、硬化されたフォトレジストと比較して硬化した後に、より高い機械的な強度を有する。本開示された犠牲材料は、ヒンジ層６０５の平坦化の間にヒンジ層６０５をより良くサポートし得、これはヒンジ層６０５が、物理的に完全であることを維持し、製造欠損率を減少させる。
【００９８】
部分的に製造されたウェーハのヒンジ層６０５は、図２０に示されるように、開口部６４３を用いてパターニングされ、非等方性にエッチングされ、複数のヒンジ１０６を電気機械的な層６０５に形成する。さらなる犠牲材料は、図２１に示されるように、各ヒンジを囲む開口部６４３を満たすように堆積され、予め決定された厚さの薄い犠牲層６２０を表面上に形成するように堆積される。犠牲層６２０の厚さは、各ヒンジ１０６のトップ上のスペーサの高さを規定する。犠牲層６２０は、次いで、図２２に示されるように各ヒンジ１０６のトップ上に複数のスペーサ６２２を形成するようにパターニングされる。サポートポスト６４２のトップ表面はまた、ミラープレート１０２の下部として空洞の下にあるので、空洞内のギャップＧは、ミラープレート１０２が予め決定された角度θにある場合に、より大きいヒンジサポートポスト１０５と接触することなしに、ミラープレート１０２の角度回転を適合させるために十分に高い必要がある。
【００９９】
ミラープレートを形成するために、ミラープレート１０２の下部における各空洞の下のヒンジ１０６を用いて、図２３に示されるように、さらなる電気機械的な材料６２３が、複数の犠牲スペーサを覆うように堆積される。一部の場合において、ＣＭＰ平坦化ステップは、電気機械的な層６０５の平坦な反射性表面が個別のミラーを形成するためのエッチングの前に達成されることを確実にするために追加される。電気機械的な層６０５、６２３の全厚は、最終的には、結果として生成されるミラープレート１０２の近似の厚さである。部分的に製造されたウェーハの表面は、ＣＭＰによって、ミラープレート１０２の予め決定された厚さまで平坦化され得る。ミラープレート１０２の厚さは、０．３マイクロメートルから０．５マイクロメートルまでであり得る。電気機械的な材料がアルミニウムまたはその金属製合金である場合には、ミラーの反射性は、ほとんどのディスプレイアプリケーションに対して十分に高い。他の電気機械的な材料または他のアプリケーションに対して、ミラー表面の反射性は、図２４に示されるように、アルミニウム、金、それらの合金およびそれらの組み合わせからなるグループから選択された、４００オングストローム以下の厚さの反射性層６０６の堆積によって強化され得る。電気機械的な層の反射性表面６０６は、図２５に示されるように、次いでパターニングされ、非等方性にエッチングされ、複数の個別のミラープレートの境界を規定する凹み部６２８を形成する。
【０１００】
図２６は、マイクロミラーアレイの各個別のミラープレートの間の複数のギャップを介して犠牲材料６０４、６２０が除去され、残余物が洗浄された後のデバイスを示す。隣接するミラープレートは、ギャップ６２９によって分離される。犠牲材料６０４がアモルファスカーボンである場合には、アモルファスカーボンベースの犠牲材料６０４は、部分的に除去され、カーボン層６９９ａおよび６９９ｂがそれぞれ電気機械的な層６０５の下部表面上およびランディングストップ６０３の上部表面上に形成される（ステップ電極およびヒンジサポートポストの表面上に形成されるカーボン層、または見やすくするために図２６には示されない）。先に議論されたように、カーボン層６９９ａおよび６９９ｂの厚さは、ミラープレート１０２とランディングストップ６０３（または２２２ａおよび２２２ｂ）との間のスティクションを防ぐ（ステップ８７０）。
【０１０１】
犠牲材料６０４がカーボンベースではない場合、犠牲材料６０４は完全に除去され得る。カーボン材料は、ギャップ６２９を介して接触表面上に等方的に堆積され得る。堆積はＣＶＤによって行われ得る。カーボン層６９９ａおよび６９９ｂは、それぞれ、電気機械的な層６０５の下部表面上およびランディングストップ６０３の上部表面上に形成され得る。
【０１０２】
実際の製造環境において、機能的な空間光変調器をビデオディスプレイアプリケーションに引き渡す前にさらなるプロセスが必要とされる。電気機械的な層６０５上の反射性表面６０６がパターニングされ、非等方性にエッチングされ、複数の個別のミラープレートを形成する後で、さらなる犠牲材料が、製造されたウェーハの表面を覆うように堆積される。その表面が犠牲材料の層によって保護され、製造されたウェーハは、従来の半導体プロセッシング方法を用いて処理され、個別のデバイスダイを形成する。パッケージングプロセスにおいて、製造されたウェーハは、スクライビングおよびブレーキングによって個別のダイに分離される（ステップ８８２）前に、部分的に切断される（ステップ８８１）。空間光変調器デバイスダイは、構造内の残りの犠牲材料および残余物をストリッピングする（ステップ８８４）前に、ワイヤ結合および相互接続を有するチップベースに取り付けられる（ステップ８８３）。洗浄することは、パターニングされたウェーハを、全圧が２ｔｏｒｒで４０：１：５という比率のＯ２、ＣＦ４およびＨ２Ｏガスの混合物を用いて２０００ワットのＲＦまたはマイクロ波プラズマに、約２５０℃の温度で５分未満の間さらすことによって達成され得る。最後に、電気機械的で金属化された表面は、２ｔｏｒｒの圧力で３０００ｓｃｃｍのＨ２Ｏ蒸気を用いて２０００ワットのＲＦまたはマイクロ波プラズマに約２５０℃の温度で、３分未満の間さらすことによって不動態化される。
【０１０３】
一部のインプリメンテーションにおいて、ＳＬＭデバイスダイは、プラズマ洗浄および電気光学機能テスト（ステップ８８６）の前に、フルオロカーボンのＰＥＣＶＤに約２００℃の温度で５分未満の間さらす（ステップ８８５）ことによって、開口部構造の内部を抗スティクション層でさらに覆われる。最後に、ＳＬＭデバイスは、グラスウィンドウリップを用いてハーメチックシールされ（ステップ８８７）、信頼性およびロバストな質の制御のためにバーンインプロセスに送られる（ステップ８８８）。
【０１０４】
スティクションによって潜在的に影響されるデバイスの別の例において、図２７Ａ〜図２７Ｉは、抗スティクション材料の被覆を有するカンチレバー２７６６を製造するための製造プロセスを図示する。図２７Ａに示されるように、機械的ストップ２７１０と、電極２７２０と、下部ポスト部分２７３０とが、１つ以上の導体材料を用いて基板２７００上に構築される。導体材料は、金属製材料、ドープシリコンなどを含み得る。基板２７００は、形成されるカンチレバー２７６６の動きを制御するための電気信号を送信するための回路網を備えるシリコンまたは相補型金属酸化膜半導体（ＣＭＯＳ）から構成され得る。
【０１０５】
犠牲材料の層２７４０は、次いで基板２７００、機械的ストップ２７１０、電極２７２０および下部ポスト部分２７３０上に導入される。犠牲材料２７４０は、アモルファスカーボン、ポリアリーレン、ポリアリーレンエーテル（これはＳＩＬＫと呼ばれる）、ハイドロジェンシルセスキオキサン（ＨＳＱ）を含み得る。
【０１０６】
犠牲材料２７４０の層は、図２７Ｃに示されるように、次いで凹み部２７５０を形成するようにエッチングされ、下部ポスト部分２７３０の上部表面をさらす。犠牲材料は、硬化される。
【０１０７】
カンチレバー層２７６０は、図２７Ｄに示されるように、次いで犠牲材料２７４０上、および下部ポスト部分２７３０上の凹み部２７５０に堆積される。カンチレバー層２７６０は、導体材料（例えば、金属、ドープシリコンなど）から構成され得る。オプションとして、カンチレバー層は、平坦化される。カンチレバー層２７６０は、図２７Ｅに示されるように、次いでエリア２７７０においてエッチングされ、犠牲材料２７４０の上部表面をさらす。
【０１０８】
犠牲材料２７４５の第２の層が、図２７Ｆに示されるように、次いでカンチレバー層２７６０および先に導入された犠牲材料２７４０上に導入される。犠牲材料２７４５は硬化される。犠牲材料２７４５は、カンチレバー層２７６０の中間部分および下部ポスト部分２７３０上の上部表面のエリアをさらすようにエッチングされる。導体材料は、図２７Ｈに示されるように、次いで、上部ポスト部分２７３５および上部カンチレバー部分２７６５を形成するように、エッチングされたエリアの上に堆積される。上部ポスト部分２７３５および上部カンチレバー部分２７６５は平坦化され得る。
【０１０９】
犠牲材料２７４０および２７４５が引き続き除去され、図２７Ｉに示されるように、カンチレバー層２７６０および上部カンチレバー部分２７６５を含むカンチレバー２７６６を形成する。カンチレバー層２７６０は、カンチレバーヒンジ部分２７６１とカンチレバー先端部分２７６２とを含む。カンチレバーヒンジ部分２７６１は、図２８に示されるように、カンチレバー２７６６を上部ポスト部分２７３５と接続し、カンチレバー２７６６が容易に基板２７００の方に偏向することを可能にする。カンチレバー先端部分２７６２は、機械的ストップ２７１０と接触し、カンチレバー２７６６の偏向を停止し得る。
【０１１０】
犠牲材料２７４０および２７４５の除去は、ドライプロセス（例えば、等方性プラズマエッチング、マイクロ波プラズマまたは活性ガス蒸気）を用いて行われ得る。犠牲材料２７４０がアモルファスカーボンである場合には、アモルファスカーボンの除去が制御されることにより、カーボン層２７１５ａおよび２７１５ｂが保持され得、機械的ストップ２７１０の上部表面上およびカンチレバー層２７６０の下部表面上に形成され得る。除去ステップに対するプロセッシングパラメータは、接触表面上のカーボン層の厚さが、カンチレバーの動作の間に、カンチレバー層２７６０と機械的ストップ２７１０との間のスティクションを防ぐために十分であるように最適化され得る（図２８に示される）。
【０１１１】
犠牲材料２７４０のアモルファスカーボンの除去は、ウェーハを、Ｏ２、ＣＦ４およびＨ２Ｏガスの混合物における２０００ワットの無線波またはマイクロ波プラズマに、約２５０℃でさらすことによって、達成され得る。ガス圧は、全圧で約２ｔｏｒｒに制御される。除去ステップは、約５分より短くなるように制御され、カンチレバー層２７６０の下部表面上および機械的ストップ２７１０の上部表面に保持されることを確実にし得る。カーボン層２７１５ａおよび２７１５ｂの厚さは、０．３ナノメートルよりも厚くなるように、または１．０ナノメートルよりも厚くなるように制御され得る。カーボン層２７１５ａおよび２７１５ｂは、１つ以上の炭素原子の層を含み得る。
【０１１２】
一部の実施形態において、犠牲材料２７４０および２７４５は、ポリアリーレン、ポリアリーレンエーテル（これはＳＩＬＫと呼ばれ得る）、ハイドロジェンシルセスキオキサン（ＨＳＱ）およびアモルファスカーボン以外の材料を含み得る。ポリアリーレン、ポリアリーレンエーテルおよびハイドロジェンシルセスキオキサンは、表面上にスピンコートされ得る。犠牲材料２７４０および２７４５は、引き続く構築の前に効果され得る。ＳＩＬＫまたはＨＳＱは、ＵＶ照射によって、およびオプションとして熱およびプラズマ処理によって硬化され得る。カンチレバー層２７６６が形成された後で、犠牲材料２７４０および２７４５は、カンチレバー層２７６０の下で、ドライプロセス（例えば、等方性プラズマエッチング、マイクロ波プラズマまたは活性ガス蒸気）において除去され得る。
【０１１３】
非カーボンベースの犠牲材料の除去後に、カーボン材料が等方性に堆積され得る。カーボン材料は、ＣＶＤによって堆積され得、カーボン層２７１５ａおよび２７１５ｂを、それぞれ機械的ストップ２７１０の上部表面上およびカンチレバー層２７６０の下部表面上に形成する。堆積されたカーボンは、非晶状態または多結晶状態に存在し得る。堆積したカーボン材料の量は、カーボン層２７１５ａおよび２７１５ｂが、カンチレバー層２７６０と機械的ストップ２７１０との間のスティクションを防ぐために十分厚い。カーボン層２７１５ａおよび２７１５ｂは、各々１つ以上の炭素原子の単層を含み得る。例えば、カーボン層２７１５ａおよび２７１５ｂは、０．３ナノメートル以上の厚さまたは０．５ナノメートル以上の厚さであるように制御され得る。
【０１１４】
開示された犠牲材料の利点は、それらがドライプロセスにおける等方性エッチングによって、除去され得ることである。ドライ除去プロセスは、従来の犠牲材料を洗浄する際にウェットプロセスよりも簡単である。等方性エッチングは、上部構造層（例えば、カンチレバー）の下に配置される開示された犠牲材料の便利な除去を可能にし、このことはドライ非等方性エッチングプロセスによっては容易に達成され得ない。アモルファスカーボンに基づく犠牲材料の別の利点は、それが従来のＣＭＯＳプロセスによって堆積され、除去され得ることである。さらに、アモルファスカーボンを犠牲材料として用いる別の利点は、アモルファスカーボンが高い炭素純度を維持し、カーボンが通常はほとんどのマイクロデバイスを汚染しないことである。
【０１１５】
図２８は、作動された状態におけるカンチレバー２７６６を示す。基板２７００内の電極２８１０は、カンチレバー層２７６０の電位を、上部ポスト部分２７３５および下部ポスト部分２７３０内の導電性材料を介して制御し得る。上部ポスト部分２７３５および下部ポスト部分２７３０は、カンチレバー２７６０をサポートするだけでなく、カンチレバー２７６０と機械的ストップ２７１０との間に適切なスペースも提供し、適切な偏向角を規定する。
【０１１６】
機械的ストップ２７１０はまた、同一の電位において制御される。例えば、正の１０Ｖパルスは、カンチレバー層２７６０および機械的ストップ２７１０に印加され得る。−１０Ｖ電圧パルスは電極２８２０を介して電極２７２０に印加され得る。カンチレバー層２７６０と機械的ストップ２７１０との間の静電電位差は、引力を生成し、カンチレバー２７６６を下側に曲げて偏向する。カンチレバー２７６６は、より薄いカンチレバーヒンジ部分２７６１において曲げられ得るが、上部カンチレバー部分２７６５、上部カンチレバー部分２７６５の下のカンチレバーの部分２７６０において、実質的に正常なままである。
【０１１７】
カンチレバー先端部分２７６２の下部表面および機械的ストップ２７１０の上部表面が互いに接触するような場合には、すなわち、カーボン層２７１５ａおよび２７１５ｂが互いに接触する場合には、カンチレバーの移動は、機械的なストップ２７１０によって停止され得る。カンチレバー先端部分２７６２は、機械的なストップ２７１０によって及ぼされる上向きの力の下で機械的な歪みに供され得る。歪みは、弾性エネルギーを格納し得、該弾性エネルギーは、解放され得、かつカンチレバー２７６６上の静電引力が除去される場合に、カンチレバー２７６６に弾き返させ得る。カーボン層２７１５ａおよび２７１５ｂの存在は、インタフェースにおける接着を減少させ得、このことはカンチレバー層２７６０と機械的ストップ２７１０との間のスティクションを防ぎ、カンチレバー２７６６がその正常な位置に復元されることを保証する。
【０１１８】
複数の実施形態が示され、記載されたが、範囲および精神から逸脱することなしに、形式および詳細における様々な変化が、この中でなされ得ることが当業者によって理解される。本開示された犠牲材料は、上記の実施例に加えて多くの他のタイプのマイクロデバイスに適用され得る。例えば、本開示された犠牲材料および本方法は、マイクロ機械デバイス、マイクロ電気機械デバイス（ＭＥＭＳ）、マイクロ流体デバイス、マイクロセンサ、マイクロアクチュエータ、マイクロディスプレイデバイス、プリントデバイスおよび光学導波管を形成するために使用され得る。本開示される犠牲材料および本方法は、一般的に、空洞、凹み部、マイクロブリッジ、マイクロトンネルまたはオーバーハンギングマイクロ構造（例えば、カンチレバー）を含むマイクロデバイスの製造に適している。開示される犠牲材料および方法は、電子回路を含む基板上にこのようなマイクロデバイスを製造するために有利に適用され得る。さらに、開示される犠牲材料および方法は、高いプロセッシングが必要とされる電子回路を含む基板上のマイクロデバイスを製造するために特に適切である。
【図面の簡単な説明】
【０１１９】
【図１ａ】図１ａは、ミラープレートが「オン」位置にある場合のマイクロミラーの断面図を図示する。
【図１ｂ】図１ｂは、ミラープレートが「オフ」位置にある場合のマイクロミラーの断面図を図示する。
【図２】図２は、長方形形状のミラープレートのアレイの斜視図である。
【図３】図３は、図２のミラープレートに対する制御回路網基板の一部のトップを示す斜視図である。
【図４】図４は、曲線の辺縁を有するミラープレートのアレイを示す斜視図である。
【図５】図５は、図４におけるミラープレートに対する制御回路網基板の一部のトップを示す斜視図である。
【図６】図６は、曲線の前縁および後縁を有するミラープレートの拡大した背面図である。
【図７】図７は、ミラープレートの下部の空洞の下でねじれたヒンジとそれらのサポートポストを示す斜視底面図である。
【図８】図８は、一方向に１５°回転させた際のミラープレートのねじれたヒンジの周囲の最小の空間を図示する。
【図９】図９は、開示された抗スティクション材料を有するマイクロミラーベースの空間光変調器に対する製造プロセスフロー図である。
【図１０】図１０〜図１３は、複数のサポートフレームおよびアドレッシング回路網内のメモリセルに接続された第１のレベルの電極を製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１１】図１０〜図１３は、複数のサポートフレームおよびアドレッシング回路網内のメモリセルに接続された第１のレベルの電極を製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１２】図１０〜図１３は、複数のサポートフレームおよびアドレッシング回路網内のメモリセルに接続された第１のレベルの電極を製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１３】図１０〜図１３は、複数のサポートフレームおよびアドレッシング回路網内のメモリセルに接続された第１のレベルの電極を製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１４】図１４〜図１７は、制御基板の表面上に複数のサポートポスト、第２のレベルの電極およびランディングストップを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１５】図１４〜図１７は、制御基板の表面上に複数のサポートポスト、第２のレベルの電極およびランディングストップを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１６】図１４〜図１７は、制御基板の表面上に複数のサポートポスト、第２のレベルの電極およびランディングストップを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１７】図１４〜図１７は、制御基板の表面上に複数のサポートポスト、第２のレベルの電極およびランディングストップを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１８】図１８〜図２０は、複数のねじれたヒンジおよびサポートフレーム上のサポートを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１９】図１８〜図２０は、複数のねじれたヒンジおよびサポートフレーム上のサポートを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２０】図１８〜図２０は、複数のねじれたヒンジおよびサポートフレーム上のサポートを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２１】図２１〜図２３は、複数の隠されたヒンジを有するミラープレートを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２２】図２１〜図２３は、複数の隠されたヒンジを有するミラープレートを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２３】図２１〜図２３は、複数の隠されたヒンジを有するミラープレートを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２４】図２４〜図２６は、反射ミラーを形成し、マイクロミラーアレイの個別のミラープレートを解放するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２５】図２４〜図２６は、反射ミラーを形成し、マイクロミラーアレイの個別のミラープレートを解放するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２６】図２４〜図２６は、反射ミラーを形成し、マイクロミラーアレイの個別のミラープレートを解放するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２７Ａ】図２７Ａは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｂ】図２７Ｂは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｃ】図２７Ｃは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｄ】図２７Ｄは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｅ】図２７Ｅは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｆ】図２７Ｆは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｇ】図２７Ｇは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｈ】図２７Ｈは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｉ】図２７Ｉは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２８】図２８は、作動位置におけるカンチレバーを示す。
【符号の説明】
【０１２０】
１０２ ミラープレート
１０３ａ トップ層
１０３ｂ 中間層
１０３ｃ ボトム層
１０５ ヒンジサポートポスト
１０６ ヒンジ
２０２ ヒンジサポートフレーム
２２１ａ、２２１ｂ ステップ電極
２２２ａ、２２２ｂ ランディングストップ
３００ 制御基板
３０３ バイアス電極
４００ 空間光変調器
４０１ 照明源
４０２ 光吸収器
４０３ 投影瞳孔
４１１ 入射光
【技術分野】
【０００１】
本開示は、マイクロ構造およびマイクロデバイスの製造に関する。
【背景技術】
【０００２】
マイクロデバイスは、しばしば、動作の間に互いに接触し得るコンポーネントを含む。例えば、基板上に構築されたマイクロミラーは、静電気力によってチルトされ得るチルト可能なミラープレートを含み得る。ミラープレートは、マイクロミラープレートが、入射光をディスプレイデバイスに方向付ける「オン」位置までチルトし得、マイクロミラープレートが入射光をディスプレイデバイスから離れるように方向付ける「オフ」位置までチルトし得る。ミラープレートは、「オン」または「オフ」位置の機械的ストップによって停止されることにより、ミラープレートの配向が、これら２つの位置において正確に規定され得る。マイクロミラーが適切に機能するために、ミラープレートは、いかなる遅延なしに、「オン」または「オフ」位置の間で、敏速に変化することが可能でなければならない。例えば、「オン」位置において機械的ストップと接触するミラープレートは、ミラープレートを「オフ」位置に向けチルトするために適切な静電気力がミラープレートに印加された際に、瞬時に機械的ストップから分離することが可能でなければならない。
【発明の開示】
【課題を解決するための手段】
【０００３】
１つの全体的な局面において、本発明は、マイクロ構造を製造する方法に関する。該方法は、基板上に第１の構造部分を形成することと；該第１の構造部分の上に犠牲材料を配置することと；該犠牲材料および該基板上に第１の構造材料の層を堆積させることと；該犠牲材料の少なくとも一部を除去し、該第１の構造材料の層に第２の構造部分を形成することであって、該第２の構造部分は、該基板に接続され、かつ該第２の構造部分が、該第１の構造部分から分離される第１の位置と、該第２の構造部分が、該第１の構造部分と接触する第２の位置との間を移動可能である、ことと；該第２の構造部分の表面および該第１の構造部分の表面のうちの少なくとも１つの上にカーボン層を形成し、該第２の構造部分と該第１の構造部分との間のスティクションを防ぐこととを含む。
【０００４】
別の全体的な局面において、本発明は、チルト可能なマイクロミラープレートを製造する方法に関する。該方法は、基板上にポストを形成することと；該基板上に突起を形成することと；該基板上に犠牲材料を配置することと；該犠牲材料上に構造材料の１つ以上の層を堆積させることと；該犠牲材料の少なくとも一部を除去し、該ポストと接続するチルト可能なマイクロミラープレートを形成することであって、該チルト可能なマイクロミラープレートは、該チルト可能なマイクロミラープレートが第１の構造部分から分離される第１の位置と、該チルト可能なマイクロミラープレートが該基板上の突起に接触する第２の位置との間を移動可能である、ことと；該マイクロミラープレートの表面および該突起の表面のうちの少なくとも１つの上にカーボン層を形成し、該マイクロミラープレートと該基板上の該突起との間のスティクションを防ぐこととを含む。
【０００５】
別の全体的な局面において、本発明は、基板上のランディングストップと；該基板上のポストと；該ポストと接続するミラープレートであって、該ミラープレートは、該ミラープレートが該ランディングストップから分離される第１の位置と、該ミラープレートが該ランディングストップと接触する第２の位置との間を移動可能である、ミラープレートと；該基板上の該マイクロミラープレートと該ランディングストップとの間のスティクションを防ぐための該ミラープレートの表面上または該ランディングストップの表面上のカーボン層とを含むマイクロ構造に関する。
【０００６】
別の全体的な局面において、本発明は、第１の表面を有する第１の静止したコンポーネントと；第２の表面を有する第２の移動可能なコンポーネントであって、該第２のコンポーネントは移動することによって、該第２の表面を該第１の表面に接触させるように構成されている、第２のコンポーネントと；該第１のコンポーネントと該第２のコンポーネントとの間のスティクションを防ぐための該第１の表面および該第２の表面のうちの少なくとも１つの上にカーボン層とを含むマイクロデバイスに関する。
【０００７】
システムのインプリメンテーションは、以下のうちの１つ以上を含み得る。カーボン層を形成するステップは、ＣＶＤによって該第２の構造部分の表面または該第１の構造部分の表面上にカーボンを堆積させることを含み得る。カーボン層は、０．３ナノメートルよりも厚くあり得る。カーボン層は、１．０ナノメートルよりも厚くあり得る。犠牲材料は、アモルファスカーボンを含み得る。カーボン層は、該犠牲材料の一部を除去するステップにおいて除去されないアモルファスカーボンを含み得る。犠牲材料を配置するステップは、該第１の構造部分上に、ＣＶＤまたはＰＥＣＶＤによって、カーボンを堆積させることを含み得る。方法は、該犠牲材料上に該第１の構造材料の層を堆積させる前に、該犠牲材料を平坦化することをさらに含み得る。方法は、該第１の構造材料の層上にマスクを形成することと；マスクによって覆われない該第１の構造材料を選択的に除去し、該第１の構造材料の層に開口部を形成することと；該開口部を介してエッチング液を適用し、犠牲材料を除去することとをさらに含み得る。該第２の構造部分の少なくとも一部は導電性であり得る。第２の構造部分は、基板上の電極または第２の構造部分の該導電性部分に印加された１つ以上の電圧信号に応答して、第１の位置と第２の位置との間で移動するように構成され得る。第２の構造部分の下部表面は、第１の構造部分の上部表面に第２の位置において接触するように構成され得、該カーボン層は該第２の構造部分の下部表面上または該第１の構造部分の上部表面上に形成される。第１の構造部分および第２の構造部分のうちの少なくとも１つは、チタン、タンタル、タングステン、モリブデン、合金、アルミニウム、アルミニウムシリコン合金、シリコン、アモルファスシリコン、ポリシリコン、シリサイド化合物およびこれらの組み合わせからなるグループから選択される材料を含み得る。第２の構造部分は、チルト可能なミラープレートと該チルト可能なミラープレートをサポートするポストとを含み得る。
【０００８】
インプリメンテーションは以下の利点のうちの１つ以上を含み得る。本開示された方法およびシステムは、マイクロデバイス内に隠された接触エリア上の抗スティクション材料を提供するために有用であり得る。例えば、チルト可能なミラープレートと基板上のランディングストップとの間の接触表面は、ミラープレートの下に隠され得る。接触表面は、しばしばデバイス製造の最終的な段階で形成される。本開示される方法およびシステムは、抗スティクション材料が、製造プロセスの一部として接触表面に適用されることを可能にする。本開示された方法およびシステムは、抗スティクション材料が、ミラープレートの下に隠された接触表面上に等方的に堆積することを可能にする。
【０００９】
本明細書は、アモルファスカーボンが、標準的な半導体プロセスによって、犠牲材料として、堆積し得、かつ除去され得ることを開示する。アモルファスカーボンは、化学蒸着（ＣＶＤ）またはプラズマ化学蒸着（ＰＥＣＶＤ）によって堆積し得る。アモルファスカーボンは、ドライプロセス（例えば、等方性プラズマエッチング、マイクロ波または活性ガス蒸気）によって除去され得る。除去することは、一般的な半導体コンポーネント（例えば、シリコンおよび二酸化ケイ素）に関しては非常に選択的である。アモルファスカーボンの除去はまた、アモルファスカーボンの層がマイクロデバイス内の移動可能なコンポーネントの接触表面上に維持され得、移動可能なコンポーネント間のスティクションを防ぐように制御され得る。
【００１０】
本開示されるシステムおよび方法の別の利点の可能性は、抗スティクション材料が、マイクロデバイスが製造された後に複数のマイクロデバイスに適用され得ることである。カーボンベースの抗スティクション材料は、ＣＶＤによって、マイクロ構造の下に隠された接触表面上に等方的に堆積し得る。例えば、カーボンはＣＶＤによって、ミラープレートの下部表面上およびランディングストップの上部表面上に、複数のマイクロミラーが半導体ウェーハ上に製造された後で、等方的に堆積し得る。
【００１１】
本発明は、複数の実施形態を参照して特に示され、記載されているが、当業者によって、形式および詳細において様々な変更が、本発明の精神および範囲から逸脱することなしに、本発明においてなされることが理解される。
【００１２】
本発明は、さらに以下の手段を提供する。
【００１３】
（項目１）
マイクロ構造を製造する方法であって、
基板上に第１の構造部分を形成することと、
該第１の構造部分上に犠牲材料を配置することと、
該犠牲材料および該基板上に第１の構造材料の層を堆積させることと、
該犠牲材料の少なくとも一部を除去して、第２の構造部分を該第１の構造材料の層に形成することであって、該第２の構造部分は、該基板に接続され、該第２の構造部分が該第１の構造部分から分離される第１の位置と、該第２の構造部分が該第１の構造部分と接触する第２の位置との間で移動可能である、ことと、
該第２の構造部分の表面および該第１の構造部分の表面のうちの少なくとも１つにカーボン層を形成することによって、該第２の構造部分と該第１の構造部分との間のスティクションを減少させることと
を包含する、方法。
【００１４】
（項目２）
上記カーボン層を形成するステップは、ＣＶＤによって、上記第２の構造部分の上記表面上または上記第１の構造部分の上記表面上にカーボンを堆積させることを包含する、項目１に記載の方法。
【００１５】
（項目３）
上記カーボン層は、０．３ナノメートルよりも厚い、項目１に記載の方法。
【００１６】
（項目４）
上記カーボン層は、１．０ナノメートルよりも厚い、項目３に記載の方法。
【００１７】
（項目５）
上記犠牲材料は、アモルファスカーボンを備えている、項目１に記載の方法。
【００１８】
（項目６）
上記カーボン層は、上記犠牲材料の一部を除去する上記ステップにおいて除去されないアモルファスカーボンを備えている、項目５に記載の方法。
【００１９】
（項目７）
上記犠牲材料を配置する上記ステップは、ＣＶＤまたはＰＥＣＶＤによって、上記第１の構造部分上にカーボンを堆積させることを包含する、項目５に記載の方法。
【００２０】
（項目８）
上記犠牲材料の一部分を除去する上記ステップは、該犠牲材料の本質的に全てを除去することを包含する、項目１に記載の方法。
【００２１】
（項目９）
カーボン層を形成する上記ステップは、上記除去するステップの後に、上記第２の構造部分の上記表面または上記第１の構造部分の上記表面のうちの少なくとも１つに、カーボンを堆積させることを包含する、項目８に記載の方法。
【００２２】
（項目１０）
上記犠牲層は、ポリアリーレン、ポリアリーレンエーテルおよびハイドロジェンシルセスキオキサンからなるグループから選択された材料を備えている、項目８に記載の方法。
【００２３】
（項目１１）
上記カーボン層は、アモルファス構造を備えているか、または多結晶相である、項目１に記載の方法。
【００２４】
（項目１２）
上記犠牲材料上に上記第１の構造材料の上記層を堆積させる前に、該犠牲材料を平坦化することをさらに包含する、項目１に記載の方法。
【００２５】
（項目１３）
上記第１の構造材料の上記層にマスクを形成することと、
該マスクによって覆われない上記第１の構造材料を選択的に除去して、該第１の構造材料の上記層に開口部を形成することと、
該開口部を介して、エッチング液を適用し、上記犠牲材料を除去することと
をさらに包含する、項目１に記載の方法。
【００２６】
（項目１４）
上記第２の構造部分の少なくとも一部は導電性である、項目１に記載の方法。
【００２７】
（項目１５）
上記第２の構造部分の下部表面は、上記第１の構造部分の上部表面に、上記第２の位置において接触するように構成され、上記カーボン層は、該第２の構造部分の該下部表面または該第１の構造部分の該上部表面上に形成される、項目１に記載の方法。
【００２８】
（項目１６）
上記第１の構造部分および上記第２の構造部分のうちの少なくとも１つが、チタン、タンタル、タングステン、モリブデン、アルミニウム、アルミニウムシリコン合金、シリコン、アモルファスシリコン、ポリシリコン、シリサイド化合物およびこれらの組み合わせからなるグループから選択された材料を備えている、項目１に記載の方法。
【００２９】
（項目１７）
上記第２の構造部分は、チルト可能なミラープレートおよび該チルト可能なミラープレートをサポートするポストを備えている、項目１に記載の方法。
【００３０】
（項目１８）
上記形成するステップは、上記第２の構造部分の表面上にカーボン層を形成することを包含する、項目１に記載の方法。
【００３１】
（項目１９）
上記形成するステップは、上記第１の構造部分の表面上にカーボン層を形成することを包含する、項目１に記載の方法。
【００３２】
（項目２０）
上記基板はその上にポストを有し、
第１の構造部分を形成することは、該基板上に突起を形成し、
上記犠牲材料の少なくとも１つを除去することは、該ポストと接続するチルト可能なマイクロミラープレートを形成し、該チルト可能なマイクロミラープレートは、該チルト可能なマイクロミラープレートが該突起から分離される第１の位置と、該チルト可能なマイクロミラープレートが該基板上の該突起と接触する第２の位置との間で移動可能である、
項目１に記載の方法。
【００３３】
（項目２１）
上記カーボン層は、０．３ナノメートルよりも厚い、項目２０に記載の方法。
【００３４】
（項目２２）
上記カーボン層は、１．０ナノメートルよりも厚い、項目２１に記載の方法。
【００３５】
（項目２３）
上記犠牲材料は、アモルファスカーボンを備えている、項目２０に記載の方法。
【００３６】
（項目２４）
上記基板上の上記突起は、上記第２の位置において、上記チルト可能なマイクロミラープレートの上記下部表面に接触するように構成されているチップを含む、項目２０に記載の方法。
【００３７】
（項目２５）
上記犠牲材料上の構造材料の上記１つ以上の層を堆積させることは、
導電性材料を堆積させ、上記チルト可能なマイクロミラープレートの下部層を形成するステップと、
該下部層上に構造材料を堆積させ、該チルト可能なマイクロミラープレートに対する中間層を形成するステップと、
該中間層上に反射性材料を堆積させ、該チルト可能なマイクロミラープレートの上部層を形成するステップと
を包含する、項目２０に記載の方法。
【００３８】
（項目２６）
基板上の静止した第１のコンポーネントであって、該第１のコンポーネントは、第１の表面を有する、第１のコンポーネントと、
第２の表面を有する移動可能な第２のコンポーネントであって、該第２のコンポーネントは、該第１の表面と接触するように移動するように構成されている、第２のコンポーネントと、
該第１のコンポーネントと該第２のコンポーネントとの間のスティクションを減少させるための該第１の表面および該第２の表面のうちの少なくとも１つの上のカーボン層と
を備えている、マイクロデバイス。
【００３９】
（項目２７）
上記第２のコンポーネントは、電圧信号に応答して移動するように構成されている、項目２６に記載のマイクロデバイス。
【００４０】
（項目２８）
上記カーボン層は、０．３ナノメートルよりも厚い、項目２６に記載のマイクロデバイス。
【００４１】
（項目２９）
上記カーボン層は、１．０ナノメートルよりも厚い、項目２８に記載のマイクロデバイス。
【００４２】
（項目３０）
上記第２のコンポーネントは、チタン、タンタル、タングステン、モリブデン、アルミニウム、アルミニウムシリコン合金、シリコン、アモルファスシリコン、ポリシリコン、シリサイド化合物およびこれらの組み合わせからなるグループから選択される、項目２６に記載のマイクロデバイス。
【００４３】
（項目３１）
上記第１のコンポーネントはランディングストップであり、
ポストは上記基板上にあり、
偏向可能な部材は、該ポストと接続し、
上記第２のコンポーネントは、該偏向可能な部材と接続し、該第２のコンポーネントは、該コンポーネントが該ランディングストップから分離される第１の位置と該コンポーネントが該ランディングストップと接触する第２の位置との間で移動可能であり、
上記カーボン層は、該第２のコンポーネントの表面または該ランディングストップの表面のうちの少なくとも１つの上にあり、該基板上の該コンポーネントと該ランディングストップとの間のスティクションを減少させる、
項目２６に記載のマイクロデバイス。
【００４４】
（項目３２）
上記第２のコンポーネントは、反射表面を備えている、項目３１に記載のマイクロデバイス。
【００４５】
（項目３３）
上記第２のコンポーネントは、上記ランディングストップに接触するように構成された偏向可能なチップを備えており、上記カーボン層は、該偏向可能なチップの表面上に形成される、項目３１に記載のマイクロデバイス。
【００４６】
（項目３４）
上記基板上に電極をさらに備え、上記コンポーネントの少なくとも一部は導電性である、項目３１に記載のマイクロデバイス。
【００４７】
（項目３５）
上記コンポーネントは、上記電極または上記コンポーネントの上記導電性部分のうちの少なくとも１つに印加された１つ以上の電圧信号に応答して、上記第１の位置と上記第２の位置との間を移動するように構成されている、項目３４に記載のマイクロデバイス。
【００４８】
（項目３６）
上記コンポーネントの下部表面は、上記第２の位置において上記ランディングストップの上部表面と接触するように構成され、上記カーボン層は、該コンポーネントの該下部表面または該ランディングストップの該上部表面上に形成される、項目３１に記載のマイクロデバイス。
【００４９】
（摘要）
マイクロ構造を製造するための方法であって、第１の構造部分を基板上に形成することと、犠牲材料を該第１の構造部分の上に配置することと、第１の構造材料の層を該犠牲材料および該基板の上に堆積させることと、該犠牲材料の少なくとも一部を除去し、該第１の構造材料の該層に第２の構造部分を形成することと、カーボン層を該第２の構造部分の表面上または該第１の構造部分の表面上に形成し、該第２の構造部分と該第１の構造部分との間のスティクションを防ぐこととを含む。該第２の構造部分は該基板に接続され、該第２の構造部分が該第１の構造部分から分離される第１の位置と該第２の構造部分が該第１の構造部分に接触する第２の位置との間で移動可能である。
【発明を実施するための最良の形態】
【００５０】
一実施例において、本開示される材料および方法が、マイクロミラーアレイに基づく空間光変調器（ＳＬＭ）の製造によって図示される。マイクロミラーアレイは、典型的にセルのアレイを含み、これらの各々は軸のまわりでチルトされ得るマイクロミラープレートを含み、さらにマイクロミラープレートをチルトする静電気力を生成するための回路網を含む。動作のデジタルモードにおいて、マイクロミラープレートが、チルトされ得、２つの位置のうちの１つに留まる。「オン」位置において、マイクロミラープレートは、入射光をディスプレイ画像内の１つの指定された画素を形成するように方向付ける。「オフ」位置において、マイクロミラープレートは、入射光をディスプレイ画像から離れるように方向付ける。
【００５１】
セルは、「オン」位置および「オフ」位置において、マイクロミラープレートを機械的に停止するための構造を含み得る。これらの構造は、本明細書において機械的ストップと呼ぶ。ＳＬＭは、選択された組み合わせのマイクロミラーをチルトすることによって動作し、ディスプレイ画像に適切な画像画素を形成するように光を投影する。ビデオアプリケーションは、典型的に高周波数のリフレッシュ速度を要求する。ＳＬＭにおいて、画像フレームのリフレッシングの各例は、全てのマイクロミラーまたは多くのマイクロミラーを新しい配向にチルトすることを含み得る。素早いミラーのチルト動作を提供することは、結果として、多くのＳＬＭベースのディスプレイデバイスに対して非常に重大である。
【００５２】
図１ａは、マイクロミラープレートが「オン」位置にある場合の空間光変調器４００の一部の断面図を示す。照明源４０１からの入射光４１１は、入射角θｉで向けられ、角度θｏで反射光４１２として反射され、投影瞳孔４０３を介して画面（図示されない）に向かう。図１ｂは、マイクロミラープレートがヒンジ１０６のもう一方のサイドの下の別の電極に向けて回転する場合の空間光変調器の同一部分の断面図を示す。同一の入射光４１１が、図１ａよりもかなり大きい角度θｉおよびθｏで反射光４１２を形成するように反射される。偏向された光４１２の偏向角は、ミラープレート１０２の寸法、ならびにミラープレート１０２の下部表面と、バネのようなランディングストップ２２２ａおよび２２２ｂとの間の間隔によって、予め決定される。偏向された光４１２は、光吸収器４０２に向かって出て行く。
【００５３】
図１ａおよび図１ｂを参照して、ＳＬＭ４００は、３つの主要な部分を含む。該部分とは、制御回路網を含むボトム部分と、複数のステップ電極、ランディングストップおよびヒンジサポートポストを含む中間部分と、隠されたねじれたヒンジおよび空洞を有する複数のミラープレートを含む上部層とである。
【００５４】
ボトム部分は、アドレッシング回路網を有する制御基板３００を、ＳＬＭ４００内のミラープレートの動作を選択的に制御するために含む。アドレッシング回路網は、メモリセルのアレイを含み、信号を通信するためのワードライン／ビットライン相互接続を含む。シリコンウェーハ基板上の電気的アドレッシング回路網は、標準のＣＭＯＳ技術を用いて製造され得、低密度のメモリアレイに似ている。
【００５５】
高いコントラストのＳＬＭ４００の中間部分は、ステップ電極２２１ａおよび２２１ｂと、ランディングストップ２２２ａおよび２２２ｂと、ヒンジサポートポスト１０５と、ヒンジサポートフレーム２０２とを含む。マルチレベルのステップ電極２２１ａおよび２２１ｂは、角度のクロスオーバートランジションまたは回転の間に静電トルクの静電結合効率を向上させるように設計されている。ヒンジ１０６のエリア近くのステップ電極２２１ａおよび２２１ｂの表面を上昇させることによって、ミラープレート１０２と電極２２１ａおよび２２１ｂとの間のギャップまたは間隔が、効率良く狭められる。静電引力は、ミラープレートと電極との間の距離の二乗に反比例するので、この効果は、ミラープレートがそのランディング位置にまでチルトされた場合に明らかになる。アナログモードにおける動作の場合には、非常に効率良い静電結合が、空間光変調器における個別のマイクロミラープレートのチルト角度のより正確でかつ安定した制御を可能にする。デジタルモードにおいては、ＳＬＭは、動作するために、アドレッシング回路網におけるかなり低い駆動電圧電位を要する。ステップ電極２２１ａおよび２２１ｂの第１のレベルと第２のレベルとの間の高さの差は、第１のレベルの電極とミラープレートとの間のギャップの相対的な高さに依存して、０．２マイクロメートルから３マイクロメートルまで変化し得る。
【００５６】
制御基板のトップ表面において、１組の静止したランディングストップ２２２ａおよび２２２ｂが、製造を単純化するためにステップ電極２２１ａおよび２２１ｂの第２のレベルの高さと同一の高さを有するように設計される。他の高さも選択され得る。ランディングストップ２２２ａおよび２２２ｂは、各回転において着地するために、ミラープレートに穏やかな機械的な接地を提供する。さらに、ランディングストップ２２２ａおよび２２２ｂは、予め決定された角度で正確にミラーを停止する。制御基板の表面上に静止したランディングストップ２２２ａおよび２２２ｂを追加することは、動作のロボティクスを強化し、デバイスの信頼性を引き延ばす。さらに、ランディングストップ２２２ａおよび２２２ｂは、ミラープレート１０２とそのランディングストップ２２２ａおよび２２２ｂとの間の間隔を緩める。一部の実施形態において、ミラーの回転を開始するために、鋭い両極性パルス電圧Ｖｂが、バイアス電極３０３に印加され、バイアス電極３０３は、典型的に、ミラープレートのヒンジ１０６およびヒンジサポートポスト１０５を介して各ミラープレート１０２に接続される。両極性バイアスＶｂによって確立された電圧電位が、ヒンジ１０６の両側の静電気力を強化する。この強化は、ランディングストップ２２２ａおよび２２２ｂとヒンジ１０６のいずれかの側にあるミラープレート１０２との間の間隔における大きな差に起因して、ランディング位置において２つの側で等しくない。ミラープレート１０２のボトム層１０３ｃ上のバイアス電圧Ｖｂの増加は、どちらの方向にミラープレート１０２が回転するかにほとんど影響は与えないが、ミラープレート１０２全体の静電気力Ｆの鋭い増加は、電気機械的運動エネルギーを、変形されたヒンジ１０６および変形されたランディングストップ２２２ａおよび２２２ｂに格納される弾性歪みエネルギーに変換することによって、動的励起を提供する。両極性パルスが共通のバイアスＶｂから解放された後で、変形されたランディングストップ２２２ａまたは２２２ｂの弾性歪みエネルギーは、それがランディングストップ２２２ａまたは２２２ｂを弾いて跳ね返す際にミラープレートの運動エネルギーに変換される。静止した状態に向かうこのミラープレートの摂動は、かなり小さなアドレッシング電圧電位Ｖａが、ミラープレート１０２を、一方の位置から他方の位置まで回転させることを可能にする。
【００５７】
制御基板３００の表面上のヒンジサポートフレーム２０２は、複数の組のヒンジサポートポスト１０５の機械的安定性を強化し、局地的に静電ポテンシャルを保持するように設計される。単純化の目的で、ヒンジサポートフレーム２０２の高さは、ステップ電極２２１ａおよび２２１ｂの第１のレベルと同一の高さであるように設計される。ミラープレート１０２の固定されたサイズを用いて、１組のヒンジサポートポスト１０５の高さが、各マイクロミラーの最大の偏向角θを部分的に決定する。
【００５８】
ＳＬＭ４００の上部は、マイクロミラーのアレイを含み、それぞれが、上部表面上に平坦な光学的に反射する層１０３ａを有し、ミラープレート１０２の下部の空洞の下に１組のヒンジ１０６を有して含む。ミラープレート１０２の１組のヒンジ１０６は、ミラープレート１０２の一部であるように製造され、反射性表面の下の最小距離が保たれることにより、予め決定された角度回転に対するギャップのみが可能である。１組のヒンジ１０６によって規定された回転軸から上部の反射性表面１０３ａまでの距離を最小にすることによって、空間光変調器は、回転の間に各ミラープレートの水平方向の変位を効率的に大いに低減させる。一部のインプリメンテーションにおいて、ＳＬＭのアレイにおける隣接するミラープレート間のギャップは、０．２マイクロメートル未満まで減少され、高い活性反射エリアのフィルレシオ（ｆｉｌｌ−ｒａｔｉｏ）を達成する。
【００５９】
ＳＬＭに対して使用される構造材料は、適切な硬さ、弾性および応力を有して、導電性かつ安定である。理想的に１つの材料は、ミラープレート１０２に対する剛性およびヒンジ１０６に対する可塑性の両方を提供し得、フラクチャリングなしに撓ませるために十分な強度を有する。本明細書において、このような構造材料は、電気機械的材料と呼ばれる。さらに、マイクロミラーアレイの構築において使用される全ての材料は、５００℃までの温度（典型的な温度範囲）で、制御基板の予め製造された回路網を損傷することなく、処理され得る。
【００６０】
図１ａおよび図１ｂに示されるインプリメンテーションにおいて、ミラープレート１０２は３つの層を含む。反射性トップ層１０３ａは、反射性材料（例えば、アルミニウム）からなり、典型的には約６００オングストロームの厚さである。中間層１０３ｂは、シリコンベースの材料（例えば、アモルファスシリコン）からなり得、典型的には約２０００〜５０００オングストロームの間の厚さであり得る。ボトム層１０３ｃは、チタンからなり、典型的には約６００オングストロームの厚さである。図１ａおよび図１ｂに見られ得るように、ヒンジ１０６はボトム層１０３ｃの一部としてインプリメントされ得る。ミラープレート１０２は、以下に記載されるように製造され得る。
【００６１】
代替的な実施形態に従って、ミラープレート１０２、ヒンジ１０６およびヒンジサポートポスト１０５の材料は、アルミニウム、シリコン、ポリシリコン、アモルファスシリコンおよびアルミニウムシリコン合金を含み得る。ミラープレート１０２の１つ以上の層の堆積が、物理蒸着法（ＰＶＤ）によって（例えば、５００℃未満の温度で制御されたチャンバ内でアルミニウムおよびシリコンのどちらかまたは両方を含む１つの目標にマグネトロンスパッタリングを行うことによって）達成され得る。構造層はまた、ＰＥＣＶＤによって形成され得る。
【００６２】
別の代替的な実施形態に従って、ミラープレート１０２、ヒンジ１０６およびヒンジサポートポスト１０５の材料は、シリコン、ポリシリコン、アモルファスシリコン、アルミニウム、チタン、タンタル、タングステン、モリブデンか、アルミニウム、チタン、タンタル、タングステンまたはモリブデンあるいはこれらの組み合わせのシリサイド化合物または合金であり得る。耐熱性金属およびそれらのシリサイド化合物は、ＣＭＯＳ半導体プロセッシングと互換性があり、相対的に良好な機械特性を有する。これらの材料は、ＰＶＤによって、ＣＶＤによって、またはＰＥＣＶＤによって堆積され得る。光学的な反射性は、アプリケーションに依存して金属製の薄膜（例えば、アルミニウム、金またはそれらの合金）の層をミラープレート１０２の表面上にさらに堆積させることによって強化され得る。
【００６３】
マイクロミラーによって形成された画像の高いコントラスト比を達成するために、マイクロミラーアレイからの任意の散乱光は、低減されるかまたは除かれるべきである。もっとも一般的な干渉は、個別のミラープレートの前縁および後縁からの照明の散乱によって、生成された回折パターンから由来する。回折の問題に対する解決策は、回折パターンの強度を減少させることと、各画素の不活性エリアからの散乱光を投影瞳孔から離れるように方向付けることである。１つの方法は、入射光４１１を正方形形状のミラープレート１０２の辺縁に対して４５°に向けることを含み、これは時折対角ヒンジまたは対角照明構成と呼ばれる。図２は、対角照明システムを用いた正方形形状を有する各ミラープレート１０２を有するミラーアレイの一部のトップを示す斜視図である。アレイにおけるミラープレートのヒンジ１０６は、ミラープレートの２つの対向するコーナーに沿う対角方向で、かつ入射光４１１に垂直に製造される。対角のヒンジ軸を有する正方形形状のミラープレートの利点は、前縁および後縁からの散乱光を、投影瞳孔４０３から４５°で離れるように偏向する該ミラープレートの能力である。不利点は、該ミラープレートが、ＳＬＭの辺縁までチルトされる投影プリズムアセンブリシステムを必要とすることである。対角照明は、従来の長方形の全内面反射プリズムシステムが、ミラープレート１０２によって反射された光線を分離するために使用される。ねじれた集束スポットは、全活性画素アレイを覆うために長方形のマイクロミラーアレイ表面のサイズよりも長い照明を必要とする。より長い長方形の全内面反射プリズムは、投影ディスプレイのコスト、サイズおよび重量を増加させる。
【００６４】
図３は、対角照明構成を有する投影システムに対する制御回路網基板の一部のトップの斜視図を示す。１対のステップ電極２２１ａおよび２２１ｂは、ミラープレート１０２に対する静電結合の静電気の効率を向上させるために適宜対角に配列される。２つのランディングステップ２１１ａおよび２１１ｂは、ミラープレート１０２の機械的ランディングに対するランディングストップとして作用し、チルトされる角度θの精度を保証し、接触スティクションを克服する。高いバネ定数の材料からなるので、これらのランディングストップ２２２ａおよび２２２ｂは、ランディングバネとして作用し、ミラープレートがスナップダウンされる場合に、接触エリアを減少させる。
【００６５】
２つのレベルのステップ電極２２１ａおよび２２１ｂの辺縁におけるこれらのランディングストップ２２２の第２の機能は、ストップをミラープレート１０２から分離するためのそれらのバネ効果である。鋭い両極性パルス電圧電位Ｖｂが、ミラーアレイの共通のバイアス電極３０３を介してミラープレート１０２上に印加される場合には、ミラープレート１０２全体の静電気力Ｆの鋭い増加は、電気機械的運動エネルギーを、変形されたヒンジ１０６に格納される弾性歪みエネルギーに変換することによって、動的励起を提供する。弾性歪みエネルギーは、それがランディングストップ２２２ａまたは２２２ｂを弾いて跳ね返す際に、ミラープレート１０２の運動エネルギーに変換し直される。
【００６６】
周期的なアレイにおけるミラープレートのコーナーの直線の辺縁は、固定された角度で入射光４１１を散乱することによって、投影された画像のコントラストを減少させる傾向にある回折パターンを生成し得る。一部の実施形態においては、アレイのミラープレートの曲線の前縁および後縁が、ミラープレートの辺縁上の入射光４１１の散乱角度の変化に起因して、回折を減少させ得る。他の実施形態において、投影瞳孔４０３に入る回折強度の減少は、直交照明光学システムを維持する間に、長方形形状のミラープレートの直線の辺縁または固定された角度のコーナー形状を、対向する凹みおよび伸長を有する少なくとも１つのまたは一連の曲線の前縁および後縁と置き換えることにより達成される。入射光４１１に垂直な曲線の前縁および後縁は、投影システムに向けられる回折された光を減少させ得る。
【００６７】
直交する照明は、より高い光学システムの結合効率を有し、費用のかからない、より小さいサイズおよび軽量の全内面反射プリズムを必要とする。しかしながら、ミラープレートの前縁および後縁の両方からの散乱光は投影瞳孔４０３にまっすぐ散乱されるので、該散乱光は回折パターンを生成し、ＳＬＭのコントラスト比を減少させる。図４は、直交する照明構成を有する投影システムに対する長方形ミラーを有するミラーアレイの一部のトップの斜視図を示す。ヒンジ１０６は、ミラープレートの前縁および後縁に平行であり、入射光４１１に垂直であり、ＳＬＭにおけるミラー画素は直交するように照明される。図４において、アレイにおける各ミラープレートは、前縁の伸長部および後縁の凹み部において一連の曲線を有する。その原理は、曲線の辺縁は、散乱光の回折強度を弱め、それは種々の角度で、光学的投影瞳孔４０３から離れるように散乱光の大部分をさらに回折することである。各ミラープレートの前縁および後縁の曲率半径ｒは選択された曲線の数に依存して変更し得る。曲率半径ｒが小さくなると、回折の減少効果は、さらに卓越する。回折による減少を最大にするために、一部の実施形態に従って、一連の小さい曲率半径ｒは、アレイにおける各ミラープレートの前縁および後縁を形成するように設計される。曲線の数は、ミラー画素のサイズに依存して変更し得、１０マイクロメートルのサイズの正方形ミラー画素で、各前縁および後縁上の２〜４の曲線は、低い回折を提供し、現在の製造能力の範囲内である。
【００６８】
図５は、直交する照明構成を有する投影システムに対する制御基板３００の一部のトップを示す斜視図である。従来の平坦な電極とは異なり、ヒンジ軸近くの制御基板３００の表面の上まで上昇された２つのレベルのステップ電極２２１ａおよび２２１ｂは、平坦なミラープレート１０２とステップ電極２２１ａおよび２２１ｂの下部ステップとの間の効果的なギャップまたは間隔を狭め、これはミラープレート１０２の静電結合の静電効率を大いに強化する。ステップ電極２２１ａおよび２２１ｂに対するレベルの数は、例えば１〜１０のように変更し得る。しかしながら、ステップ電極２２１ａおよび２２１ｂに対するレベルの数が大きくなれば、デバイスを製造することがより複雑かつ高価になる。より実践的な数は２から３までであり得る。図５はまた、制御基板３００の表面に垂直に配向された機械的なランディングストップ２２２ａおよび２２２ｂを示す。この低電圧駆動で高効率のマイクロミラーアレイ設計は、マイクロミラーのより大きな全偏向角（｜θ｜＞１５°）の動作がＳＬＭの明るさおよびコントラスト比を強化することを可能にする。
【００６９】
この反射性空間光変調器の別の利点は、該変調器が、ヒンジ１０６をミラープレート１０２の下部の空洞に配置することによって、高い活性反射エリアのフィルレシオを生成することであり、これはほぼ完全に、角度のクロスオーバートランジションの間のミラープレート１０２の水平方向の変位を除去する。図６は、直交する照明構成を有する投影システムに対する前縁および後縁上の４つの曲線を用いて回折強度を減少させるように設計されるミラーアレイの一部の拡大された背面図を示す。さらに、複数の組のヒンジ１０６は、２つの空洞の下にボトム層１０３ｃの一部として配置され、ヒンジサポートフレーム２０２のトップ上の１組のヒンジサポートポスト１０５によってサポートされる。１組のヒンジサポートポスト１０５は、断面において、ヒンジ１０６の幅よりかなり大きい幅Ｗを有する。１組のヒンジ１０６とミラープレートの反射性表面との間の軸間の距離が最小に保たれるので、高い活性反射エリアのフィルレシオが、水平方向の変位に心配することなしに、密接してパックされた個別のミラー画素によって達成される。一実施形態において、ミラー画素サイズ（ａ×ｂ）は、約１０マイクロメートル×１０マイクロメートルである一方で、曲率半径ｒは約２．５マイクロメートルである。
【００７０】
図７は、ミラープレート１０２の下部における空洞の下のヒンジ１０６およびヒンジサポートポスト１０５を示す、ミラープレートの一部の拡大された背面図を示す。最適な性能を達成するために、ヒンジ１０６が形成される空洞内で最小のギャップＧを維持することが重要である。ヒンジ１０６の寸法は、ミラープレート１０２のサイズに依存して変更する。１つのインプリメンテーションにおいて、各ヒンジ１０６の寸法は、０．１×０．２×３．５マイクロメートルである一方で、ヒンジサポートポスト１０５は約１．０マイクロメートルの幅の各側Ｗを有する正方形の断面を有する。ヒンジサポートポスト１０５のトップ表面はまた、ミラープレート１０２の下部としての空洞の下にあるので、空洞内のギャップＧは、ミラーが予め決定された角度θにある場合に、より大きいヒンジサポートポスト１０５に触れることなしに、ミラープレート１０２の角度回転を適合させるために十分に高い必要がある。ヒンジサポートポスト１０５に触れることなしに、ミラープレートに対して予め決定された角度θまで回転させるために、ヒンジ１０６が配置される空洞のギャップは、Ｇ＝０．５×Ｗ×ＳＩＮ（θ）よりも大きくなければならず、ここでＷは、ヒンジサポートポスト１０５の断面の幅である。
【００７１】
図８は、一方向に１５°回転させた場合のミラープレート１０２のヒンジ１０６の周囲の最小のエアーギャップ間隔Ｇを図示する。計算は、空洞内のヒンジ１０６のギャップ空間Ｇは、Ｇ＝０．１３Ｗよりも大きくなければならないことを示す。正方形形状のヒンジサポートポスト１０５の各側Ｗの幅が１．０マイクロメートルである場合には、空洞内のギャップ間隔Ｇは、０．１３マイクロメートルよりも大きくあるべきである。トランジション回転の間の水平方向の変位なしに、マイクロミラーアレイにおける個別のミラープレート間の水平方向のギャップは、０．２マイクロメートル未満まで減少し得、このことは本明細書に記載されるＳＬＭの９６％という活性反射エリアのフィルレシオを生じる。
【００７２】
１つのインプリメンテーションにおいて、高いコントラストの空間光変調器の製造は、標準のＣＭＯＳ技術を用いる４つの連続するプロセスとしてインプリメントされる。第１のプロセスは、基板表面上にサポートフレームと第１のレベルの電極のアレイとを有する制御シリコンウェーハ基板を形成する。第１のレベルの電極は、ウェーハ内のアドレッシング回路網におけるメモリセルに接続される。第２のプロセスは、複数の第２のレベルの電極、ランディングストップおよびヒンジサポートポストを制御基板の表面上に形成する。第３のプロセスは、隠されたヒンジを有する複数のミラープレートを各組のサポートポスト上に形成する。第４のプロセスにおいて、製造されたウェーハは、残りの犠牲材料を除去する前に、個別の空間光変調器デバイスダイに分離される。
【００７３】
図９は、高いコントラストの空間光変調器を構成するためのプロセスを図示するフロー図である。製造プロセスは、複数のメモリセルおよび信号を通信するためのワードライン／ビットライン相互接続構造を有するＣＭＯＳ回路網ウェーハを、一般的な半導体技術を用いて制御基板として製造することによって開始する（ステップ８１０）。
【００７４】
複数の第１のレベルの電極およびサポートフレームは、回路網の不動態層を介して複数のビアをパターニングし、制御基板にアドレッシングノードを開くことによって形成される（ステップ８２０）。引き続く電気機械的な層に対する接着を強化するために、ビアおよび接触開口部は、２５０℃の温度で全圧が２ｔｏｒｒのＯ２、ＣＦ４およびＨ２Ｏの４０：１：５の比の混合ガスを用いて２０００ワットのＲＦまたはマイクロ波プラズマに５分未満の間さらされる。電気機械的な層は、ビアを満たし、制御基板の表面上に電極層を形成する、選択された材料に依存して、物理蒸着（ＰＶＤ）またはプラズマ化学蒸着（ＰＥＣＶＤ）によって堆積される（ステップ８２１）。電気機械的な層の堆積および引き続くビアの形成は、図１０および図１１に図示され、図１０および図１１に関連して以下で議論される。
【００７５】
次いで、電気機械的な層はパターニングされ、非等方性エッチングされ、複数の電極およびサポートフレームを形成する（ステップ８２２）。部分的に製造されたウェーハは、進行する前に、電気的機能性を確実にするためにテストされる（ステップ８２３）。電極およびサポートフレームの形成が、図１２および図１３に図示され、関連する議論において以下に詳細に記載される。
【００７６】
一部の実施形態に従って、ステップ８２１およびステップ８２２において堆積され、パターニングされた電気機械的な層は、金属（例えば、純アルミニウム、チタン、タンタル、タングステン、モリブデンフィルム、アルミニウムポリシリコン化合物、アルミニウム銅合金またはアルミニウムシリコン合金）を含む。これらの金属の各々はわずかに異なるエッチング特性を有するが、これらの金属は全てアルミニウムのプラズマエッチングに類似する化学においてエッチングされ得る。２つのステップのプロセスが実行され、アルミニウム金属被覆された層を非等方性エッチングする。第１に、ウェーハは、それぞれ１００ｓｃｃｍ、２０ｓｃｃｍおよび２０ｓｃｃｍのフロー速度で、ＢＣｌ３、Ｃｌ２およびＡｒの混合物を用いて流れる間に誘導結合プラズマにおいてエッチングされ得る。動作圧力は、１０〜５０ｍＴｏｒｒの範囲であり、誘導結合プラズマバイアス電力は、３００ワットであり、電源電力は１０００ワットである。エッチングプロセスの間に、ウェーハは、１Ｔｏｒｒの圧力で２０ｓｃｃｍの背面のヘリウムガスのフローを用いて冷却される。アルミニウムパターンはエッチングチャンバから周辺大気に単純に除去され得ないので、第２の酸素プラズマ処理ステップは、アルミニウム表面を洗浄し、不動態化するように行われなければならない。不動態化プロセスの間に、部分的に製造されたウェーハの表面は、２ｔｏｒｒの圧力の３０００ｓｃｃｍのＨ２Ｏ蒸気を用いて２０００ワットのＲＦまたはマイクロ波プラズマに約２５０℃温度で３分未満の間さらされる。
【００７７】
別の実施形態に従って、電気機械的な層はシリコン金属化され、これはポリシリコン、ポリサイドまたはシリサイド化合物の形態を取り得る。これらの電気機械的な層の各々は、わずかに異なるエッチング特性を有するが、これら全てはポリシリコンのプラズマエッチングに類似する化学においてエッチングされ得る。ポリシリコンの非等方性エッチングは、ほとんどの塩素またはフッ素ベースの供給原料（例えば、Ｃｌ２、ＢＣｌ３、ＣＦ４、ＮＦ３、ＳＦ６、ＨＢｒおよびそれらとＡｒ、Ｎ２、Ｏ２およびＨ２の混合物）を用いて達成され得る。ポリシリコンまたはシリサイド化合物層（ＷＳｉｘまたはＴｉＳｉｘまたはＴａＳｉ）は、Ｃｌ２、ＢＣｌ３、ＨＢｒおよびＨｅＯ２ガスが、それぞれフロー速度１００ｓｃｃｍ、５０ｓｃｃｍ、２０ｓｃｃｍおよび１０ｓｃｃｍで流れている間に誘導結合プラズマにおいて非等方性エッチングされる。別の実施形態において、ポリサイド層は、Ｃｌ２、ＳＦ６、ＨＢｒおよびＨｅＯ２ガスがそれぞれフロー速度５０ｓｃｃｍ、４０ｓｃｃｍ、４０ｓｃｃｍおよび１０ｓｃｃｍで流れる反応性イオンエッチングチャンバにおいて、等方性エッチングされる。両方の場合において、動作圧力は、１０〜３０ｍＴｏｒｒの範囲であり、誘導結合プラズマバイアス電力は１００ワットで、電源電力は１２００ワットである。エッチングプロセスの間に、ウェーハは、背面の１Ｔｏｒｒの圧力で２０ｓｃｃｍのヘリウムガスのフローを用いて冷却される。典型的なエッチング速度は１分間に９０００オングストロームに達する。
【００７８】
複数の第２のレベルの電極は、制御基板の表面上に形成され、ミラープレートと基板上の電極との間の距離を減少させ得、このことは静電効率を向上させる。ランディングストップも基板上に製造され、ミラープレートと基板との間のスティクションを減少させる。
【００７９】
犠牲材料の層は、部分的に製造されたウェーハの表面上に、予め決定された厚さで堆積される（ステップ８３０）。本明細書に従って、犠牲材料は、アモルファスカーボン、ポリウレタン、ポリアリーレン、ポリアリーレンエーテル（これはＳＩＬＫと呼ばれ得る）、ハイドロジェンシルセスキオキサン（ＨＳＱ）を含み得る。アモルファスカーボンは、ＣＶＤまたはＰＥＣＶＤによって堆積され得る。ポリアリーレン、ポリアリーレンエーテルおよびハイドロジェンシルセスキオキサンは、表面上にスピンコートされ得る。犠牲層は、引き続く構築の前に、まず硬化され、堆積されたアモルファスカーボンは、ＣＶＤまたはＰＥＣＶＤによる堆積の後で、熱アニーリングによって硬化され得る。ＳＩＬＫまたはＨＳＱは、ＵＶ照射によって、オプションとして熱およびプラズマ処理によって硬化され得る。
【００８０】
犠牲層は、次いで複数の第２のレベルの電極、ランディングストップおよびサポートポストに対するビアおよび接触開口部を形成するようにパターニングされる（ステップ８３１）。第２の電気機械的な層は、次いで、選択された材料に依存して、ＰＶＤまたはＰＥＣＶＤによって堆積し、複数の第２のレベルの電極、ランディングストップおよびサポートポストを形成する（ステップ８３２）。第２の電気機械的な層は、ＣＭＰによって、予め決定された厚さに平坦化される（ステップ８３３）。第２のレベルの電極およびランディングストップの高さは、１マイクロメートル未満であり得る。ステップ８３０〜ステップ８３３は、ステップ電極２２１ａおよび２２１ｂに多くのステップを構築するために繰り返され得る。繰り返されたステップ８３０〜８３３の数は、ステップ電極２２１ａおよび２２１ｂにおけるステップの数によって決定される。ステップ８３０〜８３３は、平坦な電極が制御基板上に製造された場合に、バイパスされ得る（すなわちステップ８２３から直接ステップ８４０へ）。
【００８１】
一旦電極およびランディングストップが、ＣＭＯＳ制御回路網基板上に形成されると、各組のサポートポストの隠されたヒンジを有する複数のミラープレートが製造される。犠牲材料は、部分的に製造されたウェーハの表面上に、予め決定された厚さで堆積され、犠牲層を形成する（ステップ８４０）。次いで、犠牲層は、複数のヒンジサポートポストに対するビアを形成するようにパターニングされる（ステップ８４１）。犠牲層は、ビアを満たすように選択された材料に依存するＰＶＤまたはＰＥＶＣＤによる電気機械的な材料の堆積の前に硬化され、ねじれたヒンジに対するミラープレートの薄層を形成する（ステップ８４２）。電気機械的な層は、ＣＭＰによって、予め決定された厚さまで平坦化される（ステップ８４３）。電気機械的な層は、複数の開口部を用いてパターニングされ、複数のねじれたヒンジを形成する（ステップ８５０）。ミラープレートの下部に複数の空洞を形成し、空洞の下に配置されるねじれたヒンジを形成するために、犠牲材料は、再びねじれたヒンジの周囲の開口部ギャップを満たすように、かつヒンジのトップに、予め決定された厚さの薄層を形成するように堆積される（ステップ８５１）。厚さはＧ＝０．５×Ｗ×ＳＩＮ（θ）よりもわずかに大きくなり得、ここでＷは、ヒンジサポートポスト１０５の断面の幅である。犠牲層は、複数のスペーサを各ねじれたヒンジのトップに形成するようにパターニングされる（ステップ８５２）。さらなる電気機械的な材料は、部分的に製造されたウェーハを覆うように堆積される（ステップ８５３）。
【００８２】
ステップ８４０〜ステップ８５１における犠牲材料はまた、アモルファスカーボンを含む上記の材料から選択され得る。電気機械的な層は、複数の開口部がパターニングされる前に、ＣＭＰによって、予め決定された厚さに平坦化される（ステップ８５４）。ミラー表面の反射性は、反射性層のＰＶＤ堆積によって強化され得る（ステップ８６０）。反射性層に対する材料は、アルミニウム、金およびこれらの組み合わせ、または他の適切な材料であり得る。反射性層の厚さは４００オングストローム以下であり得る。
【００８３】
アモルファスカーボンベースの犠牲材料は開口部を介して除去され、複数のエアーギャップを形成する（ステップ８７０、オプション１）。本明細書で開示される犠牲材料は、ドライプロセス（例えば、等方性プラズマエッチング、マイクロ波プラズマまたは活性ガス蒸気）を用いて除去され得る。犠牲材料は、以下の材料の他の層から除去され得る。除去はまた、一般的な半導体コンポーネントに関して非常に選択的であり得る。例えば、アモルファスカーボンは、シリコンに対しては８：１、酸化ケイ素に関しては１５：１の選択比で除去され得る。従って、本開示される犠牲材料は、意図されるマイクロ構造に対して最小の磨耗で除去され得る。
【００８４】
アモルファスカーボンベースの犠牲材料の除去は、カーボン材料の薄層が、ミラープレートとランディングストップとの間の接触表面上に保持され得るように制御され得る。例えば、ウェーハは、１つまたは複数の製造されたチルト可能なマイクロミラープレートを含み得る。各ミラープレートは、ヒンジサポートポストによってサポートされ、ミラープレートの下の１つ以上のランディングストップに関連する。アモルファスカーボンの除去は、ウェーハを、２５０℃でＯ２、ＣＦ４およびＨ２Ｏガスの混合内で２０００ワットの無線波またはマイクロ波プラズマにさらすことによって達成され得る。ガス圧は、全圧約２ｔｏｒｒに制御される。混合ガスにおけるＯ２、ＣＦ４およびＨ２Ｏガスに対する比は、４０：１：５である。
【００８５】
除去ステップにおけるプロセッシングパラメータは最適化されることにより、接触表面上のカーボン層の厚さは、マイクロミラーの動作の間の接触表面間のスティクションを防ぐために十分な厚さである。例えば、除去ステップは、約５分よりも短くなるように制御され、カーボン層（図２６の６９９ａおよび６９９ｂ）が、ミラープレートとそれらの関連するランディングストップとの間の１つ以上の接触表面に残されることを確実にする。カーボン犠牲層の異なる厚さ、および除去の間にカーボンに達するようにプラズマに対してサイズを合わせられたギャップは、カーボンをプラズマにさらすために必要な時間の量に影響し得る。接触表面上のカーボン層（６９９ａおよび６９９ｂ）の厚さが０．３ナノメートルよりも厚くなるように制御され得る。接触表面上のカーボン層の厚さはまた、１．０ナノメートルよりも厚くなるように制御され得る。カーボン層は１つ以上の炭素原子の層を含み得る。
【００８６】
犠牲材料としてのカーボンの利点は、カーボンがドライプロセスにおいて等方性エッチングによって除去され得ることである。ドライ除去プロセスは、従来の犠牲材料の洗浄におけるウェットプロセスよりも簡単である。等方性エッチングは、上部構造層（例えば、ミラープレート）の下に配置された、開示された犠牲材料の便利な除去を可能にし、これはドライ非等方性エッチングプロセスによっては容易には達成され得ない。アモルファスカーボンに基づく犠牲材料の別の利点は、それが従来のＣＭＯＳプロセスによって堆積しかつ除去され得ることである。さらにアモルファスカーボンを犠牲材料として用いることの別の利点は、それが高いカーボンの純度を維持し得、カーボンが通常はほとんどのマイクロデバイスを汚染しないことである。
【００８７】
一部の実施形態において、犠牲材料は、ポリアリーレン、ポリアリーレンエーテル、ＨＳＱまたはアモルファスカーボン以外の犠牲材料である。ポリアリーレン、ポリアリーレンエーテルおよびＨＳＱは、表面上でスピンコートされ得る。犠牲層は、引き続く構築の前にまず硬化され、堆積したアモルファスカーボンは、ＣＶＤまたはＰＥＣＶＤプロセスによる堆積の後に、熱アニーリングによって硬化し得る。ＳＩＬＫまたはＨＳＱは、ＵＶ照射によって、およびオプションとして熱およびプラズマ処理によって硬化され得る。ミラープレートが形成された後、これらの犠牲材料は、ミラープレートの下でのドライプロセス（例えば、プラズマエッチング、マイクロ波プラズマまたは活性ガス蒸気）において、引き続き完全に除去され得る（ステップ８７０、オプション２）。
【００８８】
これらの実施形態（オプション２）におけるステップ８７０は、非カーボンベースの犠牲材料の除去後の、隣接するミラー間のギャップを介するカーボン材料の追加の等方性堆積を含む。堆積されたカーボンは、非晶状態、ダイアモンド、黒鉛または多結晶状態に存在し得る。カーボンの堆積は、ＣＶＤによって達成され得る。カーボン材料の層は、ミラープレートの下部表面、ランディングストップの上部表面ならびにマイクロミラーの他の表面上の外側のほとんどの層として形成され得る。堆積されたカーボン材料の量が制御されることにより、ミラープレートとランディングストップとの間の接触エリアにおけるカーボン層が、ミラープレートとそれらの関連するランディングストップとの間のスティクションを防ぎ得る。カーボン層は、１つ以上の炭素原子の層を含み得る。例えば、接触表面におけるカーボン層は、０．３ナノメートルより厚く、０．５ナノメートルより厚くまたは１．０ナノメートルより厚くなるように制御され得る。たいていのアプリケーションにおいて、カーボン層は、ボトム層１０３ｃ（これは例えば、約６０ナノメートルの厚さであり得る）よりも厚い必要がない。
【００８９】
製造されたウェーハを個別のＳＬＭデバイスダイに分離するために、犠牲材料の厚い層は、保護のために製造されたウェーハ表面を覆うように堆積される（ステップ８８０）。次いで、スクライビングおよびブレーキングによって個別のダイに分離する（ステップ８８２）前に、製造されたウェーハは、部分的に切断される（ステップ８８１）。空間光変調器デバイスダイは、残りの犠牲材料のＲＦまたはマイクロ波プラズマストリッピング（ステップ８８４）の前に、ワイヤ結合および相互接続を有するチップベースに取り付けられる（ステップ８８３）。ＳＬＭデバイスダイは、電気光学機能テスト（ステップ８８６）の前に、ミラープレートと電極およびランディングストップの表面との間のインタフェースに滑剤のＰＥＣＶＤコーティングにＳＬＭデバイスダイをさらすことによって、滑らかにされる（ステップ８８５）。最後に、ＳＬＭデバイスは、ガラスウィンドウリップを用いてハーメチックシールされ（ステップ８８７）、信頼性およびロバストな質の制御のためにバーンインプロセスに送られる（ステップ８８８）。
【００９０】
高いコントラストの空間光変調器を製造するための各プロセスのより詳細な記載は、一連の断面図に図示される。図１０〜図１３は、複数のサポートフレームおよびアドレッシング回路網内のメモリセルに接続された第１のレベルの電極を製造するための一方法を図示するＳＬＭの一部の断面の側面図である。図１４〜図１７は、複数のサポートポスト、第２のレベルの電極およびランディングストップを制御基板の表面上に製造するための一方法を図示するＳＬＭの一部の断面の側面図である。図１８〜図２０は、複数のねじれたヒンジおよびサポートをサポートフレーム上に製造するための一方法を図示するＳＬＭの一部の断面の側面図である。図２１〜図２３は、複数の隠されたヒンジを有するミラープレートを製造するための一方法を図示するＳＬＭの一部の断面の側面図である。図２３〜図２６は、反射性ミラーを形成し、マイクロミラーアレイの個別のミラープレートを解放するための一方法を図示するＳＬＭの一部の断面の側面図である。
【００９１】
図１０は、標準のＣＭＯＳ製造技術を用いた後の制御シリコンウェーハ基板６００を図示する断面図である。一実施形態において、制御基板の制御回路網はメモリセルのアレイを含み、通信信号に対するワードライン／ビットライン相互接続を含む。アドレッシング機能を行う電気回路網を作成するための多くの異なる方法がある。周知のＤＲＡＭ、ＳＲＡＭおよびラッチデバイスは、全てアドレッシング機能を行い得る。ミラープレート１０２エリアは、半導体スケールにおいて相対的に大きい（例えば、ミラープレート１０２は、１００平方マイクロメートルよりも大きいエリアを有し得る）ので、複雑な回路網は、マイクロミラー１０２の下で製造され得る。可能性のある回路網は、時間逐次式画素情報を格納するためのストレージバッファ、パルス幅変調変換を行うための回路網を含むがこれらに限定はされない。
【００９２】
典型的なＣＭＯＳ製造プロセスにおいて、制御シリコンウェーハ基板は、不動態層６０１（例えば、酸化シリコンまたは窒化シリコン）を用いて覆われる。不動態化された制御基板６００は、非等方性にパターニングされ、エッチングされ、図１１に示されるアドレッシング回路網におけるワードライン／ビットライン相互接続に接続されるビア６２１を形成する。別の実施形態に従って、誘電材料（例えば、酸化シリコンまたは窒化シリコン）の非等方性エッチングは、Ｃ２Ｆ６およびＣＨＦ３ベースの供給原料と、それらのＨｅおよびＯ２との混合物を用いて達成される。例示された高い選択性誘電エッチングプロセスは、１００ｍＴｏｒｒの全圧で１０：１０：５：２という混合の比率におけるＣ２Ｆ６、ＣＨＦ３、ＨｅおよびＯ２ガスのフローを、誘導電源電力の１２００ワットおよびバイアス電力６００ワットで含む。ウェーハは、次いで、２ｔｏｒｒの圧力で２０ｓｃｃｍの背面のヘリウムガスフローを用いて冷却される。典型的な酸化ケイ素のエッチング速度は、１分間に８０００オングストロームに達し得る。
【００９３】
次に、図１２は、電気機械的な層６０２が、選択された電気機械的な材料に依存してＰＶＤまたはＰＥＣＶＤによって、堆積されることを示す。この電気機械的な層６０２は、図１３に示されるように、ヒンジサポートフレーム６２２および各マイクロミラープレート１０２に対応するステップ電極６２３の第１のステップが配置される領域を既定するようにパターニングされる。電気機械的な層６０２のパターニングは、以下のステップを用いて行われ得る。まず、犠牲材料の層は、スピンコートされ、基板表面を覆う。次いで、犠牲層は、標準のフォトリソグラフィーにさらされ、予め決定されたパターンを形成するように発展される。電気機械的な層は、非等方性にエッチングされ、複数のビアおよび開口部を形成する。一旦ビアおよび開口部が形成されると、部分的に製造されたウェーハは、表面および開口部の内部から残留物を除去することによって、洗浄される。このことはパターニングされたウェーハを、２０００ワットのＲＦまたはマイクロ波プラズマに２ｔｏｒｒの全圧で４０：１：５という比率のＯ２、ＣＦ４およびＨ２Ｏガスの混合物と共に約２５０℃の温度で５分未満の間さらすことによって達成され得る。最後に、電気機械的な層の表面は、２０００ワットのＲＦまたはマイクロ波プラズマに２ｔｏｒｒの圧力で３０００ｓｃｃｍのＨ２Ｏ蒸気に約２５０℃の温度で３分未満の間さらすことによって不動態化される。
【００９４】
複数の第２のステップのステップ電極２２１ａおよび２２１ｂ、ランディングストップ２２２ａおよび２２２ｂ、ならびにヒンジサポートポスト１０５は、部分的に製造されたウェーハ上に形成され、次のステップに進む。１マイクロメートルの厚さの犠牲材料は、基板表面上に堆積されるかまたはスピンコートされ、図１４に示される犠牲層６０４を形成する。アモルファスカーボンによって構築された犠牲層６０４は、ＣＶＤまたはＰＥＣＶＤの後に熱アニーリングすることによって硬化され得る。ＨＳＱまたはＳＩＬＫに基づく犠牲層６０４は、ＵＶ照射によって、オプションとして熱およびプラズマ処理によって硬化され得る。
【００９５】
次いで、犠牲層６０４は、図１５に示されるように、第２のレベルの電極６３２、ランディングスポット６３３およびサポートポスト６３１のための複数のビアおよび接触開口部を形成するようにパターニングされる（サポートポスト６３１のための開口部の位置はファントムで示される）。続く電気機械的な層に対する接着を強化するために、ビアおよび接触開口部は、全圧２ｔｏｒｒで４０：１：５という比率のＯ２、ＣＦ４およびＨ２Ｏガスの混合物を用いて２０００ワットのＲＦまたはマイクロ波プラズマに、約２５０℃の温度で５分未満の間さらされる。電気機械的な材料６０３は、次いでビアおよび接触開口部を満たすように堆積される。満たすことは、選択された材料に依存して、ＰＥＣＶＤまたはＰＶＤのいずれかによってなされる。アルミニウム、チタン、タングステン、モリブデンおよびそれらの合金からなるグループから選択された材料に対して、ＰＶＤは、半導体業界における一般的な堆積方法である。シリコン、ポリシリコン、シリサイド化合物、ポリサイド、タングステン、およびそれらの組み合わせからなるグループから選択された材料に対しては、ＰＥＣＶＤが堆積の方法として選択される。部分的に製造されたウェーハは、ＣＭＰによって、図１６に示される１マイクロメートルよりわずかに小さい予め決定された厚さまでさらに平坦化される。
【００９６】
ＣＭＰ平坦化の後で、図１７は、予め決定された厚さまで、犠牲材料の別の層が堆積されるか（アモルファスカーボンの場合）またはスピンコートされ（ＨＳＱまたはＳＩＬＫの場合）、ねじれたヒンジの下のギャップを形成することを示している。犠牲層６０４は、図１８に示されるように、ヒンジサポートポストのためのビア６４１または接触開口部（ファントムで示される）を形成するようにパターニングされる。図１９において、電気機械的な材料はビア６４１を満たすように堆積され、表面上にサポートポスト６４２（ファントムで示される）を形成し、ねじれたヒンジ層６０５を形成する。このヒンジ層６０５は、次いでＣＭＰによって、予め決定された厚さまで平坦化される。ここで形成されるヒンジ層６０５の厚さは、ねじれたヒンジバーの厚さおよび後のミラープレートの機械的な性能を規定する。
【００９７】
ヒンジ層６０５は約４００〜１２００オングストロームの範囲の厚さを有し得る。ＣＭＰ平坦化は薄いヒンジ層６０５上に有意な機械的な歪みを及ぼし得る。フォトレジストに基づいた従来の犠牲材料の欠点は、それがサポートヒンジ層６０５に機械的な強度を提供可能ではあり得ないことである。反対に、本明細書で開示される犠牲材料（アモルファスカーボン、ＨＳＱまたはＳＩＬＫ）は、硬化されたフォトレジストと比較して硬化した後に、より高い機械的な強度を有する。本開示された犠牲材料は、ヒンジ層６０５の平坦化の間にヒンジ層６０５をより良くサポートし得、これはヒンジ層６０５が、物理的に完全であることを維持し、製造欠損率を減少させる。
【００９８】
部分的に製造されたウェーハのヒンジ層６０５は、図２０に示されるように、開口部６４３を用いてパターニングされ、非等方性にエッチングされ、複数のヒンジ１０６を電気機械的な層６０５に形成する。さらなる犠牲材料は、図２１に示されるように、各ヒンジを囲む開口部６４３を満たすように堆積され、予め決定された厚さの薄い犠牲層６２０を表面上に形成するように堆積される。犠牲層６２０の厚さは、各ヒンジ１０６のトップ上のスペーサの高さを規定する。犠牲層６２０は、次いで、図２２に示されるように各ヒンジ１０６のトップ上に複数のスペーサ６２２を形成するようにパターニングされる。サポートポスト６４２のトップ表面はまた、ミラープレート１０２の下部として空洞の下にあるので、空洞内のギャップＧは、ミラープレート１０２が予め決定された角度θにある場合に、より大きいヒンジサポートポスト１０５と接触することなしに、ミラープレート１０２の角度回転を適合させるために十分に高い必要がある。
【００９９】
ミラープレートを形成するために、ミラープレート１０２の下部における各空洞の下のヒンジ１０６を用いて、図２３に示されるように、さらなる電気機械的な材料６２３が、複数の犠牲スペーサを覆うように堆積される。一部の場合において、ＣＭＰ平坦化ステップは、電気機械的な層６０５の平坦な反射性表面が個別のミラーを形成するためのエッチングの前に達成されることを確実にするために追加される。電気機械的な層６０５、６２３の全厚は、最終的には、結果として生成されるミラープレート１０２の近似の厚さである。部分的に製造されたウェーハの表面は、ＣＭＰによって、ミラープレート１０２の予め決定された厚さまで平坦化され得る。ミラープレート１０２の厚さは、０．３マイクロメートルから０．５マイクロメートルまでであり得る。電気機械的な材料がアルミニウムまたはその金属製合金である場合には、ミラーの反射性は、ほとんどのディスプレイアプリケーションに対して十分に高い。他の電気機械的な材料または他のアプリケーションに対して、ミラー表面の反射性は、図２４に示されるように、アルミニウム、金、それらの合金およびそれらの組み合わせからなるグループから選択された、４００オングストローム以下の厚さの反射性層６０６の堆積によって強化され得る。電気機械的な層の反射性表面６０６は、図２５に示されるように、次いでパターニングされ、非等方性にエッチングされ、複数の個別のミラープレートの境界を規定する凹み部６２８を形成する。
【０１００】
図２６は、マイクロミラーアレイの各個別のミラープレートの間の複数のギャップを介して犠牲材料６０４、６２０が除去され、残余物が洗浄された後のデバイスを示す。隣接するミラープレートは、ギャップ６２９によって分離される。犠牲材料６０４がアモルファスカーボンである場合には、アモルファスカーボンベースの犠牲材料６０４は、部分的に除去され、カーボン層６９９ａおよび６９９ｂがそれぞれ電気機械的な層６０５の下部表面上およびランディングストップ６０３の上部表面上に形成される（ステップ電極およびヒンジサポートポストの表面上に形成されるカーボン層、または見やすくするために図２６には示されない）。先に議論されたように、カーボン層６９９ａおよび６９９ｂの厚さは、ミラープレート１０２とランディングストップ６０３（または２２２ａおよび２２２ｂ）との間のスティクションを防ぐ（ステップ８７０）。
【０１０１】
犠牲材料６０４がカーボンベースではない場合、犠牲材料６０４は完全に除去され得る。カーボン材料は、ギャップ６２９を介して接触表面上に等方的に堆積され得る。堆積はＣＶＤによって行われ得る。カーボン層６９９ａおよび６９９ｂは、それぞれ、電気機械的な層６０５の下部表面上およびランディングストップ６０３の上部表面上に形成され得る。
【０１０２】
実際の製造環境において、機能的な空間光変調器をビデオディスプレイアプリケーションに引き渡す前にさらなるプロセスが必要とされる。電気機械的な層６０５上の反射性表面６０６がパターニングされ、非等方性にエッチングされ、複数の個別のミラープレートを形成する後で、さらなる犠牲材料が、製造されたウェーハの表面を覆うように堆積される。その表面が犠牲材料の層によって保護され、製造されたウェーハは、従来の半導体プロセッシング方法を用いて処理され、個別のデバイスダイを形成する。パッケージングプロセスにおいて、製造されたウェーハは、スクライビングおよびブレーキングによって個別のダイに分離される（ステップ８８２）前に、部分的に切断される（ステップ８８１）。空間光変調器デバイスダイは、構造内の残りの犠牲材料および残余物をストリッピングする（ステップ８８４）前に、ワイヤ結合および相互接続を有するチップベースに取り付けられる（ステップ８８３）。洗浄することは、パターニングされたウェーハを、全圧が２ｔｏｒｒで４０：１：５という比率のＯ２、ＣＦ４およびＨ２Ｏガスの混合物を用いて２０００ワットのＲＦまたはマイクロ波プラズマに、約２５０℃の温度で５分未満の間さらすことによって達成され得る。最後に、電気機械的で金属化された表面は、２ｔｏｒｒの圧力で３０００ｓｃｃｍのＨ２Ｏ蒸気を用いて２０００ワットのＲＦまたはマイクロ波プラズマに約２５０℃の温度で、３分未満の間さらすことによって不動態化される。
【０１０３】
一部のインプリメンテーションにおいて、ＳＬＭデバイスダイは、プラズマ洗浄および電気光学機能テスト（ステップ８８６）の前に、フルオロカーボンのＰＥＣＶＤに約２００℃の温度で５分未満の間さらす（ステップ８８５）ことによって、開口部構造の内部を抗スティクション層でさらに覆われる。最後に、ＳＬＭデバイスは、グラスウィンドウリップを用いてハーメチックシールされ（ステップ８８７）、信頼性およびロバストな質の制御のためにバーンインプロセスに送られる（ステップ８８８）。
【０１０４】
スティクションによって潜在的に影響されるデバイスの別の例において、図２７Ａ〜図２７Ｉは、抗スティクション材料の被覆を有するカンチレバー２７６６を製造するための製造プロセスを図示する。図２７Ａに示されるように、機械的ストップ２７１０と、電極２７２０と、下部ポスト部分２７３０とが、１つ以上の導体材料を用いて基板２７００上に構築される。導体材料は、金属製材料、ドープシリコンなどを含み得る。基板２７００は、形成されるカンチレバー２７６６の動きを制御するための電気信号を送信するための回路網を備えるシリコンまたは相補型金属酸化膜半導体（ＣＭＯＳ）から構成され得る。
【０１０５】
犠牲材料の層２７４０は、次いで基板２７００、機械的ストップ２７１０、電極２７２０および下部ポスト部分２７３０上に導入される。犠牲材料２７４０は、アモルファスカーボン、ポリアリーレン、ポリアリーレンエーテル（これはＳＩＬＫと呼ばれる）、ハイドロジェンシルセスキオキサン（ＨＳＱ）を含み得る。
【０１０６】
犠牲材料２７４０の層は、図２７Ｃに示されるように、次いで凹み部２７５０を形成するようにエッチングされ、下部ポスト部分２７３０の上部表面をさらす。犠牲材料は、硬化される。
【０１０７】
カンチレバー層２７６０は、図２７Ｄに示されるように、次いで犠牲材料２７４０上、および下部ポスト部分２７３０上の凹み部２７５０に堆積される。カンチレバー層２７６０は、導体材料（例えば、金属、ドープシリコンなど）から構成され得る。オプションとして、カンチレバー層は、平坦化される。カンチレバー層２７６０は、図２７Ｅに示されるように、次いでエリア２７７０においてエッチングされ、犠牲材料２７４０の上部表面をさらす。
【０１０８】
犠牲材料２７４５の第２の層が、図２７Ｆに示されるように、次いでカンチレバー層２７６０および先に導入された犠牲材料２７４０上に導入される。犠牲材料２７４５は硬化される。犠牲材料２７４５は、カンチレバー層２７６０の中間部分および下部ポスト部分２７３０上の上部表面のエリアをさらすようにエッチングされる。導体材料は、図２７Ｈに示されるように、次いで、上部ポスト部分２７３５および上部カンチレバー部分２７６５を形成するように、エッチングされたエリアの上に堆積される。上部ポスト部分２７３５および上部カンチレバー部分２７６５は平坦化され得る。
【０１０９】
犠牲材料２７４０および２７４５が引き続き除去され、図２７Ｉに示されるように、カンチレバー層２７６０および上部カンチレバー部分２７６５を含むカンチレバー２７６６を形成する。カンチレバー層２７６０は、カンチレバーヒンジ部分２７６１とカンチレバー先端部分２７６２とを含む。カンチレバーヒンジ部分２７６１は、図２８に示されるように、カンチレバー２７６６を上部ポスト部分２７３５と接続し、カンチレバー２７６６が容易に基板２７００の方に偏向することを可能にする。カンチレバー先端部分２７６２は、機械的ストップ２７１０と接触し、カンチレバー２７６６の偏向を停止し得る。
【０１１０】
犠牲材料２７４０および２７４５の除去は、ドライプロセス（例えば、等方性プラズマエッチング、マイクロ波プラズマまたは活性ガス蒸気）を用いて行われ得る。犠牲材料２７４０がアモルファスカーボンである場合には、アモルファスカーボンの除去が制御されることにより、カーボン層２７１５ａおよび２７１５ｂが保持され得、機械的ストップ２７１０の上部表面上およびカンチレバー層２７６０の下部表面上に形成され得る。除去ステップに対するプロセッシングパラメータは、接触表面上のカーボン層の厚さが、カンチレバーの動作の間に、カンチレバー層２７６０と機械的ストップ２７１０との間のスティクションを防ぐために十分であるように最適化され得る（図２８に示される）。
【０１１１】
犠牲材料２７４０のアモルファスカーボンの除去は、ウェーハを、Ｏ２、ＣＦ４およびＨ２Ｏガスの混合物における２０００ワットの無線波またはマイクロ波プラズマに、約２５０℃でさらすことによって、達成され得る。ガス圧は、全圧で約２ｔｏｒｒに制御される。除去ステップは、約５分より短くなるように制御され、カンチレバー層２７６０の下部表面上および機械的ストップ２７１０の上部表面に保持されることを確実にし得る。カーボン層２７１５ａおよび２７１５ｂの厚さは、０．３ナノメートルよりも厚くなるように、または１．０ナノメートルよりも厚くなるように制御され得る。カーボン層２７１５ａおよび２７１５ｂは、１つ以上の炭素原子の層を含み得る。
【０１１２】
一部の実施形態において、犠牲材料２７４０および２７４５は、ポリアリーレン、ポリアリーレンエーテル（これはＳＩＬＫと呼ばれ得る）、ハイドロジェンシルセスキオキサン（ＨＳＱ）およびアモルファスカーボン以外の材料を含み得る。ポリアリーレン、ポリアリーレンエーテルおよびハイドロジェンシルセスキオキサンは、表面上にスピンコートされ得る。犠牲材料２７４０および２７４５は、引き続く構築の前に効果され得る。ＳＩＬＫまたはＨＳＱは、ＵＶ照射によって、およびオプションとして熱およびプラズマ処理によって硬化され得る。カンチレバー層２７６６が形成された後で、犠牲材料２７４０および２７４５は、カンチレバー層２７６０の下で、ドライプロセス（例えば、等方性プラズマエッチング、マイクロ波プラズマまたは活性ガス蒸気）において除去され得る。
【０１１３】
非カーボンベースの犠牲材料の除去後に、カーボン材料が等方性に堆積され得る。カーボン材料は、ＣＶＤによって堆積され得、カーボン層２７１５ａおよび２７１５ｂを、それぞれ機械的ストップ２７１０の上部表面上およびカンチレバー層２７６０の下部表面上に形成する。堆積されたカーボンは、非晶状態または多結晶状態に存在し得る。堆積したカーボン材料の量は、カーボン層２７１５ａおよび２７１５ｂが、カンチレバー層２７６０と機械的ストップ２７１０との間のスティクションを防ぐために十分厚い。カーボン層２７１５ａおよび２７１５ｂは、各々１つ以上の炭素原子の単層を含み得る。例えば、カーボン層２７１５ａおよび２７１５ｂは、０．３ナノメートル以上の厚さまたは０．５ナノメートル以上の厚さであるように制御され得る。
【０１１４】
開示された犠牲材料の利点は、それらがドライプロセスにおける等方性エッチングによって、除去され得ることである。ドライ除去プロセスは、従来の犠牲材料を洗浄する際にウェットプロセスよりも簡単である。等方性エッチングは、上部構造層（例えば、カンチレバー）の下に配置される開示された犠牲材料の便利な除去を可能にし、このことはドライ非等方性エッチングプロセスによっては容易に達成され得ない。アモルファスカーボンに基づく犠牲材料の別の利点は、それが従来のＣＭＯＳプロセスによって堆積され、除去され得ることである。さらに、アモルファスカーボンを犠牲材料として用いる別の利点は、アモルファスカーボンが高い炭素純度を維持し、カーボンが通常はほとんどのマイクロデバイスを汚染しないことである。
【０１１５】
図２８は、作動された状態におけるカンチレバー２７６６を示す。基板２７００内の電極２８１０は、カンチレバー層２７６０の電位を、上部ポスト部分２７３５および下部ポスト部分２７３０内の導電性材料を介して制御し得る。上部ポスト部分２７３５および下部ポスト部分２７３０は、カンチレバー２７６０をサポートするだけでなく、カンチレバー２７６０と機械的ストップ２７１０との間に適切なスペースも提供し、適切な偏向角を規定する。
【０１１６】
機械的ストップ２７１０はまた、同一の電位において制御される。例えば、正の１０Ｖパルスは、カンチレバー層２７６０および機械的ストップ２７１０に印加され得る。−１０Ｖ電圧パルスは電極２８２０を介して電極２７２０に印加され得る。カンチレバー層２７６０と機械的ストップ２７１０との間の静電電位差は、引力を生成し、カンチレバー２７６６を下側に曲げて偏向する。カンチレバー２７６６は、より薄いカンチレバーヒンジ部分２７６１において曲げられ得るが、上部カンチレバー部分２７６５、上部カンチレバー部分２７６５の下のカンチレバーの部分２７６０において、実質的に正常なままである。
【０１１７】
カンチレバー先端部分２７６２の下部表面および機械的ストップ２７１０の上部表面が互いに接触するような場合には、すなわち、カーボン層２７１５ａおよび２７１５ｂが互いに接触する場合には、カンチレバーの移動は、機械的なストップ２７１０によって停止され得る。カンチレバー先端部分２７６２は、機械的なストップ２７１０によって及ぼされる上向きの力の下で機械的な歪みに供され得る。歪みは、弾性エネルギーを格納し得、該弾性エネルギーは、解放され得、かつカンチレバー２７６６上の静電引力が除去される場合に、カンチレバー２７６６に弾き返させ得る。カーボン層２７１５ａおよび２７１５ｂの存在は、インタフェースにおける接着を減少させ得、このことはカンチレバー層２７６０と機械的ストップ２７１０との間のスティクションを防ぎ、カンチレバー２７６６がその正常な位置に復元されることを保証する。
【０１１８】
複数の実施形態が示され、記載されたが、範囲および精神から逸脱することなしに、形式および詳細における様々な変化が、この中でなされ得ることが当業者によって理解される。本開示された犠牲材料は、上記の実施例に加えて多くの他のタイプのマイクロデバイスに適用され得る。例えば、本開示された犠牲材料および本方法は、マイクロ機械デバイス、マイクロ電気機械デバイス（ＭＥＭＳ）、マイクロ流体デバイス、マイクロセンサ、マイクロアクチュエータ、マイクロディスプレイデバイス、プリントデバイスおよび光学導波管を形成するために使用され得る。本開示される犠牲材料および本方法は、一般的に、空洞、凹み部、マイクロブリッジ、マイクロトンネルまたはオーバーハンギングマイクロ構造（例えば、カンチレバー）を含むマイクロデバイスの製造に適している。開示される犠牲材料および方法は、電子回路を含む基板上にこのようなマイクロデバイスを製造するために有利に適用され得る。さらに、開示される犠牲材料および方法は、高いプロセッシングが必要とされる電子回路を含む基板上のマイクロデバイスを製造するために特に適切である。
【図面の簡単な説明】
【０１１９】
【図１ａ】図１ａは、ミラープレートが「オン」位置にある場合のマイクロミラーの断面図を図示する。
【図１ｂ】図１ｂは、ミラープレートが「オフ」位置にある場合のマイクロミラーの断面図を図示する。
【図２】図２は、長方形形状のミラープレートのアレイの斜視図である。
【図３】図３は、図２のミラープレートに対する制御回路網基板の一部のトップを示す斜視図である。
【図４】図４は、曲線の辺縁を有するミラープレートのアレイを示す斜視図である。
【図５】図５は、図４におけるミラープレートに対する制御回路網基板の一部のトップを示す斜視図である。
【図６】図６は、曲線の前縁および後縁を有するミラープレートの拡大した背面図である。
【図７】図７は、ミラープレートの下部の空洞の下でねじれたヒンジとそれらのサポートポストを示す斜視底面図である。
【図８】図８は、一方向に１５°回転させた際のミラープレートのねじれたヒンジの周囲の最小の空間を図示する。
【図９】図９は、開示された抗スティクション材料を有するマイクロミラーベースの空間光変調器に対する製造プロセスフロー図である。
【図１０】図１０〜図１３は、複数のサポートフレームおよびアドレッシング回路網内のメモリセルに接続された第１のレベルの電極を製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１１】図１０〜図１３は、複数のサポートフレームおよびアドレッシング回路網内のメモリセルに接続された第１のレベルの電極を製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１２】図１０〜図１３は、複数のサポートフレームおよびアドレッシング回路網内のメモリセルに接続された第１のレベルの電極を製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１３】図１０〜図１３は、複数のサポートフレームおよびアドレッシング回路網内のメモリセルに接続された第１のレベルの電極を製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１４】図１４〜図１７は、制御基板の表面上に複数のサポートポスト、第２のレベルの電極およびランディングストップを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１５】図１４〜図１７は、制御基板の表面上に複数のサポートポスト、第２のレベルの電極およびランディングストップを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１６】図１４〜図１７は、制御基板の表面上に複数のサポートポスト、第２のレベルの電極およびランディングストップを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１７】図１４〜図１７は、制御基板の表面上に複数のサポートポスト、第２のレベルの電極およびランディングストップを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１８】図１８〜図２０は、複数のねじれたヒンジおよびサポートフレーム上のサポートを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図１９】図１８〜図２０は、複数のねじれたヒンジおよびサポートフレーム上のサポートを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２０】図１８〜図２０は、複数のねじれたヒンジおよびサポートフレーム上のサポートを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２１】図２１〜図２３は、複数の隠されたヒンジを有するミラープレートを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２２】図２１〜図２３は、複数の隠されたヒンジを有するミラープレートを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２３】図２１〜図２３は、複数の隠されたヒンジを有するミラープレートを製造するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２４】図２４〜図２６は、反射ミラーを形成し、マイクロミラーアレイの個別のミラープレートを解放するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２５】図２４〜図２６は、反射ミラーを形成し、マイクロミラーアレイの個別のミラープレートを解放するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２６】図２４〜図２６は、反射ミラーを形成し、マイクロミラーアレイの個別のミラープレートを解放するための一方法を図示する空間光変調器の一部の断面の側面図である。
【図２７Ａ】図２７Ａは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｂ】図２７Ｂは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｃ】図２７Ｃは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｄ】図２７Ｄは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｅ】図２７Ｅは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｆ】図２７Ｆは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｇ】図２７Ｇは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｈ】図２７Ｈは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２７Ｉ】図２７Ｉは、抗スティクション材料を有するカンチレバーを形成するための断面図である。
【図２８】図２８は、作動位置におけるカンチレバーを示す。
【符号の説明】
【０１２０】
１０２ ミラープレート
１０３ａ トップ層
１０３ｂ 中間層
１０３ｃ ボトム層
１０５ ヒンジサポートポスト
１０６ ヒンジ
２０２ ヒンジサポートフレーム
２２１ａ、２２１ｂ ステップ電極
２２２ａ、２２２ｂ ランディングストップ
３００ 制御基板
３０３ バイアス電極
４００ 空間光変調器
４０１ 照明源
４０２ 光吸収器
４０３ 投影瞳孔
４１１ 入射光
【特許請求の範囲】
【請求項１】
マイクロ構造を製造する方法であって、
基板上に第１の構造部分を形成することと、
該第１の構造部分上に犠牲材料を配置することと、
該犠牲材料および該基板上に第１の構造材料の層を堆積させることと、
該犠牲材料の少なくとも一部を除去して、第２の構造部分を該第１の構造材料の層に形成することであって、該第２の構造部分は、該基板に接続され、該第２の構造部分が該第１の構造部分から分離される第１の位置と、該第２の構造部分が該第１の構造部分と接触する第２の位置との間で移動可能である、ことと、
該第２の構造部分の表面および該第１の構造部分の表面のうちの少なくとも１つにカーボン層を形成することによって、該第２の構造部分と該第１の構造部分との間のスティクションを減少させることと
を包含する、方法。
【請求項２】
前記カーボン層を形成するステップは、ＣＶＤによって、前記第２の構造部分の前記表面上または前記第１の構造部分の前記表面上にカーボンを堆積させることを包含する、請求項１に記載の方法。
【請求項３】
前記カーボン層は、０．３ナノメートルよりも厚い、請求項１に記載の方法。
【請求項４】
前記カーボン層は、１．０ナノメートルよりも厚い、請求項３に記載の方法。
【請求項５】
前記犠牲材料は、アモルファスカーボンを備えている、請求項１に記載の方法。
【請求項６】
前記カーボン層は、前記犠牲材料の一部を除去する前記ステップにおいて除去されないアモルファスカーボンを備えている、請求項５に記載の方法。
【請求項７】
前記犠牲材料を配置する前記ステップは、ＣＶＤまたはＰＥＣＶＤによって、前記第１の構造部分上にカーボンを堆積させることを包含する、請求項５に記載の方法。
【請求項８】
前記犠牲材料の一部分を除去する前記ステップは、該犠牲材料の本質的に全てを除去することを包含する、請求項１に記載の方法。
【請求項９】
カーボン層を形成する前記ステップは、前記除去するステップの後に、前記第２の構造部分の前記表面または前記第１の構造部分の前記表面のうちの少なくとも１つに、カーボンを堆積させることを包含する、請求項８に記載の方法。
【請求項１０】
前記犠牲層は、ポリアリーレン、ポリアリーレンエーテルおよびハイドロジェンシルセスキオキサンからなるグループから選択された材料を備えている、請求項８に記載の方法。
【請求項１１】
前記カーボン層は、アモルファス構造を備えているか、または多結晶相である、請求項１に記載の方法。
【請求項１２】
前記犠牲材料上に前記第１の構造材料の前記層を堆積させる前に、該犠牲材料を平坦化することをさらに包含する、請求項１に記載の方法。
【請求項１３】
前記第１の構造材料の前記層にマスクを形成することと、
該マスクによって覆われない前記第１の構造材料を選択的に除去して、該第１の構造材料の前記層に開口部を形成することと、
該開口部を介して、エッチング液を適用し、前記犠牲材料を除去することと
をさらに包含する、請求項１に記載の方法。
【請求項１４】
前記第２の構造部分の少なくとも一部は導電性である、請求項１に記載の方法。
【請求項１５】
前記第２の構造部分の下部表面は、前記第１の構造部分の上部表面に、前記第２の位置において接触するように構成され、前記カーボン層は、該第２の構造部分の該下部表面または該第１の構造部分の該上部表面上に形成される、請求項１に記載の方法。
【請求項１６】
前記第１の構造部分および前記第２の構造部分のうちの少なくとも１つが、チタン、タンタル、タングステン、モリブデン、アルミニウム、アルミニウムシリコン合金、シリコン、アモルファスシリコン、ポリシリコン、シリサイド化合物およびこれらの組み合わせからなるグループから選択された材料を備えている、請求項１に記載の方法。
【請求項１７】
前記第２の構造部分は、チルト可能なミラープレートおよび該チルト可能なミラープレートをサポートするポストを備えている、請求項１に記載の方法。
【請求項１８】
前記形成するステップは、前記第２の構造部分の表面上にカーボン層を形成することを包含する、請求項１に記載の方法。
【請求項１９】
前記形成するステップは、前記第１の構造部分の表面上にカーボン層を形成することを包含する、請求項１に記載の方法。
【請求項２０】
前記基板はその上にポストを有し、
第１の構造部分を形成することは、該基板上に突起を形成し、
前記犠牲材料の少なくとも１つを除去することは、該ポストと接続するチルト可能なマイクロミラープレートを形成し、該チルト可能なマイクロミラープレートは、該チルト可能なマイクロミラープレートが該突起から分離される第１の位置と、該チルト可能なマイクロミラープレートが該基板上の該突起と接触する第２の位置との間で移動可能である、
請求項１に記載の方法。
【請求項２１】
前記カーボン層は、０．３ナノメートルよりも厚い、請求項２０に記載の方法。
【請求項２２】
前記カーボン層は、１．０ナノメートルよりも厚い、請求項２１に記載の方法。
【請求項２３】
前記犠牲材料は、アモルファスカーボンを備えている、請求項２０に記載の方法。
【請求項２４】
前記基板上の前記突起は、前記第２の位置において、前記チルト可能なマイクロミラープレートの前記下部表面に接触するように構成されているチップを含む、請求項２０に記載の方法。
【請求項２５】
前記犠牲材料上の構造材料の前記１つ以上の層を堆積させることは、
導電性材料を堆積させ、前記チルト可能なマイクロミラープレートの下部層を形成するステップと、
該下部層上に構造材料を堆積させ、該チルト可能なマイクロミラープレートに対する中間層を形成するステップと、
該中間層上に反射性材料を堆積させ、該チルト可能なマイクロミラープレートの上部層を形成するステップと
を包含する、請求項２０に記載の方法。
【請求項２６】
基板上の静止した第１のコンポーネントであって、該第１のコンポーネントは、第１の表面を有する、第１のコンポーネントと、
第２の表面を有する移動可能な第２のコンポーネントであって、該第２のコンポーネントは、該第１の表面と接触するように移動するように構成されている、第２のコンポーネントと、
該第１のコンポーネントと該第２のコンポーネントとの間のスティクションを減少させるための該第１の表面および該第２の表面のうちの少なくとも１つの上のカーボン層と
を備えている、マイクロデバイス。
【請求項２７】
前記第２のコンポーネントは、電圧信号に応答して移動するように構成されている、請求項２６に記載のマイクロデバイス。
【請求項２８】
前記カーボン層は、０．３ナノメートルよりも厚い、請求項２６に記載のマイクロデバイス。
【請求項２９】
前記カーボン層は、１．０ナノメートルよりも厚い、請求項２８に記載のマイクロデバイス。
【請求項３０】
前記第２のコンポーネントは、チタン、タンタル、タングステン、モリブデン、アルミニウム、アルミニウムシリコン合金、シリコン、アモルファスシリコン、ポリシリコン、シリサイド化合物およびこれらの組み合わせからなるグループから選択される、請求項２６に記載のマイクロデバイス。
【請求項３１】
前記第１のコンポーネントはランディングストップであり、
ポストは前記基板上にあり、
偏向可能な部材は、該ポストと接続し、
前記第２のコンポーネントは、該偏向可能な部材と接続し、該第２のコンポーネントは、該コンポーネントが該ランディングストップから分離される第１の位置と該コンポーネントが該ランディングストップと接触する第２の位置との間で移動可能であり、
前記カーボン層は、該第２のコンポーネントの表面または該ランディングストップの表面のうちの少なくとも１つの上にあり、該基板上の該コンポーネントと該ランディングストップとの間のスティクションを減少させる、
請求項２６に記載のマイクロデバイス。
【請求項３２】
前記第２のコンポーネントは、反射表面を備えている、請求項３１に記載のマイクロデバイス。
【請求項３３】
前記第２のコンポーネントは、前記ランディングストップに接触するように構成された偏向可能なチップを備えており、前記カーボン層は、該偏向可能なチップの表面上に形成される、請求項３１に記載のマイクロデバイス。
【請求項３４】
前記基板上に電極をさらに備え、前記コンポーネントの少なくとも一部は導電性である、請求項３１に記載のマイクロデバイス。
【請求項３５】
前記コンポーネントは、前記電極または前記コンポーネントの前記導電性部分のうちの少なくとも１つに印加された１つ以上の電圧信号に応答して、前記第１の位置と前記第２の位置との間を移動するように構成されている、請求項３４に記載のマイクロデバイス。
【請求項３６】
前記コンポーネントの下部表面は、前記第２の位置において前記ランディングストップの上部表面と接触するように構成され、前記カーボン層は、該コンポーネントの該下部表面または該ランディングストップの該上部表面上に形成される、請求項３１に記載のマイクロデバイス。
【請求項１】
マイクロ構造を製造する方法であって、
基板上に第１の構造部分を形成することと、
該第１の構造部分上に犠牲材料を配置することと、
該犠牲材料および該基板上に第１の構造材料の層を堆積させることと、
該犠牲材料の少なくとも一部を除去して、第２の構造部分を該第１の構造材料の層に形成することであって、該第２の構造部分は、該基板に接続され、該第２の構造部分が該第１の構造部分から分離される第１の位置と、該第２の構造部分が該第１の構造部分と接触する第２の位置との間で移動可能である、ことと、
該第２の構造部分の表面および該第１の構造部分の表面のうちの少なくとも１つにカーボン層を形成することによって、該第２の構造部分と該第１の構造部分との間のスティクションを減少させることと
を包含する、方法。
【請求項２】
前記カーボン層を形成するステップは、ＣＶＤによって、前記第２の構造部分の前記表面上または前記第１の構造部分の前記表面上にカーボンを堆積させることを包含する、請求項１に記載の方法。
【請求項３】
前記カーボン層は、０．３ナノメートルよりも厚い、請求項１に記載の方法。
【請求項４】
前記カーボン層は、１．０ナノメートルよりも厚い、請求項３に記載の方法。
【請求項５】
前記犠牲材料は、アモルファスカーボンを備えている、請求項１に記載の方法。
【請求項６】
前記カーボン層は、前記犠牲材料の一部を除去する前記ステップにおいて除去されないアモルファスカーボンを備えている、請求項５に記載の方法。
【請求項７】
前記犠牲材料を配置する前記ステップは、ＣＶＤまたはＰＥＣＶＤによって、前記第１の構造部分上にカーボンを堆積させることを包含する、請求項５に記載の方法。
【請求項８】
前記犠牲材料の一部分を除去する前記ステップは、該犠牲材料の本質的に全てを除去することを包含する、請求項１に記載の方法。
【請求項９】
カーボン層を形成する前記ステップは、前記除去するステップの後に、前記第２の構造部分の前記表面または前記第１の構造部分の前記表面のうちの少なくとも１つに、カーボンを堆積させることを包含する、請求項８に記載の方法。
【請求項１０】
前記犠牲層は、ポリアリーレン、ポリアリーレンエーテルおよびハイドロジェンシルセスキオキサンからなるグループから選択された材料を備えている、請求項８に記載の方法。
【請求項１１】
前記カーボン層は、アモルファス構造を備えているか、または多結晶相である、請求項１に記載の方法。
【請求項１２】
前記犠牲材料上に前記第１の構造材料の前記層を堆積させる前に、該犠牲材料を平坦化することをさらに包含する、請求項１に記載の方法。
【請求項１３】
前記第１の構造材料の前記層にマスクを形成することと、
該マスクによって覆われない前記第１の構造材料を選択的に除去して、該第１の構造材料の前記層に開口部を形成することと、
該開口部を介して、エッチング液を適用し、前記犠牲材料を除去することと
をさらに包含する、請求項１に記載の方法。
【請求項１４】
前記第２の構造部分の少なくとも一部は導電性である、請求項１に記載の方法。
【請求項１５】
前記第２の構造部分の下部表面は、前記第１の構造部分の上部表面に、前記第２の位置において接触するように構成され、前記カーボン層は、該第２の構造部分の該下部表面または該第１の構造部分の該上部表面上に形成される、請求項１に記載の方法。
【請求項１６】
前記第１の構造部分および前記第２の構造部分のうちの少なくとも１つが、チタン、タンタル、タングステン、モリブデン、アルミニウム、アルミニウムシリコン合金、シリコン、アモルファスシリコン、ポリシリコン、シリサイド化合物およびこれらの組み合わせからなるグループから選択された材料を備えている、請求項１に記載の方法。
【請求項１７】
前記第２の構造部分は、チルト可能なミラープレートおよび該チルト可能なミラープレートをサポートするポストを備えている、請求項１に記載の方法。
【請求項１８】
前記形成するステップは、前記第２の構造部分の表面上にカーボン層を形成することを包含する、請求項１に記載の方法。
【請求項１９】
前記形成するステップは、前記第１の構造部分の表面上にカーボン層を形成することを包含する、請求項１に記載の方法。
【請求項２０】
前記基板はその上にポストを有し、
第１の構造部分を形成することは、該基板上に突起を形成し、
前記犠牲材料の少なくとも１つを除去することは、該ポストと接続するチルト可能なマイクロミラープレートを形成し、該チルト可能なマイクロミラープレートは、該チルト可能なマイクロミラープレートが該突起から分離される第１の位置と、該チルト可能なマイクロミラープレートが該基板上の該突起と接触する第２の位置との間で移動可能である、
請求項１に記載の方法。
【請求項２１】
前記カーボン層は、０．３ナノメートルよりも厚い、請求項２０に記載の方法。
【請求項２２】
前記カーボン層は、１．０ナノメートルよりも厚い、請求項２１に記載の方法。
【請求項２３】
前記犠牲材料は、アモルファスカーボンを備えている、請求項２０に記載の方法。
【請求項２４】
前記基板上の前記突起は、前記第２の位置において、前記チルト可能なマイクロミラープレートの前記下部表面に接触するように構成されているチップを含む、請求項２０に記載の方法。
【請求項２５】
前記犠牲材料上の構造材料の前記１つ以上の層を堆積させることは、
導電性材料を堆積させ、前記チルト可能なマイクロミラープレートの下部層を形成するステップと、
該下部層上に構造材料を堆積させ、該チルト可能なマイクロミラープレートに対する中間層を形成するステップと、
該中間層上に反射性材料を堆積させ、該チルト可能なマイクロミラープレートの上部層を形成するステップと
を包含する、請求項２０に記載の方法。
【請求項２６】
基板上の静止した第１のコンポーネントであって、該第１のコンポーネントは、第１の表面を有する、第１のコンポーネントと、
第２の表面を有する移動可能な第２のコンポーネントであって、該第２のコンポーネントは、該第１の表面と接触するように移動するように構成されている、第２のコンポーネントと、
該第１のコンポーネントと該第２のコンポーネントとの間のスティクションを減少させるための該第１の表面および該第２の表面のうちの少なくとも１つの上のカーボン層と
を備えている、マイクロデバイス。
【請求項２７】
前記第２のコンポーネントは、電圧信号に応答して移動するように構成されている、請求項２６に記載のマイクロデバイス。
【請求項２８】
前記カーボン層は、０．３ナノメートルよりも厚い、請求項２６に記載のマイクロデバイス。
【請求項２９】
前記カーボン層は、１．０ナノメートルよりも厚い、請求項２８に記載のマイクロデバイス。
【請求項３０】
前記第２のコンポーネントは、チタン、タンタル、タングステン、モリブデン、アルミニウム、アルミニウムシリコン合金、シリコン、アモルファスシリコン、ポリシリコン、シリサイド化合物およびこれらの組み合わせからなるグループから選択される、請求項２６に記載のマイクロデバイス。
【請求項３１】
前記第１のコンポーネントはランディングストップであり、
ポストは前記基板上にあり、
偏向可能な部材は、該ポストと接続し、
前記第２のコンポーネントは、該偏向可能な部材と接続し、該第２のコンポーネントは、該コンポーネントが該ランディングストップから分離される第１の位置と該コンポーネントが該ランディングストップと接触する第２の位置との間で移動可能であり、
前記カーボン層は、該第２のコンポーネントの表面または該ランディングストップの表面のうちの少なくとも１つの上にあり、該基板上の該コンポーネントと該ランディングストップとの間のスティクションを減少させる、
請求項２６に記載のマイクロデバイス。
【請求項３２】
前記第２のコンポーネントは、反射表面を備えている、請求項３１に記載のマイクロデバイス。
【請求項３３】
前記第２のコンポーネントは、前記ランディングストップに接触するように構成された偏向可能なチップを備えており、前記カーボン層は、該偏向可能なチップの表面上に形成される、請求項３１に記載のマイクロデバイス。
【請求項３４】
前記基板上に電極をさらに備え、前記コンポーネントの少なくとも一部は導電性である、請求項３１に記載のマイクロデバイス。
【請求項３５】
前記コンポーネントは、前記電極または前記コンポーネントの前記導電性部分のうちの少なくとも１つに印加された１つ以上の電圧信号に応答して、前記第１の位置と前記第２の位置との間を移動するように構成されている、請求項３４に記載のマイクロデバイス。
【請求項３６】
前記コンポーネントの下部表面は、前記第２の位置において前記ランディングストップの上部表面と接触するように構成され、前記カーボン層は、該コンポーネントの該下部表面または該ランディングストップの該上部表面上に形成される、請求項３１に記載のマイクロデバイス。
【図１ａ】
【図１ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７Ａ】
【図２７Ｂ】
【図２７Ｃ】
【図２７Ｄ】
【図２７Ｅ】
【図２７Ｆ】
【図２７Ｇ】
【図２７Ｈ】
【図２７Ｉ】
【図２８】
【図１ｂ】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７Ａ】
【図２７Ｂ】
【図２７Ｃ】
【図２７Ｄ】
【図２７Ｅ】
【図２７Ｆ】
【図２７Ｇ】
【図２７Ｈ】
【図２７Ｉ】
【図２８】
【公開番号】特開２００８−５８９６５（Ｐ２００８−５８９６５Ａ）
【公開日】平成２０年３月１３日（２００８．３．１３）
【国際特許分類】
【出願番号】特願２００７−２１８９６６（Ｐ２００７−２１８９６６）
【出願日】平成１９年８月２４日（２００７．８．２４）
【出願人】（５０６１４１５５７）スペイシャル フォトニックス， インコーポレイテッド (19)
【Ｆターム（参考）】
【公開日】平成２０年３月１３日（２００８．３．１３）
【国際特許分類】
【出願日】平成１９年８月２４日（２００７．８．２４）
【出願人】（５０６１４１５５７）スペイシャル フォトニックス， インコーポレイテッド (19)
【Ｆターム（参考）】
[ Back to top ]