【課題】液晶表示装置の周囲が明るい環境でも、薄暗い環境でも、その環境に合わせて画像表示を認識できる液晶表示装置を提供することを課題の一とする。或いは、外光を照明光源とする反射モードと、バックライトを用いる透過モードの両モードでの画像表示を可能とした液晶表示装置を提供することを課題の一とする。
【解決手段】液晶層を介して入射する光を反射して表示を行う領域（反射領域）と、バックライトからの光を透過して表示を行う領域（透過領域）とを設け、透過モードと反射モードの切り換えを行う。フルカラー画像の表示を行う場合、画素部が第１の領域及び第２の領域を少なくとも有し、第１の領域に、異なる色相を有する複数の光が、第１の輪番に従い順次供給されると共に、第２の領域にも異なる色相を有する複数の光が、第１の輪番とは異なる第２の輪番に従い、順次供給される。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置及びその駆動方法に関する。
【背景技術】
【０００２】
液晶表示装置には大きく分けて透過型と反射型の二種類のタイプが知られている。
【０００３】
透過型の液晶表示装置は、冷陰極蛍光ランプなどのバックライトを用い、液晶の光学変調作用を利用して、バックライトからの光が液晶を透過して液晶表示装置外部に出力される状態と、出力されない状態とを選択し、明と暗の表示を行わせ、さらにそれらを組み合わせることで、画像表示を行うものである。
【０００４】
また、反射型の液晶表示装置は、液晶の光学変調作用を利用して、外光、即ち入射光が画素電極で反射して装置外部に出力される状態と、入射光が装置外部に出力されない状態とを選択し、明と暗の表示を行わせ、さらにそれらを組み合わせることで、画像表示を行うものである。
【０００５】
また、液晶表示装置の表示方法として、カラーフィルタ方式及びフィールドシーケンシャル方式が知られている。フィールドシーケンシャル方式によって表示を行う液晶表示装置は、異なる色を呈する複数の光源（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））が設けられる。そして、当該異なる色を呈する複数の光源が順次発光し、且つ画素毎にそれぞれの色を呈する光の透過を制御することで所望の色を形成し、カラー表示を行っている。即ち、フィールドシーケンシャル方式は、特定色を呈する光毎に時間分割することで所望の色を形成する方式である。
【０００６】
特許文献１では、フィールドシーケンシャル方式によって表示を行う液晶表示装置が開示されている。具体的には、各画素に、画像信号の入力を制御するトランジスタと、該画像信号を保持する信号保持容量と、該信号保持容量から表示画素容量への電荷の移動を制御するトランジスタとが設けられた液晶表示装置が開示されている。当該構成を有する液晶表示装置は、信号保持容量に対する画像信号の書き込みと、表示画素容量が保持する電荷に応じた表示とを並行して行うことが可能である。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００９−４２４０５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
液晶表示装置の周囲が明るい環境でも、薄暗い環境でも、その環境に合わせて画像表示を認識できる液晶表示装置を提供することを課題の一とする。
【０００９】
また、外光を照明光源とする反射モードと、バックライトを用いる透過モードの両モードでの画像表示を可能とした液晶表示装置を提供することを課題の一とする。
【課題を解決するための手段】
【００１０】
液晶層を介して入射する光を反射して表示を行う領域（反射領域）と、バックライトからの光を透過して表示を行う領域（透過領域）とを設け、透過モードと反射モードの切り換えを行うことのできる液晶表示装置とする。反射モードの場合には、反射領域の第１の画素電極に接続された第１のトランジスタを駆動し、透過モードの場合には、透過領域の第２の画素電極に接続された第２のトランジスタを駆動する。これら２つのトランジスタを別々に動作させることによって、反射領域と透過領域の表示領域を独立して制御することができる。
【００１１】
また、透過領域の表示においては、画素部全面において画像信号の書き込み及びバックライトの点灯を順次行うのではなく、画素部の特定の領域毎に画像信号の書き込み及びバックライトの点灯を順次行う新規のフィールドシーケンシャル方式を用いる。なお、バックライトの光源としては、冷陰極蛍光ランプよりも消費電力を低減でき、光の強弱を調節できる発光ダイオード（ＬＥＤ）を複数用いる。
【００１２】
新規のフィールドシーケンシャル方式は、利用者の瞬きなど短時間の表示の遮りに起因して特定の表示情報が欠落することによって、当該利用者に視認される表示が本来の表示情報に基づく表示から変化（劣化）すること（カラーブレイク、色割れともいう）を低減することができる。
【００１３】
本明細書で開示する本発明の一態様は、画素部、及び、画素部への画像信号の入力を制御する駆動回路が設けられたパネルと、バックライトを有し、そのバックライトが、異なる色相の光を発する複数の光源を有する。そして、フルカラー画像の表示を行う場合と、モノクロ画像の表示を行う場合とで、光源の駆動方法を切り換える。
【００１４】
フルカラー画像の表示を行う場合は、新規のフィールドシーケンシャル方式を利用した透過モードとし、画素部を複数の領域に分割し、領域ごとに上記光源の点灯を制御する。具体的には、画素部は、第１の領域及び第２の領域を少なくとも有し、前記第１の領域に、異なる色相を有する複数の光が、第１の輪番に従い順次供給されると共に、前記第２の領域にも異なる色相を有する前記複数の光が、前記第１の輪番とは異なる第２の輪番に従い、順次供給される。
【００１５】
モノクロ画像の表示を行う場合は、光源からの光の供給を停止して反射モードとし、画素部の反射領域全体、或いは領域ごとに、外部からの光を利用して静止画表示または動画表示を行う。
【００１６】
さらに、本発明の一態様では、上記モノクロ画像が静止画である場合に、モノクロ画像が動画である場合よりも、その駆動周波数を低くする。そして、本発明の一態様では、駆動周波数を低くするために、液晶表示装置の画素部に、液晶素子と、当該液晶素子に与えられる電圧の保持を制御するための、オフ電流が極めて小さい絶縁ゲート電界効果型トランジスタ（以下、単にトランジスタとする）とを設ける。オフ電流の極めて小さいトランジスタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くしても、言い換えると一定期間内における画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。
【００１７】
上記トランジスタは、シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコン半導体よりも低い半導体材料を、チャネル形成領域に含むことを特徴とする。上述したような特性を有する半導体材料をチャネル形成領域に含むことで、オフ電流が極めて低いトランジスタを実現することができる。このような半導体材料としては、例えば、シリコンの約３倍程度の大きなバンドギャップを有する、酸化物半導体が挙げられる。上記構成を有するトランジスタを、液晶素子に与えられる電圧を保持するためのスイッチング素子として用いることで、通常のシリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、液晶素子からの電荷のリークを防ぐことができる。
【００１８】
上記画素部は、入力されるフルカラー画像信号の電圧に従って液晶層の透過率が制御される領域と、該領域と重なる液晶層への電圧の保持を制御する第１のトランジスタと、入力されるモノクロ画像信号の電圧に従って液晶層の反射率が制御される領域と、該領域と重なる液晶層への電圧の保持を制御する第２のトランジスタを有する。そして、第１及び第２のトランジスタは、そのチャネル形成領域に、例えば酸化物半導体などの、バンドギャップがシリコン半導体よりも広く、真性キャリア密度がシリコン半導体よりも低い半導体材料を含んでいる。
【００１９】
なお、電子供与体（ドナー）となる水分または水素などの不純物が低減された後、酸素の添加により酸素欠損が低減された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）は、ｉ型（真性半導体）又はｉ型に限りなく近い。そのため、上記酸化物半導体を用いたトランジスタは、オフ電流が著しく低いという特性を有する。具体的に、酸化物半導体は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）による水素濃度の測定値が、５×１０^１９／ｃｍ^３以下、好ましくは５×１０^１８／ｃｍ^３以下、より好ましくは５×１０^１７／ｃｍ^３以下、さらに好ましくは１×１０^１６／ｃｍ^３以下とする。また、ホール効果測定により測定できる酸化物半導体膜のキャリア密度は、１×１０^１４／ｃｍ^３未満、好ましくは１×１０^１２／ｃｍ^３未満、さらに好ましくは１×１０^１１／ｃｍ^３未満とする。また、酸化物半導体のバンドギャップは、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。水分または水素などの不純物濃度が十分に低減されて、酸素欠損が低減された酸化物半導体膜を用いることにより、トランジスタのオフ電流を下げることができる。
【００２０】
ここで、酸化物半導体膜中の、水素濃度の分析について触れておく。酸化物半導体膜中及び導電膜中の水素濃度測定は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行う。ＳＩＭＳ分析は、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布をＳＩＭＳで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域における、水素濃度の最大値または最小値を、当該膜中の水素濃度として採用する。さらに、当該膜が存在する領域において、最大値を有する山型のピーク、最小値を有する谷型のピークが存在しない場合、変曲点の値を水素濃度として採用する。
【００２１】
具体的に、水分または水素などの不純物が低減され、なおかつ酸素の添加により酸素欠損が低減された酸化物半導体膜を活性層として用いたトランジスタのオフ電流が低いことは、いろいろな実験により証明できる。例えば、チャネル幅が１×１０^６μｍでチャネル長が１０μｍの素子であっても、ソース電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ電流（ゲート電極とソース電極間の電圧を０Ｖ以下としたときのドレイン電流）が、半導体パラメータアナライザの測定限界以下、すなわち１×１０^−１３Ａ以下という特性を得ることができる。この場合、オフ電流をトランジスタのチャネル幅で除した数値に相当するオフ電流密度は、１００ｚＡ／μｍ以下であることが分かる。また、容量素子とトランジスタとを接続して、容量素子に流入または容量素子から流出する電荷を当該トランジスタで制御する回路を用いて、オフ電流密度の測定を行った。当該測定では、上記トランジスタに酸化物半導体膜をチャネル形成領域に用い、容量素子の単位時間あたりの電荷量の推移から当該トランジスタのオフ電流密度を測定した。その結果、トランジスタのソース電極とドレイン電極間の電圧が３Ｖの場合に、数十ｙＡ／μｍという、さらに低いオフ電流密度が得られることが分かった。したがって、本発明の一態様に係る半導体装置では、酸化物半導体膜を活性層として用いたトランジスタのオフ電流密度を、ソース電極とドレイン電極間の電圧によっては、１００ｙＡ／μｍ以下、好ましくは１０ｙＡ／μｍ以下、更に好ましくは１ｙＡ／μｍ以下にすることができる。従って、酸化物半導体膜を活性層として用いたトランジスタは、オフ電流が、結晶性を有するシリコンを用いたトランジスタに比べて著しく低い。
【００２２】
なお、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００２３】
なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
【００２４】
また、酸化物半導体として、ＩｎＭＯ_３（ＺｎＯ）_ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ_２ＳｎＯ_５（ＺｎＯ）_ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
【発明の効果】
【００２５】
液晶表示装置の周囲が明るい環境でも、薄暗い環境でも、その環境に合わせて、外光を照明光源とする反射モードと、バックライトを用いる透過モードの両モードでの画像表示を可能とした液晶表示装置を実現できる。例えば、動画を表示する場合には透過モードとし、静止画を表示する場合には反射モードする。
【００２６】
オフ電流の極めて小さいトランジスタを用い、液晶素子に与えられる電圧が保持される期間を長くすることができ、例えば、静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる。そのため、静止画の表示における消費電力を低減した液晶表示装置を実現することができる。
【図面の簡単な説明】
【００２７】
【図１】液晶表示装置の構成を示すブロック図。
【図２】パネルと画素の構成を示す図。
【図３】液晶表示装置とバックライトの動作を模式的に示した図。
【図４】各領域に供給される光の色相の一例を、模式的に示す図。
【図５】各領域に供給される光の消灯の一例を、模式的に示す図。
【図６】走査線駆動回路の構成を示す図。
【図７】第ｘのパルス出力回路２０＿ｘを、模式的に示した図。
【図８】パルス出力回路の構成と、そのタイミングチャートを示す図。
【図９】走査線駆動回路のタイミングチャートを示す図。
【図１０】走査線駆動回路のタイミングチャートを示す図。
【図１１】信号線駆動回路の構成を示す図。
【図１２】信号線に供給される画像信号（ＤＡＴＡ）のタイミングの一例を示す図。
【図１３】選択信号の走査のタイミングと、バックライトの点灯のタイミングとを示す図。
【図１４】選択信号の走査のタイミングと、バックライトの消灯のタイミングとを示す図。
【図１５】パネルの構成を示す図。
【図１６】走査線駆動回路の構成を示す図。
【図１７】走査線駆動回路のタイミングチャートを示す図。
【図１８】信号線駆動回路の構成を示す図。
【図１９】パルス出力回路の構成を示す図。
【図２０】パルス出力回路の構成を示す図。
【図２１】トランジスタの作製方法を示す断面図。
【図２２】トランジスタの断面図。
【図２３】液晶表示装置の作製方法を示す断面図。
【図２４】画素の上面図の一例。
【図２５】画素の断面図。
【図２６】液晶表示装置の上面図及び断面図。
【図２７】液晶表示装置の構成を示す上面図及び断面図。
【図２８】電子機器の図。
【図２９】トランジスタの構成を説明する図。
【図３０】Ｖｔｈの定義を示す図。
【図３１】光負バイアス試験結果を示す図。
【発明を実施するための形態】
【００２８】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２９】
（実施の形態１）
本実施の形態では、静止画モードと動画モードを有する液晶表示装置について図１を用いて説明する。なお、本明細書において、表示装置が表示装置に入力する画像信号を静止画と判断しておこなう動作を静止画モード、動画と判断して行う動作を動画モードというものとする。
【００３０】
本実施の形態の液晶表示装置４００は、複数の画像メモリ４０１と、画像データ選択回路４０２と、セレクタ４０３と、ＣＰＵ４０４と、コントローラ４０５と、パネル４０６と、バックライト４０７と、バックライト制御回路４０８とを有する。
【００３１】
複数の画像メモリ４０１には、液晶表示装置４００に入力された、フルカラー画像に対応する画像データ（フルカラー画像データ４１０）が記憶される。上記フルカラー画像データ４１０には、複数の色相にそれぞれ対応する画像データが含まれている。複数の各画像メモリ４０１には、各色相に対応する画像データがそれぞれ記憶されている。
【００３２】
画像メモリ４０１は、例えばＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等の記憶回路を用いることができる。
【００３３】
画像データ選択回路４０２は、コントローラ４０５からの命令に従って複数の画像メモリ４０１に記憶されている、各色相に対応するフルカラー画像データを読み出し、セレクタ４０３に送る。
【００３４】
また、液晶表示装置４００には、モノクロ画像に対応する画像データ（モノクロ画像データ４１１）も入力される。入力されたモノクロ画像データ４１１は、セレクタ４０３に入力される。
【００３５】
なお、異なる色相の色を呈する光源を複数用い、各色の階調により表示される画像をフルカラー画像とする。また、光源を消灯し、反射電極により表示される画像をモノクロ画像とする。
【００３６】
また、本実施の形態では、モノクロ画像データ４１１が直接セレクタ４０３に入力される構成を示しているが、本発明はこの構成に限定されない。フルカラー画像データ４１０と同様に、モノクロ画像データ４１１も、画像メモリ４０１において一旦記憶し、画像データ選択回路４０２において読み出すようにしても良い。この場合、セレクタ４０３が画像データ選択回路４０２に含まれる構成となる。
【００３７】
また、モノクロ画像データ４１１は、フルカラー画像データ４１０を液晶表示装置４００において合成することで、作製されていても良い。
【００３８】
ＣＰＵ４０４は、フルカラー画像の表示を行う場合と、モノクロ画像の表示を行う場合とで、セレクタ４０３とコントローラ４０５の動作が切り替わるように制御する。
【００３９】
具体的に、フルカラー画像の表示を行う場合、セレクタ４０３は、ＣＰＵ４０４からの命令に従って、入力されたフルカラー画像データ４１０を選択し、パネル４０６に供給する。また、コントローラ４０５は、ＣＰＵ４０４からの命令に従って、フルカラー画像データ４１０に同期した駆動信号またはフルカラー画像の表示を行う際に用いられる電源電位を、パネル４０６に供給する。
【００４０】
或いは、モノクロ画像の表示を行う場合、セレクタ４０３は、ＣＰＵ４０４からの命令に従って、入力されたモノクロ画像データ４１１を選択し、パネル４０６に供給する。また、コントローラ４０５は、ＣＰＵ４０４からの命令に従って、モノクロ画像データ４１１に同期した駆動信号またはモノクロ画像の表示を行う際に用いられる電源電位を、パネル４０６に供給する。
【００４１】
パネル４０６は、各画素に液晶素子を有する画素部４１２と、第１の走査線駆動回路４１４ａ、第１の信号線駆動回路４１３ａ、第２の走査線駆動回路４１４ｂ、第２の信号線駆動回路４１３ｂなどの駆動回路とを有する。セレクタ４０３からのフルカラー画像データ４１０またはモノクロ画像データ４１１は、第１の信号線駆動回路４１３ａまたは第２の信号線駆動回路４１３ｂに与えられる。また、コントローラ４０５からの駆動信号または電源電位は、第１の走査線駆動回路４１４ａ、第１の信号線駆動回路４１３ａ、第２の走査線駆動回路４１４ｂ、または第２の信号線駆動回路４１３ｂに与えられる。
【００４２】
なお、駆動信号には、第１の信号線駆動回路４１３ａまたは第２の信号線駆動回路４１３ｂの動作を制御する信号線駆動回路用スタートパルス信号（ＳＳＰ１、ＳＳＰ２）、信号線駆動回路用クロック信号（ＳＣＫ１、ＳＣＫ２）、第１の走査線駆動回路４１４ａまたは第２の走査線駆動回路４１４ｂの動作を制御する走査線駆動回路用スタートパルス信号（ＧＳＰ）、走査線駆動回路用クロック信号（ＧＣＫ）などが含まれる。
【００４３】
バックライト４０７には、色相の異なる光を発する複数の光源が配置されている。コントローラ４０５は、バックライト制御回路４０８を介してバックライト４０７が有する光源の駆動を制御する。
【００４４】
なお、フルカラー画像の表示とモノクロ画像の表示の切り替えは、人為的に行うことができる。この場合、入力装置４２０を液晶表示装置４００に設け、入力装置４２０からの信号に従って、ＣＰＵ４０４が上記切り替えを制御するようにすれば良い。例えば、使用者が液晶表示装置４００に設けられたスイッチ等によって、フルカラー画像の表示とモノクロ画像の表示の切り替えを制御する。
【００４５】
また、本実施の形態で例示される液晶表示装置４００は、測光回路４２１を有していても良い。測光回路４２１は液晶表示装置４００が使用されている環境の明るさを測定する回路である。そして、測光回路４２１において検知された明るさに従って、ＣＰＵ４０４がフルカラー画像の表示とモノクロ画像の表示の切り替えを制御しても良い。
【００４６】
例えば、本実施の形態で例示される液晶表示装置４００を薄暗い環境で利用する場合、測光回路４２１からの信号に従って、ＣＰＵ４０４がフルカラー画像の表示を選択し、明るい環境で利用する場合、測光回路４２１からの信号に従って、ＣＰＵ４０４がモノクロ画像の表示を選択しても良い。なお、測光回路４２１にあらかじめ閾値を設定し、使用環境の明るさが閾値を下回ると、バックライトが点灯するように設定してもよい。
【００４７】
次いで、本発明の一態様に係る液晶表示装置の、パネルの具体的な構成について、一例を挙げて説明する。
【００４８】
図２（Ａ）は、液晶表示装置の構成例を示す図である。図２（Ａ）に示す液晶表示装置は、画素部１０と、第１の走査線駆動回路１１ａと、第２の走査線駆動回路１１ｂと、第１の信号線駆動回路１２ａと、第２の信号線駆動回路１２ｂとを有する。本発明の一態様では、画素部１０が複数の領域に分割されている。具体的に、図２（Ａ）では、画素部１０が、３つの領域（領域１０１〜領域１０３）に分割されている場合を例示している。そして、各領域は、マトリクス状に配設された複数の画素１５を有する。
【００４９】
また、画素部１０には、第１の走査線駆動回路１１ａによって電位が制御されるｍ本の走査線ＧＬａと、第１の信号線駆動回路１２ａによって電位が制御されるｎ本の信号線ＳＬａとが設けられている。そして、ｍ本の走査線ＧＬａは、画素部１０が有する領域の数に合わせて、複数のグループに分割されている。例えば、図２（Ａ）の場合、画素部１０が３つの領域に分割されているので、ｍ本の走査線ＧＬａも３つのグループに分割されている。そして、各グループに属する走査線ＧＬａは、当該グループに対応する領域が有する複数の画素１５に、接続されている。具体的に、各走査線ＧＬａは、各領域においてマトリクス状に配設された複数の画素１５のうち、いずれかの行に配設されたｎ個の画素１５に接続される。
【００５０】
また、各信号線ＳＬａは、上記領域に係わらず、画素部１０においてｍ行ｎ列に配設された複数の画素１５のうち、いずれかの列に配設されたｍ個の画素１５に接続される。
【００５１】
図２（Ｂ）は、図２（Ａ）に示す液晶表示装置が有する画素１５の回路図の一例を示す図である。
【００５２】
また、画素１５は、画素電極が光を透過する透過領域と、反射電極が液晶層を介して入射する光を反射する反射領域に大別される。透過領域は、第１の画素トランジスタ１６ａ、第１の液晶素子１８ａ、第１の容量素子１７ａを有する。第１の画素トランジスタ１６ａはゲートが第１の走査線ＧＬａに接続され、ソース又はドレインの一方となる第１端子が第１の信号線ＳＬａに接続され、ソース又はドレインの他方となる第２端子が、第１の液晶素子１８ａの一方の電極及び第１の容量素子１７ａの第１の電極に接続される。なお第１の液晶素子１８ａの他方の電極は、共通電極に接続されている。なお第１の容量素子１７ａの第２の電極は、容量線に接続される。
【００５３】
また、反射領域は、第２の画素トランジスタ１６ｂ、第２の液晶素子１８ｂ、第２の容量素子１７ｂを有する。第２の画素トランジスタ１６ｂはゲートが第２の走査線ＧＬｂに接続され、ソース又はドレインの一方となる第１端子が第２の信号線ＳＬｂに接続され、ソース又はドレインの他方となる第２端子が、第２の液晶素子１８ｂの一方の電極及び第２の容量素子１７ｂの第１の電極に接続される。なお第２の液晶素子１８ｂの他方の電極は、共通電極に接続されている。なお第２の容量素子１７ｂの第２の電極は、容量線に接続される。
【００５４】
なお、図２において、第１の走査線ＧＬａ及び第２の走査線ＧＬｂは、第１の走査線駆動回路１１ａ及び第２の走査線駆動回路１１ｂにより別々に駆動される。また第１の信号線ＳＬａ及び第２の信号線ＳＬｂは、第１の信号線駆動回路１２ａ及び第２の信号線駆動回路１２ｂにより、別々の画像信号が供給される。そして透過領域の第１の液晶素子１８ａ及び反射領域の第２の液晶素子１８ｂでは、異なる画像信号に基づいた階調の制御がなされることとなる。
【００５５】
なお、第１の画素トランジスタ１６ａ及び第２の画素トランジスタ１６ｂは、酸化物半導体層を有するトランジスタで構成することが好ましい。第２の画素トランジスタ１６ｂとしてオフ電流の極めて小さいトランジスタを用いることで、第２の液晶素子１８ｂに与えられる電圧が保持される期間を長く確保することができる。そのため、静止画のように、連続する幾つかのフレーム期間に渡って、画素部１０に同じ画像情報を有する画像信号が書き込まれる場合などは、駆動周波数を低くする、言い換えると一定期間内における画素部１０への画像信号の書き込み回数を少なくしても、画像の表示を維持することができる。例えば、上述したような、高純度化され、なおかつ酸素欠損が低減された酸化物半導体膜を活性層として用いたトランジスタを第２の画素トランジスタ１６ｂに用いることで、画像信号の書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましくは１分以上にすることができる。そして、画像信号が書き込まれる間隔を長くすればするほど、より消費電力を低減することができる。
【００５６】
また、複数回の画像信号の書き込みによる画像を視認する際、複数回にわたって切り替わる画像を人間の目は視認することとなる。そのため、人間の目には疲労として現れることもあり得る。本実施の形態で説明したように、画像信号の書き込み回数を削減する構成とすることで、目の疲労を減らすといった効果もある。
【００５７】
また、画像信号の電位をより長い期間に渡って保持することができるため、画像信号の電位を保持するために、第２の液晶素子１８ｂに第２の容量素子１７ｂを接続しなくても、表示される画質が低下するのを防ぐことができる。
【００５８】
シリコン半導体よりもバンドギャップが広く、真性キャリア密度がシリコン半導体よりも低い半導体であれば、第１の画素トランジスタ１６ａ及び第２の画素トランジスタ１６ｂは、酸化物半導体層を有するトランジスタに限定されず、炭化珪素（ＳｉＣ）、窒化ガリウム（ＧａＮ）などの化合物半導体を有するトランジスタで構成してもよい。
【００５９】
また、第１の液晶素子１８ａ、及び第２の液晶素子１８ｂは、それぞれ画素電極と、対向電極と、画素電極と対向電極間の電圧が印加される液晶を含んだ液晶層とを有している。
【００６０】
液晶層に用いられる液晶材料の一例としては、ネマチック液晶、コレステリック液晶、スメクチック液晶、ディスコチック液晶、サーモトロピック液晶、リオトロピック液晶、低分子液晶、高分子分散型液晶（ＰＤＬＣ）、強誘電液晶、反強誘電液晶、主鎖型液晶、側鎖型高分子液晶、バナナ型液晶などを挙げることができる。
【００６１】
また、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。
【００６２】
また液晶の駆動方法としては、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＳＴＮ（Ｓｕｐｅｒ Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＭＶＡ（Ｍｕｌｔｉ−ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＤＬＣ（Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＰＮＬＣ（Ｐｏｌｙｍｅｒ Ｎｅｔｗｏｒｋ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ゲストホストモードなどを適用することが可能である。
【００６３】
画素１５は、必要に応じて、トランジスタ、ダイオード、抵抗素子、容量素子、インダクタンスなどのその他の回路素子を、さらに有していても良い。
【００６４】
また、画像信号の電位の極性を、対向電極の電位を基準として反転させる反転駆動を行うことで、焼き付きと呼ばれる液晶の劣化を防ぐことができる。しかし、反転駆動を行うと、画像信号の極性が変化する際に信号線に与えられる電位の変化が大きくなるため、第２の画素トランジスタ１６ｂのソース電極とドレイン電極の電位差が大きくなる。よって、第２の画素トランジスタ１６ｂは、閾値電圧がシフトするなどの特性劣化が生じやすい。また、第２の液晶素子１８ｂに保持されている電圧を維持するために、ソース電極とドレイン電極の電位差が大きくても、オフ電流が低いことが要求される。本実施の形態では、第２の画素トランジスタ１６ｂに、酸化物半導体などの半導体を用いているので、第２の画素トランジスタ１６ｂの耐圧性を高め、オフ電流を著しく低くすることができる。よって、シリコンやゲルマニウムなどの半導体材料で形成されたトランジスタを用いた場合に比べて、第２の画素トランジスタ１６ｂの劣化を防ぎ、第２の液晶素子１８ｂに保持されている電圧を維持することができる。
【００６５】
次いで、パネルの動作の一例について、バックライトの動作とともに説明する。図３は、液晶表示装置とバックライトの動作を模式的に示した図である。図３に示すように、本発明の一態様に係る液晶表示装置の動作は、フルカラー画像を表示する期間（フルカラー画像表示期間３０１）と、モノクロ画像の動画を表示する期間（モノクロ動画表示期間３０２）と、モノクロ画像の静止画を表示する期間（モノクロ静止画表示期間３０３）とに大別される。
【００６６】
フルカラー画像表示期間３０１では、複数のサブフレーム期間により１フレーム期間が構成されている。そして、サブフレーム期間ごとに画素部への画像信号の書き込みが行われている。そして、走査線駆動回路や信号線駆動回路などの駆動回路には、画像の表示を行っている間において、連続して駆動信号が供給されている。よって、フルカラー画像表示期間３０１では、駆動回路は動作している状態にある。また、フルカラー画像表示期間３０１では、バックライトにより画素部に供給される光の色相が、サブフレーム期間ごとに切り換わる。そして、各色相に対応した画像信号を画素部へ順に書き込んでいき、１フレーム期間内に全ての色相に対応した画像信号を書き込むことで１画像が形成される。そのため、フルカラー画像表示期間３０１では、１フレーム期間における画素部への画像信号の書き込み回数は複数回であり、その数はバックライトから供給される光の色相の数により決まる。
【００６７】
モノクロ動画表示期間３０２では、フルカラー画像表示期間３０１と同様に、１フレーム期間ごとに画素部への画像信号の書き込みが行われている。そして、走査線駆動回路や信号線駆動回路などの駆動回路には、画像の表示を行っている間において、連続して駆動信号が供給されている。よって、モノクロ動画表示期間３０２では、駆動回路は動作している状態にある。また、モノクロ動画表示期間３０２では、バックライトにより画素部に供給される光の色相が、フレーム期間ごとに切り換わることがなく、一の色相の光が連続して画素部に供給される。そして、１フレーム期間内に、その一の色相に対応した画像信号を画素部へ順に書き込むことで、１画像が形成される。そのため、モノクロ動画表示期間３０２では、１フレーム期間における画素部への画像信号の書き込み回数は１回となる。
【００６８】
モノクロ静止画表示期間３０３では、フルカラー画像表示期間３０１と同様に、１フレーム期間ごとに画素部への画像信号の書き込みが行われている。しかし、フルカラー画像表示期間３０１やモノクロ動画表示期間３０２とは異なり、画素部への画像信号の書き込み時に駆動回路に駆動信号が供給され、書き込みが終了した後は駆動回路への駆動信号の供給が停止する。よって、モノクロ静止画表示期間３０３では、画像信号の書き込み時以外は駆動回路が非動作の状態にある。また、モノクロ静止画表示期間３０３では、バックライトは消灯させている。そして、１フレーム期間内に画像信号を画素部へ順に書き込むことで、１画像が形成される。そのため、モノクロ静止画表示期間３０３では、１フレーム期間における画素部への画像信号の書き込み回数は１回となる。
【００６９】
なお、モノクロ動画表示期間３０２では、フリッカ等の画像のちらつきが視認されるのを防ぐために、１秒間に６０フレーム期間以上設けることが望ましい。モノクロ静止画表示期間３０３では、１フレーム期間を極端に長く、例えば１分以上とすることができる。１フレーム期間を長くすることで、駆動回路が非動作の期間を長くすることができるので、液晶表示装置の消費電力を低減させることができる。
【００７０】
また、本発明の一態様に係る液晶表示装置は、カラーフィルタを用いる必要がない。よって、カラーフィルタを用いた液晶表示装置に比べて、コストを低減できる。
【００７１】
なお、フルカラー画像表示期間３０１では、１フレーム期間において、画素部の各領域に色相の異なる複数の光を順次供給する。図４に、各領域に供給される光の色相の一例を、模式的に示す。なお、図４では、図２（Ａ）に示したように、画素部が３つの領域に分割されている場合を例示している。さらに、図４では、画素部に、バックライトから赤（Ｒ）の光、青（Ｂ）の光、緑（Ｇ）の光が供給される場合を例示している。
【００７２】
まず、図４（Ａ）に、最初のサブフレーム期間において、領域１０１に赤（Ｒ）の光、領域１０２に緑（Ｇ）の光、領域１０３に青（Ｂ）の光が、それぞれ供給されている様子を示す。そして、図４（Ｂ）に、次のサブフレーム期間において、領域１０１に緑（Ｇ）の光、領域１０２に青（Ｂ）の光、領域１０３に赤（Ｒ）の光が、それぞれ供給されている様子を示す。そして、図４（Ｃ）に、さらに次のサブフレーム期間において、領域１０１に青（Ｂ）の光、領域１０２に赤（Ｒ）の光、領域１０３に緑（Ｇ）の光が、それぞれ供給されている様子を示す。
【００７３】
そして、上記全てのサブフレーム期間が終了することで、１フレーム期間が終了する。１フレーム期間において、各領域に供給される光の色相が一巡することで、フルカラーの画像を表示することができる。なお、各領域に着目すると、領域１０１では、供給される光の色相が、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の順に変化している。また、領域１０２では、供給される光の色相が、緑（Ｇ）、青（Ｂ）、赤（Ｒ）の順に変化している。また、領域１０３では、供給される光の色相が、青（Ｂ）、赤（Ｒ）、緑（Ｇ）の順に変化している。よって、各領域には、異なる色相を有する複数の光が、互いに異なる輪番に従い順次供給されていることが分かる。
【００７４】
なお、図４では、各サブフレーム期間において、一の領域に対し一の色相の光だけが供給されている例を示しているが、本発明の一態様はこの構成に限定されない。例えば、各領域内において、画像信号の書き込みが終了した部分から順に供給される光の色相を切り換えていくようにしても良い。この場合、各色相の光が供給される照射領域と、画素部が分割されることで形成される領域とは必ずしも一致しない。
【００７５】
また、モノクロ動画表示期間３０２及びモノクロ静止画表示期間３０３では、異なる色相を有する複数の光は全て消灯する。図５に、各領域における光の消灯の一例を、模式的に示す。なお、図５では、図２（Ａ）に示したように画素部を３つの領域に分割した場合を例に挙げている。図５に示すように領域１０１、領域１０２、及び領域１０３ではバックライトは全て消灯している。
【００７６】
＜第１の走査線駆動回路１１ａの構成例＞図６は、図２（Ａ）に示す第１の走査線駆動回路１１ａの構成例を示す図である。図６に示す第１の走査線駆動回路１１ａは、第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍを有している。第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍから出力される選択信号は、それぞれｍ本の第１の走査線ＧＬａ（走査線ＧＬａ１乃至走査線ＧＬａｍ）に供給される。
【００７７】
また、第１の走査線駆動回路１１ａには、第１の走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至第１の走査線駆動回路用第４クロック信号（ＧＣＫ４）と、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）と、走査線駆動回路用スタートパルス信号（ＧＳＰ）とが、駆動信号として供給されている。
【００７８】
なお、図６では、第１のパルス出力回路２０＿１乃至第ｋのパルス出力回路２０＿ｋ（ｋは、ｍ／２未満の４の倍数）が、領域１０１に配設された走査線ＧＬａ１乃至走査線ＧＬａｋに接続されている場合を例示している。また、図６では、第ｋ＋１のパルス出力回路２０＿ｋ＋１乃至第２ｋのパルス出力回路２０＿２ｋが、領域１０２に配設された走査線ＧＬａｋ＋１乃至走査線ＧＬａ２ｋに接続されている場合を例示している。また、図６では、第２ｋ＋１のパルス出力回路２０＿２ｋ＋１乃至第ｍのパルス出力回路２０＿ｍが領域１０３に配設された走査線ＧＬａ２ｋ＋１乃至走査線ＧＬａｍに接続されている場合を例示している。
【００７９】
第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍは、第１のパルス出力回路２０＿１に入力される走査線駆動回路用スタートパルス信号（ＧＳＰ）に従って動作を開始し、パルスが順次シフトした選択信号を出力する。
【００８０】
第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍには、同一の構成を有する回路を適用することができる。第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍの具体的な接続関係について、図７を参照して説明する。
【００８１】
図７は、第ｘのパルス出力回路２０＿ｘ（ｘは、ｍ以下の自然数）を、模式的に示した図である。第１のパルス出力回路２０＿１乃至第ｍのパルス出力回路２０＿ｍのそれぞれは、端子２１乃至端子２７を有する。なお、端子２１乃至端子２４及び端子２６は入力端子であり、端子２５及び端子２７は出力端子である。
【００８２】
まず、端子２１について述べる。第１のパルス出力回路２０＿１の端子２１は、第１の走査線駆動回路用スタートパルス信号（ＧＳＰ）を供給する配線に接続され、第２のパルス出力回路２０＿２乃至第ｍのパルス出力回路２０＿ｍの端子２１は、前段のパルス出力回路の端子２７に接続される。
【００８３】
次いで、端子２２について述べる。第（４ａ−３）のパルス出力回路２０＿（４ａ−３）（ａは、ｍ／４以下の自然数）の端子２２は、第１の走査線駆動回路用第１クロック信号（ＧＣＫ１）を供給する配線に接続され、第（４ａ−２）のパルス出力回路２０＿（４ａ−２）の端子２２は、第１の走査線駆動回路用第２クロック信号（ＧＣＫ２）を供給する配線に接続され、第（４ａ−１）のパルス出力回路２０＿（４ａ−１）の端子２２は、第１の走査線駆動回路用第３クロック信号（ＧＣＫ３）を供給する配線に接続され、第４ａのパルス出力回路２０＿４ａの端子２２は、第１の走査線駆動回路用第４クロック信号（ＧＣＫ４）を供給する配線に接続される。
【００８４】
次いで、端子２３について述べる。第（４ａ−３）のパルス出力回路２０＿（４ａ−３）の端子２３は、第１の走査線駆動回路用第２クロック信号（ＧＣＫ２）を供給する配線に接続され、第（４ａ−２）のパルス出力回路２０＿（４ａ−２）の端子２３は、第１の走査線駆動回路用第３クロック信号（ＧＣＫ３）を供給する配線に接続され、第（４ａ−１）のパルス出力回路２０＿（４ａ−１）の端子２３は、第１の走査線駆動回路用第４クロック信号（ＧＣＫ４）を供給する配線に接続され、第４ａのパルス出力回路２０＿４ａの端子２３は、第１の走査線駆動回路用第１クロック信号（ＧＣＫ１）を供給する配線に接続される。
【００８５】
次いで、端子２４について述べる。第（２ｂ−１）のパルス出力回路２０＿（２ｂ−１）（ｂは、ｋ／２以下の自然数）の端子２４は、第１のパルス幅制御信号（ＰＷＣ１）を供給する配線に接続され、第２ｂのパルス出力回路２０＿２ｂの端子２４は、第４のパルス幅制御信号（ＰＷＣ４）を供給する配線に接続され、第（２ｃ−１）のパルス出力回路２０＿（２ｃ−１）（ｃは、（ｋ／２＋１）以上ｋ以下の自然数）の端子２４は、第２のパルス幅制御信号（ＰＷＣ２）を供給する配線に接続され、第２ｃのパルス出力回路２０＿２ｃの端子２４は、第５のパルス幅制御信号（ＰＷＣ５）を供給する配線に接続され、第（２ｄ−１）のパルス出力回路２０＿（２ｄ−１）（ｄは、（ｋ＋１）以上ｍ／２以下の自然数）の端子２４は、第３のパルス幅制御信号（ＰＷＣ３）を供給する配線に接続され、第２ｄのパルス出力回路２０＿２ｄの端子２４は、第６のパルス幅制御信号（ＰＷＣ６）を供給する配線に接続される。
【００８６】
次いで、端子２５について述べる。第ｘのパルス出力回路２０＿ｘの端子２５は、ｘ行目に配設された走査線ＧＬｘに接続される。
【００８７】
次いで、端子２６について述べる。第ｙのパルス出力回路２０＿ｙ（ｙは、ｍ−１以下の自然数）の端子２６は、第（ｙ＋１）のパルス出力回路２０＿（ｙ＋１）の端子２７に接続され、第ｍのパルス出力回路２０＿ｍの端子２６は、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）を供給する配線に接続される。なお、第ｍのパルス出力回路用ストップ信号（ＳＴＰ）は、第（ｍ＋１）のパルス出力回路２０＿（ｍ＋１）が設けられている場合に、第（ｍ＋１）のパルス出力回路２０＿（ｍ＋１）の端子２７から出力される信号に相当する。具体的に、これらの信号は、実際にダミー回路として第（ｍ＋１）のパルス出力回路２０＿（ｍ＋１）を設けること、又は外部から当該信号を直接入力することなどによって、第ｍのパルス出力回路２０＿ｍに供給することができる。
【００８８】
各パルス出力回路の端子２７の接続関係は既出である。そのため、ここでは前述の説明を援用することとする。
【００８９】
＜パルス出力回路の構成例１＞
次いで、図８（Ａ）に、図７に示す第ｘのパルス出力回路２０＿ｘの、具体的な構成の一例を示す。図８（Ａ）に示すパルス出力回路は、トランジスタ３１乃至トランジスタ３９を有する。
【００９０】
トランジスタ３１は、そのゲート電極が端子２１に接続されている。また、トランジスタ３１は、その第１端子が高電源電位（Ｖｄｄ）の与えられているノードに接続され、その第２端子がトランジスタ３３のゲート電極及びトランジスタ３８のゲート電極に接続されている。
【００９１】
トランジスタ３２は、そのゲート電極がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。トランジスタ３２は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子がトランジスタ３３のゲート電極及びトランジスタ３８のゲート電極に接続されている。
【００９２】
トランジスタ３３は、その第１端子が端子２２に接続され、その第２端子が端子２７に接続されている。
【００９３】
トランジスタ３４は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子が端子２７に接続されている。
【００９４】
トランジスタ３５は、そのゲート電極が端子２１に接続されている。また、トランジスタ３５は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。
【００９５】
トランジスタ３６は、そのゲート電極が端子２６に接続されている。また、トランジスタ３６は、その第１端子が高電源電位（Ｖｄｄ）の与えられているノードに接続され、その第２端子がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。なお、トランジスタ３６の第１端子が、低電源電位（Ｖｓｓ）よりも高電位であり且つ高電源電位（Ｖｄｄ）よりも低電位である電源電位（Ｖｃｃ）の与えられているノードに接続される構成とすることもできる。
【００９６】
トランジスタ３７は、そのゲート電極が端子２３に接続されている。また、トランジスタ３７は、その第１端子が高電源電位（Ｖｄｄ）の与えられているノードに接続され、その第２端子がトランジスタ３４のゲート電極及びトランジスタ３９のゲート電極に接続されている。なお、トランジスタ３７の第１端子が、電源電位（Ｖｃｃ）の与えられているノードに接続される構成とすることもできる。
【００９７】
トランジスタ３８は、その第１端子が端子２４に接続され、その第２端子が端子２５に接続されている。
【００９８】
トランジスタ３９は、その第１端子が低電源電位（Ｖｓｓ）の与えられているノードに接続され、その第２端子が端子２５に接続されている。
【００９９】
次いで、図８（Ｂ）に、図８（Ａ）に示したパルス出力回路のタイミングチャートの一例を示す。なお、図８（Ｂ）に示す期間ｔ１乃至期間ｔ７は、同じ長さの期間を示している。そして、上記期間ｔ１乃至期間ｔ７は、第１の走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至第１の走査線駆動回路用第４クロック信号（ＧＣＫ４）のパルス幅の１／３にそれぞれ相当し、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の１／２にそれぞれ相当する。
【０１００】
図８（Ａ）に示したパルス出力回路は、期間ｔ１及び期間ｔ２において、端子２１に入力される電位がハイレベル、端子２２、端子２３、端子２４及び端子２６に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からローレベルの電位が出力される。
【０１０１】
次いで、期間ｔ３において、端子２１及び端子２４に入力される電位がハイレベル、端子２２、端子２３及び端子２６に入力される電位がローレベルとなるため、端子２５からハイレベルの電位、端子２７からローレベルの電位が出力される。
【０１０２】
次いで、期間ｔ４において、端子２２及び端子２４に入力される電位がハイレベル、端子２１、端子２３及び端子２６に入力される電位がローレベルとなるため、端子２５からハイレベルの電位、端子２７からハイレベルの電位が出力される。
【０１０３】
次いで、期間ｔ５及び期間ｔ６において、端子２２に入力される電位がハイレベル、端子２１、端子２３、端子２４及び端子２６に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からハイレベルの電位が出力される。
【０１０４】
次いで、期間ｔ７において、端子２３及び端子２６に入力される電位がハイレベル、端子２１、端子２２、及び端子２４に入力される電位がローレベルの期間において、端子２５からローレベルの電位、端子２７からローレベルの電位が出力される。
【０１０５】
次いで、図８（Ｃ）に、図８（Ａ）に示したパルス出力回路のタイミングチャートの、別の一例を示す。なお、図８（Ｃ）に示す期間ｔ１乃至期間ｔ７は、同じ長さの期間を示している。そして、上記期間ｔ１乃至期間ｔ７は、第１の走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至第１の走査線駆動回路用第４クロック信号（ＧＣＫ４）のパルス幅の１／３にそれぞれ相当し、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の１／３にそれぞれ相当する。
【０１０６】
図８（Ａ）に示したパルス出力回路は、期間ｔ１乃至期間ｔ３において、端子２１に入力される電位がハイレベル、端子２２、端子２３、端子２４及び端子２６に入力される電位がローレベルとなるため、端子２５からローレベルの電位、端子２７からローレベルの電位が出力される。
【０１０７】
次いで、期間ｔ４乃至期間ｔ６において、端子２２及び端子２４に入力される電位がハイレベル、端子２１、端子２３及び端子２６に入力される電位がローレベルの期間となるため、端子２５からハイレベルの電位、端子２７からハイレベルの電位が出力される。
【０１０８】
＜フルカラー画像表示期間３０１における第１の走査線駆動回路の動作例＞次いで、図６、図７、図８（Ａ）を用いて説明した第１の走査線駆動回路１１ａを例に挙げて、図３において示したフルカラー画像表示期間３０１における、第１の走査線駆動回路１１ａの動作について説明する。
【０１０９】
図９に、フルカラー画像表示期間３０１における、第１の走査線駆動回路１１ａのタイミングチャートの一例を示す。図９では、サブフレーム期間ＳＦ１、サブフレーム期間ＳＦ２、サブフレーム期間ＳＦ３が、１フレーム期間に設けられている場合を例示している。そして、サブフレーム期間ＳＦ１のタイミングチャートを、図９に代表例として示している。ただし、図９では、ｍ＝３ｋの場合を例示している。
【０１１０】
図９では、走査線ＧＬａ１乃至走査線ＧＬａｋは、領域１０１の画素に接続され、走査線ＧＬａｋ＋１乃至走査線ＧＬａ２ｋは、領域１０２の画素に接続され、走査線ＧＬａ２ｋ＋１乃至走査線ＧＬａ３ｋは、領域１０３の画素に接続されている場合のタイミングチャートを例示する。
【０１１１】
第１の走査線駆動回路用第１クロック信号（ＧＣＫ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／４の信号である。また、第１の走査線駆動回路用第２クロック信号（ＧＣＫ２）は、第１の走査線駆動回路用第１クロック信号（ＧＣＫ１）から１／４周期分位相が遅れた信号であり、第１の走査線駆動回路用第３クロック信号（ＧＣＫ３）は、第１の走査線駆動回路用第１クロック信号（ＧＣＫ１）から１／２周期位相が遅れた信号であり、第１の走査線駆動回路用第４クロック信号（ＧＣＫ４）は、第１の走査線駆動回路用第１クロック信号（ＧＣＫ１）から３／４周期位相が遅れた信号である。
【０１１２】
第１のパルス幅制御信号（ＰＷＣ１）は、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／３の信号である。また、第２のパルス幅制御信号（ＰＷＣ２）は、第１のパルス幅制御信号（ＰＷＣ１）から１／６周期位相が遅れた信号であり、第３のパルス幅制御信号（ＰＷＣ３）は、第１のパルス幅制御信号（ＰＷＣ１）から１／３周期位相が遅れた信号であり、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期位相が遅れた信号であり、第５のパルス幅制御信号（ＰＷＣ５）は、第１のパルス幅制御信号（ＰＷＣ１）から２／３周期位相が遅れた信号であり、第６のパルス幅制御信号（ＰＷＣ６）は、第１のパルス幅制御信号（ＰＷＣ１）から５／６周期位相が遅れた信号である。
【０１１３】
そして、図９では、第１の走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至第１の走査線駆動回路用第４クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、３：２とする。
【０１１４】
各サブフレーム期間ＳＦは、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりに従って開始する。走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルス幅は、第１の走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至第１の走査線駆動回路用第４クロック信号（ＧＣＫ４）と同程度である。そして、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりと、第１の走査線駆動回路用第１クロック信号（ＧＣＫ１）のパルスが有する電位の立ち上がりが、同期している。また、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりは、第１のパルス幅制御信号（ＰＷＣ１）のパルスが有する電位の立ち上がりから、第１のパルス幅制御信号（ＰＷＣ１）の１／６周期分遅れたタイミングで出現する。
【０１１５】
そして、上記信号により、図８（Ａ）に示したパルス出力回路は、図８（Ｂ）に示したタイミングチャートに従って動作する。よって、図９に示すように、領域１０１に対応する走査線ＧＬａ１乃至走査線ＧＬａｋには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬａ１乃至走査線ＧＬａｋに与えられる選択信号のパルスは、パルス幅の２分の３に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬａ１乃至走査線ＧＬａｋに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１１６】
また、領域１０１の場合と同様に、領域１０２に対応する走査線ＧＬａｋ＋１乃至走査線ＧＬａ２ｋには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬａｋ＋１乃至走査線ＧＬａ２ｋに与えられる選択信号のパルスは、パルス幅の２分の３に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬａｋ＋１乃至走査線ＧＬａ２ｋに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１１７】
また、領域１０１の場合と同様に、領域１０３に対応する走査線ＧＬａ２ｋ＋１乃至走査線ＧＬａ３ｋには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬａ２ｋ＋１乃至走査線ＧＬａ３ｋに与えられる選択信号のパルスは、パルス幅の２分の３に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬａ２ｋ＋１乃至走査線ＧＬａ３ｋに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１１８】
そして、走査線ＧＬａ１、走査線ＧＬａｋ＋１、走査線ＧＬａ２ｋ＋１に与えられる選択信号のパルスは、パルス幅の２分の１に相当する期間、位相が遅れるように順次シフトしている。
【０１１９】
＜モノクロ静止画表示期間３０３における第２の走査線駆動回路の動作例＞
次いで、第２の走査線駆動回路１１ｂを例に挙げて、図３において示したモノクロ静止画表示期間３０３における、第２の走査線駆動回路１１ｂの動作について説明する。
【０１２０】
図１０に、モノクロ静止画表示期間３０３における、第２の走査線駆動回路１１ｂのタイミングチャートの一例を示す。図１０では、画像信号の画素への書き込みを行う書き込み期間と、上記画像信号の保持を行う保持期間とが、１フレーム期間に設けられている場合を例示している。
【０１２１】
第２の走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至第２の走査線駆動回路用第４クロック信号（ＧＣＫ４）には、図９の場合と同様の信号を用いることができる。
【０１２２】
第１のパルス幅制御信号（ＰＷＣ１）、第４のパルス幅制御信号（ＰＷＣ４）は、書き込み期間における最初の１／３の期間において、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／２の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第４のパルス幅制御信号（ＰＷＣ４）は、第１のパルス幅制御信号（ＰＷＣ１）から１／２周期位相が遅れた信号である。
【０１２３】
また、第２のパルス幅制御信号（ＰＷＣ２）、第５のパルス幅制御信号（ＰＷＣ５）は、書き込み期間における真ん中の１／３の期間において、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／２の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第５のパルス幅制御信号（ＰＷＣ５）は、第２のパルス幅制御信号（ＰＷＣ２）から１／２周期位相が遅れた信号である。
【０１２４】
また、第３のパルス幅制御信号（ＰＷＣ３）、第６のパルス幅制御信号（ＰＷＣ６）は、書き込み期間における最後の１／３の期間において、周期的にハイレベルの電位（高電源電位（Ｖｄｄ））とローレベルの電位（低電源電位（Ｖｓｓ））を繰り返す、デューティー比が１／２の信号であり、なおかつ、それ以外の期間はローレベルの電位を有する信号である。そして、第６のパルス幅制御信号（ＰＷＣ６）は、第３のパルス幅制御信号（ＰＷＣ３）から１／２周期位相が遅れた信号である。
【０１２５】
そして、図１０では、第２の走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至第２の走査線駆動回路用第４クロック信号（ＧＣＫ４）のパルス幅と第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅の比は、１：１とする。
【０１２６】
フレーム期間Ｆは、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりに従って開始する。走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルス幅は、第２の走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至第２の走査線駆動回路用第４クロック信号（ＧＣＫ４）と同程度である。そして、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりと、第２の走査線駆動回路用第１クロック信号（ＧＣＫ１）のパルスが有する電位の立ち上がりが、同期している。また、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが有する電位の立ち下がりと、第１のパルス幅制御信号（ＰＷＣ１）のパルスが有する電位の立ち上がりとが、同期している。
【０１２７】
そして、上記信号により、図８（Ａ）に示したパルス出力回路は、図８（Ｃ）に示したタイミングチャートに従って動作する。よって、図１０に示すように、領域１０１に対応する走査線ＧＬｂ１乃至走査線ＧＬｂｋには、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬｂ１乃至走査線ＧＬｂｋに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬｂ１乃至走査線ＧＬｂｋに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１２８】
また、領域１０１に対応する走査線ＧＬｂ１乃至走査線ＧＬｂｋの全てにパルスの順次シフトした選択信号が与えられると、次いで、領域１０２に対応する走査線ＧＬｂｋ＋１乃至走査線ＧＬｂ２ｋにも、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬｂｊｋ＋１乃至走査線ＧＬｂ２ｋに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬｂｋ＋１乃至走査線ＧＬｂ２ｋに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１２９】
また、領域１０２に対応する走査線ＧＬｂｋ＋１乃至走査線ＧＬｂ２ｋの全てにパルスの順次シフトした選択信号が与えられると、次いで、領域１０３に対応する走査線ＧＬ２ｂｋ＋１乃至走査線ＧＬｂ３ｋにも、パルスの順次シフトした選択信号が与えられる。なおかつ、走査線ＧＬｂ２ｋ＋１乃至走査線ＧＬｂ３ｋに与えられる選択信号のパルスは、パルス幅に相当する期間、位相が遅れるようにシフトしている。なお、走査線ＧＬｂ２ｋ＋１乃至走査線ＧＬｂ３ｋに与えられる選択信号のパルス幅は、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）のパルス幅と同程度である。
【０１３０】
次いで、保持期間では、第２の走査線駆動回路１１ｂへの駆動信号または電源電位の供給を停止する。具体的には、まず、走査線駆動回路用スタートパルス信号（ＧＳＰ）の供給を停止することで、第２の走査線駆動回路１１ｂにおけるパルス出力回路からの選択信号の出力を停止し、第２の走査線駆動回路１１ｂに接続された全ての走査線におけるパルスによる選択を終了させる。その後、第２の走査線駆動回路１１ｂへの電源電位Ｖｄｄの供給を停止する。なお、入力又は供給の停止とは、例えば信号又は電位が入力されていた配線を浮遊状態にすること、或いは、信号又は電位が入力されていた配線に、ローレベルの電位を与えることを意味する。上記方法により、動作を停止する際に、第２の走査線駆動回路１１ｂが誤動作するのを防ぐことができる。さらに、上記構成に加えて、第２の走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至第２の走査線駆動回路用第４クロック信号（ＧＣＫ４）、第１のパルス幅制御信号（ＰＷＣ１）乃至第６のパルス幅制御信号（ＰＷＣ６）の第２の走査線駆動回路１１ｂへの供給を停止しても良い。
【０１３１】
第２の走査線駆動回路１１ｂへの駆動信号または電源電位の供給を停止することで、走査線ＧＬｂ１乃至走査線ＧＬｂｋと、走査線ＧＬｂｋ＋１乃至走査線ＧＬｂ２ｋと、走査線ＧＬｂ２ｋ＋１乃至走査線ＧＬｂ３ｋとには、ローレベルの電位が与えられる。
【０１３２】
なお、モノクロ動画表示期間３０２については、書き込み期間における第２の走査線駆動回路１１ｂの動作がモノクロ静止画表示期間３０３と同じである。
【０１３３】
＜第１の信号線駆動回路１２ａ＞
図１１（Ａ）は、図２（Ａ）に示す液晶表示装置が有する第１の信号線駆動回路１２ａの構成例を示す図である。第１の信号線駆動回路１２ａは、第１の出力端子乃至第ｎの出力端子を有するシフトレジスタ１２０ａと、画像信号（ＤＡＴＡ）の信号線ＳＬａ１乃至信号線ＳＬａｎへの供給を制御するスイッチング素子群１２３ａとを有する。
【０１３４】
具体的に、スイッチング素子群１２３ａは、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎを有している。トランジスタ１２１＿１乃至トランジスタ１２１＿ｎは、その第１端子が、画像信号（ＤＡＴＡ）を供給する配線に接続されており、その第２端子が信号線ＳＬａ１乃至信号線ＳＬａｎのそれぞれに接続されている。トランジスタ１２１＿１乃至トランジスタ１２１＿ｎのゲート電極は、第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。
【０１３５】
なお、シフトレジスタ１２０ａは、信号線駆動回路用スタートパルス信号（ＳＳＰ１）と、信号線駆動回路用クロック信号（ＳＣＫ１）などの駆動信号に従って動作を行い、パルスが順次シフトした信号を第１の出力端子乃至第ｎの出力端子から出力する。上記信号がゲート電極に入力されることで、トランジスタ１２１＿１乃至トランジスタ１２１＿ｎは、順次オンとなる。
【０１３６】
図１２（Ａ）は、フルカラー画像表示期間３０１における、信号線に供給される画像信号（ＤＡＴＡ）のタイミングの一例を示す図である。図１１（Ａ）に示す第１の信号線駆動回路１２ａでは、図１２（Ａ）に示すように、２つの走査線に入力される選択信号のパルスが重なっている期間において、パルスが先に出現した走査線に対応する画像信号（ＤＡＴＡ）がサンプリングされて、各信号線に入力される。具体的には、走査線ＧＬａ１に入力される選択信号のパルスと、走査線ＧＬａｋ＋１に入力される選択信号のパルスとが、パルス幅の１／２に相当する期間ｔ４において重なっている。なお、走査線ＧＬａ１と走査線ＧＬａｋ＋１とでは、パルスが先に出現しているのは走査線ＧＬａ１である。そして、上記パルスが重なっている期間において、画像信号（ＤＡＴＡ）のうち、走査線ＧＬａ１に対応する画像信号（ｄａｔａ１）がサンプリングされ、信号線ＳＬａ１乃至信号線ＳＬａｎに入力される。
【０１３７】
同様に、期間ｔ５において、走査線ＧＬａｋ＋１に対応する画像信号（ｄａｔａｋ＋１）がサンプリングされ、信号線ＳＬａ１乃至信号線ＳＬａｎに入力される。期間ｔ６において、走査線ＧＬａ２ｋ＋１に対応する画像信号（ｄａｔａ２ｋ＋１）がサンプリングされ、信号線ＳＬａ１乃至信号線ＳＬａｎに入力される。期間ｔ７において、走査線ＧＬａ２に対応する画像信号（ｄａｔａ２）がサンプリングされ、信号線ＳＬａ１乃至信号線ＳＬａｎに入力される。そして、期間ｔ８以降においても、同様の動作が繰り返されることで、画素部に画像信号（ＤＡＴＡ）が書き込まれる。
【０１３８】
すなわち、信号線ＳＬａ１乃至信号線ＳＬａｎへの画像信号の入力は、走査線ＧＬａｓ（ｓは、ｋ未満の自然数）に接続された画素、次いで、走査線ＧＬａｋ＋ｓに接続された画素、次いで、走査線ＧＬａ２ｋ＋ｓに接続された画素、次いで、走査線ＧＬａｓ＋１に接続された画素、という順序で行われる。
【０１３９】
図１２（Ｂ）は、モノクロ動画表示期間３０２及びモノクロ静止画表示期間３０３が有する書き込み期間における、信号線に供給される画像信号（ＤＡＴＡ）のタイミングの一例を示す図である。
【０１４０】
＜第２の信号線駆動回路１２ｂ＞
図１１（Ｂ）は、図２（Ａ）に示す液晶表示装置が有する第２の信号線駆動回路１２ｂの構成例を示す図である。第２の信号線駆動回路１２ｂは、第１の出力端子乃至第ｎの出力端子を有するシフトレジスタ１２０ｂと、画像信号（ＤＡＴＡ）の信号線ＳＬｂ１乃至信号線ＳＬｂｎへの供給を制御するスイッチング素子群１２３ｂとを有する。
【０１４１】
具体的に、スイッチング素子群１２３ｂは、ｎ個のトランジスタを有している。それぞれのトランジスタは、その第１端子が、画像信号（ＤＡＴＡ）を供給する配線に接続されており、その第２端子が信号線ＳＬｂ１乃至信号線ＳＬｂｎのそれぞれに接続されている。また、トランジスタのゲート電極は、第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。
【０１４２】
なお、シフトレジスタ１２０ｂは、信号線駆動回路用スタートパルス信号（ＳＳＰ２）と、信号線駆動回路用クロック信号（ＳＣＫ２）などの駆動信号に従って動作を行い、パルスが順次シフトした信号を第１の出力端子乃至第ｎの出力端子から出力する。上記信号がゲート電極に入力されることで、ｎ個のトランジスタは、順次オンとなる。
【０１４３】
図１１（Ｂ）に示す第２の信号線駆動回路１２ｂでは、図１２（Ｂ）に示すように、各走査線に入力される選択信号のパルスが出現している期間において、当該走査線に対応する画像信号（ＤＡＴＡ）がサンプリングされて、各信号線に入力される。具体的には、走査線ＧＬｂ１に入力される選択信号のパルスが出現している期間において、画像信号（ＤＡＴＡ）のうち、走査線ＧＬｂ１に対応する画像信号（ｄａｔａ１）がサンプリングされ、信号線ＳＬｂ１乃至信号線ＳＬｂｎに入力される。
【０１４４】
同様に、以下、走査線ＧＬｂ１以降の各走査線においても同様の動作が繰り返されることで、画素部に画像信号（ＤＡＴＡ）が書き込まれる。
【０１４５】
なお、モノクロ静止画表示期間３０３が有する保持期間では、シフトレジスタ１２０ｂへの信号線駆動回路用スタートパルス信号（ＳＳＰ２）の供給と、画像信号（ＤＡＴＡ）の、第２の信号線駆動回路１２ｂへの供給を停止する。具体的には、まず、信号線駆動回路用スタートパルス信号（ＳＳＰ２）の供給を停止することで、第２の信号線駆動回路１２ｂにおける画像信号のサンプリングを停止させる。その後、第２の信号線駆動回路１２ｂへの画像信号の供給と、電源電位の供給とを停止する。上記方法により、動作を停止する際に、第２の信号線駆動回路１２ｂが誤動作するのを防ぐことができる。さらに、上記構成に加えて、第２の信号線駆動回路１２ｂへの、信号線駆動回路用クロック信号（ＳＣＫ２）の供給を停止しても良い。
【０１４６】
＜液晶表示装置の動作例＞
図１３は、フルカラー画像表示期間３０１における、上述した液晶表示装置における選択信号の走査のタイミングと、バックライトの点灯のタイミングとを示す図である。なお、図１３において縦軸は画素部における行を表し、横軸は時間を表している。
【０１４７】
図１３に示すように、本実施の形態で示した液晶表示装置では、フルカラー画像表示期間３０１において、走査線ＧＬａ１に対して選択信号を供給した後にｋ行分先の走査線ＧＬａｋ＋１に対して選択信号を供給するような駆動方法を用いることが可能である。そのため、同一のサブフレーム期間ＳＦにおいて、走査線ＧＬａ１に接続されたｎ個の画素から走査線ＧＬａｋに接続されたｎ個の画素を順次選択し、且つ、走査線ＧＬａｋ＋１に接続されたｎ個の画素から走査線ＧＬａ２ｋに接続されたｎ個の画素を順次選択し、且つ、走査線ＧＬａ２ｋ＋１に接続されたｎ個の画素から走査線ＧＬａ３ｋに接続されたｎ個の画素を順次選択することで、各画素に画像信号を入力することが可能である。
【０１４８】
具体的に、図１３では、第１のサブフレーム期間ＳＦ１において、走査線ＧＬａ１から走査線ＧＬａｋに接続された画素に赤（Ｒ）に対応する画像信号を書き込んだ後、当該走査線に接続された画素に、赤（Ｒ）の光を供給する。上記構成により、走査線ＧＬａ１から走査線ＧＬａｋに対応する画素部の領域１０１において、赤（Ｒ）に対応する画像を表示することができる。
【０１４９】
また、第１のサブフレーム期間ＳＦ１において、走査線ＧＬａｋ＋１から走査線ＧＬａ２ｋに接続された画素に緑（Ｇ）に対応する画像信号を書き込んだ後、当該走査線に接続された画素に、緑（Ｇ）の光を供給する。上記構成により、走査線ＧＬａｋ＋１から走査線ＧＬａ２ｋに対応する画素部の領域１０２において、緑（Ｇ）に対応する画像を表示することができる。
【０１５０】
また、第１のサブフレーム期間ＳＦ１において、走査線ＧＬａ２ｋ＋１から走査線ＧＬａ３ｋに接続された画素に青（Ｂ）に対応する画像信号を書き込んだ後、当該走査線に接続された画素に、青（Ｂ）の光を供給する。上記構成により、走査線ＧＬａ２ｋ＋１から走査線ＧＬａ３ｋに対応する画素部の領域１０３において、青（Ｂ）に対応する画像を表示することができる。
【０１５１】
次いで、第２のサブフレーム期間ＳＦ２及び第３のサブフレーム期間ＳＦ３においても、第１のサブフレーム期間ＳＦ１と同様の動作を繰り返す。ただし、第２のサブフレーム期間ＳＦ２では、走査線ＧＬａ１から走査線ＧＬａｋに対応する画素部の領域１０１において、青（Ｂ）に対応する画像を表示し、走査線ＧＬａｋ＋１から走査線ＧＬａ２ｋに対応する画素部の領域１０２において、赤（Ｒ）に対応する画像を表示し、走査線ＧＬａ２ｋ＋１から走査線ＧＬａ３ｋに対応する画素部の領域１０３において、緑（Ｇ）に対応する画像を表示する。また、第３のサブフレーム期間ＳＦ３では、走査線ＧＬａ１から走査線ＧＬａｋに対応する画素部の領域１０１において、緑（Ｇ）に対応する画像を表示し、走査線ＧＬａｋ＋１から走査線ＧＬａ２ｋに対応する画素部の領域１０２において、青（Ｂ）に対応する画像を表示し、走査線ＧＬａ２ｋ＋１から走査線ＧＬａ３ｋに対応する画素部の領域１０３において、赤（Ｒ）に対応する画像を表示する。
【０１５２】
そして、走査線ＧＬａの全てにおいて第１のサブフレーム期間ＳＦ１乃至第３のサブフレーム期間ＳＦ３が終了する、すなわち１フレーム期間が終了することで、フルカラーの画像を画素部に表示することができる。
【０１５３】
なお、本発明の一態様では、各領域をさらに分割し、その分割された領域において画像信号の書き込みが終了した時点で、バックライトの点灯を順次開始するようにしても良い。例えば、領域１０１のうち、走査線ＧＬａ１から走査線ＧＬａｈ（ｈはｋ／４以下の自然数とする）に接続された画素に赤（Ｒ）に対応する画像信号を書き込んだ後、走査線ＧＬａｈ＋１から走査線ＧＬａ２ｈに接続された画素に赤（Ｒ）に対応する画像信号を書き込むのと並行して、走査線ＧＬａ１から走査線ＧＬａｈに接続された画素に赤（Ｒ）の光を供給するようにしても良い。
【０１５４】
また、図１４は、モノクロ静止画表示期間３０３における、上述した液晶表示装置における選択信号の走査のタイミングと、バックライトの消灯のタイミングとを示す図である。なお、図１４において縦軸は画素部における行を表し、横軸は時間を表している。
【０１５５】
図１４に示すように、本実施の形態で示した液晶表示装置では、モノクロ静止画表示期間３０３において、走査線ＧＬｂ１乃至走査線ＧＬｂ３ｋに対して順次選択信号を供給する。
【０１５６】
具体的に、図１４では、例えば、領域１０１のうち、走査線ＧＬｂ１から走査線ＧＬｂｈに接続された画素に画像信号を書き込んだ後、走査線ＧＬｂｈ＋１から走査線ＧＬｂ２ｈに接続された画素に画像信号を書き込むのと並行して、走査線ＧＬｂ１から走査線ＧＬｂｈに接続された画素への光源からの光の供給を停止する。その結果、外光を利用して、モノクロの画像を画素部に表示することができる。
【０１５７】
なお、モノクロ動画表示期間３０２の場合は、走査線ＧＬｂ１乃至走査線ＧＬｂ３ｋに接続された画素において上記動作が行われた後、再度同じ動作を繰り返し、モノクロの画像を連続して画素部に表示すれば良い。
【０１５８】
＜パルス出力回路の構成例２＞
また、図１９（Ａ）に、パルス出力回路の別の構成例を示す。図１９（Ａ）に示すパルス出力回路は、図８（Ａ）に示したパルス出力回路にトランジスタ５０を付加した構成を有する。トランジスタ５０は、その第１端子が高電源電位の与えられているノードに接続され、その第２端子がトランジスタ３２のゲート電極、トランジスタ３４のゲート電極、及びトランジスタ３９のゲート電極に接続されている。またトランジスタ５０は、そのゲート電極がリセット端子（Ｒｅｓｅｔ）に接続されている。
【０１５９】
なお、当該リセット端子には、画素部においてバックライトの色相の切り替えが一巡した後の期間において、ハイレベルの電位が入力され、その他の期間においてはローレベルの電位が入力される。なお、トランジスタ５０は、ハイレベルの電位が入力されることでオン状態となるトランジスタである。これにより、バックライトの点灯が行われた後の期間において、各ノードの電位を初期化することができるので、誤動作を防止することが可能となる。
【０１６０】
なお、当該初期化を行う場合には、画素部に１枚の画像が形成される期間どうしの間に初期化期間を設ける必要がある。また、画素部に１画像を形成した後にバックライトを消灯する場合、消灯する期間において当該初期化を行うことが可能である。
【０１６１】
また、図１９（Ｂ）に、パルス出力回路の別の構成例を示す。図１９（Ｂ）に示すパルス出力回路は、図８（Ａ）に示したパルス出力回路にトランジスタ５１を付加した構成を有する。トランジスタ５１は、その第１端子がトランジスタ３１の第２端子及びトランジスタ３２の第２端子に接続され、その第２端子がトランジスタ３３のゲート電極及びトランジスタ３８のゲート電極に接続されている。また、トランジスタ５１は、そのゲート電極が高電源電位の与えられているノードに接続されている。
【０１６２】
なお、トランジスタ５１は、図８（Ｂ）及び図８（Ｃ）に示した期間ｔ１乃至期間ｔ６において、オフとなる。そのため、トランジスタ５１を付加した構成とすることで、期間ｔ１乃至期間ｔ６において、トランジスタ３３のゲート電極及びトランジスタ３８のゲート電極と、トランジスタ３１の第２端子及びトランジスタ３２の第２端子との接続を遮断することが可能となる。これにより、期間ｔ１乃至期間ｔ６に含まれる期間において、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。
【０１６３】
また、図２０（Ａ）に、パルス出力回路の別の構成例を示す。図２０（Ａ）に示すパルス出力回路は、図１９（Ｂ）に示したパルス出力回路にトランジスタ５２を付加した構成を有する。トランジスタ５２は、その第１端子がトランジスタ３３のゲート電極及びトランジスタ５１の第２端子に接続され、その第２端子がトランジスタ３８のゲート電極に接続されている。また、トランジスタ５２は、そのゲート電極が、高電源電位の与えられているノードに接続されている。
【０１６４】
トランジスタ５２を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。特に、当該パルス出力回路がトランジスタ３３のソース電極とゲート電極の容量結合のみによって、トランジスタ３３のゲート電極に接続されているノードの電位を上昇させる場合、当該負荷を低減する効果が大きい。
【０１６５】
また、図２０（Ｂ）に、パルス出力回路の別の構成例を示す。図２０（Ｂ）に示すパルス出力回路は、図２０（Ａ）に示したパルス出力回路からトランジスタ５１を削除し、トランジスタ５３を付加した構成を有する。トランジスタ５３は、その第１端子がトランジスタ３１の第２端子、トランジスタ３２の第２端子、及びトランジスタ５２の第１端子に接続され、その第２端子がトランジスタ３３のゲート電極に接続されている。また、トランジスタ５３は、そのゲート電極が高電源電位の与えられているノードに接続されている。
【０１６６】
トランジスタ５３を設けることによって、当該パルス出力回路で行われるブートストラップ動作時の負荷を低減することが可能である。また、当該パルス出力回路に生じる不正パルスが、トランジスタ３３及びトランジスタ３８のスイッチングに与える影響を軽減することが可能である。
【０１６７】
本実施の形態で示したように、本発明の一態様に係る液晶表示装置は、画素部を複数の領域に分割し、領域ごとに異なる色相の光を順次供給することで、カラー画像の表示を行う。よって、特定の時刻に着目すると、隣接する領域に供給される光の色相を、互いに異ならせることができる。よって、各色の画像が合成されずに個別に視認されるのを防ぐことができ、動画の表示を行う際に起きやすかったカラーブレイクの発生を防ぐことができる。
【０１６８】
なお、異なる色相を有する複数の光源を用いてカラー画像の表示を行う場合、単色の光源とカラーフィルタを組み合わせる場合とは異なり、上記複数の光源を順次切り換えて発光させる必要がある。そして、上記光源の切り換えが行われる周波数は、単色の光源を用いた場合のフレーム周波数よりも高い値に設定する必要がある。例えば、単色の光源を用いた場合のフレーム周波数を６０Ｈｚとすると、赤、緑、青の各色に対応する光源を用いてフィールドシーケンシャル方式の駆動を行う場合、光源の切り替えを行う周波数は、約３倍の１８０Ｈｚとなる。よって、駆動回路も上記光源の周波数に合わせて動作させるので、非常に高い周波数で動作を行うことになる。従って、駆動回路における消費電力が、単色の光源とカラーフィルタを組み合わせる場合に比べて高くなりやすい。
【０１６９】
しかし、本発明の一態様では、オフ電流の極めて小さいトランジスタを用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、静止画を表示する際の駆動周波数を、動画を表示する際の駆動周波数よりも低くすることができる。そのため、消費電力を低減することができる液晶表示装置を実現することができる。
【０１７０】
（実施の形態２）
本実施の形態では、実施の形態１とパネルの構成が異なる、本発明の一態様に係る液晶表示装置の一例について説明する。
【０１７１】
図１５は、液晶表示装置の構成例を示す図である。図１５に示す液晶表示装置は、画素部６０と、走査線駆動回路６１ａ、６１ｂと、信号線駆動回路６２ａ、６２ｂとを有する。本発明の一態様では、画素部６０が複数の領域に分割されている。具体的に、図１５では、画素部６０が、３つの領域（領域６０１〜領域６０３）に分割されている場合を例示している。そして、各領域は、マトリクス状に配設された複数の画素６１５を有する。
【０１７２】
また、画素部６０には、走査線駆動回路６１ａによって電位が制御されるｍ本の走査線ＧＬａと、信号線駆動回路６２ａによって電位が制御される３×ｎ本の信号線ＳＬとが設けられている。そして、ｍ本の走査線ＧＬａは、画素部６０が有する領域の数に合わせて、複数のグループに分割されている。例えば、図１５の場合、画素部６０が３つの領域に分割されているので、ｍ本の走査線ＧＬａも３つのグループに分割されている。そして、各グループに属する走査線ＧＬａは、当該グループに対応する領域が有する複数の画素６１５に、接続されている。具体的に、各走査線ＧＬａは、各領域においてマトリクス状に配設された複数の画素６１５のうち、いずれかの行に配設されたｎ個の画素６１５に接続される。
【０１７３】
また、信号線ＳＬも、画素部６０が有する領域の数に合わせて、複数のグループに分割されている。例えば、図１５の場合、画素部６０が３つの領域に分割されているので、３×ｎ本の信号線ＳＬも３つのグループに分割されている。そして、各グループに属する信号線ＳＬは、当該グループに対応する領域が有する複数の画素６１５に、接続されている。
【０１７４】
具体的に、図１５では、３×ｎ本の信号線ＳＬが、ｎ本の信号線ＳＬａと、ｎ本の信号線ＳＬｃと、ｎ本の信号線ＳＬｄとで構成されている場合を例示している。そして、図１５では、ｎ本の信号線ＳＬａが、領域６０１においてマトリクス状に配設された複数の画素６１５のうち、いずれかの列に配設された画素６１５に接続されている場合を例示している。また、図１５では、ｎ本の信号線ＳＬｃが、領域６０２においてマトリクス状に配設された複数の画素６１５のうち、いずれかの列に配設された画素６１５に接続されている場合を例示している。また、図１５では、ｎ本の信号線ＳＬｄが、領域６０３においてマトリクス状に配設された複数の画素６１５のうち、いずれかの列に配設された画素６１５に接続されている場合を例示している。
【０１７５】
＜走査線駆動回路６１ａ及び走査線駆動回路６１ｂの構成例＞
図１６（Ａ）は、図１５に示す液晶表示装置が有する、走査線駆動回路６１ａの構成例を示す図である。図１６（Ａ）に示す走査線駆動回路６１ａは、ｋ個の出力端子を有するシフトレジスタ６１１〜６１３を有する。なお、シフトレジスタ６１１が有する出力端子のそれぞれは、領域６０１に配設されたｋ本の走査線ＧＬａのいずれかに接続され、シフトレジスタ６１２が有する出力端子のそれぞれは、領域６０２に配設されたｋ本の走査線ＧＬａのいずれかに接続され、シフトレジスタ６１３が有する出力端子のそれぞれは、領域６０３に配設されたｋ本の走査線ＧＬａのいずれかに接続される。すなわち、シフトレジスタ６１１は、領域６０１において選択信号を走査するシフトレジスタであり、シフトレジスタ６１２は、領域６０２において選択信号を走査するシフトレジスタであり、シフトレジスタ６１３は、領域６０３において選択信号を走査するシフトレジスタである。
【０１７６】
具体的に、シフトレジスタ６１１は、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが入力されると、上記パルスに従って、走査線ＧＬａ１乃至走査線ＧＬａｋに、順次パルスが１／２周期毎にシフトする選択信号を供給する。シフトレジスタ６１２は、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが入力されると、上記パルスに従って、走査線ＧＬａｋ＋１乃至走査線ＧＬａ２ｋに、順次パルスが１／２周期毎にシフトする選択信号を供給する。シフトレジスタ６１３は、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが入力されると、上記パルスに従って、走査線ＧＬａ２ｋ＋１乃至走査線ＧＬａ３ｋに、順次パルスが１／２周期毎にシフトする選択信号を供給する。
【０１７７】
上述した走査線駆動回路６１ａのフルカラー画像表示期間３０１の動作例について、図１７（Ａ）を参照して説明する。
【０１７８】
なお、図１７（Ａ）では、走査線駆動回路用クロック信号（ＧＣＫ）、走査線ＧＬａ１乃至走査線ＧＬａｋに入力される選択信号、走査線ＧＬａｋ＋１乃至走査線ＧＬａ２ｋに入力される選択信号、走査線ＧＬａ２ｋ＋１乃至走査線ＧＬａ３ｋに入力される選択信号の、タイミングチャートを示している。
【０１７９】
まず、フルカラー画像表示期間３０１における走査線駆動回路６１ａの動作について説明する。フルカラー画像表示期間３０１では、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスに従って、第１のサブフレーム期間ＳＦ１が開始する。第１のサブフレーム期間ＳＦ１では、走査線ＧＬａ１乃至走査線ＧＬａｋに、順次パルスが１／２周期毎にシフトする選択信号が供給される。また、走査線ＧＬａｋ＋１乃至走査線ＧＬａ２ｋにも、順次パルスが１／２周期毎にシフトする選択信号が供給される。また、走査線ＧＬａ２ｋ＋１乃至走査線ＧＬａ３ｋにも、順次パルスが１／２周期毎にシフトする選択信号が供給される。
【０１８０】
そして、再び走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが走査線駆動回路６１ａに入力されると、上記パルスに従って、第２のサブフレーム期間ＳＦ２が開始する。第２のサブフレーム期間ＳＦ２では、第１のサブフレーム期間ＳＦ１と同様に、走査線ＧＬａ１乃至走査線ＧＬａｋ、走査線ＧＬａｋ＋１乃至走査線ＧＬａ２ｋ、走査線ＧＬａ２ｋ＋１乃至走査線ＧＬａ３ｋに、順次パルスのシフトした選択信号が入力される。
【０１８１】
そして、再び走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが走査線駆動回路６１ａに入力されると、上記パルスに従って、第３のサブフレーム期間ＳＦ３が開始する。第３のサブフレーム期間ＳＦ３では、第１のサブフレーム期間ＳＦ１と同様に、走査線ＧＬａ１乃至走査線ＧＬａｋ、走査線ＧＬａｋ＋１乃至走査線ＧＬａ２ｋ、走査線ＧＬａ２ｋ＋１乃至走査線ＧＬａ３ｋに、順次パルスのシフトした選択信号が入力される。
【０１８２】
第１のサブフレーム期間ＳＦ１乃至第３のサブフレーム期間ＳＦ３が終了することで１フレーム期間が終了し、画素部に画像が表示される。
【０１８３】
次いで、モノクロ静止画表示期間３０３における走査線駆動回路６１ｂの動作について説明する。モノクロ静止画表示期間３０３では、画像信号の書き込み期間において、フルカラー画像表示期間３０１における各サブフレーム期間と同様の動作が走査線駆動回路６１ｂで行われる。
【０１８４】
図１６（Ｂ）に示す走査線駆動回路６１ｂは、３ｋ個の出力端子を有するシフトレジスタ６１４を有する。なお、シフトレジスタ６１４が有する出力端子のそれぞれは、領域６０１に配設されたｋ本の走査線ＧＬｂと、領域６０２に配設されたｋ本の走査線ＧＬｂと、領域６０３に配設されたｋ本の走査線ＧＬｂのいずれかに接続される。
【０１８５】
具体的に、シフトレジスタ６１４は、走査線駆動回路用スタートパルス信号（ＧＳＰ）のパルスが入力されると、上記パルスに従って動作を開始し、パルスが順次シフトした選択信号を出力する。
【０１８６】
次いで、保持期間では、走査線駆動回路６１ｂへの駆動信号及び電源電位の供給を停止する。具体的には、まず、走査線駆動回路用スタートパルス信号（ＧＳＰ）の供給を停止することで、走査線駆動回路６１ｂからの選択信号の出力を停止し、走査線ＧＬｂの全てにおけるパルスによる選択を終了させる。その後、走査線駆動回路６１ｂへの電源電位の供給を停止する。上記方法により、走査線駆動回路６１ｂの動作を停止する際に、走査線駆動回路６１ｂが誤動作するのを防ぐことができる。さらに、上記構成に加えて、第２の走査線駆動回路用第１クロック信号（ＧＣＫ１）乃至第２の走査線駆動回路用第４クロック信号（ＧＣＫ４）の走査線駆動回路６１ｂへの供給を停止しても良い。
【０１８７】
走査線駆動回路６１ｂへの駆動信号または電源電位の供給を停止することで、走査線ＧＬｂ１乃至走査線ＧＬｂｋと、走査線ＧＬｂｋ＋１乃至走査線ＧＬｂ２ｋと、走査線ＧＬｂ２ｋ＋１乃至走査線ＧＬｂ３ｋとには、ローレベルの電位が与えられる。
【０１８８】
なお、モノクロ動画表示期間３０２については、書き込み期間における走査線駆動回路６１ｂの動作がモノクロ静止画表示期間３０３と同じである。
【０１８９】
本発明の一態様では、オフ電流の極めて小さいトランジスタを画素に用いることで、液晶素子に与えられる電圧が保持される期間を長くすることができる。そのため、モノクロ静止画表示期間３０３では、図１７（Ｂ）に示す保持期間を長く確保することができ、フルカラー画像表示期間３０１よりも、走査線駆動回路６１ｂの駆動周波数を低くすることができる。そのため、消費電力を低減することができる液晶表示装置を実現することができる。
【０１９０】
＜信号線駆動回路６２ａの構成例＞
図１８（Ａ）は、図１５に示す信号線駆動回路６２ａの構成例を示す図である。図１８（Ａ）に示す信号線駆動回路６２ａは、第１の出力端子乃至第ｎの出力端子を有するシフトレジスタ６２０ａと、領域６０１に対応する画像信号（ＤＡＴＡ１）、領域６０２に対応する画像信号（ＤＡＴＡ２）、領域６０３に対応する画像信号（ＤＡＴＡ３）の、信号線ＳＬａ、信号線ＳＬｃ、及び信号線ＳＬｄへの供給を制御するスイッチング素子群６２３とを有する。
【０１９１】
具体的に、スイッチング素子群６２３は、トランジスタ６５ａ１乃至トランジスタ６５ａｎと、トランジスタ６５ｃ１乃至トランジスタ６５ｃｎと、トランジスタ６５ｄ１乃至トランジスタ６５ｄｎとを有している。
【０１９２】
トランジスタ６５ａ１乃至トランジスタ６５ａｎは、その第１端子が、画像信号（ＤＡＴＡ１）を供給する配線に接続されており、その第２端子が信号線ＳＬａ１乃至信号線ＳＬａｎのそれぞれに接続されている。トランジスタ６５ａ１乃至トランジスタ６５ａｎのゲート電極は、シフトレジスタ６２０ａの第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。
【０１９３】
トランジスタ６５ｃ１乃至トランジスタ６５ｃｎは、その第１端子が、画像信号（ＤＡＴＡ２）を供給する配線に接続されており、その第２端子が信号線ＳＬｃ１乃至信号線ＳＬｃｎのそれぞれに接続されている。トランジスタ６５ｃ１乃至トランジスタ６５ｃｎのゲート電極は、シフトレジスタ６２０ａの第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。
【０１９４】
トランジスタ６５ｄ１乃至トランジスタ６５ｄｎは、その第１端子が、画像信号（ＤＡＴＡ３）を供給する配線に接続されており、その第２端子が信号線ＳＬｄ１乃至信号線ＳＬｄｎのそれぞれに接続されている。トランジスタ６５ｄ１乃至トランジスタ６５ｄｎのゲート電極は、シフトレジスタ６２０ａの第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。
【０１９５】
なお、シフトレジスタ６２０ａは、信号線駆動回路用スタートパルス信号（ＳＳＰ１）と、信号線駆動回路用クロック信号（ＳＣＫ１）などの駆動信号に従って動作を行い、パルスが順次シフトした信号を第１の出力端子乃至第ｎの出力端子から出力する。上記信号がゲート電極に入力されることで、トランジスタ６５ａ１乃至トランジスタ６５ａｎと、トランジスタ６５ｃ１乃至トランジスタ６５ｃｎと、トランジスタ６５ｄ１乃至トランジスタ６５ｄｎは、順次オンとなる。そして、信号線ＳＬａ１乃至信号線ＳＬａｎに画像信号（ＤＡＴＡ１）が入力され、信号線ＳＬｃ１乃至信号線ＳＬｃｎに画像信号（ＤＡＴＡ２）が入力され、信号線ＳＬｄ１乃至信号線ＳＬｄｎに画像信号（ＤＡＴＡ３）が入力され、画像が表示される。
【０１９６】
＜信号線駆動回路６２ｂの構成例＞
図１８（Ｂ）は、図１５に示す液晶表示装置が有する信号線駆動回路６２ｂの構成例を示す図である。信号線駆動回路６２ｂは、第１の出力端子乃至第ｎの出力端子を有するシフトレジスタ６２０ｂと、画像信号（ＤＡＴＡ）の信号線ＳＬｂ１乃至信号線ＳＬｂｎへの供給を制御するスイッチング素子群６２４とを有する。
【０１９７】
スイッチング素子群６２４は、トランジスタ６５ｂ１乃至トランジスタ６５ｂｎを有している。トランジスタ６５ｂ１乃至トランジスタ６５ｂｎは、その第１端子が、画像信号（ＤＡＴＡ４）を供給する配線に接続されており、その第２端子が信号線ＳＬｂ１乃至信号線ＳＬｂｎのそれぞれに接続されている。トランジスタ６５ｂ１乃至トランジスタ６５ｂｎのゲート電極は、第１の出力端子乃至第ｎの出力端子にそれぞれ接続されている。
【０１９８】
なお、シフトレジスタ６２０ｂは、信号線駆動回路用スタートパルス信号（ＳＳＰ２）と、信号線駆動回路用クロック信号（ＳＣＫ２）などの駆動信号に従って動作を行い、パルスが順次シフトした信号を第１の出力端子乃至第ｎの出力端子から出力する。上記信号がゲート電極に入力されることで、トランジスタ６５ｂ１乃至トランジスタ６５ｂｎは、順次オンとなる。
【０１９９】
なお、モノクロ静止画表示期間３０３が有する保持期間では、シフトレジスタ６２０ｂへの信号線駆動回路用スタートパルス信号（ＳＳＰ２）の供給と、画像信号（ＤＡＴＡ４）の、信号線駆動回路６２ｂへの供給を停止する。具体的には、まず、信号線駆動回路用スタートパルス信号（ＳＳＰ２）の供給を停止することで、信号線駆動回路６２ｂにおける画像信号のサンプリングを停止させる。その後、信号線駆動回路６２ｂへの画像信号の供給と、電源電位の供給とを停止する。上記方法により、動作を停止する際に、信号線駆動回路６２ｂが誤動作するのを防ぐことができる。さらに、上記構成に加えて、信号線駆動回路６２ｂへの、信号線駆動回路用クロック信号（ＳＣＫ２）の供給を停止しても良い。
【０２００】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０２０１】
（実施の形態３）
本実施の形態では、酸化物半導体を用いたトランジスタの作製方法について説明する。
【０２０２】
まず、図２１（Ａ）に示すように、基板７００の絶縁表面上に、絶縁膜７０１を形成し、絶縁膜７０１上にゲート電極７０２を形成する。
【０２０３】
基板７００として使用することができる基板は透光性を有していれば良く、その他には特に大きな制限はないが、少なくとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、基板７００には、フュージョン法やフロート法で作製されるガラス基板、石英基板、セラミック基板等を用いることができる。ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のものを用いると良い。プラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。
【０２０４】
絶縁膜７０１は、後の作製工程における加熱処理の温度に耐えうる材料を用いる。具体的に、絶縁膜７０１として、酸化珪素、窒化珪素、窒化酸化珪素、酸化窒化珪素、窒化アルミニウム、酸化アルミニウム、酸化ガリウムなどを用いるのが望ましい。
【０２０５】
なお、本明細書において酸化窒化物とは、その組成として、窒素よりも酸素の含有量が多い物質であり、また、窒化酸化物とは、その組成として、酸素よりも窒素の含有量が多い物質を意味する。
【０２０６】
ゲート電極７０２の材料は、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等の金属材料、これら金属材料を主成分とする合金材料を用いた導電膜、或いはこれら金属の窒化物を、単層で又は積層で用いることができる。なお、後の工程において行われる加熱処理の温度に耐えうるのであれば、上記金属材料としてアルミニウム、銅を用いることもできる。アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム等を用いることができる。
【０２０７】
ゲート電極７０２の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。本実施の形態では、タングステンターゲットを用いたスパッタ法により１５０ｎｍのゲート電極用の導電膜を形成した後、該導電膜をエッチングにより所望の形状に加工（パターニング）することで、ゲート電極７０２を形成する。なお、形成されたゲート電極の端部がテーパー形状であると、上に積層するゲート絶縁膜の被覆性が向上するため好ましい。なお、レジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２０８】
次いで、図２１（Ｂ）に示すように、ゲート電極７０２上にゲート絶縁膜７０３を形成した後、ゲート絶縁膜７０３上においてゲート電極７０２と重なる位置に、島状の酸化物半導体膜７０４を形成する。
【０２０９】
ゲート絶縁膜７０３は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化珪素膜、窒化珪素膜、酸化窒化珪素膜、窒化酸化珪素膜、酸化アルミニウム膜、窒化アルミニウム膜、酸化窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化ハフニウム膜または酸化タンタル膜、酸化ガリウム膜を単層で又は積層させて形成することができる。ゲート絶縁膜７０３は、水分や、水素、酸素などの不純物を極力含まないことが望ましい。スパッタリング法により酸化珪素膜を成膜する場合には、ターゲットとしてシリコンターゲット又は石英ターゲットを用い、スパッタガスとして酸素又は、酸素及びアルゴンの混合ガスを用いる。
【０２１０】
不純物を除去することにより高純度化された酸化物半導体は界面準位、界面電荷に対して極めて敏感であるため、高純度化された酸化物半導体とゲート絶縁膜７０３との界面は重要である。そのため高純度化された酸化物半導体に接するゲート絶縁膜（ＧＩ）は、高品質化が要求される。
【０２１１】
例えば、μ波（周波数２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸化物半導体と高品質ゲート絶縁膜とが密接することにより、界面準位を低減して界面特性を良好なものとすることができるからである。
【０２１２】
もちろん、ゲート絶縁膜７０３として良質な絶縁膜を形成できるものであれば、スパッタリング法やプラズマＣＶＤ法など他の成膜方法を適用することができる。いずれにしても、ゲート絶縁膜としての膜質が良好であることは勿論のこと、ゲート絶縁膜と酸化物半導体との界面準位を低減し、良好な界面を形成できるものであれば良い。
【０２１３】
本実施の形態では、スパッタ法で形成された膜厚５０ｎｍの窒化珪素膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化アルミニウム膜を積層させた構造を有する、ゲート絶縁膜７０３を形成する。ゲート絶縁膜７０３の膜厚は、トランジスタに要求される特性によって適宜設定すればよく３５０ｎｍ乃至４００ｎｍ程度でもよい。
【０２１４】
なお、ゲート絶縁膜７０３は後に形成される酸化物半導体と接する。酸化物半導体は、水素が含有されると特性に悪影響を及ぼすので、ゲート絶縁膜７０３は水素、水酸基および水分が含まれないことが望ましい。ゲート絶縁膜７０３に水素、水酸基及び水分がなるべく含まれないようにするためには、成膜の前処理として、スパッタリング装置の予備加熱室でゲート電極７０２が形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。
【０２１５】
島状の酸化物半導体膜は、ゲート絶縁膜７０３上に形成した酸化物半導体膜を所望の形状に加工することで、形成することができる。上記酸化物半導体膜の膜厚は、２ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上５０ｎｍ以下、さらに好ましくは３ｎｍ以上２０ｎｍ以下とする。酸化物半導体膜は、酸化物半導体をターゲットとして用い、スパッタ法により成膜する。また、酸化物半導体膜は、希ガス（例えばアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（例えばアルゴン）及び酸素混合雰囲気下においてスパッタ法により形成することができる。
【０２１６】
本実施の形態では、酸化物半導体膜として、Ｉｎ（インジウム）、Ｇａ（ガリウム）、及びＺｎ（亜鉛）を含む酸化物半導体用ターゲットを用いたスパッタ法により得られる膜厚３０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体の薄膜を、酸化物半導体膜として用いる。上記ターゲットとして、例えば、モル数比がＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：２、Ｉｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：１、またはＩｎ_２Ｏ_３：Ｇａ_２Ｏ_３：ＺｎＯ＝１：１：４であるターゲットを用いることができる。また、Ｉｎ、Ｇａ、及びＺｎを含むターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上１００％未満である。
【０２１７】
本実施の形態では、減圧状態に保持された処理室内に基板を保持し、処理室内の残留水分を除去しつつ水素及び水分が除去されたスパッタガスを導入し、上記ターゲットを用いて基板７００上に酸化物半導体膜を成膜する。成膜時に、基板温度を１００℃以上６００℃以下、好ましくは２００℃以上４００℃以下としても良い。基板を加熱しながら成膜することにより、成膜した酸化物半導体膜に含まれる不純物濃度を低減することができる。また、スパッタリングによる損傷が軽減される。処理室内の残留水分を除去するためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて処理室を排気すると、例えば、水素原子、水（Ｈ_２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該処理室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
【０２１８】
成膜条件の一例としては、基板とターゲットの間との距離を１００ｍｍ、圧力０．６Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素（酸素流量比率１００％）雰囲気下の条件が適用される。なお、パルス直流（ＤＣ）電源を用いると、成膜時に発生する塵埃が軽減でき、膜厚分布も均一となるために好ましい。
【０２１９】
なお、酸化物半導体膜に水素、水酸基及び水分がなるべく含まれないようにするために、成膜の前処理として、スパッタリング装置の予備加熱室でゲート絶縁膜７０３までが形成された基板７００を予備加熱し、基板７００に吸着した水分または水素などの不純物を脱離し排気することが好ましい。なお、予備加熱の温度は、１００℃以上４００℃以下、好ましくは１５０℃以上３００℃以下である。また、予備加熱室に設ける排気手段はクライオポンプが好ましい。なお、この予備加熱の処理は省略することもできる。また、この予備加熱は、後に行われる絶縁膜７０７の成膜前に、導電膜７０５、導電膜７０６まで形成した基板７００にも同様に行ってもよい。
【０２２０】
なお、島状の酸化物半導体膜７０４を形成するためのエッチングは、ドライエッチングでもウェットエッチングでもよく、両方を用いてもよい。ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例えば塩素（Ｃｌ_２）、三塩化硼素（ＢＣｌ_３）、四塩化珪素（ＳｉＣｌ_４）、四塩化炭素（ＣＣｌ_４）など）が好ましい。また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ_４）、六弗化硫黄（ＳＦ_６）、三弗化窒素（ＮＦ_３）、トリフルオロメタン（ＣＨＦ_３）など）、臭化水素（ＨＢｒ）、酸素（Ｏ_２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希ガスを添加したガス、などを用いることができる。
【０２２１】
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングできるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節する。
【０２２２】
ウェットエッチングに用いるエッチング液として、ＩＴＯ−０７Ｎ（関東化学社製）を用いてもよい。
【０２２３】
島状の酸化物半導体膜７０４を形成するためのレジストマスクをインクジェット法で形成してもよい。レジストマスクをインクジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
【０２２４】
なお、スパッタ等で成膜された酸化物半導体膜中には、不純物としての水分または水素（水酸基を含む）が多量に含まれていることがある。水分または水素はドナー準位を形成しやすいため、酸化物半導体にとっては不純物である。そこで、本発明の一態様では、酸化物半導体膜中の水分または水素などの不純物を低減（脱水化または脱水素化）するために、島状の酸化物半導体膜７０４に対して、減圧雰囲気下、窒素や希ガスなどの不活性ガス雰囲気下、酸素ガス雰囲気下、または超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下の空気）雰囲気下で、島状の酸化物半導体膜７０４に加熱処理を施す。
【０２２５】
島状の酸化物半導体膜７０４に加熱処理を施すことで、島状の酸化物半導体膜７０４中の水分または水素を脱離させることができる。具体的には、２５０℃以上７５０℃以下、好ましくは４００℃以上基板の歪み点未満の温度で加熱処理を行えば良い。例えば、５００℃、３分間以上６分間以下程度で行えばよい。加熱処理にＲＴＡ法を用いれば、短時間に脱水化または脱水素化が行えるため、ガラス基板の歪点を超える温度でも処理することができる。
【０２２６】
本実施の形態では、加熱処理装置の一つである電気炉を用いる。
【０２２７】
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
【０２２８】
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水分または水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２２９】
以上の工程により、島状の酸化物半導体膜７０４中の水素の濃度を低減し、高純度化することができる。それにより酸化物半導体膜の安定化を図ることができる。また、ガラス転移温度以下の加熱処理で、水素に起因するキャリア密度が少なく、バンドギャップの広い酸化物半導体膜を形成することができる。このため、大面積基板を用いてトランジスタを作製することができ、量産性を高めることができる。上記加熱処理は、酸化物半導体膜の成膜以降であれば、いつでも行うことができる。
【０２３０】
なお、酸化物半導体膜を加熱する場合、酸化物半導体膜の材料や加熱条件にもよるが、その表面に板状結晶が形成されることがある。板状結晶は、酸化物半導体膜の表面に対して略垂直にｃ軸配向した単結晶体であることが好ましい。なお、酸化物半導体膜と接するゲート絶縁膜７０３の表面に凹凸がある場合、板状結晶は多結晶体となる。したがって、ゲート絶縁膜７０３表面は可能な限り平坦であることが望まれる。
【０２３１】
次いで、図２１（Ｃ）に示すように、ソース電極、ドレイン電極として機能する導電膜７０５、導電膜７０６と、上記導電膜７０５、導電膜７０６、及び島状の酸化物半導体膜７０４上に、絶縁膜７０７を形成する。
【０２３２】
導電膜７０５、導電膜７０６は、島状の酸化物半導体膜７０４を覆うように、スパッタ法や真空蒸着法で導電膜を形成したあと、エッチング等により該導電膜をパターニングすることで、形成することができる。
【０２３３】
導電膜７０５及び導電膜７０６は、島状の酸化物半導体膜７０４に接している。導電膜７０５、導電膜７０６となる導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素、または上述した元素を成分とする合金か、上述した元素を組み合わせた合金膜等が挙げられる。また、アルミニウム、銅などの金属膜の下側もしくは上側にクロム、タンタル、チタン、モリブデン、タングステンなどの高融点金属膜を積層させた構成としても良い。また、アルミニウムまたは銅は、耐熱性や腐食性の問題を回避するために、高融点金属材料と組み合わせて用いると良い。高融点金属材料としては、モリブデン、チタン、クロム、タンタル、タングステン、ネオジム、スカンジウム、イットリウム等を用いることができる。
【０２３４】
また、導電膜は、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜と、そのチタン膜上に重ねてアルミニウム膜を積層し、さらにその上にチタン膜を成膜する３層構造などが挙げられる。
【０２３５】
また、導電膜７０５、導電膜７０６となる導電膜としては、導電性の金属酸化物で形成しても良い。導電性の金属酸化物としては酸化インジウム、酸化スズ、酸化亜鉛、酸化インジウム酸化スズ合金、酸化インジウム酸化亜鉛合金または前記金属酸化物材料にシリコン若しくは酸化シリコンを含ませたものを用いることができる。
【０２３６】
導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を導電膜に持たせることが好ましい。
【０２３７】
なお、導電膜のエッチングの際に、島状の酸化物半導体膜７０４がなるべく除去されないようにそれぞれの材料及びエッチング条件を適宜調節する。エッチング条件によっては、島状の酸化物半導体膜７０４の露出した部分が一部エッチングされることで、溝部（凹部）が形成されることもある。
【０２３８】
本実施の形態では、導電膜にチタン膜を用いる。そのため、アンモニアと過酸化水素水を含む溶液（過水アンモニウム）を用いて、選択的に導電膜をウェットエッチングすることができるが、島状の酸化物半導体膜７０４も一部エッチングされる。過水アンモニウムを含む溶液は、具体的には、過酸化水素水と、純水と、水酸化アンモニウムを、体積比２：１：１で混合した水溶液を用いる。或いは、塩素（Ｃｌ_２）、塩化硼素（ＢＣｌ_３）などを含むガスを用いて、導電膜をドライエッチングしても良い。
【０２３９】
なお、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過した光に多段階の強度をもたせる多階調マスクによって形成されたレジストマスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマスクは複数の膜厚を有する形状となり、エッチングを行うことでさらに形状を変形することができるため、異なるパターンに加工する複数のエッチング工程に用いることができる。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応するレジストマスクを形成することができる。よって露光マスク数を削減することができ、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
【０２４０】
なお、絶縁膜７０７を形成する前に、Ｎ_２Ｏ、Ｎ_２、またはＡｒなどのガスを用いたプラズマ処理を島状の酸化物半導体膜７０４に対して行う。このプラズマ処理によって露出している島状の酸化物半導体膜７０４の表面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処理を行ってもよい。
【０２４１】
絶縁膜７０７は、水分や、水素などの不純物を極力含まないことが望ましく、単層の絶縁膜であっても良いし、積層された複数の絶縁膜で構成されていても良い。絶縁膜７０７に水素が含まれると、その水素が酸化物半導体膜へ侵入し、又は水素が酸化物半導体膜中の酸素を引き抜き、島状の酸化物半導体膜７０４のバックチャネル部が低抵抗化（ｎ型化）してしまい、寄生チャネルが形成されるおそれがある。よって、絶縁膜７０７はできるだけ水素を含まない膜になるように、成膜方法に水素を用いないことが重要である。上記絶縁膜７０７には、バリア性の高い材料を用いるのが望ましい。例えば、バリア性の高い絶縁膜として、窒化珪素膜、窒化酸化珪素膜、窒化アルミニウム膜、窒化酸化アルミニウム膜、酸化アルミニウム膜、または酸化ガリウム膜などを用いることができる。バリア性の高い絶縁膜を用いることで、島状の酸化物半導体膜７０４内、ゲート絶縁膜７０３内、或いは、島状の酸化物半導体膜７０４と他の絶縁膜の界面とその近傍に、水分または水素などの不純物が入り込むのを防ぐことができる。
【０２４２】
本実施の形態では、スパッタ法で形成された膜厚２００ｎｍの酸化ガリウム膜上に、スパッタ法で形成された膜厚１００ｎｍの酸化アルミニウム膜を積層させた構造を有する、絶縁膜７０７を形成する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形態では１００℃とする。絶縁膜７０７は酸素を多く含有していることが好ましく、化学量論的組成比を超える程度、好ましくは、化学量論的組成比の１倍を超えて２倍まで（１倍より大きく２倍未満）酸素を含有していることが好ましい。このように絶縁膜７０７が過剰な酸素を有することにより、島状の酸化物半導体膜７０４の界面に酸素を供給し、酸素の欠損を低減することができる。
【０２４３】
なお、絶縁膜７０７を形成した後に、加熱処理を施しても良い。加熱処理は、窒素、超乾燥空気、または希ガス（アルゴン、ヘリウムなど）の雰囲気下において、好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下で行う。上記ガスは、水の含有量が２０ｐｐｍ以下、好ましくは１ｐｐｍ以下、好ましくは１０ｐｐｂ以下であることが望ましい。本実施の形態では、例えば、窒素雰囲気下で２５０℃、１時間の加熱処理を行う。或いは、導電膜７０５、導電膜７０６を形成する前に、水分または水素を低減させるための酸化物半導体膜に対して行った先の加熱処理と同様に、高温短時間のＲＴＡ処理を行っても良い。酸素を含む絶縁膜７０７が設けられた後に加熱処理が施されることによって、先の加熱処理により、島状の酸化物半導体膜７０４に酸素欠損が発生していたとしても、絶縁膜７０７から島状の酸化物半導体膜７０４に酸素が供与される。そして、島状の酸化物半導体膜７０４に酸素が供与されることで、島状の酸化物半導体膜７０４において、ドナーとなる酸素欠損を低減し、化学量論的組成比を満たすことが可能である。島状の酸化物半導体膜７０４には、化学量論的組成比を超える量の酸素が含まれていることが好ましい。その結果、島状の酸化物半導体膜７０４をｉ型に近づけることができ、酸素欠損によるトランジスタの電気特性のばらつきを軽減し、電気特性の向上を実現することができる。この加熱処理を行うタイミングは、絶縁膜７０７の形成後であれば特に限定されず、他の工程、例えば樹脂膜形成時の加熱処理や、透光性を有する導電膜を低抵抗化させるための加熱処理と兼ねることで、工程数を増やすことなく、島状の酸化物半導体膜７０４をｉ型に近づけることができる。
【０２４４】
また、酸素雰囲気下で島状の酸化物半導体膜７０４に加熱処理を施すことで、酸化物半導体に酸素を添加し、島状の酸化物半導体膜７０４中においてドナーとなる酸素欠損を低減させても良い。加熱処理の温度は、例えば１００℃以上３５０℃未満、好ましくは１５０℃以上２５０℃未満で行う。上記酸素雰囲気下の加熱処理に用いられる酸素ガスには、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する酸素ガスの純度を、６Ｎ（９９．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち酸素中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
【０２４５】
或いは、イオン注入法またはイオンドーピング法などを用いて、島状の酸化物半導体膜７０４に酸素を添加することで、ドナーとなる酸素欠損を低減させても良い。例えば、２．４５ＧＨｚのマイクロ波でプラズマ化した酸素を島状の酸化物半導体膜７０４に添加すれば良い。
【０２４６】
なお、絶縁膜７０７上に導電膜を形成した後、該導電膜をパターニングすることで、島状の酸化物半導体膜７０４と重なる位置にバックゲート電極を形成しても良い。バックゲート電極を形成した場合は、バックゲート電極を覆うように絶縁膜を形成するのが望ましい。バックゲート電極は、ゲート電極７０２、或いは導電膜７０５、導電膜７０６と同様の材料、構造を用いて形成することが可能である。
【０２４７】
バックゲート電極の膜厚は、１０ｎｍ〜４００ｎｍ、好ましくは１００ｎｍ〜２００ｎｍとする。例えば、チタン膜、アルミニウム膜、チタン膜が積層された構造を有する導電膜を形成した後、フォトリソグラフィ法などによりレジストマスクを形成し、エッチングにより不要な部分を除去して、該導電膜を所望の形状に加工（パターニング）することで、バックゲート電極を形成すると良い。バックゲート電極は遮光膜として機能させることによってトランジスタの光劣化、例えば光負バイアス劣化を低減でき、信頼性を向上できる。
【０２４８】
以上の工程により、トランジスタ７０８が形成される。
【０２４９】
トランジスタ７０８は、ゲート電極７０２と、ゲート電極７０２上のゲート絶縁膜７０３と、ゲート絶縁膜７０３上においてゲート電極７０２と重なっている島状の酸化物半導体膜７０４と、島状の酸化物半導体膜７０４上に形成された一対の導電膜７０５または導電膜７０６とを有する。さらに、トランジスタ７０８は、絶縁膜７０７を、その構成要素に含めても良い。図２１（Ｃ）に示すトランジスタ７０８は、導電膜７０５と導電膜７０６の間において、島状の酸化物半導体膜７０４の一部がエッチングされたチャネルエッチ構造である。
【０２５０】
なお、トランジスタ７０８はシングルゲート構造のトランジスタを用いて説明したが、必要に応じて、電気的に接続された複数のゲート電極７０２を有することで、チャネル形成領域を複数有する、マルチゲート構造のトランジスタも形成することができる。
【０２５１】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２５２】
（実施の形態４）
本実施の形態では、トランジスタの構成例について説明する。なお、上記実施の形態と同一部分又は同様な機能を有する部分、及び工程は、上記実施の形態と同様に行うことができ、本実施の形態での繰り返しの説明は省略する。なお、同じ箇所の詳細な説明も省略する。
【０２５３】
図２２（Ａ）に示すトランジスタ２４５０は、基板２４００上にゲート電極２４０１が形成され、ゲート電極２４０１上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、酸化物半導体膜２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に絶縁膜２４０７が形成されている。また、絶縁膜２４０７上に保護絶縁膜２４０９を形成してもよい。トランジスタ２４５０は、ボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。
【０２５４】
図２２（Ｂ）に示すトランジスタ２４６０は、基板２４００上にゲート電極２４０１が形成され、ゲート電極２４０１上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３上にチャネル保護層２４０６が形成され、チャネル保護層２４０６及び酸化物半導体膜２４０３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に保護絶縁膜２４０９を形成してもよい。トランジスタ２４６０は、チャネル保護型（チャネルストップ型ともいう）と呼ばれるボトムゲート構造のトランジスタの一つであり、逆スタガ型トランジスタの一つでもある。チャネル保護層２４０６は、他の絶縁膜と同様の材料及び方法を用いて形成することができる。
【０２５５】
図２２（Ｃ）に示すトランジスタ２４７０は、基板２４００上に下地膜２４３６が形成され、下地膜２４３６上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３、及び下地膜２４３６上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成され、酸化物半導体膜２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上にゲート絶縁膜２４０２が形成され、ゲート絶縁膜２４０２上にゲート電極２４０１が形成されている。また、ゲート電極２４０１上に保護絶縁膜２４０９を形成してもよい。トランジスタ２４７０は、トップゲート構造のトランジスタの一つである。
【０２５６】
図２２（Ｄ）に示すトランジスタ２４８０は、基板２４００上に、第１のゲート電極２４１１が形成され、第１のゲート電極２４１１上に第１のゲート絶縁膜２４１３が形成され、第１のゲート絶縁膜２４１３上に酸化物半導体膜２４０３が形成され、酸化物半導体膜２４０３、及び第１のゲート絶縁膜２４１３上に、ソース電極２４０５ａ、及びドレイン電極２４０５ｂが形成されている。また、酸化物半導体膜２４０３、ソース電極２４０５ａ、及びドレイン電極２４０５ｂ上に第２のゲート絶縁膜２４１４が形成され、第２のゲート絶縁膜２４１４上に第２のゲート電極２４１２が形成されている。また、第２のゲート電極２４１２上に保護絶縁膜２４０９を形成してもよい。
【０２５７】
トランジスタ２４８０は、トランジスタ２４５０とトランジスタ２４７０を併せた構造を有している。第１のゲート電極２４１１と第２のゲート電極２４１２を電気的に接続して一つのゲート電極として機能させることができる。また、第１のゲート電極２４１１と第２のゲート電極２４１２のうち、どちらか一方を単にゲート電極と呼び、他方をバックゲート電極と呼ぶことがある。
【０２５８】
バックゲート電極の電位を変化させることで、トランジスタのしきい値電圧を変化させることができる。バックゲート電極は、酸化物半導体膜２４０３のチャネル形成領域と重なるように形成する。バックゲート電極は、電気的に絶縁しているフローティングの状態であっても良いし、電位が与えられる状態であっても良い。後者の場合、バックゲート電極には、ゲート電極と同じ高さの電位が与えられていても良いし、グラウンドなどの固定電位が与えられていても良い。バックゲート電極に与える電位の高さを制御することで、トランジスタ２４８０の閾値電圧を制御することができる。
【０２５９】
また、バックゲート電極により酸化物半導体膜２４０３を覆うことで、バックゲート電極側から酸化物半導体膜２４０３に光が入射するのを防ぐことができる。よって、酸化物半導体膜２４０３の光劣化を防ぎ、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。
【０２６０】
酸化物半導体膜２４０３に接する絶縁膜（本実施の形態においては、ゲート絶縁膜２４０２、絶縁膜２４０７、チャネル保護層２４０６、下地膜２４３６、第１のゲート絶縁膜２４１３、第２のゲート絶縁膜２４１４が相当する。）は、第１３族元素および酸素を含む絶縁材料を用いることが好ましい。酸化物半導体材料には第１３族元素を含むものが多く、第１３族元素を含む絶縁材料は酸化物半導体との相性が良く、これを酸化物半導体膜に接する絶縁膜に用いることで、酸化物半導体膜との界面の状態を良好に保つことができる。
【０２６１】
第１３族元素を含む絶縁材料とは、絶縁材料に一または複数の第１３族元素を含むことを意味する。第１３族元素を含む絶縁材料としては、例えば、酸化ガリウム、酸化アルミニウム、酸化アルミニウムガリウム、酸化ガリウムアルミニウムなどがある。ここで、酸化アルミニウムガリウムとは、ガリウムの含有量（原子％）よりアルミニウムの含有量（原子％）が多いものを示し、酸化ガリウムアルミニウムとは、ガリウムの含有量（原子％）がアルミニウムの含有量（原子％）より多いものを示す。
【０２６２】
例えば、ガリウムを含有する酸化物半導体膜に接して絶縁膜を形成する場合に、絶縁膜に酸化ガリウムを含む材料を用いることで酸化物半導体膜と絶縁膜の界面特性を良好に保つことができる。例えば、酸化物半導体膜と酸化ガリウムを含む絶縁膜とを接して設けることにより、酸化物半導体膜と絶縁膜の界面における水素のパイルアップを低減することができる。なお、絶縁膜に酸化物半導体膜の成分元素と同じ族の元素を用いる場合には、同様の効果を得ることが可能である。例えば、酸化アルミニウムを含む材料を用いて絶縁膜を形成することも有効である。なお、酸化アルミニウムは、水を透過させにくいという特性を有しているため、当該材料を用いることは、酸化物半導体膜への水の侵入防止という点においても好ましい。
【０２６３】
また、酸化物半導体膜２４０３に接する絶縁膜は、酸素雰囲気下による熱処理や、酸素ドープなどにより、絶縁材料を化学量論的組成比より酸素が多い状態とすることが好ましい。酸素ドープとは、酸素をバルクに添加することをいう。なお、当該バルクの用語は、酸素を薄膜表面のみでなく薄膜内部に添加することを明確にする趣旨で用いている。また、酸素ドープには、プラズマ化した酸素をバルクに添加する酸素プラズマドープが含まれる。また、酸素ドープは、イオン注入法またはイオンドーピング法を用いて行ってもよい。
【０２６４】
例えば、酸化物半導体膜２４０３に接する絶縁膜として酸化ガリウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムの組成をＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２６５】
また、酸化物半導体膜２４０３に接する絶縁膜として酸化アルミニウムを用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化アルミニウムの組成をＡｌ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）とすることができる。
【０２６６】
また、酸化物半導体膜２４０３に接する絶縁膜として酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を用いた場合、酸素雰囲気下による熱処理や、酸素ドープを行うことにより、酸化ガリウムアルミニウム（酸化アルミニウムガリウム）の組成をＧａ_ＸＡｌ_２−ＸＯ_３＋α（０＜Ｘ＜２、０＜α＜１）とすることができる。
【０２６７】
酸素ドープ処理を行うことにより、化学量論的組成比より酸素が多い領域を有する絶縁膜を形成することができる。このような領域を備える絶縁膜と酸化物半導体膜が接することにより、絶縁膜中の過剰な酸素が酸化物半導体膜に供給され、酸化物半導体膜中、または酸化物半導体膜と絶縁膜の界面における酸素欠損を低減し、酸化物半導体膜をＩ型化またはＩ型に限りなく近い酸化物半導体とすることができる。
【０２６８】
なお、化学量論的組成比より酸素が多い領域を有する絶縁膜は、酸化物半導体膜２４０３に接する絶縁膜のうち、上層に位置する絶縁膜または下層に位置する絶縁膜のうち、どちらか一方のみに用いても良いが、両方の絶縁膜に用いる方が好ましい。化学量論的組成比より酸素が多い領域を有する絶縁膜を、酸化物半導体膜２４０３に接する絶縁膜の、上層及び下層に位置する絶縁膜に用い、酸化物半導体膜２４０３を挟む構成とすることで、上記効果をより高めることができる。
【０２６９】
また、酸化物半導体膜２４０３の上層または下層に用いる絶縁膜は、上層と下層で同じ構成元素を有する絶縁膜としても良いし、異なる構成元素を有する絶縁膜としても良い。例えば、上層と下層とも、組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとしても良いし、上層と下層の一方を組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムとし、他方を組成がＡｌ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化アルミニウムとしても良い。
【０２７０】
また、酸化物半導体膜２４０３に接する絶縁膜は、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。例えば、酸化物半導体膜２４０３の上層に組成がＧａ_２Ｏ_Ｘ（Ｘ＝３＋α、０＜α＜１）の酸化ガリウムを形成し、その上に組成がＧａ_ＸＡｌ_２−ＸＯ_３＋α（０＜Ｘ＜２、０＜α＜１）の酸化ガリウムアルミニウム（酸化アルミニウムガリウム）を形成してもよい。なお、酸化物半導体膜２４０３の下層を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良いし、酸化物半導体膜２４０３の上層及び下層の両方を、化学量論的組成比より酸素が多い領域を有する絶縁膜の積層としても良い。
【０２７１】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０２７２】
（実施の形態５）
本実施の形態では、本発明の一態様に係る液晶表示装置において用いられる、基板の一形態について、図２３を用いて説明する。
【０２７３】
まず、基板６２００上に、剥離層６２０１を介して、被剥離層６１１６を形成する（図２３（Ａ）参照）。
【０２７４】
基板６２００としては、石英基板、サファイア基板、セラミック基板や、ガラス基板、金属基板などを用いることができる。なお、これら基板は、可撓性を明確に表さない程度に厚みのあるものを使用することで、精度良くトランジスタなどの素子を形成することができる。可撓性を明確に表さない程度とは、通常液晶ディスプレイを作製する際に使用されているガラス基板の弾性率程度、もしくはより弾性率が大きいことを意味する。
【０２７５】
剥離層６２０１は、スパッタリング法やプラズマＣＶＤ法、塗布法、印刷法等により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素、又は元素を主成分とする合金材料、又は元素を主成分とする化合物材料からなる層を、単層又は積層して形成する。
【０２７６】
剥離層６２０１が単層構造の場合、好ましくは、タングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成する。又は、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層、又はタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。
【０２７７】
剥離層６２０１が積層構造の場合、好ましくは、１層目として金属層を形成し、２層目として金属酸化物層を形成する。代表的には１層目としてタングステン層、モリブデン層、又はタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデン又はタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成すると良い。２層目の金属酸化物層の形成は、１層目の金属層上に、酸化物層（例えば酸化シリコンなどの絶縁層として利用できるもの）を形成することで金属層表面に当該金属の酸化物が形成されることを応用しても良い。
【０２７８】
被剥離層６１１６としては、トランジスタや層間絶縁膜、配線、画素電極及び場合に応じて対向電極や、遮光膜、配向膜など、素子基板として必要な要素が含まれる。これらは、剥離層６２０１上に、通常通り作製することができる。これらの材料、作製方法及び構造などに関しては上記実施の形態において示したものと同様であるため、説明を省略する。このように、トランジスタや電極は公知の材料や方法を用いて精度良く作製することができる。
【０２７９】
次いで、剥離用接着剤６２０３を用いて被剥離層６１１６を仮支持基板６２０２に接着した後、被剥離層６１１６を基板６２００の剥離層６２０１から剥離して転置する（図２３（Ｂ）参照）。これにより被剥離層６１１６は、仮支持基板側に設けられる。なお、本明細書において、基板から仮支持基板に剥離層を転置する工程を転置工程という。
【０２８０】
仮支持基板６２０２は、ガラス基板、石英基板、サファイア基板、セラミック基板、金属基板などを用いることができる。また、以降の処理温度に耐えうる耐熱性を有するプラスチック基板を用いても良い。
【０２８１】
また、ここで用いる剥離用接着剤６２０３は、水や溶媒に可溶なものや、紫外線などの照射により可塑化させることが可能であるような、必要時に仮支持基板６２０２と被剥離層６１１６とを分離することが可能な接着剤を用いる。
【０２８２】
なお、仮支持基板６２０２への転置工程は、様々な方法を適宜用いることができる。例えば、剥離層６２０１として、被剥離層６１１６と接する側に金属酸化膜を含む膜を形成した場合は、当該金属酸化膜を結晶化させることにより脆弱化して、被剥離層６１１６を基板６２００から剥離することができる。また、基板６２００と被剥離層６１１６の間に、剥離層６２０１として水素を含む非晶質珪素膜を形成した場合は、レーザ光の照射またはエッチングにより当該水素を含む非晶質珪素膜を除去して、被剥離層６１１６を基板６２００から剥離することができる。また、剥離層６２０１として窒素、酸素や水素等を含む膜（例えば、水素を含む非晶質珪素膜、水素含有合金膜、酸素含有合金膜など）を用いた場合には、剥離層６２０１にレーザ光を照射して剥離層６２０１内に含有する窒素、酸素や水素をガスとして放出させ、被剥離層６１１６と基板６２００との分離を促進することができる。他の方法として、剥離層６２０１と被剥離層６１１６との界面に液体を浸透させて基板６２００から被剥離層６１１６を剥離してもよい。剥離層６２０１をタングステンで形成し、アンモニア水と過酸化水素水の混合溶液により剥離層６２０１をエッチングしながら剥離を行う方法もある。
【０２８３】
また、上記剥離方法を複数組み合わせることでより容易に転置工程を行うことができる。レーザ光の照射、ガスや溶液などによる剥離層へのエッチング、鋭いナイフやメスなどによる機械的な除去を部分的に行い、剥離層と被剥離層とを剥離しやすい状態にしてから、物理的な力（機械等による）によって剥離を行う工程などがこれに当たる。剥離層６２０１を金属と金属酸化物との積層構造により形成した場合、レーザ光の照射によって形成される溝や鋭いナイフやメスなどによる傷などをきっかけとして、剥離層から物理的に引き剥がすことも容易となる。
【０２８４】
また、これら剥離を行う際に水などの液体をかけながら行ってもよい。
【０２８５】
被剥離層６１１６を基板６２００から分離する方法としては、他に、被剥離層６１１６が形成された基板６２００を、機械的に研磨などを行って除去する方法や、溶液やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによるエッチングで除去する方法等も用いることができる。この場合は、剥離層６２０１を設けなくとも良い。
【０２８６】
続いて、基板６２００から剥離され、露出した剥離層６２０１、若しくは被剥離層６１１６表面に剥離用接着剤６２０３とは異なる接着剤による第１の接着剤層６１１１を用いて転置基板６１１０を接着する（図２３（Ｃ）参照）。
【０２８７】
第１の接着剤層６１１１の材料としては、紫外線硬化型接着剤など光硬化型の接着剤、反応硬化型接着剤、熱硬化型接着剤、または嫌気型接着剤など各種硬化型接着剤を用いることができる。
【０２８８】
転置基板６１１０としては、じん性が大きい各種基板を用い、例えば、有機樹脂のフィルムや金属基板などを好適に使用することができる。じん性の大きい基板は耐衝撃性に優れ、破損し難い基板である。有機樹脂のフィルムは軽量であり、また、金属基板も薄いものは軽量であることから、通常のガラス基板を使用する場合と比較して、大幅な軽量化が可能となる。このような基板を用いることによって、軽く、破損しにくい液晶表示装置を作製することができるようになる。
【０２８９】
透過型もしくは半透過型の液晶表示装置の場合には、転置基板６１１０としては、じん性が大きく且つ可視光に対する透光性を有する基板を用いれば良い。このような基板を構成する材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）又はポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、アクリル樹脂、ポリアクリルニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート樹脂（ＰＣ）、ポリエーテルスルフォン樹脂（ＰＥＳ）、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂等などが挙げられる。これら有機樹脂からなる基板は、じん性が大きいことから、耐衝撃性にも優れ、破損しにくい基板である。また、これら有機樹脂のフィルムは軽量であることから、通常のガラス基板と比較して、非常に軽量化された液晶表示装置を作製することが可能となる。また、この場合、転置基板６１１０は、少なくとも各画素の光が透過する領域と重なる部分に開口が設けられた金属板６２０６をさらに備えることが好ましい構成である。この構成とすることによって、寸法変化を抑制しながらじん性が大きく、耐衝撃性が高く破損しにくい転置基板６１１０を構成できる。さらに、金属板６２０６の厚さを薄くすることで、従来のガラス基板よりも軽い転置基板６１１０を構成できる。このような基板を用いることによって、軽く、破損しにくい液晶表示装置を作製することができるようになる。（図２３（Ｄ）参照）。
【０２９０】
その後、被剥離層６１１６から仮支持基板６２０２を分離する。剥離用接着剤６２０３は必要時に仮支持基板６２０２と被剥離層６１１６とを分離することが可能な材料で形成されているので、当該材料に合った方法により仮支持基板６２０２を分離すれば良い。なお、バックライトは図面矢印のように照射される（図２３（Ｅ）参照）。
【０２９１】
以上により、トランジスタから画素電極までが形成された被剥離層６１１６（必要に応じて対向電極、遮光膜、配向膜などが設けられていても良い）を転置基板６１１０上に作製することができ、軽量かつ耐衝撃性の高い素子基板を作製することができる。
【０２９２】
＜変形例＞
上述した構成を有する液晶表示装置は、本発明の一態様であり、上述した構成を有する液晶表示装置と異なる構成を備える以下の液晶表示装置も、本発明に含まれる。上述の転置工程（図２３（Ｂ））の後、転置基板６１１０を貼り付ける前に、露出した剥離層６２０１、若しくは被剥離層６１１６表面に、金属板６２０６を貼り付けても良い（図２３（Ｃ’）参照）。この場合、金属板６２０６からの汚染物質が、被剥離層６１１６におけるトランジスタの特性に悪影響を及ぼすことを防ぐため、バリア層６２０７を間に設けると良い。バリア層６２０７を設ける場合は、露出した剥離層６２０１、若しくは被剥離層６１１６表面にバリア層６２０７を設けてから、金属板６２０６を貼り付ければ良い。バリア層６２０７は無機材料や有機材料などにより形成すれば良く、代表的には窒化シリコンなどが挙げられるが、トランジスタの汚染を防止することができれば、これらに限られることはない。バリア層は透光性を有する材料で形成するか、もしくは透光性を有する程度に薄い膜とするなど、少なくとも可視光に対する透光性を有するように作製する。なお、金属板６２０６は、剥離用接着剤６２０３とは異なる接着剤を用いて第２の接着剤層（図示せず）を形成し、接着すればよい。
【０２９３】
この後、第１の接着剤層６１１１を金属板６２０６表面に形成し、転置基板６１１０を貼り付け（図２３（Ｄ’））、被剥離層６１１６から仮支持基板６２０２を分離する（図２３（Ｅ’））ことにより、軽量且つ耐衝撃性の高い素子基板を作製することができる。なお、バックライトは図面矢印のように照射される。
【０２９４】
このように作製した軽量かつ耐衝撃性の高い素子基板と、対向基板とを液晶層を間に挟持させてシール材で固着することによって、軽量かつ耐衝撃性の高い液晶表示装置を作製することができる。対向基板としては、じん性が大きく、可視光に対する透光性を有する基板（転置基板６１１０に用いることが可能なプラスチック基板と同様のもの）を用いることができる。必要に応じてこれに偏光板、遮光膜や対向電極及び配向膜が設けられていても良い。液晶層を形成する方法としては、従来同様ディスペンサ法や注入法などを適用することができる。
【０２９５】
以上のように作製された軽量かつ耐衝撃性の高い液晶表示装置は、トランジスタなどの微細な素子の作製を、寸法安定性が比較的良好なガラス基板上などで行うことができ、また、従来どおりの作製方法の適用が可能であることから、微細な素子であっても精度良く形成することができる。このため、耐衝撃性を有しながらも、高精細で高品質な画像を提供でき、且つ軽量な液晶表示装置を提供することが可能となる。
【０２９６】
さらに、上記のように作製した液晶表示装置は、可撓性を有せしめることも可能である。
【０２９７】
本実施の形態は、上記実施の形態と適宜組み合わせて実施することが可能である。
【０２９８】
（実施の形態６）
図２４に、画素の上面図を一例として示す。また、図２４の鎖線Ａ１―Ａ２における断面を図２５（Ａ）に示す。図２４の鎖線Ｂ１−Ｂ２における断面を図２５（Ｂ）に示す。
【０２９９】
図２４及び図２５において、図２（Ｂ）と共通の箇所には同じ符号を用いて説明する。図２５（Ａ）に示す画素は、走査線ＧＬａとして機能する導電膜５０１と、信号線ＳＬａとして機能する導電膜５０２と、配線ＣＯＭとして機能する導電膜５０３と、第１の画素トランジスタ１６ａの第２端子として機能する導電膜５０４とを有している。導電膜５０１は、図２（Ｂ）に示した第１の画素トランジスタ１６ａのゲート電極としても機能する。また、導電膜５０２は、第１の画素トランジスタ１６ａの第１端子としても機能する。
【０３００】
導電膜５０１、導電膜５０３は、絶縁表面を有する基板５００上に形成された一の導電膜を所望の形状に加工することで形成することができる。導電膜５０１、導電膜５０３上にはゲート絶縁膜５０６が形成されている。さらに、導電膜５０２、導電膜５０４は、ゲート絶縁膜５０６上に形成された一の導電膜を所望の形状に加工することで形成することができる。
【０３０１】
また、第１の画素トランジスタ１６ａの活性層５０７は、導電膜５０１と重なる位置においてゲート絶縁膜５０６上に形成されている。そして、図２５（Ａ）に示すように、活性層５０７は、ゲート電極として機能する導電膜５０１に重なる構成を用いることが望ましい。上記構成を採用することで、基板５００側から入射した光により活性層５０７中の酸化物半導体が劣化するのを防ぎ、よって、第１の画素トランジスタ１６ａの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。
【０３０２】
さらに、図２５（Ａ）に示す画素は、活性層５０７、導電膜５０２、導電膜５０４を覆うように、絶縁膜５１２と、絶縁膜５１３とが順に形成されている。そして、絶縁膜５１３上には透過領域に位置する画素電極５０５が形成されており、絶縁膜５１２及び絶縁膜５１３に形成されたコンタクトホールを介して、導電膜５０４と画素電極５０５とが接続されている。
【０３０３】
なお、配線ＣＯＭとして機能する導電膜５０３と、導電膜５０４とが、ゲート絶縁膜５０６を間に挟んで重なり合っている部分が、第１の容量素子１７ａとして機能する。
【０３０４】
また、本実施の形態では、導電膜５０１とゲート絶縁膜５０６の間に絶縁膜５０８が形成されている。絶縁膜５０８は、導電膜５０１と導電膜５０２の間に設けられているので、導電膜５０１と導電膜５０２の間に生じる寄生容量を絶縁膜５０８により小さく抑えることができる。
【０３０５】
また、本実施の形態では、導電膜５０３とゲート絶縁膜５０６の間に絶縁膜５０９が形成されている。そして、絶縁膜５０９と重なる位置において、画素電極５０５上にスペーサ５１０が形成されている。
【０３０６】
基板５１４には対向電極５１５が形成されており、画素電極５０５と対向電極５１５の間には液晶を含む液晶層５１６が設けられている。画素電極５０５と、対向電極５１５と、液晶層５１６とが重なる部分に第１の液晶素子１８ａが形成される。
【０３０７】
画素電極５０５と対向電極５１５には、例えば、酸化珪素を含む酸化インジウムスズ（ＩＴＳＯ）、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などの透光性を有する導電材料を用いることができる。
【０３０８】
なお、画素電極５０５と液晶層５１６の間、または対向電極５１５と液晶層５１６の間に、配向膜を適宜設けても良い。配向膜は、ポリイミド、ポリビニルアルコールなどの有機樹脂を用いて形成することができ、その表面には、ラビングなどの、液晶分子を一定方向に配列させるための配向処理が施されている。ラビングは、配向膜に接するように、ナイロンなどの布を巻いたローラーを回転させて、上記配向膜の表面を一定方向に擦ることで、行うことができる。なお、酸化珪素などの無機材料を用い、配向処理を施すことなく、蒸着法で配向特性を有する配向膜を直接形成することも可能である。
【０３０９】
また、液晶層５１６を形成するために行われる液晶の注入は、ディスペンサ式（滴下式）を用いても良いし、ディップ式（汲み上げ式）を用いていても良い。
【０３１０】
なお、基板５１４上には、画素間における液晶の配向の乱れに起因するディスクリネーションが視認されるのを防ぐため、或いは、拡散した光が隣接する複数の画素に入射するのを防ぐために、光を遮蔽することができる遮光膜５１７が設けられている。遮光膜５１７には、カーボンブラック、二酸化チタンよりも酸化数が小さい低次酸化チタンなどの黒色顔料を含む有機樹脂を用いることができる。または、クロムを用いた膜で、遮光膜５１７を形成することも可能である。
【０３１１】
また、遮光膜５１７を第１の画素トランジスタ１６ａの活性層５０７と重なるように設けることで、基板５１４側から入射した光により活性層５０７中の酸化物半導体が劣化するのを防ぎ、よって、第１の画素トランジスタ１６ａの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。また、第１の画素トランジスタ１６ａの活性層５０７と重なるように、隣りの画素の反射電極を配置することで遮光を行ってもよく、その場合、基板５１４と基板５００の貼り合わせの位置精度のマージンを設けることなく、且つ、工程数を増やすことなく活性層の遮光を行うことができる。
【０３１２】
図２４の画素構造を有する液晶表示装置は、図２５（Ａ）に示した透過領域の他に、図２５（Ｂ）に示す、反射電極５２５である画素電極が配置された反射領域も有する。
【０３１３】
また、絶縁膜５１３の表面を選択的にエッチング加工を行い、絶縁膜５１３の表面を凹凸形状とすることで反射電極５２５に凹凸形状を形成する構成としてもよい。反射電極５２５表面に凹凸を有すると、入射した外光を乱反射させ、より良好な表示を行うことができる。よって、表示における視認性が向上する。
【０３１４】
図２５（Ｂ）に示す画素は、走査線ＧＬｂとして機能する導電膜５２１と、信号線ＳＬｂとして機能する導電膜５２２と、配線ＣＯＭとして機能する導電膜５２３と、第２の画素トランジスタ１６ｂの第２端子として機能する導電膜５２４とを有している。導電膜５２１は、図２（Ｂ）に示した第２の画素トランジスタ１６ｂのゲート電極としても機能する。また、導電膜５２２は、第２の画素トランジスタ１６ｂの第１端子としても機能する。
【０３１５】
なお、配線ＣＯＭとして機能する導電膜５２３と、導電膜５２４とが、ゲート絶縁膜５０６を間に挟んで重なり合っている部分が、第２の容量素子１７ｂとして機能する。
【０３１６】
また、反射電極５２５を第２の画素トランジスタ１６ｂの活性層５２７と重なるように設けることで、基板５１４側から入射した迷光が当たって活性層５２７中の酸化物半導体が劣化するのを防ぎ、よって、第２の画素トランジスタ１６ｂの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。
【０３１７】
なお、駆動回路をパネルに形成する場合、駆動回路に用いられるトランジスタにも、ゲート電極或いは遮光膜による遮光を行うことで、トランジスタの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。
【０３１８】
なお、図２５（Ａ）、図２５（Ｂ）では、画素電極５０５（或いは反射電極５２５）と対向電極５１５が液晶層５１６を介して重なる構造を液晶表示装置の透過領域（反射領域）に位置する第１の液晶素子１８ａ或いは第２の液晶素子１８ｂを例に挙げて説明したが、本発明の一態様に係る液晶表示装置はこの構成に限定されない。ＩＰＳ型の液晶素子やブルー相を用いた液晶素子のように、画素電極と対向電極とが同一基板上に形成されていても良い。
【０３１９】
また、図２４及び図２５と画素構成が一部異なる例を図２７に示す。図２７（Ｂ）においては、画素電極５０５を作製した直後の断面図を示す。
【０３２０】
また、画素の上面図である図２７（Ａ）の鎖線Ｃ１―Ｃ２における断面を図２７（Ｂ）に示す。なお、図２７（Ａ）及び図２７（Ｂ）において、図２４及び図２５と共通の箇所には同じ符号を用いて説明する。
【０３２１】
図２７（Ａ）の画素構成は、活性層５０７への光の入射をより確実に防ぐために、隣りの画素の反射電極５２６を第１の画素トランジスタ１６ａの活性層５０７と重なるように配置することで遮光を行う例である。
【０３２２】
隣りの画素の反射電極５２６を第１の画素トランジスタ１６ａの活性層５０７と重なるように配置することで、迷光が当たって活性層５０７中の酸化物半導体が劣化するのを防ぎ、よって、第１の画素トランジスタ１６ａの閾値電圧がシフトするなどの特性の劣化が引き起こされるのを防ぐことができる。また、反射電極５２５に電気的に接続されている第２の画素トランジスタ１６ｂは、反射電極５２５と導電膜５２１で活性層５２７が挟まれることにより遮光される。この構造により第２の画素トランジスタ１６ｂの活性層５２７に迷光が当たってしきい値電圧のシフトによる特性劣化を防ぐことができる。
【０３２３】
また、図２７（Ｂ）に示すように、反射電極５２６及び反射電極５２５は、絶縁膜５１２上に設けており、反射電極５２６及び反射電極５２５を覆って平坦化絶縁膜を用いた絶縁膜５１３が設けられている。そして絶縁膜５１３上に画素電極５０５が設けられている積層構造となっている。従って、図２７（Ａ）に示すように画素電極５０５と反射電極５２５は、絶縁膜５１３を介して一部重ねることができ、透過領域の面積が拡大するため、図２４に示す画素構成よりも高い開口率としている。
【０３２４】
また、図２７（Ｂ）に示すように、凹凸のある絶縁膜５１２上に反射電極５２６が形成され、反射電極５２６の表面に凹凸形状を形成することができる。反射電極５２６表面に凹凸を有すると、入射した外光を乱反射させ、より良好な表示を行うことができる。よって、表示における視認性が向上する。
【０３２５】
次いで、本発明の一態様に係る液晶表示装置について、図２６を用いて説明する。図２６（Ａ）は、基板４００１と対向基板４００６とをシール材４００５によって接着させたパネルの上面図であり、図２６（Ｂ）は、図２６（Ａ）の破線Ａ−Ａ’における断面図に相当する。
【０３２６】
基板４００１上に設けられた画素部４００２と、走査線駆動回路４００４とを囲むように、シール材４００５が設けられている。また、画素部４００２、走査線駆動回路４００４の上に対向基板４００６が設けられている。よって、画素部４００２と走査線駆動回路４００４は、基板４００１とシール材４００５と対向基板４００６とによって、液晶４００７と共に封止されている。
【０３２７】
また、基板４００１上のシール材４００５によって囲まれている領域とは異なる領域に、信号線駆動回路４００３が形成された基板４０２１が、実装されている。図２６（Ｂ）では、信号線駆動回路４００３に含まれるトランジスタ４００９を例示している。
【０３２８】
また、基板４００１上に設けられた画素部４００２、走査線駆動回路４００４は、トランジスタを複数有している。図２６（Ｂ）では、画素部４００２に含まれるトランジスタ４０１０ａ、トランジスタ４０１０ｂ、トランジスタ４０２２を例示している。トランジスタ４０１０ａ、トランジスタ４０１０ｂ、トランジスタ４０２２は、酸化物半導体をチャネル形成領域に含んでいる。そして、対向基板４００６に形成されている遮光膜４０４０は、トランジスタ４０２２のチャネル形成領域と重なっている。トランジスタ４０２２を遮光することで、酸化物半導体の光による劣化を防ぎ、トランジスタ４０２２の閾値電圧がシフトするなどの特性の劣化を防ぐことができる。
【０３２９】
また、金属材料からなる引き回し配線４０１４と同じ工程で遮光用金属膜４０１３は、トランジスタ４０１０ａのチャネル形成領域と重なっている。遮光用金属膜４０１３によりトランジスタ４０１０ａを遮光することで、酸化物半導体の光による劣化を防ぎ、トランジスタ４０１０ａの閾値電圧がシフトするなどの特性の劣化を防ぐことができる。また、遮光用金属膜４０１３は、フローティング状態の電極であってもよいし、トランジスタ４０１０ａの酸化物半導体と電気的に接続する電極であってもよいし、トランジスタ４０１０ａのゲート電極と電気的に接続する電極であってもよい。
【０３３０】
また、工程数が増加するが、遮光用金属膜４０１３に代えて、インクジェット法などを用いて、カーボンブラックなどの黒色顔料を含む遮光樹脂膜をトランジスタ４０１０ａのチャネル形成領域と重なる位置に形成して遮光してもよい。
【０３３１】
また、透光性を有する導電膜からなる画素電極４０３０ａは、トランジスタ４０１０ａと電気的に接続されている。そして、対向電極４０３１は、対向基板４００６に形成されている。画素電極４０３０ａと対向電極４０３１と液晶４００７とが重なっている部分が、透過領域の液晶素子４０１１ａに相当する。
【０３３２】
また、反射電極である画素電極４０３０ｂは、トランジスタ４０１０ｂと電気的に接続されている。画素電極４０３０ｂと対向電極４０３１と液晶４００７とが重なっている部分が、反射領域の液晶素子４０１１ｂに相当する。反射電極である画素電極４０３０ｂは、トランジスタ４０１０ｂのチャネル形成領域と重なっている。トランジスタ４０１０ｂを遮光することで、酸化物半導体の光による劣化を防ぎ、トランジスタ４０１０ｂの閾値電圧がシフトするなどの特性の劣化を防ぐことができる。
【０３３３】
また、スペーサ４０３５が、画素電極４０３０ａ、４０３０ｂと対向電極４０３１との間の距離（セルギャップ）を制御するために設けられている。なお、図２６（Ｂ）では、スペーサ４０３５が、絶縁膜をパターニングすることで形成されている場合を例示しているが、球状スペーサを用いていても良い。
【０３３４】
また、信号線駆動回路４００３、走査線駆動回路４００４、画素部４００２に与えられる各種信号及び電位は、引き回し配線４０１４及び４０１５を介して、接続端子４０１６から供給されている。接続端子４０１６は、ＦＰＣ４０１８が有する端子と、異方性導電膜４０１９を介して電気的に接続されている。
【０３３５】
なお、基板４００１、対向基板４００６、基板４０２１には、ガラス、セラミックス、プラスチックを用いることができる。プラスチックには、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムなどが含まれる。また、アルミニウムホイルをＰＶＦフィルムで挟んだ構造のシートを用いることもできる。
【０３３６】
但し、液晶素子４０１１からの光の取り出し方向に位置する基板には、ガラス板、プラスチック、ポリエステルフィルムまたはアクリルフィルムのような透光性を有する材料を用いる。
【０３３７】
本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。
【０３３８】
（実施の形態７）
本実施の形態では、他の実施の形態に示した作製方法を用いてトランジスタ９５１、及びバックゲート電極を有するトランジスタ９５２の２種類のトランジスタを作製し、光負バイアス試験前後でのしきい値電圧（Ｖｔｈ）変化量を評価した結果を示す。
【０３３９】
まず、図２９（Ａ）を用いてトランジスタ９５１の積層構成及び作製方法について説明する。基板９００上に、下地膜９３６として、ＣＶＤ法により窒化シリコン膜（厚さ２００ｎｍ）と酸化窒化シリコン膜（厚さ４００ｎｍ）の積層膜を形成した。次に、下地膜９３６上に、スパッタ法により窒化タンタル膜（厚さ３０ｎｍ）と、タングステン膜（厚さ１００ｎｍ）の積層膜を成膜し、選択的にエッチングしてゲート電極９０１を形成した。
【０３４０】
次に、ゲート電極９０１上に、ゲート絶縁膜９０２として、高密度プラズマＣＶＤ法により酸化窒化シリコン膜（厚さ３０ｎｍ）を形成した。
【０３４１】
次に、ゲート絶縁膜９０２上に、スパッタ法によりＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いて、酸化物半導体膜（厚さ３０ｎｍ）を形成した。続いて、酸化物半導体膜を選択的にエッチングし、島状の酸化物半導体膜９０３を形成した。
【０３４２】
次に、窒素雰囲気下、４５０℃で６０分間の第１の加熱処理を行った。
【０３４３】
次に、酸化物半導体膜９０３上にチタン膜（厚さ１００ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、及びチタン膜（厚さ１００ｎｍ）の積層膜をスパッタ法により成膜し、選択的にエッチングしてソース電極９０５ａ及びドレイン電極９０５ｂを形成した。
【０３４４】
次に、酸化物半導体膜９０３の一部に接し、ソース電極９０５ａ及びドレイン電極９０５ｂ上に、絶縁膜９０７としてスパッタ法により酸化シリコン膜を形成した。
【０３４５】
次に、窒素雰囲気下、２５０℃で６０分間の第２の加熱処理を行った。
【０３４６】
次に、絶縁膜９０７上に絶縁膜９０８として、ポリイミド樹脂層（厚さ２．０μｍ）を形成した。
【０３４７】
次に、窒素雰囲気下、２５０℃で６０分間の第３の加熱処理を行った。
【０３４８】
図２９（Ｂ）に示すトランジスタ９５２は、トランジスタ９５１と同様に作製することができる。なお、トランジスタ９５１とは、絶縁膜９０７と絶縁膜９０８の間にバックゲート電極９１２が形成されている点が異なる。バックゲート電極９１２は、絶縁膜９０７上に、チタン膜（厚さ１００ｎｍ）、アルミニウム膜（厚さ２００ｎｍ）、及びチタン膜（厚さ１００ｎｍ）の積層膜をスパッタ法により成膜し、選択的にエッチングすることで形成した。バックゲート電極９１２は、ソース電極９０５ａと電気的に接続した。
【０３４９】
また、トランジスタ９５１及びトランジスタ９５２とも、チャネル長は３μｍ、チャネル幅は２０μｍとした。
【０３５０】
続いて、本実施の形態で作製したトランジスタ９５１及びトランジスタ９５２に対して行った光負バイアス試験について説明する。
【０３５１】
光負バイアス試験は加速試験の一種であり、光が照射されている環境下におけるトランジスタの特性変化を、短時間で評価することができる。特に、光負バイアス試験におけるトランジスタのＶｔｈの変化量は、信頼性を調べるための重要な指標となる。光負バイアス試験において、Ｖｔｈの変化量が少ないほど、信頼性が高いトランジスタであるといえる。光負バイアス試験の前後におけるＶｔｈの変化量は、１Ｖ以下が好ましく、０．５Ｖ以下がさらに好ましい。
【０３５２】
具体的には、光負バイアス試験は、トランジスタが形成されている基板の温度（基板温度）を一定に維持し、トランジスタのソース電極及びドレイン電極を同電位とし、光を照射しながら、ゲート電極にソース電極及びドレイン電極よりも低い電位を一定時間印加することで行う。
【０３５３】
光負バイアス試験のストレス強度は、光照射条件、基板温度、ゲート絶縁膜に加えられる電界強度、電界印加時間により決定することができる。ゲート絶縁膜に加えられる電界強度は、ゲート電極と、ソース電極及びドレイン電極の電位差をゲート絶縁膜の厚さで除して決定される。例えば、厚さが１００ｎｍのゲート絶縁膜に印加する電界強度を２ＭＶ／ｃｍとしたい場合は、電位差を２０Ｖとすればよい。
【０３５４】
なお、光が照射されている環境下において、ソース電極及びドレイン電極の電位よりも高い電位をゲート電極に印加して行う試験を光正バイアス試験というが、光正バイアス試験よりも、光負バイアス試験の方が、トランジスタの特性変動が起きやすいため、本実施の形態では光負バイアス試験にて評価している。
【０３５５】
本実施の形態における光負バイアス試験は、基板温度を室温（２５℃）とし、ゲート絶縁膜９０２に印加する電界強度を２ＭＶ／ｃｍとし、光照射及び電界印加時間を１時間として行った。また、光照射の条件は、朝日分光社キセノン光源「ＭＡＸ−３０２」を用いて、ピーク波長４００ｎｍ（半値幅１０ｎｍ）、放射照度３２６μＷ／ｃｍ^２とした。
【０３５６】
光負バイアス試験に先立ち、まず、試験対象となるトランジスタの初期特性を測定した。本実施の形態では、基板温度を室温（２５℃）とし、ソース電極とドレイン電極間の電圧（以下、ドレイン電圧またはＶｄという）を３Ｖとし、ソース電極とゲート電極間の電圧（以下、ゲート電圧またはＶｇという）を−５Ｖ〜＋５Ｖまで変化させた時の、ソース電極とドレイン電極間に流れる電流（以下、ドレイン電流またはＩｄという）の変化特性、すなわちＶｇ−Ｉｄ特性を測定した。
【０３５７】
次に、絶縁膜９０８側から光照射を開始し、トランジスタのソース電極及びドレイン電極の電位を０Ｖとし、トランジスタのゲート絶縁膜９０２へ印加される電界強度が２ＭＶ／ｃｍとなるようにゲート電極９０１に負の電圧を印加した。ここでは、トランジスタのゲート絶縁膜９０２の厚さが３０ｎｍであるため、ゲート電極９０１に−６Ｖを印加し、そのまま１時間保持した。ここでは印加時間を１時間としたが、目的に応じて適宜時間を変更してもよい。
【０３５８】
次に、電圧の印加を終了し、光を照射したまま、初期特性の測定と同じ条件でＶｇ−Ｉｄ特性を測定し、光負バイアス試験後のＶｇ−Ｉｄ特性を得た。
【０３５９】
ここで、本実施の形態におけるＶｔｈの定義について図３０を例示して説明しておく。図３０の横軸はゲート電圧をリニアスケールで示しており、縦軸はドレイン電流の平方根（以下、√Ｉｄともいう）をリニアスケールで示している。曲線９２１は、Ｖｇ−Ｉｄ特性におけるＩｄの値を平方根で表した曲線（以下、√Ｉｄ曲線ともいう）である。
【０３６０】
まず、測定したＶｇ−Ｉｄ曲線から√Ｉｄ曲線（曲線９２１）を求める。次に、√Ｉｄ曲線上の、√Ｉｄ曲線の微分値が最大になる点の接線９２４を求める。次に、接線９２４を延伸し、接線９２４上でＩｄが０Ａとなる時のＶｇ、すなわち接線９２４のゲート電圧軸切片９２５の値をＶｔｈとして定義する。
【０３６１】
図３１に、光負バイアス試験前後におけるトランジスタ９５１及びトランジスタ９５２のＶｇ−Ｉｄ特性を示す。図３１（Ａ）及び図３１（Ｂ）とも、横軸はゲート電圧（Ｖｇ）で、縦軸はゲート電圧に対するドレイン電流（Ｉｄ）を対数目盛で示している。
【０３６２】
図３１（Ａ）は、光負バイアス試験前後におけるトランジスタ９５１のＶｇ−Ｉｄ特性を示している。初期特性９３１は、光負バイアス試験前のトランジスタ９５１のＶｇ−Ｉｄ特性であり、試験後特性９３２は、光負バイアス試験後のトランジスタ９５１のＶｇ−Ｉｄ特性である。初期特性９３１のＶｔｈは、１．０１Ｖであり、試験後特性９３２のＶｔｈは、０．４４Ｖであった。
【０３６３】
図３１（Ｂ）は、光負バイアス試験前後におけるトランジスタ９５２のＶｇ−Ｉｄ特性を示している。また、図３１（Ｃ）は、図３１（Ｂ）中の部位９４５を拡大した図である。初期特性９４１は、光負バイアス試験前のトランジスタ９５２のＶｇ−Ｉｄ特性であり、試験後特性９４２は、光負バイアス試験後のトランジスタ９５２のＶｇ−Ｉｄ特性である。初期特性９４１のＶｔｈは、１．１６Ｖであり、試験後特性９４２のＶｔｈは、１．１０Ｖであった。なお、トランジスタ９５２のバックゲート電極９１２はソース電極９０５ａと電気的に接続されているため、バックゲート電極９１２とソース電極９０５ａの電位は同電位となる。
【０３６４】
図３１（Ａ）において、試験後特性９３２は、初期特性９３１に比べてＶｔｈがマイナス方向に０．５７Ｖ変化しており、図３１（Ｂ）において、試験後特性９４２は、初期特性９４１に比べてＶｔｈがマイナス方向に０．０６Ｖ変化している。トランジスタ９５１及びトランジスタ９５２とも、Ｖｔｈの変化量は１Ｖ以下であり、信頼性が高いトランジスタであることが確認できる。また、バックゲート電極９１２を設けたトランジスタ９５２は、Ｖｔｈの変化量が０．１Ｖ以下であり、トランジスタ９５１よりもさらに信頼性の高いトランジスタであることが確認できる。
【実施例１】
【０３６５】
本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示を行うことができる電子機器を提供することが可能である。或いは、本発明の一態様に係る液晶表示装置を用いることで、低消費電力の電子機器を提供することが可能である。特に電力の供給を常時受けることが困難な携帯用の電子機器の場合、本発明の一態様に係る液晶表示装置をその構成要素に追加することにより、連続使用時間が長くなるといったメリットも得られる。
【０３６６】
本発明の一態様に係る液晶表示装置は、表示装置、ノート型パーソナルコンピュータ、記録媒体を備えた画像再生装置（代表的にはＤＶＤ：Ｄｉｇｉｔａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ等の記録媒体を再生し、その画像を表示しうるディスプレイを有する装置）に用いることができる。その他に、本発明の一態様に係る液晶表示装置を用いることができる電子機器として、携帯電話、携帯型ゲーム機、携帯情報端末、電子書籍、ビデオカメラ、デジタルスチルカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンター、プリンター複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図２８に示す。
【０３６７】
図２８（Ａ）は電子書籍であり、筐体７００１、表示部７００２等を有する。本発明の一態様に係る液晶表示装置は、表示部７００２に用いることができる。表示部７００２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な電子書籍、或いは、低消費電力の電子書籍を提供することができる。また、可撓性を有する基板でパネルを作製し、なおかつタッチパネルにも可撓性を持たせることで、液晶表示装置に可撓性を持たせることができるので、フレキシブルかつ軽くて使い勝手の良い電子書籍を提供することができる。
【０３６８】
図２８（Ｂ）は表示装置であり、筐体７０１１、表示部７０１２、支持台７０１３等を有する。本発明の一態様に係る液晶表示装置は、表示部７０１２に用いることができる。表示部７０１２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な表示装置、或いは、低消費電力の表示装置を提供することができる。なお、表示装置には、パーソナルコンピュータ用、ＴＶ放送受信用、広告表示用などの全ての情報表示用表示装置が含まれる。
【０３６９】
図２８（Ｃ）は現金自動預け入れ払い機であり、筐体７０２１、表示部７０２２、硬貨投入口７０２３、紙幣投入口７０２４、カード投入口７０２５、通帳投入口７０２６等を有する。本発明の一態様に係る液晶表示装置は、表示部７０２２に用いることができる。表示部７０２２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な現金自動預け入れ払い機、或いは、低消費電力の現金自動預け入れ払い機を提供することができる。
【０３７０】
図２８（Ｄ）は携帯型ゲーム機であり、筐体７０３１、筐体７０３２、表示部７０３３、表示部７０３４、マイクロホン７０３５、スピーカー７０３６、操作キー７０３７、スタイラス７０３８等を有する。本発明の一態様に係る液晶表示装置は、表示部７０３３、表示部７０３４に用いることができる。表示部７０３３、表示部７０３４に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯型ゲーム機、或いは、低消費電力の携帯型ゲーム機を提供することができる。なお、図２８（Ｄ）に示した携帯型ゲーム機は、２つの表示部７０３３と表示部７０３４とを有しているが、携帯型ゲーム機が有する表示部の数は、これに限定されない。
【０３７１】
図２８（Ｅ）は携帯電話であり、筐体７０４１、表示部７０４２、音声入力部７０４３、音声出力部７０４４、操作キー７０４５、受光部７０４６等を有する。受光部７０４６において受信した光を電気信号に変換することで、外部の画像を取り込むことができる。本発明の一態様に係る液晶表示装置は、表示部７０４２に用いることができる。表示部７０４２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯電話、或いは、低消費電力の携帯電話を提供することができる。
【０３７２】
図２８（Ｆ）は携帯情報端末であり、筐体７０５１、表示部７０５２、操作キー７０５３等を有する。図２８（Ｆ）に示す携帯情報端末は、モデムが筐体７０５１に内蔵されていても良い。本発明の一態様に係る液晶表示装置は、表示部７０５２に用いることができる。表示部７０５２に本発明の一態様に係る液晶表示装置を用いることで、高画質である画像の表示が可能な携帯情報端末、或いは、低消費電力の携帯情報端末を提供することができる。
【０３７３】
本実施例は、上記実施の形態と適宜組み合わせて実施することが可能である。
【符号の説明】
【０３７４】
１０ 画素部
１１ａ、１１ｂ 走査線駆動回路
１２ａ、１２ｂ 信号線駆動回路
１５ 画素
１６ａ、１６ｂ トランジスタ
１７ａ、１７ｂ 容量素子
１８ａ、１８ｂ 液晶素子
２０ パルス出力回路
１００ 液晶表示装置
１０１ 領域
１０２ 領域
１０３ 領域

【特許請求の範囲】
【請求項１】
異なる色相の光を発する複数の光源と、画素部とを有し、
前記画素部は、透光性を有する第１の画素電極と、該第１の画素電極の隣りに配置され、反射電極である第２の画素電極とを有し、
前記第１の画素電極は第１のトランジスタと電気的に接続し、
前記第２の画素電極は第２のトランジスタと電気的に接続し、
前記画素部を複数の領域に分割し、該複数の領域ごとに、異なる色相の光を発する複数の光源の点灯を制御して、前記第１の画素電極と重なる液晶層の第１領域に電圧を印加してカラー表示を行い、
複数の光源の消灯する期間に前記第２のトランジスタを駆動して、前記第２の画素電極と重なる液晶層の第２領域に電圧を印加して静止画表示を行うことを特徴とする液晶表示装置。
【請求項２】
請求項１において、前記画素部は、第１の領域及び第２の領域を少なくとも有し、前記第１の領域に、異なる色相を有する複数の光が、第１の輪番に従い順次供給されると共に、前記第２の領域にも異なる色相を有する前記複数の光が、前記第１の輪番とは異なる第２の輪番に従い、順次供給されることを特徴とする液晶表示装置。
【請求項３】
請求項１または請求項２において、前記第１のトランジスタ及び前記第２のトランジスタは、酸化物半導体を含むことを特徴とする液晶表示装置。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【公開番号】特開２０１２−３２８０９（Ｐ２０１２−３２８０９Ａ）
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願番号】特願２０１１−１４７０２５（Ｐ２０１１−１４７０２５）
【出願日】平成２３年７月１日（２０１１．７．１）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】