終端抵抗調整方法、半導体集積回路及び半導体装置
【課題】本発明は、終端抵抗調整方法、半導体集積回路及び半導体装置に関し、半導体装置内の終端抵抗を最適な抵抗値に設定するためのキャリブレーションを正確に行うことを目的とする。
【解決手段】第1のノードと電源電圧及び接地電圧の一方との間に接続された電流源回路と、第1のノードと電源電圧及び接地電圧の他方との間に並列接続可能に設けられた複数の第1の抵抗を備えたモニタ用抵抗部と、第2のノードと前記他方との間に並列接続可能に設けられた複数の第2の抵抗を備えた終端抵抗部と、第1のノードの電圧と基準電圧とを比較して比較結果を出力する比較回路と、キャリブレーションを行う時には、比較結果に基づいてモニタ用抵抗部の第1の抵抗を選択的に並列接続する制御部と、第2のノードに接続された外部端子とを備え、終端抵抗部の抵抗値を制御する時には、制御部は比較結果に基づいて終端抵抗部の第2の抵抗をモニタ用抵抗部の第1の抵抗と同様の構成に選択的に並列接続するように構成する。
【解決手段】第1のノードと電源電圧及び接地電圧の一方との間に接続された電流源回路と、第1のノードと電源電圧及び接地電圧の他方との間に並列接続可能に設けられた複数の第1の抵抗を備えたモニタ用抵抗部と、第2のノードと前記他方との間に並列接続可能に設けられた複数の第2の抵抗を備えた終端抵抗部と、第1のノードの電圧と基準電圧とを比較して比較結果を出力する比較回路と、キャリブレーションを行う時には、比較結果に基づいてモニタ用抵抗部の第1の抵抗を選択的に並列接続する制御部と、第2のノードに接続された外部端子とを備え、終端抵抗部の抵抗値を制御する時には、制御部は比較結果に基づいて終端抵抗部の第2の抵抗をモニタ用抵抗部の第1の抵抗と同様の構成に選択的に並列接続するように構成する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、終端抵抗調整方法、半導体集積回路及び半導体装置に係り、特に半導体集積回路内に設けられた終端抵抗を調整する終端抵抗調整方法、そのような終端抵抗調整方法を用いる半導体集積回路及びそのような半導体集積回路を有する半導体装置に関する。
【背景技術】
【0002】
図1は、従来のデータ伝送システムの一例を説明する図である。同図中、各送受信システム1は、半導体集積回路を有する半導体装置(又は、半導体チップ)2、終端抵抗3及び外部端子4を備える。2台の送受信システム1は、外部端子4に接続された伝送線路5を介して接続されている。
【0003】
終端抵抗3は、このようなデータ伝送システムにおいて高速データ伝送を行う際のノイズ対策としてインピーダンス整合を図るために設けられている。一般的に、伝送線路5を介して高速データ伝送をために必要な終端抵抗3は、高精度の抵抗値を有することが求められる。
【0004】
しかし、半導体装置2に対して終端抵抗3を外部接続する構成では、送受信システム1のコストが増加するという問題があった。そこで、終端抵抗を半導体装置内に設けることが、例えば特許文献1にて提案されている。
【特許文献1】特開2003−143002号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかし、特許文献1にて提案されている方法では、半導体装置内の終端抵抗のキャリブレーションを行う際に終端抵抗を使用してある電位を発生させるため、伝送線路に直接電流を流す必要がある。しかし、伝送線路にはプルダウン抵抗が並列に接続されているため、伝送線路に直接電流を流すことでキャリブレーションを行う方法では、プルダウン抵抗を含んだキャリブレーション結果しか得られず、正確なキャリブレーションを行うことができないという問題があった。
【0006】
そこで、本発明は、半導体装置内の終端抵抗を最適な抵抗値に設定するためのキャリブレーションを正確に行うことのできる終端抵抗調整方法、半導体集積回路及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記の課題は、第1のノードと電源電圧及び接地電圧の一方との間に接続された電流源回路と、該第1のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第1の抵抗を備えたモニタ用抵抗部と、第2のノードと該他方との間に並列接続可能に設けられた複数の第2の抵抗を備えた終端抵抗部と、該第1のノードの電圧と基準電圧とを比較して比較結果を出力する比較回路と、キャリブレーションを行う時には、該比較結果に基づいて該モニタ用抵抗部の該第1の抵抗を選択的に並列接続する制御部と、該第2のノードに接続された外部端子とを備え、該終端抵抗部の抵抗値を制御する時には、該制御部は該比較結果に基づいて該終端抵抗部の該第2の抵抗を該モニタ用抵抗部の該第1の抵抗と同様の構成に選択的に並列接続することを特徴とする半導体集積回路によって達成できる。
【0008】
上記の課題は、上記の如き半導体集積回路を備えた半導体装置によっても達成できる。
【0009】
上記の課題は、半導体集積回路内の終端抵抗を調整する終端抵抗調整方法であって、電流源回路を介して電源電圧及び接地電圧の一方に接続された第1のノードの電圧と基準電圧とを比較して比較結果を求める比較ステップと、キャリブレーションを行う時には、該比較結果に基づいて、該第1のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第1の抵抗を備えたモニタ用抵抗部を制御して該第1の抵抗を選択的に並列接続する第1の制御ステップと、第2のノードと該他方との間に並列接続可能に設けられた終端抵抗部の抵抗値を制御する時には、該比較結果に基づいて該終端抵抗部の該第2の抵抗を該モニタ用抵抗部の該第1の抵抗と同様の構成に選択的に並列接続する第2の制御ステップとを含むことを特徴とする終端抵抗調整方法によっても達成できる。
【発明の効果】
【0010】
本発明によれば、半導体装置内の終端抵抗を最適な抵抗値に設定するためのキャリブレーションを正確に行うことのできる終端抵抗調整方法、半導体集積回路及び半導体装置を実現することができる。
【発明を実施するための最良の形態】
【0011】
図2は、本発明の原理を説明する図である。図2に示す送受信システム10は、半導体装置(又は、半導体チップ)により構成され、モニタ用抵抗部11、電流源回路12、比較回路14、終端抵抗部15、制御部16、ドライバ17、レシーバ18及び外部端子19を有する。VDDは電源電圧を示す。外部端子19は、ドライバ17の出力と、レシーバの入力に接続されている。又、終端抵抗部15は、外部端子19と接地電源電圧(即ち、接地電圧)との間に接続されている。
【0012】
モニタ用抵抗部11及び終端抵抗部15は同じ構成を有し、対応するスイッチSWのオン/オフ状態に応じて並列接続される抵抗R1,R2を複数(n)個備える。各抵抗部11,15において並列接続される抵抗R1,R2の数、即ち、各抵抗部11,15の抵抗値は、スイッチSWのオン/オフ状態を制御する制御部16により制御される。尚、各抵抗部11,15において、製造バラツキを考慮すると各抵抗R1,R2の抵抗値は同じであることが好ましいが、抵抗部11,15間で互いに対応する抵抗R1,R2の抵抗値がある一定の整数比内であれば、各抵抗部11,15内に異なる抵抗値の抵抗R1,R2を設けても良い。例えば、抵抗R1の抵抗値は抵抗R2の抵抗値のN倍(Nは整数)であっても良い。
【0013】
終端抵抗部15の抵抗値を所望の値(又は、最適な値)に設定するためのキャリブレーションを行う際、比較回路14には、モニタ用抵抗部11の抵抗R1と電流源回路12を接続するノードの電圧V1と、基準電圧Vrefとが入力される。比較回路14が出力する比較結果は制御部16に供給される。制御部16は、比較回路14が出力する比較結果が電圧V1と基準電圧Vrefとが等しいことを示すまで、オン又はオフにするスイッチSWの数を制御する。基準電圧Vrefは、モニタ用抵抗部11の抵抗値が所望の値となるように設定されるので、電圧V1と基準電圧Vrefとが等しい状態では、モニタ用抵抗部11の抵抗値は所望の値に制御されている。このため、この状態では、終端抵抗部15の抵抗値もこの所望の値、即ち、最適な値に制御されている。
【0014】
このように、キャリブレーションでは、モニタ用抵抗部11の実際の抵抗値が所望の値となるように制御されるので、モニタ用抵抗部11と同じ構成の終端抵抗部15の実際の抵抗値も同様に所望の値となるように制御することができ、終端抵抗部15の実際の抵抗値を正確に制御して設定することができる。又、キャリブレーションを行う際は、外部端子19に接続された伝送線路に直接電流を流す必要がないため、送受信システム10内に設けられた終端抵抗部15に対して、送受信システム10内で閉じた正確なキャリブレーションを行うことができる。更に、後述する実施例のように、送受信システム10がデータ送受信を行っている状態でもキャリブレーションが行える構成とすることも可能である。
【0015】
以下に、本発明の終端抵抗調整方法、半導体集積回路及び半導体装置の各実施例を、図面と共に説明する。
【実施例1】
【0016】
図3は、本発明の半導体装置の第1実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第1実施例を採用する。図3及び後述する各実施例を示す図では、半導体装置のドライバやレシーバ等の送受信部の図示は省略する。
【0017】
図3に示す半導体装置(又は、半導体チップ)20−1は、モニタ用抵抗部21、電流源回路22、比較回路24、終端抵抗部25、シフトレジスタ部26及び外部端子29を有する。外部端子29は、伝送線路又は伝送経路(図示せず)を介して送受信システムである他の半導体装置と接続される。VDDは電源電圧を示す。
【0018】
モニタ用抵抗部21及び終端抵抗部25は同じ構成を有し、対応するnMOSトランジスタTr1のオン/オフ状態に応じて並列接続される抵抗R1,R2を複数個備える。各抵抗部21,25において並列接続される抵抗R1,R2の数、即ち、各抵抗部21,25の抵抗値は、nMOSトランジスタTr1のオン/オフ状態を制御するシフトレジスタ部26により制御される。本実施例及び後述する各実施例では、説明の便宜上、モニタ用抵抗部21は7個の抵抗R1を有し、そのうちの1つの抵抗R1がノードN1と接地電源電圧の間に固定的に接続され、残りの6個の抵抗R1がノードN1と接地電源電圧の間に選択的に接続されるものとするが、抵抗R1の数はこれに限定されるものではない。同様に、終端抵抗部25は7個の抵抗R2を有し、そのうちの1つの抵抗R2が外部端子29と接続するノードN2と接地電源電圧の間に固定的に接続され、残りの6個の抵抗R2がノードN1と接地電源電圧の間に選択的に接続されるものとする。尚、各抵抗部21,25において、製造バラツキを考慮すると各抵抗R1,R2の抵抗値は同じであることが好ましいが、抵抗部21,25間で互いに対応する抵抗R1,R2の抵抗値がある一定の整数比内であれば、各抵抗部21,25内に異なる抵抗値の抵抗R1,R2を設けても良い。
【0019】
本実施例では、シフトレジスタ部26は、各抵抗部21,25において選択的に接続可能な抵抗R1,R2の数に合わせて6個のフリップフロップ261−1が直列接続された構成を有する。図4は、シフトレジスタ部26を構成するフリップフロップ(FF)261−1を説明する図である。図4中、(a)はフリップフロップ261−1を示し、(b)はフリップフロップ261−1のクロック端子に入力されるクロック信号CK、リセット端子Rに入力されるリセット信号RST、入力端子Dに入力される信号D及び出力端子Qから出力される信号Qの波形を示す。本実施例のシフトレジスタ部26は、図2に示す制御部16に相当する。
【0020】
キャリブレーションとは、終端抵抗部25の抵抗値を所望の値に設定するために、終端抵抗部25と同じ構成を有するモニタ用抵抗部21の抵抗値をこの所望の値に設定する動作のことを言う。本実施例では、このキャリブレーションを半導体装置20−1のシステム初期化状態又はアイドル状態で行う。システム初期化状態は、半導体装置20−1の電源投入時又はパワーダウン(又は、サスペンド)状態からの復帰時の状態である。又、アイドル状態は、半導体装置20−1がデータ送信及び/又はデータ受信を行っていない状態、即ち、通信動作を行っていない状態である。
【0021】
システム初期化状態又はアイドル状態でキャリブレーションを行う際、比較回路24には、モニタ用抵抗部21の抵抗R1と電流源回路22を接続するノードN1の電圧V1と、基準電圧Vrefとが入力される。比較回路24が出力する比較結果を示す信号V2はシフトレジスタ部26に供給される。シフトレジスタ部26は、比較回路24が出力する信号V2が電圧V1と基準電圧Vrefとが等しいことを示すまで、オン又はオフにするnMOSトランジスタTr1の数を制御する。基準電圧Vrefは、モニタ用抵抗部21の抵抗値が所望の値となるように設定されるので、電圧V1と基準電圧Vrefとが等しい状態では、モニタ用抵抗部21の抵抗値は所望の値に制御されている。クロック信号CKは、電圧V1と基準電圧Vrefとが等しくなるまでシフトレジスタ部26に入力され、モニタ用抵抗部21の抵抗値が所望の値になるとクロック信号CKのパルスを例えばローレベル(論理値「0」)に固定する。このため、この状態では、終端抵抗部25の抵抗値もこの所望の値、即ち、最適な値に制御されている。
【0022】
図5は、第1実施例の初期化状態での動作を説明するタイミングチャートであり、図6は、第1実施例のアイドル状態での動作を説明するタイミングチャートである。図5及び図6及び後述するタイミングチャートでは、シフトレジスタ部26を構成する1段目のフリップフロップ261−1から6段目のフリップフロップ261−1の出力信号Qをa〜fで示す。又、波形の上下に示す「0」、「1」は論理値を示す。
【0023】
このように、キャリブレーションを行う際に、モニタ用抵抗部21の実際の抵抗値が所望の値となるように制御することで、モニタ用抵抗部21と同じ構成の終端抵抗部25の実際の抵抗値も同様に所望の値となるように制御されるので、終端抵抗部25の実際の抵抗値を正確に制御して設定することができる。又、キャリブレーションを行う際は、外部端子29に接続された伝送線路に直接電流を流す必要がないため、半導体装置20−1内に設けられた終端抵抗部25に対して、半導体装置20−1内で閉じた正確なキャリブレーションを行うことができる。
【0024】
尚、本実施例では、半導体装置20−1がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態では、キャリブレーションを行うことはできない。
【実施例2】
【0025】
図7は、本発明の半導体装置の第2実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第2実施例を採用する。図7中、図3と同一部分には同一符号を付し、その説明は省略する。
【0026】
本実施例では、トリガ信号TRGに基づいて終端抵抗部25の抵抗値の制御タイミングを制御するタイミング制御部31が半導体装置20−2に設けられている。タイミング制御部31は、終端抵抗部25において選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ311−1が図7に示す如く接続された構成を有する。図8は、タイミング制御部31を構成するフリップフロップ(FF)311−1を説明する図である。図8中、(a)はフリップフロップ311−1を示し、(b)はフリップフロップ311−1のクロック端子に入力されるクロック信号CK、リセット端子Rに入力されるリセット信号RST、イネーブル端子ENに入力されるトリガ信号TRG、入力端子Dに入力される信号D及び出力端子Qから出力される信号Qの波形を示す。本実施例のシフトレジスタ部26及びタイミング制御部31は、図2に示す制御部16に相当する。
【0027】
図8は、第2実施例の初期化状態での動作を説明するタイミングチャートであり、図9は、第2実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0028】
シフトレジスタ部26の出力信号は、ハイアクティブであるトリガ信号TRGに応答してタイミング制御部31に取り込まれてから終端抵抗部25に供給される。このように、終端抵抗部25の抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部26に常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21の抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−2がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例3】
【0029】
図11は、本発明の半導体装置の第3実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第3実施例を採用する。図11中、図7と同一部分には同一符号を付し、その説明は省略する。
【0030】
本実施例では、インバータ32と、トリガ信号TRGに基づいて終端抵抗部25の抵抗値の制御タイミングを制御するタイミング制御部31が半導体装置20−3に設けられている。タイミング制御部31は、終端抵抗部25において選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ311−1が図11に示す如く接続された構成を有する。本実施例のシフトレジスタ部26及びタイミング制御部31は、図2に示す制御部16に相当する。
【0031】
図12は、第3実施例の初期化状態での動作を説明するタイミングチャートであり、図13は、第3実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0032】
シフトレジスタ部26の出力信号は、インバータ32を介して得られるローアクティブであるトリガ信号TRGに応答してタイミング制御部31に取り込まれてから終端抵抗部25に供給される。このように、終端抵抗部25の抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部26に常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21の抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−3がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例4】
【0033】
図14は、本発明の半導体装置の第4実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第4実施例を採用する。図14中、図3と同一部分には同一符号を付し、その説明は省略する。
【0034】
本実施例では、6相のクロック信号cka〜ckfを入力されるシフトレジスタ部33が半導体装置20−4に設けられている。クロック信号cka〜ckfの位相は、互いに異なる。シフトレジスタ部33は、各抵抗部21,25において選択的に接続可能な抵抗R1,R2の数に合わせて6個のフリップフロップ261−1が図14に示す如く並列接続された構成を有する。本実施例のシフトレジスタ部33は、図2に示す制御部16に相当する。
【0035】
図15は、第4実施例の初期化状態での動作を説明するタイミングチャートであり、図16は、第4実施例のアイドル状態での動作を説明するタイミングチャートである。
【0036】
本実施例では、半導体装置20−4は上記第1実施例の場合と同様に、初期化状態又はアイドル状態のときにキャリブレーションを行うことができるが、半導体装置20−4がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態では、キャリブレーションを行うことはできない。
【実施例5】
【0037】
図17は、本発明の半導体装置の第5実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第5実施例を採用する。図17中、図14と同一部分には同一符号を付し、その説明は省略する。
【0038】
本実施例では、トリガ信号TRGに基づいて終端抵抗部25の抵抗値の制御タイミングを制御するタイミング制御部34が半導体装置20−5に設けられている。タイミング制御部34は、終端抵抗部25において選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ311−1が図17に示す如く接続された構成を有する。フリップフロップ311−1は、図8と共に説明したものを用い得る。本実施例のシフトレジスタ部33及びタイミング制御部34は、図2に示す制御部16に相当する。
【0039】
図18は、第5実施例の初期化状態での動作を説明するタイミングチャートであり、図19は、第5実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0040】
シフトレジスタ部33の出力信号は、ハイアクティブであるトリガ信号TRGに応答してタイミング制御部34に取り込まれてから終端抵抗部25に供給される。このように、終端抵抗部25の抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部33に常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21の抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−5がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例6】
【0041】
図20は、本発明の半導体装置の第6実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第6実施例を採用する。図20中、図17と同一部分には同一符号を付し、その説明は省略する。
【0042】
本実施例では、インバータ35と、トリガ信号TRGに基づいて終端抵抗部25の抵抗値の制御タイミングを制御するタイミング制御部34が半導体装置20−6に設けられている。タイミング制御部34は、終端抵抗部25において選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ331−1が図20に示す如く接続された構成を有する。本実施例のシフトレジスタ部33及びタイミング制御部34は、図2に示す制御部16に相当する。
【0043】
図21は、第6実施例の初期化状態での動作を説明するタイミングチャートであり、図22は、第6実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0044】
シフトレジスタ部33の出力信号は、インバータ35を介して得られるローアクティブであるトリガ信号TRGに応答してタイミング制御部34に取り込まれてから終端抵抗部25に供給される。このように、終端抵抗部25の抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部33に常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21の抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−6がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例7】
【0045】
図23は、本発明の半導体装置の第7実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第7実施例を採用する。図23中、図3と同一部分には同一符号を付し、その説明は省略する。
【0046】
図23に示す半導体装置20−7は、モニタ用抵抗部21A、電流源回路22A、比較回路24A、終端抵抗部25A、シフトレジスタ部26A及び外部端子29Aを有する。外部端子29Aは、伝送線路又は伝送経路(図示せず)を介して送受信システムである他の半導体装置と接続される。VDDは電源電圧を示す。
【0047】
モニタ用抵抗部21A及び終端抵抗部25Aは同じ構成を有し、対応するpMOSトランジスタTr2のオン/オフ状態に応じて並列接続される抵抗R1,R2を複数個備える。各抵抗部21A,25Aにおいて並列接続される抵抗R1,R2の数、即ち、各抵抗部21A,25Aの抵抗値は、pMOSトランジスタTr2のオン/オフ状態を制御するシフトレジスタ部26Aにより制御される。本実施例及び後述する各実施例では、説明の便宜上、モニタ用抵抗部21Aは7個の抵抗R1を有し、そのうちの1つの抵抗R1がノードN1Aと電源電圧VDDの間に固定的に接続され、残りの6個の抵抗R1がノードN1Aと電源電圧VDの間に選択的に接続されるものとするが、抵抗R1の数はこれに限定されるものではない。同様に、終端抵抗部25Aは7個の抵抗R2を有し、そのうちの1つの抵抗R2が外部端子29Aと接続するノードN2Aと電源電圧VDDの間に固定的に接続され、残りの6個の抵抗R2がノードN1Aと電源電圧VDDの間に選択的に接続されるものとする。尚、各抵抗部21A,25Aにおいて、製造バラツキを考慮すると各抵抗R2の抵抗値は同じであることが好ましいが、抵抗部21A,25A間で互いに対応する抵抗R1,R2の抵抗値がある一定の整数比内であれば、各抵抗部21A,25A内に異なる抵抗値の抵抗R1,R2を設けても良い。
【0048】
本実施例では、シフトレジスタ部26Aは、各抵抗部21A,25Aにおいて選択的に接続可能な抵抗R1,R2の数に合わせて6個のフリップフロップ261−2が直列接続された構成を有する。図24は、シフトレジスタ部26Aを構成するフリップフロップ(FF)261−2を説明する図である。図24中、(a)はフリップフロップ261−2を示し、(b)はフリップフロップ261−2のクロック端子に入力されるクロック信号CK、リセット端子Rに入力されるリセット信号RST、入力端子Dに入力される信号D及び出力端子Qから出力される信号Qの波形を示す。本実施例のシフトレジスタ部26Aは、図2に示す制御部16に相当する。
【0049】
システム初期化状態又はアイドル状態でキャリブレーションを行う際、比較回路24Aには、モニタ用抵抗部21Aの抵抗R1と電流源回路22Aを接続するノードN1Aの電圧V1Aと、基準電圧Vrefとが入力される。比較回路24Aが出力する比較結果を示す信号V2Aはシフトレジスタ部26Aに供給される。シフトレジスタ部26Aは、比較回路24Aが出力する信号V2Aが電圧V1Aと基準電圧Vrefとが等しいことを示すまで、オン又はオフにするpMOSトランジスタTr2の数を制御する。基準電圧Vrefは、モニタ用抵抗部21Aの抵抗値が所望の値となるように設定されるので、電圧V1Aと基準電圧Vrefとが等しい状態では、モニタ用抵抗部21Aの抵抗値は所望の値に制御されている。クロック信号CKは、電圧V1Aと基準電圧Vrefとが等しくなるまでシフトレジスタ部26Aに入力され、モニタ用抵抗部21Aの抵抗値が所望の値になるとクロック信号CKのパルスを例えばローレベル(論理値「0」)に固定する。このため、この状態では、終端抵抗部25Aの抵抗値もこの所望の値、即ち、最適な値に制御されている。
【0050】
図25は、第7実施例の初期化状態での動作を説明するタイミングチャートであり、図26は、第7実施例のアイドル状態での動作を説明するタイミングチャートである。図25及び図26及び後述するタイミングチャートでは、シフトレジスタ部26Aを構成する1段目のフリップフロップ261−2から6段目のフリップフロップ261−2の出力信号Qをa〜fで示す。又、波形の上下に示す「0」、「1」は論理値を示す。
【0051】
このように、キャリブレーションを行う際に、モニタ用抵抗部21Aの実際の抵抗値が所望の値となるように制御することで、モニタ用抵抗部21Aと同じ構成の終端抵抗部25Aの実際の抵抗値も同様に所望の値となるように制御されるので、終端抵抗部25Aの実際の抵抗値を正確に制御して設定することができる。又、キャリブレーションを行う際は、外部端子29Aに接続された伝送線路に直接電流を流す必要がないため、半導体装置20−7内に設けられた終端抵抗部25Aに対して、半導体装置20−7内で閉じた正確なキャリブレーションを行うことができる。
【0052】
尚、本実施例では、半導体装置20−7がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態では、キャリブレーションを行うことはできない。
【実施例8】
【0053】
図27は、本発明の半導体装置の第8実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第8実施例を採用する。図27中、図23と同一部分には同一符号を付し、その説明は省略する。
【0054】
本実施例では、トリガ信号TRGに基づいて終端抵抗部25Aの抵抗値の制御タイミングを制御するタイミング制御部31Aが半導体装置20−8に設けられている。タイミング制御部31Aは、終端抵抗部25Aにおいて選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ311−2が図27に示す如く接続された構成を有する。図28は、タイミング制御部31Aを構成するフリップフロップ(FF)311−2を説明する図である。図28中、(a)はフリップフロップ311−2を示し、(b)はフリップフロップ311−2のクロック端子に入力されるクロック信号CK、リセット端子Rに入力されるリセット信号RST、イネーブル端子ENに入力されるトリガ信号TRG、入力端子Dに入力される信号D及び出力端子Qから出力される信号Qの波形を示す。本実施例のシフトレジスタ部26A及びタイミング制御部31Aは、図2に示す制御部16に相当する。
【0055】
図28は、第8実施例の初期化状態での動作を説明するタイミングチャートであり、図29は、第8実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0056】
シフトレジスタ部26Aの出力信号は、ハイアクティブであるトリガ信号TRGに応答してタイミング制御部31Aに取り込まれてから終端抵抗部25Aに供給される。このように、終端抵抗部25Aの抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部26Aに常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21Aの抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−8がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例9】
【0057】
図31は、本発明の半導体装置の第9実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第9実施例を採用する。図31中、図27と同一部分には同一符号を付し、その説明は省略する。
【0058】
本実施例では、インバータ32Aと、トリガ信号TRGに基づいて終端抵抗部25Aの抵抗値の制御タイミングを制御するタイミング制御部31Aが半導体装置20−9に設けられている。タイミング制御部31Aは、終端抵抗部25Aにおいて選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ311−2が図31に示す如く接続された構成を有する。本実施例のシフトレジスタ部26A及びタイミング制御部31Aは、図2に示す制御部16に相当する。
【0059】
図32は、第9実施例の初期化状態での動作を説明するタイミングチャートであり、図33は、第9実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0060】
シフトレジスタ部26Aの出力信号は、インバータ32を介して得られるローアクティブであるトリガ信号TRGに応答してタイミング制御部31Aに取り込まれてから終端抵抗部25Aに供給される。このように、終端抵抗部25Aの抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部26Aに常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21Aの抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−9がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例10】
【0061】
図34は、本発明の半導体装置の第10実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第10実施例を採用する。図34中、図23と同一部分には同一符号を付し、その説明は省略する。
【0062】
本実施例では、6相のクロック信号cka〜ckfを入力されるシフトレジスタ部33Aが半導体装置20−10に設けられている。クロック信号cka〜ckfの位相は、互いに異なる。シフトレジスタ部33Aは、各抵抗部21A,25Aにおいて選択的に接続可能な抵抗R1,R2の数に合わせて6個のフリップフロップ261−2が図34に示す如く並列接続された構成を有する。本実施例のシフトレジスタ部33Aは、図2に示す制御部16に相当する。
【0063】
図35は、第10実施例の初期化状態での動作を説明するタイミングチャートであり、図36は、第10実施例のアイドル状態での動作を説明するタイミングチャートである。
【0064】
本実施例では、半導体装置20−10は上記第7実施例の場合と同様に、初期化状態又はアイドル状態のときにキャリブレーションを行うことができるが、半導体装置20−10がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態では、キャリブレーションを行うことはできない。
【実施例11】
【0065】
図37は、本発明の半導体装置の第11実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第11実施例を採用する。図37中、図34と同一部分には同一符号を付し、その説明は省略する。
【0066】
本実施例では、トリガ信号TRGに基づいて終端抵抗部25Aの抵抗値の制御タイミングを制御するタイミング制御部34Aが半導体装置20−11に設けられている。タイミング制御部34Aは、終端抵抗部25Aにおいて選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ311−2が図37に示す如く接続された構成を有する。フリップフロップ311−2は、図28と共に説明したものを用い得る。本実施例のシフトレジスタ部33A及びタイミング制御部34Aは、図2に示す制御部16に相当する。
【0067】
図38は、第11実施例の初期化状態での動作を説明するタイミングチャートであり、図39は、第11実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0068】
シフトレジスタ部33Aの出力信号は、ハイアクティブであるトリガ信号TRGに応答してタイミング制御部34Aに取り込まれてから終端抵抗部25Aに供給される。このように、終端抵抗部25Aの抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部33Aに常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21Aの抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−11がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例12】
【0069】
図40は、本発明の半導体装置の第12実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第12実施例を採用する。図40中、図37と同一部分には同一符号を付し、その説明は省略する。
【0070】
本実施例では、インバータ35Aと、トリガ信号TRGに基づいて終端抵抗部25Aの抵抗値の制御タイミングを制御するタイミング制御部34Aが半導体装置20−12に設けられている。タイミング制御部34Aは、終端抵抗部25Aにおいて選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ331−2が図40に示す如く接続された構成を有する。本実施例のシフトレジスタ部33A及びタイミング制御部34Aは、図2に示す制御部16に相当する。
【0071】
図41は、第12実施例の初期化状態での動作を説明するタイミングチャートであり、図42は、第12実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0072】
シフトレジスタ部33Aの出力信号は、インバータ35Aを介して得られるローアクティブであるトリガ信号TRGに応答してタイミング制御部34Aに取り込まれてから終端抵抗部25Aに供給される。このように、終端抵抗部25Aの抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部33Aに常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21Aの抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−12がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【0073】
〔キャリブレーションと終端抵抗部の制御タイミング〕
次に、半導体装置のキャリブレーションのタイミングと、終端抵抗部の制御タイミングについて説明する。終端抵抗部の制御タイミングとは、モニタ用抵抗部を用いたキャリブレーションにより得られた最適な抵抗値を、終端抵抗部に反映させるタイミングのことを言う。
【0074】
キャリブレーションを行うタイミングは、半導体集積回路の回路構成に依存する。上記第1、第4、第7及び第10実施例では、半導体装置が初期化状態或いはアイドル状態のときにキャリブレーションを行うことが可能である。
【0075】
これに対し、上記第2、第3、第5、第6、第8、第9、第11及び第12実施例では、半導体装置が初期化状態、アイドル状態及び通信状態の全ての状態で、キャリブレーションを行うことが可能である。つまり、上記第2、第3、第5、第6、第8、第9、第11及び第12実施例では、常時キャリブレーションを行うことができる。この場合、モニタ用抵抗部(21,21A)の抵抗値が温度変化等により変化して比較回路(24,24A)に入力される電圧(V1,V1A)が変化しても、常時キャリブレーションを行うことができるので、適切なタイミングで終端抵抗部を制御して温度変化等に追従させることができる。
【0076】
終端抵抗部の制御タイミングは、上記第1〜第12実施例のいずれの場合も、即ち、半導体集積回路の回路構成に依存せず、(I)システム初期化状態、又は、(II)アイドル状態のいずれかの状態で最適な抵抗値を終端抵抗部に反映させる。図43は、終端抵抗部の制御タイミングを説明する半導体装置の状態遷移図である。図43に示すように、半導体装置は、システム初期化状態ST1からはIで示すように終端抵抗部の制御状態STXへ遷移可能であり、アイドル状態ST2からはIIで示すように終端抵抗部の制御状態STXへ遷移可能であるが、通信状態ST3からは終端抵抗部の制御状態STXへの遷移はできない。
【0077】
〔変形例〕
上記第1〜第6実施例において、モニタ用抵抗部21は7個の抵抗R1を有し、そのうちの1つの抵抗R1がノードN1と接地電源電圧の間に固定的に接続されているが、固定的に接続される1つの抵抗R1の抵抗値は、残りの6個の抵抗R1の抵抗値と異なるものであっても良い。又、ノードN1と接地電源電圧の間に固定的に接続される抵抗R1の数は、1つに限定されるものではなく、2つ以上であっても良く、例えば互いに異なる抵抗値を有する2つ抵抗R1をノードN1と接地電源電圧の間に固定的に接続しても良い。これらの場合、終端抵抗部25もモニタ用抵抗部21と同様の構成とすることは言うまでもない。
【0078】
又、上記第7〜第12実施例において、モニタ用抵抗部21Aは7個の抵抗R1を有し、そのうちの1つの抵抗R1がノードN1Aと電源電圧VDDの間に固定的に接続されているが、固定的に接続される1つの抵抗R1の抵抗値は、残りの6個の抵抗R2の抵抗値と異なるものであっても良い。又、ノードN1Aと電源電圧VDDの間に固定的に接続される抵抗R1の数は、1つに限定されるものではなく、2つ以上であっても良く、例えば互いに異なる抵抗値を有する2つ抵抗R1をノードN1Aと電源電圧VDDの間に固定的に接続しても良い。これらの場合、終端抵抗部25Aもモニタ用抵抗部21Aと同様の構成とすることは言うまでもない。
【0079】
図44は、抵抗値の微調整を説明する図である。図44中、縦軸はノードN1(N1A)での電圧V1(V1A)を任意単位で示し、横軸はモニタ用抵抗部21(21A)において選択的に接続される抵抗R1の個数を示す。
【0080】
モニタ用抵抗部21(21A)及び終端抵抗部25(25A)において選択的に接続される抵抗R1,R2の抵抗値の設定によっては、電圧V1(V1A)の制御単位(変化のステップ)が十分小さくない場合も考えられる。このような場合には、固定的に接続される抵抗R1の数を2つとし、且つ、一方は選択的に接続される抵抗R1と同じ抵抗値とすると共に他方は選択的に接続される抵抗R1のM倍(Mは2以上の整数)の抵抗値とすれば良い。
【0081】
図45は、一例として、本変形例を上記第1実施例に適用した場合を示す図である。図45中、図3と同一部分には同一符号を付し、その説明は省略する。図45に示す半導体装置20−1'において、モニタ用抵抗部21において、抵抗R1'の抵抗値が、固定的に接続される他方の抵抗R1及び選択的に接続される抵抗R1の各々の抵抗値の例えば2倍に設定されている(即ち、R1'=2×R1)。尚、終端抵抗部25もモニタ用抵抗部21と同様の構成としても良い。
【0082】
図44において、細い実線は固定的に接続された抵抗R1が1つのみの場合(例えば、図3の場合)を示し、太い実線は互いに異なる抵抗値を有する2つの抵抗R1が固定的に接続されている場合(例えば、図45の場合)を示す。又、VXは、比較回路24(24A)の出力信号V2(V2A)が基準電圧Vrefと電圧V1(V1A)が等しいことを示す位置を示す。
【0083】
このように、固定的に接続する抵抗R1の数及び抵抗値を適切に選定することで、モニタ用抵抗部21(21A)の抵抗値を微調整することが可能となる。従って、このようなモニタ用抵抗部21(21A)を用いたキャリブレーションにより得られた最適な抵抗値を終端抵抗部25(25A)に反映させることで、終端抵抗部25(25A)の抵抗値の微調整が可能となる。
【0084】
尚、本発明は、以下に付記する発明をも包含するものである。
(付記1) 第1のノードと電源電圧及び接地電圧の一方との間に接続された電流源回路と、
該第1のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第1の抵抗を備えたモニタ用抵抗部と、
第2のノードと該他方との間に並列接続可能に設けられた複数の第2の抵抗を備えた終端抵抗部と、
該第1のノードの電圧と基準電圧とを比較して比較結果を出力する比較回路と、
キャリブレーションを行う時には、該比較結果に基づいて該モニタ用抵抗部の該第1の抵抗を選択的に並列接続する制御部と、
該第2のノードに接続された外部端子とを備え、
該終端抵抗部の抵抗値を制御する時には、該制御部は該比較結果に基づいて該終端抵抗部の該第2の抵抗を該モニタ用抵抗部の該第1の抵抗と同様の構成に選択的に並列接続することを特徴とする、半導体集積回路。
(付記2) 該制御部は、該比較回路の比較結果が入力されるシフトレジスタ部を備え、該シフトレジスタ部の出力は、該モニタ用抵抗部の第1の抵抗の接続及び該終端抵抗部の第2の抵抗の接続を制御することを特徴とする、付記1記載の半導体集積回路。
(付記3) 該キャリブレーションは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われ、
該終端抵抗部の抵抗値の制御は、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、付記2記載の半導体集積回路。
(付記4) 該制御部は、該比較回路の比較結果が入力されるシフトレジスタ部と、該シフトレジスタ部の出力を外部信号に応答して該終端抵抗部へ出力するタイミング制御部とを有し、該シフトレジスタ部の出力は常時該モニタ用抵抗部へ出力されることを特徴とする、付記1記載の半導体集積回路。
(付記5) 該キャリブレーションは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態、或いは、通信動作を行っている通信状態のいずれかの状態で行われ、
該終端抵抗部の抵抗値の制御は、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、付記4記載の半導体集積回路。
(付記6) 該シフトレジスタ部は、単一のクロック信号に応答して動作する、該接続可能な第1の抵抗の数と同じ数の直列接続されたフリップフロップを有することを特徴とする、付記2〜5のいずれか1項記載の半導体集積回路。
(付記7) 該シフトレジスタ部は、互いに異なる位相を有する、該接続可能な第1の抵抗の数と同じ数のクロック信号に応答して動作する、該接続可能な第1の抵抗の数と同じ数の並列接続されたフリップフロップを有することを特徴とする、付記2〜5のいずれか1項記載の半導体集積回路。
(付記8) 該モニタ用抵抗部と該終端抵抗部は同じ構成を有することを特徴とする、付記1〜7のいずれか1項記載の半導体集積回路。
(付記9) 該第1の抵抗の抵抗値は該第2の抵抗の抵抗値のN倍(Nは整数)であることを特徴とする、付記8記載の半導体集積回路。
(付記10) 該モニタ用抵抗部の少なくとも1つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該終端抵抗部の少なくとも1つの第2の抵抗は、該第2のノードと該他方との間に固定的に接続されていることを特徴とする、付記1〜9のいずれか1項記載の半導体集積回路。
(付記11) 該モニタ用抵抗部の少なくとも2つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該少なくとも2つの第1の抵抗のうち一方の抵抗値は選択的に並列接続される他の第1の抵抗と同じ抵抗値を有し、他方の抵抗値は該同じ抵抗値のM倍(Mは2以上の整数)の抵抗値を有することを特徴とする、付記1〜8のいずれか1項記載の半導体集積回路。
(付記12) 該外部端子に出力が接続されたドライバと、
該外部端子に入力が接続されたレシーバとを更に備えたことを特徴とする、付記1〜11のいずれか1項記載の半導体集積回路。
(付記13) 付記1〜12のいずれか1項記載の半導体集積回路を備えたことを特徴とする、半導体装置。
(付記14) 半導体集積回路内の終端抵抗を調整する終端抵抗調整方法であって、
電流源回路を介して電源電圧及び接地電圧の一方に接続された第1のノードの電圧と基準電圧とを比較して比較結果を求める比較ステップと、
キャリブレーションを行う時には、該比較結果に基づいて、該第1のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第1の抵抗を備えたモニタ用抵抗部を制御して該第1の抵抗を選択的に並列接続する第1の制御ステップと、
第2のノードと該他方との間に並列接続可能に設けられた終端抵抗部の抵抗値を制御する時には、該比較結果に基づいて該終端抵抗部の該第2の抵抗を該モニタ用抵抗部の該第1の抵抗と同様の構成に選択的に並列接続する第2の制御ステップとを含むことを特徴とする、終端抵抗調整方法。
(付記15) 該第1の制御ステップは、半導体集積回路の電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われ、
該第2の制御ステップは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、付記14記載の終端抵抗調整方法。
(付記16) 該第1の制御ステップは、半導体集積回路の電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態、或いは、通信動作を行っている通信状態のいずれかの状態で行われ、
該第2の制御ステップは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、付記14記載の終端抵抗調整方法。
(付記17) 該モニタ用抵抗部の少なくとも1つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該終端抵抗部の少なくとも1つの第2の抵抗は、該第2のノードと該他方との間に固定的に接続されていることを特徴とする、付記14〜16のいずれか1項記載の終端抵抗調整方法。
(付記18) 該モニタ用抵抗部の少なくとも2つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該少なくとも2つの第1の抵抗のうち一方の抵抗値は選択的に並列接続される他の第1の抵抗と同じ抵抗値を有し、他方の抵抗値は該同じ抵抗値のM倍(Mは2以上の整数)の抵抗値を有することを特徴とする、付記14〜16のいずれか1項記載の終端抵抗調整方法。
(付記19) 該モニタ用抵抗部と該終端抵抗部は同じ構成を有することを特徴とする、付記14〜18のいずれか1項記載の終端抵抗調整方法。
(付記20) 該第1の抵抗の抵抗値は該第2の抵抗の抵抗値のN倍(Nは整数)であることを特徴とする、付記19記載の終端抵抗調整方法。
【0085】
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
【図面の簡単な説明】
【0086】
【図1】従来のデータ伝送システムの一例を説明する図である。
【図2】本発明の原理を説明する図である。
【図3】本発明の半導体装置の第1実施例を示す図である。
【図4】シフトレジスタ部を構成するフリップフロップを説明する図である。
【図5】第1実施例の初期化状態での動作を説明するタイミングチャートである。
【図6】第1実施例のアイドル状態での動作を説明するタイミングチャートである。
【図7】本発明の半導体装置の第2実施例を示す図である。
【図8】タイミング制御部の構成するフリップフロップを説明する図である。
【図9】第2実施例の初期化状態での動作を説明するタイミングチャートである。
【図10】第2実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図11】本発明の半導体装置の第3実施例を示す図である。
【図12】第3実施例の初期化状態での動作を説明するタイミングチャートである。
【図13】第3実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図14】本発明の半導体装置の第4実施例を示す図である。
【図15】第4実施例の初期化状態での動作を説明するタイミングチャートである。
【図16】第4実施例のアイドル状態での動作を説明するタイミングチャートである。
【図17】本発明の半導体装置の第5実施例を示す図である。
【図18】第5実施例の初期化状態での動作を説明するタイミングチャートである。
【図19】第5実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図20】本発明の半導体装置の第6実施例を示す図である。
【図21】第6実施例の初期化状態での動作を説明するタイミングチャートである。
【図22】第6実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図23】本発明の半導体装置の第7実施例を示す図である。
【図24】シフトレジスタ部を構成するフリップフロップを説明する図である。
【図25】第7実施例の初期化状態での動作を説明するタイミングチャートである。
【図26】第7実施例のアイドル状態での動作を説明するタイミングチャートである。
【図27】本発明の半導体装置の第8実施例を示す図である。
【図28】タイミング制御部の構成するフリップフロップを説明する図である。
【図29】第8実施例の初期化状態での動作を説明するタイミングチャートである。
【図30】第8実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図31】本発明の半導体装置の第9実施例を示す図である。
【図32】第9実施例の初期化状態での動作を説明するタイミングチャートである。
【図33】第9実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図34】本発明の半導体装置の第10実施例を示す図である。
【図35】第10実施例の初期化状態での動作を説明するタイミングチャートである。
【図36】第10実施例のアイドル状態での動作を説明するタイミングチャートである。
【図37】本発明の半導体装置の第11実施例を示す図である。
【図38】第11実施例の初期化状態での動作を説明するタイミングチャートである。
【図39】第11実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図40】本発明の半導体装置の第12実施例を示す図である。
【図41】第12実施例の初期化状態での動作を説明するタイミングチャートである。
【図42】第12実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図43】終端抵抗部の制御タイミングを説明する半導体装置の状態遷移図である。
【図44】抵抗値の微調整を説明する図である。
【図45】本発明の半導体装置の変形例を示す図である。
【符号の説明】
【0087】
10 送受信システム
11,21,21A モニタ用抵抗部
12,22,22A 電流源回路
14,24,24A 比較回路
15,25,25A 終端抵抗部
16 制御部
17 ドライバ
18 レシーバ
19,29,29A 外部端子
20−1〜20−12 半導体装置
26,26A シフトレジスタ部
R,R1,R2 抵抗
SW スイッチ
Tr1,Tr2 トランジスタ
【技術分野】
【0001】
本発明は、終端抵抗調整方法、半導体集積回路及び半導体装置に係り、特に半導体集積回路内に設けられた終端抵抗を調整する終端抵抗調整方法、そのような終端抵抗調整方法を用いる半導体集積回路及びそのような半導体集積回路を有する半導体装置に関する。
【背景技術】
【0002】
図1は、従来のデータ伝送システムの一例を説明する図である。同図中、各送受信システム1は、半導体集積回路を有する半導体装置(又は、半導体チップ)2、終端抵抗3及び外部端子4を備える。2台の送受信システム1は、外部端子4に接続された伝送線路5を介して接続されている。
【0003】
終端抵抗3は、このようなデータ伝送システムにおいて高速データ伝送を行う際のノイズ対策としてインピーダンス整合を図るために設けられている。一般的に、伝送線路5を介して高速データ伝送をために必要な終端抵抗3は、高精度の抵抗値を有することが求められる。
【0004】
しかし、半導体装置2に対して終端抵抗3を外部接続する構成では、送受信システム1のコストが増加するという問題があった。そこで、終端抵抗を半導体装置内に設けることが、例えば特許文献1にて提案されている。
【特許文献1】特開2003−143002号公報
【発明の開示】
【発明が解決しようとする課題】
【0005】
しかし、特許文献1にて提案されている方法では、半導体装置内の終端抵抗のキャリブレーションを行う際に終端抵抗を使用してある電位を発生させるため、伝送線路に直接電流を流す必要がある。しかし、伝送線路にはプルダウン抵抗が並列に接続されているため、伝送線路に直接電流を流すことでキャリブレーションを行う方法では、プルダウン抵抗を含んだキャリブレーション結果しか得られず、正確なキャリブレーションを行うことができないという問題があった。
【0006】
そこで、本発明は、半導体装置内の終端抵抗を最適な抵抗値に設定するためのキャリブレーションを正確に行うことのできる終端抵抗調整方法、半導体集積回路及び半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0007】
上記の課題は、第1のノードと電源電圧及び接地電圧の一方との間に接続された電流源回路と、該第1のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第1の抵抗を備えたモニタ用抵抗部と、第2のノードと該他方との間に並列接続可能に設けられた複数の第2の抵抗を備えた終端抵抗部と、該第1のノードの電圧と基準電圧とを比較して比較結果を出力する比較回路と、キャリブレーションを行う時には、該比較結果に基づいて該モニタ用抵抗部の該第1の抵抗を選択的に並列接続する制御部と、該第2のノードに接続された外部端子とを備え、該終端抵抗部の抵抗値を制御する時には、該制御部は該比較結果に基づいて該終端抵抗部の該第2の抵抗を該モニタ用抵抗部の該第1の抵抗と同様の構成に選択的に並列接続することを特徴とする半導体集積回路によって達成できる。
【0008】
上記の課題は、上記の如き半導体集積回路を備えた半導体装置によっても達成できる。
【0009】
上記の課題は、半導体集積回路内の終端抵抗を調整する終端抵抗調整方法であって、電流源回路を介して電源電圧及び接地電圧の一方に接続された第1のノードの電圧と基準電圧とを比較して比較結果を求める比較ステップと、キャリブレーションを行う時には、該比較結果に基づいて、該第1のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第1の抵抗を備えたモニタ用抵抗部を制御して該第1の抵抗を選択的に並列接続する第1の制御ステップと、第2のノードと該他方との間に並列接続可能に設けられた終端抵抗部の抵抗値を制御する時には、該比較結果に基づいて該終端抵抗部の該第2の抵抗を該モニタ用抵抗部の該第1の抵抗と同様の構成に選択的に並列接続する第2の制御ステップとを含むことを特徴とする終端抵抗調整方法によっても達成できる。
【発明の効果】
【0010】
本発明によれば、半導体装置内の終端抵抗を最適な抵抗値に設定するためのキャリブレーションを正確に行うことのできる終端抵抗調整方法、半導体集積回路及び半導体装置を実現することができる。
【発明を実施するための最良の形態】
【0011】
図2は、本発明の原理を説明する図である。図2に示す送受信システム10は、半導体装置(又は、半導体チップ)により構成され、モニタ用抵抗部11、電流源回路12、比較回路14、終端抵抗部15、制御部16、ドライバ17、レシーバ18及び外部端子19を有する。VDDは電源電圧を示す。外部端子19は、ドライバ17の出力と、レシーバの入力に接続されている。又、終端抵抗部15は、外部端子19と接地電源電圧(即ち、接地電圧)との間に接続されている。
【0012】
モニタ用抵抗部11及び終端抵抗部15は同じ構成を有し、対応するスイッチSWのオン/オフ状態に応じて並列接続される抵抗R1,R2を複数(n)個備える。各抵抗部11,15において並列接続される抵抗R1,R2の数、即ち、各抵抗部11,15の抵抗値は、スイッチSWのオン/オフ状態を制御する制御部16により制御される。尚、各抵抗部11,15において、製造バラツキを考慮すると各抵抗R1,R2の抵抗値は同じであることが好ましいが、抵抗部11,15間で互いに対応する抵抗R1,R2の抵抗値がある一定の整数比内であれば、各抵抗部11,15内に異なる抵抗値の抵抗R1,R2を設けても良い。例えば、抵抗R1の抵抗値は抵抗R2の抵抗値のN倍(Nは整数)であっても良い。
【0013】
終端抵抗部15の抵抗値を所望の値(又は、最適な値)に設定するためのキャリブレーションを行う際、比較回路14には、モニタ用抵抗部11の抵抗R1と電流源回路12を接続するノードの電圧V1と、基準電圧Vrefとが入力される。比較回路14が出力する比較結果は制御部16に供給される。制御部16は、比較回路14が出力する比較結果が電圧V1と基準電圧Vrefとが等しいことを示すまで、オン又はオフにするスイッチSWの数を制御する。基準電圧Vrefは、モニタ用抵抗部11の抵抗値が所望の値となるように設定されるので、電圧V1と基準電圧Vrefとが等しい状態では、モニタ用抵抗部11の抵抗値は所望の値に制御されている。このため、この状態では、終端抵抗部15の抵抗値もこの所望の値、即ち、最適な値に制御されている。
【0014】
このように、キャリブレーションでは、モニタ用抵抗部11の実際の抵抗値が所望の値となるように制御されるので、モニタ用抵抗部11と同じ構成の終端抵抗部15の実際の抵抗値も同様に所望の値となるように制御することができ、終端抵抗部15の実際の抵抗値を正確に制御して設定することができる。又、キャリブレーションを行う際は、外部端子19に接続された伝送線路に直接電流を流す必要がないため、送受信システム10内に設けられた終端抵抗部15に対して、送受信システム10内で閉じた正確なキャリブレーションを行うことができる。更に、後述する実施例のように、送受信システム10がデータ送受信を行っている状態でもキャリブレーションが行える構成とすることも可能である。
【0015】
以下に、本発明の終端抵抗調整方法、半導体集積回路及び半導体装置の各実施例を、図面と共に説明する。
【実施例1】
【0016】
図3は、本発明の半導体装置の第1実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第1実施例を採用する。図3及び後述する各実施例を示す図では、半導体装置のドライバやレシーバ等の送受信部の図示は省略する。
【0017】
図3に示す半導体装置(又は、半導体チップ)20−1は、モニタ用抵抗部21、電流源回路22、比較回路24、終端抵抗部25、シフトレジスタ部26及び外部端子29を有する。外部端子29は、伝送線路又は伝送経路(図示せず)を介して送受信システムである他の半導体装置と接続される。VDDは電源電圧を示す。
【0018】
モニタ用抵抗部21及び終端抵抗部25は同じ構成を有し、対応するnMOSトランジスタTr1のオン/オフ状態に応じて並列接続される抵抗R1,R2を複数個備える。各抵抗部21,25において並列接続される抵抗R1,R2の数、即ち、各抵抗部21,25の抵抗値は、nMOSトランジスタTr1のオン/オフ状態を制御するシフトレジスタ部26により制御される。本実施例及び後述する各実施例では、説明の便宜上、モニタ用抵抗部21は7個の抵抗R1を有し、そのうちの1つの抵抗R1がノードN1と接地電源電圧の間に固定的に接続され、残りの6個の抵抗R1がノードN1と接地電源電圧の間に選択的に接続されるものとするが、抵抗R1の数はこれに限定されるものではない。同様に、終端抵抗部25は7個の抵抗R2を有し、そのうちの1つの抵抗R2が外部端子29と接続するノードN2と接地電源電圧の間に固定的に接続され、残りの6個の抵抗R2がノードN1と接地電源電圧の間に選択的に接続されるものとする。尚、各抵抗部21,25において、製造バラツキを考慮すると各抵抗R1,R2の抵抗値は同じであることが好ましいが、抵抗部21,25間で互いに対応する抵抗R1,R2の抵抗値がある一定の整数比内であれば、各抵抗部21,25内に異なる抵抗値の抵抗R1,R2を設けても良い。
【0019】
本実施例では、シフトレジスタ部26は、各抵抗部21,25において選択的に接続可能な抵抗R1,R2の数に合わせて6個のフリップフロップ261−1が直列接続された構成を有する。図4は、シフトレジスタ部26を構成するフリップフロップ(FF)261−1を説明する図である。図4中、(a)はフリップフロップ261−1を示し、(b)はフリップフロップ261−1のクロック端子に入力されるクロック信号CK、リセット端子Rに入力されるリセット信号RST、入力端子Dに入力される信号D及び出力端子Qから出力される信号Qの波形を示す。本実施例のシフトレジスタ部26は、図2に示す制御部16に相当する。
【0020】
キャリブレーションとは、終端抵抗部25の抵抗値を所望の値に設定するために、終端抵抗部25と同じ構成を有するモニタ用抵抗部21の抵抗値をこの所望の値に設定する動作のことを言う。本実施例では、このキャリブレーションを半導体装置20−1のシステム初期化状態又はアイドル状態で行う。システム初期化状態は、半導体装置20−1の電源投入時又はパワーダウン(又は、サスペンド)状態からの復帰時の状態である。又、アイドル状態は、半導体装置20−1がデータ送信及び/又はデータ受信を行っていない状態、即ち、通信動作を行っていない状態である。
【0021】
システム初期化状態又はアイドル状態でキャリブレーションを行う際、比較回路24には、モニタ用抵抗部21の抵抗R1と電流源回路22を接続するノードN1の電圧V1と、基準電圧Vrefとが入力される。比較回路24が出力する比較結果を示す信号V2はシフトレジスタ部26に供給される。シフトレジスタ部26は、比較回路24が出力する信号V2が電圧V1と基準電圧Vrefとが等しいことを示すまで、オン又はオフにするnMOSトランジスタTr1の数を制御する。基準電圧Vrefは、モニタ用抵抗部21の抵抗値が所望の値となるように設定されるので、電圧V1と基準電圧Vrefとが等しい状態では、モニタ用抵抗部21の抵抗値は所望の値に制御されている。クロック信号CKは、電圧V1と基準電圧Vrefとが等しくなるまでシフトレジスタ部26に入力され、モニタ用抵抗部21の抵抗値が所望の値になるとクロック信号CKのパルスを例えばローレベル(論理値「0」)に固定する。このため、この状態では、終端抵抗部25の抵抗値もこの所望の値、即ち、最適な値に制御されている。
【0022】
図5は、第1実施例の初期化状態での動作を説明するタイミングチャートであり、図6は、第1実施例のアイドル状態での動作を説明するタイミングチャートである。図5及び図6及び後述するタイミングチャートでは、シフトレジスタ部26を構成する1段目のフリップフロップ261−1から6段目のフリップフロップ261−1の出力信号Qをa〜fで示す。又、波形の上下に示す「0」、「1」は論理値を示す。
【0023】
このように、キャリブレーションを行う際に、モニタ用抵抗部21の実際の抵抗値が所望の値となるように制御することで、モニタ用抵抗部21と同じ構成の終端抵抗部25の実際の抵抗値も同様に所望の値となるように制御されるので、終端抵抗部25の実際の抵抗値を正確に制御して設定することができる。又、キャリブレーションを行う際は、外部端子29に接続された伝送線路に直接電流を流す必要がないため、半導体装置20−1内に設けられた終端抵抗部25に対して、半導体装置20−1内で閉じた正確なキャリブレーションを行うことができる。
【0024】
尚、本実施例では、半導体装置20−1がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態では、キャリブレーションを行うことはできない。
【実施例2】
【0025】
図7は、本発明の半導体装置の第2実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第2実施例を採用する。図7中、図3と同一部分には同一符号を付し、その説明は省略する。
【0026】
本実施例では、トリガ信号TRGに基づいて終端抵抗部25の抵抗値の制御タイミングを制御するタイミング制御部31が半導体装置20−2に設けられている。タイミング制御部31は、終端抵抗部25において選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ311−1が図7に示す如く接続された構成を有する。図8は、タイミング制御部31を構成するフリップフロップ(FF)311−1を説明する図である。図8中、(a)はフリップフロップ311−1を示し、(b)はフリップフロップ311−1のクロック端子に入力されるクロック信号CK、リセット端子Rに入力されるリセット信号RST、イネーブル端子ENに入力されるトリガ信号TRG、入力端子Dに入力される信号D及び出力端子Qから出力される信号Qの波形を示す。本実施例のシフトレジスタ部26及びタイミング制御部31は、図2に示す制御部16に相当する。
【0027】
図8は、第2実施例の初期化状態での動作を説明するタイミングチャートであり、図9は、第2実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0028】
シフトレジスタ部26の出力信号は、ハイアクティブであるトリガ信号TRGに応答してタイミング制御部31に取り込まれてから終端抵抗部25に供給される。このように、終端抵抗部25の抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部26に常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21の抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−2がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例3】
【0029】
図11は、本発明の半導体装置の第3実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第3実施例を採用する。図11中、図7と同一部分には同一符号を付し、その説明は省略する。
【0030】
本実施例では、インバータ32と、トリガ信号TRGに基づいて終端抵抗部25の抵抗値の制御タイミングを制御するタイミング制御部31が半導体装置20−3に設けられている。タイミング制御部31は、終端抵抗部25において選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ311−1が図11に示す如く接続された構成を有する。本実施例のシフトレジスタ部26及びタイミング制御部31は、図2に示す制御部16に相当する。
【0031】
図12は、第3実施例の初期化状態での動作を説明するタイミングチャートであり、図13は、第3実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0032】
シフトレジスタ部26の出力信号は、インバータ32を介して得られるローアクティブであるトリガ信号TRGに応答してタイミング制御部31に取り込まれてから終端抵抗部25に供給される。このように、終端抵抗部25の抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部26に常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21の抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−3がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例4】
【0033】
図14は、本発明の半導体装置の第4実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第4実施例を採用する。図14中、図3と同一部分には同一符号を付し、その説明は省略する。
【0034】
本実施例では、6相のクロック信号cka〜ckfを入力されるシフトレジスタ部33が半導体装置20−4に設けられている。クロック信号cka〜ckfの位相は、互いに異なる。シフトレジスタ部33は、各抵抗部21,25において選択的に接続可能な抵抗R1,R2の数に合わせて6個のフリップフロップ261−1が図14に示す如く並列接続された構成を有する。本実施例のシフトレジスタ部33は、図2に示す制御部16に相当する。
【0035】
図15は、第4実施例の初期化状態での動作を説明するタイミングチャートであり、図16は、第4実施例のアイドル状態での動作を説明するタイミングチャートである。
【0036】
本実施例では、半導体装置20−4は上記第1実施例の場合と同様に、初期化状態又はアイドル状態のときにキャリブレーションを行うことができるが、半導体装置20−4がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態では、キャリブレーションを行うことはできない。
【実施例5】
【0037】
図17は、本発明の半導体装置の第5実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第5実施例を採用する。図17中、図14と同一部分には同一符号を付し、その説明は省略する。
【0038】
本実施例では、トリガ信号TRGに基づいて終端抵抗部25の抵抗値の制御タイミングを制御するタイミング制御部34が半導体装置20−5に設けられている。タイミング制御部34は、終端抵抗部25において選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ311−1が図17に示す如く接続された構成を有する。フリップフロップ311−1は、図8と共に説明したものを用い得る。本実施例のシフトレジスタ部33及びタイミング制御部34は、図2に示す制御部16に相当する。
【0039】
図18は、第5実施例の初期化状態での動作を説明するタイミングチャートであり、図19は、第5実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0040】
シフトレジスタ部33の出力信号は、ハイアクティブであるトリガ信号TRGに応答してタイミング制御部34に取り込まれてから終端抵抗部25に供給される。このように、終端抵抗部25の抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部33に常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21の抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−5がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例6】
【0041】
図20は、本発明の半導体装置の第6実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第6実施例を採用する。図20中、図17と同一部分には同一符号を付し、その説明は省略する。
【0042】
本実施例では、インバータ35と、トリガ信号TRGに基づいて終端抵抗部25の抵抗値の制御タイミングを制御するタイミング制御部34が半導体装置20−6に設けられている。タイミング制御部34は、終端抵抗部25において選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ331−1が図20に示す如く接続された構成を有する。本実施例のシフトレジスタ部33及びタイミング制御部34は、図2に示す制御部16に相当する。
【0043】
図21は、第6実施例の初期化状態での動作を説明するタイミングチャートであり、図22は、第6実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0044】
シフトレジスタ部33の出力信号は、インバータ35を介して得られるローアクティブであるトリガ信号TRGに応答してタイミング制御部34に取り込まれてから終端抵抗部25に供給される。このように、終端抵抗部25の抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部33に常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21の抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−6がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例7】
【0045】
図23は、本発明の半導体装置の第7実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第7実施例を採用する。図23中、図3と同一部分には同一符号を付し、その説明は省略する。
【0046】
図23に示す半導体装置20−7は、モニタ用抵抗部21A、電流源回路22A、比較回路24A、終端抵抗部25A、シフトレジスタ部26A及び外部端子29Aを有する。外部端子29Aは、伝送線路又は伝送経路(図示せず)を介して送受信システムである他の半導体装置と接続される。VDDは電源電圧を示す。
【0047】
モニタ用抵抗部21A及び終端抵抗部25Aは同じ構成を有し、対応するpMOSトランジスタTr2のオン/オフ状態に応じて並列接続される抵抗R1,R2を複数個備える。各抵抗部21A,25Aにおいて並列接続される抵抗R1,R2の数、即ち、各抵抗部21A,25Aの抵抗値は、pMOSトランジスタTr2のオン/オフ状態を制御するシフトレジスタ部26Aにより制御される。本実施例及び後述する各実施例では、説明の便宜上、モニタ用抵抗部21Aは7個の抵抗R1を有し、そのうちの1つの抵抗R1がノードN1Aと電源電圧VDDの間に固定的に接続され、残りの6個の抵抗R1がノードN1Aと電源電圧VDの間に選択的に接続されるものとするが、抵抗R1の数はこれに限定されるものではない。同様に、終端抵抗部25Aは7個の抵抗R2を有し、そのうちの1つの抵抗R2が外部端子29Aと接続するノードN2Aと電源電圧VDDの間に固定的に接続され、残りの6個の抵抗R2がノードN1Aと電源電圧VDDの間に選択的に接続されるものとする。尚、各抵抗部21A,25Aにおいて、製造バラツキを考慮すると各抵抗R2の抵抗値は同じであることが好ましいが、抵抗部21A,25A間で互いに対応する抵抗R1,R2の抵抗値がある一定の整数比内であれば、各抵抗部21A,25A内に異なる抵抗値の抵抗R1,R2を設けても良い。
【0048】
本実施例では、シフトレジスタ部26Aは、各抵抗部21A,25Aにおいて選択的に接続可能な抵抗R1,R2の数に合わせて6個のフリップフロップ261−2が直列接続された構成を有する。図24は、シフトレジスタ部26Aを構成するフリップフロップ(FF)261−2を説明する図である。図24中、(a)はフリップフロップ261−2を示し、(b)はフリップフロップ261−2のクロック端子に入力されるクロック信号CK、リセット端子Rに入力されるリセット信号RST、入力端子Dに入力される信号D及び出力端子Qから出力される信号Qの波形を示す。本実施例のシフトレジスタ部26Aは、図2に示す制御部16に相当する。
【0049】
システム初期化状態又はアイドル状態でキャリブレーションを行う際、比較回路24Aには、モニタ用抵抗部21Aの抵抗R1と電流源回路22Aを接続するノードN1Aの電圧V1Aと、基準電圧Vrefとが入力される。比較回路24Aが出力する比較結果を示す信号V2Aはシフトレジスタ部26Aに供給される。シフトレジスタ部26Aは、比較回路24Aが出力する信号V2Aが電圧V1Aと基準電圧Vrefとが等しいことを示すまで、オン又はオフにするpMOSトランジスタTr2の数を制御する。基準電圧Vrefは、モニタ用抵抗部21Aの抵抗値が所望の値となるように設定されるので、電圧V1Aと基準電圧Vrefとが等しい状態では、モニタ用抵抗部21Aの抵抗値は所望の値に制御されている。クロック信号CKは、電圧V1Aと基準電圧Vrefとが等しくなるまでシフトレジスタ部26Aに入力され、モニタ用抵抗部21Aの抵抗値が所望の値になるとクロック信号CKのパルスを例えばローレベル(論理値「0」)に固定する。このため、この状態では、終端抵抗部25Aの抵抗値もこの所望の値、即ち、最適な値に制御されている。
【0050】
図25は、第7実施例の初期化状態での動作を説明するタイミングチャートであり、図26は、第7実施例のアイドル状態での動作を説明するタイミングチャートである。図25及び図26及び後述するタイミングチャートでは、シフトレジスタ部26Aを構成する1段目のフリップフロップ261−2から6段目のフリップフロップ261−2の出力信号Qをa〜fで示す。又、波形の上下に示す「0」、「1」は論理値を示す。
【0051】
このように、キャリブレーションを行う際に、モニタ用抵抗部21Aの実際の抵抗値が所望の値となるように制御することで、モニタ用抵抗部21Aと同じ構成の終端抵抗部25Aの実際の抵抗値も同様に所望の値となるように制御されるので、終端抵抗部25Aの実際の抵抗値を正確に制御して設定することができる。又、キャリブレーションを行う際は、外部端子29Aに接続された伝送線路に直接電流を流す必要がないため、半導体装置20−7内に設けられた終端抵抗部25Aに対して、半導体装置20−7内で閉じた正確なキャリブレーションを行うことができる。
【0052】
尚、本実施例では、半導体装置20−7がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態では、キャリブレーションを行うことはできない。
【実施例8】
【0053】
図27は、本発明の半導体装置の第8実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第8実施例を採用する。図27中、図23と同一部分には同一符号を付し、その説明は省略する。
【0054】
本実施例では、トリガ信号TRGに基づいて終端抵抗部25Aの抵抗値の制御タイミングを制御するタイミング制御部31Aが半導体装置20−8に設けられている。タイミング制御部31Aは、終端抵抗部25Aにおいて選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ311−2が図27に示す如く接続された構成を有する。図28は、タイミング制御部31Aを構成するフリップフロップ(FF)311−2を説明する図である。図28中、(a)はフリップフロップ311−2を示し、(b)はフリップフロップ311−2のクロック端子に入力されるクロック信号CK、リセット端子Rに入力されるリセット信号RST、イネーブル端子ENに入力されるトリガ信号TRG、入力端子Dに入力される信号D及び出力端子Qから出力される信号Qの波形を示す。本実施例のシフトレジスタ部26A及びタイミング制御部31Aは、図2に示す制御部16に相当する。
【0055】
図28は、第8実施例の初期化状態での動作を説明するタイミングチャートであり、図29は、第8実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0056】
シフトレジスタ部26Aの出力信号は、ハイアクティブであるトリガ信号TRGに応答してタイミング制御部31Aに取り込まれてから終端抵抗部25Aに供給される。このように、終端抵抗部25Aの抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部26Aに常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21Aの抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−8がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例9】
【0057】
図31は、本発明の半導体装置の第9実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第9実施例を採用する。図31中、図27と同一部分には同一符号を付し、その説明は省略する。
【0058】
本実施例では、インバータ32Aと、トリガ信号TRGに基づいて終端抵抗部25Aの抵抗値の制御タイミングを制御するタイミング制御部31Aが半導体装置20−9に設けられている。タイミング制御部31Aは、終端抵抗部25Aにおいて選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ311−2が図31に示す如く接続された構成を有する。本実施例のシフトレジスタ部26A及びタイミング制御部31Aは、図2に示す制御部16に相当する。
【0059】
図32は、第9実施例の初期化状態での動作を説明するタイミングチャートであり、図33は、第9実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0060】
シフトレジスタ部26Aの出力信号は、インバータ32を介して得られるローアクティブであるトリガ信号TRGに応答してタイミング制御部31Aに取り込まれてから終端抵抗部25Aに供給される。このように、終端抵抗部25Aの抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部26Aに常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21Aの抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−9がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例10】
【0061】
図34は、本発明の半導体装置の第10実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第10実施例を採用する。図34中、図23と同一部分には同一符号を付し、その説明は省略する。
【0062】
本実施例では、6相のクロック信号cka〜ckfを入力されるシフトレジスタ部33Aが半導体装置20−10に設けられている。クロック信号cka〜ckfの位相は、互いに異なる。シフトレジスタ部33Aは、各抵抗部21A,25Aにおいて選択的に接続可能な抵抗R1,R2の数に合わせて6個のフリップフロップ261−2が図34に示す如く並列接続された構成を有する。本実施例のシフトレジスタ部33Aは、図2に示す制御部16に相当する。
【0063】
図35は、第10実施例の初期化状態での動作を説明するタイミングチャートであり、図36は、第10実施例のアイドル状態での動作を説明するタイミングチャートである。
【0064】
本実施例では、半導体装置20−10は上記第7実施例の場合と同様に、初期化状態又はアイドル状態のときにキャリブレーションを行うことができるが、半導体装置20−10がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態では、キャリブレーションを行うことはできない。
【実施例11】
【0065】
図37は、本発明の半導体装置の第11実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第11実施例を採用する。図37中、図34と同一部分には同一符号を付し、その説明は省略する。
【0066】
本実施例では、トリガ信号TRGに基づいて終端抵抗部25Aの抵抗値の制御タイミングを制御するタイミング制御部34Aが半導体装置20−11に設けられている。タイミング制御部34Aは、終端抵抗部25Aにおいて選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ311−2が図37に示す如く接続された構成を有する。フリップフロップ311−2は、図28と共に説明したものを用い得る。本実施例のシフトレジスタ部33A及びタイミング制御部34Aは、図2に示す制御部16に相当する。
【0067】
図38は、第11実施例の初期化状態での動作を説明するタイミングチャートであり、図39は、第11実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0068】
シフトレジスタ部33Aの出力信号は、ハイアクティブであるトリガ信号TRGに応答してタイミング制御部34Aに取り込まれてから終端抵抗部25Aに供給される。このように、終端抵抗部25Aの抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部33Aに常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21Aの抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−11がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【実施例12】
【0069】
図40は、本発明の半導体装置の第12実施例の要部を示す図である。半導体装置の本実施例は、送受信システムを構成し、本発明の終端抵抗調整方法及び半導体集積回路の第12実施例を採用する。図40中、図37と同一部分には同一符号を付し、その説明は省略する。
【0070】
本実施例では、インバータ35Aと、トリガ信号TRGに基づいて終端抵抗部25Aの抵抗値の制御タイミングを制御するタイミング制御部34Aが半導体装置20−12に設けられている。タイミング制御部34Aは、終端抵抗部25Aにおいて選択的に接続可能な抵抗R2の数に合わせて6個のフリップフロップ331−2が図40に示す如く接続された構成を有する。本実施例のシフトレジスタ部33A及びタイミング制御部34Aは、図2に示す制御部16に相当する。
【0071】
図41は、第12実施例の初期化状態での動作を説明するタイミングチャートであり、図42は、第12実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【0072】
シフトレジスタ部33Aの出力信号は、インバータ35Aを介して得られるローアクティブであるトリガ信号TRGに応答してタイミング制御部34Aに取り込まれてから終端抵抗部25Aに供給される。このように、終端抵抗部25Aの抵抗値の制御及び設定は、アイドル状態のときにトリガ信号TRGに応答して行われるので、シフトレジスタ部33Aに常時クロック信号CKを入力することが可能となり、モニタ用抵抗部21Aの抵抗値を常時所望の値に制御及び設定することが可能となる。つまり、本実施例では、半導体装置20−12がデータ送信及び/又はデータ受信を行っている状態、即ち、通信動作を行っている状態でも、キャリブレーションを行うことができる。
【0073】
〔キャリブレーションと終端抵抗部の制御タイミング〕
次に、半導体装置のキャリブレーションのタイミングと、終端抵抗部の制御タイミングについて説明する。終端抵抗部の制御タイミングとは、モニタ用抵抗部を用いたキャリブレーションにより得られた最適な抵抗値を、終端抵抗部に反映させるタイミングのことを言う。
【0074】
キャリブレーションを行うタイミングは、半導体集積回路の回路構成に依存する。上記第1、第4、第7及び第10実施例では、半導体装置が初期化状態或いはアイドル状態のときにキャリブレーションを行うことが可能である。
【0075】
これに対し、上記第2、第3、第5、第6、第8、第9、第11及び第12実施例では、半導体装置が初期化状態、アイドル状態及び通信状態の全ての状態で、キャリブレーションを行うことが可能である。つまり、上記第2、第3、第5、第6、第8、第9、第11及び第12実施例では、常時キャリブレーションを行うことができる。この場合、モニタ用抵抗部(21,21A)の抵抗値が温度変化等により変化して比較回路(24,24A)に入力される電圧(V1,V1A)が変化しても、常時キャリブレーションを行うことができるので、適切なタイミングで終端抵抗部を制御して温度変化等に追従させることができる。
【0076】
終端抵抗部の制御タイミングは、上記第1〜第12実施例のいずれの場合も、即ち、半導体集積回路の回路構成に依存せず、(I)システム初期化状態、又は、(II)アイドル状態のいずれかの状態で最適な抵抗値を終端抵抗部に反映させる。図43は、終端抵抗部の制御タイミングを説明する半導体装置の状態遷移図である。図43に示すように、半導体装置は、システム初期化状態ST1からはIで示すように終端抵抗部の制御状態STXへ遷移可能であり、アイドル状態ST2からはIIで示すように終端抵抗部の制御状態STXへ遷移可能であるが、通信状態ST3からは終端抵抗部の制御状態STXへの遷移はできない。
【0077】
〔変形例〕
上記第1〜第6実施例において、モニタ用抵抗部21は7個の抵抗R1を有し、そのうちの1つの抵抗R1がノードN1と接地電源電圧の間に固定的に接続されているが、固定的に接続される1つの抵抗R1の抵抗値は、残りの6個の抵抗R1の抵抗値と異なるものであっても良い。又、ノードN1と接地電源電圧の間に固定的に接続される抵抗R1の数は、1つに限定されるものではなく、2つ以上であっても良く、例えば互いに異なる抵抗値を有する2つ抵抗R1をノードN1と接地電源電圧の間に固定的に接続しても良い。これらの場合、終端抵抗部25もモニタ用抵抗部21と同様の構成とすることは言うまでもない。
【0078】
又、上記第7〜第12実施例において、モニタ用抵抗部21Aは7個の抵抗R1を有し、そのうちの1つの抵抗R1がノードN1Aと電源電圧VDDの間に固定的に接続されているが、固定的に接続される1つの抵抗R1の抵抗値は、残りの6個の抵抗R2の抵抗値と異なるものであっても良い。又、ノードN1Aと電源電圧VDDの間に固定的に接続される抵抗R1の数は、1つに限定されるものではなく、2つ以上であっても良く、例えば互いに異なる抵抗値を有する2つ抵抗R1をノードN1Aと電源電圧VDDの間に固定的に接続しても良い。これらの場合、終端抵抗部25Aもモニタ用抵抗部21Aと同様の構成とすることは言うまでもない。
【0079】
図44は、抵抗値の微調整を説明する図である。図44中、縦軸はノードN1(N1A)での電圧V1(V1A)を任意単位で示し、横軸はモニタ用抵抗部21(21A)において選択的に接続される抵抗R1の個数を示す。
【0080】
モニタ用抵抗部21(21A)及び終端抵抗部25(25A)において選択的に接続される抵抗R1,R2の抵抗値の設定によっては、電圧V1(V1A)の制御単位(変化のステップ)が十分小さくない場合も考えられる。このような場合には、固定的に接続される抵抗R1の数を2つとし、且つ、一方は選択的に接続される抵抗R1と同じ抵抗値とすると共に他方は選択的に接続される抵抗R1のM倍(Mは2以上の整数)の抵抗値とすれば良い。
【0081】
図45は、一例として、本変形例を上記第1実施例に適用した場合を示す図である。図45中、図3と同一部分には同一符号を付し、その説明は省略する。図45に示す半導体装置20−1'において、モニタ用抵抗部21において、抵抗R1'の抵抗値が、固定的に接続される他方の抵抗R1及び選択的に接続される抵抗R1の各々の抵抗値の例えば2倍に設定されている(即ち、R1'=2×R1)。尚、終端抵抗部25もモニタ用抵抗部21と同様の構成としても良い。
【0082】
図44において、細い実線は固定的に接続された抵抗R1が1つのみの場合(例えば、図3の場合)を示し、太い実線は互いに異なる抵抗値を有する2つの抵抗R1が固定的に接続されている場合(例えば、図45の場合)を示す。又、VXは、比較回路24(24A)の出力信号V2(V2A)が基準電圧Vrefと電圧V1(V1A)が等しいことを示す位置を示す。
【0083】
このように、固定的に接続する抵抗R1の数及び抵抗値を適切に選定することで、モニタ用抵抗部21(21A)の抵抗値を微調整することが可能となる。従って、このようなモニタ用抵抗部21(21A)を用いたキャリブレーションにより得られた最適な抵抗値を終端抵抗部25(25A)に反映させることで、終端抵抗部25(25A)の抵抗値の微調整が可能となる。
【0084】
尚、本発明は、以下に付記する発明をも包含するものである。
(付記1) 第1のノードと電源電圧及び接地電圧の一方との間に接続された電流源回路と、
該第1のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第1の抵抗を備えたモニタ用抵抗部と、
第2のノードと該他方との間に並列接続可能に設けられた複数の第2の抵抗を備えた終端抵抗部と、
該第1のノードの電圧と基準電圧とを比較して比較結果を出力する比較回路と、
キャリブレーションを行う時には、該比較結果に基づいて該モニタ用抵抗部の該第1の抵抗を選択的に並列接続する制御部と、
該第2のノードに接続された外部端子とを備え、
該終端抵抗部の抵抗値を制御する時には、該制御部は該比較結果に基づいて該終端抵抗部の該第2の抵抗を該モニタ用抵抗部の該第1の抵抗と同様の構成に選択的に並列接続することを特徴とする、半導体集積回路。
(付記2) 該制御部は、該比較回路の比較結果が入力されるシフトレジスタ部を備え、該シフトレジスタ部の出力は、該モニタ用抵抗部の第1の抵抗の接続及び該終端抵抗部の第2の抵抗の接続を制御することを特徴とする、付記1記載の半導体集積回路。
(付記3) 該キャリブレーションは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われ、
該終端抵抗部の抵抗値の制御は、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、付記2記載の半導体集積回路。
(付記4) 該制御部は、該比較回路の比較結果が入力されるシフトレジスタ部と、該シフトレジスタ部の出力を外部信号に応答して該終端抵抗部へ出力するタイミング制御部とを有し、該シフトレジスタ部の出力は常時該モニタ用抵抗部へ出力されることを特徴とする、付記1記載の半導体集積回路。
(付記5) 該キャリブレーションは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態、或いは、通信動作を行っている通信状態のいずれかの状態で行われ、
該終端抵抗部の抵抗値の制御は、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、付記4記載の半導体集積回路。
(付記6) 該シフトレジスタ部は、単一のクロック信号に応答して動作する、該接続可能な第1の抵抗の数と同じ数の直列接続されたフリップフロップを有することを特徴とする、付記2〜5のいずれか1項記載の半導体集積回路。
(付記7) 該シフトレジスタ部は、互いに異なる位相を有する、該接続可能な第1の抵抗の数と同じ数のクロック信号に応答して動作する、該接続可能な第1の抵抗の数と同じ数の並列接続されたフリップフロップを有することを特徴とする、付記2〜5のいずれか1項記載の半導体集積回路。
(付記8) 該モニタ用抵抗部と該終端抵抗部は同じ構成を有することを特徴とする、付記1〜7のいずれか1項記載の半導体集積回路。
(付記9) 該第1の抵抗の抵抗値は該第2の抵抗の抵抗値のN倍(Nは整数)であることを特徴とする、付記8記載の半導体集積回路。
(付記10) 該モニタ用抵抗部の少なくとも1つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該終端抵抗部の少なくとも1つの第2の抵抗は、該第2のノードと該他方との間に固定的に接続されていることを特徴とする、付記1〜9のいずれか1項記載の半導体集積回路。
(付記11) 該モニタ用抵抗部の少なくとも2つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該少なくとも2つの第1の抵抗のうち一方の抵抗値は選択的に並列接続される他の第1の抵抗と同じ抵抗値を有し、他方の抵抗値は該同じ抵抗値のM倍(Mは2以上の整数)の抵抗値を有することを特徴とする、付記1〜8のいずれか1項記載の半導体集積回路。
(付記12) 該外部端子に出力が接続されたドライバと、
該外部端子に入力が接続されたレシーバとを更に備えたことを特徴とする、付記1〜11のいずれか1項記載の半導体集積回路。
(付記13) 付記1〜12のいずれか1項記載の半導体集積回路を備えたことを特徴とする、半導体装置。
(付記14) 半導体集積回路内の終端抵抗を調整する終端抵抗調整方法であって、
電流源回路を介して電源電圧及び接地電圧の一方に接続された第1のノードの電圧と基準電圧とを比較して比較結果を求める比較ステップと、
キャリブレーションを行う時には、該比較結果に基づいて、該第1のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第1の抵抗を備えたモニタ用抵抗部を制御して該第1の抵抗を選択的に並列接続する第1の制御ステップと、
第2のノードと該他方との間に並列接続可能に設けられた終端抵抗部の抵抗値を制御する時には、該比較結果に基づいて該終端抵抗部の該第2の抵抗を該モニタ用抵抗部の該第1の抵抗と同様の構成に選択的に並列接続する第2の制御ステップとを含むことを特徴とする、終端抵抗調整方法。
(付記15) 該第1の制御ステップは、半導体集積回路の電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われ、
該第2の制御ステップは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、付記14記載の終端抵抗調整方法。
(付記16) 該第1の制御ステップは、半導体集積回路の電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態、或いは、通信動作を行っている通信状態のいずれかの状態で行われ、
該第2の制御ステップは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、付記14記載の終端抵抗調整方法。
(付記17) 該モニタ用抵抗部の少なくとも1つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該終端抵抗部の少なくとも1つの第2の抵抗は、該第2のノードと該他方との間に固定的に接続されていることを特徴とする、付記14〜16のいずれか1項記載の終端抵抗調整方法。
(付記18) 該モニタ用抵抗部の少なくとも2つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該少なくとも2つの第1の抵抗のうち一方の抵抗値は選択的に並列接続される他の第1の抵抗と同じ抵抗値を有し、他方の抵抗値は該同じ抵抗値のM倍(Mは2以上の整数)の抵抗値を有することを特徴とする、付記14〜16のいずれか1項記載の終端抵抗調整方法。
(付記19) 該モニタ用抵抗部と該終端抵抗部は同じ構成を有することを特徴とする、付記14〜18のいずれか1項記載の終端抵抗調整方法。
(付記20) 該第1の抵抗の抵抗値は該第2の抵抗の抵抗値のN倍(Nは整数)であることを特徴とする、付記19記載の終端抵抗調整方法。
【0085】
以上、本発明を実施例により説明したが、本発明は上記実施例に限定されるものではなく、本発明の範囲内で種々の変形及び改良が可能であることは言うまでもない。
【図面の簡単な説明】
【0086】
【図1】従来のデータ伝送システムの一例を説明する図である。
【図2】本発明の原理を説明する図である。
【図3】本発明の半導体装置の第1実施例を示す図である。
【図4】シフトレジスタ部を構成するフリップフロップを説明する図である。
【図5】第1実施例の初期化状態での動作を説明するタイミングチャートである。
【図6】第1実施例のアイドル状態での動作を説明するタイミングチャートである。
【図7】本発明の半導体装置の第2実施例を示す図である。
【図8】タイミング制御部の構成するフリップフロップを説明する図である。
【図9】第2実施例の初期化状態での動作を説明するタイミングチャートである。
【図10】第2実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図11】本発明の半導体装置の第3実施例を示す図である。
【図12】第3実施例の初期化状態での動作を説明するタイミングチャートである。
【図13】第3実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図14】本発明の半導体装置の第4実施例を示す図である。
【図15】第4実施例の初期化状態での動作を説明するタイミングチャートである。
【図16】第4実施例のアイドル状態での動作を説明するタイミングチャートである。
【図17】本発明の半導体装置の第5実施例を示す図である。
【図18】第5実施例の初期化状態での動作を説明するタイミングチャートである。
【図19】第5実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図20】本発明の半導体装置の第6実施例を示す図である。
【図21】第6実施例の初期化状態での動作を説明するタイミングチャートである。
【図22】第6実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図23】本発明の半導体装置の第7実施例を示す図である。
【図24】シフトレジスタ部を構成するフリップフロップを説明する図である。
【図25】第7実施例の初期化状態での動作を説明するタイミングチャートである。
【図26】第7実施例のアイドル状態での動作を説明するタイミングチャートである。
【図27】本発明の半導体装置の第8実施例を示す図である。
【図28】タイミング制御部の構成するフリップフロップを説明する図である。
【図29】第8実施例の初期化状態での動作を説明するタイミングチャートである。
【図30】第8実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図31】本発明の半導体装置の第9実施例を示す図である。
【図32】第9実施例の初期化状態での動作を説明するタイミングチャートである。
【図33】第9実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図34】本発明の半導体装置の第10実施例を示す図である。
【図35】第10実施例の初期化状態での動作を説明するタイミングチャートである。
【図36】第10実施例のアイドル状態での動作を説明するタイミングチャートである。
【図37】本発明の半導体装置の第11実施例を示す図である。
【図38】第11実施例の初期化状態での動作を説明するタイミングチャートである。
【図39】第11実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図40】本発明の半導体装置の第12実施例を示す図である。
【図41】第12実施例の初期化状態での動作を説明するタイミングチャートである。
【図42】第12実施例のアイドル状態又は通信状態での動作を説明するタイミングチャートである。
【図43】終端抵抗部の制御タイミングを説明する半導体装置の状態遷移図である。
【図44】抵抗値の微調整を説明する図である。
【図45】本発明の半導体装置の変形例を示す図である。
【符号の説明】
【0087】
10 送受信システム
11,21,21A モニタ用抵抗部
12,22,22A 電流源回路
14,24,24A 比較回路
15,25,25A 終端抵抗部
16 制御部
17 ドライバ
18 レシーバ
19,29,29A 外部端子
20−1〜20−12 半導体装置
26,26A シフトレジスタ部
R,R1,R2 抵抗
SW スイッチ
Tr1,Tr2 トランジスタ
【特許請求の範囲】
【請求項1】
第1のノードと電源電圧及び接地電圧の一方との間に接続された電流源回路と、
該第1のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第1の抵抗を備えたモニタ用抵抗部と、
第2のノードと該他方との間に並列接続可能に設けられた複数の第2の抵抗を備えた終端抵抗部と、
該第1のノードの電圧と基準電圧とを比較して比較結果を出力する比較回路と、
キャリブレーションを行う時には、該比較結果に基づいて該モニタ用抵抗部の該第1の抵抗を選択的に並列接続する制御部と、
該第2のノードに接続された外部端子とを備え、
該終端抵抗部の抵抗値を制御する時には、該制御部は該比較結果に基づいて該終端抵抗部の該第2の抵抗を該モニタ用抵抗部の該第1の抵抗と同様の構成に選択的に並列接続することを特徴とする、半導体集積回路。
【請求項2】
該制御部は、該比較回路の比較結果が入力されるシフトレジスタ部を備え、該シフトレジスタ部の出力は、該モニタ用抵抗部の第1の抵抗の接続及び該終端抵抗部の第2の抵抗の接続を制御することを特徴とする、請求項1記載の半導体集積回路。
【請求項3】
該制御部は、該比較回路の比較結果が入力されるシフトレジスタ部と、該シフトレジスタ部の出力を外部信号に応答して該終端抵抗部へ出力するタイミング制御部とを有し、該シフトレジスタ部の出力は常時該モニタ用抵抗部へ出力されることを特徴とする、請求項1記載の半導体集積回路。
【請求項4】
該モニタ用抵抗部の少なくとも1つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該終端抵抗部の少なくとも1つの第2の抵抗は、該第2のノードと該他方との間に固定的に接続されていることを特徴とする、請求項1〜3のいずれか1項記載の半導体集積回路。
【請求項5】
該モニタ用抵抗部の少なくとも2つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該少なくとも2つの第1の抵抗のうち一方の抵抗値は選択的に並列接続される他の第1の抵抗と同じ抵抗値を有し、他方の抵抗値は該同じ抵抗値のM倍(Mは2以上の整数)の抵抗値を有することを特徴とする、請求項1〜3のいずれか1項記載の半導体集積回路。
【請求項6】
半導体集積回路内の終端抵抗を調整する終端抵抗調整方法であって、
電流源回路を介して電源電圧及び接地電圧の一方に接続された第1のノードの電圧と基準電圧とを比較して比較結果を求める比較ステップと、
キャリブレーションを行う時には、該比較結果に基づいて、該第1のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第1の抵抗を備えたモニタ用抵抗部を制御して該第1の抵抗を選択的に並列接続する第1の制御ステップと、
第2のノードと該他方との間に並列接続可能に設けられた終端抵抗部の抵抗値を制御する時には、該比較結果に基づいて該終端抵抗部の該第2の抵抗を該モニタ用抵抗部の該第1の抵抗と同様の構成に選択的に並列接続する第2の制御ステップとを含むことを特徴とする、終端抵抗調整方法。
【請求項7】
該第1の制御ステップは、半導体集積回路の電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われ、
該第2の制御ステップは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、請求項6記載の終端抵抗調整方法。
【請求項8】
該第1の制御ステップは、半導体集積回路の電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態、或いは、通信動作を行っている通信状態のいずれかの状態で行われ、
該第2の制御ステップは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、請求項6記載の終端抵抗調整方法。
【請求項9】
該モニタ用抵抗部の少なくとも1つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該終端抵抗部の少なくとも1つの第2の抵抗は、該第2のノードと該他方との間に固定的に接続されていることを特徴とする、請求項6〜8のいずれか1項記載の終端抵抗調整方法。
【請求項10】
該モニタ用抵抗部の少なくとも2つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該少なくとも2つの第1の抵抗のうち一方の抵抗値は選択的に並列接続される他の第1の抵抗と同じ抵抗値を有し、他方の抵抗値は該同じ抵抗値のM倍(Mは2以上の整数)の抵抗値を有することを特徴とする、請求項6〜8のいずれか1項記載の終端抵抗調整方法。
【請求項1】
第1のノードと電源電圧及び接地電圧の一方との間に接続された電流源回路と、
該第1のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第1の抵抗を備えたモニタ用抵抗部と、
第2のノードと該他方との間に並列接続可能に設けられた複数の第2の抵抗を備えた終端抵抗部と、
該第1のノードの電圧と基準電圧とを比較して比較結果を出力する比較回路と、
キャリブレーションを行う時には、該比較結果に基づいて該モニタ用抵抗部の該第1の抵抗を選択的に並列接続する制御部と、
該第2のノードに接続された外部端子とを備え、
該終端抵抗部の抵抗値を制御する時には、該制御部は該比較結果に基づいて該終端抵抗部の該第2の抵抗を該モニタ用抵抗部の該第1の抵抗と同様の構成に選択的に並列接続することを特徴とする、半導体集積回路。
【請求項2】
該制御部は、該比較回路の比較結果が入力されるシフトレジスタ部を備え、該シフトレジスタ部の出力は、該モニタ用抵抗部の第1の抵抗の接続及び該終端抵抗部の第2の抵抗の接続を制御することを特徴とする、請求項1記載の半導体集積回路。
【請求項3】
該制御部は、該比較回路の比較結果が入力されるシフトレジスタ部と、該シフトレジスタ部の出力を外部信号に応答して該終端抵抗部へ出力するタイミング制御部とを有し、該シフトレジスタ部の出力は常時該モニタ用抵抗部へ出力されることを特徴とする、請求項1記載の半導体集積回路。
【請求項4】
該モニタ用抵抗部の少なくとも1つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該終端抵抗部の少なくとも1つの第2の抵抗は、該第2のノードと該他方との間に固定的に接続されていることを特徴とする、請求項1〜3のいずれか1項記載の半導体集積回路。
【請求項5】
該モニタ用抵抗部の少なくとも2つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該少なくとも2つの第1の抵抗のうち一方の抵抗値は選択的に並列接続される他の第1の抵抗と同じ抵抗値を有し、他方の抵抗値は該同じ抵抗値のM倍(Mは2以上の整数)の抵抗値を有することを特徴とする、請求項1〜3のいずれか1項記載の半導体集積回路。
【請求項6】
半導体集積回路内の終端抵抗を調整する終端抵抗調整方法であって、
電流源回路を介して電源電圧及び接地電圧の一方に接続された第1のノードの電圧と基準電圧とを比較して比較結果を求める比較ステップと、
キャリブレーションを行う時には、該比較結果に基づいて、該第1のノードと該電源電圧及び該接地電圧の他方との間に並列接続可能に設けられた複数の第1の抵抗を備えたモニタ用抵抗部を制御して該第1の抵抗を選択的に並列接続する第1の制御ステップと、
第2のノードと該他方との間に並列接続可能に設けられた終端抵抗部の抵抗値を制御する時には、該比較結果に基づいて該終端抵抗部の該第2の抵抗を該モニタ用抵抗部の該第1の抵抗と同様の構成に選択的に並列接続する第2の制御ステップとを含むことを特徴とする、終端抵抗調整方法。
【請求項7】
該第1の制御ステップは、半導体集積回路の電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われ、
該第2の制御ステップは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、請求項6記載の終端抵抗調整方法。
【請求項8】
該第1の制御ステップは、半導体集積回路の電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態、或いは、通信動作を行っている通信状態のいずれかの状態で行われ、
該第2の制御ステップは、電源投入時又はパワーダウン状態からの復帰時の初期化状態、或いは、通信動作を行っていない状態のいずれかの状態で行われることを特徴とする、請求項6記載の終端抵抗調整方法。
【請求項9】
該モニタ用抵抗部の少なくとも1つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該終端抵抗部の少なくとも1つの第2の抵抗は、該第2のノードと該他方との間に固定的に接続されていることを特徴とする、請求項6〜8のいずれか1項記載の終端抵抗調整方法。
【請求項10】
該モニタ用抵抗部の少なくとも2つの第1の抵抗は、該第1のノードと該他方との間に固定的に接続されており、
該少なくとも2つの第1の抵抗のうち一方の抵抗値は選択的に並列接続される他の第1の抵抗と同じ抵抗値を有し、他方の抵抗値は該同じ抵抗値のM倍(Mは2以上の整数)の抵抗値を有することを特徴とする、請求項6〜8のいずれか1項記載の終端抵抗調整方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【公開番号】特開2007−258783(P2007−258783A)
【公開日】平成19年10月4日(2007.10.4)
【国際特許分類】
【出願番号】特願2006−76776(P2006−76776)
【出願日】平成18年3月20日(2006.3.20)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成19年10月4日(2007.10.4)
【国際特許分類】
【出願日】平成18年3月20日(2006.3.20)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]