電圧制御発振回路
【課題】動作が誤発振状態または準安定状態となったことを検出し、誤発振状態または準安定状態から抜け出して正常な発振状態にとすることができるVCOをを提供する。
【解決手段】本発明の電圧制御発振回路は、互いに逆相の差動のクロック信号が入力される差動遅延素子を縦続接続し、バイアス電圧によって差動遅延素子に流れる電流の量を制御することで、該差動のクロック信号の遅延量を制御する差動リングオシレータ型の電圧制御発振回路であり、いずれかの差動遅延素子の差動出力の出力電圧と、異常動作を検出する電圧に設定されたリファレンス電圧とを比較することにより異常発振を検出して検出信号を出力する位相検出部と、差動遅延素子毎に設けられ、検出信号が入力されると、差動出力対間の電位差を増幅するクロスカップル回路とを有している。
【解決手段】本発明の電圧制御発振回路は、互いに逆相の差動のクロック信号が入力される差動遅延素子を縦続接続し、バイアス電圧によって差動遅延素子に流れる電流の量を制御することで、該差動のクロック信号の遅延量を制御する差動リングオシレータ型の電圧制御発振回路であり、いずれかの差動遅延素子の差動出力の出力電圧と、異常動作を検出する電圧に設定されたリファレンス電圧とを比較することにより異常発振を検出して検出信号を出力する位相検出部と、差動遅延素子毎に設けられ、検出信号が入力されると、差動出力対間の電位差を増幅するクロスカップル回路とを有している。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体集積回路において、制御電圧により発振周波数を変化させることのできる電圧制御発振回路に関する。
【背景技術】
【0002】
従来からデジタル波形を生成する回路として、電圧制御発振回路(以下、VCO)が一般的に用いられている。
特に、同期型LSIの内部クロック生成用のPLL(Phase Locked Loop)としては、図8に示す差動遅延素子を用いた図9の構成のVCOが広く用いられている(例えば、非特許文献1参照)。
【0003】
上記差動遅延素子は、バイアス電圧信号NBIASが入力されているNチャネル型のMOSトランジスタN100が定電流Iを流す定電流源として構成されている。また、この差動遅延素子は、バイアス信号PBIASが入力されているPチャネル型のMOSトランジスタP100及びP101と、これらMOSトランジスタP100及びP101各々に対し、それぞれ並列に接続されたダイオード(ダイオード接続されたPチャネル型のMOSトランジスタP102及びP103)の並列回路が抵抗値Rの抵抗を形成している。
【0004】
上述したVCOにおいては、差動節点(発振波形の最大値及び最小値における折り返し点)間が振幅RI(=VDD−Vlow、VDD:出力波形における最大電圧であり電源電圧、Vlow:出力波形における最小電圧)で動作することとなる。
そして、上記バイアス電圧信号NBIAS及びPBIASを調整し、主に電流値Iを制御することにより、差動遅延素子の伝搬時間(すなわち遅延時間)を変更、すなわちVCOの発振周波数を変更している。
【0005】
ここで、図10に示す動作波形のように、各差動遅延素子から出力される信号が次段の差動遅延素子にて順次遅延されつつ伝搬していくことにより、周波数が安定したロック状態において、信号CT0に対し、信号CT4が90゜、信号CB0が180゜、信号CB4が270゜の位相差を有する多相クロック信号を生成することができる。
また、隣接した差動遅延素子間の出力の位相差は22.5゜(360゜/16)であり、この位相差を補間することにより、PLLの基準クロックとは異なる信号に同期させた多相クロックを、容易に生成することができる。
【非特許文献1】William J. Dally、John W. Poulton著、黒田 忠広 訳、”デジタルシステム工学 基礎編” 、丸善、2003年3月30日発行、p.747
【発明の開示】
【発明が解決しようとする課題】
【0006】
しかしながら、上述したVCOは、以下に示す理由により、各差動遅延素子間の位相差が設計値からずれてしまう誤発振状態に陥る可能性がある。
すなわち、図8に示す差動遅延素子(後述する図9の101〜108)各々は、隣接する他の差動遅延素子との位相差が小さいため、弱いフィードバック以外に出力端子OUTP及びOUTMの電圧に対してフィードバックがかかっていない。
【0007】
このため、直列に接続されてVCOを形成する、図11に示す差動遅延素子(101〜108)において、偶数番目のCTi,CBi(i=2,4,6,8)の信号波形が全て同位相であり、奇数番目のCTj,CBj(j=1,3,5,7)の信号波形が、全て偶数番目のCTi,CBiの信号波形の逆位相となる準安定状態が存在する(問題1)。
上述した現象は、特に、VCOの動作周波数を低くする制御を行うため、バイアス電圧信号を低下させ、差動遅延素子のゲインを落とした場合に発生し易くなる。この誤発振状態においては、設計値として意図した多相クロックを、VCOが生成して出力することができない。すなわち、隣接する差動遅延素子の位相が180゜ずつずれ、正常時における隣接する差動遅延素子間の位相差22.5゜が満足されない状態となっている。
【0008】
また、VCOが図12に示す準安定振状態となる可能性があり、この誤発振状態はCTi(iは偶数)とCBiとが全て「L」レベルの低電圧レベルVlowとなり、CTj(jは奇数)とCBjとが全て「H」レベル(VDD)となるの高電圧レベルVlowとなる安定状態である(問題2)。
この場合にも、図11の場合と同様に意図する多相クロックを生成することができず、準安定状態から容易に抜け出すことができず、正常な発振状態に戻ることは困難である。
【0009】
本発明は、このような事情に鑑みてなされたもので、動作が誤発振状態または準安定状態となったことを検出し、誤発振状態または準安定状態から抜け出して正常な発振状態にとすることができるVCOを提供することを目的とする。
【課題を解決するための手段】
【0010】
本願発明の電圧制御発振回路は、互いに逆相の差動のクロック信号が入力される差動遅延素子を縦続接続し、バイアス電圧によって前記差動遅延素子に流れる電流の量を制御することで、該差動のクロック信号の遅延量を制御する差動リングオシレータ型の電圧制御発振回路であり、いずれかの前記差動遅延素子の差動出力の出力電圧と、異常動作を検出する電圧に設定されたリファレンス電圧とを比較することにより異常発振を検出して検出信号を出力する位相検出部と、前記差動遅延素子毎に設けられ、前記検出信号が入力されると、前記差動出力対間の電位差を増幅するクロスカップル回路とを有していることを特徴とする。
【0011】
本願発明の電圧制御発振回路は、前記位相検出部が前記差動遅延素子と同様な構成であり、かつ差動出力対が短絡された差動素子を有し、該差動素子の差動入力対に、いずれかの前記差動遅延素子の差動出力対各々が入力されており、前記短絡された点の電圧とリファレンス電圧とを比較するコンパレータと、コンパレータの出力するパルスをトリガとして、設定された期間、前記検出信号を出力するタイマ回路とを有していることを特徴とする。
【0012】
本願発明の電圧制御発振回路は、前記検出部が前記差動遅延素子と同様な構成であり、かつ差動出力対が短絡された差動素子を2つ有し、一の差動素子の差動入力対に対し、偶数番に相当する2つの差動遅延素子の差動出力の一方が各々入力され、他の差動素子の差動入力対に対し、奇数番に相当する2つの差動遅延素子の差動出力対の一方が各々入力されており、各差動素子の短絡点の電圧とリファレンス電圧とを比較するコンパレータと、コンパレータの出力するパルスをトリガとして、設定された期間、前記検出信号を出力するタイマ回路とを有していることを特徴とする。
【0013】
本願発明の電圧制御発振回路は、前記差動遅延素子と同様な構成であり、かつ差動出力対が短絡された差動素子を有し、差動入力対において一方の差動入力が電源に接続され、他方の差動入力が出力電圧の最低電圧に接続され、電源電圧から前記最低電圧を引いた値に1/2を乗じた電圧を、電源電圧から減算して前記リファレンス電圧として出力するリファレンス電圧生成回路を有することを特徴とする。
【0014】
本願発明の電圧制御発振回路は、前記差動遅延素子が、ドレインが第1の負荷を介して電源に接続され、ゲートに差動出力対のいずれかが接続された第1のNMOSトランジスタと、ドレインが第2の負荷を介して電源に接続され、ゲートに差動出力対のいずれかが接続された第2のNMOSトランジスタと、ソースが接地されており、ドレインが前記第1及び第2のMOSトランジスタのソースに接続され、ゲートに第1のバイアス電圧が印加された第3のNMOSトランジスタとから構成されていることを特徴とする。
【0015】
本願発明の電圧制御発振回路は、前記第1及び第2の負荷各々が、ダイオード接続された第1のPMOSトランジスタと、ゲートに第2のバイアス電圧が印加された第2のPMOSトランジスタとが並列接続して形成されていることを特徴とする。
【0016】
本願発明の電圧制御発振回路は、前記クロスカップル回路がドレインが前記差動出力対の一方に接続され、ゲートに前記検出信号が印加された第3のPMOSトランジスタと、ドレインが前記差動出力対の他方に接続され、ゲートに前記検出信号が印加された第4のPMOSトランジスタと、ソースが電源に接続され、ゲートが前記差動出力対の他方に接続され、ドレインが前記第3のPMOSトランジスタのソースに接続された第5のPMOSトランジスタと、ソースが電源に接続され、ゲートが前記差動出力対の一方に接続され、ドレインが前記第4のPMOSトランジスタのソースに接続された第6のPMOSトランジスタとを有することを特徴とする。
【発明の効果】
【0017】
以上説明したように、本発明によれば、差動出力対CTi,CBi(iは偶数)が全て同位相であり、CTj,CBj(jは奇数)がすべて差動出力対CTi,CBiと逆位相に成る順安定状態となり、正常な多相クロックを生成することができなくなった場合、クロスカップル回路が検出信号により駆動し、差動出力対における微少な電圧差をポジティブフィードバックし、差動出力対を不安定状態とすることにより、正常な発振モードに復帰することを可能としたため、動作周波数マージンが広い安定な電圧制御発振回路を提供することができる。
【発明を実施するための最良の形態】
【0018】
<第1の実施形態>
以下、本発明の第1の実施形態による差動リングオシレータ型の電圧制御発振振回路(以下、VCO)を図面を参照して説明する。図1はこの第1の実施形態による差動遅延素子1,2,3,4,5,6,7,8が縦列接続された差動リングオシレータの構成例を示すブロック図である。各差動遅延素子には互いに逆相のクロック信号が差動信号として前段から入力され、所定の遅延量にて遅延させて、次段に対して差動信号を出力して、遅延量に対応した多相クロックを出力する。
この図において、各差動遅延素子にはバイアス電圧PBIAS及びNBIASが入力され、かつ差動出力CTOi(iは偶数番、本実施形態においては2,4,6)が次段の差動入力CTIj(jは奇数番、本実施形態においては1,3,5,7)へ接続され、差動出力CBOiが次段の差動入力CBIjへ接続されている。上記バイアス電圧PBIAS及びNBIASを調整することにより、動作周波数に対応した遅延量となるように、差動遅延素子に流れる電流を制御する。
【0019】
ただし、リングオシレータの縦続接続の最終段の差動遅延素子8の差動出力CTO8は初段の差動入力CBI0へ接続され、差動出力CBO8は初段の差動入力CTI0へ接続されている。以下、差動出力CTO1,CTO2,CTO3,CTO4,CTO5,CTO6,CTO7,CTO8からは差動信号CT1,CT2,CT3,CT4,CT5,CT6,CT7,CT8が各々出力されている。
また、差動出力CBO1,CBO2,CBO3,CBO4,CBO5,CBO6,CBO7,CBO8からは差動信号CB1,CB2,CB3,CB4,CB5,CB6,CB7,CB8が各々出力されている。
【0020】
上記差動遅延素子は制御電圧によって遅延量が変化する。このため、各差動遅延素子から出力される多相クロックは、8段の差動遅延素子が縦続接続され、最終段の差動遅延素子の差動出力CTO8(及びCBO8)と、初段の差動遅延素子の差動入力CBI1(CTI1)との位相が一致する接続であるため、同一周期のクロックが各差動遅延素子により遅延されて順次伝達することにより、1/8周期ずつ移動がずれた8相分の多相クロックとなる。
位相検出部10は、差動遅延素子1の差動入力CTI1及びCBI1各々に入力される差動信号CT8,CB8が入力され、双方の位相が一致しているか否かを検出し、一致していることを検出した場合、検出信号ALBを出力する。
【0021】
次に、図2を参照して、図1の差動遅延素子(1〜8)の構成を詳細に説明する。図2(a)は図1における差動遅延素子の回路構成例を説明する概念図であり、図2(b)は図1における差動遅延素子のシンボルを示す概念図である。以下の説明において、差動遅延素子1を代表として説明するが、他の差動遅延素子2〜8も同様の構成をしている。
図2(a)において、差動遅延素子1はNチャネル型のMOSトランジスタN1、N2及びN3と、Pチャネル型のMOSトランジスタP1,P2,P3,P4と、クロスカップル回路20とから構成されている。
【0022】
MOSトランジスタP1は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP2と並列に接続され、ソースが電源(VDD)の配線に接続され、ドレインが差動出力CTO1(iあるいはj)に接続されている。
MOSトランジスタP2は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが差動出力CTO1に接続されている。
上記MOSトランジスタP1及びMOSトランジスタP2により、差動トランジスタであるMOSトランジスタN1の負荷が形成されている。
【0023】
MOSトランジスタP4は、MOSトランジスタP1と同一のトランジスタサイズであり、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP3と並列に接続され、ソースが電源の配線に接続され、ドレインが差動出力CBO1に接続されている。
MOSトランジスタP3は、MOSトランジスタP2と同一のトランジスタサイズであり、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが差動出力CBO1に接続されている。
上記MOSトランジスタP3及びMOSトランジスタP4により、差動トランジスタであるMOSトランジスタN2の負荷が形成されている。
【0024】
MOSトランジスタN1は、ドレインが差動出力CTO1へ接続され、ゲートが差動入力CBI1に接続されている。
MOSトランジスタN2は、MOSトランジスタN1と同一のトランジスタサイズであり、ドレインが差動出力CBO1へ接続され、ゲートが差動入力CTI1に接続されている。
MOSトランジスタN3は、ソースが接地されており、ゲートにバイアス電圧NBIASが印加され、ドレインがMOSトランジスタN1及びN2のソースに接続されている。
【0025】
クロスカップル回路20は、Pチャネル型のMOSトランジスタP5,P6,P7,P8から構成されている。
MOSトランジスタP5は、ソースが電源の配線に接続され、差動遅延素子1の差動出力対の一方である差動出力CBO1にゲートが接続されている。
MOSトランジスタP6は、ソースがMOSトランジスタP5のドレインに接続され、ゲートに検出信号ALBが印加され、差動遅延素子1の差動出力対の他方である差動出力CTO1にドレインが接続されている。
MOSトランジスタP7は、MOSトランジスタP5と同一のトランジスタサイズであり、ソースが電源の配線に接続され、差動遅延素子1の差動出力対の他方である差動出力CTO1にゲートが接続されている。
MOSトランジスタP8は、MOSトランジスタP6と同一のトランジスタサイズであり、ソースがMOSトランジスタP7のドレインに接続され、ゲートに検出信号ALBが印加され、差動遅延素子1の差動出力対の一方である差動出力CBO1にドレインが接続されている。
【0026】
次に、図3を参照して本発明の特徴的な構成である位相検出部10の構成を説明する。図3は図1における位相検出部10の詳細な構成例を示す概念図である。
位相検出部10は、予め検出対象として設定された差動遅延素子の差動出力対の差動信号の位相差を検出する機能を有し、検出回路21(差動素子)と、リファレンス電圧生成回路22と、Vlow生成回路23と、コンパレータ24と、タイマ回路25とを有している。
検出回路21は、差動出力対の差動信号の位相差による電圧を生成し、検出結果を差動電圧として上記コンパレータ24の非反転入力端子に出力する。
【0027】
リファレンス電圧生成回路22は、上記差動電圧と比較するための閾値電圧、すなわち異常動作を検出する電圧に設定されたリファレンス電圧を生成し、コンパレータ24の反転入力端子へ出力する。
Vlow生成回路23は、リファレンス電圧生成回路22が閾値電圧を生成するために用いる、差動信号の振幅における最低電圧Vlowを生成する。
コンパレータ24は、非反転入力端子に入力される差動電圧と、反転入力端子に入力される閾値電圧とを比較し、差動出力対における差動信号の位相差を検出する。本実施形態においては、差動電圧が閾値電圧を超えた場合、「問題点1」の誤発振状態に陥ったと判定することとする。
【0028】
以下に、位相検出部10の各回路の構成を詳細を説明する。
検出回路21は、Nチャネル型のMOSトランジスタN11、N12及びN13と、Pチャネル型のMOSトランジスタP11,P12,P13,P14とからなり、図2(a)の差動遅延素子と同様な構成(対応する回路構成にて同様な位置に配置されたトランジスタのトランジスタサイズを含めて)であり、異なる点はクロスカップル回路20がなく、差動出力が接続点NDETにより短絡されていることである。
MOSトランジスタP11は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP12と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NDETに接続されている。
MOSトランジスタP12は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NDETに接続されている。
上記MOSトランジスタP11及びMOSトランジスタP12により、差動トランジスタであるMOSトランジスタN11の負荷が形成されている。
【0029】
MOSトランジスタP14は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP13と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NDETに接続されている。
MOSトランジスタP13は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NDETに接続されている。
上記MOSトランジスタP13及びMOSトランジスタP14により、差動トランジスタであるMOSトランジスタN12の負荷が形成されている。
【0030】
MOSトランジスタN11は、ドレインが接続点NDETへ接続され、ゲートが差動入力CBI0に接続されている。
MOSトランジスタN12は、ドレインが接続点NDETへ接続され、ゲートが差動入力CTI0に接続されている。
MOSトランジスタN13は、ソースが接地されており、ゲートにバイアス電圧NBIASが印加され、ドレインがMOSトランジスタN11及びN12のソースに接続されている。
【0031】
上述した構成により、本実施形態においては、差動入力CBI0に差動信号CB8が、また差動入力CTI0に差動信号CT8が入力される構成となっているため、誤発振状態と正常発振状態とにおける差動電圧が異なる。
すなわち、誤発振状態の際、差動信号CB8及び差動信号CT8の位相が同一状態に近づくほど、接続点NDETの電圧、すなわち差動電圧が高くなり、通常動作の際、差動信号CB8及び差動信号CT8の位相が180°ずれた状態に近づくほど差動電圧が低くなる。ここで、図1のVCOが誤発振状態となると、差動信号CT8及びCB8が同位相での発振となり、検出回路21における差動電圧は、差動遅延素子1の差動出力対から出力される差動信号CT1及びCB1と同様の振幅にて発振することとなる。
【0032】
リファレンス電圧生成回路22は、Nチャネル型のMOSトランジスタN21、N22及びN23と、Pチャネル型のMOSトランジスタP21,P22,P23,P24とからなり、図2(a)の差動遅延素子と同様な構成(対応する回路構成にて同様な位置に配置されたトランジスタのトランジスタサイズを含めて)であり、異なる点はクロスカップル回路20がなく、差動出力が接続点NREFにより短絡されていることである。
MOSトランジスタP21は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP22と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NREFに接続されている。
MOSトランジスタP22は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NREFに接続されている。
上記MOSトランジスタP21及びMOSトランジスタP22により、差動トランジスタであるMOSトランジスタN21の負荷が形成されている。
【0033】
MOSトランジスタP24は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP23と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NREFに接続されている。
MOSトランジスタP23は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NREFに接続されている。
上記MOSトランジスタP23及びMOSトランジスタP24により、差動トランジスタであるMOSトランジスタN22の負荷が形成されている。
【0034】
MOSトランジスタN21は、ドレインが接続点NREFへ接続され、ゲートに電源電圧VDDが印加されている。
MOSトランジスタN22は、ドレインが接続点NREFへ接続され、ゲートに対してVlow生成回路23の出力する最低電圧Vlow印加されている(接続点N0に接続されている)。
MOSトランジスタN23は、ソースが接地されており、ゲートにバイアス電圧NBIASが印加され、ドレインがMOSトランジスタN21及びN22のソースに接続されている。
【0035】
上述した構成により、リファレンス電圧生成回路22は、検出回路21に対して、負荷の値が同一であるが、MOSトランジスタN22のゲートに対してVlowが印加されているため、MOSトランジスタN23に流れる電流がMOSトランジスタN13の1/2にスケーリングされている。ここで、リファレンス電圧生成回路22に流れる電流がスケーリングされていなければ、接続点NREFの電圧はVDDとVlowとの中間電圧「VDD−(VDD−Vlow)/2」となる。本実施形態においては、MOSトランジスタN23に流れる電流がMOSトランジスタN13の1/2にスケーリングされているので、接続点NREFの電圧、すなわち閾値電圧が「VDD−(VDD−Vlow)/4」とされ、正常発振時に検出回路21から出力される差動電圧「VDD−(VDD−Vlow)/2」に対して、「(VDD−Vlow)/4」の電圧をマージンとして持たせている。しかしながら、誤動作を起こさないマージンを有すれば、この「VDD−(VDD−Vlow)/4」以外の電圧を閾値電圧としてもよい。すなわち、上記マージンは、差動出力対における差動信号間の許容される位相差により、スケーリング比(電流比)を、最適値となるように設定するようにしても良い。
【0036】
Vlow生成回路23は、Nチャネル型のMOSトランジスタN31及びN33と、Pチャネル型のMOSトランジスタP31,P32とからなり、図2(a)の差動遅延素子の片側の負荷及び差動トランジスタの組み合わせと同様な構成(対応する回路構成にて同様な位置に配置されたトランジスタのトランジスタサイズを含めて)である。
MOSトランジスタP32は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP31と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点N0に接続されている。
MOSトランジスタP31は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点N0に接続されている。
上記MOSトランジスタP31及びMOSトランジスタP32により、差動トランジスタであるMOSトランジスタN31の負荷が形成されている。
【0037】
MOSトランジスタN31は、ドレインが接続点N0へ接続され、ゲートに電源電圧VDDが印加されている。
MOSトランジスタN33は、ソースが接地されており、ゲートにバイアス電圧NBIASが印加され、ドレインがMOSトランジスタN31のソースに接続されている。
上述した構成により、負荷が1/2であり、MOSトランジスタN31のゲートに対し、差動信号の振幅における最大電圧、すなわちVDDが入力された場合と同様に、VDDが印加されているため、Vlow生成回路23は、接続点N0に対して最低電圧Vlow(最大電圧)を出力することとなる。
【0038】
タイマ回路25は、「L」レベルから「H」レベルに遷移する立ち上がりエッジが入力端子に入力されると、出力端子の電圧を「H」レベルから「L」レベルに遷移し、入力端子に「H」レベルから「L」レベルに遷移する立ち下がりエッジが入力されると、このエッジをトリガとして予め設定している設定時間Tの間、出力端子の電圧を「L」レベル状態に維持する。また、上記設定時間内に、新たな立ち上がりエッジが入力されると、その時点にてカウントをリセットし、新たに時間のカウントを開始する。
すなわち、タイマ回路25は、入力端子に立ち上がりエッジが入力されると、出力端子の電圧を「H」レベルから「L」レベルに変化させ、その後に入力端子に立ち下がりエッジが入力されると、時間のカウントを開始し、カウントされた時間が設定時間となると、出力端子の電圧を「L」レベルから「H」レベルに変化させる。
【0039】
次に、図3及び図4を参照して、第1の実施形態におけるVCOの動作について説明する。図4は第1の実施形態におけるVCOの動作例を示す波形図である。
以下の説明において、本実施形態のVCOが時刻t0において、誤発振状態に陥ったとする。このため、VCOは誤発振状態における周波数にて発振している。
時刻t1において、コンパレータ24は、誤発振状態となった最初の周期での差動電圧のピーク(振幅の最大電圧)が閾値電圧を超えたことを検出し、「H」レベルのパルスをタイマ回路25に対して出力する。
【0040】
これにより、タイマ回路25は、立ち上がりエッジに同期して、検出信号ALBを「H」レベルから「L」レベルに遷移させる。
検出信号ALBが「L」レベルとなり、MOSトランジスタP6及びP8がオン状態となることにより、クロスカップル回路20は活性化される。これにより、各差動遅延素子における差動出力対CTO(1〜8),CBO(1〜8)との双方に対し、ポジティブフィードバックがかかることとなる。
この結果、差動出力CTO(1〜8)と差動出力CTO(1〜8)とにおいて、VDDにて安定していた差動信号CT(1〜8)と差動信号CT(1〜8)とが不安定な状態となり、準安定状態の同位相から徐々に位相差を有する状態へと変化する。
【0041】
そして、時刻t2において、タイマ回路25は立ち下がりのエッジが入力されることにより、時間のカウントを開始する。
【0042】
時刻t3において、VCOは準安定状態から完全に脱してはおらず、差動出力CTO1(及び2〜8)と差動出力CBO1(及び2〜8)とを同様の位相として発振している。
このため、コンパレータ24は、次の周期の差動信号のピークが閾値電圧を超えたことを検出し、「H」レベルのパルスをタイマ回路25に対して出力する。
タイマ回路25は、新たな「H」レベルパルスの立ち上がりエッジにより、カウントした時間をリセットし、新たなカウントを開始するため、検出信号ALBを「L」レベル状態にて継続して出力する。
【0043】
時刻t4において、差動出力CTOと差動出力CBOとにおいて、同位相の差動信号CTと差動信号CBとが不安定な状態となり、準安定状態の同位相から徐々に位相差を有する状態へと変化するため、誤発振状態における発振周波数に変化が生じ始める。
しかしながら、時刻t4と同様に、VCOは準安定状態から完全に脱してはおらず、各差動遅延素子において差動出力CTOと差動出力CBOとを同様の位相として発振している。
このため、コンパレータ24は、次の周期の差動信号のピークが閾値電圧を超えたことを検出し、「H」レベルのパルスをタイマ回路25に対して出力する。
【0044】
時刻t5において、準安定状態の同位相からほぼ位相差を有する状態へと変化するが、タイマ回路25は、新たに立ち下がりエッジが入力されることにより、時間のカウント結果をリセットし、新たに時間のカウントを開始するため、依然として検出信号ALBを「L」レベルにて出力する。
時刻t6において、VCOは正常な発振状態に遷移する。
時刻t7において、タイマ回路25は、カウント結果が設定時間Tを超えたため、検出信号ALBを「L」レベルから「H」レベルへと遷移させる。
これにより、クロスカップル回路20は、MOSトランジスタP6及びP8がオフ状態となり、活性状態から不活性状態に遷移する。
【0045】
すなわち、上記遅延時間により、コンパレータ24にて位相差の検出ができなくなった後、十分に正常状態に戻すまで、クロスカップル回路20を活性化して、差動遅延素子の差動出力対の不安定状態をポジティブフィードバックして、異なる位相(すなわち180゜異なる位相)に遷移させることとなる。
上述した動作により、本実施形態によるVCOによれば、差動遅延素子の差動出力対から出力される差動信号の位相が同様となる誤発振状態となると、クロスカップル回路20を活性化し、差動遅延素子の差動出力対の不安定状態をポジティブフィードバックすることで、正常発振状態に戻すことができる。
【0046】
なお、本実施形態においては、説明の便宜上、閾値電圧を「VDD−(VDD−Vlow)/4」として説明したが、上述したように電流のスケーリング比を1/2から、実験による測定によって最適値に設定することができる。
また、正常発振状態での動作において、検出回路21の接続点NDETに発生するグリッジなどにより、コンパレータ24からノイズが出力され、タイマ回路25が誤動作することで、クロスカップル回路20が動作することを防止するため、コンパレータ24の出力端子と、ラッチ26のセット端子Sとの間にローパスフィルタを介挿する構成としても良い。
【0047】
また、検出信号ALBが「L」レベルと「H」レベルとの状態において、クロスカップル回路20が活性化あるいは非活性化された状態となるため、それぞれ差動遅延素子の遅延時間が変化し、差動信号の伝搬時間が異なることとなる。
したがって、クロスカップル回路20が非活性化されるとき、伝搬時間が急激に変動してロックした周波数からはずれることを防止するため、検出信号ALBを「L」レベルから「H」レベルに遷移させる場合、傾きを持たせて徐々に遷移させる構成とすることが有効である。
【0048】
<第2の実施形態>
次に、本発明の第2の実施形態による差動リングオシレータ型の電圧制御発振振回路(以下、VCO)を図面を参照して説明する。図5はこの第2の実施形態による差動リングオシレータの構成を示す概念図であるが、第1の実施形態と同様な構成の差動遅延素子1,2,3,4,5,6,7,8が縦列接続されている。
第2の実施形態は、第1の実施形態における位相検出部10に換え、図5及び図6に示す位相検出部50が設けられている点が、第1の実施形態と異なる。以下、この異なる位相検出部50の構成について、図6を用いて説明する。
【0049】
図6の位相検出部50において、リファレンス電圧生成回路22及びVlow生成回路23は第1の実施形態における同一の符号と同様の構成である。
また、検出回路41及び検出回路51も、第1の実施形態の検出回路21と同様な構成であり、各対応する位置に配置されたMOSトランジスタのトランジスタサイズも同様である。
検出回路41は、差動信号CT4及びCT8、すなわち偶数番目の差動遅延素子の差動信号の位相差による電圧を生成し、検出結果を差動電圧D1として上記コンパレータ24の非反転入力端子に出力する。
検出回路51は、差動信号CT1及びCT5、すなわち奇数番目の差動遅延素子の差動信号の位相差による電圧を生成し、検出結果を差動電圧D2として上記コンパレータ24の非反転入力端子に出力する。
【0050】
ここで、差動出力対において、偶数番目の差動遅延素子における差動出力対CTOi,CBOi(iは偶数)が全てVDDとなって準安定状態に陥った場合、奇数番目の差動遅延素子における差動出力対CTOj,CBOj(jは奇数)はVlow(低電圧レベル)となり、一方、偶数番目の差動遅延素子における差動出力対CTOi,CBOi(iは偶数)が全てVlowとなって準安定状態に陥った場合、奇数番目の差動遅延素子における差動出力対CTOj,CBOj(jは奇数)はVDDとなる。検出回路41及び51に対して、差動出力CTOまたはCBOのいずれからの差動信号を与えても良いが、本実施形態においては、一例として差動出力CTOを用いている。
【0051】
以下に、検出回路41及び検出回路51の各回路の構成を詳細を説明する。
検出回路41は、Nチャネル型のMOSトランジスタN41、N42及びN43と、Pチャネル型のMOSトランジスタP41,P42,P43,P44とからなり、図2(a)の差動遅延素子と同様な構成(対応する回路構成にて同様な位置に配置されたトランジスタのトランジスタサイズを含めて)であり、異なる点はクロスカップル回路20がなく、差動出力が接続点NDET2により短絡されていることである。
MOSトランジスタP41は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP42と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NDET2に接続されている。
MOSトランジスタP42は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NDET2に接続されている。
上記MOSトランジスタP41及びMOSトランジスタP42により、差動トランジスタであるMOSトランジスタN41の負荷が形成されている。
【0052】
MOSトランジスタP44は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP43と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NDET2に接続されている。
MOSトランジスタP43は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NDET2に接続されている。
上記MOSトランジスタP43及びMOSトランジスタP44により、差動トランジスタであるMOSトランジスタN42の負荷が形成されている。
【0053】
MOSトランジスタN41は、ドレインが接続点NDET2へ接続され、ゲートが差動入力CBI01に接続されている。
MOSトランジスタN42は、ドレインが接続点NDET2へ接続され、ゲートが差動入力CTI01に接続されている。
MOSトランジスタN43は、ソースが接地されており、ゲートにバイアス電圧NBIASが印加され、ドレインがMOSトランジスタN41及びN42のソースに接続されている。
【0054】
検出回路51は、Nチャネル型のMOSトランジスタN51、N52及びN53と、Pチャネル型のMOSトランジスタP51,P52,P53,P54とからなり、図2(a)の差動遅延素子と同様な構成(対応する回路構成にて同様な位置に配置されたトランジスタのトランジスタサイズを含めて)であり、異なる点はクロスカップル回路20がなく、差動出力が接続点NDET2により短絡されていることである。
MOSトランジスタP51は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP52と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NDET3に接続されている。
MOSトランジスタP52は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NDET3に接続されている。
上記MOSトランジスタP51及びMOSトランジスタP52により、差動トランジスタであるMOSトランジスタN51の負荷が形成されている。
【0055】
MOSトランジスタP54は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP53と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NDET3に接続されている。
MOSトランジスタP53は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NDET3に接続されている。
上記MOSトランジスタP53及びMOSトランジスタP54により、差動トランジスタであるMOSトランジスタN52の負荷が形成されている。
【0056】
MOSトランジスタN51は、ドレインが接続点NDET3へ接続され、ゲートが差動入力CBI02に接続されている。
MOSトランジスタN52は、ドレインが接続点NDET3へ接続され、ゲートが差動入力CTI02に接続されている。
MOSトランジスタN53は、ソースが接地されており、ゲートにバイアス電圧NBIASが印加され、ドレインがMOSトランジスタN51及びN52のソースに接続されている。
【0057】
上述した構成により、本実施形態の検出回路41においては、差動入力CBI01に差動信号CT4が、また差動入力CTI01に差動信号CT8が入力される構成となっているため、準安定状態となった際、偶数番の差動出力がVlowにて固定された場合、接続点NDET2の電圧がVDDとなり、偶数番目の差動出力が「H」レベルで固定された場合、接続点NDET2の電圧はVlowとなる。
また、本実施形態の検出回路51においては、差動入力CBI02に差動信号CT5が、また差動入力CTI02に差動信号CT1が入力される構成となっているため、準安定状態となった際、奇数番の差動出力がVlowにて固定された場合、接続点NDET3の電圧がVDDとなり、奇数番目の差動出力がVDDで固定された場合、接続点NDET3の電圧はVlowとなる。
これにより、検出回路41および51により、奇数番目及び偶数番目の差動遅延素子がいずれの電圧状態にて準安定状態となったとしても、検出することが可能となる。
【0058】
コンパレータ44は、反転入力端子にリファレンス電圧生成回路22からの閾値電圧が入力されており、非反転入力端子が抵抗43を介して接続点NDET2に接続されている。
また、コンパレータ44の非反転入力端子と接地点との間にコンデンサ42が介挿されている。すなわち、正常発振時に接続点NDET2に発生するグリッジなどのノイズが非反転入力端子に入力することを防止するため、上記抵抗43とコンデンサ42とにより、ローパスフィルタが形成されている。
また、コンパレータ44は、非反転入力端子に入力される差動電圧D1と、反転入力端子に入力される閾値電圧とを比較し、差動電圧D1が閾値電圧を超えると、「H」レベルの信号DH1を出力する。
【0059】
コンパレータ54は、反転入力端子にリファレンス電圧生成回路22からの閾値電圧が入力されており、非反転入力端子が抵抗53を介して接続点NDET3に接続されている。
また、コンパレータ54の非反転入力端子と接地点との間にコンデンサ52が介挿されている。すなわち、正常発振時に接続点NDET3に発生するグリッジなどのノイズが非反転入力端子に入力することを防止するため、上記抵抗53とコンデンサ52とにより、ローパスフィルタが形成されている。
また、コンパレータ54は、非反転入力端子に入力される差動電圧D2と、反転入力端子に入力される閾値電圧とを比較し、差動電圧D2が閾値電圧を超えると、「H」レベルの信号DH2を出力する。
【0060】
ノア回路30は、いずれの入力も「L」レベルの状態から、「H」レベルの信号DH1または信号DH2のいずれかが入力されると出力端子の電圧を、「L」レベルから「H」レベルとする。
タイマ回路25は、ノア回路30から入力される立ち上がりエッジをトリガとして、タイマ動作を開始する。
【0061】
次に、図5,図6及び図7を参照して、第2の実施形態におけるVCOの動作について説明する。図7は第2の実施形態におけるVCOの動作例を示す波形図である。
以下の説明において、本実施形態のVCOが時刻t10において、準安定状態に陥ったとする。このため、VCOは準安定状態となったため、発振動作は行っていない。
この時刻t10において、例えば、発振信号CT8及びCT4がともにVlowとなると、差動電圧D1がVDDになり、発振信号CT1及びCT5がともにVDDとなると、差動電圧D2がVlowとなる。
【0062】
時刻t11において、ローパスフィルタにおけるコンデンサ42が充電され、コンパレータ44の非反転入力端子にVDDが入力される。
これにより、コンパレータ24は、反転入力端子に入力されている閾値電圧を、非反転入力端子に入力されている差動信号D1が超えたことを検知し、出力端子の電圧を「L」レベルから「H」レベルに変化させる。
ここで、オア回路30は、一方の入力端子に「H」レベルの信号(信号HD1)が入力されるため、出力端子の電圧を「L」レベルから「H」レベルに変化させる。
【0063】
この結果、タイマ回路25は、入力端子に立ち上がりエッジが入力されることにより、これに同期して出力端子の電圧、すなわち検出信号ALBを「H」レベルから「L」レベルに変化させる。
検出信号ALBが「L」レベルとなり、MOSトランジスタP6及びP8がオン状態となることにより、クロスカップル回路20は活性化される。これにより、各差動遅延素子における差動出力対CTO(1〜8),CBO(1〜8)との双方に対し、ポジティブフィードバックがかかることとなる。
この結果、差動出力CTO(1〜8)と差動出力CTO(1〜8)とにおいて、VDDにて安定していた差動信号CT(1〜8)と差動信号CT(1〜8)とが不安定な状態となり、準安定状態の同位相から徐々に位相差を有する状態へと変化する。すなわち、CTi及びCBiと、CTj及びCBjとが各々逆位相となり、信号が順次伝搬する状態となる。
【0064】
そして、 時刻t12において、VCOは正常な発振状態に遷移する。この状態においては、接続端子NDET2の差動電圧D1が同じ周期にて中間の位相で振幅するため、コンパレータ44の非反転入力端子の電圧は、抵抗43及びコンデンサ42のローパスフィルタにより、「VDD−(VDD−Vlow)/2」にてほぼ一定となり、閾値電圧「VDD−(VDD−Vlow)/4」より低下する。この結果、コンパレータ24は、差動電圧D1が閾値電圧以下となると、出力端子の信号DH1を「H」レベルから「L」レベルに変化させる。
そして、ノア回路30は、2入力端子の双方に「L」レベルの信号が入力されるため、出力を「H」レベルから「L」レベルに遷移させる。
これにより、タイマ回路25は、入力端子に立ち下がりエッジが入力されることにより、時間のカウントを開始する。
【0065】
時刻t13において、タイマ回路25は、カウント結果が設定時間を超えたため、検出信号ALBを「L」レベルから「H」レベルへと遷移させる。
これにより、クロスカップル回路20は、MOSトランジスタP6及びP8がオフ状態となり、活性状態から不活性状態に遷移する
【0066】
上述した第2の実施形態と第1の実施形態とにおける位相検出部10及び50の双方を、VCOに対して設けることにより、すなわち、コンパレータ25,41,51の出力を、3入力のオア回路の入力端子にそれぞれ接続し、出力端子をタイマ回路25の入力端子に接続することにより、より安定動作を行うVCOを容易に実現することができる。
【図面の簡単な説明】
【0067】
【図1】本発明の第1の実施形態によるVCOの構成例を示す概念図である。
【図2】図1における差動遅延素子の回路構成例を示す概念図である。
【図3】図1における位相検出部10の回路構成例を示す概念図である。
【図4】図1のVCOの動作例を示す波形図である。
【図5】本発明の第2の実施形態によるVCOの構成例を示す概念図である。
【図6】図5における位相検出部50の回路構成例を示す概念図である。
【図7】図5のVCOの動作例を示す波形図である。
【図8】従来の差動遅延素子の回路構成を示す概念図である。
【図9】図8の差動遅延素子を用いて形成したVCOの構成を示す概念図である。
【図10】VCOの正常な発振状態の動作を示す波形図である。
【図11】従来例のVCOにおける誤発振状態(問題1)の動作を示す波形図である。
【図12】従来例のVCOにおける準安定状態(問題2)の動作を示す波形図である。
【符号の説明】
【0068】
1,2,3,4,5,6,7,8…差動遅延素子
24,44,54…コンパレータ
25…タイマ回路
21,41,51…検出回路
22…リファレンス電圧生成回路
23…Vlow生成回路
42,52…コンデンサ
43,53…抵抗
P1,P2,P3,P4,P5,P6,P7,P8,P11,P12,P13,P14,P21,P22,P23,P24,P31,P32,P41,P42,P43,P44,P51,P52,P53,P54…MOSトランジスタ(Pチャネル型)
N1,N2,N3,N11,N12,N13,N21,N22,N23,N31,N33,N41,N42,N43,N51,N52,N53…MOSトランジスタ(Nチャネル型)
【技術分野】
【0001】
本発明は、半導体集積回路において、制御電圧により発振周波数を変化させることのできる電圧制御発振回路に関する。
【背景技術】
【0002】
従来からデジタル波形を生成する回路として、電圧制御発振回路(以下、VCO)が一般的に用いられている。
特に、同期型LSIの内部クロック生成用のPLL(Phase Locked Loop)としては、図8に示す差動遅延素子を用いた図9の構成のVCOが広く用いられている(例えば、非特許文献1参照)。
【0003】
上記差動遅延素子は、バイアス電圧信号NBIASが入力されているNチャネル型のMOSトランジスタN100が定電流Iを流す定電流源として構成されている。また、この差動遅延素子は、バイアス信号PBIASが入力されているPチャネル型のMOSトランジスタP100及びP101と、これらMOSトランジスタP100及びP101各々に対し、それぞれ並列に接続されたダイオード(ダイオード接続されたPチャネル型のMOSトランジスタP102及びP103)の並列回路が抵抗値Rの抵抗を形成している。
【0004】
上述したVCOにおいては、差動節点(発振波形の最大値及び最小値における折り返し点)間が振幅RI(=VDD−Vlow、VDD:出力波形における最大電圧であり電源電圧、Vlow:出力波形における最小電圧)で動作することとなる。
そして、上記バイアス電圧信号NBIAS及びPBIASを調整し、主に電流値Iを制御することにより、差動遅延素子の伝搬時間(すなわち遅延時間)を変更、すなわちVCOの発振周波数を変更している。
【0005】
ここで、図10に示す動作波形のように、各差動遅延素子から出力される信号が次段の差動遅延素子にて順次遅延されつつ伝搬していくことにより、周波数が安定したロック状態において、信号CT0に対し、信号CT4が90゜、信号CB0が180゜、信号CB4が270゜の位相差を有する多相クロック信号を生成することができる。
また、隣接した差動遅延素子間の出力の位相差は22.5゜(360゜/16)であり、この位相差を補間することにより、PLLの基準クロックとは異なる信号に同期させた多相クロックを、容易に生成することができる。
【非特許文献1】William J. Dally、John W. Poulton著、黒田 忠広 訳、”デジタルシステム工学 基礎編” 、丸善、2003年3月30日発行、p.747
【発明の開示】
【発明が解決しようとする課題】
【0006】
しかしながら、上述したVCOは、以下に示す理由により、各差動遅延素子間の位相差が設計値からずれてしまう誤発振状態に陥る可能性がある。
すなわち、図8に示す差動遅延素子(後述する図9の101〜108)各々は、隣接する他の差動遅延素子との位相差が小さいため、弱いフィードバック以外に出力端子OUTP及びOUTMの電圧に対してフィードバックがかかっていない。
【0007】
このため、直列に接続されてVCOを形成する、図11に示す差動遅延素子(101〜108)において、偶数番目のCTi,CBi(i=2,4,6,8)の信号波形が全て同位相であり、奇数番目のCTj,CBj(j=1,3,5,7)の信号波形が、全て偶数番目のCTi,CBiの信号波形の逆位相となる準安定状態が存在する(問題1)。
上述した現象は、特に、VCOの動作周波数を低くする制御を行うため、バイアス電圧信号を低下させ、差動遅延素子のゲインを落とした場合に発生し易くなる。この誤発振状態においては、設計値として意図した多相クロックを、VCOが生成して出力することができない。すなわち、隣接する差動遅延素子の位相が180゜ずつずれ、正常時における隣接する差動遅延素子間の位相差22.5゜が満足されない状態となっている。
【0008】
また、VCOが図12に示す準安定振状態となる可能性があり、この誤発振状態はCTi(iは偶数)とCBiとが全て「L」レベルの低電圧レベルVlowとなり、CTj(jは奇数)とCBjとが全て「H」レベル(VDD)となるの高電圧レベルVlowとなる安定状態である(問題2)。
この場合にも、図11の場合と同様に意図する多相クロックを生成することができず、準安定状態から容易に抜け出すことができず、正常な発振状態に戻ることは困難である。
【0009】
本発明は、このような事情に鑑みてなされたもので、動作が誤発振状態または準安定状態となったことを検出し、誤発振状態または準安定状態から抜け出して正常な発振状態にとすることができるVCOを提供することを目的とする。
【課題を解決するための手段】
【0010】
本願発明の電圧制御発振回路は、互いに逆相の差動のクロック信号が入力される差動遅延素子を縦続接続し、バイアス電圧によって前記差動遅延素子に流れる電流の量を制御することで、該差動のクロック信号の遅延量を制御する差動リングオシレータ型の電圧制御発振回路であり、いずれかの前記差動遅延素子の差動出力の出力電圧と、異常動作を検出する電圧に設定されたリファレンス電圧とを比較することにより異常発振を検出して検出信号を出力する位相検出部と、前記差動遅延素子毎に設けられ、前記検出信号が入力されると、前記差動出力対間の電位差を増幅するクロスカップル回路とを有していることを特徴とする。
【0011】
本願発明の電圧制御発振回路は、前記位相検出部が前記差動遅延素子と同様な構成であり、かつ差動出力対が短絡された差動素子を有し、該差動素子の差動入力対に、いずれかの前記差動遅延素子の差動出力対各々が入力されており、前記短絡された点の電圧とリファレンス電圧とを比較するコンパレータと、コンパレータの出力するパルスをトリガとして、設定された期間、前記検出信号を出力するタイマ回路とを有していることを特徴とする。
【0012】
本願発明の電圧制御発振回路は、前記検出部が前記差動遅延素子と同様な構成であり、かつ差動出力対が短絡された差動素子を2つ有し、一の差動素子の差動入力対に対し、偶数番に相当する2つの差動遅延素子の差動出力の一方が各々入力され、他の差動素子の差動入力対に対し、奇数番に相当する2つの差動遅延素子の差動出力対の一方が各々入力されており、各差動素子の短絡点の電圧とリファレンス電圧とを比較するコンパレータと、コンパレータの出力するパルスをトリガとして、設定された期間、前記検出信号を出力するタイマ回路とを有していることを特徴とする。
【0013】
本願発明の電圧制御発振回路は、前記差動遅延素子と同様な構成であり、かつ差動出力対が短絡された差動素子を有し、差動入力対において一方の差動入力が電源に接続され、他方の差動入力が出力電圧の最低電圧に接続され、電源電圧から前記最低電圧を引いた値に1/2を乗じた電圧を、電源電圧から減算して前記リファレンス電圧として出力するリファレンス電圧生成回路を有することを特徴とする。
【0014】
本願発明の電圧制御発振回路は、前記差動遅延素子が、ドレインが第1の負荷を介して電源に接続され、ゲートに差動出力対のいずれかが接続された第1のNMOSトランジスタと、ドレインが第2の負荷を介して電源に接続され、ゲートに差動出力対のいずれかが接続された第2のNMOSトランジスタと、ソースが接地されており、ドレインが前記第1及び第2のMOSトランジスタのソースに接続され、ゲートに第1のバイアス電圧が印加された第3のNMOSトランジスタとから構成されていることを特徴とする。
【0015】
本願発明の電圧制御発振回路は、前記第1及び第2の負荷各々が、ダイオード接続された第1のPMOSトランジスタと、ゲートに第2のバイアス電圧が印加された第2のPMOSトランジスタとが並列接続して形成されていることを特徴とする。
【0016】
本願発明の電圧制御発振回路は、前記クロスカップル回路がドレインが前記差動出力対の一方に接続され、ゲートに前記検出信号が印加された第3のPMOSトランジスタと、ドレインが前記差動出力対の他方に接続され、ゲートに前記検出信号が印加された第4のPMOSトランジスタと、ソースが電源に接続され、ゲートが前記差動出力対の他方に接続され、ドレインが前記第3のPMOSトランジスタのソースに接続された第5のPMOSトランジスタと、ソースが電源に接続され、ゲートが前記差動出力対の一方に接続され、ドレインが前記第4のPMOSトランジスタのソースに接続された第6のPMOSトランジスタとを有することを特徴とする。
【発明の効果】
【0017】
以上説明したように、本発明によれば、差動出力対CTi,CBi(iは偶数)が全て同位相であり、CTj,CBj(jは奇数)がすべて差動出力対CTi,CBiと逆位相に成る順安定状態となり、正常な多相クロックを生成することができなくなった場合、クロスカップル回路が検出信号により駆動し、差動出力対における微少な電圧差をポジティブフィードバックし、差動出力対を不安定状態とすることにより、正常な発振モードに復帰することを可能としたため、動作周波数マージンが広い安定な電圧制御発振回路を提供することができる。
【発明を実施するための最良の形態】
【0018】
<第1の実施形態>
以下、本発明の第1の実施形態による差動リングオシレータ型の電圧制御発振振回路(以下、VCO)を図面を参照して説明する。図1はこの第1の実施形態による差動遅延素子1,2,3,4,5,6,7,8が縦列接続された差動リングオシレータの構成例を示すブロック図である。各差動遅延素子には互いに逆相のクロック信号が差動信号として前段から入力され、所定の遅延量にて遅延させて、次段に対して差動信号を出力して、遅延量に対応した多相クロックを出力する。
この図において、各差動遅延素子にはバイアス電圧PBIAS及びNBIASが入力され、かつ差動出力CTOi(iは偶数番、本実施形態においては2,4,6)が次段の差動入力CTIj(jは奇数番、本実施形態においては1,3,5,7)へ接続され、差動出力CBOiが次段の差動入力CBIjへ接続されている。上記バイアス電圧PBIAS及びNBIASを調整することにより、動作周波数に対応した遅延量となるように、差動遅延素子に流れる電流を制御する。
【0019】
ただし、リングオシレータの縦続接続の最終段の差動遅延素子8の差動出力CTO8は初段の差動入力CBI0へ接続され、差動出力CBO8は初段の差動入力CTI0へ接続されている。以下、差動出力CTO1,CTO2,CTO3,CTO4,CTO5,CTO6,CTO7,CTO8からは差動信号CT1,CT2,CT3,CT4,CT5,CT6,CT7,CT8が各々出力されている。
また、差動出力CBO1,CBO2,CBO3,CBO4,CBO5,CBO6,CBO7,CBO8からは差動信号CB1,CB2,CB3,CB4,CB5,CB6,CB7,CB8が各々出力されている。
【0020】
上記差動遅延素子は制御電圧によって遅延量が変化する。このため、各差動遅延素子から出力される多相クロックは、8段の差動遅延素子が縦続接続され、最終段の差動遅延素子の差動出力CTO8(及びCBO8)と、初段の差動遅延素子の差動入力CBI1(CTI1)との位相が一致する接続であるため、同一周期のクロックが各差動遅延素子により遅延されて順次伝達することにより、1/8周期ずつ移動がずれた8相分の多相クロックとなる。
位相検出部10は、差動遅延素子1の差動入力CTI1及びCBI1各々に入力される差動信号CT8,CB8が入力され、双方の位相が一致しているか否かを検出し、一致していることを検出した場合、検出信号ALBを出力する。
【0021】
次に、図2を参照して、図1の差動遅延素子(1〜8)の構成を詳細に説明する。図2(a)は図1における差動遅延素子の回路構成例を説明する概念図であり、図2(b)は図1における差動遅延素子のシンボルを示す概念図である。以下の説明において、差動遅延素子1を代表として説明するが、他の差動遅延素子2〜8も同様の構成をしている。
図2(a)において、差動遅延素子1はNチャネル型のMOSトランジスタN1、N2及びN3と、Pチャネル型のMOSトランジスタP1,P2,P3,P4と、クロスカップル回路20とから構成されている。
【0022】
MOSトランジスタP1は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP2と並列に接続され、ソースが電源(VDD)の配線に接続され、ドレインが差動出力CTO1(iあるいはj)に接続されている。
MOSトランジスタP2は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが差動出力CTO1に接続されている。
上記MOSトランジスタP1及びMOSトランジスタP2により、差動トランジスタであるMOSトランジスタN1の負荷が形成されている。
【0023】
MOSトランジスタP4は、MOSトランジスタP1と同一のトランジスタサイズであり、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP3と並列に接続され、ソースが電源の配線に接続され、ドレインが差動出力CBO1に接続されている。
MOSトランジスタP3は、MOSトランジスタP2と同一のトランジスタサイズであり、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが差動出力CBO1に接続されている。
上記MOSトランジスタP3及びMOSトランジスタP4により、差動トランジスタであるMOSトランジスタN2の負荷が形成されている。
【0024】
MOSトランジスタN1は、ドレインが差動出力CTO1へ接続され、ゲートが差動入力CBI1に接続されている。
MOSトランジスタN2は、MOSトランジスタN1と同一のトランジスタサイズであり、ドレインが差動出力CBO1へ接続され、ゲートが差動入力CTI1に接続されている。
MOSトランジスタN3は、ソースが接地されており、ゲートにバイアス電圧NBIASが印加され、ドレインがMOSトランジスタN1及びN2のソースに接続されている。
【0025】
クロスカップル回路20は、Pチャネル型のMOSトランジスタP5,P6,P7,P8から構成されている。
MOSトランジスタP5は、ソースが電源の配線に接続され、差動遅延素子1の差動出力対の一方である差動出力CBO1にゲートが接続されている。
MOSトランジスタP6は、ソースがMOSトランジスタP5のドレインに接続され、ゲートに検出信号ALBが印加され、差動遅延素子1の差動出力対の他方である差動出力CTO1にドレインが接続されている。
MOSトランジスタP7は、MOSトランジスタP5と同一のトランジスタサイズであり、ソースが電源の配線に接続され、差動遅延素子1の差動出力対の他方である差動出力CTO1にゲートが接続されている。
MOSトランジスタP8は、MOSトランジスタP6と同一のトランジスタサイズであり、ソースがMOSトランジスタP7のドレインに接続され、ゲートに検出信号ALBが印加され、差動遅延素子1の差動出力対の一方である差動出力CBO1にドレインが接続されている。
【0026】
次に、図3を参照して本発明の特徴的な構成である位相検出部10の構成を説明する。図3は図1における位相検出部10の詳細な構成例を示す概念図である。
位相検出部10は、予め検出対象として設定された差動遅延素子の差動出力対の差動信号の位相差を検出する機能を有し、検出回路21(差動素子)と、リファレンス電圧生成回路22と、Vlow生成回路23と、コンパレータ24と、タイマ回路25とを有している。
検出回路21は、差動出力対の差動信号の位相差による電圧を生成し、検出結果を差動電圧として上記コンパレータ24の非反転入力端子に出力する。
【0027】
リファレンス電圧生成回路22は、上記差動電圧と比較するための閾値電圧、すなわち異常動作を検出する電圧に設定されたリファレンス電圧を生成し、コンパレータ24の反転入力端子へ出力する。
Vlow生成回路23は、リファレンス電圧生成回路22が閾値電圧を生成するために用いる、差動信号の振幅における最低電圧Vlowを生成する。
コンパレータ24は、非反転入力端子に入力される差動電圧と、反転入力端子に入力される閾値電圧とを比較し、差動出力対における差動信号の位相差を検出する。本実施形態においては、差動電圧が閾値電圧を超えた場合、「問題点1」の誤発振状態に陥ったと判定することとする。
【0028】
以下に、位相検出部10の各回路の構成を詳細を説明する。
検出回路21は、Nチャネル型のMOSトランジスタN11、N12及びN13と、Pチャネル型のMOSトランジスタP11,P12,P13,P14とからなり、図2(a)の差動遅延素子と同様な構成(対応する回路構成にて同様な位置に配置されたトランジスタのトランジスタサイズを含めて)であり、異なる点はクロスカップル回路20がなく、差動出力が接続点NDETにより短絡されていることである。
MOSトランジスタP11は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP12と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NDETに接続されている。
MOSトランジスタP12は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NDETに接続されている。
上記MOSトランジスタP11及びMOSトランジスタP12により、差動トランジスタであるMOSトランジスタN11の負荷が形成されている。
【0029】
MOSトランジスタP14は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP13と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NDETに接続されている。
MOSトランジスタP13は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NDETに接続されている。
上記MOSトランジスタP13及びMOSトランジスタP14により、差動トランジスタであるMOSトランジスタN12の負荷が形成されている。
【0030】
MOSトランジスタN11は、ドレインが接続点NDETへ接続され、ゲートが差動入力CBI0に接続されている。
MOSトランジスタN12は、ドレインが接続点NDETへ接続され、ゲートが差動入力CTI0に接続されている。
MOSトランジスタN13は、ソースが接地されており、ゲートにバイアス電圧NBIASが印加され、ドレインがMOSトランジスタN11及びN12のソースに接続されている。
【0031】
上述した構成により、本実施形態においては、差動入力CBI0に差動信号CB8が、また差動入力CTI0に差動信号CT8が入力される構成となっているため、誤発振状態と正常発振状態とにおける差動電圧が異なる。
すなわち、誤発振状態の際、差動信号CB8及び差動信号CT8の位相が同一状態に近づくほど、接続点NDETの電圧、すなわち差動電圧が高くなり、通常動作の際、差動信号CB8及び差動信号CT8の位相が180°ずれた状態に近づくほど差動電圧が低くなる。ここで、図1のVCOが誤発振状態となると、差動信号CT8及びCB8が同位相での発振となり、検出回路21における差動電圧は、差動遅延素子1の差動出力対から出力される差動信号CT1及びCB1と同様の振幅にて発振することとなる。
【0032】
リファレンス電圧生成回路22は、Nチャネル型のMOSトランジスタN21、N22及びN23と、Pチャネル型のMOSトランジスタP21,P22,P23,P24とからなり、図2(a)の差動遅延素子と同様な構成(対応する回路構成にて同様な位置に配置されたトランジスタのトランジスタサイズを含めて)であり、異なる点はクロスカップル回路20がなく、差動出力が接続点NREFにより短絡されていることである。
MOSトランジスタP21は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP22と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NREFに接続されている。
MOSトランジスタP22は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NREFに接続されている。
上記MOSトランジスタP21及びMOSトランジスタP22により、差動トランジスタであるMOSトランジスタN21の負荷が形成されている。
【0033】
MOSトランジスタP24は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP23と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NREFに接続されている。
MOSトランジスタP23は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NREFに接続されている。
上記MOSトランジスタP23及びMOSトランジスタP24により、差動トランジスタであるMOSトランジスタN22の負荷が形成されている。
【0034】
MOSトランジスタN21は、ドレインが接続点NREFへ接続され、ゲートに電源電圧VDDが印加されている。
MOSトランジスタN22は、ドレインが接続点NREFへ接続され、ゲートに対してVlow生成回路23の出力する最低電圧Vlow印加されている(接続点N0に接続されている)。
MOSトランジスタN23は、ソースが接地されており、ゲートにバイアス電圧NBIASが印加され、ドレインがMOSトランジスタN21及びN22のソースに接続されている。
【0035】
上述した構成により、リファレンス電圧生成回路22は、検出回路21に対して、負荷の値が同一であるが、MOSトランジスタN22のゲートに対してVlowが印加されているため、MOSトランジスタN23に流れる電流がMOSトランジスタN13の1/2にスケーリングされている。ここで、リファレンス電圧生成回路22に流れる電流がスケーリングされていなければ、接続点NREFの電圧はVDDとVlowとの中間電圧「VDD−(VDD−Vlow)/2」となる。本実施形態においては、MOSトランジスタN23に流れる電流がMOSトランジスタN13の1/2にスケーリングされているので、接続点NREFの電圧、すなわち閾値電圧が「VDD−(VDD−Vlow)/4」とされ、正常発振時に検出回路21から出力される差動電圧「VDD−(VDD−Vlow)/2」に対して、「(VDD−Vlow)/4」の電圧をマージンとして持たせている。しかしながら、誤動作を起こさないマージンを有すれば、この「VDD−(VDD−Vlow)/4」以外の電圧を閾値電圧としてもよい。すなわち、上記マージンは、差動出力対における差動信号間の許容される位相差により、スケーリング比(電流比)を、最適値となるように設定するようにしても良い。
【0036】
Vlow生成回路23は、Nチャネル型のMOSトランジスタN31及びN33と、Pチャネル型のMOSトランジスタP31,P32とからなり、図2(a)の差動遅延素子の片側の負荷及び差動トランジスタの組み合わせと同様な構成(対応する回路構成にて同様な位置に配置されたトランジスタのトランジスタサイズを含めて)である。
MOSトランジスタP32は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP31と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点N0に接続されている。
MOSトランジスタP31は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点N0に接続されている。
上記MOSトランジスタP31及びMOSトランジスタP32により、差動トランジスタであるMOSトランジスタN31の負荷が形成されている。
【0037】
MOSトランジスタN31は、ドレインが接続点N0へ接続され、ゲートに電源電圧VDDが印加されている。
MOSトランジスタN33は、ソースが接地されており、ゲートにバイアス電圧NBIASが印加され、ドレインがMOSトランジスタN31のソースに接続されている。
上述した構成により、負荷が1/2であり、MOSトランジスタN31のゲートに対し、差動信号の振幅における最大電圧、すなわちVDDが入力された場合と同様に、VDDが印加されているため、Vlow生成回路23は、接続点N0に対して最低電圧Vlow(最大電圧)を出力することとなる。
【0038】
タイマ回路25は、「L」レベルから「H」レベルに遷移する立ち上がりエッジが入力端子に入力されると、出力端子の電圧を「H」レベルから「L」レベルに遷移し、入力端子に「H」レベルから「L」レベルに遷移する立ち下がりエッジが入力されると、このエッジをトリガとして予め設定している設定時間Tの間、出力端子の電圧を「L」レベル状態に維持する。また、上記設定時間内に、新たな立ち上がりエッジが入力されると、その時点にてカウントをリセットし、新たに時間のカウントを開始する。
すなわち、タイマ回路25は、入力端子に立ち上がりエッジが入力されると、出力端子の電圧を「H」レベルから「L」レベルに変化させ、その後に入力端子に立ち下がりエッジが入力されると、時間のカウントを開始し、カウントされた時間が設定時間となると、出力端子の電圧を「L」レベルから「H」レベルに変化させる。
【0039】
次に、図3及び図4を参照して、第1の実施形態におけるVCOの動作について説明する。図4は第1の実施形態におけるVCOの動作例を示す波形図である。
以下の説明において、本実施形態のVCOが時刻t0において、誤発振状態に陥ったとする。このため、VCOは誤発振状態における周波数にて発振している。
時刻t1において、コンパレータ24は、誤発振状態となった最初の周期での差動電圧のピーク(振幅の最大電圧)が閾値電圧を超えたことを検出し、「H」レベルのパルスをタイマ回路25に対して出力する。
【0040】
これにより、タイマ回路25は、立ち上がりエッジに同期して、検出信号ALBを「H」レベルから「L」レベルに遷移させる。
検出信号ALBが「L」レベルとなり、MOSトランジスタP6及びP8がオン状態となることにより、クロスカップル回路20は活性化される。これにより、各差動遅延素子における差動出力対CTO(1〜8),CBO(1〜8)との双方に対し、ポジティブフィードバックがかかることとなる。
この結果、差動出力CTO(1〜8)と差動出力CTO(1〜8)とにおいて、VDDにて安定していた差動信号CT(1〜8)と差動信号CT(1〜8)とが不安定な状態となり、準安定状態の同位相から徐々に位相差を有する状態へと変化する。
【0041】
そして、時刻t2において、タイマ回路25は立ち下がりのエッジが入力されることにより、時間のカウントを開始する。
【0042】
時刻t3において、VCOは準安定状態から完全に脱してはおらず、差動出力CTO1(及び2〜8)と差動出力CBO1(及び2〜8)とを同様の位相として発振している。
このため、コンパレータ24は、次の周期の差動信号のピークが閾値電圧を超えたことを検出し、「H」レベルのパルスをタイマ回路25に対して出力する。
タイマ回路25は、新たな「H」レベルパルスの立ち上がりエッジにより、カウントした時間をリセットし、新たなカウントを開始するため、検出信号ALBを「L」レベル状態にて継続して出力する。
【0043】
時刻t4において、差動出力CTOと差動出力CBOとにおいて、同位相の差動信号CTと差動信号CBとが不安定な状態となり、準安定状態の同位相から徐々に位相差を有する状態へと変化するため、誤発振状態における発振周波数に変化が生じ始める。
しかしながら、時刻t4と同様に、VCOは準安定状態から完全に脱してはおらず、各差動遅延素子において差動出力CTOと差動出力CBOとを同様の位相として発振している。
このため、コンパレータ24は、次の周期の差動信号のピークが閾値電圧を超えたことを検出し、「H」レベルのパルスをタイマ回路25に対して出力する。
【0044】
時刻t5において、準安定状態の同位相からほぼ位相差を有する状態へと変化するが、タイマ回路25は、新たに立ち下がりエッジが入力されることにより、時間のカウント結果をリセットし、新たに時間のカウントを開始するため、依然として検出信号ALBを「L」レベルにて出力する。
時刻t6において、VCOは正常な発振状態に遷移する。
時刻t7において、タイマ回路25は、カウント結果が設定時間Tを超えたため、検出信号ALBを「L」レベルから「H」レベルへと遷移させる。
これにより、クロスカップル回路20は、MOSトランジスタP6及びP8がオフ状態となり、活性状態から不活性状態に遷移する。
【0045】
すなわち、上記遅延時間により、コンパレータ24にて位相差の検出ができなくなった後、十分に正常状態に戻すまで、クロスカップル回路20を活性化して、差動遅延素子の差動出力対の不安定状態をポジティブフィードバックして、異なる位相(すなわち180゜異なる位相)に遷移させることとなる。
上述した動作により、本実施形態によるVCOによれば、差動遅延素子の差動出力対から出力される差動信号の位相が同様となる誤発振状態となると、クロスカップル回路20を活性化し、差動遅延素子の差動出力対の不安定状態をポジティブフィードバックすることで、正常発振状態に戻すことができる。
【0046】
なお、本実施形態においては、説明の便宜上、閾値電圧を「VDD−(VDD−Vlow)/4」として説明したが、上述したように電流のスケーリング比を1/2から、実験による測定によって最適値に設定することができる。
また、正常発振状態での動作において、検出回路21の接続点NDETに発生するグリッジなどにより、コンパレータ24からノイズが出力され、タイマ回路25が誤動作することで、クロスカップル回路20が動作することを防止するため、コンパレータ24の出力端子と、ラッチ26のセット端子Sとの間にローパスフィルタを介挿する構成としても良い。
【0047】
また、検出信号ALBが「L」レベルと「H」レベルとの状態において、クロスカップル回路20が活性化あるいは非活性化された状態となるため、それぞれ差動遅延素子の遅延時間が変化し、差動信号の伝搬時間が異なることとなる。
したがって、クロスカップル回路20が非活性化されるとき、伝搬時間が急激に変動してロックした周波数からはずれることを防止するため、検出信号ALBを「L」レベルから「H」レベルに遷移させる場合、傾きを持たせて徐々に遷移させる構成とすることが有効である。
【0048】
<第2の実施形態>
次に、本発明の第2の実施形態による差動リングオシレータ型の電圧制御発振振回路(以下、VCO)を図面を参照して説明する。図5はこの第2の実施形態による差動リングオシレータの構成を示す概念図であるが、第1の実施形態と同様な構成の差動遅延素子1,2,3,4,5,6,7,8が縦列接続されている。
第2の実施形態は、第1の実施形態における位相検出部10に換え、図5及び図6に示す位相検出部50が設けられている点が、第1の実施形態と異なる。以下、この異なる位相検出部50の構成について、図6を用いて説明する。
【0049】
図6の位相検出部50において、リファレンス電圧生成回路22及びVlow生成回路23は第1の実施形態における同一の符号と同様の構成である。
また、検出回路41及び検出回路51も、第1の実施形態の検出回路21と同様な構成であり、各対応する位置に配置されたMOSトランジスタのトランジスタサイズも同様である。
検出回路41は、差動信号CT4及びCT8、すなわち偶数番目の差動遅延素子の差動信号の位相差による電圧を生成し、検出結果を差動電圧D1として上記コンパレータ24の非反転入力端子に出力する。
検出回路51は、差動信号CT1及びCT5、すなわち奇数番目の差動遅延素子の差動信号の位相差による電圧を生成し、検出結果を差動電圧D2として上記コンパレータ24の非反転入力端子に出力する。
【0050】
ここで、差動出力対において、偶数番目の差動遅延素子における差動出力対CTOi,CBOi(iは偶数)が全てVDDとなって準安定状態に陥った場合、奇数番目の差動遅延素子における差動出力対CTOj,CBOj(jは奇数)はVlow(低電圧レベル)となり、一方、偶数番目の差動遅延素子における差動出力対CTOi,CBOi(iは偶数)が全てVlowとなって準安定状態に陥った場合、奇数番目の差動遅延素子における差動出力対CTOj,CBOj(jは奇数)はVDDとなる。検出回路41及び51に対して、差動出力CTOまたはCBOのいずれからの差動信号を与えても良いが、本実施形態においては、一例として差動出力CTOを用いている。
【0051】
以下に、検出回路41及び検出回路51の各回路の構成を詳細を説明する。
検出回路41は、Nチャネル型のMOSトランジスタN41、N42及びN43と、Pチャネル型のMOSトランジスタP41,P42,P43,P44とからなり、図2(a)の差動遅延素子と同様な構成(対応する回路構成にて同様な位置に配置されたトランジスタのトランジスタサイズを含めて)であり、異なる点はクロスカップル回路20がなく、差動出力が接続点NDET2により短絡されていることである。
MOSトランジスタP41は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP42と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NDET2に接続されている。
MOSトランジスタP42は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NDET2に接続されている。
上記MOSトランジスタP41及びMOSトランジスタP42により、差動トランジスタであるMOSトランジスタN41の負荷が形成されている。
【0052】
MOSトランジスタP44は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP43と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NDET2に接続されている。
MOSトランジスタP43は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NDET2に接続されている。
上記MOSトランジスタP43及びMOSトランジスタP44により、差動トランジスタであるMOSトランジスタN42の負荷が形成されている。
【0053】
MOSトランジスタN41は、ドレインが接続点NDET2へ接続され、ゲートが差動入力CBI01に接続されている。
MOSトランジスタN42は、ドレインが接続点NDET2へ接続され、ゲートが差動入力CTI01に接続されている。
MOSトランジスタN43は、ソースが接地されており、ゲートにバイアス電圧NBIASが印加され、ドレインがMOSトランジスタN41及びN42のソースに接続されている。
【0054】
検出回路51は、Nチャネル型のMOSトランジスタN51、N52及びN53と、Pチャネル型のMOSトランジスタP51,P52,P53,P54とからなり、図2(a)の差動遅延素子と同様な構成(対応する回路構成にて同様な位置に配置されたトランジスタのトランジスタサイズを含めて)であり、異なる点はクロスカップル回路20がなく、差動出力が接続点NDET2により短絡されていることである。
MOSトランジスタP51は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP52と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NDET3に接続されている。
MOSトランジスタP52は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NDET3に接続されている。
上記MOSトランジスタP51及びMOSトランジスタP52により、差動トランジスタであるMOSトランジスタN51の負荷が形成されている。
【0055】
MOSトランジスタP54は、ゲートがドレインに接続されたダイオード接続となっており、MOSトランジスタP53と並列に接続され、ソースが電源の配線に接続され、ドレインが接続点NDET3に接続されている。
MOSトランジスタP53は、ゲートにバイアス電圧PBIASが印加されており、ソースが電源の配線に接続され、ドレインが接続点NDET3に接続されている。
上記MOSトランジスタP53及びMOSトランジスタP54により、差動トランジスタであるMOSトランジスタN52の負荷が形成されている。
【0056】
MOSトランジスタN51は、ドレインが接続点NDET3へ接続され、ゲートが差動入力CBI02に接続されている。
MOSトランジスタN52は、ドレインが接続点NDET3へ接続され、ゲートが差動入力CTI02に接続されている。
MOSトランジスタN53は、ソースが接地されており、ゲートにバイアス電圧NBIASが印加され、ドレインがMOSトランジスタN51及びN52のソースに接続されている。
【0057】
上述した構成により、本実施形態の検出回路41においては、差動入力CBI01に差動信号CT4が、また差動入力CTI01に差動信号CT8が入力される構成となっているため、準安定状態となった際、偶数番の差動出力がVlowにて固定された場合、接続点NDET2の電圧がVDDとなり、偶数番目の差動出力が「H」レベルで固定された場合、接続点NDET2の電圧はVlowとなる。
また、本実施形態の検出回路51においては、差動入力CBI02に差動信号CT5が、また差動入力CTI02に差動信号CT1が入力される構成となっているため、準安定状態となった際、奇数番の差動出力がVlowにて固定された場合、接続点NDET3の電圧がVDDとなり、奇数番目の差動出力がVDDで固定された場合、接続点NDET3の電圧はVlowとなる。
これにより、検出回路41および51により、奇数番目及び偶数番目の差動遅延素子がいずれの電圧状態にて準安定状態となったとしても、検出することが可能となる。
【0058】
コンパレータ44は、反転入力端子にリファレンス電圧生成回路22からの閾値電圧が入力されており、非反転入力端子が抵抗43を介して接続点NDET2に接続されている。
また、コンパレータ44の非反転入力端子と接地点との間にコンデンサ42が介挿されている。すなわち、正常発振時に接続点NDET2に発生するグリッジなどのノイズが非反転入力端子に入力することを防止するため、上記抵抗43とコンデンサ42とにより、ローパスフィルタが形成されている。
また、コンパレータ44は、非反転入力端子に入力される差動電圧D1と、反転入力端子に入力される閾値電圧とを比較し、差動電圧D1が閾値電圧を超えると、「H」レベルの信号DH1を出力する。
【0059】
コンパレータ54は、反転入力端子にリファレンス電圧生成回路22からの閾値電圧が入力されており、非反転入力端子が抵抗53を介して接続点NDET3に接続されている。
また、コンパレータ54の非反転入力端子と接地点との間にコンデンサ52が介挿されている。すなわち、正常発振時に接続点NDET3に発生するグリッジなどのノイズが非反転入力端子に入力することを防止するため、上記抵抗53とコンデンサ52とにより、ローパスフィルタが形成されている。
また、コンパレータ54は、非反転入力端子に入力される差動電圧D2と、反転入力端子に入力される閾値電圧とを比較し、差動電圧D2が閾値電圧を超えると、「H」レベルの信号DH2を出力する。
【0060】
ノア回路30は、いずれの入力も「L」レベルの状態から、「H」レベルの信号DH1または信号DH2のいずれかが入力されると出力端子の電圧を、「L」レベルから「H」レベルとする。
タイマ回路25は、ノア回路30から入力される立ち上がりエッジをトリガとして、タイマ動作を開始する。
【0061】
次に、図5,図6及び図7を参照して、第2の実施形態におけるVCOの動作について説明する。図7は第2の実施形態におけるVCOの動作例を示す波形図である。
以下の説明において、本実施形態のVCOが時刻t10において、準安定状態に陥ったとする。このため、VCOは準安定状態となったため、発振動作は行っていない。
この時刻t10において、例えば、発振信号CT8及びCT4がともにVlowとなると、差動電圧D1がVDDになり、発振信号CT1及びCT5がともにVDDとなると、差動電圧D2がVlowとなる。
【0062】
時刻t11において、ローパスフィルタにおけるコンデンサ42が充電され、コンパレータ44の非反転入力端子にVDDが入力される。
これにより、コンパレータ24は、反転入力端子に入力されている閾値電圧を、非反転入力端子に入力されている差動信号D1が超えたことを検知し、出力端子の電圧を「L」レベルから「H」レベルに変化させる。
ここで、オア回路30は、一方の入力端子に「H」レベルの信号(信号HD1)が入力されるため、出力端子の電圧を「L」レベルから「H」レベルに変化させる。
【0063】
この結果、タイマ回路25は、入力端子に立ち上がりエッジが入力されることにより、これに同期して出力端子の電圧、すなわち検出信号ALBを「H」レベルから「L」レベルに変化させる。
検出信号ALBが「L」レベルとなり、MOSトランジスタP6及びP8がオン状態となることにより、クロスカップル回路20は活性化される。これにより、各差動遅延素子における差動出力対CTO(1〜8),CBO(1〜8)との双方に対し、ポジティブフィードバックがかかることとなる。
この結果、差動出力CTO(1〜8)と差動出力CTO(1〜8)とにおいて、VDDにて安定していた差動信号CT(1〜8)と差動信号CT(1〜8)とが不安定な状態となり、準安定状態の同位相から徐々に位相差を有する状態へと変化する。すなわち、CTi及びCBiと、CTj及びCBjとが各々逆位相となり、信号が順次伝搬する状態となる。
【0064】
そして、 時刻t12において、VCOは正常な発振状態に遷移する。この状態においては、接続端子NDET2の差動電圧D1が同じ周期にて中間の位相で振幅するため、コンパレータ44の非反転入力端子の電圧は、抵抗43及びコンデンサ42のローパスフィルタにより、「VDD−(VDD−Vlow)/2」にてほぼ一定となり、閾値電圧「VDD−(VDD−Vlow)/4」より低下する。この結果、コンパレータ24は、差動電圧D1が閾値電圧以下となると、出力端子の信号DH1を「H」レベルから「L」レベルに変化させる。
そして、ノア回路30は、2入力端子の双方に「L」レベルの信号が入力されるため、出力を「H」レベルから「L」レベルに遷移させる。
これにより、タイマ回路25は、入力端子に立ち下がりエッジが入力されることにより、時間のカウントを開始する。
【0065】
時刻t13において、タイマ回路25は、カウント結果が設定時間を超えたため、検出信号ALBを「L」レベルから「H」レベルへと遷移させる。
これにより、クロスカップル回路20は、MOSトランジスタP6及びP8がオフ状態となり、活性状態から不活性状態に遷移する
【0066】
上述した第2の実施形態と第1の実施形態とにおける位相検出部10及び50の双方を、VCOに対して設けることにより、すなわち、コンパレータ25,41,51の出力を、3入力のオア回路の入力端子にそれぞれ接続し、出力端子をタイマ回路25の入力端子に接続することにより、より安定動作を行うVCOを容易に実現することができる。
【図面の簡単な説明】
【0067】
【図1】本発明の第1の実施形態によるVCOの構成例を示す概念図である。
【図2】図1における差動遅延素子の回路構成例を示す概念図である。
【図3】図1における位相検出部10の回路構成例を示す概念図である。
【図4】図1のVCOの動作例を示す波形図である。
【図5】本発明の第2の実施形態によるVCOの構成例を示す概念図である。
【図6】図5における位相検出部50の回路構成例を示す概念図である。
【図7】図5のVCOの動作例を示す波形図である。
【図8】従来の差動遅延素子の回路構成を示す概念図である。
【図9】図8の差動遅延素子を用いて形成したVCOの構成を示す概念図である。
【図10】VCOの正常な発振状態の動作を示す波形図である。
【図11】従来例のVCOにおける誤発振状態(問題1)の動作を示す波形図である。
【図12】従来例のVCOにおける準安定状態(問題2)の動作を示す波形図である。
【符号の説明】
【0068】
1,2,3,4,5,6,7,8…差動遅延素子
24,44,54…コンパレータ
25…タイマ回路
21,41,51…検出回路
22…リファレンス電圧生成回路
23…Vlow生成回路
42,52…コンデンサ
43,53…抵抗
P1,P2,P3,P4,P5,P6,P7,P8,P11,P12,P13,P14,P21,P22,P23,P24,P31,P32,P41,P42,P43,P44,P51,P52,P53,P54…MOSトランジスタ(Pチャネル型)
N1,N2,N3,N11,N12,N13,N21,N22,N23,N31,N33,N41,N42,N43,N51,N52,N53…MOSトランジスタ(Nチャネル型)
【特許請求の範囲】
【請求項1】
互いに逆相の差動のクロック信号が入力される差動遅延素子を縦続接続し、バイアス電圧によって前記差動遅延素子に流れる電流の量を制御することで、該差動のクロック信号の遅延量を制御する差動リングオシレータ型の電圧制御発振回路であり、
いずれかの前記差動遅延素子の差動出力の出力電圧と、異常動作を検出する電圧に設定されたリファレンス電圧とを比較することにより異常発振を検出して検出信号を出力する位相検出部と、
前記差動遅延素子毎に設けられ、前記検出信号が入力されると、前記差動出力対間の電位差を増幅するクロスカップル回路と
を有していることを特徴とする電圧制御発振回路。
【請求項2】
前記位相検出部が前記差動遅延素子と同様な構成であり、かつ差動出力対が短絡された差動素子を有し、該差動素子の差動入力対に、いずれかの前記差動遅延素子の差動出力対各々が入力されており、
前記短絡された点の電圧とリファレンス電圧とを比較するコンパレータと、
コンパレータの出力するパルスをトリガとして、設定された期間、前記検出信号を出力するタイマ回路と
を有していることを特徴とする請求項1記載の電圧制御発振回路。
【請求項3】
前記検出部が前記差動遅延素子と同様な構成であり、かつ差動出力対が短絡された差動素子を2つ有し、一の差動素子の差動入力対に対し、偶数番に相当する2つの差動遅延素子の差動出力の一方が各々入力され、他の差動素子の差動入力対に対し、奇数番に相当する2つの差動遅延素子の差動出力対の一方が各々入力されており、
各差動素子の短絡点の電圧とリファレンス電圧とを比較するコンパレータと、
コンパレータの出力するパルスをトリガとして、設定された期間、前記検出信号を出力するタイマ回路と
を有していることを特徴とする請求項1記載の電圧制御発振回路。
【請求項4】
前記差動遅延素子と同様な構成であり、かつ差動出力対が短絡された差動素子を有し、差動入力対において一方の差動入力が電源に接続され、他方の差動入力が出力電圧の最低電圧に接続され、電源電圧から前記最低電圧を引いた値に1/2を乗じた電圧を、電源電圧から減算して前記リファレンス電圧として出力するリファレンス電圧生成回路を有することを特徴とする請求項2または請求項3に記載の電圧制御発振回路。
【請求項5】
前記差動遅延素子が、
ドレインが第1の負荷を介して電源に接続され、ゲートに差動出力対のいずれかが接続された第1のNMOSトランジスタと、
ドレインが第2の負荷を介して電源に接続され、ゲートに差動出力対のいずれかが接続された第2のNMOSトランジスタと、
ソースが接地されており、ドレインが前記第1及び第2のMOSトランジスタのソースに接続され、ゲートに第1のバイアス電圧が印加された第3のNMOSトランジスタと
から構成されていることを特徴とする請求項1から請求項4のいずれかに記載の電圧制御発振回路。
【請求項6】
前記第1及び第2の負荷各々が、
ダイオード接続された第1のPMOSトランジスタと、ゲートに第2のバイアス電圧が印加された第2のPMOSトランジスタとが並列接続して形成されていることを特徴とする請求項5に記載の電圧制御発振回路。
【請求項7】
前記クロスカップル回路が
ドレインが前記差動出力対の一方に接続され、ゲートに前記検出信号が印加された第3のPMOSトランジスタと、
ドレインが前記差動出力対の他方に接続され、ゲートに前記検出信号が印加された第4のPMOSトランジスタと、
ソースが電源に接続され、ゲートが前記差動出力対の他方に接続され、ドレインが前記第3のPMOSトランジスタのソースに接続された第5のPMOSトランジスタと、
ソースが電源に接続され、ゲートが前記差動出力対の一方に接続され、ドレインが前記第4のPMOSトランジスタのソースに接続された第6のPMOSトランジスタと
を有することを特徴とする請求項5または請求項6に記載の電圧制御発振回路。
【請求項1】
互いに逆相の差動のクロック信号が入力される差動遅延素子を縦続接続し、バイアス電圧によって前記差動遅延素子に流れる電流の量を制御することで、該差動のクロック信号の遅延量を制御する差動リングオシレータ型の電圧制御発振回路であり、
いずれかの前記差動遅延素子の差動出力の出力電圧と、異常動作を検出する電圧に設定されたリファレンス電圧とを比較することにより異常発振を検出して検出信号を出力する位相検出部と、
前記差動遅延素子毎に設けられ、前記検出信号が入力されると、前記差動出力対間の電位差を増幅するクロスカップル回路と
を有していることを特徴とする電圧制御発振回路。
【請求項2】
前記位相検出部が前記差動遅延素子と同様な構成であり、かつ差動出力対が短絡された差動素子を有し、該差動素子の差動入力対に、いずれかの前記差動遅延素子の差動出力対各々が入力されており、
前記短絡された点の電圧とリファレンス電圧とを比較するコンパレータと、
コンパレータの出力するパルスをトリガとして、設定された期間、前記検出信号を出力するタイマ回路と
を有していることを特徴とする請求項1記載の電圧制御発振回路。
【請求項3】
前記検出部が前記差動遅延素子と同様な構成であり、かつ差動出力対が短絡された差動素子を2つ有し、一の差動素子の差動入力対に対し、偶数番に相当する2つの差動遅延素子の差動出力の一方が各々入力され、他の差動素子の差動入力対に対し、奇数番に相当する2つの差動遅延素子の差動出力対の一方が各々入力されており、
各差動素子の短絡点の電圧とリファレンス電圧とを比較するコンパレータと、
コンパレータの出力するパルスをトリガとして、設定された期間、前記検出信号を出力するタイマ回路と
を有していることを特徴とする請求項1記載の電圧制御発振回路。
【請求項4】
前記差動遅延素子と同様な構成であり、かつ差動出力対が短絡された差動素子を有し、差動入力対において一方の差動入力が電源に接続され、他方の差動入力が出力電圧の最低電圧に接続され、電源電圧から前記最低電圧を引いた値に1/2を乗じた電圧を、電源電圧から減算して前記リファレンス電圧として出力するリファレンス電圧生成回路を有することを特徴とする請求項2または請求項3に記載の電圧制御発振回路。
【請求項5】
前記差動遅延素子が、
ドレインが第1の負荷を介して電源に接続され、ゲートに差動出力対のいずれかが接続された第1のNMOSトランジスタと、
ドレインが第2の負荷を介して電源に接続され、ゲートに差動出力対のいずれかが接続された第2のNMOSトランジスタと、
ソースが接地されており、ドレインが前記第1及び第2のMOSトランジスタのソースに接続され、ゲートに第1のバイアス電圧が印加された第3のNMOSトランジスタと
から構成されていることを特徴とする請求項1から請求項4のいずれかに記載の電圧制御発振回路。
【請求項6】
前記第1及び第2の負荷各々が、
ダイオード接続された第1のPMOSトランジスタと、ゲートに第2のバイアス電圧が印加された第2のPMOSトランジスタとが並列接続して形成されていることを特徴とする請求項5に記載の電圧制御発振回路。
【請求項7】
前記クロスカップル回路が
ドレインが前記差動出力対の一方に接続され、ゲートに前記検出信号が印加された第3のPMOSトランジスタと、
ドレインが前記差動出力対の他方に接続され、ゲートに前記検出信号が印加された第4のPMOSトランジスタと、
ソースが電源に接続され、ゲートが前記差動出力対の他方に接続され、ドレインが前記第3のPMOSトランジスタのソースに接続された第5のPMOSトランジスタと、
ソースが電源に接続され、ゲートが前記差動出力対の一方に接続され、ドレインが前記第4のPMOSトランジスタのソースに接続された第6のPMOSトランジスタと
を有することを特徴とする請求項5または請求項6に記載の電圧制御発振回路。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2008−205779(P2008−205779A)
【公開日】平成20年9月4日(2008.9.4)
【国際特許分類】
【出願番号】特願2007−39025(P2007−39025)
【出願日】平成19年2月20日(2007.2.20)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成20年9月4日(2008.9.4)
【国際特許分類】
【出願日】平成19年2月20日(2007.2.20)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]