電子部品
【課題】気密性の高い封止が可能で、かつ小型化が可能な電子部品を提供すること。
【解決手段】本発明は、絶縁性基板１０と、絶縁性基板１０上にフリップチップ実装されたデバイスチップ２０と、パターン３２の上面とデバイスチップ２０の下面との間に隙間を有するようにデバイスチップ２０の側面に沿って絶縁性基板１０上に設けられたパターン３２と、パターン３２の上面とデバイスチップ２０の下面との間の隙間に埋め込まれ、かつ絶縁性基板１０の上面とデバイスチップ２０の下面との間に空隙２６が形成されるように、デバイスチップ２０およびパターン３２の側面を覆うＳＯＧ酸化膜３０と、を具備する電子部品である。
【解決手段】本発明は、絶縁性基板１０と、絶縁性基板１０上にフリップチップ実装されたデバイスチップ２０と、パターン３２の上面とデバイスチップ２０の下面との間に隙間を有するようにデバイスチップ２０の側面に沿って絶縁性基板１０上に設けられたパターン３２と、パターン３２の上面とデバイスチップ２０の下面との間の隙間に埋め込まれ、かつ絶縁性基板１０の上面とデバイスチップ２０の下面との間に空隙２６が形成されるように、デバイスチップ２０およびパターン３２の側面を覆うＳＯＧ酸化膜３０と、を具備する電子部品である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品に関し、特に絶縁性基板上にデバイスチップがフリップチップ実装された電子部品に関する。
【背景技術】
【０００２】
ＳＡＷ（Surface Acoustic Wave）フィルタやＦＢＡＲ（Film Bulk Acoustic Resonator）フィルタ等の動作領域が振動するデバイスチップは、振動が抑制されないように実装される。このため、デバイスチップ表面の動作領域には空隙が接するようにパッケージに実装される。
【０００３】
図１は特許文献１および２に記載された電子部品を説明するための図である。図１を参照に、キャビティ７８を有するパッケージ基板７０の底面には配線パターン１２、内部配線１４および外部接続端子１６が設けられている。デバイスチップ２０は配線パターン１２にバンプ２８を用いフリップチップ実装されている。パッケージ基板７０は封止用メタル７６と半田７４を用い蓋７２がされる。これにより、デバイスチップ２０は気密封止される。デバイスチップ２０の下面に形成された櫛型電極等の動作領域２２はキャビティ７８により形成された空隙に接している。
【０００４】
図２は、特許文献３に記載された電子部品を説明するための図である。図２を参照に、絶縁性基板１０には配線パターン１２、内部配線１４および外部接続端子１６が設けられている。配線パターン１２にデバイスチップ２０がフリップチップ実装されている。デバイスチップ２０の上面および側面を覆い、デバイスチップ２０の下面が空隙２６に接するように封止樹脂６０が形成されている。
【０００５】
図３は、特許文献４に記載された電子部品を説明するための図である。図２の封止樹脂６０の代わりにＳＯＧ（Spin on Grass）酸化膜６２が形成されている。
【０００６】
図４は、特許文献５に記載された電子部品を説明するための図である。図４を参照に、絶縁性基板１０上には、デバイスチップ２０に沿ってパターン３２が設けられている。
【特許文献１】特開２００１−５３５７７号公報
【特許文献２】特開２００１−１１０９４６号公報
【特許文献３】米国特許７１８３１２４号明細書
【特許文献４】特開平２−１８６６６２号公報
【特許文献５】特開２００５−８６６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
以上のように、動作領域２２が空隙に接するようにデバイスチップ２０を実装した電子部品が多く提供されている。しかしながら、図１に示した特許文献１および２の技術においては、キャビティ７８を有するパッケージ基板７０にデバイスチップ２０を実装するため、電子部品の小型化が難しい。図２に示した特許文献３の技術においては、封止樹脂６０を用いデバイスチップ２０を封止するため、空隙２６の気密性が低いという課題がある。図３に示した特許文献４の技術においては、ＳＯＧ酸化膜６２を用いデバイスチップ２０を封止するため、図２に比べ気密性を高めることができる。しかしながら、ＳＯＧ酸化膜６２は粘度が低いため、デバイスチップ２０を封止する際に、ＳＯＧ酸化膜６２が動作領域２２表面に達するおそれがある。図４に示した特許文献５の技術においては、パターン３２を設けるため、電子部品の小型化が難しい。
【０００８】
本発明は、上記課題を解決するためになされたものであり、気密性の高い封止が可能で、かつ小型化が可能な電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、絶縁性基板と、前記絶縁性基板上にフリップチップ実装されたデバイスチップと、パターンの上面と前記デバイスチップの下面との間に隙間を有するように前記デバイスチップの側面に沿って前記絶縁性基板上に設けられた前記パターンと、前記パターンの上面と前記デバイスチップの下面との間の隙間に埋め込まれ、かつ前記絶縁性基板の上面と前記デバイスチップの下面との間に空隙が形成されるように、前記デバイスチップおよび前記パターンの側面を覆うＳＯＧ酸化膜と、を具備することを特徴とする電子部品である。本発明によれば、気密性の高い封止が可能で、かつ小型化が可能な電子部品を提供することができる。
【００１０】
上記構成において、上視面において、前記パターンと前記デバイスチップとは重なり部分を有する構成とすることができる。この構成によれば、電子部品をより小型化することができる。
【００１１】
上記構成において、前記ＳＯＧ酸化膜を覆う被覆層を具備する構成とすることができる。この構成によれば、ＳＯＧ酸化膜を硬化させる際に空隙中の空気が膨張し、ＳＯＧ酸化膜が破壊されることを抑制することができる。
【００１２】
上記構成において、前記パターンの上面に対向する前記デバイスチップの下面の領域に設けられ、下面が前記ＳＯＧ酸化膜で覆われた金属膜を具備する構成とすることができる。この構成によれば、ＳＯＧ酸化膜が空隙内に流れ込むことをより抑制することができる。
【００１３】
上記構成において、前記デバイスチップの下面に対向する前記絶縁性基板の領域上に、前記デバイスチップの下面と離間して設けられた受動素子を具備する構成とすることができる。受動素子を設けた場合、空隙の高さが大きくなるため、ＳＯＧ酸化膜が空隙に流入しやすくなる。上記構成によれば、ＳＯＧ酸化膜の空隙への流入をより抑制することができる。
【００１４】
上記構成において、前記デバイスチップは、前記絶縁基板上に設けられた嵩上げ部を介しフリップチップ実装されている構成とすることができる。
【００１５】
上記構成において、前記デバイスチップは互いに隣接する複数のデバイスチップを含み、前記複数のデバイスチップの間の前記絶縁性基板上に金属パターンを具備する構成とすることができる。
【００１６】
上記構成において、前記金属パターンは、前記金属パターンの上面と前記複数のデバイスチップの下面との間に隙間を有するように設けられ、前記ＳＯＧ酸化膜は、前記金属パターンの上面と前記複数のデバイスチップの下面との間の隙間に埋め込まれるように設けられている構成とすることができる。この構成によれば、デバイスチップ間の電気的干渉を抑制することができる。
【００１７】
上記構成において、前記金属パターンの上面と前記複数のデバイスチップの下面とは接している構成とすることができる。
【００１８】
上記構成において、前記金属パターンは前記複数のデバイスチップの下面より高く設けられている構成とすることができる。
【００１９】
上記構成において、前記金属パターンは、所定の固定電位に接続されている構成とすることができる。
【００２０】
上記構成において、前記デバイスチップは、ＳＡＷフィルタまたはＦＢＡＲフィルタである構成とすることができる。
【発明の効果】
【００２１】
本発明によれば、気密性の高い封止が可能で、かつ小型化が可能な電子部品を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照に本発明の実施例について説明する。
【実施例１】
【００２３】
図５（ａ）は実施例１に係る電子部品の断面図である。図５（ａ）を参照に、セラミック等からなる絶縁性基板１０の上面には配線パターン１２が設けられている。絶縁性基板１０の下面には外部接続端子１６が設けられている。絶縁性基板１０の内部には配線パターン１２と外部接続端子１６とを接続する内部配線１４が設けられている。下面に動作領域２２を有するデバイスチップ２０が絶縁性基板１０上にフリップチップ実装されている。すなわち、デバイスチップ２０はバンプ２８を介し配線パターン１２と接続される。パターン３２は、上面がデバイスチップ２０の下面との間に隙間を有するように絶縁性基板１０上に設けられている。ＳＯＧ酸化膜３０は、デバイスチップ２０およびパターン３２の側面を覆うように設けられている。さらに、ＳＯＧ酸化膜３０は、パターン３２の上面とデバイスチップ２０の下面との間の隙間に埋め込まれ、かつ絶縁性基板１０の上面とデバイスチップ２０の下面との間に空隙２６が形成されるように形成されている。
【００２４】
図５（ｂ）は実施例１に係る電子部品の上面からデバイスチップ２０およびパターン３２を透視した図である。図５（ｂ）を参照に、パターン３２は、デバイスチップ２０の側面に沿って絶縁性基板１０上に設けられている。実施例１では、パターン３２はデバイスチップ２０の外周縁に沿ってリング状に形成されている。しかしながら、後述する図７（ａ）において、ＳＯＧがデバイスチップ２０の動作領域２２下に流入しない程度であれば、デバイスチップ２０の外周縁のうち一部にはパターン３２が形成されていなくともよい。
【００２５】
図６（ａ）から図７（ｂ）を参照に、実施例１に係る電子部品の製造方法について説明する。図６（ａ）を参照に、セラミッック等からなる絶縁性基板１０は、ＣｕやＡｕ等の金属からなる配線パターン１２、内部配線１４および外部接続端子１６を有している。図６（ｂ）を参照に、絶縁性基板１０上に例えばエポキシ樹脂からなる感光性樹脂を塗布する。露光、現像することにより、所望の高さのパターン３２を形成する。パターン３２は例えばメッキ法を用い金属膜で形成することもできる。図６（ｃ）を参照に、デバイスチップ２０を動作領域２２が下になるように絶縁性基板１０上にバンプ２８を用いフリップチップ実装する。このとき、パターン３２の高さをバンプ２８の高さより低くすることで、パターン３２がフリップチップ実装の障害となることを抑制することができる。
【００２６】
図７（ａ）を参照に、スプレー法を用いデバイスチップ２０を覆うようにＳＯＧを塗布する。加熱処理を行い、ＳＯＧをキュアする。これにより、ＳＯＧはＳＯＧ酸化膜３０となる。以上により、デバイスチップ２０と絶縁性基板１０との間に空隙２６を有するようにデバイスチップ２０を封止することができる。ＳＯＧは、スピンコートで塗布することもできるが、凹凸の多い面にＳＯＧを均一に塗布するためスプレー法を用いることが好ましい。加熱処理には、オーブン炉やランプアニールを用いることができる。しかし、加熱時に空隙２６内の空気が膨張し、ＳＯＧ酸化膜３０を破壊させないため、ランプアニールを用いることが好ましい。図７（ｂ）を参照に、ＳＯＧ酸化膜３０および絶縁性基板１０をダイシング法を用い切断し、電子部品を個片化する。以上により、実施例１に係る電子部品が完成する。
【００２７】
図８（ａ）および図８（ｂ）は、それぞれ比較例１および実施例１に係るデバイスチップ２０の端部周辺の断面図である。図８（ａ）を参照に、比較例１においては、パターン３２の上面がデバイスチップ２０の下面より高く形成されている。このため、パターン３２は、デバイスチップ２０の外側に形成される。一方、図８（ｂ）を参照に、実施例１においては、デバイスチップ２０の下面よりパターン３２の上面が低いため、図５（ｂ）のように、上視面において、パターン３２とデバイスチップ２０とは重なり部分を有するように配置することができる。
【００２８】
比較例１においては、パターン３２を設けることにより、図８（ａ）のようにパターン３２の幅Ｌ２分、電子部品が大きくなる。一方、実施例２においては、パターン３２とデバイスチップ２０とを重なるように配置することにより、パターン３２を設けることによる電子部品の大型化をパターン３２の幅Ｌ２より小さいＬ１とすることができる。このように、実施例１においては、電子部品の小型化が可能となる。
【００２９】
また、実施例１では、デバイスチップ２０の下面とパターン３２の上面とが高さＨ１離間していても、図７（ａ）のＳＯＧ塗布の際、ＳＯＧの表面張力により、ＳＯＧがデバイスチップ２０下の空隙２６内に流入することを抑制することができる。これにより、気密性の高い封止が可能となる。
【００３０】
なお、パターン３２の高さは例えば５０μｍ、デバイスチップ２０の絶縁性基板１０の上面からの高さは例えば６０μｍ、デバイスチップ２０の下面とパターン３２の上面との距離は例えば１０μｍとすることができる。
【００３１】
以上のように、実施例１によれば、ＳＯＧ酸化膜３０を用い、デバイスチップ２０を封止しているため、気密性を高めることができる。また、パターン３２がデバイスチップ２０の側面に沿って設けられているため、ＳＯＧ酸化膜３０を形成する際に、ＳＯＧがデバイスチップ２０の動作領域２２下に流入することを抑制することができる。さらに、図８（ａ）に示した比較例１に比べ、パターン３２の上面とデバイスチップ２０の下面とが離間しているため、電子部品を小型化することができる。
【実施例２】
【００３２】
実施例２はデバイスチップ下面の外周縁に金属膜を有する例である。図９（ａ）は実施例２に係る電子部品の断面図であり、図９（ｂ）は実施例１に係る電子部品の上面からデバイスチップ２０、ＣｕまたはＡｕ等の金属膜２４およびパターン３２を透視した図である。図９（ａ）を参照に、パターン３２の上面に対向するデバイスチップ２０の下面の領域に金属膜２４が設けられている。金属膜２４は、下面がＳＯＧ酸化膜３０で覆われている。図９（ｂ）を参照に、金属膜２４は、デバイスチップ２０の外周縁に沿ってリング状に設けられている。デバイスチップ２０の外周縁のうち一部には金属膜２４が形成されていなくともよい。その他の構成は実施例１の図５（ａ）および図５（ｂ）と同じであり説明を省略する。
【００３３】
実施例２によれば、金属膜２４はＳＯＧの濡れ性がよいため、図７（ａ）においてＳＯＧを塗布した際に、ＳＯＧが空隙２６内に流れ込むことをより抑制することができる。
【実施例３】
【００３４】
実施例３は絶縁性基板上に受動素子を有する例である。図１０は実施例３に係る電子部品の断面図である。図１０を参照に、デバイスチップ２０の下面に対向する絶縁性基板１０上に受動素子３４が形成されている。受動素子３４は、デバイスチップ２０の下面と離間して設けられている。受動素子３４としては、例えばＣｕ等の金属から形成されたインダクタ、金属膜、絶縁膜および金属膜が積層し形成されたＭＩＭ（Metal Insulator Metal）キャパシタ等を設けることができる。このように、受動素子３４としてキャパシタおよびインダクタの少なくとも１つを設けることができる。
【００３５】
デバイスチップ２０と絶縁性基板１０との間に受動素子３４を形成することにより、電子部品を小型化することができる。しかしながら、空隙２６の高さが大きくなるため、ＳＯＧが空隙２６に流入しやすくなる。よって、パターン３２を設けることが有効である。
【００３６】
さらに、絶縁性基板１０上に例えばＣｕ等のメッキ金属からなる嵩上げ部３８が設けられ、デバイスチップ２０は、絶縁性基板１０に嵩上げ部３８を介しフリップチップ実装されていることが好ましい。これにより、空隙２６の高さが大きい場合も、バンプ２８の大きさを大きくすることなく、デバイスチップ２０を絶縁性基板１０にフリップチップ実装することができる。これにより、電子部品の小型化が可能となる。
【実施例４】
【００３７】
実施例４は、前記ＳＯＧ酸化膜を覆う被覆層を有する例である。図１１は実施例４に係る電子部品の断面図である。図１１を参照に、ＳＯＧ酸化膜３０を覆う樹脂からなる被覆層４０が設けられている。その他の構成は実施例１の図５（ａ）と同じであり説明を省略する。被覆層４０の形成方法は、図７（ａ）のＳＯＧ塗布後にシート状のポリイミドフィルムをＳＯＧ上に配置する。加熱処理することにより、被覆層４０の硬化とＳＯＧの硬化を行う。被覆層４０は、片面配線のポリイミドフィルムを用いることもできる。ガラスエポキシ系フィルムを用いることもできる。
【００３８】
図１２は実施例４の変形例に係る電子部品の断面図である。図１２を参照に、被覆層４２としてコバール合金が用いられている。その他の構成は図１１と同じであり説明を省略する。被覆層４２の形成方法は、図７（ａ）のＳＯＧ塗布後にシート状のコバール合金フィルムをＳＯＧ上に配置する。熱圧着により、ＳＯＧを覆う被覆層４２を形成する。加熱処理することにより、ＳＯＧの硬化を行う。被覆層４２として金属材料を用いることもできる。また、被覆層４２は、メッキ法により形成することもできる。
【００３９】
実施例４およびその変形例によれば、ＳＯＧの加熱処理の際に、ＳＯＧを被覆層４０または４２が覆っている。これにより、ＳＯＧ硬化の際に空隙２６中の空気が膨張し、ＳＯＧ酸化膜３０が破壊されることを抑制することができる。
【実施例５】
【００４０】
実施例５は、分波器の例である。図１３（ａ）および図１３（ｂ）はそれぞれ実施例５および比較例５に係る電子部品の断面図である。図１３（ａ）を参照に、絶縁性基板１０上に複数のデバイスチップ２０ａおよび２０ｂがフリップチップ実装されている。デバイスチップ２０ａは送信用フィルタチップであり、デバイスチップ２０ｂは受信用フィルタチップである。隣接するデバイスチップ２０ａおよび２０ｂの間の絶縁性基板１０上にはＣｕからなる金属パターン５０が設けられている。金属パターン５０の上面はＳＯＧ酸化膜３０が覆っている。金属パターン５０は、隣接するデバイスチップ２０間に沿って設けられている。金属パターン５０は、配線パターン１２、内部配線１４および外部接続端子１６を介し、固定電位に接続されている。その他の構成は、実施例１と同じであり説明を省略する。
【００４１】
図１３（ｂ）を参照に、比較例５に係る電子部品においては、金属パターンの代わりに、パターン３２と同じエポキシ樹脂からなる樹脂パターン５２が形成されている。
【００４２】
図１４（ａ）は、実施例５および比較例５における送信用フィルタおよび受信フィルタの通過特性のシミュレーション結果である。図１４（ｂ）は、送信用フィルタと受信用フィルタのアイソレーション特性を示している。なお、送信用フィルタチップであるデバイスチップ２０ａとしてＦＢＡＲフィルタ、受信用フィルタチップであるデバイスチップ２０ｂとしてＳＡＷフィルタを用いた。実施例５および比較例５における空隙の高さは約６０μｍ、パターン３２、金属パターン５０および樹脂パターン５２の高さは約５０μｍ、デバイスチップ２０ａおよび２０ｂの間隔Ｌ４は約７５μｍ、金属パターン５０または樹脂パターン５２とデバイスチップ２０ａまたは２０ｂとの重なりＬ３は約５０μｍである。金属パターン５０は接地されている。
【００４３】
図１４（ａ）を参照に、実施例５では、送信帯域および低周波領域での抑圧特性が比較例５より向上している。図１４（ｂ）を参照に、実施例５では、送信帯域におけるアイソレーションが比較例５より向上している。
【００４４】
ＳＯＧ酸化膜３０を用い複数のデバイスチップ２０ａおよび２０ｂを封止する構造では、デバイスチップ２０ａおよび２０ｂ同士の電気的干渉により特性が劣化する。例えば、比較例５の例では、抑圧特性およびアイソレーション特性が劣化する。実施例５によれば、金属パターン５０が隣接する複数のデバイスチップ２０ａおよび２０ｂの間の絶縁性基板１０上に配置されている。これにより、デバイスチップ２０ａおよび２０ｂ間の電気的干渉を抑制することができる。
【００４５】
送信用フィルタおよび受信用フィルタはそれぞれＳＡＷフィルタ、ＦＢＡＲフィルタのいずれでもよい。ＳＡＷフィルタを用いた場合は、デバイスチップ２０はニオブ酸リチウムまたはタンタル酸リチウム等の圧電基板であり、ＦＢＡＲフィルタの場合はデバイスチップ２０はシリコン基板、酸化シリコン基板等である。
【００４６】
図１５（ａ）〜（ｃ）は、実施例５とその変形例のデバイスチップ２０ａおよび２０ｂの間付近の断面図である。図１５（ａ）を参照に、金属パターン５０は、金属パターン５０の上面と複数のデバイスチップ２０ａおよび２０ｂの下面に隙間を有するように設けられている。ＳＯＧ酸化膜３０は、金属パターン５０の上面と複数のデバイスチップ２０ａおよび２０ｂの下面との間の隙間に埋め込まれるように設けられている。これにより、金属パターン５０の高さＨ２がデバイスチップ２０ａおよび２０ｂの下面の高さＨ３より低いため、金属パターン５０の幅Ｌ５をデバイスチップ２０ａおよび２０ｂの隙間Ｌ４より広くすることができる。また、後述する図１５（ｂ）および図１５（ｃ）に比べ、デバイスチップ２０ａおよび２０ｂのフリップチップ実装が容易となる。金属パターン５０の高さＨ２を配線パターン１２の高さＨ６より高くすることにより、デバイスチップ２０ａおよび２０ｂ間の電気的干渉をより抑制することができる。
【００４７】
図１５（ｂ）を参照に、金属パターン５０ａの上面と複数のデバイスチップ２０ａおよび２０ｂの下面とは接している。これにより、デバイスチップ２０ａおよび２０ｂ間の電気的干渉をより抑制することができる。
【００４８】
図１５（ｃ）を参照に、金属パターン５０ｂは複数のデバイスチップ２０ａおよび２０ｂの下面より高く設けられている。これにより、デバイスチップ２０ａおよび２０ｂ間の電気的干渉をより抑制することができる。
【００４９】
実施例１〜５において、デバイスチップ２０としてＳＡＷフィルタまたはＦＢＡＲフィルタを例に説明したが、その他のチップを用いることができる。
【００５０】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００５１】
【図１】図１は特許文献１および２に係る電子部品の断面図である。
【図２】図２は特許文献３に係る電子部品の断面図である。
【図３】図３は特許文献４に係る電子部品の断面図である。
【図４】図４は特許文献５に係る電子部品の断面図である。
【図５】図５（ａ）は、実施例１に係る電子部品の断面図、図５（ｂ）は透視図である。
【図６】図６（ａ）から図６（ｃ）は実施例１に係る電子部品の製造工程を示す断面図（その１）である。
【図７】図７（ａ）および図７（ｂ）は実施例１に係る電子部品の製造工程を示す断面図（その２）である。
【図８】図８（ａ）は比較例１に係る電子部品の断面図、図８（ｂ）は実施例１に係る電子部品の断面図である。
【図９】図９（ａ）実施例２に係る電子部品の断面図、図９（ｂ）は透視図である。
【図１０】図１０は実施例３に係る電子部品の断面図である。
【図１１】図１１は実施例４に係る電子部品の断面図である。
【図１２】図１２は実施例４の変形例に係る電子部品の断面図である。
【図１３】図１３（ａ）は実施例５に係る電子部品の断面図、図１３（ｂ）は比較例５に係る電子部品の断面図である。
【図１４】図１４（ａ）は通過特性、図１４（ｂ）はアイソレーション特性を示す図である。
【図１５】図１５（ａ）から図１５（ｃ）は実施例５およびその変形例に係る電子部品の断面図である。
【符号の説明】
【００５２】
１０ 絶縁性基板
２０ デバイスチップ
２２ 動作領域
２４ 金属膜
２６ 空隙
３０ ＳＯＧ酸化膜
３２ パターン
３４ 受動素子
３８ 嵩上げ部
４０、４２ 被覆層
５０ 金属パターン
【技術分野】
【０００１】
本発明は電子部品に関し、特に絶縁性基板上にデバイスチップがフリップチップ実装された電子部品に関する。
【背景技術】
【０００２】
ＳＡＷ（Surface Acoustic Wave）フィルタやＦＢＡＲ（Film Bulk Acoustic Resonator）フィルタ等の動作領域が振動するデバイスチップは、振動が抑制されないように実装される。このため、デバイスチップ表面の動作領域には空隙が接するようにパッケージに実装される。
【０００３】
図１は特許文献１および２に記載された電子部品を説明するための図である。図１を参照に、キャビティ７８を有するパッケージ基板７０の底面には配線パターン１２、内部配線１４および外部接続端子１６が設けられている。デバイスチップ２０は配線パターン１２にバンプ２８を用いフリップチップ実装されている。パッケージ基板７０は封止用メタル７６と半田７４を用い蓋７２がされる。これにより、デバイスチップ２０は気密封止される。デバイスチップ２０の下面に形成された櫛型電極等の動作領域２２はキャビティ７８により形成された空隙に接している。
【０００４】
図２は、特許文献３に記載された電子部品を説明するための図である。図２を参照に、絶縁性基板１０には配線パターン１２、内部配線１４および外部接続端子１６が設けられている。配線パターン１２にデバイスチップ２０がフリップチップ実装されている。デバイスチップ２０の上面および側面を覆い、デバイスチップ２０の下面が空隙２６に接するように封止樹脂６０が形成されている。
【０００５】
図３は、特許文献４に記載された電子部品を説明するための図である。図２の封止樹脂６０の代わりにＳＯＧ（Spin on Grass）酸化膜６２が形成されている。
【０００６】
図４は、特許文献５に記載された電子部品を説明するための図である。図４を参照に、絶縁性基板１０上には、デバイスチップ２０に沿ってパターン３２が設けられている。
【特許文献１】特開２００１−５３５７７号公報
【特許文献２】特開２００１−１１０９４６号公報
【特許文献３】米国特許７１８３１２４号明細書
【特許文献４】特開平２−１８６６６２号公報
【特許文献５】特開２００５−８６６１５号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
以上のように、動作領域２２が空隙に接するようにデバイスチップ２０を実装した電子部品が多く提供されている。しかしながら、図１に示した特許文献１および２の技術においては、キャビティ７８を有するパッケージ基板７０にデバイスチップ２０を実装するため、電子部品の小型化が難しい。図２に示した特許文献３の技術においては、封止樹脂６０を用いデバイスチップ２０を封止するため、空隙２６の気密性が低いという課題がある。図３に示した特許文献４の技術においては、ＳＯＧ酸化膜６２を用いデバイスチップ２０を封止するため、図２に比べ気密性を高めることができる。しかしながら、ＳＯＧ酸化膜６２は粘度が低いため、デバイスチップ２０を封止する際に、ＳＯＧ酸化膜６２が動作領域２２表面に達するおそれがある。図４に示した特許文献５の技術においては、パターン３２を設けるため、電子部品の小型化が難しい。
【０００８】
本発明は、上記課題を解決するためになされたものであり、気密性の高い封止が可能で、かつ小型化が可能な電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００９】
本発明は、絶縁性基板と、前記絶縁性基板上にフリップチップ実装されたデバイスチップと、パターンの上面と前記デバイスチップの下面との間に隙間を有するように前記デバイスチップの側面に沿って前記絶縁性基板上に設けられた前記パターンと、前記パターンの上面と前記デバイスチップの下面との間の隙間に埋め込まれ、かつ前記絶縁性基板の上面と前記デバイスチップの下面との間に空隙が形成されるように、前記デバイスチップおよび前記パターンの側面を覆うＳＯＧ酸化膜と、を具備することを特徴とする電子部品である。本発明によれば、気密性の高い封止が可能で、かつ小型化が可能な電子部品を提供することができる。
【００１０】
上記構成において、上視面において、前記パターンと前記デバイスチップとは重なり部分を有する構成とすることができる。この構成によれば、電子部品をより小型化することができる。
【００１１】
上記構成において、前記ＳＯＧ酸化膜を覆う被覆層を具備する構成とすることができる。この構成によれば、ＳＯＧ酸化膜を硬化させる際に空隙中の空気が膨張し、ＳＯＧ酸化膜が破壊されることを抑制することができる。
【００１２】
上記構成において、前記パターンの上面に対向する前記デバイスチップの下面の領域に設けられ、下面が前記ＳＯＧ酸化膜で覆われた金属膜を具備する構成とすることができる。この構成によれば、ＳＯＧ酸化膜が空隙内に流れ込むことをより抑制することができる。
【００１３】
上記構成において、前記デバイスチップの下面に対向する前記絶縁性基板の領域上に、前記デバイスチップの下面と離間して設けられた受動素子を具備する構成とすることができる。受動素子を設けた場合、空隙の高さが大きくなるため、ＳＯＧ酸化膜が空隙に流入しやすくなる。上記構成によれば、ＳＯＧ酸化膜の空隙への流入をより抑制することができる。
【００１４】
上記構成において、前記デバイスチップは、前記絶縁基板上に設けられた嵩上げ部を介しフリップチップ実装されている構成とすることができる。
【００１５】
上記構成において、前記デバイスチップは互いに隣接する複数のデバイスチップを含み、前記複数のデバイスチップの間の前記絶縁性基板上に金属パターンを具備する構成とすることができる。
【００１６】
上記構成において、前記金属パターンは、前記金属パターンの上面と前記複数のデバイスチップの下面との間に隙間を有するように設けられ、前記ＳＯＧ酸化膜は、前記金属パターンの上面と前記複数のデバイスチップの下面との間の隙間に埋め込まれるように設けられている構成とすることができる。この構成によれば、デバイスチップ間の電気的干渉を抑制することができる。
【００１７】
上記構成において、前記金属パターンの上面と前記複数のデバイスチップの下面とは接している構成とすることができる。
【００１８】
上記構成において、前記金属パターンは前記複数のデバイスチップの下面より高く設けられている構成とすることができる。
【００１９】
上記構成において、前記金属パターンは、所定の固定電位に接続されている構成とすることができる。
【００２０】
上記構成において、前記デバイスチップは、ＳＡＷフィルタまたはＦＢＡＲフィルタである構成とすることができる。
【発明の効果】
【００２１】
本発明によれば、気密性の高い封止が可能で、かつ小型化が可能な電子部品を提供することができる。
【発明を実施するための最良の形態】
【００２２】
以下、図面を参照に本発明の実施例について説明する。
【実施例１】
【００２３】
図５（ａ）は実施例１に係る電子部品の断面図である。図５（ａ）を参照に、セラミック等からなる絶縁性基板１０の上面には配線パターン１２が設けられている。絶縁性基板１０の下面には外部接続端子１６が設けられている。絶縁性基板１０の内部には配線パターン１２と外部接続端子１６とを接続する内部配線１４が設けられている。下面に動作領域２２を有するデバイスチップ２０が絶縁性基板１０上にフリップチップ実装されている。すなわち、デバイスチップ２０はバンプ２８を介し配線パターン１２と接続される。パターン３２は、上面がデバイスチップ２０の下面との間に隙間を有するように絶縁性基板１０上に設けられている。ＳＯＧ酸化膜３０は、デバイスチップ２０およびパターン３２の側面を覆うように設けられている。さらに、ＳＯＧ酸化膜３０は、パターン３２の上面とデバイスチップ２０の下面との間の隙間に埋め込まれ、かつ絶縁性基板１０の上面とデバイスチップ２０の下面との間に空隙２６が形成されるように形成されている。
【００２４】
図５（ｂ）は実施例１に係る電子部品の上面からデバイスチップ２０およびパターン３２を透視した図である。図５（ｂ）を参照に、パターン３２は、デバイスチップ２０の側面に沿って絶縁性基板１０上に設けられている。実施例１では、パターン３２はデバイスチップ２０の外周縁に沿ってリング状に形成されている。しかしながら、後述する図７（ａ）において、ＳＯＧがデバイスチップ２０の動作領域２２下に流入しない程度であれば、デバイスチップ２０の外周縁のうち一部にはパターン３２が形成されていなくともよい。
【００２５】
図６（ａ）から図７（ｂ）を参照に、実施例１に係る電子部品の製造方法について説明する。図６（ａ）を参照に、セラミッック等からなる絶縁性基板１０は、ＣｕやＡｕ等の金属からなる配線パターン１２、内部配線１４および外部接続端子１６を有している。図６（ｂ）を参照に、絶縁性基板１０上に例えばエポキシ樹脂からなる感光性樹脂を塗布する。露光、現像することにより、所望の高さのパターン３２を形成する。パターン３２は例えばメッキ法を用い金属膜で形成することもできる。図６（ｃ）を参照に、デバイスチップ２０を動作領域２２が下になるように絶縁性基板１０上にバンプ２８を用いフリップチップ実装する。このとき、パターン３２の高さをバンプ２８の高さより低くすることで、パターン３２がフリップチップ実装の障害となることを抑制することができる。
【００２６】
図７（ａ）を参照に、スプレー法を用いデバイスチップ２０を覆うようにＳＯＧを塗布する。加熱処理を行い、ＳＯＧをキュアする。これにより、ＳＯＧはＳＯＧ酸化膜３０となる。以上により、デバイスチップ２０と絶縁性基板１０との間に空隙２６を有するようにデバイスチップ２０を封止することができる。ＳＯＧは、スピンコートで塗布することもできるが、凹凸の多い面にＳＯＧを均一に塗布するためスプレー法を用いることが好ましい。加熱処理には、オーブン炉やランプアニールを用いることができる。しかし、加熱時に空隙２６内の空気が膨張し、ＳＯＧ酸化膜３０を破壊させないため、ランプアニールを用いることが好ましい。図７（ｂ）を参照に、ＳＯＧ酸化膜３０および絶縁性基板１０をダイシング法を用い切断し、電子部品を個片化する。以上により、実施例１に係る電子部品が完成する。
【００２７】
図８（ａ）および図８（ｂ）は、それぞれ比較例１および実施例１に係るデバイスチップ２０の端部周辺の断面図である。図８（ａ）を参照に、比較例１においては、パターン３２の上面がデバイスチップ２０の下面より高く形成されている。このため、パターン３２は、デバイスチップ２０の外側に形成される。一方、図８（ｂ）を参照に、実施例１においては、デバイスチップ２０の下面よりパターン３２の上面が低いため、図５（ｂ）のように、上視面において、パターン３２とデバイスチップ２０とは重なり部分を有するように配置することができる。
【００２８】
比較例１においては、パターン３２を設けることにより、図８（ａ）のようにパターン３２の幅Ｌ２分、電子部品が大きくなる。一方、実施例２においては、パターン３２とデバイスチップ２０とを重なるように配置することにより、パターン３２を設けることによる電子部品の大型化をパターン３２の幅Ｌ２より小さいＬ１とすることができる。このように、実施例１においては、電子部品の小型化が可能となる。
【００２９】
また、実施例１では、デバイスチップ２０の下面とパターン３２の上面とが高さＨ１離間していても、図７（ａ）のＳＯＧ塗布の際、ＳＯＧの表面張力により、ＳＯＧがデバイスチップ２０下の空隙２６内に流入することを抑制することができる。これにより、気密性の高い封止が可能となる。
【００３０】
なお、パターン３２の高さは例えば５０μｍ、デバイスチップ２０の絶縁性基板１０の上面からの高さは例えば６０μｍ、デバイスチップ２０の下面とパターン３２の上面との距離は例えば１０μｍとすることができる。
【００３１】
以上のように、実施例１によれば、ＳＯＧ酸化膜３０を用い、デバイスチップ２０を封止しているため、気密性を高めることができる。また、パターン３２がデバイスチップ２０の側面に沿って設けられているため、ＳＯＧ酸化膜３０を形成する際に、ＳＯＧがデバイスチップ２０の動作領域２２下に流入することを抑制することができる。さらに、図８（ａ）に示した比較例１に比べ、パターン３２の上面とデバイスチップ２０の下面とが離間しているため、電子部品を小型化することができる。
【実施例２】
【００３２】
実施例２はデバイスチップ下面の外周縁に金属膜を有する例である。図９（ａ）は実施例２に係る電子部品の断面図であり、図９（ｂ）は実施例１に係る電子部品の上面からデバイスチップ２０、ＣｕまたはＡｕ等の金属膜２４およびパターン３２を透視した図である。図９（ａ）を参照に、パターン３２の上面に対向するデバイスチップ２０の下面の領域に金属膜２４が設けられている。金属膜２４は、下面がＳＯＧ酸化膜３０で覆われている。図９（ｂ）を参照に、金属膜２４は、デバイスチップ２０の外周縁に沿ってリング状に設けられている。デバイスチップ２０の外周縁のうち一部には金属膜２４が形成されていなくともよい。その他の構成は実施例１の図５（ａ）および図５（ｂ）と同じであり説明を省略する。
【００３３】
実施例２によれば、金属膜２４はＳＯＧの濡れ性がよいため、図７（ａ）においてＳＯＧを塗布した際に、ＳＯＧが空隙２６内に流れ込むことをより抑制することができる。
【実施例３】
【００３４】
実施例３は絶縁性基板上に受動素子を有する例である。図１０は実施例３に係る電子部品の断面図である。図１０を参照に、デバイスチップ２０の下面に対向する絶縁性基板１０上に受動素子３４が形成されている。受動素子３４は、デバイスチップ２０の下面と離間して設けられている。受動素子３４としては、例えばＣｕ等の金属から形成されたインダクタ、金属膜、絶縁膜および金属膜が積層し形成されたＭＩＭ（Metal Insulator Metal）キャパシタ等を設けることができる。このように、受動素子３４としてキャパシタおよびインダクタの少なくとも１つを設けることができる。
【００３５】
デバイスチップ２０と絶縁性基板１０との間に受動素子３４を形成することにより、電子部品を小型化することができる。しかしながら、空隙２６の高さが大きくなるため、ＳＯＧが空隙２６に流入しやすくなる。よって、パターン３２を設けることが有効である。
【００３６】
さらに、絶縁性基板１０上に例えばＣｕ等のメッキ金属からなる嵩上げ部３８が設けられ、デバイスチップ２０は、絶縁性基板１０に嵩上げ部３８を介しフリップチップ実装されていることが好ましい。これにより、空隙２６の高さが大きい場合も、バンプ２８の大きさを大きくすることなく、デバイスチップ２０を絶縁性基板１０にフリップチップ実装することができる。これにより、電子部品の小型化が可能となる。
【実施例４】
【００３７】
実施例４は、前記ＳＯＧ酸化膜を覆う被覆層を有する例である。図１１は実施例４に係る電子部品の断面図である。図１１を参照に、ＳＯＧ酸化膜３０を覆う樹脂からなる被覆層４０が設けられている。その他の構成は実施例１の図５（ａ）と同じであり説明を省略する。被覆層４０の形成方法は、図７（ａ）のＳＯＧ塗布後にシート状のポリイミドフィルムをＳＯＧ上に配置する。加熱処理することにより、被覆層４０の硬化とＳＯＧの硬化を行う。被覆層４０は、片面配線のポリイミドフィルムを用いることもできる。ガラスエポキシ系フィルムを用いることもできる。
【００３８】
図１２は実施例４の変形例に係る電子部品の断面図である。図１２を参照に、被覆層４２としてコバール合金が用いられている。その他の構成は図１１と同じであり説明を省略する。被覆層４２の形成方法は、図７（ａ）のＳＯＧ塗布後にシート状のコバール合金フィルムをＳＯＧ上に配置する。熱圧着により、ＳＯＧを覆う被覆層４２を形成する。加熱処理することにより、ＳＯＧの硬化を行う。被覆層４２として金属材料を用いることもできる。また、被覆層４２は、メッキ法により形成することもできる。
【００３９】
実施例４およびその変形例によれば、ＳＯＧの加熱処理の際に、ＳＯＧを被覆層４０または４２が覆っている。これにより、ＳＯＧ硬化の際に空隙２６中の空気が膨張し、ＳＯＧ酸化膜３０が破壊されることを抑制することができる。
【実施例５】
【００４０】
実施例５は、分波器の例である。図１３（ａ）および図１３（ｂ）はそれぞれ実施例５および比較例５に係る電子部品の断面図である。図１３（ａ）を参照に、絶縁性基板１０上に複数のデバイスチップ２０ａおよび２０ｂがフリップチップ実装されている。デバイスチップ２０ａは送信用フィルタチップであり、デバイスチップ２０ｂは受信用フィルタチップである。隣接するデバイスチップ２０ａおよび２０ｂの間の絶縁性基板１０上にはＣｕからなる金属パターン５０が設けられている。金属パターン５０の上面はＳＯＧ酸化膜３０が覆っている。金属パターン５０は、隣接するデバイスチップ２０間に沿って設けられている。金属パターン５０は、配線パターン１２、内部配線１４および外部接続端子１６を介し、固定電位に接続されている。その他の構成は、実施例１と同じであり説明を省略する。
【００４１】
図１３（ｂ）を参照に、比較例５に係る電子部品においては、金属パターンの代わりに、パターン３２と同じエポキシ樹脂からなる樹脂パターン５２が形成されている。
【００４２】
図１４（ａ）は、実施例５および比較例５における送信用フィルタおよび受信フィルタの通過特性のシミュレーション結果である。図１４（ｂ）は、送信用フィルタと受信用フィルタのアイソレーション特性を示している。なお、送信用フィルタチップであるデバイスチップ２０ａとしてＦＢＡＲフィルタ、受信用フィルタチップであるデバイスチップ２０ｂとしてＳＡＷフィルタを用いた。実施例５および比較例５における空隙の高さは約６０μｍ、パターン３２、金属パターン５０および樹脂パターン５２の高さは約５０μｍ、デバイスチップ２０ａおよび２０ｂの間隔Ｌ４は約７５μｍ、金属パターン５０または樹脂パターン５２とデバイスチップ２０ａまたは２０ｂとの重なりＬ３は約５０μｍである。金属パターン５０は接地されている。
【００４３】
図１４（ａ）を参照に、実施例５では、送信帯域および低周波領域での抑圧特性が比較例５より向上している。図１４（ｂ）を参照に、実施例５では、送信帯域におけるアイソレーションが比較例５より向上している。
【００４４】
ＳＯＧ酸化膜３０を用い複数のデバイスチップ２０ａおよび２０ｂを封止する構造では、デバイスチップ２０ａおよび２０ｂ同士の電気的干渉により特性が劣化する。例えば、比較例５の例では、抑圧特性およびアイソレーション特性が劣化する。実施例５によれば、金属パターン５０が隣接する複数のデバイスチップ２０ａおよび２０ｂの間の絶縁性基板１０上に配置されている。これにより、デバイスチップ２０ａおよび２０ｂ間の電気的干渉を抑制することができる。
【００４５】
送信用フィルタおよび受信用フィルタはそれぞれＳＡＷフィルタ、ＦＢＡＲフィルタのいずれでもよい。ＳＡＷフィルタを用いた場合は、デバイスチップ２０はニオブ酸リチウムまたはタンタル酸リチウム等の圧電基板であり、ＦＢＡＲフィルタの場合はデバイスチップ２０はシリコン基板、酸化シリコン基板等である。
【００４６】
図１５（ａ）〜（ｃ）は、実施例５とその変形例のデバイスチップ２０ａおよび２０ｂの間付近の断面図である。図１５（ａ）を参照に、金属パターン５０は、金属パターン５０の上面と複数のデバイスチップ２０ａおよび２０ｂの下面に隙間を有するように設けられている。ＳＯＧ酸化膜３０は、金属パターン５０の上面と複数のデバイスチップ２０ａおよび２０ｂの下面との間の隙間に埋め込まれるように設けられている。これにより、金属パターン５０の高さＨ２がデバイスチップ２０ａおよび２０ｂの下面の高さＨ３より低いため、金属パターン５０の幅Ｌ５をデバイスチップ２０ａおよび２０ｂの隙間Ｌ４より広くすることができる。また、後述する図１５（ｂ）および図１５（ｃ）に比べ、デバイスチップ２０ａおよび２０ｂのフリップチップ実装が容易となる。金属パターン５０の高さＨ２を配線パターン１２の高さＨ６より高くすることにより、デバイスチップ２０ａおよび２０ｂ間の電気的干渉をより抑制することができる。
【００４７】
図１５（ｂ）を参照に、金属パターン５０ａの上面と複数のデバイスチップ２０ａおよび２０ｂの下面とは接している。これにより、デバイスチップ２０ａおよび２０ｂ間の電気的干渉をより抑制することができる。
【００４８】
図１５（ｃ）を参照に、金属パターン５０ｂは複数のデバイスチップ２０ａおよび２０ｂの下面より高く設けられている。これにより、デバイスチップ２０ａおよび２０ｂ間の電気的干渉をより抑制することができる。
【００４９】
実施例１〜５において、デバイスチップ２０としてＳＡＷフィルタまたはＦＢＡＲフィルタを例に説明したが、その他のチップを用いることができる。
【００５０】
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
【図面の簡単な説明】
【００５１】
【図１】図１は特許文献１および２に係る電子部品の断面図である。
【図２】図２は特許文献３に係る電子部品の断面図である。
【図３】図３は特許文献４に係る電子部品の断面図である。
【図４】図４は特許文献５に係る電子部品の断面図である。
【図５】図５（ａ）は、実施例１に係る電子部品の断面図、図５（ｂ）は透視図である。
【図６】図６（ａ）から図６（ｃ）は実施例１に係る電子部品の製造工程を示す断面図（その１）である。
【図７】図７（ａ）および図７（ｂ）は実施例１に係る電子部品の製造工程を示す断面図（その２）である。
【図８】図８（ａ）は比較例１に係る電子部品の断面図、図８（ｂ）は実施例１に係る電子部品の断面図である。
【図９】図９（ａ）実施例２に係る電子部品の断面図、図９（ｂ）は透視図である。
【図１０】図１０は実施例３に係る電子部品の断面図である。
【図１１】図１１は実施例４に係る電子部品の断面図である。
【図１２】図１２は実施例４の変形例に係る電子部品の断面図である。
【図１３】図１３（ａ）は実施例５に係る電子部品の断面図、図１３（ｂ）は比較例５に係る電子部品の断面図である。
【図１４】図１４（ａ）は通過特性、図１４（ｂ）はアイソレーション特性を示す図である。
【図１５】図１５（ａ）から図１５（ｃ）は実施例５およびその変形例に係る電子部品の断面図である。
【符号の説明】
【００５２】
１０ 絶縁性基板
２０ デバイスチップ
２２ 動作領域
２４ 金属膜
２６ 空隙
３０ ＳＯＧ酸化膜
３２ パターン
３４ 受動素子
３８ 嵩上げ部
４０、４２ 被覆層
５０ 金属パターン
【特許請求の範囲】
【請求項１】
絶縁性基板と、
前記絶縁性基板上にフリップチップ実装されたデバイスチップと、
パターンの上面と前記デバイスチップの下面との間に隙間を有するように前記デバイスチップの側面に沿って前記絶縁性基板上に設けられた前記パターンと、
前記パターンの上面と前記デバイスチップの下面との間の隙間に埋め込まれ、かつ前記絶縁性基板の上面と前記デバイスチップの下面との間に空隙が形成されるように、前記デバイスチップおよび前記パターンの側面を覆うＳＯＧ酸化膜と、
を具備することを特徴とする電子部品。
【請求項２】
上視面において、前記パターンと前記デバイスチップとは重なり部分を有することを特徴とする請求項１記載の電子部品。
【請求項３】
前記ＳＯＧ酸化膜を覆う被覆層を具備することを特徴とする請求項１または２記載の電子部品。
【請求項４】
前記パターンの上面に対向する前記デバイスチップの下面の領域に設けられ、下面が前記ＳＯＧ酸化膜で覆われた金属膜を具備することを特徴とする請求項１から３のいずれか一項記載の電子部品。
【請求項５】
前記デバイスチップの下面に対向する前記絶縁性基板の領域上に、前記デバイスチップの下面と離間して設けられた受動素子を具備することを特徴とする請求項１から４のいずれか一項記載の電子部品。
【請求項６】
前記デバイスチップは、前記絶縁基板上に設けられた嵩上げ部を介しフリップチップ実装されていることを特徴とする請求項１から５のいずれか一項記載の電子部品。
【請求項７】
前記デバイスチップは互いに隣接する複数のデバイスチップを含み、
前記複数のデバイスチップの間の前記絶縁性基板上に金属パターンを具備することを特徴とする請求項１から６のいずれか一項記載の電子部品。
【請求項８】
前記金属パターンは、前記金属パターンの上面と前記複数のデバイスチップの下面との間に隙間を有するように設けられ、
前記ＳＯＧ酸化膜は、前記金属パターンの上面と前記複数のデバイスチップの下面との間の隙間に埋め込まれるように設けられていることを特徴とする請求項７記載の電子部品。
【請求項９】
前記金属パターンの上面と前記複数のデバイスチップの下面とは接していることを特徴とする請求項７記載の電子部品。
【請求項１０】
前記金属パターンは前記複数のデバイスチップの下面より高く設けられていることを特徴とする請求項７記載の電子部品。
【請求項１１】
前記金属パターンは、所定の固定電位に接続されていることを特徴とする請求項７から１０のいずれか一項記載の電子部品。
【請求項１２】
前記デバイスチップは、ＳＡＷフィルタまたはＦＢＡＲフィルタであることを特徴とする請求項１から１１のいずれか一項記載の電子部品。
【請求項１】
絶縁性基板と、
前記絶縁性基板上にフリップチップ実装されたデバイスチップと、
パターンの上面と前記デバイスチップの下面との間に隙間を有するように前記デバイスチップの側面に沿って前記絶縁性基板上に設けられた前記パターンと、
前記パターンの上面と前記デバイスチップの下面との間の隙間に埋め込まれ、かつ前記絶縁性基板の上面と前記デバイスチップの下面との間に空隙が形成されるように、前記デバイスチップおよび前記パターンの側面を覆うＳＯＧ酸化膜と、
を具備することを特徴とする電子部品。
【請求項２】
上視面において、前記パターンと前記デバイスチップとは重なり部分を有することを特徴とする請求項１記載の電子部品。
【請求項３】
前記ＳＯＧ酸化膜を覆う被覆層を具備することを特徴とする請求項１または２記載の電子部品。
【請求項４】
前記パターンの上面に対向する前記デバイスチップの下面の領域に設けられ、下面が前記ＳＯＧ酸化膜で覆われた金属膜を具備することを特徴とする請求項１から３のいずれか一項記載の電子部品。
【請求項５】
前記デバイスチップの下面に対向する前記絶縁性基板の領域上に、前記デバイスチップの下面と離間して設けられた受動素子を具備することを特徴とする請求項１から４のいずれか一項記載の電子部品。
【請求項６】
前記デバイスチップは、前記絶縁基板上に設けられた嵩上げ部を介しフリップチップ実装されていることを特徴とする請求項１から５のいずれか一項記載の電子部品。
【請求項７】
前記デバイスチップは互いに隣接する複数のデバイスチップを含み、
前記複数のデバイスチップの間の前記絶縁性基板上に金属パターンを具備することを特徴とする請求項１から６のいずれか一項記載の電子部品。
【請求項８】
前記金属パターンは、前記金属パターンの上面と前記複数のデバイスチップの下面との間に隙間を有するように設けられ、
前記ＳＯＧ酸化膜は、前記金属パターンの上面と前記複数のデバイスチップの下面との間の隙間に埋め込まれるように設けられていることを特徴とする請求項７記載の電子部品。
【請求項９】
前記金属パターンの上面と前記複数のデバイスチップの下面とは接していることを特徴とする請求項７記載の電子部品。
【請求項１０】
前記金属パターンは前記複数のデバイスチップの下面より高く設けられていることを特徴とする請求項７記載の電子部品。
【請求項１１】
前記金属パターンは、所定の固定電位に接続されていることを特徴とする請求項７から１０のいずれか一項記載の電子部品。
【請求項１２】
前記デバイスチップは、ＳＡＷフィルタまたはＦＢＡＲフィルタであることを特徴とする請求項１から１１のいずれか一項記載の電子部品。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００９−２９５６２５（Ｐ２００９−２９５６２５Ａ）
【公開日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願番号】特願２００８−１４４８１３（Ｐ２００８−１４４８１３）
【出願日】平成２０年６月２日（２００８．６．２）
【出願人】（３９８０６７２７０）富士通メディアデバイス株式会社 (198)
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
【公開日】平成２１年１２月１７日（２００９．１２．１７）
【国際特許分類】
【出願日】平成２０年６月２日（２００８．６．２）
【出願人】（３９８０６７２７０）富士通メディアデバイス株式会社 (198)
【出願人】（０００００５２２３）富士通株式会社 (25,993)
【Ｆターム（参考）】
[ Back to top ]