電気光学装置、及び電子機器
【課題】液晶装置等の電気光学装置において、保持容量を十分に確保することができ、高品質な画像を表示可能とする。
【解決手段】ゲート電極３０ｇと電気的に接続された走査線３ａと、データ線側ソースドレイン領域３０ｓと電気的に接続されたデータ線６ａと、画素電極側ソースドレイン領域３０ｄと電気的に接続された画素電極２７と、容量線３ｂに電気的に接続された第１容量電極１６ａと、第１容量電極１６ａと対向して設けられた第２容量電極１６ｃと、第１容量電極１６ａと第２容量電極１６ｃとに挟持された誘電体層１６ｂと、を有する容量素子１６と、を備え、層間絶縁膜１１ｅに設けられた複数の第１コンタクトホールＣＮＴ４を介して第１容量電極１６ａと容量線３ｂとは電気的に接続される。
【解決手段】ゲート電極３０ｇと電気的に接続された走査線３ａと、データ線側ソースドレイン領域３０ｓと電気的に接続されたデータ線６ａと、画素電極側ソースドレイン領域３０ｄと電気的に接続された画素電極２７と、容量線３ｂに電気的に接続された第１容量電極１６ａと、第１容量電極１６ａと対向して設けられた第２容量電極１６ｃと、第１容量電極１６ａと第２容量電極１６ｃとに挟持された誘電体層１６ｂと、を有する容量素子１６と、を備え、層間絶縁膜１１ｅに設けられた複数の第１コンタクトホールＣＮＴ４を介して第１容量電極１６ａと容量線３ｂとは電気的に接続される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気光学装置、及び電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置として、画素ごとに薄膜トランジスターなどのスイッチング素子が設けられたアクティブ駆動型の液晶装置が知られている。アクティブ駆動型の液晶装置は、一対の電極間に液晶層を有し、画素ごとに書き込まれた画像信号は、該一対の電極と液晶層とからなる電気容量において一時的に保持される。これに加えて、該画像信号を所定の期間電気的に保持する容量素子が画素ごとに設けられている。
【０００３】
例えば、特許文献１には、画素電極に接続された中継配線と、その上層に、誘電体層を介してシールド層とを重ねて配置し、中継配線の下層に凹凸を形成することで、容量素子の面積を増大させることが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−６９２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、画素電極とコンタクトホールを介して接続された中継配線が、シールド層よりも下層に配置されるので、中継配線と下層シールドとの絶縁を保つためのストッパー膜が必要になるなど構造が複雑で、容量となる側壁の面積を効率的に増大できないなどの課題がある。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る電気光学装置は、ゲート電極、第１ソースドレイン領域、第２ソースドレイン領域を有するトランジスターと、前記ゲート電極と電気的に接続された走査線と、前記第１ソースドレイン領域と電気的に接続されたデータ線と、前記第２ソースドレイン領域と電気的に接続された画素電極と、容量線に電気的に接続された第１容量電極と、前記第１容量電極と対向して設けられた第２容量電極と、前記第１容量電極と前記第２容量電極とに挟持された誘電体層と、を有する容量素子と、前記第１容量電極と前記容量線との間に形成された絶縁膜と、を備え、前記トランジスターと前記走査線と前記データ線とが設けられた層と、前記画素電極が設けられた層と、の間において、前記第１容量電極は、前記誘電体層及び前記第２容量電極に覆われて配置され、前記絶縁膜に設けられた複数の第１コンタクトホールを介して前記第１容量電極と前記容量線とが電気的に接続されていることを特徴とする。
【０００８】
本適用例によれば、第１容量電極と容量線とを電気的に接続するコンタクトホールを複数設けることにより、容量電極の面積（周長）や厚みを増やすことが可能となり、容量を大きくすることができる。
【０００９】
［適用例２］上記適用例に係る電気光学装置において、請求項１に記載の電気光学装置であって、前記複数の第１コンタクトホールの各々は、略同じ大きさを有することが好ましい。
【００１０】
本適用例によれば、複数のコンタクトホールの加工を制御しやすくなり、容量線と第１容量電極とを確実に電気的に接続することができる。ここで、「略同じ大きさ」とは、設計上同じ大きさであることを含み、同じ大きさに設計した場合に製造上の理由で大きさが異なるものも含まれる。また、「略同じ大きさ」とは、コンタクトホールの大きさの比が０．８から１．２の範囲のものであってもよい。
【００１１】
［適用例３］上記適用例に係る電気光学装置において、前記走査線、前記データ線、前記画素電極が設けられた表示領域の外側に、回路を備え、前記第１コンタクトホールは、前記回路に用いられる第２コンタクトホールと略同じ大きさを有する、ことが好ましい。
【００１２】
本適用例によれば、第１コンタクトホール及び第２コンタクトホールの加工性を向上できる。ここで、「略同じ大きさ」とは、設計上同じ大きさであることを含み、同じ大きさに設計した場合に製造上の理由で大きさが異なるものも含まれる。また、「略同じ大きさ」とは、コンタクトホールの大きさの比が０．８から１．２の範囲のものであってもよい。
【００１３】
［適用例４］本適用例に係る電子機器は、上記した電気光学装置を備えることを特徴とする。
【００１４】
本適用例によれば、上記した電気光学装置を備えるので、表示品質を向上させることが可能な電子機器を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態に係る電気光学装置としての液晶装置の構成を示す模式図であり、（ａ）は液晶装置の構成を示す模式平面図、（ｂ）は（ａ）に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。
【図２】液晶装置の電気的な構成を示す等価回路図。
【図３】液晶装置における画素の配置を示す模式平面図。
【図４】液晶装置における画素の構成を示す模式平面図。
【図５】液晶装置における画素の構成を示す模式平面図。
【図６】液晶装置における画素の構成を示す模式平面図。
【図７】図４〜図６に示す画素のＡ−Ａ’線、およびＢ−Ｂ’線に沿う模式断面図。
【図８】液晶装置における容量素子を示す模式平面図。
【図９】図８に示す画素のＣ−Ｃ’線に沿う模式断面図。
【図１０】液晶装置を備えた電子機器の（プロジェクター）の構成を示す模式図。
【図１１】第２実施形態の電気光学装置としての液晶装置の構造を示す模式平面図。
【発明を実施するための形態】
【００１６】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大又は縮小して表示している。
【００１７】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、又は基板の上に他の構成物を介して配置される場合、又は基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００１８】
本実施形態では、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えた電気光学装置としてのアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００１９】
（第１実施形態）
＜電気光学装置の構成＞
図１（ａ）は、電気光学装置としての液晶装置の構成を示す模式平面図である。図１（ｂ）は、図１（ａ）に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図２は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構造を、図１及び図２を参照しながら説明する。
【００２０】
図１（ａ）及び（ｂ）に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層１５とを有する。素子基板１０を構成する第１基板１１、および対向基板２０を構成する第２基板１２は、透明な例えば石英などのガラス基板が用いられている。
【００２１】
素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材１４を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００２２】
額縁状に配置されたシール材１４の内側には、同じく額縁状に遮光膜１８が設けられている。遮光膜１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光膜１８の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図１では図示省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光部が設けられている。
【００２３】
第１基板１１の１辺部に沿ったシール材１４との間にデータ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４の内側に検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４の内側に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部のシール材１４の内側には、２つの走査線駆動回路２４を繋ぐ複数の配線（図示せず）が設けられている。
【００２４】
これらデータ線駆動回路２２、走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続端子４１に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。なお、検査回路２５の配置はこれに限定されず、データ線駆動回路２２と表示領域Ｅとの間のシール材１４の内側に沿った位置に設けてもよい。
【００２５】
図１（ｂ）に示すように、第１基板１１の液晶層１５側の表面には、画素Ｐごとに設けられた光透過性を有する画素電極２７およびスイッチング素子としての薄膜トランジスター３０（以降、「ＴＦＴ３０」と称する。）と、信号配線と、これらを覆う配向膜２８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。
【００２６】
第２基板１２の液晶層１５側の表面には、遮光膜１８と、これを覆うように成膜された層間膜層（図示せず）と、層間膜層を覆うように設けられた共通電極３１と、共通電極３１を覆う配向膜３２とが設けられている。
【００２７】
遮光膜１８は、図１（ａ）に示すように平面的に走査線駆動回路２４、検査回路２５と重なる位置において額縁状に設けられている。これにより対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
【００２８】
層間膜層は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜１８を覆うように設けられている。このような層間膜層の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。
【００２９】
共通電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、層間膜層を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。
【００３０】
画素電極２７を覆う配向膜２８および共通電極３１を覆う配向膜３２は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
【００３１】
図２に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、データ線６ａに沿って平行に配置された容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
【００３２】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。データ線６ａの一端には容量素子１１６が電気的に接続されている。
【００３３】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０の第１ソースドレイン領域としてのデータ線側ソースドレイン領域に電気的に接続されている。画素電極２７はＴＦＴ３０の第２ソースドレイン領域としての画素電極側ソースドレイン領域に電気的に接続されている。
【００３４】
データ線６ａはデータ線駆動回路２２（図１参照）に接続されている。複数の外部接続端子４１に接続された半導体集積回路もしくは制御部は、複数の外部接続端子４１のうち一部の端子に画像信号Ｄ１，Ｄ２，…，Ｄｎを供給する。当該一部の端子に供給された画像信号Ｄ１，Ｄ２，…，Ｄｎは、データ線駆動回路２２を介してデータ線６ａに供給される。データ線６ａに供給された画像信号Ｄ１，Ｄ２，…，Ｄｎは、容量素子１１６にも保持される。
【００３５】
走査線３ａは走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。データ線６ａに供給された画像信号Ｄ１，Ｄ２，…，Ｄｎは、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍに応じて画素Ｐに供給される。
【００３６】
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。データ線駆動回路２２は、画像信号Ｄ１〜Ｄｎをデータ線６ａに供給するタイミングを制御している。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００３７】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａ及び容量素子１１６から供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された共通電極３１との間で一定期間保持される。
【００３８】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と共通電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０のドレインと容量線３ｂとの間に電気的に接続されている。容量素子１６は、遮光性の第１容量電極１６ａおよび第２容量電極１６ｃとの間に誘電体層１６ｂを有するものである（図７参照）。
【００３９】
容量素子１１６は、データ線６ａごとに設けられている。容量素子１１６は、データ線６ａから画素電極２７に書き込まれる画像信号Ｄ１〜Ｄｎが所定の電位になるように設けられている。なお、データ線６ａごとに設けられる容量素子１１６は、互いに異なる容量値であってもよい。
【００４０】
このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
【００４１】
図３は、液晶装置における画素の配置を示す模式平面図である。図４〜図６は、液晶装置における画素の構成を示す模式平面図である。図７は、図４〜図６に示す画素のＡ−Ａ’線及びＢ−Ｂ’線に沿う模式断面図である。以下、画素の平面的な構造と断面構造について、図３〜図７を参照しながら説明する。
【００４２】
図３に示すように、液晶装置１００における画素Ｐは、例えば平面的に略四角形の開口領域を有する。開口領域は、Ｘ方向とＹ方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。
【００４３】
Ｘ方向に延在する非開口領域には、図２に示した走査線３ａが設けられている。走査線３ａは遮光性の導電部材が用いられており、走査線３ａによって非開口領域の少なくとも一部が構成されている。
【００４４】
同じく、Ｙ方向に延在する非開口領域には、図２に示したデータ線６ａと容量線３ｂが設けられている。データ線６ａおよび容量線３ｂも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。
【００４５】
非開口領域は、素子基板１０側に設けられた上記信号線類によって構成されるだけでなく、対向基板２０側において格子状にパターニングされた遮光膜１８（図１参照）によっても構成することができる。
【００４６】
非開口領域の交差部付近には、図２に示したＴＦＴ３０や容量素子１６が設けられている。遮光性を有する非開口領域の交差部付近にＴＦＴ３０を設けることにより、ＴＦＴ３０の光誤動作を防止すると共に、開口領域における開口率を確保している。詳しい画素Ｐの構造については後述するが、交差部付近にＴＦＴ３０や容量素子１６を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。
【００４７】
図４は、第１基板１１上における走査線３ａが設けられた層からデータ線６ａが設けられた層までの平面的な構造を示している。図５は、データ線６ａが設けられた層から容量線３ｂが設けられた層までの平面的な構造を示している。図６は、容量線３ｂが設けられた層から画素電極２７が設けられた層までの平面的な構造を示している。
【００４８】
図４に示すように、画素Ｐは、走査線３ａとデータ線６ａの交差部に設けられたＴＦＴ３０を有している。ＴＦＴ３０は、データ線側ソースドレイン領域３０ｓと、画素電極側ソースドレイン領域３０ｄと、チャネル領域３０ｃと、データ線側ソースドレイン領域３０ｓとチャネル領域３０ｃとの間に設けられた接合領域３０ｅと、チャネル領域３０ｃと画素電極側ソースドレイン領域３０ｄとの間に設けられた接合領域３０ｆとを有するＬＤＤ（Lightly Doped Drain）構造の半導体層３０ａを有している。半導体層３０ａは上記交差部を通過して、走査線３ａと重なるように配置されている。また、図４のように、半導体層３０ａは、Ｘ方向に延在している。
【００４９】
走査線３ａは、データ線６ａとの交差部において、Ｘ，Ｙ方向に拡張された拡張部を有ししており、当該拡張部において他の部位と比して走査線３ａの幅が広くなっている。また換言すると、当該拡張部の平面形状は四角形となっている。当該拡張部に平面的に重なると共に接合領域３０ｆおよび画素電極側ソースドレイン領域３０ｄと重ならない開口部を有する折れ曲がった形状のゲート電極３０ｇが設けられている。
【００５０】
ゲート電極３０ｇは、Ｙ方向に延在した部分が平面的にチャネル領域３０ｃと重なっている。また、チャネル領域３０ｃと重なった部分から折り曲げられてＸ方向に延在し、互いに対向する部分がそれぞれ走査線３ａの拡張部との間に設けられたコンタクトホールＣＮＴ５，ＣＮＴ６によって、電気的に走査線３ａと接続している。また、図４のように、ゲート電極３０ｇのチャネル領域３０ｃと対向する部位は、コンタクトホールＣＮＴ５，ＣＮＴ６のＸ方向における位置から左側にずれて配置されている。
【００５１】
コンタクトホールＣＮＴ５，ＣＮＴ６は、平面視でＸ方向が長い矩形状（長方形）であって、半導体層３０ａのチャネル領域３０ｃと接合領域３０ｆとに沿って接合領域３０ｆを挟むように両側に設けられている。
【００５２】
データ線６ａは、Ｙ方向に延在すると共に、走査線３ａとの交差部において同じく拡張部を有し、当該拡張部において他の部位と比してデータ線６ａの幅が広くなっている。当該拡張部からＸ方向に突出した部分に設けられたコンタクトホールＣＮＴ１によってデータ線側ソースドレイン領域３０ｓと電気的に接続している。コンタクトホールＣＮＴ１を含む部分がデータ線側ソースドレイン電極５１となっている。走査線３ａは、このデータ線６ａのＸ方向に突出した部分及びコンタクトホールＣＮＴ１と平面視重なるように設けられている。
【００５３】
一方、画素電極側ソースドレイン領域３０ｄの一部（端部）にもコンタクトホールＣＮＴ２が設けられており、コンタクトホールＣＮＴ２を含む部分が画素電極側ソースドレイン電極５２（図４参照）となっている。コンタクトホールＣＮＴ２は、中継電極６ｂを介してコンタクトホールＣＮＴ３と電気的に接続されている（図４及び図５参照）。ここで、データ線６ａのＸ方向における左右に突出した部分は、画素電極側ソースドレイン電極５２と間隙を空けて配置されるとともに、半導体層３０ａを覆うように設けられている。
【００５４】
図５に示すように、容量線３ｂは、Ｙ方向に延在しており、データ線６ａの一部及び走査線３ａの一部と平面的に重なるように容量線３ｂが設けられている。容量線３ｂは、走査線３ａとの交差部において拡張部を有し、当該拡張部において他の部位と比して容量線３ｂの幅が広くなっている。
【００５５】
図６に示すように、容量線３ｂと第１容量電極１６ａとは、複数の第２コンタクトホールとしての複数のコンタクトホールＣＮＴ４を介して電気的に接続されている。図７に示すように、容量素子１６（１６ａ，１６ｂ，１６ｃ）は、コンタクトホールＣＮＴ４の側壁に沿った部分、コンタクトホールＣＮＴ４の底面に設けられた部分、及び層間絶縁膜１１ｅ上に設けられた部分を有している。そして、第１容量電極１６ａのコンタクトホールＣＮＴ４内の底面において、第１容量電極１６ａと容量線３ｂとが電気的に接続されている（図７参照）。
【００５６】
ここで、少なくとも第１容量電極１６ａ及び誘電体層１６ｂは、コンタクトホールＣＮＴ４の形状に沿った形状を有している。これにより、図６及び図７に示すように、第１容量電極１６ａ、誘電体層１６ｂ、第２容量電極１６ｃは、コンタクトホールＣＮＴ４に倣った形で形成され、容量素子１６は立体的に形成されている。
【００５７】
容量線３ｂの拡張部には、図６では３つのコンタクトホールＣＮＴ４が設けられている。また、複数のコンタクトホールＣＮＴ４のうち一部は、走査線３ａに沿って並んで配置されている。また、複数のコンタクトホールＣＮＴ４のうち一部は、データ線６ａに沿って並んで配置されている。図６では、１つの画素Ｐに対し１２個のコンタクトホールＣＮＴ４が設けられているようになっている。
【００５８】
画素Ｐに対し複数のコンタクトホールＣＮＴ４を設ける場合には、１つのコンタクトホールＣＮＴ４を設ける場合と比して、側壁に沿った周長を長くすることが可能となる。したがって、容量素子１６の容量値を大きくできる。
【００５９】
また、画素Ｐに対し複数のコンタクトホールＣＮＴ４を設ける場合には、１つのコンタクトホールＣＮＴ４を設ける場合と比して、１つのコンタクトホールＣＮＴ４の大きさを小さくでき、コンタクトホールＣＮＴ４の加工性を向上できる。
【００６０】
図６では、複数のコンタクトホールＣＮＴ４は同じ大きさであり、その幅がＬ１である正方形となっている。複数のコンタクトホールＣＮＴ４が同じ大きさであれば、複数のコンタクトホールＣＮＴ４の加工を制御しやすくなり、容量線３ｂと第１容量電極１６ａとを確実に電気的に接続することができる。
【００６１】
複数のコンタクトホールＣＮＴ４は、それぞれ略同じ大きさであることが好ましい。ここで、「略同じ大きさ」とは、設計上同じ大きさであることを含み、同じ大きさに設計した場合に製造上の理由で大きさが異なるものも含まれる。また、「略同じ大きさ」とは、コンタクトホールＣＮＴ４の大きさの比が０．８から１．２の範囲のものであってもよい。
【００６２】
ここで、コンタクトホールＣＮＴ４は、長方形であってもよいし、円形もしくは楕円形であってもよい。図６では、複数のコンタクトホールＣＮＴ４は同じ形状としたが、異なる形状であってもよいし、１辺の長さＬ１が異なるものであってもよい。
【００６３】
ここで、コンタクトホールＣＮＴ４の幅Ｌ１は、層間絶縁膜１１ｅの厚み以上であることが好ましい。層間絶縁膜１１ｅの厚みは、例えば、４００ｎｍであれば、コンタクトホールＣＮＴ４の幅Ｌ１は４００ｎｍ以上であることが好ましい。コンタクトホールＣＮＴ４の幅Ｌ１は、第１容量電極１６ａの厚みの３倍以上であることが好ましい。例えば、第１容量電極１６ａの厚みが２００ｎｍであれば、コンタクトホールＣＮＴ４の幅Ｌ１は、６００ｎｍ以上であることが好ましい。このようにすることで、第１容量電極１６ａがコンタクトホールＣＮＴ４に倣った形で形成され、コンタクトホールＣＮＴ４の側壁にも容量素子１６が形成され、容量素子１６の容量を大きくすることができる。
【００６４】
さらに、容量線３ｂは、当該拡張部からＸ方向に突出した部分を有し、半導体層３０ａと重なるように配置されている。また、容量線３ｂの突出した部分は、コンタクトホールＣＮＴ１またはコンタクトホールＣＮＴ２と重なるように設けられることが好ましい。
【００６５】
容量素子１６は、非開口領域（図３参照）に配置されており、上記したように、島状の第１容量電極１６ａと、誘電体層１６ｂと、第２容量電極１６ｃとが第１基板１１側から順に積層されている。誘電体層１６ｂは、第１容量電極１６ａを覆うように形成されている。更に、第２容量電極１６ｃは、第１容量電極１６ａ及び誘電体層１６ｂを覆うように形成されている。
【００６６】
更に図６に示すように、容量線３ｂの一部と平面的に重なるように、第１容量電極１６ａが島状に設けられている。第１容量電極１６ａは、容量線３ｂの拡張部と重なるように拡張部を有している。そして、第１容量電極１６ａは、当該拡張部からＸ方向左側に突出した第１部分、Ｘ方向右側に突出した第２部分、及びＹ方向上側に突出した第３部分を有している。
【００６７】
第１容量電極１６ａの第１部分は、半導体層３０ａの接合領域３０ｅと平面視重なるように設けられることが好ましい。第１容量電極１６ａの第１部分は、さらにデータ線側ソースドレイン領域３０ｓ及びコンタクトホールＣＮＴ１と平面視重なるように設けられることが好ましい。第１容量電極１６ａの第２部分は、半導体層３０ａの接合領域３０ｆと平面視重なるように設けられることが好ましい。第１容量電極１６ａの第２部分は、さらに画素電極側ソースドレイン領域３０ｄ及びコンタクトホールＣＮＴ２と平面視重なるように設けられることが好ましい。第１容量電極１６ａの第２部分は、コンタクトホールＣＮＴ３と平面視と重なるように設けてもよい。第１容量電極１６ａの第３部分は、図６において上側に突出し、下側には突出しないことが望ましい。
【００６８】
すなわち、第１容量電極１６ａの第３部分は、ＴＦＴ３０と電気的に接続された画素電極２７とＸ方向において隣り合う画素電極２７との間において、Ｙ方向に突出することが好ましい。さらに、第１容量電極１６ａの拡張部において、上記第１部分及び第２部分よりＹ方向における幅が広くなっている。また、第１容量電極１６ａの拡張部において、上記第３部分よりＸ方向における幅が広くなっている。
【００６９】
また、容量線３ｂに所定の定電位が供給されている場合には、容量線３ｂ及び第１容量電極１６ａは、データ線６ａと第２容量電極１６ｃもしくは画素電極２７との間のクロストークを低減する役割を果たす。
【００７０】
第２容量電極１６ｃは、画素Ｐごとに独立して島状に設けられている。第２容量電極１６ｃは、ＣＮＴ７と第１容量電極１６ａを完全に覆い、第１容量電極１６ａと平面視同様の形状を有している。第２容量電極１６ｃは、容量線３ｂの拡張部と重なるように拡張部を有している。そして、第２容量電極１６ｃは、当該拡張部からＸ方向左側に突出した第１部分、Ｘ方向右側に突出した第２部分、及びＹ方向上側に突出した第３部分を有している。
【００７１】
第２容量電極１６ｃの第１部分は、半導体層３０ａの接合領域３０ｅと平面視重なるように設けられることが好ましい。第２容量電極１６ｃの第１部分は、さらにデータ線側ソースドレイン領域３０ｓ及びコンタクトホールＣＮＴ１と平面視重なるように設けられることが好ましい。第２容量電極１６ｃの第２部分は、半導体層３０ａの接合領域３０ｆと平面視重なるように設けられることが好ましい。第２容量電極１６ｃの第２部分は、さらに画素電極側ソースドレイン領域３０ｄ及びコンタクトホールＣＮＴ２と平面視重なるように設けられることが好ましい。第２容量電極１６ｃの第３部分は、図６において上側に突出し、下側には突出しないことが望ましい。
【００７２】
すなわち、第２容量電極１６ｃの第３部分は、ＴＦＴ３０と電気的に接続された画素電極２７とＸ方向において隣り合う画素電極２７との間において、Ｙ方向に突出することが好ましい。特に、第２容量電極１６ｃは、画素電極２７と電気的に接続されるため、第２容量電極１６ｃの第３部分は、画素電極２７に供給された画像信号に対応した電位となるため好ましい。さらに、第２容量電極１６ｃの拡張部において、上記第１部分及び第２部分よりＹ方向における幅が広くなっている。また、第２容量電極１６ｃの拡張部において、上記第３部分よりＸ方向における幅が広くなっている。
【００７３】
以上のように、容量素子１６は、第１容量電極１６ａと第２容量電極１６ｃとが誘電体層１６ｂを介して対向する領域に設けられている。そして、容量素子１６は、第１容量電極１６ａ及び第２容量電極１６ｃと同様に、拡張部、当該拡張部からＸ方向左側に突出した第１部分、Ｘ方向右側に突出した第２部分、及びＹ方向上側に突出した第３部分を有している。
【００７４】
１つの画素Ｐを囲むようにして当該画素Ｐの第２容量電極１６ｃと隣り合う画素Ｐの第２容量電極１６ｃとが配置され、遮光性の非開口領域（図３参照）を構成している。
【００７５】
以上のように構成することで、容量素子１６をできるだけ広い領域に形成できるため、容量素子の保持性能を高めることができる。また、容量線３ｂ、第１容量電極１６ａ、第２容量電極１６ｃは遮光性を有する材料で構成され、半導体層３０ａと平面視重なるように形成することにより、半導体層３０ａに対する遮光性を高めることができる。
【００７６】
また、第２コンタクトホールとしてのコンタクトホールＣＮＴ４は、第１容量電極１６ａ、誘電体層１６ｂ、及び第２容量電極１６ｃと平面視重なる、即ち、容量素子１６と平面視重なる位置、特に第１容量電極１６ａと平面視重なる位置に設けられることが好ましい。これにより、容量素子１６の平面的面積を確保できる。また、コンタクトホールＣＮＴ４を広く確保できるため、容量線３ｂと第１容量電極１６ａとの電気的接続を確実に行うことができる。また換言すれば、これにより、画素Ｐの開口率を向上できる。
【００７７】
コンタクトホールＣＮＴ３は、島状の中継電極３ｃを介してコンタクトホールＣＮＴ７と電気的に接続されている。コンタクトホールＣＮＴ７は、第２容量電極１６ｃの端部と電気的に接続されている。
【００７８】
更に、第２容量電極１６ｃには、第１コンタクトホールとしてのコンタクトホールＣＮＴ８が設けられており、コンタクトホールＣＮＴ８を介して画素電極２７（Ｐ）と電気的に接続されている。言い換えれば、第２容量電極１６ｃの一部はコンタクトホールＣＮＴ８と重なる位置まで突出し、コンタクトホールＣＮＴ７とコンタクトホールＣＮＴ８とを電気的に接続させる中継層としても機能している。
【００７９】
画素電極２７（Ｐ）は、走査線３ａやデータ線６ａと外縁部が重なるように設けられており、本実施形態では走査線３ａと重なる位置に設けられたコンタクトホールＣＮＴ２，ＣＮＴ３，ＣＮＴ７，ＣＮＴ８を介して画素電極側ソースドレイン領域３０ｄに電気的に接続されている。
【００８０】
また、コンタクトホールＣＮＴ８は、図３の非開口領域の交差部付近であって、他の部分より非開口領域の幅が広くなっている領域と画素電極２７とが重なる領域に設けられている。そして、コンタクトホールＣＮＴ８は、走査線３ａ、データ線６ａ、容量線３ｂに設けられた拡張部と重なるように設けられる。
【００８１】
図６では、コンタクトホールＣＮＴ８は、開口領域から見て左下に対応する非開口領域に設けられている。コンタクトホールＣＮＴ８は、第１容量電極１６ａ、誘電体層１６ｂ、及び第２容量電極１６ｃと平面視重なる、即ち、容量素子１６と平面視重なる位置に設けられることが好ましい。これにより、容量素子１６の平面的面積を確保できる。
【００８２】
また、コンタクトホールＣＮＴ８を広く確保できるため、第１容量電極１６ａと画素電極２７との電気的接続をより確実に行うことができる。また換言すれば、これにより、画素Ｐの開口率を向上できる。また、コンタクトホールＣＮＴ８は、走査線３ａ、ゲート電極３０ｇ、データ線６ａ、容量線３ｂのうち少なくともいずれかの一部と重なるように形成することが好ましい。また、コンタクトホールＣＮＴ８は、コンタクトホールＣＮＴ４と重ならない位置に設けられることが好ましい。コンタクトホールＣＮＴ４による段差の影響を受けることないため、第１容量電極１６ａと画素電極２７との電気的接続をより確実に行うことができる。
【００８３】
次に、図７を参照して、画素Ｐの構造について、さらに詳しく説明する。図７に示すように、第１基板１１上には、まず走査線３ａが形成される。走査線３ａは、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
【００８４】
走査線３ａを覆うように例えば酸化シリコンなどからなる下地絶縁膜１１ａが形成され、下地絶縁膜１１ａ上に島状に半導体層３０ａが形成される。半導体層３０ａは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述したデータ線側ソースドレイン領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、画素電極側ソースドレイン領域３０ｄを有するＬＤＤ構造が形成されている。
【００８５】
半導体層３０ａを覆うように第１絶縁膜（ゲート絶縁膜）１１ｂが形成される。走査線３ａと重なる位置に下地絶縁膜１１ａ、第１絶縁膜１１ｂを貫通する２つのコンタクトホールＣＮＴ５，ＣＮＴ６が形成される。さらに２つのコンタクトホールＣＮＴ５，ＣＮＴ６を埋めると共に、第１絶縁膜１１ｂを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇが形成され、ゲート電極３０ｇは、２つのコンタクトホールＣＮＴ５，ＣＮＴ６を介して走査線３ａと電気的に接続される。
【００８６】
ゲート電極３０ｇと第１絶縁膜１１ｂとを覆うようにして第２絶縁膜１１ｃが形成され、半導体層３０ａのそれぞれの端部と重なる位置に第１絶縁膜１１ｂ、第２絶縁膜１１ｃを貫通する２つのコンタクトホールＣＮＴ１，ＣＮＴ２が形成される。
【００８７】
そして、２つのコンタクトホールＣＮＴ１，ＣＮＴ２を埋めると共に第２絶縁膜１１ｃを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ１を介してデータ線側ソースドレイン領域３０ｓに繋がるデータ線側ソースドレイン電極５１ならびにデータ線６ａが形成される。同時にコンタクトホールＣＮＴ２を介して画素電極側ソースドレイン領域３０ｄに繋がる画素電極側ソースドレイン電極５２（中継電極６ｂ）が形成される。
【００８８】
次に、データ線６ａおよび中継電極６ｂと第２絶縁膜１１ｃを覆って層間絶縁膜１１ｄが形成される。層間絶縁膜１１ｄは、例えばシリコンの酸化物や窒化物からなり、ＴＦＴ３０が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ処理）やスピンコート処理などが挙げられる。その後、層間絶縁膜１１ｄを貫通するＣＮＴ３が形成される。
【００８９】
平坦化された層間絶縁膜１１ｄ上には、ＣＮＴ３を埋めると共に、層間絶縁膜１１ｄを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ３を介して画素電極側ソースドレイン領域３０ｄに繋がる中継電極３ｃならびに容量線３ｂが形成される。
【００９０】
容量線３ｂは、下層にアルミニウム（Ａｌ）膜が配置され、上層に窒化チタン（ＴｉＮ）膜が配置された積層構造になっている。アルミニウム膜の厚みは、例えば、１５０ｎｍ〜２００ｎｍである。窒化チタン膜の厚みは、例えば、１００ｎｍ〜１５０ｎｍである。
【００９１】
次に、容量線３ｂ及び中継電極３ｃを覆って第２絶縁膜としての層間絶縁膜１１ｅが形成される。層間絶縁膜１１ｅは、例えばシリコンの酸化物や窒化物からなる。その後、層間絶縁膜１１ｅを貫通する複数のコンタクトホールＣＮＴ４が形成される。層間絶縁膜１１ｅの厚みは、例えば、４００ｎｍである。
【００９２】
層間絶縁膜１１ｅ上には、ＣＮＴ４を埋めると共に、層間絶縁膜１１ｅを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ４を介して容量線３ｂに繋がると共に、容量素子１６（１６ａ，１６ｂ，１６ｃ）を構成する第１容量電極１６ａが形成される。
【００９３】
第１容量電極１６ａは、例えば、窒化チタンである。第１容量電極１６ａの厚みは、例えば、１００ｎｍ〜２００ｎｍである。
【００９４】
層間絶縁膜１１ｅ上には、第１容量電極１６ａを覆って誘電体層１６ｂが成膜される。誘電体層１６ｂとしては、シリコン窒化膜や、酸化ハウニュウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）などの単層膜、またはこれらの単層膜のうち少なくとも２種の単層膜を積層した多層膜を用いてもよい。また、誘電体層１６ｂは、第１容量電極１６ａを覆う形状にパターニングしてもよい。その後、層間絶縁膜１１ｅを貫通するＣＮＴ７が形成される。
【００９５】
層間絶縁膜１１ｅ上には、ＣＮＴ７を埋めると共に、層間絶縁膜１１ｅを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ７を介して中継電極３ｃ（画素電極側ソースドレイン領域３０ｄ）に繋がると共に、容量素子１６を構成する第２容量電極１６ｃが形成される。第２容量電極１６ｃは、例えば、アルミニウム（Ａｌ）と窒化チタン（ＴｉＮ）の積層構造で構成されている。第２容量電極１６ｃの厚みは、例えば、３００ｎｍ〜５００ｎｍである。
【００９６】
ここで、第２容量電極１６ｃは、第１容量電極１６ａを覆うように形成されているため、第２容量電極１６ｃをパターニングする際に、第１容量電極１６ａが一緒にパターニングされるのを防ぐことができる。
【００９７】
以上のように、容量線３ｂは、平坦化された層間絶縁膜１１ｄ上に設けられることが好ましい。これにより、容量線３ｂの高抵抗化を防ぐことができる。また、その後に形成される第１容量電極１６ａ、誘電体層１６ｂ、第２容量電極１６ｃ、及び層間絶縁膜１１ｅの成膜・加工をより確実に行うことができる。
【００９８】
次に、第２容量電極１６ｃなどを覆う第１絶縁膜としての層間絶縁膜１１ｆが形成される。層間絶縁膜１１ｆも例えばシリコンの酸化物や窒化物からなり、層間絶縁膜１１ｅと同様に平坦化処理を施してもよい。
【００９９】
層間絶縁膜１１ｆを貫通するコンタクトホールＣＮＴ８が第２容量電極１６ｃの端部と重なる位置に形成され、このコンタクトホールＣＮＴ８を埋めるようにしてＩＴＯなどの透明導電膜が成膜される。この透明導電膜をパターニングしてコンタクトホールＣＮＴ８を介して第２容量電極１６ｃと繋がる画素電極２７が形成される。
【０１００】
上述したように、第２容量電極１６ｃは、コンタクトホールＣＮＴ７、中継電極３ｃ、コンタクトホールＣＮＴ３、中継電極６ｂ、コンタクトホールＣＮＴ２を介して、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄと電気的に接続されると共に、コンタクトホールＣＮＴ８を介して画素電極２７と電気的に接続されている。
【０１０１】
また、コンタクトホールＣＮＴ８の位置を平面視でコンタクトホールＣＮＴ４と重ならない位置に設けることが好ましい。このようにすることで、コンタクトホールＣＮＴ８による第２容量電極１６ｃと画素電極２７との電気的接続をより確実に行うことができる。これにより、画素電極２７でのコンタクトホールＣＮＴ４の段差による影響を抑制できる。また、コンタクトホールＣＮＴ４による段差がないため、コンタクトホールＣＮＴ８の加工を確実に行うことができる。
【０１０２】
また、走査線３ａとデータ線６ａとの交差部に容量素子１６を設ける、また、平面視でトランジスター３０と重なる領域に容量素子１６を設けるので、非開口領域を利用して、遮光性の容量素子１６を設けることが可能となり、開口率が低下することを抑えることができる。
【０１０３】
図８は、容量素子１１６を示す模式平面図である。図９は、図８に示す容量素子１１６のＣ−Ｃ’線に沿う模式断面図である。以下、容量素子１１６の平面的な構造と断面構造について、図８及び図９を参照しながら説明する。
【０１０４】
容量素子１１６は、第３容量電極１１６ａおよび第４容量電極１１６ｃとの間に誘電体層１１６ｂを有するものである。容量素子１１６は、画素電極２７が形成された表示領域Ｅの外側に設けられている。第３容量電極１１６ａは、第２容量線１３ｂに電気的に接続されており、第４容量電極１１６ｃは、データ線６ａに電気的に接続されている。第２容量線１３ｂには所定電位Ｖａが印加されている。
【０１０５】
第２容量線１３ｂ及び中継電極１３ｃは、中継電極３ｃならびに容量線３ｂと同層に設けられている。中継電極１３ｃは、層間絶縁膜１１ｄを貫通するコンタクトホールＣＮＴ１３を介してデータ線６ａと接続されている。第２容量線１３ｂには所定の電位が印加されている。
【０１０６】
第３容量電極１１６ａは、層間絶縁膜１１ｅを貫通するコンタクトホールＣＮＴ１４を介して第２容量線１３ｂに接続される。第３容量電極１１６ａは、第２容量電極１６ｃと同層に設けられている。第４容量電極１１６ｃは、層間絶縁膜１１ｅを貫通するコンタクトホールＣＮＴ１７を介して中継電極１３ｃに接続される。第４容量電極１１６ｃは、第２容量電極１６ｃと同層に設けられている。ここで、コンタクトホールＣＮＴ１４の幅Ｌ２は、図６のコンタクトホールＣＮＴ４の幅Ｌ１と同等の大きさをしている。したがって、コンタクトホールＣＮＴ４とコンタクトホールＣＮＴ１４とを同様の条件で加工できるため、コンタクトホールＣＮＴ４を介して容量線３ｂと第１容量電極１６ａとを確実に電気的に接続するとともに、コンタクトホールＣＮＴ１４を介して第２容量線１３ｂと第３容量電極１１６ａとを確実に電気的に接続することができる。ここで、Ｌ１とＬ２はまったく同じでなくてもよく、Ｌ１とＬ２の比Ｌ１／Ｌ２が０．８から１．２の範囲であってもよい。
【０１０７】
＜電子機器の構成＞
図１０は、上記した液晶装置を備えた電子機器としての投射型表示装置の構成を示す概略図である。以下、液晶装置を備えた投射型表示装置の構成を、図１０を参照しながら説明する。
【０１０８】
図１０に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【０１０９】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【０１１０】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１１１】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【０１１２】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【０１１３】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【０１１４】
このような投射型表示装置１０００によれば、上記した液晶装置１００が採用された液晶モジュールを介すことによって、保持容量を十分に確保することが可能となり、表示品質が向上する電子機器を提供することができる。
【０１１５】
以上詳述したように、本実施形態の電気光学装置としての液晶装置１００、及び電子機器によれば、以下に示す効果が得られる。
【０１１６】
（１）本実施形態の液晶装置１００によれば、第１容量電極１６ａと容量線３ｂとを電気的に接続するコンタクトホールＣＮＴ４を複数設けることにより、容量電極１６ａ，１６ｃの面積（周長）や厚みを増やすことが可能となり、容量を大きくすることができる。言い換えれば、第１容量電極１６ａを立体的にすることにより、コンタクトホールＣＮＴ４の側壁でも容量を形成することができ、容量を大きくすることができる。つまり、第１容量電極１６ａの厚みを利用できる。よって、従来のものより容量素子１６の容量を大きくすることができる。加えて、容量電極１６ａ，１６ｃの面積を有効に利用することができる。ここで、上記複数のコンタクトホールＣＮＴ４は、容量線の拡張部に設けられるものであってもよいし、走査線３ａに沿って並んで配置されているものであってもよいし、データ線６ａに沿って並んで配置されているものであってもよい。
【０１１７】
（２）本実施形態の液晶装置１００によれば、複数のコンタクトホールＣＮＴ４は、同じ大きさである。これによれば、複数のコンタクトホールＣＮＴ４の加工を制御しやすくなり、容量線３ｂと第１容量電極１６ａとを確実に電気的に接続することができる。
【０１１８】
（３）本実施形態の液晶装置１００によれば、コンタクトホールＣＮＴ４の幅Ｌ１は、層間絶縁膜１１ｅの厚み以上である。このようにすることで、第１容量電極１６ａがコンタクトホールＣＮＴ４に倣った形で形成され、コンタクトホールＣＮＴ４の側壁にも容量素子１６が形成され、容量素子１６の容量を大きくすることができる。
【０１１９】
（４）本実施形態の液晶装置１００によれば、コンタクトホールＣＮＴ４の幅Ｌ１は、第１容量電極１６ａの厚みの３倍以上である。このようにすることで、第１容量電極１６ａがコンタクトホールＣＮＴ４に倣った形で形成され、コンタクトホールＣＮＴ４の側壁にも容量素子１６が形成され、容量素子１６の容量を大きくすることができる。
【０１２０】
（５）本実施形態の液晶装置１００によれば、図６のコンタクトホールＣＮＴ４の幅Ｌ１は、コンタクトホールＣＮＴ１４の幅Ｌ２と同等の大きさをしている。したがって、コンタクトホールＣＮＴ４及びコンタクトホールＣＮＴ１４の加工性を向上できる。また、Ｌ１とＬ２の比Ｌ１／Ｌ２が０．８から１．２の範囲であることが好ましい。
【０１２１】
（６）本実施形態の電子機器によれば、上記のような液晶装置１００を備えているので、保持容量を十分に確保することが可能となり、表示品質が向上する電子機器を提供することができる。
【０１２２】
（第２実施形態）
＜電気光学装置の構成＞
図１１は、第２実施形態の電気光学装置としての液晶装置の構造を示す模式平面図である。以下、液晶装置（画素）の平面的な構造について、図１１を参照しながら説明する。
【０１２３】
第２実施形態の液晶装置２００は、上述の第１実施形態と比べて、コンタクトホールＣＮＴ４の構造が異なり、その他の構成については概ね同様である。このため第２実施形態では、第１実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。
【０１２４】
図１１に示すように、第２実施形態の液晶装置２００は、データ線６ａの一部及び走査線３ａの一部と平面的に重なるように容量線３ｂが設けられており、容量素子１６は、図７に示すように、非開口領域（図３参照）に配置されており、第１容量電極１６ａと、誘電体層１６ｂと、第２容量電極１６ｃとが第１基板１１側から順に積層されている。誘電体層１６ｂは、第１容量電極１６ａを覆うように形成されている。更に、第２容量電極１６ｃは、第１容量電極１６ａ及び誘電体層１６ｂを覆うように形成されている。
【０１２５】
更に、容量線３ｂの拡張部に２つのコンタクトホールＣＮＴ４が設けられている。コンタクトホールＣＮＴ４のＸ方向に沿った幅Ｌ４は、コンタクトホールＣＮＴ４のＹ方向に沿った幅Ｌ３よりも長くなっている。これにより、第１容量電極１６ａがコンタクトホールＣＮＴ４に倣った形で形成され、コンタクトホールＣＮＴ４のＹ方向に沿った側壁に容量素子１６（１６ａ，１６ｂ，１６ｃ）が形成され、容量素子１６の容量を大きくすることができる。ここで、コンタクトホールＣＮＴ４のＹ方向に沿った幅Ｌ３は、コンタクトホールＣＮＴ４のＸ方向に沿った幅Ｌ４よりも長くしてもよい。また、コンタクトホールＣＮＴ４は、斜め方向に沿って設けてもよい。
【０１２６】
図１１では、コンタクトホールＣＮＴ４のＹ方向に沿った幅Ｌ３は、２つのコンタクトホールＣＮＴ４において同じである。そして、コンタクトホールＣＮＴ４のＸ方向に沿った幅Ｌ４は、図示下側のコンタクトホールＣＮＴ４の方が長くなっている。そして、上側のコンタクトホールＣＮＴ４は、コンタクトホールＣＮＴ８を避けるようにＸ方向に沿った幅が短くなっている。
【０１２７】
容量素子１６は、図７の容量素子１６と同様、コンタクトホールＣＮＴ４の側壁に沿った部分、コンタクトホールＣＮＴ４の底面に設けられた部分、及び層間絶縁膜１１ｅ上に設けられた部分を有している。そして、第１容量電極１６ａのコンタクトホールＣＮＴ４内の底面において、第１容量電極１６ａと容量線３ｂとが電気的に接続されている（図７参照）。
【０１２８】
ここで、コンタクトホールＣＮＴ４の幅Ｌ３は、層間絶縁膜１１ｅの厚み以上であることが好ましい。層間絶縁膜１１ｅの厚みは、例えば、４００ｎｍであれば、コンタクトホールＣＮＴ４の幅Ｌ３は４００ｎｍ以上であることが好ましい。コンタクトホールＣＮＴ４の幅Ｌ３は、第１容量電極１６ａの厚みの３倍以上であることが好ましい。例えば、第１容量電極１６ａの厚みが２００ｎｍであれば、コンタクトホールＣＮＴ４の幅Ｌ３は、６００ｎｍ以上であることが好ましい。このようにすることで、第１容量電極１６ａがコンタクトホールＣＮＴ４に倣った形で形成され、コンタクトホールＣＮＴ４の側壁にも容量素子１６が形成され、容量素子１６の容量を大きくすることができる。
【０１２９】
ここで、コンタクトホールＣＮＴ４の幅Ｌ３は、図８及び図９に示すコンタクトホールＣＮＴ１４の幅Ｌ２と同等である。コンタクトホールＣＮＴ１４の幅Ｌ４は、Ｌ３より長くなっている。したがって、コンタクトホールＣＮＴ４とコンタクトホールＣＮＴ１４とを同様の条件で加工できるとともに、容量素子１６をコンタクトホールＣＮＴ４に倣った形状とすることができるので好ましい。ここで、Ｌ２とＬ３はまったく同じでなくてもよく、Ｌ３とＬ２の比Ｌ３／Ｌ２が０．８から１．２の範囲であってもよい。
【０１３０】
更に具体的には、図７と同様、層間絶縁膜１１ｅに、容量線３ｂまで貫通するコンタクトホールＣＮＴ４を形成する。層間絶縁膜１１ｅ上には、このコンタクトホールＣＮＴ４を埋めると共に、層間絶縁膜１１ｅを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、容量線３ｂに繋がる第１容量電極１６ａが形成される。
【０１３１】
また、第１実施形態と同様に、層間絶縁膜１１ｆを貫通するコンタクトホールＣＮＴ８が第２容量電極１６ｃの端部と重なる位置に形成され、このコンタクトホールＣＮＴ８を埋めるようにしてＩＴＯなどの透明導電膜が成膜される。この透明導電膜をパターニングしてコンタクトホールＣＮＴ８を介して第２容量電極１６ｃと繋がる画素電極２７が形成される。
【０１３２】
このように、コンタクトホールＣＮＴ４を容量線３ｂの拡張部に形成するため、図３の非開口領域を太くすることなく、第１容量電極１６ａと容量線３ｂとの接続を図ることができる。本実施形態は、特に、画素Ｐが微細化され、走査線３ａもしくはデータ線６ａの線幅が細くなった場合に適用することが好ましい。
【０１３３】
以上詳述したように、第２実施形態の液晶装置２００によれば、以下に示す効果が得られる。
【０１３４】
（７）第２実施形態の液晶装置２００によれば、第１容量電極１６ａと容量線３ｂとを電気的に接続するコンタクトホールＣＮＴ４は、所定方向に長い形状を有している。したがって、所定方向に沿ったコンタクトホールＣＮＴ４に倣って容量素子１６を形成できる。
【０１３５】
（８）本実施形態の液晶装置１００によれば、図１１のコンタクトホールＣＮＴ４の幅Ｌ３は、コンタクトホールＣＮＴ１４の幅Ｌ２と同等の大きさをしている。したがって、コンタクトホールＣＮＴ４及びコンタクトホールＣＮＴ１４の加工性を向上できる。また、Ｌ３とＬ２の比Ｌ３／Ｌ２が０．８から１．２の範囲であることが好ましい。
【０１３６】
なお、本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
【０１３７】
（変形例１）
上記したように、容量素子１６を構成する２つの容量電極１６ａ，１６ｃが金属層（アルミニウム、窒化チタンなど）で構成されていることに限定されず、例えば、ＩＴＯなど透明導電膜で構成するようにしてもよい。
【０１３８】
（変形例２）
上記実施形態では、コンタクトホールＣＮＴ４の幅Ｌ１もしくはＬ３は、表示領域Ｅの外側に設けられる容量素子１１６に用いられるコンタクトホールＣＮＴ１４の幅Ｌ２と同等、もしくは、その比が０．８から１．２の範囲であるとしたが、他のコンタクトホールとの比較によりコンタクトホールＣＮＴ４の幅Ｌ１もしくはＬ３を決定してもよい。
【０１３９】
コンタクトホールＣＮＴ４の幅Ｌ１もしくはＬ３は、表示領域Ｅの外側に設けられる配線や容量素子で使用されるコンタクトホールの幅と同等であってもよい。表示領域Ｅの外側に設けられる配線や容量素子は、例えば、走査線駆動回路２４、データ線駆動回路２２、サンプリング回路などを構成するものであってもよい。
【０１４０】
（変形例３）
上記実施形態では、コンタクトホールＣＮＴ８の位置を平面視でコンタクトホールＣＮＴ４と重ならない位置に設けるようにしたが、コンタクトホールＣＮＴ８の位置を平面視でコンタクトホールＣＮＴ４と重なる位置にしてもよい。これにより、コンタクトホールＣＮＴ８及びコンタクトホールＣＮＴ４のコンタクト面積を広げることができる。
【０１４１】
（変形例４）
上記したように、上記液晶装置１００などの電気光学装置は、例えば、トランジスターを備えたアクティブ駆動型の電気光学装置であって、有機ＥＬ（Electro Luminescence）装置、電気泳動装置などの表示装置にも適用することができる。また、反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、デジタルマイクロミラーデバイス（ＤＭＤ）にも適用可能である。
【０１４２】
（変形例５）
上記したように、電子機器として投射型表示装置１０００（プロジェクター）を例に説明してきたが、これに限定されず、例えば、ビューワー、ビューファインダー、ヘッドマウントディスプレイなどに適用するようにしてもよい。また、液晶テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、モバイル型のパーソナルコンピューター、テレビ電話、ＰＯＳ端末、ページャー、電卓、タッチパネルなどの各種電子機器、また、電子ペーパーなどの電気泳動装置、カーナビゲーション装置等に適用するようにしてもよい。
【符号の説明】
【０１４３】
３ａ…走査線、３ｂ…容量線、３ｃ…中継電極、６ａ…データ線、６ｂ…中継電極、１０…素子基板、１１…第１基板、１１ａ…下地絶縁膜、１１ｂ…第１絶縁膜、１１ｃ…第２絶縁膜、１１ｄ…層間絶縁膜、１１ｅ…第２絶縁膜としての層間絶縁膜、１１ｆ…第１絶縁膜としての層間絶縁膜、１２…第２基板、１３ｂ…第２容量線、１４…シール材、１５…液晶層、１６…容量素子、１６ａ…第１容量電極、１６ｂ，１１６ｂ…誘電体層、１６ｃ…第２容量電極、１８…遮光膜、２０…対向基板、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２８…配向膜、３０…ＴＦＴ（トランジスター）、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…第２ソースドレイン領域としての画素電極側ソースドレイン領域、３０ｅ，３０ｆ…接合領域、３０ｇ…ゲート電極、３０ｓ…第１ソースドレイン領域としてのデータ線側ソースドレイン領域、３１…共通電極、３２…配向膜、４１…外部接続端子、５１…データ線側ソースドレイン電極、５２…画素電極側ソースドレイン電極、１００，２００…液晶装置、ＣＮＴ４、ＣＮＴ１４…コンタクトホール、１１６…容量素子、１１６ａ…第３容量電極、１１６ｃ…第４容量電極、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。
【技術分野】
【０００１】
本発明は、電気光学装置、及び電子機器に関する。
【背景技術】
【０００２】
上記電気光学装置として、画素ごとに薄膜トランジスターなどのスイッチング素子が設けられたアクティブ駆動型の液晶装置が知られている。アクティブ駆動型の液晶装置は、一対の電極間に液晶層を有し、画素ごとに書き込まれた画像信号は、該一対の電極と液晶層とからなる電気容量において一時的に保持される。これに加えて、該画像信号を所定の期間電気的に保持する容量素子が画素ごとに設けられている。
【０００３】
例えば、特許文献１には、画素電極に接続された中継配線と、その上層に、誘電体層を介してシールド層とを重ねて配置し、中継配線の下層に凹凸を形成することで、容量素子の面積を増大させることが開示されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−６９２４７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、画素電極とコンタクトホールを介して接続された中継配線が、シールド層よりも下層に配置されるので、中継配線と下層シールドとの絶縁を保つためのストッパー膜が必要になるなど構造が複雑で、容量となる側壁の面積を効率的に増大できないなどの課題がある。
【課題を解決するための手段】
【０００６】
本発明は、上述の課題の少なくとも一部を解決するためになされたものであり、以下の形態または適用例として実現することが可能である。
【０００７】
［適用例１］本適用例に係る電気光学装置は、ゲート電極、第１ソースドレイン領域、第２ソースドレイン領域を有するトランジスターと、前記ゲート電極と電気的に接続された走査線と、前記第１ソースドレイン領域と電気的に接続されたデータ線と、前記第２ソースドレイン領域と電気的に接続された画素電極と、容量線に電気的に接続された第１容量電極と、前記第１容量電極と対向して設けられた第２容量電極と、前記第１容量電極と前記第２容量電極とに挟持された誘電体層と、を有する容量素子と、前記第１容量電極と前記容量線との間に形成された絶縁膜と、を備え、前記トランジスターと前記走査線と前記データ線とが設けられた層と、前記画素電極が設けられた層と、の間において、前記第１容量電極は、前記誘電体層及び前記第２容量電極に覆われて配置され、前記絶縁膜に設けられた複数の第１コンタクトホールを介して前記第１容量電極と前記容量線とが電気的に接続されていることを特徴とする。
【０００８】
本適用例によれば、第１容量電極と容量線とを電気的に接続するコンタクトホールを複数設けることにより、容量電極の面積（周長）や厚みを増やすことが可能となり、容量を大きくすることができる。
【０００９】
［適用例２］上記適用例に係る電気光学装置において、請求項１に記載の電気光学装置であって、前記複数の第１コンタクトホールの各々は、略同じ大きさを有することが好ましい。
【００１０】
本適用例によれば、複数のコンタクトホールの加工を制御しやすくなり、容量線と第１容量電極とを確実に電気的に接続することができる。ここで、「略同じ大きさ」とは、設計上同じ大きさであることを含み、同じ大きさに設計した場合に製造上の理由で大きさが異なるものも含まれる。また、「略同じ大きさ」とは、コンタクトホールの大きさの比が０．８から１．２の範囲のものであってもよい。
【００１１】
［適用例３］上記適用例に係る電気光学装置において、前記走査線、前記データ線、前記画素電極が設けられた表示領域の外側に、回路を備え、前記第１コンタクトホールは、前記回路に用いられる第２コンタクトホールと略同じ大きさを有する、ことが好ましい。
【００１２】
本適用例によれば、第１コンタクトホール及び第２コンタクトホールの加工性を向上できる。ここで、「略同じ大きさ」とは、設計上同じ大きさであることを含み、同じ大きさに設計した場合に製造上の理由で大きさが異なるものも含まれる。また、「略同じ大きさ」とは、コンタクトホールの大きさの比が０．８から１．２の範囲のものであってもよい。
【００１３】
［適用例４］本適用例に係る電子機器は、上記した電気光学装置を備えることを特徴とする。
【００１４】
本適用例によれば、上記した電気光学装置を備えるので、表示品質を向上させることが可能な電子機器を提供することができる。
【図面の簡単な説明】
【００１５】
【図１】第１実施形態に係る電気光学装置としての液晶装置の構成を示す模式図であり、（ａ）は液晶装置の構成を示す模式平面図、（ｂ）は（ａ）に示す液晶装置のＨ−Ｈ’線に沿う模式断面図。
【図２】液晶装置の電気的な構成を示す等価回路図。
【図３】液晶装置における画素の配置を示す模式平面図。
【図４】液晶装置における画素の構成を示す模式平面図。
【図５】液晶装置における画素の構成を示す模式平面図。
【図６】液晶装置における画素の構成を示す模式平面図。
【図７】図４〜図６に示す画素のＡ−Ａ’線、およびＢ−Ｂ’線に沿う模式断面図。
【図８】液晶装置における容量素子を示す模式平面図。
【図９】図８に示す画素のＣ−Ｃ’線に沿う模式断面図。
【図１０】液晶装置を備えた電子機器の（プロジェクター）の構成を示す模式図。
【図１１】第２実施形態の電気光学装置としての液晶装置の構造を示す模式平面図。
【発明を実施するための形態】
【００１６】
以下、本発明を具体化した実施形態について図面に従って説明する。なお、使用する図面は、説明する部分が認識可能な状態となるように、適宜拡大又は縮小して表示している。
【００１７】
なお、以下の形態において、例えば「基板上に」と記載された場合、基板の上に接するように配置される場合、又は基板の上に他の構成物を介して配置される場合、又は基板の上に一部が接するように配置され、一部が他の構成物を介して配置される場合を表すものとする。
【００１８】
本実施形態では、薄膜トランジスター（ＴＦＴ：Thin Film Transistor）を画素のスイッチング素子として備えた電気光学装置としてのアクティブマトリックス型の液晶装置を例に挙げて説明する。この液晶装置は、例えば、後述する投射型表示装置（液晶プロジェクター）の光変調素子（液晶ライトバルブ）として好適に用いることができるものである。
【００１９】
（第１実施形態）
＜電気光学装置の構成＞
図１（ａ）は、電気光学装置としての液晶装置の構成を示す模式平面図である。図１（ｂ）は、図１（ａ）に示す液晶装置のＨ−Ｈ’線に沿う模式断面図である。図２は、液晶装置の電気的な構成を示す等価回路図である。以下、液晶装置の構造を、図１及び図２を参照しながら説明する。
【００２０】
図１（ａ）及び（ｂ）に示すように、本実施形態の液晶装置１００は、対向配置された素子基板１０および対向基板２０と、これら一対の基板によって挟持された液晶層１５とを有する。素子基板１０を構成する第１基板１１、および対向基板２０を構成する第２基板１２は、透明な例えば石英などのガラス基板が用いられている。
【００２１】
素子基板１０は対向基板２０よりも一回り大きく、両基板は、額縁状に配置されたシール材１４を介して接合され、その隙間に正または負の誘電異方性を有する液晶が封入されて液晶層１５を構成している。シール材１４は、例えば、熱硬化性又は紫外線硬化性のエポキシ樹脂などの接着剤が採用されている。シール材１４には、一対の基板の間隔を一定に保持するためのスペーサー（図示省略）が混入されている。
【００２２】
額縁状に配置されたシール材１４の内側には、同じく額縁状に遮光膜１８が設けられている。遮光膜１８は、例えば、遮光性の金属あるいは金属酸化物などからなり、遮光膜１８の内側が複数の画素Ｐを有する表示領域Ｅとなっている。なお、図１では図示省略したが、表示領域Ｅにおいても複数の画素Ｐを平面的に区分する遮光部が設けられている。
【００２３】
第１基板１１の１辺部に沿ったシール材１４との間にデータ線駆動回路２２が設けられている。また、該１辺部に対向する他の１辺部に沿ったシール材１４の内側に検査回路２５が設けられている。さらに、該１辺部と直交し互いに対向する他の２辺部に沿ったシール材１４の内側に走査線駆動回路２４が設けられている。該１辺部と対向する他の１辺部のシール材１４の内側には、２つの走査線駆動回路２４を繋ぐ複数の配線（図示せず）が設けられている。
【００２４】
これらデータ線駆動回路２２、走査線駆動回路２４に繋がる配線は、該１辺部に沿って配列した複数の外部接続端子４１に接続されている。以降、該１辺部に沿った方向をＸ方向とし、該１辺部と直交し互いに対向する他の２辺部に沿った方向をＹ方向として説明する。なお、検査回路２５の配置はこれに限定されず、データ線駆動回路２２と表示領域Ｅとの間のシール材１４の内側に沿った位置に設けてもよい。
【００２５】
図１（ｂ）に示すように、第１基板１１の液晶層１５側の表面には、画素Ｐごとに設けられた光透過性を有する画素電極２７およびスイッチング素子としての薄膜トランジスター３０（以降、「ＴＦＴ３０」と称する。）と、信号配線と、これらを覆う配向膜２８とが形成されている。また、ＴＦＴ３０における半導体層に光が入射してスイッチング動作が不安定になることを防ぐ遮光構造が採用されている。
【００２６】
第２基板１２の液晶層１５側の表面には、遮光膜１８と、これを覆うように成膜された層間膜層（図示せず）と、層間膜層を覆うように設けられた共通電極３１と、共通電極３１を覆う配向膜３２とが設けられている。
【００２７】
遮光膜１８は、図１（ａ）に示すように平面的に走査線駆動回路２４、検査回路２５と重なる位置において額縁状に設けられている。これにより対向基板２０側から入射する光を遮蔽して、これらの駆動回路を含む周辺回路の光による誤動作を防止する役目を果たしている。また、不必要な迷光が表示領域Ｅに入射しないように遮蔽して、表示領域Ｅの表示における高いコントラストを確保している。
【００２８】
層間膜層は、例えば酸化シリコンなどの無機材料からなり、光透過性を有して遮光膜１８を覆うように設けられている。このような層間膜層の形成方法としては、例えばプラズマＣＶＤ法などを用いて成膜する方法が挙げられる。
【００２９】
共通電極３１は、例えばＩＴＯ（Indium Tin Oxide）などの透明導電膜からなり、層間膜層を覆うと共に、図１（ａ）に示すように対向基板２０の四隅に設けられた上下導通部２６により素子基板１０側の配線に電気的に接続している。
【００３０】
画素電極２７を覆う配向膜２８および共通電極３１を覆う配向膜３２は、液晶装置１００の光学設計に基づいて選定される。例えば、ポリイミドなどの有機材料を成膜して、その表面をラビングすることにより、液晶分子に対して略水平配向処理が施されたものや、ＳｉＯｘ（酸化シリコン）などの無機材料を気相成長法を用いて成膜して、液晶分子に対して略垂直配向させたものが挙げられる。
【００３１】
図２に示すように、液晶装置１００は、少なくとも表示領域Ｅにおいて互いに絶縁されて直交する複数の走査線３ａおよび複数のデータ線６ａと、データ線６ａに沿って平行に配置された容量線３ｂとを有する。走査線３ａが延在する方向がＸ方向であり、データ線６ａが延在する方向がＹ方向である。
【００３２】
走査線３ａとデータ線６ａならびに容量線３ｂと、これらの信号線類により区分された領域に、画素電極２７と、ＴＦＴ３０と、容量素子１６とが設けられ、これらが画素Ｐの画素回路を構成している。データ線６ａの一端には容量素子１１６が電気的に接続されている。
【００３３】
走査線３ａはＴＦＴ３０のゲートに電気的に接続され、データ線６ａはＴＦＴ３０の第１ソースドレイン領域としてのデータ線側ソースドレイン領域に電気的に接続されている。画素電極２７はＴＦＴ３０の第２ソースドレイン領域としての画素電極側ソースドレイン領域に電気的に接続されている。
【００３４】
データ線６ａはデータ線駆動回路２２（図１参照）に接続されている。複数の外部接続端子４１に接続された半導体集積回路もしくは制御部は、複数の外部接続端子４１のうち一部の端子に画像信号Ｄ１，Ｄ２，…，Ｄｎを供給する。当該一部の端子に供給された画像信号Ｄ１，Ｄ２，…，Ｄｎは、データ線駆動回路２２を介してデータ線６ａに供給される。データ線６ａに供給された画像信号Ｄ１，Ｄ２，…，Ｄｎは、容量素子１１６にも保持される。
【００３５】
走査線３ａは走査線駆動回路２４（図１参照）に接続されており、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍを各画素Ｐに供給する。データ線６ａに供給された画像信号Ｄ１，Ｄ２，…，Ｄｎは、走査線駆動回路２４から供給される走査信号ＳＣ１，ＳＣ２，…，ＳＣｍに応じて画素Ｐに供給される。
【００３６】
データ線駆動回路２２からデータ線６ａに供給される画像信号Ｄ１〜Ｄｎは、この順に線順次で供給してもよく、互いに隣り合う複数のデータ線６ａ同士に対してグループごとに供給してもよい。データ線駆動回路２２は、画像信号Ｄ１〜Ｄｎをデータ線６ａに供給するタイミングを制御している。走査線駆動回路２４は、走査線３ａに対して、走査信号ＳＣ１〜ＳＣｍを所定のタイミングでパルス的に線順次で供給する。
【００３７】
液晶装置１００は、スイッチング素子であるＴＦＴ３０が走査信号ＳＣ１〜ＳＣｍの入力により一定期間だけオン状態とされることで、データ線６ａ及び容量素子１１６から供給される画像信号Ｄ１〜Ｄｎが所定のタイミングで画素電極２７に書き込まれる構成となっている。そして、画素電極２７を介して液晶層１５に書き込まれた所定レベルの画像信号Ｄ１〜Ｄｎは、画素電極２７と液晶層１５を介して対向配置された共通電極３１との間で一定期間保持される。
【００３８】
保持された画像信号Ｄ１〜Ｄｎがリークするのを防止するため、画素電極２７と共通電極３１との間に形成される液晶容量と並列に容量素子１６が接続されている。容量素子１６は、ＴＦＴ３０のドレインと容量線３ｂとの間に電気的に接続されている。容量素子１６は、遮光性の第１容量電極１６ａおよび第２容量電極１６ｃとの間に誘電体層１６ｂを有するものである（図７参照）。
【００３９】
容量素子１１６は、データ線６ａごとに設けられている。容量素子１１６は、データ線６ａから画素電極２７に書き込まれる画像信号Ｄ１〜Ｄｎが所定の電位になるように設けられている。なお、データ線６ａごとに設けられる容量素子１１６は、互いに異なる容量値であってもよい。
【００４０】
このような液晶装置１００は透過型であって、画素Ｐが非駆動時に明表示となるノーマリーホワイトモードや、非駆動時に暗表示となるノーマリーブラックモードの光学設計が採用される。光の入射側と射出側とにそれぞれ偏光素子が光学設計に応じて配置されて用いられる。
【００４１】
図３は、液晶装置における画素の配置を示す模式平面図である。図４〜図６は、液晶装置における画素の構成を示す模式平面図である。図７は、図４〜図６に示す画素のＡ−Ａ’線及びＢ−Ｂ’線に沿う模式断面図である。以下、画素の平面的な構造と断面構造について、図３〜図７を参照しながら説明する。
【００４２】
図３に示すように、液晶装置１００における画素Ｐは、例えば平面的に略四角形の開口領域を有する。開口領域は、Ｘ方向とＹ方向とに延在し格子状に設けられた遮光性の非開口領域により囲まれている。
【００４３】
Ｘ方向に延在する非開口領域には、図２に示した走査線３ａが設けられている。走査線３ａは遮光性の導電部材が用いられており、走査線３ａによって非開口領域の少なくとも一部が構成されている。
【００４４】
同じく、Ｙ方向に延在する非開口領域には、図２に示したデータ線６ａと容量線３ｂが設けられている。データ線６ａおよび容量線３ｂも遮光性の導電部材が用いられており、これらによって非開口領域の少なくとも一部が構成されている。
【００４５】
非開口領域は、素子基板１０側に設けられた上記信号線類によって構成されるだけでなく、対向基板２０側において格子状にパターニングされた遮光膜１８（図１参照）によっても構成することができる。
【００４６】
非開口領域の交差部付近には、図２に示したＴＦＴ３０や容量素子１６が設けられている。遮光性を有する非開口領域の交差部付近にＴＦＴ３０を設けることにより、ＴＦＴ３０の光誤動作を防止すると共に、開口領域における開口率を確保している。詳しい画素Ｐの構造については後述するが、交差部付近にＴＦＴ３０や容量素子１６を設ける関係上、交差部付近の非開口領域の幅は、他の部分に比べて広くなっている。
【００４７】
図４は、第１基板１１上における走査線３ａが設けられた層からデータ線６ａが設けられた層までの平面的な構造を示している。図５は、データ線６ａが設けられた層から容量線３ｂが設けられた層までの平面的な構造を示している。図６は、容量線３ｂが設けられた層から画素電極２７が設けられた層までの平面的な構造を示している。
【００４８】
図４に示すように、画素Ｐは、走査線３ａとデータ線６ａの交差部に設けられたＴＦＴ３０を有している。ＴＦＴ３０は、データ線側ソースドレイン領域３０ｓと、画素電極側ソースドレイン領域３０ｄと、チャネル領域３０ｃと、データ線側ソースドレイン領域３０ｓとチャネル領域３０ｃとの間に設けられた接合領域３０ｅと、チャネル領域３０ｃと画素電極側ソースドレイン領域３０ｄとの間に設けられた接合領域３０ｆとを有するＬＤＤ（Lightly Doped Drain）構造の半導体層３０ａを有している。半導体層３０ａは上記交差部を通過して、走査線３ａと重なるように配置されている。また、図４のように、半導体層３０ａは、Ｘ方向に延在している。
【００４９】
走査線３ａは、データ線６ａとの交差部において、Ｘ，Ｙ方向に拡張された拡張部を有ししており、当該拡張部において他の部位と比して走査線３ａの幅が広くなっている。また換言すると、当該拡張部の平面形状は四角形となっている。当該拡張部に平面的に重なると共に接合領域３０ｆおよび画素電極側ソースドレイン領域３０ｄと重ならない開口部を有する折れ曲がった形状のゲート電極３０ｇが設けられている。
【００５０】
ゲート電極３０ｇは、Ｙ方向に延在した部分が平面的にチャネル領域３０ｃと重なっている。また、チャネル領域３０ｃと重なった部分から折り曲げられてＸ方向に延在し、互いに対向する部分がそれぞれ走査線３ａの拡張部との間に設けられたコンタクトホールＣＮＴ５，ＣＮＴ６によって、電気的に走査線３ａと接続している。また、図４のように、ゲート電極３０ｇのチャネル領域３０ｃと対向する部位は、コンタクトホールＣＮＴ５，ＣＮＴ６のＸ方向における位置から左側にずれて配置されている。
【００５１】
コンタクトホールＣＮＴ５，ＣＮＴ６は、平面視でＸ方向が長い矩形状（長方形）であって、半導体層３０ａのチャネル領域３０ｃと接合領域３０ｆとに沿って接合領域３０ｆを挟むように両側に設けられている。
【００５２】
データ線６ａは、Ｙ方向に延在すると共に、走査線３ａとの交差部において同じく拡張部を有し、当該拡張部において他の部位と比してデータ線６ａの幅が広くなっている。当該拡張部からＸ方向に突出した部分に設けられたコンタクトホールＣＮＴ１によってデータ線側ソースドレイン領域３０ｓと電気的に接続している。コンタクトホールＣＮＴ１を含む部分がデータ線側ソースドレイン電極５１となっている。走査線３ａは、このデータ線６ａのＸ方向に突出した部分及びコンタクトホールＣＮＴ１と平面視重なるように設けられている。
【００５３】
一方、画素電極側ソースドレイン領域３０ｄの一部（端部）にもコンタクトホールＣＮＴ２が設けられており、コンタクトホールＣＮＴ２を含む部分が画素電極側ソースドレイン電極５２（図４参照）となっている。コンタクトホールＣＮＴ２は、中継電極６ｂを介してコンタクトホールＣＮＴ３と電気的に接続されている（図４及び図５参照）。ここで、データ線６ａのＸ方向における左右に突出した部分は、画素電極側ソースドレイン電極５２と間隙を空けて配置されるとともに、半導体層３０ａを覆うように設けられている。
【００５４】
図５に示すように、容量線３ｂは、Ｙ方向に延在しており、データ線６ａの一部及び走査線３ａの一部と平面的に重なるように容量線３ｂが設けられている。容量線３ｂは、走査線３ａとの交差部において拡張部を有し、当該拡張部において他の部位と比して容量線３ｂの幅が広くなっている。
【００５５】
図６に示すように、容量線３ｂと第１容量電極１６ａとは、複数の第２コンタクトホールとしての複数のコンタクトホールＣＮＴ４を介して電気的に接続されている。図７に示すように、容量素子１６（１６ａ，１６ｂ，１６ｃ）は、コンタクトホールＣＮＴ４の側壁に沿った部分、コンタクトホールＣＮＴ４の底面に設けられた部分、及び層間絶縁膜１１ｅ上に設けられた部分を有している。そして、第１容量電極１６ａのコンタクトホールＣＮＴ４内の底面において、第１容量電極１６ａと容量線３ｂとが電気的に接続されている（図７参照）。
【００５６】
ここで、少なくとも第１容量電極１６ａ及び誘電体層１６ｂは、コンタクトホールＣＮＴ４の形状に沿った形状を有している。これにより、図６及び図７に示すように、第１容量電極１６ａ、誘電体層１６ｂ、第２容量電極１６ｃは、コンタクトホールＣＮＴ４に倣った形で形成され、容量素子１６は立体的に形成されている。
【００５７】
容量線３ｂの拡張部には、図６では３つのコンタクトホールＣＮＴ４が設けられている。また、複数のコンタクトホールＣＮＴ４のうち一部は、走査線３ａに沿って並んで配置されている。また、複数のコンタクトホールＣＮＴ４のうち一部は、データ線６ａに沿って並んで配置されている。図６では、１つの画素Ｐに対し１２個のコンタクトホールＣＮＴ４が設けられているようになっている。
【００５８】
画素Ｐに対し複数のコンタクトホールＣＮＴ４を設ける場合には、１つのコンタクトホールＣＮＴ４を設ける場合と比して、側壁に沿った周長を長くすることが可能となる。したがって、容量素子１６の容量値を大きくできる。
【００５９】
また、画素Ｐに対し複数のコンタクトホールＣＮＴ４を設ける場合には、１つのコンタクトホールＣＮＴ４を設ける場合と比して、１つのコンタクトホールＣＮＴ４の大きさを小さくでき、コンタクトホールＣＮＴ４の加工性を向上できる。
【００６０】
図６では、複数のコンタクトホールＣＮＴ４は同じ大きさであり、その幅がＬ１である正方形となっている。複数のコンタクトホールＣＮＴ４が同じ大きさであれば、複数のコンタクトホールＣＮＴ４の加工を制御しやすくなり、容量線３ｂと第１容量電極１６ａとを確実に電気的に接続することができる。
【００６１】
複数のコンタクトホールＣＮＴ４は、それぞれ略同じ大きさであることが好ましい。ここで、「略同じ大きさ」とは、設計上同じ大きさであることを含み、同じ大きさに設計した場合に製造上の理由で大きさが異なるものも含まれる。また、「略同じ大きさ」とは、コンタクトホールＣＮＴ４の大きさの比が０．８から１．２の範囲のものであってもよい。
【００６２】
ここで、コンタクトホールＣＮＴ４は、長方形であってもよいし、円形もしくは楕円形であってもよい。図６では、複数のコンタクトホールＣＮＴ４は同じ形状としたが、異なる形状であってもよいし、１辺の長さＬ１が異なるものであってもよい。
【００６３】
ここで、コンタクトホールＣＮＴ４の幅Ｌ１は、層間絶縁膜１１ｅの厚み以上であることが好ましい。層間絶縁膜１１ｅの厚みは、例えば、４００ｎｍであれば、コンタクトホールＣＮＴ４の幅Ｌ１は４００ｎｍ以上であることが好ましい。コンタクトホールＣＮＴ４の幅Ｌ１は、第１容量電極１６ａの厚みの３倍以上であることが好ましい。例えば、第１容量電極１６ａの厚みが２００ｎｍであれば、コンタクトホールＣＮＴ４の幅Ｌ１は、６００ｎｍ以上であることが好ましい。このようにすることで、第１容量電極１６ａがコンタクトホールＣＮＴ４に倣った形で形成され、コンタクトホールＣＮＴ４の側壁にも容量素子１６が形成され、容量素子１６の容量を大きくすることができる。
【００６４】
さらに、容量線３ｂは、当該拡張部からＸ方向に突出した部分を有し、半導体層３０ａと重なるように配置されている。また、容量線３ｂの突出した部分は、コンタクトホールＣＮＴ１またはコンタクトホールＣＮＴ２と重なるように設けられることが好ましい。
【００６５】
容量素子１６は、非開口領域（図３参照）に配置されており、上記したように、島状の第１容量電極１６ａと、誘電体層１６ｂと、第２容量電極１６ｃとが第１基板１１側から順に積層されている。誘電体層１６ｂは、第１容量電極１６ａを覆うように形成されている。更に、第２容量電極１６ｃは、第１容量電極１６ａ及び誘電体層１６ｂを覆うように形成されている。
【００６６】
更に図６に示すように、容量線３ｂの一部と平面的に重なるように、第１容量電極１６ａが島状に設けられている。第１容量電極１６ａは、容量線３ｂの拡張部と重なるように拡張部を有している。そして、第１容量電極１６ａは、当該拡張部からＸ方向左側に突出した第１部分、Ｘ方向右側に突出した第２部分、及びＹ方向上側に突出した第３部分を有している。
【００６７】
第１容量電極１６ａの第１部分は、半導体層３０ａの接合領域３０ｅと平面視重なるように設けられることが好ましい。第１容量電極１６ａの第１部分は、さらにデータ線側ソースドレイン領域３０ｓ及びコンタクトホールＣＮＴ１と平面視重なるように設けられることが好ましい。第１容量電極１６ａの第２部分は、半導体層３０ａの接合領域３０ｆと平面視重なるように設けられることが好ましい。第１容量電極１６ａの第２部分は、さらに画素電極側ソースドレイン領域３０ｄ及びコンタクトホールＣＮＴ２と平面視重なるように設けられることが好ましい。第１容量電極１６ａの第２部分は、コンタクトホールＣＮＴ３と平面視と重なるように設けてもよい。第１容量電極１６ａの第３部分は、図６において上側に突出し、下側には突出しないことが望ましい。
【００６８】
すなわち、第１容量電極１６ａの第３部分は、ＴＦＴ３０と電気的に接続された画素電極２７とＸ方向において隣り合う画素電極２７との間において、Ｙ方向に突出することが好ましい。さらに、第１容量電極１６ａの拡張部において、上記第１部分及び第２部分よりＹ方向における幅が広くなっている。また、第１容量電極１６ａの拡張部において、上記第３部分よりＸ方向における幅が広くなっている。
【００６９】
また、容量線３ｂに所定の定電位が供給されている場合には、容量線３ｂ及び第１容量電極１６ａは、データ線６ａと第２容量電極１６ｃもしくは画素電極２７との間のクロストークを低減する役割を果たす。
【００７０】
第２容量電極１６ｃは、画素Ｐごとに独立して島状に設けられている。第２容量電極１６ｃは、ＣＮＴ７と第１容量電極１６ａを完全に覆い、第１容量電極１６ａと平面視同様の形状を有している。第２容量電極１６ｃは、容量線３ｂの拡張部と重なるように拡張部を有している。そして、第２容量電極１６ｃは、当該拡張部からＸ方向左側に突出した第１部分、Ｘ方向右側に突出した第２部分、及びＹ方向上側に突出した第３部分を有している。
【００７１】
第２容量電極１６ｃの第１部分は、半導体層３０ａの接合領域３０ｅと平面視重なるように設けられることが好ましい。第２容量電極１６ｃの第１部分は、さらにデータ線側ソースドレイン領域３０ｓ及びコンタクトホールＣＮＴ１と平面視重なるように設けられることが好ましい。第２容量電極１６ｃの第２部分は、半導体層３０ａの接合領域３０ｆと平面視重なるように設けられることが好ましい。第２容量電極１６ｃの第２部分は、さらに画素電極側ソースドレイン領域３０ｄ及びコンタクトホールＣＮＴ２と平面視重なるように設けられることが好ましい。第２容量電極１６ｃの第３部分は、図６において上側に突出し、下側には突出しないことが望ましい。
【００７２】
すなわち、第２容量電極１６ｃの第３部分は、ＴＦＴ３０と電気的に接続された画素電極２７とＸ方向において隣り合う画素電極２７との間において、Ｙ方向に突出することが好ましい。特に、第２容量電極１６ｃは、画素電極２７と電気的に接続されるため、第２容量電極１６ｃの第３部分は、画素電極２７に供給された画像信号に対応した電位となるため好ましい。さらに、第２容量電極１６ｃの拡張部において、上記第１部分及び第２部分よりＹ方向における幅が広くなっている。また、第２容量電極１６ｃの拡張部において、上記第３部分よりＸ方向における幅が広くなっている。
【００７３】
以上のように、容量素子１６は、第１容量電極１６ａと第２容量電極１６ｃとが誘電体層１６ｂを介して対向する領域に設けられている。そして、容量素子１６は、第１容量電極１６ａ及び第２容量電極１６ｃと同様に、拡張部、当該拡張部からＸ方向左側に突出した第１部分、Ｘ方向右側に突出した第２部分、及びＹ方向上側に突出した第３部分を有している。
【００７４】
１つの画素Ｐを囲むようにして当該画素Ｐの第２容量電極１６ｃと隣り合う画素Ｐの第２容量電極１６ｃとが配置され、遮光性の非開口領域（図３参照）を構成している。
【００７５】
以上のように構成することで、容量素子１６をできるだけ広い領域に形成できるため、容量素子の保持性能を高めることができる。また、容量線３ｂ、第１容量電極１６ａ、第２容量電極１６ｃは遮光性を有する材料で構成され、半導体層３０ａと平面視重なるように形成することにより、半導体層３０ａに対する遮光性を高めることができる。
【００７６】
また、第２コンタクトホールとしてのコンタクトホールＣＮＴ４は、第１容量電極１６ａ、誘電体層１６ｂ、及び第２容量電極１６ｃと平面視重なる、即ち、容量素子１６と平面視重なる位置、特に第１容量電極１６ａと平面視重なる位置に設けられることが好ましい。これにより、容量素子１６の平面的面積を確保できる。また、コンタクトホールＣＮＴ４を広く確保できるため、容量線３ｂと第１容量電極１６ａとの電気的接続を確実に行うことができる。また換言すれば、これにより、画素Ｐの開口率を向上できる。
【００７７】
コンタクトホールＣＮＴ３は、島状の中継電極３ｃを介してコンタクトホールＣＮＴ７と電気的に接続されている。コンタクトホールＣＮＴ７は、第２容量電極１６ｃの端部と電気的に接続されている。
【００７８】
更に、第２容量電極１６ｃには、第１コンタクトホールとしてのコンタクトホールＣＮＴ８が設けられており、コンタクトホールＣＮＴ８を介して画素電極２７（Ｐ）と電気的に接続されている。言い換えれば、第２容量電極１６ｃの一部はコンタクトホールＣＮＴ８と重なる位置まで突出し、コンタクトホールＣＮＴ７とコンタクトホールＣＮＴ８とを電気的に接続させる中継層としても機能している。
【００７９】
画素電極２７（Ｐ）は、走査線３ａやデータ線６ａと外縁部が重なるように設けられており、本実施形態では走査線３ａと重なる位置に設けられたコンタクトホールＣＮＴ２，ＣＮＴ３，ＣＮＴ７，ＣＮＴ８を介して画素電極側ソースドレイン領域３０ｄに電気的に接続されている。
【００８０】
また、コンタクトホールＣＮＴ８は、図３の非開口領域の交差部付近であって、他の部分より非開口領域の幅が広くなっている領域と画素電極２７とが重なる領域に設けられている。そして、コンタクトホールＣＮＴ８は、走査線３ａ、データ線６ａ、容量線３ｂに設けられた拡張部と重なるように設けられる。
【００８１】
図６では、コンタクトホールＣＮＴ８は、開口領域から見て左下に対応する非開口領域に設けられている。コンタクトホールＣＮＴ８は、第１容量電極１６ａ、誘電体層１６ｂ、及び第２容量電極１６ｃと平面視重なる、即ち、容量素子１６と平面視重なる位置に設けられることが好ましい。これにより、容量素子１６の平面的面積を確保できる。
【００８２】
また、コンタクトホールＣＮＴ８を広く確保できるため、第１容量電極１６ａと画素電極２７との電気的接続をより確実に行うことができる。また換言すれば、これにより、画素Ｐの開口率を向上できる。また、コンタクトホールＣＮＴ８は、走査線３ａ、ゲート電極３０ｇ、データ線６ａ、容量線３ｂのうち少なくともいずれかの一部と重なるように形成することが好ましい。また、コンタクトホールＣＮＴ８は、コンタクトホールＣＮＴ４と重ならない位置に設けられることが好ましい。コンタクトホールＣＮＴ４による段差の影響を受けることないため、第１容量電極１６ａと画素電極２７との電気的接続をより確実に行うことができる。
【００８３】
次に、図７を参照して、画素Ｐの構造について、さらに詳しく説明する。図７に示すように、第１基板１１上には、まず走査線３ａが形成される。走査線３ａは、例えばＡｌ（アルミニウム）、Ｔｉ（チタン）、Ｃｒ（クロム）、Ｗ（タングステン）、Ｔａ（タンタル）、Ｍｏ（モリブデン）などの金属のうちの少なくとも１つを含む金属単体、合金、金属シリサイド、ポリシリサイド、ナイトライド、あるいはこれらが積層されたものを用いることができ、遮光性を有している。
【００８４】
走査線３ａを覆うように例えば酸化シリコンなどからなる下地絶縁膜１１ａが形成され、下地絶縁膜１１ａ上に島状に半導体層３０ａが形成される。半導体層３０ａは例えば多結晶シリコン膜からなり、不純物イオンが注入されて、前述したデータ線側ソースドレイン領域３０ｓ、接合領域３０ｅ、チャネル領域３０ｃ、接合領域３０ｆ、画素電極側ソースドレイン領域３０ｄを有するＬＤＤ構造が形成されている。
【００８５】
半導体層３０ａを覆うように第１絶縁膜（ゲート絶縁膜）１１ｂが形成される。走査線３ａと重なる位置に下地絶縁膜１１ａ、第１絶縁膜１１ｂを貫通する２つのコンタクトホールＣＮＴ５，ＣＮＴ６が形成される。さらに２つのコンタクトホールＣＮＴ５，ＣＮＴ６を埋めると共に、第１絶縁膜１１ｂを挟んでチャネル領域３０ｃに対向する位置にゲート電極３０ｇが形成され、ゲート電極３０ｇは、２つのコンタクトホールＣＮＴ５，ＣＮＴ６を介して走査線３ａと電気的に接続される。
【００８６】
ゲート電極３０ｇと第１絶縁膜１１ｂとを覆うようにして第２絶縁膜１１ｃが形成され、半導体層３０ａのそれぞれの端部と重なる位置に第１絶縁膜１１ｂ、第２絶縁膜１１ｃを貫通する２つのコンタクトホールＣＮＴ１，ＣＮＴ２が形成される。
【００８７】
そして、２つのコンタクトホールＣＮＴ１，ＣＮＴ２を埋めると共に第２絶縁膜１１ｃを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ１を介してデータ線側ソースドレイン領域３０ｓに繋がるデータ線側ソースドレイン電極５１ならびにデータ線６ａが形成される。同時にコンタクトホールＣＮＴ２を介して画素電極側ソースドレイン領域３０ｄに繋がる画素電極側ソースドレイン電極５２（中継電極６ｂ）が形成される。
【００８８】
次に、データ線６ａおよび中継電極６ｂと第２絶縁膜１１ｃを覆って層間絶縁膜１１ｄが形成される。層間絶縁膜１１ｄは、例えばシリコンの酸化物や窒化物からなり、ＴＦＴ３０が設けられた領域を覆うことによって生ずる表面の凹凸を平坦化する平坦化処理が施される。平坦化処理の方法としては、例えば化学的機械的研磨処理（Chemical Mechanical Polishing：ＣＭＰ処理）やスピンコート処理などが挙げられる。その後、層間絶縁膜１１ｄを貫通するＣＮＴ３が形成される。
【００８９】
平坦化された層間絶縁膜１１ｄ上には、ＣＮＴ３を埋めると共に、層間絶縁膜１１ｄを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ３を介して画素電極側ソースドレイン領域３０ｄに繋がる中継電極３ｃならびに容量線３ｂが形成される。
【００９０】
容量線３ｂは、下層にアルミニウム（Ａｌ）膜が配置され、上層に窒化チタン（ＴｉＮ）膜が配置された積層構造になっている。アルミニウム膜の厚みは、例えば、１５０ｎｍ〜２００ｎｍである。窒化チタン膜の厚みは、例えば、１００ｎｍ〜１５０ｎｍである。
【００９１】
次に、容量線３ｂ及び中継電極３ｃを覆って第２絶縁膜としての層間絶縁膜１１ｅが形成される。層間絶縁膜１１ｅは、例えばシリコンの酸化物や窒化物からなる。その後、層間絶縁膜１１ｅを貫通する複数のコンタクトホールＣＮＴ４が形成される。層間絶縁膜１１ｅの厚みは、例えば、４００ｎｍである。
【００９２】
層間絶縁膜１１ｅ上には、ＣＮＴ４を埋めると共に、層間絶縁膜１１ｅを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ４を介して容量線３ｂに繋がると共に、容量素子１６（１６ａ，１６ｂ，１６ｃ）を構成する第１容量電極１６ａが形成される。
【００９３】
第１容量電極１６ａは、例えば、窒化チタンである。第１容量電極１６ａの厚みは、例えば、１００ｎｍ〜２００ｎｍである。
【００９４】
層間絶縁膜１１ｅ上には、第１容量電極１６ａを覆って誘電体層１６ｂが成膜される。誘電体層１６ｂとしては、シリコン窒化膜や、酸化ハウニュウム（ＨｆＯ2）、アルミナ（Ａｌ2Ｏ3）、酸化タンタル（Ｔａ2Ｏ5）などの単層膜、またはこれらの単層膜のうち少なくとも２種の単層膜を積層した多層膜を用いてもよい。また、誘電体層１６ｂは、第１容量電極１６ａを覆う形状にパターニングしてもよい。その後、層間絶縁膜１１ｅを貫通するＣＮＴ７が形成される。
【００９５】
層間絶縁膜１１ｅ上には、ＣＮＴ７を埋めると共に、層間絶縁膜１１ｅを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、コンタクトホールＣＮＴ７を介して中継電極３ｃ（画素電極側ソースドレイン領域３０ｄ）に繋がると共に、容量素子１６を構成する第２容量電極１６ｃが形成される。第２容量電極１６ｃは、例えば、アルミニウム（Ａｌ）と窒化チタン（ＴｉＮ）の積層構造で構成されている。第２容量電極１６ｃの厚みは、例えば、３００ｎｍ〜５００ｎｍである。
【００９６】
ここで、第２容量電極１６ｃは、第１容量電極１６ａを覆うように形成されているため、第２容量電極１６ｃをパターニングする際に、第１容量電極１６ａが一緒にパターニングされるのを防ぐことができる。
【００９７】
以上のように、容量線３ｂは、平坦化された層間絶縁膜１１ｄ上に設けられることが好ましい。これにより、容量線３ｂの高抵抗化を防ぐことができる。また、その後に形成される第１容量電極１６ａ、誘電体層１６ｂ、第２容量電極１６ｃ、及び層間絶縁膜１１ｅの成膜・加工をより確実に行うことができる。
【００９８】
次に、第２容量電極１６ｃなどを覆う第１絶縁膜としての層間絶縁膜１１ｆが形成される。層間絶縁膜１１ｆも例えばシリコンの酸化物や窒化物からなり、層間絶縁膜１１ｅと同様に平坦化処理を施してもよい。
【００９９】
層間絶縁膜１１ｆを貫通するコンタクトホールＣＮＴ８が第２容量電極１６ｃの端部と重なる位置に形成され、このコンタクトホールＣＮＴ８を埋めるようにしてＩＴＯなどの透明導電膜が成膜される。この透明導電膜をパターニングしてコンタクトホールＣＮＴ８を介して第２容量電極１６ｃと繋がる画素電極２７が形成される。
【０１００】
上述したように、第２容量電極１６ｃは、コンタクトホールＣＮＴ７、中継電極３ｃ、コンタクトホールＣＮＴ３、中継電極６ｂ、コンタクトホールＣＮＴ２を介して、ＴＦＴ３０の画素電極側ソースドレイン領域３０ｄと電気的に接続されると共に、コンタクトホールＣＮＴ８を介して画素電極２７と電気的に接続されている。
【０１０１】
また、コンタクトホールＣＮＴ８の位置を平面視でコンタクトホールＣＮＴ４と重ならない位置に設けることが好ましい。このようにすることで、コンタクトホールＣＮＴ８による第２容量電極１６ｃと画素電極２７との電気的接続をより確実に行うことができる。これにより、画素電極２７でのコンタクトホールＣＮＴ４の段差による影響を抑制できる。また、コンタクトホールＣＮＴ４による段差がないため、コンタクトホールＣＮＴ８の加工を確実に行うことができる。
【０１０２】
また、走査線３ａとデータ線６ａとの交差部に容量素子１６を設ける、また、平面視でトランジスター３０と重なる領域に容量素子１６を設けるので、非開口領域を利用して、遮光性の容量素子１６を設けることが可能となり、開口率が低下することを抑えることができる。
【０１０３】
図８は、容量素子１１６を示す模式平面図である。図９は、図８に示す容量素子１１６のＣ−Ｃ’線に沿う模式断面図である。以下、容量素子１１６の平面的な構造と断面構造について、図８及び図９を参照しながら説明する。
【０１０４】
容量素子１１６は、第３容量電極１１６ａおよび第４容量電極１１６ｃとの間に誘電体層１１６ｂを有するものである。容量素子１１６は、画素電極２７が形成された表示領域Ｅの外側に設けられている。第３容量電極１１６ａは、第２容量線１３ｂに電気的に接続されており、第４容量電極１１６ｃは、データ線６ａに電気的に接続されている。第２容量線１３ｂには所定電位Ｖａが印加されている。
【０１０５】
第２容量線１３ｂ及び中継電極１３ｃは、中継電極３ｃならびに容量線３ｂと同層に設けられている。中継電極１３ｃは、層間絶縁膜１１ｄを貫通するコンタクトホールＣＮＴ１３を介してデータ線６ａと接続されている。第２容量線１３ｂには所定の電位が印加されている。
【０１０６】
第３容量電極１１６ａは、層間絶縁膜１１ｅを貫通するコンタクトホールＣＮＴ１４を介して第２容量線１３ｂに接続される。第３容量電極１１６ａは、第２容量電極１６ｃと同層に設けられている。第４容量電極１１６ｃは、層間絶縁膜１１ｅを貫通するコンタクトホールＣＮＴ１７を介して中継電極１３ｃに接続される。第４容量電極１１６ｃは、第２容量電極１６ｃと同層に設けられている。ここで、コンタクトホールＣＮＴ１４の幅Ｌ２は、図６のコンタクトホールＣＮＴ４の幅Ｌ１と同等の大きさをしている。したがって、コンタクトホールＣＮＴ４とコンタクトホールＣＮＴ１４とを同様の条件で加工できるため、コンタクトホールＣＮＴ４を介して容量線３ｂと第１容量電極１６ａとを確実に電気的に接続するとともに、コンタクトホールＣＮＴ１４を介して第２容量線１３ｂと第３容量電極１１６ａとを確実に電気的に接続することができる。ここで、Ｌ１とＬ２はまったく同じでなくてもよく、Ｌ１とＬ２の比Ｌ１／Ｌ２が０．８から１．２の範囲であってもよい。
【０１０７】
＜電子機器の構成＞
図１０は、上記した液晶装置を備えた電子機器としての投射型表示装置の構成を示す概略図である。以下、液晶装置を備えた投射型表示装置の構成を、図１０を参照しながら説明する。
【０１０８】
図１０に示すように、本実施形態の電子機器としての投射型表示装置１０００は、システム光軸Ｌに沿って配置された偏光照明装置１１００と、光分離素子としての２つのダイクロイックミラー１１０４，１１０５と、３つの反射ミラー１１０６，１１０７，１１０８と、５つのリレーレンズ１２０１，１２０２，１２０３，１２０４，１２０５と、３つの光変調手段としての透過型の液晶ライトバルブ１２１０，１２２０，１２３０と、光合成素子としてのクロスダイクロイックプリズム１２０６と、投射レンズ１２０７とを備えている。
【０１０９】
偏光照明装置１１００は、超高圧水銀灯やハロゲンランプなどの白色光源からなる光源としてのランプユニット１１０１と、インテグレーターレンズ１１０２と、偏光変換素子１１０３とから概略構成されている。
【０１１０】
ダイクロイックミラー１１０４は、偏光照明装置１１００から射出された偏光光束のうち、赤色光（Ｒ）を反射させ、緑色光（Ｇ）と青色光（Ｂ）とを透過させる。もう１つのダイクロイックミラー１１０５は、ダイクロイックミラー１１０４を透過した緑色光（Ｇ）を反射させ、青色光（Ｂ）を透過させる。
【０１１１】
ダイクロイックミラー１１０４で反射した赤色光（Ｒ）は、反射ミラー１１０６で反射した後にリレーレンズ１２０５を経由して液晶ライトバルブ１２１０に入射する。ダイクロイックミラー１１０５で反射した緑色光（Ｇ）は、リレーレンズ１２０４を経由して液晶ライトバルブ１２２０に入射する。ダイクロイックミラー１１０５を透過した青色光（Ｂ）は、３つのリレーレンズ１２０１，１２０２，１２０３と２つの反射ミラー１１０７，１１０８とからなる導光系を経由して液晶ライトバルブ１２３０に入射する。
【０１１２】
液晶ライトバルブ１２１０，１２２０，１２３０は、クロスダイクロイックプリズム１２０６の色光ごとの入射面に対してそれぞれ対向配置されている。液晶ライトバルブ１２１０，１２２０，１２３０に入射した色光は、映像情報（映像信号）に基づいて変調されクロスダイクロイックプリズム１２０６に向けて射出される。このプリズムは、４つの直角プリズムが貼り合わされ、その内面に赤色光を反射する誘電体多層膜と青色光を反射する誘電体多層膜とが十字状に形成されている。これらの誘電体多層膜によって３つの色光が合成されて、カラー画像を表す光が合成される。合成された光は、投射光学系である投射レンズ１２０７によってスクリーン１３００上に投射され、画像が拡大されて表示される。
【０１１３】
液晶ライトバルブ１２１０は、上述した液晶装置１００が適用されたものである。液晶装置１００は、色光の入射側と射出側とにおいてクロスニコルに配置された一対の偏光素子の間に隙間を置いて配置されている。他の液晶ライトバルブ１２２０，１２３０も同様である。
【０１１４】
このような投射型表示装置１０００によれば、上記した液晶装置１００が採用された液晶モジュールを介すことによって、保持容量を十分に確保することが可能となり、表示品質が向上する電子機器を提供することができる。
【０１１５】
以上詳述したように、本実施形態の電気光学装置としての液晶装置１００、及び電子機器によれば、以下に示す効果が得られる。
【０１１６】
（１）本実施形態の液晶装置１００によれば、第１容量電極１６ａと容量線３ｂとを電気的に接続するコンタクトホールＣＮＴ４を複数設けることにより、容量電極１６ａ，１６ｃの面積（周長）や厚みを増やすことが可能となり、容量を大きくすることができる。言い換えれば、第１容量電極１６ａを立体的にすることにより、コンタクトホールＣＮＴ４の側壁でも容量を形成することができ、容量を大きくすることができる。つまり、第１容量電極１６ａの厚みを利用できる。よって、従来のものより容量素子１６の容量を大きくすることができる。加えて、容量電極１６ａ，１６ｃの面積を有効に利用することができる。ここで、上記複数のコンタクトホールＣＮＴ４は、容量線の拡張部に設けられるものであってもよいし、走査線３ａに沿って並んで配置されているものであってもよいし、データ線６ａに沿って並んで配置されているものであってもよい。
【０１１７】
（２）本実施形態の液晶装置１００によれば、複数のコンタクトホールＣＮＴ４は、同じ大きさである。これによれば、複数のコンタクトホールＣＮＴ４の加工を制御しやすくなり、容量線３ｂと第１容量電極１６ａとを確実に電気的に接続することができる。
【０１１８】
（３）本実施形態の液晶装置１００によれば、コンタクトホールＣＮＴ４の幅Ｌ１は、層間絶縁膜１１ｅの厚み以上である。このようにすることで、第１容量電極１６ａがコンタクトホールＣＮＴ４に倣った形で形成され、コンタクトホールＣＮＴ４の側壁にも容量素子１６が形成され、容量素子１６の容量を大きくすることができる。
【０１１９】
（４）本実施形態の液晶装置１００によれば、コンタクトホールＣＮＴ４の幅Ｌ１は、第１容量電極１６ａの厚みの３倍以上である。このようにすることで、第１容量電極１６ａがコンタクトホールＣＮＴ４に倣った形で形成され、コンタクトホールＣＮＴ４の側壁にも容量素子１６が形成され、容量素子１６の容量を大きくすることができる。
【０１２０】
（５）本実施形態の液晶装置１００によれば、図６のコンタクトホールＣＮＴ４の幅Ｌ１は、コンタクトホールＣＮＴ１４の幅Ｌ２と同等の大きさをしている。したがって、コンタクトホールＣＮＴ４及びコンタクトホールＣＮＴ１４の加工性を向上できる。また、Ｌ１とＬ２の比Ｌ１／Ｌ２が０．８から１．２の範囲であることが好ましい。
【０１２１】
（６）本実施形態の電子機器によれば、上記のような液晶装置１００を備えているので、保持容量を十分に確保することが可能となり、表示品質が向上する電子機器を提供することができる。
【０１２２】
（第２実施形態）
＜電気光学装置の構成＞
図１１は、第２実施形態の電気光学装置としての液晶装置の構造を示す模式平面図である。以下、液晶装置（画素）の平面的な構造について、図１１を参照しながら説明する。
【０１２３】
第２実施形態の液晶装置２００は、上述の第１実施形態と比べて、コンタクトホールＣＮＴ４の構造が異なり、その他の構成については概ね同様である。このため第２実施形態では、第１実施形態と異なる部分について詳細に説明し、その他の重複する部分については適宜説明を省略する。
【０１２４】
図１１に示すように、第２実施形態の液晶装置２００は、データ線６ａの一部及び走査線３ａの一部と平面的に重なるように容量線３ｂが設けられており、容量素子１６は、図７に示すように、非開口領域（図３参照）に配置されており、第１容量電極１６ａと、誘電体層１６ｂと、第２容量電極１６ｃとが第１基板１１側から順に積層されている。誘電体層１６ｂは、第１容量電極１６ａを覆うように形成されている。更に、第２容量電極１６ｃは、第１容量電極１６ａ及び誘電体層１６ｂを覆うように形成されている。
【０１２５】
更に、容量線３ｂの拡張部に２つのコンタクトホールＣＮＴ４が設けられている。コンタクトホールＣＮＴ４のＸ方向に沿った幅Ｌ４は、コンタクトホールＣＮＴ４のＹ方向に沿った幅Ｌ３よりも長くなっている。これにより、第１容量電極１６ａがコンタクトホールＣＮＴ４に倣った形で形成され、コンタクトホールＣＮＴ４のＹ方向に沿った側壁に容量素子１６（１６ａ，１６ｂ，１６ｃ）が形成され、容量素子１６の容量を大きくすることができる。ここで、コンタクトホールＣＮＴ４のＹ方向に沿った幅Ｌ３は、コンタクトホールＣＮＴ４のＸ方向に沿った幅Ｌ４よりも長くしてもよい。また、コンタクトホールＣＮＴ４は、斜め方向に沿って設けてもよい。
【０１２６】
図１１では、コンタクトホールＣＮＴ４のＹ方向に沿った幅Ｌ３は、２つのコンタクトホールＣＮＴ４において同じである。そして、コンタクトホールＣＮＴ４のＸ方向に沿った幅Ｌ４は、図示下側のコンタクトホールＣＮＴ４の方が長くなっている。そして、上側のコンタクトホールＣＮＴ４は、コンタクトホールＣＮＴ８を避けるようにＸ方向に沿った幅が短くなっている。
【０１２７】
容量素子１６は、図７の容量素子１６と同様、コンタクトホールＣＮＴ４の側壁に沿った部分、コンタクトホールＣＮＴ４の底面に設けられた部分、及び層間絶縁膜１１ｅ上に設けられた部分を有している。そして、第１容量電極１６ａのコンタクトホールＣＮＴ４内の底面において、第１容量電極１６ａと容量線３ｂとが電気的に接続されている（図７参照）。
【０１２８】
ここで、コンタクトホールＣＮＴ４の幅Ｌ３は、層間絶縁膜１１ｅの厚み以上であることが好ましい。層間絶縁膜１１ｅの厚みは、例えば、４００ｎｍであれば、コンタクトホールＣＮＴ４の幅Ｌ３は４００ｎｍ以上であることが好ましい。コンタクトホールＣＮＴ４の幅Ｌ３は、第１容量電極１６ａの厚みの３倍以上であることが好ましい。例えば、第１容量電極１６ａの厚みが２００ｎｍであれば、コンタクトホールＣＮＴ４の幅Ｌ３は、６００ｎｍ以上であることが好ましい。このようにすることで、第１容量電極１６ａがコンタクトホールＣＮＴ４に倣った形で形成され、コンタクトホールＣＮＴ４の側壁にも容量素子１６が形成され、容量素子１６の容量を大きくすることができる。
【０１２９】
ここで、コンタクトホールＣＮＴ４の幅Ｌ３は、図８及び図９に示すコンタクトホールＣＮＴ１４の幅Ｌ２と同等である。コンタクトホールＣＮＴ１４の幅Ｌ４は、Ｌ３より長くなっている。したがって、コンタクトホールＣＮＴ４とコンタクトホールＣＮＴ１４とを同様の条件で加工できるとともに、容量素子１６をコンタクトホールＣＮＴ４に倣った形状とすることができるので好ましい。ここで、Ｌ２とＬ３はまったく同じでなくてもよく、Ｌ３とＬ２の比Ｌ３／Ｌ２が０．８から１．２の範囲であってもよい。
【０１３０】
更に具体的には、図７と同様、層間絶縁膜１１ｅに、容量線３ｂまで貫通するコンタクトホールＣＮＴ４を形成する。層間絶縁膜１１ｅ上には、このコンタクトホールＣＮＴ４を埋めると共に、層間絶縁膜１１ｅを覆うようにＡｌ（アルミニウム）などの遮光性の導電部材料を用いて導電膜を成膜し、これをパターニングすることにより、容量線３ｂに繋がる第１容量電極１６ａが形成される。
【０１３１】
また、第１実施形態と同様に、層間絶縁膜１１ｆを貫通するコンタクトホールＣＮＴ８が第２容量電極１６ｃの端部と重なる位置に形成され、このコンタクトホールＣＮＴ８を埋めるようにしてＩＴＯなどの透明導電膜が成膜される。この透明導電膜をパターニングしてコンタクトホールＣＮＴ８を介して第２容量電極１６ｃと繋がる画素電極２７が形成される。
【０１３２】
このように、コンタクトホールＣＮＴ４を容量線３ｂの拡張部に形成するため、図３の非開口領域を太くすることなく、第１容量電極１６ａと容量線３ｂとの接続を図ることができる。本実施形態は、特に、画素Ｐが微細化され、走査線３ａもしくはデータ線６ａの線幅が細くなった場合に適用することが好ましい。
【０１３３】
以上詳述したように、第２実施形態の液晶装置２００によれば、以下に示す効果が得られる。
【０１３４】
（７）第２実施形態の液晶装置２００によれば、第１容量電極１６ａと容量線３ｂとを電気的に接続するコンタクトホールＣＮＴ４は、所定方向に長い形状を有している。したがって、所定方向に沿ったコンタクトホールＣＮＴ４に倣って容量素子１６を形成できる。
【０１３５】
（８）本実施形態の液晶装置１００によれば、図１１のコンタクトホールＣＮＴ４の幅Ｌ３は、コンタクトホールＣＮＴ１４の幅Ｌ２と同等の大きさをしている。したがって、コンタクトホールＣＮＴ４及びコンタクトホールＣＮＴ１４の加工性を向上できる。また、Ｌ３とＬ２の比Ｌ３／Ｌ２が０．８から１．２の範囲であることが好ましい。
【０１３６】
なお、本発明は、上記した実施形態に限られるものではなく、請求の範囲及び明細書全体から読み取れる発明の要旨あるいは思想に反しない範囲で適宜変更可能であり、本発明の技術範囲に含まれるものである。また、以下のような形態で実施することもできる。
【０１３７】
（変形例１）
上記したように、容量素子１６を構成する２つの容量電極１６ａ，１６ｃが金属層（アルミニウム、窒化チタンなど）で構成されていることに限定されず、例えば、ＩＴＯなど透明導電膜で構成するようにしてもよい。
【０１３８】
（変形例２）
上記実施形態では、コンタクトホールＣＮＴ４の幅Ｌ１もしくはＬ３は、表示領域Ｅの外側に設けられる容量素子１１６に用いられるコンタクトホールＣＮＴ１４の幅Ｌ２と同等、もしくは、その比が０．８から１．２の範囲であるとしたが、他のコンタクトホールとの比較によりコンタクトホールＣＮＴ４の幅Ｌ１もしくはＬ３を決定してもよい。
【０１３９】
コンタクトホールＣＮＴ４の幅Ｌ１もしくはＬ３は、表示領域Ｅの外側に設けられる配線や容量素子で使用されるコンタクトホールの幅と同等であってもよい。表示領域Ｅの外側に設けられる配線や容量素子は、例えば、走査線駆動回路２４、データ線駆動回路２２、サンプリング回路などを構成するものであってもよい。
【０１４０】
（変形例３）
上記実施形態では、コンタクトホールＣＮＴ８の位置を平面視でコンタクトホールＣＮＴ４と重ならない位置に設けるようにしたが、コンタクトホールＣＮＴ８の位置を平面視でコンタクトホールＣＮＴ４と重なる位置にしてもよい。これにより、コンタクトホールＣＮＴ８及びコンタクトホールＣＮＴ４のコンタクト面積を広げることができる。
【０１４１】
（変形例４）
上記したように、上記液晶装置１００などの電気光学装置は、例えば、トランジスターを備えたアクティブ駆動型の電気光学装置であって、有機ＥＬ（Electro Luminescence）装置、電気泳動装置などの表示装置にも適用することができる。また、反射型液晶装置（ＬＣＯＳ）、プラズマディスプレイ（ＰＤＰ）、電界放出型ディスプレイ（ＦＥＤ、ＳＥＤ）、デジタルマイクロミラーデバイス（ＤＭＤ）にも適用可能である。
【０１４２】
（変形例５）
上記したように、電子機器として投射型表示装置１０００（プロジェクター）を例に説明してきたが、これに限定されず、例えば、ビューワー、ビューファインダー、ヘッドマウントディスプレイなどに適用するようにしてもよい。また、液晶テレビ、携帯電話、電子手帳、ワードプロセッサー、ビューファインダー型又はモニター直視型のビデオテープレコーダー、ワークステーション、モバイル型のパーソナルコンピューター、テレビ電話、ＰＯＳ端末、ページャー、電卓、タッチパネルなどの各種電子機器、また、電子ペーパーなどの電気泳動装置、カーナビゲーション装置等に適用するようにしてもよい。
【符号の説明】
【０１４３】
３ａ…走査線、３ｂ…容量線、３ｃ…中継電極、６ａ…データ線、６ｂ…中継電極、１０…素子基板、１１…第１基板、１１ａ…下地絶縁膜、１１ｂ…第１絶縁膜、１１ｃ…第２絶縁膜、１１ｄ…層間絶縁膜、１１ｅ…第２絶縁膜としての層間絶縁膜、１１ｆ…第１絶縁膜としての層間絶縁膜、１２…第２基板、１３ｂ…第２容量線、１４…シール材、１５…液晶層、１６…容量素子、１６ａ…第１容量電極、１６ｂ，１１６ｂ…誘電体層、１６ｃ…第２容量電極、１８…遮光膜、２０…対向基板、２２…データ線駆動回路、２４…走査線駆動回路、２５…検査回路、２６…上下導通部、２７…画素電極、２８…配向膜、３０…ＴＦＴ（トランジスター）、３０ａ…半導体層、３０ｃ…チャネル領域、３０ｄ…第２ソースドレイン領域としての画素電極側ソースドレイン領域、３０ｅ，３０ｆ…接合領域、３０ｇ…ゲート電極、３０ｓ…第１ソースドレイン領域としてのデータ線側ソースドレイン領域、３１…共通電極、３２…配向膜、４１…外部接続端子、５１…データ線側ソースドレイン電極、５２…画素電極側ソースドレイン電極、１００，２００…液晶装置、ＣＮＴ４、ＣＮＴ１４…コンタクトホール、１１６…容量素子、１１６ａ…第３容量電極、１１６ｃ…第４容量電極、１０００…投射型表示装置、１１００…偏光照明装置、１１０１…ランプユニット、１１０２…インテグレーターレンズ、１１０３…偏光変換素子、１１０４，１１０５…ダイクロイックミラー、１１０６，１１０７，１１０８…反射ミラー、１２０１，１２０２，１２０３，１２０４，１２０５…リレーレンズ、１２０６…クロスダイクロイックプリズム、１２０７…投射レンズ、１２１０，１２２０，１２３０…液晶ライトバルブ、１３００…スクリーン。
【特許請求の範囲】
【請求項１】
ゲート電極、第１ソースドレイン領域、第２ソースドレイン領域を有するトランジスターと、
前記ゲート電極と電気的に接続された走査線と、
前記第１ソースドレイン領域と電気的に接続されたデータ線と、
前記第２ソースドレイン領域と電気的に接続された画素電極と、
容量線に電気的に接続された第１容量電極と、前記第１容量電極と対向して設けられた第２容量電極と、
前記第１容量電極と前記第２容量電極とに挟持された誘電体層と、を有する容量素子と、
前記第１容量電極と前記容量線との間に形成された絶縁膜と、を備え、
前記トランジスターと前記走査線と前記データ線とが設けられた層と、前記画素電極が設けられた層と、の間において、前記第１容量電極は、前記誘電体層及び前記第２容量電極に覆われて配置され、
前記絶縁膜に設けられた複数の第１コンタクトホールを介して前記第１容量電極と前記容量線とが電気的に接続されていることを特徴とする電気光学装置。
【請求項２】
前記複数の第１コンタクトホールの各々は、略同じ大きさを有する請求項１に記載の電気光学装置。
【請求項３】
前記走査線、前記データ線、前記画素電極が設けられた表示領域の外側に、回路を備え、
前記第１コンタクトホールは、前記回路に用いられる第２コンタクトホールと略同じ大きさを有する、ことを特徴とする請求項１または請求項２に記載の電気光学装置。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
【請求項１】
ゲート電極、第１ソースドレイン領域、第２ソースドレイン領域を有するトランジスターと、
前記ゲート電極と電気的に接続された走査線と、
前記第１ソースドレイン領域と電気的に接続されたデータ線と、
前記第２ソースドレイン領域と電気的に接続された画素電極と、
容量線に電気的に接続された第１容量電極と、前記第１容量電極と対向して設けられた第２容量電極と、
前記第１容量電極と前記第２容量電極とに挟持された誘電体層と、を有する容量素子と、
前記第１容量電極と前記容量線との間に形成された絶縁膜と、を備え、
前記トランジスターと前記走査線と前記データ線とが設けられた層と、前記画素電極が設けられた層と、の間において、前記第１容量電極は、前記誘電体層及び前記第２容量電極に覆われて配置され、
前記絶縁膜に設けられた複数の第１コンタクトホールを介して前記第１容量電極と前記容量線とが電気的に接続されていることを特徴とする電気光学装置。
【請求項２】
前記複数の第１コンタクトホールの各々は、略同じ大きさを有する請求項１に記載の電気光学装置。
【請求項３】
前記走査線、前記データ線、前記画素電極が設けられた表示領域の外側に、回路を備え、
前記第１コンタクトホールは、前記回路に用いられる第２コンタクトホールと略同じ大きさを有する、ことを特徴とする請求項１または請求項２に記載の電気光学装置。
【請求項４】
請求項１乃至請求項３のいずれか一項に記載の電気光学装置を備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１３−８８７４２（Ｐ２０１３−８８７４２Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２３１４１９（Ｐ２０１１−２３１４１９）
【出願日】平成２３年１０月２１日（２０１１．１０．２１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月２１日（２０１１．１０．２１）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]