イメージセンサ、電子機器
【課題】イメージセンサを一体化したアクティブマトリクス型表示装置を、安価に、且つ
プロセスを複雑化せずに作製する。
【解決手段】受光マトリクス１１１には、ＴＦＴと受光部が積層されたイメージセンサが
形成される。表示マトリクス１２１には、ＴＦＴと画素電極３１２がマトリクス上に配置
され、ブラックマトリクスとして機能する電極層３０８が形成されている。受光部の下部
電極２０８は遮光膜３０８と同一の出発膜で形成される。上部電極２１２の電位を固定す
るための端子６０６、６０３、６０１はそれぞれ、信号線３０６、電極層３０８、画素電
極６０６と同一の出発膜で形成される。端子６０６、６０３、６０１はその電位が固定さ
れるため、受光部の側面のシールド電極としても機能する。
プロセスを複雑化せずに作製する。
【解決手段】受光マトリクス１１１には、ＴＦＴと受光部が積層されたイメージセンサが
形成される。表示マトリクス１２１には、ＴＦＴと画素電極３１２がマトリクス上に配置
され、ブラックマトリクスとして機能する電極層３０８が形成されている。受光部の下部
電極２０８は遮光膜３０８と同一の出発膜で形成される。上部電極２１２の電位を固定す
るための端子６０６、６０３、６０１はそれぞれ、信号線３０６、電極層３０８、画素電
極６０６と同一の出発膜で形成される。端子６０６、６０３、６０１はその電位が固定さ
れるため、受光部の側面のシールド電極としても機能する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、光を電荷に変換する受光部と、受光画素を走査して、受光部で発生した電荷
を信号として読み出す走査回路を有するイメージセンサに関するものであり、特に走査回
路上に受光部を積層した積層型のイメージセンサに関するものである。
【０００２】
更に、他の発明は積層型のイメージセンサと表示マトリクスとを一体化したアクティブ
マトリクス型表示装置に関するものである。
【背景技術】
【０００３】
光センサは、光を電気信号に変換するセンサとして広く用いられている。例えば、ファ
クシミリ、複写機、ビデオカメラ、デジタルスチルカメラ等のイメージセンサとして広く
使用されている。
【０００４】
マルチメディアの要求に対応するため、イメージセンサの画素の高密度化が急激に進ん
でいる。例えば、デジタルスチルカメラの画素の規格はＶＧＡ（６４０×４８０＝３１万
画素）から、ＳＶＧＡ、ＸＧＡへと高密度化され、更にＳＸＧＡ（１２８０×１０２４＝
１３１万画素）へと高密度化が進んでいる。
【０００５】
また、デジタルスチルカメラ等のマルチメディアツールの小型化、低コスト化の要求か
ら、光学系は２／３inchから１／２inch、１／３inch、１／４inchへと年々小型化されて
いる。
【０００６】
このように、画素の高密度化、光学系の小型化を実現するうえで、小さな受光セルであ
って、変換効率の良いイメージセンサが要求される。この要求を満足するため、例えば開
口率を向上するため、受光部で発生した電荷を信号として読み出す走査回路と、受光部（
フォトダイオード部）とを積層した積層型イメージセンサが提案されている。
【０００７】
近年、ポリシリコンＴＦＴと呼ばれる多結晶シリコンを用いたＴＦＴする技術が鋭意研
究されている。その成果として、ポリシリコンＴＦＴによって、シフトレジスタ回路等の
駆動回路を作製することが可能になり、表示マトリクスと、表示マトリクスを駆動する周
辺駆動回路とを同一基板上に集積したアクティブマトリクス型の液晶パネル実用化に至っ
ている。そのため、液晶パネルが低コスト化、小型化、軽量化されたため、パーソナルコ
ンピュータ、携帯電話、ビデオカメラやデジタルカメラ等の各種情報機器、携帯機器の表
示部に用いられている。
【０００８】
現在、ノート型パソコンよりも携帯性に優れ、安価なポケットサイズの小型携帯用情報
処理端末装置が実用化されており、その表示部にはアクティブマトリクス型液晶パネルが
用いられている。このような情報処理端末装置は表示部からタッチペン方式でデータを入
力可能となっているが、紙面上の文字・図画情報や、映像情報を入力するには、スキャナ
ーやデジタルカメラ等の周辺機器が必要である。そのため、情報処理端末装置の携帯性が
損なわれてしまっている。また、使用者に周辺機器を購入するための経済的な負担をかけ
ている。
【０００９】
また、アクティブマトリクス型表示装置は、ＴＶ会議システム、ＴＶ電話、インターネ
ット用端末等の表示部にも用いられている。これらシステムや、端末では、対話者や使用
者の映像を撮影するカメラを備えているが、表示部とカメラ部は個別に製造されてモジュ
ール化されている。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明では、積層型のイメージセンサにおいて、さらなる開口率の向上を図ることを課
題とし、特に、受光部の光入射側の上部電極を定電位に固定するための取出し端子の構造
に関する。
【００１１】
本発明の目的は、上述した問題点を解消し、表示マトリクス、周辺回路が形成される基
板上に、イメージセンサを設けることにより、撮像機能と表示機能とを兼ね備えたインテ
リジェント化されたアクティブマトリクス型表示装置をすることにある。
【課題を解決するための手段】
【００１２】
上述の課題を解決するために本発明は、複数の受光画素が配置された受光画素領域に、
光を電荷に変換する受光部と、前記受光部で発生した電荷を信号として読み出す信号読出
し部とが積層されたイメージセンサであって、前記受光部は、前記受光画素ごとに分離さ
れた複数の下部電極と、光電変換層と、前記受光画素に共通な上部電極とを有し、前記イ
メージセンサは、前記上部電極と異なる層に形成された取出し端子を有し、前記受光画素
領域外部において、前記上部電極は前記取出し端子と光入射側で接続されていることを特
徴とする。
【００１３】
更に、本発明は、複数の選択線と複数の信号線が格子状に配置され、複数の画素電極を
有する表示マトリクスと、複数の受光画素が配置された受光画素領域に、光を電荷に変換
する受光部と、前記受光部で発生した電荷を信号として読み出す信号読出し部とが積層さ
れたイメージセンサとを同一基板上に有するアクティブマトリクス型表示装置であって、
前記受光部は、前記受光画素ごとに分離された複数の下部電極と、光電変換層と、前記
受光画素に共通な上部電極とを有し、前記上部電極は、光入射側で取出し端子に接続され
、前記取出し端子は前記上部電極と異なる層に形成されていることを特徴とする。
【００１４】
更に、上記イメージセンサ一体型アクティブマトリクス型表示装置において、前記信号
線及び前記選択線を少なくとも覆う電極層を形成し、かつ受光部の下部電極を前記電極層
と同じ出発膜で形成することを特徴とする。
【００１５】
更に、イメージセンサ一体型アクティブマトリクス型表示装置において、前記画素マト
リクスは、前記基板上に形成され、前記信号線及び前記選択線に接続された能動素子と、
前記能動素子を覆う第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記信号線及び前
記選択線とを少なくとも覆う電極層と、前記電極層上に形成された第２の絶縁膜と、前記
第２の絶縁膜上に形成され、前記能動素子に接続された画素電極とを有し、前記イメージ
センサは、前記基板上に形成された前記信号読出し部と、前記信号読出し部を覆う前記第
１の絶縁膜と、前記第１の絶縁膜上に形成され前記電極層と同じ出発膜でなり、前記受光
画素ごとに分離された複数の下部電極と、前記下部電極上に形成された光電変換層と、前
記光電変換層上に形成され、前記受光画素に共通な上部電極と、前記上部電極を覆う前記
第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記上部電極に接続された取出し端子
とを有し、前記上部電極は、前記画素電極と同じ出発膜で形成されていることを特徴とす
る。
【発明の効果】
【００１６】
本実施形態では、表示マトリクスと受光マトリクスを同一基板上に形成するために、成
膜プロセス及びパターニングプロセスを各マトリクスとで共通化することで、製造コスト
を安価におさえることができる。
【００１７】
また本実施形態では、受光部の上部電極の電位を固定するための取出し端子を上部電極
と一体的に形成しないことにより、受光部の上部電極と光電変換層とのパターニングを連
続して行うことが可能になり、マスクずれによる開口率の低下を防止できる。さらにこの
取出し端子を表示マトリクスの画素電極と同一出発膜で形成することにより、プロセスの
簡略化が図れる。
【図面の簡単な説明】
【００１８】
【図１】実施例１の液晶パネルの断面図。
【図２】実施例１の液晶パネルの正面図。
【図３】実施例１の液晶パネルの作製工程を説明するための断面図。
【図４】実施例１の液晶パネルの作製工程を説明するための断面図。
【図５】実施例１の受光マトリクスの作製工程の説明するための正面図。
【図６】実施例１の受光マトリクスの作製工程の説明するための正面図。。
【図７】実施例１の受光マトリクスの作製工程の説明するための正面図及び断面図。
【図８】実施例１の受光マトリクスの作製工程の説明するための正面図及び断面図。。
【図９】実施例１の表示マトリクスの作製工程の説明するための正面図。
【図１０】実施例１の表示マトリクスの作製工程の説明するための正面図。
【図１１】実施例１の表示マトリクスの作製工程の説明するための正面図。
【図１２】実施例１の表示マトリクスの作製工程の説明するための正面図。
【図１３】実施例１の駆動回路の作製工程を説明するための正面図。
【図１４】実施例１の駆動回路の作製工程を説明するための正面図
【図１５】実施例２のの液晶パネルの断面図
【図１６】実施例３のの液晶パネルの断面図
【図１７】実施例６の液晶パネルの応用製品の模式的な外観図。
【発明を実施するための形態】
【００１９】
図１を用いて、本実施形態の周辺回路一体型のアクティブマトリクス型表示装置におい
て、素子基板にイメージセンサを一体的に設けた表示装置を説明する。
【００２０】
基板５００上には、受光マトリクス１１１と表示マトリクス１２１が形成されている。
表示マトリクス１２１には、信号線３０７及び選択線３０２が格子状に配列され、この格
子内に、信号線３０７及び選択線３０２接続されたＴＦＴでなる能動素子が表示画素ごと
に配置されている。
【００２１】
表示マトリクス１２１には、ＴＦＴを覆う第２の絶縁膜５４０と、第２の絶縁膜５４０
上に形成され、選択線３０２及び信号線３０７とを少なくとも覆う電極層３０８が配置さ
れている。図１において、電極層３０８は分断されているように図示されているが、格子
状に一体的に配置されている。
【００２２】
電極層３０８上には第３の絶縁膜５５０が形成され、第３の絶縁膜５５０上には画素電
極３１２が形成されている。画素電極３１２は第１、第２の絶縁膜５４０、５５０に設け
られたコンタクトホールを介して表示マトリクスのＴＦＴに接続されている。
【００２３】
電極層３０８は、表示マトリクス１２１に配置されている能動素子に光が入射するのを
防止すると共に、有効表示領域からの光が表示に寄与して、表示特性が劣化するのを防い
でいる。また電極層３０８の電位を固定することにより、選択線３０２、信号線３０６の
電位の変動が、画素電極３１２の電位にフィードバックされることが防止できる。
【００２４】
他方、受光マトリクス１１１には、信号読取り部として、ＴＦＴをスイッチング素子と
して用い受光画素を走査するための走査回路が配置されている。信号読取り部は、表示部
の能動素子と同様、第１の絶縁膜５４０に覆われている。第１の絶縁層５４０上には、受
光部が形成されている。第２の絶縁ゲイト型半導体素子により、受光部で発生した電荷、
もしくは受光部の電位の変化が信号として読み出される。
【００２５】
受光部は、受光画素ごとに分離された複数の下部電極２０８と、下部電極２０８上に形
成された光電変換層２１０と、光電変換層２１０上に形成され、受光画素に共通な上部電
極２１２とで構成されている。下部電極２１２は電極層３０８と同じ出発膜で形成されて
いる。受光部は第２の絶縁膜５５０によってパッシベーションされている。
【００２６】
光電変換膜２１０は真性もしくは実質的に真性な非晶質シリコンや非晶質シリコンゲル
マニューム等のシリコン系半導体を用いることができる。ｐｉｎ接合を有するシリコン系
半導体膜を用いることもできる。また受光部をフォトコンダクタとする場合には、一般に
固体撮像管に用いられてるＺｎＳｅ／ＺｎＣｄＴｅ膜や、Ｓｅ／Ｔｅ／Ａｓ等の積層膜を
用いることができる。
【００２７】
なお、図１において、膜２０９、膜２１１は非晶質シリコンでなる光電変換層２１０を
下部電極２０８、上部電極２１２にオーミック接合させるためのｎ型、ｐ型非晶質シリコ
ン膜である。なお、ｎ型非晶質シリコン膜２０９の代わりに、非晶質シリコン膜２１０の
バリア膜として機能する膜を設けても良い。この場合、リン等のｎ型不純物が添加された
酸化珪素膜、窒化珪素膜、炭化珪素膜等を用いることができる。
【００２８】
上部電極２１２の電位を固定するために、前記受光マトリクス１１１外部において、受
光部の上部電極２１２は、第３の絶縁膜５５０に設けられたコンタクトホールを介して、
画素電極３１２と同じ出発膜でなる取出し配線６０６に接続されている。
【００２９】
更に、取出し配線６０６は、電極層３０８と同じ出発膜でなる取出し端子６０３に接続
され、さらに取出し端子６０３は信号線３０７と同じ出発膜でなる取出し端子６０１に接
続されている。取出し端子６０１は基板外部の配線との接続部となる外部端子に、直接も
しくは他の配線を介して接続されている。取出し端子６０１を一定電位に固定することに
より、上部電極２１２の電位が一定に固定できる。
【００３０】
積層型イメージセンサにおいて、開口部が全て上部電極２１２に覆われ、その電位が一
定に固定されるため、光入射側から侵入する雑音を上部電極２１２にてシールドすること
ができる。さらに、本実施形態では、受光部の側面は、端子６０１、６０３、６０６で囲
まれ、これら端子の電位は一定に固定されるため、受光部側面からの雑音が侵入すること
も抑制できる。よって、Ｓ／Ｎ比が向上でき、高性能、高信頼性のイメージセンサを提供
できる
【００３１】
本実施形態では、表示マトリクス１２１と受光マトリクス１１１を同一基板上に形成す
るために、成膜プロセス及びパターニングプロセスを各マトリクス１１１、１２１とで共
通化することを特徴とする。絶縁膜５４０、５５０を各マトリクス１１１、１２１で共有
する。
【００３２】
更に電極層３０８と下部電極２０８、画素電極３１２と取出し端子６０６とを同一の成
膜プロセス及びパターニングプロセスで形成する。これにより、追加工程を最小限にして
、イメージセンサ一体型のアクティブマトリクス型表示装置を提供することが可能であり
、製造コストを安価におさえることができる。
【００３３】
また本実施形態では、受光部の上部電極２１２の電位を固定するために、上部電極２１
２を外部端子に接続するための取出し端子６０６を、上部電極２１２と一体的に形成しづ
らい点に特徴を有する。この取出し端子６０６を上部電極２１２と異なる層に形成し、か
つ上部電極２１２の光入射側で接続することにある。
【００３４】
この取出し端子６０６を上部電極２１２と一体的に形成した場合には、上部電極２１２
と光電変換層２１０とのパターンが異り、上部電極２１２のパターニング工程は光電変換
層２１０と異なることとなる。このため、上部電極２１２のパターニングのマスクずれに
より、開口率が低下するおそれがある。
【００３５】
他方、上部電極２１２と取出し端子とをそれぞれ異なる層に配置された導電膜で構成す
ることにより、１つのレジストマスクを用いて、上部電極２１２と光電変換層２１０との
パターニングを連続して行うことが可能になり、マスクずれによる開口率の低下を防止す
るという効果を得る。更に光電変換層２１０をパターニングする際に、光電変換層２１０
上には上部電極２１２が存在するため、光電変換層２１０のパターニングプロセス時のダ
メージを抑制することができる。
【００３６】
本実施形態では、上部電極２１２と取出し端子６０６とをそれぞれ異なる層に配置され
た導電膜で構成する。上部電極２１２と光電変換層２１０とを同じプロセスでパターニン
グするには、この導電膜は上部電極２１２よりも上部に形成することも重要であり、取出
し端子６０６を上部電極２１２の光入射側で接続させる。またこの取出し端子６０６を画
素電極３１２と同じプロセスによって形成することにより、アクティブ型表示装置の製造
プロセスとの整合性をとる。
【００３７】
図１〜図１６を用いて、本発明の実施例を詳細に説明する。
【実施例１】
【００３８】
本実施例は、イメージセンサと表示マトリクスとを同一基板上に備えた透過型液晶表示
装置に関するものである。
【００３９】
図２は、本実施例の液晶表示装置の正面図である。図２に示すように基板１００上には
、受光領域１１０と表示領域１２０とが共に設けられている。受光領域１１０には、複数
の受光画素がマトリクス状に配置された受光マトリクス１１１と、受光マトリクス１１１
に接続された周辺回路１１２と、周辺回路が接続されていない受光マトリクス１１１の周
囲を囲むように、取出し端子が配置される端子部１１３とが形成されている。受光マトリ
クス１１１は、受光部（フォトダイオード）と、受光部で発生した電荷を信号として読み
出すための半導体素子が積層した構造を有する。
【００４０】
他方、表示領域１２０は、画素電極と画素電極に接続された能動素子とが配置された表
示マトリクス１２１と、表示マトリクス１２１配置された能動素子を駆動するための周辺
駆動回路１２２とが設けられている。更に、基板１００上には、基板外部の電源線等の配
線との接続部となる外部取出し端子部１３０が設けられている。
【００４１】
本実施例では、受光マトリクス１１１の絶縁ゲイト型半導体素子、表示マトリクス１２
１の能動素子、及び周辺駆動回路１１２、１２２に配置される半導体素子を、ＣＭＯＳ技
術を用いてＴＦＴ（薄膜トランジスタ）にて同時に作製する。以下に本実施例の液晶パネ
ルの作製方法を説明する。
【００４２】
図３、図４には、受光マトリクス１１１、取出し端子部１１３及び表示マトリクス１２
１の断面図を示す。また、図５〜図８には受光領域１２１の作製過程を示す正面図を示し
、図９〜図１２には表示マトリクス１２１の作製過程を示す正面図を示し、図１３、図１
４には周辺回路１１２、１２２に配置されるＣＭＯＳ−ＴＦＴの作製過程を示す正面図を
示す。
【００４３】
まず図３（Ａ）に示すように、ガラス基板５００全面に、基板からの不純物の拡散を防
止するための下地膜５１０を形成する。下地膜５１０として、プラズマＣＶＤ法によって
、酸化珪素膜を２００ｎｍの厚さに形成する。
【００４４】
図３（Ａ）の受光マトリクス１１１、表示マトリクス１２１及びＣＭＯＳ−ＴＦＴの正
面図が図５、図９、図１３に相当する。図５、図９において線Ａ−Ａ’、線Ｂ−Ｂ’に沿
った断面図が図３（Ａ）に対応する。
【００４５】
本実施例では透過型液晶パネルを作製するため、基板５００は可視光を透過する基板で
あれば良く、ガラス基板５００の代わりに石英基板等も用いることができる。なお、本実
施例では、ＴＦＴを多結晶シリコン膜で形成するため、基板５００は多結晶シリコン膜の
形成プロセスに耐え得るものを選択する。多結晶シリコン膜は移動度が１０〜２００cm2
／Ｖsec程度と非常に大きく、多結晶シリコンでＴＦＴのチャネル形成領域を構成するこ
とにより、高速応答させることができ、特に、受光マトリクス１１０のＴＦＴや、周辺駆
動回路１１２、１２２のＣＭＯＳ−ＴＦＴに有効である。
【００４６】
次に、プラズマＣＶＤ法によって非晶質シリコン膜を５５ｎｍの厚さに成膜し、エキシ
マレーザ光を照射して、多結晶化する。非晶質珪素膜の結晶化方法として、ＳＰＣと呼ば
れる熱結晶化法、赤外線を照射するＲＴＡ法、熱結晶化とレーザアニールとを併用する方
法等を用いることができる。
【００４７】
次に、多結晶化されたシリコン膜を島状にパターニングして、ＴＦＴの活性層２０１、
３０１、４０１、４０２を形成する。次に、これら活性層２０１、３０１、４０１、４０
２を覆うゲイト絶縁膜５２０を形成する。ゲイト絶縁膜５２０はシラン（ＳｉＨ4）とＮ2
Ｏを原料ガスに用いて、プラズマＣＶＤ法で１２０
ｎｍの厚さに形成する。
【００４８】
次に、Ａｌ、Ｃｒ、Ｍｏ等の金属や導電性ポリシリコン膜等の導電膜を成膜しパターニ
ングして、選択線２０２、３０２、ゲイト電極４０３を形成する。これら配線・電極２０
２、３０２、４０３をマスクにして、公知のＣＭＯＳ技術を用いて活性層２０１、３０１
、４０１、４０２に導電性を付与する不純物をドーピングしてソース及びドレイン領域を
形成する。
【００４９】
活性層２０１にリンをドープすることにより、Ｎ型のソース領域２０３、ドレイン領域
２０４、チャネル形成領域２０５が自己整合的に形成され、活性層３０１にリンをドープ
することにより、Ｎ型のソース領域３０３、ドレイン領域３０４、チャネル形成領域３０
５が自己整合的に形成され、活性層４０１にリンをドープすることにより、Ｎ型のソース
領域、ドレイン領域、チャネル形成領域が自己整合的に形成される。活性層２０１、３０
１、４０１をレジストマスクで覆い、活性層４０２のみにボロンをドープして、Ｐ型のソ
ース領域およびドレイン領域と、チャネル形成領域を自己整合的に形成する。ドーピング
後、ドーピングされた不純物を活性化する。
【００５０】
なお、本実施例では活性層２０１、３０１、４０１が多結晶シリコンであるため、配線
・電極２０２、３０２、４０３を形成する前に、少なくともＮチャネル型ＴＦＴのチャネ
ル形成領域となる領域にボロン等のＰ型の不純物を添加して、しきい値を最適化するのが
好ましい。
【００５１】
次に、図３（Ｂ）に示すように、基板５００全面を覆う第１の層間絶縁膜５３０を形成
する。層間絶縁膜５３０に各ＴＦＴのソース領域およびドレイン領域に達するコンタクト
ホール及びＣＭＯＳ−ＴＦＴのゲイト電極４０３に達するコンタクトホールをそれぞれ形
成する。しかる後、チタン膜、アルミニウム膜、チタン膜でなる積層膜を形成し、パター
ニングして、受光マトリクス１１１の信号線２０６、ソース電極２０７と、表示マトリク
ス１２１の信号線３０６、ドレイン電極３０７がそれぞれ形成される。
【００５２】
この状態の受光マトリクス１１１、表示マトリクス１２１の正面図が図６、図１０に相
当する。図６、図１０において線Ａ−Ａ’、線Ｂ−Ｂ’に沿った断面図が図３（Ａ）に対
応する。
【００５３】
更にＣＭＯＳ−ＴＦＴには、図１４に示すようにゲイト電極４０３に接続される入力配
線４１１、ｎチャネル型ＴＦＴのソース領域に接続される配線４１２、ｐチャネル型ＴＦ
Ｔのドレイン領域に接続される配線４１３、Ｎチャネル型ＴＦＴのドレイン領域４０６と
Ｐチャネル型ＴＦＴのソース領域４０８とを接続する配線４１４を形成する。
【００５４】
図６に示すように、受光マトリクス１１１において、選択線２０２は周辺回路１２２Ｈ
に接続され、周辺回路１２２Ｈから、受光部で発生した信号電荷を読み取る受光画素を指
定する選択信号が入力される。また信号線２０６は周辺回路１１２Ｖに接続され、読み出
された信号電荷は、信号線２０６を経て周辺回路１１２Ｖに出力され、周辺回路１１２Ｖ
から映像信号として外部に出力される。
【００５５】
さらに、取出し端子部１１３には、取出し端子６０１が形成される。図６に示すように
、取出し端子６０１は、受光マトリクス１１１の周囲であって周辺駆動回路１１２が接続
されていない周囲に沿って『Ｌ』字型に形成されている。更に取出し端子６０１は受光領
域１１０外部に延在する部分を有し、この部分で外部取出し端子部１３０に形成された端
子に接続されている。
【００５６】
更に、表示領域１２０内において、表示マトリクス１２１外部に後に形成される電極層
３０８の電位を固定するための端子６０２も形成される。
【００５７】
以上のＣＭＯＳプロセスを経て、多結晶シリコンＴＦＴを用いた受光マトリクス１１１
、表示マトリクス１２１及び駆動回路１１２、１２２に配置されるＣＭＯＳ−ＴＦＴが同
時に完成する。ここでは、これらＴＦＴをトップゲイトのプラナ型としたが、逆スタガ等
のボトムゲイト型としてもよい。この場合、活性層２０１、３０１、４０１、４０２と選
択線２０２、３０２、ゲイト電極４０３の形成順序を逆にし、選択線２０２、３０２、ゲ
イト電極４０３を形成した後、ゲイト絶縁膜５２０を形成すればよい。また、ＬＤＤ領域
やオフセット領域を設けてもよい。
【００５８】
次に、図３（Ｃ）に示すように、受光部ＴＦＴ２００と受光部とを絶縁分離するための
第２の層間絶縁膜５４０を基板５００全面に形成する。第２の層間絶縁膜５４０には下層
の凹凸を相殺して、平坦な表面が得られる樹脂膜が好適である。このような樹脂膜として
、ポリイミド、ポリアミド、ポリイミドアミド、アクリルを用いることができる。また、
第２の層間絶縁膜５４０の表面層は平坦な表面を得るため樹脂膜とし、下層は酸化珪素、
窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層としても良い。本実施例では、第
２の層間絶縁膜５４０としてポリイミド膜を１．５μｍの厚さに形成する。
【００５９】
次に、第２の層間絶縁膜５４０に、ソース電極２０７、ドレイン電極３０７、端子６０
１、６０２に達するコンタクトホールをそれぞれ形成した後、受光部の下部電極、及び表
示マトリクスの電極層を構成するＴｉ、Ｃｒ、Ｍｏ、Ａｌ等の導電膜１１を形成する。本
実施例では導電膜として厚さ２００ｎｍのチタン膜１１をスッパタ法で成膜する。
【００６０】
次に、受光部の光電変換層と下部電極とをオーミック接合させるためのｎ型の非晶質シ
リコン膜１２を３０〜５０ｎｍの厚さに、ここでは３０ｎｍの厚さに基板全面に成膜する
。チタン膜１１及びシリコン膜１２をパターニングするためのレジストマスク１３を形成
する。
【００６１】
レジストマスク１３を用いて、図４（Ａ）に示すようにシリコン膜１２、チタン膜１１
を順次パターニングする。ここでは、ドライエッチング法を用いる。シリコン膜１２のエ
ッチングガスにはＣＦ4を１〜１０％混合したＯ2ガスを用いる。本実施例ではＣＦ4の濃
度を５％とする。またチタン膜１１のエッチングガスにはＣｌ2 ／ＢＣｌ3／ＳｉＣｌ4を
混合した塩素系ガスを用いる。なお、チタン膜１１は樹脂でなる絶縁膜５４０上に形成さ
れるため、チタン膜１１のエッチングガス、エッチャントは樹脂を変質しないものを選択
する必要がある。
【００６２】
チタン膜１１をパターニングすることにより、図４（Ａ）に示すように、受光マトリク
ス１１１には、受光部の下部電極２０８、表示マトリクス１２１の電極層３０８、画素電
極との接続用電極３０９、および端子部１１３の端子６０３が形成される。これらチタン
でなる電極２０８、３０８、３０９、６０３上には、チタン膜１１と概略同一形状にパタ
ーニングされたシリコン膜１１でなるｎ層２０９、３１０、３１１、６０４が形成される
。
【００６３】
受光マトリクス以外のｎ層３１０、３１１、６０４は実質的な機能を有しないため、形
成しなくともよい。この場合はチタン膜１１とシリコン膜１２のパターニングを別々に行
えばよい。しかし、チタン膜１１とシリコン膜１２のパターニングを同時に行うことで、
工程が簡略化できる。
【００６４】
なお、受光部のｎ層２０９として非晶質シリコンの代わりに微結晶シリコンを用いるこ
ともできる。また、リン等のｎ型不純物が添加された窒化珪素、酸化珪素、炭化珪素を用
いることができる。
【００６５】
この状態の受光領域１１０および表示マトリクス１２０の上面図を図７（Ａ）、図１１
にそれぞれ示す。なお、図７、図１１において、ｎ層２０９、３１０、３１１、６０４は
省略されている。
【００６６】
図７（Ａ）に示すように、下部電極２０８は選択線２０２、信号線２０６で形成された
格子内に、受光画素ごとに分離されて形成されている。また端子部１１３には、取出し端
子６０１と接続される端子６０３が形成されている。端子６０３は端子６０１と同様に、
周辺駆動回路１１２と接続されていない受光マトリクス１１１の周囲に沿って、『Ｌ』字
型に形成されている。図７（Ａ）の線Ａ−Ａ’による断面図が図４（Ａ）に図示されてい
る。
【００６７】
図７（Ｂ）に示すように、端子６０１と端子６０３とは絶縁膜５４０に形成された複数
のコンタクトホールを介して上下間で接続されている。コンタクトが小さいほどアンテナ
効果が緩和されるため、端子６０１と６０３は複数のコンタクトホール６０５により接続
する。なお。図７（Ａ）の線Ｄ−Ｄ’による断面図が図７（Ｂ）に相当する。コンタクト
ホール６０５のピッチは例えば受光画素のピッチと同程度であれば、上部電極を等電位に
するのに問題がない。
【００６８】
他方、表示マトリクス１２１には、図１１に示すように電極層３０８が、選択線３０２
、信号線３０６および、電極３０７とのコンタクト部を除いた活性層３０１を覆うように
格子状に一体的に形成されている。電極層３０８は受光部に光が入射するのを防ぐと共に
、有効表示領域以外から光が漏れることを防止している。さらに、電極層３０８は表示マ
トリクス１２１外部において、取出し配線６０２に接続されている。取出し配線６０２は
その電位が一定電位に固定されるため、電極層３０８の電位も一定電位に固定される。こ
れにより、電極層３０８の下層の選択線３０２、信号線３０６の電位の変動によって、電
極層３０８の上層の画素電極の電位が変動することを抑制できる。
【００６９】
次に、チタン膜１１、シリコン膜のパターニング終了後、図４（Ａ）に示すように、真
性もしくは実質的に真性な非晶質シリコン膜１４を１〜２μｍ、ここでは１．５μｍの膜
厚に形成し、連続してボロンを含んだｐ型の非晶質シリコン膜１５を３０〜１００ｎｍの
厚さに、ここでは５０ｎｍの厚さに成膜する。さらに、受光部の上部電極を構成する透明
導電膜、ここではＩＴＯ膜１６を１２０ｎｍの厚さに成膜する。そして、これら膜１４〜
１６をパターニングするためのレジストマスク１７を形成する。
【００７０】
なお、非晶質シリコン膜１４が実質的に真性な状態とは、ボロン等のｐ型不純物を５×
１０16〜１×１０19ｃｍ-3程度添加し、そのフェルミ準位がバンドギャプの中央に位置し
た状態をいう。これは非晶質シリコンは成膜時にはフェルミ準位がバンドギャプの中央に
必ずしも位置している訳ではなく、若干ｎ型になる方向にフェルミ準位がずれている。そ
のため、上記のようにｐ型不純物を添加することで、フェルミ準位をバンドギャプの中央
にすることができる。この場合に不純物が添加されているが、フェルミ準位をバンドギャ
プの中央にある状態を実質的に真性な状態であるとしている。
【００７１】
なお、真性または実質的に真正な非晶質シリコン膜１４の代わりに非晶質シリコンゲル
マニュームを用いることができる。また、ｐ型非晶質シリコン膜１５の代わりに微結晶シ
リコンを用いることもできる。
【００７２】
次に、レジストマスク１７を用いて、ＩＴＯ膜１６、シリコン膜１５、１４を順次パタ
ーニングして、図４（Ｂ）に示すように、上部電極２１２、ｐ層２１１、ｉ層２１０をそ
れぞれ形成する。ＩＴＯ膜１６、シリコン膜１５、１４をパターニングするには、ＣＦ4
／ＳＦ6／Ｏ2を混合したエッチングガスを用いたＲＩＥエッチングを用いる。なお、ＩＴ
Ｏ膜１６をパターニングした後は、シリコン膜のみをエッチングするガスを用いることに
より、上部電極２１２をマスクにしてシリコン膜１５、１４をエッチング可能であるため
、レジストマスク１７は不要になる。しかしシリコン膜１５、１４のエッチング時に、レ
ジストマスク１７を残存させることで、ＲＩＥエッチングによって上部電極２１２が変質
することを防止できる。
【００７３】
本実施例では、シリコン膜１５、１４とＩＴＯ膜１６とのパターニング工程を連続して
行う、即ち、ＩＴＯ膜成膜前にシリコン膜１５、１４の成膜の間にパターニング工程を行
わないことで、上部電極２１２と光電変換層２１０とのパターンずれによる開口率低下を
回避することができる。
【００７４】
また上部電極２１２とｐ層２１１、ｉ層２１０を、受光マトリクス１１１内のみでなく
、端子部１１３側に突出させて形成する。これは、後に、開口率を低下することなく、上
部電極２１２を電極６０４に接続させるためであり、製造マージンや受光部の信頼性を考
慮して、端子部１１３側に突出させる幅は、受光画素のピッチの２〜１０倍程度とすれば
よい。
【００７５】
また、受光部の信頼性の点から、ｉ層２１０において、受光マトリクス１１１の境界部
を絶縁化して、受光マトリクス１１１外部のｉ層２１０で発生したフォトキャリアが受光
マトリクス１１１内に漏れ込むことを防止すると良い。絶縁化の方法の１つとして、受光
マトリクス１１１の境界部に沿ってｉ層２１０に溝部を形成し、この溝部に絶縁物を埋め
込む方法が挙げられる。この溝部はｉ層２１０を完全に分断するように形成しても良い。
なお、上記のように境界部を絶縁化する場合は、シリコン膜１４、１５のパターニング工
程と、ＩＴＯ膜１６のパターニング工程を別々に行う必要がある。
【００７６】
次にレジストマスク１７を除去した後、図１に示すように、表示マトリクス１２１の画
素電極３１２の下地となる第３の層間絶縁膜５５０を基板５００全面に形成する。絶縁膜
５５０受光マトリクス１１１のパッシベーション膜としても機能する。第３の層間絶縁膜
５５０を構成する絶縁被膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリ
ル等の樹脂膜を形成して、平坦な表面を得るようにする。本実施例では、ポリイミド膜を
形成し、受光マトリクス１１１での膜厚が、０．３〜１μｍ、ここでは０．５μｍとなる
成膜にする。
【００７７】
次に層間絶縁膜５５０に、上部電極２１２、電極３０９および端子６０３に達するコン
タクトホールを形成する。ここでは、エッチングガスにはＣＦ4を１〜１０％混合したＯ2
ガスを用いたＲＩＥエッチング法を用いる。層間絶縁膜５５０は樹脂でなるためＯ2ガス
のみでエッチング可能であるが、ＣＦ4混合することにより、電極３０９、６０４上のシ
リコン膜でなるｎ層３１０、６０４もエッチングされる。
【００７８】
コンタクトホールを開口後、１００〜３００ｎｍ厚さ、ここでは１２０ｎｍのＩＴＯ膜
をスパッタ法にて成膜し、ＣＦ4／ＳＦ6／Ｏ2を混合したエッチングガスを用いてパター
ニングして、電極３０９に接続された画素電極３１２、および上部電極２１２を端子６０
３に接続するための取出し端子６０６が形成される。この状態の受光マトリクス１１１、
表示マトリクス１２１の上面図をそれぞれ、図８（Ａ）、図１２に示す。
【００７９】
図８（Ａ）に示すように、取出し端子６０６は端子６０３同様、受光マトリクス１１１
の駆動回路１２１が接続されていない周囲を囲むように、『Ｌ』字型に形成されている。
そして、端子６０６は受光マトリクス１１１外部において上部電極２１２に接続され、端
子部１１３において端子６０３に接続されている。この構造により、取出し端子６０１を
一定電位に固定することにより、上部電極２１２は端子６０６、６０３を介して、その電
位が一定電位に固定される。例えば、端子６０１を一定電位に固定するには、端子６０１
を図１に示す取出し端子部１３０に形成される外部取出し端子に接続する。この場合、外
部取出し端子を信号線２０６、３０６と同一の導電膜で形成して、外部取出し端子と取出
し端子６０１を一体的に形成することも可能である。
【００８０】
なお、上部電極２１２の全体を一定電位にするためには、端子６０６を接続するための
コンタクトホール６０７は受光画素のピッチと同程度とすればよい。なお、図８（Ａ）の
線Ｄ−Ｄ’による断面図を図８（Ｂ）に示す。また図８（Ａ）の線Ａ−Ａ’による断面図
が図１に図示されている。
【００８１】
ここで、端子６０１、６０３、６０６は受光マトリクス１１１が駆動回路１２１と接続
されていない周囲を囲むように形成したため、図１の断面構成からも明らかなように、受
光部（フォトダイオード）側面が端子６０１、端子６０３、６０６で囲まれている。ここ
では、端子６０１、端子６０３、６０６は電位が一定に固定されているため、受光部に対
するシールドとして機能させることができる。よって、表示マトリクス１２１と受光マト
リクス１１１を同一基板に設けても、受光部の信頼性を保つことができる。
【００８２】
さらに、選択線２０２、信号線３０２が周辺回路１１２Ｈ、１１２Ｖとの接続端の他端
も端子６０１、６０３、６０６によって、電気的に保護できるため、受光マトリクス１１
１に配置されるＴＦＴの静電破壊を抑制できる。
【００８３】
他方、表示マトリクス１２１においては、図１２に示すように、画素電極３１２は表示
画素ごとに電気的に分離され、その周縁が電極層３０８と重なるように形成される。この
構造により、絶縁膜５５０を誘電体とし、電極層３０８、画素電極３１２を対向電極とす
る補助容量が形成できる。なお、図１２において電極層３０８上のｎ層３０９は省略され
ている。
【００８４】
実施例において、受光マトリクス１１１をＴＦＴを作製した後、ＴＦＴ上に受光部（フ
ォトダイオード）を形成する積層型としたので、従来のように受光部を非晶質シリコン膜
で形成しても、受光ＴＦＴ２００を多結晶シリコンで構成することができる。よって、ガ
ラス基板等の絶縁性基板上に、変換効率が良く、高速応答可能なイメージセンサが作製で
きる。
【００８５】
また、イメージセンサを積層構造とすることで、従来多結晶シリコンＴＦＴで構成され
ている液晶パネルの作製工程と整合性が保たれる。従って、イメージセンサと液晶パネル
の各特性を損なうことなく同一基板上に集積化できる。
【００８６】
本実施例では、受光マトリクス１１１に受光画素を２次元に配列したが、受光画素を１
次元に配列したラインセンサとしても良い。また、受光画素のフォーマットを表示部のフ
ォーマットと同一にすると、受光画素と表示画素が１対１に対応するため、受光マトリク
ス１１１で検出された画像を表示マトリクス１２１に表示するための信号処理が簡単化、
高速化できる。ラインセンサとした場合も、受光画素数は、列方向又は行方向の表示画素
数と同じにすると良い。
【００８７】
画素フォーマットを一致させた場合には、例えば表示マトリクス１２１のフォーマット
を６４０×４８０（ＶＧＡ規格）とし場合には、１つの受光画素ピッチを１０μｍ程度と
すると、受光マトリクス１１１の占有面積は６．４ｍｍ×４．８ｍｍ程度となり、液晶パ
ネルに集積化することは可能である。
【００８８】
本実施例では、受光部を抵抗型のフォトダイオードとしたため、下部電極２０８、上部
電極とオーミック接合させるｎ層２０９、ｐ層２１１を設けたが、例えばショットキー型
とする場合は、ｎ層２０９、ｐ層２１１を省略すればよい。
【００８９】
本実施例では、透過型液晶パネルとしたが、画素電極３１２を鏡面表面を有する反射型
電極とし、直視型の液晶パネルとすることもできる。
【００９０】
本実施例では、受光マトリクス１１１において、受光部（フォトダイオード）と接続さ
れる信号読出し回路として、スイッチング素子として機能するＴＦＴを１つ設けたパッシ
ブ型としたが、例えば、増幅機能を有するアクティブ型とし、複数のＴＦＴで構成するこ
ともできる。
【実施例２】
【００９１】
本実施例は、受光領域１１１の端子部１１３の変形例である。本実施例を図１５を用い
て説明する。
【００９２】
本実施例では、信号線３０６と同じ出発膜でなる端子６０１を省略する。この場合、最
下層の配線７０１は電極層３０８と同一の出発膜でなる配線となる。配線７０１の形状は
、実施例１の端子６０１と同様とし、受光マトリクス１１１外部へ延長して、外部取出し
端子部１３０に形成される端子と接続するようにすればよい。
【実施例３】
【００９３】
本実施例は、受光領域１１１の端子部１１３の変形例である。本実施例を図１６を用い
て説明する。
【００９４】
本実施例では、端子６０１及び電極３０８を省略する。この場合、端子部１１３に配置
される配線８０１は画素電極３１２と同一の出発膜でなる配線のみとなる。配線８０１の
形状は、実施例１の端子６０１と同様とし、受光マトリクス１１１外部に延在して、外部
取出し端子部１３０に形成される端子と接続するようにすればよい。
【実施例４】
【００９５】
本実施例は、受光領域１１１の端子部１１３の変形例である。実施例１では端子部の最
下層の端子６０１と信号線３０６と同じ出発膜で形成したが、選択線３０２と同じ出発膜
で構成することも可能である。
【実施例５】
【００９６】
本実施例の受光領域１１１の端子部１１３の変形例である。実施例１において電極層３
０８と同じ出発膜でなる端子６０３を省略して、端子６０６と端子６０１を直接に接続す
る。また、この場合、実施例４で述べたように、端子６０１を選択線３０２と同じ出発膜
で構成することも可能である。
【実施例６】
【００９７】
本実施例は、実施例１で説明した、イメージセンサ一体型の液晶パネルの応用製品を説
明する。図１７に本実施例の電子機器の模式的な外観図を示す。
【００９８】
実施例１の液晶パネルは撮像機能を有する受光領域と、表示領域が一体的に設けられて
いるため、ＴＶ会議システム、ＴＶ電話、インターネット用端末やパーソナルコンビュー
タ等の通信機能を備えた表示部に好適である。例えば、表示部で対話者の端末から送信さ
れた映像を見ながら、受光マトリクスで自身の姿を撮影して、対話者の端末にその映像を
転送することできるので、動画像を双方向通信することが可能である。
【００９９】
またこのような電子機器の１つとして、図１７（Ａ）に、液晶パネルを有するノート型
パソコン２０００を示す。２００１が液晶パネルであり、２００２がイメージセンサ部で
ある。
【０１００】
また他の電子機器として、図１７（Ｂ）に、テレビ電話２０１０を示す。２０１１が液
晶パネルであり、２０１２がイメージセンサ部である。使用者は自身の姿を姿をイメージ
センサ部２０１２で撮影しつつ、また液晶パネルにて２０１１通話相手の姿を見ながら通
話することができる。
【０１０１】
更に図１７（Ｃ）にはペン入力型の携帯型情報端末機器２０２０を示す。２０２１が液
晶パネルであり、２０２１がエリアセンサ部である。エリアセンサ２０２１により、名紙
等の文字・図画情報を取り込んで、液晶パネル２０２１に表示したり、携帯型情報端末機
器内にこれらの情報を保存できるようになっている。
【０１０２】
本発明では液晶パネルとセンサ部を同一基板に設けたため、小型、軽量でとすることが
できる。またセンサ部の駆動を液晶パネルと共有化することも可能であるため、省電力化
が図れる。よって、図１７で示したような、バッテリー駆動型の電子機器に本発明は好適
である。
【符号の説明】
【０１０３】
１１０ 受光領域
１１１ 受光マトリクス
１１２ 周辺駆動回路
１１３ 端子部
１２０ 画素領域
１２１ 表示マトリクス
１２２ 周辺駆動回路
２０１ 活性層
２０２ 選択線
２０６ 信号線
２０７ ソース電極
２０８ 下部電極
２０９ ｎ層
２１０ ｉ層
２１１ ｐ層
２１２ 上部電極
３０１ 活性層
３０２ 選択線
３０６ 信号線
３０７ ドレイン電極
３０８ 電極層
３０９ 電極
３１２ 画素電極
６０１、６０３、６０６ 取出し端子
【技術分野】
【０００１】
本発明は、光を電荷に変換する受光部と、受光画素を走査して、受光部で発生した電荷
を信号として読み出す走査回路を有するイメージセンサに関するものであり、特に走査回
路上に受光部を積層した積層型のイメージセンサに関するものである。
【０００２】
更に、他の発明は積層型のイメージセンサと表示マトリクスとを一体化したアクティブ
マトリクス型表示装置に関するものである。
【背景技術】
【０００３】
光センサは、光を電気信号に変換するセンサとして広く用いられている。例えば、ファ
クシミリ、複写機、ビデオカメラ、デジタルスチルカメラ等のイメージセンサとして広く
使用されている。
【０００４】
マルチメディアの要求に対応するため、イメージセンサの画素の高密度化が急激に進ん
でいる。例えば、デジタルスチルカメラの画素の規格はＶＧＡ（６４０×４８０＝３１万
画素）から、ＳＶＧＡ、ＸＧＡへと高密度化され、更にＳＸＧＡ（１２８０×１０２４＝
１３１万画素）へと高密度化が進んでいる。
【０００５】
また、デジタルスチルカメラ等のマルチメディアツールの小型化、低コスト化の要求か
ら、光学系は２／３inchから１／２inch、１／３inch、１／４inchへと年々小型化されて
いる。
【０００６】
このように、画素の高密度化、光学系の小型化を実現するうえで、小さな受光セルであ
って、変換効率の良いイメージセンサが要求される。この要求を満足するため、例えば開
口率を向上するため、受光部で発生した電荷を信号として読み出す走査回路と、受光部（
フォトダイオード部）とを積層した積層型イメージセンサが提案されている。
【０００７】
近年、ポリシリコンＴＦＴと呼ばれる多結晶シリコンを用いたＴＦＴする技術が鋭意研
究されている。その成果として、ポリシリコンＴＦＴによって、シフトレジスタ回路等の
駆動回路を作製することが可能になり、表示マトリクスと、表示マトリクスを駆動する周
辺駆動回路とを同一基板上に集積したアクティブマトリクス型の液晶パネル実用化に至っ
ている。そのため、液晶パネルが低コスト化、小型化、軽量化されたため、パーソナルコ
ンピュータ、携帯電話、ビデオカメラやデジタルカメラ等の各種情報機器、携帯機器の表
示部に用いられている。
【０００８】
現在、ノート型パソコンよりも携帯性に優れ、安価なポケットサイズの小型携帯用情報
処理端末装置が実用化されており、その表示部にはアクティブマトリクス型液晶パネルが
用いられている。このような情報処理端末装置は表示部からタッチペン方式でデータを入
力可能となっているが、紙面上の文字・図画情報や、映像情報を入力するには、スキャナ
ーやデジタルカメラ等の周辺機器が必要である。そのため、情報処理端末装置の携帯性が
損なわれてしまっている。また、使用者に周辺機器を購入するための経済的な負担をかけ
ている。
【０００９】
また、アクティブマトリクス型表示装置は、ＴＶ会議システム、ＴＶ電話、インターネ
ット用端末等の表示部にも用いられている。これらシステムや、端末では、対話者や使用
者の映像を撮影するカメラを備えているが、表示部とカメラ部は個別に製造されてモジュ
ール化されている。
【発明の概要】
【発明が解決しようとする課題】
【００１０】
本発明では、積層型のイメージセンサにおいて、さらなる開口率の向上を図ることを課
題とし、特に、受光部の光入射側の上部電極を定電位に固定するための取出し端子の構造
に関する。
【００１１】
本発明の目的は、上述した問題点を解消し、表示マトリクス、周辺回路が形成される基
板上に、イメージセンサを設けることにより、撮像機能と表示機能とを兼ね備えたインテ
リジェント化されたアクティブマトリクス型表示装置をすることにある。
【課題を解決するための手段】
【００１２】
上述の課題を解決するために本発明は、複数の受光画素が配置された受光画素領域に、
光を電荷に変換する受光部と、前記受光部で発生した電荷を信号として読み出す信号読出
し部とが積層されたイメージセンサであって、前記受光部は、前記受光画素ごとに分離さ
れた複数の下部電極と、光電変換層と、前記受光画素に共通な上部電極とを有し、前記イ
メージセンサは、前記上部電極と異なる層に形成された取出し端子を有し、前記受光画素
領域外部において、前記上部電極は前記取出し端子と光入射側で接続されていることを特
徴とする。
【００１３】
更に、本発明は、複数の選択線と複数の信号線が格子状に配置され、複数の画素電極を
有する表示マトリクスと、複数の受光画素が配置された受光画素領域に、光を電荷に変換
する受光部と、前記受光部で発生した電荷を信号として読み出す信号読出し部とが積層さ
れたイメージセンサとを同一基板上に有するアクティブマトリクス型表示装置であって、
前記受光部は、前記受光画素ごとに分離された複数の下部電極と、光電変換層と、前記
受光画素に共通な上部電極とを有し、前記上部電極は、光入射側で取出し端子に接続され
、前記取出し端子は前記上部電極と異なる層に形成されていることを特徴とする。
【００１４】
更に、上記イメージセンサ一体型アクティブマトリクス型表示装置において、前記信号
線及び前記選択線を少なくとも覆う電極層を形成し、かつ受光部の下部電極を前記電極層
と同じ出発膜で形成することを特徴とする。
【００１５】
更に、イメージセンサ一体型アクティブマトリクス型表示装置において、前記画素マト
リクスは、前記基板上に形成され、前記信号線及び前記選択線に接続された能動素子と、
前記能動素子を覆う第１の絶縁膜と、前記第１の絶縁膜上に形成され、前記信号線及び前
記選択線とを少なくとも覆う電極層と、前記電極層上に形成された第２の絶縁膜と、前記
第２の絶縁膜上に形成され、前記能動素子に接続された画素電極とを有し、前記イメージ
センサは、前記基板上に形成された前記信号読出し部と、前記信号読出し部を覆う前記第
１の絶縁膜と、前記第１の絶縁膜上に形成され前記電極層と同じ出発膜でなり、前記受光
画素ごとに分離された複数の下部電極と、前記下部電極上に形成された光電変換層と、前
記光電変換層上に形成され、前記受光画素に共通な上部電極と、前記上部電極を覆う前記
第２の絶縁膜と、前記第２の絶縁膜上に形成され、前記上部電極に接続された取出し端子
とを有し、前記上部電極は、前記画素電極と同じ出発膜で形成されていることを特徴とす
る。
【発明の効果】
【００１６】
本実施形態では、表示マトリクスと受光マトリクスを同一基板上に形成するために、成
膜プロセス及びパターニングプロセスを各マトリクスとで共通化することで、製造コスト
を安価におさえることができる。
【００１７】
また本実施形態では、受光部の上部電極の電位を固定するための取出し端子を上部電極
と一体的に形成しないことにより、受光部の上部電極と光電変換層とのパターニングを連
続して行うことが可能になり、マスクずれによる開口率の低下を防止できる。さらにこの
取出し端子を表示マトリクスの画素電極と同一出発膜で形成することにより、プロセスの
簡略化が図れる。
【図面の簡単な説明】
【００１８】
【図１】実施例１の液晶パネルの断面図。
【図２】実施例１の液晶パネルの正面図。
【図３】実施例１の液晶パネルの作製工程を説明するための断面図。
【図４】実施例１の液晶パネルの作製工程を説明するための断面図。
【図５】実施例１の受光マトリクスの作製工程の説明するための正面図。
【図６】実施例１の受光マトリクスの作製工程の説明するための正面図。。
【図７】実施例１の受光マトリクスの作製工程の説明するための正面図及び断面図。
【図８】実施例１の受光マトリクスの作製工程の説明するための正面図及び断面図。。
【図９】実施例１の表示マトリクスの作製工程の説明するための正面図。
【図１０】実施例１の表示マトリクスの作製工程の説明するための正面図。
【図１１】実施例１の表示マトリクスの作製工程の説明するための正面図。
【図１２】実施例１の表示マトリクスの作製工程の説明するための正面図。
【図１３】実施例１の駆動回路の作製工程を説明するための正面図。
【図１４】実施例１の駆動回路の作製工程を説明するための正面図
【図１５】実施例２のの液晶パネルの断面図
【図１６】実施例３のの液晶パネルの断面図
【図１７】実施例６の液晶パネルの応用製品の模式的な外観図。
【発明を実施するための形態】
【００１９】
図１を用いて、本実施形態の周辺回路一体型のアクティブマトリクス型表示装置におい
て、素子基板にイメージセンサを一体的に設けた表示装置を説明する。
【００２０】
基板５００上には、受光マトリクス１１１と表示マトリクス１２１が形成されている。
表示マトリクス１２１には、信号線３０７及び選択線３０２が格子状に配列され、この格
子内に、信号線３０７及び選択線３０２接続されたＴＦＴでなる能動素子が表示画素ごと
に配置されている。
【００２１】
表示マトリクス１２１には、ＴＦＴを覆う第２の絶縁膜５４０と、第２の絶縁膜５４０
上に形成され、選択線３０２及び信号線３０７とを少なくとも覆う電極層３０８が配置さ
れている。図１において、電極層３０８は分断されているように図示されているが、格子
状に一体的に配置されている。
【００２２】
電極層３０８上には第３の絶縁膜５５０が形成され、第３の絶縁膜５５０上には画素電
極３１２が形成されている。画素電極３１２は第１、第２の絶縁膜５４０、５５０に設け
られたコンタクトホールを介して表示マトリクスのＴＦＴに接続されている。
【００２３】
電極層３０８は、表示マトリクス１２１に配置されている能動素子に光が入射するのを
防止すると共に、有効表示領域からの光が表示に寄与して、表示特性が劣化するのを防い
でいる。また電極層３０８の電位を固定することにより、選択線３０２、信号線３０６の
電位の変動が、画素電極３１２の電位にフィードバックされることが防止できる。
【００２４】
他方、受光マトリクス１１１には、信号読取り部として、ＴＦＴをスイッチング素子と
して用い受光画素を走査するための走査回路が配置されている。信号読取り部は、表示部
の能動素子と同様、第１の絶縁膜５４０に覆われている。第１の絶縁層５４０上には、受
光部が形成されている。第２の絶縁ゲイト型半導体素子により、受光部で発生した電荷、
もしくは受光部の電位の変化が信号として読み出される。
【００２５】
受光部は、受光画素ごとに分離された複数の下部電極２０８と、下部電極２０８上に形
成された光電変換層２１０と、光電変換層２１０上に形成され、受光画素に共通な上部電
極２１２とで構成されている。下部電極２１２は電極層３０８と同じ出発膜で形成されて
いる。受光部は第２の絶縁膜５５０によってパッシベーションされている。
【００２６】
光電変換膜２１０は真性もしくは実質的に真性な非晶質シリコンや非晶質シリコンゲル
マニューム等のシリコン系半導体を用いることができる。ｐｉｎ接合を有するシリコン系
半導体膜を用いることもできる。また受光部をフォトコンダクタとする場合には、一般に
固体撮像管に用いられてるＺｎＳｅ／ＺｎＣｄＴｅ膜や、Ｓｅ／Ｔｅ／Ａｓ等の積層膜を
用いることができる。
【００２７】
なお、図１において、膜２０９、膜２１１は非晶質シリコンでなる光電変換層２１０を
下部電極２０８、上部電極２１２にオーミック接合させるためのｎ型、ｐ型非晶質シリコ
ン膜である。なお、ｎ型非晶質シリコン膜２０９の代わりに、非晶質シリコン膜２１０の
バリア膜として機能する膜を設けても良い。この場合、リン等のｎ型不純物が添加された
酸化珪素膜、窒化珪素膜、炭化珪素膜等を用いることができる。
【００２８】
上部電極２１２の電位を固定するために、前記受光マトリクス１１１外部において、受
光部の上部電極２１２は、第３の絶縁膜５５０に設けられたコンタクトホールを介して、
画素電極３１２と同じ出発膜でなる取出し配線６０６に接続されている。
【００２９】
更に、取出し配線６０６は、電極層３０８と同じ出発膜でなる取出し端子６０３に接続
され、さらに取出し端子６０３は信号線３０７と同じ出発膜でなる取出し端子６０１に接
続されている。取出し端子６０１は基板外部の配線との接続部となる外部端子に、直接も
しくは他の配線を介して接続されている。取出し端子６０１を一定電位に固定することに
より、上部電極２１２の電位が一定に固定できる。
【００３０】
積層型イメージセンサにおいて、開口部が全て上部電極２１２に覆われ、その電位が一
定に固定されるため、光入射側から侵入する雑音を上部電極２１２にてシールドすること
ができる。さらに、本実施形態では、受光部の側面は、端子６０１、６０３、６０６で囲
まれ、これら端子の電位は一定に固定されるため、受光部側面からの雑音が侵入すること
も抑制できる。よって、Ｓ／Ｎ比が向上でき、高性能、高信頼性のイメージセンサを提供
できる
【００３１】
本実施形態では、表示マトリクス１２１と受光マトリクス１１１を同一基板上に形成す
るために、成膜プロセス及びパターニングプロセスを各マトリクス１１１、１２１とで共
通化することを特徴とする。絶縁膜５４０、５５０を各マトリクス１１１、１２１で共有
する。
【００３２】
更に電極層３０８と下部電極２０８、画素電極３１２と取出し端子６０６とを同一の成
膜プロセス及びパターニングプロセスで形成する。これにより、追加工程を最小限にして
、イメージセンサ一体型のアクティブマトリクス型表示装置を提供することが可能であり
、製造コストを安価におさえることができる。
【００３３】
また本実施形態では、受光部の上部電極２１２の電位を固定するために、上部電極２１
２を外部端子に接続するための取出し端子６０６を、上部電極２１２と一体的に形成しづ
らい点に特徴を有する。この取出し端子６０６を上部電極２１２と異なる層に形成し、か
つ上部電極２１２の光入射側で接続することにある。
【００３４】
この取出し端子６０６を上部電極２１２と一体的に形成した場合には、上部電極２１２
と光電変換層２１０とのパターンが異り、上部電極２１２のパターニング工程は光電変換
層２１０と異なることとなる。このため、上部電極２１２のパターニングのマスクずれに
より、開口率が低下するおそれがある。
【００３５】
他方、上部電極２１２と取出し端子とをそれぞれ異なる層に配置された導電膜で構成す
ることにより、１つのレジストマスクを用いて、上部電極２１２と光電変換層２１０との
パターニングを連続して行うことが可能になり、マスクずれによる開口率の低下を防止す
るという効果を得る。更に光電変換層２１０をパターニングする際に、光電変換層２１０
上には上部電極２１２が存在するため、光電変換層２１０のパターニングプロセス時のダ
メージを抑制することができる。
【００３６】
本実施形態では、上部電極２１２と取出し端子６０６とをそれぞれ異なる層に配置され
た導電膜で構成する。上部電極２１２と光電変換層２１０とを同じプロセスでパターニン
グするには、この導電膜は上部電極２１２よりも上部に形成することも重要であり、取出
し端子６０６を上部電極２１２の光入射側で接続させる。またこの取出し端子６０６を画
素電極３１２と同じプロセスによって形成することにより、アクティブ型表示装置の製造
プロセスとの整合性をとる。
【００３７】
図１〜図１６を用いて、本発明の実施例を詳細に説明する。
【実施例１】
【００３８】
本実施例は、イメージセンサと表示マトリクスとを同一基板上に備えた透過型液晶表示
装置に関するものである。
【００３９】
図２は、本実施例の液晶表示装置の正面図である。図２に示すように基板１００上には
、受光領域１１０と表示領域１２０とが共に設けられている。受光領域１１０には、複数
の受光画素がマトリクス状に配置された受光マトリクス１１１と、受光マトリクス１１１
に接続された周辺回路１１２と、周辺回路が接続されていない受光マトリクス１１１の周
囲を囲むように、取出し端子が配置される端子部１１３とが形成されている。受光マトリ
クス１１１は、受光部（フォトダイオード）と、受光部で発生した電荷を信号として読み
出すための半導体素子が積層した構造を有する。
【００４０】
他方、表示領域１２０は、画素電極と画素電極に接続された能動素子とが配置された表
示マトリクス１２１と、表示マトリクス１２１配置された能動素子を駆動するための周辺
駆動回路１２２とが設けられている。更に、基板１００上には、基板外部の電源線等の配
線との接続部となる外部取出し端子部１３０が設けられている。
【００４１】
本実施例では、受光マトリクス１１１の絶縁ゲイト型半導体素子、表示マトリクス１２
１の能動素子、及び周辺駆動回路１１２、１２２に配置される半導体素子を、ＣＭＯＳ技
術を用いてＴＦＴ（薄膜トランジスタ）にて同時に作製する。以下に本実施例の液晶パネ
ルの作製方法を説明する。
【００４２】
図３、図４には、受光マトリクス１１１、取出し端子部１１３及び表示マトリクス１２
１の断面図を示す。また、図５〜図８には受光領域１２１の作製過程を示す正面図を示し
、図９〜図１２には表示マトリクス１２１の作製過程を示す正面図を示し、図１３、図１
４には周辺回路１１２、１２２に配置されるＣＭＯＳ−ＴＦＴの作製過程を示す正面図を
示す。
【００４３】
まず図３（Ａ）に示すように、ガラス基板５００全面に、基板からの不純物の拡散を防
止するための下地膜５１０を形成する。下地膜５１０として、プラズマＣＶＤ法によって
、酸化珪素膜を２００ｎｍの厚さに形成する。
【００４４】
図３（Ａ）の受光マトリクス１１１、表示マトリクス１２１及びＣＭＯＳ−ＴＦＴの正
面図が図５、図９、図１３に相当する。図５、図９において線Ａ−Ａ’、線Ｂ−Ｂ’に沿
った断面図が図３（Ａ）に対応する。
【００４５】
本実施例では透過型液晶パネルを作製するため、基板５００は可視光を透過する基板で
あれば良く、ガラス基板５００の代わりに石英基板等も用いることができる。なお、本実
施例では、ＴＦＴを多結晶シリコン膜で形成するため、基板５００は多結晶シリコン膜の
形成プロセスに耐え得るものを選択する。多結晶シリコン膜は移動度が１０〜２００cm2
／Ｖsec程度と非常に大きく、多結晶シリコンでＴＦＴのチャネル形成領域を構成するこ
とにより、高速応答させることができ、特に、受光マトリクス１１０のＴＦＴや、周辺駆
動回路１１２、１２２のＣＭＯＳ−ＴＦＴに有効である。
【００４６】
次に、プラズマＣＶＤ法によって非晶質シリコン膜を５５ｎｍの厚さに成膜し、エキシ
マレーザ光を照射して、多結晶化する。非晶質珪素膜の結晶化方法として、ＳＰＣと呼ば
れる熱結晶化法、赤外線を照射するＲＴＡ法、熱結晶化とレーザアニールとを併用する方
法等を用いることができる。
【００４７】
次に、多結晶化されたシリコン膜を島状にパターニングして、ＴＦＴの活性層２０１、
３０１、４０１、４０２を形成する。次に、これら活性層２０１、３０１、４０１、４０
２を覆うゲイト絶縁膜５２０を形成する。ゲイト絶縁膜５２０はシラン（ＳｉＨ4）とＮ2
Ｏを原料ガスに用いて、プラズマＣＶＤ法で１２０
ｎｍの厚さに形成する。
【００４８】
次に、Ａｌ、Ｃｒ、Ｍｏ等の金属や導電性ポリシリコン膜等の導電膜を成膜しパターニ
ングして、選択線２０２、３０２、ゲイト電極４０３を形成する。これら配線・電極２０
２、３０２、４０３をマスクにして、公知のＣＭＯＳ技術を用いて活性層２０１、３０１
、４０１、４０２に導電性を付与する不純物をドーピングしてソース及びドレイン領域を
形成する。
【００４９】
活性層２０１にリンをドープすることにより、Ｎ型のソース領域２０３、ドレイン領域
２０４、チャネル形成領域２０５が自己整合的に形成され、活性層３０１にリンをドープ
することにより、Ｎ型のソース領域３０３、ドレイン領域３０４、チャネル形成領域３０
５が自己整合的に形成され、活性層４０１にリンをドープすることにより、Ｎ型のソース
領域、ドレイン領域、チャネル形成領域が自己整合的に形成される。活性層２０１、３０
１、４０１をレジストマスクで覆い、活性層４０２のみにボロンをドープして、Ｐ型のソ
ース領域およびドレイン領域と、チャネル形成領域を自己整合的に形成する。ドーピング
後、ドーピングされた不純物を活性化する。
【００５０】
なお、本実施例では活性層２０１、３０１、４０１が多結晶シリコンであるため、配線
・電極２０２、３０２、４０３を形成する前に、少なくともＮチャネル型ＴＦＴのチャネ
ル形成領域となる領域にボロン等のＰ型の不純物を添加して、しきい値を最適化するのが
好ましい。
【００５１】
次に、図３（Ｂ）に示すように、基板５００全面を覆う第１の層間絶縁膜５３０を形成
する。層間絶縁膜５３０に各ＴＦＴのソース領域およびドレイン領域に達するコンタクト
ホール及びＣＭＯＳ−ＴＦＴのゲイト電極４０３に達するコンタクトホールをそれぞれ形
成する。しかる後、チタン膜、アルミニウム膜、チタン膜でなる積層膜を形成し、パター
ニングして、受光マトリクス１１１の信号線２０６、ソース電極２０７と、表示マトリク
ス１２１の信号線３０６、ドレイン電極３０７がそれぞれ形成される。
【００５２】
この状態の受光マトリクス１１１、表示マトリクス１２１の正面図が図６、図１０に相
当する。図６、図１０において線Ａ−Ａ’、線Ｂ−Ｂ’に沿った断面図が図３（Ａ）に対
応する。
【００５３】
更にＣＭＯＳ−ＴＦＴには、図１４に示すようにゲイト電極４０３に接続される入力配
線４１１、ｎチャネル型ＴＦＴのソース領域に接続される配線４１２、ｐチャネル型ＴＦ
Ｔのドレイン領域に接続される配線４１３、Ｎチャネル型ＴＦＴのドレイン領域４０６と
Ｐチャネル型ＴＦＴのソース領域４０８とを接続する配線４１４を形成する。
【００５４】
図６に示すように、受光マトリクス１１１において、選択線２０２は周辺回路１２２Ｈ
に接続され、周辺回路１２２Ｈから、受光部で発生した信号電荷を読み取る受光画素を指
定する選択信号が入力される。また信号線２０６は周辺回路１１２Ｖに接続され、読み出
された信号電荷は、信号線２０６を経て周辺回路１１２Ｖに出力され、周辺回路１１２Ｖ
から映像信号として外部に出力される。
【００５５】
さらに、取出し端子部１１３には、取出し端子６０１が形成される。図６に示すように
、取出し端子６０１は、受光マトリクス１１１の周囲であって周辺駆動回路１１２が接続
されていない周囲に沿って『Ｌ』字型に形成されている。更に取出し端子６０１は受光領
域１１０外部に延在する部分を有し、この部分で外部取出し端子部１３０に形成された端
子に接続されている。
【００５６】
更に、表示領域１２０内において、表示マトリクス１２１外部に後に形成される電極層
３０８の電位を固定するための端子６０２も形成される。
【００５７】
以上のＣＭＯＳプロセスを経て、多結晶シリコンＴＦＴを用いた受光マトリクス１１１
、表示マトリクス１２１及び駆動回路１１２、１２２に配置されるＣＭＯＳ−ＴＦＴが同
時に完成する。ここでは、これらＴＦＴをトップゲイトのプラナ型としたが、逆スタガ等
のボトムゲイト型としてもよい。この場合、活性層２０１、３０１、４０１、４０２と選
択線２０２、３０２、ゲイト電極４０３の形成順序を逆にし、選択線２０２、３０２、ゲ
イト電極４０３を形成した後、ゲイト絶縁膜５２０を形成すればよい。また、ＬＤＤ領域
やオフセット領域を設けてもよい。
【００５８】
次に、図３（Ｃ）に示すように、受光部ＴＦＴ２００と受光部とを絶縁分離するための
第２の層間絶縁膜５４０を基板５００全面に形成する。第２の層間絶縁膜５４０には下層
の凹凸を相殺して、平坦な表面が得られる樹脂膜が好適である。このような樹脂膜として
、ポリイミド、ポリアミド、ポリイミドアミド、アクリルを用いることができる。また、
第２の層間絶縁膜５４０の表面層は平坦な表面を得るため樹脂膜とし、下層は酸化珪素、
窒化珪素、酸化窒化珪素等の無機絶縁材料の単層、多層としても良い。本実施例では、第
２の層間絶縁膜５４０としてポリイミド膜を１．５μｍの厚さに形成する。
【００５９】
次に、第２の層間絶縁膜５４０に、ソース電極２０７、ドレイン電極３０７、端子６０
１、６０２に達するコンタクトホールをそれぞれ形成した後、受光部の下部電極、及び表
示マトリクスの電極層を構成するＴｉ、Ｃｒ、Ｍｏ、Ａｌ等の導電膜１１を形成する。本
実施例では導電膜として厚さ２００ｎｍのチタン膜１１をスッパタ法で成膜する。
【００６０】
次に、受光部の光電変換層と下部電極とをオーミック接合させるためのｎ型の非晶質シ
リコン膜１２を３０〜５０ｎｍの厚さに、ここでは３０ｎｍの厚さに基板全面に成膜する
。チタン膜１１及びシリコン膜１２をパターニングするためのレジストマスク１３を形成
する。
【００６１】
レジストマスク１３を用いて、図４（Ａ）に示すようにシリコン膜１２、チタン膜１１
を順次パターニングする。ここでは、ドライエッチング法を用いる。シリコン膜１２のエ
ッチングガスにはＣＦ4を１〜１０％混合したＯ2ガスを用いる。本実施例ではＣＦ4の濃
度を５％とする。またチタン膜１１のエッチングガスにはＣｌ2 ／ＢＣｌ3／ＳｉＣｌ4を
混合した塩素系ガスを用いる。なお、チタン膜１１は樹脂でなる絶縁膜５４０上に形成さ
れるため、チタン膜１１のエッチングガス、エッチャントは樹脂を変質しないものを選択
する必要がある。
【００６２】
チタン膜１１をパターニングすることにより、図４（Ａ）に示すように、受光マトリク
ス１１１には、受光部の下部電極２０８、表示マトリクス１２１の電極層３０８、画素電
極との接続用電極３０９、および端子部１１３の端子６０３が形成される。これらチタン
でなる電極２０８、３０８、３０９、６０３上には、チタン膜１１と概略同一形状にパタ
ーニングされたシリコン膜１１でなるｎ層２０９、３１０、３１１、６０４が形成される
。
【００６３】
受光マトリクス以外のｎ層３１０、３１１、６０４は実質的な機能を有しないため、形
成しなくともよい。この場合はチタン膜１１とシリコン膜１２のパターニングを別々に行
えばよい。しかし、チタン膜１１とシリコン膜１２のパターニングを同時に行うことで、
工程が簡略化できる。
【００６４】
なお、受光部のｎ層２０９として非晶質シリコンの代わりに微結晶シリコンを用いるこ
ともできる。また、リン等のｎ型不純物が添加された窒化珪素、酸化珪素、炭化珪素を用
いることができる。
【００６５】
この状態の受光領域１１０および表示マトリクス１２０の上面図を図７（Ａ）、図１１
にそれぞれ示す。なお、図７、図１１において、ｎ層２０９、３１０、３１１、６０４は
省略されている。
【００６６】
図７（Ａ）に示すように、下部電極２０８は選択線２０２、信号線２０６で形成された
格子内に、受光画素ごとに分離されて形成されている。また端子部１１３には、取出し端
子６０１と接続される端子６０３が形成されている。端子６０３は端子６０１と同様に、
周辺駆動回路１１２と接続されていない受光マトリクス１１１の周囲に沿って、『Ｌ』字
型に形成されている。図７（Ａ）の線Ａ−Ａ’による断面図が図４（Ａ）に図示されてい
る。
【００６７】
図７（Ｂ）に示すように、端子６０１と端子６０３とは絶縁膜５４０に形成された複数
のコンタクトホールを介して上下間で接続されている。コンタクトが小さいほどアンテナ
効果が緩和されるため、端子６０１と６０３は複数のコンタクトホール６０５により接続
する。なお。図７（Ａ）の線Ｄ−Ｄ’による断面図が図７（Ｂ）に相当する。コンタクト
ホール６０５のピッチは例えば受光画素のピッチと同程度であれば、上部電極を等電位に
するのに問題がない。
【００６８】
他方、表示マトリクス１２１には、図１１に示すように電極層３０８が、選択線３０２
、信号線３０６および、電極３０７とのコンタクト部を除いた活性層３０１を覆うように
格子状に一体的に形成されている。電極層３０８は受光部に光が入射するのを防ぐと共に
、有効表示領域以外から光が漏れることを防止している。さらに、電極層３０８は表示マ
トリクス１２１外部において、取出し配線６０２に接続されている。取出し配線６０２は
その電位が一定電位に固定されるため、電極層３０８の電位も一定電位に固定される。こ
れにより、電極層３０８の下層の選択線３０２、信号線３０６の電位の変動によって、電
極層３０８の上層の画素電極の電位が変動することを抑制できる。
【００６９】
次に、チタン膜１１、シリコン膜のパターニング終了後、図４（Ａ）に示すように、真
性もしくは実質的に真性な非晶質シリコン膜１４を１〜２μｍ、ここでは１．５μｍの膜
厚に形成し、連続してボロンを含んだｐ型の非晶質シリコン膜１５を３０〜１００ｎｍの
厚さに、ここでは５０ｎｍの厚さに成膜する。さらに、受光部の上部電極を構成する透明
導電膜、ここではＩＴＯ膜１６を１２０ｎｍの厚さに成膜する。そして、これら膜１４〜
１６をパターニングするためのレジストマスク１７を形成する。
【００７０】
なお、非晶質シリコン膜１４が実質的に真性な状態とは、ボロン等のｐ型不純物を５×
１０16〜１×１０19ｃｍ-3程度添加し、そのフェルミ準位がバンドギャプの中央に位置し
た状態をいう。これは非晶質シリコンは成膜時にはフェルミ準位がバンドギャプの中央に
必ずしも位置している訳ではなく、若干ｎ型になる方向にフェルミ準位がずれている。そ
のため、上記のようにｐ型不純物を添加することで、フェルミ準位をバンドギャプの中央
にすることができる。この場合に不純物が添加されているが、フェルミ準位をバンドギャ
プの中央にある状態を実質的に真性な状態であるとしている。
【００７１】
なお、真性または実質的に真正な非晶質シリコン膜１４の代わりに非晶質シリコンゲル
マニュームを用いることができる。また、ｐ型非晶質シリコン膜１５の代わりに微結晶シ
リコンを用いることもできる。
【００７２】
次に、レジストマスク１７を用いて、ＩＴＯ膜１６、シリコン膜１５、１４を順次パタ
ーニングして、図４（Ｂ）に示すように、上部電極２１２、ｐ層２１１、ｉ層２１０をそ
れぞれ形成する。ＩＴＯ膜１６、シリコン膜１５、１４をパターニングするには、ＣＦ4
／ＳＦ6／Ｏ2を混合したエッチングガスを用いたＲＩＥエッチングを用いる。なお、ＩＴ
Ｏ膜１６をパターニングした後は、シリコン膜のみをエッチングするガスを用いることに
より、上部電極２１２をマスクにしてシリコン膜１５、１４をエッチング可能であるため
、レジストマスク１７は不要になる。しかしシリコン膜１５、１４のエッチング時に、レ
ジストマスク１７を残存させることで、ＲＩＥエッチングによって上部電極２１２が変質
することを防止できる。
【００７３】
本実施例では、シリコン膜１５、１４とＩＴＯ膜１６とのパターニング工程を連続して
行う、即ち、ＩＴＯ膜成膜前にシリコン膜１５、１４の成膜の間にパターニング工程を行
わないことで、上部電極２１２と光電変換層２１０とのパターンずれによる開口率低下を
回避することができる。
【００７４】
また上部電極２１２とｐ層２１１、ｉ層２１０を、受光マトリクス１１１内のみでなく
、端子部１１３側に突出させて形成する。これは、後に、開口率を低下することなく、上
部電極２１２を電極６０４に接続させるためであり、製造マージンや受光部の信頼性を考
慮して、端子部１１３側に突出させる幅は、受光画素のピッチの２〜１０倍程度とすれば
よい。
【００７５】
また、受光部の信頼性の点から、ｉ層２１０において、受光マトリクス１１１の境界部
を絶縁化して、受光マトリクス１１１外部のｉ層２１０で発生したフォトキャリアが受光
マトリクス１１１内に漏れ込むことを防止すると良い。絶縁化の方法の１つとして、受光
マトリクス１１１の境界部に沿ってｉ層２１０に溝部を形成し、この溝部に絶縁物を埋め
込む方法が挙げられる。この溝部はｉ層２１０を完全に分断するように形成しても良い。
なお、上記のように境界部を絶縁化する場合は、シリコン膜１４、１５のパターニング工
程と、ＩＴＯ膜１６のパターニング工程を別々に行う必要がある。
【００７６】
次にレジストマスク１７を除去した後、図１に示すように、表示マトリクス１２１の画
素電極３１２の下地となる第３の層間絶縁膜５５０を基板５００全面に形成する。絶縁膜
５５０受光マトリクス１１１のパッシベーション膜としても機能する。第３の層間絶縁膜
５５０を構成する絶縁被膜として、ポリイミド、ポリアミド、ポリイミドアミド、アクリ
ル等の樹脂膜を形成して、平坦な表面を得るようにする。本実施例では、ポリイミド膜を
形成し、受光マトリクス１１１での膜厚が、０．３〜１μｍ、ここでは０．５μｍとなる
成膜にする。
【００７７】
次に層間絶縁膜５５０に、上部電極２１２、電極３０９および端子６０３に達するコン
タクトホールを形成する。ここでは、エッチングガスにはＣＦ4を１〜１０％混合したＯ2
ガスを用いたＲＩＥエッチング法を用いる。層間絶縁膜５５０は樹脂でなるためＯ2ガス
のみでエッチング可能であるが、ＣＦ4混合することにより、電極３０９、６０４上のシ
リコン膜でなるｎ層３１０、６０４もエッチングされる。
【００７８】
コンタクトホールを開口後、１００〜３００ｎｍ厚さ、ここでは１２０ｎｍのＩＴＯ膜
をスパッタ法にて成膜し、ＣＦ4／ＳＦ6／Ｏ2を混合したエッチングガスを用いてパター
ニングして、電極３０９に接続された画素電極３１２、および上部電極２１２を端子６０
３に接続するための取出し端子６０６が形成される。この状態の受光マトリクス１１１、
表示マトリクス１２１の上面図をそれぞれ、図８（Ａ）、図１２に示す。
【００７９】
図８（Ａ）に示すように、取出し端子６０６は端子６０３同様、受光マトリクス１１１
の駆動回路１２１が接続されていない周囲を囲むように、『Ｌ』字型に形成されている。
そして、端子６０６は受光マトリクス１１１外部において上部電極２１２に接続され、端
子部１１３において端子６０３に接続されている。この構造により、取出し端子６０１を
一定電位に固定することにより、上部電極２１２は端子６０６、６０３を介して、その電
位が一定電位に固定される。例えば、端子６０１を一定電位に固定するには、端子６０１
を図１に示す取出し端子部１３０に形成される外部取出し端子に接続する。この場合、外
部取出し端子を信号線２０６、３０６と同一の導電膜で形成して、外部取出し端子と取出
し端子６０１を一体的に形成することも可能である。
【００８０】
なお、上部電極２１２の全体を一定電位にするためには、端子６０６を接続するための
コンタクトホール６０７は受光画素のピッチと同程度とすればよい。なお、図８（Ａ）の
線Ｄ−Ｄ’による断面図を図８（Ｂ）に示す。また図８（Ａ）の線Ａ−Ａ’による断面図
が図１に図示されている。
【００８１】
ここで、端子６０１、６０３、６０６は受光マトリクス１１１が駆動回路１２１と接続
されていない周囲を囲むように形成したため、図１の断面構成からも明らかなように、受
光部（フォトダイオード）側面が端子６０１、端子６０３、６０６で囲まれている。ここ
では、端子６０１、端子６０３、６０６は電位が一定に固定されているため、受光部に対
するシールドとして機能させることができる。よって、表示マトリクス１２１と受光マト
リクス１１１を同一基板に設けても、受光部の信頼性を保つことができる。
【００８２】
さらに、選択線２０２、信号線３０２が周辺回路１１２Ｈ、１１２Ｖとの接続端の他端
も端子６０１、６０３、６０６によって、電気的に保護できるため、受光マトリクス１１
１に配置されるＴＦＴの静電破壊を抑制できる。
【００８３】
他方、表示マトリクス１２１においては、図１２に示すように、画素電極３１２は表示
画素ごとに電気的に分離され、その周縁が電極層３０８と重なるように形成される。この
構造により、絶縁膜５５０を誘電体とし、電極層３０８、画素電極３１２を対向電極とす
る補助容量が形成できる。なお、図１２において電極層３０８上のｎ層３０９は省略され
ている。
【００８４】
実施例において、受光マトリクス１１１をＴＦＴを作製した後、ＴＦＴ上に受光部（フ
ォトダイオード）を形成する積層型としたので、従来のように受光部を非晶質シリコン膜
で形成しても、受光ＴＦＴ２００を多結晶シリコンで構成することができる。よって、ガ
ラス基板等の絶縁性基板上に、変換効率が良く、高速応答可能なイメージセンサが作製で
きる。
【００８５】
また、イメージセンサを積層構造とすることで、従来多結晶シリコンＴＦＴで構成され
ている液晶パネルの作製工程と整合性が保たれる。従って、イメージセンサと液晶パネル
の各特性を損なうことなく同一基板上に集積化できる。
【００８６】
本実施例では、受光マトリクス１１１に受光画素を２次元に配列したが、受光画素を１
次元に配列したラインセンサとしても良い。また、受光画素のフォーマットを表示部のフ
ォーマットと同一にすると、受光画素と表示画素が１対１に対応するため、受光マトリク
ス１１１で検出された画像を表示マトリクス１２１に表示するための信号処理が簡単化、
高速化できる。ラインセンサとした場合も、受光画素数は、列方向又は行方向の表示画素
数と同じにすると良い。
【００８７】
画素フォーマットを一致させた場合には、例えば表示マトリクス１２１のフォーマット
を６４０×４８０（ＶＧＡ規格）とし場合には、１つの受光画素ピッチを１０μｍ程度と
すると、受光マトリクス１１１の占有面積は６．４ｍｍ×４．８ｍｍ程度となり、液晶パ
ネルに集積化することは可能である。
【００８８】
本実施例では、受光部を抵抗型のフォトダイオードとしたため、下部電極２０８、上部
電極とオーミック接合させるｎ層２０９、ｐ層２１１を設けたが、例えばショットキー型
とする場合は、ｎ層２０９、ｐ層２１１を省略すればよい。
【００８９】
本実施例では、透過型液晶パネルとしたが、画素電極３１２を鏡面表面を有する反射型
電極とし、直視型の液晶パネルとすることもできる。
【００９０】
本実施例では、受光マトリクス１１１において、受光部（フォトダイオード）と接続さ
れる信号読出し回路として、スイッチング素子として機能するＴＦＴを１つ設けたパッシ
ブ型としたが、例えば、増幅機能を有するアクティブ型とし、複数のＴＦＴで構成するこ
ともできる。
【実施例２】
【００９１】
本実施例は、受光領域１１１の端子部１１３の変形例である。本実施例を図１５を用い
て説明する。
【００９２】
本実施例では、信号線３０６と同じ出発膜でなる端子６０１を省略する。この場合、最
下層の配線７０１は電極層３０８と同一の出発膜でなる配線となる。配線７０１の形状は
、実施例１の端子６０１と同様とし、受光マトリクス１１１外部へ延長して、外部取出し
端子部１３０に形成される端子と接続するようにすればよい。
【実施例３】
【００９３】
本実施例は、受光領域１１１の端子部１１３の変形例である。本実施例を図１６を用い
て説明する。
【００９４】
本実施例では、端子６０１及び電極３０８を省略する。この場合、端子部１１３に配置
される配線８０１は画素電極３１２と同一の出発膜でなる配線のみとなる。配線８０１の
形状は、実施例１の端子６０１と同様とし、受光マトリクス１１１外部に延在して、外部
取出し端子部１３０に形成される端子と接続するようにすればよい。
【実施例４】
【００９５】
本実施例は、受光領域１１１の端子部１１３の変形例である。実施例１では端子部の最
下層の端子６０１と信号線３０６と同じ出発膜で形成したが、選択線３０２と同じ出発膜
で構成することも可能である。
【実施例５】
【００９６】
本実施例の受光領域１１１の端子部１１３の変形例である。実施例１において電極層３
０８と同じ出発膜でなる端子６０３を省略して、端子６０６と端子６０１を直接に接続す
る。また、この場合、実施例４で述べたように、端子６０１を選択線３０２と同じ出発膜
で構成することも可能である。
【実施例６】
【００９７】
本実施例は、実施例１で説明した、イメージセンサ一体型の液晶パネルの応用製品を説
明する。図１７に本実施例の電子機器の模式的な外観図を示す。
【００９８】
実施例１の液晶パネルは撮像機能を有する受光領域と、表示領域が一体的に設けられて
いるため、ＴＶ会議システム、ＴＶ電話、インターネット用端末やパーソナルコンビュー
タ等の通信機能を備えた表示部に好適である。例えば、表示部で対話者の端末から送信さ
れた映像を見ながら、受光マトリクスで自身の姿を撮影して、対話者の端末にその映像を
転送することできるので、動画像を双方向通信することが可能である。
【００９９】
またこのような電子機器の１つとして、図１７（Ａ）に、液晶パネルを有するノート型
パソコン２０００を示す。２００１が液晶パネルであり、２００２がイメージセンサ部で
ある。
【０１００】
また他の電子機器として、図１７（Ｂ）に、テレビ電話２０１０を示す。２０１１が液
晶パネルであり、２０１２がイメージセンサ部である。使用者は自身の姿を姿をイメージ
センサ部２０１２で撮影しつつ、また液晶パネルにて２０１１通話相手の姿を見ながら通
話することができる。
【０１０１】
更に図１７（Ｃ）にはペン入力型の携帯型情報端末機器２０２０を示す。２０２１が液
晶パネルであり、２０２１がエリアセンサ部である。エリアセンサ２０２１により、名紙
等の文字・図画情報を取り込んで、液晶パネル２０２１に表示したり、携帯型情報端末機
器内にこれらの情報を保存できるようになっている。
【０１０２】
本発明では液晶パネルとセンサ部を同一基板に設けたため、小型、軽量でとすることが
できる。またセンサ部の駆動を液晶パネルと共有化することも可能であるため、省電力化
が図れる。よって、図１７で示したような、バッテリー駆動型の電子機器に本発明は好適
である。
【符号の説明】
【０１０３】
１１０ 受光領域
１１１ 受光マトリクス
１１２ 周辺駆動回路
１１３ 端子部
１２０ 画素領域
１２１ 表示マトリクス
１２２ 周辺駆動回路
２０１ 活性層
２０２ 選択線
２０６ 信号線
２０７ ソース電極
２０８ 下部電極
２０９ ｎ層
２１０ ｉ層
２１１ ｐ層
２１２ 上部電極
３０１ 活性層
３０２ 選択線
３０６ 信号線
３０７ ドレイン電極
３０８ 電極層
３０９ 電極
３１２ 画素電極
６０１、６０３、６０６ 取出し端子
【特許請求の範囲】
【請求項１】
フォトダイオードを有し
前記フォトダイオードに電気的に接続されたトランジスタを有し、
前記フォトダイオードの少なくとも一部と、前記トランジスタの少なくとも一部と、が重なるイメージセンサであって、
前記フォトダイオード上に絶縁膜を有し、
前記絶縁膜上に、前記フォトダイオードと電気的に接続する配線を有し、
前記絶縁膜下に、電極を有し、
前記配線は、前記電極と電気的に接続されており、
前記電極はＬ字型の領域を有することを特徴とするイメージセンサ。
【請求項２】
フォトダイオードを有し
前記フォトダイオードに電気的に接続されたトランジスタを有し、
前記フォトダイオードの少なくとも一部と、前記トランジスタの少なくとも一部と、が重なるイメージセンサであって、
前記フォトダイオード上に絶縁膜を有し、
前記絶縁膜上に、前記フォトダイオードと電気的に接続する配線を有し、
前記絶縁膜下に、電極を有し、
前記配線は、前記電極と電気的に接続されており、
前記配線は第１のＬ字型の領域を有し、
前記電極は第２のＬ字型の領域を有することを特徴とするイメージセンサ。
【請求項３】
請求項２において、
前記第１のＬ字型の領域は、第１の方向に沿うように配置された第１の領域と、第２の方向に沿うように配置された前記第２の領域と、を有し、
前記第２のＬ字型の領域は、前記第１の方向に沿うように配置された第３の領域と、前記第２の方向に沿うように配置された前記第４の領域と、を有し、
前記第１の方向は、前記第２の方向と直交する方向であることを特徴とするイメージセンサ。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記フォトダイオードは、第１のｎ型シリコンを有し、
前記電極に接する第２のｎ型シリコンを有することを特徴とするイメージセンサ。
【請求項５】
請求項１乃至請求項５のいずれか一に記載のイメージセンサを有する電子機器。
【請求項１】
フォトダイオードを有し
前記フォトダイオードに電気的に接続されたトランジスタを有し、
前記フォトダイオードの少なくとも一部と、前記トランジスタの少なくとも一部と、が重なるイメージセンサであって、
前記フォトダイオード上に絶縁膜を有し、
前記絶縁膜上に、前記フォトダイオードと電気的に接続する配線を有し、
前記絶縁膜下に、電極を有し、
前記配線は、前記電極と電気的に接続されており、
前記電極はＬ字型の領域を有することを特徴とするイメージセンサ。
【請求項２】
フォトダイオードを有し
前記フォトダイオードに電気的に接続されたトランジスタを有し、
前記フォトダイオードの少なくとも一部と、前記トランジスタの少なくとも一部と、が重なるイメージセンサであって、
前記フォトダイオード上に絶縁膜を有し、
前記絶縁膜上に、前記フォトダイオードと電気的に接続する配線を有し、
前記絶縁膜下に、電極を有し、
前記配線は、前記電極と電気的に接続されており、
前記配線は第１のＬ字型の領域を有し、
前記電極は第２のＬ字型の領域を有することを特徴とするイメージセンサ。
【請求項３】
請求項２において、
前記第１のＬ字型の領域は、第１の方向に沿うように配置された第１の領域と、第２の方向に沿うように配置された前記第２の領域と、を有し、
前記第２のＬ字型の領域は、前記第１の方向に沿うように配置された第３の領域と、前記第２の方向に沿うように配置された前記第４の領域と、を有し、
前記第１の方向は、前記第２の方向と直交する方向であることを特徴とするイメージセンサ。
【請求項４】
請求項１乃至請求項３のいずれか一において、
前記フォトダイオードは、第１のｎ型シリコンを有し、
前記電極に接する第２のｎ型シリコンを有することを特徴とするイメージセンサ。
【請求項５】
請求項１乃至請求項５のいずれか一に記載のイメージセンサを有する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【公開番号】特開２０１２−１６０７４３（Ｐ２０１２−１６０７４３Ａ）
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願番号】特願２０１２−６２９１９（Ｐ２０１２−６２９１９）
【出願日】平成２４年３月２０日（２０１２．３．２０）
【分割の表示】特願２００８−２１２００７（Ｐ２００８−２１２００７）の分割
【原出願日】平成９年９月２０日（１９９７．９．２０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年８月２３日（２０１２．８．２３）
【国際特許分類】
【出願日】平成２４年３月２０日（２０１２．３．２０）
【分割の表示】特願２００８−２１２００７（Ｐ２００８−２１２００７）の分割
【原出願日】平成９年９月２０日（１９９７．９．２０）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]