トランジスタ，画素回路及び有機発光表示装置
【課題】 パネル内のトランジスタの均一度を向上させて画質を改善した画素回路及びこれを用いた有機発光表示装置を提供する。
【解決手段】 本発明による画素回路は，選択信号に応答してデータ信号を伝達するスイッチング素子４４０と，伝達されたデータ信号に相応する電圧を保存するキャパシタ４５０と，また，キャパシタに保存された電圧に相応する電流を有機発光素子に供給する駆動トランジスタ４６０を含み，駆動トランジスタは，少なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャネル４６２とこのチャネル部分に各々接続されるソース４６６及びドレイン４６８を持つ半導体層と，絶縁層を挟んでチャネルと対向するゲート４６２と，を備えた。
【解決手段】 本発明による画素回路は，選択信号に応答してデータ信号を伝達するスイッチング素子４４０と，伝達されたデータ信号に相応する電圧を保存するキャパシタ４５０と，また，キャパシタに保存された電圧に相応する電流を有機発光素子に供給する駆動トランジスタ４６０を含み，駆動トランジスタは，少なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャネル４６２とこのチャネル部分に各々接続されるソース４６６及びドレイン４６８を持つ半導体層と，絶縁層を挟んでチャネルと対向するゲート４６２と，を備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は，トランジスタ，画素回路及び有機発光表示装置に関し，より詳しくは，パネル内の駆動トランジスタの均一度を高めて表示装置の画質を改善する画素回路及び有機発光表示装置に関する。
【背景技術】
【０００２】
一般に，アクティブマトリックス（ａｃｔｉｖｅ ｍａｔｒｉｘ）型有機発光表示装置は，パネル内に薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ；以下，ＴＦＴという）アレイ（ａｒｒａｙ）を含む。また，アクティブマトリックス型有機発光表示装置は，赤，緑，青，または白を表示する画素内に少なくとも二つの薄膜トランジスタを備える。これらの薄膜トランジスタは，各画素の動作を制御するスイッチングトランジスタ及び有機発光素子を駆動させる駆動トランジスタからなる。
【０００３】
従来の殆どのアクティブマトリックス型有機発光表示装置は，ランダムムラ（ｒａｎｄｏｍ ｍｕｒａ）とラインムラ（ｌｉｎｅ ｍｕｒａ）を有する。ここで，ムラとは，平板ディスプレーにおいて目につく均一性の欠点を表し，それは，平板ディスプレーの画質を低下させるものをいう。例えば，パネル内で駆動トランジスタの特性についての均一度が落ちると，画面上にランダムムラが増加する。そして，エキシマレーザアニーリング（ｅｘｃｉｍｅｒ ｌａｓｅｒ ａｎｎｅａｌｉｎｇ：ＥＬＡ）工程の不均一性に起因して画面上にラインムラが発生される。
【０００４】
上述したラインムラは，エキシマレーザアニーリング工程の不均一性に起因するが，特に，ポリシリコンＴＦＴを作るために使用するＥＬＡは，その自体の特性上，ＥＬＡの進行方向とＥＬＡビーム内に不均一のエネルギーによってパネル内の駆動ＴＦＴの特性についての不均一度を高める。
【０００５】
したがって，従来のアクティブマトリックス型有機発光表示装置では，ＥＬＡ工程によるＴＦＴパネルの不均一度を改善するための方法で様々な補償回路を画素回路に適用して駆動トランジスタの閾値電圧を補償する。このような方法によって従来のアクティブマトリックス型表示装置では画質改善を試みている。
【０００６】
特許文献１には，有機電界発光駆動素子とこれを有する有機電界発光表示パネルが開示されている。
【０００７】
特許文献２には，有機保護膜を用いた有機電界発光表示装置が開示されている。
【０００８】
特許文献３には，補償電極構造を有するＩＰＳ−ＬＣＤおよびその製造方法が開示されている。
【０００９】
特許文献４には，ムラが防止された薄膜トランジスタ液晶表示装置が開示されている。
【００１０】
特許文献５には，薄膜トランジスタ，薄膜トランジスタの製造方法および表示装置が開示されている。
【００１１】
【特許文献１】大韓民国特許公開第２００４−００２９２４２号明細書
【特許文献２】大韓民国特許公開第２００４−００２５０９３号明細書
【特許文献３】大韓民国特許公開第２００４−００２５５１２号明細書
【特許文献４】大韓民国特許公開第２００４−００２２３２７６号明細書
【特許文献５】大韓民国特許公開第１９９８−００６４７４６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら，従来の有機発光表示装置の画素回路は，補償回路を含むために，画素回路が複雑で，且つそれによって開口率が低く，よって従来の有機発光表示装置は，製造し難いという問題がある。
【００１３】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的は，ＥＬＡの不均一によりＴＦＴのチャネルの特定部位に欠陥状態密度（Ｄｅｎｓｉｔｙ ｏｆ ｄｅｆｅｃｔ ｓｔａｔｅ）が増加してもそのチャネル部位を除外した他のチャネル部位に電流パスが形成されて全体的な電流の流れを一定に維持できるトランジスタを提供することにある。
【００１４】
本発明の他の目的は，チャネル内に絶縁島が形成されているトランジスタを用いて画質を改善させた画素回路及び有機発光表示装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するために，本発明のある観点によれば，選択信号に応答してデータ信号を伝達する第１スイッチング素子と；上記伝達されたデータ信号に相応する電圧を保存するストレージキャパシタと；上記ストレージキャパシタに保存された電圧に相応する電流を有機発光素子に供給する駆動トランジスタと；を備え，上記駆動トランジスタは，少なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャネル，上記チャネルに各々接続されるソース及びドレインを持つ半導体層と，絶縁層を挟んで上記チャネルと対向するゲートと，を有することを特徴とする，有機発光表示装置の画素回路が提供される。
【００１６】
また，上記チャネルは四角リング状であってもよい。
【００１７】
また，上記チャネルの対向する二つの角部分に上記ソースと上記ドレインが各々接続されてもよい。
【００１８】
また，上記半導体層は，ポリシリコン層で形成されてもよい。
【００１９】
また，上記半導体層は，非晶質シリコン層を結晶化する結晶化工程により形成されてもよい。
【００２０】
また，上記結晶化工程は，エキシマレーザアニーリング工程を含んでもよい。
【００２１】
また，上記チャネルは，上記ソース及び上記ドレインとの間に二つの電流パスを含んでもよい。
【００２２】
また，上記データ信号は，電圧または電流であってもよい。
【００２３】
上記課題を解決するために，本発明の別の観点によれば，データ信号を伝達する複数のデータ線と；選択信号を伝達する複数の走査線と；隣り合う二つのデータ線と隣り合う二つの走査線により定義される画素領域に形成され，上記選択信号に応答して上記データ信号を伝達する第１スイッチング素子と；上記伝達されたデータ信号に相応する電圧を保存するストレージキャパシタと；上記ストレージキャパシタに保存された電圧に相応する電流を有機発光素子に供給する駆動トランジスタと；を備え，上記駆動トランジスタは，少なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャネル，上記チャネル部分に各々接続されるソース及びドレインを持つ半導体層と，絶縁層を介して上記チャネルと対向するゲートと，を有することを特徴とする，画素回路を含む有機発光表示装置が提供される。
【００２４】
また，上記チャネルは四角リング状であってもよい。
【００２５】
また，上記チャネルの対向する二つの角部分に上記ソースと上記ドレインが各々接続されてもよい。
【００２６】
また，上記半導体層は，ポリシリコン層で形成されてもよい。
【００２７】
また，上記半導体層は，非晶質シリコン層を結晶化する結晶化工程により形成されてもよい。
【００２８】
また，上記結晶化工程は，エキシマレーザアニーリング工程を含んでもよい。
【００２９】
また，上記チャネルは，上記ソース及び上記ドレインとの間に二つの電流パスを含んでもよい。
【００３０】
また，上記データ信号は，電圧または電流であってもよい。
【００３１】
上記課題を解決するために，本発明の別の観点によれば，絶縁基板上に形成され，少なくとも一つ以上の絶縁島を有することにより複数の電流経路が形成されるチャネル，上記チャネルの対向する部分に各々接続されるソース及びドレインを含む半導体層と；上記チャネルに接して形成される絶縁層と；上記絶縁層を挟んで上記チャネルと対向するゲートと；を備えることを特徴とする，トランジスタが提供される。
【００３２】
また，上記チャネルは四角リング状であってもよい。
【００３３】
また，上記チャネルの対向する二つの角部分に上記ソースと上記ドレインが各々接続されてもよい。
【００３４】
また，上記半導体層は，ポリシリコン層で形成されてもよい。
【００３５】
また，上記半導体層は，非晶質シリコン層を結晶化する結晶化工程により形成されてもよい。
【００３６】
また，上記結晶化工程は，エキシマレーザアニーリング工程を含んでもよい。
【００３７】
また，上記チャネルは，上記ソース及び上記ドレインとの間に形成される二つの電流パスを含んでもよい。
【発明の効果】
【００３８】
本発明によれば，ＥＬＡなどの結晶化工程上の不均一性により，ＴＦＴチャネルの特定部位に欠陥状態密度（Ｄｅｎｓｉｔｙ ｏｆ ｄｅｆｅｃｔ ｓｔａｔｅ）が増加する場合にもそのチャネル部位を除外した他のチャネル部位に電流パスが形成されて全体的な電流の流れを一定に維持することが可能なトランジスタを提供できる。
【００３９】
また，本発明によれば，チャネル内に絶縁島が形成されている駆動トランジスタを用いてパネル内の駆動トランジスタの均一度を高めることによって，画質を高めることができる画素回路及び有機発光表示装置を提供することができる。
【発明を実施するための最良の形態】
【００４０】
以下に，添付した図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。
【００４１】
図１は，本発明の第１実施形態による駆動トランジスタに関する平面図である。図２は，本発明の第１実施形態による駆動トランジスタに高密度の欠陥部が形成された場合を説明するための平面図である。図３ａは，図１のＩ−Ｉ線に沿って切断した駆動トランジスタの断面図である。そして，図３ｂは，図１のＩＩ−ＩＩ線に沿って切断した駆動トランジスタの断面図である。
【００４２】
図１〜図３ｂを参照すれば，駆動トランジスタ１００は，絶縁基板１１０上に形成された半導体層１２０と，半導体層１２０上に形成された絶縁層１３０と，また，絶縁層１３０を介して半導体層１２０内のチャネル１２２と対向するゲートまたはゲート電極１４０を含む。このような駆動トランジスタ１００は，ゲート電極１４０に印加される電圧によって所定のチャネル１２２を形成する。チャネル１２２は，所定の電流が流れることができる通路となる。
【００４３】
半導体層１２０は，チャネル１２２と，ソース１２４と，ドレイン１２６と，からなる。ソース１２４及びドレイン１２６の位置は，互いに変わることができる。チャネル１２２は，四角リング状で形成される。具体的に，チャネル１２２の内側には，チャネル１２２内の電流パスを少なくとも二つの電流パスＡ，Ｂに分ける絶縁島１２８が形成される。絶縁島１２８は，半導体層１２０の形成の際，パターニングされて溝で形成された後に，ゲート絶縁膜などの絶縁層１３０をなす絶縁物質で満たされる。本実施形態では四角形状の例を挙げたが，それ以外に楕円形や多角形状でも形成されうる。
【００４４】
ソース１２４とドレイン１２６は，チャネル１２２の対向する二つの角部に各々接続される。この際，図１の例では，ソース１２４とドレイン１２６は，チャネル１２２内にＬ字状の二つの電流パスＡ，Ｂが形成されるように，例えば，相互に約９０゜の角度を成すような方向で配置される。この場合，ドレイン１２６はチャネル１２２の上辺左端部に縦方向に延びるように配置され，ソース１２４はチャネル１２２の右辺下端部に横方向に延びるように配置されているが，本発明はかかる例に限られない。例えば，ソースは，図１と同じく，チャネル右辺下端部に横方向に延びるように配置され，ドレインは，図１と異なり，チャネル１２２の左辺上端部に横方向に延びるように配置されてもよい。また，別の例としては，ソースは，図１と異なり，チャネル下辺右端部に縦方向に延びるように配置され，ドレインは，図１と同じく，チャネル１２２の左辺上端部に縦方向に延びるように配置されてもよい。
【００４５】
半導体層１２０の上部には，絶縁層１３０が形成される。絶縁層１３０は，ソース１２４とドレイン１２６を各々露出させる第１及び第２コンタクトホール１３２，１３４を含む。そして，絶縁層１３０の上部には，ゲート電極１４０，ソース電極１５０，及びドレイン電極１６０が形成される。ソース電極１５０及びドレイン電極１６０は，第１コンタクトホール１５２及び第２コンタクトホール１６２を介して各々ソース１２４及びドレイン１２６に各々接続される。ここで，ゲート電極１４０の一端（ゲート）は，絶縁層１３０を挟んでチャネル１２２と対向するように形成される。上記構造の上部には，必要によって保護膜や絶縁膜１７０がさらに形成されることができる。
【００４６】
上述の構成により，本実施形態は，チャネル内の特定部位に欠陥状態密度が増加する場合にも，駆動トランジスタの電流の流れを一定に維持することができる。言い換えれば，図２に示すように，本発明は，チャネル内に高密度の欠陥部１２３が発生されて一つの電流パスＡが不良の場合でも，もう一つの電流パスＢを介して全体的な電流の流れを一定に維持できる駆動トランジスタを提供する。
【００４７】
一方，上述した実施形態では，コプレーナ構造または上部ゲート構造の薄膜トランジスタについて説明した。しかしながら，本発明は，そういう構成に限定されることなく，スタッガード構造や下部ゲート構造などの他の構造にも適用できる。例えば，本発明は，チャネル内に絶縁島が形成されて少なくとも二つのチャネルパスを有することによって，ＥＬＡ特性などにより特定部位に欠陥状態密度が増加する場合にも全体的な電流の流れを維持できる様々な構造の薄膜トランジスタに適用可能である。
【００４８】
次に，上述した駆動トランジスタを用いた有機発光表示装置用画素構造について説明する。図４は，本発明の第１実施形態による駆動トランジスタを用いた画素についてのレイアウト図面である。図４のレイアウトについての回路図が図７の有機発光表示装置の画素領域内に示されている。画素回路の第１の実施形態を図７の画素７４０に示す。
【００４９】
図４を参照すれば，画素４００は，スイッチングトランジスタ４４０，キャパシタ（ｃａｐａｃｉｔｏｒ；４５０），駆動トランジスタ４６０，及び有機発光素子（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｅｖｉｃｅ：ＯＬＥＤ；４７０）を含む。スイッチングトランジスタ４４０及び駆動トランジスタ４６０は，薄膜トランジスタで具現することができ，各々ゲート，ソース及びドレインを持つ。キャパシタ４５０は，第１端子及び第２端子を持つ。
【００５０】
スイッチングトランジスタ４４０は，走査線４１０から延びたゲートと，第１コンタクトホール４２２を介してデータ線４２０に接続されるソースと，また，第２コンタクトホール４５４を介して上部電極４５２の一端に接続されるドレインを含む。スイッチングトランジスタ４４０は，走査線４１０に印加される走査信号によってデータ線４２０に印加されるデータ信号をサンプリング（ｓａｍｐｌｉｎｇ）するために用いられる。
【００５１】
キャパシタ４５０は，第３コンタクトホール４３２を介して電源電圧線４３０に連結される上部電極４５２とスイッチングトランジスタ４４０の半導体層とともにパターニングされる下部電極４５６からなる。ここで，上部電極４５２は，キャパシタ４５０の第１端子となり，下部電極４５６は，第２端子となる。キャパシタ４５０は，スイッチングトランジスタ４４０がオフ状態である期間の間にデータ線４２０に印加されるデータ信号に相応する電圧を保存し，スイッチングトランジスタ４４０がオフ状態である期間の間に，保存された電圧を維持する機能を行う。このような過程により，キャパシタ４５０には，画素で表示しようとする階調がプログラミングされる。
【００５２】
駆動トランジスタ４６０は，上部電極４５２の他端に連結されるゲート電極４６２と，四角リング状で形成されたチャネル４６４と，第４コンタクトホール４３４を介して電源電圧線４３０に連結されるソース４６６と，また，第５コンタクトホール４３８を介してドレイン電極４３６に連結されるドレイン４６８と，を含む。駆動トランジスタ４６０は，キャパシタ４５０の第１端子と第２端子の間にかかった電圧に相応する電流を有機発光素子に供給する機能を行う。
【００５３】
上述した四角リング状のチャネル４６４は，所定の絶縁層を挟んでゲート電極４６２と対向する。チャネル４６４の内側には，チャネル４６４内の電流パスを少なくとも二つの電流パスに分ける絶縁島４６５が形成される。絶縁島４６５は，半導体層１２０の形成の際パターニングされて所定の溝で形成された後に，ゲート絶縁膜で満たされる。このような絶縁島４６５は，四角形状以外に楕円形や多角形状で形成されうる。
【００５４】
四角リング状のチャネル４６４の対向する二つの角部分には，ソース４６６とドレイン４６８が各々接続される。より具体的に，ソース４６６とドレイン４６８は，チャネル４６４内に横と縦方向の二つの電流パスが形成されることができるように四角リング状のチャネル４６４の対向する二つの角部分に約９０゜方向で配置される。
【００５５】
上述した構成により，本発明は，有機発光表示装置の画素４００に適用できる画素回路において，駆動トランジスタ４６０のチャネル４６４内の一つの電流パス上の特定部位に高密度の欠陥部が形成される場合にも全体的に電流の流れを一定に維持してパネル内の駆動トランジスタの特性均一度を高めて画質を向上させる。
【００５６】
有機発光素子４７０は，第６コンタクトホール４７４を介してドレイン電極４３６に連結される第１電極４７２と，第１電極４７２上に形成される有機薄膜４７６と，また，有機薄膜４７６上に形成される第２電極（図示せず。）と，を含む。ここで，第１電極４７２はアノード電極を含み，第２電極はカソード電極を含む。カソード電極は，ＩＴＯ電極（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）で形成されうる。
【００５７】
有機薄膜４７６は，第１電極４７２と第２電極から電子と正孔の注入特性を向上させるために，発光層（ｅｍｉｔｔｉｎｇ ｌａｙｅｒ）の両側に正孔注入層（ｈｏｌｅ ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ）及び電子注入層（ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ）を含む多層構造からなる。また，有機薄膜４７６は，有機発光素子の発光特性を向上させるために電子輸送層（ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ），正孔輸送層（ｈｏｌｅ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ），正孔阻止層（ｈｏｌｅ ｂｌｏｃｋｉｎｇ ｌａｙｅｒ）などを選択的に含むことができる。
【００５８】
上述した構成により，有機発光素子４７０は，駆動トランジスタ４６０により供給される電流に相応して所定の輝度で発光する。
【００５９】
一方，上述した実施形態では，Ｐ−タイプのスイッチングトランジスタと駆動トランジスタを例としてあげて説明した。しかしながら，本発明はそのような構成に限定されることなく，Ｎ−タイプのトランジスタを用いて具現することができる。
【００６０】
また，上述した実施形態では，画素回路内に一つのスイッチングトランジスタと一つの駆動トランジスタを含む場合について説明したが，本発明は，そのような構成に限定されない。例えば，本発明による画素回路は，少なくとも二つの駆動トランジスタや少なくとも二つのスイッチングトランジスタを含むことができる。また，本発明による画素回路は，一つの駆動トランジスタに連結した少なくとも二つの有機発光素子を含むように構成することができる。この場合，画素回路は，二つの有機発光素子が所定の時間差をおいて順次駆動される順次駆動方式で駆動されうる。この際，少なくとも二つの有機発光素子は，互いに異なる色を表示することができる。さらに，本発明による画素回路は，前述の電圧プログラミング構造の画素回路だけでなく他の電圧プログラミング構造の画素回路や電流プログラミング構造の画素回路で設計することができる。電流プログラミング構造の画素回路については，図６を参照して後述する。
【００６１】
次に，本発明の第１実施形態によるトランジスタを用いた画素の断面構造について説明する。図５は，本発明の第１実施形態によるトランジスタを用いた画素の断面構造についての断面図である。図５の断面構造は，図４のＩＶ−ＩＶ線に沿って切断した断面に対応される。以下において，画素は，有機発光素子及び画素回路を含むことを示す。図５において参照符号は，主に製造工程に基づく断面上の層を表すので，図４の参照符号とは別個で表す。
【００６２】
図５を参照すれば，本発明によるトランジスタを備えた画素の断面構造は，まずガラスなどの絶縁基板４０１ａ上に窒化膜または酸化膜で形成されたバッファ層（ｂｕｆｆｅｒ ｌａｙｅｒ：４０１ｂ）を含む。バッファ層４０１ｂは，金属イオンなどの不純物が半導体層内のアクティブチャネル（ａｃｔｉｖｅ ｃｈａｎｎｅｌ）に広がるのを防止するために形成されたものである。このようなバッファ層４０１ｂは，化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ），スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などの方法で形成されうる。
【００６３】
次に，バッファ層４０１ｂが形成された基板４０１ａ上にＣＶＤ，スパッタリングなどの工程により非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）層を形成し，約４３０℃程度の温度で加熱して非晶質シリコン層内に含まれている水素成分を除去する脱水所処理工程を行った後に，脱水素処理された非晶質ポリシリコン層を所定の方法で結晶化して半導体層４０２で形成する。この際，キャパシタＣｓの下部電極４０２ｃもともに形成される。
【００６４】
非晶質シリコンを蒸着した後に結晶化する方法としては固状結晶化（ｓｏｌｉｄ ｐｈａｓｅ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＳＰＣ）法，エキシマレーザ結晶化／エキシマレーザアニール（ｅｘｃｉｍｅｒ ｌａｓｅｒ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＥＬＣ／ｅｘｃｉｍｅｒ ｌａｓｅｒ ａｎｎｅａｌ：ＥＬＡ）法，連続側面固状化（ｓｅｑｕｅｎｔｉａｌ ｌａｔｅｒａｌ ｓｏｌｉｄｉｆｉｃａｔｉｏｎ：ＳＬＳ）法，金属誘導結晶化（ｍｅｔａｌ ｉｎｄｕｃｅｄ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＭＩＣ）法，金属誘導側面結晶化（ｍｅｔａｌ ｉｎｄｕｃｅｄ ｌａｔｅｒａｌ ｃｒｙｓｔａｌ ｌｉｚａｔｉｏｎ：ＭＩＬＣ）法などがある。
【００６５】
この際，半導体層４０２は，チャネルＣが形成される領域内に所定の溝を有する四角リング状でパターニングされる。また，半導体層４０２は，チャネルＣの対向する二つの角部分にソース４０２ｂとドレイン４０２ａが各々形成されうるようにパターニングされる。
【００６６】
次に，半導体層４０２が形成された基板４００の全面にゲート絶縁膜４０３を形成し，ゲート絶縁膜４０３上にアルミニウムなどのゲート電極物質を全面蒸着した後に，パターニングしてゲート電極４０７ａを形成する。この際，キャパシタＣｓの上部電極４０７ｂもゲート電極４０７ａの形成とともにパターニングされる。その後，ゲート電極４０７ａをマスクとして用いて所定の不純物をイオン注入してソース４０２ｂ及びドレイン４０２ａを形成する。ここで，ゲート絶縁膜４０３を挟んでゲート電極４０７ａ下に位置する半導体層４０２の領域は，絶縁島Ｎを有する四角リング状のチャネルＣが形成される領域となる。
【００６７】
次に，上記構造上に層間絶縁膜４０４を形成し，層間絶縁膜４０４内にソース４０２ｂ及びドレイン４０２ａを各々露出させる第１及び第２コンタクトホール４１２，４１３を形成する。この際，上部電極４０７ｂを露出させる第３コンタクトホール４１４もともに形成される。その後，金属層４０５を全面蒸着し，パターニングしてソース電極及びドレイン電極を形成する。ドレイン電極とソース電極は，第１コンタクトホール４１２と第２コンタクトホール４１３を介してドレイン領域４０２ａとソース領域４０２ｂに各々連結する。キャパシタＣｓの上部電極４０７ｂは，第３コンタクトホール４１４を介して金属層４０５に連結する。
【００６８】
次に，金属層４０５の上部に保護膜４０６が形成される。保護膜４０６は，ドレイン電極を露出させる第４コンタクトホール４１５を含む。その後，保護膜４０６上部の一部領域にアノード電極４０８が蒸着されてパターニングされる。アノード電極４０８は，第４コンタクトホール４１５を介してドレイン電極に電気的に連結する。
【００６９】
次に，上記構造の上部に絶縁物からなる平坦化膜４０９が形成されてパターニングされる。平坦化膜４０９には，アノード電極４０８を露出させる開口部が形成される。その後，開口部に有機発光物質４１０が塗布される。そして，有機発光物質４１０を含む上記構造上にカソード電極４１１が形成される。
【００７０】
上述した構成により，四角リング状のチャネルと，このチャネルについて約９０゜方向で接続されるソース及びドレイン，そしてゲート絶縁層を挟んでチャネルと対向するゲート電極を備える駆動トランジスタＭＤが形成される。そして，下部電極４０２ｃと，ゲート絶縁層を挟んで下部電極と対向する上部電極４０７ｂによりキャパシタＣｓが形成される。また，第１電極と，有機薄膜，及び第２電極により有機発光素子ＯＬＥＤが形成される。
【００７１】
一方，上述した実施形態では，ＰＭＯＳ構造の薄膜トランジスタを含む画素の製造方法について言及した。しかしながら，本発明は，そのような構成に限定されることなく，ＮＭＯＳ構造やＣＭＯＳ構造などの他の薄膜トランジスタ構造を含む画素の製造方法によって容易に適用できる。
【００７２】
また，上述した実施形態では，キャパシタＣｓの下部電極と上部電極を半導体層とゲート電極の形成時にともに形成したが，本発明はそのような構成に限定されない。例えば，キャパシタＣｓは，ゲート電極と同じ層に形成される下部電極とソースまたはドレイン電極と同じ層に形成される上部電極を含むように形成されうる。
【００７３】
上述したように，画素回路の第１の実施形態の回路図を図７の画素７４０に示したが，これとは異なる実施形態でもよい。図６は，本発明の第１実施形態による駆動トランジスタを用いることができる画素回路の第２の実施形態についての回路図である。
【００７４】
図６を参照すれば，画素回路６００は，駆動トランジスタＭＤ，キャパシタＣｓ及び第１〜第３スイッチングトランジスタＭ１，Ｍ２，Ｍ３を含む。駆動トランジスタＭＤ及び第１〜第３スイッチングトランジスタＭ１，Ｍ２，Ｍ３は，各々ゲート，ソース及びドレインを持つ。キャパシタＣｓは，第１端子及び第２端子を持つ。
【００７５】
第１スイッチングトランジスタＭ１のゲートは第１走査線Ｓｎに接続され，ソースは第１ノードＮ１に接続され，ドレインはデータ線Ｄｍに接続される。第１スイッチングトランジスタＭ１は，第１走査線Ｓｎに印加される第１走査信号に応答してキャパシタＣに電荷を充填する機能を果たす。
【００７６】
第２スイッチングトランジスタＭ２のゲートは，第１走査線Ｓｎに接続され，ソースは第２ノードＮ２に接続され，ドレインはデータ線Ｄｍに接続される。第２スイッチングトランジスタＭ２は，第１走査線Ｓｎに印加される第１走査信号に応答してデータ線Ｄｍに流れるデータ電流を駆動トランジスタＭＤに伝達する機能を果たす。
【００７７】
第３スイッチングトランジスタＭ３のゲートは第２走査線Ｅｎに接続され，ソースは第２ノードＮ２に接続され，ドレインは有機発光素子ＯＬＥＤに接続される。第３スイッチングトランジスタＭ３は，第２走査線Ｅｎに印加される第２走査信号に応答して駆動トランジスタＭＤに流れる電流を有機発光素子ＯＬＥＤに供給する機能を果たす。
【００７８】
キャパシタＣｓの第１端子には電源電圧ＶＤＤが印加され，第２端子は第１ノードＮ１に接続される。キャパシタＣｓは，第１及び第２スイッチングトランジスタＭ１，Ｍ２がオフ状態である期間の間に駆動トランジスタＭＤに流れるデータ電流に相応する電圧を充電する。キャパシタＣｓに充電された電圧は駆動トランジスタＭＤのゲートソース間電圧ＶＧＳについての電荷量に相応する。そして，キャパシタＣｓは，第１及び第２スイッチングトランジスタＭ１，Ｍ２がオフ状態である期間の間に駆動トランジスタＭＤのゲート電圧を維持する機能を果たす。
【００７９】
駆動トランジスタＭＤのゲートは第１ノードＮ１に接続され，ソースには電源電圧が印加され，ドレインは第２ノードＮ２に接続される。駆動トランジスタＭＤは第３スイッチングトランジスタＭ３がオフ状態である期間の間にキャパシタＣｓの第１端子と第２端子間にかかった電圧に相応する電流を有機発光素子ＯＬＥＤに供給する機能を果たす。
【００８０】
この際，駆動トランジスタＭＤは，四角リング状のチャネルとこのチャネルの対向する角部分に接続されるソース及びドレイン，また，絶縁層を挟んでチャネルと対向するゲートを備えるようになる。
【００８１】
このように本発明による画素回路を利用すれば，アクティブマトリックス型表示装置の場合，所定の駆動トランジスタのチャネル内の特定部位に欠陥状態密度が増加する場合にも全体的な電流の流れを一定にし，パネル内の駆動トランジスタの均一度を高めて画質を改善できる。言い換えれば，本発明は，非晶質シリコン層を結晶化して形成された多結晶シリコン薄膜トランジスタを備える電流プログラミング方式の画素回路に容易に適用可能である。
【００８２】
一方，上述した実施形態では，有機発光表示装置用画素回路について説明したが，本発明は，そのような構成に限定されない。例えば，本発明は，駆動薄膜トランジスタを用いるアクティブマトリックス駆動方式のＴＦＴ−ＬＣＤ，プラズマディスプレーパネル，電界放出表示装置（ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）などの他の種類の表示装置にも容易に適用できる。
【００８３】
図７は，本発明の第１実施形態による駆動トランジスタを用いた有機発光表示装置についての構成図である。
【００８４】
図７を参照すれば，有機発光表示装置７００は，走査駆動部（ｓｃａｎ ｄｒｉｖｅｒ；７１０），データ駆動部（ｄａｔａ ｄｒｉｖｅｒ；７２０），及び画像表示部７３０を含む。画像表示部７３０は，複数の画素７４０を含む。画素７４０は，スイッチングトランジスタＭＳ，キャパシタＣｓ，駆動トランジスタＭＤ，及び有機発光素子ＯＬＥＤを含む。ここで，駆動トランジスタＭＤは，図７に拡大して示すように，四角リング状のチャネルと，このチャネルの対向する二つの角部分に接続するソース及びドレイン，また，絶縁層を挟んでチャネルと対向するゲートを含むようになる。
【００８５】
ここで，駆動トランジスタＭＤは，キャパシタの両端子の間にかかった電圧に相応する電流を有機発光素子ＯＬＥＤに供給する。キャパシタＣｓは，駆動トランジスタＭＤのソースとゲート間に連結し，スイッチングトランジスタＭＳを介して印加されるデータ電圧を一定期間の間に維持する。このような構成によれば，まずスイッチングトランジスタＭＳのゲートに印加される走査信号に応答してスイッチングトランジスタＭＳがオンすれば，データ線Ｄｍを介して印加されるデータ電圧がキャパシタＣｓに保存される。その後，スイッチングトランジスタＭＳがオフされれば，キャパシタＣｓに保存された電圧に相応する電流が駆動トランジスタＭＤを介して有機発光素子ＯＬＥＤに供給される。有機発光素子ＯＬＥＤは，供給された電流に相応して所定の輝度で発光する。
【００８６】
また，有機発光表示装置７００は，ｎ×ｍ個の画素７４０，横方向に延長されたｎ個の走査線（Ｓ１，Ｓ２，…Ｓｎ）及び縦方向に延長されたｍ個のデータ線（Ｄ１，Ｄ２，Ｄ３，…，Ｄｍ ）を含む。走査駆動部７１０は，順次的に走査線（Ｓ１，Ｓ２，…Ｓｎ）に走査信号を供給する。走査信号は画素７４０に伝達される。データ駆動部７２０はデータ線（Ｄ１，Ｄ２，Ｄ３，…，Ｄｍ にデータ信号を供給する。データ電圧は画素７４０に伝達される。
【００８７】
画素７４０は，走査駆動部７１０から伝達される走査信号に応答してデータ駆動部７２０から伝達されるデータ信号をサンプリングし，サンプリングされたデータ信号に相応して所定の階調を表示する。
【００８８】
一方，上述した実施形態では，画素回路内に一つのスイッチングトランジスタと一つの駆動トランジスタを含む場合について説明したが，本発明は，そういう構成に限定されない。例えば，本発明による有機発光表示装置は，少なくとも二つの駆動トランジスタや少なくとも二つのスイッチングトランジスタを含む画素回路を含むことができる。また，本発明による有機発光表示装置は，一つの駆動トランジスタに連結した少なくとも二つの有機発光素子を含む画素回路を含むことができる。この場合，画素回路は二つの有機発光素子が所定の時間差をおいて順次的に駆動される順次駆動方式で駆動される。さらに，本発明による有機発光表示装置は先に説明した電圧プログラミング構造の画素回路だけでなく，他の電圧プログラミング構造の画素回路や電流プログラミング構造の画素回路を含むことができる。
【００８９】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００９０】
例えば，上記実施形態では絶縁島が一つで二つの電流パスの場合を示したが，絶縁島が複数個で複数の電流パスが形成されてもよい。例えば，本発明は，絶縁島を通過するチャネル部分が追加的に形成されている形態を含むことが可能である。
【００９１】
例えば，上記実施形態ではソース１２４とドレイン１２６が，チャネル１２２内に横と縦方向の二つの電流パスＡ，Ｂを形成するように約９０゜方向で配置された場合を示した。本実施形態では，ドレイン１２６が上辺右部に，ソース１２４が右側辺下部に配置された例を図１に示したが，例えば，ソース１２４は図１と同じくチャネル右側辺下部に，ドレイン１２６をチャネル１２２の左側辺上部に配置されてもよい。また，ドレイン１２６の配置は図１と同じく上辺左部に，ソース１２４をチャネル１２２の下辺右部に配置されてもよい。また，ソース１２４ソース１２４とドレイン１２６がチャネルの両端に１８０゜方向に配置され，中央部に絶縁島を有し，絶縁島の上部を通る経路と下部を通る電流パスが形成されてもよい。
【産業上の利用可能性】
【００９２】
本発明は，トランジスタ，画素回路及び有機発光表示装置に適用可能である。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１実施形態による駆動トランジスタについての平面図である。
【図２】本発明の第１実施形態による駆動トランジスタに高密度の欠陥部が形成された場合を説明するための平面図である。
【図３ａ】図１のＩ−Ｉ線に沿って切断した駆動トランジスタの断面図である。
【図３ｂ】図１のＩＩ−ＩＩ線に沿って切断した駆動トランジスタの断面図である。
【図４】本発明の第１実施形態による駆動トランジスタを用いた画素についてのレイアウト図面である。
【図５】図４のＩＶ−ＩＶ線に沿って切断した画素の断面図である。
【図６】本発明の第１実施形態による駆動トランジスタを用いることができる画素回路の第２の実施形態についての回路図である。
【図７】本発明の第１実施形態による駆動トランジスタを用いた有機発光表示装置についての構成図である。
【符号の説明】
【００９４】
１００ トランジスタ
１１０ 絶縁基板
１２０ 半導体層
１２２ チャネル
１２４ ソース
１２６ ドレイン
１２８ 絶縁島
１４０ ゲート電極
１５０ ソース電極
１５２ 第１コンタクトホール
１６０ ドレイン電極
１６２ 第２コンタクトホール
４００ 画素
７００ 有機発光表示装置
Ａ，Ｂ 電流パス
【技術分野】
【０００１】
本発明は，トランジスタ，画素回路及び有機発光表示装置に関し，より詳しくは，パネル内の駆動トランジスタの均一度を高めて表示装置の画質を改善する画素回路及び有機発光表示装置に関する。
【背景技術】
【０００２】
一般に，アクティブマトリックス（ａｃｔｉｖｅ ｍａｔｒｉｘ）型有機発光表示装置は，パネル内に薄膜トランジスタ（ｔｈｉｎ ｆｉｌｍ ｔｒａｎｓｉｓｔｏｒ；以下，ＴＦＴという）アレイ（ａｒｒａｙ）を含む。また，アクティブマトリックス型有機発光表示装置は，赤，緑，青，または白を表示する画素内に少なくとも二つの薄膜トランジスタを備える。これらの薄膜トランジスタは，各画素の動作を制御するスイッチングトランジスタ及び有機発光素子を駆動させる駆動トランジスタからなる。
【０００３】
従来の殆どのアクティブマトリックス型有機発光表示装置は，ランダムムラ（ｒａｎｄｏｍ ｍｕｒａ）とラインムラ（ｌｉｎｅ ｍｕｒａ）を有する。ここで，ムラとは，平板ディスプレーにおいて目につく均一性の欠点を表し，それは，平板ディスプレーの画質を低下させるものをいう。例えば，パネル内で駆動トランジスタの特性についての均一度が落ちると，画面上にランダムムラが増加する。そして，エキシマレーザアニーリング（ｅｘｃｉｍｅｒ ｌａｓｅｒ ａｎｎｅａｌｉｎｇ：ＥＬＡ）工程の不均一性に起因して画面上にラインムラが発生される。
【０００４】
上述したラインムラは，エキシマレーザアニーリング工程の不均一性に起因するが，特に，ポリシリコンＴＦＴを作るために使用するＥＬＡは，その自体の特性上，ＥＬＡの進行方向とＥＬＡビーム内に不均一のエネルギーによってパネル内の駆動ＴＦＴの特性についての不均一度を高める。
【０００５】
したがって，従来のアクティブマトリックス型有機発光表示装置では，ＥＬＡ工程によるＴＦＴパネルの不均一度を改善するための方法で様々な補償回路を画素回路に適用して駆動トランジスタの閾値電圧を補償する。このような方法によって従来のアクティブマトリックス型表示装置では画質改善を試みている。
【０００６】
特許文献１には，有機電界発光駆動素子とこれを有する有機電界発光表示パネルが開示されている。
【０００７】
特許文献２には，有機保護膜を用いた有機電界発光表示装置が開示されている。
【０００８】
特許文献３には，補償電極構造を有するＩＰＳ−ＬＣＤおよびその製造方法が開示されている。
【０００９】
特許文献４には，ムラが防止された薄膜トランジスタ液晶表示装置が開示されている。
【００１０】
特許文献５には，薄膜トランジスタ，薄膜トランジスタの製造方法および表示装置が開示されている。
【００１１】
【特許文献１】大韓民国特許公開第２００４−００２９２４２号明細書
【特許文献２】大韓民国特許公開第２００４−００２５０９３号明細書
【特許文献３】大韓民国特許公開第２００４−００２５５１２号明細書
【特許文献４】大韓民国特許公開第２００４−００２２３２７６号明細書
【特許文献５】大韓民国特許公開第１９９８−００６４７４６号明細書
【発明の開示】
【発明が解決しようとする課題】
【００１２】
しかしながら，従来の有機発光表示装置の画素回路は，補償回路を含むために，画素回路が複雑で，且つそれによって開口率が低く，よって従来の有機発光表示装置は，製造し難いという問題がある。
【００１３】
そこで，本発明は，このような問題に鑑みてなされたもので，その目的は，ＥＬＡの不均一によりＴＦＴのチャネルの特定部位に欠陥状態密度（Ｄｅｎｓｉｔｙ ｏｆ ｄｅｆｅｃｔ ｓｔａｔｅ）が増加してもそのチャネル部位を除外した他のチャネル部位に電流パスが形成されて全体的な電流の流れを一定に維持できるトランジスタを提供することにある。
【００１４】
本発明の他の目的は，チャネル内に絶縁島が形成されているトランジスタを用いて画質を改善させた画素回路及び有機発光表示装置を提供することにある。
【課題を解決するための手段】
【００１５】
上記課題を解決するために，本発明のある観点によれば，選択信号に応答してデータ信号を伝達する第１スイッチング素子と；上記伝達されたデータ信号に相応する電圧を保存するストレージキャパシタと；上記ストレージキャパシタに保存された電圧に相応する電流を有機発光素子に供給する駆動トランジスタと；を備え，上記駆動トランジスタは，少なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャネル，上記チャネルに各々接続されるソース及びドレインを持つ半導体層と，絶縁層を挟んで上記チャネルと対向するゲートと，を有することを特徴とする，有機発光表示装置の画素回路が提供される。
【００１６】
また，上記チャネルは四角リング状であってもよい。
【００１７】
また，上記チャネルの対向する二つの角部分に上記ソースと上記ドレインが各々接続されてもよい。
【００１８】
また，上記半導体層は，ポリシリコン層で形成されてもよい。
【００１９】
また，上記半導体層は，非晶質シリコン層を結晶化する結晶化工程により形成されてもよい。
【００２０】
また，上記結晶化工程は，エキシマレーザアニーリング工程を含んでもよい。
【００２１】
また，上記チャネルは，上記ソース及び上記ドレインとの間に二つの電流パスを含んでもよい。
【００２２】
また，上記データ信号は，電圧または電流であってもよい。
【００２３】
上記課題を解決するために，本発明の別の観点によれば，データ信号を伝達する複数のデータ線と；選択信号を伝達する複数の走査線と；隣り合う二つのデータ線と隣り合う二つの走査線により定義される画素領域に形成され，上記選択信号に応答して上記データ信号を伝達する第１スイッチング素子と；上記伝達されたデータ信号に相応する電圧を保存するストレージキャパシタと；上記ストレージキャパシタに保存された電圧に相応する電流を有機発光素子に供給する駆動トランジスタと；を備え，上記駆動トランジスタは，少なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャネル，上記チャネル部分に各々接続されるソース及びドレインを持つ半導体層と，絶縁層を介して上記チャネルと対向するゲートと，を有することを特徴とする，画素回路を含む有機発光表示装置が提供される。
【００２４】
また，上記チャネルは四角リング状であってもよい。
【００２５】
また，上記チャネルの対向する二つの角部分に上記ソースと上記ドレインが各々接続されてもよい。
【００２６】
また，上記半導体層は，ポリシリコン層で形成されてもよい。
【００２７】
また，上記半導体層は，非晶質シリコン層を結晶化する結晶化工程により形成されてもよい。
【００２８】
また，上記結晶化工程は，エキシマレーザアニーリング工程を含んでもよい。
【００２９】
また，上記チャネルは，上記ソース及び上記ドレインとの間に二つの電流パスを含んでもよい。
【００３０】
また，上記データ信号は，電圧または電流であってもよい。
【００３１】
上記課題を解決するために，本発明の別の観点によれば，絶縁基板上に形成され，少なくとも一つ以上の絶縁島を有することにより複数の電流経路が形成されるチャネル，上記チャネルの対向する部分に各々接続されるソース及びドレインを含む半導体層と；上記チャネルに接して形成される絶縁層と；上記絶縁層を挟んで上記チャネルと対向するゲートと；を備えることを特徴とする，トランジスタが提供される。
【００３２】
また，上記チャネルは四角リング状であってもよい。
【００３３】
また，上記チャネルの対向する二つの角部分に上記ソースと上記ドレインが各々接続されてもよい。
【００３４】
また，上記半導体層は，ポリシリコン層で形成されてもよい。
【００３５】
また，上記半導体層は，非晶質シリコン層を結晶化する結晶化工程により形成されてもよい。
【００３６】
また，上記結晶化工程は，エキシマレーザアニーリング工程を含んでもよい。
【００３７】
また，上記チャネルは，上記ソース及び上記ドレインとの間に形成される二つの電流パスを含んでもよい。
【発明の効果】
【００３８】
本発明によれば，ＥＬＡなどの結晶化工程上の不均一性により，ＴＦＴチャネルの特定部位に欠陥状態密度（Ｄｅｎｓｉｔｙ ｏｆ ｄｅｆｅｃｔ ｓｔａｔｅ）が増加する場合にもそのチャネル部位を除外した他のチャネル部位に電流パスが形成されて全体的な電流の流れを一定に維持することが可能なトランジスタを提供できる。
【００３９】
また，本発明によれば，チャネル内に絶縁島が形成されている駆動トランジスタを用いてパネル内の駆動トランジスタの均一度を高めることによって，画質を高めることができる画素回路及び有機発光表示装置を提供することができる。
【発明を実施するための最良の形態】
【００４０】
以下に，添付した図面を参照しながら，本発明の好適な実施の形態について詳細に説明する。なお，本明細書及び図面において，実質的に同一の機能構成を有する発明特定事項については，同一の符号を付することにより重複説明を省略する。
【００４１】
図１は，本発明の第１実施形態による駆動トランジスタに関する平面図である。図２は，本発明の第１実施形態による駆動トランジスタに高密度の欠陥部が形成された場合を説明するための平面図である。図３ａは，図１のＩ−Ｉ線に沿って切断した駆動トランジスタの断面図である。そして，図３ｂは，図１のＩＩ−ＩＩ線に沿って切断した駆動トランジスタの断面図である。
【００４２】
図１〜図３ｂを参照すれば，駆動トランジスタ１００は，絶縁基板１１０上に形成された半導体層１２０と，半導体層１２０上に形成された絶縁層１３０と，また，絶縁層１３０を介して半導体層１２０内のチャネル１２２と対向するゲートまたはゲート電極１４０を含む。このような駆動トランジスタ１００は，ゲート電極１４０に印加される電圧によって所定のチャネル１２２を形成する。チャネル１２２は，所定の電流が流れることができる通路となる。
【００４３】
半導体層１２０は，チャネル１２２と，ソース１２４と，ドレイン１２６と，からなる。ソース１２４及びドレイン１２６の位置は，互いに変わることができる。チャネル１２２は，四角リング状で形成される。具体的に，チャネル１２２の内側には，チャネル１２２内の電流パスを少なくとも二つの電流パスＡ，Ｂに分ける絶縁島１２８が形成される。絶縁島１２８は，半導体層１２０の形成の際，パターニングされて溝で形成された後に，ゲート絶縁膜などの絶縁層１３０をなす絶縁物質で満たされる。本実施形態では四角形状の例を挙げたが，それ以外に楕円形や多角形状でも形成されうる。
【００４４】
ソース１２４とドレイン１２６は，チャネル１２２の対向する二つの角部に各々接続される。この際，図１の例では，ソース１２４とドレイン１２６は，チャネル１２２内にＬ字状の二つの電流パスＡ，Ｂが形成されるように，例えば，相互に約９０゜の角度を成すような方向で配置される。この場合，ドレイン１２６はチャネル１２２の上辺左端部に縦方向に延びるように配置され，ソース１２４はチャネル１２２の右辺下端部に横方向に延びるように配置されているが，本発明はかかる例に限られない。例えば，ソースは，図１と同じく，チャネル右辺下端部に横方向に延びるように配置され，ドレインは，図１と異なり，チャネル１２２の左辺上端部に横方向に延びるように配置されてもよい。また，別の例としては，ソースは，図１と異なり，チャネル下辺右端部に縦方向に延びるように配置され，ドレインは，図１と同じく，チャネル１２２の左辺上端部に縦方向に延びるように配置されてもよい。
【００４５】
半導体層１２０の上部には，絶縁層１３０が形成される。絶縁層１３０は，ソース１２４とドレイン１２６を各々露出させる第１及び第２コンタクトホール１３２，１３４を含む。そして，絶縁層１３０の上部には，ゲート電極１４０，ソース電極１５０，及びドレイン電極１６０が形成される。ソース電極１５０及びドレイン電極１６０は，第１コンタクトホール１５２及び第２コンタクトホール１６２を介して各々ソース１２４及びドレイン１２６に各々接続される。ここで，ゲート電極１４０の一端（ゲート）は，絶縁層１３０を挟んでチャネル１２２と対向するように形成される。上記構造の上部には，必要によって保護膜や絶縁膜１７０がさらに形成されることができる。
【００４６】
上述の構成により，本実施形態は，チャネル内の特定部位に欠陥状態密度が増加する場合にも，駆動トランジスタの電流の流れを一定に維持することができる。言い換えれば，図２に示すように，本発明は，チャネル内に高密度の欠陥部１２３が発生されて一つの電流パスＡが不良の場合でも，もう一つの電流パスＢを介して全体的な電流の流れを一定に維持できる駆動トランジスタを提供する。
【００４７】
一方，上述した実施形態では，コプレーナ構造または上部ゲート構造の薄膜トランジスタについて説明した。しかしながら，本発明は，そういう構成に限定されることなく，スタッガード構造や下部ゲート構造などの他の構造にも適用できる。例えば，本発明は，チャネル内に絶縁島が形成されて少なくとも二つのチャネルパスを有することによって，ＥＬＡ特性などにより特定部位に欠陥状態密度が増加する場合にも全体的な電流の流れを維持できる様々な構造の薄膜トランジスタに適用可能である。
【００４８】
次に，上述した駆動トランジスタを用いた有機発光表示装置用画素構造について説明する。図４は，本発明の第１実施形態による駆動トランジスタを用いた画素についてのレイアウト図面である。図４のレイアウトについての回路図が図７の有機発光表示装置の画素領域内に示されている。画素回路の第１の実施形態を図７の画素７４０に示す。
【００４９】
図４を参照すれば，画素４００は，スイッチングトランジスタ４４０，キャパシタ（ｃａｐａｃｉｔｏｒ；４５０），駆動トランジスタ４６０，及び有機発光素子（ｏｒｇａｎｉｃ ｌｉｇｈｔ ｅｍｉｔｔｉｎｇ ｄｅｖｉｃｅ：ＯＬＥＤ；４７０）を含む。スイッチングトランジスタ４４０及び駆動トランジスタ４６０は，薄膜トランジスタで具現することができ，各々ゲート，ソース及びドレインを持つ。キャパシタ４５０は，第１端子及び第２端子を持つ。
【００５０】
スイッチングトランジスタ４４０は，走査線４１０から延びたゲートと，第１コンタクトホール４２２を介してデータ線４２０に接続されるソースと，また，第２コンタクトホール４５４を介して上部電極４５２の一端に接続されるドレインを含む。スイッチングトランジスタ４４０は，走査線４１０に印加される走査信号によってデータ線４２０に印加されるデータ信号をサンプリング（ｓａｍｐｌｉｎｇ）するために用いられる。
【００５１】
キャパシタ４５０は，第３コンタクトホール４３２を介して電源電圧線４３０に連結される上部電極４５２とスイッチングトランジスタ４４０の半導体層とともにパターニングされる下部電極４５６からなる。ここで，上部電極４５２は，キャパシタ４５０の第１端子となり，下部電極４５６は，第２端子となる。キャパシタ４５０は，スイッチングトランジスタ４４０がオフ状態である期間の間にデータ線４２０に印加されるデータ信号に相応する電圧を保存し，スイッチングトランジスタ４４０がオフ状態である期間の間に，保存された電圧を維持する機能を行う。このような過程により，キャパシタ４５０には，画素で表示しようとする階調がプログラミングされる。
【００５２】
駆動トランジスタ４６０は，上部電極４５２の他端に連結されるゲート電極４６２と，四角リング状で形成されたチャネル４６４と，第４コンタクトホール４３４を介して電源電圧線４３０に連結されるソース４６６と，また，第５コンタクトホール４３８を介してドレイン電極４３６に連結されるドレイン４６８と，を含む。駆動トランジスタ４６０は，キャパシタ４５０の第１端子と第２端子の間にかかった電圧に相応する電流を有機発光素子に供給する機能を行う。
【００５３】
上述した四角リング状のチャネル４６４は，所定の絶縁層を挟んでゲート電極４６２と対向する。チャネル４６４の内側には，チャネル４６４内の電流パスを少なくとも二つの電流パスに分ける絶縁島４６５が形成される。絶縁島４６５は，半導体層１２０の形成の際パターニングされて所定の溝で形成された後に，ゲート絶縁膜で満たされる。このような絶縁島４６５は，四角形状以外に楕円形や多角形状で形成されうる。
【００５４】
四角リング状のチャネル４６４の対向する二つの角部分には，ソース４６６とドレイン４６８が各々接続される。より具体的に，ソース４６６とドレイン４６８は，チャネル４６４内に横と縦方向の二つの電流パスが形成されることができるように四角リング状のチャネル４６４の対向する二つの角部分に約９０゜方向で配置される。
【００５５】
上述した構成により，本発明は，有機発光表示装置の画素４００に適用できる画素回路において，駆動トランジスタ４６０のチャネル４６４内の一つの電流パス上の特定部位に高密度の欠陥部が形成される場合にも全体的に電流の流れを一定に維持してパネル内の駆動トランジスタの特性均一度を高めて画質を向上させる。
【００５６】
有機発光素子４７０は，第６コンタクトホール４７４を介してドレイン電極４３６に連結される第１電極４７２と，第１電極４７２上に形成される有機薄膜４７６と，また，有機薄膜４７６上に形成される第２電極（図示せず。）と，を含む。ここで，第１電極４７２はアノード電極を含み，第２電極はカソード電極を含む。カソード電極は，ＩＴＯ電極（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）で形成されうる。
【００５７】
有機薄膜４７６は，第１電極４７２と第２電極から電子と正孔の注入特性を向上させるために，発光層（ｅｍｉｔｔｉｎｇ ｌａｙｅｒ）の両側に正孔注入層（ｈｏｌｅ ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ）及び電子注入層（ｅｌｅｃｔｒｏｎ ｉｎｊｅｃｔｉｏｎ ｌａｙｅｒ）を含む多層構造からなる。また，有機薄膜４７６は，有機発光素子の発光特性を向上させるために電子輸送層（ｅｌｅｃｔｒｏｎ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ），正孔輸送層（ｈｏｌｅ ｔｒａｎｓｐｏｒｔ ｌａｙｅｒ），正孔阻止層（ｈｏｌｅ ｂｌｏｃｋｉｎｇ ｌａｙｅｒ）などを選択的に含むことができる。
【００５８】
上述した構成により，有機発光素子４７０は，駆動トランジスタ４６０により供給される電流に相応して所定の輝度で発光する。
【００５９】
一方，上述した実施形態では，Ｐ−タイプのスイッチングトランジスタと駆動トランジスタを例としてあげて説明した。しかしながら，本発明はそのような構成に限定されることなく，Ｎ−タイプのトランジスタを用いて具現することができる。
【００６０】
また，上述した実施形態では，画素回路内に一つのスイッチングトランジスタと一つの駆動トランジスタを含む場合について説明したが，本発明は，そのような構成に限定されない。例えば，本発明による画素回路は，少なくとも二つの駆動トランジスタや少なくとも二つのスイッチングトランジスタを含むことができる。また，本発明による画素回路は，一つの駆動トランジスタに連結した少なくとも二つの有機発光素子を含むように構成することができる。この場合，画素回路は，二つの有機発光素子が所定の時間差をおいて順次駆動される順次駆動方式で駆動されうる。この際，少なくとも二つの有機発光素子は，互いに異なる色を表示することができる。さらに，本発明による画素回路は，前述の電圧プログラミング構造の画素回路だけでなく他の電圧プログラミング構造の画素回路や電流プログラミング構造の画素回路で設計することができる。電流プログラミング構造の画素回路については，図６を参照して後述する。
【００６１】
次に，本発明の第１実施形態によるトランジスタを用いた画素の断面構造について説明する。図５は，本発明の第１実施形態によるトランジスタを用いた画素の断面構造についての断面図である。図５の断面構造は，図４のＩＶ−ＩＶ線に沿って切断した断面に対応される。以下において，画素は，有機発光素子及び画素回路を含むことを示す。図５において参照符号は，主に製造工程に基づく断面上の層を表すので，図４の参照符号とは別個で表す。
【００６２】
図５を参照すれば，本発明によるトランジスタを備えた画素の断面構造は，まずガラスなどの絶縁基板４０１ａ上に窒化膜または酸化膜で形成されたバッファ層（ｂｕｆｆｅｒ ｌａｙｅｒ：４０１ｂ）を含む。バッファ層４０１ｂは，金属イオンなどの不純物が半導体層内のアクティブチャネル（ａｃｔｉｖｅ ｃｈａｎｎｅｌ）に広がるのを防止するために形成されたものである。このようなバッファ層４０１ｂは，化学気相蒸着（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ），スパッタリング（ｓｐｕｔｔｅｒｉｎｇ）などの方法で形成されうる。
【００６３】
次に，バッファ層４０１ｂが形成された基板４０１ａ上にＣＶＤ，スパッタリングなどの工程により非晶質シリコン（ａｍｏｒｐｈｏｕｓ ｓｉｌｉｃｏｎ）層を形成し，約４３０℃程度の温度で加熱して非晶質シリコン層内に含まれている水素成分を除去する脱水所処理工程を行った後に，脱水素処理された非晶質ポリシリコン層を所定の方法で結晶化して半導体層４０２で形成する。この際，キャパシタＣｓの下部電極４０２ｃもともに形成される。
【００６４】
非晶質シリコンを蒸着した後に結晶化する方法としては固状結晶化（ｓｏｌｉｄ ｐｈａｓｅ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＳＰＣ）法，エキシマレーザ結晶化／エキシマレーザアニール（ｅｘｃｉｍｅｒ ｌａｓｅｒ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＥＬＣ／ｅｘｃｉｍｅｒ ｌａｓｅｒ ａｎｎｅａｌ：ＥＬＡ）法，連続側面固状化（ｓｅｑｕｅｎｔｉａｌ ｌａｔｅｒａｌ ｓｏｌｉｄｉｆｉｃａｔｉｏｎ：ＳＬＳ）法，金属誘導結晶化（ｍｅｔａｌ ｉｎｄｕｃｅｄ ｃｒｙｓｔａｌｌｉｚａｔｉｏｎ：ＭＩＣ）法，金属誘導側面結晶化（ｍｅｔａｌ ｉｎｄｕｃｅｄ ｌａｔｅｒａｌ ｃｒｙｓｔａｌ ｌｉｚａｔｉｏｎ：ＭＩＬＣ）法などがある。
【００６５】
この際，半導体層４０２は，チャネルＣが形成される領域内に所定の溝を有する四角リング状でパターニングされる。また，半導体層４０２は，チャネルＣの対向する二つの角部分にソース４０２ｂとドレイン４０２ａが各々形成されうるようにパターニングされる。
【００６６】
次に，半導体層４０２が形成された基板４００の全面にゲート絶縁膜４０３を形成し，ゲート絶縁膜４０３上にアルミニウムなどのゲート電極物質を全面蒸着した後に，パターニングしてゲート電極４０７ａを形成する。この際，キャパシタＣｓの上部電極４０７ｂもゲート電極４０７ａの形成とともにパターニングされる。その後，ゲート電極４０７ａをマスクとして用いて所定の不純物をイオン注入してソース４０２ｂ及びドレイン４０２ａを形成する。ここで，ゲート絶縁膜４０３を挟んでゲート電極４０７ａ下に位置する半導体層４０２の領域は，絶縁島Ｎを有する四角リング状のチャネルＣが形成される領域となる。
【００６７】
次に，上記構造上に層間絶縁膜４０４を形成し，層間絶縁膜４０４内にソース４０２ｂ及びドレイン４０２ａを各々露出させる第１及び第２コンタクトホール４１２，４１３を形成する。この際，上部電極４０７ｂを露出させる第３コンタクトホール４１４もともに形成される。その後，金属層４０５を全面蒸着し，パターニングしてソース電極及びドレイン電極を形成する。ドレイン電極とソース電極は，第１コンタクトホール４１２と第２コンタクトホール４１３を介してドレイン領域４０２ａとソース領域４０２ｂに各々連結する。キャパシタＣｓの上部電極４０７ｂは，第３コンタクトホール４１４を介して金属層４０５に連結する。
【００６８】
次に，金属層４０５の上部に保護膜４０６が形成される。保護膜４０６は，ドレイン電極を露出させる第４コンタクトホール４１５を含む。その後，保護膜４０６上部の一部領域にアノード電極４０８が蒸着されてパターニングされる。アノード電極４０８は，第４コンタクトホール４１５を介してドレイン電極に電気的に連結する。
【００６９】
次に，上記構造の上部に絶縁物からなる平坦化膜４０９が形成されてパターニングされる。平坦化膜４０９には，アノード電極４０８を露出させる開口部が形成される。その後，開口部に有機発光物質４１０が塗布される。そして，有機発光物質４１０を含む上記構造上にカソード電極４１１が形成される。
【００７０】
上述した構成により，四角リング状のチャネルと，このチャネルについて約９０゜方向で接続されるソース及びドレイン，そしてゲート絶縁層を挟んでチャネルと対向するゲート電極を備える駆動トランジスタＭＤが形成される。そして，下部電極４０２ｃと，ゲート絶縁層を挟んで下部電極と対向する上部電極４０７ｂによりキャパシタＣｓが形成される。また，第１電極と，有機薄膜，及び第２電極により有機発光素子ＯＬＥＤが形成される。
【００７１】
一方，上述した実施形態では，ＰＭＯＳ構造の薄膜トランジスタを含む画素の製造方法について言及した。しかしながら，本発明は，そのような構成に限定されることなく，ＮＭＯＳ構造やＣＭＯＳ構造などの他の薄膜トランジスタ構造を含む画素の製造方法によって容易に適用できる。
【００７２】
また，上述した実施形態では，キャパシタＣｓの下部電極と上部電極を半導体層とゲート電極の形成時にともに形成したが，本発明はそのような構成に限定されない。例えば，キャパシタＣｓは，ゲート電極と同じ層に形成される下部電極とソースまたはドレイン電極と同じ層に形成される上部電極を含むように形成されうる。
【００７３】
上述したように，画素回路の第１の実施形態の回路図を図７の画素７４０に示したが，これとは異なる実施形態でもよい。図６は，本発明の第１実施形態による駆動トランジスタを用いることができる画素回路の第２の実施形態についての回路図である。
【００７４】
図６を参照すれば，画素回路６００は，駆動トランジスタＭＤ，キャパシタＣｓ及び第１〜第３スイッチングトランジスタＭ１，Ｍ２，Ｍ３を含む。駆動トランジスタＭＤ及び第１〜第３スイッチングトランジスタＭ１，Ｍ２，Ｍ３は，各々ゲート，ソース及びドレインを持つ。キャパシタＣｓは，第１端子及び第２端子を持つ。
【００７５】
第１スイッチングトランジスタＭ１のゲートは第１走査線Ｓｎに接続され，ソースは第１ノードＮ１に接続され，ドレインはデータ線Ｄｍに接続される。第１スイッチングトランジスタＭ１は，第１走査線Ｓｎに印加される第１走査信号に応答してキャパシタＣに電荷を充填する機能を果たす。
【００７６】
第２スイッチングトランジスタＭ２のゲートは，第１走査線Ｓｎに接続され，ソースは第２ノードＮ２に接続され，ドレインはデータ線Ｄｍに接続される。第２スイッチングトランジスタＭ２は，第１走査線Ｓｎに印加される第１走査信号に応答してデータ線Ｄｍに流れるデータ電流を駆動トランジスタＭＤに伝達する機能を果たす。
【００７７】
第３スイッチングトランジスタＭ３のゲートは第２走査線Ｅｎに接続され，ソースは第２ノードＮ２に接続され，ドレインは有機発光素子ＯＬＥＤに接続される。第３スイッチングトランジスタＭ３は，第２走査線Ｅｎに印加される第２走査信号に応答して駆動トランジスタＭＤに流れる電流を有機発光素子ＯＬＥＤに供給する機能を果たす。
【００７８】
キャパシタＣｓの第１端子には電源電圧ＶＤＤが印加され，第２端子は第１ノードＮ１に接続される。キャパシタＣｓは，第１及び第２スイッチングトランジスタＭ１，Ｍ２がオフ状態である期間の間に駆動トランジスタＭＤに流れるデータ電流に相応する電圧を充電する。キャパシタＣｓに充電された電圧は駆動トランジスタＭＤのゲートソース間電圧ＶＧＳについての電荷量に相応する。そして，キャパシタＣｓは，第１及び第２スイッチングトランジスタＭ１，Ｍ２がオフ状態である期間の間に駆動トランジスタＭＤのゲート電圧を維持する機能を果たす。
【００７９】
駆動トランジスタＭＤのゲートは第１ノードＮ１に接続され，ソースには電源電圧が印加され，ドレインは第２ノードＮ２に接続される。駆動トランジスタＭＤは第３スイッチングトランジスタＭ３がオフ状態である期間の間にキャパシタＣｓの第１端子と第２端子間にかかった電圧に相応する電流を有機発光素子ＯＬＥＤに供給する機能を果たす。
【００８０】
この際，駆動トランジスタＭＤは，四角リング状のチャネルとこのチャネルの対向する角部分に接続されるソース及びドレイン，また，絶縁層を挟んでチャネルと対向するゲートを備えるようになる。
【００８１】
このように本発明による画素回路を利用すれば，アクティブマトリックス型表示装置の場合，所定の駆動トランジスタのチャネル内の特定部位に欠陥状態密度が増加する場合にも全体的な電流の流れを一定にし，パネル内の駆動トランジスタの均一度を高めて画質を改善できる。言い換えれば，本発明は，非晶質シリコン層を結晶化して形成された多結晶シリコン薄膜トランジスタを備える電流プログラミング方式の画素回路に容易に適用可能である。
【００８２】
一方，上述した実施形態では，有機発光表示装置用画素回路について説明したが，本発明は，そのような構成に限定されない。例えば，本発明は，駆動薄膜トランジスタを用いるアクティブマトリックス駆動方式のＴＦＴ−ＬＣＤ，プラズマディスプレーパネル，電界放出表示装置（ｆｉｅｌｄ ｅｍｉｓｓｉｏｎ ｄｉｓｐｌａｙ ｄｅｖｉｃｅ）などの他の種類の表示装置にも容易に適用できる。
【００８３】
図７は，本発明の第１実施形態による駆動トランジスタを用いた有機発光表示装置についての構成図である。
【００８４】
図７を参照すれば，有機発光表示装置７００は，走査駆動部（ｓｃａｎ ｄｒｉｖｅｒ；７１０），データ駆動部（ｄａｔａ ｄｒｉｖｅｒ；７２０），及び画像表示部７３０を含む。画像表示部７３０は，複数の画素７４０を含む。画素７４０は，スイッチングトランジスタＭＳ，キャパシタＣｓ，駆動トランジスタＭＤ，及び有機発光素子ＯＬＥＤを含む。ここで，駆動トランジスタＭＤは，図７に拡大して示すように，四角リング状のチャネルと，このチャネルの対向する二つの角部分に接続するソース及びドレイン，また，絶縁層を挟んでチャネルと対向するゲートを含むようになる。
【００８５】
ここで，駆動トランジスタＭＤは，キャパシタの両端子の間にかかった電圧に相応する電流を有機発光素子ＯＬＥＤに供給する。キャパシタＣｓは，駆動トランジスタＭＤのソースとゲート間に連結し，スイッチングトランジスタＭＳを介して印加されるデータ電圧を一定期間の間に維持する。このような構成によれば，まずスイッチングトランジスタＭＳのゲートに印加される走査信号に応答してスイッチングトランジスタＭＳがオンすれば，データ線Ｄｍを介して印加されるデータ電圧がキャパシタＣｓに保存される。その後，スイッチングトランジスタＭＳがオフされれば，キャパシタＣｓに保存された電圧に相応する電流が駆動トランジスタＭＤを介して有機発光素子ＯＬＥＤに供給される。有機発光素子ＯＬＥＤは，供給された電流に相応して所定の輝度で発光する。
【００８６】
また，有機発光表示装置７００は，ｎ×ｍ個の画素７４０，横方向に延長されたｎ個の走査線（Ｓ１，Ｓ２，…Ｓｎ）及び縦方向に延長されたｍ個のデータ線（Ｄ１，Ｄ２，Ｄ３，…，Ｄｍ ）を含む。走査駆動部７１０は，順次的に走査線（Ｓ１，Ｓ２，…Ｓｎ）に走査信号を供給する。走査信号は画素７４０に伝達される。データ駆動部７２０はデータ線（Ｄ１，Ｄ２，Ｄ３，…，Ｄｍ にデータ信号を供給する。データ電圧は画素７４０に伝達される。
【００８７】
画素７４０は，走査駆動部７１０から伝達される走査信号に応答してデータ駆動部７２０から伝達されるデータ信号をサンプリングし，サンプリングされたデータ信号に相応して所定の階調を表示する。
【００８８】
一方，上述した実施形態では，画素回路内に一つのスイッチングトランジスタと一つの駆動トランジスタを含む場合について説明したが，本発明は，そういう構成に限定されない。例えば，本発明による有機発光表示装置は，少なくとも二つの駆動トランジスタや少なくとも二つのスイッチングトランジスタを含む画素回路を含むことができる。また，本発明による有機発光表示装置は，一つの駆動トランジスタに連結した少なくとも二つの有機発光素子を含む画素回路を含むことができる。この場合，画素回路は二つの有機発光素子が所定の時間差をおいて順次的に駆動される順次駆動方式で駆動される。さらに，本発明による有機発光表示装置は先に説明した電圧プログラミング構造の画素回路だけでなく，他の電圧プログラミング構造の画素回路や電流プログラミング構造の画素回路を含むことができる。
【００８９】
以上，添付図面を参照しながら本発明の好適な実施形態について説明したが，本発明はかかる例に限定されない。当業者であれば，特許請求の範囲に記載された技術的思想の範疇内において，各種の変更例または修正例に想到し得ることは明らかであり，それらについても当然に本発明の技術的範囲に属するものと了解される。
【００９０】
例えば，上記実施形態では絶縁島が一つで二つの電流パスの場合を示したが，絶縁島が複数個で複数の電流パスが形成されてもよい。例えば，本発明は，絶縁島を通過するチャネル部分が追加的に形成されている形態を含むことが可能である。
【００９１】
例えば，上記実施形態ではソース１２４とドレイン１２６が，チャネル１２２内に横と縦方向の二つの電流パスＡ，Ｂを形成するように約９０゜方向で配置された場合を示した。本実施形態では，ドレイン１２６が上辺右部に，ソース１２４が右側辺下部に配置された例を図１に示したが，例えば，ソース１２４は図１と同じくチャネル右側辺下部に，ドレイン１２６をチャネル１２２の左側辺上部に配置されてもよい。また，ドレイン１２６の配置は図１と同じく上辺左部に，ソース１２４をチャネル１２２の下辺右部に配置されてもよい。また，ソース１２４ソース１２４とドレイン１２６がチャネルの両端に１８０゜方向に配置され，中央部に絶縁島を有し，絶縁島の上部を通る経路と下部を通る電流パスが形成されてもよい。
【産業上の利用可能性】
【００９２】
本発明は，トランジスタ，画素回路及び有機発光表示装置に適用可能である。
【図面の簡単な説明】
【００９３】
【図１】本発明の第１実施形態による駆動トランジスタについての平面図である。
【図２】本発明の第１実施形態による駆動トランジスタに高密度の欠陥部が形成された場合を説明するための平面図である。
【図３ａ】図１のＩ−Ｉ線に沿って切断した駆動トランジスタの断面図である。
【図３ｂ】図１のＩＩ−ＩＩ線に沿って切断した駆動トランジスタの断面図である。
【図４】本発明の第１実施形態による駆動トランジスタを用いた画素についてのレイアウト図面である。
【図５】図４のＩＶ−ＩＶ線に沿って切断した画素の断面図である。
【図６】本発明の第１実施形態による駆動トランジスタを用いることができる画素回路の第２の実施形態についての回路図である。
【図７】本発明の第１実施形態による駆動トランジスタを用いた有機発光表示装置についての構成図である。
【符号の説明】
【００９４】
１００ トランジスタ
１１０ 絶縁基板
１２０ 半導体層
１２２ チャネル
１２４ ソース
１２６ ドレイン
１２８ 絶縁島
１４０ ゲート電極
１５０ ソース電極
１５２ 第１コンタクトホール
１６０ ドレイン電極
１６２ 第２コンタクトホール
４００ 画素
７００ 有機発光表示装置
Ａ，Ｂ 電流パス
【特許請求の範囲】
【請求項１】
選択信号に応答してデータ信号を伝達する第１スイッチング素子と；
前記伝達されたデータ信号に相応する電圧を保存するストレージキャパシタと；
前記ストレージキャパシタに保存された電圧に相応する電流を有機発光素子に供給する駆動トランジスタと；
を備え，
前記駆動トランジスタは，
少なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャネル，前記チャネルに各々接続されるソース及びドレインを有する半導体層と；
絶縁層を挟んで前記チャネルと対向するゲートと；
を有することを特徴とする，有機発光表示装置の画素回路。
【請求項２】
前記チャネルは四角リング状であることを特徴とする，請求項１に記載の有機発光表示装置の画素回路。
【請求項３】
前記チャネルの対向する二つの角部分に前記ソースと前記ドレインが各々接続されることを特徴とする，請求項１または２に記載の有機発光表示装置の画素回路。
【請求項４】
前記半導体層は，ポリシリコン層で形成されることを特徴とする，請求項１〜３のいずれかに記載の有機発光表示装置の画素回路。
【請求項５】
前記半導体層は，非晶質シリコン層を結晶化する結晶化工程により形成されることを特徴とする，請求項４に記載の有機発光表示装置の画素回路。
【請求項６】
前記結晶化工程は，エキシマレーザアニーリング工程を含むことを特徴とする，請求項５に記載の有機発光表示装置の画素回路。
【請求項７】
前記チャネルは，前記ソース及び前記ドレインとの間に二つの電流パスを含むことを特徴とする，請求項１〜６のいずれかに記載の有機発光表示装置の画素回路。
【請求項８】
前記データ信号は，電圧または電流であることを特徴とする，請求項１〜７のいずれかに記載の有機発光表示装置の画素回路。
【請求項９】
データ信号を伝達する複数のデータ線と；
選択信号を伝達する複数の走査線と；
隣り合う二つのデータ線と隣り合う二つの走査線により定義される画素領域に形成され，前記選択信号に応答して前記データ信号を伝達する第１スイッチング素子と；
前記伝達されたデータ信号に相応する電圧を保存するストレージキャパシタと；
前記ストレージキャパシタに保存された電圧に相応する電流を有機発光素子に供給する駆動トランジスタと；を備え，
前記駆動トランジスタは，
少なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャネル，前記チャネル部分に各々接続されるソース及びドレインを持つ半導体層と，
絶縁層を介して前記チャネルと対向するゲートと，を有することを特徴とする，画素回路を含む有機発光表示装置。
【請求項１０】
前記チャネルは四角リング状であることを特徴とする，請求項９に記載の画素回路を含む有機発光表示装置。
【請求項１１】
前記チャネルの対向する二つの角部分に前記ソースと前記ドレインが各々接続されることを特徴とする，請求項９または１０に記載の画素回路を含む有機発光表示装置。
【請求項１２】
前記半導体層は，ポリシリコン層で形成されることを特徴とする，請求項９〜１１のいずれかに記載の有機発光表示装置。
【請求項１３】
前記半導体層は，非晶質シリコン層を結晶化する結晶化工程により形成されることを特徴とする，請求項１２に記載の有機発光表示装置。
【請求項１４】
前記結晶化工程は，エキシマレーザアニーリング工程を含むことを特徴とする，請求項１３記載の有機発光表示装置。
【請求項１５】
前記チャネルは，前記ソース及び前記ドレインとの間に二つの電流パスを含むことを特徴とする，請求項９〜１４のいずれかに記載の有機発光表示装置。
【請求項１６】
前記データ信号は，電圧または電流であることを特徴とする，請求項９〜１５のいずれかに記載の有機発光表示装置。
【請求項１７】
絶縁基板上に形成され，少なくとも一つ以上の絶縁島を有することにより複数の電流経路が形成されるチャネル，前記チャネルの対向する部分に各々接続されるソース及びドレインを含む半導体層と；
前記チャネルに接して形成される絶縁層と；
前記絶縁層を挟んで前記チャネルと対向するゲートと；を備えることを特徴とする，トランジスタ。
【請求項１８】
前記チャネルは四角リング状であることを特徴とする，請求項１７に記載のトランジスタ。
【請求項１９】
前記チャネルの対向する二つの角部分に前記ソースと前記ドレインが各々接続されることを特徴とする，請求項１７または１８に記載のトランジスタ。
【請求項２０】
前記半導体層は，ポリシリコン層で形成されることを特徴とする，請求項１７〜１９のいずれかに記載のトランジスタ。
【請求項２１】
前記半導体層は，非晶質シリコン層を結晶化する結晶化工程により形成されることを特徴とする，請求項２０に記載のトランジスタ。
【請求項２２】
前記結晶化工程は，エキシマレーザアニーリング工程を含むことを特徴とする，請求項２１に記載のトランジスタ。
【請求項２３】
前記チャネルは，前記ソース及び前記ドレインとの間に形成される二つの電流パスを含むことを特徴とする，請求項１７〜２２のいずれかに記載のトランジスタ。
【請求項１】
選択信号に応答してデータ信号を伝達する第１スイッチング素子と；
前記伝達されたデータ信号に相応する電圧を保存するストレージキャパシタと；
前記ストレージキャパシタに保存された電圧に相応する電流を有機発光素子に供給する駆動トランジスタと；
を備え，
前記駆動トランジスタは，
少なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャネル，前記チャネルに各々接続されるソース及びドレインを有する半導体層と；
絶縁層を挟んで前記チャネルと対向するゲートと；
を有することを特徴とする，有機発光表示装置の画素回路。
【請求項２】
前記チャネルは四角リング状であることを特徴とする，請求項１に記載の有機発光表示装置の画素回路。
【請求項３】
前記チャネルの対向する二つの角部分に前記ソースと前記ドレインが各々接続されることを特徴とする，請求項１または２に記載の有機発光表示装置の画素回路。
【請求項４】
前記半導体層は，ポリシリコン層で形成されることを特徴とする，請求項１〜３のいずれかに記載の有機発光表示装置の画素回路。
【請求項５】
前記半導体層は，非晶質シリコン層を結晶化する結晶化工程により形成されることを特徴とする，請求項４に記載の有機発光表示装置の画素回路。
【請求項６】
前記結晶化工程は，エキシマレーザアニーリング工程を含むことを特徴とする，請求項５に記載の有機発光表示装置の画素回路。
【請求項７】
前記チャネルは，前記ソース及び前記ドレインとの間に二つの電流パスを含むことを特徴とする，請求項１〜６のいずれかに記載の有機発光表示装置の画素回路。
【請求項８】
前記データ信号は，電圧または電流であることを特徴とする，請求項１〜７のいずれかに記載の有機発光表示装置の画素回路。
【請求項９】
データ信号を伝達する複数のデータ線と；
選択信号を伝達する複数の走査線と；
隣り合う二つのデータ線と隣り合う二つの走査線により定義される画素領域に形成され，前記選択信号に応答して前記データ信号を伝達する第１スイッチング素子と；
前記伝達されたデータ信号に相応する電圧を保存するストレージキャパシタと；
前記ストレージキャパシタに保存された電圧に相応する電流を有機発光素子に供給する駆動トランジスタと；を備え，
前記駆動トランジスタは，
少なくとも一つの絶縁島を有することにより複数の電流経路が形成されるチャネル，前記チャネル部分に各々接続されるソース及びドレインを持つ半導体層と，
絶縁層を介して前記チャネルと対向するゲートと，を有することを特徴とする，画素回路を含む有機発光表示装置。
【請求項１０】
前記チャネルは四角リング状であることを特徴とする，請求項９に記載の画素回路を含む有機発光表示装置。
【請求項１１】
前記チャネルの対向する二つの角部分に前記ソースと前記ドレインが各々接続されることを特徴とする，請求項９または１０に記載の画素回路を含む有機発光表示装置。
【請求項１２】
前記半導体層は，ポリシリコン層で形成されることを特徴とする，請求項９〜１１のいずれかに記載の有機発光表示装置。
【請求項１３】
前記半導体層は，非晶質シリコン層を結晶化する結晶化工程により形成されることを特徴とする，請求項１２に記載の有機発光表示装置。
【請求項１４】
前記結晶化工程は，エキシマレーザアニーリング工程を含むことを特徴とする，請求項１３記載の有機発光表示装置。
【請求項１５】
前記チャネルは，前記ソース及び前記ドレインとの間に二つの電流パスを含むことを特徴とする，請求項９〜１４のいずれかに記載の有機発光表示装置。
【請求項１６】
前記データ信号は，電圧または電流であることを特徴とする，請求項９〜１５のいずれかに記載の有機発光表示装置。
【請求項１７】
絶縁基板上に形成され，少なくとも一つ以上の絶縁島を有することにより複数の電流経路が形成されるチャネル，前記チャネルの対向する部分に各々接続されるソース及びドレインを含む半導体層と；
前記チャネルに接して形成される絶縁層と；
前記絶縁層を挟んで前記チャネルと対向するゲートと；を備えることを特徴とする，トランジスタ。
【請求項１８】
前記チャネルは四角リング状であることを特徴とする，請求項１７に記載のトランジスタ。
【請求項１９】
前記チャネルの対向する二つの角部分に前記ソースと前記ドレインが各々接続されることを特徴とする，請求項１７または１８に記載のトランジスタ。
【請求項２０】
前記半導体層は，ポリシリコン層で形成されることを特徴とする，請求項１７〜１９のいずれかに記載のトランジスタ。
【請求項２１】
前記半導体層は，非晶質シリコン層を結晶化する結晶化工程により形成されることを特徴とする，請求項２０に記載のトランジスタ。
【請求項２２】
前記結晶化工程は，エキシマレーザアニーリング工程を含むことを特徴とする，請求項２１に記載のトランジスタ。
【請求項２３】
前記チャネルは，前記ソース及び前記ドレインとの間に形成される二つの電流パスを含むことを特徴とする，請求項１７〜２２のいずれかに記載のトランジスタ。
【図１】
【図２】
【図３ａ】
【図３ｂ】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３ａ】
【図３ｂ】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００６−３９５３４（Ｐ２００６−３９５３４Ａ）
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願番号】特願２００５−１８６３８５（Ｐ２００５−１８６３８５）
【出願日】平成１７年６月２７日（２００５．６．２７）
【出願人】（５９０００２８１７）三星エスディアイ株式会社 (2,784)
【Ｆターム（参考）】
【公開日】平成１８年２月９日（２００６．２．９）
【国際特許分類】
【出願日】平成１７年６月２７日（２００５．６．２７）
【出願人】（５９０００２８１７）三星エスディアイ株式会社 (2,784)
【Ｆターム（参考）】
[ Back to top ]