トレンチゲート型MOSトランジスタを有する半導体装置の製造方法
【課題】トレンチゲート形成方法において、STI領域のライナー窒化膜がエッチングされることなく、隣接ゲート電極が短絡することのない、トレンチゲートの形成方法を提供する。
【解決手段】ハードマスクとして、活性領域15上のパッドシリコン酸化膜10、シリコン膜11及びシリコン窒化膜12の積層構造を用い、シリコン窒化膜12はシリコン膜11にパターンを形成するためのハードマスクとなり、パッドシリコン酸化膜10のエッチングに際して消失するように、また、活性領域へのトレンチ形成にはシリコン膜11及びパッドシリコン酸化膜10をマスクとし、シリコン膜11は、トレンチ形成後に消失するように、各ハードマスクの厚みを最適化する。
【解決手段】ハードマスクとして、活性領域15上のパッドシリコン酸化膜10、シリコン膜11及びシリコン窒化膜12の積層構造を用い、シリコン窒化膜12はシリコン膜11にパターンを形成するためのハードマスクとなり、パッドシリコン酸化膜10のエッチングに際して消失するように、また、活性領域へのトレンチ形成にはシリコン膜11及びパッドシリコン酸化膜10をマスクとし、シリコン膜11は、トレンチ形成後に消失するように、各ハードマスクの厚みを最適化する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、STI法で形成される素子分離領域に囲まれた活性領域にトレンチゲート型MOSトランジスタを有する半導体装置の製造方法に関する。
【背景技術】
【0002】
従来、MOSトランジスタでは、プレーナ型トランジスタが用いられてきたが、微細化により短チャネル効果を抑制することが困難となってきた。この問題を克服するために、半導体基板にトレンチを形成して構造を3次元化し、トレンチの内表面をチャネルとして用いるトレンチゲートMOSトランジスタが用いられるようになってきた。トレンチゲートでは、プレーナ型トランジスタと同じ平面サイズでも実効チャネル長を長くすることができるので、短チャネル効果を抑制することができる。
【0003】
トレンチゲートを形成するため、まず、半導体基板の所定の領域に素子分離領域を形成し、この素子分離領域で囲まれた活性領域を形成し、該活性領域にトレンチゲートを埋め込むためのトレンチ(溝)を形成する。トレンチの形成には、マスクを介してドライエッチングなどで活性領域を所定の深さにエッチングするが、素子の微細化に伴って、レジストマスクのみでの対応が難しくなってきている。
【0004】
そこで、ハードマスクによるトレンチゲート形成方法としては、ハードマスクによる活性領域へのトレンチエッチングの後、ハードマスクを除去してから、ドープトポリシリコンなどのゲート電極材料を埋め込みを行う方法と、ハードマスクを除去せずにゲート電極材料を埋め込み、CMP等でハードマスクをエッチングストッパとし、自己整合的にトレンチゲートを製造する方法がある。
【0005】
後者の自己整合的なトレンチゲートの形成方法は、ゲート電極形状へのパターニングが不要になると言う利点を有するものの、埋め込まれたトレンチゲートに少なからず外的応力が掛かり、トレンチゲートへの悪影響が懸念される。また、ハードマスクとゲート電極材料のエッチング速度差に伴って、トレンチゲート上部が窪んだ構造となりやすく、ゲート上部の平坦化が十分とは言い難い。
【0006】
そのため、ハードマスクを形成する場合にも、ハードマスクを除去してからゲート電極材料の埋め込み及びパターニングを行う前者の方法が、ゲート電極の特性上有利である。
【0007】
DRAM(Dynamic Random Access Memory)のセルトランジスタにも、素子の微細化に伴って、このようなトレンチゲートを適用することが提案されている。この場合、浅溝素子分離領域(STI領域:Shallow Trench Isolation)に囲まれた一つの活性領域には2つのゲート電極が隣接して形成される。
【0008】
例えば、特許文献1(特開2005−322880号公報)には、ハードマスクを用いる前者の方法で、DRAMセルトランジスタを形成する場合の問題点とその解決方法が記載されている。特許文献1に依れば、シリコン酸化膜とシリコン膜からなるハードマスクを用いて、トレンチエッチングを行った後、残存するハードマスクをウエットエッチングして除去すると、素子分離膜のトップコーナーエッジでモート(moat:堀)が発生し、さらに、洗浄工程を経ることでこのモートがさらに深くなり、続いて、ゲート電極材料を成膜すると、そのモートに電極材料が残り、2つのゲート間が短絡することを問題点としてあげている。特許文献1ではその対策として、ハードマスクをシリコン窒化膜、シリコン酸化膜、ポリシリコン膜の三層構成とすることで、最終的にシリコン窒化膜ハードマスクを熱リン酸等で除去するため、モートの形成が防止できるとしている。
【0009】
しかしながら、本発明者は、シリコン窒化膜ハードマスクを最下層に形成することで新たな問題が発生していることを見出した。
【0010】
図1から図5を用い、上記特許文献1での問題点を説明する。ここでは、特許文献1と同様に、素子分離領域に囲まれた一つの活性領域に2つのトレンチゲートを形成する場合について説明する。なお、各図の(a)は平面図を、(b)は平面図中のA−A断面図を各々示している。また、説明を簡単とするため、ハードマスクとしてシリコン窒化膜ハードマスクのみの使用で説明するが、特許文献1のような積層構造としても同様の課題である。
【0011】
まず、図1に示すように半導体基板1の所定の領域に浅溝素子分離領域(STI領域:Shallow Trench Isolation)2を形成し、STI領域2で囲まれた活性領域15を形成する。STI領域2は、厚さ10nm程度のシリコン窒化膜からなるライナー窒化膜3とHARP膜(High Aspect Ratio gap-fill Process)やSOD膜(Spin On Dielectric)あるいはHDP膜(High Density Plasma)等からなるシリコン酸化膜4との積層膜で構成される。これらのシリコン酸化膜4を埋め込む際に、半導体基板にストレスがかからないようにするためライナー窒化膜3は必須の構成要素となっている。したがって、活性領域15は周囲の側面はライナー窒化膜3で覆われている構造となる。
【0012】
次に、図2に示すように、全面にシリコン窒化膜を堆積し、リソグラフィとドライエッチングにより、活性領域15にトレンチを形成するためのハードマスク5を形成する。
【0013】
次に、図3に示すように、ハードマスク5を用いてシリコンをドライエッチングし、活性領域15内にトレンチ6を形成する。
【0014】
次に、図4に示すように、ハードマスク5を熱燐酸を用いて除去する。
【0015】
次に、図5に示すように、全面にゲート電極材料を堆積し、リソグラフィとドライエッチングによりゲート電極21、22を形成する。なお、図には示していないが、ゲート電極材料を堆積する前にゲート絶縁膜が形成される。
【0016】
上記、従来のトレンチゲート形成方法では、図3の段階でトレンチ6を形成すると、同図(c)図(同図(a)のB−B断面図)に示したように、トレンチ6内の側壁6aにライナー窒化膜3が露出する。この状態で、図4に示すようにシリコン窒化膜からなるハードマスク5を熱燐酸で除去すると、ライナー窒化膜3が露出している側壁6aを基点にしてその周囲に存在するライナー窒化膜3もエッチングされてしまう。その結果、図4(a)や(d)(図4(a)のC−C断面図)に示したように、空隙3aが発生する。この状態で図5に示すようにポリシリコンからなるゲート電極材料を全面に堆積した後、リソグラフィとドライエッチングによりゲート電極21、22を形成すると、ポリシリコンが空隙3aにも埋め込まれてしまい、隣接するゲート電極21と22が短絡した状態となってしまう。隣接ゲート電極の短絡は、所望の回路の構築を阻害し、半導体装置の正常動作は期待できない。
【特許文献1】特開2005−322880号公報
【発明の開示】
【発明が解決しようとする課題】
【0017】
上記問題に鑑み、本発明の目的は、トレンチゲート形成方法において、STI領域のライナー窒化膜がエッチングされることなく、隣接ゲート電極が短絡することのない、トレンチゲートの形成方法を提供することにある。
【課題を解決するための手段】
【0018】
上記目的を達成するため本発明の半導体装置の製造方法は、
STI法で形成されたライナー窒化膜を含む素子分離領域に囲まれた半導体活性領域にトレンチゲート型MOSトランジスタを有する半導体装置の製造方法であって、
前記活性領域上にパッドシリコン酸化膜を形成する第1の工程、
全面にシリコン膜と該シリコン膜上にシリコン窒化膜を形成する第2の工程、
シリコン窒化膜を前記活性領域にトレンチを形成するようにパターン化した後、該パターン化されたシリコン窒化膜をマスクに、前記シリコン膜及び前記パッドシリコン酸化膜をエッチングする第3の工程、
前記シリコン窒化膜を除去した後、前記シリコン膜及びパッドシリコン酸化膜をマスクに、前記凸型活性領域の半導体基板をエッチングし、前記活性領域にトレンチを形成する第4の工程、
前記シリコン膜及びパッドシリコン酸化膜を除去し、凸型活性領域の表面及び前記トレンチ内壁にゲート絶縁膜を形成する第5の工程、
ゲート電極材料を前記トレンチ内を埋めて成膜し、ゲート電極を形成する第6の工程
とを有する。
【0019】
本発明の半導体装置の製造方法は、前記第3の工程において、前記シリコン窒化膜をパターン化した後、前記シリコン窒化膜のパターンの側壁にサイドウォールを形成する工程をさらに有することを特徴とする。
【0020】
本発明の半導体装置の製造方法は、前記第3の工程においてマスクとして用いたシリコン窒化膜も同時にエッチング除去し、前記第4の工程においてマスクとして用いたシリコン膜も同時にエッチング除去することを特徴とする。
【0021】
本発明の半導体装置の製造方法は、少なくとも前記第3の工程及び第4の工程を同一装置内で連続して処理することを特徴とする。
【発明の効果】
【0022】
第1の効果は、ハードマスクとしてポリシリコンをシリコン窒化膜の下層にするため、トレンチ形成前にシリコン窒化膜の除去が可能であり、トレンチエッチ後に露出するライナーシリコン窒化膜消失の不具合を回避することが出来る。
【0023】
第2の効果は、ポリシリコンマスク形成のマスクにシリコン窒化膜を用いるため、シリコン窒化膜のレジストマスクによるパターン化後、再度、シリコン窒化膜を成膜し、エッチバックすることでサイドウォールの形成が可能となり、トレンチ幅の微細化が容易である。
【0024】
第3の効果は、一連のエッチング工程において、ハードマスク部材を同時にエッチング除去できるので工程を簡略化できる。
【発明を実施するための最良の形態】
【0025】
本発明の実施例について図を用いて説明する。本発明の実施例として図6にトレンチゲートMOSトランジスタを含む半導体装置の断面構造図を示す。図6は、図1(a)に示したA−A断面に相当し、一つの活性領域に二つのトランジスタを設ける例を示している。
【0026】
シリコンからなる半導体基板1に、ライナー窒化膜3を有するSTI領域2で囲まれた活性領域15が形成される。活性領域15には、二つのトレンチ6が設けられ、ゲート絶縁膜8を介してゲート電極9が設けられている。ゲート電極9は、トレンチ6内を含む下層のポリシリコン9aとポリシリコン上の金属層9bとの積層膜で構成される。ゲート電極9の両側の活性領域15表面にはドレイン拡散層7aおよびソース拡散層7bが設けられている。ソース拡散層7bは、二つのトランジスタに共通の拡散層として用いられる。ゲート電極は絶縁膜で覆われ、さらに層間絶縁膜16で覆われている。層間絶縁膜16には、各拡散層に接続されるコンタクト17が設けられ、さらに上層配線18に接続されている。
【0027】
本実施例の構成では、STI領域を構成するライナー窒化膜が消失する部分がないため、二つのトランジスタのゲート電極は短絡することなく、各々独立制御が可能な二つのトランジスタを有する半導体装置が示されている。
【0028】
なお、本実施例では、一つの活性領域上に二つのトランジスタが形成される場合の例を示したが、一つの活性領域上に一つのトランジスタが形成される場合にも適用できる。この場合にはゲート電極とコンタクトとの短絡を回避できる効果がある。また、言及するまでもなく一つの活性領域上に二つ以上のトランジスタが形成される場合にも適用可能である。
【0029】
図7から図13に示す工程断面図を用いて、本発明の半導体装置の製造方法について説明する。これらの図の断面は、図1(a)の平面図におけるA−A断面図に相当する。
【0030】
最初に、前記図1に示すように、ライナー窒化膜3及び素子分離シリコン酸化膜4を有するSTI領域2で囲まれた活性領域15を形成する。STI領域2の深さは、200〜250nmとする。次に、図7に示すように、活性領域15の表面に厚さ10nmのパッドシリコン酸化膜10を熱酸化法により形成する。次に、図8に示すように、厚さ70nmのシリコン膜11と厚さ60nmのシリコン窒化膜12を全面に堆積する。なお、シリコン膜11は、モノシラン(SiH4)やジシラン(Si2H6)を原料ガスとするCVD法により形成する。この時、成膜温度を540℃以下とし、非晶質状態で形成することが望ましい。550℃以上ではポリシリコン膜(多結晶シリコン膜)で形成されてしまい、結晶粒界を有するためドライエッチングの異方性を阻害し、マスクパターンに忠実なパターン転写に不利となる場合がある。非晶質シリコン膜は結晶粒界を有しないので、微細パターンの転写加工が有利となる効果がある。シリコン窒化膜12は、ジクロロシラン(SiH2Cl2)とアンモニア(NH3)を原料ガスとする熱CVD法により形成する。シリコン窒化膜12は、テトラエトキシシラン(Si(OC2H5)4)とアンモニアを原料ガスとするプラズマCVD法で堆積しても良い。
【0031】
次に、図9に示すように、リソグラフィ法によりホトレジストパターン13を形成する。なお、STI領域上にも開口パターンが形成されているが、これは、図示していない他の活性領域にトレンチパターンを形成するためのものであり、本発明においては、複数の活性領域に同時にトレンチを形成する。
【0032】
次に、図10に示すように、ホトレジストパターン13をマスクにシリコン窒化膜12をドライエッチングし、シリコン窒化膜12のパターンを形成する(第1ステップ)。その後、ホトレジストパターンを酸素プラズマ等により除去する。
【0033】
次に、図11に示すように、溶液による表面洗浄を行なった後、シリコン窒化膜12のパターンを所望の溝幅にするために、熱CVD法もしくはALD(Atomic Layer Deposition)法によりシリコン窒化膜14を全面に堆積する。ALD法は、シリコンを含有する原料ガスと窒素を含有する窒化原料ガスを交互に供給して成膜する方法である。表面吸着反応を利用するので、550℃程度以下の温度であっても、いずれの部分にも均一な膜厚で形成できる利点がある。
【0034】
次に、図12に示すように、シリコン窒化膜14を全面エッチバックすることによりシリコン窒化膜12のパターン側壁にシリコン窒化膜14からなるサイドウォール14aを形成して所望の溝幅のマスクを形成する。このサイドウォール14aの形成は、リソグラフィで実現できる最小寸法よりさらに小さい寸法が要求される場合には、有効な工程となる。
【0035】
図10におけるシリコン窒化膜12および図12におけるシリコン窒化膜14のドライエッチングには、例えば、テトラフルオロカーボン(CF4)とトリフルオロメタン(CHF3)との混合ガスプラズマを用いることができる。この場合、CHF3の流量をCF4+CHF3の全流量に対して30%程度とし、5〜10Paの圧力、200〜500Wの高周波バイアスパワーの条件を用いることができる。
【0036】
次に、図13に示すように、シリコン窒化膜12および14aをマスクにシリコン膜11をドライエッチングし、シリコン膜11にパターンを形成する。シリコン膜11のドライエッチングには、例えば臭化水素(HBr)と酸素(O2)との混合ガスを用いることができる。この場合、O2の流量をHBr+O2の全流量に対して2%程度とし、1〜2Pa圧力、50〜200Wの高周波バイアスパワーの条件を用いることができる。
【0037】
次に、図14に示すように、パッドシリコン酸化膜10をドライエッチングする。この時、シリコン窒化膜12および14aが消滅するようにドライエッチングする。このドライエッチングでは、パッドシリコン酸化膜10とシリコン窒化膜12および14aとのエッチングの選択比を確保する必要はない。したがって、ドライエッチングの条件としては、例えばCF4ガスを用い、1〜2Paの圧力、50〜200Wの高周波バイアスパワーを選択できる。この段階でマスクとして用いたシリコン窒化膜12および14aは消滅するので、後の工程におけるシリコン窒化膜の熱燐酸による除去は不要となり、トレンチ形成後に露出するライナー窒化膜消失の不具合を回避することが出来る。
【0038】
次に、図15に示すように、シリコン膜11およびパッドシリコン酸化膜10をマスクとして半導体基板をドライエッチングし、深さ130nmのトレンチ6を活性領域15に形成する。このドライエッチングには、例えばHBrとO2との混合ガスに加えて希釈ガスとしてHeガスを用いることができる。この場合には、O2の流量をHBr+O2の全流量に対して5〜10%程度、HeガスをHBr+O2の総流量と同流量とし、1〜2Paの圧力、300〜400Wの高周波バイアスパワーの条件を選択することができる。この結果、マスクとして用いたシリコン膜11はトレンチ6の形成途中で全て消滅する。上記条件では、パッドシリコン酸化膜10を含むシリコン酸化膜のエッチング量は無視できる程度に抑えることができる。
【0039】
以下、残存しているパッドシリコン酸化膜10の除去、ゲート絶縁膜の形成、ゲート電極の形成、拡散層の形成、層間絶縁膜の形成、コンタクトの形成、配線層の形成を経て、図6に示す半導体装置を製造することができる。
【0040】
図16(a)及び(b)に、本発明を適用して作製したトレンチゲートの図5(a)のB−B線及びC−C線に相当する断面を示す。本発明によれば、同図に示すように、ライナーシリコン窒化膜3は消失せず、従来技術で問題となっていた空隙3aは形成されない。
【0041】
本発明では、トレンチを形成する活性領域表面に厚さ5〜15nmのパッドシリコン酸化膜と、厚さ50〜80nmのシリコン膜と、厚さ50〜80nmのシリコン窒化膜を順次積層形成することができ、これらの膜厚を最適化することで、下層のエッチング時に上層マスクが消滅するようにしてハードマスク除去工程を省くことが好ましい。形成すべきトレンチの深さは100〜150nmで設定することができる。
【産業上の利用可能性】
【0042】
本発明の半導体装置の製造方法は、STI法で形成される素子分離領域に囲まれた活性領域にトレンチゲート型のMOSトランジスタを有する半導体装置、例えば、DRAMの製造に適用可能である。
【図面の簡単な説明】
【0043】
【図1】背景技術及び本発明において、STIで囲まれた活性領域を説明する平面図(a)及び(a)のA−A線断面図(b)である。
【図2】背景技術のトレンチ形成方法を説明する平面図(a)及び(a)のA−A線断面図(b)である。
【図3】背景技術のトレンチ形成方法を説明する平面図(a)、(a)のA−A線断面図(b)及び(a)のB−B線断面図(c)である。
【図4】背景技術のトレンチ形成方法を説明する平面図(a)、(a)のA−A線断面図(b)、(a)のB−B線断面図(c)及び(a)のC−C線断面図(d)である。
【図5】背景技術のトレンチ形成方法を説明する平面図(a)、(a)のA−A線断面図(b)、(a)のB−B線断面図(c)及び(a)のC−C線断面図(d)である。
【図6】本発明の製造方法により製造されるトレンチゲート型トランジスタを有する半導体装置の部分断面図である。
【図7】本発明の製造方法を説明する工程断面図である。
【図8】本発明の製造方法を説明する工程断面図である。
【図9】本発明の製造方法を説明する工程断面図である。
【図10】本発明の製造方法を説明する工程断面図である。
【図11】本発明の製造方法を説明する工程断面図である。
【図12】本発明の製造方法を説明する工程断面図である。
【図13】本発明の製造方法を説明する工程断面図である。
【図14】本発明の製造方法を説明する工程断面図である。
【図15】本発明の製造方法を説明する工程断面図である。
【図16】本発明を適用して作製したトレンチゲートの図5(a)のB−B線及びC−C線に相当する断面図である。
【符号の説明】
【0044】
1 半導体基板
2 STI領域
3 ライナーシリコン窒化膜
3a 空隙
4 STIシリコン酸化膜
5 シリコン窒化膜ハードマスク
6 トレンチ
6a トレンチ内壁
7a ドレイン拡散層
7b ソース拡散層
8 ゲート絶縁膜
9 ゲート電極
9a ポリシリコン
9b 金属層
10 パッドシリコン酸化膜
11 シリコン膜
12 シリコン窒化膜
13 ホトレジストパターン
14 シリコン窒化膜
14a サイドウォール
15 活性領域
16 層間絶縁膜
17 コンタクト
18 上層配線
【技術分野】
【0001】
本発明は、STI法で形成される素子分離領域に囲まれた活性領域にトレンチゲート型MOSトランジスタを有する半導体装置の製造方法に関する。
【背景技術】
【0002】
従来、MOSトランジスタでは、プレーナ型トランジスタが用いられてきたが、微細化により短チャネル効果を抑制することが困難となってきた。この問題を克服するために、半導体基板にトレンチを形成して構造を3次元化し、トレンチの内表面をチャネルとして用いるトレンチゲートMOSトランジスタが用いられるようになってきた。トレンチゲートでは、プレーナ型トランジスタと同じ平面サイズでも実効チャネル長を長くすることができるので、短チャネル効果を抑制することができる。
【0003】
トレンチゲートを形成するため、まず、半導体基板の所定の領域に素子分離領域を形成し、この素子分離領域で囲まれた活性領域を形成し、該活性領域にトレンチゲートを埋め込むためのトレンチ(溝)を形成する。トレンチの形成には、マスクを介してドライエッチングなどで活性領域を所定の深さにエッチングするが、素子の微細化に伴って、レジストマスクのみでの対応が難しくなってきている。
【0004】
そこで、ハードマスクによるトレンチゲート形成方法としては、ハードマスクによる活性領域へのトレンチエッチングの後、ハードマスクを除去してから、ドープトポリシリコンなどのゲート電極材料を埋め込みを行う方法と、ハードマスクを除去せずにゲート電極材料を埋め込み、CMP等でハードマスクをエッチングストッパとし、自己整合的にトレンチゲートを製造する方法がある。
【0005】
後者の自己整合的なトレンチゲートの形成方法は、ゲート電極形状へのパターニングが不要になると言う利点を有するものの、埋め込まれたトレンチゲートに少なからず外的応力が掛かり、トレンチゲートへの悪影響が懸念される。また、ハードマスクとゲート電極材料のエッチング速度差に伴って、トレンチゲート上部が窪んだ構造となりやすく、ゲート上部の平坦化が十分とは言い難い。
【0006】
そのため、ハードマスクを形成する場合にも、ハードマスクを除去してからゲート電極材料の埋め込み及びパターニングを行う前者の方法が、ゲート電極の特性上有利である。
【0007】
DRAM(Dynamic Random Access Memory)のセルトランジスタにも、素子の微細化に伴って、このようなトレンチゲートを適用することが提案されている。この場合、浅溝素子分離領域(STI領域:Shallow Trench Isolation)に囲まれた一つの活性領域には2つのゲート電極が隣接して形成される。
【0008】
例えば、特許文献1(特開2005−322880号公報)には、ハードマスクを用いる前者の方法で、DRAMセルトランジスタを形成する場合の問題点とその解決方法が記載されている。特許文献1に依れば、シリコン酸化膜とシリコン膜からなるハードマスクを用いて、トレンチエッチングを行った後、残存するハードマスクをウエットエッチングして除去すると、素子分離膜のトップコーナーエッジでモート(moat:堀)が発生し、さらに、洗浄工程を経ることでこのモートがさらに深くなり、続いて、ゲート電極材料を成膜すると、そのモートに電極材料が残り、2つのゲート間が短絡することを問題点としてあげている。特許文献1ではその対策として、ハードマスクをシリコン窒化膜、シリコン酸化膜、ポリシリコン膜の三層構成とすることで、最終的にシリコン窒化膜ハードマスクを熱リン酸等で除去するため、モートの形成が防止できるとしている。
【0009】
しかしながら、本発明者は、シリコン窒化膜ハードマスクを最下層に形成することで新たな問題が発生していることを見出した。
【0010】
図1から図5を用い、上記特許文献1での問題点を説明する。ここでは、特許文献1と同様に、素子分離領域に囲まれた一つの活性領域に2つのトレンチゲートを形成する場合について説明する。なお、各図の(a)は平面図を、(b)は平面図中のA−A断面図を各々示している。また、説明を簡単とするため、ハードマスクとしてシリコン窒化膜ハードマスクのみの使用で説明するが、特許文献1のような積層構造としても同様の課題である。
【0011】
まず、図1に示すように半導体基板1の所定の領域に浅溝素子分離領域(STI領域:Shallow Trench Isolation)2を形成し、STI領域2で囲まれた活性領域15を形成する。STI領域2は、厚さ10nm程度のシリコン窒化膜からなるライナー窒化膜3とHARP膜(High Aspect Ratio gap-fill Process)やSOD膜(Spin On Dielectric)あるいはHDP膜(High Density Plasma)等からなるシリコン酸化膜4との積層膜で構成される。これらのシリコン酸化膜4を埋め込む際に、半導体基板にストレスがかからないようにするためライナー窒化膜3は必須の構成要素となっている。したがって、活性領域15は周囲の側面はライナー窒化膜3で覆われている構造となる。
【0012】
次に、図2に示すように、全面にシリコン窒化膜を堆積し、リソグラフィとドライエッチングにより、活性領域15にトレンチを形成するためのハードマスク5を形成する。
【0013】
次に、図3に示すように、ハードマスク5を用いてシリコンをドライエッチングし、活性領域15内にトレンチ6を形成する。
【0014】
次に、図4に示すように、ハードマスク5を熱燐酸を用いて除去する。
【0015】
次に、図5に示すように、全面にゲート電極材料を堆積し、リソグラフィとドライエッチングによりゲート電極21、22を形成する。なお、図には示していないが、ゲート電極材料を堆積する前にゲート絶縁膜が形成される。
【0016】
上記、従来のトレンチゲート形成方法では、図3の段階でトレンチ6を形成すると、同図(c)図(同図(a)のB−B断面図)に示したように、トレンチ6内の側壁6aにライナー窒化膜3が露出する。この状態で、図4に示すようにシリコン窒化膜からなるハードマスク5を熱燐酸で除去すると、ライナー窒化膜3が露出している側壁6aを基点にしてその周囲に存在するライナー窒化膜3もエッチングされてしまう。その結果、図4(a)や(d)(図4(a)のC−C断面図)に示したように、空隙3aが発生する。この状態で図5に示すようにポリシリコンからなるゲート電極材料を全面に堆積した後、リソグラフィとドライエッチングによりゲート電極21、22を形成すると、ポリシリコンが空隙3aにも埋め込まれてしまい、隣接するゲート電極21と22が短絡した状態となってしまう。隣接ゲート電極の短絡は、所望の回路の構築を阻害し、半導体装置の正常動作は期待できない。
【特許文献1】特開2005−322880号公報
【発明の開示】
【発明が解決しようとする課題】
【0017】
上記問題に鑑み、本発明の目的は、トレンチゲート形成方法において、STI領域のライナー窒化膜がエッチングされることなく、隣接ゲート電極が短絡することのない、トレンチゲートの形成方法を提供することにある。
【課題を解決するための手段】
【0018】
上記目的を達成するため本発明の半導体装置の製造方法は、
STI法で形成されたライナー窒化膜を含む素子分離領域に囲まれた半導体活性領域にトレンチゲート型MOSトランジスタを有する半導体装置の製造方法であって、
前記活性領域上にパッドシリコン酸化膜を形成する第1の工程、
全面にシリコン膜と該シリコン膜上にシリコン窒化膜を形成する第2の工程、
シリコン窒化膜を前記活性領域にトレンチを形成するようにパターン化した後、該パターン化されたシリコン窒化膜をマスクに、前記シリコン膜及び前記パッドシリコン酸化膜をエッチングする第3の工程、
前記シリコン窒化膜を除去した後、前記シリコン膜及びパッドシリコン酸化膜をマスクに、前記凸型活性領域の半導体基板をエッチングし、前記活性領域にトレンチを形成する第4の工程、
前記シリコン膜及びパッドシリコン酸化膜を除去し、凸型活性領域の表面及び前記トレンチ内壁にゲート絶縁膜を形成する第5の工程、
ゲート電極材料を前記トレンチ内を埋めて成膜し、ゲート電極を形成する第6の工程
とを有する。
【0019】
本発明の半導体装置の製造方法は、前記第3の工程において、前記シリコン窒化膜をパターン化した後、前記シリコン窒化膜のパターンの側壁にサイドウォールを形成する工程をさらに有することを特徴とする。
【0020】
本発明の半導体装置の製造方法は、前記第3の工程においてマスクとして用いたシリコン窒化膜も同時にエッチング除去し、前記第4の工程においてマスクとして用いたシリコン膜も同時にエッチング除去することを特徴とする。
【0021】
本発明の半導体装置の製造方法は、少なくとも前記第3の工程及び第4の工程を同一装置内で連続して処理することを特徴とする。
【発明の効果】
【0022】
第1の効果は、ハードマスクとしてポリシリコンをシリコン窒化膜の下層にするため、トレンチ形成前にシリコン窒化膜の除去が可能であり、トレンチエッチ後に露出するライナーシリコン窒化膜消失の不具合を回避することが出来る。
【0023】
第2の効果は、ポリシリコンマスク形成のマスクにシリコン窒化膜を用いるため、シリコン窒化膜のレジストマスクによるパターン化後、再度、シリコン窒化膜を成膜し、エッチバックすることでサイドウォールの形成が可能となり、トレンチ幅の微細化が容易である。
【0024】
第3の効果は、一連のエッチング工程において、ハードマスク部材を同時にエッチング除去できるので工程を簡略化できる。
【発明を実施するための最良の形態】
【0025】
本発明の実施例について図を用いて説明する。本発明の実施例として図6にトレンチゲートMOSトランジスタを含む半導体装置の断面構造図を示す。図6は、図1(a)に示したA−A断面に相当し、一つの活性領域に二つのトランジスタを設ける例を示している。
【0026】
シリコンからなる半導体基板1に、ライナー窒化膜3を有するSTI領域2で囲まれた活性領域15が形成される。活性領域15には、二つのトレンチ6が設けられ、ゲート絶縁膜8を介してゲート電極9が設けられている。ゲート電極9は、トレンチ6内を含む下層のポリシリコン9aとポリシリコン上の金属層9bとの積層膜で構成される。ゲート電極9の両側の活性領域15表面にはドレイン拡散層7aおよびソース拡散層7bが設けられている。ソース拡散層7bは、二つのトランジスタに共通の拡散層として用いられる。ゲート電極は絶縁膜で覆われ、さらに層間絶縁膜16で覆われている。層間絶縁膜16には、各拡散層に接続されるコンタクト17が設けられ、さらに上層配線18に接続されている。
【0027】
本実施例の構成では、STI領域を構成するライナー窒化膜が消失する部分がないため、二つのトランジスタのゲート電極は短絡することなく、各々独立制御が可能な二つのトランジスタを有する半導体装置が示されている。
【0028】
なお、本実施例では、一つの活性領域上に二つのトランジスタが形成される場合の例を示したが、一つの活性領域上に一つのトランジスタが形成される場合にも適用できる。この場合にはゲート電極とコンタクトとの短絡を回避できる効果がある。また、言及するまでもなく一つの活性領域上に二つ以上のトランジスタが形成される場合にも適用可能である。
【0029】
図7から図13に示す工程断面図を用いて、本発明の半導体装置の製造方法について説明する。これらの図の断面は、図1(a)の平面図におけるA−A断面図に相当する。
【0030】
最初に、前記図1に示すように、ライナー窒化膜3及び素子分離シリコン酸化膜4を有するSTI領域2で囲まれた活性領域15を形成する。STI領域2の深さは、200〜250nmとする。次に、図7に示すように、活性領域15の表面に厚さ10nmのパッドシリコン酸化膜10を熱酸化法により形成する。次に、図8に示すように、厚さ70nmのシリコン膜11と厚さ60nmのシリコン窒化膜12を全面に堆積する。なお、シリコン膜11は、モノシラン(SiH4)やジシラン(Si2H6)を原料ガスとするCVD法により形成する。この時、成膜温度を540℃以下とし、非晶質状態で形成することが望ましい。550℃以上ではポリシリコン膜(多結晶シリコン膜)で形成されてしまい、結晶粒界を有するためドライエッチングの異方性を阻害し、マスクパターンに忠実なパターン転写に不利となる場合がある。非晶質シリコン膜は結晶粒界を有しないので、微細パターンの転写加工が有利となる効果がある。シリコン窒化膜12は、ジクロロシラン(SiH2Cl2)とアンモニア(NH3)を原料ガスとする熱CVD法により形成する。シリコン窒化膜12は、テトラエトキシシラン(Si(OC2H5)4)とアンモニアを原料ガスとするプラズマCVD法で堆積しても良い。
【0031】
次に、図9に示すように、リソグラフィ法によりホトレジストパターン13を形成する。なお、STI領域上にも開口パターンが形成されているが、これは、図示していない他の活性領域にトレンチパターンを形成するためのものであり、本発明においては、複数の活性領域に同時にトレンチを形成する。
【0032】
次に、図10に示すように、ホトレジストパターン13をマスクにシリコン窒化膜12をドライエッチングし、シリコン窒化膜12のパターンを形成する(第1ステップ)。その後、ホトレジストパターンを酸素プラズマ等により除去する。
【0033】
次に、図11に示すように、溶液による表面洗浄を行なった後、シリコン窒化膜12のパターンを所望の溝幅にするために、熱CVD法もしくはALD(Atomic Layer Deposition)法によりシリコン窒化膜14を全面に堆積する。ALD法は、シリコンを含有する原料ガスと窒素を含有する窒化原料ガスを交互に供給して成膜する方法である。表面吸着反応を利用するので、550℃程度以下の温度であっても、いずれの部分にも均一な膜厚で形成できる利点がある。
【0034】
次に、図12に示すように、シリコン窒化膜14を全面エッチバックすることによりシリコン窒化膜12のパターン側壁にシリコン窒化膜14からなるサイドウォール14aを形成して所望の溝幅のマスクを形成する。このサイドウォール14aの形成は、リソグラフィで実現できる最小寸法よりさらに小さい寸法が要求される場合には、有効な工程となる。
【0035】
図10におけるシリコン窒化膜12および図12におけるシリコン窒化膜14のドライエッチングには、例えば、テトラフルオロカーボン(CF4)とトリフルオロメタン(CHF3)との混合ガスプラズマを用いることができる。この場合、CHF3の流量をCF4+CHF3の全流量に対して30%程度とし、5〜10Paの圧力、200〜500Wの高周波バイアスパワーの条件を用いることができる。
【0036】
次に、図13に示すように、シリコン窒化膜12および14aをマスクにシリコン膜11をドライエッチングし、シリコン膜11にパターンを形成する。シリコン膜11のドライエッチングには、例えば臭化水素(HBr)と酸素(O2)との混合ガスを用いることができる。この場合、O2の流量をHBr+O2の全流量に対して2%程度とし、1〜2Pa圧力、50〜200Wの高周波バイアスパワーの条件を用いることができる。
【0037】
次に、図14に示すように、パッドシリコン酸化膜10をドライエッチングする。この時、シリコン窒化膜12および14aが消滅するようにドライエッチングする。このドライエッチングでは、パッドシリコン酸化膜10とシリコン窒化膜12および14aとのエッチングの選択比を確保する必要はない。したがって、ドライエッチングの条件としては、例えばCF4ガスを用い、1〜2Paの圧力、50〜200Wの高周波バイアスパワーを選択できる。この段階でマスクとして用いたシリコン窒化膜12および14aは消滅するので、後の工程におけるシリコン窒化膜の熱燐酸による除去は不要となり、トレンチ形成後に露出するライナー窒化膜消失の不具合を回避することが出来る。
【0038】
次に、図15に示すように、シリコン膜11およびパッドシリコン酸化膜10をマスクとして半導体基板をドライエッチングし、深さ130nmのトレンチ6を活性領域15に形成する。このドライエッチングには、例えばHBrとO2との混合ガスに加えて希釈ガスとしてHeガスを用いることができる。この場合には、O2の流量をHBr+O2の全流量に対して5〜10%程度、HeガスをHBr+O2の総流量と同流量とし、1〜2Paの圧力、300〜400Wの高周波バイアスパワーの条件を選択することができる。この結果、マスクとして用いたシリコン膜11はトレンチ6の形成途中で全て消滅する。上記条件では、パッドシリコン酸化膜10を含むシリコン酸化膜のエッチング量は無視できる程度に抑えることができる。
【0039】
以下、残存しているパッドシリコン酸化膜10の除去、ゲート絶縁膜の形成、ゲート電極の形成、拡散層の形成、層間絶縁膜の形成、コンタクトの形成、配線層の形成を経て、図6に示す半導体装置を製造することができる。
【0040】
図16(a)及び(b)に、本発明を適用して作製したトレンチゲートの図5(a)のB−B線及びC−C線に相当する断面を示す。本発明によれば、同図に示すように、ライナーシリコン窒化膜3は消失せず、従来技術で問題となっていた空隙3aは形成されない。
【0041】
本発明では、トレンチを形成する活性領域表面に厚さ5〜15nmのパッドシリコン酸化膜と、厚さ50〜80nmのシリコン膜と、厚さ50〜80nmのシリコン窒化膜を順次積層形成することができ、これらの膜厚を最適化することで、下層のエッチング時に上層マスクが消滅するようにしてハードマスク除去工程を省くことが好ましい。形成すべきトレンチの深さは100〜150nmで設定することができる。
【産業上の利用可能性】
【0042】
本発明の半導体装置の製造方法は、STI法で形成される素子分離領域に囲まれた活性領域にトレンチゲート型のMOSトランジスタを有する半導体装置、例えば、DRAMの製造に適用可能である。
【図面の簡単な説明】
【0043】
【図1】背景技術及び本発明において、STIで囲まれた活性領域を説明する平面図(a)及び(a)のA−A線断面図(b)である。
【図2】背景技術のトレンチ形成方法を説明する平面図(a)及び(a)のA−A線断面図(b)である。
【図3】背景技術のトレンチ形成方法を説明する平面図(a)、(a)のA−A線断面図(b)及び(a)のB−B線断面図(c)である。
【図4】背景技術のトレンチ形成方法を説明する平面図(a)、(a)のA−A線断面図(b)、(a)のB−B線断面図(c)及び(a)のC−C線断面図(d)である。
【図5】背景技術のトレンチ形成方法を説明する平面図(a)、(a)のA−A線断面図(b)、(a)のB−B線断面図(c)及び(a)のC−C線断面図(d)である。
【図6】本発明の製造方法により製造されるトレンチゲート型トランジスタを有する半導体装置の部分断面図である。
【図7】本発明の製造方法を説明する工程断面図である。
【図8】本発明の製造方法を説明する工程断面図である。
【図9】本発明の製造方法を説明する工程断面図である。
【図10】本発明の製造方法を説明する工程断面図である。
【図11】本発明の製造方法を説明する工程断面図である。
【図12】本発明の製造方法を説明する工程断面図である。
【図13】本発明の製造方法を説明する工程断面図である。
【図14】本発明の製造方法を説明する工程断面図である。
【図15】本発明の製造方法を説明する工程断面図である。
【図16】本発明を適用して作製したトレンチゲートの図5(a)のB−B線及びC−C線に相当する断面図である。
【符号の説明】
【0044】
1 半導体基板
2 STI領域
3 ライナーシリコン窒化膜
3a 空隙
4 STIシリコン酸化膜
5 シリコン窒化膜ハードマスク
6 トレンチ
6a トレンチ内壁
7a ドレイン拡散層
7b ソース拡散層
8 ゲート絶縁膜
9 ゲート電極
9a ポリシリコン
9b 金属層
10 パッドシリコン酸化膜
11 シリコン膜
12 シリコン窒化膜
13 ホトレジストパターン
14 シリコン窒化膜
14a サイドウォール
15 活性領域
16 層間絶縁膜
17 コンタクト
18 上層配線
【特許請求の範囲】
【請求項1】
STI法で形成されたライナー窒化膜を含む素子分離領域に囲まれた半導体活性領域にトレンチゲート型MOSトランジスタを有する半導体装置の製造方法であって、
前記活性領域上にパッドシリコン酸化膜を形成する第1の工程、
全面にシリコン膜と該シリコン膜上にシリコン窒化膜を形成する第2の工程、
シリコン窒化膜を前記活性領域にトレンチを形成するようにパターン化した後、該パターン化されたシリコン窒化膜をマスクに、前記シリコン膜及び前記パッドシリコン酸化膜をエッチングする第3の工程、
前記シリコン窒化膜を除去した後、前記シリコン膜及びパッドシリコン酸化膜をマスクに、前記凸型活性領域の半導体基板をエッチングし、前記活性領域にトレンチを形成する第4の工程、
前記シリコン膜及びパッドシリコン酸化膜を除去し、凸型活性領域の表面及び前記トレンチ内壁にゲート絶縁膜を形成する第5の工程、
ゲート電極材料を前記トレンチ内を埋めて成膜し、ゲート電極を形成する第6の工程
とを有することを特徴とする製造方法。
【請求項2】
前記第3の工程において、前記シリコン窒化膜をパターン化した後、前記シリコン窒化膜のパターンの側壁にシリコン窒化膜のサイドウォールを形成する工程をさらに有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第3の工程においてマスクとして用いたシリコン窒化膜も同時にエッチング除去し、前記第4の工程においてマスクとして用いたシリコン膜も同時にエッチング除去することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
【請求項4】
少なくとも前記第3の工程及び第4の工程を同一装置内で連続して処理することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
【請求項5】
前記ハードマスクとして形成するシリコン膜は、非晶質ポリシリコンであることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
【請求項6】
形成すべきトレンチの深さが100〜150nmであり、前記マスクとして使用するパッドシリコン酸化膜、シリコン膜及びシリコン窒化膜の、トレンチを形成する活性領域上での膜厚が、それぞれ、5〜15nm、50〜80nm、50〜80nmであることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
【請求項1】
STI法で形成されたライナー窒化膜を含む素子分離領域に囲まれた半導体活性領域にトレンチゲート型MOSトランジスタを有する半導体装置の製造方法であって、
前記活性領域上にパッドシリコン酸化膜を形成する第1の工程、
全面にシリコン膜と該シリコン膜上にシリコン窒化膜を形成する第2の工程、
シリコン窒化膜を前記活性領域にトレンチを形成するようにパターン化した後、該パターン化されたシリコン窒化膜をマスクに、前記シリコン膜及び前記パッドシリコン酸化膜をエッチングする第3の工程、
前記シリコン窒化膜を除去した後、前記シリコン膜及びパッドシリコン酸化膜をマスクに、前記凸型活性領域の半導体基板をエッチングし、前記活性領域にトレンチを形成する第4の工程、
前記シリコン膜及びパッドシリコン酸化膜を除去し、凸型活性領域の表面及び前記トレンチ内壁にゲート絶縁膜を形成する第5の工程、
ゲート電極材料を前記トレンチ内を埋めて成膜し、ゲート電極を形成する第6の工程
とを有することを特徴とする製造方法。
【請求項2】
前記第3の工程において、前記シリコン窒化膜をパターン化した後、前記シリコン窒化膜のパターンの側壁にシリコン窒化膜のサイドウォールを形成する工程をさらに有することを特徴とする請求項1に記載の半導体装置の製造方法。
【請求項3】
前記第3の工程においてマスクとして用いたシリコン窒化膜も同時にエッチング除去し、前記第4の工程においてマスクとして用いたシリコン膜も同時にエッチング除去することを特徴とする請求項1又は2に記載の半導体装置の製造方法。
【請求項4】
少なくとも前記第3の工程及び第4の工程を同一装置内で連続して処理することを特徴とする請求項1乃至3のいずれか1項に記載の半導体装置の製造方法。
【請求項5】
前記ハードマスクとして形成するシリコン膜は、非晶質ポリシリコンであることを特徴とする請求項1乃至4のいずれか1項に記載の半導体装置の製造方法。
【請求項6】
形成すべきトレンチの深さが100〜150nmであり、前記マスクとして使用するパッドシリコン酸化膜、シリコン膜及びシリコン窒化膜の、トレンチを形成する活性領域上での膜厚が、それぞれ、5〜15nm、50〜80nm、50〜80nmであることを特徴とする請求項1乃至5のいずれか1項に記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2009−182032(P2009−182032A)
【公開日】平成21年8月13日(2009.8.13)
【国際特許分類】
【出願番号】特願2008−17777(P2008−17777)
【出願日】平成20年1月29日(2008.1.29)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
【公開日】平成21年8月13日(2009.8.13)
【国際特許分類】
【出願日】平成20年1月29日(2008.1.29)
【出願人】(500174247)エルピーダメモリ株式会社 (2,599)
【Fターム(参考)】
[ Back to top ]