プリント回路基板内蔵型キャパシタの製造方法
【課題】プリント回路基板内蔵型キャパシタの製造方法を提供する。
【解決手段】補強基材及びその両面に積層された銅箔からなるＣＣＬ基板を用意するステップと、前記ＣＣＬ基板の銅箔表面を平坦化するステップと、前記平坦化された銅箔表面上に誘電層を形成するステップと、前記誘電層上に上部電極を形成するステップとを含む。
【解決手段】補強基材及びその両面に積層された銅箔からなるＣＣＬ基板を用意するステップと、前記ＣＣＬ基板の銅箔表面を平坦化するステップと、前記平坦化された銅箔表面上に誘電層を形成するステップと、前記誘電層上に上部電極を形成するステップとを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プリント回路基板内蔵型キャパシタの製造方法に関し、さらに詳細には、下部電極として用いられる銅箔コーティング積層板（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｉｏｎ；以下、「ＣＣＬ基板」と記す）の表面欠陥を除去して、キャパシタの歩留まりを向上させることができるプリント回路基板内蔵型キャパシタの製造方法に関する。
【背景技術】
【０００２】
現在まで殆どのプリント回路基板の表面には、一般的な個別チップ抵抗（Ｄｉｓｃｒｅｔｅ Ｃｈｉｐ Ｒｅｓｉｓｔｏｒ）または一般的な個別チップキャパシタ（Ｄｉｓｃｒｅｔｅ Ｃｈｉｐ Ｃａｐａｃｉｔｏｒ）を実装しているが、最近、抵抗またはキャパシタなどの受動素子を内蔵したプリント回路基板が開発されている。
【０００３】
このような受動素子内蔵型プリント回路基板技術は、新しい材料（物質）及び工程を利用して、基板の外部又は内層に抵抗またはキャパシタなどの受動素子を挿入して、既存のチップ抵抗及びチップキャパシタの機能を取り替える技術をいう。
【０００４】
すなわち、受動素子内蔵型プリント回路基板は、基板自体の内層又は外部に受動素子、例えば、キャパシタが埋没されている形態であって、基板自体のサイズに関係なしに受動素子であるキャパシタがプリント回路基板の一部分として統合されていると、これを「内蔵型キャパシタ」といい、このような基板をキャパシタ内蔵型プリント回路基板（Ｅｍｂｅｄｄｅｄ Ｃａｐａｃｉｔｏｒ ＰＣＢ）と言う。
【０００５】
このようなキャパシタ内蔵型プリント回路基板の最も重要な特徴は、キャパシタがプリント回路基板の一部分として本来取り揃えられているため、基板表面に実装する必要がないということにある。
【０００６】
一方、現在までのキャパシタ内蔵型プリント回路基板技術は、大きく３つの方法で開発されつつあり、以下、詳細に説明する。
【０００７】
第１に、重合体キャパシタペーストを塗布し、熱硬化、すなわち乾燥させてキャパシタを実現する重合体厚膜型（Ｐｏｌｙｍｅｒ Ｔｈｉｃｋ Ｆｉｌｍ Ｔｙｐｅ）キャパシタを実現する方法がある。
【０００８】
この方法は、プリント回路基板の内層に重合体キャパシタペーストを塗布した後、これを乾燥してから次の電極を形成するように、銅ペーストを印刷及び乾燥させることによって、内蔵型キャパシタを製造する。
【０００９】
第２に、セラミック充填感光性樹脂をプリント回路基板にコーティングして、個別内蔵型キャパシタを実現する方法がある。
【００１０】
この方法は、セラミック粉末が含有された感光性樹脂を基板にコーティングした後、銅箔を積層させて、それぞれの上部電極及び下部電極を形成し、以後に回路パターンを形成し感光性樹脂をエッチングして、個別キャパシタを実現するようになる。
【００１１】
第３に、プリント回路基板の表面に実装されていたデカプリングキャパシタ（Ｄｅｃｏｕｐｌｉｎｇ ｃａｐａｃｉｔｏｒ）を取り替えることができるように、プリント回路基板の内層にキャパシタンス特性を有する別途の誘電層を挿入して、キャパシタを実現する方法がある。
【００１２】
この方法は、プリント回路基板の内層に電源電極及び接地電極からなる誘電層を挿入して、電源分散型デカプリングキャパシタを実現している。
【００１３】
一方、上述のプリント回路基板に内蔵されるキャパシタは、プリント回路基板の容積によりそのサイズが制約されるから、外蔵型に比べて充分な容量を確保し難い。
【００１４】
したがって、最近では、単位面積当り高い容量密度を実現することによって、現在内蔵されずにプリント回路基板上に実装される外蔵型高容量のＭＬＣＣ（Ｍｕｌｔｉ ｌａｙｅｒｅｄ ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）などの高密度キャパシタもプリント回路基板内に内蔵するための技術が求められている。このために、従来では、誘電層の誘電率を向上させ、その厚さを減少させるために、薄膜化技術を内蔵型キャパシタの製造方法に適用した。
【００１５】
しかしながら、上記のような薄膜化技術を利用してキャパシタのサイズを最小化するために、誘電層を数百ｎｍ程度の厚さに薄く形成すると、その下に位置する下部電極の表面状態に応じて誘電層の形成欠陥が発生する恐れがあり、これは、漏れ電流の増加及び下部電極と上部電極との短絡現象を引き起こすという問題がある。
【００１６】
すると、以下、図１及び図２を参照して、従来の技術に係るプリント回路基板内蔵型キャパシタの問題点について詳細に説明する。
【００１７】
まず、図１は、従来の技術によって製造されたプリント回路基板内蔵型キャパシタの構造を示した断面図であって、従来の技術に係るプリント回路基板内蔵型キャパシタ１００は、ＦＲ−４などの補強基材１１１及びその両面に積層された銅箔１１２からなるＣＣＬ基板１１０上に順次形成された誘電層１２０、及び上部電極１３０を備える。このとき、前記ＣＣＬ基板１１０は、内蔵型キャパシタにおいて下部電極として機能する。
【００１８】
ところが、前記誘電層１２０が形成されるＣＣＬ基板１１０の表面、すなわち、銅箔１１２の表面は、それと接する補強基材１１１の表面状態に応じて、突出した凸欠陥及び凹んだ凹欠陥などのような表面欠陥を有する。
【００１９】
しかしながら、このような表面欠陥は、内蔵型キャパシタの漏れ電流を増加させて、内蔵型キャパシタが内蔵されたプリント回路基板の特性及び信頼性を低下させるという問題がある。
【００２０】
また、上記のような表面欠陥を有するＣＣＬ基板１１０上に誘電層１２０を形成する場合、特に前記誘電層１２０をキャパシタのサイズを最小化するために、数百ｎｍ程度の薄い厚さに形成する場合、"Ｆ"のように、誘電層１２０が不良形成される誘電層欠陥が発生する。これは、以下の図２を参照して詳細に説明する。
【００２１】
図２は、従来の技術によって製造されたプリント回路基板内蔵型キャパシタの問題点を説明するために示した写真であり、さらに詳細に、ＣＣＬ基板の突出した凸欠陥が、その上に積層された誘電層及び上部電極を貫通して露出した状態を示した写真及び突出した凸欠陥部分を拡大して示した写真である。
【００２２】
このように、突出した凸欠陥を有するＣＣＬ基板上に誘電層及び上部電極を順次形成すると、突出した凸欠陥部分に誘電層が形成できなくなることから、下部電極として機能するＣＣＬ基板１１０と上部電極１３０とが互いに短絡されるという問題が発生する。
【００２３】
すなわち、上述のように、前記ＣＣＬ基板の表面欠陥は、内蔵型キャパシタの漏れ電流を増加させ、下部電極と上部電極とを短絡させるため、結局、プリント回路基板内蔵型キャパシタの特性及び信頼性が低くなり、製造歩留まりも減少するという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００２４】
そこで、本発明は、上述の問題点に鑑みてなされたもので、その目的は、下部電極として用いられるＣＣＬ基板の表面欠陥を除去して、内蔵型キャパシタの特性及び信頼性だけでなく、製造歩留まりも向上させることができるプリント回路基板内蔵型キャパシタの製造方法を提供することにある。
【課題を解決するための手段】
【００２５】
上記の目的を達成すべく、本発明のプリント回路基板内蔵型キャパシタの製造方法は、補強基材及びその両面に積層された銅箔からなるＣＣＬ基板を用意するステップと、前記ＣＣＬ基板の銅箔表面を平坦化するステップと、前記平坦化された銅箔表面上に誘電層を形成するステップと、前記誘電層上に上部電極を形成するステップとを含む。
【００２６】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記ＣＣＬ基板の銅箔表面を平坦化するステップ以前及び以後に、前記ＣＣＬ基板を順次に洗浄及び乾燥するステップをさらに含むことが好ましい。
【００２７】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記ＣＣＬ基板の銅箔表面を平坦化するステップは、機械研磨または電解研磨工程により行うことが好ましく、さらに好ましくは、機械研磨及び電解研磨を順次行う。
【００２８】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記機械研磨は、ポリエステルフィルムにセラミック粒子がコーティングされた研磨テープを使用して行い、前記セラミック粒子は、２０μｍ以下のサイズを有するＳｉＣまたはＡｌ２Ｏ３を使用することが好ましい。
【００２９】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記機械研磨は、ポリエステルフィルムに所定のサイズのセラミック粒子がコーティングされた第１研磨テープで第１研磨するステップと、前記第１研磨テープのセラミック粒子よりサイズの小さいセラミック粒子がコーティングされた第２研磨テープで第２研磨するステップとを含むことが好ましい。このとき、前記第１研磨テープのセラミック粒子は、２０μｍ以下のサイズを有するＳｉＣまたはＡｌ２Ｏ３を使用することが好ましい。
【００３０】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記電解研磨は、リン酸、硫酸、塩酸、窒酸、ホウ酸からなるグループより選択された何れか１つまたは２つ以上の組み合わせからなる電解液を使用して行うことが好ましく、さらに好ましくは、クロム酸またはヨウ素からなる添加剤をさらに含んで銅箔の腐食を防止する。このとき、前記添加剤は、全電解液に対して０．５ｗｔ％〜１ｗｔ％の含有量で添加することが好ましい。
【００３１】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記電解液のｐＨは、６以上を表す場合、研磨率が低くなって、表面欠陥が完全に除去され難いため、５以下を表すことが好ましい。
【００３２】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記電解液の電解温度は、０℃〜７５℃の温度範囲を有することが好ましい。
【００３３】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記電解液の電流密度は、５〜５０Ａ／ｄｍ２の密度範囲を有することが好ましい。
【００３４】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記誘電層は、高い誘電率を有するセラミック組成物からなることが好ましい。
【００３５】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記上部電極は、Ｃｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ、Ａｇからなるグループより選択された何れか１つ以上の金属またはこれらの合金からなることが好ましい。
【発明の効果】
【００３６】
本発明によれば、下部電極として用いられるＣＣＬ基板の表面欠陥を除去した後、その上に誘電層及び上部電極を順次形成することによって、ＣＣＬ基板の表面欠陥により発生する漏れ電流の発生を防止でき、かつ、誘電層の形成不良により発生する下部電極と上部電極との短絡現象を防止できる。
【００３７】
これにより、本発明は、プリント回路基板内蔵型キャパシタの特性及び信頼性を向上させることができ、かつ、製造歩留まりも向上させることができるという効果がある。
【発明を実施するための最良の形態】
【００３８】
以下、添付した図面を参照して、当業者が容易に実施できるように本発明の実施形態について詳細に説明する。
【００３９】
図面において多様な層及び領域を明確に表現するために、その厚さを拡大して示した。明細書全体にわたって類似した部分には同じ図面符号を付してある。
【００４０】
以下、本発明の一実施形態に係るプリント回路基板内蔵型キャパシタの製造方法について図面を参照して詳細に説明する。
【００４１】
図３ａ〜図３ｃは、本発明の一実施形態に係るプリント回路基板内蔵型キャパシタの製造方法を説明するために順次に示した工程断面図である。
【００４２】
まず、図３ａに示すように、ＦＲ−４などの補強基材１１１及びその両面に積層された銅箔１１２からなるＣＣＬ基板１１０を用意する。このとき、前記補強基材１１１としては、ＦＲ−４だけでなく、プリント回路基板の用途に応じる適切な材質に変更可能である。本実施形態に係る前記ＣＣＬ基板１１０は、内蔵型キャパシタにおいて、下部電極として機能する。
【００４３】
一方、前記ＣＣＬ基板１１０の表面、すなわち銅箔１１２の表面は、それと接する補強基材１１１の材質特性による表面状態に応じて、突出した凸欠陥及び凹んだ凸陥などのような表面欠陥を有する。
【００４４】
しかしながら、このような表面欠陥は、内蔵型キャパシタの漏れ電流を増加させて、キャパシタ内蔵型プリント回路基板の特性及び信頼性を低下させ、後述する誘電層及び上部電極の形成工程時に、これらの欠陥の発生要因として作用して、製造歩留まりを減少させる。
【００４５】
したがって、前記ＣＣＬ基板１１０の表面欠陥は、上述のように、内蔵型キャパシタの特性及び信頼性に極めて大きい影響を及ぼし、かつ、製造歩留まりも減少させるため、全般的なプリント回路基板内蔵型キャパシタ製造工程において、除去されなければならない。
【００４６】
これにより、本発明は、図３ｂに示すように、前記ＣＣＬ基板１１０の銅箔１１２の表面を平坦化する。このとき、前記平坦化工程としては、機械研磨または電解研磨工程を使用することが好ましく、研磨効率を向上させるためには、機械研磨した後、電解研磨工程をさらに行うことができる。
【００４７】
すなわち、本発明によれば、前記ＣＣＬ基板１１０の表面を平坦化して、銅箔１１２の表面欠陥を除去することによって、前記表面欠陥から発生する従来の技術の問題点を解決することができる。
【００４８】
その後、図３ｃに示すように、平坦化されたＣＣＬ基板１１０上に誘電層１２０及び上部電極１３０を順次形成する。
【００４９】
前記誘電層１２０は、高い誘電率を有するセラミック組成物をＡＬＤ、ＰＬＤ、ＣＶＤなどのような多様な薄膜形成法により積層して形成する。このようなセラミック組成物には、ＢＺＮ、Ａｌ２Ｏ３、ＰＺＴ、ＰＬＺＴ、ＰＴ、ＰＭＮ、ＰＭＮ−ＰＴ、ＢａＴｉＯ３、ＨｆＯ２、ＳｒＴｉＯ３などがあり、これは必ずこれに限定されるものではなく、セラミック組成物でなくても高い誘電率を有する物質であれば全て使用できる。
【００５０】
前記上部電極１３０は、低温で形成可能なスパッタ法、蒸発法、及び無電解メッキ法等で形成でき、電極物質としては、Ｃｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ、Ａｇからなるグループより選択された何れか１つ以上の金属またはこれらの合金などが適用可能である。
【００５１】
すると、以下、前記ＣＣＬ基板の銅箔表面を平坦化するための具体的な方法について、図４及び図５を参照して説明する。
【００５２】
＜機械研磨法＞
【００５３】
まず、表面欠陥を有するＣＣＬ基板の表面に第１洗浄及び第１乾燥工程を順次行う。このとき、洗浄液として、純水（ＤＩ ｗａｔｅｒ）を使用することが好ましい。
【００５４】
その後、前記第１乾燥工程が行われたＣＣＬ基板の表面を表面欠陥が除去される時点まで、ポリエステルフィルムにセラミック粒子がコーティングされた研磨テープを使用して研磨する。このとき、前記セラミック粒子は、２０μｍ以下のサイズを有することを使用することが好ましく、さらに好ましくは、５μｍ以下のサイズを有することが好ましい。これは、前記セラミック粒子のサイズが大きければ大きいほど、ＣＣＬ基板の表面が荒く研磨されるため、サイズが大きいセラミック粒子により、ＣＣＬ基板の表面にキズが生じるのを最小化するためである。このような微細なセラミック粒子には、ＳｉＣ及びＡｌ２Ｏ３などがある。
【００５５】
その後、前記平坦化されたＣＣＬ基板の表面に、第２洗浄及び第２乾燥工程を順次行う。
【００５６】
すなわち、上述の通り、下部電極として機能するＣＣＬ基板の表面欠陥を機械研磨して除去した後、その上に誘電層及び上部電極を順次形成すると、図４に示すように、上部電極１３０上にＣＣＬ基板の表面欠陥（図２の１１０参照）が突出しないことが分かる。ここで、図４は、本発明の機械研磨により平坦化されたＣＣＬ基板を使用して製造されたプリント回路基板内蔵型キャパシタの効果を説明するために示した写真である。
【００５７】
一方、本発明は、ポリエステルフィルムに２０μｍ以下のサイズを有するセラミック粒子がコーティングされた第１研磨テープで第１研磨した後、前記第１研磨テープのセラミック粒子よりサイズの小さいセラミック粒子がコーティングされた第２研磨テープで第２研磨することにより、セラミック粒子のサイズが大きい第１研磨テープにより発生したＣＣＬ基板のキズを、これより小さなサイズのセラミック粒子を有する第２研磨テープで緩衝させて、ＣＣＬ基板の表面に発生するキズを最小化することができる。
【００５８】
＜電解研磨法＞
【００５９】
まず、前記機械研磨方法と同様に、表面欠陥を有するＣＣＬ基板の表面に第１洗浄及び第１乾燥工程を順次行う。
【００６０】
その後、前記第１乾燥工程が行われたＣＣＬ基板をリン酸、硫酸、塩酸、窒酸、ホウ酸からなるグループより選択された何れか１つまたは２つ以上の組み合わせからなる電解液に浸漬して、所定期間の間、電解研磨を行う。このとき、電解研磨する時間は、ＣＣＬ基板の銅箔特性及び工程条件に応じて調節できる。
【００６１】
また、前記電解液のｐＨは、６以上を表す場合、研磨率が低くなって、表面欠陥が完全に除去され難いため、５以下を表すことが好ましい。
【００６２】
特に、本発明に係る電解液は、ＣＣＬ基板の銅箔が腐食されることを防止するために、クロム酸またはヨウ素からなる添加剤をさらに含むことが好ましい。このとき、前記添加剤は、電解液に全電解液に対して０．５ｗｔ％未満の含有量で添加すると、添加剤の機能である銅箔の腐食防止の機能をほとんどすることができず、１ｗｔ％以上の含有量で添加すると、１ｗｔ％の含有量が添加された電解液と同じ効果を有する。したがって、前記添加剤は、全電解液に対して０．５ｗｔ％〜１ｗｔ％であることが好ましい。
【００６３】
また、前記電解液の電解温度は、０℃〜７５℃の範囲を有することが好ましい。これは、前記電解液が０℃未満の場合には、凍ってしまって電解研磨が難しく、７５℃を超過する場合には、電解研磨速度が増加して、研磨銅箔の全面において均一に行い難いという問題があるためである。
【００６４】
前記電解液の電流密度も、５Ａ／ｄｍ２未満の場合には、電解研磨の研磨特性がほとんど現れなく、５０Ａ／ｄｍ２を超過する場合には、電解研磨速度が増加して、研磨銅箔の全面において均一に行い難いため、５〜５０Ａ／ｄｍ２の範囲を有することが好ましい。
【００６５】
その後、前記平坦化されたＣＣＬ基板の表面に、第２洗浄工程を行った後、第２乾燥工程を順次行う。
【００６６】
すなわち、上述のように、下部電極として機能するＣＣＬ基板の表面欠陥を電解研磨して除去した後、その上に誘電層及び上部電極を順次形成すると、図５に示すように、上部電極１３０上にＣＣＬ基板の表面欠陥（図２の１１０参照）が突出しないことが分かる。ここで、図５は、本発明の電解研磨により平坦化されたＣＣＬ基板を使用して製造されたプリント回路基板内蔵型キャパシタの効果を説明するために示した写真である。
【００６７】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【図面の簡単な説明】
【００６８】
【図１】従来の技術によって製造されたプリント回路基板内蔵型キャパシタの構造を示した断面図である。
【図２】従来の技術によって製造されたプリント回路基板内蔵型キャパシタの問題点を説明するために示した写真である。
【図３ａ】本発明の一実施形態に係るプリント回路基板内蔵型キャパシタの製造方法を説明するための工程断面図である。
【図３ｂ】本発明の一実施形態に係るプリント回路基板内蔵型キャパシタの製造方法を説明するための工程断面図である。
【図３ｃ】本発明の一実施形態に係るプリント回路基板内蔵型キャパシタの製造方法を説明するための工程断面図である。
【図４】本発明によって製造されたプリント回路基板内蔵型キャパシタの効果を説明するために示した写真である。
【図５】本発明によって製造されたプリント回路基板内蔵型キャパシタの効果を説明するために示した写真である。
【符号の説明】
【００６９】
１００ 内蔵型キャパシタ
１１０ ＣＣＬ基板
１１１ 補強基材
１１２ 銅箔
１２０ 誘電層
１３０ 上部電極
【技術分野】
【０００１】
本発明は、プリント回路基板内蔵型キャパシタの製造方法に関し、さらに詳細には、下部電極として用いられる銅箔コーティング積層板（Ｃｏｐｐｅｒ Ｃｌａｄ Ｌａｍｉｎａｔｉｏｎ；以下、「ＣＣＬ基板」と記す）の表面欠陥を除去して、キャパシタの歩留まりを向上させることができるプリント回路基板内蔵型キャパシタの製造方法に関する。
【背景技術】
【０００２】
現在まで殆どのプリント回路基板の表面には、一般的な個別チップ抵抗（Ｄｉｓｃｒｅｔｅ Ｃｈｉｐ Ｒｅｓｉｓｔｏｒ）または一般的な個別チップキャパシタ（Ｄｉｓｃｒｅｔｅ Ｃｈｉｐ Ｃａｐａｃｉｔｏｒ）を実装しているが、最近、抵抗またはキャパシタなどの受動素子を内蔵したプリント回路基板が開発されている。
【０００３】
このような受動素子内蔵型プリント回路基板技術は、新しい材料（物質）及び工程を利用して、基板の外部又は内層に抵抗またはキャパシタなどの受動素子を挿入して、既存のチップ抵抗及びチップキャパシタの機能を取り替える技術をいう。
【０００４】
すなわち、受動素子内蔵型プリント回路基板は、基板自体の内層又は外部に受動素子、例えば、キャパシタが埋没されている形態であって、基板自体のサイズに関係なしに受動素子であるキャパシタがプリント回路基板の一部分として統合されていると、これを「内蔵型キャパシタ」といい、このような基板をキャパシタ内蔵型プリント回路基板（Ｅｍｂｅｄｄｅｄ Ｃａｐａｃｉｔｏｒ ＰＣＢ）と言う。
【０００５】
このようなキャパシタ内蔵型プリント回路基板の最も重要な特徴は、キャパシタがプリント回路基板の一部分として本来取り揃えられているため、基板表面に実装する必要がないということにある。
【０００６】
一方、現在までのキャパシタ内蔵型プリント回路基板技術は、大きく３つの方法で開発されつつあり、以下、詳細に説明する。
【０００７】
第１に、重合体キャパシタペーストを塗布し、熱硬化、すなわち乾燥させてキャパシタを実現する重合体厚膜型（Ｐｏｌｙｍｅｒ Ｔｈｉｃｋ Ｆｉｌｍ Ｔｙｐｅ）キャパシタを実現する方法がある。
【０００８】
この方法は、プリント回路基板の内層に重合体キャパシタペーストを塗布した後、これを乾燥してから次の電極を形成するように、銅ペーストを印刷及び乾燥させることによって、内蔵型キャパシタを製造する。
【０００９】
第２に、セラミック充填感光性樹脂をプリント回路基板にコーティングして、個別内蔵型キャパシタを実現する方法がある。
【００１０】
この方法は、セラミック粉末が含有された感光性樹脂を基板にコーティングした後、銅箔を積層させて、それぞれの上部電極及び下部電極を形成し、以後に回路パターンを形成し感光性樹脂をエッチングして、個別キャパシタを実現するようになる。
【００１１】
第３に、プリント回路基板の表面に実装されていたデカプリングキャパシタ（Ｄｅｃｏｕｐｌｉｎｇ ｃａｐａｃｉｔｏｒ）を取り替えることができるように、プリント回路基板の内層にキャパシタンス特性を有する別途の誘電層を挿入して、キャパシタを実現する方法がある。
【００１２】
この方法は、プリント回路基板の内層に電源電極及び接地電極からなる誘電層を挿入して、電源分散型デカプリングキャパシタを実現している。
【００１３】
一方、上述のプリント回路基板に内蔵されるキャパシタは、プリント回路基板の容積によりそのサイズが制約されるから、外蔵型に比べて充分な容量を確保し難い。
【００１４】
したがって、最近では、単位面積当り高い容量密度を実現することによって、現在内蔵されずにプリント回路基板上に実装される外蔵型高容量のＭＬＣＣ（Ｍｕｌｔｉ ｌａｙｅｒｅｄ ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）などの高密度キャパシタもプリント回路基板内に内蔵するための技術が求められている。このために、従来では、誘電層の誘電率を向上させ、その厚さを減少させるために、薄膜化技術を内蔵型キャパシタの製造方法に適用した。
【００１５】
しかしながら、上記のような薄膜化技術を利用してキャパシタのサイズを最小化するために、誘電層を数百ｎｍ程度の厚さに薄く形成すると、その下に位置する下部電極の表面状態に応じて誘電層の形成欠陥が発生する恐れがあり、これは、漏れ電流の増加及び下部電極と上部電極との短絡現象を引き起こすという問題がある。
【００１６】
すると、以下、図１及び図２を参照して、従来の技術に係るプリント回路基板内蔵型キャパシタの問題点について詳細に説明する。
【００１７】
まず、図１は、従来の技術によって製造されたプリント回路基板内蔵型キャパシタの構造を示した断面図であって、従来の技術に係るプリント回路基板内蔵型キャパシタ１００は、ＦＲ−４などの補強基材１１１及びその両面に積層された銅箔１１２からなるＣＣＬ基板１１０上に順次形成された誘電層１２０、及び上部電極１３０を備える。このとき、前記ＣＣＬ基板１１０は、内蔵型キャパシタにおいて下部電極として機能する。
【００１８】
ところが、前記誘電層１２０が形成されるＣＣＬ基板１１０の表面、すなわち、銅箔１１２の表面は、それと接する補強基材１１１の表面状態に応じて、突出した凸欠陥及び凹んだ凹欠陥などのような表面欠陥を有する。
【００１９】
しかしながら、このような表面欠陥は、内蔵型キャパシタの漏れ電流を増加させて、内蔵型キャパシタが内蔵されたプリント回路基板の特性及び信頼性を低下させるという問題がある。
【００２０】
また、上記のような表面欠陥を有するＣＣＬ基板１１０上に誘電層１２０を形成する場合、特に前記誘電層１２０をキャパシタのサイズを最小化するために、数百ｎｍ程度の薄い厚さに形成する場合、"Ｆ"のように、誘電層１２０が不良形成される誘電層欠陥が発生する。これは、以下の図２を参照して詳細に説明する。
【００２１】
図２は、従来の技術によって製造されたプリント回路基板内蔵型キャパシタの問題点を説明するために示した写真であり、さらに詳細に、ＣＣＬ基板の突出した凸欠陥が、その上に積層された誘電層及び上部電極を貫通して露出した状態を示した写真及び突出した凸欠陥部分を拡大して示した写真である。
【００２２】
このように、突出した凸欠陥を有するＣＣＬ基板上に誘電層及び上部電極を順次形成すると、突出した凸欠陥部分に誘電層が形成できなくなることから、下部電極として機能するＣＣＬ基板１１０と上部電極１３０とが互いに短絡されるという問題が発生する。
【００２３】
すなわち、上述のように、前記ＣＣＬ基板の表面欠陥は、内蔵型キャパシタの漏れ電流を増加させ、下部電極と上部電極とを短絡させるため、結局、プリント回路基板内蔵型キャパシタの特性及び信頼性が低くなり、製造歩留まりも減少するという問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００２４】
そこで、本発明は、上述の問題点に鑑みてなされたもので、その目的は、下部電極として用いられるＣＣＬ基板の表面欠陥を除去して、内蔵型キャパシタの特性及び信頼性だけでなく、製造歩留まりも向上させることができるプリント回路基板内蔵型キャパシタの製造方法を提供することにある。
【課題を解決するための手段】
【００２５】
上記の目的を達成すべく、本発明のプリント回路基板内蔵型キャパシタの製造方法は、補強基材及びその両面に積層された銅箔からなるＣＣＬ基板を用意するステップと、前記ＣＣＬ基板の銅箔表面を平坦化するステップと、前記平坦化された銅箔表面上に誘電層を形成するステップと、前記誘電層上に上部電極を形成するステップとを含む。
【００２６】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記ＣＣＬ基板の銅箔表面を平坦化するステップ以前及び以後に、前記ＣＣＬ基板を順次に洗浄及び乾燥するステップをさらに含むことが好ましい。
【００２７】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記ＣＣＬ基板の銅箔表面を平坦化するステップは、機械研磨または電解研磨工程により行うことが好ましく、さらに好ましくは、機械研磨及び電解研磨を順次行う。
【００２８】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記機械研磨は、ポリエステルフィルムにセラミック粒子がコーティングされた研磨テープを使用して行い、前記セラミック粒子は、２０μｍ以下のサイズを有するＳｉＣまたはＡｌ２Ｏ３を使用することが好ましい。
【００２９】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記機械研磨は、ポリエステルフィルムに所定のサイズのセラミック粒子がコーティングされた第１研磨テープで第１研磨するステップと、前記第１研磨テープのセラミック粒子よりサイズの小さいセラミック粒子がコーティングされた第２研磨テープで第２研磨するステップとを含むことが好ましい。このとき、前記第１研磨テープのセラミック粒子は、２０μｍ以下のサイズを有するＳｉＣまたはＡｌ２Ｏ３を使用することが好ましい。
【００３０】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記電解研磨は、リン酸、硫酸、塩酸、窒酸、ホウ酸からなるグループより選択された何れか１つまたは２つ以上の組み合わせからなる電解液を使用して行うことが好ましく、さらに好ましくは、クロム酸またはヨウ素からなる添加剤をさらに含んで銅箔の腐食を防止する。このとき、前記添加剤は、全電解液に対して０．５ｗｔ％〜１ｗｔ％の含有量で添加することが好ましい。
【００３１】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記電解液のｐＨは、６以上を表す場合、研磨率が低くなって、表面欠陥が完全に除去され難いため、５以下を表すことが好ましい。
【００３２】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記電解液の電解温度は、０℃〜７５℃の温度範囲を有することが好ましい。
【００３３】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記電解液の電流密度は、５〜５０Ａ／ｄｍ２の密度範囲を有することが好ましい。
【００３４】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記誘電層は、高い誘電率を有するセラミック組成物からなることが好ましい。
【００３５】
また、前記本発明のプリント回路基板内蔵型キャパシタの製造方法において、前記上部電極は、Ｃｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ、Ａｇからなるグループより選択された何れか１つ以上の金属またはこれらの合金からなることが好ましい。
【発明の効果】
【００３６】
本発明によれば、下部電極として用いられるＣＣＬ基板の表面欠陥を除去した後、その上に誘電層及び上部電極を順次形成することによって、ＣＣＬ基板の表面欠陥により発生する漏れ電流の発生を防止でき、かつ、誘電層の形成不良により発生する下部電極と上部電極との短絡現象を防止できる。
【００３７】
これにより、本発明は、プリント回路基板内蔵型キャパシタの特性及び信頼性を向上させることができ、かつ、製造歩留まりも向上させることができるという効果がある。
【発明を実施するための最良の形態】
【００３８】
以下、添付した図面を参照して、当業者が容易に実施できるように本発明の実施形態について詳細に説明する。
【００３９】
図面において多様な層及び領域を明確に表現するために、その厚さを拡大して示した。明細書全体にわたって類似した部分には同じ図面符号を付してある。
【００４０】
以下、本発明の一実施形態に係るプリント回路基板内蔵型キャパシタの製造方法について図面を参照して詳細に説明する。
【００４１】
図３ａ〜図３ｃは、本発明の一実施形態に係るプリント回路基板内蔵型キャパシタの製造方法を説明するために順次に示した工程断面図である。
【００４２】
まず、図３ａに示すように、ＦＲ−４などの補強基材１１１及びその両面に積層された銅箔１１２からなるＣＣＬ基板１１０を用意する。このとき、前記補強基材１１１としては、ＦＲ−４だけでなく、プリント回路基板の用途に応じる適切な材質に変更可能である。本実施形態に係る前記ＣＣＬ基板１１０は、内蔵型キャパシタにおいて、下部電極として機能する。
【００４３】
一方、前記ＣＣＬ基板１１０の表面、すなわち銅箔１１２の表面は、それと接する補強基材１１１の材質特性による表面状態に応じて、突出した凸欠陥及び凹んだ凸陥などのような表面欠陥を有する。
【００４４】
しかしながら、このような表面欠陥は、内蔵型キャパシタの漏れ電流を増加させて、キャパシタ内蔵型プリント回路基板の特性及び信頼性を低下させ、後述する誘電層及び上部電極の形成工程時に、これらの欠陥の発生要因として作用して、製造歩留まりを減少させる。
【００４５】
したがって、前記ＣＣＬ基板１１０の表面欠陥は、上述のように、内蔵型キャパシタの特性及び信頼性に極めて大きい影響を及ぼし、かつ、製造歩留まりも減少させるため、全般的なプリント回路基板内蔵型キャパシタ製造工程において、除去されなければならない。
【００４６】
これにより、本発明は、図３ｂに示すように、前記ＣＣＬ基板１１０の銅箔１１２の表面を平坦化する。このとき、前記平坦化工程としては、機械研磨または電解研磨工程を使用することが好ましく、研磨効率を向上させるためには、機械研磨した後、電解研磨工程をさらに行うことができる。
【００４７】
すなわち、本発明によれば、前記ＣＣＬ基板１１０の表面を平坦化して、銅箔１１２の表面欠陥を除去することによって、前記表面欠陥から発生する従来の技術の問題点を解決することができる。
【００４８】
その後、図３ｃに示すように、平坦化されたＣＣＬ基板１１０上に誘電層１２０及び上部電極１３０を順次形成する。
【００４９】
前記誘電層１２０は、高い誘電率を有するセラミック組成物をＡＬＤ、ＰＬＤ、ＣＶＤなどのような多様な薄膜形成法により積層して形成する。このようなセラミック組成物には、ＢＺＮ、Ａｌ２Ｏ３、ＰＺＴ、ＰＬＺＴ、ＰＴ、ＰＭＮ、ＰＭＮ−ＰＴ、ＢａＴｉＯ３、ＨｆＯ２、ＳｒＴｉＯ３などがあり、これは必ずこれに限定されるものではなく、セラミック組成物でなくても高い誘電率を有する物質であれば全て使用できる。
【００５０】
前記上部電極１３０は、低温で形成可能なスパッタ法、蒸発法、及び無電解メッキ法等で形成でき、電極物質としては、Ｃｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ、Ａｇからなるグループより選択された何れか１つ以上の金属またはこれらの合金などが適用可能である。
【００５１】
すると、以下、前記ＣＣＬ基板の銅箔表面を平坦化するための具体的な方法について、図４及び図５を参照して説明する。
【００５２】
＜機械研磨法＞
【００５３】
まず、表面欠陥を有するＣＣＬ基板の表面に第１洗浄及び第１乾燥工程を順次行う。このとき、洗浄液として、純水（ＤＩ ｗａｔｅｒ）を使用することが好ましい。
【００５４】
その後、前記第１乾燥工程が行われたＣＣＬ基板の表面を表面欠陥が除去される時点まで、ポリエステルフィルムにセラミック粒子がコーティングされた研磨テープを使用して研磨する。このとき、前記セラミック粒子は、２０μｍ以下のサイズを有することを使用することが好ましく、さらに好ましくは、５μｍ以下のサイズを有することが好ましい。これは、前記セラミック粒子のサイズが大きければ大きいほど、ＣＣＬ基板の表面が荒く研磨されるため、サイズが大きいセラミック粒子により、ＣＣＬ基板の表面にキズが生じるのを最小化するためである。このような微細なセラミック粒子には、ＳｉＣ及びＡｌ２Ｏ３などがある。
【００５５】
その後、前記平坦化されたＣＣＬ基板の表面に、第２洗浄及び第２乾燥工程を順次行う。
【００５６】
すなわち、上述の通り、下部電極として機能するＣＣＬ基板の表面欠陥を機械研磨して除去した後、その上に誘電層及び上部電極を順次形成すると、図４に示すように、上部電極１３０上にＣＣＬ基板の表面欠陥（図２の１１０参照）が突出しないことが分かる。ここで、図４は、本発明の機械研磨により平坦化されたＣＣＬ基板を使用して製造されたプリント回路基板内蔵型キャパシタの効果を説明するために示した写真である。
【００５７】
一方、本発明は、ポリエステルフィルムに２０μｍ以下のサイズを有するセラミック粒子がコーティングされた第１研磨テープで第１研磨した後、前記第１研磨テープのセラミック粒子よりサイズの小さいセラミック粒子がコーティングされた第２研磨テープで第２研磨することにより、セラミック粒子のサイズが大きい第１研磨テープにより発生したＣＣＬ基板のキズを、これより小さなサイズのセラミック粒子を有する第２研磨テープで緩衝させて、ＣＣＬ基板の表面に発生するキズを最小化することができる。
【００５８】
＜電解研磨法＞
【００５９】
まず、前記機械研磨方法と同様に、表面欠陥を有するＣＣＬ基板の表面に第１洗浄及び第１乾燥工程を順次行う。
【００６０】
その後、前記第１乾燥工程が行われたＣＣＬ基板をリン酸、硫酸、塩酸、窒酸、ホウ酸からなるグループより選択された何れか１つまたは２つ以上の組み合わせからなる電解液に浸漬して、所定期間の間、電解研磨を行う。このとき、電解研磨する時間は、ＣＣＬ基板の銅箔特性及び工程条件に応じて調節できる。
【００６１】
また、前記電解液のｐＨは、６以上を表す場合、研磨率が低くなって、表面欠陥が完全に除去され難いため、５以下を表すことが好ましい。
【００６２】
特に、本発明に係る電解液は、ＣＣＬ基板の銅箔が腐食されることを防止するために、クロム酸またはヨウ素からなる添加剤をさらに含むことが好ましい。このとき、前記添加剤は、電解液に全電解液に対して０．５ｗｔ％未満の含有量で添加すると、添加剤の機能である銅箔の腐食防止の機能をほとんどすることができず、１ｗｔ％以上の含有量で添加すると、１ｗｔ％の含有量が添加された電解液と同じ効果を有する。したがって、前記添加剤は、全電解液に対して０．５ｗｔ％〜１ｗｔ％であることが好ましい。
【００６３】
また、前記電解液の電解温度は、０℃〜７５℃の範囲を有することが好ましい。これは、前記電解液が０℃未満の場合には、凍ってしまって電解研磨が難しく、７５℃を超過する場合には、電解研磨速度が増加して、研磨銅箔の全面において均一に行い難いという問題があるためである。
【００６４】
前記電解液の電流密度も、５Ａ／ｄｍ２未満の場合には、電解研磨の研磨特性がほとんど現れなく、５０Ａ／ｄｍ２を超過する場合には、電解研磨速度が増加して、研磨銅箔の全面において均一に行い難いため、５〜５０Ａ／ｄｍ２の範囲を有することが好ましい。
【００６５】
その後、前記平坦化されたＣＣＬ基板の表面に、第２洗浄工程を行った後、第２乾燥工程を順次行う。
【００６６】
すなわち、上述のように、下部電極として機能するＣＣＬ基板の表面欠陥を電解研磨して除去した後、その上に誘電層及び上部電極を順次形成すると、図５に示すように、上部電極１３０上にＣＣＬ基板の表面欠陥（図２の１１０参照）が突出しないことが分かる。ここで、図５は、本発明の電解研磨により平坦化されたＣＣＬ基板を使用して製造されたプリント回路基板内蔵型キャパシタの効果を説明するために示した写真である。
【００６７】
上述した本発明の好ましい実施の形態は、例示の目的のために開示されたものであり、本発明の属する技術の分野における通常の知識を有する者であれば、本発明の技術的思想を逸脱しない範囲内で、様々な置換、変形、及び変更が可能であり、このような置換、変更などは、特許請求の範囲に属するものである。
【図面の簡単な説明】
【００６８】
【図１】従来の技術によって製造されたプリント回路基板内蔵型キャパシタの構造を示した断面図である。
【図２】従来の技術によって製造されたプリント回路基板内蔵型キャパシタの問題点を説明するために示した写真である。
【図３ａ】本発明の一実施形態に係るプリント回路基板内蔵型キャパシタの製造方法を説明するための工程断面図である。
【図３ｂ】本発明の一実施形態に係るプリント回路基板内蔵型キャパシタの製造方法を説明するための工程断面図である。
【図３ｃ】本発明の一実施形態に係るプリント回路基板内蔵型キャパシタの製造方法を説明するための工程断面図である。
【図４】本発明によって製造されたプリント回路基板内蔵型キャパシタの効果を説明するために示した写真である。
【図５】本発明によって製造されたプリント回路基板内蔵型キャパシタの効果を説明するために示した写真である。
【符号の説明】
【００６９】
１００ 内蔵型キャパシタ
１１０ ＣＣＬ基板
１１１ 補強基材
１１２ 銅箔
１２０ 誘電層
１３０ 上部電極
【特許請求の範囲】
【請求項１】
補強基材及びその両面に積層された銅箔からなるＣＣＬ基板を用意するステップと、
前記ＣＣＬ基板の銅箔表面を平坦化するステップと、
前記平坦化された銅箔表面上に誘電層を形成するステップと、
前記誘電層上に上部電極を形成するステップと
を含むことを特徴とするプリント回路基板内蔵型キャパシタの製造方法。
【請求項２】
前記ＣＣＬ基板の銅箔表面を平坦化するステップ以前及び以後に、前記ＣＣＬ基板を順次に洗浄及び乾燥するステップをさらに含むことを特徴とする請求項１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項３】
前記ＣＣＬ基板の銅箔表面を平坦化するステップは、機械研磨または電解研磨工程により行うことを特徴とする請求項１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項４】
前記ＣＣＬ基板の銅箔表面を平坦化するステップは、機械研磨及び電解研磨を順次行うことを特徴とする請求項１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項５】
前記機械研磨は、ポリエステルフィルムにセラミック粒子がコーティングされた研磨テープを使用して行うことを特徴とする請求項３又は４に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項６】
前記セラミック粒子は、２０μｍ以下のサイズを有することを特徴とする請求項５に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項７】
前記セラミック粒子は、ＳｉＣまたはＡｌ２Ｏ３であることを特徴とする請求項５に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項８】
前記機械研磨は、
ポリエステルフィルムに所定のサイズのセラミック粒子がコーティングされた第１研磨テープで第１研磨するステップと、
前記第１研磨テープのセラミック粒子よりサイズの小さいセラミック粒子がコーティングされた第２研磨テープで第２研磨するステップと
を含むことを特徴とする請求項３又は４に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項９】
前記第１研磨テープのセラミック粒子は、２０μｍ以下のサイズを有することを特徴とする請求項８に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１０】
前記セラミック粒子は、ＳｉＣまたはＡｌ２Ｏ３であることを特徴とする請求項８に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１１】
前記電解研磨は、リン酸、硫酸、塩酸、窒酸、ホウ酸からなるグループより選択された何れか１つまたは２つ以上の組み合わせからなる電解液を使用して行うことを特徴とする請求項３又は４に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１２】
前記電解液は、５以下のｐＨを表すことを特徴とする請求項１１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１３】
前記電解液は、クロム酸またはヨウ素からなる添加剤をさらに含むことを特徴とする請求項１１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１４】
前記添加剤は、全電解液に対して０．５ｗｔ％〜１ｗｔ％の含有量で添加することを特徴とする請求項１３に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１５】
前記電解液の電解温度は、０℃〜７５℃の温度範囲を有することを特徴とする請求項１１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１６】
前記電解液の電流密度は、５〜５０Ａ／ｄｍ２の密度範囲を有することを特徴とする請求項１１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１７】
前記誘電層は、セラミック組成物からなることを特徴とする請求項１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１８】
前記セラミック組成物は、ＢＺＮ、Ａｌ２Ｏ３、ＰＺＴ、ＰＬＺＴ、ＰＴ、ＰＭＮ、ＰＭＮ−ＰＴ、ＢａＴｉＯ３、ＨｆＯ２、ＳｒＴｉＯ３からなるグループより選択された何れか１つのセラミック組成物からなることを特徴とする請求項１７に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１９】
前記上部電極は、Ｃｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ、Ａｇからなるグループより選択された何れか１つ以上の金属またはこれらの合金からなることを特徴とする請求項１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１】
補強基材及びその両面に積層された銅箔からなるＣＣＬ基板を用意するステップと、
前記ＣＣＬ基板の銅箔表面を平坦化するステップと、
前記平坦化された銅箔表面上に誘電層を形成するステップと、
前記誘電層上に上部電極を形成するステップと
を含むことを特徴とするプリント回路基板内蔵型キャパシタの製造方法。
【請求項２】
前記ＣＣＬ基板の銅箔表面を平坦化するステップ以前及び以後に、前記ＣＣＬ基板を順次に洗浄及び乾燥するステップをさらに含むことを特徴とする請求項１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項３】
前記ＣＣＬ基板の銅箔表面を平坦化するステップは、機械研磨または電解研磨工程により行うことを特徴とする請求項１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項４】
前記ＣＣＬ基板の銅箔表面を平坦化するステップは、機械研磨及び電解研磨を順次行うことを特徴とする請求項１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項５】
前記機械研磨は、ポリエステルフィルムにセラミック粒子がコーティングされた研磨テープを使用して行うことを特徴とする請求項３又は４に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項６】
前記セラミック粒子は、２０μｍ以下のサイズを有することを特徴とする請求項５に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項７】
前記セラミック粒子は、ＳｉＣまたはＡｌ２Ｏ３であることを特徴とする請求項５に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項８】
前記機械研磨は、
ポリエステルフィルムに所定のサイズのセラミック粒子がコーティングされた第１研磨テープで第１研磨するステップと、
前記第１研磨テープのセラミック粒子よりサイズの小さいセラミック粒子がコーティングされた第２研磨テープで第２研磨するステップと
を含むことを特徴とする請求項３又は４に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項９】
前記第１研磨テープのセラミック粒子は、２０μｍ以下のサイズを有することを特徴とする請求項８に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１０】
前記セラミック粒子は、ＳｉＣまたはＡｌ２Ｏ３であることを特徴とする請求項８に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１１】
前記電解研磨は、リン酸、硫酸、塩酸、窒酸、ホウ酸からなるグループより選択された何れか１つまたは２つ以上の組み合わせからなる電解液を使用して行うことを特徴とする請求項３又は４に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１２】
前記電解液は、５以下のｐＨを表すことを特徴とする請求項１１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１３】
前記電解液は、クロム酸またはヨウ素からなる添加剤をさらに含むことを特徴とする請求項１１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１４】
前記添加剤は、全電解液に対して０．５ｗｔ％〜１ｗｔ％の含有量で添加することを特徴とする請求項１３に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１５】
前記電解液の電解温度は、０℃〜７５℃の温度範囲を有することを特徴とする請求項１１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１６】
前記電解液の電流密度は、５〜５０Ａ／ｄｍ２の密度範囲を有することを特徴とする請求項１１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１７】
前記誘電層は、セラミック組成物からなることを特徴とする請求項１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１８】
前記セラミック組成物は、ＢＺＮ、Ａｌ２Ｏ３、ＰＺＴ、ＰＬＺＴ、ＰＴ、ＰＭＮ、ＰＭＮ−ＰＴ、ＢａＴｉＯ３、ＨｆＯ２、ＳｒＴｉＯ３からなるグループより選択された何れか１つのセラミック組成物からなることを特徴とする請求項１７に記載のプリント回路基板内蔵型キャパシタの製造方法。
【請求項１９】
前記上部電極は、Ｃｕ、Ｎｉ、Ａｌ、Ｐｔ、Ｔａ、Ａｇからなるグループより選択された何れか１つ以上の金属またはこれらの合金からなることを特徴とする請求項１に記載のプリント回路基板内蔵型キャパシタの製造方法。
【図１】
【図２】
【図３ａ】
【図３ｂ】
【図３ｃ】
【図４】
【図５】
【図２】
【図３ａ】
【図３ｂ】
【図３ｃ】
【図４】
【図５】
【公開番号】特開２００７−２８１４６６（Ｐ２００７−２８１４６６Ａ）
【公開日】平成１９年１０月２５日（２００７．１０．２５）
【国際特許分類】
【出願番号】特願２００７−９６２９１（Ｐ２００７−９６２９１）
【出願日】平成１９年４月２日（２００７．４．２）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成１９年１０月２５日（２００７．１０．２５）
【国際特許分類】
【出願日】平成１９年４月２日（２００７．４．２）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]