併合が生じないトレンチの拡張
【課題】 トレンチの拡張によるトレンチの併合が生じないトレンチ構造体及びその製造方法を提供すること。
【解決手段】 半導体の製造方法が、半導体構造体を準備するステップを含む。半導体構造体は、半導体基板と、半導体基板内のトレンチとを含む。トレンチは、{100}側壁面及び{110}側壁面を有する側壁を含む。半導体構造体は、{100}側壁面及び{110}側壁面上のブロック層をさらに含む。この方法は、{100}側壁面上のブロック層の部分を除去することなく、{110}側壁面上のブロック層の部分を除去し、{110}側壁面が周囲雰囲気に露出されるようにするステップをさらに含む。
【解決手段】 半導体の製造方法が、半導体構造体を準備するステップを含む。半導体構造体は、半導体基板と、半導体基板内のトレンチとを含む。トレンチは、{100}側壁面及び{110}側壁面を有する側壁を含む。半導体構造体は、{100}側壁面及び{110}側壁面上のブロック層をさらに含む。この方法は、{100}側壁面上のブロック層の部分を除去することなく、{110}側壁面上のブロック層の部分を除去し、{110}側壁面が周囲雰囲気に露出されるようにするステップをさらに含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、キャパシタを形成するためのトレンチに関し、より具体的には、トレンチの拡張技術に関する。
【背景技術】
【0002】
従来技術においては、キャパシタは、最初に半導体基板内にトレンチを形成することによって形成することができる。キャパシタの容量を増大させるために、トレンチを拡張することが可能である。しかしながら、拡張プロセス中、隣接するトレンチを併合する恐れがある。
【発明の開示】
【発明が解決しようとする課題】
【0003】
従って、トレンチの拡張によるトレンチの併合が生じないトレンチ構造体(及び、その形成方法)に対する必要性がある。
【課題を解決するための手段】
【0004】
本発明は、(a)半導体基板と、(b)半導体基板内のトレンチであって、トレンチは側壁を含み、側壁は{100}側壁面及び{110}側壁面を含む、トレンチと、(c){100}側壁面上にあり、{110}側壁面上にはないブロック領域とを含む半導体構造体を提供する。
【0005】
本発明は、(a)半導体基板と、(b)半導体基板内のトレンチであって、トレンチは側壁を含み、側壁は{100}側壁面及び{110}側壁面を含むトレンチと、(c)トレンチの{100}側壁面及び{110}側壁面上のブロック層とを含む半導体構造体を準備するステップと、{100}側壁面上のブロック層の部分を除去することなく、{110}側壁面上のブロック層の部分を除去し、{110}側壁面が周囲雰囲気に露出されるようにするステップとを含む、半導体の製造方法を提供する。
【0006】
本発明は、(a)半導体基板と、(b)半導体基板内の第1のトレンチとを含む半導体構造体を準備するステップと、第1のトレンチを第1の方向に拡張し、第1の方向とは異なる第2の方向には拡張しないステップとを含む、半導体の製造方法を提供する。
【0007】
本発明は、(a)第1の半導体材料を含む半導体基板と、(b)半導体基板内の導電性領域と、(c)(i)導電性領域と半導体基板の間に挟まれ、(ii)これらと直接物理的に接触しており、(iii)これらを電気的に絶縁するキャパシタ誘電体層と、(d)(i)キャパシタ誘電体層と半導体基板との間に挟まれ、(ii)これらと直接物理的接触している半導体ブロック領域であって、第1の半導体材料とは異なる第2の半導体材料を含む、半導体ブロック領域とを含む、半導体構造体を提供する。
【0008】
本発明は、トレンチの拡張によるトレンチの併合が生じないトレンチ構造体(及び、その製造方法)を提供する。
【発明を実施するための最良の形態】
【0009】
図1−図12は、本発明の実施形態に係る、半導体構造体100を形成する製造方法を示す。より具体的には、図1を参照すると、一実施形態において、半導体構造体100の製造が、半導体基板110で始まる。例証として、半導体基板110は、シリコン(Si)、ゲルマニウム(Ge)、シリコンゲルマニウム(SiGe)、炭化シリコン(SiC)、及びヒ化ガリウム(GaAs)、窒化ガリウム(GaN)、リン化インジウム(InP)等のような1つ又は複数の化合物半導体から本質的に成る材料のような半導体材料を含む。代替的に、基板110は、例えば、シリコン・オン・インシュレータ(SOI)基板などの半導体オン・インシュレータ型構造体を有する。
【0010】
次に、一実施形態において、パッド酸化物層112が、半導体基板110の上部に形成される。より具体的には、パッド酸化物層112は、半導体基板110の上面116を熱酸化することによって形成することができる。
【0011】
次に、一実施形態において、パッド窒化物層114が、パッド酸化物層112の上部に形成される。より具体的には、パッド窒化物層114は、パッド酸化物層112の上部への窒化シリコンのCVD(化学気相堆積)によって形成することができる。
【0012】
次に、一実施形態において、ハードマスク層115が、パッド窒化物層114の上部に形成される。一実施形態においては、ハードマスク層115は、パッド窒化物層114の上部への酸化シリコンのCVD(化学気相堆積)によって形成することができる。
【0013】
次に、図2を参照すると、一実施形態においては、例証として、半導体基板110の上面116が周囲雰囲気に露出されるまで、ハードマスク層115、パッド窒化物層114及びパッド酸化物層112を通ってパターン形成し、エッチングすることによって、開口部118が形成される。一実施形態においては、ハードマスク層115、パッド窒化物層114及びパッド酸化物層112を通ってエッチングして開口部118を形成するステップは、フォトリソグラフィ、次にRIE(反応性イオン・エッチング)エッチングを必要とすることがある。
【0014】
次に、一実施形態において、開口部118を介して半導体基板110を異方性エッチングするためのマスクとして、ハードマスク層115を使用し、図3のトレンチ120をもたらす。このエッチング・ステップは、矢印124で表され、以下、エッチング・ステップ124と呼ばれる。一実施形態において、エッチング・ステップ124は、RIEエッチングである。次に、一実施形態において、トレンチ120を形成した後、何らかの適切なプロセスにおいてハードマスク層115を剥離することができる。
【0015】
図4を参照すると、一実施形態において、トレンチ120の側壁122の側壁上部122A上に、カラー保護層126が形成される。カラー保護層126は、典型的には、酸化物、窒化物、又は任意の適切な誘電体材料から作製される。一実施形態において、カラー保護層126は、第1のトレンチ・エッチングを行ない、トレンチを所定の深さまで部分的にエッチングし、トレンチ側壁上にカラー保護層126を形成し、次に、第2のトレンチ・エッチングを行ない、トレンチを所望の深さまでエッチングすることによって形成される。別の実施形態においては、トレンチ全体が形成された後、カラー保護層126が形成される。上部トレンチ内にカラーを形成する方法は、当技術分野においては周知であり、よって、本発明を不明瞭にすることを避けるために、詳細には説明されない。
【0016】
図5は、図4の構造体100の線5−5に沿った断面図を示す。一実施形態においては、図5に示されるように、トレンチ120の側壁122の水平方向断面は、八角形の形状を有する。以下、図5−図13において、トレンチ下部120Bの側壁下部122Bだけが示されることに留意すべきである。
【0017】
一般に、トレンチ120の側壁122の水平方向断面は、如何なる形状を有することもできる。トレンチ120の側壁122の断面形状は、開口部118(図2の)の形状によって決まることに留意すべきである。
【0018】
次に、図6を参照すると、一実施形態において、その材料が基板110の材料とは異なるブロック層140が、トレンチ下部120Bの側壁部分122B上にエピタキシャル成長される。一実施形態において、基板110はシリコンであり、ブロック層140はSiGe(シリコン・ゲルマニウム)である。代替的に、エピタキシャル成長される材料140は、ゲルマニウム(Ge)、炭化シリコン(SiC)、及び、ヒ化ガリウム(GaAs)、窒化ガリウム(GaN)、リン化インジウム(InP)等といった1つ又は複数の化合物半導体から本質的に成る材料とすることができる。側壁面122Be(122B東)、122Bw(122B西)、122Bn(122B北)及び122Bs(122B南)における基板110のSi材料が、{110}の格子(結晶)配向を有すると仮定する。さらに、側壁面122Bn−e(122B北東)、122Bn−w(122B北西)、122Bs−e(122B南東)及び122Bs−w(122B南西)における基板110のSi材料が、{100}の格子配向を有すると仮定する。エピタキシャル成長速度は結晶配向に依存するという事実のために、エピタキシャル成長後、SiGeブロック層140は、{110}側壁面122Be、122Bw、122Bn及び122Bs上よりも、{100}側壁面122Bn−e、122Bn−w、122Bs−e及び122Bs−w上の方が厚い。例えば、{100}側壁面122Bn−w上のSiGeブロック層140の厚さ141は、{110}側壁面122Bn上のSiGeブロック層140の厚さ142よりも厚い。
【0019】
一実施形態において、SiGe層140は、化学気相堆積法のような従来の技術を用いて堆積又は成長させることができる。例えば、超高真空化学気相堆積(UHVCVD)を用いることもできる。他の従来の技術には、急速熱化学気相堆積(RTCVD)、低圧化学気相堆積(LPCVD)、制限反応処理CVD(LRPCVD)及び分子線エピタキシ(MBE)が挙げられる。SiGe層140におけるゲルマニウムとシリコンの間の原子比(Ge:Si)は、好ましくは1:99から99:1までの範囲、より好ましくは1:4から4:1までの範囲、最も好ましくは1:2から2:1までの範囲に及ぶことができる。一実施形態において、SiGeにおけるゲルマニウムとシリコンの間の原子比は、2:3である。SiGeの厚さは、{110}面上よりも{100}面上の方が厚い。例えば、これらの{100}側壁面上に約300オングストロームのSiGeを形成することができ、これらの{110}側壁面上に約60オングストロームのSiGeを形成することができる。
【0020】
次に、一実施形態において、エッチング・ステップを用いて、SiGeブロック層140の部分が除去される。エッチング・プロセスは、{110}側壁面122Be、122Bw、122Bn及び122Bsが周囲雰囲気に露出されるまで行われる。エッチングの前、SiGeブロック層140は、{110}側壁面122Be、122Bw、122Bn及び122Bs(図1の)上よりも、{100}側壁面122Bn−e、122Bn−w、122Bs−e及び122Bs−w上の方が厚いため、エッチングの後、SiGeの部分は、各々の{100}側壁面上に残り、図7の構造体100に示されるように、4つの{100}側壁面122Bn−e、122Bs−e、122Bs−w及び122Bn−w上に、それぞれSiGeブロック領域140a、140b、140c及び140dが形成される。一実施形態において、エッチング・ステップは、アンモニア・ベースの化学的性質を含むエッチング剤を用いる湿式エッチング・プロセスである。代替的に、エッチング・ステップは、プラズマ・エッチングのような乾式エッチング・プロセスである。
【0021】
次に、一実施形態において、構造体100の製造プロセスは、4つのSiGeブロック領域140a、140b、140c及び140dに対して選択的に半導体基板110内にエッチングするステップをさらに含み、図8の構造体100をもたらす。その結果、トレンチ下部120Bは、北、南、東及び西方向に拡張され、北東、北西、南東、及び南西方向には拡張されない。このエッチング・ステップは、矢印144で表され、以下、エッチング・ステップ144と呼ばれる。一実施形態において、エッチング・ステップ144は、硝酸及びフッ化水素酸の混合物を用いて等方的に行うことができる。代替的に、エッチング・ステップ144は、プラズマ・エッチングのような乾式エッチング・プロセスである。エッチング・ステップ144は等方性であり、4つのSiGeブロック領域140a、140b、140c及び140dに対して選択的であるので、{110}側壁面上の半導体基板110のSi部分だけが除去される。
【0022】
次に、図9を参照すると、一実施形態において、キャパシタ誘電体層150が、カラー保護層126及びトレンチ下部120Bの側壁122B上に形成される。一実施形態において、キャパシタ誘電体層150は、酸化物、窒化物、酸窒化物、酸化ハフニウムのような高k誘電体材料、又はこれらの材料の組み合わせから成る。一実施形態において、キャパシタ誘電体層150は、CVD(化学気相堆積)又はALD(原子層堆積)によって形成される。
【0023】
次に、一実施形態において、トレンチ120が、ドープされたポリシリコンのような導電性材料で充填され、トレンチ120内部に1つのキャパシタ電極160を形成する。例証として、キャパシタ電極160は、ドープされたポリシリコン材料を構造体100全体の上部及びトレンチ内部に堆積させ、次に、CMP(化学機械研磨)ステップによって平坦化し、トレンチ120の外側の過剰なポリシリコンを除去することによって形成される。トレンチ120を囲む基板110は、キャパシタ110+150+160(キャパシタ誘電体層150、並びに2つのキャパシタ電極110及び160を含む)のための一方の電極として働く。
【0024】
図10及び図11は、それぞれ図9の構造体100の線10−10及び線11−11に沿った断面図を示す。キャパシタ110+150+160(110は一方の電極としての半導体基板、150はキャパシタ誘電体層、160は他方の電極)は、第1のキャパシタ電極160及び第2のキャパシタ電極110を有し、第1のキャパシタ電極160及び第2のキャパシタ電極110は、キャパシタ誘電体層150によって互いから電気的に絶縁される。
【0025】
代替的な実施形態において、図8に説明されるようなステップの後、4つのSiGeブロック領域140a、140b、140c及び140dが除去され、図12の構造体100をもたらす。一実施形態において、SiGeブロック領域140a、140b、140c及び140dは、半導体基板110に対して本質的に選択的なエッチング・プロセスを行うことによって除去される。一実施形態において、エッチング・プロセスは、アンモニア・ベースの化学的性質を含むエッチング剤を用いる湿式エッチング・プロセスである。代替的に、エッチング・プロセスは、プラズマ・エッチングのような乾式エッチング・プロセスである。
【0026】
次に、一実施形態において、キャパシタ110+150+160を形成するために、トレンチ120を使用し、上述したものと同じプロセスを用いてキャパシタ(図示せず)を形成することができる。エッチング・ステップ144(図8における)は、トレンチ下部120Bの拡張を助け、後で形成されるキャパシタの容量をより大きくすることに留意すべきである。
【0027】
上記の説明においては、簡単にするために、図1−図12を参照すると、構造体100は、1つのトレンチ120だけを含む。一般に、構造体100は、図1−図12に説明されるトレンチ120と類似した多数のトレンチを含むことができる。
【0028】
より具体的には、図13を参照すると、構造体100は、例証として、4つのトレンチ(示されていないが、図1−図12に説明されるトレンチ120と類似した)の4つのトレンチ下部100.1、100.2、100.3及び100.4を含む。一実施形態においては、図1−図12に上述した製造プロセスを用いて、4つのトレンチの4つのトレンチ下部100.1、100.2、100.3及び100.4を同時に形成することができる。図13においては、4つのトレンチの4つのトレンチ下部100.1、100.2、100.3及び100.4だけが示されることに留意すべきである。一般に、構造体100は、N個のトレンチのN個のトレンチ下部を有することができ、ここで、Nは正の整数である。
【0029】
図13に見られるように、隣接するトレンチに近づきすぎることなく、4つのトレンチ下部100.1、100.2、100.3及び100.4の各々を、北、南、東及び西方向に拡張させるための余地(room)がある。その結果、エッチング・ステップ144(図8における)は、4つのトレンチ下部100.1、100.2、100.3及び100.4を、北、南、東及び西方向に拡張させることによって、それらを隣接するトレンチに近づきすぎることなく、4つのトレンチ下部100.1、100.2、100.3及び100.4を拡張させるのを助ける。より具体的には、エッチング・ステップ144中、(トレンチ下部100.1と100.2との間の)距離d1、(トレンチ下部100.2と100.3との間の)d2、(トレンチ下部100.3と100.4との間の)d3及び(トレンチ下部100.1と100.4との間の)d4は変化しない。
【0030】
図14−図16は、本発明の実施形態に係る、半導体構造体200を形成するための第2の製造方法を示す。より具体的には、一実施形態において、第2の製造方法は、図14の構造体200で始まる。一実施形態において、図14の構造体200は、図6の構造体100と類似している。例証として、図14の構造体200の形成は、図6の構造体100の形成と類似している。図の番号を示すために用いられる第1桁を除いて、図14の構造体200及び図6の構造体100の類似した領域は、同じ参照番号を有することに留意すべきである。例えば、SiGe層240(図14)とSiGe層140(図6)は、類似している。
【0031】
次に、図15を参照すると、一実施形態において、SiGe層240を熱酸化することによって、酸化物層244が形成される。一実施形態において、SiGe層240を熱酸化するステップは、SiGe層240の{110}側壁面222Be、222Bw、222Bn及び222Bs上のSiGe領域が完全に酸化されるまで行われる。(i)SiGe層240は、{110}側壁面222Be、222Bw、222Bn及び222Bs(図14に示されるような)上よりも、{100}側壁面222Bn−e、222Bn−w、222Bs−e及び222Bs−w上の方が厚いこと、及び、(ii){110}側壁面222Be、222Bw、222Bn、及び222Bs上のSiGe領域についての熱酸化速度は、{100}側壁面222Bn−e、222Bn−w、222Bs−e及び222Bs−w上のSiGe領域についての熱酸化速度よりも速いことに留意すべきである。その結果、図15に示されるように、{110}側壁面222Be、222Bw、222Bn及び222Bs上のSiGe材料全体が、酸化物材料244に変換されると同時に、4つの{100}側壁面222Bn−e、222Bn−w、222Bs−e及び222Bs−w上にそれぞれ4つのSiGe領域240a、240b、240c及び240dが残される。
【0032】
次に、一実施形態において、エッチング・ステップを用いて、SiGe酸化物層244を除去し、図16の構造体200をもたらす。一実施形態においては、エッチング・ステップは、酸化物層244を除去するフッ化水素酸を含むエッチング剤を用いる湿式エッチング・ステップとして行われ、4つのSiGe領域240a、240b、240c及び240d、並びに半導体基板210に対して本質的に選択的である。
【0033】
図16の構造体200は、図7の構造体100と類似していることに留意すべきである。その後、構造体200の製造プロセスは、図8−図12の類似したステップにより続行される。
【0034】
説明のために、本発明の特定の実施形態がここに説明されたが、当業者には、多くの修正及び変更が明らかになるであろう。従って、添付の特許請求の範囲は、本発明の真の精神及び範囲内に入るものとして、全てのそうした修正及び変更を包含することが意図されている。
【0035】
誤解を避けるために、説明及び特許請求の範囲の全体を通してここで用いられる「含む(comprising)」という用語は、「のみから成る」という意味として解釈すべきではない。
【図面の簡単な説明】
【0036】
【図1】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図2】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図3】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図4】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図5】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図6】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図7】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図8】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図9】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図10】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図11】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図12】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図13】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図14】本発明の実施形態に係る、第2の半導体構造体を形成するための第2の製造方法を示す。
【図15】本発明の実施形態に係る、第2の半導体構造体を形成するための第2の製造方法を示す。
【図16】本発明の実施形態に係る、第2の半導体構造体を形成するための第2の製造方法を示す図である。
【符号の説明】
【0037】
100、200:半導体構造体
100.1、100.2、100.3、100.4:トレンチ下部
110:半導体基板(キャパシタ電極としての半導体基板を含む。)
160:キャパシタ電極
112:パッド酸化物層
114:パッド窒化物層
115:ハードマスク層
118:開口部
120:トレンチ
120B:トレンチ下部
122、222:側壁
122A:側壁上部
122B、222B:側壁下部
122、144:エッチング・ステップ
126:カラー保護層
140、240:SiGe(ブロック)層
140a、140b、140c、140d、240a、240b、240c、240d:ブロック領域
150:キャパシタ誘電体層
244:酸化物層
【技術分野】
【0001】
本発明は、キャパシタを形成するためのトレンチに関し、より具体的には、トレンチの拡張技術に関する。
【背景技術】
【0002】
従来技術においては、キャパシタは、最初に半導体基板内にトレンチを形成することによって形成することができる。キャパシタの容量を増大させるために、トレンチを拡張することが可能である。しかしながら、拡張プロセス中、隣接するトレンチを併合する恐れがある。
【発明の開示】
【発明が解決しようとする課題】
【0003】
従って、トレンチの拡張によるトレンチの併合が生じないトレンチ構造体(及び、その形成方法)に対する必要性がある。
【課題を解決するための手段】
【0004】
本発明は、(a)半導体基板と、(b)半導体基板内のトレンチであって、トレンチは側壁を含み、側壁は{100}側壁面及び{110}側壁面を含む、トレンチと、(c){100}側壁面上にあり、{110}側壁面上にはないブロック領域とを含む半導体構造体を提供する。
【0005】
本発明は、(a)半導体基板と、(b)半導体基板内のトレンチであって、トレンチは側壁を含み、側壁は{100}側壁面及び{110}側壁面を含むトレンチと、(c)トレンチの{100}側壁面及び{110}側壁面上のブロック層とを含む半導体構造体を準備するステップと、{100}側壁面上のブロック層の部分を除去することなく、{110}側壁面上のブロック層の部分を除去し、{110}側壁面が周囲雰囲気に露出されるようにするステップとを含む、半導体の製造方法を提供する。
【0006】
本発明は、(a)半導体基板と、(b)半導体基板内の第1のトレンチとを含む半導体構造体を準備するステップと、第1のトレンチを第1の方向に拡張し、第1の方向とは異なる第2の方向には拡張しないステップとを含む、半導体の製造方法を提供する。
【0007】
本発明は、(a)第1の半導体材料を含む半導体基板と、(b)半導体基板内の導電性領域と、(c)(i)導電性領域と半導体基板の間に挟まれ、(ii)これらと直接物理的に接触しており、(iii)これらを電気的に絶縁するキャパシタ誘電体層と、(d)(i)キャパシタ誘電体層と半導体基板との間に挟まれ、(ii)これらと直接物理的接触している半導体ブロック領域であって、第1の半導体材料とは異なる第2の半導体材料を含む、半導体ブロック領域とを含む、半導体構造体を提供する。
【0008】
本発明は、トレンチの拡張によるトレンチの併合が生じないトレンチ構造体(及び、その製造方法)を提供する。
【発明を実施するための最良の形態】
【0009】
図1−図12は、本発明の実施形態に係る、半導体構造体100を形成する製造方法を示す。より具体的には、図1を参照すると、一実施形態において、半導体構造体100の製造が、半導体基板110で始まる。例証として、半導体基板110は、シリコン(Si)、ゲルマニウム(Ge)、シリコンゲルマニウム(SiGe)、炭化シリコン(SiC)、及びヒ化ガリウム(GaAs)、窒化ガリウム(GaN)、リン化インジウム(InP)等のような1つ又は複数の化合物半導体から本質的に成る材料のような半導体材料を含む。代替的に、基板110は、例えば、シリコン・オン・インシュレータ(SOI)基板などの半導体オン・インシュレータ型構造体を有する。
【0010】
次に、一実施形態において、パッド酸化物層112が、半導体基板110の上部に形成される。より具体的には、パッド酸化物層112は、半導体基板110の上面116を熱酸化することによって形成することができる。
【0011】
次に、一実施形態において、パッド窒化物層114が、パッド酸化物層112の上部に形成される。より具体的には、パッド窒化物層114は、パッド酸化物層112の上部への窒化シリコンのCVD(化学気相堆積)によって形成することができる。
【0012】
次に、一実施形態において、ハードマスク層115が、パッド窒化物層114の上部に形成される。一実施形態においては、ハードマスク層115は、パッド窒化物層114の上部への酸化シリコンのCVD(化学気相堆積)によって形成することができる。
【0013】
次に、図2を参照すると、一実施形態においては、例証として、半導体基板110の上面116が周囲雰囲気に露出されるまで、ハードマスク層115、パッド窒化物層114及びパッド酸化物層112を通ってパターン形成し、エッチングすることによって、開口部118が形成される。一実施形態においては、ハードマスク層115、パッド窒化物層114及びパッド酸化物層112を通ってエッチングして開口部118を形成するステップは、フォトリソグラフィ、次にRIE(反応性イオン・エッチング)エッチングを必要とすることがある。
【0014】
次に、一実施形態において、開口部118を介して半導体基板110を異方性エッチングするためのマスクとして、ハードマスク層115を使用し、図3のトレンチ120をもたらす。このエッチング・ステップは、矢印124で表され、以下、エッチング・ステップ124と呼ばれる。一実施形態において、エッチング・ステップ124は、RIEエッチングである。次に、一実施形態において、トレンチ120を形成した後、何らかの適切なプロセスにおいてハードマスク層115を剥離することができる。
【0015】
図4を参照すると、一実施形態において、トレンチ120の側壁122の側壁上部122A上に、カラー保護層126が形成される。カラー保護層126は、典型的には、酸化物、窒化物、又は任意の適切な誘電体材料から作製される。一実施形態において、カラー保護層126は、第1のトレンチ・エッチングを行ない、トレンチを所定の深さまで部分的にエッチングし、トレンチ側壁上にカラー保護層126を形成し、次に、第2のトレンチ・エッチングを行ない、トレンチを所望の深さまでエッチングすることによって形成される。別の実施形態においては、トレンチ全体が形成された後、カラー保護層126が形成される。上部トレンチ内にカラーを形成する方法は、当技術分野においては周知であり、よって、本発明を不明瞭にすることを避けるために、詳細には説明されない。
【0016】
図5は、図4の構造体100の線5−5に沿った断面図を示す。一実施形態においては、図5に示されるように、トレンチ120の側壁122の水平方向断面は、八角形の形状を有する。以下、図5−図13において、トレンチ下部120Bの側壁下部122Bだけが示されることに留意すべきである。
【0017】
一般に、トレンチ120の側壁122の水平方向断面は、如何なる形状を有することもできる。トレンチ120の側壁122の断面形状は、開口部118(図2の)の形状によって決まることに留意すべきである。
【0018】
次に、図6を参照すると、一実施形態において、その材料が基板110の材料とは異なるブロック層140が、トレンチ下部120Bの側壁部分122B上にエピタキシャル成長される。一実施形態において、基板110はシリコンであり、ブロック層140はSiGe(シリコン・ゲルマニウム)である。代替的に、エピタキシャル成長される材料140は、ゲルマニウム(Ge)、炭化シリコン(SiC)、及び、ヒ化ガリウム(GaAs)、窒化ガリウム(GaN)、リン化インジウム(InP)等といった1つ又は複数の化合物半導体から本質的に成る材料とすることができる。側壁面122Be(122B東)、122Bw(122B西)、122Bn(122B北)及び122Bs(122B南)における基板110のSi材料が、{110}の格子(結晶)配向を有すると仮定する。さらに、側壁面122Bn−e(122B北東)、122Bn−w(122B北西)、122Bs−e(122B南東)及び122Bs−w(122B南西)における基板110のSi材料が、{100}の格子配向を有すると仮定する。エピタキシャル成長速度は結晶配向に依存するという事実のために、エピタキシャル成長後、SiGeブロック層140は、{110}側壁面122Be、122Bw、122Bn及び122Bs上よりも、{100}側壁面122Bn−e、122Bn−w、122Bs−e及び122Bs−w上の方が厚い。例えば、{100}側壁面122Bn−w上のSiGeブロック層140の厚さ141は、{110}側壁面122Bn上のSiGeブロック層140の厚さ142よりも厚い。
【0019】
一実施形態において、SiGe層140は、化学気相堆積法のような従来の技術を用いて堆積又は成長させることができる。例えば、超高真空化学気相堆積(UHVCVD)を用いることもできる。他の従来の技術には、急速熱化学気相堆積(RTCVD)、低圧化学気相堆積(LPCVD)、制限反応処理CVD(LRPCVD)及び分子線エピタキシ(MBE)が挙げられる。SiGe層140におけるゲルマニウムとシリコンの間の原子比(Ge:Si)は、好ましくは1:99から99:1までの範囲、より好ましくは1:4から4:1までの範囲、最も好ましくは1:2から2:1までの範囲に及ぶことができる。一実施形態において、SiGeにおけるゲルマニウムとシリコンの間の原子比は、2:3である。SiGeの厚さは、{110}面上よりも{100}面上の方が厚い。例えば、これらの{100}側壁面上に約300オングストロームのSiGeを形成することができ、これらの{110}側壁面上に約60オングストロームのSiGeを形成することができる。
【0020】
次に、一実施形態において、エッチング・ステップを用いて、SiGeブロック層140の部分が除去される。エッチング・プロセスは、{110}側壁面122Be、122Bw、122Bn及び122Bsが周囲雰囲気に露出されるまで行われる。エッチングの前、SiGeブロック層140は、{110}側壁面122Be、122Bw、122Bn及び122Bs(図1の)上よりも、{100}側壁面122Bn−e、122Bn−w、122Bs−e及び122Bs−w上の方が厚いため、エッチングの後、SiGeの部分は、各々の{100}側壁面上に残り、図7の構造体100に示されるように、4つの{100}側壁面122Bn−e、122Bs−e、122Bs−w及び122Bn−w上に、それぞれSiGeブロック領域140a、140b、140c及び140dが形成される。一実施形態において、エッチング・ステップは、アンモニア・ベースの化学的性質を含むエッチング剤を用いる湿式エッチング・プロセスである。代替的に、エッチング・ステップは、プラズマ・エッチングのような乾式エッチング・プロセスである。
【0021】
次に、一実施形態において、構造体100の製造プロセスは、4つのSiGeブロック領域140a、140b、140c及び140dに対して選択的に半導体基板110内にエッチングするステップをさらに含み、図8の構造体100をもたらす。その結果、トレンチ下部120Bは、北、南、東及び西方向に拡張され、北東、北西、南東、及び南西方向には拡張されない。このエッチング・ステップは、矢印144で表され、以下、エッチング・ステップ144と呼ばれる。一実施形態において、エッチング・ステップ144は、硝酸及びフッ化水素酸の混合物を用いて等方的に行うことができる。代替的に、エッチング・ステップ144は、プラズマ・エッチングのような乾式エッチング・プロセスである。エッチング・ステップ144は等方性であり、4つのSiGeブロック領域140a、140b、140c及び140dに対して選択的であるので、{110}側壁面上の半導体基板110のSi部分だけが除去される。
【0022】
次に、図9を参照すると、一実施形態において、キャパシタ誘電体層150が、カラー保護層126及びトレンチ下部120Bの側壁122B上に形成される。一実施形態において、キャパシタ誘電体層150は、酸化物、窒化物、酸窒化物、酸化ハフニウムのような高k誘電体材料、又はこれらの材料の組み合わせから成る。一実施形態において、キャパシタ誘電体層150は、CVD(化学気相堆積)又はALD(原子層堆積)によって形成される。
【0023】
次に、一実施形態において、トレンチ120が、ドープされたポリシリコンのような導電性材料で充填され、トレンチ120内部に1つのキャパシタ電極160を形成する。例証として、キャパシタ電極160は、ドープされたポリシリコン材料を構造体100全体の上部及びトレンチ内部に堆積させ、次に、CMP(化学機械研磨)ステップによって平坦化し、トレンチ120の外側の過剰なポリシリコンを除去することによって形成される。トレンチ120を囲む基板110は、キャパシタ110+150+160(キャパシタ誘電体層150、並びに2つのキャパシタ電極110及び160を含む)のための一方の電極として働く。
【0024】
図10及び図11は、それぞれ図9の構造体100の線10−10及び線11−11に沿った断面図を示す。キャパシタ110+150+160(110は一方の電極としての半導体基板、150はキャパシタ誘電体層、160は他方の電極)は、第1のキャパシタ電極160及び第2のキャパシタ電極110を有し、第1のキャパシタ電極160及び第2のキャパシタ電極110は、キャパシタ誘電体層150によって互いから電気的に絶縁される。
【0025】
代替的な実施形態において、図8に説明されるようなステップの後、4つのSiGeブロック領域140a、140b、140c及び140dが除去され、図12の構造体100をもたらす。一実施形態において、SiGeブロック領域140a、140b、140c及び140dは、半導体基板110に対して本質的に選択的なエッチング・プロセスを行うことによって除去される。一実施形態において、エッチング・プロセスは、アンモニア・ベースの化学的性質を含むエッチング剤を用いる湿式エッチング・プロセスである。代替的に、エッチング・プロセスは、プラズマ・エッチングのような乾式エッチング・プロセスである。
【0026】
次に、一実施形態において、キャパシタ110+150+160を形成するために、トレンチ120を使用し、上述したものと同じプロセスを用いてキャパシタ(図示せず)を形成することができる。エッチング・ステップ144(図8における)は、トレンチ下部120Bの拡張を助け、後で形成されるキャパシタの容量をより大きくすることに留意すべきである。
【0027】
上記の説明においては、簡単にするために、図1−図12を参照すると、構造体100は、1つのトレンチ120だけを含む。一般に、構造体100は、図1−図12に説明されるトレンチ120と類似した多数のトレンチを含むことができる。
【0028】
より具体的には、図13を参照すると、構造体100は、例証として、4つのトレンチ(示されていないが、図1−図12に説明されるトレンチ120と類似した)の4つのトレンチ下部100.1、100.2、100.3及び100.4を含む。一実施形態においては、図1−図12に上述した製造プロセスを用いて、4つのトレンチの4つのトレンチ下部100.1、100.2、100.3及び100.4を同時に形成することができる。図13においては、4つのトレンチの4つのトレンチ下部100.1、100.2、100.3及び100.4だけが示されることに留意すべきである。一般に、構造体100は、N個のトレンチのN個のトレンチ下部を有することができ、ここで、Nは正の整数である。
【0029】
図13に見られるように、隣接するトレンチに近づきすぎることなく、4つのトレンチ下部100.1、100.2、100.3及び100.4の各々を、北、南、東及び西方向に拡張させるための余地(room)がある。その結果、エッチング・ステップ144(図8における)は、4つのトレンチ下部100.1、100.2、100.3及び100.4を、北、南、東及び西方向に拡張させることによって、それらを隣接するトレンチに近づきすぎることなく、4つのトレンチ下部100.1、100.2、100.3及び100.4を拡張させるのを助ける。より具体的には、エッチング・ステップ144中、(トレンチ下部100.1と100.2との間の)距離d1、(トレンチ下部100.2と100.3との間の)d2、(トレンチ下部100.3と100.4との間の)d3及び(トレンチ下部100.1と100.4との間の)d4は変化しない。
【0030】
図14−図16は、本発明の実施形態に係る、半導体構造体200を形成するための第2の製造方法を示す。より具体的には、一実施形態において、第2の製造方法は、図14の構造体200で始まる。一実施形態において、図14の構造体200は、図6の構造体100と類似している。例証として、図14の構造体200の形成は、図6の構造体100の形成と類似している。図の番号を示すために用いられる第1桁を除いて、図14の構造体200及び図6の構造体100の類似した領域は、同じ参照番号を有することに留意すべきである。例えば、SiGe層240(図14)とSiGe層140(図6)は、類似している。
【0031】
次に、図15を参照すると、一実施形態において、SiGe層240を熱酸化することによって、酸化物層244が形成される。一実施形態において、SiGe層240を熱酸化するステップは、SiGe層240の{110}側壁面222Be、222Bw、222Bn及び222Bs上のSiGe領域が完全に酸化されるまで行われる。(i)SiGe層240は、{110}側壁面222Be、222Bw、222Bn及び222Bs(図14に示されるような)上よりも、{100}側壁面222Bn−e、222Bn−w、222Bs−e及び222Bs−w上の方が厚いこと、及び、(ii){110}側壁面222Be、222Bw、222Bn、及び222Bs上のSiGe領域についての熱酸化速度は、{100}側壁面222Bn−e、222Bn−w、222Bs−e及び222Bs−w上のSiGe領域についての熱酸化速度よりも速いことに留意すべきである。その結果、図15に示されるように、{110}側壁面222Be、222Bw、222Bn及び222Bs上のSiGe材料全体が、酸化物材料244に変換されると同時に、4つの{100}側壁面222Bn−e、222Bn−w、222Bs−e及び222Bs−w上にそれぞれ4つのSiGe領域240a、240b、240c及び240dが残される。
【0032】
次に、一実施形態において、エッチング・ステップを用いて、SiGe酸化物層244を除去し、図16の構造体200をもたらす。一実施形態においては、エッチング・ステップは、酸化物層244を除去するフッ化水素酸を含むエッチング剤を用いる湿式エッチング・ステップとして行われ、4つのSiGe領域240a、240b、240c及び240d、並びに半導体基板210に対して本質的に選択的である。
【0033】
図16の構造体200は、図7の構造体100と類似していることに留意すべきである。その後、構造体200の製造プロセスは、図8−図12の類似したステップにより続行される。
【0034】
説明のために、本発明の特定の実施形態がここに説明されたが、当業者には、多くの修正及び変更が明らかになるであろう。従って、添付の特許請求の範囲は、本発明の真の精神及び範囲内に入るものとして、全てのそうした修正及び変更を包含することが意図されている。
【0035】
誤解を避けるために、説明及び特許請求の範囲の全体を通してここで用いられる「含む(comprising)」という用語は、「のみから成る」という意味として解釈すべきではない。
【図面の簡単な説明】
【0036】
【図1】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図2】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図3】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図4】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図5】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図6】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図7】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図8】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図9】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図10】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図11】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図12】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図13】本発明の実施形態に係る、第1の半導体構造体を形成するための第1の製造方法を示す。
【図14】本発明の実施形態に係る、第2の半導体構造体を形成するための第2の製造方法を示す。
【図15】本発明の実施形態に係る、第2の半導体構造体を形成するための第2の製造方法を示す。
【図16】本発明の実施形態に係る、第2の半導体構造体を形成するための第2の製造方法を示す図である。
【符号の説明】
【0037】
100、200:半導体構造体
100.1、100.2、100.3、100.4:トレンチ下部
110:半導体基板(キャパシタ電極としての半導体基板を含む。)
160:キャパシタ電極
112:パッド酸化物層
114:パッド窒化物層
115:ハードマスク層
118:開口部
120:トレンチ
120B:トレンチ下部
122、222:側壁
122A:側壁上部
122B、222B:側壁下部
122、144:エッチング・ステップ
126:カラー保護層
140、240:SiGe(ブロック)層
140a、140b、140c、140d、240a、240b、240c、240d:ブロック領域
150:キャパシタ誘電体層
244:酸化物層
【特許請求の範囲】
【請求項1】
半導体構造体であって、
(a)半導体基板と、
(b)前記半導体基板内のトレンチであって、前記トレンチは側壁を含み、前記側壁は{100}側壁面及び{110}側壁面を含む、トレンチと、
(c)前記{100}側壁面上にあり、前記{110}側壁面上にはないブロック領域と
を含む構造体。
【請求項2】
前記トレンチの前記側壁面上の、前記ブロック領域と直接物理的に接触している、誘電体層をさらに含む、請求項1に記載の構造体。
【請求項3】
前記誘電体層は酸化物材料を含む、請求項2に記載の構造体。
【請求項4】
前記半導体基板はシリコンを含む、前記請求項のいずれかに記載の構造体。
【請求項5】
前記ブロック領域は、シリコンとゲルマニウムの混合物を含む、前記請求項のいずれかに記載の構造体。
【請求項6】
前記トレンチの水平方向断面は八角形の形状を有する、前記請求項のいずれかに記載の構造体。
【請求項7】
半導体の製造方法であって、
(a)半導体基板と、
(b)前記半導体基板内のトレンチであって、前記トレンチは側壁を含み、前記側壁は{100}側壁面及び{110}側壁面を含む、トレンチと、
(c)前記トレンチの前記{100}側壁面及び前記{110}側壁面上のブロック層と
を含む半導体構造体を準備するステップと、
前記{100}側壁面上の前記ブロック層の部分を除去することなく、前記{110}側壁面上の前記ブロック層の部分を除去し、前記{110}側壁面が周囲雰囲気に露出されるようにするステップと
を含む方法。
【請求項8】
前記半導体構造体を準備するステップは、
前記半導体基板を準備するステップと、
前記半導体基板内に前記トレンチを形成するステップと、
前記トレンチの前記{100}側壁面及び前記{110}側壁面上に前記ブロック層をエピタキシャル成長させるステップと
を含む、請求項7に記載の方法。
【請求項9】
前記除去するステップを行った後、前記{100}側壁面上の前記ブロック層の残りの部分に対して本質的に選択的に、前記{110}側壁面における前記半導体基板をエッチングするステップをさらに含む、請求項7又は請求項8に記載の方法。
【請求項10】
前記半導体基板はシリコンを含む、請求項7、請求項8、又は請求項9に記載の方法。
【請求項11】
前記ブロック層は、シリコンとゲルマニウムの混合物を含む、請求項7乃至請求項10のいずれかに記載の方法。
【請求項12】
前記ブロック層は、前記トレンチの前記{110}側壁面上よりも、前記{100}側壁面上の方が厚い、請求項7乃至請求項11のいずれかに記載の方法。
【請求項13】
前記{110}側壁面上の前記ブロック層の前記部分を除去するステップは、前記{110}側壁面が周囲雰囲気に露出されるまで前記ブロック層をエッチングするステップを含む、請求項7乃至請求項12のいずれかに記載の方法。
【請求項14】
前記除去するステップは、
前記{100}側壁面上の前記ブロック層の部分を酸化物に完全に変換することなく、前記{110}側壁面上の前記ブロック層の部分を酸化物に完全に変換するステップと、
前記ブロック層の前記変換された部分を完全に除去するステップと
を含む、請求項7乃至請求項13のいずれかに記載の方法。
【請求項15】
前記{110}側壁面上の前記ブロック層の前記部分を前記酸化物に完全に変換するステップは、前記{110}側壁面上の前記ブロック層の前記部分を熱酸化させるステップを含む、請求項14に記載の方法。
【請求項16】
前記{110}側壁面上の前記ブロック層の前記部分を除去するステップの後、前記{100}側壁面上の前記ブロック層の残りの部分を除去するステップをさらに含む、請求項7乃至請求項15のいずれかに記載の方法。
【請求項17】
半導体の製造方法であって、
(a)半導体基板と、
(b)前記半導体基板内の第1のトレンチと
を含む半導体構造体を準備するステップと、
前記第1のトレンチを、第1の方向に拡張させるが、前記第1の方向とは異なる第2の方向には拡張しないステップと
を含む方法。
【請求項18】
前記第1の方向は、北、南、東及び西方向を含み、
前記第2の方向は、北東、北西、南東、及び南西方向を含む、
請求項17に記載の方法。
【請求項19】
前記半導体構造体は、前記半導体基板内に第2のトレンチ、第3のトレンチ、第4のトレンチ及び第5のトレンチをさらに含み、
前記第2のトレンチは前記第1のトレンチの北西方向にあり、
前記第3のトレンチは前記第1のトレンチの北東方向にあり、
前記第4のトレンチは前記第1のトレンチの南西方向にあり、
前記第5のトレンチは前記第1のトレンチの南東方向にあり、
前記第1の方向は、北、南、東及び西方向を含み、
前記第2の方向は、北東、北西、南東及び南西方向を含む、
請求項17又は請求項18に記載の方法。
【請求項20】
前記半導体構造体を準備するステップは、
前記半導体基板を準備するステップと、
前記半導体基板内に前記第1トレンチを形成するステップであって、前記第1のトレンチは側壁を含み、前記側壁は{100}側壁面及び{110}側壁面を含む、ステップと
を含む、請求項19に記載の方法。
【請求項21】
前記第1のトレンチを拡張させるステップは、
前記第1のトレンチの前記側壁上にブロック層を形成するステップと、
前記{100}側壁面上の前記ブロック層の部分を除去することなく、前記{110}側壁面上の前記ブロック層の部分を除去するステップと、
前記{100}側壁面上の前記ブロック層の残りの部分に対して本質的に選択的に、前記{110}側壁面において前記半導体基板をエッチングするステップと
を含む、請求項20に記載の方法。
【請求項22】
前記{110}側壁面上の前記ブロック層の前記部分を除去するステップは、前記{110}側壁面が周囲雰囲気に露出されるまで前記ブロック層をエッチングするステップを含む、請求項21に記載の方法。
【請求項23】
前記エッチングするステップは、前記{110}側壁面が周囲雰囲気に露出されるまで前記ブロック層を湿式エッチングするステップを含む、請求項22に記載の方法。
【請求項24】
前記{110}側壁面上の前記ブロック層の部分を除去するステップは、
前記{100}側壁面上の前記ブロック層の部分を完全に酸化させることなく、前記{110}側壁面上の前記ブロック層の部分を完全に酸化させるステップと、
前記完全に酸化させるステップの結果生じた前記ブロック層の前記酸化された部分を完全に除去するステップと
を含む、請求項21に記載の方法。
【請求項25】
前記ブロック層の前記酸化された部分を完全に除去するステップは、前記層の前記酸化された部分を湿式エッチングするステップを含む、請求項24に記載の方法。
【請求項26】
半導体構造体であって、
(a)第1の半導体材料を含む半導体基板と、
(b)前記半導体基板内の導電性領域と、
(c)(i)前記導電性領域と前記半導体基板との間に挟まれ、(ii)これらと直接物理的に接触しており、(iii)これらを電気的に絶縁するキャパシタ誘電体層と、
(d)(i)前記キャパシタ誘電体層と前記半導体基板との間に挟まれ、(ii)これらと直接物理的に接触している半導体ブロック領域であって、前記第1の半導体材料とは異なる第2の半導体材料を含む、半導体ブロック領域と
を含む、構造体。
【請求項27】
前記半導体基板、前記導電性領域及び前記キャパシタ誘電体層がキャパシタを形成する、請求項26に記載の構造体。
【請求項28】
前記半導体基板及び前記半導体ブロック領域は、第1の境界面を共有し、
前記半導体基板及び前記キャパシタ誘電体層は、第2の境界面を共有し、
前記半導体基板は、前記第1の境界面において第1の結晶配向を有し、
前記半導体基板は、前記第2の境界面において第2の結晶配向を有し、
前記第1の結晶配向は、前記第2の結晶配向とは異なる、
請求項26又は請求項27に記載の構造体。
【請求項29】
前記半導体基板はシリコンを含む、請求項26、請求項27、又は請求項28に記載の構造体。
【請求項30】
前記半導体ブロック領域は、シリコンとゲルマニウムの混合物を含む、請求項26、請求項27、請求項28、又は請求項29に記載の構造体。
【請求項1】
半導体構造体であって、
(a)半導体基板と、
(b)前記半導体基板内のトレンチであって、前記トレンチは側壁を含み、前記側壁は{100}側壁面及び{110}側壁面を含む、トレンチと、
(c)前記{100}側壁面上にあり、前記{110}側壁面上にはないブロック領域と
を含む構造体。
【請求項2】
前記トレンチの前記側壁面上の、前記ブロック領域と直接物理的に接触している、誘電体層をさらに含む、請求項1に記載の構造体。
【請求項3】
前記誘電体層は酸化物材料を含む、請求項2に記載の構造体。
【請求項4】
前記半導体基板はシリコンを含む、前記請求項のいずれかに記載の構造体。
【請求項5】
前記ブロック領域は、シリコンとゲルマニウムの混合物を含む、前記請求項のいずれかに記載の構造体。
【請求項6】
前記トレンチの水平方向断面は八角形の形状を有する、前記請求項のいずれかに記載の構造体。
【請求項7】
半導体の製造方法であって、
(a)半導体基板と、
(b)前記半導体基板内のトレンチであって、前記トレンチは側壁を含み、前記側壁は{100}側壁面及び{110}側壁面を含む、トレンチと、
(c)前記トレンチの前記{100}側壁面及び前記{110}側壁面上のブロック層と
を含む半導体構造体を準備するステップと、
前記{100}側壁面上の前記ブロック層の部分を除去することなく、前記{110}側壁面上の前記ブロック層の部分を除去し、前記{110}側壁面が周囲雰囲気に露出されるようにするステップと
を含む方法。
【請求項8】
前記半導体構造体を準備するステップは、
前記半導体基板を準備するステップと、
前記半導体基板内に前記トレンチを形成するステップと、
前記トレンチの前記{100}側壁面及び前記{110}側壁面上に前記ブロック層をエピタキシャル成長させるステップと
を含む、請求項7に記載の方法。
【請求項9】
前記除去するステップを行った後、前記{100}側壁面上の前記ブロック層の残りの部分に対して本質的に選択的に、前記{110}側壁面における前記半導体基板をエッチングするステップをさらに含む、請求項7又は請求項8に記載の方法。
【請求項10】
前記半導体基板はシリコンを含む、請求項7、請求項8、又は請求項9に記載の方法。
【請求項11】
前記ブロック層は、シリコンとゲルマニウムの混合物を含む、請求項7乃至請求項10のいずれかに記載の方法。
【請求項12】
前記ブロック層は、前記トレンチの前記{110}側壁面上よりも、前記{100}側壁面上の方が厚い、請求項7乃至請求項11のいずれかに記載の方法。
【請求項13】
前記{110}側壁面上の前記ブロック層の前記部分を除去するステップは、前記{110}側壁面が周囲雰囲気に露出されるまで前記ブロック層をエッチングするステップを含む、請求項7乃至請求項12のいずれかに記載の方法。
【請求項14】
前記除去するステップは、
前記{100}側壁面上の前記ブロック層の部分を酸化物に完全に変換することなく、前記{110}側壁面上の前記ブロック層の部分を酸化物に完全に変換するステップと、
前記ブロック層の前記変換された部分を完全に除去するステップと
を含む、請求項7乃至請求項13のいずれかに記載の方法。
【請求項15】
前記{110}側壁面上の前記ブロック層の前記部分を前記酸化物に完全に変換するステップは、前記{110}側壁面上の前記ブロック層の前記部分を熱酸化させるステップを含む、請求項14に記載の方法。
【請求項16】
前記{110}側壁面上の前記ブロック層の前記部分を除去するステップの後、前記{100}側壁面上の前記ブロック層の残りの部分を除去するステップをさらに含む、請求項7乃至請求項15のいずれかに記載の方法。
【請求項17】
半導体の製造方法であって、
(a)半導体基板と、
(b)前記半導体基板内の第1のトレンチと
を含む半導体構造体を準備するステップと、
前記第1のトレンチを、第1の方向に拡張させるが、前記第1の方向とは異なる第2の方向には拡張しないステップと
を含む方法。
【請求項18】
前記第1の方向は、北、南、東及び西方向を含み、
前記第2の方向は、北東、北西、南東、及び南西方向を含む、
請求項17に記載の方法。
【請求項19】
前記半導体構造体は、前記半導体基板内に第2のトレンチ、第3のトレンチ、第4のトレンチ及び第5のトレンチをさらに含み、
前記第2のトレンチは前記第1のトレンチの北西方向にあり、
前記第3のトレンチは前記第1のトレンチの北東方向にあり、
前記第4のトレンチは前記第1のトレンチの南西方向にあり、
前記第5のトレンチは前記第1のトレンチの南東方向にあり、
前記第1の方向は、北、南、東及び西方向を含み、
前記第2の方向は、北東、北西、南東及び南西方向を含む、
請求項17又は請求項18に記載の方法。
【請求項20】
前記半導体構造体を準備するステップは、
前記半導体基板を準備するステップと、
前記半導体基板内に前記第1トレンチを形成するステップであって、前記第1のトレンチは側壁を含み、前記側壁は{100}側壁面及び{110}側壁面を含む、ステップと
を含む、請求項19に記載の方法。
【請求項21】
前記第1のトレンチを拡張させるステップは、
前記第1のトレンチの前記側壁上にブロック層を形成するステップと、
前記{100}側壁面上の前記ブロック層の部分を除去することなく、前記{110}側壁面上の前記ブロック層の部分を除去するステップと、
前記{100}側壁面上の前記ブロック層の残りの部分に対して本質的に選択的に、前記{110}側壁面において前記半導体基板をエッチングするステップと
を含む、請求項20に記載の方法。
【請求項22】
前記{110}側壁面上の前記ブロック層の前記部分を除去するステップは、前記{110}側壁面が周囲雰囲気に露出されるまで前記ブロック層をエッチングするステップを含む、請求項21に記載の方法。
【請求項23】
前記エッチングするステップは、前記{110}側壁面が周囲雰囲気に露出されるまで前記ブロック層を湿式エッチングするステップを含む、請求項22に記載の方法。
【請求項24】
前記{110}側壁面上の前記ブロック層の部分を除去するステップは、
前記{100}側壁面上の前記ブロック層の部分を完全に酸化させることなく、前記{110}側壁面上の前記ブロック層の部分を完全に酸化させるステップと、
前記完全に酸化させるステップの結果生じた前記ブロック層の前記酸化された部分を完全に除去するステップと
を含む、請求項21に記載の方法。
【請求項25】
前記ブロック層の前記酸化された部分を完全に除去するステップは、前記層の前記酸化された部分を湿式エッチングするステップを含む、請求項24に記載の方法。
【請求項26】
半導体構造体であって、
(a)第1の半導体材料を含む半導体基板と、
(b)前記半導体基板内の導電性領域と、
(c)(i)前記導電性領域と前記半導体基板との間に挟まれ、(ii)これらと直接物理的に接触しており、(iii)これらを電気的に絶縁するキャパシタ誘電体層と、
(d)(i)前記キャパシタ誘電体層と前記半導体基板との間に挟まれ、(ii)これらと直接物理的に接触している半導体ブロック領域であって、前記第1の半導体材料とは異なる第2の半導体材料を含む、半導体ブロック領域と
を含む、構造体。
【請求項27】
前記半導体基板、前記導電性領域及び前記キャパシタ誘電体層がキャパシタを形成する、請求項26に記載の構造体。
【請求項28】
前記半導体基板及び前記半導体ブロック領域は、第1の境界面を共有し、
前記半導体基板及び前記キャパシタ誘電体層は、第2の境界面を共有し、
前記半導体基板は、前記第1の境界面において第1の結晶配向を有し、
前記半導体基板は、前記第2の境界面において第2の結晶配向を有し、
前記第1の結晶配向は、前記第2の結晶配向とは異なる、
請求項26又は請求項27に記載の構造体。
【請求項29】
前記半導体基板はシリコンを含む、請求項26、請求項27、又は請求項28に記載の構造体。
【請求項30】
前記半導体ブロック領域は、シリコンとゲルマニウムの混合物を含む、請求項26、請求項27、請求項28、又は請求項29に記載の構造体。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公表番号】特表2009−538522(P2009−538522A)
【公表日】平成21年11月5日(2009.11.5)
【国際特許分類】
【出願番号】特願2009−511475(P2009−511475)
【出願日】平成19年5月16日(2007.5.16)
【国際出願番号】PCT/EP2007/054769
【国際公開番号】WO2007/137946
【国際公開日】平成19年12月6日(2007.12.6)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
【公表日】平成21年11月5日(2009.11.5)
【国際特許分類】
【出願日】平成19年5月16日(2007.5.16)
【国際出願番号】PCT/EP2007/054769
【国際公開番号】WO2007/137946
【国際公開日】平成19年12月6日(2007.12.6)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
[ Back to top ]