半導体装置およびその製造方法
【課題】熱ストレスに対し安定な電気的接続を実現する半導体装置を提供し、半導体素子を三次元的に配置することができる半導体装置を提供する。
【解決手段】複数の外部端子８を有した半導体素子７と、第一の電気絶縁性基材１と、前記第一の電気絶縁性基材１に形成された接続パッド２を有する配線パターン１０からなる配線基板４と、前記半導体素子７と前記配線基板４を接着する第二の電気絶縁性基材５で構成され、前記外部端子８と前記接続パッド２を前記第二の電気絶縁性基材５に形成されたビア６により電気的に接続することを特徴とする半導体装置である。
【解決手段】複数の外部端子８を有した半導体素子７と、第一の電気絶縁性基材１と、前記第一の電気絶縁性基材１に形成された接続パッド２を有する配線パターン１０からなる配線基板４と、前記半導体素子７と前記配線基板４を接着する第二の電気絶縁性基材５で構成され、前記外部端子８と前記接続パッド２を前記第二の電気絶縁性基材５に形成されたビア６により電気的に接続することを特徴とする半導体装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子を配線基板に実装した半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、電子機器には高性能化および小型化の要求が高まっており、これらの電子機器に組み込まれる電子部品の高密度実装化と機能ごとにモジュール化する動きが急速に進んでいる。
【０００３】
高密度実装の手法として、半田ボールを有する半導体素子を回路基板にフェースダウン実装する方法がある。
【０００４】
フェースダウン実装においては、マトリクス状に配置された複数の半田ボールを有する半導体素子を、マトリクス状に配置された複数の接続パッドを有する配線基板上に、それぞれ対応する接続パッドに接合させてフェースダウン実装し、配線基板とこれに搭載された半導体素子の隙間に対してアンダーフィル剤が充填される。これは、アンダーフィル剤が充填されない状態では、配線基板および半導体素子における面内方向の熱膨張率の差に起因した応力・歪が、電気接続部に集中し、信頼性が低くなるからである。
【０００５】
また、近年では、更なる小型化・高機能化の手法として、半導体素子や電子部品を基板に内蔵した三次元実装形態の部品内蔵基板も実現されている。半導体素子を収納する凹部をセラミック基板内に設け、三次元的に配置した構造のものも出願されている。
【０００６】
なお、この出願の発明に関する先行技術文献として、例えば特許文献１〜３が知られている。
【特許文献１】特開２０００−２９４５１９号公報
【特許文献２】特開２００５−３４７３６２号公報
【特許文献３】特開平５−８２７１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、アンダーフィルを採用した従来の技術においては、マザー基板上にモジュール化された半導体装置を実装する際、リフロー工程で半導体素子を実装している半田が再溶融し半田どうしがショートしたり、アンダーフィルと半田の接着力が低下する。そのため、再溶融した半田が再度固体化した後にアンダーフィルとの間に隙間が生じ、水分を吸収する要因となる。水分を吸収してしまうと、再度熱が加わる工程がある場合に水分に起因して、電気的接続がとれなくなるなど信頼性が低下するという課題がある。
【０００８】
本発明は、このような課題のもとで考えだされたものであって、熱に対し安定な電気的接続を実現し、モジュール化に適した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、複数の外部端子を有した半導体素子と、第一の電気絶縁性基材と、前記第一の電気絶縁性基材に形成された接続パッドを有する配線パターンからなる配線基板と、前記半導体素子と前記配線基板を接着する第二の電気絶縁性基材で構成され、前記外部端子と前記接続パッドを前記第二の電気絶縁性基材に形成されたビアにより電気的に接続することを特徴とする半導体装置であり、半田を用いずに再溶融しないビアにより接続することにより信頼性の高い半導体装置を提供することができる。また、第二の電気絶縁性基材がアンダーフィルとして半導体素子と基板の間を接着することで信頼性が向上する。
【発明の効果】
【００１０】
以上のように、本発明の半導体装置は、電気絶縁性基材に形成されたビアを用いて半導体素子と配線基板の接続を行い、信頼性の高い半導体装置が得られるという効果を奏するものである。
【発明を実施するための最良の形態】
【００１１】
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１，３〜７に記載の発明について図面を参照しながら説明する。
【００１２】
図１は、本実施の形態１における半導体装置の断面図である。図１において、半導体素子７は、外部端子８を有しており、配線基板４は、第一の電気絶縁性基材１と、第一の電気絶縁性基材１に形成された接続パッド２および配線パターン１０と、両面の配線パターン間を電気的に接続するスルーホール３からなる。第二の電気絶縁性基材５は半導体素子７と配線基板４を接着し、外部端子８と接続パッド２を接続する第一のビア６を有している。
【００１３】
本発明において半導体素子７は外部端子８を再配線し、図７，８に示すようにマトリクス状に配置してもよい。マトリクス状に配置することで、ビアや配線パターンの形成が容易となる。また、外部端子を銅ポストとすることで、ビアとの接続信頼性を高めることができる。なお、図７の底面図に示すように複数の外部端子８は、例えば１１行×１１列すべて形成されているものでも、図８の底面図に示すような周辺部のみに形成されているものを用いてもよく、特に限定するものではない。また、外部端子に使用する金属は、金、銀、パラジウムなどの導電性の高い金属であってもよい。
【００１４】
さらに銅ポストからなる外部端子８が、エポキシ樹脂やポリイミド樹脂などからなる封止膜１１の下面と平滑になるように設けられているものを用いることにより、第二の電気絶縁性基材５と隙間なく接着することができる。
【００１５】
配線基板４は、ガラス織布にエポキシ樹脂を含浸させた基板（ガラス−エポキシ基板）、アラミド繊維不織布にエポキシ樹脂を含浸させた基板（アラミド−エポキシ基板）、紙にフェノール樹脂を含浸させた基板（紙−フェノール基板）、多孔質のフィルム基材に未硬化のエポキシ樹脂を空孔が残るように含浸させたフィルム基材を使ったフレキシブル基板、セラミックス基板、樹脂（例えば熱硬化性樹脂および／または熱可塑性樹脂）と無機フィラーとを含むコンポジット材料からなる基板など任意の基板から目的に応じて選択し使用できる。
【００１６】
配線基板４にコンポジット材料を用いた場合、熱膨張差に起因する接続部の接続信頼性を損なうことなく半導体素子を実装することができる。
【００１７】
スルーホール３は、両面の配線パターン間を接続する機能を有し、ビアホール形成後、めっきすることによって形成できる。めっきは金、銀、銅またはニッケルなどを用いることができる。また、本実施の形態においてはスルーホールを例に挙げているが、インナービアによって層間接続を行ってもよい。たとえば、導電性の粒子と熱硬化性の樹脂からなる導電性ペーストを用いたインナービアでもよい。
【００１８】
配線基板４のスルーホール３と、第二の電気絶縁性基材に形成されている第一、第二のビア６，９のビアホールの形成は、レーザ加工によって形成する。レーザ加工の光源には、炭酸ガスレーザやＹＡＧレーザ、エキシマレーザが用いられる。レーザ加工では、小径の貫通穴を短時間で形成することができ、生産性に優れた加工を実現できる。また、スルーホール３は、パンチ加工、ドリル加工を用いてもよく、ドリル加工やパンチング加工を用いる場合、汎用性のある既存の設備でビアホールの形成が可能である。
【００１９】
接続パッド２および配線パターン１０は、電気伝導性を有する物質からなり、例えば金属箔や導電性樹脂組成物、金属板を加工したリードフレームを用いることができる。金属箔やリードフレームを用いることにより、エッチング等により微細な配線パターンの作成が容易となる。また、金属箔においては、離型フィルムを用いた転写等による配線パターンの形成も可能となる。特に銅箔はコストも安く、電気伝導性も高いため好ましい。また、これらの接続パッド２および配線パターン１０は表面にメッキ処理をすることにより、耐食性や電気伝導性を向上させることができる。また、接続パッド２および配線パターン１０の第二の電気絶縁性基材５との接触面を粗化することで、第二の電気絶縁性基材５との接着性を向上させることができる。粗化の処理は、反応性ガスを用いたドライエッチング加工、サンドブラストによる機械加工、および電解エッチング加工が挙げられる。
【００２０】
第二の電気絶縁性基材５は、樹脂（例えば熱硬化性樹脂および／または熱可塑性樹脂）と無機フィラーとを含むコンポジット材料から形成されており、樹脂として熱硬化性樹脂を用いるのが好ましい。尚、無機フィラーを実質的に用いずに、熱硬化性樹脂のみから第二の電気絶縁性基材５を構成することも可能である。熱硬化性樹脂は、例えばエポキシ樹脂等であり、無機フィラーを添加する場合、例えばＡｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、ＢＮ、ＡｌＮ等のフィラーを使用できる。無機フィラーの添加により、第二の電気絶縁性基材５の種々の物性を制御することができるので、無機フィラーを含むコンポジット材料から第二の電気絶縁性基材を形成することが好適である。
【００２１】
第一のビア６は導電性の粒子と非導電性の樹脂とを含有した導電性ペーストを用いることができる。導電性の粒子としては、金、銀、銅又はニッケルなどを用いることができる。金、銀、銅又はニッケルは導電性が高いため好ましく、銅は導電性が高くマイグレーションも少ないため特に好ましい。銅を銀で被覆した導電性の粒子を用いても、マイグレーションの少なさと導電性の高さ、両方の特性を満たすことができる。非導電性の樹脂としては、熱硬化性樹脂を用いることが好ましく、たとえば、エポキシ樹脂、フェノール樹脂又はイソシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。
【００２２】
また、第二の電気絶縁性基材に形成されている第一のビア６は、半導体素子７の外部端子８と接続するようにマトリクス状に形成されており、図３に示すように外部端子８よりも小さいことが好ましい。これにより、半導体素子７が押圧された時に導電性ペーストのはみ出しや広がりを抑えることができ、より信頼性を高めることができる。また、半導体素子７を実装する時、第一のビア６と外部端子８の位置ズレを防止し、半導体素子の外部端子８と電気絶縁性基材が接触することで、より強固に接着することができる。
【００２３】
以上のように、本実施の形態によれば、半田を用いずに再溶融しないビアにより接続することができ、熱に対して安定した電気的接続を実現し、ショートや吸湿がしにくい信頼性の高い半導体装置を提供することができる。
【００２４】
（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項２に記載の発明について図面を参照ながら説明する。なお、実施の形態１と同一の構造については、同一番号を付与してその説明を省略する。
【００２５】
図２は、本実施の形態２における半導体装置の断面図である。図２において、半導体素子７は、外部端子８を有しており、配線基板４は、第一の電気絶縁性基材１と、第一の電気絶縁性基材１に形成された接続パッド２および配線パターン１０と、両面の配線パターン間を電気的に接続するスルーホール３からなる。第二の電気絶縁性基材５は半導体素子７を内蔵し、複数の配線基板４を厚さ方向に積層している。第二の電気絶縁性基材５には、外部端子８と接続パッド２を接続する第一のビア６と、厚さ方向に積層された配線基板４の対向するパターンを電気的に接続する第二のビア９を有している。
【００２６】
本発明において、第一の電気絶縁性基材１は、第二の電気絶縁性基材５と同様の樹脂と無機フィラーとを含むコンポジット材料を用いることもできる。これにより、熱膨張差に起因する接続部の接続信頼性を損なうことなく半導体素子を内蔵することができる。また、製造コストも抑えることができる。
【００２７】
図２において、第二のビア９は、第一のビア６と同様のものを用いることもできる。また、図２において、インナービアの例を示しているが、第二のビア９においては、スルーホールにより層間接続を行ってもよい。
【００２８】
以上のように、本実施の形態によれば、半導体素子の周囲を同じ熱膨張係数の電気絶縁性基材で囲むことで、熱膨張係数に起因する接続部の接続信頼性を損なうことなく半導体素子を内蔵することができ、高密度な半導体装置をモジュールとして提供できる。
【００２９】
（実施の形態３）
以下、実施の形態３を用いて、本発明の特に請求項８に記載の発明について図面を参照しながら説明する。なお、実施の形態１と同一の構造については、同一番号を付与してその説明を省略する。
【００３０】
図４（ａ）〜（ｃ）は、本実施の形態３における半導体装置の製造工程を示す断面図である。
【００３１】
図４（ａ）は、第一のビア６が形成された第二の電気絶縁性基材５を示している。次に、図４（ｂ）に示すように、第一のビア６と接続パッド２が接触するように第二の電気絶縁性基材５を配線基板４に積層する。
【００３２】
次に図４（ｃ）に示すように、外部端子８とビア６が接触するように半導体素子７を第二の電気絶縁性基材５に実装する。この時、ビアをアライメントマークとして使用することもできる。その後、外部から熱を加えて第二の電気絶縁性基材５と第一のビア６を硬化する。この時、半導体素子７の上面からヒートツールにより加熱・加圧により硬化を行っても良い。また、オーブン、真空ラミネータ、真空熱プレスを用いて硬化を行ってもよい。
【００３３】
硬化する前には電気的導通検査を行ってもよい。これにより、半導体素子７や第一のビア６が不良であった場合に、容易にリペアすることができる。
【００３４】
以上のように、本実施の形態によれば、半田を用いずに再溶融しないビアにより接続することができ、熱に対して安定した電気的接続を実現し、ショートや吸湿がしにくい信頼性の高い半導体装置を提供することができる。
【００３５】
（実施の形態４）
以下、実施の形態４を用いて、本発明の特に請求項９に記載の発明について図面を参照しながら説明する。なお、実施の形態１と同一の構造については、同一番号を付与してその説明を省略する。
【００３６】
図５（ａ）〜（ｇ）は、本実施の形態４における半導体装置の製造工程を示す断面図である。
【００３７】
図５（ａ）は、第一のビア６が形成された第二の電気絶縁性基材５を示している。次に、図５（ｂ）に示すように、第一のビア６と接続パッド２が接触するように第二の電気絶縁性基材５を配線基板４に積層する。
【００３８】
次に、図５（ｃ）に示すように、外部端子８と第一のビア６が接触するように半導体素子７を第二の電気絶縁性基材５に実装する。
【００３９】
次に、図５（ｄ）に示すように、別の第二の電気絶縁性基材１３にキャビティ１２を形成する。
【００４０】
次に、図５（ｅ）に示すように、キャビティ１２に半導体素子７を収納するように第二の電気絶縁性基材１３を積層する。
【００４１】
次に、図５（ｆ）に示すように、キャビティ１２が形成された第二の電気絶縁性基材１３上にさらに別の第二の電気絶縁性基材１４及び配線基板１５を積層する。
【００４２】
次に、図５（ｇ）に示すように、第二の電気絶縁性基材５，１３，１４と第一、第二のビア６，９を硬化し、半導体素子７を埋設する。その後、外部から熱を加えて第二の電気絶縁性基材５，１３，１４と第一、第二のビア６，９を硬化する。この時、半導体素子の上面からヒートツールにより加熱・加圧により硬化を行っても良い。また、オーブン、真空ラミネータ、真空熱プレスを用いて硬化を行ってもよい。
【００４３】
キャビティ１２の形成は、たとえば打ち抜き加工やパンチ加工、レーザ加工によって行う。打ち抜き加工やパンチング加工の場合、汎用性のある既存の設備でキャビティの形成が可能である。
【００４４】
以上のように、本実施の形態によれば、半導体素子の周囲を同じ熱膨張係数の電気絶縁性基材で囲むことで、熱膨張係数に起因する接続部の接続信頼性を損なうことなく半導体素子を内蔵することができ、高密度な半導体装置をモジュールとして提供できる。
【００４５】
（実施の形態５）
以下、実施の形態５を用いて、本発明の特に請求項１０に記載の発明について図面を参照しながら説明する。なお、実施の形態１および４と同一の構造については、同一番号を付与してその説明を省略する。
【００４６】
図６（ａ）〜（ｇ）は、本実施の形態５における半導体装置の製造工程を示す断面図である。
【００４７】
図６（ａ）は、第一のビア６が形成された第二の電気絶縁性基材５を示している。次に、図６（ｂ）に示すように、第一のビア６と接続パッド２が接触するように第二の電気絶縁性基材５を配線基板４に積層する。
【００４８】
次に、図６（ｃ）に示すように、別の第二の電気絶縁性基材１３にキャビティ１２を形成する。
【００４９】
次に、図６（ｄ）に示すように、配線基板４に積層された第二の電気絶縁性基材５とキャビティ１２が形成された第二の電気絶縁性基材１３を積層する。
【００５０】
次に、図６（ｅ）に示すように、キャビティ１２に半導体素子７を収納し、外部端子８と第一のビア６が接触するように半導体素子７を第二の電気絶縁性基材５に実装する。
【００５１】
次に、図６（ｆ）に示すように、キャビティ１２が形成された第二の電気絶縁性基材１３上にさらに別の第二の電気絶縁性基材１４及び配線基板１５を積層する。
【００５２】
次に、図６（ｇ）に示すように、第二の電気絶縁性基材５，１３，１４と第一、第二のビア６，９を硬化し、半導体素子７を埋設する。その後、外部から熱を加えて第二の電気絶縁性基材５，１３，１４と第一、第二のビア６，９を硬化する。この時、半導体素子の上面からヒートツールにより加熱・加圧により硬化を行っても良い。また、オーブン、真空ラミネータ、真空熱プレスを用いて硬化を行ってもよい。
【００５３】
以上のように、本実施の形態によれば、半導体素子の周囲を同じ熱膨張係数の電気絶縁性基材で囲むことで、熱膨張係数に起因する接続部の接続信頼性を損なうことなく半導体素子を内蔵することができ、高密度な半導体装置をモジュールとして提供できる。
【産業上の利用可能性】
【００５４】
本発明の半導体装置は、電気絶縁性基材に形成されたビアを用いて半導体素子と配線基板の接続を行うことで、半田を用いない半導体装置を提供することができ、熱に対して安定な電気的接続を実現する信頼性の高い半導体装置として有用である。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１における半導体装置を示す断面図
【図２】本発明の実施の形態２における半導体装置を示す断面図
【図３】本発明の外部端子とビアの接続部の一例を示す拡大断面図
【図４】本発明の実施の形態３における半導体装置の製造方法を示す工程断面図
【図５】本発明の実施の形態４における半導体装置の製造方法を示す工程断面図
【図６】本発明の実施の形態５における半導体装置の製造方法を示す工程断面図
【図７】本発明の外部端子の配置の一例を示す平面図
【図８】本発明の外部端子の配置の一例を示す平面図
【符号の説明】
【００５６】
１ 第一の電気絶縁性基材
２ 接続パッド
３ スルーホール
４，１５ 配線基板
５，１３，１４ 第二の電気絶縁性基材
６ 第一のビア
７ 半導体素子
８ 外部端子
９ 第二のビア
１０ 配線パターン
１１ 封止膜
１２ キャビティ
【技術分野】
【０００１】
本発明は、半導体素子を配線基板に実装した半導体装置およびその製造方法に関するものである。
【背景技術】
【０００２】
近年、電子機器には高性能化および小型化の要求が高まっており、これらの電子機器に組み込まれる電子部品の高密度実装化と機能ごとにモジュール化する動きが急速に進んでいる。
【０００３】
高密度実装の手法として、半田ボールを有する半導体素子を回路基板にフェースダウン実装する方法がある。
【０００４】
フェースダウン実装においては、マトリクス状に配置された複数の半田ボールを有する半導体素子を、マトリクス状に配置された複数の接続パッドを有する配線基板上に、それぞれ対応する接続パッドに接合させてフェースダウン実装し、配線基板とこれに搭載された半導体素子の隙間に対してアンダーフィル剤が充填される。これは、アンダーフィル剤が充填されない状態では、配線基板および半導体素子における面内方向の熱膨張率の差に起因した応力・歪が、電気接続部に集中し、信頼性が低くなるからである。
【０００５】
また、近年では、更なる小型化・高機能化の手法として、半導体素子や電子部品を基板に内蔵した三次元実装形態の部品内蔵基板も実現されている。半導体素子を収納する凹部をセラミック基板内に設け、三次元的に配置した構造のものも出願されている。
【０００６】
なお、この出願の発明に関する先行技術文献として、例えば特許文献１〜３が知られている。
【特許文献１】特開２０００−２９４５１９号公報
【特許文献２】特開２００５−３４７３６２号公報
【特許文献３】特開平５−８２７１０号公報
【発明の開示】
【発明が解決しようとする課題】
【０００７】
しかしながら、アンダーフィルを採用した従来の技術においては、マザー基板上にモジュール化された半導体装置を実装する際、リフロー工程で半導体素子を実装している半田が再溶融し半田どうしがショートしたり、アンダーフィルと半田の接着力が低下する。そのため、再溶融した半田が再度固体化した後にアンダーフィルとの間に隙間が生じ、水分を吸収する要因となる。水分を吸収してしまうと、再度熱が加わる工程がある場合に水分に起因して、電気的接続がとれなくなるなど信頼性が低下するという課題がある。
【０００８】
本発明は、このような課題のもとで考えだされたものであって、熱に対し安定な電気的接続を実現し、モジュール化に適した半導体装置を提供することを目的とする。
【課題を解決するための手段】
【０００９】
上記目的を達成するために、本発明は、複数の外部端子を有した半導体素子と、第一の電気絶縁性基材と、前記第一の電気絶縁性基材に形成された接続パッドを有する配線パターンからなる配線基板と、前記半導体素子と前記配線基板を接着する第二の電気絶縁性基材で構成され、前記外部端子と前記接続パッドを前記第二の電気絶縁性基材に形成されたビアにより電気的に接続することを特徴とする半導体装置であり、半田を用いずに再溶融しないビアにより接続することにより信頼性の高い半導体装置を提供することができる。また、第二の電気絶縁性基材がアンダーフィルとして半導体素子と基板の間を接着することで信頼性が向上する。
【発明の効果】
【００１０】
以上のように、本発明の半導体装置は、電気絶縁性基材に形成されたビアを用いて半導体素子と配線基板の接続を行い、信頼性の高い半導体装置が得られるという効果を奏するものである。
【発明を実施するための最良の形態】
【００１１】
（実施の形態１）
以下、実施の形態１を用いて、本発明の特に請求項１，３〜７に記載の発明について図面を参照しながら説明する。
【００１２】
図１は、本実施の形態１における半導体装置の断面図である。図１において、半導体素子７は、外部端子８を有しており、配線基板４は、第一の電気絶縁性基材１と、第一の電気絶縁性基材１に形成された接続パッド２および配線パターン１０と、両面の配線パターン間を電気的に接続するスルーホール３からなる。第二の電気絶縁性基材５は半導体素子７と配線基板４を接着し、外部端子８と接続パッド２を接続する第一のビア６を有している。
【００１３】
本発明において半導体素子７は外部端子８を再配線し、図７，８に示すようにマトリクス状に配置してもよい。マトリクス状に配置することで、ビアや配線パターンの形成が容易となる。また、外部端子を銅ポストとすることで、ビアとの接続信頼性を高めることができる。なお、図７の底面図に示すように複数の外部端子８は、例えば１１行×１１列すべて形成されているものでも、図８の底面図に示すような周辺部のみに形成されているものを用いてもよく、特に限定するものではない。また、外部端子に使用する金属は、金、銀、パラジウムなどの導電性の高い金属であってもよい。
【００１４】
さらに銅ポストからなる外部端子８が、エポキシ樹脂やポリイミド樹脂などからなる封止膜１１の下面と平滑になるように設けられているものを用いることにより、第二の電気絶縁性基材５と隙間なく接着することができる。
【００１５】
配線基板４は、ガラス織布にエポキシ樹脂を含浸させた基板（ガラス−エポキシ基板）、アラミド繊維不織布にエポキシ樹脂を含浸させた基板（アラミド−エポキシ基板）、紙にフェノール樹脂を含浸させた基板（紙−フェノール基板）、多孔質のフィルム基材に未硬化のエポキシ樹脂を空孔が残るように含浸させたフィルム基材を使ったフレキシブル基板、セラミックス基板、樹脂（例えば熱硬化性樹脂および／または熱可塑性樹脂）と無機フィラーとを含むコンポジット材料からなる基板など任意の基板から目的に応じて選択し使用できる。
【００１６】
配線基板４にコンポジット材料を用いた場合、熱膨張差に起因する接続部の接続信頼性を損なうことなく半導体素子を実装することができる。
【００１７】
スルーホール３は、両面の配線パターン間を接続する機能を有し、ビアホール形成後、めっきすることによって形成できる。めっきは金、銀、銅またはニッケルなどを用いることができる。また、本実施の形態においてはスルーホールを例に挙げているが、インナービアによって層間接続を行ってもよい。たとえば、導電性の粒子と熱硬化性の樹脂からなる導電性ペーストを用いたインナービアでもよい。
【００１８】
配線基板４のスルーホール３と、第二の電気絶縁性基材に形成されている第一、第二のビア６，９のビアホールの形成は、レーザ加工によって形成する。レーザ加工の光源には、炭酸ガスレーザやＹＡＧレーザ、エキシマレーザが用いられる。レーザ加工では、小径の貫通穴を短時間で形成することができ、生産性に優れた加工を実現できる。また、スルーホール３は、パンチ加工、ドリル加工を用いてもよく、ドリル加工やパンチング加工を用いる場合、汎用性のある既存の設備でビアホールの形成が可能である。
【００１９】
接続パッド２および配線パターン１０は、電気伝導性を有する物質からなり、例えば金属箔や導電性樹脂組成物、金属板を加工したリードフレームを用いることができる。金属箔やリードフレームを用いることにより、エッチング等により微細な配線パターンの作成が容易となる。また、金属箔においては、離型フィルムを用いた転写等による配線パターンの形成も可能となる。特に銅箔はコストも安く、電気伝導性も高いため好ましい。また、これらの接続パッド２および配線パターン１０は表面にメッキ処理をすることにより、耐食性や電気伝導性を向上させることができる。また、接続パッド２および配線パターン１０の第二の電気絶縁性基材５との接触面を粗化することで、第二の電気絶縁性基材５との接着性を向上させることができる。粗化の処理は、反応性ガスを用いたドライエッチング加工、サンドブラストによる機械加工、および電解エッチング加工が挙げられる。
【００２０】
第二の電気絶縁性基材５は、樹脂（例えば熱硬化性樹脂および／または熱可塑性樹脂）と無機フィラーとを含むコンポジット材料から形成されており、樹脂として熱硬化性樹脂を用いるのが好ましい。尚、無機フィラーを実質的に用いずに、熱硬化性樹脂のみから第二の電気絶縁性基材５を構成することも可能である。熱硬化性樹脂は、例えばエポキシ樹脂等であり、無機フィラーを添加する場合、例えばＡｌ2Ｏ3、ＳｉＯ2、ＭｇＯ、ＢＮ、ＡｌＮ等のフィラーを使用できる。無機フィラーの添加により、第二の電気絶縁性基材５の種々の物性を制御することができるので、無機フィラーを含むコンポジット材料から第二の電気絶縁性基材を形成することが好適である。
【００２１】
第一のビア６は導電性の粒子と非導電性の樹脂とを含有した導電性ペーストを用いることができる。導電性の粒子としては、金、銀、銅又はニッケルなどを用いることができる。金、銀、銅又はニッケルは導電性が高いため好ましく、銅は導電性が高くマイグレーションも少ないため特に好ましい。銅を銀で被覆した導電性の粒子を用いても、マイグレーションの少なさと導電性の高さ、両方の特性を満たすことができる。非導電性の樹脂としては、熱硬化性樹脂を用いることが好ましく、たとえば、エポキシ樹脂、フェノール樹脂又はイソシアネート樹脂を用いることができる。エポキシ樹脂は、耐熱性が高いため特に好ましい。
【００２２】
また、第二の電気絶縁性基材に形成されている第一のビア６は、半導体素子７の外部端子８と接続するようにマトリクス状に形成されており、図３に示すように外部端子８よりも小さいことが好ましい。これにより、半導体素子７が押圧された時に導電性ペーストのはみ出しや広がりを抑えることができ、より信頼性を高めることができる。また、半導体素子７を実装する時、第一のビア６と外部端子８の位置ズレを防止し、半導体素子の外部端子８と電気絶縁性基材が接触することで、より強固に接着することができる。
【００２３】
以上のように、本実施の形態によれば、半田を用いずに再溶融しないビアにより接続することができ、熱に対して安定した電気的接続を実現し、ショートや吸湿がしにくい信頼性の高い半導体装置を提供することができる。
【００２４】
（実施の形態２）
以下、実施の形態２を用いて、本発明の特に請求項２に記載の発明について図面を参照ながら説明する。なお、実施の形態１と同一の構造については、同一番号を付与してその説明を省略する。
【００２５】
図２は、本実施の形態２における半導体装置の断面図である。図２において、半導体素子７は、外部端子８を有しており、配線基板４は、第一の電気絶縁性基材１と、第一の電気絶縁性基材１に形成された接続パッド２および配線パターン１０と、両面の配線パターン間を電気的に接続するスルーホール３からなる。第二の電気絶縁性基材５は半導体素子７を内蔵し、複数の配線基板４を厚さ方向に積層している。第二の電気絶縁性基材５には、外部端子８と接続パッド２を接続する第一のビア６と、厚さ方向に積層された配線基板４の対向するパターンを電気的に接続する第二のビア９を有している。
【００２６】
本発明において、第一の電気絶縁性基材１は、第二の電気絶縁性基材５と同様の樹脂と無機フィラーとを含むコンポジット材料を用いることもできる。これにより、熱膨張差に起因する接続部の接続信頼性を損なうことなく半導体素子を内蔵することができる。また、製造コストも抑えることができる。
【００２７】
図２において、第二のビア９は、第一のビア６と同様のものを用いることもできる。また、図２において、インナービアの例を示しているが、第二のビア９においては、スルーホールにより層間接続を行ってもよい。
【００２８】
以上のように、本実施の形態によれば、半導体素子の周囲を同じ熱膨張係数の電気絶縁性基材で囲むことで、熱膨張係数に起因する接続部の接続信頼性を損なうことなく半導体素子を内蔵することができ、高密度な半導体装置をモジュールとして提供できる。
【００２９】
（実施の形態３）
以下、実施の形態３を用いて、本発明の特に請求項８に記載の発明について図面を参照しながら説明する。なお、実施の形態１と同一の構造については、同一番号を付与してその説明を省略する。
【００３０】
図４（ａ）〜（ｃ）は、本実施の形態３における半導体装置の製造工程を示す断面図である。
【００３１】
図４（ａ）は、第一のビア６が形成された第二の電気絶縁性基材５を示している。次に、図４（ｂ）に示すように、第一のビア６と接続パッド２が接触するように第二の電気絶縁性基材５を配線基板４に積層する。
【００３２】
次に図４（ｃ）に示すように、外部端子８とビア６が接触するように半導体素子７を第二の電気絶縁性基材５に実装する。この時、ビアをアライメントマークとして使用することもできる。その後、外部から熱を加えて第二の電気絶縁性基材５と第一のビア６を硬化する。この時、半導体素子７の上面からヒートツールにより加熱・加圧により硬化を行っても良い。また、オーブン、真空ラミネータ、真空熱プレスを用いて硬化を行ってもよい。
【００３３】
硬化する前には電気的導通検査を行ってもよい。これにより、半導体素子７や第一のビア６が不良であった場合に、容易にリペアすることができる。
【００３４】
以上のように、本実施の形態によれば、半田を用いずに再溶融しないビアにより接続することができ、熱に対して安定した電気的接続を実現し、ショートや吸湿がしにくい信頼性の高い半導体装置を提供することができる。
【００３５】
（実施の形態４）
以下、実施の形態４を用いて、本発明の特に請求項９に記載の発明について図面を参照しながら説明する。なお、実施の形態１と同一の構造については、同一番号を付与してその説明を省略する。
【００３６】
図５（ａ）〜（ｇ）は、本実施の形態４における半導体装置の製造工程を示す断面図である。
【００３７】
図５（ａ）は、第一のビア６が形成された第二の電気絶縁性基材５を示している。次に、図５（ｂ）に示すように、第一のビア６と接続パッド２が接触するように第二の電気絶縁性基材５を配線基板４に積層する。
【００３８】
次に、図５（ｃ）に示すように、外部端子８と第一のビア６が接触するように半導体素子７を第二の電気絶縁性基材５に実装する。
【００３９】
次に、図５（ｄ）に示すように、別の第二の電気絶縁性基材１３にキャビティ１２を形成する。
【００４０】
次に、図５（ｅ）に示すように、キャビティ１２に半導体素子７を収納するように第二の電気絶縁性基材１３を積層する。
【００４１】
次に、図５（ｆ）に示すように、キャビティ１２が形成された第二の電気絶縁性基材１３上にさらに別の第二の電気絶縁性基材１４及び配線基板１５を積層する。
【００４２】
次に、図５（ｇ）に示すように、第二の電気絶縁性基材５，１３，１４と第一、第二のビア６，９を硬化し、半導体素子７を埋設する。その後、外部から熱を加えて第二の電気絶縁性基材５，１３，１４と第一、第二のビア６，９を硬化する。この時、半導体素子の上面からヒートツールにより加熱・加圧により硬化を行っても良い。また、オーブン、真空ラミネータ、真空熱プレスを用いて硬化を行ってもよい。
【００４３】
キャビティ１２の形成は、たとえば打ち抜き加工やパンチ加工、レーザ加工によって行う。打ち抜き加工やパンチング加工の場合、汎用性のある既存の設備でキャビティの形成が可能である。
【００４４】
以上のように、本実施の形態によれば、半導体素子の周囲を同じ熱膨張係数の電気絶縁性基材で囲むことで、熱膨張係数に起因する接続部の接続信頼性を損なうことなく半導体素子を内蔵することができ、高密度な半導体装置をモジュールとして提供できる。
【００４５】
（実施の形態５）
以下、実施の形態５を用いて、本発明の特に請求項１０に記載の発明について図面を参照しながら説明する。なお、実施の形態１および４と同一の構造については、同一番号を付与してその説明を省略する。
【００４６】
図６（ａ）〜（ｇ）は、本実施の形態５における半導体装置の製造工程を示す断面図である。
【００４７】
図６（ａ）は、第一のビア６が形成された第二の電気絶縁性基材５を示している。次に、図６（ｂ）に示すように、第一のビア６と接続パッド２が接触するように第二の電気絶縁性基材５を配線基板４に積層する。
【００４８】
次に、図６（ｃ）に示すように、別の第二の電気絶縁性基材１３にキャビティ１２を形成する。
【００４９】
次に、図６（ｄ）に示すように、配線基板４に積層された第二の電気絶縁性基材５とキャビティ１２が形成された第二の電気絶縁性基材１３を積層する。
【００５０】
次に、図６（ｅ）に示すように、キャビティ１２に半導体素子７を収納し、外部端子８と第一のビア６が接触するように半導体素子７を第二の電気絶縁性基材５に実装する。
【００５１】
次に、図６（ｆ）に示すように、キャビティ１２が形成された第二の電気絶縁性基材１３上にさらに別の第二の電気絶縁性基材１４及び配線基板１５を積層する。
【００５２】
次に、図６（ｇ）に示すように、第二の電気絶縁性基材５，１３，１４と第一、第二のビア６，９を硬化し、半導体素子７を埋設する。その後、外部から熱を加えて第二の電気絶縁性基材５，１３，１４と第一、第二のビア６，９を硬化する。この時、半導体素子の上面からヒートツールにより加熱・加圧により硬化を行っても良い。また、オーブン、真空ラミネータ、真空熱プレスを用いて硬化を行ってもよい。
【００５３】
以上のように、本実施の形態によれば、半導体素子の周囲を同じ熱膨張係数の電気絶縁性基材で囲むことで、熱膨張係数に起因する接続部の接続信頼性を損なうことなく半導体素子を内蔵することができ、高密度な半導体装置をモジュールとして提供できる。
【産業上の利用可能性】
【００５４】
本発明の半導体装置は、電気絶縁性基材に形成されたビアを用いて半導体素子と配線基板の接続を行うことで、半田を用いない半導体装置を提供することができ、熱に対して安定な電気的接続を実現する信頼性の高い半導体装置として有用である。
【図面の簡単な説明】
【００５５】
【図１】本発明の実施の形態１における半導体装置を示す断面図
【図２】本発明の実施の形態２における半導体装置を示す断面図
【図３】本発明の外部端子とビアの接続部の一例を示す拡大断面図
【図４】本発明の実施の形態３における半導体装置の製造方法を示す工程断面図
【図５】本発明の実施の形態４における半導体装置の製造方法を示す工程断面図
【図６】本発明の実施の形態５における半導体装置の製造方法を示す工程断面図
【図７】本発明の外部端子の配置の一例を示す平面図
【図８】本発明の外部端子の配置の一例を示す平面図
【符号の説明】
【００５６】
１ 第一の電気絶縁性基材
２ 接続パッド
３ スルーホール
４，１５ 配線基板
５，１３，１４ 第二の電気絶縁性基材
６ 第一のビア
７ 半導体素子
８ 外部端子
９ 第二のビア
１０ 配線パターン
１１ 封止膜
１２ キャビティ
【特許請求の範囲】
【請求項１】
複数の外部端子を有した半導体素子と、
第一の電気絶縁性基材と、前記第一の電気絶縁性基材に形成された接続パッドを有する配線パターンからなる配線基板と、
前記半導体素子と前記配線基板を接着する第二の電気絶縁性基材で構成され、
前記外部端子と前記接続パッドを前記第二の電気絶縁性基材に形成されたビアにより電気的に接続することを特徴とする半導体装置。
【請求項２】
複数の外部端子を有した半導体素子と、
第一の電気絶縁性基材と、前記第一の電気絶縁性基材に形成された接続パッドを有する配線パターンからなる複数の配線基板と、
前記半導体素子を内蔵し、前記複数の配線基板を厚さ方向に積層する第二の電気絶縁性基材とで構成され、
前記第二の電気絶縁性基材に形成され、前記外部端子と前記接続パッドを電気的に接続する第一のビアと、前記対向する配線パターン間を電気的に接続する第二のビアを有することを特徴とする半導体装置。
【請求項３】
前記半導体素子がマトリクス状に再配線された外部端子を有することを特徴とする請求項１，２に記載の半導体装置。
【請求項４】
前記外部端子が銅ポストであることを特徴とする請求項１，２に記載の半導体装置。
【請求項５】
前記ビアの面方向の大きさが、前記外部端子の面方向の大きさよりも小さいことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記ビアは、導電性の粒子と非導電性の樹脂とを含有した導電性ペーストから構成されていることを特徴とする請求項１，２に記載の半導体装置。
【請求項７】
第二の電気絶縁性基材は、無機フィラーと熱硬化性樹脂を含む混合物である請求項１，２に記載の半導体装置。
【請求項８】
第二の電気絶縁性基材にビアを形成する工程と、
前記ビアと接続パッドが接触するように前記第二の電気絶縁性基材を第一の電気絶縁性基材に形成された接続パッドを有する配線パターンからなる配線基板に積層する工程と、
外部端子と前記ビアが接触するように半導体素子を前記第二の電気絶縁性基材に実装する工程と、
前記第二の電気絶縁性基材と前記ビアを硬化する工程と、
を備えた半導体装置の製造方法。
【請求項９】
第二の電気絶縁性基材にビアを形成する工程と、
前記ビアと接続パッドが接触するように前記第二の電気絶縁性基材を第一の電気絶縁性基材に形成された接続パッドを有する配線パターンからなる配線基板に積層する工程と、
外部端子と前記ビアが接触するように半導体素子を前記第二の電気絶縁性基材に実装する工程と、
別の第二の電気絶縁性基材にキャビティを形成する工程と、
この第二の電気絶縁性基材を前記キャビティ内に前記半導体素子を収納するように積層する工程と、
前記キャビティが形成された第二の電気絶縁性基材上にさらに別の第二の電気絶縁性基材及び別の配線基板を積層する工程と、
積層された前記第二の電気絶縁性基材と前記ビアをそれぞれ硬化し、前記半導体素子を埋設する工程と、
を備えた半導体装置の製造方法。
【請求項１０】
第二の電気絶縁性基材にビアを形成する工程と、
前記ビアと接続パッドが接触するように第二の電気絶縁性基材を第一の電気絶縁性基材に形成された接続パッドを有する配線パターンからなる配線基板に積層する工程と、
別の第二の電気絶縁性基材にキャビティを形成する工程と、
このキャビティを形成した第二の電気絶縁性基材を前記配線基板に積層された別の第二の電気絶縁性基材に積層する工程と、
前記キャビティに半導体素子を収納し、外部端子とビアが接触するように前記半導体素子を前記第二の電気絶縁性基材に実装する工程と、
前記キャビティが形成された第二の電気絶縁性基材上にさらに別の第二の電気絶縁性基材及び別の配線基板を積層する工程と、
積層された前記第二の電気絶縁性基材と前記ビアをそれぞれ硬化し、前記半導体素子を埋設する工程と、
を備えた半導体装置の製造方法。
【請求項１】
複数の外部端子を有した半導体素子と、
第一の電気絶縁性基材と、前記第一の電気絶縁性基材に形成された接続パッドを有する配線パターンからなる配線基板と、
前記半導体素子と前記配線基板を接着する第二の電気絶縁性基材で構成され、
前記外部端子と前記接続パッドを前記第二の電気絶縁性基材に形成されたビアにより電気的に接続することを特徴とする半導体装置。
【請求項２】
複数の外部端子を有した半導体素子と、
第一の電気絶縁性基材と、前記第一の電気絶縁性基材に形成された接続パッドを有する配線パターンからなる複数の配線基板と、
前記半導体素子を内蔵し、前記複数の配線基板を厚さ方向に積層する第二の電気絶縁性基材とで構成され、
前記第二の電気絶縁性基材に形成され、前記外部端子と前記接続パッドを電気的に接続する第一のビアと、前記対向する配線パターン間を電気的に接続する第二のビアを有することを特徴とする半導体装置。
【請求項３】
前記半導体素子がマトリクス状に再配線された外部端子を有することを特徴とする請求項１，２に記載の半導体装置。
【請求項４】
前記外部端子が銅ポストであることを特徴とする請求項１，２に記載の半導体装置。
【請求項５】
前記ビアの面方向の大きさが、前記外部端子の面方向の大きさよりも小さいことを特徴とする請求項１に記載の半導体装置。
【請求項６】
前記ビアは、導電性の粒子と非導電性の樹脂とを含有した導電性ペーストから構成されていることを特徴とする請求項１，２に記載の半導体装置。
【請求項７】
第二の電気絶縁性基材は、無機フィラーと熱硬化性樹脂を含む混合物である請求項１，２に記載の半導体装置。
【請求項８】
第二の電気絶縁性基材にビアを形成する工程と、
前記ビアと接続パッドが接触するように前記第二の電気絶縁性基材を第一の電気絶縁性基材に形成された接続パッドを有する配線パターンからなる配線基板に積層する工程と、
外部端子と前記ビアが接触するように半導体素子を前記第二の電気絶縁性基材に実装する工程と、
前記第二の電気絶縁性基材と前記ビアを硬化する工程と、
を備えた半導体装置の製造方法。
【請求項９】
第二の電気絶縁性基材にビアを形成する工程と、
前記ビアと接続パッドが接触するように前記第二の電気絶縁性基材を第一の電気絶縁性基材に形成された接続パッドを有する配線パターンからなる配線基板に積層する工程と、
外部端子と前記ビアが接触するように半導体素子を前記第二の電気絶縁性基材に実装する工程と、
別の第二の電気絶縁性基材にキャビティを形成する工程と、
この第二の電気絶縁性基材を前記キャビティ内に前記半導体素子を収納するように積層する工程と、
前記キャビティが形成された第二の電気絶縁性基材上にさらに別の第二の電気絶縁性基材及び別の配線基板を積層する工程と、
積層された前記第二の電気絶縁性基材と前記ビアをそれぞれ硬化し、前記半導体素子を埋設する工程と、
を備えた半導体装置の製造方法。
【請求項１０】
第二の電気絶縁性基材にビアを形成する工程と、
前記ビアと接続パッドが接触するように第二の電気絶縁性基材を第一の電気絶縁性基材に形成された接続パッドを有する配線パターンからなる配線基板に積層する工程と、
別の第二の電気絶縁性基材にキャビティを形成する工程と、
このキャビティを形成した第二の電気絶縁性基材を前記配線基板に積層された別の第二の電気絶縁性基材に積層する工程と、
前記キャビティに半導体素子を収納し、外部端子とビアが接触するように前記半導体素子を前記第二の電気絶縁性基材に実装する工程と、
前記キャビティが形成された第二の電気絶縁性基材上にさらに別の第二の電気絶縁性基材及び別の配線基板を積層する工程と、
積層された前記第二の電気絶縁性基材と前記ビアをそれぞれ硬化し、前記半導体素子を埋設する工程と、
を備えた半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００７−３３５４８７（Ｐ２００７−３３５４８７Ａ）
【公開日】平成１９年１２月２７日（２００７．１２．２７）
【国際特許分類】
【出願番号】特願２００６−１６３１３７（Ｐ２００６−１６３１３７）
【出願日】平成１８年６月１３日（２００６．６．１３）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成１９年１２月２７日（２００７．１２．２７）
【国際特許分類】
【出願日】平成１８年６月１３日（２００６．６．１３）
【出願人】（０００００５８２１）松下電器産業株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]