半導体装置およびその製造方法
【課題】不純物の偏析に起因する、ドレイン領域と空乏層との間のリーク電流の発生を抑制することが可能な半導体素子を含む半導体装置を提供する。
【解決手段】本半導体装置は、主表面を有する半導体基板SUBと、主表面上に形成された、論理回路を構成するコアトランジスタと、入出力回路を構成するI/Oトランジスタとを備える。主表面からI/On型トランジスタのn型不純物領域NRの最下部までの距離は、主表面からコアn型トランジスタのn型不純物領域NRの最下部までの距離より長い。主表面からI/Op型トランジスタのp型不純物領域PRの最下部までの距離は、主表面からコアp型トランジスタのp型不純物領域の最下部までの距離より長い。主表面からI/On型トランジスタのn型不純物領域の最下部までの距離は、主表面からI/Op型トランジスタのp型不純物領域の最下部までの距離より長い。
【解決手段】本半導体装置は、主表面を有する半導体基板SUBと、主表面上に形成された、論理回路を構成するコアトランジスタと、入出力回路を構成するI/Oトランジスタとを備える。主表面からI/On型トランジスタのn型不純物領域NRの最下部までの距離は、主表面からコアn型トランジスタのn型不純物領域NRの最下部までの距離より長い。主表面からI/Op型トランジスタのp型不純物領域PRの最下部までの距離は、主表面からコアp型トランジスタのp型不純物領域の最下部までの距離より長い。主表面からI/On型トランジスタのn型不純物領域の最下部までの距離は、主表面からI/Op型トランジスタのp型不純物領域の最下部までの距離より長い。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、より特定的には、論理回路を構成する半導体素子と、入出力回路を構成する半導体素子とを備える半導体装置およびその製造方法に関する。
【背景技術】
【0002】
フラッシュメモリやCPU(Central Processing Unit)を内蔵する半導体装置として、たとえばマイクロコンピュータ(Microcomputer)が考えられる。このマイクロコンピュータは、一般に半導体基板上に、多数のMOS(Metal Oxide Semiconductor)トランジスタが形成された構成を有している。
【0003】
マイクロコンピュータの半導体基板上に形成されるMOSトランジスタとして、たとえばCPUやメモリなどの論理回路を構成するコアトランジスタと、他の半導体装置と電気的に接続される入出力回路としてのI/Oトランジスタとが形成される。
【0004】
なお、コアトランジスタとI/Oトランジスタとのように、複数種類のトランジスタが同一の半導体基板上に形成された半導体装置を開示した文献として、たとえば下記の特許文献1〜特許文献7がある。
【0005】
コアトランジスタとI/Oトランジスタとは同一の半導体基板上に形成されるが、両者それぞれの駆動に必要な電力が異なる。たとえば5V系のI/Oトランジスタであっても、バーンインの際には、ソースドレイン間に7V以上の電圧が印加されることがある。
【0006】
この場合、たとえばソース領域やドレイン領域の一部が熱処理によりシリサイド化されれたシリサイド領域と、支持基板との間に、リーク電流が発生する可能性が高くなる。これはドレイン領域に印加される電圧が大きく、空乏層がドレイン領域のシリサイド領域と接触しやすくなるためである。
【0007】
特許文献1〜特許文献4においては、いずれもコアトランジスタよりもI/Oトランジスタのソース領域/ドレイン領域(LDD領域、不純物拡散層)が深い構成を有する半導体装置が開示されている。なおここで深いとは、半導体基板の一方の主表面から、当該ソース領域/ドレイン領域の最下部までの距離が長いことを意味する。このような構成とすれば、I/Oトランジスタにドレイン電圧を印加した際に、特にソース領域/ドレイン領域の表面近傍に形成されるシリサイド領域から空乏層までの距離を長くすることができる。その結果、シリサイド領域と空乏層との間のリーク電流の発生を抑制することができる。
【0008】
また特許文献5においては、コアトランジスタ(ロジック部のMOSFET)とI/Oトランジスタとの動作特性の違いに鑑み、コアトランジスタとI/Oトランジスタとのソース領域/ドレイン領域(不純物層)の不純物濃度に差を設けている。
【0009】
さらに特許文献6および特許文献7においては、高い絶縁破壊電圧や高耐圧特性を有するMOSトランジスタのソース領域/ドレイン領域(接合領域など)が、低い絶縁破壊電圧や低耐圧特性を有するMOSトランジスタのソース領域/ドレイン領域よりも低く形成された半導体装置が開示されている。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2002−217307号公報
【特許文献2】特開2006−210793号公報
【特許文献3】特開平8−23031号公報
【特許文献4】特開2002−359253号公報
【特許文献5】特開2000−311950号公報
【特許文献6】特開2005−252263号公報
【特許文献7】特開2002−368123号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
しかし従来の半導体装置中のトランジスタにおいては、半導体基板中に含まれる不純物であるボロンが、LDD領域またはソース/ドレイン領域に注入後、酸化膜と支持基板(シリコン)との界面に吸引される現象が起こることがある。つまり半導体基板中のボロンの不純物が酸化膜とシリコンとの界面に集まる偏析と呼ばれる現象が発生する。
【0012】
ボロンが酸化膜とシリコンとの界面に偏析する場合、その分だけドレイン領域が狭く(浅く)なる。するとドレイン領域に形成されたシリサイド領域と、当該空乏層との距離が短くなる。その結果、ドレイン電圧を印加してトランジスタを駆動する際にシリサイド領域と支持基板との間でリーク電流が発生する可能性が高くなる。
【0013】
上記の偏析やこれに伴うリーク電流は、基板がボロンの不純物を含むn型MOSFETにおいて、p型MOSFETよりも発生し易い。しかし上記の各特許文献には、n型MOSFETとp型MOSFETとが混在する半導体装置における、偏析に起因するリーク電流の発生を抑制する技術についての開示がなされていない。
【0014】
本発明は、以上の問題に鑑みなされたものである。その目的は、不純物の偏析に起因する、ドレイン領域と支持基板との間のリーク電流の発生を抑制することが可能な半導体素子(トランジスタ)を含む半導体装置、およびその製造方法を提供することである。
【課題を解決するための手段】
【0015】
本発明の一実施例による半導体装置は以下の構成を備えている。
上記半導体装置は、主表面を有する半導体基板と、主表面上に形成された、論理回路を構成するnチャネル型の第1のトランジスタおよびpチャネル型の第2のトランジスタと、主表面上に形成された、入出力回路を構成するnチャネル型の第3のトランジスタおよびpチャネル型の第4のトランジスタとを備える。上記第1および第3のトランジスタは、n型の不純物領域を有しており、第2および第4のトランジスタは、p型の不純物領域を有している。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第1のトランジスタの不純物領域の最下部までの距離より長い。上記主表面から第4のトランジスタの不純物領域の最下部までの距離は、主表面から第2のトランジスタの不純物領域の最下部までの距離より長い。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第4のトランジスタの不純物領域の最下部までの距離より長い。
【0016】
本発明の一実施例による半導体装置の製造方法は以下の工程を備えている。
まず主表面を有する半導体基板が準備される。上記主表面上に、論理回路を構成する第1および第2のトランジスタが形成される。上記主表面上に、入出力回路を構成する第3および第4のトランジスタが形成される。上記第1および第3のトランジスタを形成する工程には、n型の不純物領域を形成する工程を含んでいる。上記第2および第4のトランジスタを形成する工程には、p型の不純物領域を形成する工程を含んでいる。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第1のトランジスタの不純物領域の最下部までの距離より長くなるように形成される。上記主表面から第4のトランジスタの不純物領域の最下部までの距離は、主表面から第2のトランジスタの不純物領域の最下部までの距離より長くなるように形成される。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第4のトランジスタの不純物領域の最下部までの距離より長くなるように形成される。
【発明の効果】
【0017】
上述した本発明の半導体装置は、入出力回路を構成する半導体素子(I/Oトランジスタ)の不純物領域(ドレイン領域)が、論理回路を構成する半導体素子(コアトランジスタ)の不純物領域よりも深い。また入出力回路を構成するn型半導体素子(n型MOSトランジスタ)のn型の不純物領域が、入出力回路を構成するp型半導体素子(p型MOSトランジスタ)のp型の不純物領域よりも深い。このため、I/Oトランジスタのドレイン領域にコアトランジスタのドレイン領域より高い電圧を印加した際に、I/Oトランジスタのドレイン領域の近傍に形成される空乏層とドレイン領域との距離が長くなる。したがって、I/Oトランジスタの当該空乏層とドレイン領域との間で、ドレイン領域の高電圧に起因するリーク電流の発生が抑制される。また入出力回路のうち偏析の起こりやすいn型MOSトランジスタのn型の不純物領域が、p型MOSトランジスタのp型の不純物領域より深く、n型トランジスタに偏析が起こったとしても当該不純物領域が極度に浅くなる可能性が低減される。このため、n型MOSトランジスタの偏析に起因する、ドレイン領域でのリーク電流の発生が抑制される。
【0018】
以上より本発明の半導体装置は、ドレイン領域におけるリーク電流の発生を抑制することができる。また上記の本発明の半導体装置の製造方法を用いれば、上記の本発明の半導体装置が形成される。このため当該製造方法を用いることにより、ドレイン領域におけるリーク電流の発生を抑制することが可能な半導体装置を提供することができる。
【図面の簡単な説明】
【0019】
【図1】本実施の形態1に係る半導体装置であってウェハの状態を示す概略平面図である。
【図2】図1のII−II線に沿う部分における概略断面図である。
【図3】図2のn型不純物領域のより詳細な構成を示す概略断面図である。
【図4】本実施の形態1に係る半導体装置中に含まれるI/On型MOSトランジスタの構成を示す概略断面図である。
【図5】本実施の形態1に係る半導体装置中に含まれるI/Op型MOSトランジスタの構成を示す概略断面図である。
【図6】本実施の形態1に係る半導体装置中に含まれるコアn型MOSトランジスタの構成を示す概略断面図である。
【図7】本実施の形態1に係る半導体装置中に含まれるコアp型MOSトランジスタの構成を示す概略断面図である。
【図8】図4および図5のI/Oトランジスタの構成を示す上面図である。
【図9】図6および図7のコアトランジスタの構成を示す上面図である。
【図10】図4のI/On型MOSトランジスタの、n型不純物領域のより詳細な構成を示す概略断面図である。
【図11】図5のI/Op型MOSトランジスタの、p型不純物領域のより詳細な構成を示す概略断面図である。
【図12】図6のコアn型MOSトランジスタの、n型不純物領域のより詳細な構成を示す概略断面図である。
【図13】図7のコアp型MOSトランジスタの、p型不純物領域のより詳細な構成を示す概略断面図である。
【図14】n型MOSトランジスタを構成するn型不純物領域の、半導体基板の主表面からの深さと不純物濃度との関係を示すグラフである。
【図15】従来のI/On型MOSトランジスタについて、図10と同様にn型不純物領域の構成をより詳細に示した概略断面図である。
【図16】従来のI/Op型MOSトランジスタについて、図11と同様にp型不純物領域の構成をより詳細に示した概略断面図である。
【図17】従来のI/On型MOSトランジスタにドレイン電圧を印加した駆動時の動作の態様を示す概略断面図である。
【図18】I/On型MOSトランジスタに偏析が発生する箇所を説明する概略上面図である。
【図19】図18のXIX−XIX線に沿う部分における概略断面図である。
【図20】図18のXX−XX線に沿う部分における概略断面図である。
【図21】本発明の実施の形態1における半導体装置の製造方法の第1工程を示す概略断面図である。
【図22】本発明の実施の形態1における半導体装置の製造方法の第2工程を示す概略断面図である。
【図23】本発明の実施の形態1における半導体装置の製造方法の第3工程を示す概略断面図である。
【図24】本発明の実施の形態1における半導体装置の製造方法の第4工程を示す概略断面図である。
【図25】本発明の実施の形態1における半導体装置の製造方法の第5工程を示す概略断面図である。
【図26】本発明の実施の形態1における半導体装置の製造方法の第6工程を示す概略断面図である。
【図27】本発明の実施の形態1における半導体装置の製造方法の第7工程を示す概略断面図である。
【図28】本発明の実施の形態1における半導体装置の製造方法の第8工程を示す概略断面図である。
【図29】本発明の実施の形態1における半導体装置の製造方法の第9工程を示す概略断面図である。
【図30】本発明の実施の形態1における半導体装置の製造方法の第10工程を示す概略断面図である。
【図31】本発明の実施の形態1における半導体装置の製造方法の第11工程を示す概略断面図である。
【図32】本実施の形態2に係る半導体装置中に含まれる、I/On型MOSトランジスタの構成と、図10と同様のn型不純物領域のより詳細な構成とを示す概略断面図である。
【図33】本実施の形態3に係る半導体装置中に含まれる、I/On型MOSトランジスタの構成と、図10と同様のn型不純物領域のより詳細な構成とを示す概略断面図である。
【図34】本実施の形態3に係る半導体装置中に含まれるコアn型MOSトランジスタの構成と、図12と同様のn型不純物領域のより詳細な構成とを示す概略断面図である。
【図35】図33に示すn型不純物領域の内部の各領域における、不純物の種類と濃度との関係を示すグラフである。
【図36】図34に示すn型不純物領域の内部の各領域における、不純物の種類と濃度との関係を示すグラフである。
【図37】本実施の形態3に係る半導体装置中に含まれるI/On型MOSトランジスタの、図33とは異なる構成を有する変形例を示す概略断面図である。
【図38】n型不純物領域に砒素を含む場合と砒素を含まない場合とにおける、ドレイン電圧とドレイン電流との関係を示すグラフである。
【図39】本実施の形態3に係る半導体装置の製造方法の、図30と同様の工程を示す概略断面図である。
【発明を実施するための形態】
【0020】
以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
まず、本実施の形態としてウェハ状態の半導体装置について説明する。
【0021】
図1を参照して、本実施の形態の半導体装置DVは、たとえば半導体ウェハなどの半導体基板SUBの主表面上に複数種類の回路が形成されている。一例として、半導体装置DVを構成する回路として、信号入出力回路、DA−ADコンバータ、電源回路、CPU、Flashメモリ、およびSRAM(Static Random Access Memory)が挙げられる。
【0022】
半導体装置DVを構成する各回路の役割は以下のとおりである。まず信号入出力回路では、当該半導体装置DVの外部に配置される回路との電気信号の入出力などがなされる。DA−ADコンバータでは、アナログ信号とデジタル信号との変換が行なわれる。電源回路では半導体装置DVの駆動に必要な電力の供給や、当該電力の制御がなされる。CPUでは論理回路による論理演算が行なわれる。またFlashメモリやSRAMではデータの格納が行なわれる。
【0023】
これらの各回路は、主にMOSトランジスタなどのスイッチング素子から構成される。これらの中でも特に、CPUやSRAMを構成するトランジスタは、論理回路としてのコアトランジスタである。また信号入出力回路、DA−ADコンバータ、電源回路、Flashメモリを構成するトランジスタは、入出力回路としてのI/Oトランジスタである。
【0024】
図1のII−II線に沿う部分の断面図は、信号入出力回路を構成するI/Oトランジスタと、CPUを構成するコアトランジスタとを跨ぐ。これは図2に示すようにI/Oトランジスタとコアトランジスタとが並列する。図2を参照して、たとえば半導体基板SUB上の主表面上に形成されるコアトランジスタとI/Oトランジスタとは、フィールド酸化膜FOにより区画される。つまり半導体基板SUB上の主表面上においてコアトランジスタが形成される領域と、I/Oトランジスタが形成される領域とは、フィールド酸化膜FOにより区画されることが好ましい。またフィールド酸化膜FOは、たとえばシリコン酸化膜(SiO2)からなることが好ましい。
【0025】
半導体基板SUBは、たとえばシリコンの単結晶からなるものであることが好ましい。また半導体基板SUBの支持基板SSはn型、p型いずれであってもよい。ただし図2においては支持基板SSはp型のシリコンの単結晶からなるものであり、コアトランジスタおよびI/Oトランジスタはいずれもn型MOSトランジスタであるものとする。
【0026】
コアトランジスタとI/Oトランジスタとは、それぞれ1対のn型不純物領域NRと、ゲート電極GEとを有している。1対のn型不純物領域NRは、それぞれMOSトランジスタのソース領域、ドレイン領域を構成する。当該MOSトランジスタの駆動時には、ソース領域に対してドレイン領域に電圧が印加される。たとえば、通常の駆動時にはコアトランジスタには1.0V以上1.8V以下の電圧が印加され、I/Oトランジスタには5Vの電圧が印加される。なおバーンイン時には、I/Oトランジスタには7Vの電圧が印加されることもある。
【0027】
これらのn型不純物領域NRは、シリコンの単結晶に対してたとえば砒素(As)やリン(P)などの不純物原子が拡散された不純物拡散層である。またゲート電極GEは、たとえば多結晶シリコンから構成される。
【0028】
ゲート電極GEと半導体基板SUBの主表面との間には、たとえばシリコン酸化膜からなるゲート絶縁膜GIが形成されている。また、ゲート絶縁膜GIとゲート電極GEとの側面を覆うように、たとえばシリコン酸化膜からなる側壁絶縁膜SWが形成される。
【0029】
コアトランジスタ、I/Oトランジスタともに、n型不純物領域NRは、半導体基板SUBの一方(上側)の主表面から支持基板SSの内部へ、埋め込まれるように配置される。またコアトランジスタのn型不純物領域NRから、ゲート電極GEおよびゲート絶縁膜GIの形成される側へ出るように、低濃度n型不純物領域LNRが形成されている。
【0030】
コアトランジスタ、I/Oトランジスタともに、n型不純物領域NRとゲート電極GEとの上には、シリサイドSCが形成されている。シリサイドSCは、n型不純物領域NRやゲート電極GEの表面など、シリコンが露出した領域から、当該表面に交差する方向に一定の深さ分の領域において、当該シリコンがたとえばコバルト(Co)、ニッケル(Ni)と反応して形成されるものである。
【0031】
図3を参照して、図2の各トランジスタのn型不純物領域NRは、n型不純物領域NR1、NR2と、低濃度n型不純物領域LNRとを有している。不純物領域LNR、NR2はn型不純物領域NR1に比べて不純物濃度が低い領域である。またコアトランジスタの低濃度n型不純物領域LNRはn型不純物領域NR1、NR2から出るように(ゲート絶縁膜GIの下部に)形成されている。またコアトランジスタ、I/Oトランジスタともに、たとえばn型不純物領域NR1は砒素の不純物を含み、n型不純物領域NR2はリンの不純物を含む構成である。コアトランジスタの低濃度n型不純物領域LNRはたとえば砒素の不純物を含む構成であり、I/Oトランジスタの低濃度n型不純物領域LNRはたとえばリンの不純物を含む構成であることが好ましい。しかしこれらは一例であり、n型不純物領域は他の不純物を含む構成であってもよい。あるいはたとえば砒素の不純物とリンの不純物との両方を含む構成であってもよい。
【0032】
さらに図3において、シリサイドSCはn型不純物領域NR1のみに形成されているが、これがたとえばn型不純物領域NR2や低濃度n型不純物領域LNRの少なくとも一部の領域に形成されていてもよい。
【0033】
本実施の形態においては、n型不純物領域NRの主表面(図3における最上面)から最下部までの距離である深さに関して、以下の関係がある。コアトランジスタのn型不純物領域の深さDcrnよりも、I/Oトランジスタのn型不純物領域の深さDionの方が深い。またn型不純物領域NR内のシリサイドSCの端部(図3の左右方向に関し、ゲート絶縁膜GI側の端部)からn型不純物領域NRの端部までの距離である幅に関して、以下の関係がある。コアトランジスタの上記幅Wcrnよりも、I/Oトランジスタの上記幅Wionの方が広い。
【0034】
なお図2、図3において、コアトランジスタよりもI/Oトランジスタの方がゲート電極GEの幅(左右方向)が長い。これはI/Oトランジスタの方がコアトランジスタよりも高いドレイン電圧を印加するため、ゲート電極GEの幅が短い場合に発生する可能性が高い、ピンチオフ現象やパンチスルー現象などをより確実に抑制するためである。
【0035】
半導体装置DVを構成する図1の各回路にはnチャネル型MOSトランジスタとpチャネル型MOSトランジスタとが複数形成されており、いわゆるCMOS(Complementary Metal Oxide Semiconductor)として構成されている。したがって半導体装置DVの各回路中には、I/On型トランジスタ(図4参照)、I/Op型トランジスタ(図5参照)、コアn型トランジスタ(図6参照)、コアp型トランジスタ(図7参照)が存在する。
【0036】
図4〜図5を参照して、I/On型トランジスタ(第3のトランジスタ)には図2のI/On型トランジスタと同様に、p型の支持基板SSにn型不純物領域NRが形成されている。I/Op型トランジスタ(第4のトランジスタ)には、たとえばn型の支持基板SSにp型不純物領域PRが形成されている。
【0037】
図4のゲート電極は、たとえばn型の多結晶シリコンからなるn型ゲート電極NGEであり、図5のゲート電極は、たとえばp型の多結晶シリコンからなるp型ゲート電極PGEである。しかし後述するように、n型MOSトランジスタであってもp型ゲート電極PGEを用いてもよい。またp型MOSトランジスタであってもn型ゲート電極NGEを用いてもよい。
【0038】
図6〜図7を参照して、コアn型トランジスタ(第1のトランジスタ)には図2のコアn型トランジスタと同様に、p型の支持基板SSにn型不純物領域NRが形成されている。またコアp型トランジスタ(第2のトランジスタ)には、たとえばn型の支持基板SSにp型不純物領域PRが形成されている。
【0039】
また上述したように、n型不純物領域NRに関しては、コアトランジスタのn型不純物領域の深さDcrnよりも、I/Oトランジスタのn型不純物領域の深さDionの方が深い。n型不純物領域NR内のシリサイドSCの端部からn型不純物領域NRの端部までの距離(幅)に関して、以下の関係がある。コアトランジスタの上記幅Wcrnよりも、I/Oトランジスタの上記幅Wionの方が広い。
【0040】
p型不純物領域PRに関しては、コアトランジスタのp型不純物領域の深さDcrpよりも、I/Oトランジスタのp型不純物領域の深さDiopの方が深い。p型不純物領域PR内のシリサイドSCの端部からp型不純物領域PRの端部までの距離(幅)に関して、コアトランジスタの上記幅Wcrpよりも、I/Oトランジスタの上記幅Wiopの方が広い。
【0041】
図8は、図4および図5のI/Oトランジスタを上方から見た概略図である。また図9は、図6および図7のコアトランジスタを上方から見た概略図である。これらの図に示すように、本実施の形態のMOSトランジスタは、平面視において矩形状のパターン形状を有していることが好ましい。
【0042】
図10を参照して、I/On型トランジスタは図3のI/On型トランジスタと同様に、n型不純物領域NRは、n型不純物領域NR1、NR2と、低濃度n型不純物領域LNRとを有している。図11を参照して、I/Op型トランジスタのp型不純物領域PRは、p型不純物領域PR1、PR2と、低濃度p型不純物領域LPRとを有している。図12を参照して、コアn型トランジスタは図3のコアn型トランジスタと同様に、n型不純物領域NRは、n型不純物領域NR1、NR2と、低濃度n型不純物領域LNRとを有している。図13を参照して、コアp型トランジスタのp型不純物領域PRは、p型不純物領域PR1、PR2と、低濃度p型不純物領域LPRとを有している。
【0043】
図12における不純物領域LNR、NR2はn型不純物領域NR1に比べて不純物濃度が低い領域である。同様に、図13における不純物領域LPR、PR2はp型不純物領域PR1に比べて不純物濃度が低い領域である。またコアトランジスタの不純物領域LNR、LPRは不純物領域NR1、NR2、PR1、PR2から出るように(ゲート絶縁膜GIの下部に)形成されている。またコアトランジスタ、I/Oトランジスタともに、p型不純物領域PR1、PR2、低濃度p型不純物領域LPRはボロン(B)やボロンの化合物を含む構成であることが好ましい。しかしこれらの不純物領域は、たとえばインジウム(In)を含むなど他の不純物からなる構成であってもよい。またこれらの不純物領域は、たとえばボロンの不純物とインジウムの不純物との両方を含む構成であってもよい。
【0044】
さらに図10〜図13において、シリサイドSCはp型不純物領域PR1のみに形成されているが、これがたとえばp型不純物領域PR2や低濃度p型不純物領域LPRの少なくとも一部の領域に形成されていてもよい。
【0045】
本実施の形態においては、図12と図13とを比較して、深さDcrnは、深さDcrpとほぼ同じであってもよい。また幅Wcrnは幅Wcrpとほぼ同じであってもよい。つまりコアトランジスタに関しては、図12と図13とはn型とp型とが異なるのみで、各トランジスタの各領域のサイズや形状などはすべて同じであってもよい。
【0046】
ただし本実施の形態においては、深さDionは、深さDcrnより深いことが好ましい。具体的には、DionはDcrnの1.4倍以上の深さを有することが好ましい。また深さDiopは、深さDcrpより深いことが好ましい。具体的には、DiopはDcrpの1.15倍以上の深さを有することが好ましい。
【0047】
DionがDcrnの1.4倍以上の深さを有することにより、シリサイドSCの深さや、シリサイドSCの表面の凹凸状態などにかかわらず、I/On型MOSトランジスタに印加するドレイン電圧に起因するリーク電流を抑制できる。同様に、DiopがDcrpの1.15倍以上の深さを有することにより、シリサイドSCの深さや、シリサイドSCの表面の凹凸状態などにかかわらず、I/Op型MOSトランジスタに印加するドレイン電圧に起因するリーク電流を抑制できる。
【0048】
また本実施の形態においては、DionはDiopより深いことが好ましい。たとえばDcrnとDcrpとの深さが同一であり、DionはDcrnの1.4倍以上の深さを有し、DiopはDcrpの1.15倍以上の深さを有する場合、必然的にDionはDiopよりも深くなる。また幅についても、WionはWiopよりも広いことが好ましい。
【0049】
以上より、図10〜図13の4種類のMOSトランジスタの中では、図10のI/On型MOSトランジスタのn型不純物領域NRのDionがもっとも深く、図11のI/Op型MOSトランジスタのp型不純物領域PRのDiopがこれに次ぐことが好ましい。DionやDiopを他よりも深くするために、図10および図11のI/Oトランジスタのn型不純物領域NR、p型不純物領域PRの構成が、図12〜図13のコアトランジスタのn型またはp型不純物領域の構成と異なっていてもよい。
【0050】
具体的には、図12〜図13に示すn型またはp型不純物領域は、低濃度n型(p型)不純物領域LNR(LPR)がn型(p型)不純物領域NR(PR)より浅い。これに対して図10〜図11のn型不純物領域NRは、低濃度n型不純物領域LNRがn型不純物領域NR1、NR2より深い。このように、低濃度n型不純物領域LNRを深く形成することにより、n型不純物領域NR全体をより深く形成することができる。
【0051】
ただし、たとえば図10のn型不純物領域NR全体の深さDionと図12のn型不純物領域NR全体の深さDcrnとの大小関係が上述したとおりになっていればよく、これらを構成する個々の不純物領域の深さの大小関係については任意である。つまり、たとえば図10におけるn型不純物領域NR1と図12におけるn型不純物領域NR1とを比較した際に、図12のn型不純物領域NR1が図10のn型不純物領域NR1より深くなっていてもよい。n型不純物領域NR2や低濃度n型不純物領域LNRなどについても同様である。
【0052】
ところで上述したように、n型不純物領域NRなどの深さとは、当該n型不純物領域NRが形成される半導体基板SUBの主表面からn型不純物領域NRの最下部までの、半導体基板SUBの主表面に垂直な方向に関する距離を示す。このことを図14を参照しながらより詳細に説明する。
【0053】
図14のグラフの横軸は、半導体基板の内部における、半導体基板の上側の主表面からの深さを示す。つまり横軸の原点は、半導体基板の上側の主表面を示す。また当該グラフの縦軸は、各深さの領域における、リンや砒素、ボロンの原子の濃度を示す。
【0054】
たとえば不純物として主に砒素を含み、リンの不純物も含んでいるn型不純物領域を考える。具体的には、図14に示すように、図14の場合、半導体基板の主表面から、リンの濃度とボロンの濃度とが等しくなる点までの深さである。
【0055】
この場合、当該n型不純物領域の深さは、半導体基板の主表面から、リンの濃度とボロンの濃度とが等しくなる箇所までの距離である。上記箇所とは、たとえば図10〜図13の断面図における不純物領域LNR、NR2、LPR、PR1などの境界(界面)を示す曲線(最下部)である。
【0056】
以上は一例として、n型不純物領域NRや、n型不純物領域NRを構成する各領域の界面について説明している。しかしp型不純物領域PRや、p型不純物領域PRを構成する各領域の界面についても同様に定義することができる。
【0057】
上記の不純物領域の界面を検証する方法の一例として、以下のような方法が用いられる。当該不純物領域に対して、たとえばジルトルエッチャントによるエッチングを行なう。このとき、当該不純物領域に含まれる不純物の種類に応じて、あるいは不純物材料の有無に応じて、エッチングの速度が変化する。このエッチング速度の変化を分析することにより、不純物領域の界面の位置を検証することができる。ただし以上の方法はあくまで一例であり、他の方法を用いて不純物領域の界面の位置や深さを検証してもよい。
【0058】
ここで本実施の形態の、コアトランジスタとI/Oトランジスタとを有する半導体装置の作用効果について説明する。
【0059】
まず、図15および図16を参照して、従来例と本実施の形態との相違点について説明する。従来のI/On型トランジスタのn型不純物領域NRは、本実施の形態のコアn型トランジスタのn型不純物領域NRと同様の構成や深さを有している。すなわち低濃度n型不純物領域LNRがn型不純物領域NR2よりも浅く、またn型不純物領域NR全体の深さが本実施の形態のI/On型トランジスタよりも浅い点において、図15は図10と異なっている。従来のI/Op型トランジスタについても同様であり、低濃度p型不純物領域LPRがp型不純物領域PR2よりも浅く、またp型不純物領域PR全体の深さが本実施の形態のI/Op型トランジスタよりも浅い点において、図16は図11と異なっている。
【0060】
図17を参照して、図15のI/On型トランジスタのゲート電極NGEにゲート電圧、ドレイン領域としてのn型不純物領域NRにドレイン電圧を印加した場合を考える。このとき当該電圧により、半導体基板SUBの内部には空乏層DPTが形成される。ここで空乏層DPTとは、図17中のソース領域(左側のn型不純物領域NR)からドレイン領域(右側のn型不純物領域)に延びる点曲線と、ソース領域近傍およびドレイン領域近傍に描かれた点曲線とに挟まれた領域である。
【0061】
ここで、上記のようにI/Oトランジスタのドレイン電圧は、コアトランジスタのドレイン電圧に比べて非常に高い(約5V)。このためI/Oトランジスタのドレイン領域の周囲の空乏層DPTは、コアトランジスタのドレイン領域の周囲の空乏層よりも延在する方向に交差する幅が広くなる。
【0062】
またドレイン領域(n型不純物領域NR)のシリサイドSCは、半導体基板SUBの主表面に対して平坦であるとは限らず、実際には部分的に半導体基板SUBの内部方向に突出したシリサイド凸部ESCが形成される場合もある。空乏層についても同様に、部分的に凹凸の大きい領域が存在する場合がある。
【0063】
高いドレイン電圧の印加により、空乏層DPTの幅が広くなる結果、シリサイド凸部ESC(シリサイドSC)が空乏層DPTと接触することがある。
【0064】
その結果、図17中に矢印で示すようなリーク電流が発生する可能性がある。仮にI/OトランジスタのシリサイドSC(シリサイド凸部ESC)と空乏層DPTとの距離が、コアトランジスタの当該距離と同じであっても、I/Oトランジスタにはコアトランジスタよりもリーク電流が発生しやすい。これはI/Oトランジスタのドレイン電圧はコアトランジスタのドレイン電圧よりも高いためである。
【0065】
そこで、本実施の形態において、I/Oトランジスタのn型(p型)不純物領域が、コアトランジスタのn型(p型)不純物領域よりも深く形成される。このようにすれば、特にドレイン領域としてのn型不純物領域の下に空乏層DPTは、より深い位置に形成される。このためたとえシリサイドSCに多数のシリサイド凸部ESCが含まれたり、シリサイドSCが比較的深い位置まで形成される場合においても、シリサイドSC(シリサイド凸部ESC)と空乏層DPTとの距離を広くすることが可能になる。したがってたとえ当該トランジスタに高いドレイン電圧が印加されても、シリサイドSC(シリサイド凸部ESC)と空乏層DPTとの接触が抑制される。すなわちリーク電流の発生が抑制され、半導体装置DVを構成する各回路の信頼性が向上される。
【0066】
また一般に、当該n型(p型)不純物領域が深いほど、当該不純物領域の図17の左右方向に関する幅も広く形成される。したがって当該不純物領域を深く形成すれば、深さ方向のみならず、幅方向に関しても、シリサイドSCから空乏層DPTまでの距離を長くすることができ、シリサイドSCと空乏層DPTとの間でのリーク電流の発生を抑制することができる。
【0067】
また、支持基板SSとn型ゲート電極NGEとのみが図示され、他の構成部材は図示が省略された図18の上面図を参照して、特にI/On型トランジスタでは、p型の支持基板SS中に含まれるボロンの不純物が主に酸化膜とシリコンとの界面に偏析する。また偏析とは、不純物原子が特定の箇所に集合する現象をいう。
【0068】
上記の不純物原子の偏析は、特に支持基板SSにボロンを含む際に顕著となる。これはボロンの原子量が小さくボロンの不純物原子が容易に移動するため、ボロンの原子は他の不純物原子に比べて拡散しやすい性質を有するためである。
【0069】
なお偏析は、フィールド酸化膜FOと支持基板SSとの界面近傍を始めとする、酸化膜とシリコン単結晶との界面近傍や、酸化膜とn型不純物領域NRとの界面近傍にも発生しやすい。
【0070】
図18および、図19と図20とを参照して、I/On型トランジスタの駆動時に偏析が起きていない領域(図19)に比べて、偏析が起きた領域(図20)はn型不純物領域NRの最下部が浅くなる。これはボロンなどp型基板SSの不純物原子がn型不純物領域NRの不純物と再結合することにより、n型不純物領域NRの下方の不純物が消滅して空乏層となるためである。
【0071】
つまり、特にチャネルやドレイン領域の近傍にて偏析が発生すれば、n型不純物領域NRが浅くなり、その分空乏層がドレイン領域下の浅い領域に形成される。するとドレイン領域のシリサイドと、ドレイン領域下の空乏層との距離が短くなるため、両者の間にリーク電流が発生しやすくなる。
【0072】
以上のように、特に支持基板SSがボロンを不純物とするp型であるI/On型トランジスタでは、ドレイン領域への高電圧印加に起因するリーク電流が発生しやすくなる。そこで本実施の形態に示すように、I/On型トランジスタに対して、I/Op型トランジスタよりもn型不純物領域NRを深く形成する。このようにすれば、I/On型トランジスタ駆動時における、ドレイン領域への高電圧印加に起因するリーク電流の発生が抑制される。したがって半導体装置DVを構成する各回路の信頼性が向上される。
【0073】
次に、本実施の形態の半導体装置DVの製造方法について説明する。なお半導体装置DVには、コアn型−p型トランジスタと、I/On型−p型トランジスタとの合計4種類が形成されている。しかし以下の図21〜図31においては特に、図2および図3に示す、コアn型トランジスタとI/On型トランジスタとが1台ずつ並列する構造の製造方法について説明する。
【0074】
図21を参照して、まず半導体基板SUBが準備される。半導体基板SUBはたとえばシリコンの単結晶からなるn型の支持基板が用いられることが好ましい。半導体基板SUBの一方(上側)の主表面上に、パッド酸化膜PDa、窒化珪素膜SNaが順に、たとえばCVD(Chemical Vapor Deposition)法を用いて形成されることが好ましい。
【0075】
パッド酸化膜PDaはたとえばシリコン酸化膜からなることが好ましい。またその厚みは5nm以上20nm以下とすることが好ましい。また窒化珪素膜SNaはたとえば窒化珪素(SiN)からなることが好ましい。またその厚みは100nm程度であり、たとえば70nm以上150nm以下とすることが好ましい。
【0076】
次に、通常のフォトレジストRSを用いて、通常の写真製版技術により、トレンチTRが形成される。トレンチTRは、窒化珪素膜SNaおよびパッド酸化膜PDa、半導体基板SUBの一部がエッチングにより除去されることにより形成される溝部である。トレンチTRは、複数の半導体素子(たとえばコアトランジスタとI/Oトランジスタ)間を区画する領域を形成するために設けられる。ここでは半導体基板SUBの上側の主表面から、200nm以上300nm以下の深さ分だけエッチングされることが好ましい。
【0077】
図22を参照して、次に、窒化珪素膜SNaおよびトレンチTRの底面上に、たとえばCVD法により、シリコン酸化膜FOaが堆積される。このシリコン酸化膜FOaの厚みは500nm程度であり、400nm以上600nm以下であることが好ましい。
【0078】
図23を参照して、次に、シリコン酸化膜FOaの表面(上部)に対して、CMP(Chemical Mechanical Polishing)と呼ばれる化学機械研磨がなされる。ここではシリコン酸化膜FOaおよびその下の窒化珪素膜SNaが研磨される。ここでは研磨後の窒化珪素膜を窒化珪素膜SNbとする。トレンチTRの内部に形成されたシリコン酸化膜FOaのみ研磨されずに残り、これが隣接するトランジスタ間を電気的に分離するフィールド酸化膜FOとなる。
【0079】
図24を参照して、まずたとえばウェットエッチングにより、窒化珪素膜SNbが除去される。次に写真製版技術を用いたパターニングがなされる。具体的には、ウェルWLを形成したい領域に開口を有するレジスト膜が形成される。当該レジスト膜をマスクとして用いて、たとえばボロンなどのp型不純物が半導体基板SUBの主表面にほぼ垂直な方向から照射される。すると当該不純物は半導体基板SUBの内部に注入され(ウェル注入)、ボロンを含むp型のウェルWLが形成される。
【0080】
なお図24でのウェル注入において、注入されるボロン原子の持つエネルギは以下のとおりであることが好ましい。第1段階として、数百keV、たとえば100keV以上500keV以下のエネルギを印加しながらボロン原子が注入される。このときボロン原子はたとえば平面視において1×1012cm-2以上5×1013cm-2以下の照射密度で注入されることが好ましい。次に第2段階として、数十keV、たとえば10keV以上50keV以下のエネルギを印加しながらボロン原子が注入される。このときボロン原子はたとえば平面視において1×1011cm-2以上5×1012cm-2以下の照射密度で注入されることが好ましい。
【0081】
ここで形成されるp型のウェルWLは、たとえばn型の半導体基板SUBを用いて、n型のMOSFETを作る際に必要な、p型のベース領域として用いられる。なお図25〜図31においては、半導体基板SUBは全体がp型のベース領域であると仮定して、ウェルWLの図示は省略される。
【0082】
図25を参照して、コアトランジスタが形成される領域のみ、追加でイオン注入がなされる。具体的には、たとえばボロンなどのp型不純物が図24のウェル注入と同様の手順により半導体基板SUBの所望の領域の内部に注入される(チャネル注入)。このとき注入されるボロン原子の持つエネルギは以下のとおりであることが好ましい。十数keV、たとえば10keV以上20keV以下のエネルギを印加しながらボロン原子が注入される。このときボロン原子はたとえば平面視において1×1012cm-2以上5×1013cm-2以下の照射密度で注入されることが好ましい。
【0083】
図26を参照して、まずたとえばウェットエッチングにより、パッド酸化膜PDbが除去される。その後、たとえば熱酸化法を用いて、ゲート絶縁膜GIaが半導体基板SUBの主表面上の全面に成膜される。ゲート絶縁膜GIaは数十nm、たとえば5nm以上20nm以下の厚みとなるように成膜されることが好ましい。またゲート絶縁膜GIaはたとえばシリコン酸化膜からなるものであることが好ましい。ゲート絶縁膜GIa形成後、コアトランジスタが形成される領域のゲート絶縁膜GIaのみウェットエッチングにより除去され、ゲート絶縁膜GIaより薄いゲート絶縁膜GIbが形成される。ゲート絶縁膜GIbは数nm、たとえば1nm以上3nm以下の厚みとなるように形成されることが好ましい。
【0084】
図27を参照して、ゲート絶縁膜GIa、GIb上に、たとえばCVD法により、多結晶シリコンの成膜がなされる。ここで成膜される多結晶シリコンの厚みはたとえば20nm以上300nm以下であることが好ましい。次に当該多結晶シリコンに不純物が注入される。ここではたとえば図24や図25での注入と同様の手順により、n型不純物としてのリン原子が多結晶シリコンの内部に注入される。このときたとえば1keV以上50keV以下のエネルギを印加しながら、平面視において1×1015cm-2以上5×1015cm-2以下の照射密度で注入されることが好ましい。
【0085】
その後、所望のn型ゲート電極NGEおよびゲート絶縁膜GIの形状となるように、堆積した多結晶シリコンおよびその下のゲート絶縁膜GIa、GIbがパターニングされる。ここでのパターニングは、たとえば通常の写真製版技術を適用することによりなされる。
【0086】
図28を参照して、I/Oトランジスタのソース領域、ドレイン領域としての低濃度n型不純物領域LNRが形成される。低濃度n型不純物領域LNRは、図24や図25での注入と同様の手順により形成される。ここではたとえば1keV以上120keV以下のエネルギを印加しながら、平面視において1×1013cm-2以上1×1014cm-2以下の照射密度で、n型不純物としてのリン原子が形成されることが好ましい。
【0087】
ただし図28の工程において、リン原子は、半導体基板SUBの主表面に垂直な方向に対して斜めの方向から注入(LDD注入)されることが好ましい。具体的には、半導体基板SUBの主表面に垂直な方向に対して0°以上60°以下の角度の方向から注入されることが好ましい。
【0088】
ここでの低濃度n型不純物領域LNRは、I/Oトランジスタのソース領域やドレイン領域の深い接合として形成される。半導体基板SUBの主表面に垂直な方向に対して斜めの方向から不純物を注入することにより、n型ゲート電極NGE下部の深い領域にまで不純物原子を注入することができる。
【0089】
なお、低濃度n型不純物領域LNRを形成したい領域のみに選択的に不純物を注入する方法としては、図24や図25での注入と同様の、写真製版技術によりパターニングされたマスク層を形成することによりなされることが好ましい。
【0090】
図29を参照して、コアトランジスタのソース領域、ドレイン領域としての低濃度n型不純物領域LNRが形成される。低濃度n型不純物領域LNRは、たとえばn型不純物としての砒素の原子が、図24や図25での注入と同様の手順により形成される。ここではたとえば1keV以上20keV以下のエネルギを印加しながら、平面視において5×1013cm-2以上1×1015cm-2以下の照射密度で、リン原子が注入されることが好ましい。
【0091】
図30を参照して、コアトランジスタとI/Oトランジスタとのn型ゲート電極NGEとゲート絶縁膜GIの側面上に側壁絶縁膜SWが形成される。具体的には、半導体基板SUBの主表面上および、コアトランジスタとI/Oトランジスタとのn型ゲート電極NGEの上面および側面を覆うように、たとえばCVD法により、シリコン酸化膜が堆積される。その後、ドライエッチングを行なうことで側壁絶縁膜SWが形成される。
【0092】
次に、上記各工程と同様に行なわれる不純物の注入により、コアトランジスタとI/Oトランジスタとのソース領域/ドレイン領域としてのn型不純物領域NR1、NR2が形成される。具体的には、たとえば砒素の原子が注入されることによりn型不純物領域NR1が形成され、リンの原子が注入されることによりn型不純物領域NR2が形成される。
【0093】
砒素の原子は、たとえば1keV以上50keV以下のエネルギを印加しながら、平面視において3×1014cm-2以上3×1015cm-2以下の照射密度で注入されることが好ましい。またリンの原子は、たとえば1keV以上50keV以下のエネルギを印加しながら、平面視において5×1012cm-2以上1×1014cm-2以下の照射密度で注入されることが好ましい。なおここでは各不純物の注入される角度は、半導体基板SUBの主表面にほぼ垂直な方向であることが好ましい。
【0094】
以上により、n型不純物領域NR1、NR2と低濃度n型不純物領域LNRとからなる、n型不純物領域NRが形成される。ここでn型不純物領域NR全体の、半導体基板SUBの主表面からの深さに関して、コアn型トランジスタよりもI/On型トランジスタの方が深くなるように形成されることが好ましい。図28にて形成された、I/Oトランジスタの低濃度n型不純物領域LNRの深さが、I/Oトランジスタのn型不純物領域NR全体の深さとなる。
【0095】
より具体的には、I/Oトランジスタのn型不純物領域NR全体の深さは、コアトランジスタのn型不純物領域NR全体の深さの1.4倍以上となるように、n型不純物領域NRが形成されることが好ましい。
【0096】
以上のようにソース領域/ドレイン領域としてのn型不純物領域NRが形成された後、半導体基板SUBが1000℃程度、たとえば900℃以上1100℃以下の温度で数十秒以内で加熱される、いわゆるアニール処理がなされる。この処理により、n型不純物領域NRの内部の、砒素やリンなどの不純物原子が活性化される。
【0097】
次に図31を参照して、半導体基板SUB、n型不純物領域NR、n型ゲート電極NGEの上面上、およびn型ゲート電極NGEとゲート絶縁膜GIとの側面上を覆うように、金属膜MTLが堆積される。この金属膜MTLは、たとえばコバルトと窒化チタン(TiN)との積層構造が合計数nm以上数十nm以下だけ堆積されることにより形成される。また上記コバルトと窒化チタンとの積層構造の代わりに、たとえばニッケルと窒化チタンとの積層構造が形成されてもよい。このような金属膜MTLの積層構造が、たとえばスパッタリング法などの一般的な金属薄膜形成方法により形成されることが好ましい。
【0098】
次に、当該半導体基板SUBが数百℃の温度で数十秒から数分間加熱される、いわゆるアニール処理がなされる。するとn型不純物領域NRやn型ゲート電極NGEを構成するシリコンの原子と、その上に形成されたコバルトやニッケルの原子とが反応してシリサイドSC(図3参照)が形成される。すなわち、特にn型不純物領域NRのうち半導体基板SUBの主表面近傍の領域や、n型ゲート電極NGEの最上面近傍の領域においてシリサイドSCが形成される(シリサイド化)。
【0099】
その後、シリサイド化がなされなかった金属膜MTLが、たとえばウェットエッチングなどの処理により除去される。以上の工程により、図3に示す態様の、コアトランジスタとI/Oトランジスタとを有する半導体装置が形成される。
【0100】
なお以上においてはコアn型トランジスタとI/On型トランジスタとの製造方法のみを示している。しかしコアp型トランジスタやI/Op型トランジスタについても、同様の製造方法により形成される。以下に、図21〜図31を用いてp型トランジスタの製造方法を説明する場合の、n型トランジスタの製造方法と異なる点において説明する。
【0101】
具体的には、p型トランジスタが形成される場合には、たとえば図21ではp型の支持基板SSが用いられる。また、図24においてはn型の不純物原子であるリン原子と砒素原子とがウェル注入される。ここで注入される各不純物原子の持つエネルギは以下のとおりであることが好ましい。第1段階として、数百keV、たとえば100keV以上500keV以下のエネルギを印加しながらリン原子が注入される。このときリン原子はたとえば平面視において1×1011cm-2以上5×1013cm-2以下の照射密度で注入されることが好ましい。次に第2段階として、数十keV、たとえば10keV以上50keV以下のエネルギを印加しながら砒素原子が注入される。このとき砒素原子はたとえば平面視において1×1011cm-2以上5×1012cm-2以下の照射密度で注入されることが好ましい。
【0102】
図25においては、たとえば砒素などのn型不純物が図24のウェル注入と同様の手順により半導体基板SUBの所望の領域の内部に注入される(チャネル注入)。このとき注入される砒素原子の持つエネルギは以下のとおりであることが好ましい。数十keV、たとえば10keV以上50keV以下のエネルギを印加しながら砒素原子が注入される。このとき砒素原子はたとえば平面視において1×1012cm-2以上5×1013cm-2以下の照射密度で注入されることが好ましい。
【0103】
図27においては、p型不純物としてのボロン原子が多結晶シリコンの内部に注入される。このときのエネルギ強度はたとえば1keV以上10keV以下であることが好ましい。またボロン原子の照射範囲は、n型不純物としてのリン原子が多結晶シリコンの内部に注入される場合と同様である。
【0104】
また図28においては、I/O領域に低濃度p型不純物領域LPRを形成するため、たとえばボロン原子が注入される。注入の条件は低濃度n型不純物領域LNRが形成される場合と同様である。
【0105】
図29においては、コア領域のみに低濃度p型不純物領域LPRを形成するため、たとえばp型不純物としてのボロンの原子を含む化合物、具体的にはフッ化ボロン(BF2)が形成される。注入の条件は低濃度n型不純物領域LNRが形成される場合と同様である。
【0106】
図30においては、不純物の注入により、コアトランジスタとI/Oトランジスタとのソース領域/ドレイン領域としてのp型不純物領域PR1、PR2が形成される。具体的には、たとえばフッ化ボロンの化合物が注入されることによりp型不純物領域PR1が形成され、ボロンの原子が注入されることによりp型不純物領域PR2が形成される。
【0107】
フッ化ボロンの原子は、たとえば1keV以上50keV以下のエネルギを印加しながら、平面視において3×1014cm-2以上3×1015cm-2以下の照射密度で注入されることが好ましい。またボロンの原子は、たとえば1keV以上50keV以下のエネルギを印加しながら、平面視において5×1012cm-2以上1×1014cm-2以下の照射密度で注入されることが好ましい。なおここでは各不純物の注入される角度は、半導体基板SUBの主表面にほぼ垂直な方向であることが好ましい。
【0108】
以上により、p型不純物領域PR1、PR2と低濃度p型不純物領域LPRとからなる、p型不純物領域PRが形成される。ここでp型不純物領域PR全体の、半導体基板SUBの主表面からの深さに関して、コアp型トランジスタよりもI/Op型トランジスタの方が深くなるように形成されることが好ましい。より具体的には、I/Oトランジスタのp型不純物領域PR全体の深さは、コアトランジスタのp型不純物領域PR全体の深さの1.15倍以上となるように、p型不純物領域PRが形成されることが好ましい。
【0109】
また、コアn型トランジスタ、I/On型トランジスタ、コアp型トランジスタ、I/Op型トランジスタを含む半導体装置が形成される場合には、I/On型トランジスタのn型不純物領域NR全体が、I/Op型トランジスタのp型不純物領域PR全体よりも深いことが好ましい。
【0110】
以上の各点が、p型トランジスタの形成において、n型トランジスタの形成と異なる点である。
【0111】
(実施の形態2)
本実施の形態は、実施の形態1と比較して、ゲート電極およびチャネル領域の構成において異なっている。以下、本実施の形態の半導体装置について説明する。
【0112】
図32を参照して、本実施の形態の半導体装置を構成するI/On型トランジスタは、ゲート電極がp型不純物を含むp型ゲート電極PGEとなっている。p型の支持基板SSの内部のうち、p型ゲート電極PGEおよびゲート絶縁膜GIの下のチャネル領域には、埋め込みチャネルBCN(n型の不純物拡散層)が埋め込まれている。埋め込みチャネルBCNは、たとえば砒素などのn型不純物を含む。
【0113】
図32のI/On型トランジスタは、上記の点において図10のI/On型トランジスタと異なっている。つまり本実施の形態の構成は、上記以外は実施の形態1の構成とほぼ同じであるため、図32において実施の形態1と同一の要素については同一の符号を付し、その説明を省略する。
【0114】
I/On型トランジスタには、実施の形態1に示すn型ゲート電極NGEを有するMOSトランジスタと、p型ゲート電極PGEを有するMOSトランジスタとを含んでいてもよい。
【0115】
同一の半導体基板SUBに、n型ゲート電極NGEを有するI/On型トランジスタとp型ゲート電極PGEを有するI/On型トランジスタとが形成される場合、一般にp型ゲート電極PGEの方が閾値電圧Vthが高くなる。具体的には、たとえば図10に示すn型ゲート電極NGEを有するI/On型トランジスタの閾値電圧Vthは約1Vである。これに対して、図10のn型ゲート電極NGEをp型ゲート電極PGEに変更したI/On型トランジスタの閾値電圧Vthは約2Vである。したがって前者を低閾値電圧I/On型トランジスタ、後者を高閾値電圧I/Op型トランジスタと考え、閾値電圧の異なる複数種類のI/On型トランジスタが1つの半導体基板SUB上に意図的に形成された半導体装置を形成することができる。
【0116】
また、図32のようにp型ゲート電極PGEを有し、かつ埋め込みチャネルBCNを有するI/On型トランジスタは、閾値電圧が約1Vとなる。このように埋め込みチャネルBCNを設けることにより、I/On型トランジスタの閾値電圧が低下する。埋め込みチャネルBCNを設け、かつ当該埋め込みチャネルBCN中に含まれるn型不純物の濃度を調整することにより、I/On型トランジスタの閾値電圧を任意に調整することができる。
【0117】
埋め込みチャネルBCNの最下部は、n型不純物領域LNRの最下部よりも、半導体基板SUBの主表面からの(主表面に垂直な、図32の上下方向に関する)距離が短いことが好ましい。言い換えればn型不純物領域LNRの最下部は、埋め込みチャネルBCNの最下部よりも半導体基板SUBの内部の深いところまで形成されていることが好ましい。
【0118】
次に、本実施の形態の、コアトランジスタとI/Oトランジスタとを有する半導体装置の作用効果について説明する。本実施の形態は、実施の形態1に記載の効果に加えて、以下の効果を有する。
【0119】
上記のようにI/On型トランジスタが埋め込みチャネルBCNを有することにより、n型不純物領域NRに形成されたシリサイドSCから見て、n型不純物を含まない(p型不純物を含む)支持基板SSの内部の領域までの距離が長くなる。すると、n型不純物領域NRが深く形成される実施の形態1と同様に、シリサイドSCから、n型不純物領域NRなどの外側に形成される空乏層DPT(図17参照)までの距離が長くなる。シリサイドSCからn型不純物領域NRまでの、特に図32の左右方向に関する距離は、図32中に矢印で示す距離となり、この距離は埋め込みチャネルBCNが存在しない場合に比べて長くなる。
【0120】
埋め込みチャネルBCNが配置されることにより、ソース領域としてのn型不純物領域NRと、ドレイン領域としてのn型不純物領域NRとがn型不純物領域により橋渡しされる。このためソース領域からドレイン領域まで、n型不純物領域が連続するように形成される。したがって、特に図32の左右方向に関しては、ドレイン領域のシリサイドSCが空乏層との距離を非常に大きくすることができる。つまりシリサイドSCと空乏層との間にリーク電流が流れる可能性を大きく低減することができる。
【0121】
また、埋め込みチャネルBCNがシリサイドSCよりも深く形成されることにより、図32の上下方向に関しても、シリサイドSCと空乏層との距離を確保することができる。この結果、シリサイドSCと空乏層との間にリーク電流が流れる可能性を大きく低減することができる。
【0122】
ここで、本実施の形態の半導体装置DVの製造方法について説明する。
本実施の形態の半導体装置DVの製造方法は、大筋で実施の形態1における製造方法と同様であり、図21〜図31を用いて説明できる。しかし図26においてゲート絶縁膜GIaが形成される前に、I/On型トランジスタのゲート電極が形成される領域の直下の、半導体基板SUBの内部に、埋め込みチャネルBCNが形成されることが好ましい。具体的には、実施の形態1と同様にたとえば砒素原子などのn型不純物がイオン注入される。ここで、注入される砒素原子の持つエネルギは以下のとおりであることが好ましい。たとえば10keV以上150keV以下のエネルギを印加しながら砒素原子が注入される。このとき、たとえば平面視において1×1011cm-2以上1×1013cm-2以下の照射密度で砒素原子が注入されることが好ましい。
【0123】
以上の工程により埋め込みチャネルBCNが形成された状態で、図27に示すゲート絶縁膜GIおよびゲート電極が形成される。ただしここで形成されるゲート電極はp型ゲート電極PGEである。このため、たとえば実施の形態1におけるI/Op型トランジスタが形成される場合と同様に、不純物としてのボロン原子がイオン注入されることが好ましい。このときのエネルギ強度はたとえば1keV以上10keV以下であることが好ましい。またボロン原子の照射範囲は、n型不純物としてのリン原子が多結晶シリコンの内部に注入される場合と同様である。
【0124】
以上の各工程において、本実施の形態の製造方法は実施の形態1の製造方法と異なる。したがって本実施の形態の、上述しなかった各工程については実施の形態1と同様である。
【0125】
また以上においては、I/On型トランジスタに埋め込みチャネルBCNが形成される態様について説明している。しかしI/Op型トランジスタに埋め込みチャネルを埋め込んでもよい。この場合はp型の不純物を含む埋め込みチャネルが形成される。このようにすれば、I/On型トランジスタに埋め込みチャネルBCNが形成される場合と同様に、シリサイドと空乏層との間でのリーク電流を抑制することができる。また、当該I/Op型トランジスタの閾値電圧を任意に調整することができる。
【0126】
本発明の実施の形態2は、以上に述べた各点についてのみ、本発明の実施の形態1と異なる。すなわち、本発明の実施の形態2について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に順ずる。
【0127】
(実施の形態3)
本実施の形態は、実施の形態1と比較して、不純物領域の構成において異なっている。以下、本実施の形態の半導体装置について説明する。
【0128】
図33および図34を参照して、本実施の形態のn型トランジスタのうち、コアn型トランジスタのn型不純物領域NRは砒素を含むn型不純物領域NR1とリンを含むn型不純物領域NR2とを有する。これに対してI/On型トランジスタのn型不純物領域NRはリンを含む不純物領域のみから構成されている。
【0129】
図35および図36のグラフの横軸は、それぞれ図33および図34のn型不純物領域NR上に引かれた点線に沿う方向に(上下方向に)関する位置(深さ)を示している。また図35および図36のグラフの縦軸は、それぞれ図33および図34のn型不純物領域NR上に引かれた点線上の各位置における不純物の濃度を示している。
【0130】
図35を参照して、本実施の形態のI/On型トランジスタのn型不純物領域NRの内部にはリンの不純物のみが含まれている。これに対して、図36を参照して、本実施の形態におけるコアトランジスタのn型不純物領域NRの内部には、図34の低濃度n型不純物領域LNRを構成する砒素の不純物と、n型不純物領域NR1を構成する砒素の不純物、およびn型不純物領域NR2を構成するリンの不純物とが存在する。すなわち、本実施の形態のコアn型トランジスタは実施の形態1のコアn型トランジスタと同様である。
【0131】
本実施の形態のI/On型トランジスタのn型不純物領域NRに含まれるリンは、実施の形態1のI/On型トランジスタの低濃度n型不純物領域LNRの濃度にほぼ等しい。言い換えれば、本実施の形態のI/On型トランジスタのn型不純物領域は、実施の形態1のI/On型トランジスタの低濃度n型不純物領域LNRと深さや濃度がほぼ等しいもののみがn型不純物領域NRとして形成された態様を有する。
【0132】
つまり図34のコアn型トランジスタは、図12の実施の形態1のコアn型トランジスタと同様の構成を有する。したがって本実施の形態のn型トランジスタは、I/On型トランジスタのみが実施の形態1と異なっており、コアn型トランジスタについては実施の形態1と同様である。
【0133】
なお図36中の「砒素L」とは、図34のコアn型トランジスタの低濃度n型不純物領域LNRにおける砒素の不純物の濃度を示しており、「砒素1」とは、図34のn型不純物領域NR1における砒素の不純物の濃度を示している。つまり両者の示す砒素は物質としては同一である。
【0134】
図37を参照して、本実施の形態の変形例として、図33と同様の構成を有するI/On型トランジスタに対して、図32と同様に、たとえば砒素の不純物を含む埋め込みチャネルBCNが形成されてもよい。またゲート電極がp型ゲート電極PGEからなっていてもよい。
【0135】
本実施の形態のn型トランジスタは、上記の点において実施の形態1のn型トランジスタと異なっている。つまり本実施の形態の構成は、上記以外は実施の形態1の構成とほぼ同じであるため、図33〜図39において実施の形態1と同一の要素については同一の符号を付し、その説明を省略する。
【0136】
次に、本実施の形態の、コアトランジスタとI/Oトランジスタとを有する半導体装置の作用効果について説明する。本実施の形態は、実施の形態1に記載の効果に加えて、以下の効果を有する。
【0137】
本実施の形態のI/On型トランジスタのように、リンを含む低濃度n型不純物領域のみからなるn型不純物領域NRは、特に半導体基板SUBの主表面近傍の浅い領域において、不純物濃度が実施の形態1のI/On型トランジスタや、各実施の形態のコアn型トランジスタなどに比べて低くなる。すると当該トランジスタに加えられるドレイン電圧に対して、当該トランジスタが駆動可能な耐圧を向上することができる。
【0138】
図38のグラフの横軸は、ソース領域に対してドレイン領域に加えられるドレイン電圧の大きさを示す。また当グラフの縦軸は、ソース領域とドレイン領域との間に流れるドレイン電流の大きさを示す。また図38中には複数のデータ曲線が図示されるが、上方にある曲線ほど、ゲート電極に加わるゲート電圧が大きいことを示す。
【0139】
各曲線のうち、実線はI/On型トランジスタのn型不純物領域NRが、実施の形態1のように砒素の不純物を含む場合のデータを示す。また各曲線のうち、点線はI/On型トランジスタのn型不純物領域NRが、本実施の形態のようにリンの不純物のみからなる場合のデータを示す。
【0140】
図38より、I/On型トランジスタのn型不純物領域NRが砒素の不純物を含まない方が、砒素の不純物を含む場合に比べて、駆動時の許容可能なドレイン電圧(ON耐圧)の値が大きくなることがわかる。上記のようにドレイン電圧のON耐圧が向上されると、半導体装置DV全体の機能が向上される。
【0141】
上記のように耐圧を向上する効果は、n型不純物領域NRの中でも特に半導体基板SUBの主表面に近い浅い領域における不純物濃度が低い場合に顕著となる。さらに、本実施の形態のように、n型不純物領域NR中に含まれる1種類の不純物は、より拡散させやすいリンであることが好ましい。
【0142】
また、図37のように埋め込みチャネルBCNを有し、かつn型不純物領域NRに濃度の低いリンの不純物のみを有する構成とすれば、シリサイドSCと当該n型不純物領域NRとの間でのリーク電流の発生を、実施の形態2と同様に抑制することができる。
【0143】
ここで、本実施の形態の半導体装置DVの製造方法について説明する。
本実施の形態の半導体装置DVの製造方法は、大筋で実施の形態1における製造方法と同様であり、図21〜図31を用いて説明できる。しかし本実施の形態において、図30に示す、n型不純物領域NR1およびn型不純物領域NR2は、コアトランジスタにのみ形成され、I/Oトランジスタには形成されない。
【0144】
具体的には、図39を参照して、図30と同様にn型ゲート電極NGEが形成され、I/Oトランジスタのリン不純物を含む低濃度n型不純物領域LNRが形成された状態で、I/On型トランジスタ上のみにフォトレジストRSが塗布される。この状態で、コアn型トランジスタの所望の箇所に、実施の意形態1と同様の手順により、ソース領域/ドレイン領域としてのn型不純物領域NR1、NR2が形成される。このようにすれば、コアn型トランジスタにのみ、砒素およびリンを含むn型不純物領域NRが形成され、I/On型トランジスタにはリンのみを含むn型不純物領域NRが形成される。
【0145】
なおここでコアn型トランジスタのみにn型不純物領域NR1、NR2を形成する際におけるイオン注入の条件は、実施の形態1と同様である。
【0146】
本発明の実施の形態3は、以上に述べた各点についてのみ、本発明の実施の形態1と異なる。すなわち、本発明の実施の形態3について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に順ずる。
【0147】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0148】
本発明は、論理回路を構成する半導体素子と、入出力回路を構成する半導体素子とを備える半導体装置およびその製造方法に特に有利に適用されうる。
【符号の説明】
【0149】
BCN 埋め込みチャネル、DPT 空乏層、DV 半導体装置、ESC シリサイド凸部、FO フィールド酸化膜、FOa シリコン酸化膜、GE ゲート電極、GI,GIa,GIb ゲート絶縁膜、LNR 低濃度n型不純物領域、LPR 低濃度p型不純物領域、MTL 金属膜、NGE n型ゲート電極、NR,NR1,NR2 n型不純物領域、PDa,PDb パッド酸化膜、PGE p型ゲート電極、PR,PR1,PR2 p型不純物領域、RS フォトレジスト、SC シリサイド、SNa,SNb 窒化珪素膜、SS 支持基板、SUB 半導体基板、SW 側壁絶縁膜、TR トレンチ、WL ウェル。
【技術分野】
【0001】
本発明は、半導体装置およびその製造方法に関し、より特定的には、論理回路を構成する半導体素子と、入出力回路を構成する半導体素子とを備える半導体装置およびその製造方法に関する。
【背景技術】
【0002】
フラッシュメモリやCPU(Central Processing Unit)を内蔵する半導体装置として、たとえばマイクロコンピュータ(Microcomputer)が考えられる。このマイクロコンピュータは、一般に半導体基板上に、多数のMOS(Metal Oxide Semiconductor)トランジスタが形成された構成を有している。
【0003】
マイクロコンピュータの半導体基板上に形成されるMOSトランジスタとして、たとえばCPUやメモリなどの論理回路を構成するコアトランジスタと、他の半導体装置と電気的に接続される入出力回路としてのI/Oトランジスタとが形成される。
【0004】
なお、コアトランジスタとI/Oトランジスタとのように、複数種類のトランジスタが同一の半導体基板上に形成された半導体装置を開示した文献として、たとえば下記の特許文献1〜特許文献7がある。
【0005】
コアトランジスタとI/Oトランジスタとは同一の半導体基板上に形成されるが、両者それぞれの駆動に必要な電力が異なる。たとえば5V系のI/Oトランジスタであっても、バーンインの際には、ソースドレイン間に7V以上の電圧が印加されることがある。
【0006】
この場合、たとえばソース領域やドレイン領域の一部が熱処理によりシリサイド化されれたシリサイド領域と、支持基板との間に、リーク電流が発生する可能性が高くなる。これはドレイン領域に印加される電圧が大きく、空乏層がドレイン領域のシリサイド領域と接触しやすくなるためである。
【0007】
特許文献1〜特許文献4においては、いずれもコアトランジスタよりもI/Oトランジスタのソース領域/ドレイン領域(LDD領域、不純物拡散層)が深い構成を有する半導体装置が開示されている。なおここで深いとは、半導体基板の一方の主表面から、当該ソース領域/ドレイン領域の最下部までの距離が長いことを意味する。このような構成とすれば、I/Oトランジスタにドレイン電圧を印加した際に、特にソース領域/ドレイン領域の表面近傍に形成されるシリサイド領域から空乏層までの距離を長くすることができる。その結果、シリサイド領域と空乏層との間のリーク電流の発生を抑制することができる。
【0008】
また特許文献5においては、コアトランジスタ(ロジック部のMOSFET)とI/Oトランジスタとの動作特性の違いに鑑み、コアトランジスタとI/Oトランジスタとのソース領域/ドレイン領域(不純物層)の不純物濃度に差を設けている。
【0009】
さらに特許文献6および特許文献7においては、高い絶縁破壊電圧や高耐圧特性を有するMOSトランジスタのソース領域/ドレイン領域(接合領域など)が、低い絶縁破壊電圧や低耐圧特性を有するMOSトランジスタのソース領域/ドレイン領域よりも低く形成された半導体装置が開示されている。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特開2002−217307号公報
【特許文献2】特開2006−210793号公報
【特許文献3】特開平8−23031号公報
【特許文献4】特開2002−359253号公報
【特許文献5】特開2000−311950号公報
【特許文献6】特開2005−252263号公報
【特許文献7】特開2002−368123号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
しかし従来の半導体装置中のトランジスタにおいては、半導体基板中に含まれる不純物であるボロンが、LDD領域またはソース/ドレイン領域に注入後、酸化膜と支持基板(シリコン)との界面に吸引される現象が起こることがある。つまり半導体基板中のボロンの不純物が酸化膜とシリコンとの界面に集まる偏析と呼ばれる現象が発生する。
【0012】
ボロンが酸化膜とシリコンとの界面に偏析する場合、その分だけドレイン領域が狭く(浅く)なる。するとドレイン領域に形成されたシリサイド領域と、当該空乏層との距離が短くなる。その結果、ドレイン電圧を印加してトランジスタを駆動する際にシリサイド領域と支持基板との間でリーク電流が発生する可能性が高くなる。
【0013】
上記の偏析やこれに伴うリーク電流は、基板がボロンの不純物を含むn型MOSFETにおいて、p型MOSFETよりも発生し易い。しかし上記の各特許文献には、n型MOSFETとp型MOSFETとが混在する半導体装置における、偏析に起因するリーク電流の発生を抑制する技術についての開示がなされていない。
【0014】
本発明は、以上の問題に鑑みなされたものである。その目的は、不純物の偏析に起因する、ドレイン領域と支持基板との間のリーク電流の発生を抑制することが可能な半導体素子(トランジスタ)を含む半導体装置、およびその製造方法を提供することである。
【課題を解決するための手段】
【0015】
本発明の一実施例による半導体装置は以下の構成を備えている。
上記半導体装置は、主表面を有する半導体基板と、主表面上に形成された、論理回路を構成するnチャネル型の第1のトランジスタおよびpチャネル型の第2のトランジスタと、主表面上に形成された、入出力回路を構成するnチャネル型の第3のトランジスタおよびpチャネル型の第4のトランジスタとを備える。上記第1および第3のトランジスタは、n型の不純物領域を有しており、第2および第4のトランジスタは、p型の不純物領域を有している。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第1のトランジスタの不純物領域の最下部までの距離より長い。上記主表面から第4のトランジスタの不純物領域の最下部までの距離は、主表面から第2のトランジスタの不純物領域の最下部までの距離より長い。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第4のトランジスタの不純物領域の最下部までの距離より長い。
【0016】
本発明の一実施例による半導体装置の製造方法は以下の工程を備えている。
まず主表面を有する半導体基板が準備される。上記主表面上に、論理回路を構成する第1および第2のトランジスタが形成される。上記主表面上に、入出力回路を構成する第3および第4のトランジスタが形成される。上記第1および第3のトランジスタを形成する工程には、n型の不純物領域を形成する工程を含んでいる。上記第2および第4のトランジスタを形成する工程には、p型の不純物領域を形成する工程を含んでいる。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第1のトランジスタの不純物領域の最下部までの距離より長くなるように形成される。上記主表面から第4のトランジスタの不純物領域の最下部までの距離は、主表面から第2のトランジスタの不純物領域の最下部までの距離より長くなるように形成される。上記主表面から第3のトランジスタの不純物領域の最下部までの距離は、主表面から第4のトランジスタの不純物領域の最下部までの距離より長くなるように形成される。
【発明の効果】
【0017】
上述した本発明の半導体装置は、入出力回路を構成する半導体素子(I/Oトランジスタ)の不純物領域(ドレイン領域)が、論理回路を構成する半導体素子(コアトランジスタ)の不純物領域よりも深い。また入出力回路を構成するn型半導体素子(n型MOSトランジスタ)のn型の不純物領域が、入出力回路を構成するp型半導体素子(p型MOSトランジスタ)のp型の不純物領域よりも深い。このため、I/Oトランジスタのドレイン領域にコアトランジスタのドレイン領域より高い電圧を印加した際に、I/Oトランジスタのドレイン領域の近傍に形成される空乏層とドレイン領域との距離が長くなる。したがって、I/Oトランジスタの当該空乏層とドレイン領域との間で、ドレイン領域の高電圧に起因するリーク電流の発生が抑制される。また入出力回路のうち偏析の起こりやすいn型MOSトランジスタのn型の不純物領域が、p型MOSトランジスタのp型の不純物領域より深く、n型トランジスタに偏析が起こったとしても当該不純物領域が極度に浅くなる可能性が低減される。このため、n型MOSトランジスタの偏析に起因する、ドレイン領域でのリーク電流の発生が抑制される。
【0018】
以上より本発明の半導体装置は、ドレイン領域におけるリーク電流の発生を抑制することができる。また上記の本発明の半導体装置の製造方法を用いれば、上記の本発明の半導体装置が形成される。このため当該製造方法を用いることにより、ドレイン領域におけるリーク電流の発生を抑制することが可能な半導体装置を提供することができる。
【図面の簡単な説明】
【0019】
【図1】本実施の形態1に係る半導体装置であってウェハの状態を示す概略平面図である。
【図2】図1のII−II線に沿う部分における概略断面図である。
【図3】図2のn型不純物領域のより詳細な構成を示す概略断面図である。
【図4】本実施の形態1に係る半導体装置中に含まれるI/On型MOSトランジスタの構成を示す概略断面図である。
【図5】本実施の形態1に係る半導体装置中に含まれるI/Op型MOSトランジスタの構成を示す概略断面図である。
【図6】本実施の形態1に係る半導体装置中に含まれるコアn型MOSトランジスタの構成を示す概略断面図である。
【図7】本実施の形態1に係る半導体装置中に含まれるコアp型MOSトランジスタの構成を示す概略断面図である。
【図8】図4および図5のI/Oトランジスタの構成を示す上面図である。
【図9】図6および図7のコアトランジスタの構成を示す上面図である。
【図10】図4のI/On型MOSトランジスタの、n型不純物領域のより詳細な構成を示す概略断面図である。
【図11】図5のI/Op型MOSトランジスタの、p型不純物領域のより詳細な構成を示す概略断面図である。
【図12】図6のコアn型MOSトランジスタの、n型不純物領域のより詳細な構成を示す概略断面図である。
【図13】図7のコアp型MOSトランジスタの、p型不純物領域のより詳細な構成を示す概略断面図である。
【図14】n型MOSトランジスタを構成するn型不純物領域の、半導体基板の主表面からの深さと不純物濃度との関係を示すグラフである。
【図15】従来のI/On型MOSトランジスタについて、図10と同様にn型不純物領域の構成をより詳細に示した概略断面図である。
【図16】従来のI/Op型MOSトランジスタについて、図11と同様にp型不純物領域の構成をより詳細に示した概略断面図である。
【図17】従来のI/On型MOSトランジスタにドレイン電圧を印加した駆動時の動作の態様を示す概略断面図である。
【図18】I/On型MOSトランジスタに偏析が発生する箇所を説明する概略上面図である。
【図19】図18のXIX−XIX線に沿う部分における概略断面図である。
【図20】図18のXX−XX線に沿う部分における概略断面図である。
【図21】本発明の実施の形態1における半導体装置の製造方法の第1工程を示す概略断面図である。
【図22】本発明の実施の形態1における半導体装置の製造方法の第2工程を示す概略断面図である。
【図23】本発明の実施の形態1における半導体装置の製造方法の第3工程を示す概略断面図である。
【図24】本発明の実施の形態1における半導体装置の製造方法の第4工程を示す概略断面図である。
【図25】本発明の実施の形態1における半導体装置の製造方法の第5工程を示す概略断面図である。
【図26】本発明の実施の形態1における半導体装置の製造方法の第6工程を示す概略断面図である。
【図27】本発明の実施の形態1における半導体装置の製造方法の第7工程を示す概略断面図である。
【図28】本発明の実施の形態1における半導体装置の製造方法の第8工程を示す概略断面図である。
【図29】本発明の実施の形態1における半導体装置の製造方法の第9工程を示す概略断面図である。
【図30】本発明の実施の形態1における半導体装置の製造方法の第10工程を示す概略断面図である。
【図31】本発明の実施の形態1における半導体装置の製造方法の第11工程を示す概略断面図である。
【図32】本実施の形態2に係る半導体装置中に含まれる、I/On型MOSトランジスタの構成と、図10と同様のn型不純物領域のより詳細な構成とを示す概略断面図である。
【図33】本実施の形態3に係る半導体装置中に含まれる、I/On型MOSトランジスタの構成と、図10と同様のn型不純物領域のより詳細な構成とを示す概略断面図である。
【図34】本実施の形態3に係る半導体装置中に含まれるコアn型MOSトランジスタの構成と、図12と同様のn型不純物領域のより詳細な構成とを示す概略断面図である。
【図35】図33に示すn型不純物領域の内部の各領域における、不純物の種類と濃度との関係を示すグラフである。
【図36】図34に示すn型不純物領域の内部の各領域における、不純物の種類と濃度との関係を示すグラフである。
【図37】本実施の形態3に係る半導体装置中に含まれるI/On型MOSトランジスタの、図33とは異なる構成を有する変形例を示す概略断面図である。
【図38】n型不純物領域に砒素を含む場合と砒素を含まない場合とにおける、ドレイン電圧とドレイン電流との関係を示すグラフである。
【図39】本実施の形態3に係る半導体装置の製造方法の、図30と同様の工程を示す概略断面図である。
【発明を実施するための形態】
【0020】
以下、本発明の実施の形態について図に基づいて説明する。
(実施の形態1)
まず、本実施の形態としてウェハ状態の半導体装置について説明する。
【0021】
図1を参照して、本実施の形態の半導体装置DVは、たとえば半導体ウェハなどの半導体基板SUBの主表面上に複数種類の回路が形成されている。一例として、半導体装置DVを構成する回路として、信号入出力回路、DA−ADコンバータ、電源回路、CPU、Flashメモリ、およびSRAM(Static Random Access Memory)が挙げられる。
【0022】
半導体装置DVを構成する各回路の役割は以下のとおりである。まず信号入出力回路では、当該半導体装置DVの外部に配置される回路との電気信号の入出力などがなされる。DA−ADコンバータでは、アナログ信号とデジタル信号との変換が行なわれる。電源回路では半導体装置DVの駆動に必要な電力の供給や、当該電力の制御がなされる。CPUでは論理回路による論理演算が行なわれる。またFlashメモリやSRAMではデータの格納が行なわれる。
【0023】
これらの各回路は、主にMOSトランジスタなどのスイッチング素子から構成される。これらの中でも特に、CPUやSRAMを構成するトランジスタは、論理回路としてのコアトランジスタである。また信号入出力回路、DA−ADコンバータ、電源回路、Flashメモリを構成するトランジスタは、入出力回路としてのI/Oトランジスタである。
【0024】
図1のII−II線に沿う部分の断面図は、信号入出力回路を構成するI/Oトランジスタと、CPUを構成するコアトランジスタとを跨ぐ。これは図2に示すようにI/Oトランジスタとコアトランジスタとが並列する。図2を参照して、たとえば半導体基板SUB上の主表面上に形成されるコアトランジスタとI/Oトランジスタとは、フィールド酸化膜FOにより区画される。つまり半導体基板SUB上の主表面上においてコアトランジスタが形成される領域と、I/Oトランジスタが形成される領域とは、フィールド酸化膜FOにより区画されることが好ましい。またフィールド酸化膜FOは、たとえばシリコン酸化膜(SiO2)からなることが好ましい。
【0025】
半導体基板SUBは、たとえばシリコンの単結晶からなるものであることが好ましい。また半導体基板SUBの支持基板SSはn型、p型いずれであってもよい。ただし図2においては支持基板SSはp型のシリコンの単結晶からなるものであり、コアトランジスタおよびI/Oトランジスタはいずれもn型MOSトランジスタであるものとする。
【0026】
コアトランジスタとI/Oトランジスタとは、それぞれ1対のn型不純物領域NRと、ゲート電極GEとを有している。1対のn型不純物領域NRは、それぞれMOSトランジスタのソース領域、ドレイン領域を構成する。当該MOSトランジスタの駆動時には、ソース領域に対してドレイン領域に電圧が印加される。たとえば、通常の駆動時にはコアトランジスタには1.0V以上1.8V以下の電圧が印加され、I/Oトランジスタには5Vの電圧が印加される。なおバーンイン時には、I/Oトランジスタには7Vの電圧が印加されることもある。
【0027】
これらのn型不純物領域NRは、シリコンの単結晶に対してたとえば砒素(As)やリン(P)などの不純物原子が拡散された不純物拡散層である。またゲート電極GEは、たとえば多結晶シリコンから構成される。
【0028】
ゲート電極GEと半導体基板SUBの主表面との間には、たとえばシリコン酸化膜からなるゲート絶縁膜GIが形成されている。また、ゲート絶縁膜GIとゲート電極GEとの側面を覆うように、たとえばシリコン酸化膜からなる側壁絶縁膜SWが形成される。
【0029】
コアトランジスタ、I/Oトランジスタともに、n型不純物領域NRは、半導体基板SUBの一方(上側)の主表面から支持基板SSの内部へ、埋め込まれるように配置される。またコアトランジスタのn型不純物領域NRから、ゲート電極GEおよびゲート絶縁膜GIの形成される側へ出るように、低濃度n型不純物領域LNRが形成されている。
【0030】
コアトランジスタ、I/Oトランジスタともに、n型不純物領域NRとゲート電極GEとの上には、シリサイドSCが形成されている。シリサイドSCは、n型不純物領域NRやゲート電極GEの表面など、シリコンが露出した領域から、当該表面に交差する方向に一定の深さ分の領域において、当該シリコンがたとえばコバルト(Co)、ニッケル(Ni)と反応して形成されるものである。
【0031】
図3を参照して、図2の各トランジスタのn型不純物領域NRは、n型不純物領域NR1、NR2と、低濃度n型不純物領域LNRとを有している。不純物領域LNR、NR2はn型不純物領域NR1に比べて不純物濃度が低い領域である。またコアトランジスタの低濃度n型不純物領域LNRはn型不純物領域NR1、NR2から出るように(ゲート絶縁膜GIの下部に)形成されている。またコアトランジスタ、I/Oトランジスタともに、たとえばn型不純物領域NR1は砒素の不純物を含み、n型不純物領域NR2はリンの不純物を含む構成である。コアトランジスタの低濃度n型不純物領域LNRはたとえば砒素の不純物を含む構成であり、I/Oトランジスタの低濃度n型不純物領域LNRはたとえばリンの不純物を含む構成であることが好ましい。しかしこれらは一例であり、n型不純物領域は他の不純物を含む構成であってもよい。あるいはたとえば砒素の不純物とリンの不純物との両方を含む構成であってもよい。
【0032】
さらに図3において、シリサイドSCはn型不純物領域NR1のみに形成されているが、これがたとえばn型不純物領域NR2や低濃度n型不純物領域LNRの少なくとも一部の領域に形成されていてもよい。
【0033】
本実施の形態においては、n型不純物領域NRの主表面(図3における最上面)から最下部までの距離である深さに関して、以下の関係がある。コアトランジスタのn型不純物領域の深さDcrnよりも、I/Oトランジスタのn型不純物領域の深さDionの方が深い。またn型不純物領域NR内のシリサイドSCの端部(図3の左右方向に関し、ゲート絶縁膜GI側の端部)からn型不純物領域NRの端部までの距離である幅に関して、以下の関係がある。コアトランジスタの上記幅Wcrnよりも、I/Oトランジスタの上記幅Wionの方が広い。
【0034】
なお図2、図3において、コアトランジスタよりもI/Oトランジスタの方がゲート電極GEの幅(左右方向)が長い。これはI/Oトランジスタの方がコアトランジスタよりも高いドレイン電圧を印加するため、ゲート電極GEの幅が短い場合に発生する可能性が高い、ピンチオフ現象やパンチスルー現象などをより確実に抑制するためである。
【0035】
半導体装置DVを構成する図1の各回路にはnチャネル型MOSトランジスタとpチャネル型MOSトランジスタとが複数形成されており、いわゆるCMOS(Complementary Metal Oxide Semiconductor)として構成されている。したがって半導体装置DVの各回路中には、I/On型トランジスタ(図4参照)、I/Op型トランジスタ(図5参照)、コアn型トランジスタ(図6参照)、コアp型トランジスタ(図7参照)が存在する。
【0036】
図4〜図5を参照して、I/On型トランジスタ(第3のトランジスタ)には図2のI/On型トランジスタと同様に、p型の支持基板SSにn型不純物領域NRが形成されている。I/Op型トランジスタ(第4のトランジスタ)には、たとえばn型の支持基板SSにp型不純物領域PRが形成されている。
【0037】
図4のゲート電極は、たとえばn型の多結晶シリコンからなるn型ゲート電極NGEであり、図5のゲート電極は、たとえばp型の多結晶シリコンからなるp型ゲート電極PGEである。しかし後述するように、n型MOSトランジスタであってもp型ゲート電極PGEを用いてもよい。またp型MOSトランジスタであってもn型ゲート電極NGEを用いてもよい。
【0038】
図6〜図7を参照して、コアn型トランジスタ(第1のトランジスタ)には図2のコアn型トランジスタと同様に、p型の支持基板SSにn型不純物領域NRが形成されている。またコアp型トランジスタ(第2のトランジスタ)には、たとえばn型の支持基板SSにp型不純物領域PRが形成されている。
【0039】
また上述したように、n型不純物領域NRに関しては、コアトランジスタのn型不純物領域の深さDcrnよりも、I/Oトランジスタのn型不純物領域の深さDionの方が深い。n型不純物領域NR内のシリサイドSCの端部からn型不純物領域NRの端部までの距離(幅)に関して、以下の関係がある。コアトランジスタの上記幅Wcrnよりも、I/Oトランジスタの上記幅Wionの方が広い。
【0040】
p型不純物領域PRに関しては、コアトランジスタのp型不純物領域の深さDcrpよりも、I/Oトランジスタのp型不純物領域の深さDiopの方が深い。p型不純物領域PR内のシリサイドSCの端部からp型不純物領域PRの端部までの距離(幅)に関して、コアトランジスタの上記幅Wcrpよりも、I/Oトランジスタの上記幅Wiopの方が広い。
【0041】
図8は、図4および図5のI/Oトランジスタを上方から見た概略図である。また図9は、図6および図7のコアトランジスタを上方から見た概略図である。これらの図に示すように、本実施の形態のMOSトランジスタは、平面視において矩形状のパターン形状を有していることが好ましい。
【0042】
図10を参照して、I/On型トランジスタは図3のI/On型トランジスタと同様に、n型不純物領域NRは、n型不純物領域NR1、NR2と、低濃度n型不純物領域LNRとを有している。図11を参照して、I/Op型トランジスタのp型不純物領域PRは、p型不純物領域PR1、PR2と、低濃度p型不純物領域LPRとを有している。図12を参照して、コアn型トランジスタは図3のコアn型トランジスタと同様に、n型不純物領域NRは、n型不純物領域NR1、NR2と、低濃度n型不純物領域LNRとを有している。図13を参照して、コアp型トランジスタのp型不純物領域PRは、p型不純物領域PR1、PR2と、低濃度p型不純物領域LPRとを有している。
【0043】
図12における不純物領域LNR、NR2はn型不純物領域NR1に比べて不純物濃度が低い領域である。同様に、図13における不純物領域LPR、PR2はp型不純物領域PR1に比べて不純物濃度が低い領域である。またコアトランジスタの不純物領域LNR、LPRは不純物領域NR1、NR2、PR1、PR2から出るように(ゲート絶縁膜GIの下部に)形成されている。またコアトランジスタ、I/Oトランジスタともに、p型不純物領域PR1、PR2、低濃度p型不純物領域LPRはボロン(B)やボロンの化合物を含む構成であることが好ましい。しかしこれらの不純物領域は、たとえばインジウム(In)を含むなど他の不純物からなる構成であってもよい。またこれらの不純物領域は、たとえばボロンの不純物とインジウムの不純物との両方を含む構成であってもよい。
【0044】
さらに図10〜図13において、シリサイドSCはp型不純物領域PR1のみに形成されているが、これがたとえばp型不純物領域PR2や低濃度p型不純物領域LPRの少なくとも一部の領域に形成されていてもよい。
【0045】
本実施の形態においては、図12と図13とを比較して、深さDcrnは、深さDcrpとほぼ同じであってもよい。また幅Wcrnは幅Wcrpとほぼ同じであってもよい。つまりコアトランジスタに関しては、図12と図13とはn型とp型とが異なるのみで、各トランジスタの各領域のサイズや形状などはすべて同じであってもよい。
【0046】
ただし本実施の形態においては、深さDionは、深さDcrnより深いことが好ましい。具体的には、DionはDcrnの1.4倍以上の深さを有することが好ましい。また深さDiopは、深さDcrpより深いことが好ましい。具体的には、DiopはDcrpの1.15倍以上の深さを有することが好ましい。
【0047】
DionがDcrnの1.4倍以上の深さを有することにより、シリサイドSCの深さや、シリサイドSCの表面の凹凸状態などにかかわらず、I/On型MOSトランジスタに印加するドレイン電圧に起因するリーク電流を抑制できる。同様に、DiopがDcrpの1.15倍以上の深さを有することにより、シリサイドSCの深さや、シリサイドSCの表面の凹凸状態などにかかわらず、I/Op型MOSトランジスタに印加するドレイン電圧に起因するリーク電流を抑制できる。
【0048】
また本実施の形態においては、DionはDiopより深いことが好ましい。たとえばDcrnとDcrpとの深さが同一であり、DionはDcrnの1.4倍以上の深さを有し、DiopはDcrpの1.15倍以上の深さを有する場合、必然的にDionはDiopよりも深くなる。また幅についても、WionはWiopよりも広いことが好ましい。
【0049】
以上より、図10〜図13の4種類のMOSトランジスタの中では、図10のI/On型MOSトランジスタのn型不純物領域NRのDionがもっとも深く、図11のI/Op型MOSトランジスタのp型不純物領域PRのDiopがこれに次ぐことが好ましい。DionやDiopを他よりも深くするために、図10および図11のI/Oトランジスタのn型不純物領域NR、p型不純物領域PRの構成が、図12〜図13のコアトランジスタのn型またはp型不純物領域の構成と異なっていてもよい。
【0050】
具体的には、図12〜図13に示すn型またはp型不純物領域は、低濃度n型(p型)不純物領域LNR(LPR)がn型(p型)不純物領域NR(PR)より浅い。これに対して図10〜図11のn型不純物領域NRは、低濃度n型不純物領域LNRがn型不純物領域NR1、NR2より深い。このように、低濃度n型不純物領域LNRを深く形成することにより、n型不純物領域NR全体をより深く形成することができる。
【0051】
ただし、たとえば図10のn型不純物領域NR全体の深さDionと図12のn型不純物領域NR全体の深さDcrnとの大小関係が上述したとおりになっていればよく、これらを構成する個々の不純物領域の深さの大小関係については任意である。つまり、たとえば図10におけるn型不純物領域NR1と図12におけるn型不純物領域NR1とを比較した際に、図12のn型不純物領域NR1が図10のn型不純物領域NR1より深くなっていてもよい。n型不純物領域NR2や低濃度n型不純物領域LNRなどについても同様である。
【0052】
ところで上述したように、n型不純物領域NRなどの深さとは、当該n型不純物領域NRが形成される半導体基板SUBの主表面からn型不純物領域NRの最下部までの、半導体基板SUBの主表面に垂直な方向に関する距離を示す。このことを図14を参照しながらより詳細に説明する。
【0053】
図14のグラフの横軸は、半導体基板の内部における、半導体基板の上側の主表面からの深さを示す。つまり横軸の原点は、半導体基板の上側の主表面を示す。また当該グラフの縦軸は、各深さの領域における、リンや砒素、ボロンの原子の濃度を示す。
【0054】
たとえば不純物として主に砒素を含み、リンの不純物も含んでいるn型不純物領域を考える。具体的には、図14に示すように、図14の場合、半導体基板の主表面から、リンの濃度とボロンの濃度とが等しくなる点までの深さである。
【0055】
この場合、当該n型不純物領域の深さは、半導体基板の主表面から、リンの濃度とボロンの濃度とが等しくなる箇所までの距離である。上記箇所とは、たとえば図10〜図13の断面図における不純物領域LNR、NR2、LPR、PR1などの境界(界面)を示す曲線(最下部)である。
【0056】
以上は一例として、n型不純物領域NRや、n型不純物領域NRを構成する各領域の界面について説明している。しかしp型不純物領域PRや、p型不純物領域PRを構成する各領域の界面についても同様に定義することができる。
【0057】
上記の不純物領域の界面を検証する方法の一例として、以下のような方法が用いられる。当該不純物領域に対して、たとえばジルトルエッチャントによるエッチングを行なう。このとき、当該不純物領域に含まれる不純物の種類に応じて、あるいは不純物材料の有無に応じて、エッチングの速度が変化する。このエッチング速度の変化を分析することにより、不純物領域の界面の位置を検証することができる。ただし以上の方法はあくまで一例であり、他の方法を用いて不純物領域の界面の位置や深さを検証してもよい。
【0058】
ここで本実施の形態の、コアトランジスタとI/Oトランジスタとを有する半導体装置の作用効果について説明する。
【0059】
まず、図15および図16を参照して、従来例と本実施の形態との相違点について説明する。従来のI/On型トランジスタのn型不純物領域NRは、本実施の形態のコアn型トランジスタのn型不純物領域NRと同様の構成や深さを有している。すなわち低濃度n型不純物領域LNRがn型不純物領域NR2よりも浅く、またn型不純物領域NR全体の深さが本実施の形態のI/On型トランジスタよりも浅い点において、図15は図10と異なっている。従来のI/Op型トランジスタについても同様であり、低濃度p型不純物領域LPRがp型不純物領域PR2よりも浅く、またp型不純物領域PR全体の深さが本実施の形態のI/Op型トランジスタよりも浅い点において、図16は図11と異なっている。
【0060】
図17を参照して、図15のI/On型トランジスタのゲート電極NGEにゲート電圧、ドレイン領域としてのn型不純物領域NRにドレイン電圧を印加した場合を考える。このとき当該電圧により、半導体基板SUBの内部には空乏層DPTが形成される。ここで空乏層DPTとは、図17中のソース領域(左側のn型不純物領域NR)からドレイン領域(右側のn型不純物領域)に延びる点曲線と、ソース領域近傍およびドレイン領域近傍に描かれた点曲線とに挟まれた領域である。
【0061】
ここで、上記のようにI/Oトランジスタのドレイン電圧は、コアトランジスタのドレイン電圧に比べて非常に高い(約5V)。このためI/Oトランジスタのドレイン領域の周囲の空乏層DPTは、コアトランジスタのドレイン領域の周囲の空乏層よりも延在する方向に交差する幅が広くなる。
【0062】
またドレイン領域(n型不純物領域NR)のシリサイドSCは、半導体基板SUBの主表面に対して平坦であるとは限らず、実際には部分的に半導体基板SUBの内部方向に突出したシリサイド凸部ESCが形成される場合もある。空乏層についても同様に、部分的に凹凸の大きい領域が存在する場合がある。
【0063】
高いドレイン電圧の印加により、空乏層DPTの幅が広くなる結果、シリサイド凸部ESC(シリサイドSC)が空乏層DPTと接触することがある。
【0064】
その結果、図17中に矢印で示すようなリーク電流が発生する可能性がある。仮にI/OトランジスタのシリサイドSC(シリサイド凸部ESC)と空乏層DPTとの距離が、コアトランジスタの当該距離と同じであっても、I/Oトランジスタにはコアトランジスタよりもリーク電流が発生しやすい。これはI/Oトランジスタのドレイン電圧はコアトランジスタのドレイン電圧よりも高いためである。
【0065】
そこで、本実施の形態において、I/Oトランジスタのn型(p型)不純物領域が、コアトランジスタのn型(p型)不純物領域よりも深く形成される。このようにすれば、特にドレイン領域としてのn型不純物領域の下に空乏層DPTは、より深い位置に形成される。このためたとえシリサイドSCに多数のシリサイド凸部ESCが含まれたり、シリサイドSCが比較的深い位置まで形成される場合においても、シリサイドSC(シリサイド凸部ESC)と空乏層DPTとの距離を広くすることが可能になる。したがってたとえ当該トランジスタに高いドレイン電圧が印加されても、シリサイドSC(シリサイド凸部ESC)と空乏層DPTとの接触が抑制される。すなわちリーク電流の発生が抑制され、半導体装置DVを構成する各回路の信頼性が向上される。
【0066】
また一般に、当該n型(p型)不純物領域が深いほど、当該不純物領域の図17の左右方向に関する幅も広く形成される。したがって当該不純物領域を深く形成すれば、深さ方向のみならず、幅方向に関しても、シリサイドSCから空乏層DPTまでの距離を長くすることができ、シリサイドSCと空乏層DPTとの間でのリーク電流の発生を抑制することができる。
【0067】
また、支持基板SSとn型ゲート電極NGEとのみが図示され、他の構成部材は図示が省略された図18の上面図を参照して、特にI/On型トランジスタでは、p型の支持基板SS中に含まれるボロンの不純物が主に酸化膜とシリコンとの界面に偏析する。また偏析とは、不純物原子が特定の箇所に集合する現象をいう。
【0068】
上記の不純物原子の偏析は、特に支持基板SSにボロンを含む際に顕著となる。これはボロンの原子量が小さくボロンの不純物原子が容易に移動するため、ボロンの原子は他の不純物原子に比べて拡散しやすい性質を有するためである。
【0069】
なお偏析は、フィールド酸化膜FOと支持基板SSとの界面近傍を始めとする、酸化膜とシリコン単結晶との界面近傍や、酸化膜とn型不純物領域NRとの界面近傍にも発生しやすい。
【0070】
図18および、図19と図20とを参照して、I/On型トランジスタの駆動時に偏析が起きていない領域(図19)に比べて、偏析が起きた領域(図20)はn型不純物領域NRの最下部が浅くなる。これはボロンなどp型基板SSの不純物原子がn型不純物領域NRの不純物と再結合することにより、n型不純物領域NRの下方の不純物が消滅して空乏層となるためである。
【0071】
つまり、特にチャネルやドレイン領域の近傍にて偏析が発生すれば、n型不純物領域NRが浅くなり、その分空乏層がドレイン領域下の浅い領域に形成される。するとドレイン領域のシリサイドと、ドレイン領域下の空乏層との距離が短くなるため、両者の間にリーク電流が発生しやすくなる。
【0072】
以上のように、特に支持基板SSがボロンを不純物とするp型であるI/On型トランジスタでは、ドレイン領域への高電圧印加に起因するリーク電流が発生しやすくなる。そこで本実施の形態に示すように、I/On型トランジスタに対して、I/Op型トランジスタよりもn型不純物領域NRを深く形成する。このようにすれば、I/On型トランジスタ駆動時における、ドレイン領域への高電圧印加に起因するリーク電流の発生が抑制される。したがって半導体装置DVを構成する各回路の信頼性が向上される。
【0073】
次に、本実施の形態の半導体装置DVの製造方法について説明する。なお半導体装置DVには、コアn型−p型トランジスタと、I/On型−p型トランジスタとの合計4種類が形成されている。しかし以下の図21〜図31においては特に、図2および図3に示す、コアn型トランジスタとI/On型トランジスタとが1台ずつ並列する構造の製造方法について説明する。
【0074】
図21を参照して、まず半導体基板SUBが準備される。半導体基板SUBはたとえばシリコンの単結晶からなるn型の支持基板が用いられることが好ましい。半導体基板SUBの一方(上側)の主表面上に、パッド酸化膜PDa、窒化珪素膜SNaが順に、たとえばCVD(Chemical Vapor Deposition)法を用いて形成されることが好ましい。
【0075】
パッド酸化膜PDaはたとえばシリコン酸化膜からなることが好ましい。またその厚みは5nm以上20nm以下とすることが好ましい。また窒化珪素膜SNaはたとえば窒化珪素(SiN)からなることが好ましい。またその厚みは100nm程度であり、たとえば70nm以上150nm以下とすることが好ましい。
【0076】
次に、通常のフォトレジストRSを用いて、通常の写真製版技術により、トレンチTRが形成される。トレンチTRは、窒化珪素膜SNaおよびパッド酸化膜PDa、半導体基板SUBの一部がエッチングにより除去されることにより形成される溝部である。トレンチTRは、複数の半導体素子(たとえばコアトランジスタとI/Oトランジスタ)間を区画する領域を形成するために設けられる。ここでは半導体基板SUBの上側の主表面から、200nm以上300nm以下の深さ分だけエッチングされることが好ましい。
【0077】
図22を参照して、次に、窒化珪素膜SNaおよびトレンチTRの底面上に、たとえばCVD法により、シリコン酸化膜FOaが堆積される。このシリコン酸化膜FOaの厚みは500nm程度であり、400nm以上600nm以下であることが好ましい。
【0078】
図23を参照して、次に、シリコン酸化膜FOaの表面(上部)に対して、CMP(Chemical Mechanical Polishing)と呼ばれる化学機械研磨がなされる。ここではシリコン酸化膜FOaおよびその下の窒化珪素膜SNaが研磨される。ここでは研磨後の窒化珪素膜を窒化珪素膜SNbとする。トレンチTRの内部に形成されたシリコン酸化膜FOaのみ研磨されずに残り、これが隣接するトランジスタ間を電気的に分離するフィールド酸化膜FOとなる。
【0079】
図24を参照して、まずたとえばウェットエッチングにより、窒化珪素膜SNbが除去される。次に写真製版技術を用いたパターニングがなされる。具体的には、ウェルWLを形成したい領域に開口を有するレジスト膜が形成される。当該レジスト膜をマスクとして用いて、たとえばボロンなどのp型不純物が半導体基板SUBの主表面にほぼ垂直な方向から照射される。すると当該不純物は半導体基板SUBの内部に注入され(ウェル注入)、ボロンを含むp型のウェルWLが形成される。
【0080】
なお図24でのウェル注入において、注入されるボロン原子の持つエネルギは以下のとおりであることが好ましい。第1段階として、数百keV、たとえば100keV以上500keV以下のエネルギを印加しながらボロン原子が注入される。このときボロン原子はたとえば平面視において1×1012cm-2以上5×1013cm-2以下の照射密度で注入されることが好ましい。次に第2段階として、数十keV、たとえば10keV以上50keV以下のエネルギを印加しながらボロン原子が注入される。このときボロン原子はたとえば平面視において1×1011cm-2以上5×1012cm-2以下の照射密度で注入されることが好ましい。
【0081】
ここで形成されるp型のウェルWLは、たとえばn型の半導体基板SUBを用いて、n型のMOSFETを作る際に必要な、p型のベース領域として用いられる。なお図25〜図31においては、半導体基板SUBは全体がp型のベース領域であると仮定して、ウェルWLの図示は省略される。
【0082】
図25を参照して、コアトランジスタが形成される領域のみ、追加でイオン注入がなされる。具体的には、たとえばボロンなどのp型不純物が図24のウェル注入と同様の手順により半導体基板SUBの所望の領域の内部に注入される(チャネル注入)。このとき注入されるボロン原子の持つエネルギは以下のとおりであることが好ましい。十数keV、たとえば10keV以上20keV以下のエネルギを印加しながらボロン原子が注入される。このときボロン原子はたとえば平面視において1×1012cm-2以上5×1013cm-2以下の照射密度で注入されることが好ましい。
【0083】
図26を参照して、まずたとえばウェットエッチングにより、パッド酸化膜PDbが除去される。その後、たとえば熱酸化法を用いて、ゲート絶縁膜GIaが半導体基板SUBの主表面上の全面に成膜される。ゲート絶縁膜GIaは数十nm、たとえば5nm以上20nm以下の厚みとなるように成膜されることが好ましい。またゲート絶縁膜GIaはたとえばシリコン酸化膜からなるものであることが好ましい。ゲート絶縁膜GIa形成後、コアトランジスタが形成される領域のゲート絶縁膜GIaのみウェットエッチングにより除去され、ゲート絶縁膜GIaより薄いゲート絶縁膜GIbが形成される。ゲート絶縁膜GIbは数nm、たとえば1nm以上3nm以下の厚みとなるように形成されることが好ましい。
【0084】
図27を参照して、ゲート絶縁膜GIa、GIb上に、たとえばCVD法により、多結晶シリコンの成膜がなされる。ここで成膜される多結晶シリコンの厚みはたとえば20nm以上300nm以下であることが好ましい。次に当該多結晶シリコンに不純物が注入される。ここではたとえば図24や図25での注入と同様の手順により、n型不純物としてのリン原子が多結晶シリコンの内部に注入される。このときたとえば1keV以上50keV以下のエネルギを印加しながら、平面視において1×1015cm-2以上5×1015cm-2以下の照射密度で注入されることが好ましい。
【0085】
その後、所望のn型ゲート電極NGEおよびゲート絶縁膜GIの形状となるように、堆積した多結晶シリコンおよびその下のゲート絶縁膜GIa、GIbがパターニングされる。ここでのパターニングは、たとえば通常の写真製版技術を適用することによりなされる。
【0086】
図28を参照して、I/Oトランジスタのソース領域、ドレイン領域としての低濃度n型不純物領域LNRが形成される。低濃度n型不純物領域LNRは、図24や図25での注入と同様の手順により形成される。ここではたとえば1keV以上120keV以下のエネルギを印加しながら、平面視において1×1013cm-2以上1×1014cm-2以下の照射密度で、n型不純物としてのリン原子が形成されることが好ましい。
【0087】
ただし図28の工程において、リン原子は、半導体基板SUBの主表面に垂直な方向に対して斜めの方向から注入(LDD注入)されることが好ましい。具体的には、半導体基板SUBの主表面に垂直な方向に対して0°以上60°以下の角度の方向から注入されることが好ましい。
【0088】
ここでの低濃度n型不純物領域LNRは、I/Oトランジスタのソース領域やドレイン領域の深い接合として形成される。半導体基板SUBの主表面に垂直な方向に対して斜めの方向から不純物を注入することにより、n型ゲート電極NGE下部の深い領域にまで不純物原子を注入することができる。
【0089】
なお、低濃度n型不純物領域LNRを形成したい領域のみに選択的に不純物を注入する方法としては、図24や図25での注入と同様の、写真製版技術によりパターニングされたマスク層を形成することによりなされることが好ましい。
【0090】
図29を参照して、コアトランジスタのソース領域、ドレイン領域としての低濃度n型不純物領域LNRが形成される。低濃度n型不純物領域LNRは、たとえばn型不純物としての砒素の原子が、図24や図25での注入と同様の手順により形成される。ここではたとえば1keV以上20keV以下のエネルギを印加しながら、平面視において5×1013cm-2以上1×1015cm-2以下の照射密度で、リン原子が注入されることが好ましい。
【0091】
図30を参照して、コアトランジスタとI/Oトランジスタとのn型ゲート電極NGEとゲート絶縁膜GIの側面上に側壁絶縁膜SWが形成される。具体的には、半導体基板SUBの主表面上および、コアトランジスタとI/Oトランジスタとのn型ゲート電極NGEの上面および側面を覆うように、たとえばCVD法により、シリコン酸化膜が堆積される。その後、ドライエッチングを行なうことで側壁絶縁膜SWが形成される。
【0092】
次に、上記各工程と同様に行なわれる不純物の注入により、コアトランジスタとI/Oトランジスタとのソース領域/ドレイン領域としてのn型不純物領域NR1、NR2が形成される。具体的には、たとえば砒素の原子が注入されることによりn型不純物領域NR1が形成され、リンの原子が注入されることによりn型不純物領域NR2が形成される。
【0093】
砒素の原子は、たとえば1keV以上50keV以下のエネルギを印加しながら、平面視において3×1014cm-2以上3×1015cm-2以下の照射密度で注入されることが好ましい。またリンの原子は、たとえば1keV以上50keV以下のエネルギを印加しながら、平面視において5×1012cm-2以上1×1014cm-2以下の照射密度で注入されることが好ましい。なおここでは各不純物の注入される角度は、半導体基板SUBの主表面にほぼ垂直な方向であることが好ましい。
【0094】
以上により、n型不純物領域NR1、NR2と低濃度n型不純物領域LNRとからなる、n型不純物領域NRが形成される。ここでn型不純物領域NR全体の、半導体基板SUBの主表面からの深さに関して、コアn型トランジスタよりもI/On型トランジスタの方が深くなるように形成されることが好ましい。図28にて形成された、I/Oトランジスタの低濃度n型不純物領域LNRの深さが、I/Oトランジスタのn型不純物領域NR全体の深さとなる。
【0095】
より具体的には、I/Oトランジスタのn型不純物領域NR全体の深さは、コアトランジスタのn型不純物領域NR全体の深さの1.4倍以上となるように、n型不純物領域NRが形成されることが好ましい。
【0096】
以上のようにソース領域/ドレイン領域としてのn型不純物領域NRが形成された後、半導体基板SUBが1000℃程度、たとえば900℃以上1100℃以下の温度で数十秒以内で加熱される、いわゆるアニール処理がなされる。この処理により、n型不純物領域NRの内部の、砒素やリンなどの不純物原子が活性化される。
【0097】
次に図31を参照して、半導体基板SUB、n型不純物領域NR、n型ゲート電極NGEの上面上、およびn型ゲート電極NGEとゲート絶縁膜GIとの側面上を覆うように、金属膜MTLが堆積される。この金属膜MTLは、たとえばコバルトと窒化チタン(TiN)との積層構造が合計数nm以上数十nm以下だけ堆積されることにより形成される。また上記コバルトと窒化チタンとの積層構造の代わりに、たとえばニッケルと窒化チタンとの積層構造が形成されてもよい。このような金属膜MTLの積層構造が、たとえばスパッタリング法などの一般的な金属薄膜形成方法により形成されることが好ましい。
【0098】
次に、当該半導体基板SUBが数百℃の温度で数十秒から数分間加熱される、いわゆるアニール処理がなされる。するとn型不純物領域NRやn型ゲート電極NGEを構成するシリコンの原子と、その上に形成されたコバルトやニッケルの原子とが反応してシリサイドSC(図3参照)が形成される。すなわち、特にn型不純物領域NRのうち半導体基板SUBの主表面近傍の領域や、n型ゲート電極NGEの最上面近傍の領域においてシリサイドSCが形成される(シリサイド化)。
【0099】
その後、シリサイド化がなされなかった金属膜MTLが、たとえばウェットエッチングなどの処理により除去される。以上の工程により、図3に示す態様の、コアトランジスタとI/Oトランジスタとを有する半導体装置が形成される。
【0100】
なお以上においてはコアn型トランジスタとI/On型トランジスタとの製造方法のみを示している。しかしコアp型トランジスタやI/Op型トランジスタについても、同様の製造方法により形成される。以下に、図21〜図31を用いてp型トランジスタの製造方法を説明する場合の、n型トランジスタの製造方法と異なる点において説明する。
【0101】
具体的には、p型トランジスタが形成される場合には、たとえば図21ではp型の支持基板SSが用いられる。また、図24においてはn型の不純物原子であるリン原子と砒素原子とがウェル注入される。ここで注入される各不純物原子の持つエネルギは以下のとおりであることが好ましい。第1段階として、数百keV、たとえば100keV以上500keV以下のエネルギを印加しながらリン原子が注入される。このときリン原子はたとえば平面視において1×1011cm-2以上5×1013cm-2以下の照射密度で注入されることが好ましい。次に第2段階として、数十keV、たとえば10keV以上50keV以下のエネルギを印加しながら砒素原子が注入される。このとき砒素原子はたとえば平面視において1×1011cm-2以上5×1012cm-2以下の照射密度で注入されることが好ましい。
【0102】
図25においては、たとえば砒素などのn型不純物が図24のウェル注入と同様の手順により半導体基板SUBの所望の領域の内部に注入される(チャネル注入)。このとき注入される砒素原子の持つエネルギは以下のとおりであることが好ましい。数十keV、たとえば10keV以上50keV以下のエネルギを印加しながら砒素原子が注入される。このとき砒素原子はたとえば平面視において1×1012cm-2以上5×1013cm-2以下の照射密度で注入されることが好ましい。
【0103】
図27においては、p型不純物としてのボロン原子が多結晶シリコンの内部に注入される。このときのエネルギ強度はたとえば1keV以上10keV以下であることが好ましい。またボロン原子の照射範囲は、n型不純物としてのリン原子が多結晶シリコンの内部に注入される場合と同様である。
【0104】
また図28においては、I/O領域に低濃度p型不純物領域LPRを形成するため、たとえばボロン原子が注入される。注入の条件は低濃度n型不純物領域LNRが形成される場合と同様である。
【0105】
図29においては、コア領域のみに低濃度p型不純物領域LPRを形成するため、たとえばp型不純物としてのボロンの原子を含む化合物、具体的にはフッ化ボロン(BF2)が形成される。注入の条件は低濃度n型不純物領域LNRが形成される場合と同様である。
【0106】
図30においては、不純物の注入により、コアトランジスタとI/Oトランジスタとのソース領域/ドレイン領域としてのp型不純物領域PR1、PR2が形成される。具体的には、たとえばフッ化ボロンの化合物が注入されることによりp型不純物領域PR1が形成され、ボロンの原子が注入されることによりp型不純物領域PR2が形成される。
【0107】
フッ化ボロンの原子は、たとえば1keV以上50keV以下のエネルギを印加しながら、平面視において3×1014cm-2以上3×1015cm-2以下の照射密度で注入されることが好ましい。またボロンの原子は、たとえば1keV以上50keV以下のエネルギを印加しながら、平面視において5×1012cm-2以上1×1014cm-2以下の照射密度で注入されることが好ましい。なおここでは各不純物の注入される角度は、半導体基板SUBの主表面にほぼ垂直な方向であることが好ましい。
【0108】
以上により、p型不純物領域PR1、PR2と低濃度p型不純物領域LPRとからなる、p型不純物領域PRが形成される。ここでp型不純物領域PR全体の、半導体基板SUBの主表面からの深さに関して、コアp型トランジスタよりもI/Op型トランジスタの方が深くなるように形成されることが好ましい。より具体的には、I/Oトランジスタのp型不純物領域PR全体の深さは、コアトランジスタのp型不純物領域PR全体の深さの1.15倍以上となるように、p型不純物領域PRが形成されることが好ましい。
【0109】
また、コアn型トランジスタ、I/On型トランジスタ、コアp型トランジスタ、I/Op型トランジスタを含む半導体装置が形成される場合には、I/On型トランジスタのn型不純物領域NR全体が、I/Op型トランジスタのp型不純物領域PR全体よりも深いことが好ましい。
【0110】
以上の各点が、p型トランジスタの形成において、n型トランジスタの形成と異なる点である。
【0111】
(実施の形態2)
本実施の形態は、実施の形態1と比較して、ゲート電極およびチャネル領域の構成において異なっている。以下、本実施の形態の半導体装置について説明する。
【0112】
図32を参照して、本実施の形態の半導体装置を構成するI/On型トランジスタは、ゲート電極がp型不純物を含むp型ゲート電極PGEとなっている。p型の支持基板SSの内部のうち、p型ゲート電極PGEおよびゲート絶縁膜GIの下のチャネル領域には、埋め込みチャネルBCN(n型の不純物拡散層)が埋め込まれている。埋め込みチャネルBCNは、たとえば砒素などのn型不純物を含む。
【0113】
図32のI/On型トランジスタは、上記の点において図10のI/On型トランジスタと異なっている。つまり本実施の形態の構成は、上記以外は実施の形態1の構成とほぼ同じであるため、図32において実施の形態1と同一の要素については同一の符号を付し、その説明を省略する。
【0114】
I/On型トランジスタには、実施の形態1に示すn型ゲート電極NGEを有するMOSトランジスタと、p型ゲート電極PGEを有するMOSトランジスタとを含んでいてもよい。
【0115】
同一の半導体基板SUBに、n型ゲート電極NGEを有するI/On型トランジスタとp型ゲート電極PGEを有するI/On型トランジスタとが形成される場合、一般にp型ゲート電極PGEの方が閾値電圧Vthが高くなる。具体的には、たとえば図10に示すn型ゲート電極NGEを有するI/On型トランジスタの閾値電圧Vthは約1Vである。これに対して、図10のn型ゲート電極NGEをp型ゲート電極PGEに変更したI/On型トランジスタの閾値電圧Vthは約2Vである。したがって前者を低閾値電圧I/On型トランジスタ、後者を高閾値電圧I/Op型トランジスタと考え、閾値電圧の異なる複数種類のI/On型トランジスタが1つの半導体基板SUB上に意図的に形成された半導体装置を形成することができる。
【0116】
また、図32のようにp型ゲート電極PGEを有し、かつ埋め込みチャネルBCNを有するI/On型トランジスタは、閾値電圧が約1Vとなる。このように埋め込みチャネルBCNを設けることにより、I/On型トランジスタの閾値電圧が低下する。埋め込みチャネルBCNを設け、かつ当該埋め込みチャネルBCN中に含まれるn型不純物の濃度を調整することにより、I/On型トランジスタの閾値電圧を任意に調整することができる。
【0117】
埋め込みチャネルBCNの最下部は、n型不純物領域LNRの最下部よりも、半導体基板SUBの主表面からの(主表面に垂直な、図32の上下方向に関する)距離が短いことが好ましい。言い換えればn型不純物領域LNRの最下部は、埋め込みチャネルBCNの最下部よりも半導体基板SUBの内部の深いところまで形成されていることが好ましい。
【0118】
次に、本実施の形態の、コアトランジスタとI/Oトランジスタとを有する半導体装置の作用効果について説明する。本実施の形態は、実施の形態1に記載の効果に加えて、以下の効果を有する。
【0119】
上記のようにI/On型トランジスタが埋め込みチャネルBCNを有することにより、n型不純物領域NRに形成されたシリサイドSCから見て、n型不純物を含まない(p型不純物を含む)支持基板SSの内部の領域までの距離が長くなる。すると、n型不純物領域NRが深く形成される実施の形態1と同様に、シリサイドSCから、n型不純物領域NRなどの外側に形成される空乏層DPT(図17参照)までの距離が長くなる。シリサイドSCからn型不純物領域NRまでの、特に図32の左右方向に関する距離は、図32中に矢印で示す距離となり、この距離は埋め込みチャネルBCNが存在しない場合に比べて長くなる。
【0120】
埋め込みチャネルBCNが配置されることにより、ソース領域としてのn型不純物領域NRと、ドレイン領域としてのn型不純物領域NRとがn型不純物領域により橋渡しされる。このためソース領域からドレイン領域まで、n型不純物領域が連続するように形成される。したがって、特に図32の左右方向に関しては、ドレイン領域のシリサイドSCが空乏層との距離を非常に大きくすることができる。つまりシリサイドSCと空乏層との間にリーク電流が流れる可能性を大きく低減することができる。
【0121】
また、埋め込みチャネルBCNがシリサイドSCよりも深く形成されることにより、図32の上下方向に関しても、シリサイドSCと空乏層との距離を確保することができる。この結果、シリサイドSCと空乏層との間にリーク電流が流れる可能性を大きく低減することができる。
【0122】
ここで、本実施の形態の半導体装置DVの製造方法について説明する。
本実施の形態の半導体装置DVの製造方法は、大筋で実施の形態1における製造方法と同様であり、図21〜図31を用いて説明できる。しかし図26においてゲート絶縁膜GIaが形成される前に、I/On型トランジスタのゲート電極が形成される領域の直下の、半導体基板SUBの内部に、埋め込みチャネルBCNが形成されることが好ましい。具体的には、実施の形態1と同様にたとえば砒素原子などのn型不純物がイオン注入される。ここで、注入される砒素原子の持つエネルギは以下のとおりであることが好ましい。たとえば10keV以上150keV以下のエネルギを印加しながら砒素原子が注入される。このとき、たとえば平面視において1×1011cm-2以上1×1013cm-2以下の照射密度で砒素原子が注入されることが好ましい。
【0123】
以上の工程により埋め込みチャネルBCNが形成された状態で、図27に示すゲート絶縁膜GIおよびゲート電極が形成される。ただしここで形成されるゲート電極はp型ゲート電極PGEである。このため、たとえば実施の形態1におけるI/Op型トランジスタが形成される場合と同様に、不純物としてのボロン原子がイオン注入されることが好ましい。このときのエネルギ強度はたとえば1keV以上10keV以下であることが好ましい。またボロン原子の照射範囲は、n型不純物としてのリン原子が多結晶シリコンの内部に注入される場合と同様である。
【0124】
以上の各工程において、本実施の形態の製造方法は実施の形態1の製造方法と異なる。したがって本実施の形態の、上述しなかった各工程については実施の形態1と同様である。
【0125】
また以上においては、I/On型トランジスタに埋め込みチャネルBCNが形成される態様について説明している。しかしI/Op型トランジスタに埋め込みチャネルを埋め込んでもよい。この場合はp型の不純物を含む埋め込みチャネルが形成される。このようにすれば、I/On型トランジスタに埋め込みチャネルBCNが形成される場合と同様に、シリサイドと空乏層との間でのリーク電流を抑制することができる。また、当該I/Op型トランジスタの閾値電圧を任意に調整することができる。
【0126】
本発明の実施の形態2は、以上に述べた各点についてのみ、本発明の実施の形態1と異なる。すなわち、本発明の実施の形態2について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に順ずる。
【0127】
(実施の形態3)
本実施の形態は、実施の形態1と比較して、不純物領域の構成において異なっている。以下、本実施の形態の半導体装置について説明する。
【0128】
図33および図34を参照して、本実施の形態のn型トランジスタのうち、コアn型トランジスタのn型不純物領域NRは砒素を含むn型不純物領域NR1とリンを含むn型不純物領域NR2とを有する。これに対してI/On型トランジスタのn型不純物領域NRはリンを含む不純物領域のみから構成されている。
【0129】
図35および図36のグラフの横軸は、それぞれ図33および図34のn型不純物領域NR上に引かれた点線に沿う方向に(上下方向に)関する位置(深さ)を示している。また図35および図36のグラフの縦軸は、それぞれ図33および図34のn型不純物領域NR上に引かれた点線上の各位置における不純物の濃度を示している。
【0130】
図35を参照して、本実施の形態のI/On型トランジスタのn型不純物領域NRの内部にはリンの不純物のみが含まれている。これに対して、図36を参照して、本実施の形態におけるコアトランジスタのn型不純物領域NRの内部には、図34の低濃度n型不純物領域LNRを構成する砒素の不純物と、n型不純物領域NR1を構成する砒素の不純物、およびn型不純物領域NR2を構成するリンの不純物とが存在する。すなわち、本実施の形態のコアn型トランジスタは実施の形態1のコアn型トランジスタと同様である。
【0131】
本実施の形態のI/On型トランジスタのn型不純物領域NRに含まれるリンは、実施の形態1のI/On型トランジスタの低濃度n型不純物領域LNRの濃度にほぼ等しい。言い換えれば、本実施の形態のI/On型トランジスタのn型不純物領域は、実施の形態1のI/On型トランジスタの低濃度n型不純物領域LNRと深さや濃度がほぼ等しいもののみがn型不純物領域NRとして形成された態様を有する。
【0132】
つまり図34のコアn型トランジスタは、図12の実施の形態1のコアn型トランジスタと同様の構成を有する。したがって本実施の形態のn型トランジスタは、I/On型トランジスタのみが実施の形態1と異なっており、コアn型トランジスタについては実施の形態1と同様である。
【0133】
なお図36中の「砒素L」とは、図34のコアn型トランジスタの低濃度n型不純物領域LNRにおける砒素の不純物の濃度を示しており、「砒素1」とは、図34のn型不純物領域NR1における砒素の不純物の濃度を示している。つまり両者の示す砒素は物質としては同一である。
【0134】
図37を参照して、本実施の形態の変形例として、図33と同様の構成を有するI/On型トランジスタに対して、図32と同様に、たとえば砒素の不純物を含む埋め込みチャネルBCNが形成されてもよい。またゲート電極がp型ゲート電極PGEからなっていてもよい。
【0135】
本実施の形態のn型トランジスタは、上記の点において実施の形態1のn型トランジスタと異なっている。つまり本実施の形態の構成は、上記以外は実施の形態1の構成とほぼ同じであるため、図33〜図39において実施の形態1と同一の要素については同一の符号を付し、その説明を省略する。
【0136】
次に、本実施の形態の、コアトランジスタとI/Oトランジスタとを有する半導体装置の作用効果について説明する。本実施の形態は、実施の形態1に記載の効果に加えて、以下の効果を有する。
【0137】
本実施の形態のI/On型トランジスタのように、リンを含む低濃度n型不純物領域のみからなるn型不純物領域NRは、特に半導体基板SUBの主表面近傍の浅い領域において、不純物濃度が実施の形態1のI/On型トランジスタや、各実施の形態のコアn型トランジスタなどに比べて低くなる。すると当該トランジスタに加えられるドレイン電圧に対して、当該トランジスタが駆動可能な耐圧を向上することができる。
【0138】
図38のグラフの横軸は、ソース領域に対してドレイン領域に加えられるドレイン電圧の大きさを示す。また当グラフの縦軸は、ソース領域とドレイン領域との間に流れるドレイン電流の大きさを示す。また図38中には複数のデータ曲線が図示されるが、上方にある曲線ほど、ゲート電極に加わるゲート電圧が大きいことを示す。
【0139】
各曲線のうち、実線はI/On型トランジスタのn型不純物領域NRが、実施の形態1のように砒素の不純物を含む場合のデータを示す。また各曲線のうち、点線はI/On型トランジスタのn型不純物領域NRが、本実施の形態のようにリンの不純物のみからなる場合のデータを示す。
【0140】
図38より、I/On型トランジスタのn型不純物領域NRが砒素の不純物を含まない方が、砒素の不純物を含む場合に比べて、駆動時の許容可能なドレイン電圧(ON耐圧)の値が大きくなることがわかる。上記のようにドレイン電圧のON耐圧が向上されると、半導体装置DV全体の機能が向上される。
【0141】
上記のように耐圧を向上する効果は、n型不純物領域NRの中でも特に半導体基板SUBの主表面に近い浅い領域における不純物濃度が低い場合に顕著となる。さらに、本実施の形態のように、n型不純物領域NR中に含まれる1種類の不純物は、より拡散させやすいリンであることが好ましい。
【0142】
また、図37のように埋め込みチャネルBCNを有し、かつn型不純物領域NRに濃度の低いリンの不純物のみを有する構成とすれば、シリサイドSCと当該n型不純物領域NRとの間でのリーク電流の発生を、実施の形態2と同様に抑制することができる。
【0143】
ここで、本実施の形態の半導体装置DVの製造方法について説明する。
本実施の形態の半導体装置DVの製造方法は、大筋で実施の形態1における製造方法と同様であり、図21〜図31を用いて説明できる。しかし本実施の形態において、図30に示す、n型不純物領域NR1およびn型不純物領域NR2は、コアトランジスタにのみ形成され、I/Oトランジスタには形成されない。
【0144】
具体的には、図39を参照して、図30と同様にn型ゲート電極NGEが形成され、I/Oトランジスタのリン不純物を含む低濃度n型不純物領域LNRが形成された状態で、I/On型トランジスタ上のみにフォトレジストRSが塗布される。この状態で、コアn型トランジスタの所望の箇所に、実施の意形態1と同様の手順により、ソース領域/ドレイン領域としてのn型不純物領域NR1、NR2が形成される。このようにすれば、コアn型トランジスタにのみ、砒素およびリンを含むn型不純物領域NRが形成され、I/On型トランジスタにはリンのみを含むn型不純物領域NRが形成される。
【0145】
なおここでコアn型トランジスタのみにn型不純物領域NR1、NR2を形成する際におけるイオン注入の条件は、実施の形態1と同様である。
【0146】
本発明の実施の形態3は、以上に述べた各点についてのみ、本発明の実施の形態1と異なる。すなわち、本発明の実施の形態3について、上述しなかった構成や条件、手順や効果などは、全て本発明の実施の形態1に順ずる。
【0147】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【産業上の利用可能性】
【0148】
本発明は、論理回路を構成する半導体素子と、入出力回路を構成する半導体素子とを備える半導体装置およびその製造方法に特に有利に適用されうる。
【符号の説明】
【0149】
BCN 埋め込みチャネル、DPT 空乏層、DV 半導体装置、ESC シリサイド凸部、FO フィールド酸化膜、FOa シリコン酸化膜、GE ゲート電極、GI,GIa,GIb ゲート絶縁膜、LNR 低濃度n型不純物領域、LPR 低濃度p型不純物領域、MTL 金属膜、NGE n型ゲート電極、NR,NR1,NR2 n型不純物領域、PDa,PDb パッド酸化膜、PGE p型ゲート電極、PR,PR1,PR2 p型不純物領域、RS フォトレジスト、SC シリサイド、SNa,SNb 窒化珪素膜、SS 支持基板、SUB 半導体基板、SW 側壁絶縁膜、TR トレンチ、WL ウェル。
【特許請求の範囲】
【請求項1】
主表面を有する半導体基板と、
前記主表面上に形成された、論理回路を構成するnチャネル型の第1のトランジスタおよびpチャネル型の第2のトランジスタと、
前記主表面上に形成された、入出力回路を構成するnチャネル型の第3のトランジスタおよびpチャネル型の第4のトランジスタとを備える半導体装置であって、
前記第1および第3のトランジスタは、n型の不純物領域を有しており、
前記第2および第4のトランジスタは、p型の不純物領域を有しており、
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第1のトランジスタの前記不純物領域の最下部までの距離より長く、
前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第2のトランジスタの前記不純物領域の最下部までの距離より長く、
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離より長い、半導体装置。
【請求項2】
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第1のトランジスタの前記不純物領域の最下部までの距離の1.4倍以上である、請求項1に記載の半導体装置。
【請求項3】
前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第2のトランジスタの前記不純物領域の最下部までの距離の1.15倍以上である、請求項1または2に記載の半導体装置。
【請求項4】
前記第3のトランジスタには、n型のゲート電極を有する前記第3のトランジスタと、p型のゲート電極を有する前記第3のトランジスタとを有しており、
前記第3のトランジスタにおける前記p型のゲート電極の下には、n型の不純物拡散層を有している、請求項1〜3のいずれかに記載の半導体装置。
【請求項5】
前記主表面から、前記不純物拡散層の最下部までの距離は、前記主表面から、前記不純物領域の最下部までの距離より短い、請求項4に記載の半導体装置。
【請求項6】
前記第1のトランジスタを構成する前記不純物領域は、不純物として砒素およびリンを含んでおり、前記第3のトランジスタを構成する前記不純物領域は、前記不純物としてリンのみ含んでいる、請求項1〜5のいずれかに記載の半導体装置。
【請求項7】
主表面を有する半導体基板を準備する工程と、
前記主表面上に、論理回路を構成する第1および第2のトランジスタを形成する工程と、
前記主表面上に、入出力回路を構成する第3および第4のトランジスタを形成する工程とを備える半導体装置の製造方法であって、
前記第1および第3のトランジスタを形成する工程には、n型の不純物領域を形成する工程を含んでおり、
前記第2および第4のトランジスタを形成する工程には、p型の不純物領域を形成する工程を含んでおり、
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第1のトランジスタの前記不純物領域の最下部までの距離より長くなるように形成され、
前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第2のトランジスタの前記不純物領域の最下部までの距離より長くなるように形成され、
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離より長くなるように形成される、半導体装置の製造方法。
【請求項8】
前記不純物領域は、不純物のイオンを注入することにより形成され、
前記イオンは、前記主表面に対して斜めの方向から注入される、請求項7に記載の半導体装置の製造方法。
【請求項9】
前記不純物領域は、不純物のイオンを注入することにより形成され、
前記第1のトランジスタを構成する前記不純物領域は、前記不純物として砒素およびリンを含むように形成され、前記第3のトランジスタを構成する前記不純物領域は、前記不純物としてリンのみ含むように形成される、請求項7または8に記載の半導体装置の製造方法。
【請求項10】
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第1のトランジスタの前記不純物領域の最下部までの距離の1.4倍以上となるように形成される、請求項7〜9のいずれかに記載の半導体装置の製造方法。
【請求項11】
前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第2のトランジスタの前記不純物領域の最下部までの距離の1.15倍以上となるように形成される、請求項7〜10のいずれかに記載の半導体装置の製造方法。
【請求項12】
前記第3のトランジスタとして、n型のゲート電極を有する前記第3のトランジスタと、p型のゲート電極を有する前記第3のトランジスタとが形成され、
前記第3のトランジスタにおける前記p型のゲート電極の下に、前記n型の不純物拡散層を形成する工程をさらに有する、請求項7〜11のいずれかに記載の半導体装置の製造方法。
【請求項1】
主表面を有する半導体基板と、
前記主表面上に形成された、論理回路を構成するnチャネル型の第1のトランジスタおよびpチャネル型の第2のトランジスタと、
前記主表面上に形成された、入出力回路を構成するnチャネル型の第3のトランジスタおよびpチャネル型の第4のトランジスタとを備える半導体装置であって、
前記第1および第3のトランジスタは、n型の不純物領域を有しており、
前記第2および第4のトランジスタは、p型の不純物領域を有しており、
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第1のトランジスタの前記不純物領域の最下部までの距離より長く、
前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第2のトランジスタの前記不純物領域の最下部までの距離より長く、
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離より長い、半導体装置。
【請求項2】
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第1のトランジスタの前記不純物領域の最下部までの距離の1.4倍以上である、請求項1に記載の半導体装置。
【請求項3】
前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第2のトランジスタの前記不純物領域の最下部までの距離の1.15倍以上である、請求項1または2に記載の半導体装置。
【請求項4】
前記第3のトランジスタには、n型のゲート電極を有する前記第3のトランジスタと、p型のゲート電極を有する前記第3のトランジスタとを有しており、
前記第3のトランジスタにおける前記p型のゲート電極の下には、n型の不純物拡散層を有している、請求項1〜3のいずれかに記載の半導体装置。
【請求項5】
前記主表面から、前記不純物拡散層の最下部までの距離は、前記主表面から、前記不純物領域の最下部までの距離より短い、請求項4に記載の半導体装置。
【請求項6】
前記第1のトランジスタを構成する前記不純物領域は、不純物として砒素およびリンを含んでおり、前記第3のトランジスタを構成する前記不純物領域は、前記不純物としてリンのみ含んでいる、請求項1〜5のいずれかに記載の半導体装置。
【請求項7】
主表面を有する半導体基板を準備する工程と、
前記主表面上に、論理回路を構成する第1および第2のトランジスタを形成する工程と、
前記主表面上に、入出力回路を構成する第3および第4のトランジスタを形成する工程とを備える半導体装置の製造方法であって、
前記第1および第3のトランジスタを形成する工程には、n型の不純物領域を形成する工程を含んでおり、
前記第2および第4のトランジスタを形成する工程には、p型の不純物領域を形成する工程を含んでおり、
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第1のトランジスタの前記不純物領域の最下部までの距離より長くなるように形成され、
前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第2のトランジスタの前記不純物領域の最下部までの距離より長くなるように形成され、
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離より長くなるように形成される、半導体装置の製造方法。
【請求項8】
前記不純物領域は、不純物のイオンを注入することにより形成され、
前記イオンは、前記主表面に対して斜めの方向から注入される、請求項7に記載の半導体装置の製造方法。
【請求項9】
前記不純物領域は、不純物のイオンを注入することにより形成され、
前記第1のトランジスタを構成する前記不純物領域は、前記不純物として砒素およびリンを含むように形成され、前記第3のトランジスタを構成する前記不純物領域は、前記不純物としてリンのみ含むように形成される、請求項7または8に記載の半導体装置の製造方法。
【請求項10】
前記主表面から前記第3のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第1のトランジスタの前記不純物領域の最下部までの距離の1.4倍以上となるように形成される、請求項7〜9のいずれかに記載の半導体装置の製造方法。
【請求項11】
前記主表面から前記第4のトランジスタの前記不純物領域の最下部までの距離は、前記主表面から前記第2のトランジスタの前記不純物領域の最下部までの距離の1.15倍以上となるように形成される、請求項7〜10のいずれかに記載の半導体装置の製造方法。
【請求項12】
前記第3のトランジスタとして、n型のゲート電極を有する前記第3のトランジスタと、p型のゲート電極を有する前記第3のトランジスタとが形成され、
前記第3のトランジスタにおける前記p型のゲート電極の下に、前記n型の不純物拡散層を形成する工程をさらに有する、請求項7〜11のいずれかに記載の半導体装置の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【公開番号】特開2012−59932(P2012−59932A)
【公開日】平成24年3月22日(2012.3.22)
【国際特許分類】
【出願番号】特願2010−201885(P2010−201885)
【出願日】平成22年9月9日(2010.9.9)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成24年3月22日(2012.3.22)
【国際特許分類】
【出願日】平成22年9月9日(2010.9.9)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]