半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラム
【課題】パターン上の被平坦化膜を平坦化する際に所定以上の段差が発生する箇所を迅速かつ的確に予測し、短時間でレイアウト修正を行うこと。
【解決手段】本発明は、製造対象となる回路の物理レイアウトデータを計算部１１に読み込み、パターン幅を予め決められた量だけ変形する計算を行う工程と、計算部１１から出力されるパターン幅を変形した後の物理レイアウトを解析部１２に読み込み、注目範囲および注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析する工程と、解析部１２から出力される段差として残ると予測されるパターンのデータを修正部１３に読み込み、所定以上の段差が残らないレイアウトもしくは製造条件へ修正する工程とを有する半導体装置の製造方法である。
【解決手段】本発明は、製造対象となる回路の物理レイアウトデータを計算部１１に読み込み、パターン幅を予め決められた量だけ変形する計算を行う工程と、計算部１１から出力されるパターン幅を変形した後の物理レイアウトを解析部１２に読み込み、注目範囲および注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析する工程と、解析部１２から出力される段差として残ると予測されるパターンのデータを修正部１３に読み込み、所定以上の段差が残らないレイアウトもしくは製造条件へ修正する工程とを有する半導体装置の製造方法である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラムに関する。詳しくは、パターン上の被平坦化膜を平坦化する際に段差として残る箇所を予測し、レイアウト修正や製造条件に反映させる半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラムに関する。
【背景技術】
【０００２】
半導体集積回路の高集積化に対処するための技術の１つとして、半導体集積回路の作製の際、平坦化処理が行われている。この平坦化処理技術の１つに、化学的・機械的研磨法（ケミカル・メカニカル・ポリッシュ法。以下、「ＣＭＰ法」と呼ぶ場合がある。）を挙げることができる。
【０００３】
図１８は、ＣＭＰ法にて用いられる研磨装置の概念図である。この研磨装置は、研磨プレート、基板保持台、研磨剤スラリー供給系から成る。研磨プレートは、回転する研磨プレート回転軸に支承され、その表面には研磨パッドが備えられている。
【０００４】
基板保持台は、研磨プレートの上方に配置され、基板保持台回転軸に支承されている。例えば、基板を研磨する場合、基板を基板保持台に載置する。基板保持台回転軸は、基板保持台を研磨パッドの方向に押す研磨圧力調整機構（図示せず）に取り付けられている。
【０００５】
そして、研磨剤を含んだ研磨剤スラリーを、研磨剤スラリー供給系から研磨パッドに供給しながら、研磨プレートを回転させる。同時に基板保持台に載置された基板を回転させながら、研磨圧力調整機構によって、研磨パッドに対する基板の研磨圧力を調整する。こうして、基板の表面を研磨することができる。
【０００６】
ここで、回路パターン上に薄膜を形成した後、形成した薄膜をＣＭＰ法によって平坦化するとき、予め平坦化後の薄膜の厚さがどのようになるかを予測することは、半導体装置の製造における早期の問題解決、製造コスト削減のために極めて重要である。また、半導体装置の特性解析、すなわち、集積回路のタイミング収束という観点、特に、ＲＣ抽出（寄生抵抗、寄生容量抽出）においては、半導体装置の断面構造の情報を用いる。それ故、予め、回路パターン上に形成され、平坦化される薄膜の膜厚の値を予測することによりタイミング収束の時間を短縮し、さらにはダミーフィル等レイアウトにフィードバックをすることができる。
【０００７】
これまでに、成膜および研磨プロセスを予測する手法として、シミュレーション技術の提案がなされている（例えば、特許文献１〜５参照。）。
【０００８】
特許文献１では、所定時間研磨後の段差の形状を予測するシミュレーション方法が開示されている。すなわち、研磨クロスを用いてＣＭＰを行った場合、段差形状が研磨クロスに与えるストレス変形による圧力分布を有限要素法によって計算し、この分布を研磨レートに変換して単位時間後の加工形状を予測している。
【０００９】
特許文献２では、研磨後の残膜量を面積率から予測する手法について開示されている。特許文献３では、研磨後の計算の際に研磨前の成膜状態を、面積率を変えて考慮する技術に関し、特にＯ−ＴＥＯＳ、ＨＤＰによる成膜のパターン幅の変換量が提案されている。さらに、変換後のパターンの面積率から研磨圧力を計算し、研磨レートへ変換をすることにより研磨量を計算している。
【００１０】
特許文献４では、めっき後の膜厚をキャリブレーション法で作成したモデルを使って計算し、研磨後の膜厚を求める手法が開示されている。
【００１１】
一方、特許文献５では、ＴＥＧ（Test Element Group）で段差密度と膜厚段差との関係を求めておいて実レイアウトでの面積密度を計算し、予め決められた段差閾値をこえる箇所に対してダミーを発生させる技術が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特許第３５８００３６号明細書
【特許文献２】特許第３７４３１２０号明細書
【特許文献３】特開２００７−１０３６３４号公報
【特許文献４】特開２００８−４６８３号公報
【特許文献５】特開平１０−１４４６３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記シミュレーション技術では、めっき後膜厚の算出、およびチップ全面の研磨量の計算を行うために処理時間が長い、またＴＥＧデータに基づく手法は実験データ取得に時間がかかるという問題点がある。
【００１４】
すなわち、これまでに提案されている手法では計算を行う前には成膜および研磨モデルを作成する。このモデル作成は予めＴＥＧデータを取得し成膜・研磨モデルに入力してパラメータを決めることが必要である。そのため実験データの取得や、キャリブレーション時間などを考えると、実際の研磨後膜厚の計算時間に加えて多くの処理が必要となる。
【００１５】
さらに、研磨後膜厚計算に時間がかかると、この計算を設計環境に取り込むことは非現実的なので、特許文献５に述べられているようなダミーの最適化に使用することが困難となる。そのため、米国特許第２００４０１３９４１９号のように、ダミー最適化やレイアウト修正等の設計環境との連携を実現しようとした場合には、モデルに基づく膜厚計算を用いると処理に負担がかかる。
【００１６】
いずれの従来例でも、配置配線処理後に出力されたマスクデータを使用して膜厚計算を行い、段差の判定を行う。そのためここで段差のエラーが判明するとレイアウト設計の最初にもどっての修正が必要となり、設計処理時間に与える影響が大きい。
【００１７】
本発明は、パターン上の被平坦化膜を平坦化する際に所定以上の段差が発生する箇所を迅速かつ的確に予測し、短時間でレイアウト修正を行う技術の提供を目的とする。
【課題を解決するための手段】
【００１８】
本発明は、製造対象となる回路の物理レイアウトデータを計算部に読み込み、物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う工程と、計算部から出力されるパターン幅を変形した後の物理レイアウトを解析部に読み込み、物理レイアウトの注目範囲について、注目範囲および注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析する工程と、解析部から出力される段差として残ると予測されるパターンのデータを修正部に読み込み、所定以上の段差が残らないレイアウトもしくは製造条件へ修正する工程とを有する半導体装置の製造方法である。
【００１９】
また、本発明は、製造対象となる回路の物理レイアウトデータを読み込み、物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う計算部と、計算部から出力されるパターン幅を変形した後の物理レイアウトを読み込み、物理レイアウトの注目範囲について、注目範囲および注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析する解析部と、解析部から出力される段差として残ると予測されるパターンのデータを読み込み、所定以上の段差が残らないレイアウトもしくは製造条件へ修正する修正部とを有する半導体装置の製造装置である。
【００２０】
また、本発明は、製造対象となる回路の物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算するステップと、パターン幅を変形した後の物理レイアウトの注目範囲について、注目範囲および注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析するステップと、段差として残ると予測されるパターンのデータに基づき、所定以上の段差が残らないレイアウトもしくは製造条件へ修正するステップとをコンピュータに実行させる半導体装置の製造プログラムである。
【００２１】
また、本発明は、製造対象となる回路の物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算するステップと、パターン幅を変形した後の物理レイアウトの注目範囲について、注目範囲および注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析するステップと、段差として残ると予測されるパターンのデータに基づき、所定以上の段差が残らないレイアウトへ修正し、修正したレイアウトに基づきマスクデータを生成するステップとをコンピュータに実行させるマスクデータの生成プログラムである。
【００２２】
このような本発明では、物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形することで、パターン上の被平坦化膜の研磨前の状態を予測する。この予測した被平坦化膜の研磨前の状態から定量的な計算によって研磨後の段差の状態を予測するため、短時間で段差の発生箇所を抽出できるようになる。
【００２３】
具体的には、（１）成膜する膜種ごとにレイアウトパターンの線幅を変換（リサイズ）して研磨前の成膜状態を作成する。（２）線幅変換後のレイアウトに対して形状チェックを行い、段差クリティカル箇所を抽出する。リサイズのルールと形状チェックのルールは膜種および段差ごとに決めるものとする。本発明により、形状チェック(例えばデザインルールチェック）と同等な処理時間で段差クリティカル箇所を抽出することができる。したがって、抽出した結果はプロセスの最適化にフィードバックするほか、処理時間に負荷がかからないため設計環境に取り込んでレイアウト最適化に用いることもできる。
【発明の効果】
【００２４】
本発明によれば、パターン上の被平坦化膜を平坦化する際に所定以上の段差が発生する箇所を迅速かつ的確に予測し、短時間でレイアウト修正を行うことが可能となる。また、予測した結果をもとに段差破綻を防止する製造プロセス条件を作成することにより製造時の段差破綻を防止することが可能となる。
【図面の簡単な説明】
【００２５】
【図１】本実施形態に係る半導体装置の製造装置が適用されるシステムの構成例を説明する図である。
【図２】第１実施形態に係るマスクデータ生成処理を説明するフローチャートである。
【図３】、研磨プロセス、段差発生要因と、適用する段差クリティカルなパターンの抽出アルゴリズムとの対応の一例を示す図である。
【図４】ＣＳ−ＣＭＰの段差発生の概念を示す図である。
【図５】第１実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。
【図６】第２実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。
【図７】第３実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。
【図８】第４実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。
【図９】本実施形態で扱う段差の状態を説明する模式図である。
【図１０】第５実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。
【図１１】低被覆率で隣接するメッシュとの被覆率差が大きい箇所を抽出するためのアルゴリズムを説明する図である。
【図１２】レイアウトの境界で研磨後の被平坦化膜が落ち込む様子（Ｆａｎｇ）を示す模式図である。
【図１３】Ｆａｎｇを抽出するためのアルゴリズムを説明する図である。
【図１４】Ｈｕｍｐを抽出するためのアルゴリズムを説明する図（その１）である。
【図１５】Ｈｕｍｐを抽出するためのアルゴリズムを説明する図（その２）である。
【図１６】半導体装置の製造方法のフローチャートである。
【図１７】ＣＭＰ法によって平滑化処理した結果を示す図である。
【図１８】ＣＭＰ法にて用いられる研磨装置の概念図である。
【発明を実施するための形態】
【００２６】
以下、本発明を実施するための形態（以下、「実施形態」という。）について説明する。なお、説明は以下の順序で行う。
１．本実施形態が適用される構成（装置構成例、マスクデータの生成プログラムへの適用例、半導体装置の製造方法への適用例）
２．具体的な実施形態（第１〜第９実施形態）
３．プログラムの形態
【００２７】
＜１．本実施形態が適用される構成＞
［装置構成］
図１は、本実施形態に係る半導体装置の製造装置が適用されるシステムの構成例を説明する図である。本実施形態に係る半導体装置の製造装置は、主としてコンピュータＰＣ１によって実現される。コンピュータＰＣ１は、ネットワークＮに接続されており、同じネットワークＮに接続されるサーバＳＶから種々のデータを読み込み、製造対象となる半導体装置の回路の物理レイアウトデータを生成する。生成された物理レイアウトデータは半導体装置の製造設備に付随するコンピュータＰＣ２へ送られ、このデータに基づき露光マスクが製造され、露光マスクを用いた露光等の各種の工程によって半導体装置が製造される。
【００２８】
本実施形態に係る半導体装置の製造装置は、コンピュータＰＣ１で実行されるプログラム処理によって各部が構成される。半導体装置の製造装置の主要構成としては、計算部１１、解析部１２および修正部１３である。
【００２９】
計算部１１は、製造対象となる回路の物理レイアウトデータをサーバＳＶから読み込み、読み込んだ物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う。ここで、パターン幅の変形量は、半導体製造装置のプロセスフロー、前記被平坦化膜の膜種、膜厚、研磨条件、成膜量、研磨量のパラメータのいずれかとの関係を示すデータベースに格納されている。計算部１１は、このデータベースを参照し、その参照した変形量だけパターン幅を変形させる。
【００３０】
解析部１２は、計算部１１から出力されるパターン幅を変形した後の物理レイアウトを読み込み、その物理レイアウトの注目範囲について、注目範囲および注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算を行う。この計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測される箇所（以下、「段差クリティカル箇所」と言う。）を解析する。
【００３１】
修正部１３は、解析部１２から出力される段差クリティカル箇所のパターンのデータを読み込み、所定以上の段差が残らないレイアウトもしくは製造条件へ修正する処理を行う。修正後のレイアウトや製造条件は、ネットワークを介してデータベースに蓄積され、半導体装置の製造設備に付随するコンピュータで利用される。
【００３２】
［マスクデータの生成プログラムへの適用］
本実施形態に係るマスクデータの生成プログラムは、上記説明した半導体装置の製造装置であるコンピュータＰＣ１で実行されるプログラムである。マスクデータの生成プログラムは、コンピュータＰＣ１で実行されるプログラムである例えば配置配線ツールに組み込まれている。
【００３３】
本実施形態に係るマスクデータの生成プログラムは、主として次のステップを有する。
（１）製造対象となる回路の物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行うステップ。
（２）パターン幅を変形した後の物理レイアウトの注目範囲について、注目範囲および注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に予測される段差クリティカル箇所を解析するステップ。
（３）段差クリティカル箇所のパターンのデータに基づき、所定以上の段差が残らないレイアウトへ修正し、修正したレイアウトに基づきマスクデータを生成するステップ。
これらのステップを用いた具体的な適用例は後述する。
【００３４】
上記のマスクデータの生成プログラムは、半導体装置の製造プログラムの一部として適用される。すなわち、本実施形態に係る半導体装置の製造プログラムは、本実施形態に係るマスクデータの生成プログラムを適用して生成したマスクデータからマスクを製造し、このマスクを用いて半導体装置を製造する制御をコンピュータで実行するものである。
【００３５】
［半導体装置の製造方法への適用］
本実施形態に係る半導体装置の製造方法は、上記の半導体装置の製造装置であるコンピュータＰＣ１を利用して、上記のマスクデータの生成プログラムでマスクデータを生成し、このマスクデータを用いて半導体装置を製造する方法である。すなわち、上記の半導体装置の製造装置やマスクデータの生成プログラムを適用して半導体装置を製造する方法である。
【００３６】
具体的には、以下の工程を有する。
（Ａ）製造対象となる回路の物理レイアウトデータを半導体装置の製造装置の計算部に読み込み、物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う工程。
（Ｂ）計算部から出力されるパターン幅を変形した後の物理レイアウトを半導体装置の製造装置の解析部に読み込み、物理レイアウトの注目範囲について、注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算を行い、パターン上の被平坦化膜を平坦化処理した際に段差クリティカルなパターンとなる位置を解析する工程。
（Ｃ）解析部から出力される段差クリティカルなパターンのデータを半導体装置の製造装置の修正部に読み込み、所定以上の段差が残らないレイアウトもしくは製造条件へ修正する工程。
【００３７】
ここで、計算部で行うパターン幅の変形の変形量は、半導体製造装置のプロセスフロー、前記被平坦化膜の膜種、膜厚、研磨条件、成膜量、研磨量のパラメータのいずれかとの関係を示すデータベースに格納されている。計算部は、このデータベースを参照し、その参照した変形量だけパターン幅を変形させる。
【００３８】
これにより、物理レイアウトデータから段差クリティカル箇所のパターンを短時間で抽出し、レイアウト修正もしくは製造条件の修正を行ってマスクデータを生成し、このマスクデータを用いて半導体装置を製造することになる。
【００３９】
＜２．具体的な実施形態＞
次に、本実施形態の具体例について説明する。なお、ここでは、マスクデータを生成する部分での適用例を中心として説明を行うが、ここで生成されたマスクデータを用いてフォトマスクを生成し、これを用いて半導体装置を製造する場合に適用されるものである。
【００４０】
［第１実施形態］
図２は、第１実施形態に係るマスクデータ生成処理を説明するフローチャートである。先ず、配置配線ツール１に製造対象となる回路の設計レイアウトデータ（物理レイアウトデータ）を入力する。一方、予め設定されたパターン幅の変形量を設定する変形量テーブルおよびパターンの被覆率に関する抽出ルールを配置配線ツール１に入力する。ここで、被覆率とは、物理レイアウトの平面視面積におけるパターンの平面視面積の割合のことを言う。
【００４１】
次に、配置配線ツール１における計算部１１で、入力された設計レイアウトデータからパターン幅を変形量テーブルに従いリサイズ（変形）する処理を行う。変形量テーブルは、パターン上に形成される膜の種別に応じて変形量が設定されたテーブルである。計算部１１は、この変形量テーブルを参照して得た変形量だけパターン幅をリサイズする。
【００４２】
次に、配置配線ツール１の解析部１２で、抽出ルールに基づき被覆率等の検証を行う。この検証は、リサイズ後のパターンのレイアウトについて注目範囲を設定し、この注目範囲および注目範囲の周辺範囲のパターンの密度（被覆率）、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算を行う。この計算の結果により、段差クリティカル箇所を求める。そして、計算の結果を配置配線ツール１の修正部１３に送り、段差クリティカル箇所のパターンに対する修正、例えばダミーパターンの配置やレイアウト（配線引き回し等）の修正を行う。さらに、段差クリティカル箇所とその段差の値を製造プロセスにフィードバックする。
【００４３】
すべてのレイアウトによる段差クリティカル箇所の抽出が終了したら、ＲＣ抽出（寄生抵抗、寄生容量抽出）、遅延計算、静的タイミング検証を行う。また、修正したレイアウトからマスクデータの作成処理を行い、マスクデータを出力する。
【００４４】
なお、ここでは計算部、解析部および修正部を一例として配置配線ツールの中に内蔵されている例を示したが、内蔵する、しないは限定されるものではなく、計算部、解析部および修正部を外部で保持する構成でもよい。この場合は、配置配線ツールから計算部、解析部および修正部にアクセスし処理を行えばよい。
【００４５】
このように、静的タイミング検証によるタイミング収束、レイアウト修正を経て作成されたマスクデータによってマスクが作成される。そして、このマスクを用いて露光、現像のリソグラフィ工程ののち、加工処理を行い、後続のウェハ処理を行う。
【００４６】
ウェハ処理では、形成したパターンの上に被平坦化膜を形成し、ＣＭＰ法によって平坦化処理が施される。ＣＭＰ工程時には、先に抽出した段差クリティカル箇所のパターンに対して被覆率のエラーの程度に応じたプロセス条件の最適化を行う。プロセス条件の最適化は、例えば、オーバー研磨時間を減らすなどの研磨時間調整、研磨圧力低減などの研磨圧力調整、研磨定盤の回転数増加などの回転数調整、スラリー添加剤増加や調合比率変更などのスラリー調整、スラリー種の変更、スラリーの流量調整などを行う。
【００４７】
または、例えば、研磨パッドの硬度変更、下層パッドの硬度変更、研磨パッド溝の変更、コンディショニング条件の変更が有効な場合もある。または、例えば、ＣＭＰプロセス条件のみでなく、被研磨膜厚増加と研磨量増加を組み合わせるなど半導体製造のフローの見直しを行うこともできる。
【００４８】
これらのＣＭＰ条件や半導体製造フローは、製造コストやスループット（プロセス処理時間）など、平坦化性能以外とのバランスを考慮して設定される。この際、ＣＭＰプロセス条件を最適化し、平坦化性能を重視した条件に設定することで、段差クリティカルなパターンでの平坦度悪化を防止することができる。こうしてＣＭＰ工程の対策を加えて半導体装置の製造を行う。
【００４９】
図３は、研磨プロセス、段差発生要因と、適用する段差クリティカルなパターンの抽出アルゴリズムとの対応の一例を示す図である。ここで、研磨プロセスのＳＴＩ−ＣＭＰは、ＳＴＩ（Shallow Trench Isolation）上の酸化膜のＣＭＰ処理である。また、ＰＭＤ−ＣＭＰは、ゲート配線上の絶縁膜（例えば、ＮＳＧ（Non doped Silicate Glass）やＨＤＰ（high density plasma）によるＰＭＤ（Pre Metal Dielectric））のＣＭＰ処理である。また、Ｗ−ＣＭＰはダマシンＷ(タングステン)配線を形成するための、Ｗ配線上のバルクＷおよびバリアメタルおよび絶縁膜のＣＭＰ処理である。また、Ｃｕ−ＣＭＰはダマシンＣｕ(銅)配線を形成するためのＣｕ配線上のバルクＣｕおよびバリアメタルおよび絶縁膜のＣＭＰ処理である。
【００５０】
図３の一例に示すように、本実施形態では、研磨プロセスによって段差クリティカルなパターンの抽出アルゴリズムを変えており、研磨プロセスに適した段差クリティカルなパターンの抽出を行う。なお、各アルゴリズム（１）〜（６）の欄には、各々のアルゴリズムについて適用するレイアウトの特徴が示されている。ここで、レイアウトの特徴を表現する、「高」「低」や「太」「細」、「大」、その他、本実施形態の説明で用いる量的表現はいずれも相対的なものであり、研磨対象となる材料の材質や研磨条件等で「高」「低」等の閾値は変わるものである。
【００５１】
図４は、CS-CMPの段差発生の概念を示す図である。図４（ａ）は、高被覆率パターンで生じる段差エラー、図４（ｂ）は、低被覆率パターンで生じる段差エラーである。いずれの例も、図中破線がＣＭＰによる研磨前の被平坦化膜の状態、図中太実線がＣＭＰによる研磨後の被平坦化膜の状態を示している。
【００５２】
図４（ａ）に示すように、高被覆率パターンでは、成膜後に線幅の大きなパターンとそれ以外のパターンとの間に段差が生じており、この段差が研磨後の段差にも影響すると考えられる。この例では、段差が生じるのは線幅が大きい箇所、および線幅が小さくても密度が高い箇所（コンフォーマルな成膜で線幅が大きい場合と同様の段差になる）である。
【００５３】
図４（ｂ）に示すように、低被覆率パターンでは、パターンの密度が小さく、隣接するパターンの間隔が広いため、コンフォーマルな成膜が行われても段差が生じてしまう。
【００５４】
第１実施形態では、図３に示すアルゴリズム（１）である高被覆率かつ大面積のパターンについての段差クリティカルなパターンの抽出例を説明する。以下、抽出のアルゴリズムを図５に基づき説明する。
【００５５】
先ず、レイアウトパターンに対して成膜量の＋３０％〜＋１００％のリザイズを行う。本実施形態では、パターン上の成膜量が５００ｎｍであり、リサイズ量は３００ｎｍに設定した。その後、リサイズ後のパターンにおけるレイアウトの被覆率を計算する。この際、レイアウトを５０μｍのメッシュに区切り、各メッシュごとに計算する。そして、被覆率が８０％を超える箇所を抽出する。ここで、被覆率が８０％を超えない部分は段差クリティカルな箇所には該当しないと判断する。
【００５６】
次に、抽出した（被覆率が８０％を超える）メッシュについて、そのメッシュを中心として上下左右３個先のメッシュで囲まれた領域（７×７＝４９メッシュ）の平均被覆率を計算する。この平均被覆率が７５％以下であれば段差クリティカル箇所には該当しないと判断する。
【００５７】
一方、平均被覆率が７５％以上であれば段差クリティカル箇所となる。ここでは、この該当箇所をレベルＡの段差クリティカル箇所とする。さらに、レベルＡの段差クリティカル箇所の対象メッシュ（被覆率が８０％以上の対象メッシュ）の上下左右１０個先のメッシュで囲まれた領域（２１×２１＝４４１メッシュ）の平均被覆率を計算する。
【００５８】
この平均被覆率が７５％を越える場合は、その領域はレベルＡよりさらにクリティカル度（段差クリティカルなパターンの発生しやすさの度合い）が高い箇所として、レベルＢの段差クリティカル箇所とする。一方、平均被覆率が７５％以下であれば、その領域はレベルＡの段差クリティカル箇所となる。段差クリティカル箇所のレベルを設定した後は、レベルに応じた修正を行う。
【００５９】
図５には、アルゴリズム（１）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、αは被覆率、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。
【００６０】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【００６１】
例えば、ダミーパターンの配置では、抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２０μｍ角の正方形のダミーパターンが４０μｍピッチで配置されている場合に、上記平均被覆率が７５％を超えて段差クリティカル箇所として抽出された場合は、抽出された領域に対しては２０μｍ角の正方形ダミーパターンを８０μｍピッチで配置する。これにより、平均被覆率が７５％以下となり、段差クリティカル箇所には該当しない。一方、レイアウトの修正では、例えば、メタルレイヤの場合には配線混雑度を低減するように再詳細配線を行うことにより、段差クリティカルな箇所の混雑度を解消し、段差クリティカル箇所該当外とすることができる。
【００６２】
ダミーパターンによる修正を行った場合には、ダミーパターンを配置したメッシュを中心として周辺１ｍｍのメッシュで再度被覆率のチェックを行う。これにより、レベルＡ、Ｂのいずれの段差クリティカル箇所が検出されていないことを確認する。なお、ダミーパターンの配置やレイアウト変更による対応が困難な箇所では、プロセス条件最適化によって対応する。
【００６３】
プロセス条件の最適化は、例えば、オーバー研磨時間を減らすなどの研磨時間調整、研磨圧力低減などの研磨圧力調整、研磨定盤の回転数増加などの回転数調整、スラリー添加剤増加や調合比率変更などのスラリー調整、スラリー種の変更、スラリーの流量調整などを行う。
【００６４】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種々に設定すればよい。
【００６５】
また、本実施形態で用いた図５のアルゴリズムでは、クリティカル度をＡ，Ｂの二段階準備した。二段階準備したことの第一のメリットは、クリティカル度に応じて異なる対応をすることができる点である。例えば、クリティカル度の高いランクＢの該当箇所はすべて上述したようなレイアウト修正およびプロセス条件の変更を行い、クリティカル度の低いランクＡの該当箇所は技術者の判断に応じて修正方法や修正の仕方を変えることができる。すなわち、エラーを確認して、レイアウト修正もプロセス対応も必要ないとすること、プロセス条件変更のみで対応すること、レイアウト修正のみを行うこと、レイアウト修正とプロセス条件変更との両方を行うこともできる。また、ランクＡのエラー箇所をカウントしておいて、エラー個数が例えば１０箇所までなら修正対応はしない、などの判断をすることができる。
【００６６】
また、二段階のクリティカル度を準備した第二のメリットは計算量が低減できる点である。クリティカル度の高いランクＢのエラーのみである場合は抽出エリアが広いため、被覆率が８０％を超える全てのメッシュを中心として２１×２１メッシュ数の計算が必要である。一方、レベルＡ，Ｂ二段にすることで、被覆率が８０％を超えるメッシュのうちレベルＡに該当する箇所だけ２１×２１メッシュ数の計算を行うことから、計算面積を減らすことができる。
【００６７】
［第２実施形態］
第２実施形態では、第１実施形態で説明した成膜の形状が異なる膜種を用いた場合に、抽出アルゴリズムを変えて段差クリティカル箇所を抽出し、半導体装置を製造する例である。したがって、製造の基本的なフローは第１実施形態と同じで、抽出アルゴリズムが異なる。図６は、第２実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。このアルゴリズムは、図３に示すアルゴリズム（１）である高被覆率かつ大面積のパターンについての段差クリティカルなパターンの抽出アルゴリズムである。
【００６８】
先ず、レイアウトパターンに対して成膜量の−３０％〜−５０％のリサイズを行う。その後、リサイズ後のパターンにおけるレイアウトの被覆率を計算する。この際、レイアウトを５０μｍのメッシュに区切り、各メッシュごとに計算する。そして、被覆率が８０％を超える箇所を抽出する。ここで、被覆率が８０％を超えない部分は段差クリティカルな箇所には該当しないと判断する。
【００６９】
次に、抽出した（被覆率が８０％を超える）メッシュについて、そのメッシュを中心として上下左右３個先のメッシュで囲まれた領域（７×７＝４９メッシュ）の平均被覆率を計算する。この平均被覆率が７５％以下であれば段差クリティカル箇所には該当しないと判断する。
【００７０】
一方、平均被覆率が７５％以上であれば段差クリティカル箇所となる。ここでは、この該当箇所をレベルＡの段差クリティカル箇所とする。さらに、レベルＡの段差クリティカル箇所の対象メッシュ（被覆率が８０％以上の対象メッシュ）の上下左右１０個先のメッシュで囲まれた領域（２１×２１＝４４１メッシュ）の平均被覆率を計算する。
【００７１】
この平均被覆率が７５％を越える場合は、その領域はレベルＡよりさらにクリティカル度が高い箇所として、レベルＢの段差クリティカル箇所とする。一方、平均被覆率が７５％以下であれば、その領域はレベルＡの段差クリティカル箇所となる。段差クリティカル箇所のレベルを設定した後は、レベルに応じた修正を行う。
【００７２】
図６には、アルゴリズム（１）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、αは被覆率、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。
【００７３】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【００７４】
例えば、ダミーパターンの配置では抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２μｍ角の正方形のダミーパターンが４μｍピッチで配置されている場合に、上記平均被覆率が７５％を超えて段差クリティカル箇所として抽出された場合は、抽出された領域に対しては２μｍ角の正方形ダミーパターンを８μｍピッチで配置する。これにより、平均被覆率が７５％以下となり、段差クリティカル箇所には該当しない。一方、レイアウトの修正では、例えば、メタルレイヤの場合には配線混雑度を考慮した再詳細配線を行うことにより、段差クリティカルな箇所の混雑度を解消し、段差クリティカル箇所該当外とすることができる。
【００７５】
ダミーパターンによる修正を行った場合には、ダミーパターンを配置したメッシュを中心として周辺１ｍｍのメッシュで再度被覆率のチェックを行う。これにより、レベルＡ、Ｂのいずれの段差クリティカル箇所が検出されていないことを確認する。なお、ダミーパターンの配置やレイアウト変更による対応が困難な箇所では、プロセス条件最適化によって対応する。
【００７６】
プロセス条件の最適化は、例えば、オーバー研磨時間を減らすなどの研磨時間調整、研磨圧力低減などの研磨圧力調整、研磨定盤の回転数増加などの回転数調整、スラリー添加剤増加や調合比率変更などのスラリー調整、スラリー種の変更、スラリーの流量調整などを行う。
【００７７】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種種に設定すればよい。
【００７８】
また、本実施形態で用いた図６のアルゴリズムでは、クリティカル度をＡ，Ｂの二段階準備した。二段階準備したことの第一のメリットは、クリティカル度に応じて異なる対応をすることができる点である。例えば、クリティカル度の高いランクＢの該当箇所はすべて上述したようなレイアウト修正およびプロセス条件の変更を行い、クリティカル度の低いランクＡの該当箇所は技術者の判断に応じて修正方法や修正の仕方を変えることができる。すなわち、エラーを確認して、レイアウト修正もプロセス対応も必要ないとすること、プロセス条件変更のみで対応すること、レイアウト修正のみを行うこと、レイアウト修正とプロセス条件変更との両方を行うこともできる。また、ランクＡのエラー箇所をカウントしておいて、エラー個数が例えば１０箇所までなら修正対応はしない、などの判断をすることができる。
【００７９】
また、二段階のクリティカル度を準備した第二のメリットは計算量が低減できる点である。クリティカル度の高いランクＢのエラーのみである場合は抽出エリアが広いため、被覆率が８０％を超える全てのメッシュを中心として２１×２１メッシュ数の計算が必要である。一方、レベルＡ，Ｂ二段にすることで、被覆率が８０％を超えるメッシュのうちレベルＡに該当する箇所だけ２１×２１メッシュ数の計算を行うことから、計算面積を減らすことができる。
【００８０】
［第３実施形態］
第３実施形態では、第１実施形態で説明した成膜の形状が異なる膜種を用いた場合に、抽出アルゴリズムを変えて段差クリティカル箇所を抽出し、半導体装置を製造する例である。したがって、製造の基本的なフローは第１実施形態と同じで、抽出アルゴリズムが異なる。図７は、第３実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。このアルゴリズムは、図３に示すアルゴリズム（２）である低被覆率かつ大面積のパターンについての段差クリティカルなパターンの抽出アルゴリズムである。
【００８１】
先ず、レイアウトパターンに対して成膜量の＋３０％〜＋１００％のリサイズを行う。その後、リサイズ後のパターンにおけるレイアウトの被覆率を計算する。この際、レイアウトを５０μｍのメッシュに区切り、各メッシュごとに計算する。そして、被覆率が２０％より小さい箇所を抽出する。ここで、被覆率が２０％以上である箇所は段差クリティカル箇所に該当しないと判断する。
【００８２】
次に、被覆率が２０％未満のメッシュについては、そのメッシュの上下左右３個先のメッシュで囲まれた領域（７×７＝４９メッシュ）の平均被覆率を計算する。この平均被覆率が３０％以上であれば段差クリティカル箇所には該当しないと判断する。
【００８３】
一方、平均被覆率が３０％未満であれば段差クリティカル箇所となる。ここでは、この該当箇所をレベルＡの段差クリティカル箇所とする。さらに、レベルＡの段差クリティカル箇所の対象メッシュ（被覆率が２０％未満の対象メッシュ）の上下左右１０個先のメッシュで囲まれた領域（２１×２１＝４４１メッシュ）の平均被覆率を計算する。
【００８４】
この平均被覆率が３５％未満である場合は、その領域はレベルＡよりさらにクリティカル度が高い箇所として、レベルＢの段差クリティカル箇所とする。一方、平均被覆率が３５％以上であれば、その領域はレベルＡの段差クリティカル箇所となる。段差クリティカル箇所のレベルを設定した後は、レベルに応じた修正を行う。
【００８５】
図７には、アルゴリズム（２）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、αは被覆率、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。
【００８６】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【００８７】
例えば、ダミーパターンの配置では、抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２μｍ角の正方形のダミーが８μｍピッチで配置されている場合に、上記平均被覆率が３０％以下となり、段差クリティカル箇所として抽出された場合は、抽出された領域に対しては１．５μｍ角の正方形ダミーパターンを２μｍピッチで追加配置する。これにより、平均被覆率が３０％以上となり、段差クリティカル箇所には該当しなくなる。
【００８８】
ダミーパターンによる修正を行った場合には、ダミーパターンを配置したメッシュを中心として周辺１ｍｍのメッシュで再度被覆率のチェックを行う。これにより、レベルＡ、Ｂのいずれの段差クリティカル箇所が検出されていないことを確認する。なお、ダミーパターンの配置やレイアウト変更による対応が困難な箇所では、プロセス条件最適化によって対応する。
【００８９】
プロセス条件の最適化は、例えば、オーバー研磨時間を減らすなどの研磨時間調整、研磨圧力低減などの研磨圧力調整、研磨定盤の回転数増加などの回転数調整、スラリー添加剤増加や調合比率変更などのスラリー調整、スラリー種の変更、スラリーの流量調整などを行う。
【００９０】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種種に設定すればよい。
【００９１】
また、本実施形態で用いた図７のアルゴリズムでは、クリティカル度をＡ，Ｂの二段階準備した。二段階準備したことの第一のメリットは、クリティカル度に応じて異なる対応をすることができる点である。例えば、クリティカル度の高いランクＢの該当箇所はすべて上述したようなレイアウト修正およびプロセス条件の変更を行い、クリティカル度の低いランクＡの該当箇所は技術者の判断に応じて修正方法や修正の仕方を変えることができる。すなわちエラーを確認して、レイアウト修正もプロセス対応も必要ないとすること、プロセス条件変更のみで対応すること、レイアウト修正のみを行うこと、レイアウト修正とプロセス条件変更との両方を行うこともできる。また、ランクＡのエラー箇所をカウントしておいて、エラー個数が例えば１０箇所までなら修正対応はしない、などの判断をすることができる。
【００９２】
また、二段階のクリティカル度を準備した第二のメリットは計算量が低減できる点である。クリティカル度の高いランクＢのエラーのみである場合は抽出エリアが広いため、被覆率が８０％を超える全てのメッシュを中心として２１×２１メッシュ数の計算が必要である。一方、レベルＡ，Ｂ二段にすることで、被覆率が８０％を超えるメッシュのうちレベルＡに該当する箇所だけ２１×２１メッシュ数の計算を行うことから、計算面積を減らすことができる。
【００９３】
［第４実施形態］
第４実施形態では、第２実施形態で説明した成膜の形状が異なる膜種を用いた場合に、抽出アルゴリズムを変えて段差クリティカル箇所を抽出し、半導体装置を製造する例である。したがって、製造の基本的なフローは第１実施形態と同じで、抽出アルゴリズムが異なる。図８は、第４実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。このアルゴリズムは、図３に示すアルゴリズム（２）である低被覆率かつ大面積のパターンについての段差クリティカルなパターンの抽出アルゴリズムである。
【００９４】
先ず、レイアウトパターンに対して成膜量の−３０％〜−５０％のリサイズを行う。その後、リサイズ後のパターンにおけるレイアウトの被覆率を計算する。この際、レイアウトを５０μｍのメッシュに区切り、各メッシュごとに計算する。そして、被覆率が２０％より小さい箇所を抽出する。ここで、被覆率が２０％以上である箇所は段差クリティカル箇所に該当しないと判断する。
【００９５】
次に、被覆率が２０％未満のメッシュについて、そのメッシュを中心として上下左右３個先のメッシュで囲まれた領域（７×７＝４９メッシュ）の平均被覆率を計算する。この平均被覆率が３０％以上であれば段差クリティカル箇所には該当しないと判断する。
【００９６】
一方、平均被覆率が３０％未満であれば段差クリティカル箇所となる。ここでは、この該当箇所をレベルＡの段差クリティカル箇所とする。さらに、レベルＡの段差クリティカル箇所の対象メッシュ（被覆率が２０％未満の対象メッシュ）の上下左右１０個先のメッシュで囲まれた領域（２１×２１＝４４１メッシュ）の平均被覆率を計算する。
【００９７】
この平均被覆率が３５％未満である場合は、その領域はレベルＡよりさらにクリティカル度が高い箇所として、レベルＢの段差クリティカル箇所とする。一方、平均被覆率が３５％以上であれば、その領域はレベルＡのクリティカル箇所となる。段差クリティカル箇所のレベルを設定した後は、レベルに応じた修正を行う。
【００９８】
図８には、アルゴリズム（２）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、αは被覆率、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。
【００９９】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【０１００】
例えば、ダミーパターンの配置では、抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２μｍ角の正方形のダミーパターンが８μｍピッチで配置されている場合に、上記平均被覆率が３０％以下となり段差クリティカル箇所として抽出された場合は、抽出された領域に対しては１．５μｍ角の正方形ダミーパターンを２μｍピッチで追加配置する。これにより、平均被覆率が３０％以上となり、段差クリティカル箇所には該当しなくなる。
【０１０１】
ダミーパターンによる修正を行った場合には、ダミーパターンを配置したメッシュを中心として周辺１ｍｍのメッシュで再度被覆率のチェックを行う。これにより、レベルＡ、Ｂのいずれの段差クリティカル箇所が検出されていないことを確認する。なお、ダミーパターンの配置やレイアウト変更による対応が困難な箇所では、プロセス条件最適化によって対応する。
【０１０２】
プロセス条件の最適化は、例えば、オーバー研磨時間を減らすなどの研磨時間調整、研磨圧力低減などの研磨圧力調整、研磨定盤の回転数増加などの回転数調整、スラリー添加剤増加や調合比率変更などのスラリー調整、スラリー種の変更、スラリーの流量調整などを行う。
【０１０３】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種種に設定すればよい。
【０１０４】
また、本実施形態で用いた図８のアルゴリズムでは、クリティカル度をＡ，Ｂの二段階準備した。二段階準備したことの第一のメリットは、クリティカル度に応じて異なる対応をすることができる点である。例えば、クリティカル度の高いランクＢの該当箇所はすべて上述したようなレイアウト修正およびプロセス条件の変更を行い、クリティカル度の低いランクＡの該当箇所は技術者の判断に応じて修正方法や修正の仕方を変えることができる。すなわち、エラーを確認して、レイアウト修正もプロセス対応も必要ないとすること、プロセス条件変更のみで対応すること、レイアウト修正のみを行うこと、レイアウト修正とプロセス条件変更との両方を行うこともできる。また、ランクＡのエラー箇所をカウントしておいて、エラー個数が例えば１０箇所までなら修正対応はしない、などの判断をすることができる。
【０１０５】
また、二段階のクリティカル度を準備した第二のメリットは計算量が低減できる点である。クリティカル度の高いランクＢのエラーのみである場合は抽出エリアが広いため、被覆率が８０％を超える全てのメッシュを中心として２１×２１メッシュ数の計算が必要である。一方、レベルＡ，Ｂ二段にすることで、被覆率が８０％を超えるメッシュのうちレベルＡに該当する箇所だけ２１×２１メッシュ数の計算を行うことから、計算面積を減らすことができる。
【０１０６】
［第５実施形態］
第５実施形態では、第１実施形態で説明した成膜の形状が異なる膜種を用いた場合に、抽出アルゴリズムを変えて段差クリティカル箇所を抽出し、半導体装置を製造する例である。したがって、製造の基本的なフローは第１実施形態と同じで、抽出アルゴリズムが異なる。
【０１０７】
図９は、本実施形態で扱う段差の状態を説明する模式図である。図中破線が研磨前の被平坦化膜の状態を示し、図中太実線が研磨後の被平坦化膜の状態を示している。すなわち、レイアウトパターンの密度が低い箇所では、研磨前の成膜量が少ないために研磨時に膜が過剰に研磨される状態（ディッシング）が生じている。このディッシングを検出するアルゴリズムを以下に説明する。
【０１０８】
図１０は、第５実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。このアルゴリズムは、図３に示すアルゴリズム（３）である太幅配線かつ大面積のパターンについての段差クリティカルなパターンの抽出アルゴリズムである。
【０１０９】
先ず、メッシュの中にあるパターンの線幅がＬ以上のものがあるかを検出する。もし、Ｌ以上の線幅が存在しなければ対象メッシュは段差クリティカル箇所には該当しないと判断する。
【０１１０】
一方、Ｌ以上の線幅が存在する場合は、そのメッシュが連続する個数を調べる。縦、横方向に３個以上連続する場合は段差クリティカル箇所とする。３個以下であれば段差クリティカル箇所とはならない。本実施形態では、例えばＬ＝３００μｍと設定した。
【０１１１】
図１０には、アルゴリズム（３）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、Ｌはパターンの線幅、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。
【０１１２】
図１１は、低被覆率で隣接するメッシュとの被覆率差が大きい箇所を抽出するためのアルゴリズムを説明する図である。このアルゴリズムは、図１１（ａ）に示すエロージョンによる段差クリティカル箇所を抽出するアルゴリズムで、図３に示すアルゴリズム（４）に対応する。
【０１１３】
先ず、図１１（ｂ）に示すように、対象とするメッシュの被覆率を調べ、被覆率が５％以下であればそのメッシュの周囲を取り囲む個の隣接するメッシュとの被覆率の差分を調べる。差分が１０％以上であれば対象メッシュは段差クリティカル箇所となる。
【０１１４】
図１１（ｂ）には、アルゴリズム（４）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、ρＡは対象メッシュの被覆率、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。また、ρＡijは、対象メッシュを中心としたｉ、ｊの位置にあるメッシュの被覆率を示している。
【０１１５】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【０１１６】
例えば、ダミーパターンの配置では抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２μｍ角の正方形のダミーが１０μｍピッチで配置されている場合に、図１１のアルゴリズムで上記平均被覆率が５％以下となり、段差クリティカル箇所として抽出された場合は、抽出された領域に対しては１μｍ角の正方形ダミーパターンを２μｍピッチで追加配置する。これにより、平均被覆率が５％以上となり、段差クリティカル箇所には該当しなくなる。
【０１１７】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種種に設定すればよい。
【０１１８】
［第６実施形態］
第６実施形態では、第１実施形態で説明した成膜の形状が異なる膜種を用いた場合に、抽出アルゴリズムを変えて段差クリティカル箇所を抽出し、半導体装置を製造する例である。したがって、製造の基本的なフローは第１実施形態と同じで、抽出アルゴリズムが異なる。
【０１１９】
図１２は、レイアウトの境界で研磨後の被平坦化膜が落ち込む様子(fang)を示す模式図である。この現象は対象とするメッシュが低被覆率で、隣接するメッシュとの被覆率差が大きい場合に生じる。図１３は、これを抽出するためのアルゴリズムを説明する図である。このアルゴリズムは、図３に示すアルゴリズム（５）に対応している。
【０１２０】
すなわち、先ず、対象とするメッシュの被覆率を調べ、被覆率が２０％以下である場合に、そのメッシュの周囲を取り囲む８個の隣接するメッシュとの被覆率の差分を調べる。差分が２０％以上である場合は対象メッシュは段差クリティカル箇所となる。
【０１２１】
図１３には、アルゴリズム（５）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、ρＡは対象メッシュの被覆率、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。また、ρＡijは、対象メッシュを中心としたｉ、ｊの位置にあるメッシュの被覆率を示している。
【０１２２】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【０１２３】
例えば、ダミーパターンの配置では抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２μｍ角の正方形のダミーパターンが８μｍピッチで配置されている場合に、図１３のアルゴリズムで上記平均被覆率が５％以下となり、段差クリティカル箇所として抽出された場合は、抽出された領域に対しては１．５μｍ角の正方形ダミーパターンを２μｍピッチで追加配置する。これにより、平均被覆率が２０％より大きくなり、段差クリティカル箇所には該当しなくなる。
【０１２４】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種種に設定すればよい。
【０１２５】
［第７実施形態］
第７実施形態では、第１実施形態で説明した成膜の形状が異なる膜種を用いた場合に、抽出アルゴリズムを変えて段差クリティカル箇所を抽出し、半導体装置を製造する例である。したがって、製造の基本的なフローは第１実施形態と同じで、抽出アルゴリズムが異なる。
【０１２６】
本実施形態のアルゴリズムは、対象とするメッシュの被覆率が中程度で、そのメッシュが線幅の細いパターンで構成され、前記条件のメッシュが大面積で存在し、かつその周囲の領域が低被覆率であるレイアウトを抽出するためのアルゴリズムである。この場合、Humpと呼ばれる段差が発生しやすい。図１４は、Ｈｕｍｐを検出するためのアルゴリズムを説明する図である。このアルゴリズムは、図３に示すアルゴリズム（６）に対応している。
【０１２７】
先ず、対象メッシュの被覆率が４０％〜６０％であるかを検証し、４０％〜６０％でる場合、対象メッシュを含む縦、横、斜め方向５個分の周辺領域（図中ドットで示すメッシュ参照）の平均被覆率を計算する。そして、この平均被覆率が１０％以下である場合は、対象メッシュの周辺長を調べる。ここで、周辺長は、パターンの辺の延べ長さのことである。
【０１２８】
周辺長が２ｍｍ以上で、かつデザインルールの最小線幅の３倍以下の線幅がある場合は段差クリティカル箇所となる。前記条件を一つでも外れた場合は段差クリティカル箇所にはならない。
【０１２９】
図１４には、アルゴリズム（６）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、ρＡは対象メッシュの被覆率、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。また、ρＡijは、対象メッシュを中心としたｉ、ｊの位置にあるメッシュの被覆率を示している。また、Ｐｅｒｉは、パターンの周辺長、Ｌはパターンの線幅、Ｌminは、デザインルールの最小線幅を示している。
【０１３０】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【０１３１】
例えば、ダミーパターンの配置では、抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２μｍ角の正方形のダミーパターンが８μｍピッチで配置されている場合に、図１４のアルゴリズムで上記平均被覆率が５％以下となり段差クリティカル箇所として抽出された場合は、抽出された領域に対しては１μｍ角の正方形ダミーパターンを２μｍピッチで追加配置する。これにより、平均被覆率が１０％より大きくなり、段差クリティカル箇所には該当しなくなる。
【０１３２】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種種に設定すればよい。
【０１３３】
［第８実施形態］
第８実施形態では、第１実施形態で説明した成膜の形状が異なる膜種を用いた場合に、抽出アルゴリズムを変えて段差クリティカル箇所を抽出し、半導体装置を製造する例である。したがって、製造の基本的なフローは第１実施形態と同じで、抽出アルゴリズムが異なる。
【０１３４】
本実施形態のアルゴリズムは、細い線幅の領域が続きかつその周辺に被覆率の低いメッシュが存在するレイアウトを抽出するためのアルゴリズムである。この場合、Ｈｕｍｐと呼ばれる段差が発生しやすい。図１５は、Humpを抽出するためのアルゴリズムを説明する図である。このアルゴリズムは、図３に示すアルゴリズム（６）に対応している。
【０１３５】
先ず、対象メッシュにデザインルールの最小線幅の３倍より小さい線幅が存在し、かつそのメッシュの周辺長が一定値以上（本実施形態では２ｍｍ）である場合は、そのメッシュの連続個数を調べる。図１５に示すように、連続個数の領域が横方向に３個以上である場合は、さらにその周辺のメッシュの被覆率をチェックする。
【０１３６】
周辺の被覆率が２０％以下で、そのメッシュが図１３に示すように２個以上続く場合は段差クリティカル箇所となる。前記条件を一つでも外れた場合は段差クリティカル箇所にはならない。
【０１３７】
図１５には、アルゴリズム（６）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。また、αａは、周辺メッシュの被覆率を示している。また、Ｌはパターンの線幅、Ｌminは、デザインルールの最小線幅を示している。
【０１３８】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【０１３９】
例えば、ダミーパターンの配置では抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２μｍ角の正方形のダミーパターンが８μｍピッチで配置されている場合に、図１５のアルゴリズムで上記平均被覆率が５％以下となり段差クリティカル箇所として抽出された場合は、抽出された領域に対しては１．５μｍ角の正方形ダミーパターンを２μｍピッチで追加配置する。これにより、隣接するメッシュの平均被覆率が２０％より大きくなり、段差クリティカル箇所には該当しなくなる。
【０１４０】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種種に設定すればよい。
【０１４１】
［第９実施形態］
第９実施形態では、図１６に示すフローに従って半導体装置を製造するにあたり、段差クリティカルなパターンの抽出ルールを実験データをもとに決定する例である。本実施形態では、図３のアルゴリズム（４）に対する抽出ルールを決めるためのレイアウトを作成し、図１２に示されるようなパターンエッジ付近の膜の落ち込みが現れる条件を調べた。
【０１４２】
レイアウトは５０μｍ単位で対象となるメッシュの面積密度、および対象メッシュの面積密度とその周辺のメッシュの平均面積密度との差分を変えて準備した。このマスクを用いてタングステンレイヤをＣＭＰ法によって平滑化処理した結果、図１７に示す結果となった。
【０１４３】
図１７では、列がレイアウトの対象メッシュの被覆率（ρＡ）を、行が対象メッシュと隣接するメッシュとの被覆率の差分(ρＡij−ρＡ)を示している。実験の結果、図中○印が段差として問題のない領域であることが分かった。
【０１４４】
そこで、抽出ルールをρＡ≦５％、かつρＡij-ρＡ≧１０％(i＝−１〜１、j＝−１〜１)と決定した。この抽出ルールを用いて製品のレイアウトをチェックし段差クリティカルな箇所の検出を行った。次に検出された段差クリティカル箇所に対してプロセス条件を最適化して段差をなくした。
【０１４５】
プロセス条件の最適化は、例えば、オーバー研磨時間を減らすなどの研磨時間調整、研磨圧力低減などの研磨圧力調整、研磨定盤の回転数増加などの回転数調整、スラリー添加剤増加や調合比率変更などのスラリー調整、スラリー種の変更、スラリーの流量調整などを行う。その結果デバイスの歩留まりを向上させることができた。
【０１４６】
本実施形態では、図３のアルゴリズム（４）を抽出アルゴリズムとして、図１６のフローでクリティカル箇所を抽出したが、アルゴリズム（４）に限ることなく、抑えたい段差に応じて図３に示したアルゴリズムはすべて使用可能で目的のデバイスを作成できる。
【０１４７】
上記の実施形態によって半導体装置を製造することで、回路のパターン上を覆う被平坦化膜に問題となる段差が発生しないことになる。
【０１４８】
＜３．プログラムの形態＞
上記説明した各種のプログラムは、コンピュータのＣＰＵによって実行させるため、コンピュータの記憶部に記憶されていたり、ＣＤ−ＲＯＭ等の記録媒体に記録されていたり、ネットワークを介して配信されるものである。
【符号の説明】
【０１４９】
１…配置配線ツール、１１…計算部、１２…解析部、１３…修正部、Ｎ…ネットワーク、ＰＣ１…コンピュータ、ＳＶ…サーバ
【技術分野】
【０００１】
本発明は、半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラムに関する。詳しくは、パターン上の被平坦化膜を平坦化する際に段差として残る箇所を予測し、レイアウト修正や製造条件に反映させる半導体装置の製造方法、半導体装置の製造装置、半導体装置の製造プログラム、マスクデータの生成プログラムに関する。
【背景技術】
【０００２】
半導体集積回路の高集積化に対処するための技術の１つとして、半導体集積回路の作製の際、平坦化処理が行われている。この平坦化処理技術の１つに、化学的・機械的研磨法（ケミカル・メカニカル・ポリッシュ法。以下、「ＣＭＰ法」と呼ぶ場合がある。）を挙げることができる。
【０００３】
図１８は、ＣＭＰ法にて用いられる研磨装置の概念図である。この研磨装置は、研磨プレート、基板保持台、研磨剤スラリー供給系から成る。研磨プレートは、回転する研磨プレート回転軸に支承され、その表面には研磨パッドが備えられている。
【０００４】
基板保持台は、研磨プレートの上方に配置され、基板保持台回転軸に支承されている。例えば、基板を研磨する場合、基板を基板保持台に載置する。基板保持台回転軸は、基板保持台を研磨パッドの方向に押す研磨圧力調整機構（図示せず）に取り付けられている。
【０００５】
そして、研磨剤を含んだ研磨剤スラリーを、研磨剤スラリー供給系から研磨パッドに供給しながら、研磨プレートを回転させる。同時に基板保持台に載置された基板を回転させながら、研磨圧力調整機構によって、研磨パッドに対する基板の研磨圧力を調整する。こうして、基板の表面を研磨することができる。
【０００６】
ここで、回路パターン上に薄膜を形成した後、形成した薄膜をＣＭＰ法によって平坦化するとき、予め平坦化後の薄膜の厚さがどのようになるかを予測することは、半導体装置の製造における早期の問題解決、製造コスト削減のために極めて重要である。また、半導体装置の特性解析、すなわち、集積回路のタイミング収束という観点、特に、ＲＣ抽出（寄生抵抗、寄生容量抽出）においては、半導体装置の断面構造の情報を用いる。それ故、予め、回路パターン上に形成され、平坦化される薄膜の膜厚の値を予測することによりタイミング収束の時間を短縮し、さらにはダミーフィル等レイアウトにフィードバックをすることができる。
【０００７】
これまでに、成膜および研磨プロセスを予測する手法として、シミュレーション技術の提案がなされている（例えば、特許文献１〜５参照。）。
【０００８】
特許文献１では、所定時間研磨後の段差の形状を予測するシミュレーション方法が開示されている。すなわち、研磨クロスを用いてＣＭＰを行った場合、段差形状が研磨クロスに与えるストレス変形による圧力分布を有限要素法によって計算し、この分布を研磨レートに変換して単位時間後の加工形状を予測している。
【０００９】
特許文献２では、研磨後の残膜量を面積率から予測する手法について開示されている。特許文献３では、研磨後の計算の際に研磨前の成膜状態を、面積率を変えて考慮する技術に関し、特にＯ−ＴＥＯＳ、ＨＤＰによる成膜のパターン幅の変換量が提案されている。さらに、変換後のパターンの面積率から研磨圧力を計算し、研磨レートへ変換をすることにより研磨量を計算している。
【００１０】
特許文献４では、めっき後の膜厚をキャリブレーション法で作成したモデルを使って計算し、研磨後の膜厚を求める手法が開示されている。
【００１１】
一方、特許文献５では、ＴＥＧ（Test Element Group）で段差密度と膜厚段差との関係を求めておいて実レイアウトでの面積密度を計算し、予め決められた段差閾値をこえる箇所に対してダミーを発生させる技術が開示されている。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特許第３５８００３６号明細書
【特許文献２】特許第３７４３１２０号明細書
【特許文献３】特開２００７−１０３６３４号公報
【特許文献４】特開２００８−４６８３号公報
【特許文献５】特開平１０−１４４６３５号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、上記シミュレーション技術では、めっき後膜厚の算出、およびチップ全面の研磨量の計算を行うために処理時間が長い、またＴＥＧデータに基づく手法は実験データ取得に時間がかかるという問題点がある。
【００１４】
すなわち、これまでに提案されている手法では計算を行う前には成膜および研磨モデルを作成する。このモデル作成は予めＴＥＧデータを取得し成膜・研磨モデルに入力してパラメータを決めることが必要である。そのため実験データの取得や、キャリブレーション時間などを考えると、実際の研磨後膜厚の計算時間に加えて多くの処理が必要となる。
【００１５】
さらに、研磨後膜厚計算に時間がかかると、この計算を設計環境に取り込むことは非現実的なので、特許文献５に述べられているようなダミーの最適化に使用することが困難となる。そのため、米国特許第２００４０１３９４１９号のように、ダミー最適化やレイアウト修正等の設計環境との連携を実現しようとした場合には、モデルに基づく膜厚計算を用いると処理に負担がかかる。
【００１６】
いずれの従来例でも、配置配線処理後に出力されたマスクデータを使用して膜厚計算を行い、段差の判定を行う。そのためここで段差のエラーが判明するとレイアウト設計の最初にもどっての修正が必要となり、設計処理時間に与える影響が大きい。
【００１７】
本発明は、パターン上の被平坦化膜を平坦化する際に所定以上の段差が発生する箇所を迅速かつ的確に予測し、短時間でレイアウト修正を行う技術の提供を目的とする。
【課題を解決するための手段】
【００１８】
本発明は、製造対象となる回路の物理レイアウトデータを計算部に読み込み、物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う工程と、計算部から出力されるパターン幅を変形した後の物理レイアウトを解析部に読み込み、物理レイアウトの注目範囲について、注目範囲および注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析する工程と、解析部から出力される段差として残ると予測されるパターンのデータを修正部に読み込み、所定以上の段差が残らないレイアウトもしくは製造条件へ修正する工程とを有する半導体装置の製造方法である。
【００１９】
また、本発明は、製造対象となる回路の物理レイアウトデータを読み込み、物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う計算部と、計算部から出力されるパターン幅を変形した後の物理レイアウトを読み込み、物理レイアウトの注目範囲について、注目範囲および注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析する解析部と、解析部から出力される段差として残ると予測されるパターンのデータを読み込み、所定以上の段差が残らないレイアウトもしくは製造条件へ修正する修正部とを有する半導体装置の製造装置である。
【００２０】
また、本発明は、製造対象となる回路の物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算するステップと、パターン幅を変形した後の物理レイアウトの注目範囲について、注目範囲および注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析するステップと、段差として残ると予測されるパターンのデータに基づき、所定以上の段差が残らないレイアウトもしくは製造条件へ修正するステップとをコンピュータに実行させる半導体装置の製造プログラムである。
【００２１】
また、本発明は、製造対象となる回路の物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算するステップと、パターン幅を変形した後の物理レイアウトの注目範囲について、注目範囲および注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析するステップと、段差として残ると予測されるパターンのデータに基づき、所定以上の段差が残らないレイアウトへ修正し、修正したレイアウトに基づきマスクデータを生成するステップとをコンピュータに実行させるマスクデータの生成プログラムである。
【００２２】
このような本発明では、物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形することで、パターン上の被平坦化膜の研磨前の状態を予測する。この予測した被平坦化膜の研磨前の状態から定量的な計算によって研磨後の段差の状態を予測するため、短時間で段差の発生箇所を抽出できるようになる。
【００２３】
具体的には、（１）成膜する膜種ごとにレイアウトパターンの線幅を変換（リサイズ）して研磨前の成膜状態を作成する。（２）線幅変換後のレイアウトに対して形状チェックを行い、段差クリティカル箇所を抽出する。リサイズのルールと形状チェックのルールは膜種および段差ごとに決めるものとする。本発明により、形状チェック(例えばデザインルールチェック）と同等な処理時間で段差クリティカル箇所を抽出することができる。したがって、抽出した結果はプロセスの最適化にフィードバックするほか、処理時間に負荷がかからないため設計環境に取り込んでレイアウト最適化に用いることもできる。
【発明の効果】
【００２４】
本発明によれば、パターン上の被平坦化膜を平坦化する際に所定以上の段差が発生する箇所を迅速かつ的確に予測し、短時間でレイアウト修正を行うことが可能となる。また、予測した結果をもとに段差破綻を防止する製造プロセス条件を作成することにより製造時の段差破綻を防止することが可能となる。
【図面の簡単な説明】
【００２５】
【図１】本実施形態に係る半導体装置の製造装置が適用されるシステムの構成例を説明する図である。
【図２】第１実施形態に係るマスクデータ生成処理を説明するフローチャートである。
【図３】、研磨プロセス、段差発生要因と、適用する段差クリティカルなパターンの抽出アルゴリズムとの対応の一例を示す図である。
【図４】ＣＳ−ＣＭＰの段差発生の概念を示す図である。
【図５】第１実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。
【図６】第２実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。
【図７】第３実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。
【図８】第４実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。
【図９】本実施形態で扱う段差の状態を説明する模式図である。
【図１０】第５実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。
【図１１】低被覆率で隣接するメッシュとの被覆率差が大きい箇所を抽出するためのアルゴリズムを説明する図である。
【図１２】レイアウトの境界で研磨後の被平坦化膜が落ち込む様子（Ｆａｎｇ）を示す模式図である。
【図１３】Ｆａｎｇを抽出するためのアルゴリズムを説明する図である。
【図１４】Ｈｕｍｐを抽出するためのアルゴリズムを説明する図（その１）である。
【図１５】Ｈｕｍｐを抽出するためのアルゴリズムを説明する図（その２）である。
【図１６】半導体装置の製造方法のフローチャートである。
【図１７】ＣＭＰ法によって平滑化処理した結果を示す図である。
【図１８】ＣＭＰ法にて用いられる研磨装置の概念図である。
【発明を実施するための形態】
【００２６】
以下、本発明を実施するための形態（以下、「実施形態」という。）について説明する。なお、説明は以下の順序で行う。
１．本実施形態が適用される構成（装置構成例、マスクデータの生成プログラムへの適用例、半導体装置の製造方法への適用例）
２．具体的な実施形態（第１〜第９実施形態）
３．プログラムの形態
【００２７】
＜１．本実施形態が適用される構成＞
［装置構成］
図１は、本実施形態に係る半導体装置の製造装置が適用されるシステムの構成例を説明する図である。本実施形態に係る半導体装置の製造装置は、主としてコンピュータＰＣ１によって実現される。コンピュータＰＣ１は、ネットワークＮに接続されており、同じネットワークＮに接続されるサーバＳＶから種々のデータを読み込み、製造対象となる半導体装置の回路の物理レイアウトデータを生成する。生成された物理レイアウトデータは半導体装置の製造設備に付随するコンピュータＰＣ２へ送られ、このデータに基づき露光マスクが製造され、露光マスクを用いた露光等の各種の工程によって半導体装置が製造される。
【００２８】
本実施形態に係る半導体装置の製造装置は、コンピュータＰＣ１で実行されるプログラム処理によって各部が構成される。半導体装置の製造装置の主要構成としては、計算部１１、解析部１２および修正部１３である。
【００２９】
計算部１１は、製造対象となる回路の物理レイアウトデータをサーバＳＶから読み込み、読み込んだ物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う。ここで、パターン幅の変形量は、半導体製造装置のプロセスフロー、前記被平坦化膜の膜種、膜厚、研磨条件、成膜量、研磨量のパラメータのいずれかとの関係を示すデータベースに格納されている。計算部１１は、このデータベースを参照し、その参照した変形量だけパターン幅を変形させる。
【００３０】
解析部１２は、計算部１１から出力されるパターン幅を変形した後の物理レイアウトを読み込み、その物理レイアウトの注目範囲について、注目範囲および注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算を行う。この計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測される箇所（以下、「段差クリティカル箇所」と言う。）を解析する。
【００３１】
修正部１３は、解析部１２から出力される段差クリティカル箇所のパターンのデータを読み込み、所定以上の段差が残らないレイアウトもしくは製造条件へ修正する処理を行う。修正後のレイアウトや製造条件は、ネットワークを介してデータベースに蓄積され、半導体装置の製造設備に付随するコンピュータで利用される。
【００３２】
［マスクデータの生成プログラムへの適用］
本実施形態に係るマスクデータの生成プログラムは、上記説明した半導体装置の製造装置であるコンピュータＰＣ１で実行されるプログラムである。マスクデータの生成プログラムは、コンピュータＰＣ１で実行されるプログラムである例えば配置配線ツールに組み込まれている。
【００３３】
本実施形態に係るマスクデータの生成プログラムは、主として次のステップを有する。
（１）製造対象となる回路の物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行うステップ。
（２）パターン幅を変形した後の物理レイアウトの注目範囲について、注目範囲および注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に予測される段差クリティカル箇所を解析するステップ。
（３）段差クリティカル箇所のパターンのデータに基づき、所定以上の段差が残らないレイアウトへ修正し、修正したレイアウトに基づきマスクデータを生成するステップ。
これらのステップを用いた具体的な適用例は後述する。
【００３４】
上記のマスクデータの生成プログラムは、半導体装置の製造プログラムの一部として適用される。すなわち、本実施形態に係る半導体装置の製造プログラムは、本実施形態に係るマスクデータの生成プログラムを適用して生成したマスクデータからマスクを製造し、このマスクを用いて半導体装置を製造する制御をコンピュータで実行するものである。
【００３５】
［半導体装置の製造方法への適用］
本実施形態に係る半導体装置の製造方法は、上記の半導体装置の製造装置であるコンピュータＰＣ１を利用して、上記のマスクデータの生成プログラムでマスクデータを生成し、このマスクデータを用いて半導体装置を製造する方法である。すなわち、上記の半導体装置の製造装置やマスクデータの生成プログラムを適用して半導体装置を製造する方法である。
【００３６】
具体的には、以下の工程を有する。
（Ａ）製造対象となる回路の物理レイアウトデータを半導体装置の製造装置の計算部に読み込み、物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う工程。
（Ｂ）計算部から出力されるパターン幅を変形した後の物理レイアウトを半導体装置の製造装置の解析部に読み込み、物理レイアウトの注目範囲について、注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算を行い、パターン上の被平坦化膜を平坦化処理した際に段差クリティカルなパターンとなる位置を解析する工程。
（Ｃ）解析部から出力される段差クリティカルなパターンのデータを半導体装置の製造装置の修正部に読み込み、所定以上の段差が残らないレイアウトもしくは製造条件へ修正する工程。
【００３７】
ここで、計算部で行うパターン幅の変形の変形量は、半導体製造装置のプロセスフロー、前記被平坦化膜の膜種、膜厚、研磨条件、成膜量、研磨量のパラメータのいずれかとの関係を示すデータベースに格納されている。計算部は、このデータベースを参照し、その参照した変形量だけパターン幅を変形させる。
【００３８】
これにより、物理レイアウトデータから段差クリティカル箇所のパターンを短時間で抽出し、レイアウト修正もしくは製造条件の修正を行ってマスクデータを生成し、このマスクデータを用いて半導体装置を製造することになる。
【００３９】
＜２．具体的な実施形態＞
次に、本実施形態の具体例について説明する。なお、ここでは、マスクデータを生成する部分での適用例を中心として説明を行うが、ここで生成されたマスクデータを用いてフォトマスクを生成し、これを用いて半導体装置を製造する場合に適用されるものである。
【００４０】
［第１実施形態］
図２は、第１実施形態に係るマスクデータ生成処理を説明するフローチャートである。先ず、配置配線ツール１に製造対象となる回路の設計レイアウトデータ（物理レイアウトデータ）を入力する。一方、予め設定されたパターン幅の変形量を設定する変形量テーブルおよびパターンの被覆率に関する抽出ルールを配置配線ツール１に入力する。ここで、被覆率とは、物理レイアウトの平面視面積におけるパターンの平面視面積の割合のことを言う。
【００４１】
次に、配置配線ツール１における計算部１１で、入力された設計レイアウトデータからパターン幅を変形量テーブルに従いリサイズ（変形）する処理を行う。変形量テーブルは、パターン上に形成される膜の種別に応じて変形量が設定されたテーブルである。計算部１１は、この変形量テーブルを参照して得た変形量だけパターン幅をリサイズする。
【００４２】
次に、配置配線ツール１の解析部１２で、抽出ルールに基づき被覆率等の検証を行う。この検証は、リサイズ後のパターンのレイアウトについて注目範囲を設定し、この注目範囲および注目範囲の周辺範囲のパターンの密度（被覆率）、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算を行う。この計算の結果により、段差クリティカル箇所を求める。そして、計算の結果を配置配線ツール１の修正部１３に送り、段差クリティカル箇所のパターンに対する修正、例えばダミーパターンの配置やレイアウト（配線引き回し等）の修正を行う。さらに、段差クリティカル箇所とその段差の値を製造プロセスにフィードバックする。
【００４３】
すべてのレイアウトによる段差クリティカル箇所の抽出が終了したら、ＲＣ抽出（寄生抵抗、寄生容量抽出）、遅延計算、静的タイミング検証を行う。また、修正したレイアウトからマスクデータの作成処理を行い、マスクデータを出力する。
【００４４】
なお、ここでは計算部、解析部および修正部を一例として配置配線ツールの中に内蔵されている例を示したが、内蔵する、しないは限定されるものではなく、計算部、解析部および修正部を外部で保持する構成でもよい。この場合は、配置配線ツールから計算部、解析部および修正部にアクセスし処理を行えばよい。
【００４５】
このように、静的タイミング検証によるタイミング収束、レイアウト修正を経て作成されたマスクデータによってマスクが作成される。そして、このマスクを用いて露光、現像のリソグラフィ工程ののち、加工処理を行い、後続のウェハ処理を行う。
【００４６】
ウェハ処理では、形成したパターンの上に被平坦化膜を形成し、ＣＭＰ法によって平坦化処理が施される。ＣＭＰ工程時には、先に抽出した段差クリティカル箇所のパターンに対して被覆率のエラーの程度に応じたプロセス条件の最適化を行う。プロセス条件の最適化は、例えば、オーバー研磨時間を減らすなどの研磨時間調整、研磨圧力低減などの研磨圧力調整、研磨定盤の回転数増加などの回転数調整、スラリー添加剤増加や調合比率変更などのスラリー調整、スラリー種の変更、スラリーの流量調整などを行う。
【００４７】
または、例えば、研磨パッドの硬度変更、下層パッドの硬度変更、研磨パッド溝の変更、コンディショニング条件の変更が有効な場合もある。または、例えば、ＣＭＰプロセス条件のみでなく、被研磨膜厚増加と研磨量増加を組み合わせるなど半導体製造のフローの見直しを行うこともできる。
【００４８】
これらのＣＭＰ条件や半導体製造フローは、製造コストやスループット（プロセス処理時間）など、平坦化性能以外とのバランスを考慮して設定される。この際、ＣＭＰプロセス条件を最適化し、平坦化性能を重視した条件に設定することで、段差クリティカルなパターンでの平坦度悪化を防止することができる。こうしてＣＭＰ工程の対策を加えて半導体装置の製造を行う。
【００４９】
図３は、研磨プロセス、段差発生要因と、適用する段差クリティカルなパターンの抽出アルゴリズムとの対応の一例を示す図である。ここで、研磨プロセスのＳＴＩ−ＣＭＰは、ＳＴＩ（Shallow Trench Isolation）上の酸化膜のＣＭＰ処理である。また、ＰＭＤ−ＣＭＰは、ゲート配線上の絶縁膜（例えば、ＮＳＧ（Non doped Silicate Glass）やＨＤＰ（high density plasma）によるＰＭＤ（Pre Metal Dielectric））のＣＭＰ処理である。また、Ｗ−ＣＭＰはダマシンＷ(タングステン)配線を形成するための、Ｗ配線上のバルクＷおよびバリアメタルおよび絶縁膜のＣＭＰ処理である。また、Ｃｕ−ＣＭＰはダマシンＣｕ(銅)配線を形成するためのＣｕ配線上のバルクＣｕおよびバリアメタルおよび絶縁膜のＣＭＰ処理である。
【００５０】
図３の一例に示すように、本実施形態では、研磨プロセスによって段差クリティカルなパターンの抽出アルゴリズムを変えており、研磨プロセスに適した段差クリティカルなパターンの抽出を行う。なお、各アルゴリズム（１）〜（６）の欄には、各々のアルゴリズムについて適用するレイアウトの特徴が示されている。ここで、レイアウトの特徴を表現する、「高」「低」や「太」「細」、「大」、その他、本実施形態の説明で用いる量的表現はいずれも相対的なものであり、研磨対象となる材料の材質や研磨条件等で「高」「低」等の閾値は変わるものである。
【００５１】
図４は、CS-CMPの段差発生の概念を示す図である。図４（ａ）は、高被覆率パターンで生じる段差エラー、図４（ｂ）は、低被覆率パターンで生じる段差エラーである。いずれの例も、図中破線がＣＭＰによる研磨前の被平坦化膜の状態、図中太実線がＣＭＰによる研磨後の被平坦化膜の状態を示している。
【００５２】
図４（ａ）に示すように、高被覆率パターンでは、成膜後に線幅の大きなパターンとそれ以外のパターンとの間に段差が生じており、この段差が研磨後の段差にも影響すると考えられる。この例では、段差が生じるのは線幅が大きい箇所、および線幅が小さくても密度が高い箇所（コンフォーマルな成膜で線幅が大きい場合と同様の段差になる）である。
【００５３】
図４（ｂ）に示すように、低被覆率パターンでは、パターンの密度が小さく、隣接するパターンの間隔が広いため、コンフォーマルな成膜が行われても段差が生じてしまう。
【００５４】
第１実施形態では、図３に示すアルゴリズム（１）である高被覆率かつ大面積のパターンについての段差クリティカルなパターンの抽出例を説明する。以下、抽出のアルゴリズムを図５に基づき説明する。
【００５５】
先ず、レイアウトパターンに対して成膜量の＋３０％〜＋１００％のリザイズを行う。本実施形態では、パターン上の成膜量が５００ｎｍであり、リサイズ量は３００ｎｍに設定した。その後、リサイズ後のパターンにおけるレイアウトの被覆率を計算する。この際、レイアウトを５０μｍのメッシュに区切り、各メッシュごとに計算する。そして、被覆率が８０％を超える箇所を抽出する。ここで、被覆率が８０％を超えない部分は段差クリティカルな箇所には該当しないと判断する。
【００５６】
次に、抽出した（被覆率が８０％を超える）メッシュについて、そのメッシュを中心として上下左右３個先のメッシュで囲まれた領域（７×７＝４９メッシュ）の平均被覆率を計算する。この平均被覆率が７５％以下であれば段差クリティカル箇所には該当しないと判断する。
【００５７】
一方、平均被覆率が７５％以上であれば段差クリティカル箇所となる。ここでは、この該当箇所をレベルＡの段差クリティカル箇所とする。さらに、レベルＡの段差クリティカル箇所の対象メッシュ（被覆率が８０％以上の対象メッシュ）の上下左右１０個先のメッシュで囲まれた領域（２１×２１＝４４１メッシュ）の平均被覆率を計算する。
【００５８】
この平均被覆率が７５％を越える場合は、その領域はレベルＡよりさらにクリティカル度（段差クリティカルなパターンの発生しやすさの度合い）が高い箇所として、レベルＢの段差クリティカル箇所とする。一方、平均被覆率が７５％以下であれば、その領域はレベルＡの段差クリティカル箇所となる。段差クリティカル箇所のレベルを設定した後は、レベルに応じた修正を行う。
【００５９】
図５には、アルゴリズム（１）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、αは被覆率、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。
【００６０】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【００６１】
例えば、ダミーパターンの配置では、抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２０μｍ角の正方形のダミーパターンが４０μｍピッチで配置されている場合に、上記平均被覆率が７５％を超えて段差クリティカル箇所として抽出された場合は、抽出された領域に対しては２０μｍ角の正方形ダミーパターンを８０μｍピッチで配置する。これにより、平均被覆率が７５％以下となり、段差クリティカル箇所には該当しない。一方、レイアウトの修正では、例えば、メタルレイヤの場合には配線混雑度を低減するように再詳細配線を行うことにより、段差クリティカルな箇所の混雑度を解消し、段差クリティカル箇所該当外とすることができる。
【００６２】
ダミーパターンによる修正を行った場合には、ダミーパターンを配置したメッシュを中心として周辺１ｍｍのメッシュで再度被覆率のチェックを行う。これにより、レベルＡ、Ｂのいずれの段差クリティカル箇所が検出されていないことを確認する。なお、ダミーパターンの配置やレイアウト変更による対応が困難な箇所では、プロセス条件最適化によって対応する。
【００６３】
プロセス条件の最適化は、例えば、オーバー研磨時間を減らすなどの研磨時間調整、研磨圧力低減などの研磨圧力調整、研磨定盤の回転数増加などの回転数調整、スラリー添加剤増加や調合比率変更などのスラリー調整、スラリー種の変更、スラリーの流量調整などを行う。
【００６４】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種々に設定すればよい。
【００６５】
また、本実施形態で用いた図５のアルゴリズムでは、クリティカル度をＡ，Ｂの二段階準備した。二段階準備したことの第一のメリットは、クリティカル度に応じて異なる対応をすることができる点である。例えば、クリティカル度の高いランクＢの該当箇所はすべて上述したようなレイアウト修正およびプロセス条件の変更を行い、クリティカル度の低いランクＡの該当箇所は技術者の判断に応じて修正方法や修正の仕方を変えることができる。すなわち、エラーを確認して、レイアウト修正もプロセス対応も必要ないとすること、プロセス条件変更のみで対応すること、レイアウト修正のみを行うこと、レイアウト修正とプロセス条件変更との両方を行うこともできる。また、ランクＡのエラー箇所をカウントしておいて、エラー個数が例えば１０箇所までなら修正対応はしない、などの判断をすることができる。
【００６６】
また、二段階のクリティカル度を準備した第二のメリットは計算量が低減できる点である。クリティカル度の高いランクＢのエラーのみである場合は抽出エリアが広いため、被覆率が８０％を超える全てのメッシュを中心として２１×２１メッシュ数の計算が必要である。一方、レベルＡ，Ｂ二段にすることで、被覆率が８０％を超えるメッシュのうちレベルＡに該当する箇所だけ２１×２１メッシュ数の計算を行うことから、計算面積を減らすことができる。
【００６７】
［第２実施形態］
第２実施形態では、第１実施形態で説明した成膜の形状が異なる膜種を用いた場合に、抽出アルゴリズムを変えて段差クリティカル箇所を抽出し、半導体装置を製造する例である。したがって、製造の基本的なフローは第１実施形態と同じで、抽出アルゴリズムが異なる。図６は、第２実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。このアルゴリズムは、図３に示すアルゴリズム（１）である高被覆率かつ大面積のパターンについての段差クリティカルなパターンの抽出アルゴリズムである。
【００６８】
先ず、レイアウトパターンに対して成膜量の−３０％〜−５０％のリサイズを行う。その後、リサイズ後のパターンにおけるレイアウトの被覆率を計算する。この際、レイアウトを５０μｍのメッシュに区切り、各メッシュごとに計算する。そして、被覆率が８０％を超える箇所を抽出する。ここで、被覆率が８０％を超えない部分は段差クリティカルな箇所には該当しないと判断する。
【００６９】
次に、抽出した（被覆率が８０％を超える）メッシュについて、そのメッシュを中心として上下左右３個先のメッシュで囲まれた領域（７×７＝４９メッシュ）の平均被覆率を計算する。この平均被覆率が７５％以下であれば段差クリティカル箇所には該当しないと判断する。
【００７０】
一方、平均被覆率が７５％以上であれば段差クリティカル箇所となる。ここでは、この該当箇所をレベルＡの段差クリティカル箇所とする。さらに、レベルＡの段差クリティカル箇所の対象メッシュ（被覆率が８０％以上の対象メッシュ）の上下左右１０個先のメッシュで囲まれた領域（２１×２１＝４４１メッシュ）の平均被覆率を計算する。
【００７１】
この平均被覆率が７５％を越える場合は、その領域はレベルＡよりさらにクリティカル度が高い箇所として、レベルＢの段差クリティカル箇所とする。一方、平均被覆率が７５％以下であれば、その領域はレベルＡの段差クリティカル箇所となる。段差クリティカル箇所のレベルを設定した後は、レベルに応じた修正を行う。
【００７２】
図６には、アルゴリズム（１）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、αは被覆率、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。
【００７３】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【００７４】
例えば、ダミーパターンの配置では抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２μｍ角の正方形のダミーパターンが４μｍピッチで配置されている場合に、上記平均被覆率が７５％を超えて段差クリティカル箇所として抽出された場合は、抽出された領域に対しては２μｍ角の正方形ダミーパターンを８μｍピッチで配置する。これにより、平均被覆率が７５％以下となり、段差クリティカル箇所には該当しない。一方、レイアウトの修正では、例えば、メタルレイヤの場合には配線混雑度を考慮した再詳細配線を行うことにより、段差クリティカルな箇所の混雑度を解消し、段差クリティカル箇所該当外とすることができる。
【００７５】
ダミーパターンによる修正を行った場合には、ダミーパターンを配置したメッシュを中心として周辺１ｍｍのメッシュで再度被覆率のチェックを行う。これにより、レベルＡ、Ｂのいずれの段差クリティカル箇所が検出されていないことを確認する。なお、ダミーパターンの配置やレイアウト変更による対応が困難な箇所では、プロセス条件最適化によって対応する。
【００７６】
プロセス条件の最適化は、例えば、オーバー研磨時間を減らすなどの研磨時間調整、研磨圧力低減などの研磨圧力調整、研磨定盤の回転数増加などの回転数調整、スラリー添加剤増加や調合比率変更などのスラリー調整、スラリー種の変更、スラリーの流量調整などを行う。
【００７７】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種種に設定すればよい。
【００７８】
また、本実施形態で用いた図６のアルゴリズムでは、クリティカル度をＡ，Ｂの二段階準備した。二段階準備したことの第一のメリットは、クリティカル度に応じて異なる対応をすることができる点である。例えば、クリティカル度の高いランクＢの該当箇所はすべて上述したようなレイアウト修正およびプロセス条件の変更を行い、クリティカル度の低いランクＡの該当箇所は技術者の判断に応じて修正方法や修正の仕方を変えることができる。すなわち、エラーを確認して、レイアウト修正もプロセス対応も必要ないとすること、プロセス条件変更のみで対応すること、レイアウト修正のみを行うこと、レイアウト修正とプロセス条件変更との両方を行うこともできる。また、ランクＡのエラー箇所をカウントしておいて、エラー個数が例えば１０箇所までなら修正対応はしない、などの判断をすることができる。
【００７９】
また、二段階のクリティカル度を準備した第二のメリットは計算量が低減できる点である。クリティカル度の高いランクＢのエラーのみである場合は抽出エリアが広いため、被覆率が８０％を超える全てのメッシュを中心として２１×２１メッシュ数の計算が必要である。一方、レベルＡ，Ｂ二段にすることで、被覆率が８０％を超えるメッシュのうちレベルＡに該当する箇所だけ２１×２１メッシュ数の計算を行うことから、計算面積を減らすことができる。
【００８０】
［第３実施形態］
第３実施形態では、第１実施形態で説明した成膜の形状が異なる膜種を用いた場合に、抽出アルゴリズムを変えて段差クリティカル箇所を抽出し、半導体装置を製造する例である。したがって、製造の基本的なフローは第１実施形態と同じで、抽出アルゴリズムが異なる。図７は、第３実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。このアルゴリズムは、図３に示すアルゴリズム（２）である低被覆率かつ大面積のパターンについての段差クリティカルなパターンの抽出アルゴリズムである。
【００８１】
先ず、レイアウトパターンに対して成膜量の＋３０％〜＋１００％のリサイズを行う。その後、リサイズ後のパターンにおけるレイアウトの被覆率を計算する。この際、レイアウトを５０μｍのメッシュに区切り、各メッシュごとに計算する。そして、被覆率が２０％より小さい箇所を抽出する。ここで、被覆率が２０％以上である箇所は段差クリティカル箇所に該当しないと判断する。
【００８２】
次に、被覆率が２０％未満のメッシュについては、そのメッシュの上下左右３個先のメッシュで囲まれた領域（７×７＝４９メッシュ）の平均被覆率を計算する。この平均被覆率が３０％以上であれば段差クリティカル箇所には該当しないと判断する。
【００８３】
一方、平均被覆率が３０％未満であれば段差クリティカル箇所となる。ここでは、この該当箇所をレベルＡの段差クリティカル箇所とする。さらに、レベルＡの段差クリティカル箇所の対象メッシュ（被覆率が２０％未満の対象メッシュ）の上下左右１０個先のメッシュで囲まれた領域（２１×２１＝４４１メッシュ）の平均被覆率を計算する。
【００８４】
この平均被覆率が３５％未満である場合は、その領域はレベルＡよりさらにクリティカル度が高い箇所として、レベルＢの段差クリティカル箇所とする。一方、平均被覆率が３５％以上であれば、その領域はレベルＡの段差クリティカル箇所となる。段差クリティカル箇所のレベルを設定した後は、レベルに応じた修正を行う。
【００８５】
図７には、アルゴリズム（２）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、αは被覆率、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。
【００８６】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【００８７】
例えば、ダミーパターンの配置では、抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２μｍ角の正方形のダミーが８μｍピッチで配置されている場合に、上記平均被覆率が３０％以下となり、段差クリティカル箇所として抽出された場合は、抽出された領域に対しては１．５μｍ角の正方形ダミーパターンを２μｍピッチで追加配置する。これにより、平均被覆率が３０％以上となり、段差クリティカル箇所には該当しなくなる。
【００８８】
ダミーパターンによる修正を行った場合には、ダミーパターンを配置したメッシュを中心として周辺１ｍｍのメッシュで再度被覆率のチェックを行う。これにより、レベルＡ、Ｂのいずれの段差クリティカル箇所が検出されていないことを確認する。なお、ダミーパターンの配置やレイアウト変更による対応が困難な箇所では、プロセス条件最適化によって対応する。
【００８９】
プロセス条件の最適化は、例えば、オーバー研磨時間を減らすなどの研磨時間調整、研磨圧力低減などの研磨圧力調整、研磨定盤の回転数増加などの回転数調整、スラリー添加剤増加や調合比率変更などのスラリー調整、スラリー種の変更、スラリーの流量調整などを行う。
【００９０】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種種に設定すればよい。
【００９１】
また、本実施形態で用いた図７のアルゴリズムでは、クリティカル度をＡ，Ｂの二段階準備した。二段階準備したことの第一のメリットは、クリティカル度に応じて異なる対応をすることができる点である。例えば、クリティカル度の高いランクＢの該当箇所はすべて上述したようなレイアウト修正およびプロセス条件の変更を行い、クリティカル度の低いランクＡの該当箇所は技術者の判断に応じて修正方法や修正の仕方を変えることができる。すなわちエラーを確認して、レイアウト修正もプロセス対応も必要ないとすること、プロセス条件変更のみで対応すること、レイアウト修正のみを行うこと、レイアウト修正とプロセス条件変更との両方を行うこともできる。また、ランクＡのエラー箇所をカウントしておいて、エラー個数が例えば１０箇所までなら修正対応はしない、などの判断をすることができる。
【００９２】
また、二段階のクリティカル度を準備した第二のメリットは計算量が低減できる点である。クリティカル度の高いランクＢのエラーのみである場合は抽出エリアが広いため、被覆率が８０％を超える全てのメッシュを中心として２１×２１メッシュ数の計算が必要である。一方、レベルＡ，Ｂ二段にすることで、被覆率が８０％を超えるメッシュのうちレベルＡに該当する箇所だけ２１×２１メッシュ数の計算を行うことから、計算面積を減らすことができる。
【００９３】
［第４実施形態］
第４実施形態では、第２実施形態で説明した成膜の形状が異なる膜種を用いた場合に、抽出アルゴリズムを変えて段差クリティカル箇所を抽出し、半導体装置を製造する例である。したがって、製造の基本的なフローは第１実施形態と同じで、抽出アルゴリズムが異なる。図８は、第４実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。このアルゴリズムは、図３に示すアルゴリズム（２）である低被覆率かつ大面積のパターンについての段差クリティカルなパターンの抽出アルゴリズムである。
【００９４】
先ず、レイアウトパターンに対して成膜量の−３０％〜−５０％のリサイズを行う。その後、リサイズ後のパターンにおけるレイアウトの被覆率を計算する。この際、レイアウトを５０μｍのメッシュに区切り、各メッシュごとに計算する。そして、被覆率が２０％より小さい箇所を抽出する。ここで、被覆率が２０％以上である箇所は段差クリティカル箇所に該当しないと判断する。
【００９５】
次に、被覆率が２０％未満のメッシュについて、そのメッシュを中心として上下左右３個先のメッシュで囲まれた領域（７×７＝４９メッシュ）の平均被覆率を計算する。この平均被覆率が３０％以上であれば段差クリティカル箇所には該当しないと判断する。
【００９６】
一方、平均被覆率が３０％未満であれば段差クリティカル箇所となる。ここでは、この該当箇所をレベルＡの段差クリティカル箇所とする。さらに、レベルＡの段差クリティカル箇所の対象メッシュ（被覆率が２０％未満の対象メッシュ）の上下左右１０個先のメッシュで囲まれた領域（２１×２１＝４４１メッシュ）の平均被覆率を計算する。
【００９７】
この平均被覆率が３５％未満である場合は、その領域はレベルＡよりさらにクリティカル度が高い箇所として、レベルＢの段差クリティカル箇所とする。一方、平均被覆率が３５％以上であれば、その領域はレベルＡのクリティカル箇所となる。段差クリティカル箇所のレベルを設定した後は、レベルに応じた修正を行う。
【００９８】
図８には、アルゴリズム（２）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、αは被覆率、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。
【００９９】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【０１００】
例えば、ダミーパターンの配置では、抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２μｍ角の正方形のダミーパターンが８μｍピッチで配置されている場合に、上記平均被覆率が３０％以下となり段差クリティカル箇所として抽出された場合は、抽出された領域に対しては１．５μｍ角の正方形ダミーパターンを２μｍピッチで追加配置する。これにより、平均被覆率が３０％以上となり、段差クリティカル箇所には該当しなくなる。
【０１０１】
ダミーパターンによる修正を行った場合には、ダミーパターンを配置したメッシュを中心として周辺１ｍｍのメッシュで再度被覆率のチェックを行う。これにより、レベルＡ、Ｂのいずれの段差クリティカル箇所が検出されていないことを確認する。なお、ダミーパターンの配置やレイアウト変更による対応が困難な箇所では、プロセス条件最適化によって対応する。
【０１０２】
プロセス条件の最適化は、例えば、オーバー研磨時間を減らすなどの研磨時間調整、研磨圧力低減などの研磨圧力調整、研磨定盤の回転数増加などの回転数調整、スラリー添加剤増加や調合比率変更などのスラリー調整、スラリー種の変更、スラリーの流量調整などを行う。
【０１０３】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種種に設定すればよい。
【０１０４】
また、本実施形態で用いた図８のアルゴリズムでは、クリティカル度をＡ，Ｂの二段階準備した。二段階準備したことの第一のメリットは、クリティカル度に応じて異なる対応をすることができる点である。例えば、クリティカル度の高いランクＢの該当箇所はすべて上述したようなレイアウト修正およびプロセス条件の変更を行い、クリティカル度の低いランクＡの該当箇所は技術者の判断に応じて修正方法や修正の仕方を変えることができる。すなわち、エラーを確認して、レイアウト修正もプロセス対応も必要ないとすること、プロセス条件変更のみで対応すること、レイアウト修正のみを行うこと、レイアウト修正とプロセス条件変更との両方を行うこともできる。また、ランクＡのエラー箇所をカウントしておいて、エラー個数が例えば１０箇所までなら修正対応はしない、などの判断をすることができる。
【０１０５】
また、二段階のクリティカル度を準備した第二のメリットは計算量が低減できる点である。クリティカル度の高いランクＢのエラーのみである場合は抽出エリアが広いため、被覆率が８０％を超える全てのメッシュを中心として２１×２１メッシュ数の計算が必要である。一方、レベルＡ，Ｂ二段にすることで、被覆率が８０％を超えるメッシュのうちレベルＡに該当する箇所だけ２１×２１メッシュ数の計算を行うことから、計算面積を減らすことができる。
【０１０６】
［第５実施形態］
第５実施形態では、第１実施形態で説明した成膜の形状が異なる膜種を用いた場合に、抽出アルゴリズムを変えて段差クリティカル箇所を抽出し、半導体装置を製造する例である。したがって、製造の基本的なフローは第１実施形態と同じで、抽出アルゴリズムが異なる。
【０１０７】
図９は、本実施形態で扱う段差の状態を説明する模式図である。図中破線が研磨前の被平坦化膜の状態を示し、図中太実線が研磨後の被平坦化膜の状態を示している。すなわち、レイアウトパターンの密度が低い箇所では、研磨前の成膜量が少ないために研磨時に膜が過剰に研磨される状態（ディッシング）が生じている。このディッシングを検出するアルゴリズムを以下に説明する。
【０１０８】
図１０は、第５実施形態での段差クリティカルなパターンの抽出アルゴリズムを説明する図である。このアルゴリズムは、図３に示すアルゴリズム（３）である太幅配線かつ大面積のパターンについての段差クリティカルなパターンの抽出アルゴリズムである。
【０１０９】
先ず、メッシュの中にあるパターンの線幅がＬ以上のものがあるかを検出する。もし、Ｌ以上の線幅が存在しなければ対象メッシュは段差クリティカル箇所には該当しないと判断する。
【０１１０】
一方、Ｌ以上の線幅が存在する場合は、そのメッシュが連続する個数を調べる。縦、横方向に３個以上連続する場合は段差クリティカル箇所とする。３個以下であれば段差クリティカル箇所とはならない。本実施形態では、例えばＬ＝３００μｍと設定した。
【０１１１】
図１０には、アルゴリズム（３）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、Ｌはパターンの線幅、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。
【０１１２】
図１１は、低被覆率で隣接するメッシュとの被覆率差が大きい箇所を抽出するためのアルゴリズムを説明する図である。このアルゴリズムは、図１１（ａ）に示すエロージョンによる段差クリティカル箇所を抽出するアルゴリズムで、図３に示すアルゴリズム（４）に対応する。
【０１１３】
先ず、図１１（ｂ）に示すように、対象とするメッシュの被覆率を調べ、被覆率が５％以下であればそのメッシュの周囲を取り囲む個の隣接するメッシュとの被覆率の差分を調べる。差分が１０％以上であれば対象メッシュは段差クリティカル箇所となる。
【０１１４】
図１１（ｂ）には、アルゴリズム（４）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、ρＡは対象メッシュの被覆率、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。また、ρＡijは、対象メッシュを中心としたｉ、ｊの位置にあるメッシュの被覆率を示している。
【０１１５】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【０１１６】
例えば、ダミーパターンの配置では抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２μｍ角の正方形のダミーが１０μｍピッチで配置されている場合に、図１１のアルゴリズムで上記平均被覆率が５％以下となり、段差クリティカル箇所として抽出された場合は、抽出された領域に対しては１μｍ角の正方形ダミーパターンを２μｍピッチで追加配置する。これにより、平均被覆率が５％以上となり、段差クリティカル箇所には該当しなくなる。
【０１１７】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種種に設定すればよい。
【０１１８】
［第６実施形態］
第６実施形態では、第１実施形態で説明した成膜の形状が異なる膜種を用いた場合に、抽出アルゴリズムを変えて段差クリティカル箇所を抽出し、半導体装置を製造する例である。したがって、製造の基本的なフローは第１実施形態と同じで、抽出アルゴリズムが異なる。
【０１１９】
図１２は、レイアウトの境界で研磨後の被平坦化膜が落ち込む様子(fang)を示す模式図である。この現象は対象とするメッシュが低被覆率で、隣接するメッシュとの被覆率差が大きい場合に生じる。図１３は、これを抽出するためのアルゴリズムを説明する図である。このアルゴリズムは、図３に示すアルゴリズム（５）に対応している。
【０１２０】
すなわち、先ず、対象とするメッシュの被覆率を調べ、被覆率が２０％以下である場合に、そのメッシュの周囲を取り囲む８個の隣接するメッシュとの被覆率の差分を調べる。差分が２０％以上である場合は対象メッシュは段差クリティカル箇所となる。
【０１２１】
図１３には、アルゴリズム（５）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、ρＡは対象メッシュの被覆率、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。また、ρＡijは、対象メッシュを中心としたｉ、ｊの位置にあるメッシュの被覆率を示している。
【０１２２】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【０１２３】
例えば、ダミーパターンの配置では抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２μｍ角の正方形のダミーパターンが８μｍピッチで配置されている場合に、図１３のアルゴリズムで上記平均被覆率が５％以下となり、段差クリティカル箇所として抽出された場合は、抽出された領域に対しては１．５μｍ角の正方形ダミーパターンを２μｍピッチで追加配置する。これにより、平均被覆率が２０％より大きくなり、段差クリティカル箇所には該当しなくなる。
【０１２４】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種種に設定すればよい。
【０１２５】
［第７実施形態］
第７実施形態では、第１実施形態で説明した成膜の形状が異なる膜種を用いた場合に、抽出アルゴリズムを変えて段差クリティカル箇所を抽出し、半導体装置を製造する例である。したがって、製造の基本的なフローは第１実施形態と同じで、抽出アルゴリズムが異なる。
【０１２６】
本実施形態のアルゴリズムは、対象とするメッシュの被覆率が中程度で、そのメッシュが線幅の細いパターンで構成され、前記条件のメッシュが大面積で存在し、かつその周囲の領域が低被覆率であるレイアウトを抽出するためのアルゴリズムである。この場合、Humpと呼ばれる段差が発生しやすい。図１４は、Ｈｕｍｐを検出するためのアルゴリズムを説明する図である。このアルゴリズムは、図３に示すアルゴリズム（６）に対応している。
【０１２７】
先ず、対象メッシュの被覆率が４０％〜６０％であるかを検証し、４０％〜６０％でる場合、対象メッシュを含む縦、横、斜め方向５個分の周辺領域（図中ドットで示すメッシュ参照）の平均被覆率を計算する。そして、この平均被覆率が１０％以下である場合は、対象メッシュの周辺長を調べる。ここで、周辺長は、パターンの辺の延べ長さのことである。
【０１２８】
周辺長が２ｍｍ以上で、かつデザインルールの最小線幅の３倍以下の線幅がある場合は段差クリティカル箇所となる。前記条件を一つでも外れた場合は段差クリティカル箇所にはならない。
【０１２９】
図１４には、アルゴリズム（６）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、ρＡは対象メッシュの被覆率、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。また、ρＡijは、対象メッシュを中心としたｉ、ｊの位置にあるメッシュの被覆率を示している。また、Ｐｅｒｉは、パターンの周辺長、Ｌはパターンの線幅、Ｌminは、デザインルールの最小線幅を示している。
【０１３０】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【０１３１】
例えば、ダミーパターンの配置では、抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２μｍ角の正方形のダミーパターンが８μｍピッチで配置されている場合に、図１４のアルゴリズムで上記平均被覆率が５％以下となり段差クリティカル箇所として抽出された場合は、抽出された領域に対しては１μｍ角の正方形ダミーパターンを２μｍピッチで追加配置する。これにより、平均被覆率が１０％より大きくなり、段差クリティカル箇所には該当しなくなる。
【０１３２】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種種に設定すればよい。
【０１３３】
［第８実施形態］
第８実施形態では、第１実施形態で説明した成膜の形状が異なる膜種を用いた場合に、抽出アルゴリズムを変えて段差クリティカル箇所を抽出し、半導体装置を製造する例である。したがって、製造の基本的なフローは第１実施形態と同じで、抽出アルゴリズムが異なる。
【０１３４】
本実施形態のアルゴリズムは、細い線幅の領域が続きかつその周辺に被覆率の低いメッシュが存在するレイアウトを抽出するためのアルゴリズムである。この場合、Ｈｕｍｐと呼ばれる段差が発生しやすい。図１５は、Humpを抽出するためのアルゴリズムを説明する図である。このアルゴリズムは、図３に示すアルゴリズム（６）に対応している。
【０１３５】
先ず、対象メッシュにデザインルールの最小線幅の３倍より小さい線幅が存在し、かつそのメッシュの周辺長が一定値以上（本実施形態では２ｍｍ）である場合は、そのメッシュの連続個数を調べる。図１５に示すように、連続個数の領域が横方向に３個以上である場合は、さらにその周辺のメッシュの被覆率をチェックする。
【０１３６】
周辺の被覆率が２０％以下で、そのメッシュが図１３に示すように２個以上続く場合は段差クリティカル箇所となる。前記条件を一つでも外れた場合は段差クリティカル箇所にはならない。
【０１３７】
図１５には、アルゴリズム（６）による段差クリティカル箇所の抽出およびレベル判定の演算式が示されている。ここで、ｉは対象メッシュを０とした横方向のメッシュ位置、ｊは対象メッシュを０とした縦方向のメッシュ位置を示している。また、αａは、周辺メッシュの被覆率を示している。また、Ｌはパターンの線幅、Ｌminは、デザインルールの最小線幅を示している。
【０１３８】
このような抽出ルールに従って段差クリティカル箇所の抽出を行った結果、段差クリティカル箇所が検出された場合、ダミーパターンの配置やレイアウト変更で段差クリティカルなパターンを修正する。
【０１３９】
例えば、ダミーパターンの配置では抽出された段差クリティカル箇所に対して段差が解消されるようにパターンの大きさ、ピッチ、形状が調節される。例えば、もともと２μｍ角の正方形のダミーパターンが８μｍピッチで配置されている場合に、図１５のアルゴリズムで上記平均被覆率が５％以下となり段差クリティカル箇所として抽出された場合は、抽出された領域に対しては１．５μｍ角の正方形ダミーパターンを２μｍピッチで追加配置する。これにより、隣接するメッシュの平均被覆率が２０％より大きくなり、段差クリティカル箇所には該当しなくなる。
【０１４０】
このように、段差クリティカルなパターンをマスクデータの生成前に抽出し、修正を施すことによって、マスクデータ生成の際には段差エラーを抑制したデータを出力することになる。これにより、段差エラーが抑制された半導体装置を製造することができる。なお、上記説明で用いたリザイズ量、メッシュサイズ、被覆率計算をする領域はこれに限定されず、プロセス条件や計算時間、抽出精度に応じて種種に設定すればよい。
【０１４１】
［第９実施形態］
第９実施形態では、図１６に示すフローに従って半導体装置を製造するにあたり、段差クリティカルなパターンの抽出ルールを実験データをもとに決定する例である。本実施形態では、図３のアルゴリズム（４）に対する抽出ルールを決めるためのレイアウトを作成し、図１２に示されるようなパターンエッジ付近の膜の落ち込みが現れる条件を調べた。
【０１４２】
レイアウトは５０μｍ単位で対象となるメッシュの面積密度、および対象メッシュの面積密度とその周辺のメッシュの平均面積密度との差分を変えて準備した。このマスクを用いてタングステンレイヤをＣＭＰ法によって平滑化処理した結果、図１７に示す結果となった。
【０１４３】
図１７では、列がレイアウトの対象メッシュの被覆率（ρＡ）を、行が対象メッシュと隣接するメッシュとの被覆率の差分(ρＡij−ρＡ)を示している。実験の結果、図中○印が段差として問題のない領域であることが分かった。
【０１４４】
そこで、抽出ルールをρＡ≦５％、かつρＡij-ρＡ≧１０％(i＝−１〜１、j＝−１〜１)と決定した。この抽出ルールを用いて製品のレイアウトをチェックし段差クリティカルな箇所の検出を行った。次に検出された段差クリティカル箇所に対してプロセス条件を最適化して段差をなくした。
【０１４５】
プロセス条件の最適化は、例えば、オーバー研磨時間を減らすなどの研磨時間調整、研磨圧力低減などの研磨圧力調整、研磨定盤の回転数増加などの回転数調整、スラリー添加剤増加や調合比率変更などのスラリー調整、スラリー種の変更、スラリーの流量調整などを行う。その結果デバイスの歩留まりを向上させることができた。
【０１４６】
本実施形態では、図３のアルゴリズム（４）を抽出アルゴリズムとして、図１６のフローでクリティカル箇所を抽出したが、アルゴリズム（４）に限ることなく、抑えたい段差に応じて図３に示したアルゴリズムはすべて使用可能で目的のデバイスを作成できる。
【０１４７】
上記の実施形態によって半導体装置を製造することで、回路のパターン上を覆う被平坦化膜に問題となる段差が発生しないことになる。
【０１４８】
＜３．プログラムの形態＞
上記説明した各種のプログラムは、コンピュータのＣＰＵによって実行させるため、コンピュータの記憶部に記憶されていたり、ＣＤ−ＲＯＭ等の記録媒体に記録されていたり、ネットワークを介して配信されるものである。
【符号の説明】
【０１４９】
１…配置配線ツール、１１…計算部、１２…解析部、１３…修正部、Ｎ…ネットワーク、ＰＣ１…コンピュータ、ＳＶ…サーバ
【特許請求の範囲】
【請求項１】
製造対象となる回路の物理レイアウトデータを計算部に読み込み、当該物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う工程と、
前記計算部から出力されるパターン幅を変形した後の物理レイアウトを解析部に読み込み、当該物理レイアウトの注目範囲について、当該注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析する工程と、
前記解析部から出力される前記段差として残ると予測されるパターンのデータを修正部に読み込み、所定以上の段差が残らないレイアウトへ修正する工程と
を有する半導体装置の製造方法。
【請求項２】
製造対象となる回路の物理レイアウトデータを計算部に読み込み、当該物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う工程と、
前記計算部から出力されるパターン幅を変形した後の物理レイアウトを解析部に読み込み、当該物理レイアウトの注目範囲について、当該注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析する工程と、
前記解析部から出力される前記段差として残ると予測されるパターンのデータを修正部に読み込み、段差を低減する製造条件へ修正する工程と
を有する半導体装置の製造方法。
【請求項３】
前記解析部は、前記所定以上の段差として残ると予測されるパターンについて、予測される段差の異なる複数のレベルを設定し、
前記修正部は、前記解析部で設定した複数のレベルに応じたレイアウトの修正を行う
請求項１記載の半導体装置の製造方法。
【請求項４】
前記解析部は、前記所定以上の段差として残ると予測されるパターンについて、予測される段差の異なる複数のレベルを設定し、
前記修正部は、前記解析部で設定した複数のレベルに応じた製造条件の修正を行う
請求項２記載の半導体装置の製造方法。
【請求項５】
前記修正部は、前記所定以上の段差として残ると予測されるパターンについてレイアウトを修正する場合、当該パターンの幅の修正、当該パターンの引き回しの修正、当該パターンの周辺にダミーパターンを配置する修正のうち少なくとも一つを行う
請求項１または３記載の半導体装置の製造方法。
【請求項６】
前記解析部は、前記パターン上の被平坦化膜の平坦化処理の条件に応じて前記所定以上の段差として残ると予測されるパターンの解析手順を切り替える
請求項１から５のうちいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記計算部は、半導体製造装置のプロセスフロー、前記被平坦化膜の膜種、膜厚、研磨条件、成膜量、研磨量のパラメータのいずれかと変形量との関係を示すデータベースを参照し、当該参照した変形量だけパターン幅を変形させる
請求項１から６のうちいずれか１項に記載の半導体装置の製造方法。
【請求項８】
製造対象となる回路の物理レイアウトデータを読み込み、当該物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う計算部と、
前記計算部から出力されるパターン幅を変形した後の物理レイアウトを読み込み、当該物理レイアウトの注目範囲について、当該注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析する解析部と、
前記解析部から出力される前記段差として残ると予測されるパターンのデータを読み込み、所定以上の段差が残らないレイアウトへ修正する修正部と
を有する半導体装置の製造装置。
【請求項９】
製造対象となる回路の物理レイアウトデータを読み込み、当該物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う計算部と、
前記計算部から出力されるパターン幅を変形した後の物理レイアウトを読み込み、当該物理レイアウトの注目範囲について、当該注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析する解析部と、
前記解析部から出力される前記段差として残ると予測されるパターンのデータを読み込み、段差を低減する製造条件へ修正する修正部と
を有する半導体装置の製造装置。
【請求項１０】
製造対象となる回路の物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算するステップと、
前記パターン幅を変形した後の物理レイアウトの注目範囲について、当該注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析するステップと、
前記段差として残ると予測されるパターンのデータに基づき、前記所定以上の段差が残らないレイアウトへ修正するステップと
をコンピュータに実行させる半導体装置の製造プログラム。
【請求項１１】
製造対象となる回路の物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算するステップと、
前記パターン幅を変形した後の物理レイアウトの注目範囲について、当該注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析するステップと、
前記段差として残ると予測されるパターンのデータに基づき、段差を低減する製造条件へ修正するステップと
をコンピュータに実行させる半導体装置の製造プログラム。
【請求項１２】
製造対象となる回路の物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行うステップと、
前記パターン幅を変形した後の物理レイアウトの注目範囲について、当該注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析するステップと、
前記段差として残ると予測されるパターンのデータに基づき、前記所定以上の段差が残らないレイアウトへ修正し、修正したレイアウトに基づきマスクデータを生成するステップと
をコンピュータに実行させるマスクデータの生成プログラム。
【請求項１】
製造対象となる回路の物理レイアウトデータを計算部に読み込み、当該物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う工程と、
前記計算部から出力されるパターン幅を変形した後の物理レイアウトを解析部に読み込み、当該物理レイアウトの注目範囲について、当該注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析する工程と、
前記解析部から出力される前記段差として残ると予測されるパターンのデータを修正部に読み込み、所定以上の段差が残らないレイアウトへ修正する工程と
を有する半導体装置の製造方法。
【請求項２】
製造対象となる回路の物理レイアウトデータを計算部に読み込み、当該物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う工程と、
前記計算部から出力されるパターン幅を変形した後の物理レイアウトを解析部に読み込み、当該物理レイアウトの注目範囲について、当該注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析する工程と、
前記解析部から出力される前記段差として残ると予測されるパターンのデータを修正部に読み込み、段差を低減する製造条件へ修正する工程と
を有する半導体装置の製造方法。
【請求項３】
前記解析部は、前記所定以上の段差として残ると予測されるパターンについて、予測される段差の異なる複数のレベルを設定し、
前記修正部は、前記解析部で設定した複数のレベルに応じたレイアウトの修正を行う
請求項１記載の半導体装置の製造方法。
【請求項４】
前記解析部は、前記所定以上の段差として残ると予測されるパターンについて、予測される段差の異なる複数のレベルを設定し、
前記修正部は、前記解析部で設定した複数のレベルに応じた製造条件の修正を行う
請求項２記載の半導体装置の製造方法。
【請求項５】
前記修正部は、前記所定以上の段差として残ると予測されるパターンについてレイアウトを修正する場合、当該パターンの幅の修正、当該パターンの引き回しの修正、当該パターンの周辺にダミーパターンを配置する修正のうち少なくとも一つを行う
請求項１または３記載の半導体装置の製造方法。
【請求項６】
前記解析部は、前記パターン上の被平坦化膜の平坦化処理の条件に応じて前記所定以上の段差として残ると予測されるパターンの解析手順を切り替える
請求項１から５のうちいずれか１項に記載の半導体装置の製造方法。
【請求項７】
前記計算部は、半導体製造装置のプロセスフロー、前記被平坦化膜の膜種、膜厚、研磨条件、成膜量、研磨量のパラメータのいずれかと変形量との関係を示すデータベースを参照し、当該参照した変形量だけパターン幅を変形させる
請求項１から６のうちいずれか１項に記載の半導体装置の製造方法。
【請求項８】
製造対象となる回路の物理レイアウトデータを読み込み、当該物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う計算部と、
前記計算部から出力されるパターン幅を変形した後の物理レイアウトを読み込み、当該物理レイアウトの注目範囲について、当該注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析する解析部と、
前記解析部から出力される前記段差として残ると予測されるパターンのデータを読み込み、所定以上の段差が残らないレイアウトへ修正する修正部と
を有する半導体装置の製造装置。
【請求項９】
製造対象となる回路の物理レイアウトデータを読み込み、当該物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行う計算部と、
前記計算部から出力されるパターン幅を変形した後の物理レイアウトを読み込み、当該物理レイアウトの注目範囲について、当該注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析する解析部と、
前記解析部から出力される前記段差として残ると予測されるパターンのデータを読み込み、段差を低減する製造条件へ修正する修正部と
を有する半導体装置の製造装置。
【請求項１０】
製造対象となる回路の物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算するステップと、
前記パターン幅を変形した後の物理レイアウトの注目範囲について、当該注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析するステップと、
前記段差として残ると予測されるパターンのデータに基づき、前記所定以上の段差が残らないレイアウトへ修正するステップと
をコンピュータに実行させる半導体装置の製造プログラム。
【請求項１１】
製造対象となる回路の物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算するステップと、
前記パターン幅を変形した後の物理レイアウトの注目範囲について、当該注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析するステップと、
前記段差として残ると予測されるパターンのデータに基づき、段差を低減する製造条件へ修正するステップと
をコンピュータに実行させる半導体装置の製造プログラム。
【請求項１２】
製造対象となる回路の物理レイアウトデータにおけるパターン幅を予め決められた量だけ変形する計算を行うステップと、
前記パターン幅を変形した後の物理レイアウトの注目範囲について、当該注目範囲および当該注目範囲の周辺範囲のパターンの密度、パターン幅、周辺長のうち少なくとも１つを用いて定量的な計算により、パターン上の被平坦化膜を平坦化処理した際に所定以上の段差として残ると予測されるパターンを解析するステップと、
前記段差として残ると予測されるパターンのデータに基づき、前記所定以上の段差が残らないレイアウトへ修正し、修正したレイアウトに基づきマスクデータを生成するステップと
をコンピュータに実行させるマスクデータの生成プログラム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１０−２７２６１１（Ｐ２０１０−２７２６１１Ａ）
【公開日】平成２２年１２月２日（２０１０．１２．２）
【国際特許分類】
【出願番号】特願２００９−１２１６０４（Ｐ２００９−１２１６０４）
【出願日】平成２１年５月２０日（２００９．５．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２２年１２月２日（２０１０．１２．２）
【国際特許分類】
【出願日】平成２１年５月２０日（２００９．５．２０）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]