半田バンプの高感度抵抗測定装置及び監視方法
【課題】温度変化による抵抗変化を含まずに半田バンプ接続部の微小な抵抗変化を高い分解能により正確に検出可能とする。
【解決手段】マザーボード10に実装されたBGAパッケージ12について、変形応力によるダメージを受け易い監視バンプ20−11と、変形応力によるダメージを受けにくい基準バンプ20−12を選択し、監視バンプ20−11に第1定電流源30から一定電流を流すと共に、基準バンプ20−12に第2定電流源32から同じ値の一定電流を流す。半田バンプ抵抗測定装置28は、第1定電流源30からの一定電流により監視バンプ20−11に発生する第1電圧から第2定電流源32からの一定電流により基準バンプ20−12に発生する第2電圧を差し引いた差電圧を、監視バンプ20−11の抵抗変化を表す抵抗変動電圧として直流電圧計34に表示する。
【解決手段】マザーボード10に実装されたBGAパッケージ12について、変形応力によるダメージを受け易い監視バンプ20−11と、変形応力によるダメージを受けにくい基準バンプ20−12を選択し、監視バンプ20−11に第1定電流源30から一定電流を流すと共に、基準バンプ20−12に第2定電流源32から同じ値の一定電流を流す。半田バンプ抵抗測定装置28は、第1定電流源30からの一定電流により監視バンプ20−11に発生する第1電圧から第2定電流源32からの一定電流により基準バンプ20−12に発生する第2電圧を差し引いた差電圧を、監視バンプ20−11の抵抗変化を表す抵抗変動電圧として直流電圧計34に表示する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、回路基板に半田バンプにより実装されたボールグリッドアレイ等のパッケージの半田接続状態を監視する半田バンプの高感度抵抗測定装置及び方法に関し、特に、応力により半田バンプに生じたクラックによる抵抗の微小変化を検出して監視する半田バンプの高感度抵抗測定装置及び監視方法に関する。
【背景技術】
【0002】
近年、サーバ等のシステムボードに複数のプロセッサを実装するボールグリッドアレイパッケージ(以下「BGAパッケージ」という)は、サーバの高機能化と高消費電力化により電源ピン及び信号ピンが1000ピンや2000ピンと増加し、これに伴いBGAパッケージもサイズが大型化している。
【0003】
このようにBGAパッケージが大型化すると、材質の異なるシステムボード、BGAパッケージ及びプロセッサを構成する半導体ICの熱サイクルに起因した相互の熱膨張率の相違に起因し、BGAパッケージの半田バンプと回路基板との半田接続部に応力が繰り返し加わり、半田バンプ接続部の応力歪が増大して微細クラック等のダメージを与える懸念がある。
【0004】
またBGAパッケージを実装するシステムボード等の回路基板も大型化しており、回路基板が大型化すると、回路基板の取り扱いや基板組立プロセスでの基板変形がBGAパッケージの半田バンプに微細クラック等のダメージを与える懸念がある。
【0005】
BGAパッケージの半田バンプに微細なクラックが発生すると、時間の経過に伴ってクラックが徐々に増大し、クラックの進展状態がある限界を超えると、クラックが急激に進展して半田バンプの抵抗も急激に増加し、破断に至る恐れがあり、これら微細クラック等のダメージは長期信頼性悪化の要因となっている。
【0006】
BGAパッケージにおける半田バンプのダメージは、半田バンプ接続部の抵抗上昇となるが、微細クラックが発生した初期のダメージを検出するためには非常に微小な抵抗変動を検出する必要がある。
【0007】
従来、微小な抵抗変動を検出する方法としては、例えば四端子法が知られている。四端子法は、抵抗測定のための電流を供給する回路と抵抗に発生した電圧を検出する回路を独立させており、このため電流供給用に2端子、電圧測定用に2端子の合計4端子の測定端子を設けている。
【0008】
四端子法で使用する電圧計は内部抵抗が非常に高く、電圧測定側の回路に殆ど電流が流れないため、測定対象となる半田バンプ接続部の接触抵抗や測定器の配線抵抗等による電圧降下は無視でき、半田バンプ接続部の抵抗のみを正確に測定することができる。
【特許文献1】特開2003−043091号公報
【特許文献2】特開平7−104023号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかしながら、このような従来の四端子法を用いた半田バンプ接続部の抵抗変化の検出にあっては、検出感度が不足して微小な抵抗変化を正確に検出することができないという問題がある。
【0010】
従来の四端子法として、例えば最小分解能1ミリボルトで測定レンジ100ミリボルトの電圧計を仮定し、更に、初期の半田バンプ接続部の抵抗を1オームとし、半田バンプ接続部に流す定電流の電流値を1ミリアンペアと仮定した場合、初期電位は1ミリボルトであり、1ミリボルトの電位変動は1オームの抵抗変化を表す。
【0011】
半田バンプ接続部のクラックの進展状態に応じた抵抗変化を検出するためには、初期抵抗の0.01パーセント程度の分解能が必要である。これは初期抵抗を1オームとすると、0.01オームの抵抗変化を検出する必要がある。
【0012】
このように抵抗検出の分解能を高めるためには、四端子法で半田バンプ接続部に流す定電流の電流値を増加させれば良い。そこで、定電流の電流値を100ミリアンペアに増加させると、1ミリボルトの電圧変化は0.01オームの抵抗変化を表すことができる。
【0013】
しかし、半田バンプの初期抵抗は1オームであるため、測定電圧は初期値が100ミリボルトとフルレンジとなり、その後の抵抗が0.01オーム増加すると測定電圧は101ミリボルトとオーバーフローし、微小な抵抗変化を測定することができないという問題がある。
【0014】
更に特定の半田バンプ接続部を対象に微小な抵抗変化を検出して良否を判別する場合、パッケージ全体の温度変化によっても抵抗が変化するため、半田バンプ接続部のクラック等のダメージによる抵抗変動と、温度変化による抵抗変動の区別がつかず、半田バンプ接続部のダメージによる抵抗変化を検出することができないという問題もある。
【0015】
本発明は、温度変化による抵抗変化を含まずに半田バンプ接続部の微小な抵抗変化を高い分解能により正確に検出可能とする半田バンプの高感度抵抗測定装置及び監視方法を提供することを目的とする。
【課題を解決するための手段】
【0016】
(装置)
本発明は、半田バンプの高精度抵抗測定装置を提供する。本発明の半田バンプの高精度抵抗測定装置は、
裏面に複数の半田バンプを配列したパッケージと、
パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
監視バンプ接続部に直列接続されて一定電流を流す第1定電流源と、
基準バンプ接続部に直列接続されて第1定電流源と同じ一定電流を流し、第1定電流源と監視バンプ接続部の直列回路とコモン側を共通接続した第2定電流源と、
第1定電流源からの一定電流(I)により監視バンプ接続部に発生する第1電圧(V1)から第2定電流源からの一定電流(I)により基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする。
【0017】
ここで、監視バンプ接続部はパッケージの最外周に位置する半田バンプ接続部であり、基準バンプ接続部は監視バンプ接続部の内周に位置する半田バンプ接続部である。
【0018】
パッケージはセラミックで作られており、且つパッケージの上に、裏面に複数の半田バンプを配列した半導体装置(LSI)を半田付けして実装した場合、監視バンプ接続部はパッケージの最外周コーナに位置する半田バンプ接続部であり、基準バンプ接続部は最外周コーナに隣接した内周コーナに位置する半田バンプ接続部である。
【0019】
パッケージは合成樹脂で作られており、且つパッケージの上に、裏面に複数の半田バンプを配列した半導体装置(LSI)を半田付けして実装した場合、監視バンプ接続部は半導体装置の最外周コーナに位置する半田バンプの直下に位置するパッケージの半田バンプ接続部であり、基準バンプ接続部は最外周コーナに隣接した内周コーナに位置する半田バンプ接続部である。
【0020】
外部の監視ユニットに、第1定電流源、第2定電流源及び抵抗変化検出部を設ける。
【0021】
この場合、抵抗変化検出部は直流電圧計であり、監視バンプ接続部のプラス電位側を直流電圧計のプラス端子に接続し、基準バンプ接続部のプラス電位側を直流電圧計のマイナス端子に接続し、電圧計に前記抵抗変動電圧を表示させる。
【0022】
パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、第1定電流源、第2定電流源及び抵抗変化検出部を半導体装置に設ける。
【0023】
半導体装置に設けた抵抗変化検出部は、
監視バンプ接続部に発生する第1電圧から基準バンプ接続部に発生する第2電圧を差し引いた差電圧を検出する差電圧検出部と、
差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定部と、
を備える。
【0024】
半導体装置はプロセッサであり、抵抗変化検出部から異常検出信号が出力された際に、外部にエラーを通知して自己の処理を停止する。
【0025】
回路基板に、第1定電流源、第2定電流源及び抵抗変化検出部を回路基板に設ける。回路基板に設けた抵抗変化検出部は、
監視バンプ接続部に発生する第1電圧から基準バンプ接続部に発生する第2電圧を差し引いた差電圧を検出する差電圧検出部と、
差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定部と、
を備える。
【0026】
(方法)
本発明は、半田バンプの高感度抵抗測定方法を提供する。本発明の半田バンプの高感度抵抗測定方法は、
回路基板に実装したパッケージの複数の半田バンプの中から変形応力によるダメージを受け易い半田接続部を監視バンプ接続部として選択すると共に、変形応力によるダメージを受けにくい半田接続部を基準バンプ接続部として選択する選択ステップと、
監視バンプ接続部に直列接続された第1定電流源から一定電流を流すと共に、基準バンプ接続部に直列接続され且つ第1定電流源と監視バンプ接続部の直列回路とコモン側を共通接続された第2定電流源から第1定電流源と同じ一定電流を流す監視電流供給ステップと、
第1定電流源からの一定電流Iにより監視バンプ接続部に発生する第1電圧(V1)から第2定電流源からの一定電流(I)により基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出ステップと、
を備えたことを特徴とする。
【0027】
(別形態の装置)
本発明の別の形態において、半田バンプの高感度抵抗測定装置は、
裏面に複数の半田バンプを配列したパッケージと、
パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
監視バンプ接続部に直列接続されて一定電流を流す第1定電流源と、
基準バンプ接続部に直列接続されて第1定電流源と同じ一定電流を流す第2定電流源と、
第1定電流源と監視バンプ接続部の直列回路と、第2定電流源と基準バンプ接続部の直列回路とのコモン側を共通接続して形成したブリッジ回路と、
ブリッジ回路における第1定電流源と監視バンプ接続部の接続点と、第2定電流源と基準バンプ接続部の接続点の不平衡電圧を、監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする。
【0028】
ここで、抵抗変化検出部で検出する不平衡電圧は、第1定電流源からの一定電流(I)により監視バンプ接続部に発生する第1電圧(V1)から第2定電流源からの一定電流(I)により基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)である。
【0029】
(別形態の装置)
本発明の別形態にあっては、用途の制約がない高感度抵抗測定装置を提供する。本発明の高感度抵抗測定装置は、
温度により抵抗が変化すると共に変形応力により抵抗変化を受け易い監視部位と、
監視部位と同様に温度により抵抗が変化すると共に変形応力により抵抗変化を受けにくい基準部位と、
監視部位に直列接続されて一定電流を流す第1定電流源と、
基準部位に直列接続されて第1定電流源と同じ一定電流を流し、第1定電流源と監視部位の直列回路とコモン側を共通接続した第2定電流源と、
第1定電流源からの一定電流(I)により監視部位に発生する第1電圧(V1)から第2定電流源からの一定電流(I)により基準部位に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、監視部位の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする。
【発明の効果】
【0030】
本発明によれば、温度による抵抗変化の影響を、監視バンプ接続部と基準バンプ接続部との電圧降下の差電圧として抵抗変化に比例した電圧を検出することで相殺し、測定対象としている監視バンプ接続部のクラック発生に伴うダメージによる微小な抵抗変化のみを正確に検出することができる。
【0031】
また抵抗の検出感度を高めるために検出対象に流す定電流の電流値を増加させても、監視バンプ接続部と基準バンプ接続部のそれぞれに定電流を流して電圧降下の差電圧として抵抗変化に比例した電圧を検出しているため、監視バンプ接続部と基準バンプ接続部の初期抵抗は同じであることから、このとき抵抗変化検出電圧はゼロであり、ダメージにより監視バンプ接続部の抵抗が僅かに増加しても、この増加分の抵抗に比例した抵抗変化検出電圧が測定され、例えば電圧計がオーバーフローすることなく正確に微小抵抗変化を測定できる。
【0032】
例えば、監視バンプ接続部と基準バンプ接続部のそれぞれに定電流として100ミリアンペアを流しても、初期抵抗として例えば1オームによる第1電圧と第2電圧は共に100ミリボルトとなるが、差電圧である抵抗変化検出電圧は0ボルトである。この状態で監視バンプ接続部がダメージにより0.01オーム増加したとすると、第1電圧は101ミリボルトに増加し、差電圧である抵抗変化検出電圧は1ミリボルトとなり、最小分解能1ボルト、測定レンジ100ミリボルトの電圧計を使用した場合、オーバーフローを起こすことなく0.01オームの測定感度で正確に微小な抵抗変化を測定できる。
【0033】
更に監視バンプ接続部と基準バンプ接続部のそれぞれに流す定電流を1000ミリアンペアとすれば、最小分解能0.001オームとすることができる。
【発明を実施するための最良の形態】
【0034】
図1は本発明による抵抗測定対象となるBGAパッケージを実装したマザーボードを示した説明図である。図1において、マザーボード10は例えばサーバの筐体などに組み込まれる回路基板であり、マザーボード10上にはBGAパッケージ12−1,12−2が実装されており、この実施形態にあってはBGAパッケージ12−1,12−2上にはLSIとして、例えばプロセッサモジュール14−1,14−2を実装している。またマザーボード10上には、メモリモジュール16−1〜16−6、電源モジュール18−1,18−2などの半導体部品が実装されている。
【0035】
サーバ筐体に組み込んで使用するマザーボード10としては、近年にあってはボードサイズが例えば数十センチメートル×数十センチメートルを超える大型のサイズとなっており、マザーボード10の取扱いや組立プロセスにおいて、そのサイズが大きいことからボード全体に撓みや変形が生じ、これによってマザーボード10上に実装しているBGAパッケージ12−1,12−2の半田バンプによる接続部分に機械的な応力が加わってダメージを与える可能性が高い。
【0036】
図2は図1のBGAパッケージの実装部分を取り出して示した説明図である。図2において、マザーボード10上に実装されたBGAパッケージ12−1は、多層プリント基板26の裏面に複数の半田バンプ20を配置しており、多層プリント基板26の上面にはプロセッサモジュール14−1が同じく裏面の半田バンプ24による半田付けで実装されておいる。
【0037】
また、プロセッサモジュール14−1の半田バンプ24によるBGAパッケージ12−1への実装については、その間に絶縁シール層22を介在させることで、半田接続した半田バンプ24を密封構造とし、且つ絶縁シール層22により半田バンプ24の接続部に機械的な応力が加わらないように固定している。
【0038】
これに対しBGAパッケージ12−1の半田バンプ20によるマザーボード10への実装については、半田バンプ20の周囲は空洞となっており、このためマザーボード10にBGAパッケージ12−1を半田接合している半田バンプ20に対し、例えばマザーボード10の変形や、マザーボード10とBGAパッケージ12−1の材質に依存した熱膨張率の相違などに起因した機械的な応力が加わる。
【0039】
特にマザーボード10をサーバの筐体などに組み込んだ場合には、サーバにおける熱サイクルに起因して半田バンプ20に機械的な応力が繰り返し加わり、その結果、機械的な応力が最も加わり易い半田バンプ20で微細なクラックが発生し、時間の経過に伴うクラックの拡大により、半田バンプ20による接続部分の抵抗が増大する可能性がある。
【0040】
図3は図2のBGAパッケージの裏面を示した説明図である。図3において、BGAパッケージ12−1は、多層プリント基板26の裏面に多数の半田バンプ20を配列している。半田バンプ20のそれぞれは、多層プリント基板26の各層の導電パターン及び高さ方向のビアアホールを通じて、表側の図2に示すプロセッサモジュール14−1の半田バンプ24の接続パットと電気的に接続されている。
【0041】
またBGAパッケージ12−1にあっては、多層プリント基板26の基板材料としてセラミックを使用したものと合成樹脂を使用したものの2種類があり、それぞれ熱膨張率は異なったものとなっている。
【0042】
図4はセラミック製BGAパッケージにおける半田バンプの抵抗測定装置の実施形態を示した説明図である。図4において、回路基板となるマザーボード10上にはセラミック製BGAパッケージ12−11が半田バンプによる半田付けで実装され、セラミック製BGAパッケージ12−11上には絶縁シール層22で密封された半田バンプ24−1,24−2,・・・による半田付けでプロセッサモジュール14が実装されている。
【0043】
このようなマザーボード10の外部には本実施形態の半田バンプ抵抗測定装置28が設けられ、マザーボード10に対し例えばコネクタなどにより接続される。
【0044】
セラミック製BGAパッケージ12−11に設けている半田バンプにあっては、マザーボード10に対する半田付けによる実装状態で最外周に位置する半田バンプがマザーボード10との間の機械的な変形応力によるダメージを受け易く、内側に位置する半田バンプほどマザーボード10の変形応力によるダメージを受け難いことが知られている。
【0045】
図5は図4のセラミック製BGAパッケージ12−11における半田バンプを、マザーボード10及びプロセッサモジュール14と重ね合わせた実装状態で透視的に示している。
【0046】
図5におけるセラミック製BGAパッケージ12−11にあっては、最外周に位置する半田バンプが変形応力によるダメージを最も受け易すく、特に最外周のコーナに位置する半田バンプ20−11,20−21,20−31,20−41の4つの半田バンプが最も変形応力に対するダメージを受け易い半田バンプとなる。
【0047】
そこで本実施形態にあっては、セラミック製BGAパッケージ12−11の場合には、最外周のコーナに位置する4つの半田バンプ20−11,20−21,20−31,20−41を変形応力によるダメージを最も受け易い半田バンプとして選択し、これを監視バンプとする。以下の説明において、半田バンプ20−11,20−21,20−31,20−41は監視バンプという。
【0048】
一方、最外周の隣接する内側に位置した半田バンプは、最外周に比べると変形応力によるダメージを受けにくい半田バンプであり、図5にあっては、監視バンプ20−11,20−21,20−31,20−41の内側に位置するコーナの半田バンプを基準バンプ20−12,20−22,20−32及び20−42としている。
【0049】
再び図4を参照するに、外部に設けた半田バンプ抵抗測定装置28は、セラミック製BGAパッケージ12−11における図5に示した最外周コーナ部の半田バンプである監視バンプとこれに隣接する内側の基準バンプを使用して、監視バンプの抵抗変化を測定する。
【0050】
図4にあっては、図5の左下コーナに位置する監視バンプ20−11と基準バンプ20−12、更にその内側に位置する中継バンプ20−13を例にとって、半田バンプの抵抗測定を行うようにしている。
【0051】
半田バンプ抵抗測定装置28には、第1定電流源30、第2定電流源32、及び抵抗変化検出部として機能する直流電圧計34が設けられている。マザーボード10の表面には測定端子36,38,40が形成され、ここに半田バンプ抵抗測定装置28からの信号線を例えばコネクタ接続して使用するようにする。
【0052】
測定端子36は測定配線パターン42により監視バンプ20−11に接続され、測定端子38は測定配線パターン44により基準バンプ20−12に接続され、更に測定端子40は測定配線パターン46により中継バンプ20−13に接続されている。
【0053】
また、セラミック製BGAパッケージ12−11の多層プリント基板を使用して監視バンプ20−11と基準バンプ20−12を測定配線パターン48で接続すると共に、測定配線パターン48を測定配線パターン50により中継バンプ20−13に接続している。
【0054】
半田バンプ抵抗測定装置28に設けた第1定電流源30は、マイナス側を測定端子40に接続し、プラス側を測定端子36に接続することで、監視バンプ20−11を通る経路で定電流I1を流し、監視バンプ20−11の接続部分に破線の矢印で示す抵抗に応じた電圧V1を発生させている。
【0055】
第2定電流源32は、第1定電流源30と同じくマイナス側を測定端子40に接続すると共にプラス側を測定端子38に接続し、基準バンプ20−12を通って定電流I2を流すようにしている。この定電流I2を流すことで、基準バンプ20−12には破線の矢印で示す向きに抵抗に応じた電圧V2が発生する。
【0056】
直流電圧計34は、測定端子36と測定端子38の間の電圧を測定する。具体的には、直流電圧計34のプラス端子に監視バンプ20−11に発生した定電流I1による電圧V1を加えると共に、マイナス端子側に基準バンプ20−12に生じた定電流I2による電圧V2を加え、結果として直流電圧計34は、監視バンプ20−11の発生電圧V1から基準バンプ20−12の発生電圧V2を差し引いた差電圧(V1−V2)の電圧を表示するようにしている。
【0057】
図6は図4の実施形態の等価回路を示した回路図である。図6において、図5の半田バンプ抵抗測定装置28は、セラミック製BGAパッケージ12−11の監視バンプ20−11と基準バンプ20−12を含む等価回路としてブリッジ回路を結成している。
【0058】
このブリッジ回路は、接続点P1で第1定電流源30と第2定電流源32のマイナス側を接続し、第1定電流源30のプラス側を接続点P2で監視バンプ20−11と接続する。また接続点P3で監視バンプ20−11と基準バンプ20−12を接続する。更に、接続点P4で第2定電流源32のプラス側と基準バンプ20−12を接続する。
【0059】
更に、ブリッジ回路における第1定電流源30と第2定電流源32のコモン側を共通接続した接続点P1を、監視バンプ20−11と基準バンプ20−12を接続した接続点P3に直接接続して、コモン側を共通にしている。直流電圧計34は接続点P1とP4に接続される。
【0060】
このため、直流電圧計34のプラス側には監視バンプ20−11に流れる定電流I1で発生した電圧V1から基準バンプ20−12を流れる定電流I2で発生した電圧V2を差し引いた差電圧(V1−V2)が加わることになる。
【0061】
図6の等価回路における抵抗の測定感度を具体的に説明すると次のようになる。いま、直流電圧計34として最小分解能が1ミリボルトで測定レンジが100ミリボルトのものを使用する。また、ダメージを受けていない初期状態での監視バンプ20−11の抵抗R1を1オーム、同じく基準バンプ20−12の抵抗R2を同じ1オームと仮定する。
【0062】
この状態で、第1定電流源30及び第2定電流源32から流す定電流I1,I2を例えば
I1=I2=100ミリアンペア
にしたとする。
【0063】
このとき初期抵抗1オームの監視バンプ20−11及び基準バンプ20−12に発生する電圧V1,V2は
V1=V2=100ミリアンペア×1オーム=100ミリボルト
となる。
【0064】
ここで、直流電圧計34には電圧V1,V2の差電圧(V1−V2)が加わって測定されることから、
V1−V2=100ミリボルト−100ミリボルト=0ミリボルト
となっている。
【0065】
この状態で監視バンプ20−11にダメージが加わって微細なクラックが生じ、その抵抗R1が初期抵抗1オームから0.01オーム増加して、R1=1.01オームに変化したとする。
【0066】
このため監視バンプ20−11に発生する電圧V1は
V1=1.01オーム×100ミリアンペア=101ミリボルト
に増加し、直流電圧計34には、差電圧
(V1−V2)=101ミリボルト−100ミリボルト=1ミリボルト
が加わって表示される。
【0067】
このため本実施形態にあっては、第1定電流源30と第2定電流源32から同じ定電流I1=I2=100ミリアンペアを流していても、直流電圧計34はオーバーフローすることなく、例えば監視バンプ20−11の抵抗値の初期抵抗が0.01オーム増加した場合には、この抵抗変化に応じた抵抗変化検出電圧に応じた1ミリボルトを表示することができる。
【0068】
ここで図6の実施形態にあっては、第1定電流源30及び第2定電流源32からの定電流I1,I2として100ミリアンペアを流す場合を例にとっているが、抵抗検出の分解能を更に高めるためには定電流I1,I2を更に増加させればよい。
【0069】
例えば定電流I1=I2=1000ミリアンペアに設定したとすると、監視バンプ20−11の抵抗が0.001オーム増加したとき直流電圧計34の表示は1ミリボルトとなり、最小分解能を0.001オームとすることができる。
【0070】
更に図6の等価回路にあっては、監視バンプ20−11及び基準バンプ20−12の抵抗値が環境温度の変化に応じ変動する温度係数を持っているが、この環境温度による抵抗変化については、監視バンプ20−11及び基準バンプ20−12に同じ抵抗変化が表れ、定電流I1,I2による電圧V1,V2も同じ変化を生じ、直流電圧計34は差電圧(V1−V2)を表示しているため、環境温度による抵抗変化は相殺され、直流電圧計34はダメージによる監視バンプ20−11の抵抗変化のみを検出して表示することができる。
【0071】
図7は本実施形態で測定するBGAパッケージにおける半田バンプのクラック進展率と抵抗変化率の関係を示したグラフである。図7において、横軸は半田バンプのクラック進展率であり、縦軸が半田バンプの抵抗変化率を示している。
【0072】
図7において、半田バンプのクラック進展率に対し、抵抗変化率は曲線52のように変化する。即ち、クラック進展率が10%付近で低効率の変化が表れ、20〜80%のクラック進展率の範囲ではほぼ直線的に抵抗変化率が増加するが、クラック進展率が80%を超えると抵抗変化率は急激に増加する。
【0073】
このような半田バンプのクラック進展率に伴う抵抗変化率を正確に検出するには、図6の等価回路について示したように、0.01オーム即ち0.01%の抵抗変化率を検出できる検出分解能が実現できれば、クラック進展に伴う抵抗変化を正確に捉えることができる。
【0074】
実際の測定にあっては、クラック進展率で30%〜70%の範囲に警報のための閾値範囲54を設定し、これに対応した抵抗変化率のアラーム範囲56の中の特定値例えば抵抗変化率0.10%に閾値を設定し、図6の直流電圧計34で検出している抵抗変化に応じた検出電圧が抵抗変化率0.1%に対応した例えば10ミリボルトを超えたときに監視バンプの異常と判断し、必要な措置を取ることができる。
【0075】
本実施形態による図4に示した半田バンプ抵抗測定装置28による半田バンプの抵抗測定は、例えばマザーボード10にセラミック製BGAパッケージ12−11を使用してプロセッサモジュール14を実装する製造ラインの検査工程で、マザーボード10の測定端子36,38,40に半田バンプ抵抗測定装置28をコネクタ接続し、組立が済んだセラミック製BGAパッケージ12−11の最外周コーナ部の監視バンプ20−11の抵抗を測定し、微細クラックによるダメージが生じているか否かで良否を判定することができる。
【0076】
また、製造されたマザーボード10の環境試験の際に、図4のように半田バンプ抵抗測定装置28を接続し、環境試験中に監視バンプ20−11の抵抗値変化を測定し、環境試験に伴うダメージによる抵抗増加の有無を測定する。本実施形態の半田バンプ抵抗測定装置28が使用する環境試験としては、振動試験や熱衝撃試験などの各種の環境試験がある。
【0077】
図8は合成樹脂製BGAパッケージにおける半田バンプ抵抗測定装置の実施形態を示した説明図である。
【0078】
図8のマザーボード10に半田バンプにより実装されたBGAパッケージは、合成樹脂を主な材料として製造された合成樹脂製BGAパッケージ12−12を使用している。この合成樹脂製BGAパッケージ12−12の上には、図4のセラミック製BGAパッケージ12−11の場合と同様、プロセッサモジュール14が半田バンプ24−1,24−2,24−3,・・・により絶縁シール層22を介して実装されている。
【0079】
図9は図8の合成樹脂製BGAパッケージ12−12における監視バンプと基準バンプの位置を示した説明図である。図9において、合成樹脂製BGAパッケージ12−12の場合、マザーボード10からの変形応力によるダメージを受け易い半田バンプは、プロセッサモジュール14に設けている最外周コーナ部の半田バンプ直下のバンプであり、これを斜線で示すように監視バンプ20−11,20−21,20−31,20−41としている。
【0080】
そして、監視バンプ20−11,20−21,20−31,20−41の内側の半田バンプを、マザーボードからの変形応力によるダメージを受けにくい基準バンプ20−12,20−22,20−32,20−42としている。更に、その内側のバンプを中継バンプ20−13,20−23,20−33,20−43としている。
【0081】
このように合成樹脂製BGAパッケージ12−12にあっては、上部に実装しているプロセッサモジュール14の最外周コーナ部直下の半田バンプが変形応力によるダメージを最も受け易い半田バンプとなる理由は、それぞれの材質に起因した熱膨張率により決まる。
【0082】
ここで合成樹脂製BGAパッケージ12−12の熱膨張率は約11ppm程度であり、これに対し上部に実装しているプロセッサモジュール14については、その主な材料がシリコンであることから熱膨張率は3ppmと小さい。しかもシリコン製のプロセッサモジュール14に対し合成樹脂製BGAパッケージ12−12には材質的に軟らかい関係にある。
【0083】
このため、熱サイクルの変化に対しプロセッサモジュール14側の膨張収縮変化は小さく、軟らかい材質の合成樹脂製BGAパッケージ12−12の膨張収縮変化が大きいため、プロセッサモジュール14の最外周の例えば半田バンプ24−1の直下の半田バンプである監視バンプ20−11に最も大きなストレスが加わることになる。
【0084】
そこで本実施形態にあっては、プロセッサモジュール14における最外周コーナ部の半田バンプ24−1の直下の合成樹脂製BGAパッケージ12−12における半田バンプを監視バンプ20−11として選択している。
【0085】
図8においては、合成樹脂製BGAパッケージ12−12における監視バンプ20−11、基準バンプ20−12の位置が図4のセラミック製BGAパッケージ12−11の場合と相違する以外は、コネクタ接続により外部に設ける半田バンプ抵抗測定装置28及び測定端子から監視バンプ20−11、基準バンプ20−12及び中継バンプ20−13に対するマザーボード10及び合成樹脂製BGAパッケージ12−12のそれぞれにおける測定配線パターンは、図4の実施形態と同じである。
【0086】
また、その等価回路も図6に示したと同じであり、同様に定電流をI1=I2=100ミリアンペアとした場合、0.01オームの検出感度で監視バンプ20−11のダメージによる抵抗変化を検出することができる。
【0087】
図10はセラミック製BGAパッケージに実装したプロセッサモジュールに半田バンプ抵抗測定部を組み込んだ他の実施形態を示した説明図である。図10において、マザーボード10上に実装したセラミック製BGAパッケージ12−11における監視バンプ20−11、基準バンプ20−12及び中継バンプ20−13は、図4の実施形態と同じ位置であり、監視バンプ20−11の抵抗変化を測定するための半田バンプ抵抗測定部60をプロセッサモジュール14の内部に組み込んでいる。
【0088】
プロセッサモジュール14に組み込まれた半田バンプ抵抗測定部60は、第1定電流源30、第2定電流源32を持ち、半田バンプ24−1,24−2,24−3を測定配線パターン42,44,46により監視バンプ20−11、基準バンプ20−12、中継バンプ20−13に接続し、またマザーボード10側で監視バンプ20−11と基準バンプ20−12を測定配線パターン48で接続した後、更に測定配線パターン48を測定配線パターン50で中継バンプ20−13に接続している。
【0089】
第1定電流源30は監視バンプ20−11に定電流I1を流し、破線の矢印で示す抵抗に応じた電圧V1を発生させる。第2定電流源32は定電流I2を基準バンプ20−12に流し、破線の矢印で示す方向の電圧V2を発生させる。
【0090】
ここで第1定電流源30及び第2定電流源32の定電流I1,I2は同じ電流値であり、したがって監視バンプ20−11と基準バンプ20−12のダメージを受けていない初期抵抗は同じであることから、電圧V1,V2も同じである。
【0091】
監視バンプ20−11の抵抗による電圧V1と基準バンプ20−12の抵抗に依存した電圧V2は、プロセッサモジュール14の半田バンプ抵抗測定部60に設けた差電圧検出部62に入力され、差電圧(V1−V2)が出力される。
【0092】
監視バンプ20−11と基準バンプ20−12にダメージが加わっていない初期抵抗が同じ場合には、V1=V2であることから、差電圧検出部62から出力される差電圧(V1−V2)はゼロである。
【0093】
差電圧検出部62の出力はADコンバータ64でデジタルデータに変換され、デジタルコンパレータ66に入力される。デジタルコンパレータ66に対しては所定の閾値電圧68が設定されており、差電圧データが閾値電圧68を超えると、デジタルコンパレータ66は異常検出信号70を出力する。
【0094】
図11は図8のセラミック製BGAパッケージにおける監視バンプ及び基準バンプの位置とプロセッサモジュールの内部構成を示した説明図である。図11において、セラミック製BGAパッケージ12−11における監視バンプと基準バンプの位置は図5と同じであり、セラミック製BGAパッケージ12−11における最外周コーナ部の半田バンプを、マザーボード10及びプロセッサモジュール14からの変形応力によるダメージを最も受け易い監視バンプ20−11,20−21,20−31,20−41とし、その内側のコーナ部の半田バンプを基準バンプ20−12,20−22,20−32及び20−42としている。
【0095】
セラミック製BGAパッケージ12−11上に実装したプロセッサモジュール14には、アキュームレータ(ALU)72、制御ロジック74、キャッシュメモリ76が、バス78により相互に接続され、外部の主記憶から命令及びデータをキャッシュメモリ76にロードして、ALU72で演算処理を実行し、所定のプログラムを実行するようにしている。
【0096】
このようなプロセッサモジュール14の構成に加え、本実施形態にあっては、更に、半田バンプ抵抗測定部60をプロセッサモジュール14に組み込んでいる。この半田バンプ抵抗測定部60は、図10に示した回路及び機能構成を持っている。
【0097】
図10の半田バンプ抵抗測定部60は、デジタルコンパレータ66から閾値電圧68を超える監視バンプ20−11の抵抗変化、例えば図7に示した抵抗変化率0.10%に対応した閾値電圧を超える抵抗変化を検出すると、異常検出信号70を出力する。
【0098】
半田バンプ抵抗測定部60から異常検出信号70が出力されると、図11のプロセッサモジュール14にあっては、制御ロジック74で異常検出信号を認識し、このままの状態では監視バンプのクラックが拡大して、抵抗値の増加によりプロセッサの異常動作を引き起こすことから、ソフトウェア的にプロセッサモジュール14自身が処理を停止し、マザーボード10に実装している他のプロセッサの処理に縮退させるように動作する。
【0099】
これによって、半田バンプにクラックが生じて抵抗増加による故障を起こす以前にプロセッサモジュールが半田バンプ抵抗測定部60による異常信号を受けて、セルフ動作により自己の処理をソフトウェア的に停止して、正常なプロセッサモジュールに処理を任せる縮退処理をリカバリ的に行うことができる。
【0100】
図12は図10の実施形態の等価回路を示した回路図である。図12において、この等価回路は図6と同様、第1定電流源30、第2定電流源32、監視バンプ20−11、基準バンプ20−12でブリッジ回路を構成し、ブリッジ回路における接続点P1,P3を接続することで、第1定電流源30と第2定電流源32のコモン側を共通としている。
【0101】
また図12の等価回路にあっては、図6のような直流電圧計34は使用しないことから、接続点P2,P4を差電圧検出部62に入力接続して、監視バンプ20−11に定電流I1を流すことにより発生した抵抗に依存した電圧V1と、監視バンプ20−11に定電流I2を流すことで抵抗に依存して発生した電圧V2の差電圧(V1−V2)を求め、ADコンバータ64で差電圧データに変換した後、デジタルコンパレータ66で閾値電圧68と比較し、閾値電圧68を超えれば異常検出信号70を出すようにしている。
【0102】
図13は合成樹脂製BGAパッケージに実装したプロセッサモジュールに半田バンプ抵抗測定部を組み込んだ他の実施形態を示した説明図である。図13において、合成樹脂製BGAパッケージ12−12にあっては、図8の実施形態と同様、プロセッサモジュール14における最外周コーナ部の半田バンプ例えば半田バンプ24−1の直下に位置する半田バンプが変形応力によるダメージを最も受け易い監視バンプ20−11として選択され、その内側の半田バンプが基準バンプ20−12として選択され、更にその内側の半田バンプが中継バンプ20−13として選択されている。
【0103】
このような合成樹脂製BGAパッケージ12−12の監視バンプ20−11、基準バンプ20−12、中継バンプ20−13に対しては、半田バンプ抵抗測定部60を組み込んだプロセッサモジュール14の半田バンプ24−1,24−2,24−3から測定配線パターン42,44,46が接続され、一方、マザーボード10側において監視バンプ20−11と基準バンプ20−12を測定配線パターン48で接続し、更に中継バンプ20−13に測定配線パターン50で接続している。
【0104】
プロセッサモジュール14に組み込まれた半田バンプ抵抗測定部60は、図10の実施形態と同じである。
【0105】
図14は図13の合成樹脂製BGAパッケージ12−12における監視バンプ及び基準バンプの位置とプロセッサモジュールの内部構成を示した説明図であり、監視バンプ及び基準バンプの位置は図10の実施形態と同じく、プロセッサモジュール14における最外周コーナ部の直下の半田バンプを監視バンプ20−11,20−21,20−31,20−41とし、その内側の半田バンプを基準バンプ20−12,20−22,20−32,20−42としている。
【0106】
プロセッサモジュール14には、図11の場合と同様、アキュームレータ72、制御ロジック74、キャッシュメモリ76が設けられて、バス78で接続され、更に半田バンプ抵抗測定部60を設けている。
【0107】
プロセッサモジュール14に組み込んだ半田バンプ抵抗測定部60の機能は図13に示すとおりであり、その等価回路は図12と同じである。
【0108】
また半田バンプ抵抗測定部60のデジタルコンパレータ66から異常検出信号70が得られた際のプロセッサモジュールにおけるセルフ停止についても、図10及び図11の実施形態と同じである。
【0109】
図15はセラミック製BGAパッケージを実装したマザーボードに半田バンプ抵抗測定部を設けた他の実施形態を示した説明図である。図15において、セラミック製BGAパッケージ12−11にあっては、最外周コーナ部の半田バンプを監視バンプ20−11とし、その内側の半田バンプを基準バンプ20−12とし、更にその内側を中継バンプ20−13としている。
【0110】
この実施形態にあっては、マザーボード10側に半田バンプ抵抗測定部60が組み込まれている。半田バンプ抵抗測定部60の構成は図10のプロセッサモジュール14側に設けた場合と同じである。即ち半田バンプ抵抗測定部60は、第1定電流源30、第2定電流源32、差電圧検出部62、ADコンバータ64、閾値電圧68を備えたデジタルコンパレータ66で構成されている。
【0111】
半田バンプ抵抗測定部60は、合成樹脂製BGAパッケージ12−12の監視バンプ20−11、基準バンプ20−12及び中継バンプ20−13に測定端子により直接接続され、合成樹脂製BGAパッケージ12−12側で監視バンプ20−11と基準バンプ20−12を測定配線パターン48で接続し、更に中継バンプ20−13と測定配線パターン50で接続している。
【0112】
このようにマザーボード10に組み込んだ半田バンプ抵抗測定部60についても、その等価回路は図12と同じであり、監視バンプ20−11に定電流I1を流して発生した電圧V1から、基準バンプ20−12に定電流I2を流して発生した電圧V2を差し引いた差電圧(V1−V2)を差電圧検出部62で求め、ADコンバータ64で差電圧データに変換した後、デジタルコンパレータ66で閾値電圧68と比較し、閾値電圧68を超えた場合に異常検出信号70を出すようにしている。
【0113】
デジタルコンパレータ66からの異常検出信号70は、例えば合成樹脂製BGAパッケージ12−12上に実装しているプロセッサモジュール14に通知され、プロセッサモジュール14自身で異常を検出して自己のセルフ動作を停止して縮退させる処理を行うようにしてもよい。
【0114】
またデジタルコンパレータ66からの異常検出信号70を外部の装置にエラー通知することで、必要な措置を取らせることもできる。またADコンバータ64から出力された差電圧データを外部の測定表示部などに転送し、監視バンプ20−11における測定抵抗をモニタ表示させることもできる。
【0115】
またマザーボード10に組み込む半田バンプ抵抗測定部60としては、マザーボード10上にディスクリート回路として実装してもよいし、半田バンプ抵抗測定部60を組み込んだ専用のICモジュールをマザーボード10に実装するようにしてもよい。
【0116】
図16は合成樹脂製BGAパッケージを実装したマザーボードに半田バンプ抵抗測定部を設けた他の実施形態を示した説明図である。
【0117】
図16において、合成樹脂製BGAパッケージ12−12における監視バンプ20−11は、プロセッサモジュール14の最外周コーナ部の半田バンプ24−1の直下に位置しており、その内側が基準バンプ20−12、更にその内側が中継バンプ20−13である。
【0118】
マザーボード10に組み込んだ半田バンプ抵抗測定部60は図15の実施形態と同じであり、第1定電流源30、第2定電流源32、差電圧検出部62、ADコンバータ64、閾値電圧68を備えたデジタルコンパレータ66で構成される。また、合成樹脂製BGAパッケージ12−12側における測定配線パターン48,50も図15の実施形態と同じである。
【0119】
なお、上記の実施形態にあっては、半田バンプ抵抗測定部を、外部装置、プロセッサモジュール、マザーボードに設けた場合を例に取るものであったが、これ以外にBGAパッケージそのものに半田バンプ抵抗測定部60と同じ回路を組み込むようにしてもよい。
【0120】
また上記の実施形態にあっては、BGAパッケージによりプロセッサモジュールをマザーボードに実装する場合を例にとっているが、これに限定されず、適宜のLSIを比較的大型の回路基板に実装する場合につき、そのまま適用することができ、用途的な限定は受けない。
【0121】
また第1定電流源及び第2定電流源から監視バンプと基準バンプに流す電流値は、監視バンプに必要な抵抗分解能に応じて適宜に定めることができ、実施形態に示した数値による限定は受けない。
【0122】
また上記の実施形態にあっては、セラミック製BGAパッケージについては最外周コーナ部の半田バンプを監視バンプに選択し、合成樹脂製BGAパッケージについてはプロセッサモジュールの最外周コーナ部直下の半田バンプを監視バンプに選択して抵抗変化を測定するようにしているが、本実施形態はこれに限定されず、BGAパッケージを使用した実装構造において最もダメージを受け易い適宜の半田バンプを監視バンプとして、本実施形態による半田バンプ抵抗測定を適用してもよいことはもちろんである。
【0123】
また本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【0124】
ここで本発明の特徴をまとめて列挙するつ次の付記のようになる。
(付記)
(付記1)(装置)
裏面に複数の半田バンプを配列したパッケージと、
前記パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
前記監視バンプ接続部に直列接続されて一定電流を流す第1定電流源と、
前記基準バンプ接続部に直列接続されて前記第1定電流源と同じ一定電流を流し、前記第1定電流源と前記監視バンプ接続部の直列回路とコモン側を共通接続した第2定電流源と、
前記第1定電流源からの一定電流Iにより前記監視バンプ接続部に発生する第1電圧(V1)から前記第2定電流源からの一定電流(I)により前記基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、前記監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。(1)
【0125】
(付記2)(最外周と内周)
付記1記載の半田バンプの高感度抵抗測定装置に於いて、前記監視バンプ接続部は前記ボールグリッドアレイパッケージの最外周に位置する半田バンプ接続部であり、前記基準バンプ接続部は前記監視バンプ接続部の内周に位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。(2)
【0126】
(付記3)(セラミック製BGAパッケージ)
付記1記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージはセラミックで作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記パッケージの最外周コーナに位置する半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。(3)
【0127】
(付記4)(合成樹脂製BGAパッケージ)
付記1記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージは合成樹脂で作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記半導体装置の最外周コーナに位置する半田バンプの直下に位置する前記パッケージの半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。(4)
【0128】
(付記5)(外付け監視装置)
付記1記載の半田バンプの高感度抵抗測定装置に於いて、外部の測定ユニットに、前記第1定電流源、第2定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。(5)
【0129】
(付記6)(外付け監視装置と電圧計)
付記5記載の半田バンプの高感度抵抗測定装置に於いて、前記抵抗変化検出部は直流電圧計であり、前記監視バンプ接続部のプラス電位側を前記直流電圧計のプラス端子に接続し、前記基準バンプ接続部のプラス電位側を前記直流電圧計のマイナス端子に接続し、前記電圧計に前記抵抗変動電圧を表示させることを特徴とする半田バンプの高感度抵抗測定装置。
【0130】
(付記7)(IC内蔵の監視装置)
付記1記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記半導体装置に、前記第1定電流源、第2定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。(6)
【0131】
(付記8)(IC内蔵の抵抗変化検出機能)
付記1記載の半田バンプの高感度抵抗測定装置に於いて、前記半導体装置に設けた抵抗変化検出部は、
前記監視バンプ接続部に発生する第1電圧から前記基準バンプ接続部に発生する第2電圧を差し引いた差電圧を検出する差電圧検出部と、
前記差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。
【0132】
(付記9)(抵抗変動に伴うプロセッサの切り離し)
付記8記載の半田バンプの高感度抵抗測定装置に於いて、前記半導体装置はプロセッサであり、前記抵抗変化検出部から異常検出信号が出力された際に、外部にエラーを通知して自己の処理を停止することを特徴とする半田バンプの高感度抵抗測定装置。
【0133】
(付記10)(マザーボード内蔵の監視装置)
付記1記載の半田バンプの高感度抵抗測定装置に於いて、前記回路基板に、前記第1定電流源、第2定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。(7)
【0134】
(付記11)(回路基板の抵抗変化検出機能)
付記10記載の半田バンプの高感度抵抗測定装置に於いて、前記回路基板に設けた抵抗変化検出部は、
前記監視バンプ接続部に発生する第1電圧から前記基準バンプ接続部に発生する第2電圧を差し引いた差電圧を検出する差電圧検出部と、
前記差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。
【0135】
(付記12)(方法)
回路基板に実装したパッケージの複数の半田バンプの中から変形応力によるダメージを受け易い半田接続部を監視バンプ接続部として選択すると共に、変形応力によるダメージを受けにくい半田接続部を基準バンプ接続部として選択する選択ステップと、
前記監視バンプ接続部に直列接続された第1定電流源から一定電流を流すと共に、前記基準バンプ接続部に直列接続され且つ前記第1定電流源と前記監視バンプ接続部の直列回路とコモン側を共通接続された第2定電流源から前記第1定電流源と同じ一定電流を流す監視電流供給ステップと、
前記第1定電流源からの一定電流Iにより前記監視バンプ接続部に発生する第1電圧(V1)から前記第2定電流源からの一定電流(I)により前記基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、前記監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出ステップと、
を備えたことを特徴とする半田バンプの高感度抵抗測定方法。(8)
【0136】
(付記13)(最外周と内周)
付記12記載の半田バンプの高感度抵抗測定方法に於いて、前記監視バンプ接続部は前記パッケージの最外周に位置する半田バンプ接続部であり、前記基準バンプ接続部は前記監視バンプ接続部の内周に位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定方法。
【0137】
(付記14)(セラミック製BGAパッケージ)
付記12記載の半田バンプの高感度抵抗測定方法に於いて、前記パッケージはセラミックで作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記パッケージの最外周コーナに位置する半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定方法。
【0138】
(付記15)(合成樹脂製BGAパッケージ)
付記12記載の半田バンプの高感度抵抗測定方法に於いて、前記パッケージは合成樹脂で作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記半導体装置の最外周コーナに位置する半田バンプの直下に位置する前記パッケージの半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定方法。
【0139】
(付記16)(外付け監視装置)
付記12記載の半田バンプの高感度抵抗測定方法に於いて、
外部の監視ユニットに、前記第1定電流源、第2定電流源及び処理部を設け、
前記監視ユニットの処理部に、前記選択ステップ、前記監視電流供給ステップ及び前記抵抗変化検出ステップの処理を行わせることを特徴とする半田バンプの高感度抵抗測定方法。
【0140】
(付記17)(IC内蔵の監視装置)
付記12記載の半田バンプの高感度抵抗測定方法に於いて、前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記半導体装置に、前記第1定電流源、第2定電流源及び処理部を設け、前記半導体装置の処理部に、前記選択ステップ、前記監視電流供給ステップ及び前記抵抗変化検出ステップの処理を行わせることを特徴とする半田バンプの高感度抵抗測定方法。
【0141】
(付記18)(IC内蔵の抵抗変化検出機能)
付記12記載の半田バンプの高感度抵抗測定方法に於いて、前記半導体装置の処理部により行われる前記抵抗変化検出ステップは、
前記監視バンプ接続部に発生する第1電圧から前記基準バンプ接続部に発生する第2電圧を差し引いた差電圧を検出する差電圧検出ステップと、
前記差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定ステップと、
を備え、
更に、前記半導体装置はプロセッサであり、前記抵抗変化検出ステップで異常検出信号が出力された際に、外部にエラーを通知して自己の処理を停止することを特徴とする半田バンプの高感度抵抗測定方法。
【0142】
(付記19)(マザーボード内蔵の監視装置)
付記12記載の半田バンプの高感度抵抗測定方法に於いて、前記回路基板に前記第1定電流源、第2定電流源及び処理部を設け、前記回路基板の処理部に、前記選択ステップ、前記監視電流供給ステップ及び前記抵抗変化検出ステップの処理を行わせることを特徴とする半田バンプの高感度抵抗測定方法。
【0143】
(付記20)(ブリッジ回路で表現)
裏面に複数の半田バンプを配列したパッケージと、
前記パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
前記監視バンプ接続部に直列接続されて一定電流を流す第1定電流源と、
前記基準バンプ接続部に直列接続されて前記第1定電流源と同じ一定電流を流す第2定電流源と、
前記第1定電流源と前記監視バンプ接続部の直列回路と、前記第2定電流源と前記基準バンプ接続部の直列回路とのコモン側を共通接続して形成したブリッジ回路と、
前記ブリッジ回路における前記第1定電流源と前記監視バンプ接続部の接続点と、前記第2定電流源と前記基準バンプ接続部の接続点の不平衡電圧を、前記監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。
【0144】
(付記21)
付記20記載の半田バンプの高感度抵抗測定装置に於いて、前記抵抗変化検出部で検出する不平衡電圧は、前記第1定電流源からの一定電流Iにより前記監視バンプ接続部に発生する第1電圧(V1)から前記第2定電流源からの一定電流(I)により前記基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)であることを特徴とする半田バンプの高感度抵抗測定装置。
【0145】
(付記22)(測定原理の装置)
温度により抵抗が変化すると共に変形応力により抵抗変化を受け易い監視部位と、
前記監視部位と同様に温度により抵抗が変化すると共に変形応力により抵抗変化を受けにくい基準部位と、
前記監視部位に直列接続されて一定電流を流す第1定電流源と、
前記基準部位に直列接続されて前記第1定電流源と同じ一定電流を流し、前記第1定電流源と前記監視部位の直列回路とコモン側を共通接続した第2定電流源と、
前記第1定電流源からの一定電流(I)により前記監視部位に発生する第1電圧(V1)から前記第2定電流源からの一定電流(I)により前記基準部位に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、前記監視部位の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする高感度抵抗測定装置。
【0146】
(付記23)(測定原理の方法)
温度により抵抗が変化し且つ変形応力による抵抗変化を受け易い監視部位を選択すると共に、前記監視部位と同様に温度により抵抗が変化し且つ変形応力により抵抗変化を受けにくい基準部位を選択する選択ステップと、
前記監視部位に直列接続された第1定電流源から一定電流を流すと共に、前記基準部位に直列接続され且つ前記第1定電流源と前記監視部位の直列回路とコモン側を共通接続された第2定電流源から前記第1定電流源と同じ一定電流を流す監視電流供給ステップと、
前記第1定電流源からの一定電流(I)により前記監視部位に発生する第1電圧(V1)から前記第2定電流源からの一定電流(I)により前記基準部位に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、前記監視部位の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出ステップと、
を備えたことを特徴とする高感度抵抗測定方法。
【図面の簡単な説明】
【0147】
【図1】本発明による抵抗測定対象となるBGAパッケージを実装したマザーボードを示した説明図
【図2】図1のBGAパッケージの実装部分を取り出して示した説明図
【図3】BGAパッケージの裏面を示した説明図
【図4】セラミック製のBGAパッケージにおける半田バンプの抵抗測定装置の実施形態を示した説明図
【図5】図4のセラミック製のBGAパッケージにおける監視バンプと基準バンプの位置を示した説明図
【図6】図4の実施形態の等価回路を示した回路図
【図7】本実施形態で測定する半田バンプのクラック進展率と抵抗変化率の関係を示したグラフ図
【図8】合成樹脂製BGAパッケージにおける半田バンプの抵抗測定装置の実施形態を示した説明図
【図9】図8の合成樹脂製BGAパッケージにおける監視バンプと基準バンプの位置を示した説明図
【図10】セラミック製BGAパッケージに実装したプロセッサモジュールに半田バンプ抵抗測定部を組み込んだ他の実施形態を示した説明図
【図11】図8のセラミック製BGAパッケージにおける監視バンプと基準バンプの位置とプロセッサモジュールの内部構成を示した説明図
【図12】図10の実施形態の等価回路を示した回路図
【図13】合成樹脂製BGAパッケージに実装したプロセッサモジュールに半田バンプ抵抗測定部を組み込んだ他の実施形態を示した説明図
【図14】図13の合成樹脂製BGAパッケージにおける監視バンプと基準バンプの位置とプロセッサモジュールの内部構成を示した説明図
【図15】セラミック製BGAパッケージを実装したマザーボードに半田バンプ抵抗測定部を設けた他の実施形態を示した説明図
【図16】合成樹脂製BGAパッケージを実装したマザーボードに半田バンプ抵抗測定部を設けた他の実施形態を示した説明図
【符号の説明】
【0148】
10:マザーボード
12,12−1,12−2:BGAパッケージ
12−11:セラミック製BGAパッケージ
12−12:合成樹脂製BGAパッケージ
14,14−1,14−2:プロセッサモジュール
16−1〜16−6:メモリモジュール
18−1,18−2:電源モジュール
20,20−11〜20−13,20−21〜20−23,20−31〜20−33,20−41〜20−43:半田バンプ
24,24−1〜24−3:半田バンプ
20−11,20−21,20−31,20−41:監視バンプ
20−12,20−22,20−32,20−42:基準バンプ
20−13,20−23,20−33,20−43:中継バンプ
22:絶縁シール層
26:多層プリント基板
28:半田バンプ抵抗測定装置
30:第1定電流源
32:第2定電流源
34:直流電圧計
36,38,40:測定端子
42,44,46,48,50:測定配線パターン
60:半田バンプ抵抗測定部
62:差電圧検出部
64:ADコンバータ
66:デジタルコンパレータ
68:閾値電圧源
70:異常検出出力
72:アキュームレータ
74:制御ロジック
76:キャッシュメモリ
78:バス
【技術分野】
【0001】
本発明は、回路基板に半田バンプにより実装されたボールグリッドアレイ等のパッケージの半田接続状態を監視する半田バンプの高感度抵抗測定装置及び方法に関し、特に、応力により半田バンプに生じたクラックによる抵抗の微小変化を検出して監視する半田バンプの高感度抵抗測定装置及び監視方法に関する。
【背景技術】
【0002】
近年、サーバ等のシステムボードに複数のプロセッサを実装するボールグリッドアレイパッケージ(以下「BGAパッケージ」という)は、サーバの高機能化と高消費電力化により電源ピン及び信号ピンが1000ピンや2000ピンと増加し、これに伴いBGAパッケージもサイズが大型化している。
【0003】
このようにBGAパッケージが大型化すると、材質の異なるシステムボード、BGAパッケージ及びプロセッサを構成する半導体ICの熱サイクルに起因した相互の熱膨張率の相違に起因し、BGAパッケージの半田バンプと回路基板との半田接続部に応力が繰り返し加わり、半田バンプ接続部の応力歪が増大して微細クラック等のダメージを与える懸念がある。
【0004】
またBGAパッケージを実装するシステムボード等の回路基板も大型化しており、回路基板が大型化すると、回路基板の取り扱いや基板組立プロセスでの基板変形がBGAパッケージの半田バンプに微細クラック等のダメージを与える懸念がある。
【0005】
BGAパッケージの半田バンプに微細なクラックが発生すると、時間の経過に伴ってクラックが徐々に増大し、クラックの進展状態がある限界を超えると、クラックが急激に進展して半田バンプの抵抗も急激に増加し、破断に至る恐れがあり、これら微細クラック等のダメージは長期信頼性悪化の要因となっている。
【0006】
BGAパッケージにおける半田バンプのダメージは、半田バンプ接続部の抵抗上昇となるが、微細クラックが発生した初期のダメージを検出するためには非常に微小な抵抗変動を検出する必要がある。
【0007】
従来、微小な抵抗変動を検出する方法としては、例えば四端子法が知られている。四端子法は、抵抗測定のための電流を供給する回路と抵抗に発生した電圧を検出する回路を独立させており、このため電流供給用に2端子、電圧測定用に2端子の合計4端子の測定端子を設けている。
【0008】
四端子法で使用する電圧計は内部抵抗が非常に高く、電圧測定側の回路に殆ど電流が流れないため、測定対象となる半田バンプ接続部の接触抵抗や測定器の配線抵抗等による電圧降下は無視でき、半田バンプ接続部の抵抗のみを正確に測定することができる。
【特許文献1】特開2003−043091号公報
【特許文献2】特開平7−104023号公報
【発明の開示】
【発明が解決しようとする課題】
【0009】
しかしながら、このような従来の四端子法を用いた半田バンプ接続部の抵抗変化の検出にあっては、検出感度が不足して微小な抵抗変化を正確に検出することができないという問題がある。
【0010】
従来の四端子法として、例えば最小分解能1ミリボルトで測定レンジ100ミリボルトの電圧計を仮定し、更に、初期の半田バンプ接続部の抵抗を1オームとし、半田バンプ接続部に流す定電流の電流値を1ミリアンペアと仮定した場合、初期電位は1ミリボルトであり、1ミリボルトの電位変動は1オームの抵抗変化を表す。
【0011】
半田バンプ接続部のクラックの進展状態に応じた抵抗変化を検出するためには、初期抵抗の0.01パーセント程度の分解能が必要である。これは初期抵抗を1オームとすると、0.01オームの抵抗変化を検出する必要がある。
【0012】
このように抵抗検出の分解能を高めるためには、四端子法で半田バンプ接続部に流す定電流の電流値を増加させれば良い。そこで、定電流の電流値を100ミリアンペアに増加させると、1ミリボルトの電圧変化は0.01オームの抵抗変化を表すことができる。
【0013】
しかし、半田バンプの初期抵抗は1オームであるため、測定電圧は初期値が100ミリボルトとフルレンジとなり、その後の抵抗が0.01オーム増加すると測定電圧は101ミリボルトとオーバーフローし、微小な抵抗変化を測定することができないという問題がある。
【0014】
更に特定の半田バンプ接続部を対象に微小な抵抗変化を検出して良否を判別する場合、パッケージ全体の温度変化によっても抵抗が変化するため、半田バンプ接続部のクラック等のダメージによる抵抗変動と、温度変化による抵抗変動の区別がつかず、半田バンプ接続部のダメージによる抵抗変化を検出することができないという問題もある。
【0015】
本発明は、温度変化による抵抗変化を含まずに半田バンプ接続部の微小な抵抗変化を高い分解能により正確に検出可能とする半田バンプの高感度抵抗測定装置及び監視方法を提供することを目的とする。
【課題を解決するための手段】
【0016】
(装置)
本発明は、半田バンプの高精度抵抗測定装置を提供する。本発明の半田バンプの高精度抵抗測定装置は、
裏面に複数の半田バンプを配列したパッケージと、
パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
監視バンプ接続部に直列接続されて一定電流を流す第1定電流源と、
基準バンプ接続部に直列接続されて第1定電流源と同じ一定電流を流し、第1定電流源と監視バンプ接続部の直列回路とコモン側を共通接続した第2定電流源と、
第1定電流源からの一定電流(I)により監視バンプ接続部に発生する第1電圧(V1)から第2定電流源からの一定電流(I)により基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする。
【0017】
ここで、監視バンプ接続部はパッケージの最外周に位置する半田バンプ接続部であり、基準バンプ接続部は監視バンプ接続部の内周に位置する半田バンプ接続部である。
【0018】
パッケージはセラミックで作られており、且つパッケージの上に、裏面に複数の半田バンプを配列した半導体装置(LSI)を半田付けして実装した場合、監視バンプ接続部はパッケージの最外周コーナに位置する半田バンプ接続部であり、基準バンプ接続部は最外周コーナに隣接した内周コーナに位置する半田バンプ接続部である。
【0019】
パッケージは合成樹脂で作られており、且つパッケージの上に、裏面に複数の半田バンプを配列した半導体装置(LSI)を半田付けして実装した場合、監視バンプ接続部は半導体装置の最外周コーナに位置する半田バンプの直下に位置するパッケージの半田バンプ接続部であり、基準バンプ接続部は最外周コーナに隣接した内周コーナに位置する半田バンプ接続部である。
【0020】
外部の監視ユニットに、第1定電流源、第2定電流源及び抵抗変化検出部を設ける。
【0021】
この場合、抵抗変化検出部は直流電圧計であり、監視バンプ接続部のプラス電位側を直流電圧計のプラス端子に接続し、基準バンプ接続部のプラス電位側を直流電圧計のマイナス端子に接続し、電圧計に前記抵抗変動電圧を表示させる。
【0022】
パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、第1定電流源、第2定電流源及び抵抗変化検出部を半導体装置に設ける。
【0023】
半導体装置に設けた抵抗変化検出部は、
監視バンプ接続部に発生する第1電圧から基準バンプ接続部に発生する第2電圧を差し引いた差電圧を検出する差電圧検出部と、
差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定部と、
を備える。
【0024】
半導体装置はプロセッサであり、抵抗変化検出部から異常検出信号が出力された際に、外部にエラーを通知して自己の処理を停止する。
【0025】
回路基板に、第1定電流源、第2定電流源及び抵抗変化検出部を回路基板に設ける。回路基板に設けた抵抗変化検出部は、
監視バンプ接続部に発生する第1電圧から基準バンプ接続部に発生する第2電圧を差し引いた差電圧を検出する差電圧検出部と、
差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定部と、
を備える。
【0026】
(方法)
本発明は、半田バンプの高感度抵抗測定方法を提供する。本発明の半田バンプの高感度抵抗測定方法は、
回路基板に実装したパッケージの複数の半田バンプの中から変形応力によるダメージを受け易い半田接続部を監視バンプ接続部として選択すると共に、変形応力によるダメージを受けにくい半田接続部を基準バンプ接続部として選択する選択ステップと、
監視バンプ接続部に直列接続された第1定電流源から一定電流を流すと共に、基準バンプ接続部に直列接続され且つ第1定電流源と監視バンプ接続部の直列回路とコモン側を共通接続された第2定電流源から第1定電流源と同じ一定電流を流す監視電流供給ステップと、
第1定電流源からの一定電流Iにより監視バンプ接続部に発生する第1電圧(V1)から第2定電流源からの一定電流(I)により基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出ステップと、
を備えたことを特徴とする。
【0027】
(別形態の装置)
本発明の別の形態において、半田バンプの高感度抵抗測定装置は、
裏面に複数の半田バンプを配列したパッケージと、
パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
監視バンプ接続部に直列接続されて一定電流を流す第1定電流源と、
基準バンプ接続部に直列接続されて第1定電流源と同じ一定電流を流す第2定電流源と、
第1定電流源と監視バンプ接続部の直列回路と、第2定電流源と基準バンプ接続部の直列回路とのコモン側を共通接続して形成したブリッジ回路と、
ブリッジ回路における第1定電流源と監視バンプ接続部の接続点と、第2定電流源と基準バンプ接続部の接続点の不平衡電圧を、監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする。
【0028】
ここで、抵抗変化検出部で検出する不平衡電圧は、第1定電流源からの一定電流(I)により監視バンプ接続部に発生する第1電圧(V1)から第2定電流源からの一定電流(I)により基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)である。
【0029】
(別形態の装置)
本発明の別形態にあっては、用途の制約がない高感度抵抗測定装置を提供する。本発明の高感度抵抗測定装置は、
温度により抵抗が変化すると共に変形応力により抵抗変化を受け易い監視部位と、
監視部位と同様に温度により抵抗が変化すると共に変形応力により抵抗変化を受けにくい基準部位と、
監視部位に直列接続されて一定電流を流す第1定電流源と、
基準部位に直列接続されて第1定電流源と同じ一定電流を流し、第1定電流源と監視部位の直列回路とコモン側を共通接続した第2定電流源と、
第1定電流源からの一定電流(I)により監視部位に発生する第1電圧(V1)から第2定電流源からの一定電流(I)により基準部位に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、監視部位の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする。
【発明の効果】
【0030】
本発明によれば、温度による抵抗変化の影響を、監視バンプ接続部と基準バンプ接続部との電圧降下の差電圧として抵抗変化に比例した電圧を検出することで相殺し、測定対象としている監視バンプ接続部のクラック発生に伴うダメージによる微小な抵抗変化のみを正確に検出することができる。
【0031】
また抵抗の検出感度を高めるために検出対象に流す定電流の電流値を増加させても、監視バンプ接続部と基準バンプ接続部のそれぞれに定電流を流して電圧降下の差電圧として抵抗変化に比例した電圧を検出しているため、監視バンプ接続部と基準バンプ接続部の初期抵抗は同じであることから、このとき抵抗変化検出電圧はゼロであり、ダメージにより監視バンプ接続部の抵抗が僅かに増加しても、この増加分の抵抗に比例した抵抗変化検出電圧が測定され、例えば電圧計がオーバーフローすることなく正確に微小抵抗変化を測定できる。
【0032】
例えば、監視バンプ接続部と基準バンプ接続部のそれぞれに定電流として100ミリアンペアを流しても、初期抵抗として例えば1オームによる第1電圧と第2電圧は共に100ミリボルトとなるが、差電圧である抵抗変化検出電圧は0ボルトである。この状態で監視バンプ接続部がダメージにより0.01オーム増加したとすると、第1電圧は101ミリボルトに増加し、差電圧である抵抗変化検出電圧は1ミリボルトとなり、最小分解能1ボルト、測定レンジ100ミリボルトの電圧計を使用した場合、オーバーフローを起こすことなく0.01オームの測定感度で正確に微小な抵抗変化を測定できる。
【0033】
更に監視バンプ接続部と基準バンプ接続部のそれぞれに流す定電流を1000ミリアンペアとすれば、最小分解能0.001オームとすることができる。
【発明を実施するための最良の形態】
【0034】
図1は本発明による抵抗測定対象となるBGAパッケージを実装したマザーボードを示した説明図である。図1において、マザーボード10は例えばサーバの筐体などに組み込まれる回路基板であり、マザーボード10上にはBGAパッケージ12−1,12−2が実装されており、この実施形態にあってはBGAパッケージ12−1,12−2上にはLSIとして、例えばプロセッサモジュール14−1,14−2を実装している。またマザーボード10上には、メモリモジュール16−1〜16−6、電源モジュール18−1,18−2などの半導体部品が実装されている。
【0035】
サーバ筐体に組み込んで使用するマザーボード10としては、近年にあってはボードサイズが例えば数十センチメートル×数十センチメートルを超える大型のサイズとなっており、マザーボード10の取扱いや組立プロセスにおいて、そのサイズが大きいことからボード全体に撓みや変形が生じ、これによってマザーボード10上に実装しているBGAパッケージ12−1,12−2の半田バンプによる接続部分に機械的な応力が加わってダメージを与える可能性が高い。
【0036】
図2は図1のBGAパッケージの実装部分を取り出して示した説明図である。図2において、マザーボード10上に実装されたBGAパッケージ12−1は、多層プリント基板26の裏面に複数の半田バンプ20を配置しており、多層プリント基板26の上面にはプロセッサモジュール14−1が同じく裏面の半田バンプ24による半田付けで実装されておいる。
【0037】
また、プロセッサモジュール14−1の半田バンプ24によるBGAパッケージ12−1への実装については、その間に絶縁シール層22を介在させることで、半田接続した半田バンプ24を密封構造とし、且つ絶縁シール層22により半田バンプ24の接続部に機械的な応力が加わらないように固定している。
【0038】
これに対しBGAパッケージ12−1の半田バンプ20によるマザーボード10への実装については、半田バンプ20の周囲は空洞となっており、このためマザーボード10にBGAパッケージ12−1を半田接合している半田バンプ20に対し、例えばマザーボード10の変形や、マザーボード10とBGAパッケージ12−1の材質に依存した熱膨張率の相違などに起因した機械的な応力が加わる。
【0039】
特にマザーボード10をサーバの筐体などに組み込んだ場合には、サーバにおける熱サイクルに起因して半田バンプ20に機械的な応力が繰り返し加わり、その結果、機械的な応力が最も加わり易い半田バンプ20で微細なクラックが発生し、時間の経過に伴うクラックの拡大により、半田バンプ20による接続部分の抵抗が増大する可能性がある。
【0040】
図3は図2のBGAパッケージの裏面を示した説明図である。図3において、BGAパッケージ12−1は、多層プリント基板26の裏面に多数の半田バンプ20を配列している。半田バンプ20のそれぞれは、多層プリント基板26の各層の導電パターン及び高さ方向のビアアホールを通じて、表側の図2に示すプロセッサモジュール14−1の半田バンプ24の接続パットと電気的に接続されている。
【0041】
またBGAパッケージ12−1にあっては、多層プリント基板26の基板材料としてセラミックを使用したものと合成樹脂を使用したものの2種類があり、それぞれ熱膨張率は異なったものとなっている。
【0042】
図4はセラミック製BGAパッケージにおける半田バンプの抵抗測定装置の実施形態を示した説明図である。図4において、回路基板となるマザーボード10上にはセラミック製BGAパッケージ12−11が半田バンプによる半田付けで実装され、セラミック製BGAパッケージ12−11上には絶縁シール層22で密封された半田バンプ24−1,24−2,・・・による半田付けでプロセッサモジュール14が実装されている。
【0043】
このようなマザーボード10の外部には本実施形態の半田バンプ抵抗測定装置28が設けられ、マザーボード10に対し例えばコネクタなどにより接続される。
【0044】
セラミック製BGAパッケージ12−11に設けている半田バンプにあっては、マザーボード10に対する半田付けによる実装状態で最外周に位置する半田バンプがマザーボード10との間の機械的な変形応力によるダメージを受け易く、内側に位置する半田バンプほどマザーボード10の変形応力によるダメージを受け難いことが知られている。
【0045】
図5は図4のセラミック製BGAパッケージ12−11における半田バンプを、マザーボード10及びプロセッサモジュール14と重ね合わせた実装状態で透視的に示している。
【0046】
図5におけるセラミック製BGAパッケージ12−11にあっては、最外周に位置する半田バンプが変形応力によるダメージを最も受け易すく、特に最外周のコーナに位置する半田バンプ20−11,20−21,20−31,20−41の4つの半田バンプが最も変形応力に対するダメージを受け易い半田バンプとなる。
【0047】
そこで本実施形態にあっては、セラミック製BGAパッケージ12−11の場合には、最外周のコーナに位置する4つの半田バンプ20−11,20−21,20−31,20−41を変形応力によるダメージを最も受け易い半田バンプとして選択し、これを監視バンプとする。以下の説明において、半田バンプ20−11,20−21,20−31,20−41は監視バンプという。
【0048】
一方、最外周の隣接する内側に位置した半田バンプは、最外周に比べると変形応力によるダメージを受けにくい半田バンプであり、図5にあっては、監視バンプ20−11,20−21,20−31,20−41の内側に位置するコーナの半田バンプを基準バンプ20−12,20−22,20−32及び20−42としている。
【0049】
再び図4を参照するに、外部に設けた半田バンプ抵抗測定装置28は、セラミック製BGAパッケージ12−11における図5に示した最外周コーナ部の半田バンプである監視バンプとこれに隣接する内側の基準バンプを使用して、監視バンプの抵抗変化を測定する。
【0050】
図4にあっては、図5の左下コーナに位置する監視バンプ20−11と基準バンプ20−12、更にその内側に位置する中継バンプ20−13を例にとって、半田バンプの抵抗測定を行うようにしている。
【0051】
半田バンプ抵抗測定装置28には、第1定電流源30、第2定電流源32、及び抵抗変化検出部として機能する直流電圧計34が設けられている。マザーボード10の表面には測定端子36,38,40が形成され、ここに半田バンプ抵抗測定装置28からの信号線を例えばコネクタ接続して使用するようにする。
【0052】
測定端子36は測定配線パターン42により監視バンプ20−11に接続され、測定端子38は測定配線パターン44により基準バンプ20−12に接続され、更に測定端子40は測定配線パターン46により中継バンプ20−13に接続されている。
【0053】
また、セラミック製BGAパッケージ12−11の多層プリント基板を使用して監視バンプ20−11と基準バンプ20−12を測定配線パターン48で接続すると共に、測定配線パターン48を測定配線パターン50により中継バンプ20−13に接続している。
【0054】
半田バンプ抵抗測定装置28に設けた第1定電流源30は、マイナス側を測定端子40に接続し、プラス側を測定端子36に接続することで、監視バンプ20−11を通る経路で定電流I1を流し、監視バンプ20−11の接続部分に破線の矢印で示す抵抗に応じた電圧V1を発生させている。
【0055】
第2定電流源32は、第1定電流源30と同じくマイナス側を測定端子40に接続すると共にプラス側を測定端子38に接続し、基準バンプ20−12を通って定電流I2を流すようにしている。この定電流I2を流すことで、基準バンプ20−12には破線の矢印で示す向きに抵抗に応じた電圧V2が発生する。
【0056】
直流電圧計34は、測定端子36と測定端子38の間の電圧を測定する。具体的には、直流電圧計34のプラス端子に監視バンプ20−11に発生した定電流I1による電圧V1を加えると共に、マイナス端子側に基準バンプ20−12に生じた定電流I2による電圧V2を加え、結果として直流電圧計34は、監視バンプ20−11の発生電圧V1から基準バンプ20−12の発生電圧V2を差し引いた差電圧(V1−V2)の電圧を表示するようにしている。
【0057】
図6は図4の実施形態の等価回路を示した回路図である。図6において、図5の半田バンプ抵抗測定装置28は、セラミック製BGAパッケージ12−11の監視バンプ20−11と基準バンプ20−12を含む等価回路としてブリッジ回路を結成している。
【0058】
このブリッジ回路は、接続点P1で第1定電流源30と第2定電流源32のマイナス側を接続し、第1定電流源30のプラス側を接続点P2で監視バンプ20−11と接続する。また接続点P3で監視バンプ20−11と基準バンプ20−12を接続する。更に、接続点P4で第2定電流源32のプラス側と基準バンプ20−12を接続する。
【0059】
更に、ブリッジ回路における第1定電流源30と第2定電流源32のコモン側を共通接続した接続点P1を、監視バンプ20−11と基準バンプ20−12を接続した接続点P3に直接接続して、コモン側を共通にしている。直流電圧計34は接続点P1とP4に接続される。
【0060】
このため、直流電圧計34のプラス側には監視バンプ20−11に流れる定電流I1で発生した電圧V1から基準バンプ20−12を流れる定電流I2で発生した電圧V2を差し引いた差電圧(V1−V2)が加わることになる。
【0061】
図6の等価回路における抵抗の測定感度を具体的に説明すると次のようになる。いま、直流電圧計34として最小分解能が1ミリボルトで測定レンジが100ミリボルトのものを使用する。また、ダメージを受けていない初期状態での監視バンプ20−11の抵抗R1を1オーム、同じく基準バンプ20−12の抵抗R2を同じ1オームと仮定する。
【0062】
この状態で、第1定電流源30及び第2定電流源32から流す定電流I1,I2を例えば
I1=I2=100ミリアンペア
にしたとする。
【0063】
このとき初期抵抗1オームの監視バンプ20−11及び基準バンプ20−12に発生する電圧V1,V2は
V1=V2=100ミリアンペア×1オーム=100ミリボルト
となる。
【0064】
ここで、直流電圧計34には電圧V1,V2の差電圧(V1−V2)が加わって測定されることから、
V1−V2=100ミリボルト−100ミリボルト=0ミリボルト
となっている。
【0065】
この状態で監視バンプ20−11にダメージが加わって微細なクラックが生じ、その抵抗R1が初期抵抗1オームから0.01オーム増加して、R1=1.01オームに変化したとする。
【0066】
このため監視バンプ20−11に発生する電圧V1は
V1=1.01オーム×100ミリアンペア=101ミリボルト
に増加し、直流電圧計34には、差電圧
(V1−V2)=101ミリボルト−100ミリボルト=1ミリボルト
が加わって表示される。
【0067】
このため本実施形態にあっては、第1定電流源30と第2定電流源32から同じ定電流I1=I2=100ミリアンペアを流していても、直流電圧計34はオーバーフローすることなく、例えば監視バンプ20−11の抵抗値の初期抵抗が0.01オーム増加した場合には、この抵抗変化に応じた抵抗変化検出電圧に応じた1ミリボルトを表示することができる。
【0068】
ここで図6の実施形態にあっては、第1定電流源30及び第2定電流源32からの定電流I1,I2として100ミリアンペアを流す場合を例にとっているが、抵抗検出の分解能を更に高めるためには定電流I1,I2を更に増加させればよい。
【0069】
例えば定電流I1=I2=1000ミリアンペアに設定したとすると、監視バンプ20−11の抵抗が0.001オーム増加したとき直流電圧計34の表示は1ミリボルトとなり、最小分解能を0.001オームとすることができる。
【0070】
更に図6の等価回路にあっては、監視バンプ20−11及び基準バンプ20−12の抵抗値が環境温度の変化に応じ変動する温度係数を持っているが、この環境温度による抵抗変化については、監視バンプ20−11及び基準バンプ20−12に同じ抵抗変化が表れ、定電流I1,I2による電圧V1,V2も同じ変化を生じ、直流電圧計34は差電圧(V1−V2)を表示しているため、環境温度による抵抗変化は相殺され、直流電圧計34はダメージによる監視バンプ20−11の抵抗変化のみを検出して表示することができる。
【0071】
図7は本実施形態で測定するBGAパッケージにおける半田バンプのクラック進展率と抵抗変化率の関係を示したグラフである。図7において、横軸は半田バンプのクラック進展率であり、縦軸が半田バンプの抵抗変化率を示している。
【0072】
図7において、半田バンプのクラック進展率に対し、抵抗変化率は曲線52のように変化する。即ち、クラック進展率が10%付近で低効率の変化が表れ、20〜80%のクラック進展率の範囲ではほぼ直線的に抵抗変化率が増加するが、クラック進展率が80%を超えると抵抗変化率は急激に増加する。
【0073】
このような半田バンプのクラック進展率に伴う抵抗変化率を正確に検出するには、図6の等価回路について示したように、0.01オーム即ち0.01%の抵抗変化率を検出できる検出分解能が実現できれば、クラック進展に伴う抵抗変化を正確に捉えることができる。
【0074】
実際の測定にあっては、クラック進展率で30%〜70%の範囲に警報のための閾値範囲54を設定し、これに対応した抵抗変化率のアラーム範囲56の中の特定値例えば抵抗変化率0.10%に閾値を設定し、図6の直流電圧計34で検出している抵抗変化に応じた検出電圧が抵抗変化率0.1%に対応した例えば10ミリボルトを超えたときに監視バンプの異常と判断し、必要な措置を取ることができる。
【0075】
本実施形態による図4に示した半田バンプ抵抗測定装置28による半田バンプの抵抗測定は、例えばマザーボード10にセラミック製BGAパッケージ12−11を使用してプロセッサモジュール14を実装する製造ラインの検査工程で、マザーボード10の測定端子36,38,40に半田バンプ抵抗測定装置28をコネクタ接続し、組立が済んだセラミック製BGAパッケージ12−11の最外周コーナ部の監視バンプ20−11の抵抗を測定し、微細クラックによるダメージが生じているか否かで良否を判定することができる。
【0076】
また、製造されたマザーボード10の環境試験の際に、図4のように半田バンプ抵抗測定装置28を接続し、環境試験中に監視バンプ20−11の抵抗値変化を測定し、環境試験に伴うダメージによる抵抗増加の有無を測定する。本実施形態の半田バンプ抵抗測定装置28が使用する環境試験としては、振動試験や熱衝撃試験などの各種の環境試験がある。
【0077】
図8は合成樹脂製BGAパッケージにおける半田バンプ抵抗測定装置の実施形態を示した説明図である。
【0078】
図8のマザーボード10に半田バンプにより実装されたBGAパッケージは、合成樹脂を主な材料として製造された合成樹脂製BGAパッケージ12−12を使用している。この合成樹脂製BGAパッケージ12−12の上には、図4のセラミック製BGAパッケージ12−11の場合と同様、プロセッサモジュール14が半田バンプ24−1,24−2,24−3,・・・により絶縁シール層22を介して実装されている。
【0079】
図9は図8の合成樹脂製BGAパッケージ12−12における監視バンプと基準バンプの位置を示した説明図である。図9において、合成樹脂製BGAパッケージ12−12の場合、マザーボード10からの変形応力によるダメージを受け易い半田バンプは、プロセッサモジュール14に設けている最外周コーナ部の半田バンプ直下のバンプであり、これを斜線で示すように監視バンプ20−11,20−21,20−31,20−41としている。
【0080】
そして、監視バンプ20−11,20−21,20−31,20−41の内側の半田バンプを、マザーボードからの変形応力によるダメージを受けにくい基準バンプ20−12,20−22,20−32,20−42としている。更に、その内側のバンプを中継バンプ20−13,20−23,20−33,20−43としている。
【0081】
このように合成樹脂製BGAパッケージ12−12にあっては、上部に実装しているプロセッサモジュール14の最外周コーナ部直下の半田バンプが変形応力によるダメージを最も受け易い半田バンプとなる理由は、それぞれの材質に起因した熱膨張率により決まる。
【0082】
ここで合成樹脂製BGAパッケージ12−12の熱膨張率は約11ppm程度であり、これに対し上部に実装しているプロセッサモジュール14については、その主な材料がシリコンであることから熱膨張率は3ppmと小さい。しかもシリコン製のプロセッサモジュール14に対し合成樹脂製BGAパッケージ12−12には材質的に軟らかい関係にある。
【0083】
このため、熱サイクルの変化に対しプロセッサモジュール14側の膨張収縮変化は小さく、軟らかい材質の合成樹脂製BGAパッケージ12−12の膨張収縮変化が大きいため、プロセッサモジュール14の最外周の例えば半田バンプ24−1の直下の半田バンプである監視バンプ20−11に最も大きなストレスが加わることになる。
【0084】
そこで本実施形態にあっては、プロセッサモジュール14における最外周コーナ部の半田バンプ24−1の直下の合成樹脂製BGAパッケージ12−12における半田バンプを監視バンプ20−11として選択している。
【0085】
図8においては、合成樹脂製BGAパッケージ12−12における監視バンプ20−11、基準バンプ20−12の位置が図4のセラミック製BGAパッケージ12−11の場合と相違する以外は、コネクタ接続により外部に設ける半田バンプ抵抗測定装置28及び測定端子から監視バンプ20−11、基準バンプ20−12及び中継バンプ20−13に対するマザーボード10及び合成樹脂製BGAパッケージ12−12のそれぞれにおける測定配線パターンは、図4の実施形態と同じである。
【0086】
また、その等価回路も図6に示したと同じであり、同様に定電流をI1=I2=100ミリアンペアとした場合、0.01オームの検出感度で監視バンプ20−11のダメージによる抵抗変化を検出することができる。
【0087】
図10はセラミック製BGAパッケージに実装したプロセッサモジュールに半田バンプ抵抗測定部を組み込んだ他の実施形態を示した説明図である。図10において、マザーボード10上に実装したセラミック製BGAパッケージ12−11における監視バンプ20−11、基準バンプ20−12及び中継バンプ20−13は、図4の実施形態と同じ位置であり、監視バンプ20−11の抵抗変化を測定するための半田バンプ抵抗測定部60をプロセッサモジュール14の内部に組み込んでいる。
【0088】
プロセッサモジュール14に組み込まれた半田バンプ抵抗測定部60は、第1定電流源30、第2定電流源32を持ち、半田バンプ24−1,24−2,24−3を測定配線パターン42,44,46により監視バンプ20−11、基準バンプ20−12、中継バンプ20−13に接続し、またマザーボード10側で監視バンプ20−11と基準バンプ20−12を測定配線パターン48で接続した後、更に測定配線パターン48を測定配線パターン50で中継バンプ20−13に接続している。
【0089】
第1定電流源30は監視バンプ20−11に定電流I1を流し、破線の矢印で示す抵抗に応じた電圧V1を発生させる。第2定電流源32は定電流I2を基準バンプ20−12に流し、破線の矢印で示す方向の電圧V2を発生させる。
【0090】
ここで第1定電流源30及び第2定電流源32の定電流I1,I2は同じ電流値であり、したがって監視バンプ20−11と基準バンプ20−12のダメージを受けていない初期抵抗は同じであることから、電圧V1,V2も同じである。
【0091】
監視バンプ20−11の抵抗による電圧V1と基準バンプ20−12の抵抗に依存した電圧V2は、プロセッサモジュール14の半田バンプ抵抗測定部60に設けた差電圧検出部62に入力され、差電圧(V1−V2)が出力される。
【0092】
監視バンプ20−11と基準バンプ20−12にダメージが加わっていない初期抵抗が同じ場合には、V1=V2であることから、差電圧検出部62から出力される差電圧(V1−V2)はゼロである。
【0093】
差電圧検出部62の出力はADコンバータ64でデジタルデータに変換され、デジタルコンパレータ66に入力される。デジタルコンパレータ66に対しては所定の閾値電圧68が設定されており、差電圧データが閾値電圧68を超えると、デジタルコンパレータ66は異常検出信号70を出力する。
【0094】
図11は図8のセラミック製BGAパッケージにおける監視バンプ及び基準バンプの位置とプロセッサモジュールの内部構成を示した説明図である。図11において、セラミック製BGAパッケージ12−11における監視バンプと基準バンプの位置は図5と同じであり、セラミック製BGAパッケージ12−11における最外周コーナ部の半田バンプを、マザーボード10及びプロセッサモジュール14からの変形応力によるダメージを最も受け易い監視バンプ20−11,20−21,20−31,20−41とし、その内側のコーナ部の半田バンプを基準バンプ20−12,20−22,20−32及び20−42としている。
【0095】
セラミック製BGAパッケージ12−11上に実装したプロセッサモジュール14には、アキュームレータ(ALU)72、制御ロジック74、キャッシュメモリ76が、バス78により相互に接続され、外部の主記憶から命令及びデータをキャッシュメモリ76にロードして、ALU72で演算処理を実行し、所定のプログラムを実行するようにしている。
【0096】
このようなプロセッサモジュール14の構成に加え、本実施形態にあっては、更に、半田バンプ抵抗測定部60をプロセッサモジュール14に組み込んでいる。この半田バンプ抵抗測定部60は、図10に示した回路及び機能構成を持っている。
【0097】
図10の半田バンプ抵抗測定部60は、デジタルコンパレータ66から閾値電圧68を超える監視バンプ20−11の抵抗変化、例えば図7に示した抵抗変化率0.10%に対応した閾値電圧を超える抵抗変化を検出すると、異常検出信号70を出力する。
【0098】
半田バンプ抵抗測定部60から異常検出信号70が出力されると、図11のプロセッサモジュール14にあっては、制御ロジック74で異常検出信号を認識し、このままの状態では監視バンプのクラックが拡大して、抵抗値の増加によりプロセッサの異常動作を引き起こすことから、ソフトウェア的にプロセッサモジュール14自身が処理を停止し、マザーボード10に実装している他のプロセッサの処理に縮退させるように動作する。
【0099】
これによって、半田バンプにクラックが生じて抵抗増加による故障を起こす以前にプロセッサモジュールが半田バンプ抵抗測定部60による異常信号を受けて、セルフ動作により自己の処理をソフトウェア的に停止して、正常なプロセッサモジュールに処理を任せる縮退処理をリカバリ的に行うことができる。
【0100】
図12は図10の実施形態の等価回路を示した回路図である。図12において、この等価回路は図6と同様、第1定電流源30、第2定電流源32、監視バンプ20−11、基準バンプ20−12でブリッジ回路を構成し、ブリッジ回路における接続点P1,P3を接続することで、第1定電流源30と第2定電流源32のコモン側を共通としている。
【0101】
また図12の等価回路にあっては、図6のような直流電圧計34は使用しないことから、接続点P2,P4を差電圧検出部62に入力接続して、監視バンプ20−11に定電流I1を流すことにより発生した抵抗に依存した電圧V1と、監視バンプ20−11に定電流I2を流すことで抵抗に依存して発生した電圧V2の差電圧(V1−V2)を求め、ADコンバータ64で差電圧データに変換した後、デジタルコンパレータ66で閾値電圧68と比較し、閾値電圧68を超えれば異常検出信号70を出すようにしている。
【0102】
図13は合成樹脂製BGAパッケージに実装したプロセッサモジュールに半田バンプ抵抗測定部を組み込んだ他の実施形態を示した説明図である。図13において、合成樹脂製BGAパッケージ12−12にあっては、図8の実施形態と同様、プロセッサモジュール14における最外周コーナ部の半田バンプ例えば半田バンプ24−1の直下に位置する半田バンプが変形応力によるダメージを最も受け易い監視バンプ20−11として選択され、その内側の半田バンプが基準バンプ20−12として選択され、更にその内側の半田バンプが中継バンプ20−13として選択されている。
【0103】
このような合成樹脂製BGAパッケージ12−12の監視バンプ20−11、基準バンプ20−12、中継バンプ20−13に対しては、半田バンプ抵抗測定部60を組み込んだプロセッサモジュール14の半田バンプ24−1,24−2,24−3から測定配線パターン42,44,46が接続され、一方、マザーボード10側において監視バンプ20−11と基準バンプ20−12を測定配線パターン48で接続し、更に中継バンプ20−13に測定配線パターン50で接続している。
【0104】
プロセッサモジュール14に組み込まれた半田バンプ抵抗測定部60は、図10の実施形態と同じである。
【0105】
図14は図13の合成樹脂製BGAパッケージ12−12における監視バンプ及び基準バンプの位置とプロセッサモジュールの内部構成を示した説明図であり、監視バンプ及び基準バンプの位置は図10の実施形態と同じく、プロセッサモジュール14における最外周コーナ部の直下の半田バンプを監視バンプ20−11,20−21,20−31,20−41とし、その内側の半田バンプを基準バンプ20−12,20−22,20−32,20−42としている。
【0106】
プロセッサモジュール14には、図11の場合と同様、アキュームレータ72、制御ロジック74、キャッシュメモリ76が設けられて、バス78で接続され、更に半田バンプ抵抗測定部60を設けている。
【0107】
プロセッサモジュール14に組み込んだ半田バンプ抵抗測定部60の機能は図13に示すとおりであり、その等価回路は図12と同じである。
【0108】
また半田バンプ抵抗測定部60のデジタルコンパレータ66から異常検出信号70が得られた際のプロセッサモジュールにおけるセルフ停止についても、図10及び図11の実施形態と同じである。
【0109】
図15はセラミック製BGAパッケージを実装したマザーボードに半田バンプ抵抗測定部を設けた他の実施形態を示した説明図である。図15において、セラミック製BGAパッケージ12−11にあっては、最外周コーナ部の半田バンプを監視バンプ20−11とし、その内側の半田バンプを基準バンプ20−12とし、更にその内側を中継バンプ20−13としている。
【0110】
この実施形態にあっては、マザーボード10側に半田バンプ抵抗測定部60が組み込まれている。半田バンプ抵抗測定部60の構成は図10のプロセッサモジュール14側に設けた場合と同じである。即ち半田バンプ抵抗測定部60は、第1定電流源30、第2定電流源32、差電圧検出部62、ADコンバータ64、閾値電圧68を備えたデジタルコンパレータ66で構成されている。
【0111】
半田バンプ抵抗測定部60は、合成樹脂製BGAパッケージ12−12の監視バンプ20−11、基準バンプ20−12及び中継バンプ20−13に測定端子により直接接続され、合成樹脂製BGAパッケージ12−12側で監視バンプ20−11と基準バンプ20−12を測定配線パターン48で接続し、更に中継バンプ20−13と測定配線パターン50で接続している。
【0112】
このようにマザーボード10に組み込んだ半田バンプ抵抗測定部60についても、その等価回路は図12と同じであり、監視バンプ20−11に定電流I1を流して発生した電圧V1から、基準バンプ20−12に定電流I2を流して発生した電圧V2を差し引いた差電圧(V1−V2)を差電圧検出部62で求め、ADコンバータ64で差電圧データに変換した後、デジタルコンパレータ66で閾値電圧68と比較し、閾値電圧68を超えた場合に異常検出信号70を出すようにしている。
【0113】
デジタルコンパレータ66からの異常検出信号70は、例えば合成樹脂製BGAパッケージ12−12上に実装しているプロセッサモジュール14に通知され、プロセッサモジュール14自身で異常を検出して自己のセルフ動作を停止して縮退させる処理を行うようにしてもよい。
【0114】
またデジタルコンパレータ66からの異常検出信号70を外部の装置にエラー通知することで、必要な措置を取らせることもできる。またADコンバータ64から出力された差電圧データを外部の測定表示部などに転送し、監視バンプ20−11における測定抵抗をモニタ表示させることもできる。
【0115】
またマザーボード10に組み込む半田バンプ抵抗測定部60としては、マザーボード10上にディスクリート回路として実装してもよいし、半田バンプ抵抗測定部60を組み込んだ専用のICモジュールをマザーボード10に実装するようにしてもよい。
【0116】
図16は合成樹脂製BGAパッケージを実装したマザーボードに半田バンプ抵抗測定部を設けた他の実施形態を示した説明図である。
【0117】
図16において、合成樹脂製BGAパッケージ12−12における監視バンプ20−11は、プロセッサモジュール14の最外周コーナ部の半田バンプ24−1の直下に位置しており、その内側が基準バンプ20−12、更にその内側が中継バンプ20−13である。
【0118】
マザーボード10に組み込んだ半田バンプ抵抗測定部60は図15の実施形態と同じであり、第1定電流源30、第2定電流源32、差電圧検出部62、ADコンバータ64、閾値電圧68を備えたデジタルコンパレータ66で構成される。また、合成樹脂製BGAパッケージ12−12側における測定配線パターン48,50も図15の実施形態と同じである。
【0119】
なお、上記の実施形態にあっては、半田バンプ抵抗測定部を、外部装置、プロセッサモジュール、マザーボードに設けた場合を例に取るものであったが、これ以外にBGAパッケージそのものに半田バンプ抵抗測定部60と同じ回路を組み込むようにしてもよい。
【0120】
また上記の実施形態にあっては、BGAパッケージによりプロセッサモジュールをマザーボードに実装する場合を例にとっているが、これに限定されず、適宜のLSIを比較的大型の回路基板に実装する場合につき、そのまま適用することができ、用途的な限定は受けない。
【0121】
また第1定電流源及び第2定電流源から監視バンプと基準バンプに流す電流値は、監視バンプに必要な抵抗分解能に応じて適宜に定めることができ、実施形態に示した数値による限定は受けない。
【0122】
また上記の実施形態にあっては、セラミック製BGAパッケージについては最外周コーナ部の半田バンプを監視バンプに選択し、合成樹脂製BGAパッケージについてはプロセッサモジュールの最外周コーナ部直下の半田バンプを監視バンプに選択して抵抗変化を測定するようにしているが、本実施形態はこれに限定されず、BGAパッケージを使用した実装構造において最もダメージを受け易い適宜の半田バンプを監視バンプとして、本実施形態による半田バンプ抵抗測定を適用してもよいことはもちろんである。
【0123】
また本発明はその目的と利点を損なうことのない適宜の変形を含み、更に上記の実施形態に示した数値による限定は受けない。
【0124】
ここで本発明の特徴をまとめて列挙するつ次の付記のようになる。
(付記)
(付記1)(装置)
裏面に複数の半田バンプを配列したパッケージと、
前記パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
前記監視バンプ接続部に直列接続されて一定電流を流す第1定電流源と、
前記基準バンプ接続部に直列接続されて前記第1定電流源と同じ一定電流を流し、前記第1定電流源と前記監視バンプ接続部の直列回路とコモン側を共通接続した第2定電流源と、
前記第1定電流源からの一定電流Iにより前記監視バンプ接続部に発生する第1電圧(V1)から前記第2定電流源からの一定電流(I)により前記基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、前記監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。(1)
【0125】
(付記2)(最外周と内周)
付記1記載の半田バンプの高感度抵抗測定装置に於いて、前記監視バンプ接続部は前記ボールグリッドアレイパッケージの最外周に位置する半田バンプ接続部であり、前記基準バンプ接続部は前記監視バンプ接続部の内周に位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。(2)
【0126】
(付記3)(セラミック製BGAパッケージ)
付記1記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージはセラミックで作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記パッケージの最外周コーナに位置する半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。(3)
【0127】
(付記4)(合成樹脂製BGAパッケージ)
付記1記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージは合成樹脂で作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記半導体装置の最外周コーナに位置する半田バンプの直下に位置する前記パッケージの半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。(4)
【0128】
(付記5)(外付け監視装置)
付記1記載の半田バンプの高感度抵抗測定装置に於いて、外部の測定ユニットに、前記第1定電流源、第2定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。(5)
【0129】
(付記6)(外付け監視装置と電圧計)
付記5記載の半田バンプの高感度抵抗測定装置に於いて、前記抵抗変化検出部は直流電圧計であり、前記監視バンプ接続部のプラス電位側を前記直流電圧計のプラス端子に接続し、前記基準バンプ接続部のプラス電位側を前記直流電圧計のマイナス端子に接続し、前記電圧計に前記抵抗変動電圧を表示させることを特徴とする半田バンプの高感度抵抗測定装置。
【0130】
(付記7)(IC内蔵の監視装置)
付記1記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記半導体装置に、前記第1定電流源、第2定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。(6)
【0131】
(付記8)(IC内蔵の抵抗変化検出機能)
付記1記載の半田バンプの高感度抵抗測定装置に於いて、前記半導体装置に設けた抵抗変化検出部は、
前記監視バンプ接続部に発生する第1電圧から前記基準バンプ接続部に発生する第2電圧を差し引いた差電圧を検出する差電圧検出部と、
前記差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。
【0132】
(付記9)(抵抗変動に伴うプロセッサの切り離し)
付記8記載の半田バンプの高感度抵抗測定装置に於いて、前記半導体装置はプロセッサであり、前記抵抗変化検出部から異常検出信号が出力された際に、外部にエラーを通知して自己の処理を停止することを特徴とする半田バンプの高感度抵抗測定装置。
【0133】
(付記10)(マザーボード内蔵の監視装置)
付記1記載の半田バンプの高感度抵抗測定装置に於いて、前記回路基板に、前記第1定電流源、第2定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。(7)
【0134】
(付記11)(回路基板の抵抗変化検出機能)
付記10記載の半田バンプの高感度抵抗測定装置に於いて、前記回路基板に設けた抵抗変化検出部は、
前記監視バンプ接続部に発生する第1電圧から前記基準バンプ接続部に発生する第2電圧を差し引いた差電圧を検出する差電圧検出部と、
前記差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。
【0135】
(付記12)(方法)
回路基板に実装したパッケージの複数の半田バンプの中から変形応力によるダメージを受け易い半田接続部を監視バンプ接続部として選択すると共に、変形応力によるダメージを受けにくい半田接続部を基準バンプ接続部として選択する選択ステップと、
前記監視バンプ接続部に直列接続された第1定電流源から一定電流を流すと共に、前記基準バンプ接続部に直列接続され且つ前記第1定電流源と前記監視バンプ接続部の直列回路とコモン側を共通接続された第2定電流源から前記第1定電流源と同じ一定電流を流す監視電流供給ステップと、
前記第1定電流源からの一定電流Iにより前記監視バンプ接続部に発生する第1電圧(V1)から前記第2定電流源からの一定電流(I)により前記基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、前記監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出ステップと、
を備えたことを特徴とする半田バンプの高感度抵抗測定方法。(8)
【0136】
(付記13)(最外周と内周)
付記12記載の半田バンプの高感度抵抗測定方法に於いて、前記監視バンプ接続部は前記パッケージの最外周に位置する半田バンプ接続部であり、前記基準バンプ接続部は前記監視バンプ接続部の内周に位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定方法。
【0137】
(付記14)(セラミック製BGAパッケージ)
付記12記載の半田バンプの高感度抵抗測定方法に於いて、前記パッケージはセラミックで作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記パッケージの最外周コーナに位置する半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定方法。
【0138】
(付記15)(合成樹脂製BGAパッケージ)
付記12記載の半田バンプの高感度抵抗測定方法に於いて、前記パッケージは合成樹脂で作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記半導体装置の最外周コーナに位置する半田バンプの直下に位置する前記パッケージの半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定方法。
【0139】
(付記16)(外付け監視装置)
付記12記載の半田バンプの高感度抵抗測定方法に於いて、
外部の監視ユニットに、前記第1定電流源、第2定電流源及び処理部を設け、
前記監視ユニットの処理部に、前記選択ステップ、前記監視電流供給ステップ及び前記抵抗変化検出ステップの処理を行わせることを特徴とする半田バンプの高感度抵抗測定方法。
【0140】
(付記17)(IC内蔵の監視装置)
付記12記載の半田バンプの高感度抵抗測定方法に於いて、前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記半導体装置に、前記第1定電流源、第2定電流源及び処理部を設け、前記半導体装置の処理部に、前記選択ステップ、前記監視電流供給ステップ及び前記抵抗変化検出ステップの処理を行わせることを特徴とする半田バンプの高感度抵抗測定方法。
【0141】
(付記18)(IC内蔵の抵抗変化検出機能)
付記12記載の半田バンプの高感度抵抗測定方法に於いて、前記半導体装置の処理部により行われる前記抵抗変化検出ステップは、
前記監視バンプ接続部に発生する第1電圧から前記基準バンプ接続部に発生する第2電圧を差し引いた差電圧を検出する差電圧検出ステップと、
前記差電圧が予め定めた所定の抵抗変化に対応して閾値電圧を越えたときに異常検出信号を出力する異常判定ステップと、
を備え、
更に、前記半導体装置はプロセッサであり、前記抵抗変化検出ステップで異常検出信号が出力された際に、外部にエラーを通知して自己の処理を停止することを特徴とする半田バンプの高感度抵抗測定方法。
【0142】
(付記19)(マザーボード内蔵の監視装置)
付記12記載の半田バンプの高感度抵抗測定方法に於いて、前記回路基板に前記第1定電流源、第2定電流源及び処理部を設け、前記回路基板の処理部に、前記選択ステップ、前記監視電流供給ステップ及び前記抵抗変化検出ステップの処理を行わせることを特徴とする半田バンプの高感度抵抗測定方法。
【0143】
(付記20)(ブリッジ回路で表現)
裏面に複数の半田バンプを配列したパッケージと、
前記パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
前記監視バンプ接続部に直列接続されて一定電流を流す第1定電流源と、
前記基準バンプ接続部に直列接続されて前記第1定電流源と同じ一定電流を流す第2定電流源と、
前記第1定電流源と前記監視バンプ接続部の直列回路と、前記第2定電流源と前記基準バンプ接続部の直列回路とのコモン側を共通接続して形成したブリッジ回路と、
前記ブリッジ回路における前記第1定電流源と前記監視バンプ接続部の接続点と、前記第2定電流源と前記基準バンプ接続部の接続点の不平衡電圧を、前記監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。
【0144】
(付記21)
付記20記載の半田バンプの高感度抵抗測定装置に於いて、前記抵抗変化検出部で検出する不平衡電圧は、前記第1定電流源からの一定電流Iにより前記監視バンプ接続部に発生する第1電圧(V1)から前記第2定電流源からの一定電流(I)により前記基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)であることを特徴とする半田バンプの高感度抵抗測定装置。
【0145】
(付記22)(測定原理の装置)
温度により抵抗が変化すると共に変形応力により抵抗変化を受け易い監視部位と、
前記監視部位と同様に温度により抵抗が変化すると共に変形応力により抵抗変化を受けにくい基準部位と、
前記監視部位に直列接続されて一定電流を流す第1定電流源と、
前記基準部位に直列接続されて前記第1定電流源と同じ一定電流を流し、前記第1定電流源と前記監視部位の直列回路とコモン側を共通接続した第2定電流源と、
前記第1定電流源からの一定電流(I)により前記監視部位に発生する第1電圧(V1)から前記第2定電流源からの一定電流(I)により前記基準部位に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、前記監視部位の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする高感度抵抗測定装置。
【0146】
(付記23)(測定原理の方法)
温度により抵抗が変化し且つ変形応力による抵抗変化を受け易い監視部位を選択すると共に、前記監視部位と同様に温度により抵抗が変化し且つ変形応力により抵抗変化を受けにくい基準部位を選択する選択ステップと、
前記監視部位に直列接続された第1定電流源から一定電流を流すと共に、前記基準部位に直列接続され且つ前記第1定電流源と前記監視部位の直列回路とコモン側を共通接続された第2定電流源から前記第1定電流源と同じ一定電流を流す監視電流供給ステップと、
前記第1定電流源からの一定電流(I)により前記監視部位に発生する第1電圧(V1)から前記第2定電流源からの一定電流(I)により前記基準部位に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、前記監視部位の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出ステップと、
を備えたことを特徴とする高感度抵抗測定方法。
【図面の簡単な説明】
【0147】
【図1】本発明による抵抗測定対象となるBGAパッケージを実装したマザーボードを示した説明図
【図2】図1のBGAパッケージの実装部分を取り出して示した説明図
【図3】BGAパッケージの裏面を示した説明図
【図4】セラミック製のBGAパッケージにおける半田バンプの抵抗測定装置の実施形態を示した説明図
【図5】図4のセラミック製のBGAパッケージにおける監視バンプと基準バンプの位置を示した説明図
【図6】図4の実施形態の等価回路を示した回路図
【図7】本実施形態で測定する半田バンプのクラック進展率と抵抗変化率の関係を示したグラフ図
【図8】合成樹脂製BGAパッケージにおける半田バンプの抵抗測定装置の実施形態を示した説明図
【図9】図8の合成樹脂製BGAパッケージにおける監視バンプと基準バンプの位置を示した説明図
【図10】セラミック製BGAパッケージに実装したプロセッサモジュールに半田バンプ抵抗測定部を組み込んだ他の実施形態を示した説明図
【図11】図8のセラミック製BGAパッケージにおける監視バンプと基準バンプの位置とプロセッサモジュールの内部構成を示した説明図
【図12】図10の実施形態の等価回路を示した回路図
【図13】合成樹脂製BGAパッケージに実装したプロセッサモジュールに半田バンプ抵抗測定部を組み込んだ他の実施形態を示した説明図
【図14】図13の合成樹脂製BGAパッケージにおける監視バンプと基準バンプの位置とプロセッサモジュールの内部構成を示した説明図
【図15】セラミック製BGAパッケージを実装したマザーボードに半田バンプ抵抗測定部を設けた他の実施形態を示した説明図
【図16】合成樹脂製BGAパッケージを実装したマザーボードに半田バンプ抵抗測定部を設けた他の実施形態を示した説明図
【符号の説明】
【0148】
10:マザーボード
12,12−1,12−2:BGAパッケージ
12−11:セラミック製BGAパッケージ
12−12:合成樹脂製BGAパッケージ
14,14−1,14−2:プロセッサモジュール
16−1〜16−6:メモリモジュール
18−1,18−2:電源モジュール
20,20−11〜20−13,20−21〜20−23,20−31〜20−33,20−41〜20−43:半田バンプ
24,24−1〜24−3:半田バンプ
20−11,20−21,20−31,20−41:監視バンプ
20−12,20−22,20−32,20−42:基準バンプ
20−13,20−23,20−33,20−43:中継バンプ
22:絶縁シール層
26:多層プリント基板
28:半田バンプ抵抗測定装置
30:第1定電流源
32:第2定電流源
34:直流電圧計
36,38,40:測定端子
42,44,46,48,50:測定配線パターン
60:半田バンプ抵抗測定部
62:差電圧検出部
64:ADコンバータ
66:デジタルコンパレータ
68:閾値電圧源
70:異常検出出力
72:アキュームレータ
74:制御ロジック
76:キャッシュメモリ
78:バス
【特許請求の範囲】
【請求項1】
裏面に複数の半田バンプを配列したパッケージと、
前記パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
前記監視バンプ接続部に直列接続されて一定電流を流す第1定電流源と、
前記基準バンプ接続部に直列接続されて前記第1定電流源と同じ一定電流を流し、前記第1定電流源と前記監視バンプ接続部の直列回路とコモン側を共通接続した第2定電流源と、
前記第1定電流源からの一定電流Iにより前記監視バンプ接続部に発生する第1電圧(V1)から前記第2定電流源からの一定電流(I)により前記基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、前記監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。
【請求項2】
請求項1記載の半田バンプの高感度抵抗測定装置に於いて、前記監視バンプ接続部は前記ボールグリッドアレイパッケージの最外周に位置する半田バンプ接続部であり、前記基準バンプ接続部は前記監視バンプ接続部の内周に位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。
【請求項3】
請求項1記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージはセラミックで作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記パッケージの最外周コーナに位置する半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。
【請求項4】
請求項1記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージは合成樹脂で作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記半導体装置の最外周コーナに位置する半田バンプの直下に位置する前記パッケージの半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。
【請求項5】
請求項1記載の半田バンプの高感度抵抗測定装置に於いて、外部の測定ユニットに、前記第1定電流源、第2定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。
【請求項6】
請求項1記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記半導体装置に、前記第1定電流源、第2定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。
【請求項7】
請求項1記載の半田バンプの高感度抵抗測定装置に於いて、前記回路基板に、前記第1定電流源、第2定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。
【請求項8】
回路基板に実装したパッケージの複数の半田バンプの中から変形応力によるダメージを受け易い半田接続部を監視バンプ接続部として選択すると共に、変形応力によるダメージを受けにくい半田接続部を基準バンプ接続部として選択する選択ステップと、
前記監視バンプ接続部に直列接続された第1定電流源から一定電流を流すと共に、前記基準バンプ接続部に直列接続され且つ前記第1定電流源と前記監視バンプ接続部の直列回路とコモン側を共通接続された第2定電流源から前記第1定電流源と同じ一定電流を流す監視電流供給ステップと、
前記第1定電流源からの一定電流Iにより前記監視バンプ接続部に発生する第1電圧(V1)から前記第2定電流源からの一定電流(I)により前記基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、前記監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出ステップと、
を備えたことを特徴とする半田バンプの高感度抵抗測定方法。
【請求項1】
裏面に複数の半田バンプを配列したパッケージと、
前記パッケージの半田バンプを半田付けして実装した回路基板と、
変形応力によるダメージを受け易い半田接続部として選択された監視バンプ接続部と、
変形応力によるダメージを受けにくい半田接続部として選択された基準バンプ接続部と、
前記監視バンプ接続部に直列接続されて一定電流を流す第1定電流源と、
前記基準バンプ接続部に直列接続されて前記第1定電流源と同じ一定電流を流し、前記第1定電流源と前記監視バンプ接続部の直列回路とコモン側を共通接続した第2定電流源と、
前記第1定電流源からの一定電流Iにより前記監視バンプ接続部に発生する第1電圧(V1)から前記第2定電流源からの一定電流(I)により前記基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、前記監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出部と、
を備えたことを特徴とする半田バンプの高感度抵抗測定装置。
【請求項2】
請求項1記載の半田バンプの高感度抵抗測定装置に於いて、前記監視バンプ接続部は前記ボールグリッドアレイパッケージの最外周に位置する半田バンプ接続部であり、前記基準バンプ接続部は前記監視バンプ接続部の内周に位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。
【請求項3】
請求項1記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージはセラミックで作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記パッケージの最外周コーナに位置する半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。
【請求項4】
請求項1記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージは合成樹脂で作られており、且つ前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記監視バンプ接続部は前記半導体装置の最外周コーナに位置する半田バンプの直下に位置する前記パッケージの半田バンプ接続部であり、前記基準バンプ接続部は前記最外周コーナに隣接した内周コーナに位置する半田バンプ接続部であることを特徴とする半田バンプの高感度抵抗測定装置。
【請求項5】
請求項1記載の半田バンプの高感度抵抗測定装置に於いて、外部の測定ユニットに、前記第1定電流源、第2定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。
【請求項6】
請求項1記載の半田バンプの高感度抵抗測定装置に於いて、前記パッケージの上に、裏面に複数の半田バンプを配列した半導体装置を半田付けして実装した場合、
前記半導体装置に、前記第1定電流源、第2定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。
【請求項7】
請求項1記載の半田バンプの高感度抵抗測定装置に於いて、前記回路基板に、前記第1定電流源、第2定電流源及び抵抗変化検出部を設けたことを特徴とする半田バンプの高感度抵抗測定装置。
【請求項8】
回路基板に実装したパッケージの複数の半田バンプの中から変形応力によるダメージを受け易い半田接続部を監視バンプ接続部として選択すると共に、変形応力によるダメージを受けにくい半田接続部を基準バンプ接続部として選択する選択ステップと、
前記監視バンプ接続部に直列接続された第1定電流源から一定電流を流すと共に、前記基準バンプ接続部に直列接続され且つ前記第1定電流源と前記監視バンプ接続部の直列回路とコモン側を共通接続された第2定電流源から前記第1定電流源と同じ一定電流を流す監視電流供給ステップと、
前記第1定電流源からの一定電流Iにより前記監視バンプ接続部に発生する第1電圧(V1)から前記第2定電流源からの一定電流(I)により前記基準バンプ接続部に発生する第2電圧(V2)を差し引いた差電圧(ΔV=V1−V2)を、前記監視バンプ接続部の抵抗変化(ΔR)を表す抵抗変動電圧として検出する抵抗変化検出ステップと、
を備えたことを特徴とする半田バンプの高感度抵抗測定方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【公開番号】特開2009−53033(P2009−53033A)
【公開日】平成21年3月12日(2009.3.12)
【国際特許分類】
【出願番号】特願2007−219993(P2007−219993)
【出願日】平成19年8月27日(2007.8.27)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
【公開日】平成21年3月12日(2009.3.12)
【国際特許分類】
【出願日】平成19年8月27日(2007.8.27)
【出願人】(000005223)富士通株式会社 (25,993)
【Fターム(参考)】
[ Back to top ]