素子構造体、慣性センサーおよび電子機器
【課題】 容量素子を含む素子構造体の製造を容易化すること。
【解決手段】 素子構造体は、第１支持層１００と、該第１支持層の上方に一端部が支持され他端部の周囲に空隙部が形成された第１可動梁８００ａと、を有する第１基板ＢＳ１と、第２支持層２００と、該第２支持層に形成された第１固定電極９００ａと、を有し、且つ、前記第１基板に対向して配置された第２基板ＢＳ２と、を含み、前記第１可動梁８０ａには、第１可動電極が形成され、前記第１固定電極と前記第１可動電極とが間隙を介して対向して配置されて構成される。
【解決手段】 素子構造体は、第１支持層１００と、該第１支持層の上方に一端部が支持され他端部の周囲に空隙部が形成された第１可動梁８００ａと、を有する第１基板ＢＳ１と、第２支持層２００と、該第２支持層に形成された第１固定電極９００ａと、を有し、且つ、前記第１基板に対向して配置された第２基板ＢＳ２と、を含み、前記第１可動梁８０ａには、第１可動電極が形成され、前記第１固定電極と前記第１可動電極とが間隙を介して対向して配置されて構成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、素子構造体、慣性センサーおよび電子機器等に関する。
【背景技術】
【０００２】
近年、ＭＥＭＳ（Micro Electro Mechanical System:微小電気機械システム）技術を使用して、小型で高感度のＭＥＭＳセンサーを実現する技術が注目されている。例えば、特許文献１には、静電容量型ＭＥＭＳ加速度センサーの構造が示されている。
【０００３】
特許文献１に記載される技術では、支持基板上にポリシリコンを成膜し、フォトリソグラフィーによってポリシリコン等を加工することによって、可動の梁構造体と、梁構造体と一体に動く可動電極と、梁構造体を支持するばね部と、第一の固定電極と、第二の固定電極とが形成される。これによって、可動電極と固定電極との間に絶縁膜が設けられている構造（絶縁構造）をもつ容量素子が形成される。このようなセンサー構造によって、基板垂直（Ｚ軸）方向の加速度成分を静電容量変化として検出することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２８６５３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術では、構造体内で、基板と垂直な方向に３つの絶縁分離構造が必要となる。よって、製造工程が複雑となるのは否めない。
【０００６】
また、構造が複雑であることから、センサーの感度の向上、あるいはセンサーサイズの縮小の点で、限界がある。つまり、電極（ポリシリコン）を成膜プロセスで形成しており、厚膜化がプロセス的に難しいことから、センサー性能の向上には限界がある。
【０００７】
また、センサー素子の封止（パッケージング）を行なう場合には、追加工程が必要になり、製造工程がさらに複雑化する。
【０００８】
本発明の少なくとも一つの態様によれば、例えば、容量素子を含む素子構造体の製造を容易化することができる。
【課題を解決するための手段】
【０００９】
（１）本発明の素子構造体の一態様は、第１支持層と、該第１支持層の上方に一端部が支持され他端部の周囲に空隙部が形成された第１可動梁と、を有する第１基板と、第２支持層と、該第２支持層に形成された第１固定電極と、を有し、且つ、前記第１基板に対向して配置された第２基板と、を含み、前記第１可動梁には、第１可動電極が形成され、
前記第１固定電極と前記第１可動電極とが間隙を介して対向して配置される。
【００１０】
本態様によれば、少なくとも第１基板と第２基板の２つの部材により各基板に垂直な方向（例えばＺ軸方向）の容量を検出することが可能となり、容量素子の構造を容易にすることができる。
【００１１】
（２）本発明の素子構造体の他の態様では、前記第１支持層と前記第１可動梁との間、および、前記第２支持層と前記第１固定電極との間の少なくとも一方に絶縁層が形成される。
【００１２】
本態様によれば、絶縁層により第１基板または第２基板の絶縁性は確保される。したがって、各基板に設けられる導体層間の絶縁分離のために、特別な構造を形成する必要がない。つまり、第１基板と第２基板を、所定距離を保って対向配置すると、これに伴って、各基板に垂直な方向（例えばＺ軸方向）における、導体層（導電部材）間の絶縁分離は必然的に実現される。よって、容量素子を含む素子構造体の製造工程が簡素化される。
【００１３】
また、例えば、厚い活性層を持つＳＯＩ基板等を使用し、その厚い活性層によって可動梁を構成すると、慣性力（加速度や角速度等の物理量）を精度良く検出するために必要な質量（可動錘の質量）を容易に確保することができる。よって、センサー感度の向上が容易である。
【００１４】
（３）本発明の素子構造体の他の態様では、前記第１基板には、さらに、第２固定電極が設けられ、前記第２基板には、さらに、一端部が前記第２支持層の上に支持され、かつ他端部の周囲に空隙部が形成された第２可動梁が設けられ、前記第２可動梁には、第２可動電極が形成され、前記第２固定電極と前記第２可動電極とが間隙を介して対向して配置される。
【００１５】
本態様によれば、２つの容量素子（第１容量素子と第２容量素子）を備える素子構造体を得ることができる。第１容量素子に関して、第１可動電極は第１基板側に設けられ、第１固定電極は第２基板側に設けられる。一方、第２容量素子に関して、第２可動電極は第２基板側に設けられ、第２固定電極は第１基板側に設けられる。つまり、第１容量素子と第２容量素子とでは、可動電極と固定電極の位置関係が逆になっている。よって、第１容量素子と第２容量素子は、差動容量として利用することができる。
【００１６】
各基板に垂直な方向（例えばＺ軸方向）に力（加速度やコリオリ力）が加わったとき、例えば、第１容量素子における、第１可動電極と第１固定電極との間の距離（コンデンサーのギャップ）が拡大して第１容量素子の容量値が減少したとする(第１容量素子の容量値の変動量を「−ΔＣ」とする)。この場合、第２容量素子における、第２可動電極と第２固定電極との間の距離（コンデンサーのギャップ）は縮小して第２容量素子の容量値が増大する(第２容量素子の容量値の変動量は「＋ΔＣ」である)。
【００１７】
第１容量素子および第２容量素子の各々の容量値の変動を電気信号として取り出すことによって、差動検出信号が得られる。検出信号を差動化することによって、同相ノイズを相殺することができる。また、２つの検出信号のうちのいずれの信号が増加しているかを検出することによって、力の方向（力が加わった向き）も検出することができる。また、複数の容量素子（つまり第１容量素子および第２容量素子）が設けられることによって、慣性力の検出用の容量の容量値が実質的に増大したことになり、電荷の移動量が増大することから、検出信号の信号振幅を増大させる効果も得られる。
【００１８】
また、本態様の構造を採用すると、第１容量素子と第２容量素子との間のカップリングによるクロストーク（相互影響）を、実用上、問題ないレベルまで低減できるという効果が得られる。例えば、容量素子の固定電極を共通電位とし、可動電極から検出信号が得られる場合を想定する。一般に、素子構造体の小型化を推進すると、第１容量素子と第２容量素子との距離が短縮され、各容量素子の可動容量間で、寄生容量によるカップリングが生じやすくなる。
【００１９】
しかし、本態様の素子構造体の構造によれば、上述のとおり、第１容量素子の第１可動電極は第１基板側に設けられ、一方、第２容量素子の第２可動電極は第２基板側に設けられている。各基板は、基板に垂直な方向（例えばＺ軸方向）に所定距離だけ離間していることから、第１可変容量と第２可変容量とが隣接して配置されたとしても、第１可動電極と第２可動電極との間の距離は確保され、よって、第１容量素子と第２容量素子との間のカップリングによるクロストーク（相互影響）は十分に低減される。したがって、本態様によれば、素子構造体を小型化しつつ、検出感度の低下を抑制することができる。
【００２０】
（４）本発明の素子構造体の他の態様では、前記第１基板は、平面視で、前記第１基板の中心を通る第１軸と、前記中心で前記第１軸に直交する第２軸と、によって第１〜第４の領域に区画され、前記中心に対し互いに点対称な位置にある第１の領域および第２の領域の少なくとも一部には、前記第１可動電極の形成領域が配置され、前記中心に対し互いに点対称な位置にある前記第３の領域および前記第４の領域の少なくとも一部には、前記第２固定電極の形成領域が配置され、前記２基板は、平面視で、前記第１の領域に対向する第５の領域と、前記第２の領域に対向する第６の領域と、前記第３の領域に対向する第７の領域と、前記第４の領域に対向する第８の領域に区画され、前記第５の領域および前記第６の領域の少なくとも一部には、前記第１固定電極の形成領域が配置され、前記第７の領域および前記第８の領域の少なくとも一部には、前記第２可動電極の形成領域が配置される。
【００２１】
本態様では、電極形成領域に関して、点対称の配置（対称点を中心として１８０度回転させると、元の図形（元の領域を示す図形）に重なるような配置）を採用し、かつ、線対称の配置（対称軸を中心として折り返すと、元の図形（元の領域を示す図形）に重なるような配置）を採用する。これによって、例えば、第１基板および第２基板の各々の電極配置レイアウトを共通化することができる。よって、基板の製造が効率化される。
【００２２】
例えば、共通の電極配置レイアウトが採用された基板を２枚用意し、各基板を、共通のマスクを使用して加工した後、各基板を対向させてフェースツーフェースで接続する。これによって、第１基板の第１可動梁（第１可動電極）の形成領域と、第２基板の第１固定部（第１固定電極）の形成領域とが対向する状態となり、よって、第１容量素子が形成され、同様に、第２基板の第２可動梁（第２可動電極）の形成領域と、第１基板の第２固定部（第２固定電極）の形成領域とが対向する状態となり、よって、第２容量素子が形成される。
【００２３】
本態様の電極配置レイアウトが採用されない場合には、第１基板用の電極配置レイアウトと第２基板用の電極配置レイアウトとは、平面視で、左右（あるいは上下）が反転したレイアウトとする必要が生じ（そうしないと、フェースツーフェースで各基板を貼り合わせたときに、第１容量素子と第２容量素子を形成することができない）、よって、各基板に対応させて、電極配置レイアウトを変更する必要が生じ、基板の製造の効率性が低下する。
【００２４】
（５）本発明の素子構造体の他の態様では、前記第１可動電極は、前記第１可動電極の形成領域に前記中心に対し点対称に形成され、前記第１固定電極は、前記第１固定電極の形成領域に前記中心に対し点対称に形成され、前記第２可動電極は、前記第２可動電極の形成領域に前記中心に対し点対称に形成され、前記第２固定電極は、前記第２固定電極の形成領域に前記中心に対し点対称に形成される。
【００２５】
本態様では、各基板において、電極配置のみならず、電極形状についても、点対称性を確保する。本態様では、容量素子（第１容量素子および第２容量素子）の容量値を、より高精度に決定することができる。
【００２６】
例えば、共通の電極配置レイアウトが採用された基板を２個製造し、各々を対向させてフェースツーフェースで接続する。一方の基板の製造時に、所定方向にマスクずれが生じたとすると、他方の基板の製造時にも、所定方向にマスクずれが生じる（共通のマスクを使用しているため）。そして、各基板における電極の形状に関しても点対称性と線対称性が確保されている場合には、第１基板と第２基板とをフェースツーフェースで貼り合わせたとき、各電極間の対向面積は、マスクずれが生じたか否かに関係なく、電極自体の面積で正確に決定される。よって、本態様では、容量素子（第１容量素子および第２容量素子）の容量値を、より高精度に決定することができる。
【００２７】
第１容量素子および第２容量素子は差動容量を構成することから、各容量素子に生じる容量値の変化は、符号のみが異なり、絶対値は同じであることが好ましい。本態様によれば、第１容量素子および第２容量素子の各々の面積を、電極形状自体によって正確に決定することができることから、高精度な差動検出出力を得ることができる。
【００２８】
（６）本発明の素子構造体の他の態様では、前記第１基板と前記第２基板との間にはスペーサー部材が設けられる。
【００２９】
スペーサー部材によって、例えば、第２基板を、第１基板上において、所定距離だけ離間させて保持することができる。スペーサー部材としては、絶縁材料のみからなる絶縁性スペーサー部材を使用することができ、また、導電性材料を構成要素として含む導電性スペーサー部材を使用することもできる。また、絶縁性スペーサー部材と導電性スペーサー部材とを併用することもできる。
【００３０】
（７）本発明の素子構造体の他の態様では、前記スペーサー部材は枠状であり、前記第１基板、前記第２基板、および前記スペーサー部材によって内部に空間が形成された封止体が形成される。
【００３１】
例えば、第１基板を、第２基板を支持する支持基板として使用し、第２基板を、封止体の蓋部を構成する蓋基板として使用し、スペーサー部材を、気密封止用の側壁として使用することができる。第１基板および第２基板の少なくとも一方に、平面視で閉じた線形状をもつスペーサー部材を形成した後、第１基板と第２基板をフェースツーフェースで貼り合わせることによって、封止体（パッケージ）を備える素子構造体が形成される。本態様によれば、封止体（パッケージ）を構成するための追加の製造工程が不要であり、したがって、素子構造体の製造工程が簡素化される。
【００３２】
（８）本発明の素子構造体の他の態様では、前記スペーサー部材は柱状であり、前記第１基板と前記第２基板とが重なっている領域の中央付近に設けられる。
【００３３】
蓋基板としての第２基板の中央部は、撓み易い部分である。よって、スペーサー部材によって第２基板を支持することは、第２基板の撓み抑制に効果的である。
【００３４】
（９）本発明の素子構造体の他の態様では、前記スペーサー部材は、樹脂コア部と、前記樹脂コア部の表面の少なくとも一部を覆うように形成された導電層と、を有する。
【００３５】
本態様では、スペーサー部材として樹脂コア部（樹脂コア）と、樹脂コア部（樹脂コア）の表面の少なくとも一部を覆うように形成される導電層とを有する、樹脂コア構造をもつ導電性スペーサー部材（導電材料を構成要素として含むスペーサー）を使用する。
【００３６】
樹脂としては、例えばレジンのような熱硬化性樹脂を使用することができる。樹脂は硬く、剛性を有することから、第１基板上において、第２基板を安定的に支持する（所定距離を保って支持する）のに役立つ。また、樹脂コアの表面の少なくとも一部を覆うように(樹脂コアに少なくとも接するように）導体層が形成される。
【００３７】
なお、導体層の厚みはごく薄く（また、第１基板と第２基板を貼り合わせると、樹脂コアの頂部はほぼ露出した状態となる場合もあり）、したがって、第１基板と第２基板との間の距離は、樹脂コアの高さで正確に決定することができる。
【００３８】
また、樹脂コアの少なくとも一部を覆う導体層が設けられていることから、その導体層を経由して、例えば、第１基板側の導体と第２基板側の導体とを相互に接続することも可能である。なお、例えば、第１基板側の絶縁層と第２基板の絶縁層との間に、樹脂コア構造をもつ導電性スペーサーを介在させた場合には、樹脂コアの少なくとも一部を覆う導体層の電気的な導通をとる機能は発揮されない。この場合は、樹脂コア構造をもつ導電性スペーサーは、実質的には絶縁性スペーサーとして機能しているとみることができる。
【００３９】
（１０）本発明の慣性センサーの一態様は、上記いずれかの素子構造体と、前記素子構造体から出力された電気信号を処理する信号処理回路と、を有する。
【００４０】
素子構造体は小型であり、かつ検出性能が高い。よって、小型、かつ高感度の慣性センサーを実現することができる。また、封止体（パッケージ）を備える、信頼性の高い（つまり耐湿性等に優れた）慣性センサーを得ることができる。慣性センサーの例としては、例えば、静電容量型加速度センサー、静電容量型ジャイロセンサー（角速度センサー）が挙げられる。
【００４１】
（１１）本発明の電子機器の一態様は、上記慣性センサーを有する。
【００４２】
これによって、小型で、かつ、高性能（かつ信頼性の高い）な電子機器(例えば、ゲームコントローラーや携帯端末等)が得られる。
【図面の簡単な説明】
【００４３】
【図１】図１（Ａ）〜図１（Ｃ）は、容量素子を含む素子構造体の構造例を示す図
【図２】図２（Ａ）〜図２（Ｃ）は、第１容量素子および第２容量素子を含む素子構造体の例、ならびに、その素子構造体を用いた慣性センサーの一例を示す図
【図３】慣性センサーの構成例を示す図
【図４】図４（Ａ）〜図４（Ｃ）は、Ｃ／Ｖ変換回路の構成と動作について説明するための図
【図５】図５（Ａ）および図５（Ｂ）は、ＳＯＩ基板の構造の具体例と、そのＳＯＩ基板を用いた素子構造体の構造の具体例を示す図
【図６】図６（Ａ）および図６（Ｂ）は、素子構造体を構成する一つのＳＯＩ基板における、好ましい電極配置および電極形状の一例を示す図
【図７】素子構造体における接続端子の配置例を示す図
【図８】第１基板と第２基板の貼り合わせの一例を示す図
【図９】図９（Ａ）および図９（Ｂ）は、図８に示される、チップ貼り合わせ後の素子構造体のＡ−Ａ’線に沿う断面図、ならびに、Ｂ−Ｂ’線に沿う断面図
【図１０】図８に示される、チップ貼り合わせ後の素子構造体のＣ−Ｃ’線に沿う断面図
【図１１】図１１（Ａ）および図１１（Ｂ）は、好ましいスペーサー部材の配置の一例を示す図
【図１２】配線の構造の一例を示す図
【図１３】配線の構造の他の例を示す図
【図１４】図１４（Ａ），図１４（Ｂ）、素子構造体の具体的な構造例を示す図
【図１５】図１５（Ａ）および図１５（Ｂ）は、第１基板と第２基板とが貼り合わされた状態における、樹脂コア構造をもつスペーサー付近の断面構造を拡大して示す図
【図１６】図１６（Ａ）および図１６（Ｂ）は、素子構造体（図１４（Ｂ）の構造をもつ）の製造方法における、第１工程に対応する素子構造体の断面図
【図１７】図１７（Ａ）および図１７（Ｂ）は、第２工程における素子構造体の断面図
【図１８】図１８（Ａ）〜図１８（Ｃ）は、第３工程における素子構造体の断面図
【図１９】図１９（Ａ）〜図１９（Ｃ）は、第４工程における素子構造体の断面図
【図２０】図２０（Ａ），図２０（Ｂ）は、第５工程における素子構造体の断面図
【図２１】電子機器の構成の一例を示す図
【図２２】電子機器の構成の他の例を示す図
【発明を実施するための形態】
【００４４】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４５】
（第１実施形態）
図１（Ａ）〜図１（Ｃ）は、容量素子を含む素子構造体の構造例を示す図である。図１（Ａ）の例では、素子構造体は、所定距離ｄ１だけ離間して、互いに対向して配置される第１基板ＢＳ１および第２基板ＢＳ２によって構成されている。第１基板ＢＳ１および第２基板ＢＳ２としては、例えば、ＳＯＩ基板を使用することができる（但し、これに限定されるものではなく、絶縁性基板としてガラス基板等を使用することができる）。
【００４６】
第１基板ＢＳ１は、第１支持層（例えばシリコン単結晶層）１００と、第１支持層１００上に形成される第１絶縁層（例えばシリコン酸化膜）１１０と、第１絶縁層１１０によって一端部が支持され、かつ他端部の周囲に空隙部１０２が形成されている第１可動梁８００ａと、を有する。第１可動梁８００ａは、絶縁層１１０上に形成される第１活性層（例えばシリコン単結晶層）１２０をパターニングすることによって構成される。
【００４７】
また、第２基板ＢＳ２は、第２支持層（例えばシリコン単結晶層）２００と、第２支持層２００上に形成される第２絶縁層（例えばシリコン酸化膜）２１０と、第２絶縁層２１０上に固定されている第１固定部９００ａと、を有する。第１固定部９００ａは、絶縁層２１０上に形成される第２活性層（例えばシリコン単結晶層）２２０をパターニングすることによって構成される。
【００４８】
第１可動梁８００ａと第１固定部９００ａとは、所定距離ｄ１だけ離れて対向して配置されており、第１可動梁８００ａを第１可動電極とし、第１固定部９００ａを第１固定電極とする第１容量素子ｃ１が形成されている。
【００４９】
図１（Ａ）の素子構造体は、静電容量型のＭＥＭＳ加速度センサー、あるいは静電容量型のＭＥＭＳジャイロセンサー等の慣性センサーの構成部品として使用可能である。例えば、加速度によって、可動梁８００ａに、基板に垂直な方向（Ｚ軸方向）の変位が生じると、第１容量素子ｃ１の容量値が変化する。この容量値の変化を、Ｃ／Ｖ変換回路（容量／電圧変換回路）によって電気信号に変換することによって、加速度を検出することができる。同様に、回転によるコリオリ力によって、可動梁８００ａに、基板に垂直な方向（Ｚ軸方向）の変位が生じると、第１容量素子ｃ１の容量値が変化する。この容量値の変化を、Ｃ／Ｖ変換回路（容量／電圧変換回路：図１では不図示）によって電気信号に変換することによって、角速度を検出することができる。なお、ジャイロセンサーでは、素子構造体は、例えば、所定の回転数で回転する回転体（回転質量体：不図示）に取り付けられる。
【００５０】
図１（Ｂ）の例では、第１基板ＢＳ１および第２基板ＢＳ２として、ＳＯＩ基板が使用される。第１基板ＢＳ１と第２基板ＢＳ２との間には、スペーサー部材３００（ここでは、絶縁性のスペーサー部材とする）が設けられている。スペーサー部材３００としては、例えば、レジスト膜やレジン等の樹脂膜を使用することができる。図１（Ｂ）の例では、スペーサー部材３００によって、例えば、第２基板ＢＳ２を、第１基板ＢＳ１上において、所定距離ｄ１だけ離間させて保持することができる。
【００５１】
図１（Ｂ）の例に示される第１基板ＢＳ１では、第１支持層１００上の第１絶縁層１１０がパターニングされ、この結果、パターニングされた第１絶縁層１１０−１，１１０−２が残存し、一方、第１絶縁層１１０が除去された部分には、第１空洞部１０２が形成されている。また、第１絶縁層１１０上の第１活性層１２０がパターニングされており、この結果、パターニングされた第１活性層１２０−１，１２０−２，１２０−３が残存している。パターニングされた第１活性層１２０−２が第１可動梁８００ａとなる。第１可動梁８００ａの一端部は、第１絶縁層１１０によって支持されており、かつ、第１可動梁８００ａの他端部の周囲には、第１空隙部１０２が形成されている。
【００５２】
また、図１（Ｂ）に示される第２基板ＢＳ２では、第２活性層２２０がパターニングされ、その結果、パターニングされた第２活性層２２０−１，２２０−２，２２０−３が残存している。パターニングされた第２活性層２２０−２が、第１固定部９００ａとして機能する。
【００５３】
図１（Ａ）および図１（Ｂ）の例に示される素子構造体では、第１基板ＢＳ１と第２基板ＢＳ２の各々は、所定距離ｄ１だけ離間されて、互いに対向した状態で配置され、よって、第１基板ＢＳ１と第２基板ＢＳ２との絶縁性は確保される。したがって、各基板（ＢＳ１，ＢＳ２）に設けられる導体層（活性層１２０，２２０等）間の絶縁分離のために、特別な構造を形成する必要がない。
【００５４】
つまり、第１基板ＢＳ１と第２基板ＢＳ２を、所定距離ｄ１を保って対向配置すると、これに伴って、各基板（ＢＳ１，ＢＳ２）に垂直な方向（例えばＺ軸方向）における、導体層（導電部材）間の絶縁分離は必然的に実現される。よって、容量素子を含む素子構造体の製造工程が簡素化される。
【００５５】
また、例えば、第１基板ＢＳとして、第１活性層１２０の厚みを増大させたＳＯＩ基板を使用し、その厚い第１活性層１２０によって第１可動梁８００ａを構成すると、慣性力（加速度や角速度等の物理量）を精度良く検出するために必要な質量（可動錘の質量：可動マス）を容易に確保することができる。よって、センサー感度の向上が容易である。
【００５６】
また、例えば活性層の厚みを増大させたＳＯＩ基板を使用しその厚い第１活性層１２０によって第１可動梁８００ａを構成すると、慣性力（加速度や角速度等の物理量）を精度良く検出するために必要な質量（可動錘の質量：可動マス）を容易に確保することができる。単位面積あたりの質量を大きくとれるため、センサー感度を確保しつつセンサーの小型設計が容易である。
【００５７】
また、図１（Ｂ）の例では、封止体を構成することも容易である。つまり、図１（Ｂ）の例において、第１基板ＢＳ１を、第２基板ＢＳ２を支持する「支持基板」として使用し、第２基板ＢＳ２を、封止体の蓋部を構成する「蓋基板」として使用し、スペーサー部材３００を、例えば「気密封止用の側壁（封止材）」として使用することができる。
【００５８】
例えば、第１基板ＢＳ１および第２基板ＢＳ２の少なくとも一方に、平面視で閉じた線形状をもつスペーサー部材３００を形成した後、第１基板ＢＳ１と第２基板ＢＳ２をフェースツーフェースで貼り合わせることによって、内部に空間ＡＲを有する封止体（気密封止パッケージ）を備える素子構造体を形成することができる。この構造を採用した場合、封止体（パッケージ）を構成するための追加の製造工程が不要である。よって、素子構造体の製造工程が簡素化されるという効果が得られる。
【００５９】
図１（Ａ），図１（Ｂ）の素子構造体は、各基板（ＢＳ１，ＢＳ２）に垂直な方向（Ｚ軸方向）に加わる力による容量素子（可変容量）ｃ１の容量値の変化を検出するＺ軸センサー構造体である。このＺ軸センサー構造体に、さらに、Ｘ軸方向の力を検出するＸ軸センサー構造およびＹ軸方向の力を検出するためのＹ軸センサー構造の少なくとも一方を追加することも可能である。この場合、多軸感度をもつセンサー構造体が実現される。
【００６０】
また、図１（Ｃ）の例では、スペーサー部材として、導電材料を構成要素に含むスペーサー部材４００（４００−１，４００−２）を使用する。スペーサー部材４００（４００−１，４００−２）は、平面視で第１基板ＢＳ１と第２基板ＢＳ２とが重なっている領域の周辺部に設けることができ、また、中央部（あるいは周辺部よりも内側の領域）に設けることも可能である。
【００６１】
なお、図１（Ｃ）の例では、第１基板ＢＳ１の活性層１２０−３上に、絶縁層１３０が設けられている。また、第２基板ＢＳ２の活性層２２０−３上に、絶縁層２３０が設けられ、また、絶縁層２３０上に、導体層２４０が設けられている。また、第１基板ＢＳ１と第２基板ＢＳ２は、接着層（例えば非導電性の接着フィルム（ＮＣＦ）等）４１４によって、相互に接続（固着）されている。図１（Ｃ）において、接着層（例えば非導電性の接着フィルム（ＮＣＦ）等）４１４は、黒く塗りつぶして描かれている（この点は、以降の図面でも同様である）。
【００６２】
図１（Ｃ）に示されるスペーサー部材４００（４００−１，４００−２）は、具体的には、樹脂をパターニングして形成される樹脂コア部（樹脂コア）４１０と、樹脂コア部４１０の表面の少なくとも一部を覆うように形成される導電層４１２と、を有する。すなわち、図１（Ｃ）に示されるスペーサー部材４００（４００−１，４００−２）は、樹脂コアと、樹脂コア上に設けられた導体層（金属層等）とを含んで構成される導電性スペーサー部材である。
【００６３】
樹脂コア部４１０を構成する樹脂としては、例えばレジンのような熱硬化性樹脂（エポキシ樹脂等）を使用することができる。樹脂は硬く、剛性を有することから、第１基板ＢＳ１上において、第２基板ＢＳ２を安定的に支持する（所定距離ｄ１を保って支持する）のに役立つ。また、樹脂コア部４１０の表面の少なくとも一部を覆うように(樹脂コアに少なくとも接するように）導体層４１２が形成される。
【００６４】
なお、導体層４１２の厚みは薄く（また、第１基板ＢＳ１と第２基板ＢＳ２を貼り合わせると、樹脂コアの頂部はほぼ露出した状態となる場合もあり）、したがって、第１基板ＢＳ１と第２基板ＢＳ２との間の距離ｄ１は、樹脂コア部４１０の高さで正確に決定することができる。
【００６５】
また、樹脂コア部４１０の少なくとも一部を覆う導体層４１２が設けられていることから、その導体層４１２を経由して、第１基板ＢＳ側の導体と第２基板側の導体とを相互に接続することができる。
【００６６】
なお、例えば、第１基板ＢＳ１側の絶縁層１３０と第２基板ＢＳ２の絶縁層２３０との間に、樹脂コア構造をもつ導電性スペーサーを介在させた場合には、樹脂コアの少なくとも一部を覆う導体層４１２の電気的な導通をとる機能は発揮されない。この場合は、樹脂コア構造をもつ導電性スペーサーは、実質的には絶縁性スペーサーとして機能しているとみることができる。つまり、樹脂コア構造をもつ導電性スペーサーにおける、パターニングされた導体層４１２の機能を発揮させるか、発揮させないかは、その導体層４１２によって、第１基板ＢＳ１と第２基板ＢＳ２との間で電気的導通がとられるか否かによって決定される。
【００６７】
このように、図１（Ｃ）に示される、樹脂コア構造をもつ導電性スペーサー部材４００（４００−１，４００−２）は、保持部材としての機能と、導電部材としての機能とを併せ持つ。よって、導電性スペーサー部材４００（４００−１，４００−２）の使用によって、蓋基板としての第２基板ＢＳ２の撓み防止と、支持基板としての第１基板ＢＳ１の、例えば周辺部に設けられる配線等の導電体（図１（Ｃ）では不図示）と、第２基板ＢＳ２の周辺部等に設けられる配線等の導電体（図１（Ｃ）の参照符号２４０）との相互接続と、を同時に実現することができる。この技術によれば、例えば、第２基板ＢＳ２からの電気信号を取り出すための信号経路の構築が容易化される。
【００６８】
なお、図１（Ｂ）に示されるスペーサー部材３００と、図１（Ｃ）に示されるスペーサー部材４００（４００−１，４００−２）とを併用することができ、また、スペーサー部材４００（４００−１，４００−２）だけを使用することもできる（いずれの場合でも、第１基板ＢＳ１と第２基板ＢＳ２との間の所定距離ｄ１は確保することが可能である）。
【００６９】
次に、図２（Ａ）〜図２（Ｃ）を参照、差動容量を形成した例、ならびに慣性センサーの構造等について説明する。図２（Ａ）〜図２（Ｃ）は、第１容量素子および第２容量素子を含む素子構造体の例、ならびに、その素子構造体を用いた慣性センサーの一例を示す図である。図２（Ａ）〜図２（Ｃ）において、図１と共通する部分には同じ参照符号を付してある。
【００７０】
図２（Ａ）の例では、第１基板ＢＳには、さらに、第１絶縁層１１０−１上に固定されている第２固定部９００ｂが設けられている。また、第２基板ＢＳ２には、さらに、第２絶縁層２１０−２によって一端部が支持され、かつ他端部の周囲に第２空隙部１０４が形成されている第２可動梁８００ｂが設けられ、かつ、第２固定部９００ｂと第２可動梁８００ｂとが所定距離ｄ１だけ離れて対向して配置され、第２固定部９００ｂを第２固定電極とし、第２可動梁８００ｂを第２可動電極とする第２容量素子ｃ２が形成されている。したがって、２つの容量素子（第１容量素子ｃ１と第２容量素子ｃ２）を備える素子構造体が実現される。
【００７１】
第１容量素子ｃ１では、第１可動電極は第１基板ＢＳ１側に設けられ、第１固定電極は第２基板ＢＳ２側に設けられる。一方、第２容量素子ｃ２では、第２可動電極は第２基板ＢＳ２側に設けられ、第２固定電極は第１基板ＢＳ１側に設けられる。つまり、第１容量素子ｃ１と第２容量素子ｃ２とでは、可動電極と固定電極の位置関係が逆になっている。よって、第１容量素子ｃ１と第２容量素子ｃ２は、差動容量として、利用することができる。
【００７２】
各基板（ＢＳ１，ＢＳ２）に垂直な方向（Ｚ軸方向）に力（加速度やコリオリ力）が加わったとき、例えば、第１容量素子ｃ１における、第１可動電極と第１固定電極との間の距離（コンデンサーのギャップ）が拡大して第１容量素子ｃ１の容量値が減少したとする(第１容量素子ｃ１の容量値の変動量を「−ΔＣ」とする)。このとき、第２容量素子ｃ２における、第２可動電極と第２固定電極との間の距離（コンデンサーのギャップ）は縮小して第２容量素子の容量値が増大する(第２容量素子の容量値の変動量は「＋ΔＣ」である)。
【００７３】
よって、第１容量素子ｃ１および第２容量素子ｃ２の各々の容量値の変動を電気信号として取り出すことによって、差動検出信号が得られる。検出信号を差動化することによって、同相ノイズを相殺することができる。また、２つの検出信号のうちのいずれの信号が増加しているかを検出することによって、力の方向（力が加わった向き）も検出することができる。また、複数の容量素子（少なくとも第１容量素子ｃ１および第２容量素子ｃ２）が設けられることによって、慣性力の検出用の容量の容量値が実質的に増大したことになり、電荷の移動量が増大することから、検出信号の信号振幅を増大させる効果も得られる。
【００７４】
また、図２（Ａ）の構造を採用すると、第１容量素子ｃ１と第２容量素子ｃ２との間のカップリングによるクロストーク（相互影響）を、実用上、問題ないレベルまで低減できるという効果が得られる。例えば、容量素子の固定電極を共通電位とし、可動電極から検出信号が得られる場合を想定する。一般に、素子構造体の小型化を推進すると、第１容量素子ｃ１と第２容量素子ｃ２との距離が短縮され、各容量素子の可動容量間で、寄生容量（図２（Ａ）において説明の便宜上、示されている寄生容量ｃ０）によるカップリングが生じやすくなる。
【００７５】
しかし、図２（Ａ）に示される素子構造体の構造によれば、上述のとおり、第１容量素子ｃ１の第１可動電極１２０−３は第１基板ＢＳ１側に設けられ、一方、第２容量素子ｃ２の第２可動電極２２０−２は第２基板ＢＳ２側に設けられている。各基板（ＢＳ１，ＢＳ２）は、基板に垂直な方向（例えばＺ軸方向）に所定距離ｄ１だけ離間していることから、第１可変容量ｃ１と第２可変容量ｃ２とが隣接して配置されたとしても、第１可動電極１２０−３と第２可動電極２２０−２との間の距離は確保され、よって、第１容量素子ｃ１と第２容量素子ｃ２との間のカップリングによるクロストーク（相互影響）は十分に低減される。したがって、素子構造体を小型化しつつ、検出感度の低下を抑制することができる。
【００７６】
図２（Ｂ）の例では、樹脂コア構造をもつスペーサー部材４００（４００−１〜４００−３）を、平面視で第１基板ＢＳ１と第２基板ＢＳ２とが重なっている領域の周辺部のみならず、中央部にも設けている。スペーサー部材４００−１，４００−２は、周辺部に設けられるスペーサー部材である。スペーサー部材４００−３は、中央部に設けられるスペーサー部材である。
【００７７】
蓋基板としての第２基板ＢＳ２の中央部は、撓み易い部分である。よって、スペーサー部材によって第２基板ＢＳ２を支持することは、第２基板の撓み抑制に効果的である。また、図２（Ｂ）に示されるように、中央部に配置される樹脂コア構造をもつ導電性スペーサー部材４００−３によって、例えば、第１基板ＢＳ１側の第２固定部９００ｂと、第２基板側の第１固定部９００ａとを相互に電気的に接続することができる。これによって、例えば、第２固定部９００ｂと第１固定部９００ａとを共通電位（例えば接地電位）に保持することが容易となる。
【００７８】
図２（Ｃ）は、慣性センサーの全体構成の一例を示す斜視図である。図２（Ｃ）に示すように、支持基板としての第１基板ＢＳ１上に、蓋基板としての第２基板ＢＳ２が固定されて、封止体（ここでは気密封止パッケージ）を備える慣性センサー２５０が形成されている。第１基板ＢＳ１の表面にはパッド（外部接続端子）ＰＡが設けられている。
【００７９】
封止体内部に設けられる可変容量（ｃ１，ｃ２等）と検出回路１３は配線ＩＬを介して接続される。検出回路１３とパッドＰＡは、配線ＥＬによって接続される。また、封止体内部に、複数のセンサーが搭載される場合には、各センサーの出力信号が、配線ＩＬを経由して検出回路１３に導出される。また、図２（Ｃ）の例では、第１基板ＢＳ１上に、検出回路（信号処理回路を含む）１３が搭載されている（但し、これは一例であり、この例に限定されるものではない）。第１基板ＢＳ１上に検出回路１３を搭載することによって、信号処理機能を備えた、高機能な慣性センサー（ＭＥＭＳ慣性センサー）を実現することができる。
【００８０】
次に、図３を用いて、慣性センサーの構成例について説明する。図３は、慣性センサーの構成例を示す図である。慣性センサー２５０（例えば、静電容量型ＭＥＭＳ加速度センサー）は、第１可変容量ｃ１および第２可変容量ｃ２と、検出回路１３と、を有している。検出回路１３は、図２（Ｃ）に示したように、例えば第１基板ＢＳ１上の空きスペースに設けられ、かつ、信号処理回路１０を内蔵する。
【００８１】
図３に示される検出回路１３は、信号処理回路１０と、ＣＰＵ２８と、インターフェース回路３０と、を有する。信号処理回路１０は、Ｃ／Ｖ変換回路（容量値／電圧変換回路）２４と、アナログ校正＆Ａ／Ｄ変換回路２６と、を有する。但し、この例は一例であり、信号処理回路１０は、さらに、ＣＰＵ２８やインターフェース回路（Ｉ／Ｆ）３０を含むことも可能である。
【００８２】
次に、図４（Ａ）〜図４（Ｃ）を用いて、Ｃ／Ｖ変換回路（Ｃ／Ｖ変換アンプ）の構成と動作の一例について説明する。図４（Ａ）〜図４（Ｃ）は、Ｃ／Ｖ変換回路の構成と動作について説明するための図である。
【００８３】
図４（Ａ）は、スイッチトキャパシタを用いたＣ／Ｖ変換アンプ（チャージアンプ）の基本構成を示す図であり、図４（Ｂ）は、図４（Ａ）に示されるＣ／Ｖ変換アンプの各部の電圧波形を示す図である。
【００８４】
図４（Ａ）に示すように、基本的なＣ／Ｖ変換回路２４は、第１スイッチＳＷ１および第２スイッチＳＷ２（可変容量ｃ１（またはｃ２）と共に入力部のスイッチトキャパシタを構成する）と、オペアンプ（ＯＰＡ）１と、帰還容量（積分容量）Ｃｃと、帰還容量Ｃｃをリセットするための第３スイッチＳＷ３と、オペアンプ（ＯＰＡ）１の出力電圧Ｖｃをサンプリングするための第４スイッチＳＷ４と、ホールディング容量Ｃｈと、を有している。
【００８５】
また、図４（Ｂ）に示すように、第１スイッチＳＷ１および第３スイッチＳＷ３は同相の第１クロックでオン／オフが制御され、第２スイッチＳＷ２は、第１クロックとは逆相の第２クロックでオン／オフが制御される。第４スイッチＳＷ４は、第２スイッチＳＷ２がオンしている期間の最後において短くオンする。第１スイッチＳＷ１がオンすると、可変容量ｃ１（ｃ２）の両端には、所定の電圧Ｖｄが印加されて、可変容量ｃ１（ｃ２）に電荷が蓄積される。このとき、帰還容量Ｃｃは、第３スイッチがオン状態であることから、リセット状態（両端がショートされた状態）である。次に、第１スイッチＳＷ１および第３スイッチＳＷ３がオフし、第２スイッチＳＷ２がオンすると、可変容量ｃ１（ｃ２）の両端は共に接地電位となるため、可変容量ｃ１（ｃ２）に蓄積されていた電荷が、オペアンプ（ＯＰＡ）１に向けて移動する。
【００８６】
このとき、電荷量が保存されるため、Ｖｄ・Ｃ１（Ｃ２）＝Ｖｃ・Ｃｃが成立し、よって、オペアンプ（ＯＰＡ）１の出力電圧Ｖｃは、（Ｃ１／Ｃｃ）・Ｖｄとなる。すなわち、チャージアンプのゲインは、可変容量ｃ１（あるいはｃ２)の容量値（Ｃ１またはＣ２）と、帰還容量Ｃｃの容量値との比によって決定される。次に、第４スイッチ（サンプリングスイッチ）ＳＷ４がオンすると、オペアンプ（ＯＰＡ）１の出力電圧Ｖｃが、ホールディング容量Ｃｈによって保持される。保持された電圧がＶｏであり、このＶｏがチャージアンプの出力電圧となる。
【００８７】
先に説明したように、Ｃ／Ｖ変換回路２４は、実際は、２つの可変容量（第１可変容量ｃ１，第２可変容量ｃ２）の各々からの差動信号を受ける。この場合には、Ｃ／Ｖ変換回路２４として、例えば、図４（Ｃ）に示されるような、差動構成のチャージアンプを使用することができる。図４（Ｃ）に示されるチャージアンプでは、入力段において、第１可変容量ｃ１からの信号を増幅するための第１のスイッチトキャパシタアンプ（ＳＷ１ａ，ＳＷ２ａ，ＯＰＡ１ａ，Ｃｃａ，ＳＷ３ａ）と、第２可変容量ｃ２からの信号を増幅するための第２のスイッチトキャパシタアンプ（ＳＷ１ｂ，ＳＷ２ｂ，ＯＰＡ１ｂ，Ｃｃｂ，ＳＷ３ｂ）と、が設けられる。そして、オペアンプ（ＯＰＡ）１ａおよび１ｂの各出力信号（差動信号）は、出力段に設けられた差動アンプ（ＯＰＡ２，抵抗Ｒ１〜Ｒ４）に入力される。
【００８８】
この結果、増幅された出力信号Ｖｏが、オペアンプ（ＯＰＡ）２から出力される。差動アンプを用いることによりベースノイズ（同相ノイズ）を除去できるという効果が得られる。なお、以上説明したＣ／Ｖ変換回路２４の構成例は一例であり、この構成に限定されるものではない。
【００８９】
（第２実施形態）
本実施形態では、好ましい電極の配置や電極の形状等について、具体的に説明する。
【００９０】
図５（Ａ）および図５（Ｂ）は、ＳＯＩ基板の構造の具体例と、そのＳＯＩ基板を用いた素子構造体の構造の具体例を示す図である。図５（Ａ）に示すように、第１基板ＢＳ１としての第１ＳＯＩ基板は、第１支持層１００と、第１絶縁層１１０と、パターニングされた第１活性層１２０ａ，１２０ｂ，１２０ｃと、第１活性層のパターニングによる開口部に埋め込まれた絶縁膜１３５ａ，１３５ｂと、を有する。絶縁膜１３５ａ，１３５ｂは、第１絶縁層１１０を選択的にエッチング除去する工程において、エッチングが必要でない部分がエッチングされてしまうのを防止するために設けられている。
【００９１】
先に説明したように、第１可動梁８００ａ（第１活性層１２０ｃを含む）は、第１容量素子ｃ１の可動電極を構成し、第２固定部９００ｂ（第１活性層１２０ｂを含む）は、第２容量素子ｃ２の固定電極を構成する。第１可動梁８００ａの周囲には第１空洞部１０２が形成されている。
【００９２】
図５（Ｂ）に示すように、第１基板（支持基板）ＢＳ１と第２基板（蓋基板）ＢＳ２とを対向させて貼り合わせることによって、第１容量素子ｃ１および第２容量素子ｃ２を含む素子構造体（容量素子ＭＥＭＳ構造体）が形成される。第２基板ＢＳ２の構成は、第１基板ＢＳ１と同様であるため、説明を省略する。第１基板ＢＳ１と第２基板ＢＳ２との間には、絶縁性スペーサー部材３００（３００ａ，３００ｂ）が介在している。
【００９３】
図５（Ｂ）に示される素子構造体に、両基板に垂直な方向で、かつ上向きの加速度が加わると、慣性力によって、第１可動梁８００ａと、第２可動梁８００ｂは、両基板に垂直な方向であって、かつ下向きの方向に変位する。これによって、第１容量素子ｃ１には−ΔＣの容量値の変動が生じ、第２容量素子ｃ２には＋ΔＣの容量値の変動が生じる。よって、加速度に対応して変化する差動信号（差動検出出力）が得られる。
【００９４】
次に、図６（Ａ）および図６（Ｂ）を参照して、好ましい電極の配置や電極の形状等について説明する。図６（Ａ）および図６（Ｂ）は、素子構造体を構成する一つのＳＯＩ基板における、好ましい電極配置および電極形状の一例を示す図である。
【００９５】
図６（Ａ）に示されるように、ＳＯＩ基板における平面視での可動梁（可動電極）の形成領域は、一対の領域（つまり、対をなす第１領域ＺＡ（１）と第２領域ＺＡ（２））に２分割されている。同様に、ＳＯＩ基板における平面視での固定部（固定電極）の形成領域は、一対の領域（つまり、対をなす第１領域ＺＢ（１）と第２領域ＺＢ（２））に２分割されている。
【００９６】
電極の形成領域を２分割しているのは、電極形成領域を、ＳＯＩ基板の中心ＯＰ（チップ中心）に対して、点対称に配置するためである。すなわち、ＳＯＩ基板における平面視での可動梁（可動電極）の形成領域である第１領域ＺＡ（１）と第２領域ＺＡ（２）は、ＳＯＩ基板の中心ＯＰ（チップ中心）に対して、点対称に配置されている（つまり、各領域を１８０度回転すると元の位置に重なる）。
【００９７】
同様に、ＳＯＩ基板における平面視での固定部（固定電極）の形成領域である第１領域ＺＢ（１）と第２領域ＺＢ（２）は、ＳＯＩ基板の中心ＯＰ（チップ中心）に対して、点対称に配置されている（つまり、各領域を１８０度回転すると元の位置に重なる）。
【００９８】
また、平面視での可動梁（可動電極）の形成領域ＺＡ（１），ＺＡ（２）と、平面視での固定部（固定電極）の形成領域ＺＢ（１），ＺＢ（２）とは、平面視でのＳＯＩ基板の中心ＯＰを通過する平面視での対称軸ＡＸＳ１に対して線対称に配置されている（対称軸ＡＸＳ２についても同様である）。
【００９９】
なお、上記の説明では、点対称と線対称の組み合わせを使用しているが、点対称だけで説明することもできる。この場合は、「可動電極形成領域（ＺＡ（１），ＺＡ（２））と、固定電極形成領域（ＺＢ（１），ＺＢ（２））の双方を含む電極形成領域ＺＰ（図６（Ａ）では点線の円で描かれている）の外周を示す図形が、基板の中心ＯＰに対して点対称の図形である」、ということができる。
【０１００】
このように、本実施形態では、電極形成領域に関して、点対称の配置（対称点を中心として１８０度回転させると、元の図形（元の領域を示す図形）に重なるような配置）を採用し、かつ、線対称の配置（対称軸を中心として折り返すと、元の図形（元の領域を示す図形）に重なるような配置）を採用する。これによって、例えば、第１基板ＢＳ１および第２基板ＢＳ２の各々の電極配置レイアウトを共通化することができるという効果が得られる。よって、基板の製造が効率化される。
【０１０１】
例えば、共通の電極配置レイアウトが採用されたＳＯＩ基板を２枚用意し、各ＳＯＩ基板を、共通のマスクを使用して加工した後、各ＳＯＩ基板を対向させてフェースツーフェースで接続する。これによって、第１基板の第１可動梁（第１可動電極）の形成領域と、第２基板の第１固定部（第１固定電極）の形成領域とが対向する状態となり、よって、第１容量素子ｃ１が形成され、同様に、第２基板ＢＳ２の第２可動梁（第２可動電極）の形成領域と、第１基板の第２固定部（第２固定電極）の形成領域とが対向する状態となり、よって、第２容量素子ｃ２が形成される（例えば、図８参照）。
【０１０２】
以下、図８を参照して、第１容量素子ｃ１の形成を例にとって説明する。図８において、第１基板ＢＳ１に設けられる第１可動梁（第１可動電極）は、８００ａ−１と８００ａ−２に２分割されている。第１可動梁（第１可動電極）８００ａ−１の形成領域をＺＡ（１）−１とし、８００ａ−２の形成領域をＺＡ（２）−１とする。例えば、「ＺＡ（１）−１」という表記は、「２分割された固定電極形成領域ＺＡのうちの第（１）番目の電極形成領域であって、かつ第１の基板に設けられる電極形成領域である」という意味である。この点は、他の表記についても同様である。
【０１０３】
また、図８において、第２基板ＢＳ２の第１固定部（第１固定電極）９００ａ−１の形成領域をＺＢ（１）−２とし、９００ａ−２の形成領域をＺＢ（２）−２とする。第１基板ＢＳ１と第２基板ＢＳ２とが対向配置されると、ＺＡ（１）−１とＺＢ（１）−２とが対向し、ＺＡ（２）−１とＺＢ（２）−２とが対向し、これによって、第１容量素子ｃ１が形成される。
【０１０４】
第２容量素子ｃ２に関しても同様である。つまり、第１基板ＢＳ１と第２基板ＢＳ２とが対向配置されると、ＺＢ（１）−１とＺＡ（１）−２とが対向し、ＺＢ（２）−１とＺＡ（２）−２とが対向し、これによって、第２容量素子ｃ２が形成される。
【０１０５】
ここで、図６に戻って説明を続ける。図６（Ａ）のような電極配置が採用されない場合には、第１基板用の電極配置レイアウトと第２基板用の電極配置レイアウトとは、平面視で、左右（あるいは上下）が反転したレイアウトとする必要が生じ（そうしないと、フェースツーフェースで各基板を貼り合わせたときに、第１容量素子ｃ１と第２容量素子ｃ２を形成することができない）、よって、各基板に対応させて、電極配置レイアウトを変更する必要が生じ、基板の製造の効率性が低下する。
【０１０６】
図６（Ｂ）は、好ましい電極形状の例を示している。図６（Ｂ）の例では、第１絶縁層（第１基板の場合は参照符号１１０，第２基板の場合は参照符号２１０）上に、可動電極Ａ−１，Ａ−２と、固定電極Ｂ−１，Ｂ−２とが設けられている。
【０１０７】
また、可動電極Ａ−１，Ａ−２および固定電極Ｂ−１，Ｂ−２の各々の平面視での形状は、円を４分割して得られる形状にパターニングされている。固定電極Ｂ−１とＢ−２は共通接続されている。
【０１０８】
実際には、可動電極Ａ−１とＡ−２も、電気的に共通接続される。例えば、可動電極Ａ−１，Ａ−２の各々から信号を取り出すための配線の各々（不図示）を共通接続することによって、可動電極Ａ−１とＡ−２を、相互に電気的に接続することができる（回路を利用した接続例である）。
【０１０９】
図６（Ｂ）の例では、可動電極（可動梁）は、電極形状に関しても、平面視でのＳＯＩ基板の中心ＯＰに対する点対称性があり、固定電極（第２固定部）も、電極形状に関しても、平面視でのＳＯＩ基板の中心ＯＰに対する点対称性があり、かつ、可動電極（可動梁）と固定電極（固定部）とは、電極形状に関しても、平面視でのＳＯＩ基板の中心ＯＰを通過する平面視での対称軸（ＡＸＳ１あるいはＡＸＳ２）に対して線対称性がある。
【０１１０】
ＳＯＩ基板（つまり、第１基板ＢＳ１，第２基板ＢＳ２の各々）において、電極配置のみならず、電極形状についても、点対称性および線対称性を確保することによって、第１容量素子ｃ１および第２容量素子ｃ２の容量値を、より高精度に決定することができる。
【０１１１】
先に説明したように、第１容量素子ｃ１および第２容量素子ｃ２は差動容量を構成することから、各容量素子（ｃ１，ｃ２）に生じる容量値（Ｃ１，Ｃ２）の変化は、符号のみが異なり、絶対値は同じであることが好ましい。図６（Ｂ）のような電極配置および電極形状を採用すると、第１容量素子ｃ１および第２容量素子ｃ２の各々の面積を、電極形状自体によって正確に決定することができることから、高精度な差動検出出力を得ることができる。
【０１１２】
（第３実施形態）
本実施形態では、素子構造体における接続端子の配置等についについて説明する。図７は、素子構造体における接続端子の配置例を示す図である。図７の例では、図６（Ｂ）の例と同様に、可動電極Ａ−１，Ａ−２、固定電極Ｂ−１，Ｂ−２の各々の形状として、平面視で円を４分割して得られる形状が採用されている。但し、素子構造体を実際に製造する場合には、電子回路を構成するための接続端子が必要である。よって、電極部の形状（容量電極として機能しない部分も含めた全体形状）は、実際には、接続端子の配置を考慮して決定される必要がある。
【０１１３】
図７において、可動電極Ａ−１は、接続端子ＢＩＰ１と、弾性バネ部ＱＡと、可動錘部（兼容量電極部）ＱＢと、を有している。弾性バネ部（弾性変形部）ＱＡは、可動錘部（兼容量電極部）ＱＢを、空隙部（あるいは空洞部）１０２（あるいは１０４）上において変位可能に支持する。可動錘部（兼容量電極部）ＱＢは、基板に垂直な方向（＋Ｚ軸方向および−Ｚ軸方向）に変位することが可能である。同様に、可動電極Ａ−２は、接続端子ＢＩＰ３と、弾性バネ部ＱＡ’と、可動錘部（兼容量電極部）ＱＢ’と、を有している。
【０１１４】
また、接続端子ＢＩＰ２および接続端子ＢＩＰ３は、対向配置される他方の基板に対して、電気的な接続を可能とするための、平面視での孤立パターンをもつ接続端子（他基板への接続端子）である。また、中央に配置される接続端子ＢＩＰ５は、対向配置される一方の基板における固定電極Ｂ−１，Ｂ−２、ならびに、対向配置される他方の基板における固定電極Ｂ−１，Ｂ−２を共通電位に保持するために使用される、固定電極用の接続端子である。
【０１１５】
図８は、第１基板と第２基板の貼り合わせの一例を示す図である。図８の左側には、第１基板（支持基板）ＢＳ１が示されている。図８の右側には、第１基板（蓋基板）ＢＳ２が示されている。図８において、左側の図と右側の図を結ぶ双方向の矢印は、チップ同士が貼り合わされた場合に、平面視で、互いに重なる位置関係であることを示している。
【０１１６】
図８において、第１基板（支持基板）ＢＳ１のサイズの方が大きいのは、チップの周辺部に、外部接続端子ＥＰ１〜ＥＰ５が形成されているからである。
【０１１７】
また、図８において、各チップの周囲において描かれている太い点線は、スペーサー部材３００を示している。スペーサー部材３００は、平面視で、閉じた線形状を有しており、チップ同士が貼り合わされた場合には、スペーサー部材は、封止体の構成要素である側壁（封止部材（シール部材））としても機能する。
【０１１８】
また、図８の左側に示される第１基板ＢＳ１では、先に図５（Ｂ）を用いて説明したように、第１活性層１２０をパターニングすることによって、可動電極や固定電極が形成されている。図中、例えば、可動電極１２０ｃ（２）という表記は、パターニングされた第１活性層１２０ｃで形成され、かつ、２分割された可動電極のうちの２番目の可動電極であることを示している。他の電極に付されている参照符号の意味も同様である。
【０１１９】
また、図８の左側の図において、斜線が施されている領域は、第１絶縁層１１０の表面が露出している領域であり、また、白抜きで描かれている領域は、第１空隙部（第１空洞部）１０２（１０２（１），１０２（２））である。
【０１２０】
また、図８の左側の図において、ＬＡ１〜ＬＡ５は、接続端子間を結ぶ配線である。なお、中央の接続端子ＢＩＰ５上には、実際には、導電性のスペーサー部材が接続される（図８では、導電性スペーサー部材は不図示である）。
【０１２１】
また、図８の左側の図において、外部接続端子ＥＰ１，ＥＰ３からは、第１容量素子ｃ１の検出信号（半分相当）が得られる。外部接続端子ＥＰ２，ＥＰ５からは、第１容量素子ｃ２の検出信号（半分相当）が得られる。また、外部接続端子ＥＰ４は、例えば接地さされる。接地電位は、容量素子を構成する固定電極の共通電位である。
【０１２２】
また、図８の右側に示される第２基板ＢＳ２では、先に図５（Ｂ）を用いて説明したように、第２活性層２２０をパターニングすることによって、可動電極や固定電極が形成されている。図中、例えば、可動電極２２０ｃ（２）という表記は、パターニングされた第２活性層２２０ｃで形成され、かつ、２分割された可動電極のうちの２番目の可動電極であることを示している。他の電極に付されている参照符号の意味も同様である。また、図８の右側の図において、斜線が施されている領域は、第２絶縁層２１０の表面が露出している領域であり、また、白抜きで描かれている領域は、第２空隙部（第２空洞部）１０４（１０４（１），１０４（２））である。
【０１２３】
図９（Ａ）および図９（Ｂ）は、図８に示される、チップ貼り合わせ後の素子構造体のＡ−Ａ’線に沿う断面図、ならびに、Ｂ−Ｂ’線に沿う断面図である。図９において、前掲の図面と共通する部分には同じ参照符号を付している。
【０１２４】
図９（Ａ）および図９（Ｂ）に示されるとおり、第１基板ＢＳ１、第２基板ＢＳ２ならびにスペーサー部材３００によって、内部に密閉された空間を有する気密封止体が形成されている。
【０１２５】
また、図９（Ｂ）に示されるように、第１基板ＢＳ１側の接続端子ＢＩＰ５と、第２基板ＢＳ２側の接続端子ＣＩＰ５との間には、導電性スペーサー部材４００が設けられている。先に図８（Ｂ）に示したように、第１基板ＢＳ１側の接続端子ＢＩＰ５は、外部接続端子ＥＰ４と配線ＬＡ５によって接続されている。よって、外部接続端子ＥＰ４、配線ＬＡ５、導電性スペーサー部材４００（具体的には、図１（Ｃ）等で説明した樹脂コア構造をもつ導電性スペーサー部材４００を使用することができる）が電気的に接続されることになる。この経路を利用して、第１基板ＢＳ１側の固定電極ならびに第２基板ＢＳ２側の固定電極の各々を、共通電位（ＧＮＤ等）に維持することができる。
【０１２６】
図１０は、図８に示される、チップ貼り合わせ後の素子構造体のＣ−Ｃ’線に沿う断面図である。図１０では、第１基板ＢＳ１側の接続端子ＢＩＰ３と第２基板ＢＳ２側の接続端子ＣＩＰ４との間、ならびに、第１基板ＢＳ１側の接続端子ＢＩＰ４と第２基板ＢＳ２側の接続端子ＣＩＰ３との間に、導電性スペーサー部材４００が設けられている。
【０１２７】
接続端子ＢＩＰ３と接続端子ＣＩＰ４との間の接続は形式的なものであり、電子回路の形成には寄与しない。一方、接続端子ＢＩＰ４と接続端子ＣＩＰ３との間の接続によって、第２基板ＢＳ２における可動電極（図８の右側に示される図における、パターニングされた第２活性層２２０ｃ（１）に相当する）から、検出信号を取り出すことができる。
【０１２８】
（第４実施形態）
本実施形態では、好ましいスペーサー部材の配置例について説明する。図１１（Ａ）および図１１（Ｂ）は、好ましいスペーサー部材の配置の一例を示す図である。
【０１２９】
図１１（Ａ）において、平面視で閉じた線形状をもつ、枠状のスペーサー部材３００が、平面視で第１基板ＢＳ１と第２基板ＢＳ２とが重なっている領域の周辺部（外周部）において、容量素子形成領域（各基板における、固定電極ならびに可動電極の形成領域）を取り囲むように配置されている。ここでは、このスペーサー部材３００を第１スペーサー部材とする。このスペーサー部材３００としては、例えば、レジスト膜や絶縁膜（酸化膜や樹脂膜等、多層膜を含む）等からなる絶縁性スペーサーを使用することができる。また、図１（Ｃ）や図２（Ａ），図２（Ｂ）で示した樹脂コア構造をもつ導電材料を含むスペーサー部材（導電性スペーサー部材）を使用することもできる。第１スペーサー部材３００が存在することによって、内部に空間が形成された封止体（気密封止体）が形成される。
【０１３０】
すなわち、第１基板ＢＳ１を、第２基板ＢＳ１を支持する支持基板として使用し、第２基板ＢＳ２を、封止体の蓋部を構成する蓋基板として使用し、第１スペーサー部材３００を、気密封止用の側壁として使用することができる。
【０１３１】
第１基板ＢＳ１および第２基板ＢＳ２の少なくとも一方に、平面視で閉じた線形状をもつ第１スペーサー部材３００を形成した後、第１基板ＢＳ１と第２基板ＢＳ２をフェースツーフェースで貼り合わせることによって、封止体（パッケージ）を備える素子構造体が形成される。この場合、封止体（パッケージ）を構成するための追加の製造工程が不要であり、したがって、素子構造体の製造工程が簡素化される。
【０１３２】
また、図１１（Ａ）において、さらに、平面視で孤立パターンをもち、かつ、平面視で第１基板ＢＳ１と第２基板ＢＳ２とが重なっている領域の周辺部（第１スペーサー部材３００が形成されている位置よりも内側の位置）に、柱状のスペーサー部材４００ａ〜４００ｄが設けられている。図１１（Ａ）の例では、柱状のスペーサー４００ａ〜４００ｄは、第１基板ＢＳ１の電極形成領域（能動層１２０が設けられている部分）の四隅に設けられている接続端子ＢＩＰ１〜ＢＩＰ４の各々上に設けられている。
【０１３３】
これによって、電極形成領域の周囲に設けられている複数の接続端子ＢＩＰ１〜ＢＩＰ４の各々を経由して、第１基板ＢＳ１と第２基板ＢＳ２との接続をとることができる。ここでは、柱状のスペーサー４００ａ〜４００ｄを第２スペーサー部材とする。
【０１３４】
上述のとおり、複数の第２スペーサー部材４００ａ〜４００ｂは、平面視で第１基板ＢＳ１と第２基板ＢＳ２とが重なりを有している領域の周辺部に配置することができる。例えば、第１基板ＢＳ１と第２基板ＢＳ２との重複領域の形状が、平面視で四角形（図１１（Ａ）では略正方形）であるならば、例えば４個の第２スペーサー４００ａ〜４００ｄの各々を四隅（４つの角部の近傍）に配置することができる。
【０１３５】
力学的なバランスを考慮して、第２スペーサー部材（４００ａ〜４００ｄ等）の配置位置ならびに使用する第２スペーサー部材の個数は、適宜、調整することができる。これによって、蓋基板である第２基板ＢＳ２の撓みを効果的に防止することができる。また、第１基板ＢＳ１と第２基板ＢＳ２との間の電気的接続をとることもできる。
【０１３６】
第２スペーサー部材４００ａ〜４００ｄは、図１（Ｃ）や図２（Ａ），図２（Ｂ）で示したような、導電性材料を構成要素として含む導電性スペーサー部材とすることができる。導電性スペーサー部材は、保持部材としての機能と、導電部材としての機能とを併せ持つ。よって、導電性スペーサー部材の使用によって、蓋基板としての第２基板ＢＳ２の撓み防止と、第１基板ＢＳ１の周辺部等に設けられる導電体と、第２基板の周辺部に設けられる導電体との相互接続と、を同時に実現することができる。この技術によれば、例えば、第２基板ＢＳ２からの電気信号を取り出すための信号経路の構築が容易化される。
【０１３７】
なお、図１１（Ａ）の例では、第２スペーサー部材４００ａ〜４００ｄと、第１スペーサー部材３００とを併用しているが、例えば、第２スペーサー部材４００ａ〜４００ｄだけを使用することもできる（いずれの場合でも、第１基板ＢＳ１と第２基板ＢＳ２との間の所定距離は確保することが可能である）。
【０１３８】
また、図１１（Ｂ）の例においては、中央部（中央付近）において、スペーサー部材４００ｅが設けられている。このスペーサー部材４００ｅは、平面視で孤立パターンをもち、かつ、平面視で第１基板ＢＳ１と第２基板ＢＳ２とが重なっている領域の中央部に設けられている。また、スペーサー部材４００ｅは、図１（Ｃ）や図２（Ａ），図２（Ｂ）で示したような、導電性材料を構成要素として含む導電性スペーサー部材とすることができる。ここでは、このスペーサー部材４００ｅを第３スペーサー部材とする。
【０１３９】
蓋基板としての第２基板ＢＳ２の中央部は、撓み易い部分である。よって、第３スペーサー部材によって第２基板を支持することは、第２基板の撓み抑制に効果的である。
【０１４０】
また、第３スペーサー部材を導電性スペーサー部材とすることによって、蓋基板としての第２基板ＢＳ２の撓み抑制効果に加えて、その中央部において、第１基板ＢＳ１側の導体と第２基板ＢＳ２側の導体とを電気的に接続することができる。
【０１４１】
図１１（Ｂ）の例では、各基板の固定電極同士を接続することができる。例えば、第１基板ＢＳ１に設けられる第２固定電極と、第２基板ＢＳ２に設けられる第１固定電極とを共通電位（接地電位等）とする場合を想定する。この場合、第１基板ＢＳ１側の第２固定電極と第２基板ＢＳ２側の第１固定電極とを、中央部に設けられる第３スペーサー部材４００ｅ（の構成要素である導電材料部分）を経由して相互に電気的に接続し、そして、第２固定電極と第１固定電極との共通接続点に接地配線（図８の配線ＬＡ５）を接続することによって、各固定電極を、均等にかつ効率的に共通電位とすることができる。このように、中央部に設けられる第３スペーサー部材に導電性を付与することは、回路の効率的な構築に役立つ。
【０１４２】
また、図１１（Ｂ）の例では、図１１（Ａ）に示されるスペーサー部材に加えて、スペーサー部材３０１ａ〜３０１ｄが、中央の導電性スペーサー部材４００ｅの周囲に設けられている。ここでは、スペーサー部材３０１ａ〜３０１ｄを第４スペーサー部材とする。この第４スペーサー部材としては、例えば、図１（Ｃ）や図２（Ａ），図２（Ｂ）で示したような、導電性材料を構成要素として含む導電性スペーサー部材を使用することができる。
【０１４３】
先に説明したように、蓋基板としての第２基板ＢＳ２の中央部は、撓み易い部分である。このことを考慮して、図１１（Ｂ）の例では、中央部付近に複数のスペーサーを集中的に配置することによって、第２基板の撓みを効果的に抑制することができる。
【０１４４】
（第５実施形態）
本実施形態では、回路の構成に必要な配線の構造例について説明する。図１２は、配線の構造の一例を示す図である。図１２の左上の図は平面図であり、下側の図は、平面図のＡ−Ａ線に沿う断面図であり、右側の図は、平面図のＢ−Ｂ線に沿う断面図である。なお、図１２では、第１基板ＢＳにおける配線の構造例が示されている（図１２の配線の構造は、第２基板ＢＳ２でも使用可能である）。
【０１４５】
図１２の例では、第１基板ＢＳ１の活性層１２０をドッグボーン形状に加工して、配線体Ｒを形成している。配線体Ｒは、両端に設けられる２つの端子（ＰＡＤ１，ＰＡＤ２）を有している。
【０１４６】
図１３は、配線の構造の他の例を示す図である。図１３の左上の図は平面図であり、下側の図は、平面図のＡ−Ａ線に沿う断面図であり、右側の図は、平面図のＢ−Ｂ線に沿う断面図である。なお、図１３では、第１基板ＢＳにおける配線の構造例が示されている（図１２の配線の構造は、第２基板ＢＳ２でも使用可能である）。
【０１４７】
図１３の例では、第１基板ＢＳ１の活性層１２０上に、絶縁層１３０が形成される。この絶縁層１３０をパターニングして、一部に開口部を形成した後、絶縁層３０上に導体層（ここでは金属層とする）ＭＥＴが形成される。この金属層ＭＥＴをパターニングすることによって、配線体Ｒが形成される。金属層ＭＥＴの両端には、２つの端子（ＰＡＤ１，ＰＡＤ２）が設けられる。金属層ＭＥＴは、２つの端子ＰＡＤ１，ＰＡＤ２の形成領域において、活性層１２０に接続される。
【０１４８】
なお、図１２に記載される構造は、容量素子の構造としても使用することができる。つまり、容量素子の構造として、活性層をパターニングして構成される可動梁、固定部上に、さらに、開口部を有する絶縁層と、導体層とを設け、導体層を、絶縁層の開口部を経由して、可動梁もしくは固定部に接続する構造を採用することもできる。
【０１４９】
（第６実施形態）
本実施形態では、素子構造体の具体的な構造例と、その製造方法について説明する。図１４（Ａ），図１４（Ｂ）、素子構造体の具体的な構造例を示す図である。図１４（Ａ），図１４（Ｂ）において、前掲の図面と共通する部分には、共通の参照符号を付している。
【０１５０】
図１４（Ａ）は、貼り合わされる２つの基板の各々のレイアウトと、各基板間の対応関係を示している。図１４（Ａ）の左側には、支持基板（支持体）としての第１基板ＢＳ１が示され、右側には、蓋基板（蓋体）としての第２基板ＢＳ２が示されている。蓋基板（蓋体）としての第２基板ＢＳ２のレイアウトは、透視図で描かれている（チップ同士を貼り合わせた場合の、第１基板と第２基板との対応関係を視覚的に把握し易いようにするためである）。また、図１４（Ｂ）は、図１４（Ａ）に示される素子構造体のＡ−Ａ線に沿う断面構造を示す。
【０１５１】
図１４（Ａ）に示されるように、第１基板ＢＳ１（および第２基板ＢＳ２）では、先に、図１１を用いて説明した第１スペーサー部材３００と、第２スペーサー部材４００ａ〜４００ｄと、第３スペーサー部材４００ｅと、が設けられる。また、図１４（Ａ）に示される各基板のレイアウトは、先に図７および図８を用いて説明したものと同じである。すなわち、電極形成領域ならびに電極形状の各々に関して、点対称性および線対称性があるレイアウトが採用されている。よって、両基板は、共通のマスクを用いて製造することができる。
【０１５２】
図１４（Ａ）に示すように、第１基板ＢＳ１と第２基板ＢＳ２とを重ね合わせて貼り合わせることによって、図１４（Ｂ）に示される断面構造をもつ素子構造体が構成される。
【０１５３】
図１４（Ｂ）において、第１基板ＢＳ１は、第１支持層１００と、第１絶縁層１１０と、第１活性層１２０と、第１活性層上に設けられた絶縁層１３０と、電極形成領域の中央部（あるいはチップの中央部）に設けられる中央接続用導体層（アルミやタングステン等の金属層）１３７と、を有する。
【０１５４】
また、第２基板ＢＳ２は、第２支持層２００と、第２絶縁層２１０と、第２活性層２２０と、第２活性層上に設けられた絶縁層２３０と、絶縁層２３０上にて選択的に形成されている導体層（ここでは金属層とする）２３５と、中央部に設けられる中央接続用導体層（アルミやタングステン等の金属層）２３７と、を有する。
【０１５５】
また、図１４（Ｂ）に示される素子構造体では、第１スペーサー部材３００、第２スペーサー部材４００ａ〜４００ｄおよび第３スペーサー部材４００ｅの各々は、先に図１（Ｃ）や図２（Ａ），図２（Ｂ）を用いて説明した樹脂コア構造を有し、導電性材料（導体層２３５）を含む導電性のスペーサー部材が使用されている。
【０１５６】
また、図１４において、点線で囲まれて示される領域Ｚ１は、第１基板ＢＳ１の固定電極形成領域である。第１基板ＢＳ１の固定電極形成領域Ｚ１では、固定電極形成のためのパターニングによって活性層１２０および絶縁層１３０が選択的に除去された結果として、空洞部１０３が形成される。
【０１５７】
点線で囲まれて示される領域Ｚ２は、第１基板ＢＳ１の可動電極形成領域である。第１基板ＢＳ１の可動電極形成領域Ｚ２では、可動電極形成のためのパターニングによって活性層１２０および絶縁層１３０が選択的に除去された結果として、空洞部１０２’が形成される。また、図７を参照して先に説明したように、可動電極部における弾性バネ部ＱＡや可動錘部ＱＢとして機能する部分を、第１絶縁層１１０からリリースするために、第１絶縁層１１０が選択的に除去された結果として、第１空洞部１０２が形成される。
【０１５８】
また、点線で囲まれて示される領域Ｚ１’は、第２基板ＢＳ２の固定電極形成領域である。空洞部１０５は、上述した空洞部１０３に対応する。
【０１５９】
また、点線で囲まれて示される領域Ｚ２’は、第２基板ＢＳ２の可動電極形成領域である。第２空洞部１０４は、上述した第１空洞部１０２に対応する。また、空洞部１０４’は、上述した空洞部１０２’に対応する。
【０１６０】
図１５（Ａ）および図１５（Ｂ）は、第１基板と第２基板とが貼り合わされた状態における、樹脂コア構造をもつスペーサー付近の断面構造を拡大して示す図である。ここで、図１５（Ａ）は、第１スペーサー部材３００（周辺に設けられ、例えば封止材を兼ねるスペーサー部材）や、第２スペーサー部材４００ａ〜４００ｄ（例えば、孤立パターンをもち、四隅の端子位置に設けられるスペーサー部材）に関する断面構造を示している。
【０１６１】
図１５（Ａ）に示される樹脂コア構造をもつスペーサーは、第１基板ＢＳ１における絶縁層１３０上に設けられる。このスペーサーは、樹脂コア４１０と、例えばアルミやタングステン、金等からなる導電層（導電膜）４１２と、有する。
【０１６２】
導電層（導電膜）４１２は、第２基板ＢＳ２における絶縁層２３０上に設けられている導体層２３５と接触しており、これによって、導電層（導電膜）４１２と導体層２３５との間の電気的な導通が確保されている。
【０１６３】
また、第１基板ＢＳ１２基板ＢＳ２は、接着層（例えば非導電性の接着フィルム（ＮＣＦ）等）４１４によって、相互に接続（固着）される。図１５（Ａ）において、接着層（例えば、非導電性の接着フィルム（ＮＣＦ）等）４１４は、黒く塗りつぶして描かれている。
【０１６４】
図１５（Ｂ）は、第３スペーサー部材４００ｅ（孤立パターンをもち、電極形成領域の中央部に設けられるスペーサー部材）に関する断面構造を示している。第１基板ＢＳ１の
活性層１２０は、第１基板ＢＳ１側の中央接続用導体層（アルミやタングステン等の金属層）１３７に接触する。第１基板ＢＳ１側の中央接続用導体層（アルミやタングステン等の金属層）１３７は、樹脂コア４１０の少なくとも一部を覆うように形成されている導電層（導電膜）４１２と接触する。
【０１６５】
第１基板ＢＳ１と第２基板ＢＳ２をフェイスツーフェイスで圧着することで接着フィルムが変形し、導電層（導電膜）４１２は、第２基板ＢＳ２側の導体層２３５と接触する。導体層２３５は、第２基板ＢＳ２側の中央接続用導体層（アルミやタングステン等の金属層）２３７に接触する。導体層２３７は、第２基板ＢＳ２の活性層２２０に接触する。よって、第１基板ＢＳ１の活性層１２０と、第２基板ＢＳ２の活性層２２０とが電気的に接続される。
【０１６６】
第１基板ＢＳ１の活性層１２０および第２基板ＢＳ２の活性層２２０が、容量素子の固定電極として機能するのであれば、導電性スペーサー部材である第３スペーサー部材４００ｅを経由して、各基板の固定電極間が接続されたことになる。
【０１６７】
次に、素子構造体（図１４（Ｂ）の構造をもつ素子構造体）の製造方法の一例について説明する。なお、以下の図１６〜２０は図１４のＡ−Ａ間の断面図を示している。
【０１６８】
（第１工程）
図１６（Ａ）および図１６（Ｂ）は、素子構造体（図１４（Ｂ）の構造をもつ）の製造方法における、第１工程に対応する素子構造体の断面図である。素子構造体の製造のために、２枚のＳＯＩ基板（第１ＳＯＩ基板および第２ＳＯＩ基板）が用意される。第１ＳＯＩ基板は、支持基板としての第１基板ＢＳ１に対応し、第２ＳＯＩ基板は、蓋基板としての第２基板ＢＳ２に対応する。
【０１６９】
図１６（Ａ）および図１６（Ｂ）は、各基板に共通の工程である。図１６（Ａ）では、活性層１２０，２２０がパターニングされる。図１６（Ｂ）では、絶縁層１３０，２３０が形成される。
【０１７０】
（第２工程）
図１７（Ａ）および図１７（Ｂ）は、第２工程における素子構造体の断面図である。図１７（Ａ）および図１７（Ｂ）は、各基板に共通の工程である。 図１７（Ａ）では、絶縁層１３０，２３０の中央部に、開口部ＯＰＡが形成される。図１７（Ｂ）では、中央接続用導体層１３７，２３７が形成される。
【０１７１】
（第３工程）
図１８（Ａ）〜図１８（Ｃ）は、第３工程における素子構造体の断面図である。図１８（Ａ），図１８（Ｂ）は、第１基板ＢＳ１の断面図を示し、図１８（Ｃ）は、第２基板ＢＳ２の断面図を示す。
【０１７２】
図１８（Ａ）では、基板上に形成された樹脂層をパターニング後、熱硬化させることによって、樹脂コア部（樹脂コア）４１０が形成される。図１８（Ｂ）では、導電膜４１２を全面に形成した後、この導電膜をパターニングする。これによって、樹脂コア部４１０の少なくとも一部を覆う、パターニングされた導体層４１２が形成される。
【０１７３】
また、図１８（Ｃ）では、第２基板ＢＳ２において、パターニングされた導体層２３５が形成される。
【０１７４】
（第４工程）
図１９（Ａ）〜図１９（Ｃ）は、第４工程における素子構造体の断面図である。図１９（Ａ）は、第１基板ＢＳ１の断面図を示し、図１９（Ｂ）および図１９（Ｃ）は、第２基板ＢＳ２の断面図を示す。
【０１７５】
図１９（Ａ）では、第１基板ＢＳ１の固定電極形成領域Ｚ１ならびに第２基板ＢＳ２の可動電極形成領域Ｚ２が形成される。
【０１７６】
また、図１９（Ｂ）では、第２基板ＢＳ２上に、接着フィルムＮＣＦが形成した後、接着フィルムＮＣＦをパターニングする。図１９（Ｃ）では、第２基板ＢＳ２の固定電極形成領域Ｚ１’ならびに第２基板ＢＳ２の可動電極形成領域Ｚ２’が形成される。
【０１７７】
（第５工程）
図２０（Ａ），図２０（Ｂ）は、第５工程における素子構造体の断面図である。図２０（Ａ）では、第１基板ＢＳ１と第２基板ＢＳ２とを対向させて、貼り合わせる。図２０（Ｂ）では、第２基板ＢＳ２をダイシングして、外周部を切断除去する。図中、除去された部分ＯＰＡ１，ＯＰＡ２は、点線で囲まれて示されている。これによって、図１４（Ｂ）に示した素子構造体が完成する。
【０１７８】
この素子構造体は、封止構造（パッケージ構造）を備えているため、信頼性が高い。また、封止構造を形成するために、追加の製造工程を設ける必要がなく、製造工程の簡略化が可能である。また、貼り合わされる２枚の基板のレイアウトは共通（同一のみならず相似を含む）とすることができるため、この点でも製造工程が簡略化される。
【０１７９】
（第７実施形態）
図２１は、電子機器の構成の一例を示す図である。図２１の電子機器には、上記いずれかの実施形態にかかる慣性センサー（静電容量型ＭＥＭＳ加速度センサー等）が含まれる。電子機器は、例えば、ゲームコントローラーやモーションセンサー等である。
【０１８０】
図２１に示されるように、電子機器は、センサーデバイス（静電容量型ＭＥＭＳ加速度センサー等）４１００と、画像処理部４２００と、処理部４３００と、記憶部４４００と、操作部４５００と、表示部４６００とを含む。なお、電子機器の構成は、図２１の構成に限定されず、その構成要素の一部（例えば操作部、表示部等）を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
【０１８１】
図２２は、電子機器の構成の他の例を示す図である。図２２に示される電子機器５１０は、上記いずれかの実施形態にかかる慣性センサー（ここでは静電容量型ＭＥＭＳ加速度センサーとする）４７０と、加速度とは異なる物理量を検出する検出素子（ここでは、角速度を検出する静電容量型ＭＥＭＳジャイロセンサーとする）４８０と、を含むセンサーユニット４９０と、センサーユニット４９０から出力される検出信号に基づいて、所定の信号処理を実行するＣＰＵ５００と、を有する。なお、ＣＰＵ５００に、検出回路としての機能を設けることもできる。センサーユニット４９０は、それ自体が一個の電子機器とみなすことができる。
【０１８２】
すなわち、組み立て性に優れ、かつ、小型かつ高性能な静電容量型ＭＥＭＳ加速度センサー４７０と、異なる種類の物理量を検出する他のセンサー（例えば、ＭＥＭＳ構造を利用したジャイロセンサー）４８０を併用することによって、小型で高性能な電子機器を実現することができる。つまり、複数のセンサーを含む、電子機器としてのセンサーユニット４７０や、そのセンサーユニット４７０を搭載する、より上位の電子機器（例えばＦＡ機器等）５１０を実現することができる。
【０１８３】
このように、本発明の素子構造体を使用することによって、小型で、かつ、高性能（かつ信頼性の高い）な電子機器(例えば、ゲームコントローラーや携帯端末等)を実現することができる。また、小型で、かつ、高性能（かつ信頼性の高い）なセンサーモジュール（例えば、人の姿勢等の変化を検出するモーションセンサー：電子機器の一種）を実現することもできる。
【０１８４】
このように、本発明の少なくとも一つの実施形態によれば、例えば、容量素子を含む素子構造体の製造を容易化することができる。また、小型で高性能な電子機器を実現することができる。
【０１８５】
以上、いくつかの実施形態について説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるものである。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
【０１８６】
例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。本発明は、慣性センサーに適用可能である。例えば、静電容量型加速度センサー、静電容量型ジャイロセンサーとして使用可能である。
【符号の説明】
【０１８７】
１００ 第１支持層、１０２ 第１空隙部、１０４ 第２空隙部、
１１０ 第１絶縁層、１２０ 第１活性層、１３０，２３０ 活性層上の絶縁層、
２００ 第２支持層、２５０ 慣性センサー ２１０ 第２絶縁層、
２２０ 第２活性層、２４０ 第２基板側の導体、
３００ スペーサー部材（絶縁性スペーサー部材）、
４００（４００−１,４００−２） 導電性スペーサー部材（樹脂コア構造をもつ導電性スペーサー部材）、４１０ 樹脂コア部、４１２ 導体層（導電層）、
４１４ 接着層（接着フィルム等）、
８００ａ 第１可動梁（第１可動部，第１可動電極）、
８００ｂ 第２可動梁（第２可動部，第２可動電極）、
９００ａ 第１固定部（第１固定電極）、９００ｂ 第２固定部（第２固定電極）、
ｃ１ 第１容量素子、ｃ２ 第２容量素子
【技術分野】
【０００１】
本発明は、素子構造体、慣性センサーおよび電子機器等に関する。
【背景技術】
【０００２】
近年、ＭＥＭＳ（Micro Electro Mechanical System:微小電気機械システム）技術を使用して、小型で高感度のＭＥＭＳセンサーを実現する技術が注目されている。例えば、特許文献１には、静電容量型ＭＥＭＳ加速度センサーの構造が示されている。
【０００３】
特許文献１に記載される技術では、支持基板上にポリシリコンを成膜し、フォトリソグラフィーによってポリシリコン等を加工することによって、可動の梁構造体と、梁構造体と一体に動く可動電極と、梁構造体を支持するばね部と、第一の固定電極と、第二の固定電極とが形成される。これによって、可動電極と固定電極との間に絶縁膜が設けられている構造（絶縁構造）をもつ容量素子が形成される。このようなセンサー構造によって、基板垂直（Ｚ軸）方向の加速度成分を静電容量変化として検出することができる。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００４−２８６５３５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
特許文献１の技術では、構造体内で、基板と垂直な方向に３つの絶縁分離構造が必要となる。よって、製造工程が複雑となるのは否めない。
【０００６】
また、構造が複雑であることから、センサーの感度の向上、あるいはセンサーサイズの縮小の点で、限界がある。つまり、電極（ポリシリコン）を成膜プロセスで形成しており、厚膜化がプロセス的に難しいことから、センサー性能の向上には限界がある。
【０００７】
また、センサー素子の封止（パッケージング）を行なう場合には、追加工程が必要になり、製造工程がさらに複雑化する。
【０００８】
本発明の少なくとも一つの態様によれば、例えば、容量素子を含む素子構造体の製造を容易化することができる。
【課題を解決するための手段】
【０００９】
（１）本発明の素子構造体の一態様は、第１支持層と、該第１支持層の上方に一端部が支持され他端部の周囲に空隙部が形成された第１可動梁と、を有する第１基板と、第２支持層と、該第２支持層に形成された第１固定電極と、を有し、且つ、前記第１基板に対向して配置された第２基板と、を含み、前記第１可動梁には、第１可動電極が形成され、
前記第１固定電極と前記第１可動電極とが間隙を介して対向して配置される。
【００１０】
本態様によれば、少なくとも第１基板と第２基板の２つの部材により各基板に垂直な方向（例えばＺ軸方向）の容量を検出することが可能となり、容量素子の構造を容易にすることができる。
【００１１】
（２）本発明の素子構造体の他の態様では、前記第１支持層と前記第１可動梁との間、および、前記第２支持層と前記第１固定電極との間の少なくとも一方に絶縁層が形成される。
【００１２】
本態様によれば、絶縁層により第１基板または第２基板の絶縁性は確保される。したがって、各基板に設けられる導体層間の絶縁分離のために、特別な構造を形成する必要がない。つまり、第１基板と第２基板を、所定距離を保って対向配置すると、これに伴って、各基板に垂直な方向（例えばＺ軸方向）における、導体層（導電部材）間の絶縁分離は必然的に実現される。よって、容量素子を含む素子構造体の製造工程が簡素化される。
【００１３】
また、例えば、厚い活性層を持つＳＯＩ基板等を使用し、その厚い活性層によって可動梁を構成すると、慣性力（加速度や角速度等の物理量）を精度良く検出するために必要な質量（可動錘の質量）を容易に確保することができる。よって、センサー感度の向上が容易である。
【００１４】
（３）本発明の素子構造体の他の態様では、前記第１基板には、さらに、第２固定電極が設けられ、前記第２基板には、さらに、一端部が前記第２支持層の上に支持され、かつ他端部の周囲に空隙部が形成された第２可動梁が設けられ、前記第２可動梁には、第２可動電極が形成され、前記第２固定電極と前記第２可動電極とが間隙を介して対向して配置される。
【００１５】
本態様によれば、２つの容量素子（第１容量素子と第２容量素子）を備える素子構造体を得ることができる。第１容量素子に関して、第１可動電極は第１基板側に設けられ、第１固定電極は第２基板側に設けられる。一方、第２容量素子に関して、第２可動電極は第２基板側に設けられ、第２固定電極は第１基板側に設けられる。つまり、第１容量素子と第２容量素子とでは、可動電極と固定電極の位置関係が逆になっている。よって、第１容量素子と第２容量素子は、差動容量として利用することができる。
【００１６】
各基板に垂直な方向（例えばＺ軸方向）に力（加速度やコリオリ力）が加わったとき、例えば、第１容量素子における、第１可動電極と第１固定電極との間の距離（コンデンサーのギャップ）が拡大して第１容量素子の容量値が減少したとする(第１容量素子の容量値の変動量を「−ΔＣ」とする)。この場合、第２容量素子における、第２可動電極と第２固定電極との間の距離（コンデンサーのギャップ）は縮小して第２容量素子の容量値が増大する(第２容量素子の容量値の変動量は「＋ΔＣ」である)。
【００１７】
第１容量素子および第２容量素子の各々の容量値の変動を電気信号として取り出すことによって、差動検出信号が得られる。検出信号を差動化することによって、同相ノイズを相殺することができる。また、２つの検出信号のうちのいずれの信号が増加しているかを検出することによって、力の方向（力が加わった向き）も検出することができる。また、複数の容量素子（つまり第１容量素子および第２容量素子）が設けられることによって、慣性力の検出用の容量の容量値が実質的に増大したことになり、電荷の移動量が増大することから、検出信号の信号振幅を増大させる効果も得られる。
【００１８】
また、本態様の構造を採用すると、第１容量素子と第２容量素子との間のカップリングによるクロストーク（相互影響）を、実用上、問題ないレベルまで低減できるという効果が得られる。例えば、容量素子の固定電極を共通電位とし、可動電極から検出信号が得られる場合を想定する。一般に、素子構造体の小型化を推進すると、第１容量素子と第２容量素子との距離が短縮され、各容量素子の可動容量間で、寄生容量によるカップリングが生じやすくなる。
【００１９】
しかし、本態様の素子構造体の構造によれば、上述のとおり、第１容量素子の第１可動電極は第１基板側に設けられ、一方、第２容量素子の第２可動電極は第２基板側に設けられている。各基板は、基板に垂直な方向（例えばＺ軸方向）に所定距離だけ離間していることから、第１可変容量と第２可変容量とが隣接して配置されたとしても、第１可動電極と第２可動電極との間の距離は確保され、よって、第１容量素子と第２容量素子との間のカップリングによるクロストーク（相互影響）は十分に低減される。したがって、本態様によれば、素子構造体を小型化しつつ、検出感度の低下を抑制することができる。
【００２０】
（４）本発明の素子構造体の他の態様では、前記第１基板は、平面視で、前記第１基板の中心を通る第１軸と、前記中心で前記第１軸に直交する第２軸と、によって第１〜第４の領域に区画され、前記中心に対し互いに点対称な位置にある第１の領域および第２の領域の少なくとも一部には、前記第１可動電極の形成領域が配置され、前記中心に対し互いに点対称な位置にある前記第３の領域および前記第４の領域の少なくとも一部には、前記第２固定電極の形成領域が配置され、前記２基板は、平面視で、前記第１の領域に対向する第５の領域と、前記第２の領域に対向する第６の領域と、前記第３の領域に対向する第７の領域と、前記第４の領域に対向する第８の領域に区画され、前記第５の領域および前記第６の領域の少なくとも一部には、前記第１固定電極の形成領域が配置され、前記第７の領域および前記第８の領域の少なくとも一部には、前記第２可動電極の形成領域が配置される。
【００２１】
本態様では、電極形成領域に関して、点対称の配置（対称点を中心として１８０度回転させると、元の図形（元の領域を示す図形）に重なるような配置）を採用し、かつ、線対称の配置（対称軸を中心として折り返すと、元の図形（元の領域を示す図形）に重なるような配置）を採用する。これによって、例えば、第１基板および第２基板の各々の電極配置レイアウトを共通化することができる。よって、基板の製造が効率化される。
【００２２】
例えば、共通の電極配置レイアウトが採用された基板を２枚用意し、各基板を、共通のマスクを使用して加工した後、各基板を対向させてフェースツーフェースで接続する。これによって、第１基板の第１可動梁（第１可動電極）の形成領域と、第２基板の第１固定部（第１固定電極）の形成領域とが対向する状態となり、よって、第１容量素子が形成され、同様に、第２基板の第２可動梁（第２可動電極）の形成領域と、第１基板の第２固定部（第２固定電極）の形成領域とが対向する状態となり、よって、第２容量素子が形成される。
【００２３】
本態様の電極配置レイアウトが採用されない場合には、第１基板用の電極配置レイアウトと第２基板用の電極配置レイアウトとは、平面視で、左右（あるいは上下）が反転したレイアウトとする必要が生じ（そうしないと、フェースツーフェースで各基板を貼り合わせたときに、第１容量素子と第２容量素子を形成することができない）、よって、各基板に対応させて、電極配置レイアウトを変更する必要が生じ、基板の製造の効率性が低下する。
【００２４】
（５）本発明の素子構造体の他の態様では、前記第１可動電極は、前記第１可動電極の形成領域に前記中心に対し点対称に形成され、前記第１固定電極は、前記第１固定電極の形成領域に前記中心に対し点対称に形成され、前記第２可動電極は、前記第２可動電極の形成領域に前記中心に対し点対称に形成され、前記第２固定電極は、前記第２固定電極の形成領域に前記中心に対し点対称に形成される。
【００２５】
本態様では、各基板において、電極配置のみならず、電極形状についても、点対称性を確保する。本態様では、容量素子（第１容量素子および第２容量素子）の容量値を、より高精度に決定することができる。
【００２６】
例えば、共通の電極配置レイアウトが採用された基板を２個製造し、各々を対向させてフェースツーフェースで接続する。一方の基板の製造時に、所定方向にマスクずれが生じたとすると、他方の基板の製造時にも、所定方向にマスクずれが生じる（共通のマスクを使用しているため）。そして、各基板における電極の形状に関しても点対称性と線対称性が確保されている場合には、第１基板と第２基板とをフェースツーフェースで貼り合わせたとき、各電極間の対向面積は、マスクずれが生じたか否かに関係なく、電極自体の面積で正確に決定される。よって、本態様では、容量素子（第１容量素子および第２容量素子）の容量値を、より高精度に決定することができる。
【００２７】
第１容量素子および第２容量素子は差動容量を構成することから、各容量素子に生じる容量値の変化は、符号のみが異なり、絶対値は同じであることが好ましい。本態様によれば、第１容量素子および第２容量素子の各々の面積を、電極形状自体によって正確に決定することができることから、高精度な差動検出出力を得ることができる。
【００２８】
（６）本発明の素子構造体の他の態様では、前記第１基板と前記第２基板との間にはスペーサー部材が設けられる。
【００２９】
スペーサー部材によって、例えば、第２基板を、第１基板上において、所定距離だけ離間させて保持することができる。スペーサー部材としては、絶縁材料のみからなる絶縁性スペーサー部材を使用することができ、また、導電性材料を構成要素として含む導電性スペーサー部材を使用することもできる。また、絶縁性スペーサー部材と導電性スペーサー部材とを併用することもできる。
【００３０】
（７）本発明の素子構造体の他の態様では、前記スペーサー部材は枠状であり、前記第１基板、前記第２基板、および前記スペーサー部材によって内部に空間が形成された封止体が形成される。
【００３１】
例えば、第１基板を、第２基板を支持する支持基板として使用し、第２基板を、封止体の蓋部を構成する蓋基板として使用し、スペーサー部材を、気密封止用の側壁として使用することができる。第１基板および第２基板の少なくとも一方に、平面視で閉じた線形状をもつスペーサー部材を形成した後、第１基板と第２基板をフェースツーフェースで貼り合わせることによって、封止体（パッケージ）を備える素子構造体が形成される。本態様によれば、封止体（パッケージ）を構成するための追加の製造工程が不要であり、したがって、素子構造体の製造工程が簡素化される。
【００３２】
（８）本発明の素子構造体の他の態様では、前記スペーサー部材は柱状であり、前記第１基板と前記第２基板とが重なっている領域の中央付近に設けられる。
【００３３】
蓋基板としての第２基板の中央部は、撓み易い部分である。よって、スペーサー部材によって第２基板を支持することは、第２基板の撓み抑制に効果的である。
【００３４】
（９）本発明の素子構造体の他の態様では、前記スペーサー部材は、樹脂コア部と、前記樹脂コア部の表面の少なくとも一部を覆うように形成された導電層と、を有する。
【００３５】
本態様では、スペーサー部材として樹脂コア部（樹脂コア）と、樹脂コア部（樹脂コア）の表面の少なくとも一部を覆うように形成される導電層とを有する、樹脂コア構造をもつ導電性スペーサー部材（導電材料を構成要素として含むスペーサー）を使用する。
【００３６】
樹脂としては、例えばレジンのような熱硬化性樹脂を使用することができる。樹脂は硬く、剛性を有することから、第１基板上において、第２基板を安定的に支持する（所定距離を保って支持する）のに役立つ。また、樹脂コアの表面の少なくとも一部を覆うように(樹脂コアに少なくとも接するように）導体層が形成される。
【００３７】
なお、導体層の厚みはごく薄く（また、第１基板と第２基板を貼り合わせると、樹脂コアの頂部はほぼ露出した状態となる場合もあり）、したがって、第１基板と第２基板との間の距離は、樹脂コアの高さで正確に決定することができる。
【００３８】
また、樹脂コアの少なくとも一部を覆う導体層が設けられていることから、その導体層を経由して、例えば、第１基板側の導体と第２基板側の導体とを相互に接続することも可能である。なお、例えば、第１基板側の絶縁層と第２基板の絶縁層との間に、樹脂コア構造をもつ導電性スペーサーを介在させた場合には、樹脂コアの少なくとも一部を覆う導体層の電気的な導通をとる機能は発揮されない。この場合は、樹脂コア構造をもつ導電性スペーサーは、実質的には絶縁性スペーサーとして機能しているとみることができる。
【００３９】
（１０）本発明の慣性センサーの一態様は、上記いずれかの素子構造体と、前記素子構造体から出力された電気信号を処理する信号処理回路と、を有する。
【００４０】
素子構造体は小型であり、かつ検出性能が高い。よって、小型、かつ高感度の慣性センサーを実現することができる。また、封止体（パッケージ）を備える、信頼性の高い（つまり耐湿性等に優れた）慣性センサーを得ることができる。慣性センサーの例としては、例えば、静電容量型加速度センサー、静電容量型ジャイロセンサー（角速度センサー）が挙げられる。
【００４１】
（１１）本発明の電子機器の一態様は、上記慣性センサーを有する。
【００４２】
これによって、小型で、かつ、高性能（かつ信頼性の高い）な電子機器(例えば、ゲームコントローラーや携帯端末等)が得られる。
【図面の簡単な説明】
【００４３】
【図１】図１（Ａ）〜図１（Ｃ）は、容量素子を含む素子構造体の構造例を示す図
【図２】図２（Ａ）〜図２（Ｃ）は、第１容量素子および第２容量素子を含む素子構造体の例、ならびに、その素子構造体を用いた慣性センサーの一例を示す図
【図３】慣性センサーの構成例を示す図
【図４】図４（Ａ）〜図４（Ｃ）は、Ｃ／Ｖ変換回路の構成と動作について説明するための図
【図５】図５（Ａ）および図５（Ｂ）は、ＳＯＩ基板の構造の具体例と、そのＳＯＩ基板を用いた素子構造体の構造の具体例を示す図
【図６】図６（Ａ）および図６（Ｂ）は、素子構造体を構成する一つのＳＯＩ基板における、好ましい電極配置および電極形状の一例を示す図
【図７】素子構造体における接続端子の配置例を示す図
【図８】第１基板と第２基板の貼り合わせの一例を示す図
【図９】図９（Ａ）および図９（Ｂ）は、図８に示される、チップ貼り合わせ後の素子構造体のＡ−Ａ’線に沿う断面図、ならびに、Ｂ−Ｂ’線に沿う断面図
【図１０】図８に示される、チップ貼り合わせ後の素子構造体のＣ−Ｃ’線に沿う断面図
【図１１】図１１（Ａ）および図１１（Ｂ）は、好ましいスペーサー部材の配置の一例を示す図
【図１２】配線の構造の一例を示す図
【図１３】配線の構造の他の例を示す図
【図１４】図１４（Ａ），図１４（Ｂ）、素子構造体の具体的な構造例を示す図
【図１５】図１５（Ａ）および図１５（Ｂ）は、第１基板と第２基板とが貼り合わされた状態における、樹脂コア構造をもつスペーサー付近の断面構造を拡大して示す図
【図１６】図１６（Ａ）および図１６（Ｂ）は、素子構造体（図１４（Ｂ）の構造をもつ）の製造方法における、第１工程に対応する素子構造体の断面図
【図１７】図１７（Ａ）および図１７（Ｂ）は、第２工程における素子構造体の断面図
【図１８】図１８（Ａ）〜図１８（Ｃ）は、第３工程における素子構造体の断面図
【図１９】図１９（Ａ）〜図１９（Ｃ）は、第４工程における素子構造体の断面図
【図２０】図２０（Ａ），図２０（Ｂ）は、第５工程における素子構造体の断面図
【図２１】電子機器の構成の一例を示す図
【図２２】電子機器の構成の他の例を示す図
【発明を実施するための形態】
【００４４】
以下、本発明の好適な実施の形態について詳細に説明する。なお以下に説明する本実施形態は特許請求の範囲に記載された本発明の内容を不当に限定するものではなく、本実施形態で説明される構成の全てが本発明の解決手段として必須であるとは限らない。
【００４５】
（第１実施形態）
図１（Ａ）〜図１（Ｃ）は、容量素子を含む素子構造体の構造例を示す図である。図１（Ａ）の例では、素子構造体は、所定距離ｄ１だけ離間して、互いに対向して配置される第１基板ＢＳ１および第２基板ＢＳ２によって構成されている。第１基板ＢＳ１および第２基板ＢＳ２としては、例えば、ＳＯＩ基板を使用することができる（但し、これに限定されるものではなく、絶縁性基板としてガラス基板等を使用することができる）。
【００４６】
第１基板ＢＳ１は、第１支持層（例えばシリコン単結晶層）１００と、第１支持層１００上に形成される第１絶縁層（例えばシリコン酸化膜）１１０と、第１絶縁層１１０によって一端部が支持され、かつ他端部の周囲に空隙部１０２が形成されている第１可動梁８００ａと、を有する。第１可動梁８００ａは、絶縁層１１０上に形成される第１活性層（例えばシリコン単結晶層）１２０をパターニングすることによって構成される。
【００４７】
また、第２基板ＢＳ２は、第２支持層（例えばシリコン単結晶層）２００と、第２支持層２００上に形成される第２絶縁層（例えばシリコン酸化膜）２１０と、第２絶縁層２１０上に固定されている第１固定部９００ａと、を有する。第１固定部９００ａは、絶縁層２１０上に形成される第２活性層（例えばシリコン単結晶層）２２０をパターニングすることによって構成される。
【００４８】
第１可動梁８００ａと第１固定部９００ａとは、所定距離ｄ１だけ離れて対向して配置されており、第１可動梁８００ａを第１可動電極とし、第１固定部９００ａを第１固定電極とする第１容量素子ｃ１が形成されている。
【００４９】
図１（Ａ）の素子構造体は、静電容量型のＭＥＭＳ加速度センサー、あるいは静電容量型のＭＥＭＳジャイロセンサー等の慣性センサーの構成部品として使用可能である。例えば、加速度によって、可動梁８００ａに、基板に垂直な方向（Ｚ軸方向）の変位が生じると、第１容量素子ｃ１の容量値が変化する。この容量値の変化を、Ｃ／Ｖ変換回路（容量／電圧変換回路）によって電気信号に変換することによって、加速度を検出することができる。同様に、回転によるコリオリ力によって、可動梁８００ａに、基板に垂直な方向（Ｚ軸方向）の変位が生じると、第１容量素子ｃ１の容量値が変化する。この容量値の変化を、Ｃ／Ｖ変換回路（容量／電圧変換回路：図１では不図示）によって電気信号に変換することによって、角速度を検出することができる。なお、ジャイロセンサーでは、素子構造体は、例えば、所定の回転数で回転する回転体（回転質量体：不図示）に取り付けられる。
【００５０】
図１（Ｂ）の例では、第１基板ＢＳ１および第２基板ＢＳ２として、ＳＯＩ基板が使用される。第１基板ＢＳ１と第２基板ＢＳ２との間には、スペーサー部材３００（ここでは、絶縁性のスペーサー部材とする）が設けられている。スペーサー部材３００としては、例えば、レジスト膜やレジン等の樹脂膜を使用することができる。図１（Ｂ）の例では、スペーサー部材３００によって、例えば、第２基板ＢＳ２を、第１基板ＢＳ１上において、所定距離ｄ１だけ離間させて保持することができる。
【００５１】
図１（Ｂ）の例に示される第１基板ＢＳ１では、第１支持層１００上の第１絶縁層１１０がパターニングされ、この結果、パターニングされた第１絶縁層１１０−１，１１０−２が残存し、一方、第１絶縁層１１０が除去された部分には、第１空洞部１０２が形成されている。また、第１絶縁層１１０上の第１活性層１２０がパターニングされており、この結果、パターニングされた第１活性層１２０−１，１２０−２，１２０−３が残存している。パターニングされた第１活性層１２０−２が第１可動梁８００ａとなる。第１可動梁８００ａの一端部は、第１絶縁層１１０によって支持されており、かつ、第１可動梁８００ａの他端部の周囲には、第１空隙部１０２が形成されている。
【００５２】
また、図１（Ｂ）に示される第２基板ＢＳ２では、第２活性層２２０がパターニングされ、その結果、パターニングされた第２活性層２２０−１，２２０−２，２２０−３が残存している。パターニングされた第２活性層２２０−２が、第１固定部９００ａとして機能する。
【００５３】
図１（Ａ）および図１（Ｂ）の例に示される素子構造体では、第１基板ＢＳ１と第２基板ＢＳ２の各々は、所定距離ｄ１だけ離間されて、互いに対向した状態で配置され、よって、第１基板ＢＳ１と第２基板ＢＳ２との絶縁性は確保される。したがって、各基板（ＢＳ１，ＢＳ２）に設けられる導体層（活性層１２０，２２０等）間の絶縁分離のために、特別な構造を形成する必要がない。
【００５４】
つまり、第１基板ＢＳ１と第２基板ＢＳ２を、所定距離ｄ１を保って対向配置すると、これに伴って、各基板（ＢＳ１，ＢＳ２）に垂直な方向（例えばＺ軸方向）における、導体層（導電部材）間の絶縁分離は必然的に実現される。よって、容量素子を含む素子構造体の製造工程が簡素化される。
【００５５】
また、例えば、第１基板ＢＳとして、第１活性層１２０の厚みを増大させたＳＯＩ基板を使用し、その厚い第１活性層１２０によって第１可動梁８００ａを構成すると、慣性力（加速度や角速度等の物理量）を精度良く検出するために必要な質量（可動錘の質量：可動マス）を容易に確保することができる。よって、センサー感度の向上が容易である。
【００５６】
また、例えば活性層の厚みを増大させたＳＯＩ基板を使用しその厚い第１活性層１２０によって第１可動梁８００ａを構成すると、慣性力（加速度や角速度等の物理量）を精度良く検出するために必要な質量（可動錘の質量：可動マス）を容易に確保することができる。単位面積あたりの質量を大きくとれるため、センサー感度を確保しつつセンサーの小型設計が容易である。
【００５７】
また、図１（Ｂ）の例では、封止体を構成することも容易である。つまり、図１（Ｂ）の例において、第１基板ＢＳ１を、第２基板ＢＳ２を支持する「支持基板」として使用し、第２基板ＢＳ２を、封止体の蓋部を構成する「蓋基板」として使用し、スペーサー部材３００を、例えば「気密封止用の側壁（封止材）」として使用することができる。
【００５８】
例えば、第１基板ＢＳ１および第２基板ＢＳ２の少なくとも一方に、平面視で閉じた線形状をもつスペーサー部材３００を形成した後、第１基板ＢＳ１と第２基板ＢＳ２をフェースツーフェースで貼り合わせることによって、内部に空間ＡＲを有する封止体（気密封止パッケージ）を備える素子構造体を形成することができる。この構造を採用した場合、封止体（パッケージ）を構成するための追加の製造工程が不要である。よって、素子構造体の製造工程が簡素化されるという効果が得られる。
【００５９】
図１（Ａ），図１（Ｂ）の素子構造体は、各基板（ＢＳ１，ＢＳ２）に垂直な方向（Ｚ軸方向）に加わる力による容量素子（可変容量）ｃ１の容量値の変化を検出するＺ軸センサー構造体である。このＺ軸センサー構造体に、さらに、Ｘ軸方向の力を検出するＸ軸センサー構造およびＹ軸方向の力を検出するためのＹ軸センサー構造の少なくとも一方を追加することも可能である。この場合、多軸感度をもつセンサー構造体が実現される。
【００６０】
また、図１（Ｃ）の例では、スペーサー部材として、導電材料を構成要素に含むスペーサー部材４００（４００−１，４００−２）を使用する。スペーサー部材４００（４００−１，４００−２）は、平面視で第１基板ＢＳ１と第２基板ＢＳ２とが重なっている領域の周辺部に設けることができ、また、中央部（あるいは周辺部よりも内側の領域）に設けることも可能である。
【００６１】
なお、図１（Ｃ）の例では、第１基板ＢＳ１の活性層１２０−３上に、絶縁層１３０が設けられている。また、第２基板ＢＳ２の活性層２２０−３上に、絶縁層２３０が設けられ、また、絶縁層２３０上に、導体層２４０が設けられている。また、第１基板ＢＳ１と第２基板ＢＳ２は、接着層（例えば非導電性の接着フィルム（ＮＣＦ）等）４１４によって、相互に接続（固着）されている。図１（Ｃ）において、接着層（例えば非導電性の接着フィルム（ＮＣＦ）等）４１４は、黒く塗りつぶして描かれている（この点は、以降の図面でも同様である）。
【００６２】
図１（Ｃ）に示されるスペーサー部材４００（４００−１，４００−２）は、具体的には、樹脂をパターニングして形成される樹脂コア部（樹脂コア）４１０と、樹脂コア部４１０の表面の少なくとも一部を覆うように形成される導電層４１２と、を有する。すなわち、図１（Ｃ）に示されるスペーサー部材４００（４００−１，４００−２）は、樹脂コアと、樹脂コア上に設けられた導体層（金属層等）とを含んで構成される導電性スペーサー部材である。
【００６３】
樹脂コア部４１０を構成する樹脂としては、例えばレジンのような熱硬化性樹脂（エポキシ樹脂等）を使用することができる。樹脂は硬く、剛性を有することから、第１基板ＢＳ１上において、第２基板ＢＳ２を安定的に支持する（所定距離ｄ１を保って支持する）のに役立つ。また、樹脂コア部４１０の表面の少なくとも一部を覆うように(樹脂コアに少なくとも接するように）導体層４１２が形成される。
【００６４】
なお、導体層４１２の厚みは薄く（また、第１基板ＢＳ１と第２基板ＢＳ２を貼り合わせると、樹脂コアの頂部はほぼ露出した状態となる場合もあり）、したがって、第１基板ＢＳ１と第２基板ＢＳ２との間の距離ｄ１は、樹脂コア部４１０の高さで正確に決定することができる。
【００６５】
また、樹脂コア部４１０の少なくとも一部を覆う導体層４１２が設けられていることから、その導体層４１２を経由して、第１基板ＢＳ側の導体と第２基板側の導体とを相互に接続することができる。
【００６６】
なお、例えば、第１基板ＢＳ１側の絶縁層１３０と第２基板ＢＳ２の絶縁層２３０との間に、樹脂コア構造をもつ導電性スペーサーを介在させた場合には、樹脂コアの少なくとも一部を覆う導体層４１２の電気的な導通をとる機能は発揮されない。この場合は、樹脂コア構造をもつ導電性スペーサーは、実質的には絶縁性スペーサーとして機能しているとみることができる。つまり、樹脂コア構造をもつ導電性スペーサーにおける、パターニングされた導体層４１２の機能を発揮させるか、発揮させないかは、その導体層４１２によって、第１基板ＢＳ１と第２基板ＢＳ２との間で電気的導通がとられるか否かによって決定される。
【００６７】
このように、図１（Ｃ）に示される、樹脂コア構造をもつ導電性スペーサー部材４００（４００−１，４００−２）は、保持部材としての機能と、導電部材としての機能とを併せ持つ。よって、導電性スペーサー部材４００（４００−１，４００−２）の使用によって、蓋基板としての第２基板ＢＳ２の撓み防止と、支持基板としての第１基板ＢＳ１の、例えば周辺部に設けられる配線等の導電体（図１（Ｃ）では不図示）と、第２基板ＢＳ２の周辺部等に設けられる配線等の導電体（図１（Ｃ）の参照符号２４０）との相互接続と、を同時に実現することができる。この技術によれば、例えば、第２基板ＢＳ２からの電気信号を取り出すための信号経路の構築が容易化される。
【００６８】
なお、図１（Ｂ）に示されるスペーサー部材３００と、図１（Ｃ）に示されるスペーサー部材４００（４００−１，４００−２）とを併用することができ、また、スペーサー部材４００（４００−１，４００−２）だけを使用することもできる（いずれの場合でも、第１基板ＢＳ１と第２基板ＢＳ２との間の所定距離ｄ１は確保することが可能である）。
【００６９】
次に、図２（Ａ）〜図２（Ｃ）を参照、差動容量を形成した例、ならびに慣性センサーの構造等について説明する。図２（Ａ）〜図２（Ｃ）は、第１容量素子および第２容量素子を含む素子構造体の例、ならびに、その素子構造体を用いた慣性センサーの一例を示す図である。図２（Ａ）〜図２（Ｃ）において、図１と共通する部分には同じ参照符号を付してある。
【００７０】
図２（Ａ）の例では、第１基板ＢＳには、さらに、第１絶縁層１１０−１上に固定されている第２固定部９００ｂが設けられている。また、第２基板ＢＳ２には、さらに、第２絶縁層２１０−２によって一端部が支持され、かつ他端部の周囲に第２空隙部１０４が形成されている第２可動梁８００ｂが設けられ、かつ、第２固定部９００ｂと第２可動梁８００ｂとが所定距離ｄ１だけ離れて対向して配置され、第２固定部９００ｂを第２固定電極とし、第２可動梁８００ｂを第２可動電極とする第２容量素子ｃ２が形成されている。したがって、２つの容量素子（第１容量素子ｃ１と第２容量素子ｃ２）を備える素子構造体が実現される。
【００７１】
第１容量素子ｃ１では、第１可動電極は第１基板ＢＳ１側に設けられ、第１固定電極は第２基板ＢＳ２側に設けられる。一方、第２容量素子ｃ２では、第２可動電極は第２基板ＢＳ２側に設けられ、第２固定電極は第１基板ＢＳ１側に設けられる。つまり、第１容量素子ｃ１と第２容量素子ｃ２とでは、可動電極と固定電極の位置関係が逆になっている。よって、第１容量素子ｃ１と第２容量素子ｃ２は、差動容量として、利用することができる。
【００７２】
各基板（ＢＳ１，ＢＳ２）に垂直な方向（Ｚ軸方向）に力（加速度やコリオリ力）が加わったとき、例えば、第１容量素子ｃ１における、第１可動電極と第１固定電極との間の距離（コンデンサーのギャップ）が拡大して第１容量素子ｃ１の容量値が減少したとする(第１容量素子ｃ１の容量値の変動量を「−ΔＣ」とする)。このとき、第２容量素子ｃ２における、第２可動電極と第２固定電極との間の距離（コンデンサーのギャップ）は縮小して第２容量素子の容量値が増大する(第２容量素子の容量値の変動量は「＋ΔＣ」である)。
【００７３】
よって、第１容量素子ｃ１および第２容量素子ｃ２の各々の容量値の変動を電気信号として取り出すことによって、差動検出信号が得られる。検出信号を差動化することによって、同相ノイズを相殺することができる。また、２つの検出信号のうちのいずれの信号が増加しているかを検出することによって、力の方向（力が加わった向き）も検出することができる。また、複数の容量素子（少なくとも第１容量素子ｃ１および第２容量素子ｃ２）が設けられることによって、慣性力の検出用の容量の容量値が実質的に増大したことになり、電荷の移動量が増大することから、検出信号の信号振幅を増大させる効果も得られる。
【００７４】
また、図２（Ａ）の構造を採用すると、第１容量素子ｃ１と第２容量素子ｃ２との間のカップリングによるクロストーク（相互影響）を、実用上、問題ないレベルまで低減できるという効果が得られる。例えば、容量素子の固定電極を共通電位とし、可動電極から検出信号が得られる場合を想定する。一般に、素子構造体の小型化を推進すると、第１容量素子ｃ１と第２容量素子ｃ２との距離が短縮され、各容量素子の可動容量間で、寄生容量（図２（Ａ）において説明の便宜上、示されている寄生容量ｃ０）によるカップリングが生じやすくなる。
【００７５】
しかし、図２（Ａ）に示される素子構造体の構造によれば、上述のとおり、第１容量素子ｃ１の第１可動電極１２０−３は第１基板ＢＳ１側に設けられ、一方、第２容量素子ｃ２の第２可動電極２２０−２は第２基板ＢＳ２側に設けられている。各基板（ＢＳ１，ＢＳ２）は、基板に垂直な方向（例えばＺ軸方向）に所定距離ｄ１だけ離間していることから、第１可変容量ｃ１と第２可変容量ｃ２とが隣接して配置されたとしても、第１可動電極１２０−３と第２可動電極２２０−２との間の距離は確保され、よって、第１容量素子ｃ１と第２容量素子ｃ２との間のカップリングによるクロストーク（相互影響）は十分に低減される。したがって、素子構造体を小型化しつつ、検出感度の低下を抑制することができる。
【００７６】
図２（Ｂ）の例では、樹脂コア構造をもつスペーサー部材４００（４００−１〜４００−３）を、平面視で第１基板ＢＳ１と第２基板ＢＳ２とが重なっている領域の周辺部のみならず、中央部にも設けている。スペーサー部材４００−１，４００−２は、周辺部に設けられるスペーサー部材である。スペーサー部材４００−３は、中央部に設けられるスペーサー部材である。
【００７７】
蓋基板としての第２基板ＢＳ２の中央部は、撓み易い部分である。よって、スペーサー部材によって第２基板ＢＳ２を支持することは、第２基板の撓み抑制に効果的である。また、図２（Ｂ）に示されるように、中央部に配置される樹脂コア構造をもつ導電性スペーサー部材４００−３によって、例えば、第１基板ＢＳ１側の第２固定部９００ｂと、第２基板側の第１固定部９００ａとを相互に電気的に接続することができる。これによって、例えば、第２固定部９００ｂと第１固定部９００ａとを共通電位（例えば接地電位）に保持することが容易となる。
【００７８】
図２（Ｃ）は、慣性センサーの全体構成の一例を示す斜視図である。図２（Ｃ）に示すように、支持基板としての第１基板ＢＳ１上に、蓋基板としての第２基板ＢＳ２が固定されて、封止体（ここでは気密封止パッケージ）を備える慣性センサー２５０が形成されている。第１基板ＢＳ１の表面にはパッド（外部接続端子）ＰＡが設けられている。
【００７９】
封止体内部に設けられる可変容量（ｃ１，ｃ２等）と検出回路１３は配線ＩＬを介して接続される。検出回路１３とパッドＰＡは、配線ＥＬによって接続される。また、封止体内部に、複数のセンサーが搭載される場合には、各センサーの出力信号が、配線ＩＬを経由して検出回路１３に導出される。また、図２（Ｃ）の例では、第１基板ＢＳ１上に、検出回路（信号処理回路を含む）１３が搭載されている（但し、これは一例であり、この例に限定されるものではない）。第１基板ＢＳ１上に検出回路１３を搭載することによって、信号処理機能を備えた、高機能な慣性センサー（ＭＥＭＳ慣性センサー）を実現することができる。
【００８０】
次に、図３を用いて、慣性センサーの構成例について説明する。図３は、慣性センサーの構成例を示す図である。慣性センサー２５０（例えば、静電容量型ＭＥＭＳ加速度センサー）は、第１可変容量ｃ１および第２可変容量ｃ２と、検出回路１３と、を有している。検出回路１３は、図２（Ｃ）に示したように、例えば第１基板ＢＳ１上の空きスペースに設けられ、かつ、信号処理回路１０を内蔵する。
【００８１】
図３に示される検出回路１３は、信号処理回路１０と、ＣＰＵ２８と、インターフェース回路３０と、を有する。信号処理回路１０は、Ｃ／Ｖ変換回路（容量値／電圧変換回路）２４と、アナログ校正＆Ａ／Ｄ変換回路２６と、を有する。但し、この例は一例であり、信号処理回路１０は、さらに、ＣＰＵ２８やインターフェース回路（Ｉ／Ｆ）３０を含むことも可能である。
【００８２】
次に、図４（Ａ）〜図４（Ｃ）を用いて、Ｃ／Ｖ変換回路（Ｃ／Ｖ変換アンプ）の構成と動作の一例について説明する。図４（Ａ）〜図４（Ｃ）は、Ｃ／Ｖ変換回路の構成と動作について説明するための図である。
【００８３】
図４（Ａ）は、スイッチトキャパシタを用いたＣ／Ｖ変換アンプ（チャージアンプ）の基本構成を示す図であり、図４（Ｂ）は、図４（Ａ）に示されるＣ／Ｖ変換アンプの各部の電圧波形を示す図である。
【００８４】
図４（Ａ）に示すように、基本的なＣ／Ｖ変換回路２４は、第１スイッチＳＷ１および第２スイッチＳＷ２（可変容量ｃ１（またはｃ２）と共に入力部のスイッチトキャパシタを構成する）と、オペアンプ（ＯＰＡ）１と、帰還容量（積分容量）Ｃｃと、帰還容量Ｃｃをリセットするための第３スイッチＳＷ３と、オペアンプ（ＯＰＡ）１の出力電圧Ｖｃをサンプリングするための第４スイッチＳＷ４と、ホールディング容量Ｃｈと、を有している。
【００８５】
また、図４（Ｂ）に示すように、第１スイッチＳＷ１および第３スイッチＳＷ３は同相の第１クロックでオン／オフが制御され、第２スイッチＳＷ２は、第１クロックとは逆相の第２クロックでオン／オフが制御される。第４スイッチＳＷ４は、第２スイッチＳＷ２がオンしている期間の最後において短くオンする。第１スイッチＳＷ１がオンすると、可変容量ｃ１（ｃ２）の両端には、所定の電圧Ｖｄが印加されて、可変容量ｃ１（ｃ２）に電荷が蓄積される。このとき、帰還容量Ｃｃは、第３スイッチがオン状態であることから、リセット状態（両端がショートされた状態）である。次に、第１スイッチＳＷ１および第３スイッチＳＷ３がオフし、第２スイッチＳＷ２がオンすると、可変容量ｃ１（ｃ２）の両端は共に接地電位となるため、可変容量ｃ１（ｃ２）に蓄積されていた電荷が、オペアンプ（ＯＰＡ）１に向けて移動する。
【００８６】
このとき、電荷量が保存されるため、Ｖｄ・Ｃ１（Ｃ２）＝Ｖｃ・Ｃｃが成立し、よって、オペアンプ（ＯＰＡ）１の出力電圧Ｖｃは、（Ｃ１／Ｃｃ）・Ｖｄとなる。すなわち、チャージアンプのゲインは、可変容量ｃ１（あるいはｃ２)の容量値（Ｃ１またはＣ２）と、帰還容量Ｃｃの容量値との比によって決定される。次に、第４スイッチ（サンプリングスイッチ）ＳＷ４がオンすると、オペアンプ（ＯＰＡ）１の出力電圧Ｖｃが、ホールディング容量Ｃｈによって保持される。保持された電圧がＶｏであり、このＶｏがチャージアンプの出力電圧となる。
【００８７】
先に説明したように、Ｃ／Ｖ変換回路２４は、実際は、２つの可変容量（第１可変容量ｃ１，第２可変容量ｃ２）の各々からの差動信号を受ける。この場合には、Ｃ／Ｖ変換回路２４として、例えば、図４（Ｃ）に示されるような、差動構成のチャージアンプを使用することができる。図４（Ｃ）に示されるチャージアンプでは、入力段において、第１可変容量ｃ１からの信号を増幅するための第１のスイッチトキャパシタアンプ（ＳＷ１ａ，ＳＷ２ａ，ＯＰＡ１ａ，Ｃｃａ，ＳＷ３ａ）と、第２可変容量ｃ２からの信号を増幅するための第２のスイッチトキャパシタアンプ（ＳＷ１ｂ，ＳＷ２ｂ，ＯＰＡ１ｂ，Ｃｃｂ，ＳＷ３ｂ）と、が設けられる。そして、オペアンプ（ＯＰＡ）１ａおよび１ｂの各出力信号（差動信号）は、出力段に設けられた差動アンプ（ＯＰＡ２，抵抗Ｒ１〜Ｒ４）に入力される。
【００８８】
この結果、増幅された出力信号Ｖｏが、オペアンプ（ＯＰＡ）２から出力される。差動アンプを用いることによりベースノイズ（同相ノイズ）を除去できるという効果が得られる。なお、以上説明したＣ／Ｖ変換回路２４の構成例は一例であり、この構成に限定されるものではない。
【００８９】
（第２実施形態）
本実施形態では、好ましい電極の配置や電極の形状等について、具体的に説明する。
【００９０】
図５（Ａ）および図５（Ｂ）は、ＳＯＩ基板の構造の具体例と、そのＳＯＩ基板を用いた素子構造体の構造の具体例を示す図である。図５（Ａ）に示すように、第１基板ＢＳ１としての第１ＳＯＩ基板は、第１支持層１００と、第１絶縁層１１０と、パターニングされた第１活性層１２０ａ，１２０ｂ，１２０ｃと、第１活性層のパターニングによる開口部に埋め込まれた絶縁膜１３５ａ，１３５ｂと、を有する。絶縁膜１３５ａ，１３５ｂは、第１絶縁層１１０を選択的にエッチング除去する工程において、エッチングが必要でない部分がエッチングされてしまうのを防止するために設けられている。
【００９１】
先に説明したように、第１可動梁８００ａ（第１活性層１２０ｃを含む）は、第１容量素子ｃ１の可動電極を構成し、第２固定部９００ｂ（第１活性層１２０ｂを含む）は、第２容量素子ｃ２の固定電極を構成する。第１可動梁８００ａの周囲には第１空洞部１０２が形成されている。
【００９２】
図５（Ｂ）に示すように、第１基板（支持基板）ＢＳ１と第２基板（蓋基板）ＢＳ２とを対向させて貼り合わせることによって、第１容量素子ｃ１および第２容量素子ｃ２を含む素子構造体（容量素子ＭＥＭＳ構造体）が形成される。第２基板ＢＳ２の構成は、第１基板ＢＳ１と同様であるため、説明を省略する。第１基板ＢＳ１と第２基板ＢＳ２との間には、絶縁性スペーサー部材３００（３００ａ，３００ｂ）が介在している。
【００９３】
図５（Ｂ）に示される素子構造体に、両基板に垂直な方向で、かつ上向きの加速度が加わると、慣性力によって、第１可動梁８００ａと、第２可動梁８００ｂは、両基板に垂直な方向であって、かつ下向きの方向に変位する。これによって、第１容量素子ｃ１には−ΔＣの容量値の変動が生じ、第２容量素子ｃ２には＋ΔＣの容量値の変動が生じる。よって、加速度に対応して変化する差動信号（差動検出出力）が得られる。
【００９４】
次に、図６（Ａ）および図６（Ｂ）を参照して、好ましい電極の配置や電極の形状等について説明する。図６（Ａ）および図６（Ｂ）は、素子構造体を構成する一つのＳＯＩ基板における、好ましい電極配置および電極形状の一例を示す図である。
【００９５】
図６（Ａ）に示されるように、ＳＯＩ基板における平面視での可動梁（可動電極）の形成領域は、一対の領域（つまり、対をなす第１領域ＺＡ（１）と第２領域ＺＡ（２））に２分割されている。同様に、ＳＯＩ基板における平面視での固定部（固定電極）の形成領域は、一対の領域（つまり、対をなす第１領域ＺＢ（１）と第２領域ＺＢ（２））に２分割されている。
【００９６】
電極の形成領域を２分割しているのは、電極形成領域を、ＳＯＩ基板の中心ＯＰ（チップ中心）に対して、点対称に配置するためである。すなわち、ＳＯＩ基板における平面視での可動梁（可動電極）の形成領域である第１領域ＺＡ（１）と第２領域ＺＡ（２）は、ＳＯＩ基板の中心ＯＰ（チップ中心）に対して、点対称に配置されている（つまり、各領域を１８０度回転すると元の位置に重なる）。
【００９７】
同様に、ＳＯＩ基板における平面視での固定部（固定電極）の形成領域である第１領域ＺＢ（１）と第２領域ＺＢ（２）は、ＳＯＩ基板の中心ＯＰ（チップ中心）に対して、点対称に配置されている（つまり、各領域を１８０度回転すると元の位置に重なる）。
【００９８】
また、平面視での可動梁（可動電極）の形成領域ＺＡ（１），ＺＡ（２）と、平面視での固定部（固定電極）の形成領域ＺＢ（１），ＺＢ（２）とは、平面視でのＳＯＩ基板の中心ＯＰを通過する平面視での対称軸ＡＸＳ１に対して線対称に配置されている（対称軸ＡＸＳ２についても同様である）。
【００９９】
なお、上記の説明では、点対称と線対称の組み合わせを使用しているが、点対称だけで説明することもできる。この場合は、「可動電極形成領域（ＺＡ（１），ＺＡ（２））と、固定電極形成領域（ＺＢ（１），ＺＢ（２））の双方を含む電極形成領域ＺＰ（図６（Ａ）では点線の円で描かれている）の外周を示す図形が、基板の中心ＯＰに対して点対称の図形である」、ということができる。
【０１００】
このように、本実施形態では、電極形成領域に関して、点対称の配置（対称点を中心として１８０度回転させると、元の図形（元の領域を示す図形）に重なるような配置）を採用し、かつ、線対称の配置（対称軸を中心として折り返すと、元の図形（元の領域を示す図形）に重なるような配置）を採用する。これによって、例えば、第１基板ＢＳ１および第２基板ＢＳ２の各々の電極配置レイアウトを共通化することができるという効果が得られる。よって、基板の製造が効率化される。
【０１０１】
例えば、共通の電極配置レイアウトが採用されたＳＯＩ基板を２枚用意し、各ＳＯＩ基板を、共通のマスクを使用して加工した後、各ＳＯＩ基板を対向させてフェースツーフェースで接続する。これによって、第１基板の第１可動梁（第１可動電極）の形成領域と、第２基板の第１固定部（第１固定電極）の形成領域とが対向する状態となり、よって、第１容量素子ｃ１が形成され、同様に、第２基板ＢＳ２の第２可動梁（第２可動電極）の形成領域と、第１基板の第２固定部（第２固定電極）の形成領域とが対向する状態となり、よって、第２容量素子ｃ２が形成される（例えば、図８参照）。
【０１０２】
以下、図８を参照して、第１容量素子ｃ１の形成を例にとって説明する。図８において、第１基板ＢＳ１に設けられる第１可動梁（第１可動電極）は、８００ａ−１と８００ａ−２に２分割されている。第１可動梁（第１可動電極）８００ａ−１の形成領域をＺＡ（１）−１とし、８００ａ−２の形成領域をＺＡ（２）−１とする。例えば、「ＺＡ（１）−１」という表記は、「２分割された固定電極形成領域ＺＡのうちの第（１）番目の電極形成領域であって、かつ第１の基板に設けられる電極形成領域である」という意味である。この点は、他の表記についても同様である。
【０１０３】
また、図８において、第２基板ＢＳ２の第１固定部（第１固定電極）９００ａ−１の形成領域をＺＢ（１）−２とし、９００ａ−２の形成領域をＺＢ（２）−２とする。第１基板ＢＳ１と第２基板ＢＳ２とが対向配置されると、ＺＡ（１）−１とＺＢ（１）−２とが対向し、ＺＡ（２）−１とＺＢ（２）−２とが対向し、これによって、第１容量素子ｃ１が形成される。
【０１０４】
第２容量素子ｃ２に関しても同様である。つまり、第１基板ＢＳ１と第２基板ＢＳ２とが対向配置されると、ＺＢ（１）−１とＺＡ（１）−２とが対向し、ＺＢ（２）−１とＺＡ（２）−２とが対向し、これによって、第２容量素子ｃ２が形成される。
【０１０５】
ここで、図６に戻って説明を続ける。図６（Ａ）のような電極配置が採用されない場合には、第１基板用の電極配置レイアウトと第２基板用の電極配置レイアウトとは、平面視で、左右（あるいは上下）が反転したレイアウトとする必要が生じ（そうしないと、フェースツーフェースで各基板を貼り合わせたときに、第１容量素子ｃ１と第２容量素子ｃ２を形成することができない）、よって、各基板に対応させて、電極配置レイアウトを変更する必要が生じ、基板の製造の効率性が低下する。
【０１０６】
図６（Ｂ）は、好ましい電極形状の例を示している。図６（Ｂ）の例では、第１絶縁層（第１基板の場合は参照符号１１０，第２基板の場合は参照符号２１０）上に、可動電極Ａ−１，Ａ−２と、固定電極Ｂ−１，Ｂ−２とが設けられている。
【０１０７】
また、可動電極Ａ−１，Ａ−２および固定電極Ｂ−１，Ｂ−２の各々の平面視での形状は、円を４分割して得られる形状にパターニングされている。固定電極Ｂ−１とＢ−２は共通接続されている。
【０１０８】
実際には、可動電極Ａ−１とＡ−２も、電気的に共通接続される。例えば、可動電極Ａ−１，Ａ−２の各々から信号を取り出すための配線の各々（不図示）を共通接続することによって、可動電極Ａ−１とＡ−２を、相互に電気的に接続することができる（回路を利用した接続例である）。
【０１０９】
図６（Ｂ）の例では、可動電極（可動梁）は、電極形状に関しても、平面視でのＳＯＩ基板の中心ＯＰに対する点対称性があり、固定電極（第２固定部）も、電極形状に関しても、平面視でのＳＯＩ基板の中心ＯＰに対する点対称性があり、かつ、可動電極（可動梁）と固定電極（固定部）とは、電極形状に関しても、平面視でのＳＯＩ基板の中心ＯＰを通過する平面視での対称軸（ＡＸＳ１あるいはＡＸＳ２）に対して線対称性がある。
【０１１０】
ＳＯＩ基板（つまり、第１基板ＢＳ１，第２基板ＢＳ２の各々）において、電極配置のみならず、電極形状についても、点対称性および線対称性を確保することによって、第１容量素子ｃ１および第２容量素子ｃ２の容量値を、より高精度に決定することができる。
【０１１１】
先に説明したように、第１容量素子ｃ１および第２容量素子ｃ２は差動容量を構成することから、各容量素子（ｃ１，ｃ２）に生じる容量値（Ｃ１，Ｃ２）の変化は、符号のみが異なり、絶対値は同じであることが好ましい。図６（Ｂ）のような電極配置および電極形状を採用すると、第１容量素子ｃ１および第２容量素子ｃ２の各々の面積を、電極形状自体によって正確に決定することができることから、高精度な差動検出出力を得ることができる。
【０１１２】
（第３実施形態）
本実施形態では、素子構造体における接続端子の配置等についについて説明する。図７は、素子構造体における接続端子の配置例を示す図である。図７の例では、図６（Ｂ）の例と同様に、可動電極Ａ−１，Ａ−２、固定電極Ｂ−１，Ｂ−２の各々の形状として、平面視で円を４分割して得られる形状が採用されている。但し、素子構造体を実際に製造する場合には、電子回路を構成するための接続端子が必要である。よって、電極部の形状（容量電極として機能しない部分も含めた全体形状）は、実際には、接続端子の配置を考慮して決定される必要がある。
【０１１３】
図７において、可動電極Ａ−１は、接続端子ＢＩＰ１と、弾性バネ部ＱＡと、可動錘部（兼容量電極部）ＱＢと、を有している。弾性バネ部（弾性変形部）ＱＡは、可動錘部（兼容量電極部）ＱＢを、空隙部（あるいは空洞部）１０２（あるいは１０４）上において変位可能に支持する。可動錘部（兼容量電極部）ＱＢは、基板に垂直な方向（＋Ｚ軸方向および−Ｚ軸方向）に変位することが可能である。同様に、可動電極Ａ−２は、接続端子ＢＩＰ３と、弾性バネ部ＱＡ’と、可動錘部（兼容量電極部）ＱＢ’と、を有している。
【０１１４】
また、接続端子ＢＩＰ２および接続端子ＢＩＰ３は、対向配置される他方の基板に対して、電気的な接続を可能とするための、平面視での孤立パターンをもつ接続端子（他基板への接続端子）である。また、中央に配置される接続端子ＢＩＰ５は、対向配置される一方の基板における固定電極Ｂ−１，Ｂ−２、ならびに、対向配置される他方の基板における固定電極Ｂ−１，Ｂ−２を共通電位に保持するために使用される、固定電極用の接続端子である。
【０１１５】
図８は、第１基板と第２基板の貼り合わせの一例を示す図である。図８の左側には、第１基板（支持基板）ＢＳ１が示されている。図８の右側には、第１基板（蓋基板）ＢＳ２が示されている。図８において、左側の図と右側の図を結ぶ双方向の矢印は、チップ同士が貼り合わされた場合に、平面視で、互いに重なる位置関係であることを示している。
【０１１６】
図８において、第１基板（支持基板）ＢＳ１のサイズの方が大きいのは、チップの周辺部に、外部接続端子ＥＰ１〜ＥＰ５が形成されているからである。
【０１１７】
また、図８において、各チップの周囲において描かれている太い点線は、スペーサー部材３００を示している。スペーサー部材３００は、平面視で、閉じた線形状を有しており、チップ同士が貼り合わされた場合には、スペーサー部材は、封止体の構成要素である側壁（封止部材（シール部材））としても機能する。
【０１１８】
また、図８の左側に示される第１基板ＢＳ１では、先に図５（Ｂ）を用いて説明したように、第１活性層１２０をパターニングすることによって、可動電極や固定電極が形成されている。図中、例えば、可動電極１２０ｃ（２）という表記は、パターニングされた第１活性層１２０ｃで形成され、かつ、２分割された可動電極のうちの２番目の可動電極であることを示している。他の電極に付されている参照符号の意味も同様である。
【０１１９】
また、図８の左側の図において、斜線が施されている領域は、第１絶縁層１１０の表面が露出している領域であり、また、白抜きで描かれている領域は、第１空隙部（第１空洞部）１０２（１０２（１），１０２（２））である。
【０１２０】
また、図８の左側の図において、ＬＡ１〜ＬＡ５は、接続端子間を結ぶ配線である。なお、中央の接続端子ＢＩＰ５上には、実際には、導電性のスペーサー部材が接続される（図８では、導電性スペーサー部材は不図示である）。
【０１２１】
また、図８の左側の図において、外部接続端子ＥＰ１，ＥＰ３からは、第１容量素子ｃ１の検出信号（半分相当）が得られる。外部接続端子ＥＰ２，ＥＰ５からは、第１容量素子ｃ２の検出信号（半分相当）が得られる。また、外部接続端子ＥＰ４は、例えば接地さされる。接地電位は、容量素子を構成する固定電極の共通電位である。
【０１２２】
また、図８の右側に示される第２基板ＢＳ２では、先に図５（Ｂ）を用いて説明したように、第２活性層２２０をパターニングすることによって、可動電極や固定電極が形成されている。図中、例えば、可動電極２２０ｃ（２）という表記は、パターニングされた第２活性層２２０ｃで形成され、かつ、２分割された可動電極のうちの２番目の可動電極であることを示している。他の電極に付されている参照符号の意味も同様である。また、図８の右側の図において、斜線が施されている領域は、第２絶縁層２１０の表面が露出している領域であり、また、白抜きで描かれている領域は、第２空隙部（第２空洞部）１０４（１０４（１），１０４（２））である。
【０１２３】
図９（Ａ）および図９（Ｂ）は、図８に示される、チップ貼り合わせ後の素子構造体のＡ−Ａ’線に沿う断面図、ならびに、Ｂ−Ｂ’線に沿う断面図である。図９において、前掲の図面と共通する部分には同じ参照符号を付している。
【０１２４】
図９（Ａ）および図９（Ｂ）に示されるとおり、第１基板ＢＳ１、第２基板ＢＳ２ならびにスペーサー部材３００によって、内部に密閉された空間を有する気密封止体が形成されている。
【０１２５】
また、図９（Ｂ）に示されるように、第１基板ＢＳ１側の接続端子ＢＩＰ５と、第２基板ＢＳ２側の接続端子ＣＩＰ５との間には、導電性スペーサー部材４００が設けられている。先に図８（Ｂ）に示したように、第１基板ＢＳ１側の接続端子ＢＩＰ５は、外部接続端子ＥＰ４と配線ＬＡ５によって接続されている。よって、外部接続端子ＥＰ４、配線ＬＡ５、導電性スペーサー部材４００（具体的には、図１（Ｃ）等で説明した樹脂コア構造をもつ導電性スペーサー部材４００を使用することができる）が電気的に接続されることになる。この経路を利用して、第１基板ＢＳ１側の固定電極ならびに第２基板ＢＳ２側の固定電極の各々を、共通電位（ＧＮＤ等）に維持することができる。
【０１２６】
図１０は、図８に示される、チップ貼り合わせ後の素子構造体のＣ−Ｃ’線に沿う断面図である。図１０では、第１基板ＢＳ１側の接続端子ＢＩＰ３と第２基板ＢＳ２側の接続端子ＣＩＰ４との間、ならびに、第１基板ＢＳ１側の接続端子ＢＩＰ４と第２基板ＢＳ２側の接続端子ＣＩＰ３との間に、導電性スペーサー部材４００が設けられている。
【０１２７】
接続端子ＢＩＰ３と接続端子ＣＩＰ４との間の接続は形式的なものであり、電子回路の形成には寄与しない。一方、接続端子ＢＩＰ４と接続端子ＣＩＰ３との間の接続によって、第２基板ＢＳ２における可動電極（図８の右側に示される図における、パターニングされた第２活性層２２０ｃ（１）に相当する）から、検出信号を取り出すことができる。
【０１２８】
（第４実施形態）
本実施形態では、好ましいスペーサー部材の配置例について説明する。図１１（Ａ）および図１１（Ｂ）は、好ましいスペーサー部材の配置の一例を示す図である。
【０１２９】
図１１（Ａ）において、平面視で閉じた線形状をもつ、枠状のスペーサー部材３００が、平面視で第１基板ＢＳ１と第２基板ＢＳ２とが重なっている領域の周辺部（外周部）において、容量素子形成領域（各基板における、固定電極ならびに可動電極の形成領域）を取り囲むように配置されている。ここでは、このスペーサー部材３００を第１スペーサー部材とする。このスペーサー部材３００としては、例えば、レジスト膜や絶縁膜（酸化膜や樹脂膜等、多層膜を含む）等からなる絶縁性スペーサーを使用することができる。また、図１（Ｃ）や図２（Ａ），図２（Ｂ）で示した樹脂コア構造をもつ導電材料を含むスペーサー部材（導電性スペーサー部材）を使用することもできる。第１スペーサー部材３００が存在することによって、内部に空間が形成された封止体（気密封止体）が形成される。
【０１３０】
すなわち、第１基板ＢＳ１を、第２基板ＢＳ１を支持する支持基板として使用し、第２基板ＢＳ２を、封止体の蓋部を構成する蓋基板として使用し、第１スペーサー部材３００を、気密封止用の側壁として使用することができる。
【０１３１】
第１基板ＢＳ１および第２基板ＢＳ２の少なくとも一方に、平面視で閉じた線形状をもつ第１スペーサー部材３００を形成した後、第１基板ＢＳ１と第２基板ＢＳ２をフェースツーフェースで貼り合わせることによって、封止体（パッケージ）を備える素子構造体が形成される。この場合、封止体（パッケージ）を構成するための追加の製造工程が不要であり、したがって、素子構造体の製造工程が簡素化される。
【０１３２】
また、図１１（Ａ）において、さらに、平面視で孤立パターンをもち、かつ、平面視で第１基板ＢＳ１と第２基板ＢＳ２とが重なっている領域の周辺部（第１スペーサー部材３００が形成されている位置よりも内側の位置）に、柱状のスペーサー部材４００ａ〜４００ｄが設けられている。図１１（Ａ）の例では、柱状のスペーサー４００ａ〜４００ｄは、第１基板ＢＳ１の電極形成領域（能動層１２０が設けられている部分）の四隅に設けられている接続端子ＢＩＰ１〜ＢＩＰ４の各々上に設けられている。
【０１３３】
これによって、電極形成領域の周囲に設けられている複数の接続端子ＢＩＰ１〜ＢＩＰ４の各々を経由して、第１基板ＢＳ１と第２基板ＢＳ２との接続をとることができる。ここでは、柱状のスペーサー４００ａ〜４００ｄを第２スペーサー部材とする。
【０１３４】
上述のとおり、複数の第２スペーサー部材４００ａ〜４００ｂは、平面視で第１基板ＢＳ１と第２基板ＢＳ２とが重なりを有している領域の周辺部に配置することができる。例えば、第１基板ＢＳ１と第２基板ＢＳ２との重複領域の形状が、平面視で四角形（図１１（Ａ）では略正方形）であるならば、例えば４個の第２スペーサー４００ａ〜４００ｄの各々を四隅（４つの角部の近傍）に配置することができる。
【０１３５】
力学的なバランスを考慮して、第２スペーサー部材（４００ａ〜４００ｄ等）の配置位置ならびに使用する第２スペーサー部材の個数は、適宜、調整することができる。これによって、蓋基板である第２基板ＢＳ２の撓みを効果的に防止することができる。また、第１基板ＢＳ１と第２基板ＢＳ２との間の電気的接続をとることもできる。
【０１３６】
第２スペーサー部材４００ａ〜４００ｄは、図１（Ｃ）や図２（Ａ），図２（Ｂ）で示したような、導電性材料を構成要素として含む導電性スペーサー部材とすることができる。導電性スペーサー部材は、保持部材としての機能と、導電部材としての機能とを併せ持つ。よって、導電性スペーサー部材の使用によって、蓋基板としての第２基板ＢＳ２の撓み防止と、第１基板ＢＳ１の周辺部等に設けられる導電体と、第２基板の周辺部に設けられる導電体との相互接続と、を同時に実現することができる。この技術によれば、例えば、第２基板ＢＳ２からの電気信号を取り出すための信号経路の構築が容易化される。
【０１３７】
なお、図１１（Ａ）の例では、第２スペーサー部材４００ａ〜４００ｄと、第１スペーサー部材３００とを併用しているが、例えば、第２スペーサー部材４００ａ〜４００ｄだけを使用することもできる（いずれの場合でも、第１基板ＢＳ１と第２基板ＢＳ２との間の所定距離は確保することが可能である）。
【０１３８】
また、図１１（Ｂ）の例においては、中央部（中央付近）において、スペーサー部材４００ｅが設けられている。このスペーサー部材４００ｅは、平面視で孤立パターンをもち、かつ、平面視で第１基板ＢＳ１と第２基板ＢＳ２とが重なっている領域の中央部に設けられている。また、スペーサー部材４００ｅは、図１（Ｃ）や図２（Ａ），図２（Ｂ）で示したような、導電性材料を構成要素として含む導電性スペーサー部材とすることができる。ここでは、このスペーサー部材４００ｅを第３スペーサー部材とする。
【０１３９】
蓋基板としての第２基板ＢＳ２の中央部は、撓み易い部分である。よって、第３スペーサー部材によって第２基板を支持することは、第２基板の撓み抑制に効果的である。
【０１４０】
また、第３スペーサー部材を導電性スペーサー部材とすることによって、蓋基板としての第２基板ＢＳ２の撓み抑制効果に加えて、その中央部において、第１基板ＢＳ１側の導体と第２基板ＢＳ２側の導体とを電気的に接続することができる。
【０１４１】
図１１（Ｂ）の例では、各基板の固定電極同士を接続することができる。例えば、第１基板ＢＳ１に設けられる第２固定電極と、第２基板ＢＳ２に設けられる第１固定電極とを共通電位（接地電位等）とする場合を想定する。この場合、第１基板ＢＳ１側の第２固定電極と第２基板ＢＳ２側の第１固定電極とを、中央部に設けられる第３スペーサー部材４００ｅ（の構成要素である導電材料部分）を経由して相互に電気的に接続し、そして、第２固定電極と第１固定電極との共通接続点に接地配線（図８の配線ＬＡ５）を接続することによって、各固定電極を、均等にかつ効率的に共通電位とすることができる。このように、中央部に設けられる第３スペーサー部材に導電性を付与することは、回路の効率的な構築に役立つ。
【０１４２】
また、図１１（Ｂ）の例では、図１１（Ａ）に示されるスペーサー部材に加えて、スペーサー部材３０１ａ〜３０１ｄが、中央の導電性スペーサー部材４００ｅの周囲に設けられている。ここでは、スペーサー部材３０１ａ〜３０１ｄを第４スペーサー部材とする。この第４スペーサー部材としては、例えば、図１（Ｃ）や図２（Ａ），図２（Ｂ）で示したような、導電性材料を構成要素として含む導電性スペーサー部材を使用することができる。
【０１４３】
先に説明したように、蓋基板としての第２基板ＢＳ２の中央部は、撓み易い部分である。このことを考慮して、図１１（Ｂ）の例では、中央部付近に複数のスペーサーを集中的に配置することによって、第２基板の撓みを効果的に抑制することができる。
【０１４４】
（第５実施形態）
本実施形態では、回路の構成に必要な配線の構造例について説明する。図１２は、配線の構造の一例を示す図である。図１２の左上の図は平面図であり、下側の図は、平面図のＡ−Ａ線に沿う断面図であり、右側の図は、平面図のＢ−Ｂ線に沿う断面図である。なお、図１２では、第１基板ＢＳにおける配線の構造例が示されている（図１２の配線の構造は、第２基板ＢＳ２でも使用可能である）。
【０１４５】
図１２の例では、第１基板ＢＳ１の活性層１２０をドッグボーン形状に加工して、配線体Ｒを形成している。配線体Ｒは、両端に設けられる２つの端子（ＰＡＤ１，ＰＡＤ２）を有している。
【０１４６】
図１３は、配線の構造の他の例を示す図である。図１３の左上の図は平面図であり、下側の図は、平面図のＡ−Ａ線に沿う断面図であり、右側の図は、平面図のＢ−Ｂ線に沿う断面図である。なお、図１３では、第１基板ＢＳにおける配線の構造例が示されている（図１２の配線の構造は、第２基板ＢＳ２でも使用可能である）。
【０１４７】
図１３の例では、第１基板ＢＳ１の活性層１２０上に、絶縁層１３０が形成される。この絶縁層１３０をパターニングして、一部に開口部を形成した後、絶縁層３０上に導体層（ここでは金属層とする）ＭＥＴが形成される。この金属層ＭＥＴをパターニングすることによって、配線体Ｒが形成される。金属層ＭＥＴの両端には、２つの端子（ＰＡＤ１，ＰＡＤ２）が設けられる。金属層ＭＥＴは、２つの端子ＰＡＤ１，ＰＡＤ２の形成領域において、活性層１２０に接続される。
【０１４８】
なお、図１２に記載される構造は、容量素子の構造としても使用することができる。つまり、容量素子の構造として、活性層をパターニングして構成される可動梁、固定部上に、さらに、開口部を有する絶縁層と、導体層とを設け、導体層を、絶縁層の開口部を経由して、可動梁もしくは固定部に接続する構造を採用することもできる。
【０１４９】
（第６実施形態）
本実施形態では、素子構造体の具体的な構造例と、その製造方法について説明する。図１４（Ａ），図１４（Ｂ）、素子構造体の具体的な構造例を示す図である。図１４（Ａ），図１４（Ｂ）において、前掲の図面と共通する部分には、共通の参照符号を付している。
【０１５０】
図１４（Ａ）は、貼り合わされる２つの基板の各々のレイアウトと、各基板間の対応関係を示している。図１４（Ａ）の左側には、支持基板（支持体）としての第１基板ＢＳ１が示され、右側には、蓋基板（蓋体）としての第２基板ＢＳ２が示されている。蓋基板（蓋体）としての第２基板ＢＳ２のレイアウトは、透視図で描かれている（チップ同士を貼り合わせた場合の、第１基板と第２基板との対応関係を視覚的に把握し易いようにするためである）。また、図１４（Ｂ）は、図１４（Ａ）に示される素子構造体のＡ−Ａ線に沿う断面構造を示す。
【０１５１】
図１４（Ａ）に示されるように、第１基板ＢＳ１（および第２基板ＢＳ２）では、先に、図１１を用いて説明した第１スペーサー部材３００と、第２スペーサー部材４００ａ〜４００ｄと、第３スペーサー部材４００ｅと、が設けられる。また、図１４（Ａ）に示される各基板のレイアウトは、先に図７および図８を用いて説明したものと同じである。すなわち、電極形成領域ならびに電極形状の各々に関して、点対称性および線対称性があるレイアウトが採用されている。よって、両基板は、共通のマスクを用いて製造することができる。
【０１５２】
図１４（Ａ）に示すように、第１基板ＢＳ１と第２基板ＢＳ２とを重ね合わせて貼り合わせることによって、図１４（Ｂ）に示される断面構造をもつ素子構造体が構成される。
【０１５３】
図１４（Ｂ）において、第１基板ＢＳ１は、第１支持層１００と、第１絶縁層１１０と、第１活性層１２０と、第１活性層上に設けられた絶縁層１３０と、電極形成領域の中央部（あるいはチップの中央部）に設けられる中央接続用導体層（アルミやタングステン等の金属層）１３７と、を有する。
【０１５４】
また、第２基板ＢＳ２は、第２支持層２００と、第２絶縁層２１０と、第２活性層２２０と、第２活性層上に設けられた絶縁層２３０と、絶縁層２３０上にて選択的に形成されている導体層（ここでは金属層とする）２３５と、中央部に設けられる中央接続用導体層（アルミやタングステン等の金属層）２３７と、を有する。
【０１５５】
また、図１４（Ｂ）に示される素子構造体では、第１スペーサー部材３００、第２スペーサー部材４００ａ〜４００ｄおよび第３スペーサー部材４００ｅの各々は、先に図１（Ｃ）や図２（Ａ），図２（Ｂ）を用いて説明した樹脂コア構造を有し、導電性材料（導体層２３５）を含む導電性のスペーサー部材が使用されている。
【０１５６】
また、図１４において、点線で囲まれて示される領域Ｚ１は、第１基板ＢＳ１の固定電極形成領域である。第１基板ＢＳ１の固定電極形成領域Ｚ１では、固定電極形成のためのパターニングによって活性層１２０および絶縁層１３０が選択的に除去された結果として、空洞部１０３が形成される。
【０１５７】
点線で囲まれて示される領域Ｚ２は、第１基板ＢＳ１の可動電極形成領域である。第１基板ＢＳ１の可動電極形成領域Ｚ２では、可動電極形成のためのパターニングによって活性層１２０および絶縁層１３０が選択的に除去された結果として、空洞部１０２’が形成される。また、図７を参照して先に説明したように、可動電極部における弾性バネ部ＱＡや可動錘部ＱＢとして機能する部分を、第１絶縁層１１０からリリースするために、第１絶縁層１１０が選択的に除去された結果として、第１空洞部１０２が形成される。
【０１５８】
また、点線で囲まれて示される領域Ｚ１’は、第２基板ＢＳ２の固定電極形成領域である。空洞部１０５は、上述した空洞部１０３に対応する。
【０１５９】
また、点線で囲まれて示される領域Ｚ２’は、第２基板ＢＳ２の可動電極形成領域である。第２空洞部１０４は、上述した第１空洞部１０２に対応する。また、空洞部１０４’は、上述した空洞部１０２’に対応する。
【０１６０】
図１５（Ａ）および図１５（Ｂ）は、第１基板と第２基板とが貼り合わされた状態における、樹脂コア構造をもつスペーサー付近の断面構造を拡大して示す図である。ここで、図１５（Ａ）は、第１スペーサー部材３００（周辺に設けられ、例えば封止材を兼ねるスペーサー部材）や、第２スペーサー部材４００ａ〜４００ｄ（例えば、孤立パターンをもち、四隅の端子位置に設けられるスペーサー部材）に関する断面構造を示している。
【０１６１】
図１５（Ａ）に示される樹脂コア構造をもつスペーサーは、第１基板ＢＳ１における絶縁層１３０上に設けられる。このスペーサーは、樹脂コア４１０と、例えばアルミやタングステン、金等からなる導電層（導電膜）４１２と、有する。
【０１６２】
導電層（導電膜）４１２は、第２基板ＢＳ２における絶縁層２３０上に設けられている導体層２３５と接触しており、これによって、導電層（導電膜）４１２と導体層２３５との間の電気的な導通が確保されている。
【０１６３】
また、第１基板ＢＳ１２基板ＢＳ２は、接着層（例えば非導電性の接着フィルム（ＮＣＦ）等）４１４によって、相互に接続（固着）される。図１５（Ａ）において、接着層（例えば、非導電性の接着フィルム（ＮＣＦ）等）４１４は、黒く塗りつぶして描かれている。
【０１６４】
図１５（Ｂ）は、第３スペーサー部材４００ｅ（孤立パターンをもち、電極形成領域の中央部に設けられるスペーサー部材）に関する断面構造を示している。第１基板ＢＳ１の
活性層１２０は、第１基板ＢＳ１側の中央接続用導体層（アルミやタングステン等の金属層）１３７に接触する。第１基板ＢＳ１側の中央接続用導体層（アルミやタングステン等の金属層）１３７は、樹脂コア４１０の少なくとも一部を覆うように形成されている導電層（導電膜）４１２と接触する。
【０１６５】
第１基板ＢＳ１と第２基板ＢＳ２をフェイスツーフェイスで圧着することで接着フィルムが変形し、導電層（導電膜）４１２は、第２基板ＢＳ２側の導体層２３５と接触する。導体層２３５は、第２基板ＢＳ２側の中央接続用導体層（アルミやタングステン等の金属層）２３７に接触する。導体層２３７は、第２基板ＢＳ２の活性層２２０に接触する。よって、第１基板ＢＳ１の活性層１２０と、第２基板ＢＳ２の活性層２２０とが電気的に接続される。
【０１６６】
第１基板ＢＳ１の活性層１２０および第２基板ＢＳ２の活性層２２０が、容量素子の固定電極として機能するのであれば、導電性スペーサー部材である第３スペーサー部材４００ｅを経由して、各基板の固定電極間が接続されたことになる。
【０１６７】
次に、素子構造体（図１４（Ｂ）の構造をもつ素子構造体）の製造方法の一例について説明する。なお、以下の図１６〜２０は図１４のＡ−Ａ間の断面図を示している。
【０１６８】
（第１工程）
図１６（Ａ）および図１６（Ｂ）は、素子構造体（図１４（Ｂ）の構造をもつ）の製造方法における、第１工程に対応する素子構造体の断面図である。素子構造体の製造のために、２枚のＳＯＩ基板（第１ＳＯＩ基板および第２ＳＯＩ基板）が用意される。第１ＳＯＩ基板は、支持基板としての第１基板ＢＳ１に対応し、第２ＳＯＩ基板は、蓋基板としての第２基板ＢＳ２に対応する。
【０１６９】
図１６（Ａ）および図１６（Ｂ）は、各基板に共通の工程である。図１６（Ａ）では、活性層１２０，２２０がパターニングされる。図１６（Ｂ）では、絶縁層１３０，２３０が形成される。
【０１７０】
（第２工程）
図１７（Ａ）および図１７（Ｂ）は、第２工程における素子構造体の断面図である。図１７（Ａ）および図１７（Ｂ）は、各基板に共通の工程である。 図１７（Ａ）では、絶縁層１３０，２３０の中央部に、開口部ＯＰＡが形成される。図１７（Ｂ）では、中央接続用導体層１３７，２３７が形成される。
【０１７１】
（第３工程）
図１８（Ａ）〜図１８（Ｃ）は、第３工程における素子構造体の断面図である。図１８（Ａ），図１８（Ｂ）は、第１基板ＢＳ１の断面図を示し、図１８（Ｃ）は、第２基板ＢＳ２の断面図を示す。
【０１７２】
図１８（Ａ）では、基板上に形成された樹脂層をパターニング後、熱硬化させることによって、樹脂コア部（樹脂コア）４１０が形成される。図１８（Ｂ）では、導電膜４１２を全面に形成した後、この導電膜をパターニングする。これによって、樹脂コア部４１０の少なくとも一部を覆う、パターニングされた導体層４１２が形成される。
【０１７３】
また、図１８（Ｃ）では、第２基板ＢＳ２において、パターニングされた導体層２３５が形成される。
【０１７４】
（第４工程）
図１９（Ａ）〜図１９（Ｃ）は、第４工程における素子構造体の断面図である。図１９（Ａ）は、第１基板ＢＳ１の断面図を示し、図１９（Ｂ）および図１９（Ｃ）は、第２基板ＢＳ２の断面図を示す。
【０１７５】
図１９（Ａ）では、第１基板ＢＳ１の固定電極形成領域Ｚ１ならびに第２基板ＢＳ２の可動電極形成領域Ｚ２が形成される。
【０１７６】
また、図１９（Ｂ）では、第２基板ＢＳ２上に、接着フィルムＮＣＦが形成した後、接着フィルムＮＣＦをパターニングする。図１９（Ｃ）では、第２基板ＢＳ２の固定電極形成領域Ｚ１’ならびに第２基板ＢＳ２の可動電極形成領域Ｚ２’が形成される。
【０１７７】
（第５工程）
図２０（Ａ），図２０（Ｂ）は、第５工程における素子構造体の断面図である。図２０（Ａ）では、第１基板ＢＳ１と第２基板ＢＳ２とを対向させて、貼り合わせる。図２０（Ｂ）では、第２基板ＢＳ２をダイシングして、外周部を切断除去する。図中、除去された部分ＯＰＡ１，ＯＰＡ２は、点線で囲まれて示されている。これによって、図１４（Ｂ）に示した素子構造体が完成する。
【０１７８】
この素子構造体は、封止構造（パッケージ構造）を備えているため、信頼性が高い。また、封止構造を形成するために、追加の製造工程を設ける必要がなく、製造工程の簡略化が可能である。また、貼り合わされる２枚の基板のレイアウトは共通（同一のみならず相似を含む）とすることができるため、この点でも製造工程が簡略化される。
【０１７９】
（第７実施形態）
図２１は、電子機器の構成の一例を示す図である。図２１の電子機器には、上記いずれかの実施形態にかかる慣性センサー（静電容量型ＭＥＭＳ加速度センサー等）が含まれる。電子機器は、例えば、ゲームコントローラーやモーションセンサー等である。
【０１８０】
図２１に示されるように、電子機器は、センサーデバイス（静電容量型ＭＥＭＳ加速度センサー等）４１００と、画像処理部４２００と、処理部４３００と、記憶部４４００と、操作部４５００と、表示部４６００とを含む。なお、電子機器の構成は、図２１の構成に限定されず、その構成要素の一部（例えば操作部、表示部等）を省略したり、他の構成要素を追加したりする等の種々の変形実施が可能である。
【０１８１】
図２２は、電子機器の構成の他の例を示す図である。図２２に示される電子機器５１０は、上記いずれかの実施形態にかかる慣性センサー（ここでは静電容量型ＭＥＭＳ加速度センサーとする）４７０と、加速度とは異なる物理量を検出する検出素子（ここでは、角速度を検出する静電容量型ＭＥＭＳジャイロセンサーとする）４８０と、を含むセンサーユニット４９０と、センサーユニット４９０から出力される検出信号に基づいて、所定の信号処理を実行するＣＰＵ５００と、を有する。なお、ＣＰＵ５００に、検出回路としての機能を設けることもできる。センサーユニット４９０は、それ自体が一個の電子機器とみなすことができる。
【０１８２】
すなわち、組み立て性に優れ、かつ、小型かつ高性能な静電容量型ＭＥＭＳ加速度センサー４７０と、異なる種類の物理量を検出する他のセンサー（例えば、ＭＥＭＳ構造を利用したジャイロセンサー）４８０を併用することによって、小型で高性能な電子機器を実現することができる。つまり、複数のセンサーを含む、電子機器としてのセンサーユニット４７０や、そのセンサーユニット４７０を搭載する、より上位の電子機器（例えばＦＡ機器等）５１０を実現することができる。
【０１８３】
このように、本発明の素子構造体を使用することによって、小型で、かつ、高性能（かつ信頼性の高い）な電子機器(例えば、ゲームコントローラーや携帯端末等)を実現することができる。また、小型で、かつ、高性能（かつ信頼性の高い）なセンサーモジュール（例えば、人の姿勢等の変化を検出するモーションセンサー：電子機器の一種）を実現することもできる。
【０１８４】
このように、本発明の少なくとも一つの実施形態によれば、例えば、容量素子を含む素子構造体の製造を容易化することができる。また、小型で高性能な電子機器を実現することができる。
【０１８５】
以上、いくつかの実施形態について説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるものである。従って、このような変形例はすべて本発明の範囲に含まれるものとする。
【０１８６】
例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。本発明は、慣性センサーに適用可能である。例えば、静電容量型加速度センサー、静電容量型ジャイロセンサーとして使用可能である。
【符号の説明】
【０１８７】
１００ 第１支持層、１０２ 第１空隙部、１０４ 第２空隙部、
１１０ 第１絶縁層、１２０ 第１活性層、１３０，２３０ 活性層上の絶縁層、
２００ 第２支持層、２５０ 慣性センサー ２１０ 第２絶縁層、
２２０ 第２活性層、２４０ 第２基板側の導体、
３００ スペーサー部材（絶縁性スペーサー部材）、
４００（４００−１,４００−２） 導電性スペーサー部材（樹脂コア構造をもつ導電性スペーサー部材）、４１０ 樹脂コア部、４１２ 導体層（導電層）、
４１４ 接着層（接着フィルム等）、
８００ａ 第１可動梁（第１可動部，第１可動電極）、
８００ｂ 第２可動梁（第２可動部，第２可動電極）、
９００ａ 第１固定部（第１固定電極）、９００ｂ 第２固定部（第２固定電極）、
ｃ１ 第１容量素子、ｃ２ 第２容量素子
【特許請求の範囲】
【請求項１】
第１支持層と、該第１支持層の上方に一端部が支持され他端部の周囲に空隙部が形成された第１可動梁と、を有する第１基板と、
第２支持層と、該第２支持層に形成された第１固定電極と、を有し、且つ、前記第１基板に対向して配置された第２基板と、を含み、
前記第１可動梁には、第１可動電極が形成され、
前記第１固定電極と前記第１可動電極とが間隙を介して対向して配置されたことを特徴とする素子構造体。
【請求項２】
請求項１に記載の素子構造体であって、
前記第１支持層と前記第１可動梁との間、および、前記第２支持層と前記第１固定電極との間の少なくとも一方に絶縁層が形成されたことを特徴とする素子構造体。
【請求項３】
請求項１または２に記載の素子構造体であって、
前記第１基板には、さらに、第２固定電極が設けられ、
前記第２基板には、さらに、一端部が前記第２支持層の上に支持され、かつ他端部の周囲に空隙部が形成された第２可動梁が設けられ、
前記第２可動梁には、第２可動電極が形成され、
前記第２固定電極と前記第２可動電極とが間隙を介して対向して配置されたことを特徴とする素子構造体。
【請求項４】
請求項３に記載の素子構造体であって、
前記第１基板は、平面視で、前記第１基板の中心を通る第１軸と、前記中心で前記第１軸に直交する第２軸と、によって第１〜第４の領域に区画され、
前記中心に対し互いに点対称な位置にある第１の領域および第２の領域の少なくとも一部には、前記第１可動電極の形成領域が配置され、
前記中心に対し互いに点対称な位置にある前記第３の領域および前記第４の領域の少なくとも一部には、前記第２固定電極の形成領域が配置され、
前記２基板は、平面視で、前記第１の領域に対向する第５の領域と、前記第２の領域に対向する第６の領域と、前記第３の領域に対向する第７の領域と、前記第４の領域に対向する第８の領域に区画され、
前記第５の領域および前記第６の領域の少なくとも一部には、前記第１固定電極の形成領域が配置され、
前記第７の領域および前記第８の領域の少なくとも一部には、前記第２可動電極の形成領域が配置されたことを特徴とする素子構造体。
【請求項５】
請求項４に記載の素子構造体であって、
前記第１可動電極は、前記第１可動電極の形成領域に前記中心に対し点対称に形成され、
前記第１固定電極は、前記第１固定電極の形成領域に前記中心に対し点対称に形成され、
前記第２可動電極は、前記第２可動電極の形成領域に前記中心に対し点対称に形成され、
前記第２固定電極は、前記第２固定電極の形成領域に前記中心に対し点対称に形成されたことを特徴とする素子構造体。
【請求項６】
請求項１〜請求項５のいずれか一項に記載の素子構造体であって、
前記第１基板と前記第２基板との間にはスペーサー部材が設けられたことを特徴とする素子構造体。
【請求項７】
請求項６に記載の素子構造体であって、
前記スペーサー部材は枠状であり、
前記第１基板、前記第２基板、および前記スペーサー部材によって内部に空間が形成された封止体が形成されたことを特徴とする素子構造体。
【請求項８】
請求項６に記載の素子構造体であって、
前記スペーサー部材は柱状であり、
前記第１基板と前記第２基板とが重なっている領域の中央付近に設けられたことを特徴とする素子構造体。
【請求項９】
請求項６〜請求項８のいずれかに記載の素子構造体であって、
前記スペーサー部材は、
樹脂コア部と、
前記樹脂コア部の表面の少なくとも一部を覆うように形成された導電層と、
を有することを特徴とする素子構造体。
【請求項１０】
請求項１〜請求項９のいずれか一項に記載の素子構造体と、
前記素子構造体から出力された電気信号を処理する信号処理回路と、
を有することを特徴とする慣性センサー。
【請求項１１】
請求項１０記載の慣性センサーを有することを特徴とする電子機器。
【請求項１】
第１支持層と、該第１支持層の上方に一端部が支持され他端部の周囲に空隙部が形成された第１可動梁と、を有する第１基板と、
第２支持層と、該第２支持層に形成された第１固定電極と、を有し、且つ、前記第１基板に対向して配置された第２基板と、を含み、
前記第１可動梁には、第１可動電極が形成され、
前記第１固定電極と前記第１可動電極とが間隙を介して対向して配置されたことを特徴とする素子構造体。
【請求項２】
請求項１に記載の素子構造体であって、
前記第１支持層と前記第１可動梁との間、および、前記第２支持層と前記第１固定電極との間の少なくとも一方に絶縁層が形成されたことを特徴とする素子構造体。
【請求項３】
請求項１または２に記載の素子構造体であって、
前記第１基板には、さらに、第２固定電極が設けられ、
前記第２基板には、さらに、一端部が前記第２支持層の上に支持され、かつ他端部の周囲に空隙部が形成された第２可動梁が設けられ、
前記第２可動梁には、第２可動電極が形成され、
前記第２固定電極と前記第２可動電極とが間隙を介して対向して配置されたことを特徴とする素子構造体。
【請求項４】
請求項３に記載の素子構造体であって、
前記第１基板は、平面視で、前記第１基板の中心を通る第１軸と、前記中心で前記第１軸に直交する第２軸と、によって第１〜第４の領域に区画され、
前記中心に対し互いに点対称な位置にある第１の領域および第２の領域の少なくとも一部には、前記第１可動電極の形成領域が配置され、
前記中心に対し互いに点対称な位置にある前記第３の領域および前記第４の領域の少なくとも一部には、前記第２固定電極の形成領域が配置され、
前記２基板は、平面視で、前記第１の領域に対向する第５の領域と、前記第２の領域に対向する第６の領域と、前記第３の領域に対向する第７の領域と、前記第４の領域に対向する第８の領域に区画され、
前記第５の領域および前記第６の領域の少なくとも一部には、前記第１固定電極の形成領域が配置され、
前記第７の領域および前記第８の領域の少なくとも一部には、前記第２可動電極の形成領域が配置されたことを特徴とする素子構造体。
【請求項５】
請求項４に記載の素子構造体であって、
前記第１可動電極は、前記第１可動電極の形成領域に前記中心に対し点対称に形成され、
前記第１固定電極は、前記第１固定電極の形成領域に前記中心に対し点対称に形成され、
前記第２可動電極は、前記第２可動電極の形成領域に前記中心に対し点対称に形成され、
前記第２固定電極は、前記第２固定電極の形成領域に前記中心に対し点対称に形成されたことを特徴とする素子構造体。
【請求項６】
請求項１〜請求項５のいずれか一項に記載の素子構造体であって、
前記第１基板と前記第２基板との間にはスペーサー部材が設けられたことを特徴とする素子構造体。
【請求項７】
請求項６に記載の素子構造体であって、
前記スペーサー部材は枠状であり、
前記第１基板、前記第２基板、および前記スペーサー部材によって内部に空間が形成された封止体が形成されたことを特徴とする素子構造体。
【請求項８】
請求項６に記載の素子構造体であって、
前記スペーサー部材は柱状であり、
前記第１基板と前記第２基板とが重なっている領域の中央付近に設けられたことを特徴とする素子構造体。
【請求項９】
請求項６〜請求項８のいずれかに記載の素子構造体であって、
前記スペーサー部材は、
樹脂コア部と、
前記樹脂コア部の表面の少なくとも一部を覆うように形成された導電層と、
を有することを特徴とする素子構造体。
【請求項１０】
請求項１〜請求項９のいずれか一項に記載の素子構造体と、
前記素子構造体から出力された電気信号を処理する信号処理回路と、
を有することを特徴とする慣性センサー。
【請求項１１】
請求項１０記載の慣性センサーを有することを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２０１１−２４７７６８（Ｐ２０１１−２４７７６８Ａ）
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願番号】特願２０１０−１２１７２７（Ｐ２０１０−１２１７２７）
【出願日】平成２２年５月２７日（２０１０．５．２７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願日】平成２２年５月２７日（２０１０．５．２７）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]