自己整合型ナノチューブ電界効果トランジスタおよびこれを製造する方法
【課題】 自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを提供する。
【解決手段】 基板(102)上に堆積したカーボン・ナノチューブ(104)と、カーボン・ナノチューブ(104)の第1の端部および第2の端部にそれぞれ形成されたソースおよびドレイン(106〜107)と、誘電体膜(111)によってカーボン・ナノチューブから分離された、実質的にカーボン・ナノチューブ(104)の一部の上に形成されたゲート(112)とを備える。
【解決手段】 基板(102)上に堆積したカーボン・ナノチューブ(104)と、カーボン・ナノチューブ(104)の第1の端部および第2の端部にそれぞれ形成されたソースおよびドレイン(106〜107)と、誘電体膜(111)によってカーボン・ナノチューブから分離された、実質的にカーボン・ナノチューブ(104)の一部の上に形成されたゲート(112)とを備える。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、電界効果トランジスタに関し、更に具体的には、カーボン・ナノチューブ(carbon nanotube)電界効果トランジスタに関する。
【背景技術】
【0002】
分子ナノエレクトロニクス(molecularnanoelectronics)の分野において、ナノチューブほどの将来性がある材料はほとんど無く、特に、カーボン・ナノチューブは、グラファイトから成る中空の円柱(hollow cylinder)で構成され、直径がオングストロームのオーダーである。ナノチューブは、ナノチューブの電気的特性に応じて、ダイオードおよびトランジスタ等の電子デバイスにおいて実装することができる。ナノチューブは、大きさ、形状、および物理的特性が独特である。構造的には、カーボン・ナノチューブは、炭素の六方格子(hexagonal lattice)を丸めて円柱にしたものに似ている。
【0003】
低温で興味深い量子挙動を示すことに加えて、カーボン・ナノチューブは、少なくとも2つの重要な特徴を示す。すなわち、ナノチューブは、そのカイラリティ(chirality)(すなわち立体配座形状(conformational geometry))に応じて、金属または半導体のいずれかであり得る。金属ナノチューブは、一定の抵抗で、極めて大きい電流密度を伝導することができる。半導体ナノチューブは、電界効果トランジスタ(FET:field effect transistor)として、電気的にオンおよびオフを切り替えることができる。この2つのタイプは、共有結合することができる(電子を共有する)。これらの特徴により、ナノチューブは、ナノメータの大きさの半導体回路を形成するために優れた材料として示唆される。
【0004】
更に、カーボン・ナノチューブは、一次元の導電体であり、これは、一次元のみの量子機械(quantum mechanical)モードが電流を伝えるということを意味する。これは、カーボン・ナノチューブに基づくトランジスタのデバイス性能に関して著しい利点となり得る。なぜなら、この材料では散乱が大きく抑えられるからである。散乱が抑えられることは、デバイスの性能向上を意味する。
【0005】
FET等の3端子デバイスでは、ゲート(第3の端子)は、電気的にアクティブなチャネル領域ならびにソースおよびドレインから分離する必要がある。この目的のため、誘電物質、例えば二酸化シリコンを用いることができる。シリコン・デバイスにおいてデバイス特性を向上させるためには、この層の厚さを小さくすれば良い。この低減により、ゲート容量が増大し、ゲート−チャネル結合(coupling)が改善する。標準的なシリコン電界効果デバイスでは、ゲート容量の大きさは、誘電体膜の厚さに反比例する。現在製造されている高性能プロセッサでは、SiO2の厚さは4nm未満である。明らかに、4nm未満の酸化物厚さでは、誘電体膜を介するゲート・リークが指数的に増すので、更にこれを薄くすることは難しいと言える。
【0006】
しかしながら、カーボン・ナノチューブ・トランジスタのゲート容量の大きさは、誘電体膜の厚さに反比例しない。むしろ、カーボン・ナノチューブは、対数目盛りの法則に従う。標準的なシリコン電界効果トランジスタに比べると、カーボン・ナノチューブ・トランジスタは、これらの物体の円柱形状のため、ゲート容量が大きい場合がある。
【発明の開示】
【発明が解決しようとする課題】
【0007】
既知のどのシステムも方法も、FETにおいて性能および小型化を達成するナノチューブを実装していない。従って、ナノチューブに基づくFETを作成するシステムおよび方法に対する要望がある。
【課題を解決するための手段】
【0008】
本発明の一実施形態によれば、自己整合型(self-aligned)カーボン・ナノチューブ電界効果トランジスタ半導体デバイスが提供される。このデバイスは、基板上に堆積したカーボン・ナノチューブと、カーボン・ナノチューブの第1の端部(end)および第2の端部にそれぞれ形成されたソースおよびドレインと、誘電体膜によってカーボン・ナノチューブから分離された、実質的にカーボン・ナノチューブの一部の上に形成されたゲートと、を備える。
【0009】
基板は、シリコン基板上に堆積した熱酸化物を備える。熱酸化物は、約150ナノメートルの厚さである。
【0010】
ゲートは、酸化物層によってカーボン・ナノチューブから更に分離されている。ゲートの一部は、窒化物スペーサによってソースおよびドレインから分離されている。
【0011】
デバイスは、更に、デバイス上にパッシベーション誘電体層を備える。
【0012】
デバイスは、ソースおよびドレインを整合させる(位置を合わせる)ために基板内のアライメント・マークを備える。
【0013】
ゲートは、誘電体膜およびカーボン・ナノチューブを取り囲んで、カーボン・ナノチューブの裏側に接触する。
【0014】
本発明の一実施形態によれば、カーボン・ナノチューブ電界効果トランジスタ半導体デバイスが提供される。このデバイスは、誘電体材料に取り囲まれた垂直カーボン・ナノチューブと、カーボン・ナノチューブの第1の側および第2の側に形成されたソースおよびドレインと、二層窒化物複合体(complex)であって、これを介してソースおよびドレインの各々のバンド・ストラップ(band strap)を形成し、誘電体材料に取り囲まれたカーボン・ナノチューブをソースおよびドレインに接続する、二層窒化物複合体と、カーボン・ナノチューブの一部の上に実質的に形成されたゲートと、を備える。
【0015】
このデバイスは、カーボン・ナノチューブの基部(ベース)に金属触媒(metal catalyst)を含む。
【0016】
本発明の一実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、熱酸化物基板上にナノチューブを堆積するステップであって、基板はアライメント・マークを含むステップと、ナノチューブの各端部に金属コンタクトを形成するステップであって、第1の金属コンタクトがソースであり第2の金属コンタクトがドレインであるステップと、デバイスの上にアモルファス・シリコン層を堆積するステップと、を備える。この方法は、更に、各金属コンタクトの対向側に窒化物スペーサを形成するステップと、デバイス上に高k誘電体膜を堆積するステップと、アモルファス・シリコンを酸化させるステップと、実質的にソースおよびドレインの間でかつナノチューブの上にゲートを形成するステップと、を備える。
【0017】
この方法は、デバイス上にパッシベーション誘電体を堆積するステップを備える。
【0018】
ナノチューブは、単一壁(single-walled)ナノチューブである。金属コンタクトはフォトレジストを用いて形成される。
【0019】
本発明の一実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、熱酸化物基板上にナノチューブを堆積するステップであって、基板はアライメント・マークを含むステップと、ナノチューブの各端部に反応性イオン・エッチングにより金属コンタクトを形成するステップであって、第1の金属コンタクトがソースであり第2の金属コンタクトがドレインであるステップと、各金属コンタクトの対向側に窒化物スペーサを形成するステップと、を備える。この方法は、デバイス上に高k誘電体膜を堆積するステップと、実質的にソースおよびドレインの間でかつナノチューブの上にゲートを形成するステップと、を更に備える。
【0020】
この方法は、デバイス上にパッシベーション誘電体を堆積するステップを備える。
【0021】
本発明の一実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、熱酸化物基板上にナノチューブを堆積するステップであって、基板はアライメント・マークを含むステップと、ナノチューブの各端部上にアモルファス・シリコンの柱を形成するステップと、を備える。この方法は、アモルファス・シリコンの柱(pillar)を酸化物の層によって分離するステップと、アモルファス・シリコンの柱の間にゲート誘電体層を形成するステップと、実質的にアモルファス・シリコンの柱の間でかつナノチューブの上にゲートを形成するステップと、を更に備える。この方法は、ゲートの上に窒化物層を形成するステップと、ゲートの各側に酸化物スペーサを形成するステップと、アモルファス・シリコンを金属コンタクトに置き換えるステップであって、第1の金属コンタクトがソースであり第2の金属コンタクトがドレインであるステップと、デバイスの上にパッシベーション誘電体を堆積するステップと、を備える。
【0022】
本発明の別の実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、熱酸化物基板上に金属触媒を堆積するステップと、デバイス上に低温酸化物層を堆積するステップと、酸化物、金属触媒を貫通して、金属触媒の下にある熱酸化物内にトレンチをエッチングするステップと、低温酸化物層をエッチングして酸化物アイランド(island)を形成するステップと、を備える。この方法は、露出した金属触媒を剥離するステップと、酸化物アイランドの下の金属触媒間にナノチューブを成長させるステップと、ナノチューブをゲート誘電体で取り囲むステップと、を更に備える。この方法は、酸化物アイランドの対向面に窒化物スペーサを形成するステップと、化学的気相堆積法(chemical vapor deposition)によって実質的に酸化物アイランドの間でかつナノチューブの上にゲートを形成するステップと、デバイス上にパッシベーション誘電体を堆積するステップと、を備える。
【0023】
本発明の一実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、半導体デバイスの表面上に形成した金属触媒から垂直にナノチューブを成長させるステップと、窒化物ブロック構造を形成するステップと、ナノチューブをゲート誘電体で取り囲むステップと、を備える。この方法は、誘電体層によって金属触媒から分離して、ゲート金属を堆積するステップと、窒化物層を堆積するステップと、窒化物層でキャップした(capped)ゲート金属の柱を形成するステップと、を備える。この方法は、柱の周りに窒化物スペーサを形成し、誘電体層によってゲート金属から分離して、実質的に柱の間にドレイン金属を堆積し、デバイス上にパッシベーション誘電体を堆積する。
【0024】
本発明の好適な実施形態について、添付図面を参照して、以下で更に詳細に説明する。
【発明を実施するための最良の形態】
【0025】
本発明の実施形態によれば、電界効果トランジスタ(FET)のゲート、ソース、およびドレインを自己整合し、これによってオーバーラップ(重なり)容量を低減させる。
【0026】
本発明の一実施形態によれば、リフト・オフ・エッチング(lift-off etch)によるパターン転写(patterntransfer)を用いて、カーボン・ナノチューブFETを製造することができ、ソースおよびドレインはゲートの前に形成する。図1〜9を参照すると、熱酸化物102およびシリコン基板103に、アライメント・マーク101が形成されている。アライメント・マーク101は、パターンを位置決めする場合に基準として使用可能な高精度な構造体(feature)である。熱酸化物102は、シリコン103上に堆積されている。シリコンは、例えば、P+ドープ(0.01Ω−cm、約3x1018cm-3)とすることができる。熱酸化物102の上にナノチューブ104を堆積し、フォトリソグラフィによってフォトレジスト105を配置することができる。ナノチューブ堆積がランダム(random)である場合、ナノチューブは、スラリー(slurry)の形態で堆積させることができる。ナノチューブは、後で述べるように、方向付け(directed)アセンブリによって堆積することができる。フォトレジストは、ナノチューブの端部を露出させる。ナノチューブの端部を露出させるトレンチ内に、金属コンタクト106〜107を形成する。金属は、例えば、コバルト(Co)、ニッケル(Ni)、タングステン(W)、またはチタン(Ti)とすることができる。デバイスの上にこの金属を堆積させて、ナノチューブ104の端部を露出させるトレンチを充填する。フォトレジスト105を剥離することができる。トレンチ内に堆積した金属が、ソース/ドレイン・コンタクト106〜107を形成する。デバイス上に、アモルファス・シリコン(a−Si)を堆積することができる。a−Si層の上に、窒化物層109を堆積することができる。窒化物をエッチングして、金属コンタクト106〜107の側部に、スペーサ例えば110を形成することができる。アモルファス・シリコン108を、選択的に除去するか、または湿式化学酸化(wet chemically oxidized)させることができる。デバイス上に、ゲート誘電体膜111を堆積することができる。ここで、以下の方法において、誘電体は、二酸化シリコンおよび他のいずれかの高k誘電体材料であり、例えばHfO2とすることができる。ソースおよびドレインを形成する金属コンタクト106〜107のほぼ間に、例えばCVDおよびエッチングによって、ゲート112を形成することができる。デバイス上に、パッシベーション(passivation)誘電体層113を堆積する。ソース、ドレイン、およびゲート112は、アライメント・マーク101に自己整合している(位置合わせされる)。
【0027】
あるいは、反応性イオン・エッチング(RIE:reactiveion etch)によって、ゲートの前にソース/ドレインを形成することができる。図10〜11を参照すると、この方法は、最初にRIEを用いて、ソース/ドレイン106〜107を形成して、ソース/ドレイン金属を画定する。RIEは、カーボン・ナノチューブ104から分離する必要がある。デバイス上に、窒化物層201を堆積して、金属コンタクトの周囲の領域からエッチングすることができる。金属コンタクトの側部に、窒化物スペーサ例えば202を形成することができる。デバイス上に、ゲート誘電体203を堆積する。ソースおよびドレイン106〜107の間に、ゲート金属204を実質的に形成する。デバイス上に、パッシベーション誘電体205を堆積することができる。熱酸化物は、約150nmの厚さとすることができる。
【0028】
本発明の別の実施形態によれば、ソース/ドレインの前にゲートを形成することができる。ナノチューブ104の端部上に、アモルファス・シリコン301を堆積することができる。a−Siを、酸化物層302によって被覆することができる。a−Si例えば301の間に、ゲート誘電体303を堆積することができる。例えば301のようなa−Si柱の間に、ゲート304を実質的に形成することができる。ゲート金属304上に、窒化物層305を形成することができる。ゲート金属304の端部に、酸化物スペーサ例えば306を形成することができる。a−Si/酸化物の露出したコーナーを剥離して、a−Siを露出させる。ゲート金属を囲む残りのa−Siを、RIEによって除去することができる。先にa−Siによって占有されていた領域に、金属コンタクト307〜308を堆積することができる。金属コンタクト307〜308は、ゲート誘電体303およびゲート金属304の下に延在するナノチューブ104に接続される。金属コンタクト307〜308は、デバイスのソースおよびドレインを形成する。金属コンタクト307〜308は、熱酸化物102およびシリコン103基板に堆積されたアライメント・マーク101に位置合わせをすることができる。デバイス上に、パッシベーション誘電体309を堆積することができる。
【0029】
本発明の一実施形態によれば、カーボン・ナノチューブFETを、所定の位置に(in place)成長させることができる。ゲートの前にソース/ドレインを形成することができる。熱酸化物層102の上に、アモルファス・シリコン層401を堆積する。金属触媒の上に、低温酸化物(LTO:low temperature oxide)層402を堆積することができる。酸化物402、アモルファス・シリコン401、および熱酸化物102から、トレンチをエッチングすることができる。アモルファス・シリコン401を、酸化物402の下から部分的にアンダーカットすることができる。アンダーカットしたアモルファス・シリコン膜401の縁部に、例えば、Fe、Co、Ni、またはFe/Moである金属触媒401Bを、セルフアセンブル(self-assembled)することができる。金属触媒401Bの残りの部分の間に、カーボン・ナノチューブ403を成長させることができ、熱酸化物102上にナノチューブの一部を延在(suspend)させる。化学的気相堆積法(CVD:chemical vapor deposition)によって、ゲート誘電体膜404を堆積し、ナノチューブ403を包み込むことができる。このため、ナノチューブ403は、例えばSiO2であるゲート誘電体によって完全に覆うことができる。酸化物例えば402の側部に、スペーサ例えば405を形成することができる。酸化物例えば402の間に、ゲート406を実質的に形成することができる。熱酸化物102のエッチングが充分に深い場合、ゲート金属406はナノチューブ403全体および誘電体膜404のスタックを囲む。この目的のため、ゲート金属を化学的気相堆積法によって堆積して、ナノチューブ/誘電体膜スタックの裏側を覆うようにすれば良い。この取り囲む構成は、良好なゲート−ナノチューブ結合を提供する。デバイスの表面上に、パッシベーション誘電体406を堆積することができる。
【0030】
本発明の別の実施形態では、カーボン・ナノチューブを、所定の位置に垂直に成長させることができる。ナノチューブは、例えば、基部(ベース)にある金属ソースまたは金属粒子触媒から、垂直に成長させることができる。図23〜36を参照すると、シリコン基板502上に金属触媒501を形成することができる。デバイス上に、第1の窒化物層503を堆積することができる。第1の窒化物層503の上に、酸化物層504を堆積することができる。酸化物504の上に、第2の窒化物層505を堆積することができる。デバイスの上に、フォトリソグラフィによって、フォトレジスト例えば506を形成することができ、金属触媒501を露出させる。デバイス上に、複数の第2の金属触媒例えば507を堆積する。フォトレジスト例えば506を剥離して、第1の金属触媒501上に形成された第2の触媒例えば507が残るようにすることができる。各第2の金属触媒例えば507から、ナノチューブ例えば508を垂直に成長させることができる。このため、ナノチューブの二次元および三次元アレイを形成することができる。
【0031】
基板に対して垂直に配列した穴(pore)に金属粒子触媒を配置した場合に、ナノチューブの垂直成長が起こる。この場合、成長のための空間が制限され、チューブを垂直方向に従って成長させる。原理上は、レジストおよびパターン転写を用いて、図24におけるような垂直の穴を形成することができる。
【0032】
デバイス上に、アモルファス・シリコン層509を堆積することができる。デバイスを、第2の窒化物層505まで平坦化することができる。デバイスから、窒化物−酸化物−窒化物層503〜505の一部を除去することができる。ナノチューブ例えば508ならびに金属触媒501および507を取り囲む柱が残る。窒化物層505、ナノチューブ508、およびa−Si509上に、犠牲層(sacrificial layer)510を形成することができる。コンタクト層(contact layer)は、例えば、チタンまたはタングステンとすることができる。窒化物層503および505間から、酸化物層504を除去することができる。ナノチューブ例えば508の周囲から、酸化物層504と同時にa−Si509をエッチングすることができる。あるいは、酸化物層504を除去した後に、a−Si509を除去することができる。金属触媒501の上でかつ犠牲層510の下に、ナノチューブ例えば508の周囲に、ゲート誘電体例えば511を形成することができる。あるいは、ナノチューブの二次元アレイでは、ナノチューブ間にゲート誘電体511を堆積することができる。例えばエッチングによって、犠牲層510を除去することができる。デバイスの表面上に、ゲート金属512を堆積することができる。ゲート金属512上に、第3の窒化物層513を堆積することができる。ゲート金属512および第3の窒化物層513の部分を除去することができる。ゲート金属および窒化物スペーサ例えば512および513の柱は、金属触媒−ナノチューブ構造の周りに残る。各柱の周りに、窒化物スペーサ例えば514を形成する。金属触媒−ナノチューブ構造上にドレイン515を形成して、FETを形成することができる。FET間に、パッシベーション誘電体516を堆積することができる。
【0033】
金属触媒からのナノチューブ成長の正確な機構は既知でないことに留意すべきである。しかしながら、アルミナ補助の(supported)モリブデン(Mo)粒子上の金属触媒、例えばコバルト(CO)から、単一壁ナノチューブ(single-walled nanotube)を成長させるプロセスは、多数の方法で実施することができる。
【0034】
本発明の一実施形態によれば、上述のような堆積または成長ではなく、方向付けアセンブリ(directed assembly)の方法によって、ナノチューブを所定の位置に配置することができる。方向付けアセンブリは、化学的または物理的プロセスによってもたらされる選択的堆積を用いてナノチューブを水平および垂直に堆積させるために用いることができる。選択的堆積は、レセプタ(receptor)として機能する接着層または化学基(chemical group)を形成して所与の位置におけるチューブの所望の堆積を容易にすることを含み得る。図37および38は、それぞれ、水平および垂直方向付けアセンブリのための方法を示す。ナノチューブ601は、各端部における所定の化学基602例えばDNAストランド(strand)またはチオール基を備えるように作成することができる。ナノチューブ601を、レセプタ604を備えた基板603に近接させることができる。例えば、DNAを実装する場合、相補的な(complementary)DNAストランドを使用可能である。チオール基を用いる場合、金の粒子または金から成る接点の形状を設計して、ナノチューブ601の化学基602と結合することができる。このように、方向付けアセンブリに従って、ナノチューブ601を基板603上に配置することができる。
【0035】
高k誘電体膜の性能向上のため、高誘電率を有するものをゲート絶縁物として使用可能である。カーボン・ナノチューブFETの容量は、誘電体膜の厚さの関数として大きく変化することはない。このため、薄いゲート誘電体膜であっても、所望の容量を達成することが難しい場合がある。これに関連して、酸化アルミニウムAl2O3(k=9)および酸化ハフニウム(HfO2)(k=20)は、有望な候補である。CVD−アルミニウムを酸化させて、高kゲート誘電体を生成することができ、または、CVD−Al2O3(HfO2)を直接堆積することができる。SiO2に比べると、これらの材料は、ゲート容量を5倍増大させ、誘電体膜の厚さを小さくするよりもデバイス性能に大きな影響を与えることができる。ナノチューブは、大気(air)環境ではpFETであり、真空およびアニーリング後のアルゴン(Ar)等の不活性ガス内ではnFETとなるので、誘電体膜の堆積を加える前に、デバイスをアニーリングすることができる。これによって、チューブをnFETに変換する。また、それらに元の位置(in situ)で誘電体をかぶせることによって、チューブが再びpFETになるのを防止する。補足的な技術では、pFETに変換しなければならないFET上の誘電体膜を局所的に除去することができ、これによってもFETをドーピングすることができる。低温でのCVD堆積により、これらのデバイスを再び被覆する(従前に付加的なアニーリング・ステップを行うことなく)。
【0036】
全ての構造(pFETおよびnFET)を酸化物(または他のいずれかの適切な誘電体膜)によって被覆するので、ゲート電極を製造した場合に短絡は発生しない。ゲートの堆積には、CVDを使用可能である。図19ないし36において前述した製造方式のために化学的気相堆積法を用いることにより、すでに誘電体膜に包まれているナノチューブは、金属ゲートによって完全に包囲されることを確実とすることができる。これは、良好なゲート−ナノチューブ結合のために重要であり得る。所望の場合、ゲート金属をパターニングし除去することができる。ソースおよびドレイン電極は、電気的アクセスのため開放する(open)ことができる。
【0037】
カーボン・ナノチューブFETおよびこれを形成する方法について、好適な実施形態を説明したが、上述の教示を考慮して、当業者によって変更および変形を行い得ることに留意されたい。従って、特許請求の範囲に規定された本発明の範囲および精神内にある本発明の開示した特定の実施形態において、変更を行い得ることは理解されよう。このように本発明をその詳細によって、特に特許法が求めるように説明したので、特許証(Letters Patent)によって保護される、請求および要求する事項は、請求の範囲に述べる。
【図面の簡単な説明】
【0038】
【図1】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図2】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図3】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図4】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図5】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図6】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図7】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図8】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図9】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図10】本発明の一実施形態による、別のソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図11】本発明の一実施形態による、別のソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図12】本発明の一実施形態による、ゲート第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図13】本発明の一実施形態による、ゲート第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図14】本発明の一実施形態による、ゲート第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図15】本発明の一実施形態による、ゲート第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図16】本発明の一実施形態による、ゲート第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図17】本発明の一実施形態による、ゲート第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図18】本発明の一実施形態による、ゲート第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図19】本発明の一実施形態による、所定の位置で成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図20】本発明の一実施形態による、所定の位置で成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図21】本発明の一実施形態による、所定の位置で成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図22】本発明の一実施形態による、所定の位置で成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図23】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図24】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図25】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図26】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図27】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図28】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図29】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図30】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図31】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図32】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図33】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図34】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図35】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図36】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図37】本発明の一実施形態による、ナノチューブの方向付けアセンブリを示す。
【図38】本発明の一実施形態による、ナノチューブの方向付けアセンブリを示す。
【技術分野】
【0001】
本発明は、電界効果トランジスタに関し、更に具体的には、カーボン・ナノチューブ(carbon nanotube)電界効果トランジスタに関する。
【背景技術】
【0002】
分子ナノエレクトロニクス(molecularnanoelectronics)の分野において、ナノチューブほどの将来性がある材料はほとんど無く、特に、カーボン・ナノチューブは、グラファイトから成る中空の円柱(hollow cylinder)で構成され、直径がオングストロームのオーダーである。ナノチューブは、ナノチューブの電気的特性に応じて、ダイオードおよびトランジスタ等の電子デバイスにおいて実装することができる。ナノチューブは、大きさ、形状、および物理的特性が独特である。構造的には、カーボン・ナノチューブは、炭素の六方格子(hexagonal lattice)を丸めて円柱にしたものに似ている。
【0003】
低温で興味深い量子挙動を示すことに加えて、カーボン・ナノチューブは、少なくとも2つの重要な特徴を示す。すなわち、ナノチューブは、そのカイラリティ(chirality)(すなわち立体配座形状(conformational geometry))に応じて、金属または半導体のいずれかであり得る。金属ナノチューブは、一定の抵抗で、極めて大きい電流密度を伝導することができる。半導体ナノチューブは、電界効果トランジスタ(FET:field effect transistor)として、電気的にオンおよびオフを切り替えることができる。この2つのタイプは、共有結合することができる(電子を共有する)。これらの特徴により、ナノチューブは、ナノメータの大きさの半導体回路を形成するために優れた材料として示唆される。
【0004】
更に、カーボン・ナノチューブは、一次元の導電体であり、これは、一次元のみの量子機械(quantum mechanical)モードが電流を伝えるということを意味する。これは、カーボン・ナノチューブに基づくトランジスタのデバイス性能に関して著しい利点となり得る。なぜなら、この材料では散乱が大きく抑えられるからである。散乱が抑えられることは、デバイスの性能向上を意味する。
【0005】
FET等の3端子デバイスでは、ゲート(第3の端子)は、電気的にアクティブなチャネル領域ならびにソースおよびドレインから分離する必要がある。この目的のため、誘電物質、例えば二酸化シリコンを用いることができる。シリコン・デバイスにおいてデバイス特性を向上させるためには、この層の厚さを小さくすれば良い。この低減により、ゲート容量が増大し、ゲート−チャネル結合(coupling)が改善する。標準的なシリコン電界効果デバイスでは、ゲート容量の大きさは、誘電体膜の厚さに反比例する。現在製造されている高性能プロセッサでは、SiO2の厚さは4nm未満である。明らかに、4nm未満の酸化物厚さでは、誘電体膜を介するゲート・リークが指数的に増すので、更にこれを薄くすることは難しいと言える。
【0006】
しかしながら、カーボン・ナノチューブ・トランジスタのゲート容量の大きさは、誘電体膜の厚さに反比例しない。むしろ、カーボン・ナノチューブは、対数目盛りの法則に従う。標準的なシリコン電界効果トランジスタに比べると、カーボン・ナノチューブ・トランジスタは、これらの物体の円柱形状のため、ゲート容量が大きい場合がある。
【発明の開示】
【発明が解決しようとする課題】
【0007】
既知のどのシステムも方法も、FETにおいて性能および小型化を達成するナノチューブを実装していない。従って、ナノチューブに基づくFETを作成するシステムおよび方法に対する要望がある。
【課題を解決するための手段】
【0008】
本発明の一実施形態によれば、自己整合型(self-aligned)カーボン・ナノチューブ電界効果トランジスタ半導体デバイスが提供される。このデバイスは、基板上に堆積したカーボン・ナノチューブと、カーボン・ナノチューブの第1の端部(end)および第2の端部にそれぞれ形成されたソースおよびドレインと、誘電体膜によってカーボン・ナノチューブから分離された、実質的にカーボン・ナノチューブの一部の上に形成されたゲートと、を備える。
【0009】
基板は、シリコン基板上に堆積した熱酸化物を備える。熱酸化物は、約150ナノメートルの厚さである。
【0010】
ゲートは、酸化物層によってカーボン・ナノチューブから更に分離されている。ゲートの一部は、窒化物スペーサによってソースおよびドレインから分離されている。
【0011】
デバイスは、更に、デバイス上にパッシベーション誘電体層を備える。
【0012】
デバイスは、ソースおよびドレインを整合させる(位置を合わせる)ために基板内のアライメント・マークを備える。
【0013】
ゲートは、誘電体膜およびカーボン・ナノチューブを取り囲んで、カーボン・ナノチューブの裏側に接触する。
【0014】
本発明の一実施形態によれば、カーボン・ナノチューブ電界効果トランジスタ半導体デバイスが提供される。このデバイスは、誘電体材料に取り囲まれた垂直カーボン・ナノチューブと、カーボン・ナノチューブの第1の側および第2の側に形成されたソースおよびドレインと、二層窒化物複合体(complex)であって、これを介してソースおよびドレインの各々のバンド・ストラップ(band strap)を形成し、誘電体材料に取り囲まれたカーボン・ナノチューブをソースおよびドレインに接続する、二層窒化物複合体と、カーボン・ナノチューブの一部の上に実質的に形成されたゲートと、を備える。
【0015】
このデバイスは、カーボン・ナノチューブの基部(ベース)に金属触媒(metal catalyst)を含む。
【0016】
本発明の一実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、熱酸化物基板上にナノチューブを堆積するステップであって、基板はアライメント・マークを含むステップと、ナノチューブの各端部に金属コンタクトを形成するステップであって、第1の金属コンタクトがソースであり第2の金属コンタクトがドレインであるステップと、デバイスの上にアモルファス・シリコン層を堆積するステップと、を備える。この方法は、更に、各金属コンタクトの対向側に窒化物スペーサを形成するステップと、デバイス上に高k誘電体膜を堆積するステップと、アモルファス・シリコンを酸化させるステップと、実質的にソースおよびドレインの間でかつナノチューブの上にゲートを形成するステップと、を備える。
【0017】
この方法は、デバイス上にパッシベーション誘電体を堆積するステップを備える。
【0018】
ナノチューブは、単一壁(single-walled)ナノチューブである。金属コンタクトはフォトレジストを用いて形成される。
【0019】
本発明の一実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、熱酸化物基板上にナノチューブを堆積するステップであって、基板はアライメント・マークを含むステップと、ナノチューブの各端部に反応性イオン・エッチングにより金属コンタクトを形成するステップであって、第1の金属コンタクトがソースであり第2の金属コンタクトがドレインであるステップと、各金属コンタクトの対向側に窒化物スペーサを形成するステップと、を備える。この方法は、デバイス上に高k誘電体膜を堆積するステップと、実質的にソースおよびドレインの間でかつナノチューブの上にゲートを形成するステップと、を更に備える。
【0020】
この方法は、デバイス上にパッシベーション誘電体を堆積するステップを備える。
【0021】
本発明の一実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、熱酸化物基板上にナノチューブを堆積するステップであって、基板はアライメント・マークを含むステップと、ナノチューブの各端部上にアモルファス・シリコンの柱を形成するステップと、を備える。この方法は、アモルファス・シリコンの柱(pillar)を酸化物の層によって分離するステップと、アモルファス・シリコンの柱の間にゲート誘電体層を形成するステップと、実質的にアモルファス・シリコンの柱の間でかつナノチューブの上にゲートを形成するステップと、を更に備える。この方法は、ゲートの上に窒化物層を形成するステップと、ゲートの各側に酸化物スペーサを形成するステップと、アモルファス・シリコンを金属コンタクトに置き換えるステップであって、第1の金属コンタクトがソースであり第2の金属コンタクトがドレインであるステップと、デバイスの上にパッシベーション誘電体を堆積するステップと、を備える。
【0022】
本発明の別の実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、熱酸化物基板上に金属触媒を堆積するステップと、デバイス上に低温酸化物層を堆積するステップと、酸化物、金属触媒を貫通して、金属触媒の下にある熱酸化物内にトレンチをエッチングするステップと、低温酸化物層をエッチングして酸化物アイランド(island)を形成するステップと、を備える。この方法は、露出した金属触媒を剥離するステップと、酸化物アイランドの下の金属触媒間にナノチューブを成長させるステップと、ナノチューブをゲート誘電体で取り囲むステップと、を更に備える。この方法は、酸化物アイランドの対向面に窒化物スペーサを形成するステップと、化学的気相堆積法(chemical vapor deposition)によって実質的に酸化物アイランドの間でかつナノチューブの上にゲートを形成するステップと、デバイス上にパッシベーション誘電体を堆積するステップと、を備える。
【0023】
本発明の一実施形態によれば、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法が提供される。この方法は、半導体デバイスの表面上に形成した金属触媒から垂直にナノチューブを成長させるステップと、窒化物ブロック構造を形成するステップと、ナノチューブをゲート誘電体で取り囲むステップと、を備える。この方法は、誘電体層によって金属触媒から分離して、ゲート金属を堆積するステップと、窒化物層を堆積するステップと、窒化物層でキャップした(capped)ゲート金属の柱を形成するステップと、を備える。この方法は、柱の周りに窒化物スペーサを形成し、誘電体層によってゲート金属から分離して、実質的に柱の間にドレイン金属を堆積し、デバイス上にパッシベーション誘電体を堆積する。
【0024】
本発明の好適な実施形態について、添付図面を参照して、以下で更に詳細に説明する。
【発明を実施するための最良の形態】
【0025】
本発明の実施形態によれば、電界効果トランジスタ(FET)のゲート、ソース、およびドレインを自己整合し、これによってオーバーラップ(重なり)容量を低減させる。
【0026】
本発明の一実施形態によれば、リフト・オフ・エッチング(lift-off etch)によるパターン転写(patterntransfer)を用いて、カーボン・ナノチューブFETを製造することができ、ソースおよびドレインはゲートの前に形成する。図1〜9を参照すると、熱酸化物102およびシリコン基板103に、アライメント・マーク101が形成されている。アライメント・マーク101は、パターンを位置決めする場合に基準として使用可能な高精度な構造体(feature)である。熱酸化物102は、シリコン103上に堆積されている。シリコンは、例えば、P+ドープ(0.01Ω−cm、約3x1018cm-3)とすることができる。熱酸化物102の上にナノチューブ104を堆積し、フォトリソグラフィによってフォトレジスト105を配置することができる。ナノチューブ堆積がランダム(random)である場合、ナノチューブは、スラリー(slurry)の形態で堆積させることができる。ナノチューブは、後で述べるように、方向付け(directed)アセンブリによって堆積することができる。フォトレジストは、ナノチューブの端部を露出させる。ナノチューブの端部を露出させるトレンチ内に、金属コンタクト106〜107を形成する。金属は、例えば、コバルト(Co)、ニッケル(Ni)、タングステン(W)、またはチタン(Ti)とすることができる。デバイスの上にこの金属を堆積させて、ナノチューブ104の端部を露出させるトレンチを充填する。フォトレジスト105を剥離することができる。トレンチ内に堆積した金属が、ソース/ドレイン・コンタクト106〜107を形成する。デバイス上に、アモルファス・シリコン(a−Si)を堆積することができる。a−Si層の上に、窒化物層109を堆積することができる。窒化物をエッチングして、金属コンタクト106〜107の側部に、スペーサ例えば110を形成することができる。アモルファス・シリコン108を、選択的に除去するか、または湿式化学酸化(wet chemically oxidized)させることができる。デバイス上に、ゲート誘電体膜111を堆積することができる。ここで、以下の方法において、誘電体は、二酸化シリコンおよび他のいずれかの高k誘電体材料であり、例えばHfO2とすることができる。ソースおよびドレインを形成する金属コンタクト106〜107のほぼ間に、例えばCVDおよびエッチングによって、ゲート112を形成することができる。デバイス上に、パッシベーション(passivation)誘電体層113を堆積する。ソース、ドレイン、およびゲート112は、アライメント・マーク101に自己整合している(位置合わせされる)。
【0027】
あるいは、反応性イオン・エッチング(RIE:reactiveion etch)によって、ゲートの前にソース/ドレインを形成することができる。図10〜11を参照すると、この方法は、最初にRIEを用いて、ソース/ドレイン106〜107を形成して、ソース/ドレイン金属を画定する。RIEは、カーボン・ナノチューブ104から分離する必要がある。デバイス上に、窒化物層201を堆積して、金属コンタクトの周囲の領域からエッチングすることができる。金属コンタクトの側部に、窒化物スペーサ例えば202を形成することができる。デバイス上に、ゲート誘電体203を堆積する。ソースおよびドレイン106〜107の間に、ゲート金属204を実質的に形成する。デバイス上に、パッシベーション誘電体205を堆積することができる。熱酸化物は、約150nmの厚さとすることができる。
【0028】
本発明の別の実施形態によれば、ソース/ドレインの前にゲートを形成することができる。ナノチューブ104の端部上に、アモルファス・シリコン301を堆積することができる。a−Siを、酸化物層302によって被覆することができる。a−Si例えば301の間に、ゲート誘電体303を堆積することができる。例えば301のようなa−Si柱の間に、ゲート304を実質的に形成することができる。ゲート金属304上に、窒化物層305を形成することができる。ゲート金属304の端部に、酸化物スペーサ例えば306を形成することができる。a−Si/酸化物の露出したコーナーを剥離して、a−Siを露出させる。ゲート金属を囲む残りのa−Siを、RIEによって除去することができる。先にa−Siによって占有されていた領域に、金属コンタクト307〜308を堆積することができる。金属コンタクト307〜308は、ゲート誘電体303およびゲート金属304の下に延在するナノチューブ104に接続される。金属コンタクト307〜308は、デバイスのソースおよびドレインを形成する。金属コンタクト307〜308は、熱酸化物102およびシリコン103基板に堆積されたアライメント・マーク101に位置合わせをすることができる。デバイス上に、パッシベーション誘電体309を堆積することができる。
【0029】
本発明の一実施形態によれば、カーボン・ナノチューブFETを、所定の位置に(in place)成長させることができる。ゲートの前にソース/ドレインを形成することができる。熱酸化物層102の上に、アモルファス・シリコン層401を堆積する。金属触媒の上に、低温酸化物(LTO:low temperature oxide)層402を堆積することができる。酸化物402、アモルファス・シリコン401、および熱酸化物102から、トレンチをエッチングすることができる。アモルファス・シリコン401を、酸化物402の下から部分的にアンダーカットすることができる。アンダーカットしたアモルファス・シリコン膜401の縁部に、例えば、Fe、Co、Ni、またはFe/Moである金属触媒401Bを、セルフアセンブル(self-assembled)することができる。金属触媒401Bの残りの部分の間に、カーボン・ナノチューブ403を成長させることができ、熱酸化物102上にナノチューブの一部を延在(suspend)させる。化学的気相堆積法(CVD:chemical vapor deposition)によって、ゲート誘電体膜404を堆積し、ナノチューブ403を包み込むことができる。このため、ナノチューブ403は、例えばSiO2であるゲート誘電体によって完全に覆うことができる。酸化物例えば402の側部に、スペーサ例えば405を形成することができる。酸化物例えば402の間に、ゲート406を実質的に形成することができる。熱酸化物102のエッチングが充分に深い場合、ゲート金属406はナノチューブ403全体および誘電体膜404のスタックを囲む。この目的のため、ゲート金属を化学的気相堆積法によって堆積して、ナノチューブ/誘電体膜スタックの裏側を覆うようにすれば良い。この取り囲む構成は、良好なゲート−ナノチューブ結合を提供する。デバイスの表面上に、パッシベーション誘電体406を堆積することができる。
【0030】
本発明の別の実施形態では、カーボン・ナノチューブを、所定の位置に垂直に成長させることができる。ナノチューブは、例えば、基部(ベース)にある金属ソースまたは金属粒子触媒から、垂直に成長させることができる。図23〜36を参照すると、シリコン基板502上に金属触媒501を形成することができる。デバイス上に、第1の窒化物層503を堆積することができる。第1の窒化物層503の上に、酸化物層504を堆積することができる。酸化物504の上に、第2の窒化物層505を堆積することができる。デバイスの上に、フォトリソグラフィによって、フォトレジスト例えば506を形成することができ、金属触媒501を露出させる。デバイス上に、複数の第2の金属触媒例えば507を堆積する。フォトレジスト例えば506を剥離して、第1の金属触媒501上に形成された第2の触媒例えば507が残るようにすることができる。各第2の金属触媒例えば507から、ナノチューブ例えば508を垂直に成長させることができる。このため、ナノチューブの二次元および三次元アレイを形成することができる。
【0031】
基板に対して垂直に配列した穴(pore)に金属粒子触媒を配置した場合に、ナノチューブの垂直成長が起こる。この場合、成長のための空間が制限され、チューブを垂直方向に従って成長させる。原理上は、レジストおよびパターン転写を用いて、図24におけるような垂直の穴を形成することができる。
【0032】
デバイス上に、アモルファス・シリコン層509を堆積することができる。デバイスを、第2の窒化物層505まで平坦化することができる。デバイスから、窒化物−酸化物−窒化物層503〜505の一部を除去することができる。ナノチューブ例えば508ならびに金属触媒501および507を取り囲む柱が残る。窒化物層505、ナノチューブ508、およびa−Si509上に、犠牲層(sacrificial layer)510を形成することができる。コンタクト層(contact layer)は、例えば、チタンまたはタングステンとすることができる。窒化物層503および505間から、酸化物層504を除去することができる。ナノチューブ例えば508の周囲から、酸化物層504と同時にa−Si509をエッチングすることができる。あるいは、酸化物層504を除去した後に、a−Si509を除去することができる。金属触媒501の上でかつ犠牲層510の下に、ナノチューブ例えば508の周囲に、ゲート誘電体例えば511を形成することができる。あるいは、ナノチューブの二次元アレイでは、ナノチューブ間にゲート誘電体511を堆積することができる。例えばエッチングによって、犠牲層510を除去することができる。デバイスの表面上に、ゲート金属512を堆積することができる。ゲート金属512上に、第3の窒化物層513を堆積することができる。ゲート金属512および第3の窒化物層513の部分を除去することができる。ゲート金属および窒化物スペーサ例えば512および513の柱は、金属触媒−ナノチューブ構造の周りに残る。各柱の周りに、窒化物スペーサ例えば514を形成する。金属触媒−ナノチューブ構造上にドレイン515を形成して、FETを形成することができる。FET間に、パッシベーション誘電体516を堆積することができる。
【0033】
金属触媒からのナノチューブ成長の正確な機構は既知でないことに留意すべきである。しかしながら、アルミナ補助の(supported)モリブデン(Mo)粒子上の金属触媒、例えばコバルト(CO)から、単一壁ナノチューブ(single-walled nanotube)を成長させるプロセスは、多数の方法で実施することができる。
【0034】
本発明の一実施形態によれば、上述のような堆積または成長ではなく、方向付けアセンブリ(directed assembly)の方法によって、ナノチューブを所定の位置に配置することができる。方向付けアセンブリは、化学的または物理的プロセスによってもたらされる選択的堆積を用いてナノチューブを水平および垂直に堆積させるために用いることができる。選択的堆積は、レセプタ(receptor)として機能する接着層または化学基(chemical group)を形成して所与の位置におけるチューブの所望の堆積を容易にすることを含み得る。図37および38は、それぞれ、水平および垂直方向付けアセンブリのための方法を示す。ナノチューブ601は、各端部における所定の化学基602例えばDNAストランド(strand)またはチオール基を備えるように作成することができる。ナノチューブ601を、レセプタ604を備えた基板603に近接させることができる。例えば、DNAを実装する場合、相補的な(complementary)DNAストランドを使用可能である。チオール基を用いる場合、金の粒子または金から成る接点の形状を設計して、ナノチューブ601の化学基602と結合することができる。このように、方向付けアセンブリに従って、ナノチューブ601を基板603上に配置することができる。
【0035】
高k誘電体膜の性能向上のため、高誘電率を有するものをゲート絶縁物として使用可能である。カーボン・ナノチューブFETの容量は、誘電体膜の厚さの関数として大きく変化することはない。このため、薄いゲート誘電体膜であっても、所望の容量を達成することが難しい場合がある。これに関連して、酸化アルミニウムAl2O3(k=9)および酸化ハフニウム(HfO2)(k=20)は、有望な候補である。CVD−アルミニウムを酸化させて、高kゲート誘電体を生成することができ、または、CVD−Al2O3(HfO2)を直接堆積することができる。SiO2に比べると、これらの材料は、ゲート容量を5倍増大させ、誘電体膜の厚さを小さくするよりもデバイス性能に大きな影響を与えることができる。ナノチューブは、大気(air)環境ではpFETであり、真空およびアニーリング後のアルゴン(Ar)等の不活性ガス内ではnFETとなるので、誘電体膜の堆積を加える前に、デバイスをアニーリングすることができる。これによって、チューブをnFETに変換する。また、それらに元の位置(in situ)で誘電体をかぶせることによって、チューブが再びpFETになるのを防止する。補足的な技術では、pFETに変換しなければならないFET上の誘電体膜を局所的に除去することができ、これによってもFETをドーピングすることができる。低温でのCVD堆積により、これらのデバイスを再び被覆する(従前に付加的なアニーリング・ステップを行うことなく)。
【0036】
全ての構造(pFETおよびnFET)を酸化物(または他のいずれかの適切な誘電体膜)によって被覆するので、ゲート電極を製造した場合に短絡は発生しない。ゲートの堆積には、CVDを使用可能である。図19ないし36において前述した製造方式のために化学的気相堆積法を用いることにより、すでに誘電体膜に包まれているナノチューブは、金属ゲートによって完全に包囲されることを確実とすることができる。これは、良好なゲート−ナノチューブ結合のために重要であり得る。所望の場合、ゲート金属をパターニングし除去することができる。ソースおよびドレイン電極は、電気的アクセスのため開放する(open)ことができる。
【0037】
カーボン・ナノチューブFETおよびこれを形成する方法について、好適な実施形態を説明したが、上述の教示を考慮して、当業者によって変更および変形を行い得ることに留意されたい。従って、特許請求の範囲に規定された本発明の範囲および精神内にある本発明の開示した特定の実施形態において、変更を行い得ることは理解されよう。このように本発明をその詳細によって、特に特許法が求めるように説明したので、特許証(Letters Patent)によって保護される、請求および要求する事項は、請求の範囲に述べる。
【図面の簡単な説明】
【0038】
【図1】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図2】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図3】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図4】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図5】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図6】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図7】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図8】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図9】本発明の一実施形態による、ソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図10】本発明の一実施形態による、別のソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図11】本発明の一実施形態による、別のソース/ドレイン第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図12】本発明の一実施形態による、ゲート第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図13】本発明の一実施形態による、ゲート第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図14】本発明の一実施形態による、ゲート第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図15】本発明の一実施形態による、ゲート第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図16】本発明の一実施形態による、ゲート第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図17】本発明の一実施形態による、ゲート第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図18】本発明の一実施形態による、ゲート第1のカーボン・ナノチューブ電界効果トランジスタを示す。
【図19】本発明の一実施形態による、所定の位置で成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図20】本発明の一実施形態による、所定の位置で成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図21】本発明の一実施形態による、所定の位置で成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図22】本発明の一実施形態による、所定の位置で成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図23】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図24】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図25】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図26】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図27】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図28】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図29】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図30】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図31】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図32】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図33】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図34】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図35】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図36】本発明の一実施形態による、所定の位置で垂直に成長させたナノチューブを備えたカーボン・ナノチューブ電界効果トランジスタを示す。
【図37】本発明の一実施形態による、ナノチューブの方向付けアセンブリを示す。
【図38】本発明の一実施形態による、ナノチューブの方向付けアセンブリを示す。
【特許請求の範囲】
【請求項1】
自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスであって、
基板上に堆積されたカーボン・ナノチューブと、
前記カーボン・ナノチューブの第1の端部に形成されたソースと、
前記カーボン・ナノチューブの第2の端部に形成されたドレインと、
前記カーボン・ナノチューブから誘電体膜によって分離され、前記カーボン・ナノチューブの一部の上に実質的に形成されたゲートと、
を備える、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項2】
前記基板はシリコン基板上に堆積した熱酸化物を備える、請求項1に記載の自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項3】
前記熱酸化物は約150ナノメートルの厚さである、請求項2に記載の自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項4】
前記ゲートの一部は、酸化物層によって前記カーボン・ナノチューブから更に分離されている、請求項1に記載の自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項5】
前記ゲートは、窒化物スペーサによって前記ソースおよび前記ドレインから分離されている、請求項1に記載の自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項6】
前記デバイス上にパッシベーション誘電体層を更に備える、請求項1に記載の自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項7】
前記ソースおよび前記ドレインを位置合わせする前記基板内のアライメント・マークを更に備える、請求項1に記載の自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項8】
前記ゲートは前記誘電体膜および前記カーボン・ナノチューブを取り囲んで前記カーボン・ナノチューブの裏側に接触する、請求項1に記載の自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項9】
カーボン・ナノチューブ電界効果トランジスタ半導体デバイスであって、
誘電体材料に取り囲まれた垂直カーボン・ナノチューブと、
前記カーボン・ナノチューブの第1の側に形成されたソースと、
前記カーボン・ナノチューブの第2の側に形成されたドレインと、
二層窒化物複合体であって、これを介して前記ソースおよび前記ドレインの各々のバンド・ストラップを形成し、前記誘電体材料に取り囲まれた前記カーボン・ナノチューブを前記ソースおよび前記ドレインに接続する、二層窒化物複合体と、
前記カーボン・ナノチューブの一部の上に実質的に形成されたゲートと、
を備える、カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項10】
前記カーボン・ナノチューブの基部に金属触媒を更に備える、請求項9に記載のカーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項11】
自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法であって、
熱酸化物基板上にナノチューブを堆積するステップであって、前記基板はアライメント・マークを含む、ステップと、
前記ナノチューブの各端部に金属コンタクトを形成するステップであって、第1の金属コンタクトがソースであり第2の金属コンタクトがドレインである、ステップと、
前記デバイスの上にアモルファス・シリコン層を堆積するステップと、
各金属コンタクトの対向側に窒化物スペーサを形成するステップと、
前記デバイス上に高k誘電体膜を堆積するステップと、
前記アモルファス・シリコンを酸化するステップと、
実質的に前記ソースおよび前記ドレインの間でかつ前記ナノチューブの上にゲートを形成するステップと、
を備える、方法。
【請求項12】
前記デバイスの上にパッシベーション誘電体を堆積するステップを更に備える、請求項11に記載の方法。
【請求項13】
前記ナノチューブは単一壁ナノチューブである、請求項11に記載の方法。
【請求項14】
前記金属コンタクトはフォトレジストを用いて形成する、請求項11に記載の方法。
【請求項15】
自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法であって、
熱酸化物基板上にナノチューブを堆積するステップであって、前記基板はアライメント・マークを含む、ステップと、
前記ナノチューブの各端部に反応性イオン・エッチングにより金属コンタクトを形成するステップであって、第1の金属コンタクトがソースであり第2の金属コンタクトがドレインである、ステップと、
各金属コンタクトの対向側に窒化物スペーサを形成するステップと、
前記デバイス上に高k誘電体膜を堆積するステップと、
実質的に前記ソースおよび前記ドレインの間でかつ前記ナノチューブの上にゲートを形成するステップと、
を備える、方法。
【請求項16】
前記デバイスの上にパッシベーション誘電体を堆積するステップを更に備える、請求項15に記載の方法。
【請求項17】
自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法であって、
熱酸化物基板上にナノチューブを堆積するステップであって、前記基板はアライメント・マークを含む、ステップと、
前記ナノチューブの各端部上にアモルファス・シリコンの柱を形成するステップと、
前記アモルファス・シリコンの柱を酸化物の層によって分離するステップと、
アモルファス・シリコンの柱の間にゲート誘電体層を形成するステップと、
実質的に前記アモルファス・シリコンの柱の間でかつ前記ナノチューブの上にゲートを形成するステップと、
前記ゲートの上に窒化物層を形成するステップと、
前記ゲートの各側に酸化物スペーサを形成するステップと、
前記アモルファス・シリコンを金属コンタクトで置換するステップであって、第1の金属コンタクトがソースであり第2の金属コンタクトがドレインである、ステップと、
前記デバイスの上にパッシベーション誘電体を堆積するステップと、
を備える、方法。
【請求項18】
自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法であって、
熱酸化物基板上に金属触媒を堆積するステップと、
前記デバイス上に低温酸化物層を堆積するステップと、
前記酸化物、前記金属触媒を貫通して、前記金属触媒の下にある熱酸化物内にトレンチをエッチングするステップと、
前記低温酸化物層をエッチングして酸化物アイランドを形成するステップと、
露出した金属触媒を剥離するステップと、
前記酸化物アイランドの下の金属触媒間にナノチューブを成長させるステップと、
前記ナノチューブをゲート誘電体で取り囲むステップと、
前記酸化物アイランドの対向面に窒化物スペーサを形成するステップと、
化学的気相堆積法によって実質的に前記酸化物アイランドの間でかつ前記ナノチューブの上にゲートを形成するステップと、
前記デバイス上にパッシベーション誘電体を堆積するステップと、
を備える、方法。
【請求項19】
自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法であって、
金属触媒から垂直にナノチューブを成長させて前記半導体デバイスの表面上に形成するステップと、
窒化物ブロック構造を形成するステップと、
前記ナノチューブをゲート誘電体で取り囲むステップと、
前記ゲート誘電体によって前記金属触媒から分離して、ゲート金属を堆積するステップと、
窒化物層を堆積するステップと、
前記窒化物層でキャップされたゲート金属の柱を形成するステップと、
前記柱の周りに窒化物スペーサを形成するステップと、
前記誘電体層によって前記ゲート金属から分離して、実質的に前記柱の間にドレイン金属を堆積するステップと、
前記デバイス上にパッシベーション誘電体を堆積するステップと、
を備える、方法。
【請求項1】
自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスであって、
基板上に堆積されたカーボン・ナノチューブと、
前記カーボン・ナノチューブの第1の端部に形成されたソースと、
前記カーボン・ナノチューブの第2の端部に形成されたドレインと、
前記カーボン・ナノチューブから誘電体膜によって分離され、前記カーボン・ナノチューブの一部の上に実質的に形成されたゲートと、
を備える、自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項2】
前記基板はシリコン基板上に堆積した熱酸化物を備える、請求項1に記載の自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項3】
前記熱酸化物は約150ナノメートルの厚さである、請求項2に記載の自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項4】
前記ゲートの一部は、酸化物層によって前記カーボン・ナノチューブから更に分離されている、請求項1に記載の自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項5】
前記ゲートは、窒化物スペーサによって前記ソースおよび前記ドレインから分離されている、請求項1に記載の自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項6】
前記デバイス上にパッシベーション誘電体層を更に備える、請求項1に記載の自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項7】
前記ソースおよび前記ドレインを位置合わせする前記基板内のアライメント・マークを更に備える、請求項1に記載の自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項8】
前記ゲートは前記誘電体膜および前記カーボン・ナノチューブを取り囲んで前記カーボン・ナノチューブの裏側に接触する、請求項1に記載の自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項9】
カーボン・ナノチューブ電界効果トランジスタ半導体デバイスであって、
誘電体材料に取り囲まれた垂直カーボン・ナノチューブと、
前記カーボン・ナノチューブの第1の側に形成されたソースと、
前記カーボン・ナノチューブの第2の側に形成されたドレインと、
二層窒化物複合体であって、これを介して前記ソースおよび前記ドレインの各々のバンド・ストラップを形成し、前記誘電体材料に取り囲まれた前記カーボン・ナノチューブを前記ソースおよび前記ドレインに接続する、二層窒化物複合体と、
前記カーボン・ナノチューブの一部の上に実質的に形成されたゲートと、
を備える、カーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項10】
前記カーボン・ナノチューブの基部に金属触媒を更に備える、請求項9に記載のカーボン・ナノチューブ電界効果トランジスタ半導体デバイス。
【請求項11】
自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法であって、
熱酸化物基板上にナノチューブを堆積するステップであって、前記基板はアライメント・マークを含む、ステップと、
前記ナノチューブの各端部に金属コンタクトを形成するステップであって、第1の金属コンタクトがソースであり第2の金属コンタクトがドレインである、ステップと、
前記デバイスの上にアモルファス・シリコン層を堆積するステップと、
各金属コンタクトの対向側に窒化物スペーサを形成するステップと、
前記デバイス上に高k誘電体膜を堆積するステップと、
前記アモルファス・シリコンを酸化するステップと、
実質的に前記ソースおよび前記ドレインの間でかつ前記ナノチューブの上にゲートを形成するステップと、
を備える、方法。
【請求項12】
前記デバイスの上にパッシベーション誘電体を堆積するステップを更に備える、請求項11に記載の方法。
【請求項13】
前記ナノチューブは単一壁ナノチューブである、請求項11に記載の方法。
【請求項14】
前記金属コンタクトはフォトレジストを用いて形成する、請求項11に記載の方法。
【請求項15】
自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法であって、
熱酸化物基板上にナノチューブを堆積するステップであって、前記基板はアライメント・マークを含む、ステップと、
前記ナノチューブの各端部に反応性イオン・エッチングにより金属コンタクトを形成するステップであって、第1の金属コンタクトがソースであり第2の金属コンタクトがドレインである、ステップと、
各金属コンタクトの対向側に窒化物スペーサを形成するステップと、
前記デバイス上に高k誘電体膜を堆積するステップと、
実質的に前記ソースおよび前記ドレインの間でかつ前記ナノチューブの上にゲートを形成するステップと、
を備える、方法。
【請求項16】
前記デバイスの上にパッシベーション誘電体を堆積するステップを更に備える、請求項15に記載の方法。
【請求項17】
自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法であって、
熱酸化物基板上にナノチューブを堆積するステップであって、前記基板はアライメント・マークを含む、ステップと、
前記ナノチューブの各端部上にアモルファス・シリコンの柱を形成するステップと、
前記アモルファス・シリコンの柱を酸化物の層によって分離するステップと、
アモルファス・シリコンの柱の間にゲート誘電体層を形成するステップと、
実質的に前記アモルファス・シリコンの柱の間でかつ前記ナノチューブの上にゲートを形成するステップと、
前記ゲートの上に窒化物層を形成するステップと、
前記ゲートの各側に酸化物スペーサを形成するステップと、
前記アモルファス・シリコンを金属コンタクトで置換するステップであって、第1の金属コンタクトがソースであり第2の金属コンタクトがドレインである、ステップと、
前記デバイスの上にパッシベーション誘電体を堆積するステップと、
を備える、方法。
【請求項18】
自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法であって、
熱酸化物基板上に金属触媒を堆積するステップと、
前記デバイス上に低温酸化物層を堆積するステップと、
前記酸化物、前記金属触媒を貫通して、前記金属触媒の下にある熱酸化物内にトレンチをエッチングするステップと、
前記低温酸化物層をエッチングして酸化物アイランドを形成するステップと、
露出した金属触媒を剥離するステップと、
前記酸化物アイランドの下の金属触媒間にナノチューブを成長させるステップと、
前記ナノチューブをゲート誘電体で取り囲むステップと、
前記酸化物アイランドの対向面に窒化物スペーサを形成するステップと、
化学的気相堆積法によって実質的に前記酸化物アイランドの間でかつ前記ナノチューブの上にゲートを形成するステップと、
前記デバイス上にパッシベーション誘電体を堆積するステップと、
を備える、方法。
【請求項19】
自己整合型カーボン・ナノチューブ電界効果トランジスタ半導体デバイスを形成するための方法であって、
金属触媒から垂直にナノチューブを成長させて前記半導体デバイスの表面上に形成するステップと、
窒化物ブロック構造を形成するステップと、
前記ナノチューブをゲート誘電体で取り囲むステップと、
前記ゲート誘電体によって前記金属触媒から分離して、ゲート金属を堆積するステップと、
窒化物層を堆積するステップと、
前記窒化物層でキャップされたゲート金属の柱を形成するステップと、
前記柱の周りに窒化物スペーサを形成するステップと、
前記誘電体層によって前記ゲート金属から分離して、実質的に前記柱の間にドレイン金属を堆積するステップと、
前記デバイス上にパッシベーション誘電体を堆積するステップと、
を備える、方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【公表番号】特表2006−508523(P2006−508523A)
【公表日】平成18年3月9日(2006.3.9)
【国際特許分類】
【出願番号】特願2003−579292(P2003−579292)
【出願日】平成15年2月19日(2003.2.19)
【国際出願番号】PCT/US2003/007269
【国際公開番号】WO2003/081687
【国際公開日】平成15年10月2日(2003.10.2)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
【公表日】平成18年3月9日(2006.3.9)
【国際特許分類】
【出願日】平成15年2月19日(2003.2.19)
【国際出願番号】PCT/US2003/007269
【国際公開番号】WO2003/081687
【国際公開日】平成15年10月2日(2003.10.2)
【出願人】(390009531)インターナショナル・ビジネス・マシーンズ・コーポレーション (4,084)
【氏名又は名称原語表記】INTERNATIONAL BUSINESS MASCHINES CORPORATION
【Fターム(参考)】
[ Back to top ]