電子デバイス及び電子デバイスの製造方法
【課題】製造工程の時間短縮化や低コスト化を図れ、且つ実装する素子の高精度な位置決めが可能な電子デバイス及び当該電子デバイスの製造方法を提供する。
【解決手段】電子デバイス１００において、キャビティ５０の底面５１を、平面視における面積が蓋部６１よりも小さくなるように形成し、第一の素子３をキャビティ５０の内部に収容する際（キャビティ５０の上方より底面５１に向けて移動する際）、一の側面５２と当該一の側面５２と隣接する他の側面５２とで形成される複数の稜部５３のうち少なくとも何れか３つの稜部５３に当接させることで、キャビティ５０内の目標とする位置に位置決めした状態で収容できるように構成した。
【解決手段】電子デバイス１００において、キャビティ５０の底面５１を、平面視における面積が蓋部６１よりも小さくなるように形成し、第一の素子３をキャビティ５０の内部に収容する際（キャビティ５０の上方より底面５１に向けて移動する際）、一の側面５２と当該一の側面５２と隣接する他の側面５２とで形成される複数の稜部５３のうち少なくとも何れか３つの稜部５３に当接させることで、キャビティ５０内の目標とする位置に位置決めした状態で収容できるように構成した。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、水晶振動子片や圧電素子に代表される素子を封止した電子デバイス及び当該電子デバイスの製造方法に関する。
【背景技術】
【０００２】
水晶振動子（圧電素子）などの素子は、温度や湿度といった外部環境の変化によって特性が微妙に変動することや、機械的振動や衝撃によって破損しやすいという特徴を有する。このため、上述した素子は、パッケージに封止された電子デバイスとして使用に供される。
【０００３】
素子（水晶振動子）をパッケージで封止した電子デバイスの一例としては、特許文献１に記載されたものがある。特許文献１記載の電子デバイスは、図１３に示すように、セラミックパッケージ１４の内部に素子である水晶振動子片１５を収容する。当該セラミックパッケージ１４は、水晶振動子片１５を実装するためのベース材１４１と、ベース材１４１により実装された水晶振動子片１５を封止するためのキャップ１４２と、からなる。そして、水晶振動子片１５とセラミックパッケージ１４は、導電部材１６によって電気的に接続される。そのため、水晶振動子片１５の電気信号は、当該導電部材１６を介して、セラミックパッケージ１４外部に形成された外部電極１７から他の電子機器へと出力される。
【０００４】
このセラミックパッケージを用いた電子デバイスは、１個のベース材に水晶振動子片を実装し、キャップを被せるという単品生産であるため、生産性が低い。このような観点から、電子デバイスは、パッケージ材にシリコンやガラスを用いたウェハレベルでの一括生産も行われている。これにより、大量の電子デバイスが低コストで生産される。
【０００５】
このウェハレベルでの一括生産においても、素子の実装は単品生産と同一の工程で行われる（例えば、特許文献２等参照）。すなわち、素子としての水晶振動子片をマウントツールでピックアップし、画像認識装置による水晶振動子片の画像認識を行う。次に、水晶振動子片を実装する基板を画像認識し、相互の位置補正を行う。その後、ツールで保持している水晶振動子片を基板の実装部位に押し付けることで実装を行う。これにより、高い位置精度で水晶振動子片を基板に実装することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１１１４２６号公報
【特許文献２】特開２００３−８３８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献２記載の発明では、素子を実装する工程において二度の画像認識工程が必要となるため、画像認識に要する時間が電子デバイスの製造工程を長期化させるという課題や、画像認識装置の使用による高コスト化という課題がある。また、素子を実装する工程では、高い位置精度で素子を実装するために一個毎に画像認識を行う必要があるため、ウェハレベルでの一括生産の利点を生かすことができない。また、実装時に素子を押し付けるため、吸着の強度や押し付け力の分布によって実装後の水晶振動子に意図しない位置ずれが発生するという課題がある。
【０００８】
そのため、本発明の目的は、製造工程の時間短縮化や低コスト化を図れ、且つ実装する素子の高精度な位置決めが可能な電子デバイス及び当該電子デバイスの製造方法を提供することである。
【課題を解決するための手段】
【０００９】
上述した課題を解決するために、本発明は以下の手段を提供する。
請求項１に記載の発明は、電子デバイスであって、上面に凹状のキャビティが形成された第一の基板と、前記キャビティの内部に収容される第一の素子前記第一の基板の上面と接合され、当該接合された状態で一部が前記キャビティの開口を密封するための蓋部を形成する第二の基板と、前記キャビティと前記蓋部とからなる収容部に形成され、導電部材を介して前記第一の素子と電気的に接続される内部電極と、前記第一の基板または前記第二の基板に形成される外部電極と、前記内部電極と前記外部電極とを接続する配線と、を備え、前記キャビティは、平面視における面積が前記蓋部よりも小さな底面と、前記底面の端部と前記蓋部の端部とを連接する傾斜面状の側面と、を有し、一の側面と当該一の側面と隣接する他の側面とで形成される複数の稜部を含み、前記第一の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接して固定されることを特徴とする。
【００１０】
請求項２に記載の発明は、請求項１に記載の電子デバイスにおいて、前記第一の素子が、前記キャビティの稜部と当接して固定される際、当該当接位置よりも下方に突出した突出部を備えた形状からなる場合に、前記突出部は、前記キャビティの稜部と当接した際に下端が前記キャビティの底面より上方に位置し且つ前記キャビティの稜部と当接しないことを特徴とする。
【００１１】
請求項３に記載の発明は、請求項１又は２に記載の電子デバイスにおいて、前記内部電極は、前記第二の基板に形成されることを特徴とする。
【００１２】
請求項４に記載の発明は、請求項３に記載の電子デバイスにおいて、前記配線は、前記第二の基板を貫通して前記外部電極と接続される貫通電極であることを特徴とする。
【００１３】
請求項５に記載の発明は、請求項３に記載の電子デバイスにおいて、前記配線は、前記第二の基板の側面を通り前記外部電極と接続されることを特徴とする。
【００１４】
請求項６に記載の発明は、請求項１から５のいずれか一項に記載の電子デバイスにおいて、前記キャビティの内部に前記第一の素子よりも下方に収容される第二の素子を備え、
前記第二の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接するとともに前記キャビティの底面に当接して固定されることを特徴とする。
【００１５】
請求項７に記載の発明は、請求項１又は２に記載の電子デバイスにおいて、前記内部電極は、前記キャビティの側面及び／又は底面に形成されることを特徴とする。
【００１６】
請求項８に記載の発明は、請求項７に記載の電子デバイスにおいて、前記配線は、前記第一の基板を貫通して前記外部電極と接続される貫通電極であることを特徴とする。
【００１７】
請求項９に記載の発明は、請求項７に記載の電子デバイスにおいて、前記配線は、前記第一の基板の側面を通り前記外部電極と接続されることを特徴とする。
【００１８】
請求項１０に記載の発明は、請求項１〜９のいずれか一項に記載の電子デバイスにおいて、前記キャビティの側面は、前記キャビティの底面と平行な面を介して一の傾斜面と他の傾斜面とが連接された形状からなり、前記第一の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接するとともに前記キャビティの底面と平行な面に当接して固定されることを特徴とする。
【００１９】
請求項１１に記載の発明は、請求項１〜１０のいずれか一項に記載の電子デバイスにおいて、前記第一の素子は、前記キャビティの底面と平行な面を有し、前記キャビティの底面および前記第一の素子の前記キャビティの底面と平行な面は、少なくとも一組の隣り合う二辺の長さが異なる多角形であることを特徴とする。
【００２０】
請求項１２に記載の発明は、請求項１から１１のいずれか一項に記載の電子デバイスにおいて、前記導電部材は、導電樹脂からなることを特徴とする。
【００２１】
請求項１３に記載の発明は、請求項１２に記載の電子デバイスにおいて、前記導電樹脂は、導電ペーストで形成されることを特徴とする。
【００２２】
請求項１４に記載の発明は、請求項１から１３のいずれか一項に記載の電子デバイスにおいて、前記第一の素子は、圧電素子片であることを特徴とする。
【００２３】
請求項１５に記載の発明は、素子を封止した電子デバイスの製造方法であって、第一の基板の上面に凹状のキャビティを形成する形成工程と、前記キャビティの内部に素子を収容する収容工程と、第二の基板を前記第一の基板の上面に接合し、当該接合した状態で前記第二の基板の一部である蓋部が前記キャビティの開口を密封して前記素子を封止する封止工程と、を備え、前記キャビティは、平面視における面積が前記蓋部よりも小さな底面と、前記底面の端部と前記蓋部の端部とを連接する傾斜面状の側面と、を有し、一の側面と当該一の側面と隣接する他の側面とで形成される複数の稜部を含み、前記収容工程は、前記キャビティの内部に前記素子を収容する際、前記素子を前記キャビティの上方より前記底面に向けて移動させ前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接させることで固定することを特徴とする。
【発明の効果】
【００２４】
本発明によれば、第一の素子は、キャビティの内部に収容される際（つまり、キャビティの上方より底面に向けて移動する際）、複数の稜部のうち少なくとも何れか３つの稜部に当接してキャビティに固定される。つまり、第一の素子は、当該当接位置でキャビティに固定されることにより、自動的に稜部によって位置決めされた状態で収容部（キャビティ）に収容されることとなる。そのため、本発明は、電子デバイスにおいて、画像認識工程及び画像認識のための装置を必要とせずに第一の基板と第一の素子の高精度な位置合わせを可能にする。したがって、本発明は、製造工程の時間短縮化や低コスト化を図れ、且つ実装する素子の高精度な位置決めが可能な電子デバイス及び当該電子デバイスの製造方法を提供できる。
【００２５】
また、請求項１記載の発明によると、上記効果に加え、第一の素子と前記導電部材の接続時に位置ずれを起こすことなく接続できるという効果を奏する。これに加え、第一の素子と導電部材を接続する際、第一の素子は第一の基板のキャビティの側面に支持されているため、位置ずれを起こすことはない（キャビティの側面が底面に対してなす角が、側面ごとに異なっていても、第一の素子の位置合わせは可能である）。
【００２６】
また、請求項２記載の発明によると、第一の素子は、下方に突出した突出部を備える形状からなる場合でも、稜部への当接時に突出部が底面や側面に当接することなくキャビティへ実装できる。
【００２７】
また、請求項４記載の発明によると、内部電極と外部電極は最短距離で接続されるため、配線抵抗を小さくすることができるとともに、陽極接合によって素子収容部内を真空封止あるいは気密封止することができる。
【００２８】
また、請求項５記載の発明によると、貫通配線作製のような複雑な工程がなくなり、第二の基板の作製が容易となる。
【００２９】
また、請求項６記載の発明によると、複数の素子を１つのパッケージに収容できるので本発明に係る電子デバイスを用いた電子機器の小型化が可能となる。
【００３０】
また、請求項７記載の発明によると、第二の基板の作成が容易となる。
【００３１】
また、請求項１０記載の発明によると、第一の素子を確実に目的とする高さ及び平面位置（キャビティの底面と平行な方向に）でキャビティに実装することができる。
【００３２】
また、請求項１１記載の発明によると、第一の素子の収容時のずれ角を０°もしくは１８０°に矯正することができる。
【００３３】
また、請求項１２記載の発明によると、第一の素子と内部電極とを接続する際に作用する外力の影響を緩和できる。さらに、内部電極が第一の基板にあり、導電部材に導電ペーストを用いた場合、導電ペースト焼成時の収縮によりキャビティから第一の素子を浮かせることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明に係る電子デバイスの第１の実施形態の断面図である。
【図２】図１に示す電子デバイスに備わるキャビティ及び第一の素子を説明するための模式図であり、（ａ）は縦断面を、（ｂ）は上面を、それぞれ示す。
【図３】本発明に係る電子デバイスの製造工程を説明するための図であり、（ａ）は第一の基板にキャビティを形成する工程を、（ｂ）はキャビティに第一の素子を設置する工程を、それぞれ示す。
【図４】本発明に係る電子デバイスの製造工程を説明するための図であり、（ａ）は第二の基板であるベースガラスを形成する工程を、（ｂ）は第二の基板に内部電極及び外部電極を配設する工程を、（ｃ）は内部電極上に導電部材を形成する工程を、それぞれ示す。
【図５】本発明に係る電子デバイスの製造工程を説明するための図であり、（ａ）は第一の素子と第二の基板との接続工程および第一の基板と第二の基板とを接合する工程を、（ｂ）はダイシングによりパッケージを個片化する工程を、それぞれ示す。
【図６】本発明に係る電子デバイスの変形例１の断面図である。
【図７】本発明に係る電子デバイスの第２の実施形態の断面図である。
【図８】本発明に係る電子デバイスの第３の実施形態の断面図である。
【図９】本発明に係る電子デバイスの第４の実施形態の断面図である。
【図１０】本発明に係る電子デバイスの第５の実施形態の断面図である。
【図１１】本発明に係る電子デバイスの変形例２の断面図である。
【図１２】本発明に係る電子デバイスの第６の実施形態の断面図である。
【図１３】従来の電子デバイスの断面図である。
【発明を実施するための形態】
【００３５】
以下、本発明の実施形態を図に基づいて詳細に説明する。図１は本発明に係る第１の実施形態における電子デバイスの断面図である。電子デバイス１００は、上面に凹状のキャビティ５０が形成された第一の基板１及び第二の基板２で囲まれる素子収容部６０に、第一の素子３が実装された構成からなる。ここで、第一の素子３は、後述する導電部材４、内部電極５、配線６を介して、プリント基板等に実装される端子である外部電極７と電気的に接続される。
【００３６】
第一の基板１はリッドガラス、第二の基板２はベースガラスで構成される。第二の基板２は、第一の基板１の上面と接合される。そして、第二の基板２は、当該接合された状態で一部がキャビティ５０の開口（キャビティ５０の上端）を密封するための蓋部６１を形成する。なお、第一の基板１、第二の基板２は、リッドガラスやベースガラスに換えて、セラミック、シリコン等を用いて構成してもよい。
【００３７】
キャビティ５０は、第一の基板１の上面に形成された凹状の窪みである。当該キャビティ５０は、底面５１と、底面５１の端部と蓋部６１の端部とを連接する傾斜面状の側面５２と、で構成される。ここで、キャビティ５０は、図２（ｂ）に示すように、一の側面５２と当該一の側面５２と隣接する他の側面５２とで形成される複数の稜部５３を備える。当該稜部５３は、図２（ｂ）の破線で囲われた箇所で図示されるように、側面５２間に形成される稜線のみならず、稜線を囲む周辺部分（例えば、稜線と底面５１との接触点近傍など）も含む。なお、第一の基板１（リッドガラス）にキャビティ５０を形成する方法としては、エッチング法、プレス法、サンドブラスト法等を用いることができる。本実施形態では、エッチング法を用いて４５°の斜面を形成する。
【００３８】
第一の素子３は、ＡＴカット水晶振動子片（圧電素子片）を搭載した水晶振動子であり、素子収容部６０（キャビティ５０）の内部に収容されることで実装される。第一の素子３は、水晶振動子に限らず、半導体回路、ＬＥＤ、各種センサなど、素子収容部６０に収容可能なものであればよい。当該第一の素子３は、キャビティ５０の内部に収容される際（つまり、キャビティ５０の上方より底面５１に向けて移動する際）、図２（ｂ）に示すように、複数の稜部５３のうち少なくとも何れか３つの稜部５３（図２（ｂ）では４つ）に頂点が当接可能な形状からなる。そのため、第一の素子３は、当該当接位置でキャビティ５０に固定されることにより、位置決めされた状態でキャビティ５０への収容がなされる。ここで、第一の素子３の上下面は、キャビティ５０の底面５１と平行な面からなる。そして、底面５１および上記第一の素子３の上下面は、例えば、図１や図２（ａ）（ｂ）に示されるように、少なくとも一組の隣り合う二辺の長さが異なる長方形状からなる。これにより、第一の素子３のキャビティ５０への収容時のずれ角を０°もしくは１８０°に矯正することができる。
【００３９】
導電部材４は、導電樹脂からなり、導電ペーストを用いて形成される。つまり、内部電極５と第一の素子３とは、導電部材４を焼成して接合される。ただし、第一の素子３の構成によっては、導電部材４としてＡＣＦや半田クリームを用いることもできる。
【００４０】
内部電極５、外部電極７は、それぞれ、第二の基板２の下端（素子収容部６０の内部）、第二の基板２の上端（外部と接触する位置）に設けられる電極である。当該内部電極５、外部電極７は、それぞれ金属膜で形成され、最表面に金を、下地にクロムまたはニッケルが用いられる。なお、最表面は、金の他に銀や白金等の貴金属を使用して形成される表面層としてもよい。一般に、貴金属は、イオン化傾向が小さく、耐腐食性がある。そのため、電子デバイス１００は、当該貴金属により長期的劣化が抑えられるので、信頼性が向上する。また、下地のクロムまたはニッケルは、貴金属とベース材との密着性を向上させる効果がある。なお、内部電極５、外部電極７は、同一の材料を用いて形成することもできるが、異なる材料を用いて形成してもよい。
【００４１】
ここで、内部電極５、外部電極７の形成方法には、スパッタ法とフォトリソ法を組み合わせたものがある。スパッタ法以外の形成方法としては、真空蒸着法やめっき法を用いることができる。各金属膜は同様の形成方法により形成することもできるが、異なる方法を用いて形成してもよい。
【００４２】
配線６は、第二の基板２を上下に亘って貫通し、内部電極５と外部電極７とを電気的に接続する貫通電極である。配線６は、鉄−ニッケル合金、コバール合金、鉄−ニッケル−クロム合金等が望ましい。ここで、この鉄ニッケル合金には、例えば３６％Ｎｉ−Ｆｅ合金、４２％Ｎｉ−Ｆｅ合金、４５％Ｎｉ−Ｆｅ合金、４７％Ｎｉ−Ｆｅ合金、５０％Ｎｉ−Ｆｅ合金、５２％Ｎｉ−Ｆｅ合金等が使用できる。またこの鉄−ニッケル−クロム合金としては、例えば、４２Ｎｉ−６Ｃｒ−Ｆｅがあげられる。これらは、ベースガラスからなる第二の基板２と熱膨張係数の近い材料のため、電子デバイス１００の安定性を向上させる。しかし、配線６は、これら以外の金属でもよく、例えば、ベースガラスと熱膨張係数が近く、熱履歴による破壊を防ぐことができるものを用いることができる。
【００４３】
（電子デバイスの製造方法）
次に、当該電子デバイス１００の製造方法を、図３〜図５を用いて説明する。ここで、図３〜図５は、ウェハレベルで作製され、最後にダイシング等で切断されて得られる電子デバイス１００の製造方法を説明するための図である。なお、製造方法は、図３〜図５に図示したものに限定されず、はじめから個別パッケージで形成してもよい。
【００４４】
図３（ａ）は、第一の基板１であるリッドガラスにキャビティ５０を形成する工程（形成工程）を示す図である。当該キャビティ５０は、図２に示した通り、底面５１と、傾斜面状の側面５２と、複数の稜部５３と、が備わるように形成される。また、キャビティ５０は、エッチング法、プレス法、サンドブラスト法、等で製造する。
【００４５】
図３（ｂ）は、キャビティ５０に第一の素子３であるＡＴカット水晶振動子片を設置する工程（収容工程）を示す図である。このとき、図２（ｂ）に示したように、キャビティ５０の稜部５３と第一の素子３の頂点とがそれぞれ接することで第一の素子３の設置位置の位置合わせがされる。ここで、キャビティ５０の稜部５３に第一の素子３が当接する位置は、最も第一の素子３の安定する位置である。そして、第一の素子３は、多少目標とする設置位置（平面位置）からずれた状態でキャビティ５０に収納される場合でも、その目標とする設置位置へと側面５２を滑動することにより自己組織的に収まる。そのため、本工程によって、第一の素子３の第一の基板１に対する位置合わせのための画像認識工程及び画像認識のための装置が必要なくなる。つまり、本工程は、第一の素子３を実装する上での位置合わせの高速化を可能にする。また、この位置合わせの精度はリッドガラス及びＡＴカット水晶振動子片の加工精度によって決まり、これらをフォトリソ法にて加工すれば精度を数μmとできるので、高精度な位置合わせが可能となる。さらに、キャビティ５０の稜線と第一の素子３の頂点がそれぞれ面取りされている場合でも、稜部５３の何れか（稜線の周囲部分）と第一の素子３の頂点近傍とが当接可能でありさえすれば、高位置精度を保てる。
【００４６】
図４（ａ）は、第二の基板２であるベースガラスを形成する工程を示す図である。ベースガラスはプレス形成によって形成される。このときに配線６である貫通電極を同時に埋め込む。なお、ベースガラスにサンドブラスト等で貫通孔を形成した後、貫通電極を挿入して周囲をガラスフリット等で固着させる工程を用いてもよい。
【００４７】
図４（ｂ）は、内部電極５と外部電極７をスパッタ法およびフォトリソ法を用いて第二の基板２に形成する工程を示す図である。内部電極５と外部電極７の金属は表層を金とし、下地層にクロムまたはニッケルを用いる。
【００４８】
図４（ｃ）は、導電部材４である導電ペーストを形成する工程を示す図である。導電ペーストはディスペンサを用いて内部電極５上に吐出することにより形成される。また、その他の方法として、スクリーン印刷等を用いる方法がある。ウェハレベルの場合、スクリーン印刷を用いることで多数の内部電極上に一括で導電ペーストを形成することができる。 図５（ａ）は、第一の素子３と第二の基板２との接続工程および第一の基板１と第二の基板２とを接合して第一の素子３を封止する工程（封止工程）を示す図である。すなわち、第一の基板１と第二の基板２を位置合わせすることで、第一の基板１のキャビティ５０内に設置された第一の素子３とベースガラス上の導電ペーストである導電部材４との接続を行う。第一の素子３はキャビティ５０の稜部５３に当接して固定されているため、接続時に第一の素子３が位置ずれを起こすことはない。また、焼成の際導電ペーストである導電部材４が収縮し第一の素子３がキャビティ５０から離れる。そのため、第一の素子３の振動を妨げることはない。
【００４９】
ウェハレベルでは、第一の基板１と第二の基板２の位置合わせを行うのみで、大量の第一の素子３を画像認識を行うことなく一括で各素子収納部６０（キャビティ５０）に実装することができる。
【００５０】
また、第一の基板１と第二の基板２の接合方法としては、例えば接着や陽極接合、金−金接合等を用いることができる。ただし、第一の素子３を実装する場合には接合時の温度が低い方法が望ましい。そのため、本工程では陽極接合にて接合を行う。
【００５１】
図５（ｂ）は、ダイシングによりパッケージを個片化する工程を示す図である。すなわち、図５（ａ）に示した工程により、複数の第一の素子３を一括形成してパッケージを生成した後、それらを個片化して電子デバイス１００を生成する工程である。この工程は、ダイシング以外の方法として、レーザーカット法を用いることができる。
【００５２】
（変形例１）
上記第１の実施形態では、配線６は、第二の基板２を上下に亘って貫通する貫通電極とした。しかしながら、図６の電子デバイス１００ａに示すように、配線６ａは、第二の基板２の側面を通り、外部電極７と内部電極５とを接続するように構成してもよい。これにより、貫通電極のための配線作製のような複雑な工程がなくなるので、第二の基板２の作製が容易となる。
【００５３】
（第２の実施形態）
図７は、本発明に係る電子デバイスの第２の実施形態（電子デバイス１００ｂ）を示す図である。なお、図１に示す第１の実施形態に係る電子デバイス１００と同一の構成については同一の符号を付して説明を省略する。
【００５４】
図７に示すように、キャビティ５０の側面５２ｂは、底面５１と平行な面５２１ｂを介して一の傾斜面５２２ｂと他の傾斜面５２３ｂとが連接された形状からなる。そのため、第一の素子３は、キャビティ５０の内部に収容される際（つまり、キャビティ５０の上方より底面５１に向けて移動する際）、キャビティ５０の複数の稜部５３ｂ（他の傾斜面５２３ｂに形成される稜部５３３ｂ）のうち少なくとも何れか３つの稜部５３ｂに当接するとともに平行な面５２１ｂに当接して固定される。その結果、第一の素子３は、確実に目的とする高さ及び平面位置でキャビティ５０内に収容される。
【００５５】
なお、この平行な面５２１ｂの外形寸法を第一の素子３の外形寸法と略同一にすることでより確実に第一の素子３を所定の位置に設置することができる。
【００５６】
（第３の実施形態）
図８は、本発明に係る電子デバイスの第３の実施形態（電子デバイス１００ｃ）を示す図である。なお、図１に示す第１の実施形態に係る電子デバイス１００と同一の構成については同一の符号を付して説明を省略する。
【００５７】
図８に示すように、キャビティ５０の内部には、第二の素子９ｃが第一の素子３よりも下方に収容される。当該第二の素子９ｃは、第２の実施形態に係る第一の素子３と同様にしてキャビティ５０の内部に収容される。つまり、第二の素子９ｃは、キャビティ５０の複数の稜部５３のうち少なくとも何れか３つの稜部５３に当接するとともに底面５１に当接して固定される。そして、その後、第一の素子３が何れか３つの稜部５３に当接して固定されることで、複数の素子が１つのキャビティ５０内に収容される。ここで、キャビティ５０内に収容された第二の素子９ｃは、図８に示すように、底面５１に設けられた第二の内部電極８ｃと、第一の基板１の下端に設けられた第二の外部電極１１ｃと、第二の内部電極８ｃと第二の外部電極１１ｃとを接続する第二の配線１０ｃ（貫通電極）と、を介して出力が外部へと取り出される。
【００５８】
なお、第二の素子９ｃとしては、例えば、ＩＣが使用される。このＩＣの厚さは、第一の素子３の底面からキャビティ５０の底面５１までの距離よりも小さければよい。このとき、例えば、側面５２の底面５１に対する傾斜角をすべて４５°とし、底面５１のある一辺を１ｍｍ、対応する第一の素子３の底面の一辺を１．４ｍｍとすると、第一の素子３の底面から底面５１までの距離ｘは、ｘ＝１／２（１．４−１）ｔａｎ４５°より、０．２ｍｍとなる。そのため、ＩＣは、０．２ｍｍ未満の厚さであればキャビティ５０へ実装することができる。一例として、本実施形態では０．１５ｍｍの高さのＩＣを用いる。また、第二の配線１０ｃは、配線６（貫通電極）と同様の方法で形成できる。加えて、図８では電第一の素子３と第二の素子９ｃとは接続されていないが、内部電極の配置位置等を変更することで接続することも可能である。
【００５９】
（第４の実施形態）
図９は、本発明に係る電子デバイスの第４の実施形態（電子デバイス１００ｄ）を示す図である。なお、図１に示す第１の実施形態に係る電子デバイス１００と同一の構成については同一の符号を付して説明を省略する。
【００６０】
図９に示すように、第一の素子３ｄは、中央に凸部３１ｄ（突出部）を有するＡＴカット水晶振動個片である。当該凸部３１ｄは、第一の素子３ｄが稜部５３と当接して固定される際、その当接位置よりも下方に突出する。ここで、図９に示すように、凸部３１ｄの下端３１１ｄは、その第一の素子３ｄと稜部５３との当接時において、キャビティ５０の底面５１よりも上方に位置し、且つ稜部５３と当接しないように形成されている。これにより、第一の素子３が下方へ向けて凸状からなる場合でもキャビティ５０への実装が可能となる。このとき、例えば、側面５２の底面５１に対する傾斜角をすべて４５°として、第一の素子３ｄにおける稜部５３との接触点から凸部３１ｄ側面に備わる頂点までの距離を２０μｍとすると、凸部３１ｄの高さｚは、ｔａｎ４５°＝ｚ／２０μｍより、２０μｍとすることができる。
【００６１】
（第５の実施形態）
図１０は、本発明に係る電子デバイスの第５の実施形態（電子デバイス１００ｅ）を示す図である。なお、図１に示す第１の実施形態に係る電子デバイス１００と同一の構成については同一の符号を付して説明を省略する。
【００６２】
図１０に示すように、電子デバイス１００ｅは、内部電極５ｅをキャビティ５０の側面５２及び底面５１に備える。これにより、第一の素子３をキャビティ５０内部に収容する際、第一の素子３と内部電極５ｅとの直接接続を行うことができる。ここで、内部電極５ｅを形成した位置に応じて、配線６ｅ（貫通電極）は第一の基板１の上下を貫通するように、外部電極７ｅは配線６ｅと接続されるように第一の基板１の下端へ、それぞれ配設される。このとき、内部電極５ｅは、第一の素子３との当接部分を、銀などを用いたペースト材で補強してもよい。また、図１０では第一の基板１に配線６ｅ及び外部電極７ｅを形成しているが、これらは第二の基板２に形成することも可能である。なお、内部電極５ｅは、キャビティ５０の側面５２又は底面５１の何れか一方に設けられたものであってもよい。
【００６３】
（変形例２）
上記第５の実施形態では、配線６ｅは、第一の基板１を上下に亘って貫通する貫通電極とした。しかしながら、図１１の電子デバイス１００ｆに示すように、配線６ｆは、第一の基板１の側面を通り、外部電極７ｆと内部電極５ｆとを接続するように構成してもよい。これにより、貫通電極のための配線作製のような複雑な工程がなくなるので、第一の基板１の作製が容易となる。
【００６４】
（第６の実施形態）
図１２は、本発明に係る電子デバイスの第６の実施形態（電子デバイス１００ｇ）を示す図である。なお、図１に示す第１の実施形態に係る電子デバイス１００と同一の構成については同一の符号を付して説明を省略する。
【００６５】
図１２に示すように、電子デバイス１００ｇは、平面視における面積が底面５１と略等しい第一の素子３ｇを、キャビティ５０の複数の稜部５３のうち少なくとも何れか３つの稜部５３（稜線及び底面５１）に当接させて固定する。ここで、第一の素子３ｇは、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）であり、封止樹脂１３ｇで封止される。そして、電子デバイス１００ｇでは、第一の素子３ｇと内部電極６との接続のために、導電部材１２ｇとしてはんだバンプを用いる。したがって、底面５１と第一の素子３ｇの平面視における面積が一致する場合でも高精度な位置合わせが可能となる。
【００６６】
本発明の電子デバイスは、例えば、本発明の電子デバイスを発振子として用いた発振器又は時計、本発明の電子デバイスを計時部に備えた携帯情報機器、本発明の電子デバイスを時刻情報などの電波を受信部に備えた電波時計等の電子機器やパーソナルコンピュータ等に用いることができる。
【００６７】
なお、図８に示す第３の実施形態に係る電子デバイス１００ｃでは、第二の素子９ｃを稜部５３及び底面５１に当接させて固定するように構成したが、第二の素子９ｃの上下面の面積をより大きく形成し、第一の素子３を固定する稜部５３よりも下方に位置する稜部５３に当接させて固定するように構成してももちろん良い。
【符号の説明】
【００６８】
１００ 電子デバイス
１ 第一の基板
２ 第二の基板
３ 第一の素子（素子）
４ 導電部材
５ 内部電極
６ 配線（貫通電極）
７ 外部電極
５０ キャビティ
５２ 側面
５３ 稜部
６０ 素子収容部（収容部）
６１ 蓋部
１００ａ 電子デバイス
６ａ 配線
１００ｂ 電子デバイス
５２ｂ 側面
５２１ｂ 平行な面
５２２ｂ 一の傾斜面
５２３ｂ 他の傾斜面
５３３ｂ 稜部
１００ｃ 電子デバイス
９ｃ 第二の素子
１００ｄ 電子デバイス
３ｄ 第一の素子
３１ｄ 凸部（突出部）
１００ｅ 電子デバイス
５ｅ 内部電極
６ｅ 配線
１００ｆ 電子デバイス
６ｆ 配線
１００ｇ 電子デバイス
３ｇ 第一の素子
【技術分野】
【０００１】
本発明は、水晶振動子片や圧電素子に代表される素子を封止した電子デバイス及び当該電子デバイスの製造方法に関する。
【背景技術】
【０００２】
水晶振動子（圧電素子）などの素子は、温度や湿度といった外部環境の変化によって特性が微妙に変動することや、機械的振動や衝撃によって破損しやすいという特徴を有する。このため、上述した素子は、パッケージに封止された電子デバイスとして使用に供される。
【０００３】
素子（水晶振動子）をパッケージで封止した電子デバイスの一例としては、特許文献１に記載されたものがある。特許文献１記載の電子デバイスは、図１３に示すように、セラミックパッケージ１４の内部に素子である水晶振動子片１５を収容する。当該セラミックパッケージ１４は、水晶振動子片１５を実装するためのベース材１４１と、ベース材１４１により実装された水晶振動子片１５を封止するためのキャップ１４２と、からなる。そして、水晶振動子片１５とセラミックパッケージ１４は、導電部材１６によって電気的に接続される。そのため、水晶振動子片１５の電気信号は、当該導電部材１６を介して、セラミックパッケージ１４外部に形成された外部電極１７から他の電子機器へと出力される。
【０００４】
このセラミックパッケージを用いた電子デバイスは、１個のベース材に水晶振動子片を実装し、キャップを被せるという単品生産であるため、生産性が低い。このような観点から、電子デバイスは、パッケージ材にシリコンやガラスを用いたウェハレベルでの一括生産も行われている。これにより、大量の電子デバイスが低コストで生産される。
【０００５】
このウェハレベルでの一括生産においても、素子の実装は単品生産と同一の工程で行われる（例えば、特許文献２等参照）。すなわち、素子としての水晶振動子片をマウントツールでピックアップし、画像認識装置による水晶振動子片の画像認識を行う。次に、水晶振動子片を実装する基板を画像認識し、相互の位置補正を行う。その後、ツールで保持している水晶振動子片を基板の実装部位に押し付けることで実装を行う。これにより、高い位置精度で水晶振動子片を基板に実装することができる。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００２−１１１４２６号公報
【特許文献２】特開２００３−８３８０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
しかしながら、特許文献２記載の発明では、素子を実装する工程において二度の画像認識工程が必要となるため、画像認識に要する時間が電子デバイスの製造工程を長期化させるという課題や、画像認識装置の使用による高コスト化という課題がある。また、素子を実装する工程では、高い位置精度で素子を実装するために一個毎に画像認識を行う必要があるため、ウェハレベルでの一括生産の利点を生かすことができない。また、実装時に素子を押し付けるため、吸着の強度や押し付け力の分布によって実装後の水晶振動子に意図しない位置ずれが発生するという課題がある。
【０００８】
そのため、本発明の目的は、製造工程の時間短縮化や低コスト化を図れ、且つ実装する素子の高精度な位置決めが可能な電子デバイス及び当該電子デバイスの製造方法を提供することである。
【課題を解決するための手段】
【０００９】
上述した課題を解決するために、本発明は以下の手段を提供する。
請求項１に記載の発明は、電子デバイスであって、上面に凹状のキャビティが形成された第一の基板と、前記キャビティの内部に収容される第一の素子前記第一の基板の上面と接合され、当該接合された状態で一部が前記キャビティの開口を密封するための蓋部を形成する第二の基板と、前記キャビティと前記蓋部とからなる収容部に形成され、導電部材を介して前記第一の素子と電気的に接続される内部電極と、前記第一の基板または前記第二の基板に形成される外部電極と、前記内部電極と前記外部電極とを接続する配線と、を備え、前記キャビティは、平面視における面積が前記蓋部よりも小さな底面と、前記底面の端部と前記蓋部の端部とを連接する傾斜面状の側面と、を有し、一の側面と当該一の側面と隣接する他の側面とで形成される複数の稜部を含み、前記第一の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接して固定されることを特徴とする。
【００１０】
請求項２に記載の発明は、請求項１に記載の電子デバイスにおいて、前記第一の素子が、前記キャビティの稜部と当接して固定される際、当該当接位置よりも下方に突出した突出部を備えた形状からなる場合に、前記突出部は、前記キャビティの稜部と当接した際に下端が前記キャビティの底面より上方に位置し且つ前記キャビティの稜部と当接しないことを特徴とする。
【００１１】
請求項３に記載の発明は、請求項１又は２に記載の電子デバイスにおいて、前記内部電極は、前記第二の基板に形成されることを特徴とする。
【００１２】
請求項４に記載の発明は、請求項３に記載の電子デバイスにおいて、前記配線は、前記第二の基板を貫通して前記外部電極と接続される貫通電極であることを特徴とする。
【００１３】
請求項５に記載の発明は、請求項３に記載の電子デバイスにおいて、前記配線は、前記第二の基板の側面を通り前記外部電極と接続されることを特徴とする。
【００１４】
請求項６に記載の発明は、請求項１から５のいずれか一項に記載の電子デバイスにおいて、前記キャビティの内部に前記第一の素子よりも下方に収容される第二の素子を備え、
前記第二の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接するとともに前記キャビティの底面に当接して固定されることを特徴とする。
【００１５】
請求項７に記載の発明は、請求項１又は２に記載の電子デバイスにおいて、前記内部電極は、前記キャビティの側面及び／又は底面に形成されることを特徴とする。
【００１６】
請求項８に記載の発明は、請求項７に記載の電子デバイスにおいて、前記配線は、前記第一の基板を貫通して前記外部電極と接続される貫通電極であることを特徴とする。
【００１７】
請求項９に記載の発明は、請求項７に記載の電子デバイスにおいて、前記配線は、前記第一の基板の側面を通り前記外部電極と接続されることを特徴とする。
【００１８】
請求項１０に記載の発明は、請求項１〜９のいずれか一項に記載の電子デバイスにおいて、前記キャビティの側面は、前記キャビティの底面と平行な面を介して一の傾斜面と他の傾斜面とが連接された形状からなり、前記第一の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接するとともに前記キャビティの底面と平行な面に当接して固定されることを特徴とする。
【００１９】
請求項１１に記載の発明は、請求項１〜１０のいずれか一項に記載の電子デバイスにおいて、前記第一の素子は、前記キャビティの底面と平行な面を有し、前記キャビティの底面および前記第一の素子の前記キャビティの底面と平行な面は、少なくとも一組の隣り合う二辺の長さが異なる多角形であることを特徴とする。
【００２０】
請求項１２に記載の発明は、請求項１から１１のいずれか一項に記載の電子デバイスにおいて、前記導電部材は、導電樹脂からなることを特徴とする。
【００２１】
請求項１３に記載の発明は、請求項１２に記載の電子デバイスにおいて、前記導電樹脂は、導電ペーストで形成されることを特徴とする。
【００２２】
請求項１４に記載の発明は、請求項１から１３のいずれか一項に記載の電子デバイスにおいて、前記第一の素子は、圧電素子片であることを特徴とする。
【００２３】
請求項１５に記載の発明は、素子を封止した電子デバイスの製造方法であって、第一の基板の上面に凹状のキャビティを形成する形成工程と、前記キャビティの内部に素子を収容する収容工程と、第二の基板を前記第一の基板の上面に接合し、当該接合した状態で前記第二の基板の一部である蓋部が前記キャビティの開口を密封して前記素子を封止する封止工程と、を備え、前記キャビティは、平面視における面積が前記蓋部よりも小さな底面と、前記底面の端部と前記蓋部の端部とを連接する傾斜面状の側面と、を有し、一の側面と当該一の側面と隣接する他の側面とで形成される複数の稜部を含み、前記収容工程は、前記キャビティの内部に前記素子を収容する際、前記素子を前記キャビティの上方より前記底面に向けて移動させ前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接させることで固定することを特徴とする。
【発明の効果】
【００２４】
本発明によれば、第一の素子は、キャビティの内部に収容される際（つまり、キャビティの上方より底面に向けて移動する際）、複数の稜部のうち少なくとも何れか３つの稜部に当接してキャビティに固定される。つまり、第一の素子は、当該当接位置でキャビティに固定されることにより、自動的に稜部によって位置決めされた状態で収容部（キャビティ）に収容されることとなる。そのため、本発明は、電子デバイスにおいて、画像認識工程及び画像認識のための装置を必要とせずに第一の基板と第一の素子の高精度な位置合わせを可能にする。したがって、本発明は、製造工程の時間短縮化や低コスト化を図れ、且つ実装する素子の高精度な位置決めが可能な電子デバイス及び当該電子デバイスの製造方法を提供できる。
【００２５】
また、請求項１記載の発明によると、上記効果に加え、第一の素子と前記導電部材の接続時に位置ずれを起こすことなく接続できるという効果を奏する。これに加え、第一の素子と導電部材を接続する際、第一の素子は第一の基板のキャビティの側面に支持されているため、位置ずれを起こすことはない（キャビティの側面が底面に対してなす角が、側面ごとに異なっていても、第一の素子の位置合わせは可能である）。
【００２６】
また、請求項２記載の発明によると、第一の素子は、下方に突出した突出部を備える形状からなる場合でも、稜部への当接時に突出部が底面や側面に当接することなくキャビティへ実装できる。
【００２７】
また、請求項４記載の発明によると、内部電極と外部電極は最短距離で接続されるため、配線抵抗を小さくすることができるとともに、陽極接合によって素子収容部内を真空封止あるいは気密封止することができる。
【００２８】
また、請求項５記載の発明によると、貫通配線作製のような複雑な工程がなくなり、第二の基板の作製が容易となる。
【００２９】
また、請求項６記載の発明によると、複数の素子を１つのパッケージに収容できるので本発明に係る電子デバイスを用いた電子機器の小型化が可能となる。
【００３０】
また、請求項７記載の発明によると、第二の基板の作成が容易となる。
【００３１】
また、請求項１０記載の発明によると、第一の素子を確実に目的とする高さ及び平面位置（キャビティの底面と平行な方向に）でキャビティに実装することができる。
【００３２】
また、請求項１１記載の発明によると、第一の素子の収容時のずれ角を０°もしくは１８０°に矯正することができる。
【００３３】
また、請求項１２記載の発明によると、第一の素子と内部電極とを接続する際に作用する外力の影響を緩和できる。さらに、内部電極が第一の基板にあり、導電部材に導電ペーストを用いた場合、導電ペースト焼成時の収縮によりキャビティから第一の素子を浮かせることができる。
【図面の簡単な説明】
【００３４】
【図１】本発明に係る電子デバイスの第１の実施形態の断面図である。
【図２】図１に示す電子デバイスに備わるキャビティ及び第一の素子を説明するための模式図であり、（ａ）は縦断面を、（ｂ）は上面を、それぞれ示す。
【図３】本発明に係る電子デバイスの製造工程を説明するための図であり、（ａ）は第一の基板にキャビティを形成する工程を、（ｂ）はキャビティに第一の素子を設置する工程を、それぞれ示す。
【図４】本発明に係る電子デバイスの製造工程を説明するための図であり、（ａ）は第二の基板であるベースガラスを形成する工程を、（ｂ）は第二の基板に内部電極及び外部電極を配設する工程を、（ｃ）は内部電極上に導電部材を形成する工程を、それぞれ示す。
【図５】本発明に係る電子デバイスの製造工程を説明するための図であり、（ａ）は第一の素子と第二の基板との接続工程および第一の基板と第二の基板とを接合する工程を、（ｂ）はダイシングによりパッケージを個片化する工程を、それぞれ示す。
【図６】本発明に係る電子デバイスの変形例１の断面図である。
【図７】本発明に係る電子デバイスの第２の実施形態の断面図である。
【図８】本発明に係る電子デバイスの第３の実施形態の断面図である。
【図９】本発明に係る電子デバイスの第４の実施形態の断面図である。
【図１０】本発明に係る電子デバイスの第５の実施形態の断面図である。
【図１１】本発明に係る電子デバイスの変形例２の断面図である。
【図１２】本発明に係る電子デバイスの第６の実施形態の断面図である。
【図１３】従来の電子デバイスの断面図である。
【発明を実施するための形態】
【００３５】
以下、本発明の実施形態を図に基づいて詳細に説明する。図１は本発明に係る第１の実施形態における電子デバイスの断面図である。電子デバイス１００は、上面に凹状のキャビティ５０が形成された第一の基板１及び第二の基板２で囲まれる素子収容部６０に、第一の素子３が実装された構成からなる。ここで、第一の素子３は、後述する導電部材４、内部電極５、配線６を介して、プリント基板等に実装される端子である外部電極７と電気的に接続される。
【００３６】
第一の基板１はリッドガラス、第二の基板２はベースガラスで構成される。第二の基板２は、第一の基板１の上面と接合される。そして、第二の基板２は、当該接合された状態で一部がキャビティ５０の開口（キャビティ５０の上端）を密封するための蓋部６１を形成する。なお、第一の基板１、第二の基板２は、リッドガラスやベースガラスに換えて、セラミック、シリコン等を用いて構成してもよい。
【００３７】
キャビティ５０は、第一の基板１の上面に形成された凹状の窪みである。当該キャビティ５０は、底面５１と、底面５１の端部と蓋部６１の端部とを連接する傾斜面状の側面５２と、で構成される。ここで、キャビティ５０は、図２（ｂ）に示すように、一の側面５２と当該一の側面５２と隣接する他の側面５２とで形成される複数の稜部５３を備える。当該稜部５３は、図２（ｂ）の破線で囲われた箇所で図示されるように、側面５２間に形成される稜線のみならず、稜線を囲む周辺部分（例えば、稜線と底面５１との接触点近傍など）も含む。なお、第一の基板１（リッドガラス）にキャビティ５０を形成する方法としては、エッチング法、プレス法、サンドブラスト法等を用いることができる。本実施形態では、エッチング法を用いて４５°の斜面を形成する。
【００３８】
第一の素子３は、ＡＴカット水晶振動子片（圧電素子片）を搭載した水晶振動子であり、素子収容部６０（キャビティ５０）の内部に収容されることで実装される。第一の素子３は、水晶振動子に限らず、半導体回路、ＬＥＤ、各種センサなど、素子収容部６０に収容可能なものであればよい。当該第一の素子３は、キャビティ５０の内部に収容される際（つまり、キャビティ５０の上方より底面５１に向けて移動する際）、図２（ｂ）に示すように、複数の稜部５３のうち少なくとも何れか３つの稜部５３（図２（ｂ）では４つ）に頂点が当接可能な形状からなる。そのため、第一の素子３は、当該当接位置でキャビティ５０に固定されることにより、位置決めされた状態でキャビティ５０への収容がなされる。ここで、第一の素子３の上下面は、キャビティ５０の底面５１と平行な面からなる。そして、底面５１および上記第一の素子３の上下面は、例えば、図１や図２（ａ）（ｂ）に示されるように、少なくとも一組の隣り合う二辺の長さが異なる長方形状からなる。これにより、第一の素子３のキャビティ５０への収容時のずれ角を０°もしくは１８０°に矯正することができる。
【００３９】
導電部材４は、導電樹脂からなり、導電ペーストを用いて形成される。つまり、内部電極５と第一の素子３とは、導電部材４を焼成して接合される。ただし、第一の素子３の構成によっては、導電部材４としてＡＣＦや半田クリームを用いることもできる。
【００４０】
内部電極５、外部電極７は、それぞれ、第二の基板２の下端（素子収容部６０の内部）、第二の基板２の上端（外部と接触する位置）に設けられる電極である。当該内部電極５、外部電極７は、それぞれ金属膜で形成され、最表面に金を、下地にクロムまたはニッケルが用いられる。なお、最表面は、金の他に銀や白金等の貴金属を使用して形成される表面層としてもよい。一般に、貴金属は、イオン化傾向が小さく、耐腐食性がある。そのため、電子デバイス１００は、当該貴金属により長期的劣化が抑えられるので、信頼性が向上する。また、下地のクロムまたはニッケルは、貴金属とベース材との密着性を向上させる効果がある。なお、内部電極５、外部電極７は、同一の材料を用いて形成することもできるが、異なる材料を用いて形成してもよい。
【００４１】
ここで、内部電極５、外部電極７の形成方法には、スパッタ法とフォトリソ法を組み合わせたものがある。スパッタ法以外の形成方法としては、真空蒸着法やめっき法を用いることができる。各金属膜は同様の形成方法により形成することもできるが、異なる方法を用いて形成してもよい。
【００４２】
配線６は、第二の基板２を上下に亘って貫通し、内部電極５と外部電極７とを電気的に接続する貫通電極である。配線６は、鉄−ニッケル合金、コバール合金、鉄−ニッケル−クロム合金等が望ましい。ここで、この鉄ニッケル合金には、例えば３６％Ｎｉ−Ｆｅ合金、４２％Ｎｉ−Ｆｅ合金、４５％Ｎｉ−Ｆｅ合金、４７％Ｎｉ−Ｆｅ合金、５０％Ｎｉ−Ｆｅ合金、５２％Ｎｉ−Ｆｅ合金等が使用できる。またこの鉄−ニッケル−クロム合金としては、例えば、４２Ｎｉ−６Ｃｒ−Ｆｅがあげられる。これらは、ベースガラスからなる第二の基板２と熱膨張係数の近い材料のため、電子デバイス１００の安定性を向上させる。しかし、配線６は、これら以外の金属でもよく、例えば、ベースガラスと熱膨張係数が近く、熱履歴による破壊を防ぐことができるものを用いることができる。
【００４３】
（電子デバイスの製造方法）
次に、当該電子デバイス１００の製造方法を、図３〜図５を用いて説明する。ここで、図３〜図５は、ウェハレベルで作製され、最後にダイシング等で切断されて得られる電子デバイス１００の製造方法を説明するための図である。なお、製造方法は、図３〜図５に図示したものに限定されず、はじめから個別パッケージで形成してもよい。
【００４４】
図３（ａ）は、第一の基板１であるリッドガラスにキャビティ５０を形成する工程（形成工程）を示す図である。当該キャビティ５０は、図２に示した通り、底面５１と、傾斜面状の側面５２と、複数の稜部５３と、が備わるように形成される。また、キャビティ５０は、エッチング法、プレス法、サンドブラスト法、等で製造する。
【００４５】
図３（ｂ）は、キャビティ５０に第一の素子３であるＡＴカット水晶振動子片を設置する工程（収容工程）を示す図である。このとき、図２（ｂ）に示したように、キャビティ５０の稜部５３と第一の素子３の頂点とがそれぞれ接することで第一の素子３の設置位置の位置合わせがされる。ここで、キャビティ５０の稜部５３に第一の素子３が当接する位置は、最も第一の素子３の安定する位置である。そして、第一の素子３は、多少目標とする設置位置（平面位置）からずれた状態でキャビティ５０に収納される場合でも、その目標とする設置位置へと側面５２を滑動することにより自己組織的に収まる。そのため、本工程によって、第一の素子３の第一の基板１に対する位置合わせのための画像認識工程及び画像認識のための装置が必要なくなる。つまり、本工程は、第一の素子３を実装する上での位置合わせの高速化を可能にする。また、この位置合わせの精度はリッドガラス及びＡＴカット水晶振動子片の加工精度によって決まり、これらをフォトリソ法にて加工すれば精度を数μmとできるので、高精度な位置合わせが可能となる。さらに、キャビティ５０の稜線と第一の素子３の頂点がそれぞれ面取りされている場合でも、稜部５３の何れか（稜線の周囲部分）と第一の素子３の頂点近傍とが当接可能でありさえすれば、高位置精度を保てる。
【００４６】
図４（ａ）は、第二の基板２であるベースガラスを形成する工程を示す図である。ベースガラスはプレス形成によって形成される。このときに配線６である貫通電極を同時に埋め込む。なお、ベースガラスにサンドブラスト等で貫通孔を形成した後、貫通電極を挿入して周囲をガラスフリット等で固着させる工程を用いてもよい。
【００４７】
図４（ｂ）は、内部電極５と外部電極７をスパッタ法およびフォトリソ法を用いて第二の基板２に形成する工程を示す図である。内部電極５と外部電極７の金属は表層を金とし、下地層にクロムまたはニッケルを用いる。
【００４８】
図４（ｃ）は、導電部材４である導電ペーストを形成する工程を示す図である。導電ペーストはディスペンサを用いて内部電極５上に吐出することにより形成される。また、その他の方法として、スクリーン印刷等を用いる方法がある。ウェハレベルの場合、スクリーン印刷を用いることで多数の内部電極上に一括で導電ペーストを形成することができる。 図５（ａ）は、第一の素子３と第二の基板２との接続工程および第一の基板１と第二の基板２とを接合して第一の素子３を封止する工程（封止工程）を示す図である。すなわち、第一の基板１と第二の基板２を位置合わせすることで、第一の基板１のキャビティ５０内に設置された第一の素子３とベースガラス上の導電ペーストである導電部材４との接続を行う。第一の素子３はキャビティ５０の稜部５３に当接して固定されているため、接続時に第一の素子３が位置ずれを起こすことはない。また、焼成の際導電ペーストである導電部材４が収縮し第一の素子３がキャビティ５０から離れる。そのため、第一の素子３の振動を妨げることはない。
【００４９】
ウェハレベルでは、第一の基板１と第二の基板２の位置合わせを行うのみで、大量の第一の素子３を画像認識を行うことなく一括で各素子収納部６０（キャビティ５０）に実装することができる。
【００５０】
また、第一の基板１と第二の基板２の接合方法としては、例えば接着や陽極接合、金−金接合等を用いることができる。ただし、第一の素子３を実装する場合には接合時の温度が低い方法が望ましい。そのため、本工程では陽極接合にて接合を行う。
【００５１】
図５（ｂ）は、ダイシングによりパッケージを個片化する工程を示す図である。すなわち、図５（ａ）に示した工程により、複数の第一の素子３を一括形成してパッケージを生成した後、それらを個片化して電子デバイス１００を生成する工程である。この工程は、ダイシング以外の方法として、レーザーカット法を用いることができる。
【００５２】
（変形例１）
上記第１の実施形態では、配線６は、第二の基板２を上下に亘って貫通する貫通電極とした。しかしながら、図６の電子デバイス１００ａに示すように、配線６ａは、第二の基板２の側面を通り、外部電極７と内部電極５とを接続するように構成してもよい。これにより、貫通電極のための配線作製のような複雑な工程がなくなるので、第二の基板２の作製が容易となる。
【００５３】
（第２の実施形態）
図７は、本発明に係る電子デバイスの第２の実施形態（電子デバイス１００ｂ）を示す図である。なお、図１に示す第１の実施形態に係る電子デバイス１００と同一の構成については同一の符号を付して説明を省略する。
【００５４】
図７に示すように、キャビティ５０の側面５２ｂは、底面５１と平行な面５２１ｂを介して一の傾斜面５２２ｂと他の傾斜面５２３ｂとが連接された形状からなる。そのため、第一の素子３は、キャビティ５０の内部に収容される際（つまり、キャビティ５０の上方より底面５１に向けて移動する際）、キャビティ５０の複数の稜部５３ｂ（他の傾斜面５２３ｂに形成される稜部５３３ｂ）のうち少なくとも何れか３つの稜部５３ｂに当接するとともに平行な面５２１ｂに当接して固定される。その結果、第一の素子３は、確実に目的とする高さ及び平面位置でキャビティ５０内に収容される。
【００５５】
なお、この平行な面５２１ｂの外形寸法を第一の素子３の外形寸法と略同一にすることでより確実に第一の素子３を所定の位置に設置することができる。
【００５６】
（第３の実施形態）
図８は、本発明に係る電子デバイスの第３の実施形態（電子デバイス１００ｃ）を示す図である。なお、図１に示す第１の実施形態に係る電子デバイス１００と同一の構成については同一の符号を付して説明を省略する。
【００５７】
図８に示すように、キャビティ５０の内部には、第二の素子９ｃが第一の素子３よりも下方に収容される。当該第二の素子９ｃは、第２の実施形態に係る第一の素子３と同様にしてキャビティ５０の内部に収容される。つまり、第二の素子９ｃは、キャビティ５０の複数の稜部５３のうち少なくとも何れか３つの稜部５３に当接するとともに底面５１に当接して固定される。そして、その後、第一の素子３が何れか３つの稜部５３に当接して固定されることで、複数の素子が１つのキャビティ５０内に収容される。ここで、キャビティ５０内に収容された第二の素子９ｃは、図８に示すように、底面５１に設けられた第二の内部電極８ｃと、第一の基板１の下端に設けられた第二の外部電極１１ｃと、第二の内部電極８ｃと第二の外部電極１１ｃとを接続する第二の配線１０ｃ（貫通電極）と、を介して出力が外部へと取り出される。
【００５８】
なお、第二の素子９ｃとしては、例えば、ＩＣが使用される。このＩＣの厚さは、第一の素子３の底面からキャビティ５０の底面５１までの距離よりも小さければよい。このとき、例えば、側面５２の底面５１に対する傾斜角をすべて４５°とし、底面５１のある一辺を１ｍｍ、対応する第一の素子３の底面の一辺を１．４ｍｍとすると、第一の素子３の底面から底面５１までの距離ｘは、ｘ＝１／２（１．４−１）ｔａｎ４５°より、０．２ｍｍとなる。そのため、ＩＣは、０．２ｍｍ未満の厚さであればキャビティ５０へ実装することができる。一例として、本実施形態では０．１５ｍｍの高さのＩＣを用いる。また、第二の配線１０ｃは、配線６（貫通電極）と同様の方法で形成できる。加えて、図８では電第一の素子３と第二の素子９ｃとは接続されていないが、内部電極の配置位置等を変更することで接続することも可能である。
【００５９】
（第４の実施形態）
図９は、本発明に係る電子デバイスの第４の実施形態（電子デバイス１００ｄ）を示す図である。なお、図１に示す第１の実施形態に係る電子デバイス１００と同一の構成については同一の符号を付して説明を省略する。
【００６０】
図９に示すように、第一の素子３ｄは、中央に凸部３１ｄ（突出部）を有するＡＴカット水晶振動個片である。当該凸部３１ｄは、第一の素子３ｄが稜部５３と当接して固定される際、その当接位置よりも下方に突出する。ここで、図９に示すように、凸部３１ｄの下端３１１ｄは、その第一の素子３ｄと稜部５３との当接時において、キャビティ５０の底面５１よりも上方に位置し、且つ稜部５３と当接しないように形成されている。これにより、第一の素子３が下方へ向けて凸状からなる場合でもキャビティ５０への実装が可能となる。このとき、例えば、側面５２の底面５１に対する傾斜角をすべて４５°として、第一の素子３ｄにおける稜部５３との接触点から凸部３１ｄ側面に備わる頂点までの距離を２０μｍとすると、凸部３１ｄの高さｚは、ｔａｎ４５°＝ｚ／２０μｍより、２０μｍとすることができる。
【００６１】
（第５の実施形態）
図１０は、本発明に係る電子デバイスの第５の実施形態（電子デバイス１００ｅ）を示す図である。なお、図１に示す第１の実施形態に係る電子デバイス１００と同一の構成については同一の符号を付して説明を省略する。
【００６２】
図１０に示すように、電子デバイス１００ｅは、内部電極５ｅをキャビティ５０の側面５２及び底面５１に備える。これにより、第一の素子３をキャビティ５０内部に収容する際、第一の素子３と内部電極５ｅとの直接接続を行うことができる。ここで、内部電極５ｅを形成した位置に応じて、配線６ｅ（貫通電極）は第一の基板１の上下を貫通するように、外部電極７ｅは配線６ｅと接続されるように第一の基板１の下端へ、それぞれ配設される。このとき、内部電極５ｅは、第一の素子３との当接部分を、銀などを用いたペースト材で補強してもよい。また、図１０では第一の基板１に配線６ｅ及び外部電極７ｅを形成しているが、これらは第二の基板２に形成することも可能である。なお、内部電極５ｅは、キャビティ５０の側面５２又は底面５１の何れか一方に設けられたものであってもよい。
【００６３】
（変形例２）
上記第５の実施形態では、配線６ｅは、第一の基板１を上下に亘って貫通する貫通電極とした。しかしながら、図１１の電子デバイス１００ｆに示すように、配線６ｆは、第一の基板１の側面を通り、外部電極７ｆと内部電極５ｆとを接続するように構成してもよい。これにより、貫通電極のための配線作製のような複雑な工程がなくなるので、第一の基板１の作製が容易となる。
【００６４】
（第６の実施形態）
図１２は、本発明に係る電子デバイスの第６の実施形態（電子デバイス１００ｇ）を示す図である。なお、図１に示す第１の実施形態に係る電子デバイス１００と同一の構成については同一の符号を付して説明を省略する。
【００６５】
図１２に示すように、電子デバイス１００ｇは、平面視における面積が底面５１と略等しい第一の素子３ｇを、キャビティ５０の複数の稜部５３のうち少なくとも何れか３つの稜部５３（稜線及び底面５１）に当接させて固定する。ここで、第一の素子３ｇは、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）であり、封止樹脂１３ｇで封止される。そして、電子デバイス１００ｇでは、第一の素子３ｇと内部電極６との接続のために、導電部材１２ｇとしてはんだバンプを用いる。したがって、底面５１と第一の素子３ｇの平面視における面積が一致する場合でも高精度な位置合わせが可能となる。
【００６６】
本発明の電子デバイスは、例えば、本発明の電子デバイスを発振子として用いた発振器又は時計、本発明の電子デバイスを計時部に備えた携帯情報機器、本発明の電子デバイスを時刻情報などの電波を受信部に備えた電波時計等の電子機器やパーソナルコンピュータ等に用いることができる。
【００６７】
なお、図８に示す第３の実施形態に係る電子デバイス１００ｃでは、第二の素子９ｃを稜部５３及び底面５１に当接させて固定するように構成したが、第二の素子９ｃの上下面の面積をより大きく形成し、第一の素子３を固定する稜部５３よりも下方に位置する稜部５３に当接させて固定するように構成してももちろん良い。
【符号の説明】
【００６８】
１００ 電子デバイス
１ 第一の基板
２ 第二の基板
３ 第一の素子（素子）
４ 導電部材
５ 内部電極
６ 配線（貫通電極）
７ 外部電極
５０ キャビティ
５２ 側面
５３ 稜部
６０ 素子収容部（収容部）
６１ 蓋部
１００ａ 電子デバイス
６ａ 配線
１００ｂ 電子デバイス
５２ｂ 側面
５２１ｂ 平行な面
５２２ｂ 一の傾斜面
５２３ｂ 他の傾斜面
５３３ｂ 稜部
１００ｃ 電子デバイス
９ｃ 第二の素子
１００ｄ 電子デバイス
３ｄ 第一の素子
３１ｄ 凸部（突出部）
１００ｅ 電子デバイス
５ｅ 内部電極
６ｅ 配線
１００ｆ 電子デバイス
６ｆ 配線
１００ｇ 電子デバイス
３ｇ 第一の素子
【特許請求の範囲】
【請求項１】
上面に凹状のキャビティが形成された第一の基板と、
前記キャビティの内部に収容される第一の素子と、
前記第一の基板の上面と接合され、当該接合された状態で一部が前記キャビティの開口を密封するための蓋部を形成する第二の基板と、
前記キャビティと前記蓋部とからなる収容部に形成され、導電部材を介して前記第一の素子と電気的に接続される内部電極と、
前記第一の基板または前記第二の基板に形成される外部電極と、
前記内部電極と前記外部電極とを接続する配線と、
を備え、
前記キャビティは、平面視における面積が前記蓋部よりも小さな底面と、前記底面の端部と前記蓋部の端部とを連接する傾斜面状の側面と、を有し、一の側面と当該一の側面と隣接する他の側面とで形成される複数の稜部を含み、
前記第一の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接して固定されることを特徴とする電子デバイス。
【請求項２】
前記第一の素子が、前記キャビティの稜部と当接して固定される際、当該当接位置よりも下方に突出した突出部を備えた形状からなる場合に、前記突出部は、前記キャビティの稜部と当接した際に下端が前記キャビティの底面より上方に位置し且つ前記キャビティの稜部と当接しないことを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記内部電極は、前記第二の基板に形成されることを特徴とする請求項１又は２に記載の電子デバイス。
【請求項４】
前記配線は、前記第二の基板を貫通して前記外部電極と接続される貫通電極であることを特徴とする請求項３に記載の電子デバイス。
【請求項５】
前記配線は、前記第二の基板の側面を通り前記外部電極と接続されることを特徴とする請求項３に記載の電子デバイス。
【請求項６】
前記キャビティの内部に前記第一の素子よりも下方に収容される第二の素子を備え、
前記第二の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接するとともに前記キャビティの底面に当接して固定されることを特徴とする請求項１から５のいずれか一項に記載の電子デバイス。
【請求項７】
前記内部電極は、前記キャビティの側面及び／又は底面に形成されることを特徴とする請求項１又は２に記載の電子デバイス。
【請求項８】
前記配線は、前記第一の基板を貫通して前記外部電極と接続される貫通電極であることを特徴とする請求項７に記載の電子デバイス。
【請求項９】
前記配線は、前記第一の基板の側面を通り前記外部電極と接続されることを特徴とする請求項７に記載の電子デバイス。
【請求項１０】
前記キャビティの側面は、前記キャビティの底面と平行な面を介して一の傾斜面と他の傾斜面とが連接された形状からなり、
前記第一の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接するとともに前記キャビティの底面と平行な面に当接して固定されることを特徴とする請求項１〜９のいずれか一項に記載の電子デバイス。
【請求項１１】
前記第一の素子は、前記キャビティの底面と平行な面を有し、
前記キャビティの底面および前記第一の素子の前記キャビティの底面と平行な面は、少なくとも一組の隣り合う二辺の長さが異なる多角形であることを特徴とする請求項１から１０のいずれか一項に記載の電子デバイス。
【請求項１２】
前記導電部材は、導電樹脂からなることを特徴とする請求項１から１１のいずれか一項に記載の電子デバイス。
【請求項１３】
前記導電樹脂は、導電ペーストで形成されることを特徴とする請求項１２に記載の電子デバイス。
【請求項１４】
前記第一の素子は、圧電素子片であることを特徴とする請求項１から１３のいずれか一項に記載の電子デバイス。
【請求項１５】
素子を封止した電子デバイスの製造方法であって、
第一の基板の上面に凹状のキャビティを形成する形成工程と、
前記キャビティの内部に前記素子を収容する収容工程と、
第二の基板を前記第一の基板の上面に接合し、当該接合した状態で前記第二の基板の一部である蓋部が前記キャビティの開口を密封して前記素子を封止する封止工程と、
を備え、
前記キャビティは、平面視における面積が前記蓋部よりも小さな底面と、前記底面の端部と前記蓋部の端部とを連接する傾斜面状の側面と、を有し、一の側面と当該一の側面と隣接する他の側面とで形成される複数の稜部を含み、
前記収容工程は、前記キャビティの内部に前記素子を収容する際、前記素子を前記キャビティの上方より前記底面に向けて移動させ前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接させることで固定することを特徴とする電子デバイスの製造方法。
【請求項１】
上面に凹状のキャビティが形成された第一の基板と、
前記キャビティの内部に収容される第一の素子と、
前記第一の基板の上面と接合され、当該接合された状態で一部が前記キャビティの開口を密封するための蓋部を形成する第二の基板と、
前記キャビティと前記蓋部とからなる収容部に形成され、導電部材を介して前記第一の素子と電気的に接続される内部電極と、
前記第一の基板または前記第二の基板に形成される外部電極と、
前記内部電極と前記外部電極とを接続する配線と、
を備え、
前記キャビティは、平面視における面積が前記蓋部よりも小さな底面と、前記底面の端部と前記蓋部の端部とを連接する傾斜面状の側面と、を有し、一の側面と当該一の側面と隣接する他の側面とで形成される複数の稜部を含み、
前記第一の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接して固定されることを特徴とする電子デバイス。
【請求項２】
前記第一の素子が、前記キャビティの稜部と当接して固定される際、当該当接位置よりも下方に突出した突出部を備えた形状からなる場合に、前記突出部は、前記キャビティの稜部と当接した際に下端が前記キャビティの底面より上方に位置し且つ前記キャビティの稜部と当接しないことを特徴とする請求項１に記載の電子デバイス。
【請求項３】
前記内部電極は、前記第二の基板に形成されることを特徴とする請求項１又は２に記載の電子デバイス。
【請求項４】
前記配線は、前記第二の基板を貫通して前記外部電極と接続される貫通電極であることを特徴とする請求項３に記載の電子デバイス。
【請求項５】
前記配線は、前記第二の基板の側面を通り前記外部電極と接続されることを特徴とする請求項３に記載の電子デバイス。
【請求項６】
前記キャビティの内部に前記第一の素子よりも下方に収容される第二の素子を備え、
前記第二の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接するとともに前記キャビティの底面に当接して固定されることを特徴とする請求項１から５のいずれか一項に記載の電子デバイス。
【請求項７】
前記内部電極は、前記キャビティの側面及び／又は底面に形成されることを特徴とする請求項１又は２に記載の電子デバイス。
【請求項８】
前記配線は、前記第一の基板を貫通して前記外部電極と接続される貫通電極であることを特徴とする請求項７に記載の電子デバイス。
【請求項９】
前記配線は、前記第一の基板の側面を通り前記外部電極と接続されることを特徴とする請求項７に記載の電子デバイス。
【請求項１０】
前記キャビティの側面は、前記キャビティの底面と平行な面を介して一の傾斜面と他の傾斜面とが連接された形状からなり、
前記第一の素子は、前記キャビティの内部に収容される際、前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接するとともに前記キャビティの底面と平行な面に当接して固定されることを特徴とする請求項１〜９のいずれか一項に記載の電子デバイス。
【請求項１１】
前記第一の素子は、前記キャビティの底面と平行な面を有し、
前記キャビティの底面および前記第一の素子の前記キャビティの底面と平行な面は、少なくとも一組の隣り合う二辺の長さが異なる多角形であることを特徴とする請求項１から１０のいずれか一項に記載の電子デバイス。
【請求項１２】
前記導電部材は、導電樹脂からなることを特徴とする請求項１から１１のいずれか一項に記載の電子デバイス。
【請求項１３】
前記導電樹脂は、導電ペーストで形成されることを特徴とする請求項１２に記載の電子デバイス。
【請求項１４】
前記第一の素子は、圧電素子片であることを特徴とする請求項１から１３のいずれか一項に記載の電子デバイス。
【請求項１５】
素子を封止した電子デバイスの製造方法であって、
第一の基板の上面に凹状のキャビティを形成する形成工程と、
前記キャビティの内部に前記素子を収容する収容工程と、
第二の基板を前記第一の基板の上面に接合し、当該接合した状態で前記第二の基板の一部である蓋部が前記キャビティの開口を密封して前記素子を封止する封止工程と、
を備え、
前記キャビティは、平面視における面積が前記蓋部よりも小さな底面と、前記底面の端部と前記蓋部の端部とを連接する傾斜面状の側面と、を有し、一の側面と当該一の側面と隣接する他の側面とで形成される複数の稜部を含み、
前記収容工程は、前記キャビティの内部に前記素子を収容する際、前記素子を前記キャビティの上方より前記底面に向けて移動させ前記キャビティの複数の稜部のうち少なくとも何れか３つの稜部に当接させることで固定することを特徴とする電子デバイスの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１２−１９１４４６（Ｐ２０１２−１９１４４６Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５３４６４（Ｐ２０１１−５３４６４）
【出願日】平成２３年３月１０日（２０１１．３．１０）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月１０日（２０１１．３．１０）
【出願人】（０００００２３２５）セイコーインスツル株式会社 (3,629)
【Ｆターム（参考）】
[ Back to top ]