電子装置および電子装置の製造方法
【課題】信頼性の高い電子装置を提供する。
【解決手段】本発明に係る電子装置１００は、基板１０と、基板１０の上方に形成されたＭＥＭＳ構造体２０と、ＭＥＭＳ構造体２０が配置された空洞部１を画成する被覆構造体３０と、を含み、被覆構造体３０は、空洞部１を上方から覆い、空洞部１に連通する貫通孔３７を有する第１被覆層３６と、第１被覆層３６の上方に形成され、貫通孔３７を閉鎖する第２被覆層３８と、を有し、第１被覆層３６は、少なくともＭＥＭＳ構造体２０の上方に位置する第１領域１３６と、第１領域１３６の周囲に位置する第２領域２３６と、を有し、第１領域１３６の第１被覆層３６は、第２領域２３６の第１被覆層３６より薄く、第１領域１３６の第１被覆層３６と基板１０との間の距離Ｌ１は、第２領域２３６の第１被覆層３６と基板１０との間の距離Ｌ２より長い。
【解決手段】本発明に係る電子装置１００は、基板１０と、基板１０の上方に形成されたＭＥＭＳ構造体２０と、ＭＥＭＳ構造体２０が配置された空洞部１を画成する被覆構造体３０と、を含み、被覆構造体３０は、空洞部１を上方から覆い、空洞部１に連通する貫通孔３７を有する第１被覆層３６と、第１被覆層３６の上方に形成され、貫通孔３７を閉鎖する第２被覆層３８と、を有し、第１被覆層３６は、少なくともＭＥＭＳ構造体２０の上方に位置する第１領域１３６と、第１領域１３６の周囲に位置する第２領域２３６と、を有し、第１領域１３６の第１被覆層３６は、第２領域２３６の第１被覆層３６より薄く、第１領域１３６の第１被覆層３６と基板１０との間の距離Ｌ１は、第２領域２３６の第１被覆層３６と基板１０との間の距離Ｌ２より長い。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子装置および電子装置の製造方法に関する。
【背景技術】
【０００２】
一般に、ＭＥＭＳ（Micro Electro Mechanical Systems）等の機能素子を、基板上に設けられた空洞部に配置してなる電子装置が知られている。マイクロ振動子、マイクロセンサー、マイクロアクチュエーター等のＭＥＭＳは、微小な構造体が振動、変形、その他の動作が可能となる状態で配置される必要があるため、空洞部内に動作可能な状態で収容される。
【０００３】
空洞部を形成する方法として、特許文献１には、基板上にＭＥＭＳ構造体を形成し、その上に層間絶縁層を形成した後、貫通孔を有する第１被覆層を形成し、この第１被覆層の貫通孔を通して層間絶縁層を除去してＭＥＭＳ構造体をリリースさせ、最後に第１被覆層の貫通孔を第２被覆層で覆うことにより形成する方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１８８７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、外部衝撃等によって、ＭＥＭＳ構造体と第１被覆層とが接触するという不具合が発生する場合がある。このような不具合が発生すると、ＭＥＭＳ構造体は、安定して動作することができず、信頼性が低下する。特に、近年、電子装置の小型化の要求に応じて、ＭＥＭＳ構造体と第１被覆層との間の距離が短くなり、上記のような不具合が発生しやすい。
【０００６】
本発明のいくつかの態様に係る目的の１つは、信頼性の高い電子装置を提供することにある。また、本発明のいくつかの態様に係る目的の１つは、信頼性の高い電子装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る電子装置は、
基板と、
前記基板の上方に形成されたＭＥＭＳ構造体と、
前記ＭＥＭＳ構造体が配置された空洞部を画成する被覆構造体と、
を含み、
前記被覆構造体は、
前記空洞部を上方から覆い、前記空洞部に連通する貫通孔を有する第１被覆層と、
前記第１被覆層の上方に形成され、前記貫通孔を閉鎖する第２被覆層と、
を有し、
前記第１被覆層は、
少なくとも前記ＭＥＭＳ構造体の上方に位置する第１領域と、
前記第１領域の周囲に位置する第２領域と、
を有し、
前記第１領域の前記第１被覆層は、前記第２領域の前記第１被覆層より薄く、
前記第１領域の前記第１被覆層と前記基板との間の距離は、前記第２領域の前記第１被覆層と前記基板との間の距離より長い。
【０００８】
このような電子装置によれば、例えば、平坦な第１被覆層によって空洞部の上方を覆う場合に比べて、外部衝撃等によって、第１被覆層とＭＥＭＳ構造体とが接触することを抑制できる。したがって、このような電子装置は、高い信頼性を有することができる。
【０００９】
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下、「Ａ」という）の「上方」に他の特定のもの（以下、「Ｂ」という）を形成する」などと用いる場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「上方」という文言を用いている。
【００１０】
本発明に係る電子装置において、
前記第１被覆層は、
前記第１領域を避けて前記第２領域に形成された第１層と、
前記第１領域および前記第２領域に形成された第２層と、
を有し、
前記貫通孔は、前記第１領域の前記第１被覆層に形成されていることができる。
【００１１】
このような電子装置によれば、貫通孔を通して層間絶縁層をエッチングしてＭＥＭＳ構造体をリリースする際に、例えば、貫通孔が積層数の多い第２領域に形成される場合に比べて、各層におけるエッチングレートの差によって、貫通孔の内壁に段差が形成されることを抑制できる。
【００１２】
本発明に係る電子装置において、
前記第１被覆層は、前記第１領域および前記第２領域に形成された第３層を、さらに有し、
前記第１層は、前記第２層の下方に形成され、
前記第３層は、前記第２層の上方に形成され、
前記第２層の材質は、Ａｌ−Ｃｕ合金であり、
前記第１層および前記第３層の材質は、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、Ｐｔの少なくともいずれか１つ、もしくはこれらの合金であることができる。
【００１３】
このような電子装置によれば、第１被覆層は、ＭＥＭＳ構造体をリリースする際のエッチング液に対して高い耐性を有しつつ、導電性を確保することができる。
【００１４】
本発明に係る電子装置において、
前記第１領域の平面形状は、円形であることができる。
【００１５】
このような電子装置によれば、ＭＥＭＳ構造体をリリースする際に、第１領域の外周において、均等に応力を開放することができる（詳細は後述）。例えば、第１領域の平面形状が四角形の場合は、角部に応力が集中し、第１領域の第１被覆層を安定して上方に変位させることが困難な場合がある。
【００１６】
本発明に係る電子装置において、
前記ＭＥＭＳ構造体は、
前記基板の上方に形成された第１電極と、
前記基板の上方に形成された支持部、および前記支持部から延出し前記第１電極と対向配置された梁部を有する第２電極と、
を含むことができる。
【００１７】
このような電子装置によれば、ＭＥＭＳ構造体は、振動子として機能することができる。
【００１８】
本発明に係る電子装置において、
前記ＭＥＭＳ構造体を発振させるための発振回路を、さらに含むことができる。
【００１９】
このような電子装置によれば、発信器として機能することができる。
【００２０】
本発明に係る電子装置の製造方法は、
基板の上方にＭＥＭＳ構造体を形成する工程と、
前記基板および前記ＭＥＭＳ構造体の上方に、層間絶縁層を形成する工程と、
前記層間絶縁層の上方に、貫通孔を有する第１被覆層を形成する工程と、
前記貫通孔を通して、前記ＭＥＭＳ構造体の上方の前記層間絶縁層を除去する工程と、
前記第１被覆層の上方に、前記貫通孔を閉鎖する第２被覆層を形成する工程と、
を含み、
前記第１被覆層を形成する工程において、
少なくとも前記ＭＥＭＳ構造体の上方に位置する第１領域の前記第１被覆層を、前記第１領域の周囲に位置する第２領域の前記第２被覆層より、薄くなるように形成し、
前記第２被覆層を形成する工程において、
前記第１領域の前記第１被覆層は、前記第２領域の前記第１被覆層より、上方に変位する。
【００２１】
このような電子装置の製造方法によれば、第１領域の第１被覆層と基板との間の距離を、第２領域の第１被覆層と基板との間の距離より長くすることができる。そのため、第１被覆層とＭＥＭＳ構造体とが接触することを抑制でき、高い信頼性を有する電子装置を提供することができる。
【００２２】
本発明に係る電子装置の製造方法において、
前記第１被覆層を形成する工程は、
前記層間絶縁層の上方に、第１層を形成する工程と、
前記第１領域の前記第１層を除去して、前記層間絶縁層を露出する工程と、
前記第１領域の前記層間絶縁層の上方、および前記第２領域の前記第１層の上方に第２層を形成する工程と、
前記第１領域の前記第２層に、前記貫通孔を形成する工程と、
を含むことができる。
【００２３】
このような電子装置の製造方法によれば、貫通孔を通して層間絶縁層をエッチングしてＭＥＭＳ構造体をリリースする際に、例えば、貫通孔が積層数の多い第２領域に形成される場合に比べて、各層におけるエッチングレートの差によって、貫通孔の内壁に段差が形成されることを抑制できる。
【図面の簡単な説明】
【００２４】
【図１】本実施形態に係る電子装置を模式的に示す断面図。
【図２】本実施形態に係る電子装置を模式的に示す平面図。
【図３】本実施形態に係る電子装置を模式的に示す図。
【図４】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図５】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図６】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図７】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図８】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図９】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１０】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１１】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【発明を実施するための形態】
【００２５】
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
【００２６】
１． 電子装置
まず、本実施形態に係る電子装置について、図面を参照しながら説明する。図１は、本実施形態に係る電子装置１００を模式的に示す断面図である。図２は、本実施形態に係る電子装置１００を模式的に示す平面図である。図３は、本実施形態に係る電子装置１００を模式的に示す図である。なお、図１は、図２のＩ−Ｉ線断面図である。また、図２では、便宜上、第２被覆層３８およびパッシベーション層５０の図示を省略している。また、図３では、便宜上、ＭＥＭＳ構造体２０および発振回路６０のみを図示している。
【００２７】
電子装置１００は、図１〜図３に示すように、基板１０と、ＭＥＭＳ構造体２０と、被覆構造体３０と、を含む。さらに、電子装置１００は、層間絶縁層４０，４２と、パッシベーション層５０と、発振回路６０と、を含むことができる。
【００２８】
基板１０は、支持基板１２と、第１下地層１４と、第２下地層１６と、を有することができる。
【００２９】
支持基板１２としては、例えば、シリコン基板等の半導体基板を用いることができる。支持基板１２として、セラミックス基板、ガラス基板、サファイア基板、ダイヤモンド基板、合成樹脂基板などの各種の基板を用いてもよい。支持基板１２の厚みは、例えば、２００μｍ〜４００μｍである。
【００３０】
第１下地層１４は、支持基板１２上に形成されている。第１下地層１４としては、例えば、トレンチ絶縁層、ＬＯＣＯＳ（local oxidation of silicon）絶縁層、セミリセスＬＯＣＯＳ絶縁層を用いることができる。第１下地層１４は、ＭＥＭＳ構造体２０と他の素子とを電気的に分離することができる。
【００３１】
第２下地層１６は、第１下地層１４上に形成されている。第２下地層１６の材質としては、例えば、窒化シリコンが挙げられる。第２下地層１６は、空洞部１を形成する際に、エッチングストッパー層として機能することができる。
【００３２】
ＭＥＭＳ構造体２０は、空洞部１に収容されている。ＭＥＭＳ構造体２０は、例えば、第２下地層１６上に形成された第１電極２２と、第１電極２２と間隔を空けて形成された第２電極２４と、を有する振動子である。第２電極２４は、第２下地層１６上に形成された支持部２４ａと、支持部２４ａから延出し第１電極２２に対向して配置された梁部２４ｂと、を有する。ＭＥＭＳ構造体２０の高さ（梁部２４ｂの上面と基板１０との間の距離）は、例えば、０．５μｍ〜１μｍである。第１電極２２および第２電極２４の材質としては、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。
【００３３】
発振回路６０は、図３に示すように、ＭＥＭＳ構造体２０と電気的に接続されており、発振回路６０から電極２２，２４間に電圧が印加されると、梁部２４ｂは、電極２２，２４間に発生する静電力により振動することができる。そして、発振回路６０によってＭＥＭＳ構造体２０は、共振周波数で発振することができる。すなわち、電子装置１００は、ＭＥＭＳ構造体（振動子）２０と、発振回路６０と、を含む発振器として機能することができる。
【００３４】
発振回路６０を構成するトランジスターやキャパシター等は、例えば、支持基板１２上に形成されていてもよい。これにより、ＭＥＭＳ構造体２０と発振回路６０をモノリシックに形成することができる。
【００３５】
なお、ＭＥＭＳ構造体２０は、例えば、上述した振動子以外の、水晶振動子、ＳＡＷ（弾性表面波）素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどの各種の機能素子であってもよい。すなわち、電子装置１００は、空洞部１に収容されうる任意の機能素子を備えることができる。
【００３６】
層間絶縁層４０，４２は、第２下地層１６上に形成されている。図１に示す例は、第２下地層１６側から、層間絶縁層４０，４２の順で積層されている。図１に示す例では、電子装置１００は、２層の層間絶縁層を有しているが、その数は特に限定されない。層間絶縁層４０，４２の材質としては、例えば、酸化シリコンが挙げられる。
【００３７】
被覆構造体３０は、ＭＥＭＳ構造体２０が配置された空洞部１を画成する。被覆構造体３０は、包囲壁３１，３２，３４と、第１被覆層３６と、第２被覆層３８と、を有することができる。空洞部１は、包囲壁３１，３２，３４、第１被覆層３６、第２被覆層３８、および基板１０によって画成された空間であるといえる。
【００３８】
包囲壁３１，３２，３４は、第２下地層１６上であって、空洞部１の周囲に形成されている。図１に示す例では、第２下地層１６側から、包囲壁３１，３２，３４の順で積層されている。包囲壁３１，３２，３４は、ガードリングともいえる。図１に示す例では、電子装置１００は、３層の包囲壁を有しているが、その数は特に限定されず、例えば、層間絶縁層の数に応じて決定されてもよい。
【００３９】
包囲壁３１，３２，３４は、図２に示すように、ＭＥＭＳ構造体２０を囲む平面形状を有する。包囲壁３１，３２，３４によって画成される空洞部１の平面形状は、ＭＥＭＳ構造体２０を収容する形状であれば特に限定されず、例えば、円形状、多角形状などの任意の形状であるが、図示の例では四角形である。包囲壁３１，３２，３４は、互いに電気的に接続されていてもよい。包囲壁３２，３４の高さは、例えば、それぞれ１μｍ〜１．５μｍである。なお、図２には図示しないが、包囲壁３１には、第１電極２２や第２電極２４と電気的に接続する配線の引き出し口が形成されていてもよい。
【００４０】
包囲壁３４および第１被覆層３６は、配線層３５として一体的に形成されることができる。図１に示す例では、包囲壁３４および第１被覆層３６以外の配線層３５は図示されていないが、例えば、所定の配線パターンが形成されるように配線層３５が形成され、その一部が包囲壁３４および第１被覆層３６となってもよい。そのため、包囲壁３４は、後述する第２領域２３６の第１被覆層３６と同じ積層構造を有することができる。包囲壁３１，３２は、例えば、多結晶シリコンや、アルミニウム、銅、タングステン、チタンなどの金属やその合金を含んで構成されている。
【００４１】
第１被覆層３６は、図１に示すように、空洞部１を上方から覆って形成されている。第１被覆層３６は、第１領域１３６と、第２領域２３６と、を有する。
【００４２】
第１領域１３６は、少なくともＭＥＭＳ構造体２０の上方に位置している。すなわち、図２に示すように平面視において、第１領域１３６は、ＭＥＭＳ構造体２０と重なっている領域を含む。第１領域１３６の平面形状は、特に限定されないが、図２に示す例では、円形である。第１領域１３６では、図１に示すように、中心に向かうに連れて、第１被覆層３６と基板１０（図示の例では第２下地層１６）との間の距離Ｌ１が長くなり、最大となる距離Ｌ１は、例えば、１．６μｍ〜３．５μｍである。すなわち、第１領域１３６の第１被覆層３６の形状は、上に凸のアーチ状であるともいえる。これにより、空洞部１の形状は、ドーム状となることができる。
【００４３】
第１領域１３６の第１被覆層３６は、空洞部１に連通する貫通孔３７を有する。貫通孔３７は、例えば、ＭＥＭＳ構造体２０の直上を避けて設けられている。図２に示す例では、貫通孔３７は、８つ設けられているが、その数は特に限定されない。
【００４４】
第２領域２３６は、第１領域１３６の周囲に位置している。図２に示す例では、第２領域２３６は、第１領域１３６を取り囲んでいる。第２領域２３６では、例えば、第１被覆層３６と基板１０との間の距離Ｌ２は一定であり、距離Ｌ２は、例えば、１．５μｍ〜３μｍである。距離Ｌ１は、距離Ｌ２より長い距離である。すなわち、第１領域１３６の第１被覆層３６は、第２領域２３６の第１被覆層３６より上方に位置している。
【００４５】
第１被覆層３６は、例えば、第１層３５ａ、第２層３５ｂ、第３層３５ｃ、および第４層３５ｄが積層された積層構造を有する。
【００４６】
第４層３５ｄは、第１領域１３６を避けて、第２領域２３６に形成されている。第４層３５ｄは、第２領域２３６の第１被覆層３６の最下層を構成している。第４層３５ｄの厚みは、例えば、１０ｎｍ〜１００ｎｍである。第４層３５ｄの材質としては、例えば、Ｔｉが挙げられる。第４層３５ｄは、層間絶縁層４２に対する被覆性（カバレッジ性）を向上させることができる。
【００４７】
第１層３５ａは、第１領域１３６を避けて、第２領域２３６の第４層３５ｄ上に形成されている。第１層３５ａの厚みは、例えば、５０ｎｍ〜２００ｎｍである。第１層３５ａの材質としては、例えば、ＴｉＮが挙げられる。第１層３５ａは、層間絶縁層４２の構成素材（Ｓｉ原子など）や不純物等が第２層３５ｂに侵入することを防止することができる。
【００４８】
第２層３５ｂは、第１領域１３６および第２領域２３６に形成されている。第１領域１３６では、第２層３５ｂは、第１被覆層３６の最下層を構成している。第２領域２３６では、第２層３５ｂは、第１層３５ａ上に形成されている。第２層３５ｂの厚みは、例えば、５００ｎｍ〜１０００ｎｍである。第２層３５ｂの材質としては、例えば、Ａｌや、Ａｌに１ｗｔ％以下のＣｕを添加したＡｌ−Ｃｕ合金が挙げられる。第２層３５ｂは、第１被覆層３６の導電性を主に担保する層である。
【００４９】
第３層３５ｃは、第１領域１３６および第２領域２３６の第２層３５ｂ上に形成されている。第３層３５ｃは、第１被覆層３６の最上層を構成している。第３層３５ｃの厚みは、例えば、２０ｎｍ〜２００ｎｍである。第３層３５ｃの材質としては、例えば、ＴｉＮが挙げられる。第３層３５ｃは、フォトプロセス用の反射防止層として機能することができる。
【００５０】
第１層３５ａ、第２層３５ｂ、第３層３５ｃ、および第４層３５ｄは、後述する層間絶縁層４０，４２を除去するリリース工程において用いられるエッチングに対する耐性を有することができる。特に、第１層３５ａ、第３層３５ｃ、および第４層３５ｄは、フッ化水素酸を主体としたエッチング液に対して高い耐性を有する。このような高い耐性を有する素材としては、例えば、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、Ｐｔや、これらの合金が挙げられ、第１層３５ａ、第３層３５ｃ、および第４層３５ｄの材質は、このような高い耐性を有する素材であってもよい。
【００５１】
上記のように、第１領域１３６には、第２層３５ｂおよび第３層３５ｃが積層され、第２領域２３６には、第４層３５ｄ、第１層３５ａ、第２層３５ｂ、および第３層３５ｃが積層されている。すなわち、第１領域１３６の第１被覆層３６は、第２領域２３６の第１被覆層３６より薄いといえる。
【００５２】
なお、図示はしないが、第３層３５ｃは形成されていなくてもよい。また、第１層３５ａおよび第４層３５ｄのいずれか一方は、形成されていなくてもよい。
【００５３】
上述のように、包囲壁３４は、第２領域２３６の第１被覆層３６と一体的に形成されることができる。すなわち、包囲壁３４は、第４層３５ｄ、第１層３５ａ、第２層３５ｂ、および第３層３５ｃがこの順で積層された積層構造を有することができる。
【００５４】
包囲壁３１，３２，３４および第１被覆層３６には、一定の電位（例えば接地電位）が与えられることが望ましい。これにより、包囲壁３１，３２，３４および第１被覆層３６を、電磁シールドとして機能させることができる。そのため、ＭＥＭＳ構造体２０を、外部と電気的に遮蔽することができる。これにより、ＭＥＭＳ構造体２０は、より安定した特性を有し、高い信頼性を有することができる。
【００５５】
第２被覆層３８は、第１被覆層３６上に形成されている。第２被覆層３８は、第１被覆層３６の貫通孔３７を閉鎖することができる。第２被覆層３８の膜厚は、例えば、３μｍ程度である。第２被覆層３８の材質としては、例えば、Ａｌ、Ｔｉ、Ｗが挙げられる。第１被覆層３６および第２被覆層３８は、空洞部１を上方から覆って、空洞部１を封止する封止部材として機能することができる。
【００５６】
パッシベーション層５０は、第２被覆層３８が形成されている領域を避けて、第１被覆層３６上に形成されている。パッシベーション層５０としては、例えば、ＴＥＯＳ（テトラ・エトキシ・シラン）酸化層、窒化シリコン層を用いることができる。
【００５７】
本実施形態に係る電子装置１００によれば、例えば、以下の特徴を有する。
【００５８】
電子装置１００によれば、第１被覆層３６は、ＭＥＭＳ構造体２０の上方に位置する第１領域１３６と、第１領域１３６の周囲に位置する第２領域２３６と、を有し、第１領域１３６の第１被覆層３６と基板１０との間の距離Ｌ１は、第２領域２３６の第１被覆層３６と基板１０との間の距離Ｌ２より長い。すなわち、第１領域１３６の第１被覆層３６は、第２領域２３６の第１被覆層３６より、上方に変位している。そのため、電子装置１００は、例えば、平坦な第１被覆層によって空洞部の上方を覆う場合に比べて、外部衝撃等によって、第１被覆層３６とＭＥＭＳ構造体２０とが接触することを抑制できる。したがって、電子装置１００は、高い信頼性を有することができる。
【００５９】
電子装置１００によれば、第１領域１３６の第１被覆層３６は、２層の積層構造を有し、第２領域２３６の第１被覆層３６は、４層の積層構造を有することができる。すなわち、第１領域１３６の第１被覆層３６は、第２領域２３６の第１被覆層３６より、積層数が少ない。そして、貫通孔３７は、第１領域１３６の第１被覆層３６に形成されることができる。そのため、貫通孔３７を通して層間絶縁層４０，４２をエッチングしてＭＥＭＳ構造体２０をリリースする際に（詳細は後述）、例えば、貫通孔が４層の積層構造を有する第２領域に形成される場合に比べて、各層におけるエッチングレートの差によって、貫通孔の内壁に段差が形成されることを抑制できる。これにより、電子装置１００は、高い信頼性を有することができる。
【００６０】
電子装置１００によれば、第１被覆層３６の第２層３５ｂは、例えば、Ａｌ−Ｃｕ合金であり、第１被覆層３６の第１層３５ａ、第３層３５ｃ、および第４層３５ｄの材質は、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、Ｐｔの少なくともいずれか１つ、もしくはこれらの合金である。そのため、第１被覆層３６は、ＭＥＭＳ構造体２０をリリースする際のエッチング液に対して高い耐性を有しつつ、導電性を確保することができる。
【００６１】
電子装置１００によれば、第１領域１３６の平面形状は、円形であることができる。そのため、第２被覆層３８を形成する際に、第１領域１３６の外周において、均等に応力を開放することができる（詳細は後述）。例えば、第１領域の平面形状が四角形の場合は、角部に応力が集中し、第１領域の第１被覆層を安定して上方に変位させることが困難な場合がある。
【００６２】
２． 電子装置の製造方法
次に、本実施形態に係る電子装置の製造方法について、図面を参照しながら説明する。図４〜図１１は、本実施形態に係る電子装置１００の製造工程を模式的に示す断面図である。
【００６３】
図４に示すように、支持基板１２上に、第１下地層１４および第２下地層１６をこの順で形成して、基板１０を得る。第１下地層１４は、例えば、ＳＴＩ（shallow trench isolation）法、ＬＯＣＯＳ法により形成される。第２下地層１６は、例えば、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法により形成される。
【００６４】
図５に示すように、第２下地層１６上に、第１電極２２および第２電極２４を有するＭＥＭＳ構造体２０を形成する。より具体的には、第１電極２２は、ＣＶＤ法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によるパターニングによって形成される。第１電極２２が多結晶シリコンからなる場合は、導電性を付与するために所定の不純物をドーピングする。なお、図５に示すように、第２電極２４を形成する際に、包囲壁３１を形成してもよい。
【００６５】
次に、熱酸化処理を行うことにより、第１電極２２を覆う犠牲層７０を形成する。次に、犠牲層７０上に第２電極２４を形成する。第２電極２４は、例えば、第１電極２２と同様の成膜処理およびパターニング処理により形成される。第２電極２４が多結晶シリコンからなる場合、導電性を付与するために所定の不純物をドーピングする。
【００６６】
なお、発振回路６０を構成するトランジスター（図示せず）の部材を、上述したＭＥＭＳ構造体２０を形成する工程と同一の工程で形成してもよい。具体的には、例えば、犠牲層７０を形成する工程において、トランジスターのゲート絶縁層を形成してもよい。さらに、第２電極２４を形成する工程において、トランジスターのゲート電極を形成してもよい。このように、ＭＥＭＳ構造体２０と発振回路６０との製造工程を共通化することで、製造工程の簡素化を図ることができる。
【００６７】
図６に示すように、基板１０上に層間絶縁層４０を形成する。層間絶縁層４０は、例えば、ＣＶＤ法や塗布（スピンコート）法などで形成することができる。層間絶縁層４０を形成した後に、層間絶縁層４０の表面を平坦化する処理を行ってもよい。
【００６８】
次に、ＭＥＭＳ構造体２０を取り囲むように、包囲壁３１上に包囲壁３２を形成する。包囲壁３２は、例えば、層間絶縁層４０をパターニングして包囲壁３１を露出するコンタクトホールを形成し、該コンタクトホールにアルミニウムなどの金属を埋め込むことで形成される。
【００６９】
図７に示すように、ＭＥＭＳ構造体２０、包囲壁３２、および層間絶縁層４０上に、層間絶縁層４２を形成する。層間絶縁層４２は、層間絶縁層４０と同様の方法で形成される。
【００７０】
次に、層間絶縁層４２をパターニングして包囲壁３２を露出するコンタクトホールを形成し、該コンタクトホール内および層間絶縁層４２上に、第４層３５ｄおよび第１層３５ａをこの順で成膜する。成膜処理は、例えば、スパッタ法、ＣＶＤ法、真空蒸着法により行われる。
【００７１】
図８に示すように、第１層３５ａおよび第４層３５ｄを、フォトリソグラフィー技術およびエッチング技術によりパターニングして、第１領域１３６の第１層３５ａおよび第４層３５ｄを除去する。これにより、層間絶縁層４２が露出される。例えば、露出された層間絶縁層４２の平面形状が円形となるように（すなわち第１領域１３６が円形となるように）、第１層３５ａおよび第４層３５ｄを、パターニングすることができる。
【００７２】
図９に示すように、層間絶縁層４２上および第１層３５ａ上に、第２層３５ｂを形成する。次に、第２層３５ｂ上に、第３層３５ｃを形成する。より具体的には、第２層３５ｂおよび第３層３５ｃは、スパッタ法、ＣＶＤ法、真空蒸着法などにより成膜した後、フォトリソグラフィー技術およびエッチング技術によるパターニングによって形成される。該パターニングによって、貫通孔３７を形成することができる。
【００７３】
以上の工程により、包囲壁３４および第１被覆層３６を、配線層３５として一体的に形成することができる。また、第１領域１３６の第１被覆層３６を、第２領域２３６の第１被覆層３６より薄くなるように、形成することができる。
【００７４】
図１０に示すように、貫通孔３７を通して、ＭＥＭＳ構造体２０の周囲および上方の層間絶縁層４０，４２と、犠牲層７０と、を除去し空洞部１を形成する（リリース工程）。エッチングは、例えば、フッ化水素酸や緩衝フッ酸（フッ化水素酸とフッ化アンモニウムとの混合液）などを用いたウェットエッチングによって行われる。
【００７５】
上述のとおり、第１層３５ａ、第２層３５ｂ、第３層３５ｃ、および第４層３５ｄは、リリース工程において用いられるエッチングに対する耐性を有し、特に、第１層３５ａ、第３層３５ｃ、および第４層３５ｄは、フッ化水素酸を主体としたエッチング液に対して高い耐性を有することができる。したがって、リリース工程によって、第１被覆層３６が消失したり、薄くなったりすることを抑制できる。
【００７６】
また、上述のとおり、貫通孔３７を、２層構造の第１領域１３６に形成することができる。そのため、貫通孔３７を、４層構造の第２領域２３６に形成する場合に比べて、リリース工程の際に、各層におけるエッチングレートの差によって、貫通孔の内壁に段差が形成されることを抑制できる。
【００７７】
図１１に示すように、第２被覆層３８が形成される領域を避けて、第１被覆層３６上にパッシベーション層５０を形成する。パッシベーション層５０は、例えば、スパッタ法やＣＶＤ法などにより形成される。
【００７８】
図１に示すように、第１被覆層３６上に第２被覆層３８を形成する。これにより、貫通孔３７を閉鎖することができ、空洞部１を封止することができる。第２被覆層３８は、スパッタ法、ＣＶＤ法などの気相成長法により形成することができる。これにより、空洞部１を減圧状態のまま封止することができる。
【００７９】
ここで、スパッタ法、ＣＶＤ法などにより第２被覆層３８を形成する際にかかる熱ストレスにより、第１被覆層３６に加わっていた応力が開放される。その際、第１領域１３６の第１被覆層３６は、第２領域２３６の第１被覆層３６より薄いため、変形しやすい。そのため、第１領域１３６の第１被覆層３６は、第２被覆層３８を形成する際にかかる熱ストレスにより、第２領域２３６の第１被覆層３６より上方に変形する。すなわち、第１領域１３６の第１被覆層３６と基板１０との間の距離Ｌ１は、第２領域２３６の第１被覆層３６と基板１０との間の距離Ｌ２より長くなる。
【００８０】
上述のとおり、第１領域１３６の平面形状は、例えば円形である。そのため、第２被覆層３８を形成する際に、第１領域１３６の外周において、均等に応力を開放することができる。例えば、第１領域の平面形状が四角形の場合は、角部に応力が集中し、第１領域の第１被覆層を安定して上方に変位させることが困難な場合がある。
【００８１】
ここで、例えば、層間絶縁層上にスパッタ法により形成されたＡｌ−Ｃｕ合金層は、第２被覆層３８が形成されることによる応力の開放によって、上方に変位する性質を有する。また、Ａｌ−Ｃｕ合金層は、熱膨張係数が大きく、第２被覆層３８を形成する際の熱によって膨張し、上方に変位しやすい。電子装置１００では、第１領域１３６の第２層３５ｂは、第１被覆層３６の最下層であり直下に空洞部１が形成されるため、下方に第１層３５ａおよび第４層３５ｄが形成されている第２領域２３６の第２層３５ｂに比べて、応力開放の影響を受けやすい。そのため、第２層３５の材質をＡｌ−Ｃｕ合金とすることにより、いっそう第１領域１３６の第１被覆層３６を、第２領域２３６の第１被覆層３６より上方に変位させることができる。
【００８２】
なお、上述のとおり、貫通孔３７は、ＭＥＭＳ構造体２０の直上を避けて形成されることができる。そのため、第２被覆層３８の形成時に、貫通孔３７を通って第２被覆層３８を構成する素材が、ＭＥＭＳ構造体２０に付着することを抑制できる。
【００８３】
以上の工程により、電子装置１００を製造することができる。
【００８４】
本実施形態に係る電子装置１００の製造方法によれば、例えば、以下の特徴を有する。
【００８５】
電子装置１００の製造方法によれば、上述のように、第２被覆層３８を形成する工程によって、第１領域１３６の第１被覆層３６は、第２領域２３６の第１被覆層３６より、上方に変位する。すなわち、第１領域１３６の第１被覆層３６と基板１０との間の距離Ｌ１を、第２領域２３６の第１被覆層３６と基板１０との間の距離Ｌ２より長くすることができる。そのため、ＭＥＭＳ構造体２０と第１被覆層３６とが接触することを抑制することができる。
【００８６】
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
【符号の説明】
【００８７】
１ 空洞部、１０ 基板、１２ 支持基板、１４ 第１下地層、１６ 第２下地層、
２０ ＭＥＭＳ構造体、２２ 第１電極、２４ 第２電極、２４ａ 支持部、
２４ｂ 梁部、３０ 被覆構造体、３１ 包囲壁、３２ 包囲壁、３４ 包囲壁、
３５ 配線層、３５ａ 第１層、３５ｂ 第２層、３５ｃ 第３層、３５ｄ 第４層、
３６ 第１被覆層、３７ 貫通孔、３８ 第２被覆層、４０ 層間絶縁層、
４２ 層間絶縁層、５０ パッシベーション層、６０ 発振回路、７０ 犠牲層、
１００ 電子装置、１３６ 第１領域、２３６ 第２領域
【技術分野】
【０００１】
本発明は、電子装置および電子装置の製造方法に関する。
【背景技術】
【０００２】
一般に、ＭＥＭＳ（Micro Electro Mechanical Systems）等の機能素子を、基板上に設けられた空洞部に配置してなる電子装置が知られている。マイクロ振動子、マイクロセンサー、マイクロアクチュエーター等のＭＥＭＳは、微小な構造体が振動、変形、その他の動作が可能となる状態で配置される必要があるため、空洞部内に動作可能な状態で収容される。
【０００３】
空洞部を形成する方法として、特許文献１には、基板上にＭＥＭＳ構造体を形成し、その上に層間絶縁層を形成した後、貫通孔を有する第１被覆層を形成し、この第１被覆層の貫通孔を通して層間絶縁層を除去してＭＥＭＳ構造体をリリースさせ、最後に第１被覆層の貫通孔を第２被覆層で覆うことにより形成する方法が記載されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１８８７８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
しかしながら、外部衝撃等によって、ＭＥＭＳ構造体と第１被覆層とが接触するという不具合が発生する場合がある。このような不具合が発生すると、ＭＥＭＳ構造体は、安定して動作することができず、信頼性が低下する。特に、近年、電子装置の小型化の要求に応じて、ＭＥＭＳ構造体と第１被覆層との間の距離が短くなり、上記のような不具合が発生しやすい。
【０００６】
本発明のいくつかの態様に係る目的の１つは、信頼性の高い電子装置を提供することにある。また、本発明のいくつかの態様に係る目的の１つは、信頼性の高い電子装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明に係る電子装置は、
基板と、
前記基板の上方に形成されたＭＥＭＳ構造体と、
前記ＭＥＭＳ構造体が配置された空洞部を画成する被覆構造体と、
を含み、
前記被覆構造体は、
前記空洞部を上方から覆い、前記空洞部に連通する貫通孔を有する第１被覆層と、
前記第１被覆層の上方に形成され、前記貫通孔を閉鎖する第２被覆層と、
を有し、
前記第１被覆層は、
少なくとも前記ＭＥＭＳ構造体の上方に位置する第１領域と、
前記第１領域の周囲に位置する第２領域と、
を有し、
前記第１領域の前記第１被覆層は、前記第２領域の前記第１被覆層より薄く、
前記第１領域の前記第１被覆層と前記基板との間の距離は、前記第２領域の前記第１被覆層と前記基板との間の距離より長い。
【０００８】
このような電子装置によれば、例えば、平坦な第１被覆層によって空洞部の上方を覆う場合に比べて、外部衝撃等によって、第１被覆層とＭＥＭＳ構造体とが接触することを抑制できる。したがって、このような電子装置は、高い信頼性を有することができる。
【０００９】
なお、本発明に係る記載では、「上方」という文言を、例えば、「特定のもの（以下、「Ａ」という）の「上方」に他の特定のもの（以下、「Ｂ」という）を形成する」などと用いる場合に、Ａ上に直接Ｂを形成するような場合と、Ａ上に他のものを介してＢを形成するような場合とが含まれるものとして、「上方」という文言を用いている。
【００１０】
本発明に係る電子装置において、
前記第１被覆層は、
前記第１領域を避けて前記第２領域に形成された第１層と、
前記第１領域および前記第２領域に形成された第２層と、
を有し、
前記貫通孔は、前記第１領域の前記第１被覆層に形成されていることができる。
【００１１】
このような電子装置によれば、貫通孔を通して層間絶縁層をエッチングしてＭＥＭＳ構造体をリリースする際に、例えば、貫通孔が積層数の多い第２領域に形成される場合に比べて、各層におけるエッチングレートの差によって、貫通孔の内壁に段差が形成されることを抑制できる。
【００１２】
本発明に係る電子装置において、
前記第１被覆層は、前記第１領域および前記第２領域に形成された第３層を、さらに有し、
前記第１層は、前記第２層の下方に形成され、
前記第３層は、前記第２層の上方に形成され、
前記第２層の材質は、Ａｌ−Ｃｕ合金であり、
前記第１層および前記第３層の材質は、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、Ｐｔの少なくともいずれか１つ、もしくはこれらの合金であることができる。
【００１３】
このような電子装置によれば、第１被覆層は、ＭＥＭＳ構造体をリリースする際のエッチング液に対して高い耐性を有しつつ、導電性を確保することができる。
【００１４】
本発明に係る電子装置において、
前記第１領域の平面形状は、円形であることができる。
【００１５】
このような電子装置によれば、ＭＥＭＳ構造体をリリースする際に、第１領域の外周において、均等に応力を開放することができる（詳細は後述）。例えば、第１領域の平面形状が四角形の場合は、角部に応力が集中し、第１領域の第１被覆層を安定して上方に変位させることが困難な場合がある。
【００１６】
本発明に係る電子装置において、
前記ＭＥＭＳ構造体は、
前記基板の上方に形成された第１電極と、
前記基板の上方に形成された支持部、および前記支持部から延出し前記第１電極と対向配置された梁部を有する第２電極と、
を含むことができる。
【００１７】
このような電子装置によれば、ＭＥＭＳ構造体は、振動子として機能することができる。
【００１８】
本発明に係る電子装置において、
前記ＭＥＭＳ構造体を発振させるための発振回路を、さらに含むことができる。
【００１９】
このような電子装置によれば、発信器として機能することができる。
【００２０】
本発明に係る電子装置の製造方法は、
基板の上方にＭＥＭＳ構造体を形成する工程と、
前記基板および前記ＭＥＭＳ構造体の上方に、層間絶縁層を形成する工程と、
前記層間絶縁層の上方に、貫通孔を有する第１被覆層を形成する工程と、
前記貫通孔を通して、前記ＭＥＭＳ構造体の上方の前記層間絶縁層を除去する工程と、
前記第１被覆層の上方に、前記貫通孔を閉鎖する第２被覆層を形成する工程と、
を含み、
前記第１被覆層を形成する工程において、
少なくとも前記ＭＥＭＳ構造体の上方に位置する第１領域の前記第１被覆層を、前記第１領域の周囲に位置する第２領域の前記第２被覆層より、薄くなるように形成し、
前記第２被覆層を形成する工程において、
前記第１領域の前記第１被覆層は、前記第２領域の前記第１被覆層より、上方に変位する。
【００２１】
このような電子装置の製造方法によれば、第１領域の第１被覆層と基板との間の距離を、第２領域の第１被覆層と基板との間の距離より長くすることができる。そのため、第１被覆層とＭＥＭＳ構造体とが接触することを抑制でき、高い信頼性を有する電子装置を提供することができる。
【００２２】
本発明に係る電子装置の製造方法において、
前記第１被覆層を形成する工程は、
前記層間絶縁層の上方に、第１層を形成する工程と、
前記第１領域の前記第１層を除去して、前記層間絶縁層を露出する工程と、
前記第１領域の前記層間絶縁層の上方、および前記第２領域の前記第１層の上方に第２層を形成する工程と、
前記第１領域の前記第２層に、前記貫通孔を形成する工程と、
を含むことができる。
【００２３】
このような電子装置の製造方法によれば、貫通孔を通して層間絶縁層をエッチングしてＭＥＭＳ構造体をリリースする際に、例えば、貫通孔が積層数の多い第２領域に形成される場合に比べて、各層におけるエッチングレートの差によって、貫通孔の内壁に段差が形成されることを抑制できる。
【図面の簡単な説明】
【００２４】
【図１】本実施形態に係る電子装置を模式的に示す断面図。
【図２】本実施形態に係る電子装置を模式的に示す平面図。
【図３】本実施形態に係る電子装置を模式的に示す図。
【図４】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図５】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図６】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図７】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図８】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図９】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１０】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【図１１】本実施形態に係る電子装置の製造工程を模式的に示す断面図。
【発明を実施するための形態】
【００２５】
以下、本発明の好適な実施形態について、図面を参照しながら説明する。
【００２６】
１． 電子装置
まず、本実施形態に係る電子装置について、図面を参照しながら説明する。図１は、本実施形態に係る電子装置１００を模式的に示す断面図である。図２は、本実施形態に係る電子装置１００を模式的に示す平面図である。図３は、本実施形態に係る電子装置１００を模式的に示す図である。なお、図１は、図２のＩ−Ｉ線断面図である。また、図２では、便宜上、第２被覆層３８およびパッシベーション層５０の図示を省略している。また、図３では、便宜上、ＭＥＭＳ構造体２０および発振回路６０のみを図示している。
【００２７】
電子装置１００は、図１〜図３に示すように、基板１０と、ＭＥＭＳ構造体２０と、被覆構造体３０と、を含む。さらに、電子装置１００は、層間絶縁層４０，４２と、パッシベーション層５０と、発振回路６０と、を含むことができる。
【００２８】
基板１０は、支持基板１２と、第１下地層１４と、第２下地層１６と、を有することができる。
【００２９】
支持基板１２としては、例えば、シリコン基板等の半導体基板を用いることができる。支持基板１２として、セラミックス基板、ガラス基板、サファイア基板、ダイヤモンド基板、合成樹脂基板などの各種の基板を用いてもよい。支持基板１２の厚みは、例えば、２００μｍ〜４００μｍである。
【００３０】
第１下地層１４は、支持基板１２上に形成されている。第１下地層１４としては、例えば、トレンチ絶縁層、ＬＯＣＯＳ（local oxidation of silicon）絶縁層、セミリセスＬＯＣＯＳ絶縁層を用いることができる。第１下地層１４は、ＭＥＭＳ構造体２０と他の素子とを電気的に分離することができる。
【００３１】
第２下地層１６は、第１下地層１４上に形成されている。第２下地層１６の材質としては、例えば、窒化シリコンが挙げられる。第２下地層１６は、空洞部１を形成する際に、エッチングストッパー層として機能することができる。
【００３２】
ＭＥＭＳ構造体２０は、空洞部１に収容されている。ＭＥＭＳ構造体２０は、例えば、第２下地層１６上に形成された第１電極２２と、第１電極２２と間隔を空けて形成された第２電極２４と、を有する振動子である。第２電極２４は、第２下地層１６上に形成された支持部２４ａと、支持部２４ａから延出し第１電極２２に対向して配置された梁部２４ｂと、を有する。ＭＥＭＳ構造体２０の高さ（梁部２４ｂの上面と基板１０との間の距離）は、例えば、０．５μｍ〜１μｍである。第１電極２２および第２電極２４の材質としては、例えば、所定の不純物をドーピングすることにより導電性が付与された多結晶シリコンが挙げられる。
【００３３】
発振回路６０は、図３に示すように、ＭＥＭＳ構造体２０と電気的に接続されており、発振回路６０から電極２２，２４間に電圧が印加されると、梁部２４ｂは、電極２２，２４間に発生する静電力により振動することができる。そして、発振回路６０によってＭＥＭＳ構造体２０は、共振周波数で発振することができる。すなわち、電子装置１００は、ＭＥＭＳ構造体（振動子）２０と、発振回路６０と、を含む発振器として機能することができる。
【００３４】
発振回路６０を構成するトランジスターやキャパシター等は、例えば、支持基板１２上に形成されていてもよい。これにより、ＭＥＭＳ構造体２０と発振回路６０をモノリシックに形成することができる。
【００３５】
なお、ＭＥＭＳ構造体２０は、例えば、上述した振動子以外の、水晶振動子、ＳＡＷ（弾性表面波）素子、加速度センサー、ジャイロスコープ、マイクロアクチュエーターなどの各種の機能素子であってもよい。すなわち、電子装置１００は、空洞部１に収容されうる任意の機能素子を備えることができる。
【００３６】
層間絶縁層４０，４２は、第２下地層１６上に形成されている。図１に示す例は、第２下地層１６側から、層間絶縁層４０，４２の順で積層されている。図１に示す例では、電子装置１００は、２層の層間絶縁層を有しているが、その数は特に限定されない。層間絶縁層４０，４２の材質としては、例えば、酸化シリコンが挙げられる。
【００３７】
被覆構造体３０は、ＭＥＭＳ構造体２０が配置された空洞部１を画成する。被覆構造体３０は、包囲壁３１，３２，３４と、第１被覆層３６と、第２被覆層３８と、を有することができる。空洞部１は、包囲壁３１，３２，３４、第１被覆層３６、第２被覆層３８、および基板１０によって画成された空間であるといえる。
【００３８】
包囲壁３１，３２，３４は、第２下地層１６上であって、空洞部１の周囲に形成されている。図１に示す例では、第２下地層１６側から、包囲壁３１，３２，３４の順で積層されている。包囲壁３１，３２，３４は、ガードリングともいえる。図１に示す例では、電子装置１００は、３層の包囲壁を有しているが、その数は特に限定されず、例えば、層間絶縁層の数に応じて決定されてもよい。
【００３９】
包囲壁３１，３２，３４は、図２に示すように、ＭＥＭＳ構造体２０を囲む平面形状を有する。包囲壁３１，３２，３４によって画成される空洞部１の平面形状は、ＭＥＭＳ構造体２０を収容する形状であれば特に限定されず、例えば、円形状、多角形状などの任意の形状であるが、図示の例では四角形である。包囲壁３１，３２，３４は、互いに電気的に接続されていてもよい。包囲壁３２，３４の高さは、例えば、それぞれ１μｍ〜１．５μｍである。なお、図２には図示しないが、包囲壁３１には、第１電極２２や第２電極２４と電気的に接続する配線の引き出し口が形成されていてもよい。
【００４０】
包囲壁３４および第１被覆層３６は、配線層３５として一体的に形成されることができる。図１に示す例では、包囲壁３４および第１被覆層３６以外の配線層３５は図示されていないが、例えば、所定の配線パターンが形成されるように配線層３５が形成され、その一部が包囲壁３４および第１被覆層３６となってもよい。そのため、包囲壁３４は、後述する第２領域２３６の第１被覆層３６と同じ積層構造を有することができる。包囲壁３１，３２は、例えば、多結晶シリコンや、アルミニウム、銅、タングステン、チタンなどの金属やその合金を含んで構成されている。
【００４１】
第１被覆層３６は、図１に示すように、空洞部１を上方から覆って形成されている。第１被覆層３６は、第１領域１３６と、第２領域２３６と、を有する。
【００４２】
第１領域１３６は、少なくともＭＥＭＳ構造体２０の上方に位置している。すなわち、図２に示すように平面視において、第１領域１３６は、ＭＥＭＳ構造体２０と重なっている領域を含む。第１領域１３６の平面形状は、特に限定されないが、図２に示す例では、円形である。第１領域１３６では、図１に示すように、中心に向かうに連れて、第１被覆層３６と基板１０（図示の例では第２下地層１６）との間の距離Ｌ１が長くなり、最大となる距離Ｌ１は、例えば、１．６μｍ〜３．５μｍである。すなわち、第１領域１３６の第１被覆層３６の形状は、上に凸のアーチ状であるともいえる。これにより、空洞部１の形状は、ドーム状となることができる。
【００４３】
第１領域１３６の第１被覆層３６は、空洞部１に連通する貫通孔３７を有する。貫通孔３７は、例えば、ＭＥＭＳ構造体２０の直上を避けて設けられている。図２に示す例では、貫通孔３７は、８つ設けられているが、その数は特に限定されない。
【００４４】
第２領域２３６は、第１領域１３６の周囲に位置している。図２に示す例では、第２領域２３６は、第１領域１３６を取り囲んでいる。第２領域２３６では、例えば、第１被覆層３６と基板１０との間の距離Ｌ２は一定であり、距離Ｌ２は、例えば、１．５μｍ〜３μｍである。距離Ｌ１は、距離Ｌ２より長い距離である。すなわち、第１領域１３６の第１被覆層３６は、第２領域２３６の第１被覆層３６より上方に位置している。
【００４５】
第１被覆層３６は、例えば、第１層３５ａ、第２層３５ｂ、第３層３５ｃ、および第４層３５ｄが積層された積層構造を有する。
【００４６】
第４層３５ｄは、第１領域１３６を避けて、第２領域２３６に形成されている。第４層３５ｄは、第２領域２３６の第１被覆層３６の最下層を構成している。第４層３５ｄの厚みは、例えば、１０ｎｍ〜１００ｎｍである。第４層３５ｄの材質としては、例えば、Ｔｉが挙げられる。第４層３５ｄは、層間絶縁層４２に対する被覆性（カバレッジ性）を向上させることができる。
【００４７】
第１層３５ａは、第１領域１３６を避けて、第２領域２３６の第４層３５ｄ上に形成されている。第１層３５ａの厚みは、例えば、５０ｎｍ〜２００ｎｍである。第１層３５ａの材質としては、例えば、ＴｉＮが挙げられる。第１層３５ａは、層間絶縁層４２の構成素材（Ｓｉ原子など）や不純物等が第２層３５ｂに侵入することを防止することができる。
【００４８】
第２層３５ｂは、第１領域１３６および第２領域２３６に形成されている。第１領域１３６では、第２層３５ｂは、第１被覆層３６の最下層を構成している。第２領域２３６では、第２層３５ｂは、第１層３５ａ上に形成されている。第２層３５ｂの厚みは、例えば、５００ｎｍ〜１０００ｎｍである。第２層３５ｂの材質としては、例えば、Ａｌや、Ａｌに１ｗｔ％以下のＣｕを添加したＡｌ−Ｃｕ合金が挙げられる。第２層３５ｂは、第１被覆層３６の導電性を主に担保する層である。
【００４９】
第３層３５ｃは、第１領域１３６および第２領域２３６の第２層３５ｂ上に形成されている。第３層３５ｃは、第１被覆層３６の最上層を構成している。第３層３５ｃの厚みは、例えば、２０ｎｍ〜２００ｎｍである。第３層３５ｃの材質としては、例えば、ＴｉＮが挙げられる。第３層３５ｃは、フォトプロセス用の反射防止層として機能することができる。
【００５０】
第１層３５ａ、第２層３５ｂ、第３層３５ｃ、および第４層３５ｄは、後述する層間絶縁層４０，４２を除去するリリース工程において用いられるエッチングに対する耐性を有することができる。特に、第１層３５ａ、第３層３５ｃ、および第４層３５ｄは、フッ化水素酸を主体としたエッチング液に対して高い耐性を有する。このような高い耐性を有する素材としては、例えば、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、Ｐｔや、これらの合金が挙げられ、第１層３５ａ、第３層３５ｃ、および第４層３５ｄの材質は、このような高い耐性を有する素材であってもよい。
【００５１】
上記のように、第１領域１３６には、第２層３５ｂおよび第３層３５ｃが積層され、第２領域２３６には、第４層３５ｄ、第１層３５ａ、第２層３５ｂ、および第３層３５ｃが積層されている。すなわち、第１領域１３６の第１被覆層３６は、第２領域２３６の第１被覆層３６より薄いといえる。
【００５２】
なお、図示はしないが、第３層３５ｃは形成されていなくてもよい。また、第１層３５ａおよび第４層３５ｄのいずれか一方は、形成されていなくてもよい。
【００５３】
上述のように、包囲壁３４は、第２領域２３６の第１被覆層３６と一体的に形成されることができる。すなわち、包囲壁３４は、第４層３５ｄ、第１層３５ａ、第２層３５ｂ、および第３層３５ｃがこの順で積層された積層構造を有することができる。
【００５４】
包囲壁３１，３２，３４および第１被覆層３６には、一定の電位（例えば接地電位）が与えられることが望ましい。これにより、包囲壁３１，３２，３４および第１被覆層３６を、電磁シールドとして機能させることができる。そのため、ＭＥＭＳ構造体２０を、外部と電気的に遮蔽することができる。これにより、ＭＥＭＳ構造体２０は、より安定した特性を有し、高い信頼性を有することができる。
【００５５】
第２被覆層３８は、第１被覆層３６上に形成されている。第２被覆層３８は、第１被覆層３６の貫通孔３７を閉鎖することができる。第２被覆層３８の膜厚は、例えば、３μｍ程度である。第２被覆層３８の材質としては、例えば、Ａｌ、Ｔｉ、Ｗが挙げられる。第１被覆層３６および第２被覆層３８は、空洞部１を上方から覆って、空洞部１を封止する封止部材として機能することができる。
【００５６】
パッシベーション層５０は、第２被覆層３８が形成されている領域を避けて、第１被覆層３６上に形成されている。パッシベーション層５０としては、例えば、ＴＥＯＳ（テトラ・エトキシ・シラン）酸化層、窒化シリコン層を用いることができる。
【００５７】
本実施形態に係る電子装置１００によれば、例えば、以下の特徴を有する。
【００５８】
電子装置１００によれば、第１被覆層３６は、ＭＥＭＳ構造体２０の上方に位置する第１領域１３６と、第１領域１３６の周囲に位置する第２領域２３６と、を有し、第１領域１３６の第１被覆層３６と基板１０との間の距離Ｌ１は、第２領域２３６の第１被覆層３６と基板１０との間の距離Ｌ２より長い。すなわち、第１領域１３６の第１被覆層３６は、第２領域２３６の第１被覆層３６より、上方に変位している。そのため、電子装置１００は、例えば、平坦な第１被覆層によって空洞部の上方を覆う場合に比べて、外部衝撃等によって、第１被覆層３６とＭＥＭＳ構造体２０とが接触することを抑制できる。したがって、電子装置１００は、高い信頼性を有することができる。
【００５９】
電子装置１００によれば、第１領域１３６の第１被覆層３６は、２層の積層構造を有し、第２領域２３６の第１被覆層３６は、４層の積層構造を有することができる。すなわち、第１領域１３６の第１被覆層３６は、第２領域２３６の第１被覆層３６より、積層数が少ない。そして、貫通孔３７は、第１領域１３６の第１被覆層３６に形成されることができる。そのため、貫通孔３７を通して層間絶縁層４０，４２をエッチングしてＭＥＭＳ構造体２０をリリースする際に（詳細は後述）、例えば、貫通孔が４層の積層構造を有する第２領域に形成される場合に比べて、各層におけるエッチングレートの差によって、貫通孔の内壁に段差が形成されることを抑制できる。これにより、電子装置１００は、高い信頼性を有することができる。
【００６０】
電子装置１００によれば、第１被覆層３６の第２層３５ｂは、例えば、Ａｌ−Ｃｕ合金であり、第１被覆層３６の第１層３５ａ、第３層３５ｃ、および第４層３５ｄの材質は、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、Ｐｔの少なくともいずれか１つ、もしくはこれらの合金である。そのため、第１被覆層３６は、ＭＥＭＳ構造体２０をリリースする際のエッチング液に対して高い耐性を有しつつ、導電性を確保することができる。
【００６１】
電子装置１００によれば、第１領域１３６の平面形状は、円形であることができる。そのため、第２被覆層３８を形成する際に、第１領域１３６の外周において、均等に応力を開放することができる（詳細は後述）。例えば、第１領域の平面形状が四角形の場合は、角部に応力が集中し、第１領域の第１被覆層を安定して上方に変位させることが困難な場合がある。
【００６２】
２． 電子装置の製造方法
次に、本実施形態に係る電子装置の製造方法について、図面を参照しながら説明する。図４〜図１１は、本実施形態に係る電子装置１００の製造工程を模式的に示す断面図である。
【００６３】
図４に示すように、支持基板１２上に、第１下地層１４および第２下地層１６をこの順で形成して、基板１０を得る。第１下地層１４は、例えば、ＳＴＩ（shallow trench isolation）法、ＬＯＣＯＳ法により形成される。第２下地層１６は、例えば、ＣＶＤ（Chemical Vapor Deposition）法、スパッタ法により形成される。
【００６４】
図５に示すように、第２下地層１６上に、第１電極２２および第２電極２４を有するＭＥＭＳ構造体２０を形成する。より具体的には、第１電極２２は、ＣＶＤ法やスパッタ法などによって成膜された後、フォトリソグラフィー技術およびエッチング技術によるパターニングによって形成される。第１電極２２が多結晶シリコンからなる場合は、導電性を付与するために所定の不純物をドーピングする。なお、図５に示すように、第２電極２４を形成する際に、包囲壁３１を形成してもよい。
【００６５】
次に、熱酸化処理を行うことにより、第１電極２２を覆う犠牲層７０を形成する。次に、犠牲層７０上に第２電極２４を形成する。第２電極２４は、例えば、第１電極２２と同様の成膜処理およびパターニング処理により形成される。第２電極２４が多結晶シリコンからなる場合、導電性を付与するために所定の不純物をドーピングする。
【００６６】
なお、発振回路６０を構成するトランジスター（図示せず）の部材を、上述したＭＥＭＳ構造体２０を形成する工程と同一の工程で形成してもよい。具体的には、例えば、犠牲層７０を形成する工程において、トランジスターのゲート絶縁層を形成してもよい。さらに、第２電極２４を形成する工程において、トランジスターのゲート電極を形成してもよい。このように、ＭＥＭＳ構造体２０と発振回路６０との製造工程を共通化することで、製造工程の簡素化を図ることができる。
【００６７】
図６に示すように、基板１０上に層間絶縁層４０を形成する。層間絶縁層４０は、例えば、ＣＶＤ法や塗布（スピンコート）法などで形成することができる。層間絶縁層４０を形成した後に、層間絶縁層４０の表面を平坦化する処理を行ってもよい。
【００６８】
次に、ＭＥＭＳ構造体２０を取り囲むように、包囲壁３１上に包囲壁３２を形成する。包囲壁３２は、例えば、層間絶縁層４０をパターニングして包囲壁３１を露出するコンタクトホールを形成し、該コンタクトホールにアルミニウムなどの金属を埋め込むことで形成される。
【００６９】
図７に示すように、ＭＥＭＳ構造体２０、包囲壁３２、および層間絶縁層４０上に、層間絶縁層４２を形成する。層間絶縁層４２は、層間絶縁層４０と同様の方法で形成される。
【００７０】
次に、層間絶縁層４２をパターニングして包囲壁３２を露出するコンタクトホールを形成し、該コンタクトホール内および層間絶縁層４２上に、第４層３５ｄおよび第１層３５ａをこの順で成膜する。成膜処理は、例えば、スパッタ法、ＣＶＤ法、真空蒸着法により行われる。
【００７１】
図８に示すように、第１層３５ａおよび第４層３５ｄを、フォトリソグラフィー技術およびエッチング技術によりパターニングして、第１領域１３６の第１層３５ａおよび第４層３５ｄを除去する。これにより、層間絶縁層４２が露出される。例えば、露出された層間絶縁層４２の平面形状が円形となるように（すなわち第１領域１３６が円形となるように）、第１層３５ａおよび第４層３５ｄを、パターニングすることができる。
【００７２】
図９に示すように、層間絶縁層４２上および第１層３５ａ上に、第２層３５ｂを形成する。次に、第２層３５ｂ上に、第３層３５ｃを形成する。より具体的には、第２層３５ｂおよび第３層３５ｃは、スパッタ法、ＣＶＤ法、真空蒸着法などにより成膜した後、フォトリソグラフィー技術およびエッチング技術によるパターニングによって形成される。該パターニングによって、貫通孔３７を形成することができる。
【００７３】
以上の工程により、包囲壁３４および第１被覆層３６を、配線層３５として一体的に形成することができる。また、第１領域１３６の第１被覆層３６を、第２領域２３６の第１被覆層３６より薄くなるように、形成することができる。
【００７４】
図１０に示すように、貫通孔３７を通して、ＭＥＭＳ構造体２０の周囲および上方の層間絶縁層４０，４２と、犠牲層７０と、を除去し空洞部１を形成する（リリース工程）。エッチングは、例えば、フッ化水素酸や緩衝フッ酸（フッ化水素酸とフッ化アンモニウムとの混合液）などを用いたウェットエッチングによって行われる。
【００７５】
上述のとおり、第１層３５ａ、第２層３５ｂ、第３層３５ｃ、および第４層３５ｄは、リリース工程において用いられるエッチングに対する耐性を有し、特に、第１層３５ａ、第３層３５ｃ、および第４層３５ｄは、フッ化水素酸を主体としたエッチング液に対して高い耐性を有することができる。したがって、リリース工程によって、第１被覆層３６が消失したり、薄くなったりすることを抑制できる。
【００７６】
また、上述のとおり、貫通孔３７を、２層構造の第１領域１３６に形成することができる。そのため、貫通孔３７を、４層構造の第２領域２３６に形成する場合に比べて、リリース工程の際に、各層におけるエッチングレートの差によって、貫通孔の内壁に段差が形成されることを抑制できる。
【００７７】
図１１に示すように、第２被覆層３８が形成される領域を避けて、第１被覆層３６上にパッシベーション層５０を形成する。パッシベーション層５０は、例えば、スパッタ法やＣＶＤ法などにより形成される。
【００７８】
図１に示すように、第１被覆層３６上に第２被覆層３８を形成する。これにより、貫通孔３７を閉鎖することができ、空洞部１を封止することができる。第２被覆層３８は、スパッタ法、ＣＶＤ法などの気相成長法により形成することができる。これにより、空洞部１を減圧状態のまま封止することができる。
【００７９】
ここで、スパッタ法、ＣＶＤ法などにより第２被覆層３８を形成する際にかかる熱ストレスにより、第１被覆層３６に加わっていた応力が開放される。その際、第１領域１３６の第１被覆層３６は、第２領域２３６の第１被覆層３６より薄いため、変形しやすい。そのため、第１領域１３６の第１被覆層３６は、第２被覆層３８を形成する際にかかる熱ストレスにより、第２領域２３６の第１被覆層３６より上方に変形する。すなわち、第１領域１３６の第１被覆層３６と基板１０との間の距離Ｌ１は、第２領域２３６の第１被覆層３６と基板１０との間の距離Ｌ２より長くなる。
【００８０】
上述のとおり、第１領域１３６の平面形状は、例えば円形である。そのため、第２被覆層３８を形成する際に、第１領域１３６の外周において、均等に応力を開放することができる。例えば、第１領域の平面形状が四角形の場合は、角部に応力が集中し、第１領域の第１被覆層を安定して上方に変位させることが困難な場合がある。
【００８１】
ここで、例えば、層間絶縁層上にスパッタ法により形成されたＡｌ−Ｃｕ合金層は、第２被覆層３８が形成されることによる応力の開放によって、上方に変位する性質を有する。また、Ａｌ−Ｃｕ合金層は、熱膨張係数が大きく、第２被覆層３８を形成する際の熱によって膨張し、上方に変位しやすい。電子装置１００では、第１領域１３６の第２層３５ｂは、第１被覆層３６の最下層であり直下に空洞部１が形成されるため、下方に第１層３５ａおよび第４層３５ｄが形成されている第２領域２３６の第２層３５ｂに比べて、応力開放の影響を受けやすい。そのため、第２層３５の材質をＡｌ−Ｃｕ合金とすることにより、いっそう第１領域１３６の第１被覆層３６を、第２領域２３６の第１被覆層３６より上方に変位させることができる。
【００８２】
なお、上述のとおり、貫通孔３７は、ＭＥＭＳ構造体２０の直上を避けて形成されることができる。そのため、第２被覆層３８の形成時に、貫通孔３７を通って第２被覆層３８を構成する素材が、ＭＥＭＳ構造体２０に付着することを抑制できる。
【００８３】
以上の工程により、電子装置１００を製造することができる。
【００８４】
本実施形態に係る電子装置１００の製造方法によれば、例えば、以下の特徴を有する。
【００８５】
電子装置１００の製造方法によれば、上述のように、第２被覆層３８を形成する工程によって、第１領域１３６の第１被覆層３６は、第２領域２３６の第１被覆層３６より、上方に変位する。すなわち、第１領域１３６の第１被覆層３６と基板１０との間の距離Ｌ１を、第２領域２３６の第１被覆層３６と基板１０との間の距離Ｌ２より長くすることができる。そのため、ＭＥＭＳ構造体２０と第１被覆層３６とが接触することを抑制することができる。
【００８６】
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できよう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。
【符号の説明】
【００８７】
１ 空洞部、１０ 基板、１２ 支持基板、１４ 第１下地層、１６ 第２下地層、
２０ ＭＥＭＳ構造体、２２ 第１電極、２４ 第２電極、２４ａ 支持部、
２４ｂ 梁部、３０ 被覆構造体、３１ 包囲壁、３２ 包囲壁、３４ 包囲壁、
３５ 配線層、３５ａ 第１層、３５ｂ 第２層、３５ｃ 第３層、３５ｄ 第４層、
３６ 第１被覆層、３７ 貫通孔、３８ 第２被覆層、４０ 層間絶縁層、
４２ 層間絶縁層、５０ パッシベーション層、６０ 発振回路、７０ 犠牲層、
１００ 電子装置、１３６ 第１領域、２３６ 第２領域
【特許請求の範囲】
【請求項１】
基板と、
前記基板の上方に形成されたＭＥＭＳ構造体と、
前記ＭＥＭＳ構造体が配置された空洞部を画成する被覆構造体と、
を含み、
前記被覆構造体は、
前記空洞部を上方から覆い、前記空洞部に連通する貫通孔を有する第１被覆層と、
前記第１被覆層の上方に形成され、前記貫通孔を閉鎖する第２被覆層と、
を有し、
前記第１被覆層は、
少なくとも前記ＭＥＭＳ構造体の上方に位置する第１領域と、
前記第１領域の周囲に位置する第２領域と、
を有し、
前記第１領域の前記第１被覆層は、前記第２領域の前記第１被覆層より薄く、
前記第１領域の前記第１被覆層と前記基板との間の距離は、前記第２領域の前記第１被覆層と前記基板との間の距離より長い、電子装置。
【請求項２】
請求項１において、
前記第１被覆層は、
前記第１領域を避けて前記第２領域に形成された第１層と、
前記第１領域および前記第２領域に形成された第２層と、
を有し、
前記貫通孔は、前記第１領域の前記第１被覆層に形成されている、電子装置。
【請求項３】
請求項２において、
前記第１被覆層は、前記第１領域および前記第２領域に形成された第３層を、さらに有し、
前記第１層は、前記第２層の下方に形成され、
前記第３層は、前記第２層の上方に形成され、
前記第２層の材質は、Ａｌ−Ｃｕ合金であり、
前記第１層および前記第３層の材質は、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、Ｐｔの少なくともいずれか１つ、もしくはこれらの合金である、電子装置。
【請求項４】
請求項１ないし３のいずれか１項において、
前記第１領域の平面形状は、円形である、電子装置。
【請求項５】
請求項１ないし４のいずれか１項において、
前記ＭＥＭＳ構造体は、
前記基板の上方に形成された第１電極と、
前記基板の上方に形成された支持部、および前記支持部から延出し前記第１電極と対向配置された梁部を有する第２電極と、
を含む、電子装置。
【請求項６】
請求項５において、
前記ＭＥＭＳ構造体を発振させるための発振回路を、さらに含む、電子装置。
【請求項７】
基板の上方にＭＥＭＳ構造体を形成する工程と、
前記基板および前記ＭＥＭＳ構造体の上方に、層間絶縁層を形成する工程と、
前記層間絶縁層の上方に、貫通孔を有する第１被覆層を形成する工程と、
前記貫通孔を通して、前記ＭＥＭＳ構造体の上方の前記層間絶縁層を除去する工程と、
前記第１被覆層の上方に、前記貫通孔を閉鎖する第２被覆層を形成する工程と、
を含み、
前記第１被覆層を形成する工程において、
少なくとも前記ＭＥＭＳ構造体の上方に位置する第１領域の前記第１被覆層を、前記第１領域の周囲に位置する第２領域の前記第２被覆層より、薄くなるように形成し、
前記第２被覆層を形成する工程において、
前記第１領域の前記第１被覆層は、前記第２領域の前記第１被覆層より、上方に変位する、電子装置の製造方法。
【請求項８】
請求項７において、
前記第１被覆層を形成する工程は、
前記層間絶縁層の上方に、第１層を形成する工程と、
前記第１領域の前記第１層を除去して、前記層間絶縁層を露出する工程と、
前記第１領域の前記層間絶縁層の上方、および前記第２領域の前記第１層の上方に第２層を形成する工程と、
前記第１領域の前記第２層に、前記貫通孔を形成する工程と、
を含む、電子装置の製造方法。
【請求項１】
基板と、
前記基板の上方に形成されたＭＥＭＳ構造体と、
前記ＭＥＭＳ構造体が配置された空洞部を画成する被覆構造体と、
を含み、
前記被覆構造体は、
前記空洞部を上方から覆い、前記空洞部に連通する貫通孔を有する第１被覆層と、
前記第１被覆層の上方に形成され、前記貫通孔を閉鎖する第２被覆層と、
を有し、
前記第１被覆層は、
少なくとも前記ＭＥＭＳ構造体の上方に位置する第１領域と、
前記第１領域の周囲に位置する第２領域と、
を有し、
前記第１領域の前記第１被覆層は、前記第２領域の前記第１被覆層より薄く、
前記第１領域の前記第１被覆層と前記基板との間の距離は、前記第２領域の前記第１被覆層と前記基板との間の距離より長い、電子装置。
【請求項２】
請求項１において、
前記第１被覆層は、
前記第１領域を避けて前記第２領域に形成された第１層と、
前記第１領域および前記第２領域に形成された第２層と、
を有し、
前記貫通孔は、前記第１領域の前記第１被覆層に形成されている、電子装置。
【請求項３】
請求項２において、
前記第１被覆層は、前記第１領域および前記第２領域に形成された第３層を、さらに有し、
前記第１層は、前記第２層の下方に形成され、
前記第３層は、前記第２層の上方に形成され、
前記第２層の材質は、Ａｌ−Ｃｕ合金であり、
前記第１層および前記第３層の材質は、ＴｉＮ、Ｔｉ、Ｗ、Ａｕ、Ｐｔの少なくともいずれか１つ、もしくはこれらの合金である、電子装置。
【請求項４】
請求項１ないし３のいずれか１項において、
前記第１領域の平面形状は、円形である、電子装置。
【請求項５】
請求項１ないし４のいずれか１項において、
前記ＭＥＭＳ構造体は、
前記基板の上方に形成された第１電極と、
前記基板の上方に形成された支持部、および前記支持部から延出し前記第１電極と対向配置された梁部を有する第２電極と、
を含む、電子装置。
【請求項６】
請求項５において、
前記ＭＥＭＳ構造体を発振させるための発振回路を、さらに含む、電子装置。
【請求項７】
基板の上方にＭＥＭＳ構造体を形成する工程と、
前記基板および前記ＭＥＭＳ構造体の上方に、層間絶縁層を形成する工程と、
前記層間絶縁層の上方に、貫通孔を有する第１被覆層を形成する工程と、
前記貫通孔を通して、前記ＭＥＭＳ構造体の上方の前記層間絶縁層を除去する工程と、
前記第１被覆層の上方に、前記貫通孔を閉鎖する第２被覆層を形成する工程と、
を含み、
前記第１被覆層を形成する工程において、
少なくとも前記ＭＥＭＳ構造体の上方に位置する第１領域の前記第１被覆層を、前記第１領域の周囲に位置する第２領域の前記第２被覆層より、薄くなるように形成し、
前記第２被覆層を形成する工程において、
前記第１領域の前記第１被覆層は、前記第２領域の前記第１被覆層より、上方に変位する、電子装置の製造方法。
【請求項８】
請求項７において、
前記第１被覆層を形成する工程は、
前記層間絶縁層の上方に、第１層を形成する工程と、
前記第１領域の前記第１層を除去して、前記層間絶縁層を露出する工程と、
前記第１領域の前記層間絶縁層の上方、および前記第２領域の前記第１層の上方に第２層を形成する工程と、
前記第１領域の前記第２層に、前記貫通孔を形成する工程と、
を含む、電子装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１２−９６３１６（Ｐ２０１２−９６３１６Ａ）
【公開日】平成２４年５月２４日（２０１２．５．２４）
【国際特許分類】
【出願番号】特願２０１０−２４５９７４（Ｐ２０１０−２４５９７４）
【出願日】平成２２年１１月２日（２０１０．１１．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２４年５月２４日（２０１２．５．２４）
【国際特許分類】
【出願日】平成２２年１１月２日（２０１０．１１．２）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]