III−V族化合物半導体素子の製造方法
【課題】 結晶性が良好なIII−V族化合物半導体であるGaAsSbを含むIII−V族化合物半導体素子の製造方法を提供する。
【解決手段】 III−V族化合物半導体のGaAsxSb1−x(0.33≦x≦0.65)を成膜するとき、V族のヒ素(As)およびアンチモン(Sb)の両方の分子の供給量の和を、III族のガリウム(Ga)の分子の供給量の15倍以上とすることを特徴とする。
【解決手段】 III−V族化合物半導体のGaAsxSb1−x(0.33≦x≦0.65)を成膜するとき、V族のヒ素(As)およびアンチモン(Sb)の両方の分子の供給量の和を、III族のガリウム(Ga)の分子の供給量の15倍以上とすることを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、III−V族化合物半導体素子の製造方法に関し、より具体的には、単層、または多重量子井戸構造の単位ペアの一方を構成する、GaAsSbを受光層に含むIII−V族化合物半導体素子の成膜方法に関するものである。
【背景技術】
【0002】
InP基板を用いたIII−V族化合物半導体は、バンドギャップエネルギが近赤外域に対応するため、通信用、生体検査用、夜間撮像用などを目的に、多くの研究が進行している。この中で特に注力されているのは、より長波長域、たとえば波長2μm以上に受光感度を持たせるために、バンドギャップエネルギがより小さいIII−V族化合物半導体結晶層、およびこれら結晶層に配列された受光素子を、いかに結晶性のよい状態で製造するかという研究である。
【0003】
既存のInGaAsに対して、V族元素としてヒ素(As)とともに窒素(N)を加えてGaInNAsとして、Nによるバンドギャップ狭小化作用を用いた4元系III−V族化合物半導体を用いた撮像装置の提案がなされている(特許文献1)。しかし、GaInNAsの結晶成長は技術的に大変難しい。とくに波長3μmまで受光感度を持ち、InP基板と格子整合するためには窒素を10%(V族元素内の原子%)程度まで増やす必要があるが、窒素を10%程度にして良好な結晶性を得ることは非常に困難である。しかも受光素子として高感度を実現するためには、上記窒素を高濃度に含むGaInNAs層の厚みを2μm以上にする必要があるが、このような厚みの上記窒素含有結晶層を結晶性よく成長することはさらに困難である。
【0004】
また、InGaAs−GaAsSbのタイプ2型量子井戸構造を用いた、カットオフ波長2.39μmのフォトダイオードの作製結果の報告がなされた(非特許文献2)。しかし、ここで開示されたフォトダイオードは、暗電流が大きく、160nA(印加電圧−1V、受光径64μm)に達する。この暗電流は、冷却無しで室温で動作させるには非常に困難なレベルである。
【0005】
上記のタイプ2型量子井戸構造に含まれるGaAsSbは、波長1μm以上の近赤外域に受光感度を持つが、これも簡単に成膜できるものではない。このため、たとえばGaAsSb単層についてMBE法による成膜条件について提案がなされた(非特許文献2)。MBE法によってGaAsSbを成膜するとき、III族のGaについては、分子線で基板に到達したGa分子はほぼすべて基板に残り、付着係数はほぼ1である。しかし、V族のAsおよびSbについては、分子線で基板に到着したもののうち、比較的低い歩留まりで成長に寄与するため、通常、III族分子よりも原料の供給を多くして、分子線を基板に照射する。このためGaAsSbの成膜において、通常、V族の分子(AsおよびSbの合計)の供給量と、III族の分子(Ga)の供給量との比(V/III比)を1より大きくとる。供給量は、分子線の圧力またはフラックス量をもとにして判定される。上記の非特許文献2は、良好な結晶性のGaAsSbを得るには、MBE法の成膜の際に、V/III比を8弱以下にするのがよく、4〜5がベストであることを提案している。このV/III比を4〜5程度にしたほうがよいという根拠は、成長したGaAsSb膜のPL(Photoluniscent Light)の半値幅に基づいている。
また、MOCVD法による(InGaAs/GaAsSb)の多重量子井戸構造中のGaAsSbの成膜において、V/III比は、2.5〜2.9とするのがよいと提案されている(非特許文献3)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−201432号公報
【非特許文献】
【0007】
【非特許文献1】R.Sidhu,N.Duan, J.C.Campbell, A.L.Holmes, "A Long-Wavelength Photodiode on InP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells”,IEEE Photonics Technology Letters, Vol.17, No.12(2005), pp.2715-2717
【非特許文献2】Y.Nakata,T.Fijii, A.Sandhu, Y.Sugiyama and E.Miyauchi, ”Growthand Characterization of GaAs0.5Sb0.5 Lattice-Matched to InP by Molecular BeamEpitaxy”, Journal of Crystal Growth,91(1988),pp.655-658
【非特許文献3】M.Peter,R.Kiefer, F.Fuchs, N.Herres, K.Winkler, K.H.Bachem and J.Wagner,”Light-emitting diodes and laser diode based on aGa1-xInxAs/GaAs1-ySby type II superlattice on InP substrate”, Applied Physics Letters, Vol.74, No.14(1999), pp.1951-1953
【発明の概要】
【発明が解決しようとする課題】
【0008】
III−V族化合物半導体の受光素子については、受光感度を長波長域に広げながら暗電流を低くすることが求められる。暗電流を低くするには、結晶性を良好にすればよい。III−V族化合物半導体の受光素子における暗電流の原因またはノイズ要因については、結晶学的に未解決の部分がある。III−V族化合物のノイズ要因の一つに、特異な挙動をするSbの影響の可能性が考えられる。Sbは、成膜中に、高速で表面に集積するというサーファクタント効果を発現する原子として周知である。しかしSbのサーファクタント効果が、ノイズ要因に結晶学的に影響するか、またどのような影響を及ぼしているか、解明されていない。また、Sb以外の理由も否定できない。ここで、ノイズ要因とは、受光素子の場合は暗電流生成の要因をさし、化合物半導体装置の場合には、受光素子の暗電流生成に対応する要因によるS/N比劣化要因をさすものとする。また、LEDやLDなどの発光素子においては、Sbのサーファクタント効果が発光効率にどのような影響を及ぼしているか、解明されていない。
現状、近赤外域をカバーし、かつ暗電流の低い受光素子は、得られていない。GaAsSbは、バンドギャップエネルギが比較的小さい化合物半導体として用いられることが多いが、ノイズ要因を低減することができれば、さらに有用性を増すことができる。本発明は、結晶性を改善することができる、GaAsSbを含むIII−V族化合物半導体素子の結晶性を改善することができる、製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明のIII−V族化合物半導体素子の製造方法は、InP基板上にGaAsxSb1−x(0.33≦x≦0.65)を含むIII−V族化合物半導体層を積層した素子を製造する。この製造方法では、GaAsxSb1−x(0.33≦x≦0.65)受光層を分子線ビームエピタキシー(MBE:Molecular Beam Epitaxy)法で成膜するとき、V族の、ヒ素(As)およびアンチモン(Sb)の両方の分子の供給量の和を、III族のガリウム(Ga)の分子の供給量の15倍以上とすることを特徴とする。以後、GaAsxSb1−x(0.33≦x≦0.65)をGaAsSbと略記する。
【0010】
上記の方法では、この分野の常識を大きく超えるV/III比によって、GaAsSbを成膜する。これによって、結晶性が改善しPL強度が高まる。この工程により受光素子を作成した場合、ノイズ増大の要因を低減することができ、S/N比の高い信号を得ることができる。なお、{(ヒ素の分子の供給量+アンチモンの分子の供給量)/(ガリウムの分子の供給量)}なる比をV/III比といい、上記の場合、V/III比が15以上、という。ノイズ要因を非常に低くするには、V/III比は、さらに20以上にすることが望ましい。
MBE法でGaAsSb膜を成膜する場合、供給量の調整は、各原料の分子線の圧力(分圧)を真空ゲージで測定することで行う。MBE法では、通常、成膜開始前に、るつぼから射出される分子線の圧力を基板付近で、備えつけの真空ゲージで測定して供給量を予測し、調整する。
【0011】
本発明の別のIII−V族化合物半導体素子の製造方法は、InP基板上にInyGa1−yAs(0.35≦y≦0.71)とGaAsSbとを交互に複数対、積層した多重量子井戸構造からなる層を含むIII−V族化合物半導体層を積層した素子を製造する。以後、InyGa1−yAs(0.35≦y≦0.71)をInGaAsと記す。この製造方法では、多重量子井戸構造からなる層を分子線ビームエピタキシー(MBE:Molecular Beam Epitaxy)法で形成するとき、GaAsSbを形成する際の、V族の、ヒ素(As)およびアンチモン(Sb)の両方の分子の供給量の和を、III族のガリウム(Ga)の分子の供給量の15倍以上とすることを特徴とする。これによって、結晶品質の良好なGaAsSbおよびInGaAsを得ながら、バンドギャップの大幅な狭小化を図ることができる。MBE法で、GaAsSbとInGaAsとの多重量子井戸構造を成膜する場合、供給量の調整は、各原料の分子線の圧力(分圧)を真空ゲージで測定することで行う。MBE法では、通常、成膜開始前に、るつぼから射出される分子線の圧力を基板付近で、備えつけの真空ゲージで測定して供給量を予測し、調整する。
【0012】
アンチモンは、Sb1および/またはSb2の分子線で供給することができる。これによって、ノイズ増大要因を低減することができる。アンチモンは、Sb4の分子線でも供給することができるが、ノイズ増大をもたらすので、Sb1および/またはSb2の分子線を大部分として供給することが好ましい。
【0013】
GaAsxSb1−x(0.33≦x≦0.65)を成膜するとき、基板の温度を520℃以下とすることができる。これによって、GaAsSbを含む基板上のIII−V族化合物半導体の結晶性の劣化は生じず、低ノイズの半導体装置を得ることができる。
【0014】
GaAsxSb1−x(0.33≦x≦0.65)を含むIII−V族化合物半導体層を成膜した後、該III−V族化合物半導体層上に窓層をInPにより成膜するとき、前記基板の温度600℃以下で、MOVPE(Metal Organic Vapor Phase Epitaxy)法で、当該InP窓層を成膜することができる。MBE法で燐(P)化合物を成膜する場合、原料装入など成膜室の開放頻度が高いために、大気が混入し、内壁に付着した燐化合物に水分等の不純物が吸着される。これらの水分等の不純物は、GaAsSbなどの半導体の品質を劣化させる。また、内壁の燐化合物等は大気に触れて発火するなどのトラブルを生じるおそれがある。MOVPEでは、原料は、気体で外部から常時供給されるので、開放頻度は低く、たとえ燐化合物等が内壁に付着しても、上記の問題が発生する確率は非常に低い。また、基板温度を600℃以下にすることで、GaAsSbを含む化合物半導体層の結晶性を良好に維持することができる。
【0015】
上記のIII−V族化合物半導体素子を受光素子として、InP窓層上に、選択拡散マスクパターンを形成して、該選択拡散マスクパターンの開口部から、p型不純物の亜鉛(Zn)を導入して、pn接合をGaAsxSb1−x(0.33≦x≦0.65)を含むIII−V族化合物半導体層の内部に形成する工程を含むことができる。これによって、フォトダイオードは素子分離のためのメサエッチングなどによって結晶性を低下させられず、1つのフォトダイオードでも、また密に配列されたフォトダイオードでも、暗電流を低くすることができる。
【発明の効果】
【0016】
本発明のIII−V族化合物半導体の製造方法によれば、ノイズ要因を低減した、III−V族化合物半導体であるGaAsSbを得ることができる。
【図面の簡単な説明】
【0017】
【図1】本発明の実施の形態1における受光素子を説明する図である。
【図2】(a)は、本発明の実施の形態2における受光素子、(b)は受光層の量子井戸構造、を示す断面図である。
【図3】図2の受光素子におけるZn濃度分布を示す図である。
【図4】MBE成膜装置を説明するための図である。
【図5】MBE成膜装置のアンチモンの分子線を説明する図である。
【図6】図2の受光素子の製造方法を説明するための図である。
【図7】MOVPE法の成膜装置を説明するための図である。
【図8】本発明の実施の形態2の変形例における受光素子を説明する図である。
【図9】実施例1におけるPL強度とV/III比の関係を示す図である。
【図10】実施例1における暗電流とV/III比の関係を示す図である。
【図11】実施例1における暗電流の温度依存性を示す図である。
【図12】実施例2における暗電流とV/III比の関係を示す図である。
【発明を実施するための形態】
【0018】
(実施の形態1−GaAsSb単層の受光層−)
図1は、本発明の実施の形態1における受光素子10を示す図である。この受光素子10の受光層3は、単層のGaAsSbで形成される。このような、単層のGaAsSb受光層3においても、V/III比を15以上として、成膜することで、結晶品質を向上し、かつ暗電流を1/500程度に低減させることができる。単層のGaAsSb受光層3の場合、p型領域6のフロントのpn接合15の濃度が多少高くなっても、結晶品質が劣化するおそれは小さいので、拡散濃度分布調整層は必ずしも必要でない。
【0019】
(実施の形態1の変形例)
図示はしないが、図1に示す実施の形態1の受光素子10を、複数、一次元または二次元に配列したものも、実施の形態1の変形例として挙げることができる。この場合、このあと実施の形態2の変形例で説明する図8に示した受光素子10の受光層3の多重量子井戸構造およびその上の拡散濃度分布調整層4が、単層のGaAsSbの受光層に置き換わるだけで、他の部分は、同じである。暗電流は、隣接する受光素子の間が狭くなるほど大きくなる傾向があり、暗電流を低くすることは、画素密度を高めて高品位の画像を得る上でも重要である。単層のGaAsSbの成膜において、V/III比を15以上とすることで、画素密度を高めながら、暗電流を低く抑制することができ、高感度のセンサー、高品位の画像を得ることができる。
【0020】
(実施の形態2−(InGaAs/GaAsSb)多重量子井戸構造−)
図2(a)は、本発明の実施の形態1における受光素子10を示す断面図である。また図2(b)は、受光層3を構成する(InGaAs/GaAsSb)の多重量子井戸構造を示す断面図である。図2によれば、受光素子10は、InP基板1の上に次の構成のIII−V族化合物半導体積層構造(エピタキシャルウエハ)を有する。
(InP基板1/バッファ層2/InGaAsとGaAsSbとの多重量子井戸構造の受光層3/InGaAs拡散濃度分布調整層4/InP窓層5)
InP窓層5から多重量子井戸構造の受光層3にまで届くように位置するp型領域6は、SiN膜の選択拡散マスクパターン7の開口部から、p型不純物のZnが選択拡散されることで形成される。受光素子10の周縁部の内側に、平面的に周囲限定されて拡散導入されることは、上記SiN膜の選択拡散マスクパターン7を用いて拡散することによって達せられる。
p型領域6にはAuZnによるp側電極11が、またInP基板1の裏面にはAuGeNiのn側電極12が、それぞれオーミック接触するように設けられている。この場合、InP基板1にはn型不純物がドープされ、所定レベルの導電性を確保されている。InP窓層5、選択拡散マスクパターン7は、絶縁保護膜8によって被覆される。
【0021】
図2(b)に示すように、多重量子井戸構造の受光層3には、上記のp型領域6の境界フロントに対応する位置にpn接合15が形成され、上記のp側電極11およびn側電極12間に逆バイアス電圧を印加することにより、n型不純物濃度が低い側(n型不純物バックグラウンド)により広く空乏層を生じる。多重量子井戸構造の受光層3におけるバックグラウンドは、n型不純物濃度(キャリア濃度)で5×1015cm−3程度またはそれ以下である。そして、pn接合の位置15は、多重量子井戸の受光層3のバックグラウンド(n型キャリア濃度)と、p型不純物のZnの濃度プロファイルとの交点で決まる。すなわち図3に示す位置となる。
【0022】
拡散濃度分布調整層4内では、InP窓層5の表面5aから選択拡散されたp型不純物の濃度が、InP窓層側における高濃度領域から受光層側にかけて急峻に低下している。このため、受光層3内では、Zn濃度は5×1016cm−3以下の不純物濃度を容易に実現することができる。図3では、受光層3内のZn濃度は、より低い1×1016cm−3程度以下が実現されている。
【0023】
本発明が対象とする受光素子10は、近赤外域からその長波長側に受光感度を有することを追求するので、窓層には、受光層3のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、窓層には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるInPが用いられる。InPとほぼ同じバンドギャップエネルギを有するInAlAsを用いてもよい。
【0024】
(本実施の形態のポイント)
本実施の形態では、III−V族化合物半導体のGaAsSb3bは、タイプ2の多重量子井戸構造を構成するペア(InGaAs3a/GaAsSb3b)の形で含まれる。受光層3を構成する(InGaAs/GaAsSb)のペア3pの数は100〜300である。このような多重量子井戸構造に含まれるGaAsSb3bでも、実施の形態2で説明するGaAsSb単層でも、V/III比を15以上に高くすることで、GaAsSbに起因するノイズ要因を低減することができる。受光素子10の場合には、暗電流を低減することができる。暗電流は、図2(a)に示す受光素子10のp側電極11とn側電極12との間に逆バイアス電圧を印加することにより測定される。V/III比を15以上にして、図2(a)に示す受光素子10を製造した場合に、V/III比をそれより低くして製造した場合に比べて、ノイズ要因の改善は明確であり、図2(a)の受光素子では、暗電流は、1/10に低減される。GaAsSb単層受光素子で見られたようにGaAsSb結晶内部の結晶欠陥が低減した結果と考えられる。この低減量は画期的といってよい。また、実施の形態1で説明したGaAsSb単層の受光層を持つ受光素子では、暗電流は1/500程度に低減される。この低減も非常に大きいものである。このような、大きな改善は、製造した層の構造等により把握できるはずである。しかし、X線回折パターンの回折ピークの半値幅などと、この暗電流の改善とは、一対一に対応せず、単なる結晶配列の規則性の向上だけでは説明しきれていない。また、上述のPL発光強度については、逆相関の傾向は大体認められるが、対応は十分とはいえない。従来の方法では、V/III比が10以下の範囲でGaAsSbを製造して、PL発光強度を測定して、V/III比が4〜5程度がベストであり、8以上に高くすると、急激にPL発光強度が急激に低下するという結果であった(非特許文献2)。このようにV/III比が低い範囲では、PL発光強度などについて、このような従来の結果が得られてもよいかもしれない。本実施の形態のように、V/III比を10以上の範囲にして、ノイズ要因または暗電流の測定を行った例は、これまで公表されていないか、または公表されているとしても非常に伝達範囲が限定的なものと考えられる。V/III比が15以上という範囲は、この分野では常識外れといってもよいほど、特異的に高い範囲である。
【0025】
図4は、MBE成膜装置の一例を示す模式図である。成膜チャンバ31は高真空状態を保持できるように、真空排気系、液体窒素シュラウド等が配備されている。基板を含む積層体10cは、基板回転加熱機構に取り付けられ、加熱され回転状態とされる。化合物半導体層の成膜には、半導体層を構成する元素に対応して蒸発源の分子線セルが配置されており、GaAsSb層の場合には、Ga、AsおよびSbの各分子線を出射する分子線セル33が、各別に配置されている。
【0026】
化合物半導体を構成する原子の供給量の測定は、真空ゲージによって当該原子の分子線の圧力を、基板位置において測定することで行う。当該原料の分子状態を問わず、分子線の圧力を、分子の供給量として定義する。たとえば、GaAsSbの成膜において、つぎの式(1)に基づいて調整する。
V/III比=(PAs+PSb)/PGaとなる。・・・・(1)
ここに、PAs、PSb、PGaなどは真空ゲージで測定される圧力であり、添え字は原料を表す。
積層体の各層の化学組成や成膜速度の調整のために、セルシャッタや基板シャッタの開閉を調整するが、その制御のために附属する計算機が用いられる。基板温度等は、パイロメータによって測定される。RHEED(reflection high electron energy diffraction)観察のために、電子が浅い入射角度で積層体10cに入射するようにRHEED電子銃が配置され、その回折像を得るための蛍光スクリーン(RHEEDスクリーン)およびその回折像を撮像するカメラが回折方向位置に設けられる。RHEEDは、積層体10の結晶性の評価、成膜素過程の把握等のために用いられる。また、質量分析装置、ビームモニタなどの観察装置が取り付けられている。分子線などのうちで積層体10cに組み込まれなかったものの大半は、成膜チャンバ31の内壁に付着する。また、液体窒素シュラウドは、分子線が衝突して発生した不純物の吸着などのために用いられる。成膜チャンバ31内は、ゲートバルブを介在させて真空排気系と連通している。
【0027】
GaAsSbを成膜するとき、アンチモン(Sb)はSb1またはSb2の分子の形態で分子線を構成するのが、ノイズ要因の抑制または受光素子10の暗電流を低減する上で好ましい。図5は、Sbの分子線セルを示す図である。分子線セルは、底部に位置してアンチモン原料を加熱し昇華させるヒータHbと、それとは独立に蒸発したアンチモンを加熱する中間に位置するヒータHmとを備える。ヒータHbによってSb原料は加熱されて蒸発して出射口33hへと上昇する。分子線セル33の中央位置のヒータHmは、上昇途中のアンチモンの分子線を加熱して、アンチモン分子を選択するために用いられる。ヒータHmによって、Tm=600℃程度に加熱するときはSb4が支配的である分子線を出射し、Tm=900℃程度に加熱するときは、Sb1および/またはSb2が支配的である分子線を出射する。Tmは、分子線セルの中間部の温度を表し、通常、Tmを表示する計測装置が備え付けられている。本実施の形態では、ヒータHmによってTmを900℃程度にすることで、分子線の分子をSb1および/またはSb2とする。
【0028】
図6は、図2(a)に示す受光素子10を製造する工程の部分を示す図である。InP基板1上にバッファ層2を成膜するが、バッファ層に用いる化合物半導体に応じて、MBE法またはMOVPE法で成膜する。InPなど燐を含む化合物半導体をバッファ層に採用する場合には、MOVPE法などで成膜するのがよく、InPでなくInGaAsをバッファ層に用いる場合には、MBE法を用いるのが次工程の量子井戸構造の受光層3を形成する関係で能率的である。理由は、InP窓層5の成膜方法での説明と共通する。
バッファ層2を成膜した後、そのバッファ層2上に、上記のInGaAs/GaAsSbの多重量子井戸構造の受光層3を形成する。GaAsSbの成膜の際には、上記のように、V/III比が15以上になるように、分子線を基板に照射する。InGaAs/GaAsSbのペア数は100〜300とするのがよい。MBE成膜装置には、セルシャッタおよび基板シャッタが配置され、設定により開閉を自動化することができるので、量子井戸構造の形成は、MBE装置で行うことが好ましい。
次いで、受光層3上に、InGaAsの拡散濃度分布調整層4を成膜する。この拡散濃度分布調整層4については、このあと詳しく説明する。InGaAs拡散濃度分布調整層4を成膜した後、積層体(半導体ウエハまたは中間製品)をMOVPE装置に移す。MOVPE装置において、拡散濃度分布調整層4上にInP窓層5を成膜する。上述のように、MBEでは成膜チャンバの大気への開放頻度が高く、内壁に付着した燐または燐化合物への水分の混入などがあり、化合物半導体層に不純物が混入する可能性が高くなり、燐(P)を含む化合物半導体の成膜にMBEを用いることは、好ましくない。さらに、付着した燐化合物と、大気中の酸素との反応による発火などのトラブル発生もあり、開放頻度や、燐化合物の累計の付着期間(成膜チャンバの耐用年数、クリーニング頻度)、クリーニング中の使用不可能期間、クリーニング費用等を考慮すると、MBE法によるInPの成膜は避けたほうがよい。このため、InP窓層5は、MOVPE法によって成膜するのがよい。
【0029】
図7は、MOVPE法の成膜装置60を示す図である。原料には、有機金属化合物を用いる。InはTMI(トリメチルインジウム)、PはTBP(ターシャリーブチルフォスフィン)もしくはPH3(フォスフィン)を用いる。成膜室61では、ヒータ63を内蔵する基板ホルダ62に基板(中間製品または半導体ウエハ)が取り付けられている。搬送ガスの水素により搬送された有機金属ガスもしくはPH3が、基板表面に付着して化合物層を安定形成するようにする。成膜室61の内壁には、InPを成膜した場合、燐または燐化合物69が付着するが、大気への開放頻度がMBEの成膜チャンバに比べて非常に少ないので、燐化合物69に吸湿、不純物吸着が生じることはなく、基板(中間製品)の半導体層の結晶品質が劣化するおそれは小さい。
InP窓層5の形成のあと、選択拡散マスクパターン7を形成し、その開口部からp型不純物であるZnを拡散導入して、p型領域6を形成する。このp型領域のフロントにpn接合15が形成される。
【0030】
次いで、本実施の形態における受光素子10のGaAsSb3b以外の部分の特徴について説明する。
(1)多重量子井戸構造は、上述の選択拡散で不純物を高濃度に導入した場合、その構造が破壊されるため、選択拡散による不純物導入を低く抑える必要がある。図2に示すように、拡散導入するp型不純物の濃度を5×1016/cm3以下とする必要がある。
(2)上記の低いp型不純物の濃度を、実生産上、再現性よく安定して得るために、InGaAsによる拡散濃度分布調整層4を、受光層3の上に設ける。この拡散濃度分布調整層4において、受光層側の厚み範囲が、上記のような低い不純物濃度になると、その低い不純物濃度の範囲の電気伝導性は低下し、または電気抵抗は増大する。拡散濃度分布調整層4における低不純物濃度範囲の電気伝導性が低下すると、応答性が低下して、たとえば良好な動画を得ることができない。しかしながら、InP相当のバンドギャップエネルギより小さいバンドギャップエネルギの材料、具体的には1.34eV未満のバンドギャップエネルギを持つIII−V族化合物半導体材料によって拡散濃度分布調整層を形成した場合には、不純物濃度が低くても、絶対零度で使用するわけではないので、電気伝導性は非常に大幅には低下しない。上記拡散濃度分布調整層の要件を満たすIII−V族化合物半導体材料として、たとえばInGaAs、GaAsなどを挙げることができる。
受光層の不純物濃度を5×1016/cm3以下とする理由をさらに詳しく説明する。p型不純物(Zn)の選択拡散の深さが深くなるなどして受光層3内におけるZn濃度が1×1017cm−3を超えると、超えた高濃度部分では量子井戸層を構成するInGaAsとGaAsSbの原子が相互に入り乱れ超格子構造が破壊される。破壊された部分の結晶品質は低下し、暗電流が増加するなど素子特性を劣化させる。ここで、Zn濃度は通常はSIMS分析法(Secondary Ion Mass Spectroscopy:二次イオン質量分析法)で測定するが、1017cm−3台あるいは1016cm−3台の濃度の分析は難しく、比較的大きな測定誤差が発生する。上記の詳細説明は、Zn濃度について倍または半分の精度での議論であるが、それはこの測定精度のあらさからきている。したがって、たとえば5×1016/cm3と、6×1016/cm3との相違を議論するのは、測定精度上、難しく、またそれほど大きな意味がない。
【0031】
拡散濃度分布調整層にバンドギャップエネルギの狭い材料を用いると、不純物濃度が低くても電気抵抗の増加を抑制することができる。逆バイアス電圧印加等に対する応答速度は、容量および電気抵抗によるCR時定数で決まると考えられるので、電気抵抗Rの増大を、上記のように抑制することにより応答速度を短くすることができる。
【0032】
(3)本実施の形態では、多重量子井戸構造をタイプ2とする。タイプ1の量子井戸構造では、バンドギャップエネルギの小さい半導体層を、バンドギャップエネルギの大きい半導体層で挟みながら、近赤外域に受光感度を持たせる受光素子の場合、小さいバンドギャップエネルギの半導体層のバンドギャップにより受光感度の波長上限(カットオフ波長)が定まる。すなわち、光による電子または正孔の遷移は、小さいバンドギャップエネルギの半導体層内で行われる(直接遷移)。この場合、カットオフ波長をより長波長域まで拡大する材料は、III−V族化合物半導体内で、非常に限定される。これに対して、タイプ2の量子井戸構造では、フェルミエネルギを共通にして異なる2種の半導体層が交互に積層されたとき、第1の半導体の伝導帯と、第2の半導体の価電子帯とのエネルギ差が、受光感度の波長上限(カットオフ波長)を決める。すなわち、光による電子または正孔の遷移は、第2の半導体の価電子帯と、第1の半導体の伝導帯との間で行われる(間接遷移)。このため、第2の半導体の価電子帯のエネルギを、第1の半導体の価電子帯より高くし、かつ第1の半導体の伝導帯のエネルギを、第2の半導体の伝導帯のエネルギより低くすることにより、1つの半導体内の直接遷移による場合よりも、受光感度の長波長化を実現しやすい。
【0033】
(4)上述のように、選択拡散マスクパターン7を用いて選択拡散により、受光素子の周縁部より内側に、平面的に周囲限定してp型不純物を拡散導入するので、上記のpn接合は受光素子の端面に露出しない。この結果、GaAsSbの成膜時のV/III比による効果に加えて、この受光部の端面非露出の効果により、さらに暗電流は抑制される。
【0034】
(実施の形態2の変形例)
図8は、実施の形態1の変形例であり、本発明の一実施形態である受光素子10を示す断面図である。この変形例では、上記の受光素子10を、共通のInP基板を含むエピタキシャルウエハに複数個配列している。受光層3が、InGaAs/GaAsSbの多重量子井戸構造で形成されている点で同じであり、そのGaAsSbの成膜において、V/III比15以上を採用している。その受光層3の上に拡散濃度分布調整層4が配置されて、受光層3内のp型不純物濃度が5×1016cm−3以下にされている点などについても、図2の受光素子10と同じである。そして、1個の受光素子ではなく受光素子10が複数個、素子分離溝なしに配列されている点に特徴を持つ。上述の実施の形態1におけるGaAsSbの成膜条件以外の特徴(4)が、複数の受光素子のそれぞれに適用される。すなわち、複数の受光素子の、それぞれの内側にp型領域6が限定され、隣接する受光素子とは、確実に区分けされている。
暗電流は、隣接する受光素子10の間が狭くなるほど大きくなる傾向があり、暗電流を低くすることは、画素密度を高めて高品位の画像を得る上でも重要である。量子井戸構造中のすべてのGaAsSbの成膜において、V/III比を15以上とすることで、画素密度を高めながら、暗電流を低く抑制することができ、高感度のセンサー、高品位の画像を得ることができる。
【実施例】
【0035】
(実施例1)
受光層がGaAsSb単層の場合の受光素子について、(I)PL強度、および(II)暗電流を測定した。
(I)PL強度の測定
(試験体):FeドープInP(厚み350μm)/AlInAsバッファ層(厚み0.2μm)/GaAsSb(厚み1μm)、の径2インチウエハ
上記の試験体のGaAsSbの成膜条件は、次のとおりである。
(成膜法):MBE法
(成長温度):450℃および480℃
(V/III比):6〜40程度の範囲を対象にした。
(測定方法):光源YAGレーザ
結果を図9に示す。GaAsSbの成膜のとき、PL強度は、V/III比が10を超えると大きくなりはじめ、15以上において安定して高いPL強度を示すことが分かる。PL強度は、結晶品質の良否の指標である。したがって、V/III比が15以上で安定して高いことは、成膜のときV/III比を15以上とすることで、良好な結晶品質のGaAsSbを得られることを意味する。
【0036】
(II)暗電流
図1に示す受光素子10を作製して、本発明例の試験体とした。詳細な構造は次のとおりである。
(本発明例B1):Sドープ(001)InP基板1上に、図1に示すエピタキシャル積層構造を形成することで、受光素子10を作製した。結晶成長には、MBE法を用いた。バッファ層2はSiドープInGaAsとした。バッファ層2の膜厚は0.15μmとし、成長時にSiを供給してn導電型とした。V族内においてIn組成を53.1%とした。キャリア濃度は5×1016cm−3とした。受光層3として、GaAsSb単層からなる受光層を形成した。膜厚は2.5μmとし、Sb組成を48.7%とした。GaAsSbを成膜する際のV/III比は、20とした。多重量子井戸構造の成膜温度(基板温度)は、480℃とした。また、Sbの分子線セルの中間位置の温度Tmは900℃として、アンチモンの分子線をSb1およびSb2を主体にした。受光層3の上に、拡散濃度分布調整層4として、膜厚1μmのInGaAsを成膜した。ドーピングは行っていない。拡散濃度分布調整層4のInGaAsのIn組成は53.1%とした。この拡散濃度分布調整層4の上に、窓層5として、SiドープInPを成膜した。InP窓層5の、膜厚は0.8μm、Siドーピング密度は3×1015cm−3とした。このエピタキシャル積層体を用いて、図1に示す受光素子10を作製した。受光径は200μmとした。
(比較例L1):本発明例B1と同じ構造の受光素子を製造するに際し、受光層3のGaAsSbの成膜時に、V/III比を10.8とした。他の製造条件は、本発明例B1と同じに揃えた。
【0037】
上記の試験体について、−1Vの逆バイアス電圧を印加して暗電流を測定した。結果を、図10に示す。図10によれば、受光層3のGaAsSb成膜時に、V/III比を11より大きくすることで、暗電流の低下傾向が明白に認められる。また、V/III比20の本発明例B1では、暗電流は1×10−8A以下であり、1×10−6A程度の比較例L1に比べて、実に二桁以上低くなっている。暗電流の急激な低下傾向は、V/III比が11を超えてから生じる。図10の結果より、多重量子井戸構造中のGaAsSbだけでなく単層のGaAsSb受光層についても、成膜時にV/III比を15以上にすることで、暗電流を低減できることが検証された。
【0038】
(III)暗電流の温度依存性
上記の試験体について、環境温度を25℃から200℃まで変化させて−1Vの逆バイアス電圧を印加した時の暗電流を調べた。結果を、図11に示す。絶対温度の逆数を横軸に、暗電流値を縦軸にして示している。一般に暗電流はEg/nkTの指数に比例することが知られている(Id∝exp(Eg/nkT))。
ここで、Egは受光層のバンドギャップ、kはBoltzmann定数、Tは絶対温度、nは定数である。受光層の結晶性が完全な理想的な場合にはnが1になり、結晶欠陥が増えて、それを介したリーク電流が増えるとnは1よりも大きくなる。V/III比が15よりも大きい24の時、nは1.3で理想に近く、V/III比が15よりも小さい12の時、nは2.8となった。V/III比が15より大きい場合は結晶欠陥が少ないことが暗電流の温度依存性から検証できた。
【0039】
(実施例2)
受光層が多重量子井戸構造の場合の受光素子について暗電流を測定した。すなわち、図2に示す受光素子10を作製して、本発明例の試験体とした。詳細な構造は次のとおりである。
(本発明例A1):Sドープ(001)InP基板1上に、図2に示すエピタキシャル積層構造を形成することで、受光素子10を作製した。結晶成長には、MBE法を用いた。バッファ層2はSiドープInGaAsとした。バッファ層2の膜厚は0.15μmとし、成長時にSiを供給してn導電型とした。V族内においてIn組成を53.1%とした。キャリア濃度は5×1016cm−3とした。受光層3として、InGaAs/GaAsSbを対とする多重量子井戸構造を形成した。InGaAsおよびGaAsSb、ともに、膜厚は5nmとし、ペア数は250対とした。InGaAsは、In組成を53.1%とし、またGaAsSbはSb組成を48.7%とした。GaAsSbを成膜する際のV/III比は、24とした。多重量子井戸構造の成膜温度(基板温度)は、480℃とした。また、Sbの分子線セルの中間位置の温度Tmは900℃として、アンチモンの分子線をSb1およびSb2を主体にした。受光層3の上に、拡散濃度分布調整層4として、膜厚1μmのInGaAsを成膜した。ドーピングは行っていない。拡散濃度分布調整層4のInGaAsのIn組成は53.1%とした。この拡散濃度分布調整層4の上に、窓層5として、SiドープInPを成膜した。InP窓層5の、膜厚は0.8μm、Siドーピング密度は3×1015cm−3とした。このエピタキシャル積層体を用いて、図2に示す受光素子10を作製した。受光径は200μmとした。
(本発明例A2):受光層3のInGaAs/GaAsSb多重量井戸構造内のすべてのGaAsSb成膜時に、V/III比を34とした。受光素子の構造、および他の製造条件は、本発明例A1と同じに揃えた。
(比較例K1):本発明例A1と同じ構造の受光素子を製造するに際し、受光層3のInGaAs/GaAsSb多重量井戸構造内のすべてのGaAsSb成膜時に、V/III比を12とした。他の製造条件は、本発明例A1と同じに揃えた。比較例B1は、同じ物を3体、作製した。
【0040】
上記の試験体について、−1Vの逆バイアス電圧を印加して暗電流を測定した。結果を、図12に示す。図12によれば、多重量子井戸構造(InGaAs/GaAsSb)のGaAsSb成膜時にV/III比を12より大きくすることで、暗電流の低下傾向が明白に認められる。また、V/III比24の本発明例A1、およびV/III比34の本発明例A2では、暗電流は1×10−7A以下であり、1×10−6A程度の比較例K1に比べて、一桁低くなっている。暗電流の急激な低下傾向は、V/III比が12を超えてから生じる。図12の結果より、多重量子井戸構造に含まれるGaAsSbの成膜時にV/III比を15以上にすることで、暗電流を低減できることが検証された。このとき、実施例1における結果と対応づけると、多重量子井戸構造に含まれるGaAsSbの結晶品質が向上していると強く推測される。
【0041】
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【0042】
本発明のIII−V族化合物半導体素子の製造方法によれば、ノイズ要因を低減した、III−V族化合物半導体であるGaAsSbを得ることができる。とくに、受光素子の受光層にGaAsSbを含む場合に暗電流を低減することができ、InGaAs/GaAsSb多重量子井戸構造の受光層でも、また単層のGaAsSb受光層でも、ともに、GaAsSb成膜時にV/III比を15以上とすることで、暗電流を大幅に低減することができる。
【符号の説明】
【0043】
1 InP基板、2 バッファ層、3 受光層、3a 多重量子井戸構造中のInGaAs、3b 多重量子井戸構造中のGaAsSb、3p 多重量子井戸構造のペア、4 拡散濃度分布調整層、5 InP窓層、5a 窓層の表面、6 p型領域、7 選択拡散マスクパターン、8 絶縁保護膜、10 受光素子、10c 基板(中間製品)、11 p側電極、12 n側電極、15 pn接合、30 MBE成膜装置、31 MBE成膜チャンバ、33 分子線源、33h セル開口、60 MOVPE装置、61 成膜室、62 基板ホルダー、63 ヒーター、67 恒温槽、69 燐または燐化合物、Hm セル中間部ヒーター、Tm セル中間部温度。
【技術分野】
【0001】
本発明は、III−V族化合物半導体素子の製造方法に関し、より具体的には、単層、または多重量子井戸構造の単位ペアの一方を構成する、GaAsSbを受光層に含むIII−V族化合物半導体素子の成膜方法に関するものである。
【背景技術】
【0002】
InP基板を用いたIII−V族化合物半導体は、バンドギャップエネルギが近赤外域に対応するため、通信用、生体検査用、夜間撮像用などを目的に、多くの研究が進行している。この中で特に注力されているのは、より長波長域、たとえば波長2μm以上に受光感度を持たせるために、バンドギャップエネルギがより小さいIII−V族化合物半導体結晶層、およびこれら結晶層に配列された受光素子を、いかに結晶性のよい状態で製造するかという研究である。
【0003】
既存のInGaAsに対して、V族元素としてヒ素(As)とともに窒素(N)を加えてGaInNAsとして、Nによるバンドギャップ狭小化作用を用いた4元系III−V族化合物半導体を用いた撮像装置の提案がなされている(特許文献1)。しかし、GaInNAsの結晶成長は技術的に大変難しい。とくに波長3μmまで受光感度を持ち、InP基板と格子整合するためには窒素を10%(V族元素内の原子%)程度まで増やす必要があるが、窒素を10%程度にして良好な結晶性を得ることは非常に困難である。しかも受光素子として高感度を実現するためには、上記窒素を高濃度に含むGaInNAs層の厚みを2μm以上にする必要があるが、このような厚みの上記窒素含有結晶層を結晶性よく成長することはさらに困難である。
【0004】
また、InGaAs−GaAsSbのタイプ2型量子井戸構造を用いた、カットオフ波長2.39μmのフォトダイオードの作製結果の報告がなされた(非特許文献2)。しかし、ここで開示されたフォトダイオードは、暗電流が大きく、160nA(印加電圧−1V、受光径64μm)に達する。この暗電流は、冷却無しで室温で動作させるには非常に困難なレベルである。
【0005】
上記のタイプ2型量子井戸構造に含まれるGaAsSbは、波長1μm以上の近赤外域に受光感度を持つが、これも簡単に成膜できるものではない。このため、たとえばGaAsSb単層についてMBE法による成膜条件について提案がなされた(非特許文献2)。MBE法によってGaAsSbを成膜するとき、III族のGaについては、分子線で基板に到達したGa分子はほぼすべて基板に残り、付着係数はほぼ1である。しかし、V族のAsおよびSbについては、分子線で基板に到着したもののうち、比較的低い歩留まりで成長に寄与するため、通常、III族分子よりも原料の供給を多くして、分子線を基板に照射する。このためGaAsSbの成膜において、通常、V族の分子(AsおよびSbの合計)の供給量と、III族の分子(Ga)の供給量との比(V/III比)を1より大きくとる。供給量は、分子線の圧力またはフラックス量をもとにして判定される。上記の非特許文献2は、良好な結晶性のGaAsSbを得るには、MBE法の成膜の際に、V/III比を8弱以下にするのがよく、4〜5がベストであることを提案している。このV/III比を4〜5程度にしたほうがよいという根拠は、成長したGaAsSb膜のPL(Photoluniscent Light)の半値幅に基づいている。
また、MOCVD法による(InGaAs/GaAsSb)の多重量子井戸構造中のGaAsSbの成膜において、V/III比は、2.5〜2.9とするのがよいと提案されている(非特許文献3)。
【先行技術文献】
【特許文献】
【0006】
【特許文献1】特開2007−201432号公報
【非特許文献】
【0007】
【非特許文献1】R.Sidhu,N.Duan, J.C.Campbell, A.L.Holmes, "A Long-Wavelength Photodiode on InP Using Lattice-Matched GaInAs-GaAsSb Type-II Quantum Wells”,IEEE Photonics Technology Letters, Vol.17, No.12(2005), pp.2715-2717
【非特許文献2】Y.Nakata,T.Fijii, A.Sandhu, Y.Sugiyama and E.Miyauchi, ”Growthand Characterization of GaAs0.5Sb0.5 Lattice-Matched to InP by Molecular BeamEpitaxy”, Journal of Crystal Growth,91(1988),pp.655-658
【非特許文献3】M.Peter,R.Kiefer, F.Fuchs, N.Herres, K.Winkler, K.H.Bachem and J.Wagner,”Light-emitting diodes and laser diode based on aGa1-xInxAs/GaAs1-ySby type II superlattice on InP substrate”, Applied Physics Letters, Vol.74, No.14(1999), pp.1951-1953
【発明の概要】
【発明が解決しようとする課題】
【0008】
III−V族化合物半導体の受光素子については、受光感度を長波長域に広げながら暗電流を低くすることが求められる。暗電流を低くするには、結晶性を良好にすればよい。III−V族化合物半導体の受光素子における暗電流の原因またはノイズ要因については、結晶学的に未解決の部分がある。III−V族化合物のノイズ要因の一つに、特異な挙動をするSbの影響の可能性が考えられる。Sbは、成膜中に、高速で表面に集積するというサーファクタント効果を発現する原子として周知である。しかしSbのサーファクタント効果が、ノイズ要因に結晶学的に影響するか、またどのような影響を及ぼしているか、解明されていない。また、Sb以外の理由も否定できない。ここで、ノイズ要因とは、受光素子の場合は暗電流生成の要因をさし、化合物半導体装置の場合には、受光素子の暗電流生成に対応する要因によるS/N比劣化要因をさすものとする。また、LEDやLDなどの発光素子においては、Sbのサーファクタント効果が発光効率にどのような影響を及ぼしているか、解明されていない。
現状、近赤外域をカバーし、かつ暗電流の低い受光素子は、得られていない。GaAsSbは、バンドギャップエネルギが比較的小さい化合物半導体として用いられることが多いが、ノイズ要因を低減することができれば、さらに有用性を増すことができる。本発明は、結晶性を改善することができる、GaAsSbを含むIII−V族化合物半導体素子の結晶性を改善することができる、製造方法を提供することを目的とする。
【課題を解決するための手段】
【0009】
本発明のIII−V族化合物半導体素子の製造方法は、InP基板上にGaAsxSb1−x(0.33≦x≦0.65)を含むIII−V族化合物半導体層を積層した素子を製造する。この製造方法では、GaAsxSb1−x(0.33≦x≦0.65)受光層を分子線ビームエピタキシー(MBE:Molecular Beam Epitaxy)法で成膜するとき、V族の、ヒ素(As)およびアンチモン(Sb)の両方の分子の供給量の和を、III族のガリウム(Ga)の分子の供給量の15倍以上とすることを特徴とする。以後、GaAsxSb1−x(0.33≦x≦0.65)をGaAsSbと略記する。
【0010】
上記の方法では、この分野の常識を大きく超えるV/III比によって、GaAsSbを成膜する。これによって、結晶性が改善しPL強度が高まる。この工程により受光素子を作成した場合、ノイズ増大の要因を低減することができ、S/N比の高い信号を得ることができる。なお、{(ヒ素の分子の供給量+アンチモンの分子の供給量)/(ガリウムの分子の供給量)}なる比をV/III比といい、上記の場合、V/III比が15以上、という。ノイズ要因を非常に低くするには、V/III比は、さらに20以上にすることが望ましい。
MBE法でGaAsSb膜を成膜する場合、供給量の調整は、各原料の分子線の圧力(分圧)を真空ゲージで測定することで行う。MBE法では、通常、成膜開始前に、るつぼから射出される分子線の圧力を基板付近で、備えつけの真空ゲージで測定して供給量を予測し、調整する。
【0011】
本発明の別のIII−V族化合物半導体素子の製造方法は、InP基板上にInyGa1−yAs(0.35≦y≦0.71)とGaAsSbとを交互に複数対、積層した多重量子井戸構造からなる層を含むIII−V族化合物半導体層を積層した素子を製造する。以後、InyGa1−yAs(0.35≦y≦0.71)をInGaAsと記す。この製造方法では、多重量子井戸構造からなる層を分子線ビームエピタキシー(MBE:Molecular Beam Epitaxy)法で形成するとき、GaAsSbを形成する際の、V族の、ヒ素(As)およびアンチモン(Sb)の両方の分子の供給量の和を、III族のガリウム(Ga)の分子の供給量の15倍以上とすることを特徴とする。これによって、結晶品質の良好なGaAsSbおよびInGaAsを得ながら、バンドギャップの大幅な狭小化を図ることができる。MBE法で、GaAsSbとInGaAsとの多重量子井戸構造を成膜する場合、供給量の調整は、各原料の分子線の圧力(分圧)を真空ゲージで測定することで行う。MBE法では、通常、成膜開始前に、るつぼから射出される分子線の圧力を基板付近で、備えつけの真空ゲージで測定して供給量を予測し、調整する。
【0012】
アンチモンは、Sb1および/またはSb2の分子線で供給することができる。これによって、ノイズ増大要因を低減することができる。アンチモンは、Sb4の分子線でも供給することができるが、ノイズ増大をもたらすので、Sb1および/またはSb2の分子線を大部分として供給することが好ましい。
【0013】
GaAsxSb1−x(0.33≦x≦0.65)を成膜するとき、基板の温度を520℃以下とすることができる。これによって、GaAsSbを含む基板上のIII−V族化合物半導体の結晶性の劣化は生じず、低ノイズの半導体装置を得ることができる。
【0014】
GaAsxSb1−x(0.33≦x≦0.65)を含むIII−V族化合物半導体層を成膜した後、該III−V族化合物半導体層上に窓層をInPにより成膜するとき、前記基板の温度600℃以下で、MOVPE(Metal Organic Vapor Phase Epitaxy)法で、当該InP窓層を成膜することができる。MBE法で燐(P)化合物を成膜する場合、原料装入など成膜室の開放頻度が高いために、大気が混入し、内壁に付着した燐化合物に水分等の不純物が吸着される。これらの水分等の不純物は、GaAsSbなどの半導体の品質を劣化させる。また、内壁の燐化合物等は大気に触れて発火するなどのトラブルを生じるおそれがある。MOVPEでは、原料は、気体で外部から常時供給されるので、開放頻度は低く、たとえ燐化合物等が内壁に付着しても、上記の問題が発生する確率は非常に低い。また、基板温度を600℃以下にすることで、GaAsSbを含む化合物半導体層の結晶性を良好に維持することができる。
【0015】
上記のIII−V族化合物半導体素子を受光素子として、InP窓層上に、選択拡散マスクパターンを形成して、該選択拡散マスクパターンの開口部から、p型不純物の亜鉛(Zn)を導入して、pn接合をGaAsxSb1−x(0.33≦x≦0.65)を含むIII−V族化合物半導体層の内部に形成する工程を含むことができる。これによって、フォトダイオードは素子分離のためのメサエッチングなどによって結晶性を低下させられず、1つのフォトダイオードでも、また密に配列されたフォトダイオードでも、暗電流を低くすることができる。
【発明の効果】
【0016】
本発明のIII−V族化合物半導体の製造方法によれば、ノイズ要因を低減した、III−V族化合物半導体であるGaAsSbを得ることができる。
【図面の簡単な説明】
【0017】
【図1】本発明の実施の形態1における受光素子を説明する図である。
【図2】(a)は、本発明の実施の形態2における受光素子、(b)は受光層の量子井戸構造、を示す断面図である。
【図3】図2の受光素子におけるZn濃度分布を示す図である。
【図4】MBE成膜装置を説明するための図である。
【図5】MBE成膜装置のアンチモンの分子線を説明する図である。
【図6】図2の受光素子の製造方法を説明するための図である。
【図7】MOVPE法の成膜装置を説明するための図である。
【図8】本発明の実施の形態2の変形例における受光素子を説明する図である。
【図9】実施例1におけるPL強度とV/III比の関係を示す図である。
【図10】実施例1における暗電流とV/III比の関係を示す図である。
【図11】実施例1における暗電流の温度依存性を示す図である。
【図12】実施例2における暗電流とV/III比の関係を示す図である。
【発明を実施するための形態】
【0018】
(実施の形態1−GaAsSb単層の受光層−)
図1は、本発明の実施の形態1における受光素子10を示す図である。この受光素子10の受光層3は、単層のGaAsSbで形成される。このような、単層のGaAsSb受光層3においても、V/III比を15以上として、成膜することで、結晶品質を向上し、かつ暗電流を1/500程度に低減させることができる。単層のGaAsSb受光層3の場合、p型領域6のフロントのpn接合15の濃度が多少高くなっても、結晶品質が劣化するおそれは小さいので、拡散濃度分布調整層は必ずしも必要でない。
【0019】
(実施の形態1の変形例)
図示はしないが、図1に示す実施の形態1の受光素子10を、複数、一次元または二次元に配列したものも、実施の形態1の変形例として挙げることができる。この場合、このあと実施の形態2の変形例で説明する図8に示した受光素子10の受光層3の多重量子井戸構造およびその上の拡散濃度分布調整層4が、単層のGaAsSbの受光層に置き換わるだけで、他の部分は、同じである。暗電流は、隣接する受光素子の間が狭くなるほど大きくなる傾向があり、暗電流を低くすることは、画素密度を高めて高品位の画像を得る上でも重要である。単層のGaAsSbの成膜において、V/III比を15以上とすることで、画素密度を高めながら、暗電流を低く抑制することができ、高感度のセンサー、高品位の画像を得ることができる。
【0020】
(実施の形態2−(InGaAs/GaAsSb)多重量子井戸構造−)
図2(a)は、本発明の実施の形態1における受光素子10を示す断面図である。また図2(b)は、受光層3を構成する(InGaAs/GaAsSb)の多重量子井戸構造を示す断面図である。図2によれば、受光素子10は、InP基板1の上に次の構成のIII−V族化合物半導体積層構造(エピタキシャルウエハ)を有する。
(InP基板1/バッファ層2/InGaAsとGaAsSbとの多重量子井戸構造の受光層3/InGaAs拡散濃度分布調整層4/InP窓層5)
InP窓層5から多重量子井戸構造の受光層3にまで届くように位置するp型領域6は、SiN膜の選択拡散マスクパターン7の開口部から、p型不純物のZnが選択拡散されることで形成される。受光素子10の周縁部の内側に、平面的に周囲限定されて拡散導入されることは、上記SiN膜の選択拡散マスクパターン7を用いて拡散することによって達せられる。
p型領域6にはAuZnによるp側電極11が、またInP基板1の裏面にはAuGeNiのn側電極12が、それぞれオーミック接触するように設けられている。この場合、InP基板1にはn型不純物がドープされ、所定レベルの導電性を確保されている。InP窓層5、選択拡散マスクパターン7は、絶縁保護膜8によって被覆される。
【0021】
図2(b)に示すように、多重量子井戸構造の受光層3には、上記のp型領域6の境界フロントに対応する位置にpn接合15が形成され、上記のp側電極11およびn側電極12間に逆バイアス電圧を印加することにより、n型不純物濃度が低い側(n型不純物バックグラウンド)により広く空乏層を生じる。多重量子井戸構造の受光層3におけるバックグラウンドは、n型不純物濃度(キャリア濃度)で5×1015cm−3程度またはそれ以下である。そして、pn接合の位置15は、多重量子井戸の受光層3のバックグラウンド(n型キャリア濃度)と、p型不純物のZnの濃度プロファイルとの交点で決まる。すなわち図3に示す位置となる。
【0022】
拡散濃度分布調整層4内では、InP窓層5の表面5aから選択拡散されたp型不純物の濃度が、InP窓層側における高濃度領域から受光層側にかけて急峻に低下している。このため、受光層3内では、Zn濃度は5×1016cm−3以下の不純物濃度を容易に実現することができる。図3では、受光層3内のZn濃度は、より低い1×1016cm−3程度以下が実現されている。
【0023】
本発明が対象とする受光素子10は、近赤外域からその長波長側に受光感度を有することを追求するので、窓層には、受光層3のバンドギャップエネルギより大きいバンドギャップエネルギの材料を用いるのが好ましい。このため、窓層には、通常、受光層よりもバンドギャップエネルギが大きく、格子整合の良い材料であるInPが用いられる。InPとほぼ同じバンドギャップエネルギを有するInAlAsを用いてもよい。
【0024】
(本実施の形態のポイント)
本実施の形態では、III−V族化合物半導体のGaAsSb3bは、タイプ2の多重量子井戸構造を構成するペア(InGaAs3a/GaAsSb3b)の形で含まれる。受光層3を構成する(InGaAs/GaAsSb)のペア3pの数は100〜300である。このような多重量子井戸構造に含まれるGaAsSb3bでも、実施の形態2で説明するGaAsSb単層でも、V/III比を15以上に高くすることで、GaAsSbに起因するノイズ要因を低減することができる。受光素子10の場合には、暗電流を低減することができる。暗電流は、図2(a)に示す受光素子10のp側電極11とn側電極12との間に逆バイアス電圧を印加することにより測定される。V/III比を15以上にして、図2(a)に示す受光素子10を製造した場合に、V/III比をそれより低くして製造した場合に比べて、ノイズ要因の改善は明確であり、図2(a)の受光素子では、暗電流は、1/10に低減される。GaAsSb単層受光素子で見られたようにGaAsSb結晶内部の結晶欠陥が低減した結果と考えられる。この低減量は画期的といってよい。また、実施の形態1で説明したGaAsSb単層の受光層を持つ受光素子では、暗電流は1/500程度に低減される。この低減も非常に大きいものである。このような、大きな改善は、製造した層の構造等により把握できるはずである。しかし、X線回折パターンの回折ピークの半値幅などと、この暗電流の改善とは、一対一に対応せず、単なる結晶配列の規則性の向上だけでは説明しきれていない。また、上述のPL発光強度については、逆相関の傾向は大体認められるが、対応は十分とはいえない。従来の方法では、V/III比が10以下の範囲でGaAsSbを製造して、PL発光強度を測定して、V/III比が4〜5程度がベストであり、8以上に高くすると、急激にPL発光強度が急激に低下するという結果であった(非特許文献2)。このようにV/III比が低い範囲では、PL発光強度などについて、このような従来の結果が得られてもよいかもしれない。本実施の形態のように、V/III比を10以上の範囲にして、ノイズ要因または暗電流の測定を行った例は、これまで公表されていないか、または公表されているとしても非常に伝達範囲が限定的なものと考えられる。V/III比が15以上という範囲は、この分野では常識外れといってもよいほど、特異的に高い範囲である。
【0025】
図4は、MBE成膜装置の一例を示す模式図である。成膜チャンバ31は高真空状態を保持できるように、真空排気系、液体窒素シュラウド等が配備されている。基板を含む積層体10cは、基板回転加熱機構に取り付けられ、加熱され回転状態とされる。化合物半導体層の成膜には、半導体層を構成する元素に対応して蒸発源の分子線セルが配置されており、GaAsSb層の場合には、Ga、AsおよびSbの各分子線を出射する分子線セル33が、各別に配置されている。
【0026】
化合物半導体を構成する原子の供給量の測定は、真空ゲージによって当該原子の分子線の圧力を、基板位置において測定することで行う。当該原料の分子状態を問わず、分子線の圧力を、分子の供給量として定義する。たとえば、GaAsSbの成膜において、つぎの式(1)に基づいて調整する。
V/III比=(PAs+PSb)/PGaとなる。・・・・(1)
ここに、PAs、PSb、PGaなどは真空ゲージで測定される圧力であり、添え字は原料を表す。
積層体の各層の化学組成や成膜速度の調整のために、セルシャッタや基板シャッタの開閉を調整するが、その制御のために附属する計算機が用いられる。基板温度等は、パイロメータによって測定される。RHEED(reflection high electron energy diffraction)観察のために、電子が浅い入射角度で積層体10cに入射するようにRHEED電子銃が配置され、その回折像を得るための蛍光スクリーン(RHEEDスクリーン)およびその回折像を撮像するカメラが回折方向位置に設けられる。RHEEDは、積層体10の結晶性の評価、成膜素過程の把握等のために用いられる。また、質量分析装置、ビームモニタなどの観察装置が取り付けられている。分子線などのうちで積層体10cに組み込まれなかったものの大半は、成膜チャンバ31の内壁に付着する。また、液体窒素シュラウドは、分子線が衝突して発生した不純物の吸着などのために用いられる。成膜チャンバ31内は、ゲートバルブを介在させて真空排気系と連通している。
【0027】
GaAsSbを成膜するとき、アンチモン(Sb)はSb1またはSb2の分子の形態で分子線を構成するのが、ノイズ要因の抑制または受光素子10の暗電流を低減する上で好ましい。図5は、Sbの分子線セルを示す図である。分子線セルは、底部に位置してアンチモン原料を加熱し昇華させるヒータHbと、それとは独立に蒸発したアンチモンを加熱する中間に位置するヒータHmとを備える。ヒータHbによってSb原料は加熱されて蒸発して出射口33hへと上昇する。分子線セル33の中央位置のヒータHmは、上昇途中のアンチモンの分子線を加熱して、アンチモン分子を選択するために用いられる。ヒータHmによって、Tm=600℃程度に加熱するときはSb4が支配的である分子線を出射し、Tm=900℃程度に加熱するときは、Sb1および/またはSb2が支配的である分子線を出射する。Tmは、分子線セルの中間部の温度を表し、通常、Tmを表示する計測装置が備え付けられている。本実施の形態では、ヒータHmによってTmを900℃程度にすることで、分子線の分子をSb1および/またはSb2とする。
【0028】
図6は、図2(a)に示す受光素子10を製造する工程の部分を示す図である。InP基板1上にバッファ層2を成膜するが、バッファ層に用いる化合物半導体に応じて、MBE法またはMOVPE法で成膜する。InPなど燐を含む化合物半導体をバッファ層に採用する場合には、MOVPE法などで成膜するのがよく、InPでなくInGaAsをバッファ層に用いる場合には、MBE法を用いるのが次工程の量子井戸構造の受光層3を形成する関係で能率的である。理由は、InP窓層5の成膜方法での説明と共通する。
バッファ層2を成膜した後、そのバッファ層2上に、上記のInGaAs/GaAsSbの多重量子井戸構造の受光層3を形成する。GaAsSbの成膜の際には、上記のように、V/III比が15以上になるように、分子線を基板に照射する。InGaAs/GaAsSbのペア数は100〜300とするのがよい。MBE成膜装置には、セルシャッタおよび基板シャッタが配置され、設定により開閉を自動化することができるので、量子井戸構造の形成は、MBE装置で行うことが好ましい。
次いで、受光層3上に、InGaAsの拡散濃度分布調整層4を成膜する。この拡散濃度分布調整層4については、このあと詳しく説明する。InGaAs拡散濃度分布調整層4を成膜した後、積層体(半導体ウエハまたは中間製品)をMOVPE装置に移す。MOVPE装置において、拡散濃度分布調整層4上にInP窓層5を成膜する。上述のように、MBEでは成膜チャンバの大気への開放頻度が高く、内壁に付着した燐または燐化合物への水分の混入などがあり、化合物半導体層に不純物が混入する可能性が高くなり、燐(P)を含む化合物半導体の成膜にMBEを用いることは、好ましくない。さらに、付着した燐化合物と、大気中の酸素との反応による発火などのトラブル発生もあり、開放頻度や、燐化合物の累計の付着期間(成膜チャンバの耐用年数、クリーニング頻度)、クリーニング中の使用不可能期間、クリーニング費用等を考慮すると、MBE法によるInPの成膜は避けたほうがよい。このため、InP窓層5は、MOVPE法によって成膜するのがよい。
【0029】
図7は、MOVPE法の成膜装置60を示す図である。原料には、有機金属化合物を用いる。InはTMI(トリメチルインジウム)、PはTBP(ターシャリーブチルフォスフィン)もしくはPH3(フォスフィン)を用いる。成膜室61では、ヒータ63を内蔵する基板ホルダ62に基板(中間製品または半導体ウエハ)が取り付けられている。搬送ガスの水素により搬送された有機金属ガスもしくはPH3が、基板表面に付着して化合物層を安定形成するようにする。成膜室61の内壁には、InPを成膜した場合、燐または燐化合物69が付着するが、大気への開放頻度がMBEの成膜チャンバに比べて非常に少ないので、燐化合物69に吸湿、不純物吸着が生じることはなく、基板(中間製品)の半導体層の結晶品質が劣化するおそれは小さい。
InP窓層5の形成のあと、選択拡散マスクパターン7を形成し、その開口部からp型不純物であるZnを拡散導入して、p型領域6を形成する。このp型領域のフロントにpn接合15が形成される。
【0030】
次いで、本実施の形態における受光素子10のGaAsSb3b以外の部分の特徴について説明する。
(1)多重量子井戸構造は、上述の選択拡散で不純物を高濃度に導入した場合、その構造が破壊されるため、選択拡散による不純物導入を低く抑える必要がある。図2に示すように、拡散導入するp型不純物の濃度を5×1016/cm3以下とする必要がある。
(2)上記の低いp型不純物の濃度を、実生産上、再現性よく安定して得るために、InGaAsによる拡散濃度分布調整層4を、受光層3の上に設ける。この拡散濃度分布調整層4において、受光層側の厚み範囲が、上記のような低い不純物濃度になると、その低い不純物濃度の範囲の電気伝導性は低下し、または電気抵抗は増大する。拡散濃度分布調整層4における低不純物濃度範囲の電気伝導性が低下すると、応答性が低下して、たとえば良好な動画を得ることができない。しかしながら、InP相当のバンドギャップエネルギより小さいバンドギャップエネルギの材料、具体的には1.34eV未満のバンドギャップエネルギを持つIII−V族化合物半導体材料によって拡散濃度分布調整層を形成した場合には、不純物濃度が低くても、絶対零度で使用するわけではないので、電気伝導性は非常に大幅には低下しない。上記拡散濃度分布調整層の要件を満たすIII−V族化合物半導体材料として、たとえばInGaAs、GaAsなどを挙げることができる。
受光層の不純物濃度を5×1016/cm3以下とする理由をさらに詳しく説明する。p型不純物(Zn)の選択拡散の深さが深くなるなどして受光層3内におけるZn濃度が1×1017cm−3を超えると、超えた高濃度部分では量子井戸層を構成するInGaAsとGaAsSbの原子が相互に入り乱れ超格子構造が破壊される。破壊された部分の結晶品質は低下し、暗電流が増加するなど素子特性を劣化させる。ここで、Zn濃度は通常はSIMS分析法(Secondary Ion Mass Spectroscopy:二次イオン質量分析法)で測定するが、1017cm−3台あるいは1016cm−3台の濃度の分析は難しく、比較的大きな測定誤差が発生する。上記の詳細説明は、Zn濃度について倍または半分の精度での議論であるが、それはこの測定精度のあらさからきている。したがって、たとえば5×1016/cm3と、6×1016/cm3との相違を議論するのは、測定精度上、難しく、またそれほど大きな意味がない。
【0031】
拡散濃度分布調整層にバンドギャップエネルギの狭い材料を用いると、不純物濃度が低くても電気抵抗の増加を抑制することができる。逆バイアス電圧印加等に対する応答速度は、容量および電気抵抗によるCR時定数で決まると考えられるので、電気抵抗Rの増大を、上記のように抑制することにより応答速度を短くすることができる。
【0032】
(3)本実施の形態では、多重量子井戸構造をタイプ2とする。タイプ1の量子井戸構造では、バンドギャップエネルギの小さい半導体層を、バンドギャップエネルギの大きい半導体層で挟みながら、近赤外域に受光感度を持たせる受光素子の場合、小さいバンドギャップエネルギの半導体層のバンドギャップにより受光感度の波長上限(カットオフ波長)が定まる。すなわち、光による電子または正孔の遷移は、小さいバンドギャップエネルギの半導体層内で行われる(直接遷移)。この場合、カットオフ波長をより長波長域まで拡大する材料は、III−V族化合物半導体内で、非常に限定される。これに対して、タイプ2の量子井戸構造では、フェルミエネルギを共通にして異なる2種の半導体層が交互に積層されたとき、第1の半導体の伝導帯と、第2の半導体の価電子帯とのエネルギ差が、受光感度の波長上限(カットオフ波長)を決める。すなわち、光による電子または正孔の遷移は、第2の半導体の価電子帯と、第1の半導体の伝導帯との間で行われる(間接遷移)。このため、第2の半導体の価電子帯のエネルギを、第1の半導体の価電子帯より高くし、かつ第1の半導体の伝導帯のエネルギを、第2の半導体の伝導帯のエネルギより低くすることにより、1つの半導体内の直接遷移による場合よりも、受光感度の長波長化を実現しやすい。
【0033】
(4)上述のように、選択拡散マスクパターン7を用いて選択拡散により、受光素子の周縁部より内側に、平面的に周囲限定してp型不純物を拡散導入するので、上記のpn接合は受光素子の端面に露出しない。この結果、GaAsSbの成膜時のV/III比による効果に加えて、この受光部の端面非露出の効果により、さらに暗電流は抑制される。
【0034】
(実施の形態2の変形例)
図8は、実施の形態1の変形例であり、本発明の一実施形態である受光素子10を示す断面図である。この変形例では、上記の受光素子10を、共通のInP基板を含むエピタキシャルウエハに複数個配列している。受光層3が、InGaAs/GaAsSbの多重量子井戸構造で形成されている点で同じであり、そのGaAsSbの成膜において、V/III比15以上を採用している。その受光層3の上に拡散濃度分布調整層4が配置されて、受光層3内のp型不純物濃度が5×1016cm−3以下にされている点などについても、図2の受光素子10と同じである。そして、1個の受光素子ではなく受光素子10が複数個、素子分離溝なしに配列されている点に特徴を持つ。上述の実施の形態1におけるGaAsSbの成膜条件以外の特徴(4)が、複数の受光素子のそれぞれに適用される。すなわち、複数の受光素子の、それぞれの内側にp型領域6が限定され、隣接する受光素子とは、確実に区分けされている。
暗電流は、隣接する受光素子10の間が狭くなるほど大きくなる傾向があり、暗電流を低くすることは、画素密度を高めて高品位の画像を得る上でも重要である。量子井戸構造中のすべてのGaAsSbの成膜において、V/III比を15以上とすることで、画素密度を高めながら、暗電流を低く抑制することができ、高感度のセンサー、高品位の画像を得ることができる。
【実施例】
【0035】
(実施例1)
受光層がGaAsSb単層の場合の受光素子について、(I)PL強度、および(II)暗電流を測定した。
(I)PL強度の測定
(試験体):FeドープInP(厚み350μm)/AlInAsバッファ層(厚み0.2μm)/GaAsSb(厚み1μm)、の径2インチウエハ
上記の試験体のGaAsSbの成膜条件は、次のとおりである。
(成膜法):MBE法
(成長温度):450℃および480℃
(V/III比):6〜40程度の範囲を対象にした。
(測定方法):光源YAGレーザ
結果を図9に示す。GaAsSbの成膜のとき、PL強度は、V/III比が10を超えると大きくなりはじめ、15以上において安定して高いPL強度を示すことが分かる。PL強度は、結晶品質の良否の指標である。したがって、V/III比が15以上で安定して高いことは、成膜のときV/III比を15以上とすることで、良好な結晶品質のGaAsSbを得られることを意味する。
【0036】
(II)暗電流
図1に示す受光素子10を作製して、本発明例の試験体とした。詳細な構造は次のとおりである。
(本発明例B1):Sドープ(001)InP基板1上に、図1に示すエピタキシャル積層構造を形成することで、受光素子10を作製した。結晶成長には、MBE法を用いた。バッファ層2はSiドープInGaAsとした。バッファ層2の膜厚は0.15μmとし、成長時にSiを供給してn導電型とした。V族内においてIn組成を53.1%とした。キャリア濃度は5×1016cm−3とした。受光層3として、GaAsSb単層からなる受光層を形成した。膜厚は2.5μmとし、Sb組成を48.7%とした。GaAsSbを成膜する際のV/III比は、20とした。多重量子井戸構造の成膜温度(基板温度)は、480℃とした。また、Sbの分子線セルの中間位置の温度Tmは900℃として、アンチモンの分子線をSb1およびSb2を主体にした。受光層3の上に、拡散濃度分布調整層4として、膜厚1μmのInGaAsを成膜した。ドーピングは行っていない。拡散濃度分布調整層4のInGaAsのIn組成は53.1%とした。この拡散濃度分布調整層4の上に、窓層5として、SiドープInPを成膜した。InP窓層5の、膜厚は0.8μm、Siドーピング密度は3×1015cm−3とした。このエピタキシャル積層体を用いて、図1に示す受光素子10を作製した。受光径は200μmとした。
(比較例L1):本発明例B1と同じ構造の受光素子を製造するに際し、受光層3のGaAsSbの成膜時に、V/III比を10.8とした。他の製造条件は、本発明例B1と同じに揃えた。
【0037】
上記の試験体について、−1Vの逆バイアス電圧を印加して暗電流を測定した。結果を、図10に示す。図10によれば、受光層3のGaAsSb成膜時に、V/III比を11より大きくすることで、暗電流の低下傾向が明白に認められる。また、V/III比20の本発明例B1では、暗電流は1×10−8A以下であり、1×10−6A程度の比較例L1に比べて、実に二桁以上低くなっている。暗電流の急激な低下傾向は、V/III比が11を超えてから生じる。図10の結果より、多重量子井戸構造中のGaAsSbだけでなく単層のGaAsSb受光層についても、成膜時にV/III比を15以上にすることで、暗電流を低減できることが検証された。
【0038】
(III)暗電流の温度依存性
上記の試験体について、環境温度を25℃から200℃まで変化させて−1Vの逆バイアス電圧を印加した時の暗電流を調べた。結果を、図11に示す。絶対温度の逆数を横軸に、暗電流値を縦軸にして示している。一般に暗電流はEg/nkTの指数に比例することが知られている(Id∝exp(Eg/nkT))。
ここで、Egは受光層のバンドギャップ、kはBoltzmann定数、Tは絶対温度、nは定数である。受光層の結晶性が完全な理想的な場合にはnが1になり、結晶欠陥が増えて、それを介したリーク電流が増えるとnは1よりも大きくなる。V/III比が15よりも大きい24の時、nは1.3で理想に近く、V/III比が15よりも小さい12の時、nは2.8となった。V/III比が15より大きい場合は結晶欠陥が少ないことが暗電流の温度依存性から検証できた。
【0039】
(実施例2)
受光層が多重量子井戸構造の場合の受光素子について暗電流を測定した。すなわち、図2に示す受光素子10を作製して、本発明例の試験体とした。詳細な構造は次のとおりである。
(本発明例A1):Sドープ(001)InP基板1上に、図2に示すエピタキシャル積層構造を形成することで、受光素子10を作製した。結晶成長には、MBE法を用いた。バッファ層2はSiドープInGaAsとした。バッファ層2の膜厚は0.15μmとし、成長時にSiを供給してn導電型とした。V族内においてIn組成を53.1%とした。キャリア濃度は5×1016cm−3とした。受光層3として、InGaAs/GaAsSbを対とする多重量子井戸構造を形成した。InGaAsおよびGaAsSb、ともに、膜厚は5nmとし、ペア数は250対とした。InGaAsは、In組成を53.1%とし、またGaAsSbはSb組成を48.7%とした。GaAsSbを成膜する際のV/III比は、24とした。多重量子井戸構造の成膜温度(基板温度)は、480℃とした。また、Sbの分子線セルの中間位置の温度Tmは900℃として、アンチモンの分子線をSb1およびSb2を主体にした。受光層3の上に、拡散濃度分布調整層4として、膜厚1μmのInGaAsを成膜した。ドーピングは行っていない。拡散濃度分布調整層4のInGaAsのIn組成は53.1%とした。この拡散濃度分布調整層4の上に、窓層5として、SiドープInPを成膜した。InP窓層5の、膜厚は0.8μm、Siドーピング密度は3×1015cm−3とした。このエピタキシャル積層体を用いて、図2に示す受光素子10を作製した。受光径は200μmとした。
(本発明例A2):受光層3のInGaAs/GaAsSb多重量井戸構造内のすべてのGaAsSb成膜時に、V/III比を34とした。受光素子の構造、および他の製造条件は、本発明例A1と同じに揃えた。
(比較例K1):本発明例A1と同じ構造の受光素子を製造するに際し、受光層3のInGaAs/GaAsSb多重量井戸構造内のすべてのGaAsSb成膜時に、V/III比を12とした。他の製造条件は、本発明例A1と同じに揃えた。比較例B1は、同じ物を3体、作製した。
【0040】
上記の試験体について、−1Vの逆バイアス電圧を印加して暗電流を測定した。結果を、図12に示す。図12によれば、多重量子井戸構造(InGaAs/GaAsSb)のGaAsSb成膜時にV/III比を12より大きくすることで、暗電流の低下傾向が明白に認められる。また、V/III比24の本発明例A1、およびV/III比34の本発明例A2では、暗電流は1×10−7A以下であり、1×10−6A程度の比較例K1に比べて、一桁低くなっている。暗電流の急激な低下傾向は、V/III比が12を超えてから生じる。図12の結果より、多重量子井戸構造に含まれるGaAsSbの成膜時にV/III比を15以上にすることで、暗電流を低減できることが検証された。このとき、実施例1における結果と対応づけると、多重量子井戸構造に含まれるGaAsSbの結晶品質が向上していると強く推測される。
【0041】
上記において、本発明の実施の形態および実施例について説明を行ったが、上記に開示された本発明の実施の形態および実施例は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【産業上の利用可能性】
【0042】
本発明のIII−V族化合物半導体素子の製造方法によれば、ノイズ要因を低減した、III−V族化合物半導体であるGaAsSbを得ることができる。とくに、受光素子の受光層にGaAsSbを含む場合に暗電流を低減することができ、InGaAs/GaAsSb多重量子井戸構造の受光層でも、また単層のGaAsSb受光層でも、ともに、GaAsSb成膜時にV/III比を15以上とすることで、暗電流を大幅に低減することができる。
【符号の説明】
【0043】
1 InP基板、2 バッファ層、3 受光層、3a 多重量子井戸構造中のInGaAs、3b 多重量子井戸構造中のGaAsSb、3p 多重量子井戸構造のペア、4 拡散濃度分布調整層、5 InP窓層、5a 窓層の表面、6 p型領域、7 選択拡散マスクパターン、8 絶縁保護膜、10 受光素子、10c 基板(中間製品)、11 p側電極、12 n側電極、15 pn接合、30 MBE成膜装置、31 MBE成膜チャンバ、33 分子線源、33h セル開口、60 MOVPE装置、61 成膜室、62 基板ホルダー、63 ヒーター、67 恒温槽、69 燐または燐化合物、Hm セル中間部ヒーター、Tm セル中間部温度。
【特許請求の範囲】
【請求項1】
InP基板上にGaAsxSb1−x(0.33≦x≦0.65)を含むIII−V族化合物半導体層を積層した素子の製造方法であって、
前記GaAsxSb1−x層を分子線ビームエピタキシー(MBE:Molecular Beam Epitaxy)法で形成するとき、V族の、ヒ素(As)およびアンチモン(Sb)の両方の分子の供給量の和を、III族のガリウム(Ga)の分子の供給量の15倍以上とすることを特徴とする、III−V族化合物半導体素子の製造方法。
【請求項2】
InP基板上にInyGa1−yAs(0.35≦y≦0.71)とGaAsxSb1−x(0.33≦x≦0.65)とを交互に複数対、積層した多重量子井戸構造からなる層を含むIII−V族化合物半導体層を積層した素子の製造方法であって、
前記多重量子井戸構造からなる層を分子線ビームエピタキシー(MBE)法で形成するとき、前記GaAsxSb1−xを形成する際、V族の、ヒ素(As)およびアンチモン(Sb)の両方の分子の供給量の和を、III族のガリウム(Ga)の分子の供給量の15倍以上とすることを特徴とする、III−V族化合物半導体素子の製造方法。
【請求項3】
前記アンチモンは、Sb1および/またはSb2の分子線で供給することを特徴とする、請求項1または2に記載のIII−V族化合物半導体素子の製造方法。
【請求項4】
前記GaAsxSb1−x(0.33≦x≦0.65)を成膜するとき、前記基板の温度を520℃以下とすることを特徴とする、請求項1〜3のいずれか1項に記載のIII−V族化合物半導体素子の製造方法。
【請求項5】
前記GaAsxSb1−x(0.33≦x≦0.65)を含むIII−V族化合物半導体層を成膜した後、該III−V族化合物半導体層上に窓層をInPにより成膜するとき、前記基板の温度600℃以下で、MOVPE(Metal Organic Vapor Phase Epitaxy)法で、当該InP窓層を成膜することを特徴とする、請求項4に記載のIII−V族化合物半導体素子の製造方法。
【請求項6】
前記III−V族化合物半導体素子が受光素子であって、前記InP窓層上に、選択拡散マスクパターンを形成して、該選択拡散マスクパターンの開口部から、p型不純物の亜鉛(Zn)を導入して、pn接合を前記GaAsxSb1−x(0.33≦x≦0.65)を含むIII−V族化合物半導体層の内部に形成する工程を含むことを特徴とする、請求項5に記載のIII−V族化合物半導体素子の製造方法。
【請求項1】
InP基板上にGaAsxSb1−x(0.33≦x≦0.65)を含むIII−V族化合物半導体層を積層した素子の製造方法であって、
前記GaAsxSb1−x層を分子線ビームエピタキシー(MBE:Molecular Beam Epitaxy)法で形成するとき、V族の、ヒ素(As)およびアンチモン(Sb)の両方の分子の供給量の和を、III族のガリウム(Ga)の分子の供給量の15倍以上とすることを特徴とする、III−V族化合物半導体素子の製造方法。
【請求項2】
InP基板上にInyGa1−yAs(0.35≦y≦0.71)とGaAsxSb1−x(0.33≦x≦0.65)とを交互に複数対、積層した多重量子井戸構造からなる層を含むIII−V族化合物半導体層を積層した素子の製造方法であって、
前記多重量子井戸構造からなる層を分子線ビームエピタキシー(MBE)法で形成するとき、前記GaAsxSb1−xを形成する際、V族の、ヒ素(As)およびアンチモン(Sb)の両方の分子の供給量の和を、III族のガリウム(Ga)の分子の供給量の15倍以上とすることを特徴とする、III−V族化合物半導体素子の製造方法。
【請求項3】
前記アンチモンは、Sb1および/またはSb2の分子線で供給することを特徴とする、請求項1または2に記載のIII−V族化合物半導体素子の製造方法。
【請求項4】
前記GaAsxSb1−x(0.33≦x≦0.65)を成膜するとき、前記基板の温度を520℃以下とすることを特徴とする、請求項1〜3のいずれか1項に記載のIII−V族化合物半導体素子の製造方法。
【請求項5】
前記GaAsxSb1−x(0.33≦x≦0.65)を含むIII−V族化合物半導体層を成膜した後、該III−V族化合物半導体層上に窓層をInPにより成膜するとき、前記基板の温度600℃以下で、MOVPE(Metal Organic Vapor Phase Epitaxy)法で、当該InP窓層を成膜することを特徴とする、請求項4に記載のIII−V族化合物半導体素子の製造方法。
【請求項6】
前記III−V族化合物半導体素子が受光素子であって、前記InP窓層上に、選択拡散マスクパターンを形成して、該選択拡散マスクパターンの開口部から、p型不純物の亜鉛(Zn)を導入して、pn接合を前記GaAsxSb1−x(0.33≦x≦0.65)を含むIII−V族化合物半導体層の内部に形成する工程を含むことを特徴とする、請求項5に記載のIII−V族化合物半導体素子の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2010−232298(P2010−232298A)
【公開日】平成22年10月14日(2010.10.14)
【国際特許分類】
【出願番号】特願2009−76280(P2009−76280)
【出願日】平成21年3月26日(2009.3.26)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
【公開日】平成22年10月14日(2010.10.14)
【国際特許分類】
【出願日】平成21年3月26日(2009.3.26)
【出願人】(000002130)住友電気工業株式会社 (12,747)
【Fターム(参考)】
[ Back to top ]