SOI構造を有する半導体装置
【課題】ソース/ドレイン領域からの不純物の拡散を抑制することができるSOI構造を有する半導体装置を提供する。
【解決手段】主表面を有する単結晶シリコン層は、埋込酸化膜2上に形成されている。第1導電型の1対のソース/ドレイン領域14は、単結晶シリコン層の主表面にチャネル領域を規定するように形成されている。ゲート電極12は単結晶シリコン層の主表面上にゲート絶縁膜11を介して形成されている。フィールド酸化膜13は単結晶シリコン層の主表面に形成され、単結晶シリコン層を複数の単結晶シリコン層3に分離している。単結晶シリコン層3とフィールド酸化膜13との境界近傍の単結晶シリコン層3に窒素が導入されている。窒素の濃度プロファイルは、フィールド酸化膜13に接する単結晶シリコン層3表面に窒素パイル・アップ領域8を有している。
【解決手段】主表面を有する単結晶シリコン層は、埋込酸化膜2上に形成されている。第1導電型の1対のソース/ドレイン領域14は、単結晶シリコン層の主表面にチャネル領域を規定するように形成されている。ゲート電極12は単結晶シリコン層の主表面上にゲート絶縁膜11を介して形成されている。フィールド酸化膜13は単結晶シリコン層の主表面に形成され、単結晶シリコン層を複数の単結晶シリコン層3に分離している。単結晶シリコン層3とフィールド酸化膜13との境界近傍の単結晶シリコン層3に窒素が導入されている。窒素の濃度プロファイルは、フィールド酸化膜13に接する単結晶シリコン層3表面に窒素パイル・アップ領域8を有している。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は、半導体装置に関し、より特定的には、SOI構造を有する半導体装置に関する。
【背景技術】
【0002】
図29は従来のSOIトランジスタの構造を示した平面図であり、図30は図29の100−100線に沿った断面図、図31は図29の200−200線に沿った断面図である。図29〜図31を参照して、従来のSOIトランジスタでは、シリコン基板1上に埋込酸化膜2が形成されている。埋込酸化膜2上にはシリコン層3が形成されている。シリコン層3上には薄いゲート絶縁膜11を介してゲート電極12が設けられている。シリコン層3のゲート電極12下の領域には、1×1017/cm3程度のp型の不純物を含むチャネル領域15が形成されている。そのチャネル領域15を挟むように、1×1020/cm3程度のn型の不純物を含むソース/ドレイン領域14が所定の間隔を隔てて形成されている。ゲート電極12下のシリコン層3の端部にはチャネル領域15よりも高い不純物濃度である1×1018/cm3程度のp型の不純物を含む分離領域107が設けられている。この分離領域107は、シリコン層3の端部での寄生MOSトランジスタの発生を防止するために設けられている。具体的には、シリコン層3の端部は、通常メサ型に切り落とされたり、LOCOS(LOCal Oxidation of Silicon)分離されている。このような端部領域では電界が集中したり不純物濃度が低下したりするためこの端部のしきい値電圧が低下し、その結果いわゆる寄生MOSトランジスタが発生する。このため、通常、シリコン層3の端部には、チャネル形成領域15より不純物濃度の高い不純物を導入してその部分のしきい値電圧を上昇させた分離領域107を設けている。
【0003】
ゲート電極12を覆うように層間絶縁膜16が形成されており、その層間絶縁膜16にはコンタクトホール17が所定領域に形成されている。コンタクトホール17を介してゲート電極12、1対のソース/ドレイン領域14にそれぞれ接続するようにアルミ配線18が形成されている。
【0004】
次に、図32〜図43を参照して、従来のSOIトランジスタの製造方法について説明する。まず図32に示すように、シリコン基板1上に4000Å程度の厚みを有する埋込酸化膜2を挟んで、その上に1000Å程度の厚みを有する単結晶からなるシリコン層3が形成される。なお、埋込酸化膜2は、シリコン基板1に酸素イオンが200keVで2×1018/cm2程度注入された後に1300℃程度の高温熱処理が行なわれることによって形成される。
【0005】
次に、図33に示すように、シリコン層3上に300Å程度の厚みを有するパッド酸化膜4を形成した後、その上に2000Å程度の厚みを有するシリコン窒化膜5を形成する。シリコン窒化膜5上の所定領域に写真製版技術を用いて図34に示すようなフォトレジスト6を形成する。このフォトレジスト6はフィールド活性層パターンを有している。フォトレジスト6をマスクとしてシリコン窒化膜5とパッド酸化膜4をエッチングすることによって、図35に示されるような形状のシリコン窒化膜5およびパッド酸化膜4が形成される。この後、p型不純物であるボロン(B)を20keVで1×1013/cm2程度注入することによって、図36に示されるような分離領域107が形成される。この後フォトレジスト6を除去する。
【0006】
次に、シリコン窒化膜5上にさらにシリコン窒化膜(図示せず)を堆積した後、異方性エッチングを行なうことによってシリコン窒化膜5の側壁に図37に示されるようなシリコン窒化膜スペーサ10を形成する。そのシリコン窒化膜5とシリコン窒化膜スペーサ10とをマスクとしてシリコン層3を異方性エッチングすることによって図37に示されるようなフィールド活性領域となる島状のシリコン層3が形成される。この後、シリコン窒化膜5、シリコン窒化膜スペーサ10およびパッド酸化膜4が除去されて図38に示されるような形状が得られる。
【0007】
次に、シリコン層3の上表面および両側面をゲート絶縁膜11を介して覆うように図39〜図41に示されるようなゲート電極12が形成される。図39はゲート電極12の延びる方向に沿った断面図であり、図40は図39と直交する方向に沿った断面図であり、図41は平面図である。なお、ゲート電極12の形成前にトランジスタのしきい値電圧を調整するためのチャネルドープを、たとえばボロン(B)を4×1012/cm2程度注入することによってチャネル形成領域15を形成しておく。図39〜図41のようにゲート電極12をパターニングした後、図42および図43に示すように、そのゲート電極12をマスクとしてn型の不純物であるヒ素(As)を1×1015/cm2程度で注入する。これによって、チャネル領域15を挟むようなn型のソース/ドレイン領域14を形成する。このソース/ドレイン領域14を形成するためのイオン注入によって、ゲート電極12下以外の部分のp型不純物が導入された分離領域107は図43に示すように消失してしまう。
【0008】
上記のようなソース/ドレイン領域14の形成後、図29〜図31に示したような、層間絶縁膜16を堆積するとともにコンタクトホール17を開孔し、その後アルミ配線18を形成する。このようにして、従来のSOIトランジスタが完成されていた。
【発明の開示】
【発明が解決しようとする課題】
【0009】
上記のような島状に半導体層3を加工して形成するSOI構造では、シリコン層3の端面部分での結晶性が劣化する。このため、ゲート電極12下に位置するシリコン層3の端部においてソース/ドレイン領域14からの不純物の増速拡散が発生し、図44に示されるような増速拡散領域105が形成される。このような増速拡散領域105が形成されると、トランジスタ特性として図45に示すような異常リーク特性が発生するという問題点があった。
【0010】
この発明の1つの目的は、SOI構造を有する半導体装置において、ソース/ドレイン領域からの不純物の増速拡散を抑制することである。
【0011】
この発明のもう1つの目的は、SOI構造を有する半導体装置において、異常リーク特性が発生するのを有効に抑制することである。
【課題を解決するための手段】
【0012】
この発明の一の局面によるSOI構造を有する半導体装置は、半導体層と、第1導電型の1対のソース/ドレイン領域と、ゲート電極とを備えている。半導体層は絶縁体上に形成されており主表面を有している。1対のソース/ドレイン領域は、半導体層の主表面にチャネル領域を規定するように間隔を隔てて形成されている。ゲート電極は半導体層の主表面上にゲート絶縁膜を介して形成されている。少なくともソース/ドレイン領域のゲート電極の延びる方向の端部とゲート電極下に位置する半導体層の端部とのいずれかには窒素が導入されている。その窒素の濃度プロファイルは、ソース/ドレイン領域のゲート電極の延びる方向の最端部とゲート電極下に位置する半導体層の最端部との少なくともいずれかにおいて第1の濃度ピークを有する。このように窒素をソース/ドレイン領域のゲート電極の延びる方向の最端部、または、ゲート電極下に位置する半導体層の最端部のいずれかに濃度ピークを有するように導入することによって、その最端部においてソース/ドレイン領域からの不純物が拡散するのが抑制される。この結果、ソース/ドレイン領域の不純物がゲート電極下に位置する半導体層の端部へ増速拡散するのを有効に抑制することができる。具体的には、導入された窒素原子によってソース/ドレイン領域の不純物の拡散の仲介となる点欠陥などがトラップされるので、ソース/ドレイン領域からの不純物の増速拡散を抑制することができる。これにより、トランジスタ特性の異常リークの発生を防止することができる。
【0013】
上記一の局面による半導体装置の構成において、ゲート電極下に位置する半導体層の端部に第2導電型の高濃度不純物領域が形成されてもよい。このように構成すれば、ゲート電極下に位置する半導体層の端部における寄生トランジスタの発生が抑制される。
【0014】
また、上記一の局面による半導体装置の構成において、半導体層を絶縁体上に間隔を隔てて島状に複数形成するように構成してもよい。
【0015】
また、上記一の局面による半導体装置において、半導体層を半導体層の主表面に形成された素子分離絶縁膜によって複数の半導体層に分離するように構成するとともに、半導体層と素子分離絶縁膜との境界領域近傍でかつゲート電極下に位置する半導体層の領域に窒素を導入し、さらに素子分離絶縁膜に接する半導体層の最端部において濃度ピークを有するように窒素の濃度プロファイルを調整する。このようにしても、素子分離絶縁膜によって分離されたSOI構造におけるソース/ドレイン領域からの不純物の増速拡散を防止することができる。
【0016】
また、上記一の局面における半導体装置の構成において、窒素を少なくともソース/ドレイン領域に導入するとともに、窒素をソース/ドレイン領域近傍のチャネル領域にも導入するように構成する。このようにすれば、ソース/ドレイン領域の不純物がチャネル領域側に拡散するのも防止することができる。
【0017】
上記一の局面における半導体装置の構成において、窒素を少なくともソース/ドレイン領域に導入するとともに、窒素の垂直方向の第2の濃度ピークを半導体層と絶縁体との界面近傍に位置するように構成する。このように構成することによって、半導体層の結晶性が劣化していると考えられる半導体層と絶縁体層との界面近傍でのソース/ドレイン領域からチャネル領域に向かう不純物の拡散を有効に防止することができる。
【0018】
この発明の他の局面におけるSOI構造を有する半導体装置の製造方法では、絶縁体上に主表面を有する半導体層を形成する。そしてその半導体層上に第1の注入マスクを形成する。第1の注入マスクをマスクとして半導体層の分離注入領域に第1導電型の不純物を注入することによりチャネル領域よりも高い不純物濃度を有する不純物領域を形成する。半導体層の主表面上にゲート絶縁膜を介してゲート電極を形成する。ゲート電極をマスクとして半導体層に第2導電型の不純物をイオン注入することによりソース/ドレイン領域を形成する。第1のマスクおよびゲート電極のうち少なくともいずれかをマスクとして、窒素を注入する。この後、熱処理を施す。このように窒素を注入して熱処理を行なうことによって、注入された窒素が不純物の拡散の起こりやすい半導体層の最端面にパイル・アップされ、その部分において、ソース/ドレイン領域の不純物の拡散の仲介となる点欠陥などが窒素原子によってトラップされるので、ソース/ドレイン領域の不純物の拡散を抑制することができる。
【0019】
また、上記他の局面による方法において、窒素の注入をソース/ドレイン領域の形成のための第2導電型の不純物のイオン注入よりも前に行なうように構成する。これにより、より有効にソース/ドレイン領域の第2導電型の不純物の拡散を防止することができる。
【0020】
また、上記他の方法において、窒素のイオン注入をゲート電極をマスクとして半導体層と絶縁体との界面近傍に窒素の縦方向の第2の濃度ピークが位置するように行なうように構成してもよい。このようにすれば、結晶が劣化して拡散が起こりやすいと考えられる半導体層と絶縁体との界面近傍における不純物の拡散をより有効に防止することができる。
【0021】
また、上記他の方法において、窒素を、ゲート電極をマスクとして、ソース/ドレイン領域を形成するための第1導電型の不純物のイオン注入よりもチャネル領域側に注入するように構成してもよい。このようにすれば、ソース/ドレイン領域のみならずソース/ドレイン領域近傍のチャネル領域にも窒素が注入されることになり、ソース/ドレイン領域とチャネル領域との界面近傍に位置するソース/ドレイン領域の不純物のチャネル領域への拡散を有効に防止することができる。
【発明の効果】
【0022】
以上説明したように本発明によれば、ソース/ドレイン領域からの不純物の増速拡散を防止することができるSOI構造を有する半導体装置を得ることができる。
【発明を実施するための最良の形態】
【0023】
以下、本発明の実施の形態について図に基づいて説明する。
(第1の実施形態)
まず図1〜図4を参照して、本発明の第1の実施形態によるSOI構造を有する半導体装置について説明する。この第1の実施形態では、シリコン基板1上に埋込酸化膜(絶縁体)2が形成されている。埋込酸化膜2上の所定領域には単結晶のシリコン層(半導体層)3が形成されている。シリコン層3には、1×1017/cm3程度のp型不純物を有するチャネル領域15を挟むように、所定の間隔を隔てて1×1020/cm3程度のn型不純物を含むソース/ドレイン領域14が形成されている。シリコン層3の上表面上および側表面上にはゲート絶縁膜11を挟んでゲート電極12が形成されている。
【0024】
また、ゲート電極12下のシリコン層3の端部には、チャネル領域15よりも高い不純物濃度である1×1018/cm3程度のp型不純物を含む分離領域7が設けられている。この分離領域7は、ゲート電極12下のシリコン層3の端部での電界集中による寄生トランジスタの発生を防止するために設けられている。ここで、この実施形態による半導体装置では、分離領域7に窒素が1×1020/cm3程度の濃度で導入されている。シリコン層3の端面には窒素が蓄積した窒素パイル・アップ領域8が設けられている。図2および図4を参照して、シリコン層3の端面の窒素パイル・アップ領域8では窒素の濃度が高く、端面で濃度ピーク(1×1021/cm3)が存在することがわかる。
【0025】
ゲート電極12を覆うように層間絶縁膜16が設けられており、さらにその層間絶縁膜16のソース/ドレイン領域14およびゲート電極12上に位置する領域にはそれぞれコンタクトホール17が設けられている。そのコンタクトホールを介してソース/ドレイン領域14およびゲート電極12にそれぞれ電気的に接続するようにアルミ配線18が形成されている。なお、図3および図4に示すように、ソース/ドレイン領域14を囲むように窒素が導入された分離領域7aが設けられているが、この分離領域7aは分離領域7と異なり、P型を有していない。
【0026】
上記のように、本実施の形態では、分離領域7に窒素を導入し、さらに分離領域7のシリコン層3の最端面近傍に窒素濃度のより高い窒素パイル・アップ領域8を設けることによって、シリコン層3の最端面においてソース/ドレイン領域14からの不純物が増速拡散されるのを有効に防止することができ、その結果異常リーク電流を低減することができる。また、ソース/ドレイン領域14からの不純物の拡散とともに顕著に現われていた寄生トランジスタの発生も低減することが可能となる。これは、シリコン層3の最端面において、ソース/ドレイン領域14の不純物の拡散の仲介となる点欠陥などを窒素原子がトラップすることによって、ソース/ドレイン領域14からの不純物の拡散を抑制することができるためである。この結果、ソース/ドレイン領域14の不純物がゲート電極12下のシリコン層3の最端部に増速拡散されるのを有効に防止することができる。
【0027】
次に、図5〜図17を参照して、図1〜図4に示した第1の実施の形態による半導体装置の製造プロセスについて説明する。まず、図5〜図8に示した工程は、図32〜図35に示した工程と同様であるので説明を省略する。次に、図9に示すように、フォトレジスト(第1の注入マスク)6をマスクとしてシリコン層3に窒素を注入する。窒素の注入条件は、たとえば10keVの注入エネルギで1×1015/cm2の注入量で行なうが、1×1013/cm2〜1×1016/cm2の範囲内であればどのような注入量であっても効果がある。注入量の最適値は分離条件との組合せによって決定される。
【0028】
ここで、窒素の注入は、ゲート電極12下のシリコン層3の端面(図2参照)でのソース/ドレイン領域14からの不純物の拡散を防止するためのものなので、最終的にシリコン層3の端面になる領域により多く窒素を導入するのが好ましい。この後、図10に示すように、同じフォトレジスト6をマスクとして分離領域7にボロン(B)を20keVの注入エネルギで3×1013/cm2程度の注入量で注入する。このボロンのイオン注入は、垂直に注入する方法であってもよいし、斜め回転イオン注入を用いてもよい。この後、フォトレジスト6、図37〜図43に示した従来のプロセスと同様のプロセスを用いて、図11〜図17のプロセスが施される。図17におけるヒ素のイオン注入は50keV,1×1015/cm2で行ない、その後800℃,30分の熱処理を行なうことによって、ヒ素を活性化させるとともに、窒素パイル・アップ領域8が形成される。
【0029】
なお、図8〜図12のプロセスでは、シリコン窒化膜スペーサ10を用いてその下に分離領域7を形成しているが、必ずしもこの方法による必要はない。たとえば、図18〜図20に示すように、フォトレジスト6をマスクとしてシリコン層3を島状にメサ加工した後、斜め回転イオン注入を用いて窒素を注入した後さらに斜め回転イオン注入法を用いてボロンを注入するようにしてもよい。
【0030】
(第2の実施形態)
次に、図21を参照して、本発明の第2の実施の形態による半導体装置について説明する。この第2の実施の形態では、LOCOS分離を用いたSOI構造に本発明を適用している。この構造では、シリコン層3の端部にはLOCOS法によって形成したフィールド酸化膜(素子分離絶縁膜)13が形成されており、このフィールド酸化膜13によって隣接するシリコン層3が分離されている。このような構造においても、ゲート電極12下に位置するシリコン層3の端部ではフィールド酸化膜13の形成によって応力が発生して結晶欠陥が生じやすい。このため、その部分で寄生トランジスタの発生を防止するため、チャネル領域15よりも高い不純物(ボロン)の濃度を有する分離領域7を形成している。また、その分離領域7にこの実施の形態では窒素を導入することによって、ソース/ドレイン領域(図示せず)からの不純物が分離領域7に増速拡散されるのを有効に防止することができる。つまり、分離領域7には、高濃度のボロンと、窒素が導入されている。さらに、分離領域7のフィールド酸化膜13側の端部には窒素が蓄積された窒素パイル・アップ領域8を形成している。
【0031】
(第3の実施形態)
次に、図22〜図27を参照して、本発明の第3の実施形態によるSOI構造を有する半導体装置およびその製造プロセスについて説明する。まず、図26および図27に示すように、この第3の実施形態では、ソース/ドレイン領域14に窒素が導入されており、さらに、ソース/ドレイン領域14を囲むシリコン層3の端部に窒素濃度の高い窒素パイル・アップ領域8が設けられている。このようにソース/ドレイン領域14のゲート電極12の延びる方向の端部に窒素濃度の高い窒素パイル・アップ領域8を設けることによって、その窒素原子が、拡散の起こりやすいソース/ドレイン領域14のゲート電極12の延びる方向の端部において、ソース/ドレイン領域14の不純物の拡散を防止する効果がある。このため、分離領域7にソース/ドレイン領域14からの不純物が増速拡散するのを防止することができる。これにより、その増速拡散による異常リーク電流の発生を防止することができる。また、ソース/ドレイン領域14に導入された窒素によって、分離領域7における増速拡散を防止することができる効果に加えて、チャネル領域15に対しても同様の効果を得ることができる。具体的には、埋込酸化膜2上に形成するシリコン層3は結晶性が不十分な場合があり、シリコン層3の端部だけでなくチャネル領域15の部分においても結晶性の悪い部分が存在する可能性がある。このため、チャネル領域15の結晶性の悪い部分から部分的に同様の増速拡散が起こり、その結果異常リーク電流が発生するということも考えられる。ソース/ドレイン領域14に窒素を導入することによって、このようなチャネル領域15におけるソース/ドレイン領域14からの不純物の増速拡散をも有効に防止することにできる。なお、シリコン層3のチャネル領域15における結晶性の劣化は、埋込酸化膜2近傍で起こる確率が高いので、ソース/ドレイン領域14に導入する窒素の縦方向(垂直方向)の濃度ピークを埋込酸化膜2とシリコン層3との界面に設定するのが好ましい。
【0032】
上記の第3の実施の形態の半導体装置の製造プロセスとしては、図22および図23に示すように、パターニングされたゲート電極12をマスクとしてソース/ドレイン領域14が形成される領域に窒素を10keV,1×1015/cm2の条件下で注入する。この窒素の注入は垂直方向に注入する場合を示しているが、斜め回転イオン注入を用いて注入してもよい。この後、図24および図25に示すように、ゲート電極12をマスクとしてヒ素(As)をイオン注入する。このイオン注入は垂直イオン注入を用いる。これにより、ソース/ドレイン領域14が形成される。なお、窒素の注入はソース/ドレイン領域14を形成するためのヒ素の注入よりも前に行なうことによって、ヒ素の拡散をより有効に防止することができる。また、窒素を斜め回転イオン注入法を用いて注入してヒ素を垂直イオン注入法を用いて注入すれば、図25に示すように、窒素注入領域7bをソース/ドレイン領域14内のヒ素よりもゲート電極12のより内側に導入することができる。これによりチャネル領域15側に位置するヒ素がチャネル領域15に拡散するのをより有効に防止することができる。ヒ素の注入後に、800℃,30分の熱処理を施すことによってヒ素を電気的に活性化させるとともに、窒素パイル・アップ領域8が形成される。
【0033】
(第4の実施形態)
次に、図28を参照して、本発明の第4の実施の形態による半導体装置では、LDD(Lightly Doped Drain)構造を有するソース/ドレイン領域に窒素を導入している。LDD構造は、低濃度の不純物領域14bと高濃度の不純物領域14aとによって構成される。このようにLDD構造のソース/ドレイン領域(14a,14b)に窒素を導入することによっても上記したと同様、ソース/ドレイン領域14からの不純物の拡散を有効に防止することができる。なお、LDD構造は、通常、低濃度のソース/ドレイン領域14bを形成するためのイオン注入を行なった後、高濃度のソース/ドレイン領域14aを形成するためのイオン注入を行なうことによって形成する。この場合、低濃度の不純物領域14bのためのイオン注入を行なう前に窒素を注入する。より詳細には、窒素は、ソース/ドレイン領域14aおよび14b形成のために注入したイオンを活性化させるための熱処理を行なう前に注入するのが望ましい。また、窒素を斜め回転イオン注入法を用いて注入し、低濃度のソース/ドレイン領域14bのイオン注入を垂直イオン注入を用いて行なうことによって、低濃度のソース/ドレイン領域14bよりもゲート電極12側に窒素を導入した窒素注入領域7bを形成することができる。これにより、チャネル領域15近傍に位置する低濃度のソース/ドレイン領域14bの不純物の拡散をより有効に防止することができる。また、窒素注入後に800℃で30分程度の熱処理を施すことによって、シリコン層3の端部に窒素パイル・アップ領域8を形成することができる。
【0034】
なお、上記第1〜第4の実施の形態ではNMOS型トランジスタについてn型のソース/ドレイン領域の不純物の異常拡散を防止するために窒素注入を行なっているが、PMOS型トランジスタのp型のソース/ドレイン領域の不純物の異常拡散防止のために窒素注入を行なっても同様の効果を得ることができる。また、上記第1〜第4の実施の形態ではNMOS型トランジスタのみが存在する構造を示したが、NMOS型トランジスタとPMOS型トランジスタの両方が存在する場合には、両者のゲート電極形成後に共通に窒素注入を行なえば、窒素注入プロセスをより簡略的に行なうことができる。なお、第1の実施の形態に示した分離領域7に窒素が導入された構造と第3の実施の形態に示したソース/ドレイン領域14に窒素が導入された構造とを組合せてもよい。このようにすれば、ソース/ドレイン領域14からの不純物の拡散をより有効に防止することができる。
【0035】
今回開示された各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
【産業上の利用可能性】
【0036】
本発明に従ったSOI構造を有する半導体装置は、SOI構造の特有の問題点であるソース/ドレイン領域からの不純物の拡散によるリーク電流の発生を防止することができるものである。このため、SOI構造を有する半導体装置に広く適用可能である。
【図面の簡単な説明】
【0037】
【図1】本発明の一の実施の形態によるSOI構造を有する半導体装置を示した平面図である。
【図2】図1に示した半導体装置の100−100線に沿った断面図である。
【図3】図1の半導体装置の200−200線に沿った断面図である。
【図4】図1に示した半導体装置の100−100線に沿った不純物プロファイル図である。
【図5】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図6】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図7】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図8】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図9】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図10】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図11】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図12】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図13】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図14】図13に示した工程における図13と直交する断面に沿った断面図である。
【図15】図13および図14に示した工程における平面図である。
【図16】図1〜図3に示した本発明の半導体装置の製造プロセスを説明するための断面図である。
【図17】図16に示した工程における図16と垂直な断面に沿った断面図である。
【図18】図1〜図3に示した本発明の半導体装置を製造するための他の方法を示した断面図である。
【図19】図1〜図3に示した本発明の半導体装置を製造するための他の方法を示した断面図である。
【図20】図1〜図3に示した本発明の半導体装置を製造するための他の方法を示した断面図である。
【図21】本発明の第2の実施形態によるSOI構造を有する半導体装置を示した断面図である。
【図22】本発明の第3の実施形態によるSOI構造を有する半導体装置の製造プロセスを示した断面図である。
【図23】図22と直交する方向の断面図である。
【図24】本発明の第3の実施形態によるSOI構造を有する半導体装置の製造プロセスを説明するための断面図である。
【図25】図24に対して直交する方向の断面図である。
【図26】第3の実施形態の窒素の分布状態を説明するための斜視図である。
【図27】図26の300−300線に沿った不純物プロファイル図である。
【図28】本発明の第4の実施形態によるSOI構造を有する半導体装置を示した断面図である。
【図29】従来のSOI構造を有する半導体装置を示した平面図である。
【図30】図29に示した半導体装置の100−100線に沿った断面図である。
【図31】図29に示した半導体装置の200−200線に沿った断面図である。
【図32】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図33】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図34】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図35】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図36】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図37】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図38】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図39】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図40】図39の断面に直交する断面図である。
【図41】図39および図40の平面図である。
【図42】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図43】図42の断面に直交する断面図である。
【図44】従来の半導体装置の問題点を説明するための斜視図である。
【図45】従来の半導体装置の問題点を説明するためのゲート電圧とドレイン電流との関係を示した相関図である。
【符号の説明】
【0038】
1 シリコン基板、2 埋込酸化膜、3 シリコン層、6 フォトレジスト、7 分離領域、8 窒素パイル・アップ領域、11 ゲート絶縁膜、12 ゲート電極、13 フィールド酸化膜、14 ソース/ドレイン領域、15 チャネル領域、16 層間絶縁膜。
【技術分野】
【0001】
この発明は、半導体装置に関し、より特定的には、SOI構造を有する半導体装置に関する。
【背景技術】
【0002】
図29は従来のSOIトランジスタの構造を示した平面図であり、図30は図29の100−100線に沿った断面図、図31は図29の200−200線に沿った断面図である。図29〜図31を参照して、従来のSOIトランジスタでは、シリコン基板1上に埋込酸化膜2が形成されている。埋込酸化膜2上にはシリコン層3が形成されている。シリコン層3上には薄いゲート絶縁膜11を介してゲート電極12が設けられている。シリコン層3のゲート電極12下の領域には、1×1017/cm3程度のp型の不純物を含むチャネル領域15が形成されている。そのチャネル領域15を挟むように、1×1020/cm3程度のn型の不純物を含むソース/ドレイン領域14が所定の間隔を隔てて形成されている。ゲート電極12下のシリコン層3の端部にはチャネル領域15よりも高い不純物濃度である1×1018/cm3程度のp型の不純物を含む分離領域107が設けられている。この分離領域107は、シリコン層3の端部での寄生MOSトランジスタの発生を防止するために設けられている。具体的には、シリコン層3の端部は、通常メサ型に切り落とされたり、LOCOS(LOCal Oxidation of Silicon)分離されている。このような端部領域では電界が集中したり不純物濃度が低下したりするためこの端部のしきい値電圧が低下し、その結果いわゆる寄生MOSトランジスタが発生する。このため、通常、シリコン層3の端部には、チャネル形成領域15より不純物濃度の高い不純物を導入してその部分のしきい値電圧を上昇させた分離領域107を設けている。
【0003】
ゲート電極12を覆うように層間絶縁膜16が形成されており、その層間絶縁膜16にはコンタクトホール17が所定領域に形成されている。コンタクトホール17を介してゲート電極12、1対のソース/ドレイン領域14にそれぞれ接続するようにアルミ配線18が形成されている。
【0004】
次に、図32〜図43を参照して、従来のSOIトランジスタの製造方法について説明する。まず図32に示すように、シリコン基板1上に4000Å程度の厚みを有する埋込酸化膜2を挟んで、その上に1000Å程度の厚みを有する単結晶からなるシリコン層3が形成される。なお、埋込酸化膜2は、シリコン基板1に酸素イオンが200keVで2×1018/cm2程度注入された後に1300℃程度の高温熱処理が行なわれることによって形成される。
【0005】
次に、図33に示すように、シリコン層3上に300Å程度の厚みを有するパッド酸化膜4を形成した後、その上に2000Å程度の厚みを有するシリコン窒化膜5を形成する。シリコン窒化膜5上の所定領域に写真製版技術を用いて図34に示すようなフォトレジスト6を形成する。このフォトレジスト6はフィールド活性層パターンを有している。フォトレジスト6をマスクとしてシリコン窒化膜5とパッド酸化膜4をエッチングすることによって、図35に示されるような形状のシリコン窒化膜5およびパッド酸化膜4が形成される。この後、p型不純物であるボロン(B)を20keVで1×1013/cm2程度注入することによって、図36に示されるような分離領域107が形成される。この後フォトレジスト6を除去する。
【0006】
次に、シリコン窒化膜5上にさらにシリコン窒化膜(図示せず)を堆積した後、異方性エッチングを行なうことによってシリコン窒化膜5の側壁に図37に示されるようなシリコン窒化膜スペーサ10を形成する。そのシリコン窒化膜5とシリコン窒化膜スペーサ10とをマスクとしてシリコン層3を異方性エッチングすることによって図37に示されるようなフィールド活性領域となる島状のシリコン層3が形成される。この後、シリコン窒化膜5、シリコン窒化膜スペーサ10およびパッド酸化膜4が除去されて図38に示されるような形状が得られる。
【0007】
次に、シリコン層3の上表面および両側面をゲート絶縁膜11を介して覆うように図39〜図41に示されるようなゲート電極12が形成される。図39はゲート電極12の延びる方向に沿った断面図であり、図40は図39と直交する方向に沿った断面図であり、図41は平面図である。なお、ゲート電極12の形成前にトランジスタのしきい値電圧を調整するためのチャネルドープを、たとえばボロン(B)を4×1012/cm2程度注入することによってチャネル形成領域15を形成しておく。図39〜図41のようにゲート電極12をパターニングした後、図42および図43に示すように、そのゲート電極12をマスクとしてn型の不純物であるヒ素(As)を1×1015/cm2程度で注入する。これによって、チャネル領域15を挟むようなn型のソース/ドレイン領域14を形成する。このソース/ドレイン領域14を形成するためのイオン注入によって、ゲート電極12下以外の部分のp型不純物が導入された分離領域107は図43に示すように消失してしまう。
【0008】
上記のようなソース/ドレイン領域14の形成後、図29〜図31に示したような、層間絶縁膜16を堆積するとともにコンタクトホール17を開孔し、その後アルミ配線18を形成する。このようにして、従来のSOIトランジスタが完成されていた。
【発明の開示】
【発明が解決しようとする課題】
【0009】
上記のような島状に半導体層3を加工して形成するSOI構造では、シリコン層3の端面部分での結晶性が劣化する。このため、ゲート電極12下に位置するシリコン層3の端部においてソース/ドレイン領域14からの不純物の増速拡散が発生し、図44に示されるような増速拡散領域105が形成される。このような増速拡散領域105が形成されると、トランジスタ特性として図45に示すような異常リーク特性が発生するという問題点があった。
【0010】
この発明の1つの目的は、SOI構造を有する半導体装置において、ソース/ドレイン領域からの不純物の増速拡散を抑制することである。
【0011】
この発明のもう1つの目的は、SOI構造を有する半導体装置において、異常リーク特性が発生するのを有効に抑制することである。
【課題を解決するための手段】
【0012】
この発明の一の局面によるSOI構造を有する半導体装置は、半導体層と、第1導電型の1対のソース/ドレイン領域と、ゲート電極とを備えている。半導体層は絶縁体上に形成されており主表面を有している。1対のソース/ドレイン領域は、半導体層の主表面にチャネル領域を規定するように間隔を隔てて形成されている。ゲート電極は半導体層の主表面上にゲート絶縁膜を介して形成されている。少なくともソース/ドレイン領域のゲート電極の延びる方向の端部とゲート電極下に位置する半導体層の端部とのいずれかには窒素が導入されている。その窒素の濃度プロファイルは、ソース/ドレイン領域のゲート電極の延びる方向の最端部とゲート電極下に位置する半導体層の最端部との少なくともいずれかにおいて第1の濃度ピークを有する。このように窒素をソース/ドレイン領域のゲート電極の延びる方向の最端部、または、ゲート電極下に位置する半導体層の最端部のいずれかに濃度ピークを有するように導入することによって、その最端部においてソース/ドレイン領域からの不純物が拡散するのが抑制される。この結果、ソース/ドレイン領域の不純物がゲート電極下に位置する半導体層の端部へ増速拡散するのを有効に抑制することができる。具体的には、導入された窒素原子によってソース/ドレイン領域の不純物の拡散の仲介となる点欠陥などがトラップされるので、ソース/ドレイン領域からの不純物の増速拡散を抑制することができる。これにより、トランジスタ特性の異常リークの発生を防止することができる。
【0013】
上記一の局面による半導体装置の構成において、ゲート電極下に位置する半導体層の端部に第2導電型の高濃度不純物領域が形成されてもよい。このように構成すれば、ゲート電極下に位置する半導体層の端部における寄生トランジスタの発生が抑制される。
【0014】
また、上記一の局面による半導体装置の構成において、半導体層を絶縁体上に間隔を隔てて島状に複数形成するように構成してもよい。
【0015】
また、上記一の局面による半導体装置において、半導体層を半導体層の主表面に形成された素子分離絶縁膜によって複数の半導体層に分離するように構成するとともに、半導体層と素子分離絶縁膜との境界領域近傍でかつゲート電極下に位置する半導体層の領域に窒素を導入し、さらに素子分離絶縁膜に接する半導体層の最端部において濃度ピークを有するように窒素の濃度プロファイルを調整する。このようにしても、素子分離絶縁膜によって分離されたSOI構造におけるソース/ドレイン領域からの不純物の増速拡散を防止することができる。
【0016】
また、上記一の局面における半導体装置の構成において、窒素を少なくともソース/ドレイン領域に導入するとともに、窒素をソース/ドレイン領域近傍のチャネル領域にも導入するように構成する。このようにすれば、ソース/ドレイン領域の不純物がチャネル領域側に拡散するのも防止することができる。
【0017】
上記一の局面における半導体装置の構成において、窒素を少なくともソース/ドレイン領域に導入するとともに、窒素の垂直方向の第2の濃度ピークを半導体層と絶縁体との界面近傍に位置するように構成する。このように構成することによって、半導体層の結晶性が劣化していると考えられる半導体層と絶縁体層との界面近傍でのソース/ドレイン領域からチャネル領域に向かう不純物の拡散を有効に防止することができる。
【0018】
この発明の他の局面におけるSOI構造を有する半導体装置の製造方法では、絶縁体上に主表面を有する半導体層を形成する。そしてその半導体層上に第1の注入マスクを形成する。第1の注入マスクをマスクとして半導体層の分離注入領域に第1導電型の不純物を注入することによりチャネル領域よりも高い不純物濃度を有する不純物領域を形成する。半導体層の主表面上にゲート絶縁膜を介してゲート電極を形成する。ゲート電極をマスクとして半導体層に第2導電型の不純物をイオン注入することによりソース/ドレイン領域を形成する。第1のマスクおよびゲート電極のうち少なくともいずれかをマスクとして、窒素を注入する。この後、熱処理を施す。このように窒素を注入して熱処理を行なうことによって、注入された窒素が不純物の拡散の起こりやすい半導体層の最端面にパイル・アップされ、その部分において、ソース/ドレイン領域の不純物の拡散の仲介となる点欠陥などが窒素原子によってトラップされるので、ソース/ドレイン領域の不純物の拡散を抑制することができる。
【0019】
また、上記他の局面による方法において、窒素の注入をソース/ドレイン領域の形成のための第2導電型の不純物のイオン注入よりも前に行なうように構成する。これにより、より有効にソース/ドレイン領域の第2導電型の不純物の拡散を防止することができる。
【0020】
また、上記他の方法において、窒素のイオン注入をゲート電極をマスクとして半導体層と絶縁体との界面近傍に窒素の縦方向の第2の濃度ピークが位置するように行なうように構成してもよい。このようにすれば、結晶が劣化して拡散が起こりやすいと考えられる半導体層と絶縁体との界面近傍における不純物の拡散をより有効に防止することができる。
【0021】
また、上記他の方法において、窒素を、ゲート電極をマスクとして、ソース/ドレイン領域を形成するための第1導電型の不純物のイオン注入よりもチャネル領域側に注入するように構成してもよい。このようにすれば、ソース/ドレイン領域のみならずソース/ドレイン領域近傍のチャネル領域にも窒素が注入されることになり、ソース/ドレイン領域とチャネル領域との界面近傍に位置するソース/ドレイン領域の不純物のチャネル領域への拡散を有効に防止することができる。
【発明の効果】
【0022】
以上説明したように本発明によれば、ソース/ドレイン領域からの不純物の増速拡散を防止することができるSOI構造を有する半導体装置を得ることができる。
【発明を実施するための最良の形態】
【0023】
以下、本発明の実施の形態について図に基づいて説明する。
(第1の実施形態)
まず図1〜図4を参照して、本発明の第1の実施形態によるSOI構造を有する半導体装置について説明する。この第1の実施形態では、シリコン基板1上に埋込酸化膜(絶縁体)2が形成されている。埋込酸化膜2上の所定領域には単結晶のシリコン層(半導体層)3が形成されている。シリコン層3には、1×1017/cm3程度のp型不純物を有するチャネル領域15を挟むように、所定の間隔を隔てて1×1020/cm3程度のn型不純物を含むソース/ドレイン領域14が形成されている。シリコン層3の上表面上および側表面上にはゲート絶縁膜11を挟んでゲート電極12が形成されている。
【0024】
また、ゲート電極12下のシリコン層3の端部には、チャネル領域15よりも高い不純物濃度である1×1018/cm3程度のp型不純物を含む分離領域7が設けられている。この分離領域7は、ゲート電極12下のシリコン層3の端部での電界集中による寄生トランジスタの発生を防止するために設けられている。ここで、この実施形態による半導体装置では、分離領域7に窒素が1×1020/cm3程度の濃度で導入されている。シリコン層3の端面には窒素が蓄積した窒素パイル・アップ領域8が設けられている。図2および図4を参照して、シリコン層3の端面の窒素パイル・アップ領域8では窒素の濃度が高く、端面で濃度ピーク(1×1021/cm3)が存在することがわかる。
【0025】
ゲート電極12を覆うように層間絶縁膜16が設けられており、さらにその層間絶縁膜16のソース/ドレイン領域14およびゲート電極12上に位置する領域にはそれぞれコンタクトホール17が設けられている。そのコンタクトホールを介してソース/ドレイン領域14およびゲート電極12にそれぞれ電気的に接続するようにアルミ配線18が形成されている。なお、図3および図4に示すように、ソース/ドレイン領域14を囲むように窒素が導入された分離領域7aが設けられているが、この分離領域7aは分離領域7と異なり、P型を有していない。
【0026】
上記のように、本実施の形態では、分離領域7に窒素を導入し、さらに分離領域7のシリコン層3の最端面近傍に窒素濃度のより高い窒素パイル・アップ領域8を設けることによって、シリコン層3の最端面においてソース/ドレイン領域14からの不純物が増速拡散されるのを有効に防止することができ、その結果異常リーク電流を低減することができる。また、ソース/ドレイン領域14からの不純物の拡散とともに顕著に現われていた寄生トランジスタの発生も低減することが可能となる。これは、シリコン層3の最端面において、ソース/ドレイン領域14の不純物の拡散の仲介となる点欠陥などを窒素原子がトラップすることによって、ソース/ドレイン領域14からの不純物の拡散を抑制することができるためである。この結果、ソース/ドレイン領域14の不純物がゲート電極12下のシリコン層3の最端部に増速拡散されるのを有効に防止することができる。
【0027】
次に、図5〜図17を参照して、図1〜図4に示した第1の実施の形態による半導体装置の製造プロセスについて説明する。まず、図5〜図8に示した工程は、図32〜図35に示した工程と同様であるので説明を省略する。次に、図9に示すように、フォトレジスト(第1の注入マスク)6をマスクとしてシリコン層3に窒素を注入する。窒素の注入条件は、たとえば10keVの注入エネルギで1×1015/cm2の注入量で行なうが、1×1013/cm2〜1×1016/cm2の範囲内であればどのような注入量であっても効果がある。注入量の最適値は分離条件との組合せによって決定される。
【0028】
ここで、窒素の注入は、ゲート電極12下のシリコン層3の端面(図2参照)でのソース/ドレイン領域14からの不純物の拡散を防止するためのものなので、最終的にシリコン層3の端面になる領域により多く窒素を導入するのが好ましい。この後、図10に示すように、同じフォトレジスト6をマスクとして分離領域7にボロン(B)を20keVの注入エネルギで3×1013/cm2程度の注入量で注入する。このボロンのイオン注入は、垂直に注入する方法であってもよいし、斜め回転イオン注入を用いてもよい。この後、フォトレジスト6、図37〜図43に示した従来のプロセスと同様のプロセスを用いて、図11〜図17のプロセスが施される。図17におけるヒ素のイオン注入は50keV,1×1015/cm2で行ない、その後800℃,30分の熱処理を行なうことによって、ヒ素を活性化させるとともに、窒素パイル・アップ領域8が形成される。
【0029】
なお、図8〜図12のプロセスでは、シリコン窒化膜スペーサ10を用いてその下に分離領域7を形成しているが、必ずしもこの方法による必要はない。たとえば、図18〜図20に示すように、フォトレジスト6をマスクとしてシリコン層3を島状にメサ加工した後、斜め回転イオン注入を用いて窒素を注入した後さらに斜め回転イオン注入法を用いてボロンを注入するようにしてもよい。
【0030】
(第2の実施形態)
次に、図21を参照して、本発明の第2の実施の形態による半導体装置について説明する。この第2の実施の形態では、LOCOS分離を用いたSOI構造に本発明を適用している。この構造では、シリコン層3の端部にはLOCOS法によって形成したフィールド酸化膜(素子分離絶縁膜)13が形成されており、このフィールド酸化膜13によって隣接するシリコン層3が分離されている。このような構造においても、ゲート電極12下に位置するシリコン層3の端部ではフィールド酸化膜13の形成によって応力が発生して結晶欠陥が生じやすい。このため、その部分で寄生トランジスタの発生を防止するため、チャネル領域15よりも高い不純物(ボロン)の濃度を有する分離領域7を形成している。また、その分離領域7にこの実施の形態では窒素を導入することによって、ソース/ドレイン領域(図示せず)からの不純物が分離領域7に増速拡散されるのを有効に防止することができる。つまり、分離領域7には、高濃度のボロンと、窒素が導入されている。さらに、分離領域7のフィールド酸化膜13側の端部には窒素が蓄積された窒素パイル・アップ領域8を形成している。
【0031】
(第3の実施形態)
次に、図22〜図27を参照して、本発明の第3の実施形態によるSOI構造を有する半導体装置およびその製造プロセスについて説明する。まず、図26および図27に示すように、この第3の実施形態では、ソース/ドレイン領域14に窒素が導入されており、さらに、ソース/ドレイン領域14を囲むシリコン層3の端部に窒素濃度の高い窒素パイル・アップ領域8が設けられている。このようにソース/ドレイン領域14のゲート電極12の延びる方向の端部に窒素濃度の高い窒素パイル・アップ領域8を設けることによって、その窒素原子が、拡散の起こりやすいソース/ドレイン領域14のゲート電極12の延びる方向の端部において、ソース/ドレイン領域14の不純物の拡散を防止する効果がある。このため、分離領域7にソース/ドレイン領域14からの不純物が増速拡散するのを防止することができる。これにより、その増速拡散による異常リーク電流の発生を防止することができる。また、ソース/ドレイン領域14に導入された窒素によって、分離領域7における増速拡散を防止することができる効果に加えて、チャネル領域15に対しても同様の効果を得ることができる。具体的には、埋込酸化膜2上に形成するシリコン層3は結晶性が不十分な場合があり、シリコン層3の端部だけでなくチャネル領域15の部分においても結晶性の悪い部分が存在する可能性がある。このため、チャネル領域15の結晶性の悪い部分から部分的に同様の増速拡散が起こり、その結果異常リーク電流が発生するということも考えられる。ソース/ドレイン領域14に窒素を導入することによって、このようなチャネル領域15におけるソース/ドレイン領域14からの不純物の増速拡散をも有効に防止することにできる。なお、シリコン層3のチャネル領域15における結晶性の劣化は、埋込酸化膜2近傍で起こる確率が高いので、ソース/ドレイン領域14に導入する窒素の縦方向(垂直方向)の濃度ピークを埋込酸化膜2とシリコン層3との界面に設定するのが好ましい。
【0032】
上記の第3の実施の形態の半導体装置の製造プロセスとしては、図22および図23に示すように、パターニングされたゲート電極12をマスクとしてソース/ドレイン領域14が形成される領域に窒素を10keV,1×1015/cm2の条件下で注入する。この窒素の注入は垂直方向に注入する場合を示しているが、斜め回転イオン注入を用いて注入してもよい。この後、図24および図25に示すように、ゲート電極12をマスクとしてヒ素(As)をイオン注入する。このイオン注入は垂直イオン注入を用いる。これにより、ソース/ドレイン領域14が形成される。なお、窒素の注入はソース/ドレイン領域14を形成するためのヒ素の注入よりも前に行なうことによって、ヒ素の拡散をより有効に防止することができる。また、窒素を斜め回転イオン注入法を用いて注入してヒ素を垂直イオン注入法を用いて注入すれば、図25に示すように、窒素注入領域7bをソース/ドレイン領域14内のヒ素よりもゲート電極12のより内側に導入することができる。これによりチャネル領域15側に位置するヒ素がチャネル領域15に拡散するのをより有効に防止することができる。ヒ素の注入後に、800℃,30分の熱処理を施すことによってヒ素を電気的に活性化させるとともに、窒素パイル・アップ領域8が形成される。
【0033】
(第4の実施形態)
次に、図28を参照して、本発明の第4の実施の形態による半導体装置では、LDD(Lightly Doped Drain)構造を有するソース/ドレイン領域に窒素を導入している。LDD構造は、低濃度の不純物領域14bと高濃度の不純物領域14aとによって構成される。このようにLDD構造のソース/ドレイン領域(14a,14b)に窒素を導入することによっても上記したと同様、ソース/ドレイン領域14からの不純物の拡散を有効に防止することができる。なお、LDD構造は、通常、低濃度のソース/ドレイン領域14bを形成するためのイオン注入を行なった後、高濃度のソース/ドレイン領域14aを形成するためのイオン注入を行なうことによって形成する。この場合、低濃度の不純物領域14bのためのイオン注入を行なう前に窒素を注入する。より詳細には、窒素は、ソース/ドレイン領域14aおよび14b形成のために注入したイオンを活性化させるための熱処理を行なう前に注入するのが望ましい。また、窒素を斜め回転イオン注入法を用いて注入し、低濃度のソース/ドレイン領域14bのイオン注入を垂直イオン注入を用いて行なうことによって、低濃度のソース/ドレイン領域14bよりもゲート電極12側に窒素を導入した窒素注入領域7bを形成することができる。これにより、チャネル領域15近傍に位置する低濃度のソース/ドレイン領域14bの不純物の拡散をより有効に防止することができる。また、窒素注入後に800℃で30分程度の熱処理を施すことによって、シリコン層3の端部に窒素パイル・アップ領域8を形成することができる。
【0034】
なお、上記第1〜第4の実施の形態ではNMOS型トランジスタについてn型のソース/ドレイン領域の不純物の異常拡散を防止するために窒素注入を行なっているが、PMOS型トランジスタのp型のソース/ドレイン領域の不純物の異常拡散防止のために窒素注入を行なっても同様の効果を得ることができる。また、上記第1〜第4の実施の形態ではNMOS型トランジスタのみが存在する構造を示したが、NMOS型トランジスタとPMOS型トランジスタの両方が存在する場合には、両者のゲート電極形成後に共通に窒素注入を行なえば、窒素注入プロセスをより簡略的に行なうことができる。なお、第1の実施の形態に示した分離領域7に窒素が導入された構造と第3の実施の形態に示したソース/ドレイン領域14に窒素が導入された構造とを組合せてもよい。このようにすれば、ソース/ドレイン領域14からの不純物の拡散をより有効に防止することができる。
【0035】
今回開示された各実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることを意図される。
【産業上の利用可能性】
【0036】
本発明に従ったSOI構造を有する半導体装置は、SOI構造の特有の問題点であるソース/ドレイン領域からの不純物の拡散によるリーク電流の発生を防止することができるものである。このため、SOI構造を有する半導体装置に広く適用可能である。
【図面の簡単な説明】
【0037】
【図1】本発明の一の実施の形態によるSOI構造を有する半導体装置を示した平面図である。
【図2】図1に示した半導体装置の100−100線に沿った断面図である。
【図3】図1の半導体装置の200−200線に沿った断面図である。
【図4】図1に示した半導体装置の100−100線に沿った不純物プロファイル図である。
【図5】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図6】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図7】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図8】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図9】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図10】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図11】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図12】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図13】図1〜図3に示した半導体装置の製造プロセスを説明するための断面図である。
【図14】図13に示した工程における図13と直交する断面に沿った断面図である。
【図15】図13および図14に示した工程における平面図である。
【図16】図1〜図3に示した本発明の半導体装置の製造プロセスを説明するための断面図である。
【図17】図16に示した工程における図16と垂直な断面に沿った断面図である。
【図18】図1〜図3に示した本発明の半導体装置を製造するための他の方法を示した断面図である。
【図19】図1〜図3に示した本発明の半導体装置を製造するための他の方法を示した断面図である。
【図20】図1〜図3に示した本発明の半導体装置を製造するための他の方法を示した断面図である。
【図21】本発明の第2の実施形態によるSOI構造を有する半導体装置を示した断面図である。
【図22】本発明の第3の実施形態によるSOI構造を有する半導体装置の製造プロセスを示した断面図である。
【図23】図22と直交する方向の断面図である。
【図24】本発明の第3の実施形態によるSOI構造を有する半導体装置の製造プロセスを説明するための断面図である。
【図25】図24に対して直交する方向の断面図である。
【図26】第3の実施形態の窒素の分布状態を説明するための斜視図である。
【図27】図26の300−300線に沿った不純物プロファイル図である。
【図28】本発明の第4の実施形態によるSOI構造を有する半導体装置を示した断面図である。
【図29】従来のSOI構造を有する半導体装置を示した平面図である。
【図30】図29に示した半導体装置の100−100線に沿った断面図である。
【図31】図29に示した半導体装置の200−200線に沿った断面図である。
【図32】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図33】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図34】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図35】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図36】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図37】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図38】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図39】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図40】図39の断面に直交する断面図である。
【図41】図39および図40の平面図である。
【図42】図29〜図31に示した従来の半導体装置の製造プロセスを説明するための断面図である。
【図43】図42の断面に直交する断面図である。
【図44】従来の半導体装置の問題点を説明するための斜視図である。
【図45】従来の半導体装置の問題点を説明するためのゲート電圧とドレイン電流との関係を示した相関図である。
【符号の説明】
【0038】
1 シリコン基板、2 埋込酸化膜、3 シリコン層、6 フォトレジスト、7 分離領域、8 窒素パイル・アップ領域、11 ゲート絶縁膜、12 ゲート電極、13 フィールド酸化膜、14 ソース/ドレイン領域、15 チャネル領域、16 層間絶縁膜。
【特許請求の範囲】
【請求項1】
絶縁体上に形成された、主表面を有する単結晶シリコン層と、
前記単結晶シリコン層の主表面にチャネル領域を規定するように形成された第1導電型の1対のソース/ドレイン領域と、
前記単結晶シリコン層の主表面上にゲート絶縁膜を介して形成されたゲート電極と、
前記単結晶シリコン層の主表面に形成され、前記単結晶シリコン層を複数の単結晶シリコン層に分離する素子分離絶縁膜と、を備え、
前記単結晶シリコン層と前記素子分離絶縁膜との境界近傍の前記単結晶シリコン層に窒素が導入され、
前記窒素の濃度プロファイルは、前記素子分離絶縁膜に接する前記単結晶シリコン層表面に第1の濃度ピークを有する、SOI構造を有する半導体装置。
【請求項2】
前記ゲート電極下に位置する前記単結晶シリコン層の端部には第2導電型の高濃度不純物領域が形成されている、請求項1に記載のSOI構造を有する半導体装置。
【請求項3】
前記窒素は、前記チャネル領域の一部を除いて、前記ソース/ドレイン領域および、前記ソース/ドレイン領域近傍の前記チャネル領域に導入されていることを特徴とする、請求項1に記載のSOI構造を有する半導体装置。
【請求項4】
前記窒素は少なくとも前記ソース/ドレイン領域に導入されており、
前記窒素の濃度プロファイルは前記単結晶シリコン層と前記絶縁体との界面近傍に位置している垂直方向の第2の濃度ピークを有する、請求項1に記載のSOI構造を有する半導体装置。
【請求項1】
絶縁体上に形成された、主表面を有する単結晶シリコン層と、
前記単結晶シリコン層の主表面にチャネル領域を規定するように形成された第1導電型の1対のソース/ドレイン領域と、
前記単結晶シリコン層の主表面上にゲート絶縁膜を介して形成されたゲート電極と、
前記単結晶シリコン層の主表面に形成され、前記単結晶シリコン層を複数の単結晶シリコン層に分離する素子分離絶縁膜と、を備え、
前記単結晶シリコン層と前記素子分離絶縁膜との境界近傍の前記単結晶シリコン層に窒素が導入され、
前記窒素の濃度プロファイルは、前記素子分離絶縁膜に接する前記単結晶シリコン層表面に第1の濃度ピークを有する、SOI構造を有する半導体装置。
【請求項2】
前記ゲート電極下に位置する前記単結晶シリコン層の端部には第2導電型の高濃度不純物領域が形成されている、請求項1に記載のSOI構造を有する半導体装置。
【請求項3】
前記窒素は、前記チャネル領域の一部を除いて、前記ソース/ドレイン領域および、前記ソース/ドレイン領域近傍の前記チャネル領域に導入されていることを特徴とする、請求項1に記載のSOI構造を有する半導体装置。
【請求項4】
前記窒素は少なくとも前記ソース/ドレイン領域に導入されており、
前記窒素の濃度プロファイルは前記単結晶シリコン層と前記絶縁体との界面近傍に位置している垂直方向の第2の濃度ピークを有する、請求項1に記載のSOI構造を有する半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図32】
【図33】
【図34】
【図35】
【図36】
【図37】
【図38】
【図39】
【図40】
【図41】
【図42】
【図43】
【図44】
【図45】
【公開番号】特開2007−227974(P2007−227974A)
【公開日】平成19年9月6日(2007.9.6)
【国際特許分類】
【出願番号】特願2007−147227(P2007−147227)
【出願日】平成19年6月1日(2007.6.1)
【分割の表示】特願平10−501422の分割
【原出願日】平成8年6月14日(1996.6.14)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成19年9月6日(2007.9.6)
【国際特許分類】
【出願日】平成19年6月1日(2007.6.1)
【分割の表示】特願平10−501422の分割
【原出願日】平成8年6月14日(1996.6.14)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]