プラズマＣＶＤ成膜装置およびそれを用いた成膜方法
【課題】長時間成膜を行った場合でも高品質の薄膜を安定して形成することができるプラズマＣＶＤ成膜装置およびそれを用いた成膜方法を提供する。
【解決手段】成膜を行うための成膜室２を備え、成膜室２内にカソード電極３と、カソード電極３に対向して配置されたアノード電極４とを設けているプラズマＣＶＤ成膜装置１において、カソード電極３とアノード電極４との間に配置されたメッシュ状電極７を備え、メッシュ状電極７にパルス状電圧を印加し、パルス状電圧の波形Ｐがアノード電極４の電圧に対して負の電位となる負電圧と、０Ｖまたは正電圧とを交互に印加するように形成されていることを特徴とするプラズマＣＶＤ成膜装置１およびそれを用いた成膜方法。
【解決手段】成膜を行うための成膜室２を備え、成膜室２内にカソード電極３と、カソード電極３に対向して配置されたアノード電極４とを設けているプラズマＣＶＤ成膜装置１において、カソード電極３とアノード電極４との間に配置されたメッシュ状電極７を備え、メッシュ状電極７にパルス状電圧を印加し、パルス状電圧の波形Ｐがアノード電極４の電圧に対して負の電位となる負電圧と、０Ｖまたは正電圧とを交互に印加するように形成されていることを特徴とするプラズマＣＶＤ成膜装置１およびそれを用いた成膜方法。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、プラズマＣＶＤ法によって薄膜を形成する成膜装置およびそれを用いた成膜方法に関する。
【背景技術】
【０００２】
シリコン薄膜およびダイヤモンド状のカーボン薄膜などを形成する方法として、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）が広く用いられている。このプラズマＣＶＤには、容量結合型ＣＶＤ、誘導結合型ＣＶＤ、マイクロ波ＣＶＤ、ＥＣＲ−ＣＶＤなど多くの成膜方法が存在する。これらの中で特に容量結合型ＣＶＤの成膜方法は、平行平板に形成された一対の電極から構成されており、他の方法と比較して簡単な構造となっている。そのため、この容量結合型ＣＶＤは多くの分野で用いられている。
【０００３】
このような容量結合型の成膜装置は、装置内に設けられた成膜室（真空槽）と、この成膜室の中に設けられたカソード電極およびアノード電極とを備えている。カソード電極およびアノード電極は平板形状に形成されている。また、カソード電極およびアノード電極は、この平板形状の平面部分を互いに向き合わせて、かつ互いに対して平行に配置されている。このような装置を用いて、成膜室内に原料ガスを充填し、カソード電極とアノード電極との間に成膜を行う対象物を設置する。その後、カソード電極とアノード電極との間に高周波電圧を印加し、プラズマを発生させて、対象物に薄膜を形成する方法が広く用いられている。
【０００４】
特に、プラズマＣＶＤ法によってシリコン薄膜を形成する方法は、薄膜型の太陽電池などに用いられている。このような太陽電池は、バルク結晶シリコン太陽電池など他の種類の太陽電池に比べて少ない原料でシリコン薄膜を形成でき、フレキシブル基板にシリコン薄膜を形成できるという利点を有している。
【０００５】
また、シリコン薄膜は水素で希釈したシランガスをプラズマ中で分解することによって基板上に堆積されるものであり、さらに基板温度およびシランガスの希釈率などを制御することによって、水素化アモルファスシリコン薄膜および微結晶シリコン薄膜が形成されることとなる。
【０００６】
また薄膜を形成する際に、不純物元素を含むポスフィンおよびジボランガスを原料ガスに添加することによって、ｎ型およびｐ型の半導体膜が形成されることとなる。太陽電池は、ｎ型半導体膜、不純物をドープしないｉ型半導体膜およびｐ型半導体膜を積層することによって作製されている。
【０００７】
プラズマＣＶＤでは基板にイオンを入射することにより半導体膜が形成されるが、このイオンが入射時に基板上に既に堆積されている半導体膜に衝撃を加え、半導体膜に欠陥が発生するおそれがある。このような欠陥が含まれる半導体膜を使用する場合、この欠陥が、光で励起された電子とホールとの再結合を促し、半導体膜の特性に影響を与えることとなる。この欠陥の発生を防ぐため、プラズマＣＶＤでは、イオンの入射により半導体膜に加えられる衝撃を抑えることが必要となる。
【０００８】
また、原料ガスに含まれるシランガスをプラズマ中で分解して生成された前駆体のうちのＳｉＨ2が半導体膜の中に入ると、このＳｉＨ2前駆体が光劣化の原因物質となるおそれがある。また、ＳｉＨ2前駆体は成膜室内にパウダーと呼ばれる粉状物を発生させる原因となり、このパウダーが成膜室内に溜まると、装置の清掃に非常に手間を要することとなる。
【０００９】
これに対して、特許文献１および特許文献２では、カソード電極とアノード電極との間にメッシュ状電極を設け、成膜する基板を設置したアノード電極に対して負の電位となる電圧をメッシュ状電極に印加する装置およびそれを用いた方法が開示されている。
【特許文献１】特開２００２−２８９５３０号公報
【特許文献２】特開２００６−１９５９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１および特許文献２に開示された装置および方法では、長時間に渡って成膜が行われた場合、メッシュ状電極にＳｉ系薄膜など絶縁性の薄膜が堆積され、カソード電極とアノード電極との間に電圧をかけてもプラズマが正常に発生せず、成膜対象物に薄膜が形成され難くなるおそれがある、また異常放電が発生するおそれがある。
【００１１】
そこで本発明の課題は、長時間成膜を行った場合でも高品質の薄膜を安定して形成することができるプラズマＣＶＤ成膜装置およびそれを用いた成膜方法を提供することにある。
【課題を解決するための手段】
【００１２】
課題を解決するために本発明のプラズマＣＶＤ成膜装置は、成膜を行うための成膜室を備え、該成膜室内にカソード電極と、該カソード電極に対向して配置されたアノード電極とを設けているプラズマＣＶＤ成膜装置において、前記カソード電極と前記アノード電極との間に配置されたメッシュ状電極を備え、該メッシュ状電極にパルス状電圧を印加し、該パルス状電圧の波形が前記アノード電極の電圧に対して負の電位となる負電圧と、０Ｖまたは正電圧とを交互に印加するように形成されていることを特徴としている。
【００１３】
本発明のプラズマＣＶＤ成膜装置では、前記パルス状電圧の最大負電圧が−８００Ｖ〜−２００Ｖであり、前記パルス状電圧の周波数が１ｋＨｚ〜２５０ｋＨｚであり、前記パルス状電圧の一周期の時間に対する前記パルス状電圧の０Ｖまたは正電圧を印加する時間の比が２％〜２０％になっている。
【００１４】
本発明のプラズマＣＶＤ成膜装置では、前記カソード電極または前記アノード電極のいずれか一方が成膜対象物を取付けるための導電性のホルダーとして構成され、容量結合型放電が行われる構成となっている。
【００１５】
本発明のプラズマＣＶＤ成膜装置では、Ｓｉ系薄膜を形成するために、原料ガスにＳｉ系化合物ガスが用いられている。
【００１６】
本発明のプラズマＣＶＤ成膜装置では、ｎ型半導体またはｐ型半導体を作製するために、原料ガスに不純物ガスが添加されている。
【００１７】
本発明のプラズマＣＶＤ成膜装置では、前記対象物が基板であり、該基板自体が導電性であるか、または前記基板の表面が導電性になっており、前記基板は、アースされ、または電源に接続されるように前記ホルダーに電気的に接続されている。
【００１８】
本発明のプラズマＣＶＤ成膜装置は、成膜を行うための成膜室を備え、該成膜室内にカソード電極と、該カソード電極と対向してかつ略平行に配置されたアノード電極とを設けているプラズマＣＶＤ成膜装置において、前記カソード電極と前記アノード電極との間で、かつ前記カソード電極および前記アノード電極に対してワイヤーを略平行に並べて配置することによって形成されたラダー状電極を備え、該ラダー状電極にパルス状電圧を印加し、該パルス状電圧の波形が前記アノード電極の電圧に対して負の電位となる負電圧と、０Ｖまたは正電圧とを交互に印加するように形成されていることを特徴としている。
【００１９】
本発明の成膜方法は、請求項１〜７のいずれか一項に記載のプラズマＣＶＤ成膜装置を用いるステップを含んでいる。
【発明の効果】
【００２０】
本発明のプラズマＣＶＤ成膜装置およびそれを用いた成膜方法によれば、以下の効果を得ることができる。本発明のプラズマＣＶＤ成膜装置は、成膜を行うための成膜室を備え、該成膜室内にカソード電極と、該カソード電極に対向して配置されたアノード電極とを設けているプラズマＣＶＤ成膜装置において、前記カソード電極と前記アノード電極との間に配置されたメッシュ状電極を備え、該メッシュ状電極にパルス状電圧を印加し、該パルス状電圧の波形が前記アノード電極の電圧に対して負の電位となる負電圧と、０Ｖまたは正電圧とを交互に印加するように形成されていることを特徴としている。そのため、長時間に渡って成膜を行った場合などに、前記メッシュ状電極に負電圧を印加して溜まった正電荷が、０Ｖまたは正電圧を印加することにより除電されることとなる。従って、前記メッシュ電極に絶縁膜が堆積した場合でも、帯電しないこととなる。その結果、前記カソード電極と前記アノード電極との間に安定した電圧をかけて、安定してプラズマを発生させることができ、また異常放電の発生を防止することができる。よって、安定した成膜を行うことができる。
【００２１】
本発明のプラズマＣＶＤ成膜装置では、前記パルス状電圧の最大負電圧が−８００Ｖ〜−２００Ｖであり、前記パルス状電圧の周波数が１ｋＨｚ〜２５０ｋＨｚであり、前記パルス状電圧の一周期の時間に対する前記パルス状電圧の０Ｖまたは正電圧を印加する時間の比が２％〜２０％になっており、このような条件を満たすことにより異常放電の発生を確実に防ぐことができ、前記メッシュ状電極に確実に電圧をかけて、安定した成膜を行うことができる。
【００２２】
本発明のプラズマＣＶＤ成膜装置では、前記カソード電極または前記アノード電極のいずれか一方が成膜対象物を取付けるための導電性のホルダーとして構成され、容量結合型放電が行われる構成となっており、平行平板の電極から構成される容量結合型の成膜装置の構造は、他のプラズマＣＶＤの成膜方法のものと比較して簡単であるため、前記プラズマＣＶＤ成膜装置を作製し易くすることができる。
【００２３】
本発明のプラズマＣＶＤ成膜装置では、Ｓｉ系薄膜を形成するために、原料ガスにＳｉ系化合物ガスが用いられており、上述のように安定した成膜を行うことによって高品質のＳｉ系薄膜を形成することができる。
【００２４】
本発明のプラズマＣＶＤ成膜装置では、ｎ型半導体またはｐ型半導体を作製するために、原料ガスに不純物ガスが添加されており、上述のように安定した成膜を行うことによって高品質のｎ型半導体およびｐ型半導体を作製することができる。
【００２５】
本発明のプラズマＣＶＤ成膜装置では、前記対象物が基板であり、該基板自体が導電性であるか、または前記基板の表面が導電性になっており、前記基板は、アースされ、または電源に接続されるように前記ホルダーに電気的に接続されており、前記成膜室内で発生するプラズマと前記アノード電極との間が絶縁されず、前記カソード電極と前記アノード電極との間が、絶縁膜により遮られなくなり、高周波に対する容量が小さくなることを防止できる。よって、前記基板に対して安定して成膜を行うことができる。
【００２６】
本発明のプラズマＣＶＤ成膜装置は、成膜を行うための成膜室を備え、該成膜室内にカソード電極と、該カソード電極と対向してかつ略平行に配置されたアノード電極とを設けているプラズマＣＶＤ成膜装置において、前記カソード電極と前記アノード電極との間で、かつ前記カソード電極および前記アノード電極に対してワイヤーを略平行に並べて配置することによって形成されたラダー状電極を備え、該ラダー状電極にパルス状電圧を印加し、該パルス状電圧の波形が前記アノード電極の電圧に対して負の電位となる負電圧と、０Ｖまたは正電圧とを交互に印加するように形成されていることを特徴としている。そのため、長時間に渡って成膜を行った場合などに、前記ラダー状電極に負電圧を印加して溜まった正電荷が、０Ｖまたは正電圧を印加することにより除電されることとなる。従って、前記メッシュ電極に絶縁膜が堆積した場合でも、帯電しないこととなる。その結果、前記カソード電極と前記アノード電極との間に安定した電圧をかけて、安定してプラズマを発生させることができ、また異常放電の発生を防止することができる。よって、安定した成膜を行うことができる。
【００２７】
本発明の成膜方法は、請求項１〜７のいずれか一項に記載のプラズマＣＶＤ成膜装置を用いるステップを含んでいる。そのため、上述したような安定した成膜が行われることによって高品質の薄膜を形成することができる。
【発明を実施するための最良の形態】
【００２８】
本発明の実施形態のプラズマＣＶＤ成膜装置およびそれを用いた成膜方法に関して、太陽電池の基板へのＳｉ系薄膜の成膜を用いて説明するものとする。図１は本発明の実施に用いた容量結合型プラズマＣＶＤ成膜装置１における電極構成を示す模式図である。プラズマＣＶＤ成膜装置１内には成膜室２が設けられ、成膜室２には真空ポンプ（図示せず）が圧力コントローラ（図示せず）を介して取付けられている。成膜室２の中にカソード電極３とアノード電極４とが設けられている。
【００２９】
カソード電極３およびアノード電極４は、ステンレス製であり、略円板形状に形成されている。また、カソード電極３およびアノード電極４は、略円板形状の平面部分を互いに向かい合わせて、かつ互いに略平行に配置されている。カソード電極３はコンデンサ５を介して高周波電源６に接続されており、アノード電極４は高周波電源６に直接に接続されている。アノード電極４は成膜対象の基板Ｂを取付けるためのホルダーとして構成されており、いわゆる平行平板の容量結合型の成膜装置となっている。このような成膜装置は他のプラズマＣＶＤの成膜方法のものと比較して簡単であり、プラズマＣＶＤ成膜装置１は作製し易い構造となっている。
【００３０】
アノード電極４には基板５を任意の温度に加熱するためのヒーター（図示せず）が設けられている。アノード電極４と基板Ｂとが電気的に接続されるように、基板Ｂの外表面が導電性を有するような構成となっている。従って、成膜室２内で発生するプラズマとアノード電極４との間が絶縁されず、カソード電極３とアノード電極４との間が、絶縁膜により遮られなくなり、高周波に対する容量が小さくなることを防止できる。よって、基板Ｂに対して安定して成膜を行うことができる。
【００３１】
また、本発明のプラズマＣＶＤ成膜装置１はメッシュ状電極７を備えている。このメッシュ状電極７は、金属製のワイヤーを編むことにより構成されており、メッシュ状電極７の外形は略円板形状となっている。また、メッシュ状電極７は、カソード電極３とアノード電極４との間で、アノード電極４寄りに配置されている。
【００３２】
さらに、メッシュ状電極７は、略円板形状の２つの平面部分をそれぞれカソード電極３とアノード電極４とに向かい合わせて、かつアノード電極４近傍でカソード電極３およびアノード電極４に対してそれぞれ略平行になるように配置されている。メッシュ状電極７は直流パルス電源８に接続されており、アノード電極４もまた直流パルス電源８に接続されている。また、アノード電極４はアース９と接続されている。さらに、プラズマＣＶＤ成膜装置１は成膜に用いる原料ガスを制御するためのマスフローコントローラ（図示せず）を備えている。Ｓｉ系薄膜を形成するための原料ガスには水素およびシランなどのＳｉ系化合物が用いられ、マスフローコントローラにより基板Ｂの温度およびシランガスの希釈率が制御されて、アモルファスＳｉおよび微結晶ＳｉなどのＳｉ系薄膜が形成されることとなる。このような構成において、高品質のＳｉ系薄膜が形成されることとなる。
【００３３】
図２はメッシュ状電極７に印加されるパルス状電圧の波形Ｐを示しており、縦軸は電圧の大きさＶを表し、横軸は時間Ｔを表している。パルス状電圧の波形Ｐは、時間ｔ1の間に負電圧である電圧ｖ1を印加し、時間ｔ2の間に０Ｖまたは正電圧である電圧ｖ2を印加している。また、パルス状電圧の波形Ｐは周期ｔ0で電圧ｖ1と電圧ｖ2とを１回ずつ交互に印加するように形成されており、この周期はｔ0＝ｔ1＋ｔ2の関係となっている。
【００３４】
次に本発明のプラズマＣＶＤ成膜装置１を用いた成膜方法の説明を行う。ホルダーとして構成されたアノード電極４に基板Ｂを取付ける。成膜室２内の圧力を圧力コントローラにより任意の圧力に設定する。原料ガスをカソード電極３の表面からシャワー状に供給する。高周波電願６によりカソード電極３に電圧を印加し、カソード電極３とアノード電極４との間にプラズマを発生させる。このとき、パルス状電圧をメッシュ状電極７に印加する。
【００３５】
このような手順を経て、基板Ｂの外表面に薄膜が形成されることとなる。また、メッシュ状電極７にはパルス状電圧が印加されており、負電圧である電圧ｖ1を印加しているときは正電荷が蓄積されるが、０Ｖまたは正電圧である電圧ｖ2を印加しているときこの蓄積された正電荷が除電されることとなる。
【００３６】
そのため、長時間に渡って成膜を行った場合などに、メッシュ状電極７に負電圧を印加して溜まった正電荷が、０Ｖまたは正電圧を印加することにより除電されることとなる。従って、前記メッシュ電極に絶縁膜が堆積した場合でも、帯電しないこととなる。その結果、カソード電極３とアノード電極４との間に安定した電圧をかけて、安定してプラズマを発生させることができ、また異常放電の発生を防止することができる。よって、安定した成膜を行うことができ、高品質の薄膜を形成することができる。
【実施例１】
【００３７】
カソード電極３およびアノード電極４は直径１８０ｍｍの円板形状に形成されており、カソード電極３とアノード電極４との間の電極間距離は２０ｍｍになっている。メッシュ状電極７は直径０．２ｍｍのステンレス製ワイヤーを０．６５ｍｍ間隔の格子状に編みこんだ形状となっており、メッシュ状電極７の外形は直径１８０ｍｍの円板形状となっている。また、メッシュ状電極７は、アノード電極４と５ｍｍの距離を空けた位置に配置されている。基板Ｂは、アノード電極４と電気的に接続させるため、厚さ５０μｍのポリイミドフィルムにスパッタ法を用いて厚さ２００ｎｍのＡｇ電極を表面に形成して作製されている。
【００３８】
次にパルス状電圧は、周波数を１００ｋＨｚとし、電圧ｖ1を−２００Ｖとし、電圧ｖ2を１０Ｖとし、電圧ｖ2を印加する時間をｔ2とし、一周期の時間をｔ0とすると、パルス状電圧の一周期の時間ｔ0に対するパルス状電圧の０Ｖまたは正電圧を印加する時間ｔ2の比であるいわゆるデューティー比ｔ2／ｔ0が１０％になっている。
【００３９】
このようなプラズマＣＶＤ成膜装置１を用いて基板Ｂを成膜する際には、シランガス１０ｓｃｃｍと水素ガス３００ｓｃｃｍとを、原料ガスとして成膜室２内に充填する。成膜室２内の圧力を３ｔｏｒｒになるように制御する。高周波電源６により周波数２７ＭＨｚで１５Ｗの電力をカソード電極３に供給する。成膜時間を１００分とし、成膜を１０回繰り返す。
【００４０】
このような成膜を行った際に直流パルス電源８に流れた電流について、１回目の成膜での実行値が０．６Ａであり、この値は成膜を１０回繰り返しても変化せず、安定して成膜が行われていることを示す結果となった。
【００４１】
成膜を１０回繰り返した内の１回目に形成された薄膜を測定した。薄膜の厚さは１．８μｍになっていた。ラマン分光測定により測定した波数５２０ｃｍ-1の結晶Ｓｉ散乱強度Ｉｃと波数４８０ｃｍ-1のアモルファスＳｉ散乱強度Ｉａとの比Ｉｃ／Ｉａが８．０と大きくなっており、微結晶Ｓｉ系薄膜であることを確認できる値になっていた。そして２回目以降に形成された薄膜も同様の値を示しており、繰返し成膜を行っても変化がなく、再現性の良い成膜ができることが確認できた。
【００４２】
（比較例１）
メッシュ状電極７に電圧−２００Ｖの直流電圧を印加する以外は、実施例１と同様にして基板Ｂに成膜を行った。
【００４３】
このような成膜を行った際に直流パルス電源８に流れた電流について、１回目の成膜での実行値が０．７Ａであり、２回目以降の成膜での実行値は減少して、８回目以降の成膜での実行値は０．１Ａ以下となりほとんど電流の流れていない状態となっていた。従って、安定して成膜が行われていないことを示す結果となった。
【００４４】
成膜を１０回繰り返した内の１回目に形成された薄膜を測定した。薄膜の厚さは１．８μｍになっていた。ラマン分光測定により測定した波数５２０ｃｍ-1の結晶Ｓｉ散乱強度Ｉｃと波数４８０ｃｍ-1のアモルファスＳｉ散乱強度Ｉａとの比Ｉｃ／Ｉａの値が８．０と大きくなっており、微結晶Ｓｉ膜であることを確認できる値になっていた。しかしながら、２回目以降に形成された薄膜の厚さおよびＩｃ／Ｉａの値は減少し、８回目に形成された薄膜の厚さは１．４μｍと薄くなり、Ｉｃ／Ｉａの値は４．５と小さくなっていた。従って、成膜の速度が減少し、結晶性が劣化しており、繰返し成膜を行う際の再現性が良くないことが確認できた。
【００４５】
（比較例２）
メッシュ状電極７を設けていない以外は、実施例１と同様にして基板Ｂに成膜を行った。
【００４６】
成膜を１０回繰り返した内の１回目に形成された薄膜を測定した。薄膜の厚さは２．３μｍになっていた。ラマン分光測定により測定した波数５２０ｃｍ-1の結晶Ｓｉ散乱強度Ｉｃと波数４８０ｃｍ-1のアモルファスＳｉ散乱強度Ｉａとの比Ｉｃ／Ｉａの値が４．５となっていた。そして２回目以降に形成された薄膜も同様の値を示していた。従って、実施例1と比較して成膜の速度がはやいが、薄膜の結晶性が劣っていることが確認できた。
【実施例２】
【００４７】
パルス状電圧の電圧ｖ1を−１０００Ｖ，−８００Ｖ，−４００Ｖ，−２００Ｖと変化させる以外は実施例１と同様にして、１００分間の成膜を行い、このとき直流パルス電源８に流れた電流の測定を行った。電圧ｖ1が−８００Ｖ，−４００Ｖ，−２００Ｖのとき、直流パルス電源８に流れた電流の実行値はそれぞれ、１．０Ａ，０．９Ａ，０．６Ａとなった。また、電圧ｖ1が−１０００Ｖのときには異常放電が発生する結果となった。従って、実施例２より、パルス状電圧の最大電圧ｖ1が−８００Ｖ以上（負電圧である最大電圧ｖ1の絶対値が８００Ｖ以下）である場合、異常放電の発生を確実に防ぐことができることがわかった。さらに、この測定の結果全体からパルス状電圧の最大電圧ｖ1が−８００Ｖ〜−２００Ｖの範囲においては、安定して成膜を行うことができることが確認できた。
【実施例３】
【００４８】
パルス状電圧の電圧ｖ2を印加する時間ｔ2と周期ｔ0とのデューティー比ｔ2／ｔ0を１％，２％，５％，１０％，２０％と変化させる以外は実施例１と同様にして、１００分間の成膜を行い、このとき直流パルス電源８に流れた電流の測定を行った。デューティー比ｔ2／ｔ0が２％，５％，１０％，２０％のとき、直流パルス電源８に流れた電流の実行値はそれぞれ、０．３Ａ，０．６Ａ，０．７Ａ，０．８Ａとなった。また、デューティー比ｔ2／ｔ0が１％のとき、直流パルス電源８に流れた電流の実行値が０．１Ａ以下とバイアス電圧がかかっておらず、安定して成膜が行われていないことを示す結果となった。従って、実施例３より、前記パルス状電圧の一周期の時間に対するパルス状電圧の０Ｖまたは正電圧を印加する時間の比であるデューティー比ｔ2／ｔ0が２％以上になっている場合、安定した成膜を行うことができるということがわかった。さらに、この測定の結果全体からパルス状電圧のデューティー比ｔ2／ｔ0が２％〜２０％の範囲においては、安定して成膜を行うことができることが確認できた。
【実施例４】
【００４９】
パルス状電圧の周波数を０．１ｋＨｚ，１ｋＨｚ，１０ｋＨｚ，１００ｋＨｚ，２５０ｋＨｚと変化させる以外は実施例１と同様にして、１００分間の成膜を行い、このとき直流パルス電源８に流れた電流の測定を行った。周波数が１ｋＨｚ，１０ｋＨｚ，１００ｋＨｚ，２５０ｋＨｚのとき、直流パルス電源８に流れた電流の実行値はそれぞれ、０．３Ａ，０．５Ａ，０．６Ａ，０．６Ａとなった。また、周波数が０．１ｋＨｚのとき、直流パルス電源８に流れた電流の実行値が０．１Ａ以下とバイアス電圧がかかっておらず、安定して成膜が行われていないことを示す結果となった。従って、実施例４より、パルス状電圧の周波数が１ｋＨｚ以上である場合、安定した成膜を行うことができるということがわかった。さらに、この測定の結果全体からパルス状電圧の周波数が１ｋＨｚ〜２５０ｋＨｚの範囲においては、安定して成膜を行うことができることが確認できた。
【００５０】
（変形例１）
本発明の変形例として、カソード電極３、アノード電極４およびメッシュ状電極７を円板形状以外の形状に形成してもよく、さらに容量結合型以外の方式のプラズマＣＶＤ成膜装置に用いてもよい。様々な方式のプラズマＣＶＤ成膜装置で高品質の薄膜を形成することができる。
【００５１】
（変形例２）
本発明の変形例として、Ｓｉ系薄膜以外の他の種類の薄膜を作成してもよく、様々な種類の高品質の薄膜を形成することができる。
【００５２】
（変形例３）
本発明の変形例として、基板自体が導電性を有するような構造となっていてもよく、基板Ｂの外表面に導電性を持たせるための加工を施さなくとも、基板Ｂが、アースされ、または電源に接続されるようにホルダーに電気的に接続されることとなる。そのため、成膜室２内で発生するプラズマとアノード電極４との間が絶縁されないことにより、成膜する部分の高周波に対する容量が小さくならず、基板Ｂに対しても安定して成膜を行うことができる。
【００５３】
（変形例４）
本発明の変形例として、メッシュ状に電極の代わりに金属製のワイヤーをラダー形状（はしご形状）に編んで形成されたラダー状電極（図示せず）を用いてもよく、このような形状の電極を用いたても、メッシュ状電極を用いた場合と同様の効果を得ることができる。
【００５４】
（変形例５）
本発明の変形例として、不純物元素を含むポスフィンおよびジボランガスなどを原料ガスに添加して、ｎ型半導体またはｐ型半導体を作製してもよく、高品質のｎ型半導体およびｐ型半導体を提供することができる。
【００５５】
（変形例６）
本発明の変形例として、太陽電池に限らず多様な製品に用いてもよく、多様な製品で高品質な薄膜を形成することが可能となる。
【００５６】
なお、本発明のプラズマＣＶＤ成膜装置およびそれを用いた成膜方法は、上述した実施形態、実施例および変形例に限定されるものではなく、本発明の効果が発揮できる構成などを適宜採用することが可能である。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施形態における容量結合型のプラズマＣＶＤ成膜装置の電極構成模式図である。
【図２】本発明の実施形態におけるメッシュ状電極に印加されるパルス状電圧の波形を示した図である。
【符号の説明】
【００５８】
１ プラズマＣＶＤ成膜装置
２ 成膜室
３ カソード電極
４ アノード電極
５ コンデンサ
６ 高周波電源
７ メッシュ状電極
８ 直流パルス電源
９ アース
Ｂ 基板
Ｐ パルス状電圧の波形
Ｖ，ｖ1，ｖ2 電圧
Ｔ，ｔ1，ｔ2 時間
ｔ0 周期
Ｉａ 波数４８０ｃｍ-1のアモルファスＳｉ散乱強度
Ｉｃ 波数５２０ｃｍ-1の結晶Ｓｉ散乱強度
【技術分野】
【０００１】
本発明は、プラズマＣＶＤ法によって薄膜を形成する成膜装置およびそれを用いた成膜方法に関する。
【背景技術】
【０００２】
シリコン薄膜およびダイヤモンド状のカーボン薄膜などを形成する方法として、プラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）が広く用いられている。このプラズマＣＶＤには、容量結合型ＣＶＤ、誘導結合型ＣＶＤ、マイクロ波ＣＶＤ、ＥＣＲ−ＣＶＤなど多くの成膜方法が存在する。これらの中で特に容量結合型ＣＶＤの成膜方法は、平行平板に形成された一対の電極から構成されており、他の方法と比較して簡単な構造となっている。そのため、この容量結合型ＣＶＤは多くの分野で用いられている。
【０００３】
このような容量結合型の成膜装置は、装置内に設けられた成膜室（真空槽）と、この成膜室の中に設けられたカソード電極およびアノード電極とを備えている。カソード電極およびアノード電極は平板形状に形成されている。また、カソード電極およびアノード電極は、この平板形状の平面部分を互いに向き合わせて、かつ互いに対して平行に配置されている。このような装置を用いて、成膜室内に原料ガスを充填し、カソード電極とアノード電極との間に成膜を行う対象物を設置する。その後、カソード電極とアノード電極との間に高周波電圧を印加し、プラズマを発生させて、対象物に薄膜を形成する方法が広く用いられている。
【０００４】
特に、プラズマＣＶＤ法によってシリコン薄膜を形成する方法は、薄膜型の太陽電池などに用いられている。このような太陽電池は、バルク結晶シリコン太陽電池など他の種類の太陽電池に比べて少ない原料でシリコン薄膜を形成でき、フレキシブル基板にシリコン薄膜を形成できるという利点を有している。
【０００５】
また、シリコン薄膜は水素で希釈したシランガスをプラズマ中で分解することによって基板上に堆積されるものであり、さらに基板温度およびシランガスの希釈率などを制御することによって、水素化アモルファスシリコン薄膜および微結晶シリコン薄膜が形成されることとなる。
【０００６】
また薄膜を形成する際に、不純物元素を含むポスフィンおよびジボランガスを原料ガスに添加することによって、ｎ型およびｐ型の半導体膜が形成されることとなる。太陽電池は、ｎ型半導体膜、不純物をドープしないｉ型半導体膜およびｐ型半導体膜を積層することによって作製されている。
【０００７】
プラズマＣＶＤでは基板にイオンを入射することにより半導体膜が形成されるが、このイオンが入射時に基板上に既に堆積されている半導体膜に衝撃を加え、半導体膜に欠陥が発生するおそれがある。このような欠陥が含まれる半導体膜を使用する場合、この欠陥が、光で励起された電子とホールとの再結合を促し、半導体膜の特性に影響を与えることとなる。この欠陥の発生を防ぐため、プラズマＣＶＤでは、イオンの入射により半導体膜に加えられる衝撃を抑えることが必要となる。
【０００８】
また、原料ガスに含まれるシランガスをプラズマ中で分解して生成された前駆体のうちのＳｉＨ2が半導体膜の中に入ると、このＳｉＨ2前駆体が光劣化の原因物質となるおそれがある。また、ＳｉＨ2前駆体は成膜室内にパウダーと呼ばれる粉状物を発生させる原因となり、このパウダーが成膜室内に溜まると、装置の清掃に非常に手間を要することとなる。
【０００９】
これに対して、特許文献１および特許文献２では、カソード電極とアノード電極との間にメッシュ状電極を設け、成膜する基板を設置したアノード電極に対して負の電位となる電圧をメッシュ状電極に印加する装置およびそれを用いた方法が開示されている。
【特許文献１】特開２００２−２８９５３０号公報
【特許文献２】特開２００６−１９５９３号公報
【発明の開示】
【発明が解決しようとする課題】
【００１０】
しかしながら、特許文献１および特許文献２に開示された装置および方法では、長時間に渡って成膜が行われた場合、メッシュ状電極にＳｉ系薄膜など絶縁性の薄膜が堆積され、カソード電極とアノード電極との間に電圧をかけてもプラズマが正常に発生せず、成膜対象物に薄膜が形成され難くなるおそれがある、また異常放電が発生するおそれがある。
【００１１】
そこで本発明の課題は、長時間成膜を行った場合でも高品質の薄膜を安定して形成することができるプラズマＣＶＤ成膜装置およびそれを用いた成膜方法を提供することにある。
【課題を解決するための手段】
【００１２】
課題を解決するために本発明のプラズマＣＶＤ成膜装置は、成膜を行うための成膜室を備え、該成膜室内にカソード電極と、該カソード電極に対向して配置されたアノード電極とを設けているプラズマＣＶＤ成膜装置において、前記カソード電極と前記アノード電極との間に配置されたメッシュ状電極を備え、該メッシュ状電極にパルス状電圧を印加し、該パルス状電圧の波形が前記アノード電極の電圧に対して負の電位となる負電圧と、０Ｖまたは正電圧とを交互に印加するように形成されていることを特徴としている。
【００１３】
本発明のプラズマＣＶＤ成膜装置では、前記パルス状電圧の最大負電圧が−８００Ｖ〜−２００Ｖであり、前記パルス状電圧の周波数が１ｋＨｚ〜２５０ｋＨｚであり、前記パルス状電圧の一周期の時間に対する前記パルス状電圧の０Ｖまたは正電圧を印加する時間の比が２％〜２０％になっている。
【００１４】
本発明のプラズマＣＶＤ成膜装置では、前記カソード電極または前記アノード電極のいずれか一方が成膜対象物を取付けるための導電性のホルダーとして構成され、容量結合型放電が行われる構成となっている。
【００１５】
本発明のプラズマＣＶＤ成膜装置では、Ｓｉ系薄膜を形成するために、原料ガスにＳｉ系化合物ガスが用いられている。
【００１６】
本発明のプラズマＣＶＤ成膜装置では、ｎ型半導体またはｐ型半導体を作製するために、原料ガスに不純物ガスが添加されている。
【００１７】
本発明のプラズマＣＶＤ成膜装置では、前記対象物が基板であり、該基板自体が導電性であるか、または前記基板の表面が導電性になっており、前記基板は、アースされ、または電源に接続されるように前記ホルダーに電気的に接続されている。
【００１８】
本発明のプラズマＣＶＤ成膜装置は、成膜を行うための成膜室を備え、該成膜室内にカソード電極と、該カソード電極と対向してかつ略平行に配置されたアノード電極とを設けているプラズマＣＶＤ成膜装置において、前記カソード電極と前記アノード電極との間で、かつ前記カソード電極および前記アノード電極に対してワイヤーを略平行に並べて配置することによって形成されたラダー状電極を備え、該ラダー状電極にパルス状電圧を印加し、該パルス状電圧の波形が前記アノード電極の電圧に対して負の電位となる負電圧と、０Ｖまたは正電圧とを交互に印加するように形成されていることを特徴としている。
【００１９】
本発明の成膜方法は、請求項１〜７のいずれか一項に記載のプラズマＣＶＤ成膜装置を用いるステップを含んでいる。
【発明の効果】
【００２０】
本発明のプラズマＣＶＤ成膜装置およびそれを用いた成膜方法によれば、以下の効果を得ることができる。本発明のプラズマＣＶＤ成膜装置は、成膜を行うための成膜室を備え、該成膜室内にカソード電極と、該カソード電極に対向して配置されたアノード電極とを設けているプラズマＣＶＤ成膜装置において、前記カソード電極と前記アノード電極との間に配置されたメッシュ状電極を備え、該メッシュ状電極にパルス状電圧を印加し、該パルス状電圧の波形が前記アノード電極の電圧に対して負の電位となる負電圧と、０Ｖまたは正電圧とを交互に印加するように形成されていることを特徴としている。そのため、長時間に渡って成膜を行った場合などに、前記メッシュ状電極に負電圧を印加して溜まった正電荷が、０Ｖまたは正電圧を印加することにより除電されることとなる。従って、前記メッシュ電極に絶縁膜が堆積した場合でも、帯電しないこととなる。その結果、前記カソード電極と前記アノード電極との間に安定した電圧をかけて、安定してプラズマを発生させることができ、また異常放電の発生を防止することができる。よって、安定した成膜を行うことができる。
【００２１】
本発明のプラズマＣＶＤ成膜装置では、前記パルス状電圧の最大負電圧が−８００Ｖ〜−２００Ｖであり、前記パルス状電圧の周波数が１ｋＨｚ〜２５０ｋＨｚであり、前記パルス状電圧の一周期の時間に対する前記パルス状電圧の０Ｖまたは正電圧を印加する時間の比が２％〜２０％になっており、このような条件を満たすことにより異常放電の発生を確実に防ぐことができ、前記メッシュ状電極に確実に電圧をかけて、安定した成膜を行うことができる。
【００２２】
本発明のプラズマＣＶＤ成膜装置では、前記カソード電極または前記アノード電極のいずれか一方が成膜対象物を取付けるための導電性のホルダーとして構成され、容量結合型放電が行われる構成となっており、平行平板の電極から構成される容量結合型の成膜装置の構造は、他のプラズマＣＶＤの成膜方法のものと比較して簡単であるため、前記プラズマＣＶＤ成膜装置を作製し易くすることができる。
【００２３】
本発明のプラズマＣＶＤ成膜装置では、Ｓｉ系薄膜を形成するために、原料ガスにＳｉ系化合物ガスが用いられており、上述のように安定した成膜を行うことによって高品質のＳｉ系薄膜を形成することができる。
【００２４】
本発明のプラズマＣＶＤ成膜装置では、ｎ型半導体またはｐ型半導体を作製するために、原料ガスに不純物ガスが添加されており、上述のように安定した成膜を行うことによって高品質のｎ型半導体およびｐ型半導体を作製することができる。
【００２５】
本発明のプラズマＣＶＤ成膜装置では、前記対象物が基板であり、該基板自体が導電性であるか、または前記基板の表面が導電性になっており、前記基板は、アースされ、または電源に接続されるように前記ホルダーに電気的に接続されており、前記成膜室内で発生するプラズマと前記アノード電極との間が絶縁されず、前記カソード電極と前記アノード電極との間が、絶縁膜により遮られなくなり、高周波に対する容量が小さくなることを防止できる。よって、前記基板に対して安定して成膜を行うことができる。
【００２６】
本発明のプラズマＣＶＤ成膜装置は、成膜を行うための成膜室を備え、該成膜室内にカソード電極と、該カソード電極と対向してかつ略平行に配置されたアノード電極とを設けているプラズマＣＶＤ成膜装置において、前記カソード電極と前記アノード電極との間で、かつ前記カソード電極および前記アノード電極に対してワイヤーを略平行に並べて配置することによって形成されたラダー状電極を備え、該ラダー状電極にパルス状電圧を印加し、該パルス状電圧の波形が前記アノード電極の電圧に対して負の電位となる負電圧と、０Ｖまたは正電圧とを交互に印加するように形成されていることを特徴としている。そのため、長時間に渡って成膜を行った場合などに、前記ラダー状電極に負電圧を印加して溜まった正電荷が、０Ｖまたは正電圧を印加することにより除電されることとなる。従って、前記メッシュ電極に絶縁膜が堆積した場合でも、帯電しないこととなる。その結果、前記カソード電極と前記アノード電極との間に安定した電圧をかけて、安定してプラズマを発生させることができ、また異常放電の発生を防止することができる。よって、安定した成膜を行うことができる。
【００２７】
本発明の成膜方法は、請求項１〜７のいずれか一項に記載のプラズマＣＶＤ成膜装置を用いるステップを含んでいる。そのため、上述したような安定した成膜が行われることによって高品質の薄膜を形成することができる。
【発明を実施するための最良の形態】
【００２８】
本発明の実施形態のプラズマＣＶＤ成膜装置およびそれを用いた成膜方法に関して、太陽電池の基板へのＳｉ系薄膜の成膜を用いて説明するものとする。図１は本発明の実施に用いた容量結合型プラズマＣＶＤ成膜装置１における電極構成を示す模式図である。プラズマＣＶＤ成膜装置１内には成膜室２が設けられ、成膜室２には真空ポンプ（図示せず）が圧力コントローラ（図示せず）を介して取付けられている。成膜室２の中にカソード電極３とアノード電極４とが設けられている。
【００２９】
カソード電極３およびアノード電極４は、ステンレス製であり、略円板形状に形成されている。また、カソード電極３およびアノード電極４は、略円板形状の平面部分を互いに向かい合わせて、かつ互いに略平行に配置されている。カソード電極３はコンデンサ５を介して高周波電源６に接続されており、アノード電極４は高周波電源６に直接に接続されている。アノード電極４は成膜対象の基板Ｂを取付けるためのホルダーとして構成されており、いわゆる平行平板の容量結合型の成膜装置となっている。このような成膜装置は他のプラズマＣＶＤの成膜方法のものと比較して簡単であり、プラズマＣＶＤ成膜装置１は作製し易い構造となっている。
【００３０】
アノード電極４には基板５を任意の温度に加熱するためのヒーター（図示せず）が設けられている。アノード電極４と基板Ｂとが電気的に接続されるように、基板Ｂの外表面が導電性を有するような構成となっている。従って、成膜室２内で発生するプラズマとアノード電極４との間が絶縁されず、カソード電極３とアノード電極４との間が、絶縁膜により遮られなくなり、高周波に対する容量が小さくなることを防止できる。よって、基板Ｂに対して安定して成膜を行うことができる。
【００３１】
また、本発明のプラズマＣＶＤ成膜装置１はメッシュ状電極７を備えている。このメッシュ状電極７は、金属製のワイヤーを編むことにより構成されており、メッシュ状電極７の外形は略円板形状となっている。また、メッシュ状電極７は、カソード電極３とアノード電極４との間で、アノード電極４寄りに配置されている。
【００３２】
さらに、メッシュ状電極７は、略円板形状の２つの平面部分をそれぞれカソード電極３とアノード電極４とに向かい合わせて、かつアノード電極４近傍でカソード電極３およびアノード電極４に対してそれぞれ略平行になるように配置されている。メッシュ状電極７は直流パルス電源８に接続されており、アノード電極４もまた直流パルス電源８に接続されている。また、アノード電極４はアース９と接続されている。さらに、プラズマＣＶＤ成膜装置１は成膜に用いる原料ガスを制御するためのマスフローコントローラ（図示せず）を備えている。Ｓｉ系薄膜を形成するための原料ガスには水素およびシランなどのＳｉ系化合物が用いられ、マスフローコントローラにより基板Ｂの温度およびシランガスの希釈率が制御されて、アモルファスＳｉおよび微結晶ＳｉなどのＳｉ系薄膜が形成されることとなる。このような構成において、高品質のＳｉ系薄膜が形成されることとなる。
【００３３】
図２はメッシュ状電極７に印加されるパルス状電圧の波形Ｐを示しており、縦軸は電圧の大きさＶを表し、横軸は時間Ｔを表している。パルス状電圧の波形Ｐは、時間ｔ1の間に負電圧である電圧ｖ1を印加し、時間ｔ2の間に０Ｖまたは正電圧である電圧ｖ2を印加している。また、パルス状電圧の波形Ｐは周期ｔ0で電圧ｖ1と電圧ｖ2とを１回ずつ交互に印加するように形成されており、この周期はｔ0＝ｔ1＋ｔ2の関係となっている。
【００３４】
次に本発明のプラズマＣＶＤ成膜装置１を用いた成膜方法の説明を行う。ホルダーとして構成されたアノード電極４に基板Ｂを取付ける。成膜室２内の圧力を圧力コントローラにより任意の圧力に設定する。原料ガスをカソード電極３の表面からシャワー状に供給する。高周波電願６によりカソード電極３に電圧を印加し、カソード電極３とアノード電極４との間にプラズマを発生させる。このとき、パルス状電圧をメッシュ状電極７に印加する。
【００３５】
このような手順を経て、基板Ｂの外表面に薄膜が形成されることとなる。また、メッシュ状電極７にはパルス状電圧が印加されており、負電圧である電圧ｖ1を印加しているときは正電荷が蓄積されるが、０Ｖまたは正電圧である電圧ｖ2を印加しているときこの蓄積された正電荷が除電されることとなる。
【００３６】
そのため、長時間に渡って成膜を行った場合などに、メッシュ状電極７に負電圧を印加して溜まった正電荷が、０Ｖまたは正電圧を印加することにより除電されることとなる。従って、前記メッシュ電極に絶縁膜が堆積した場合でも、帯電しないこととなる。その結果、カソード電極３とアノード電極４との間に安定した電圧をかけて、安定してプラズマを発生させることができ、また異常放電の発生を防止することができる。よって、安定した成膜を行うことができ、高品質の薄膜を形成することができる。
【実施例１】
【００３７】
カソード電極３およびアノード電極４は直径１８０ｍｍの円板形状に形成されており、カソード電極３とアノード電極４との間の電極間距離は２０ｍｍになっている。メッシュ状電極７は直径０．２ｍｍのステンレス製ワイヤーを０．６５ｍｍ間隔の格子状に編みこんだ形状となっており、メッシュ状電極７の外形は直径１８０ｍｍの円板形状となっている。また、メッシュ状電極７は、アノード電極４と５ｍｍの距離を空けた位置に配置されている。基板Ｂは、アノード電極４と電気的に接続させるため、厚さ５０μｍのポリイミドフィルムにスパッタ法を用いて厚さ２００ｎｍのＡｇ電極を表面に形成して作製されている。
【００３８】
次にパルス状電圧は、周波数を１００ｋＨｚとし、電圧ｖ1を−２００Ｖとし、電圧ｖ2を１０Ｖとし、電圧ｖ2を印加する時間をｔ2とし、一周期の時間をｔ0とすると、パルス状電圧の一周期の時間ｔ0に対するパルス状電圧の０Ｖまたは正電圧を印加する時間ｔ2の比であるいわゆるデューティー比ｔ2／ｔ0が１０％になっている。
【００３９】
このようなプラズマＣＶＤ成膜装置１を用いて基板Ｂを成膜する際には、シランガス１０ｓｃｃｍと水素ガス３００ｓｃｃｍとを、原料ガスとして成膜室２内に充填する。成膜室２内の圧力を３ｔｏｒｒになるように制御する。高周波電源６により周波数２７ＭＨｚで１５Ｗの電力をカソード電極３に供給する。成膜時間を１００分とし、成膜を１０回繰り返す。
【００４０】
このような成膜を行った際に直流パルス電源８に流れた電流について、１回目の成膜での実行値が０．６Ａであり、この値は成膜を１０回繰り返しても変化せず、安定して成膜が行われていることを示す結果となった。
【００４１】
成膜を１０回繰り返した内の１回目に形成された薄膜を測定した。薄膜の厚さは１．８μｍになっていた。ラマン分光測定により測定した波数５２０ｃｍ-1の結晶Ｓｉ散乱強度Ｉｃと波数４８０ｃｍ-1のアモルファスＳｉ散乱強度Ｉａとの比Ｉｃ／Ｉａが８．０と大きくなっており、微結晶Ｓｉ系薄膜であることを確認できる値になっていた。そして２回目以降に形成された薄膜も同様の値を示しており、繰返し成膜を行っても変化がなく、再現性の良い成膜ができることが確認できた。
【００４２】
（比較例１）
メッシュ状電極７に電圧−２００Ｖの直流電圧を印加する以外は、実施例１と同様にして基板Ｂに成膜を行った。
【００４３】
このような成膜を行った際に直流パルス電源８に流れた電流について、１回目の成膜での実行値が０．７Ａであり、２回目以降の成膜での実行値は減少して、８回目以降の成膜での実行値は０．１Ａ以下となりほとんど電流の流れていない状態となっていた。従って、安定して成膜が行われていないことを示す結果となった。
【００４４】
成膜を１０回繰り返した内の１回目に形成された薄膜を測定した。薄膜の厚さは１．８μｍになっていた。ラマン分光測定により測定した波数５２０ｃｍ-1の結晶Ｓｉ散乱強度Ｉｃと波数４８０ｃｍ-1のアモルファスＳｉ散乱強度Ｉａとの比Ｉｃ／Ｉａの値が８．０と大きくなっており、微結晶Ｓｉ膜であることを確認できる値になっていた。しかしながら、２回目以降に形成された薄膜の厚さおよびＩｃ／Ｉａの値は減少し、８回目に形成された薄膜の厚さは１．４μｍと薄くなり、Ｉｃ／Ｉａの値は４．５と小さくなっていた。従って、成膜の速度が減少し、結晶性が劣化しており、繰返し成膜を行う際の再現性が良くないことが確認できた。
【００４５】
（比較例２）
メッシュ状電極７を設けていない以外は、実施例１と同様にして基板Ｂに成膜を行った。
【００４６】
成膜を１０回繰り返した内の１回目に形成された薄膜を測定した。薄膜の厚さは２．３μｍになっていた。ラマン分光測定により測定した波数５２０ｃｍ-1の結晶Ｓｉ散乱強度Ｉｃと波数４８０ｃｍ-1のアモルファスＳｉ散乱強度Ｉａとの比Ｉｃ／Ｉａの値が４．５となっていた。そして２回目以降に形成された薄膜も同様の値を示していた。従って、実施例1と比較して成膜の速度がはやいが、薄膜の結晶性が劣っていることが確認できた。
【実施例２】
【００４７】
パルス状電圧の電圧ｖ1を−１０００Ｖ，−８００Ｖ，−４００Ｖ，−２００Ｖと変化させる以外は実施例１と同様にして、１００分間の成膜を行い、このとき直流パルス電源８に流れた電流の測定を行った。電圧ｖ1が−８００Ｖ，−４００Ｖ，−２００Ｖのとき、直流パルス電源８に流れた電流の実行値はそれぞれ、１．０Ａ，０．９Ａ，０．６Ａとなった。また、電圧ｖ1が−１０００Ｖのときには異常放電が発生する結果となった。従って、実施例２より、パルス状電圧の最大電圧ｖ1が−８００Ｖ以上（負電圧である最大電圧ｖ1の絶対値が８００Ｖ以下）である場合、異常放電の発生を確実に防ぐことができることがわかった。さらに、この測定の結果全体からパルス状電圧の最大電圧ｖ1が−８００Ｖ〜−２００Ｖの範囲においては、安定して成膜を行うことができることが確認できた。
【実施例３】
【００４８】
パルス状電圧の電圧ｖ2を印加する時間ｔ2と周期ｔ0とのデューティー比ｔ2／ｔ0を１％，２％，５％，１０％，２０％と変化させる以外は実施例１と同様にして、１００分間の成膜を行い、このとき直流パルス電源８に流れた電流の測定を行った。デューティー比ｔ2／ｔ0が２％，５％，１０％，２０％のとき、直流パルス電源８に流れた電流の実行値はそれぞれ、０．３Ａ，０．６Ａ，０．７Ａ，０．８Ａとなった。また、デューティー比ｔ2／ｔ0が１％のとき、直流パルス電源８に流れた電流の実行値が０．１Ａ以下とバイアス電圧がかかっておらず、安定して成膜が行われていないことを示す結果となった。従って、実施例３より、前記パルス状電圧の一周期の時間に対するパルス状電圧の０Ｖまたは正電圧を印加する時間の比であるデューティー比ｔ2／ｔ0が２％以上になっている場合、安定した成膜を行うことができるということがわかった。さらに、この測定の結果全体からパルス状電圧のデューティー比ｔ2／ｔ0が２％〜２０％の範囲においては、安定して成膜を行うことができることが確認できた。
【実施例４】
【００４９】
パルス状電圧の周波数を０．１ｋＨｚ，１ｋＨｚ，１０ｋＨｚ，１００ｋＨｚ，２５０ｋＨｚと変化させる以外は実施例１と同様にして、１００分間の成膜を行い、このとき直流パルス電源８に流れた電流の測定を行った。周波数が１ｋＨｚ，１０ｋＨｚ，１００ｋＨｚ，２５０ｋＨｚのとき、直流パルス電源８に流れた電流の実行値はそれぞれ、０．３Ａ，０．５Ａ，０．６Ａ，０．６Ａとなった。また、周波数が０．１ｋＨｚのとき、直流パルス電源８に流れた電流の実行値が０．１Ａ以下とバイアス電圧がかかっておらず、安定して成膜が行われていないことを示す結果となった。従って、実施例４より、パルス状電圧の周波数が１ｋＨｚ以上である場合、安定した成膜を行うことができるということがわかった。さらに、この測定の結果全体からパルス状電圧の周波数が１ｋＨｚ〜２５０ｋＨｚの範囲においては、安定して成膜を行うことができることが確認できた。
【００５０】
（変形例１）
本発明の変形例として、カソード電極３、アノード電極４およびメッシュ状電極７を円板形状以外の形状に形成してもよく、さらに容量結合型以外の方式のプラズマＣＶＤ成膜装置に用いてもよい。様々な方式のプラズマＣＶＤ成膜装置で高品質の薄膜を形成することができる。
【００５１】
（変形例２）
本発明の変形例として、Ｓｉ系薄膜以外の他の種類の薄膜を作成してもよく、様々な種類の高品質の薄膜を形成することができる。
【００５２】
（変形例３）
本発明の変形例として、基板自体が導電性を有するような構造となっていてもよく、基板Ｂの外表面に導電性を持たせるための加工を施さなくとも、基板Ｂが、アースされ、または電源に接続されるようにホルダーに電気的に接続されることとなる。そのため、成膜室２内で発生するプラズマとアノード電極４との間が絶縁されないことにより、成膜する部分の高周波に対する容量が小さくならず、基板Ｂに対しても安定して成膜を行うことができる。
【００５３】
（変形例４）
本発明の変形例として、メッシュ状に電極の代わりに金属製のワイヤーをラダー形状（はしご形状）に編んで形成されたラダー状電極（図示せず）を用いてもよく、このような形状の電極を用いたても、メッシュ状電極を用いた場合と同様の効果を得ることができる。
【００５４】
（変形例５）
本発明の変形例として、不純物元素を含むポスフィンおよびジボランガスなどを原料ガスに添加して、ｎ型半導体またはｐ型半導体を作製してもよく、高品質のｎ型半導体およびｐ型半導体を提供することができる。
【００５５】
（変形例６）
本発明の変形例として、太陽電池に限らず多様な製品に用いてもよく、多様な製品で高品質な薄膜を形成することが可能となる。
【００５６】
なお、本発明のプラズマＣＶＤ成膜装置およびそれを用いた成膜方法は、上述した実施形態、実施例および変形例に限定されるものではなく、本発明の効果が発揮できる構成などを適宜採用することが可能である。
【図面の簡単な説明】
【００５７】
【図１】本発明の実施形態における容量結合型のプラズマＣＶＤ成膜装置の電極構成模式図である。
【図２】本発明の実施形態におけるメッシュ状電極に印加されるパルス状電圧の波形を示した図である。
【符号の説明】
【００５８】
１ プラズマＣＶＤ成膜装置
２ 成膜室
３ カソード電極
４ アノード電極
５ コンデンサ
６ 高周波電源
７ メッシュ状電極
８ 直流パルス電源
９ アース
Ｂ 基板
Ｐ パルス状電圧の波形
Ｖ，ｖ1，ｖ2 電圧
Ｔ，ｔ1，ｔ2 時間
ｔ0 周期
Ｉａ 波数４８０ｃｍ-1のアモルファスＳｉ散乱強度
Ｉｃ 波数５２０ｃｍ-1の結晶Ｓｉ散乱強度
【特許請求の範囲】
【請求項１】
成膜を行うための成膜室を備え、該成膜室内にカソード電極と、該カソード電極に対向して配置されたアノード電極とを設けているプラズマＣＶＤ成膜装置において、
前記カソード電極と前記アノード電極との間に配置されたメッシュ状電極を備え、該メッシュ状電極にパルス状電圧を印加し、該パルス状電圧の波形が前記アノード電極の電圧に対して負の電位となる負電圧と、０Ｖまたは正電圧とを交互に印加するように形成されていることを特徴とするプラズマＣＶＤ成膜装置。
【請求項２】
前記パルス状電圧の最大負電圧が−８００Ｖ〜−２００Ｖであり、前記パルス状電圧の周波数が１ｋＨｚ〜２５０ｋＨｚであり、前記パルス状電圧の一周期の時間に対する前記パルス状電圧の０Ｖまたは正電圧を印加する時間の比が２％〜２０％になっていることを特徴とする請求項１に記載のプラズマＣＶＤ成膜装置。
【請求項３】
前記カソード電極または前記アノード電極のいずれか一方が成膜対象物を取付けるための導電性のホルダーとして構成され、容量結合型放電が行われる構成となっていることを特徴とする請求項１または２に記載のプラズマＣＶＤ成膜装置。
【請求項４】
Ｓｉ系薄膜を形成するために、原料ガスにＳｉ系化合物ガスが用いられていることを特徴とする請求項１〜３のいずれか一項に記載のプラズマＣＶＤ成膜装置。
【請求項５】
ｎ型半導体またはｐ型半導体を作製するために、原料ガスに不純物ガスが添加されていることを特徴とする請求項１〜４のいずれか一項に記載のプラズマＣＶＤ成膜装置。
【請求項６】
前記対象物が基板であり、該基板自体が導電性であるか、または前記基板の表面が導電性になっており、前記基板は、アースされ、または電源に接続されるように前記ホルダーに電気的に接続されていることを特徴とする請求項１〜５のいずれか一項に記載のプラズマＣＶＤ成膜装置。
【請求項７】
成膜を行うための成膜室を備え、該成膜室内にカソード電極と、該カソード電極と対向してかつ略平行に配置されたアノード電極とを設けているプラズマＣＶＤ成膜装置において、
前記カソード電極と前記アノード電極との間で、かつ前記カソード電極および前記アノード電極に対してワイヤーを略平行に並べて配置することによって形成されたラダー状電極を備え、該ラダー状電極にパルス状電圧を印加し、該パルス状電圧の波形が前記アノード電極の電圧に対して負の電位となる負電圧と、０Ｖまたは正電圧とを交互に印加するように形成されていることを特徴とするプラズマＣＶＤ成膜装置。
【請求項８】
請求項１〜７のいずれか一項に記載のプラズマＣＶＤ成膜装置を用いるステップを含む成膜方法。
【請求項１】
成膜を行うための成膜室を備え、該成膜室内にカソード電極と、該カソード電極に対向して配置されたアノード電極とを設けているプラズマＣＶＤ成膜装置において、
前記カソード電極と前記アノード電極との間に配置されたメッシュ状電極を備え、該メッシュ状電極にパルス状電圧を印加し、該パルス状電圧の波形が前記アノード電極の電圧に対して負の電位となる負電圧と、０Ｖまたは正電圧とを交互に印加するように形成されていることを特徴とするプラズマＣＶＤ成膜装置。
【請求項２】
前記パルス状電圧の最大負電圧が−８００Ｖ〜−２００Ｖであり、前記パルス状電圧の周波数が１ｋＨｚ〜２５０ｋＨｚであり、前記パルス状電圧の一周期の時間に対する前記パルス状電圧の０Ｖまたは正電圧を印加する時間の比が２％〜２０％になっていることを特徴とする請求項１に記載のプラズマＣＶＤ成膜装置。
【請求項３】
前記カソード電極または前記アノード電極のいずれか一方が成膜対象物を取付けるための導電性のホルダーとして構成され、容量結合型放電が行われる構成となっていることを特徴とする請求項１または２に記載のプラズマＣＶＤ成膜装置。
【請求項４】
Ｓｉ系薄膜を形成するために、原料ガスにＳｉ系化合物ガスが用いられていることを特徴とする請求項１〜３のいずれか一項に記載のプラズマＣＶＤ成膜装置。
【請求項５】
ｎ型半導体またはｐ型半導体を作製するために、原料ガスに不純物ガスが添加されていることを特徴とする請求項１〜４のいずれか一項に記載のプラズマＣＶＤ成膜装置。
【請求項６】
前記対象物が基板であり、該基板自体が導電性であるか、または前記基板の表面が導電性になっており、前記基板は、アースされ、または電源に接続されるように前記ホルダーに電気的に接続されていることを特徴とする請求項１〜５のいずれか一項に記載のプラズマＣＶＤ成膜装置。
【請求項７】
成膜を行うための成膜室を備え、該成膜室内にカソード電極と、該カソード電極と対向してかつ略平行に配置されたアノード電極とを設けているプラズマＣＶＤ成膜装置において、
前記カソード電極と前記アノード電極との間で、かつ前記カソード電極および前記アノード電極に対してワイヤーを略平行に並べて配置することによって形成されたラダー状電極を備え、該ラダー状電極にパルス状電圧を印加し、該パルス状電圧の波形が前記アノード電極の電圧に対して負の電位となる負電圧と、０Ｖまたは正電圧とを交互に印加するように形成されていることを特徴とするプラズマＣＶＤ成膜装置。
【請求項８】
請求項１〜７のいずれか一項に記載のプラズマＣＶＤ成膜装置を用いるステップを含む成膜方法。
【図１】
【図２】
【図２】
【公開番号】特開２００９−９７０３７（Ｐ２００９−９７０３７Ａ）
【公開日】平成２１年５月７日（２００９．５．７）
【国際特許分類】
【出願番号】特願２００７−２６９４２０（Ｐ２００７−２６９４２０）
【出願日】平成１９年１０月１６日（２００７．１０．１６）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
【公開日】平成２１年５月７日（２００９．５．７）
【国際特許分類】
【出願日】平成１９年１０月１６日（２００７．１０．１６）
【出願人】（５９１０８３２４４）富士電機システムズ株式会社 (1,717)
【Ｆターム（参考）】
[ Back to top ]