リングオシレータ及びそれを用いたＰＬＬ回路
【課題】 リングオシレータで発生した高調波ノイズによる干渉を抑制できるリングオシレータ及びそのリングオシレータを備えたＰＬＬ回路を提供する。
【解決手段】 リングオシレータは、無線装置に内蔵され、複数段のインバータゲートからなる発振回路と、発振回路に接続された切り替えスイッチとを備える。発振回路が発生する高調波ノイズと無線装置の受信周波数とが干渉し、通信感度が低下する場合には、切り替えスイッチによりインバータゲートのリング状に接続される段数を切り替える。リングオシレータが発生する高調波ノイズの周波数を変えることで、無線装置の受信周波数との干渉を抑制する。
【解決手段】 リングオシレータは、無線装置に内蔵され、複数段のインバータゲートからなる発振回路と、発振回路に接続された切り替えスイッチとを備える。発振回路が発生する高調波ノイズと無線装置の受信周波数とが干渉し、通信感度が低下する場合には、切り替えスイッチによりインバータゲートのリング状に接続される段数を切り替える。リングオシレータが発生する高調波ノイズの周波数を変えることで、無線装置の受信周波数との干渉を抑制する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、発振周波数を制御できるリングオシレータに係り、特に自己妨害波の影響を低減できるリングオシレータ及びそれを用いたＰＬＬ回路に関する。
【背景技術】
【０００２】
近年、集積化の流れの中でＬＳＩ（Large Scale Integration:大規模集積回路）にオシレータ回路を含むＰＬＬ（Phase locked Loop）回路を内蔵する場合が多くなっている。ＬＳＩに内蔵されるオシレータ回路としては、外部にループフィルタなどを必要としないリングオシレータが多く採用されている。このリングオシレータの長所は、他の発振器と異なりコイルが不要で、増幅器相当の回路で構成できるため、集積回路として集積しやすいことである。
【０００３】
リングオシレータは、全体として負のゲインを持つ複数個の遅延要素をリング状に結合して構成される。典型的な例としては、奇数段のインバータゲート（ＮＯＴゲート）により構成される。各インバータゲートの出力がチェーン状に次段のインバータゲートに入力され、最終段のインバータゲートの出力は初段のインバータゲートに入力され、全体としてリング構造になっている。さらにリングオシレータを構成するインバータゲートの電源バイアス電圧を制御することで、インバータゲートの遅延時間を制御し、リングオシレータの発振周波数を可変することができる（遅延時間を短くすれば発振周波数は高くなる）。このようにインバータゲートの電源バイアス電圧を制御した周波数可変型ＶＣＯ（Voltage Controlled Oscillator:電圧制御発振器）として用いられることも多い。
【０００４】
一方、リングオシレータの弱点として、論理反転回路（インバータゲート）や反転増幅器の位相ずれや電源電圧の変動やノイズによる遅延時間の変動で発振周波数が変動してしまうことが挙げられる。対策として、位相同期回路により補償する。これによって、電源電圧の変動についても位相同期回路によって常に電源変動による発振周波数の変動に追従することで解消される。一般にＰＬＬ回路は、リングオシレータと位相同期回路とを備え、位相同期回路により発振周波数を安定化させることで安定動作する。
【０００５】
リングオシレータに関する先行特許文献として、下記特許文献がある。特許文献１（特開平６−２３２７０３号公報）には、複数のインバータゲートからなる内部発振回路において、接続セレクタによりインバータゲートの接続段数を選択する技術が開示されている。特許文献２（特開平８−３０７２２０号公報）には、複数のインバータゲートからなる内部発振回路のインバータゲートの接続段数を切り替えることで昇圧回路のポンピング周波数を可変する技術が開示されている。特許文献３（特開２００６−２６１８３３号公報）には、供給される電源電流が相反する方向に変化する高速パス増幅器と低速パス増幅器とを並列接続し、この増幅器の出力段にさらに低域通過フィルタを設けることで発振周波数の広域部のばらつきを抑制したリング発振器が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−２３２７０３号公報
【特許文献２】特開平８−３０７２２０号公報
【特許文献３】特開２００６−２６１８３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記したように最近のＬＳＩは、オシレータ回路を含むＰＬＬ回路を内蔵し、そのオシレータ回路としてリングオシレータが多く採用されている。さらに、ＩＢＭは、２００６年に１個の単層カーボンナノチューブ(ＣＮＴ：Carbon Nanotube)分子の回りに、完全なＩＣを初めて構築したと発表している。その発表によれば、リングオシレータ回路を試作したもので、通常の半導体プロセスと、この回路の全部品のベースとなる単一分子のカーボンナノチューブを使って製造したという。リングオシレータ回路は、このように単純な回路で構成可能なため、将来はますます採用されることが多くなると期待されている。
【０００８】
しかし、リングオシレータには、発振周波数の相数倍の逓倍高調波が発生するという弱点がある。このノイズは電磁ノイズとして空中伝播、ないしは電源、グランドなどを通じて導体伝播する。そのため電磁ノイズとして、ＦＣＣ指令（Federal Communication Commission directive:米国）、Ｒ＆ＴＴＥ指令（Radio & Telecommunication Terminal Equipment directive：欧州 ）、ＡＲＩＢ（Association of Radio Industries and Businesses：日本）などの各種ＥＭＣ規格（Electro-Magnetic Compatibility standards）に無線装置が抵触する原因になるだけでなく、受信周波数と重なると、無線装置の受信波と自己妨害波が干渉を起こして無線装置の感度が劣化するという問題がある。
【０００９】
例えば、最近の携帯電話機は多くの機能を備え、複数のＬＳＩが搭載され、その機器内で使用される周波数も可変である。そのためＬＳＩ内部のリングオシレータからの高調波ノイズの周波数と機器内で使用される受信周波数とが重なると、高調波ノイズが自己妨害波となり、干渉を起こし機器の受信感度が劣化するという問題が発生する。この問題は、機器内ＥＭＣ（自家中毒）と呼ばれ、非常に大きな問題としてクローズアップされ、その対策が必要になっている。
【００１０】
図１２に、送信局１１と通信する無線装置２０の構成図を示す。無線装置２０は、アンテナ２１、電力増幅部２２、周波数変換部２３、ベースバンド部２４、制御部２５、局部発振器（ＶＣＯ）２７を備え、送信局１１からの受信波を受信できる。しかし、最近の無線装置は多くの機能を備え、送受信回路の他に、例えば図１２に示すようなリングオシレータ９を備えたＰＬＬ回路１０をさらに備えている。この場合リングオシレータ９からの高調波ノイズと無線装置の送受信周波数が重なった場合には、高調波ノイズが妨害波となり、無線装置の送受信感度を劣化させることになる。
【００１１】
このリングオシレータの構成例を、図１３に示す。図１３Ａにはリングオシレータを用いたＰＬＬ回路１０のブロック構成図、図１３Ｂには、リングオシレータの各部のタイミングと電源電流波形を示す。ＰＬＬ回路１０は、位相検出器（ＰＤ）１、チャージポンプ回路（ＣＰ）２、低域通過フィルタ（ＬＢＰ）３、分周器４、リングオシレータ９から構成されている。リングオシレータ９は、インバータゲート５が７段チェーン状に結合されている。初段のインバータゲート５には最終段のインバータゲート５の出力Ｇが入力され、その出力を次段のインバータゲートに出力する。順次チェーン状に接続されたインバータゲートは、それぞれ出力Ｂ〜Ｆを後続段に出力する。最終段の出力Ｇがリング状に初段のインバータゲートに入力され、初段のインバータゲートは入力信号を反転して出力する。このようにインバータゲート７段分の遅延時間を半サイクルとする周期で発振することになる。
【００１２】
リングオシレータ９からは、例えば周波数３１２ＭＨｚのクロック（Ｆｃｋ）が出力され、ＬＳＩ内部のクロックとして分配されるとともに、分周器４に入力される。分周器４は、クロック（Ｆｃｋ）を１／１２に分周した分周クロックを出力する。位相検出器１には、分周クロックと基準クロック（Ｆｒｅｆ＝２６ＭＨｚ）が入力され、位相比較される。分周クロックと基準クロックとの位相比較結果は、チャージポンプ回路２に入力され、チャージポンプ回路２の出力電圧を制御する。チャージポンプ回路２の出力電圧は、低域通過フィルタ３で平滑化され、リングオシレータを構成するインバータゲート５の電源に供給される。
【００１３】
位相検出器１において、分周クロックの位相が進んでいる場合には、チャージポンプ回路２の出力電圧を低く制御し、リングオシレータの発振周波数を低くする。逆に分周クロックの位相が遅れている場合には、チャージポンプ回路２の出力電圧を高く制御し、リングオシレータの発振周波数を高くする。このように位相検出器１からの制御信号によりチャージポンプ回路２の出力電圧を制御することで、リングオシレータの発振周波数を制御する。このように位相同期回路と組み合わせることで、リングオシレータの発振周波数を補償でき、安定動作するリングオシレータを用いたＰＬＬ回路が構成できる。
【００１４】
このＰＬＬ回路では、リングオシレータを構成するインバータゲートの電源電流により高調波ノイズが発生する。例えばインバータゲートを用いたリングオシレータでは、インバータゲートの出力が、次々に反転する。インバータゲートは一般的にはＣＭＯＳ（Complementary Metal Oxide Semiconductor）構成であり、負荷トランジスタのＰＭＯＳ（P-channel Metal Oxide Semiconductor ）と、ドライブトランジスタのＮＭＯＳ（N-channel Metal Oxide Semiconductor ）からなる。
【００１５】
入力がハイレベルからローレベルに変化する場合は、出力がローレベルからハイレベルに変化する。このときは、ＮＭＯＳが導通状態から非導通状態へ、ＰＭＯＳが非導通状態から導通状態へ変化し、電源電圧からの電源電流により出力をハイレベルに引き上げる。この出力がローレベルからハイレベルに変化する場合には、ＰＭＯＳによる電源電流がメーンであり、グランドへの電流は小さく、無視することができる。電源電流波形としては出力ハイレベル変化に対応して、図１３Ｂに示すように最初の出力Ａ、次に出力Ｃ、出力Ｅ、出力Ｇ、出力Ｂ、出力Ｄ、出力Ｆとそれぞれの出力レベル変化に対応してピーク電流が流れることになる。このとき流れる電源電流により高調波ノイズが発生し、電磁ノイズとして空中伝播、ないしは電源を通じて導体伝播する。
【００１６】
一方、入力がローレベルからハイレベルに変化する場合は、出力がハイレベルからローレベルに変化する。このときは、ＰＭＯＳが導通状態から非導通状態へ、ＮＭＯＳが非導通状態から導通状態へ変化し、出力ハイレベルの電荷を放電させ、グランド電圧に引き下げる。このときＮＭＯＳによるグランド電流がメーンであり、電源からの電流は小さく、無視することができる。このときにグランドに流れるグランド電流により高調波ノイズを発生させる。この場合には、最初の出力Ｂ、次に出力Ｄ、出力Ｆ、出力Ａ、出力Ｃ、出力Ｅ、出力Ｇとそれぞれの出力レベル変化に対応してピーク電流が流れることになる。一般的には電源電流のよる高調波ノイズがグランド電流による高調波ノイズより大きいことから、以後の説明は、電源電流側について説明する。
【００１７】
この電源電流による高調波ノイズは、インバータゲートの段数に相当する相数×発振周波数の周波数であり、電磁ノイズとして空中伝播、ないしは電源を通じて導体伝播する。図１３において電源電流波形として示すように、相数７、発振周波数３１２ＭＨｚの場合には、７ｘ３１２＝２１８４ＭＨｚの高調波ノイズが発生する。従って機器内で周波数２１８４ＭＨｚが使用されている場合には、高調波ノイズ２１８４ＭＨｚが自己妨害波となり、２１８４ＭＨｚ帯の無線装置の送受信波に干渉し、無線装置の送受信感度が劣化することになる。
【００１８】
従来、電磁ノイズの空中伝播については該当ＬＳＩ、回路部を金属ケースでシールドするなどの対策が考案されて来た。しかし、この対策はサイズ、コストなどの面でデメリットが多い。また、電源導体伝播については電源に該当周波数を抑圧するフィルタを設ける等のコスト的にデメリットのある対策が行われている。さらに、グランド伝播ノイズの場合、有効な対策は少なく、オシレータ回路のグランドを干渉回路と分けるなどのレイアウト上デメリットの大きい対策が採られてきた。
【００１９】
このようにリングオシレータの採用が多くなるなかで、自己妨害波となる高調波ノイズに対する対策は、コスト、レイアウト、サイズなどでデメリットの大きな対策しか存在しなかった。そのためコスト、レイアウト、サイズなどでデメリットの大きい対策をすることなく、リングオシレータ特有の高調波による干渉を抑制する方法が望まれてきた。
【００２０】
本発明の目的は、上述した課題を解決するためになされたものであり、コスト、レイアウト、サイズなどでデメリットの大きい対策をすることなく、リングオシレータ特有の高調波ノイズによる干渉を抑制できるリングオシレータ及びそれを用いたＰＬＬ回路を提供することにある。
【課題を解決するための手段】
【００２１】
本発明の１つの観点によれば、無線装置に内蔵され、発振回路と、切り替えスイッチとを備え、前記発振回路が発生する高調波ノイズと前記無線装置が使用する受信周波数とが干渉する場合には、前記切り替えスイッチにより前記発振回路の構成を切り替え、前記発振回路が発生する高調波ノイズの周波数を変更することができるリングオシレータが得られる。
【００２２】
また本発明の別の観点によれば、無線装置に内蔵され、内部クロックを発振するリングオシレータと、前記内部クロックを分周した分周クロックを出力する分周器と、前記分周クロックと基準クロックとを比較し、その位相差に対応した制御信号を出力する位相検出器と、前記制御信号を使って前記リングオシレータの電源電圧を出力するチャージポンプ回路と、を備え、前記無線装置は、受信周波数、又は受信周波数とその受信感度を検出し、その検出結果から、前記無線装置の受信周波数と、前記リングオシレータが発生する高調波ノイズと、が干渉すると判断した場合には、回路構築制御信号を生成し、前記回路構築制御信号を使って、前記リングオシレータ又は前記分周器のいずれかの構成を切り替え、前記リングオシレータが発生する高調波ノイズの周波数帯域を異ならせることで、前記無線装置における前記受信周波数と前記高調波ノイズとの干渉を抑制することができるＰＬＬ回路が得られる。
【００２３】
さらに、本発明の別の観点によれば、無線装置に内蔵されたＰＬＬ回路は、内部クロックを発振するリングオシレータと、前記内部クロックを分周した分周クロックを出力する分周器と、前記分周クロックと基準クロックとを比較しその位相差に対応した制御信号を出力する位相検出器と、前記制御信号により前記リングオシレータの電源電圧を出力するチャージポンプ回路と、を備え、前記無線装置が、受信周波数、又は受信周波数及びその受信感度を検知するステップと、前記受信周波数と前記リングオシレータが発生する高調波ノイズとが干渉するかどうか判断し、前記受信周波数と前記高調波ノイズとが干渉する場合には回路構築制御信号を生成するステップと、前記回路構築制御信号を用いて前記リングオシレータ又は前記分周器の構成を変更し回路構築するステップとを有し、前記リングオシレータ又は前記分周器の構成を変更することで、前記高調波ノイズの周波数帯域を異ならせ、前記受信周波数と前記高調波ノイズとの干渉を抑制することができるＰＬＬ回路の制御方法が得られる。
【発明の効果】
【００２４】
無線装置の受信周波数と、リングオシレータが発生する高調波ノイズとが干渉する場合には、ＰＬＬ回路の構成を変更し、リングオシレータが発生する高調波ノイズの周波数を変更する。高調波ノイズの周波数を変更することで、高調波ノイズの周波数と無線装置の受信周波数とが重ならなくなり、干渉がなくなる。高調波ノイズの周波数と無線装置の受信周波数との干渉が無くなることで、良好な感度を備えた無線装置が得られる。
【図面の簡単な説明】
【００２５】
【図１】本発明における無線装置のブロック構成図である。
【図２】本発明における妨害周波数帯域と閾値を示すテーブルである。
【図３】実施例１におけるＰＬＬ回路の構成ブロック図（Ａ）、リングオシレータのタイミング図（Ｂ）、（Ｃ）である。
【図４】実施例１における妨害波のスペクトルである。
【図５】実施例１における制御方法を示すフローチャートである。
【図６】実施例２におけるＰＬＬ回路の構成ブロック図（Ａ）、リングオシレータのタイミング図（Ｂ）である。
【図７】実施例２における妨害波のスペクトルである。
【図８】実施例２における制御方法を示すフローチャートである。
【図９】実施例３におけるＰＬＬ回路の構成ブロック図（Ａ）、リングオシレータのタイミング図（Ｂ）、（Ｃ）である。
【図１０】実施例３における妨害波のスペクトルである。
【図１１】実施例３における制御方法を示すフローチャートである。
【図１２】従来の無線装置のブロック構成図である。
【図１３】従来のリングオシレータを用いたＰＬＬ回路のブロック構成図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照して本発明の実施形態について、詳細に説明する。最初に本発明を理解するために、本発明のリングオシレータ、ＰＬＬ回路を備えた無線装置について図１、２を参照して説明する。図１に本発明の無線装置のブロック構成図、図２に妨害波周波数帯域と閾値を示すテーブルを示す。
【００２７】
図１に示す無線装置２０は、アンテナ２１、電力増幅部２２、周波数変換部２３、ベースバンド部２４、テーブル２６を備えた制御部２５、局部発振器（ＶＣＯ）２７と、を備え、送信局１１との間で受信波により送受信する。さらに、無線装置２０はリングオシレータ９を備えたＰＬＬ回路１０を備えている。このリングオシレータ９からの高調波ノイズが自己妨害波となり、無線装置の送受信感度を劣化させることがある。そのためテーブル２６を備えた制御部２５からの回路構築制御信号により、ＰＬＬ回路の構成を変更し、リングオシレータ９が発生する高調波ノイズの周波数変更することができる。無線装置が使用する受信周波数に対し、リングオシレータ９の高調波ノイズの周波数帯域を異ならせることで、受信周波数と高調波ノイズとの干渉を無くし、あるいは抑制することができる。
【００２８】
送信局１１と無線装置２０間で送受信が行われ、ベースバンド部２４において、受信周波数やその受信感度を検知する。受信感度としての検知項目は特に限定されないが、受信する電波強度やビット誤り率が使用することができる。例えば、受信信号強度ＲＳＳＩ、希望波受信電力ＲＳＣＰ、エネルギー対受信電力密度比Ｅｃ／ＮＯ、ビット誤り率ＢＥＲ等を使用することができる。さらに、検知した受信感度が満足できる受信感度レベルであるかを判定する。このとき受信した周波数と、リングオシレータ９から発生される高調波ノイズの周波数とが重なり、お互いが干渉した場合には、受信感度が劣化する。干渉した場合には、リングオシレータ９から発生される高調波ノイズは、自己妨害波となりアンテナを経由し、あるいは電源配線を経由して、受信感度を劣化させる。このようにリングオシレータ９から発生される高調波ノイズは、その周波数が無線装置で使用される受信周波数の重なった場合には、干渉して自己妨害波となる。従って、これらの高調波ノイズは妨害波となることから、妨害波周波数と表すことができる。
【００２９】
このリングオシレータ９から発生される高調波ノイズの周波数帯域を制御部２５内にテーブル２６として、記憶している。テーブル２６は、例えば図２に示すように、リングオシレータ９から発生される高調波ノイズの周波数帯域の下限周波数、上限周波数、及びそのときの閾値がテーブルとして備えられている。この閾値は検知した受信感度と比較し判定する基準である。すなわち閾値よりも受信感度が良好、あるいは劣るかで、リングオシレータ９から発生される高調波ノイズの周波数を変更するか、しないかを判定する。図２では、閾値として受信信号強度ＲＳＳＩを示しているが、無線装置として検知、利用する項目に対して、それぞれ閾値を設けることができる。また閾値として１項目ではなく、受信信号強度ＲＳＳＩ、希望波受信電力ＲＳＣＰ等を組み合わせることができる。
【００３０】
次に、本発明の制御方法を説明する。最初ＰＬＬ回路１０のリングオシレータ９は、制御部２５により初期設定された周波数で発振する。初期設定としては、ＰＬＬ回路の消費電力が最小となる状態が選択される。例えば、リングオシレータ９がインバータゲートで構成された場合には、消費電力が小さいリング状に接続されたインバータゲートの段数が少ない状態が初期設定となる。また分周比を固定、又は可変する場合には、消費電力が小さい固定動作に初期設定される。次に受信周波数における受信感度を検知する。
【００３１】
無線装置２０の制御部２５は、使用している受信周波数の帯域がテーブルの妨害波周波数帯域に含まれるかどうかを確認する。テーブル２６の妨害波周波数帯域に、無線装置２０の受信周波数帯域が含まれない場合には、リングオシレータ９の高調波ノイズは妨害波とはならない。そのため通信の受信感度は良好であり、リングオシレータ９は初期設定された状態のままで発振動作を継続する。
【００３２】
テーブル２６の妨害波周波数帯域に、無線装置２０の受信周波数帯域が含まれている場合には、さらに、検知した受信感度と、テーブル２６の閾値とを比較する。例えば、無線装置２０の受信周波数が４３６０ＭＨｚの場合はテーブルの２番目の欄の妨害周波数４３５４〜４３８２ＭＨｚに含まれ、受信感度が影響され、受信品質が劣化することになる。そこで実際の受信感度と、テーブルの閾値とを比較する。受信感度が閾値より良好であれば、周波数帯域はオーバーラップしているが、その干渉は小さいとして、そのまま初期設定状態で動作を継続する。以下の説明においては、受信周波数帯域と妨害波周波数帯域とがオーバーラップして干渉しているが、その干渉度合いが小さく、受信感度が良好な場合は、結果として受信周波数と妨害波周波数とは干渉していないと見なす。つまり、受信周波数と妨害波周波数とが干渉して受信感度が劣化し、満足できない場合のみを、受信周波数と妨害波周波数とが干渉しているとする。
【００３３】
検知した受信感度とテーブルの閾値とを比較し、受信感度が劣っていれば、リングオシレータからの高調波ノイズが干渉し、妨害波となっているとして、ＰＬＬ回路のリングオシレータの構成や分周比を変更する。ＰＬＬ回路の構成を変更することで、リングオシレータからの高調波ノイズ周波数を変更し、受信周波数とリングオシレータからの高調波ノイズの周波数の重なりを無くし、干渉をなくす。又は受信周波数とリングオシレータからの高調波ノイズの周波数の重なりを少なくし、干渉の程度を抑制する。このように、リングオシレータからの高調波ノイズ周波数を変更し、干渉を抑制することで無線装置の受信感度を良好に保つことができる。
【００３４】
このように、本発明の無線装置はリングオシレータを有するＰＬＬ回路を備え、ＰＬＬ回路は初期設定として、消費電力が最小になるような状態で動作する。しかし、リングオシレータからの高調波ノイズが自己妨害波となり、無線装置の受信感度が低下した場合には、ＰＬＬ回路の構成を変更し、リングオシレータからの高調波ノイズの周波数を変更する。リングオシレータからの高調波ノイズの周波数を変更し、無線装置の受信周波数と異ならせることで、２つの周波数の重なりをなくし、干渉を抑制することができる。本発明によれば高調波ノイズの周波数を変更するできるＰＬＬ回路が得られる。高調波ノイズの周波数と受信周波数とを異ならせることで干渉をなくし、送受信感度が良好な無線装置が得られる。
【００３５】
（実施例１）
実施例１として、第１のＰＬＬ回路の構成例と制御方法例について、図３、４、５を参照して説明する。図３Ａには実施例１のＰＬＬ回路１０の構成ブロック図、図３Ｂにはリングオシレータがインバータゲート７段構成の場合のタイミング図、図３Ｃにはリングオシレータがインバータゲート５段構成の場合のタイミング図を示す。図４にはリングオシレータからの妨害波のスペクトル、図５にはＰＬＬ回路の制御方法を示すフローチャートを示す。
【００３６】
ＰＬＬ回路１０は、位相検出器（ＰＤ）１、チャージポンプ回路（ＣＰ）２、低域通過フィルタ（ＬＢＰ）３、分周器４、リングオシレータ９Ａから構成されている。リングオシレータは、発振回路である複数のインバータゲート５と切り替えスイッチ６を備え、切り替えスイッチ６によりリング状に結合されたインバータゲート５の段数を７段又は５段に切り換える。図３Ａに示すＰＬＬ回路は、図１３のＰＬＬ回路に比較してリングオシレータ９Ａの構成が異なるだけであり、他の構成要素は図１３と同様であり、同じ符号としその説明は省略する。
【００３７】
リングオシレータ９Ａからは、周波数３１２ＭＨｚのクロック（Ｆｃｋ）が出力され、分周器４はクロック（Ｆｃｋ）を１／１２の分周クロックに分周する。位相検出器１には、分周クロックと基準クロック（Ｆｒｅｆ）が入力され、位相比較される。分周クロックと基準クロックとの位相比較結果は、チャージポンプ回路２に入力され、チャージポンプ回路２の出力電圧を制御する。チャージポンプ回路２の出力電圧は、低域通過フィルタ３で平滑化され、リングオシレータのインバータゲート５の電源に供給される。位相検出器１において、分周クロックの位相が進んでいる場合には、チャージポンプ回路２の出力電圧を低く制御し、リングオシレータの発振周波数を低くする。逆に分周クロックの位相が遅れている場合には、チャージポンプ回路２の出力電圧を高く制御し、リングオシレータの発振周波数を高くする。このように位相検出器１からの制御信号によりチャージポンプ回路２の出力電圧を制御することで、リングオシレータの発振周波数を制御するＰＬＬ回路が構成できる。
【００３８】
リングオシレータ９Ａは、図３Ａに示すように初段インバータゲート５の入力には切り替えスイッチ６が設けられている。切り替えスイッチ６は最終段のインバータゲート５の出力Ｇ、又は５段目のインバータゲートの出力Ｅを切り替え制御信号により切り替える。図３Ｂに、切り替えスイッチ６により最終段のインバータゲート５の出力Ｇを入力する７段構成の場合のタイミングと電源電流波形を示す。図３Ｃに、切り替えスイッチ６により５段目のインバータゲート５の出力Ｅを入力する５段構成の場合のタイミングと電源電流波形を示す。
【００３９】
図３Ｂのインバータゲート７段から構成されたリングオシレータ９Ａは、初段のインバータゲート５には最終段のインバータゲートからの出力Ｇが入力され、出力Ａを次段に出力する。順次チェーン状に接続されたインバータゲートは、それぞれ出力Ｂ〜Ｆを後続段に出力する。再び最終段の出力Ｇが初段のインバータゲートに入力され、初段のインバータゲートが反転する。このようにしてインバータゲート７段分の遅延時間を半サイクルとする周期で発振することになる。ここでは、このリング接続されたインバータゲート７段が発振回路となる。このとき電源電流波形は、インバータゲート出力がローレベルからハイレベル変化に対応して、最初の出力Ａ、次に出力Ｃ、出力Ｅ、出力Ｇ、出力Ｂ、出力Ｄ、出力Ｆのタイミングで、ピーク電流が流れることになる。このとき流れる電源電流により高調波ノイズが発生し、電磁ノイズとして空中伝播、ないしは電源を通じて導体伝播する。従ってこのとき発生する電源側の高調波ノイズの周波数は、インバータゲートの段数と、発振周波数の積であり、７ｘ３１２ＭＨｚ＝２１８４ＭＨｚとなる。
【００４０】
図３Ｃのインバータゲート５段から構成されたリングオシレータ９Ａは、初段のインバータゲート５は５段目のインバータゲートからの出力Ｅが入力され、出力Ａを次段に出力する。順次チェーン状に接続されたインバータゲートは、それぞれ出力Ｂ〜Ｄを後続段に出力する。５段目の出力Ｅが初段のインバータゲートに入力され、その出力レベルを反転させる。このようにしてインバータゲート５段分の遅延時間を半サイクルとする周期で発振することになる。また、このとき６段目及び７段目のインバータゲートは発振周波数には関係しないで、単なるインバータゲートとして機能し、発信信号を分周器に伝達する。ここでは、このリング接続されたインバータゲート５段が発振回路となる。このとき電源電流波形は、インバータゲート出力がローレベルからハイレベル変化に対応して、最初の出力ＡとＦ、次に出力Ｃ、出力Ｅ、出力ＢとＧ、出力Ｄのタイミングで、ピーク電流が流れることになる。このとき流れる電源電流により高調波ノイズが発生し、電磁ノイズとして空中伝播、ないしは電源を通じて導体伝播する。従ってこのとき発生する高調波ノイズの周波数は、インバータゲートの段数と、発振周波数の積であり、５ｘ３１２ＭＨｚ＝１５６０ＭＨｚとなる。
【００４１】
本発明においては、リングオシレータを構成するゲート回路としてインバータゲートを採用しているが、特に限定されるものではない。リングオシレータとしては、全体として負（−１以下）のゲインをもつ複数の遅延素子であればよい。すなわち信号を遅延させ、反転させた信号を初段にフィードバック可能な回路であればよい。従って差動アンプ、ＮＡＮＤゲートやＮＯＲゲート等の論理ゲートを組み合わせることで構成可能であり、基本的には最終段から反転した信号を初段の論理ゲートにフィードバック可能な回路で構成することができる。高調波ノイズは、７段構成の場合には２１８４ＭＨｚ、５段構成の場合には１５６０ＭＨｚであり、リングオシレータの消費電力は低速動作である５段構成の場合が小さいことになる。
【００４２】
図４に、リングオシレータからの妨害波のスペクトルを示す。図４において、実線Ａがインバータゲート５段構成、点線Ｂがインバータゲート７段構成のスペクトルである。インバータゲートの段数により、高調波ノイズの周波数が異なり、インバータゲート５段構成の高調波ノイズ周波数が、インバータゲート７段構成の高調波ノイズ周波数より低い。図４から、高調波ノイズの周波数帯域はばらつきがあるが、受信周波数と重ならないようにインバータゲートの構成段数を選択することが可能であることが分かる。このように高調波ノイズの周波数帯域と受信周波数との重なりをなくすことで、無線装置の受信感度を良好な状態に保てる。
【００４３】
次に、本実施例（図３Ａ）で示したＰＬＬ回路１０を図１の無線装置２０に適用した場合のＰＬＬ回路の制御方法のフローチャートを、図５を参照して説明する。ここでは制御部２５からの回路構築制御信号は、切り替えスイッチ６への切り替え制御信号である。切り替え制御信号によりリングオシレータのインバータゲートの段数を５段又は７段に切り替える。ＰＬＬ回路の初期として、無線装置の制御部２５からの切り替え制御信号（回路構築制御信号）によりリングオシレータは、消費電力の小さなインバータゲート５段構成として動作設定される。
【００４４】
制御部２５はステップＳ１１で、リングオシレータ９Ａのインバータゲート段数が５段であるか確認する。５段構成でない場合（ＮＯ）にはステップＳ１５となる。５段構成の場合（ＹＥＳ）にはステップＳ１２で、制御部２５はリングオシレータ５段構成時のテーブル１を参照し、妨害周波数帯域に受信波周波数帯域が含まれているか（重なっているか）の比較を行う。ステップＳ１２は、リングオシレータの高調波ノイズ（妨害波）と無線装置の受信周波数が重なり、干渉するかどうかの周波数の確認を行うステップである。受信波の周波数帯域と妨害波周波数帯域が重ならない場合（ＮＯ）には、インバータゲート５段構成のままステップＳ１２に戻る。
【００４５】
受信波の周波数帯域と妨害波周波数帯域が重なる場合（ＹＥＳ）には、干渉して受信感度が劣化する可能性があることから、制御部２５はステップＳ１３で無線装置の受信感度とテーブル２６の閾値とを比較確認する。テーブル２６の閾値より受信感度が良好な場合（ＮＯ）は、インバータゲート５段構成のままステップＳ１２に戻る。テーブル２６の閾値より受信感度が悪い場合（ＹＥＳ）は、ステップ１４で、制御部２５は回路構築制御信号によりリングオシレータの構成をインバータ７段構成になるように切り替える。受信周波数帯域と妨害波周波数帯域とがオーバーラップしているが(重なっているが)、その干渉度合いが小さく、受信感度が良好な場合は、受信周波数と妨害波周波数とは干渉していないと判断してそのままの構成とする。受信周波数と妨害波周波数とが干渉して受信感度が劣化している場合を、受信周波数と妨害波周波数とが干渉していると判断し、リングオシレータの構成段数を切り替える。
【００４６】
次にステップＳ１５で、制御部２５はリングオシレータ７段構成時のテーブル２を参照し、妨害波周波数帯域に受信波周波数帯域が含まれているか確認する。受信波周波数帯域と妨害波周波数帯域が重ならない場合（ＮＯ）には、ステップＳ１７で、制御部２５からの回路構築制御信号によりリングオシレータを５段構成に切り替える。受信波の周波数帯域と妨害波周波数帯域が重なる場合（ＹＥＳ）には、制御部２５はステップＳ１６で無線装置の受信感度とテーブル２６の閾値とを比較確認する。テーブル２６の閾値より受信感度が良好な場合（ＹＥＳ）は、ステップＳ１７で、制御部２５からの回路構築制御信号によりリングオシレータを５段構成に切り替える。テーブル２６の閾値より受信感度が悪い場合（ＮＯ）は、リングオシレータをインバータゲート７段構成のままステップＳ１５に戻る。
【００４７】
上記したようにＰＬＬ回路では、リングオシレータを構成するインバータゲートの電源電流により高調波ノイズ（妨害波）が発生する。ＰＬＬ回路の初期として消費電力が小さい状態にＰＬＬ回路を設定する。この状態でリングオシレータの高調波ノイズ周波数と無線装置の受信周波数とが重なり、干渉により通信感度が悪くなる場合がある。この場合には切り替えスイッチによりリングオシレータの段数を切り替え、高調波ノイズの周波数を変更し、高調波ノイズ周波数と受信周波数とを重ならないようにして干渉させなくする。高調波ノイズの周波数が変化することで、無線装置は高調波ノイズの影響を受けなくなり、無線装置の送受信感度は良好になる。本実施例のリングオシレータ、ＰＬＬ回路を備え、良好な受信特性を備えた無線装置が構成できる。
【００４８】
（実施例２）
実施例２として、第２のＰＬＬ回路の構成例と制御方法例について、図６〜８を参照して説明する。図６Ａには、実施例２のＰＬＬ回路１０の構成ブロック図、図６Ｂにはリングオシレータのタイミング図と電源電流波形を示す。図７にはリングオシレータからの妨害波のスペクトル、図８にはＰＬＬ回路の制御方法を示すフローチャートを示す。
【００４９】
本実施例のＰＬＬ回路は、位相検出器１、チャージポンプ回路２、低域通過フィルタ３、分周器４、インバータゲート５が７段リング状に結合されたリングオシレータ９から構成されている。本実施例は実施例１に比較して、切り替えスイッチ６がなくリングオシレータは発振回路であるインバータゲート７段の固定構成であり、さらに分周器４が分周器７に変更されている。分周器７は、分周比が固定でなく、分周比が１１から１３まで可変な分周器である。ここで実施例１と同じ構成要素は、同じ符号としその説明は省略する。
【００５０】
リングオシレータ９からは、最初周波数３１２ＭＨｚのクロック（Ｆｃｋ）が出力され、分周器７で、クロック（Ｆｃｋ）は１／１１から１／１３までの可変な分周クロックに分周される。位相検出器１には、分周クロックと基準クロック（Ｆｒｅｆ）が入力され、位相比較される。分周クロックと基準クロックとの位相比較結果は、チャージポンプ回路２に入力され、チャージポンプ回路２の出力電圧を制御する。チャージポンプ回路２の出力電圧は、低域通過フィルタ３で平滑化され、リングオシレータのインバータゲート５の電源に供給される。位相検出器１において、分周クロックの位相が進んでいる場合には、チャージポンプ回路２の出力電圧を低く制御し、リングオシレータの発振周波数を低くする。逆に分周クロックの位相が遅れている場合には、チャージポンプ回路２の出力電圧を高く制御し、リングオシレータの発振周波数を高くする。このように位相検出器１からの制御信号によりチャージポンプ回路２の出力電圧を制御することで、リングオシレータの発振周波数を制御するＰＬＬ回路が構成できる。
【００５１】
本実施例では、リングオシレータから発生するクロックを分周する分周比が可変である。分周比を可変とすることで、リングオシレータが発生する高調波ノイズの周波数を変え、高調波ノイズの周波数と無線装置の受信周波数との重なりを少なくすることで、送受信感度を高めている。
【００５２】
分周器７は、１／１１から１／１３の範囲内に拡散して分周することができる。分周の変化の仕方は特に限定されない。例えば、最初に１／１２の周波数に分周し、徐々にその周波数を大きくし、１／１１の周波数に分周する。その後逆に徐々にその分周を小さくし１／１２、さらに分周は１／１３とする。分周が１／１３になると再び徐々にその分周を大きくし分周を１／１２に戻す。これらの制御は拡散分周制御信号に基づいて、繰り返し行われる。このように分周比が１２、１１、１２、１３、１２と、分周比の平均値が分周比の最小値と最大値とのセンター値になるように、分周比の最小値と最大値との間を往復して変化させることを拡散動作と表記する。分周比の最小値は１１であり、最大値は１３であることから、このときの分周比の平均値は１２となる。
【００５３】
この分周比の変化に追随して、リングオシレータからの発振クロックの周波数Ｆｃｋは、３１２ＭＨｚ（分周比１２）、２８６ＭＨｚ（分周比１１）、３１２ＭＨｚ（分周比１２）、３３８ＭＨｚ（分周比１３）、３１２ＭＨｚ（分周比１２）と変化することになる。そのとき、リングオシレータから発生される高調波ノイズは、２００２〜２１８４〜２３６６ＭＨｚの間を変化する。図６Ｂに示すように最初に分周器７は、周波数３１２ＭＨｚを１／１２に分周することで２６ＭＨｚを出力する。その後分周器７は、周波数２８６ＭＨｚを１／１１に分周することで２６ＭＨｚを出力する。このとき、リングオシレータからは電源電流波形の周波数に応じた高調波ノイズが発生する。
【００５４】
この図６Ａに示すＰＬＬ回路における分周比による高調波ノイズのスペクトルを図７に示す。図７の実線Ａで示す波形は分周比１２の固定タイプ、点線Ｂで示す波形は分周比が１１〜１３までの可変タイプのスペクトル例である。図７によれば分周比１２の固定タイプは、周波数帯域が狭いが、そのピーク値は大きい。一方分周比が１１〜１３までの可変タイプは、周波数帯域がブロードであり、そのピーク値は小さくなっている。従って、これらの高調波ノイズの周波数と受信周波数が重なっていない場合には分周比固定タイプとし、高調波ノイズの周波数と受信周波数が重なっている場合には分周比可変タイプを選択する。高調波ノイズの周波数と受信周波数が重なっている場合にも、分周比可変タイプを選択することで、高調波ノイズの周波数のピーク値が小さく、高調波ノイズと受信周波数との干渉が少なくなり、受信感度の劣化を抑えることができる。このように高調波ノイズの周波数帯域と受信周波数との干渉を少なくすることで、無線装置の受信感度を良好な状態に保てる。
【００５５】
次に、本実施例（図６Ａ）で示したＰＬＬ回路１０を図１の無線装置２０に適用した場合のＰＬＬ回路の制御方法のフローチャートを、図８を参照して説明する。ここでは制御部２５からの回路構築制御信号は、分周器７への拡散分周制御信号である。拡散分周制御信号（回路構築制御信号）により、分周器は１／１２の固定分周動作、又は１／１１、１／１２、１／１３の拡散分周動作に切り替える。ＰＬＬ回路の初期として、無線装置の制御部２５からの拡散分周制御信号（回路構築制御信号）により分周器は、消費電力の小さな１／１２の固定分周動作に設定される。
【００５６】
制御部２５はステップＳ２１で、リングオシレータを備えたＰＬＬ回路１０の分周比が固定（１２）であるか確認する。固定でない場合（ＮＯ）にはステップＳ２５となる。固定の場合（ＹＥＳ）にはステップＳ２２で、制御部２５は分周比固定の場合のテーブルを参照し、妨害周波数帯域に受信波周波数帯域が含まれているか（重なっているか）の比較を行う。ステップＳ２２は、リングオシレータの高調波ノイズ（妨害波）と無線装置の受信周波数が重なり、干渉するかどうかの周波数の確認を行うステップである。受信波の周波数帯域と妨害波周波数帯域が重ならない場合（ＮＯ）には、分周比固定のままステップＳ２２に戻る。
【００５７】
受信波の周波数帯域と妨害波周波数帯域が重なる場合（ＹＥＳ）には、干渉して受信感度が劣化する可能性があることから、制御部２５はステップＳ２３で無線装置の受信感度とテーブル２６の閾値とを比較確認する。テーブル２６の閾値より受信感度が良好な場合（ＮＯ）は、分周比固定のままステップＳ２２に戻る。テーブル２６の閾値より受信感度が悪い場合（ＹＥＳ）は、ステップＳ２４で、制御部２５は拡散分周制御信号により分周比を拡散分周動作になるように切り替える。受信周波数帯域と妨害波周波数帯域とがオーバーラップしているが（重なっているが）、その干渉度合いが小さく、受信感度が良好な場合は、受信周波数と妨害波周波数とは干渉していないと判断してそのままの構成とする。受信周波数と妨害波周波数とが干渉して受信感度が劣化している場合には、受信周波数と妨害波周波数とが干渉していると判断し、分周比を拡散分周動作に切り替える。
【００５８】
次にステップＳ２５で、制御部２５は分周比を拡散分周動作時のテーブルを参照し、妨害波周波数帯域に受信波周波数帯域が含まれているか確認する。受信波周波数帯域と妨害波周波数帯域が重ならない場合（ＮＯ）には、ステップＳ２７で、制御部２５からの拡散分周制御信号により分周比固定動作に切り替える。受信波の周波数帯域と妨害波周波数帯域が重なる場合（ＹＥＳ）には、制御部２５はステップＳ２６で無線装置の受信感度とテーブル２６の閾値とを比較確認する。テーブル２６の閾値より受信感度が良好な場合（ＹＥＳ）は、ステップＳ２７で、制御部２５からの拡散分周制御信号により分周比固定動作に切り替える。テーブル２６の閾値より受信感度が悪い場合（ＮＯ）は、分周比を拡散分周動作のままステップＳ２５に戻る。
【００５９】
上記したようにＰＬＬ回路では、リングオシレータを構成するインバータゲートの電源電流により高調波ノイズ（妨害波）が発生する。ＰＬＬ回路の初期として消費電力が小さい状態にＰＬＬ回路を設定する。この状態でリングオシレータの高調波ノイズ周波数と無線装置の受信周波数とが重なり、干渉により通信感度が悪くなる場合がある。この場合には拡散分周制御信号により分周比固定動作から拡散分周動作になるように切り替え、高調波ノイズの周波数を変更し、高調波ノイズ周波数と受信周波数との重なりを少なくする。このように分周比を拡散動作させることで、高調波ノイズはクロック（Ｆｃｋ）の相数倍の帯域に拡散させる。高調波ノイズを、無線装置の受信周波数帯域幅よりも大きい帯域に拡散してしまうことで受信周波数帯域内にあるノイズ電力を低減することが可能となり、干渉量を劇的に減少させることが出来る。
【００６０】
本実施例は、高調波ノイズの周波数を拡散させることで、無線装置の受信周波数帯域内にあるノイズ電力を低減する。そのためリングオシレータからの高調波ノイズが、無線装置の受信周波数に与える影響を小さくできる。本実施例のリングオシレータ、ＰＬＬ回路を備え、良好な受信特性を備えた無線受信回路が構成できる。
【００６１】
（実施例３）
実施例３として、第３のＰＬＬ回路の構成例と制御方法例について、図９、１０、１１を参照して説明する。図９Ａには実施例３のＰＬＬ回路１０の構成ブロック図、図９Ｂ、Ｃにそのタイミング図を示す。図１０にはＰＬＬ回路からの妨害波スペクトルを示す。図１１は、本実施例におけるＰＬＬ回路の制御方法を示すフローチャートである。
【００６２】
図９ＡのＰＬＬ回路１０は、位相検出器１、チャージポンプ回路２、低域通過フィルタ３、分周器４、リングオシレータ９Ｂから構成されている。リングオシレータ９Ｂは、遅延回路８Ａと８Ｂ、３段のインバータゲート５、切り換えスイッチ６から構成されている。本実施例は実施例１に比較して、リングオシレータのインバータゲート５の一部が遅延回路８Ａ、８Ｂに変更され、切り替えスイッチ６により遅延回路８Ａ、８Ｂが切り替えられる構成である。実施例１と同じ構成要素は、同じ符号としその説明は省略する。
【００６３】
図９Ａに示すようにリングオシレータ９Ｂには、切り替えスイッチ６が設けられている。切り替えスイッチ６は、切り替え制御信号により遅延回路８Ａ、８Ｂを切り替え、リングオシレータは遅延回路８Ａとインバータゲート３段構成、又は遅延回路８Ｂとインバータゲート３段構成となる。ここで遅延回路８Ａと８Ｂの遅延時間は異なり、遅延回路８Ａの遅延時間が遅延回路８Ｂの遅延時間より短く設定されている。例えば、遅延回路８Ａはインバータゲート２段相当の遅延時間、遅延回路８Ｂはインバータゲート４段相当の遅延時間を有する遅延回路とする。この場合には実施例１におけるインバータゲート５段と、インバータゲート７段構成に相当する回路構成となる。以下遅延回路８Ａとインバータゲート３段構成の場合を単に遅延回路８Ａ構成と表し、遅延回路８Ｂとインバータゲート３段構成の場合は単に遅延回路８Ｂ構成と表すことにする。
【００６４】
図９Ｂに、切り替えスイッチ６により遅延回路８Ａ構成の場合のタイミングと電源電流波形を示す。図９Ｃに、切り替えスイッチ６により遅延回路８Ｂ構成の場合のタイミングと電源電流波形を示す。遅延回路８Ａ構成の場合、遅延回路８Ａにはインバータゲート最終段の出力Ｃが入力される。遅延回路８Ａは、入力された信号を所定時間遅延させ信号Ｔｄとして、インバータゲートに出力する。初段のインバータゲートは信号Ｔｄを入力され出力Ａを次段のインバータゲートに出力する。次段のインバータゲートは出力Ｂを出力し、最終段のインバータゲートは出力Ｃを遅延回路８Ａと分周器４に出力する。リングオシレータ９Ｂはインバータゲートの３段の遅延時間と、遅延回路８Ａの遅延時間との和に相当する時間を半サイクルとした周期で発振する。ここでは、遅延回路８Ａとインバータゲート３段が発振回路となる。
【００６５】
遅延回路８Ｂ構成の場合には、遅延回路８Ａの代わりに遅延回路８Ｂとなり、同様の構成、動作を行う。遅延回路８Ａの遅延時間が遅延回路８Ｂの遅延時間よりも短いことから、遅延回路８Ａ構成のインバータゲートの動作速度は、遅延回路８Ｂ構成のインバータゲートの動作速度よりも遅く動作する。ここで遅延回路８Ａ、８Ｂの構成は特に限定されないが、例えばＲＣ遅延回路で構成することができる。ＲＣ遅延回路は、電源電流やグランド電流の急激な変化が少ないことから、高調波ノイズの発生が少ない。
【００６６】
図１０に、リングオシレータ９Ｂからの高調波ノイズ（妨害波）のスペクトルを示す。実線Ａが遅延回路８Ａ構成（遅延回路８Ａとインバータゲート３段構成）、点線Ｂが遅延回路８Ｂ構成（遅延回路８Ｂとインバータゲート３段構成）である。遅延回路８Ａはインバータゲート２段分の遅延量を有し、遅延回路８Ｂはインバータゲート４段分の遅延量を有するものである。いずれの高調波ノイズの周波数帯域はブロードであるが、遅延回路８Ｂ構成がよりブロードである。またそのピーク値はいずれも小さい。実線Ａ、又は点線Ｂで示すように、遅延時間が異なる遅延回路により、高調波ノイズの周波数が異なっている。そのため受信周波数と重ならないようにリングオシレータの構成を選択することが可能であることが分かる。このように高調波ノイズの周波数帯域と受信周波数との重なりをなくすことで、無線装置の受信感度を良好な状態に保てる。
【００６７】
次に、本実施例のＰＬＬ回路１０を図１の無線装置２０に適用した場合のＰＬＬ回路の制御方法のフローチャートを、図１１を参照して説明する。ここでは制御部２５からの回路構築制御信号は、切り替えスイッチ６への切り替え制御信号である。切り替え制御信号により遅延回路を８Ａ、又は８Ｂに切り替える。ＰＬＬ回路の初期として、無線装置の制御部２５からの切り替え制御信号（回路構築制御信号）によりリングオシレータは、消費電力の小さな遅延回路８Ａ構成に設定される。
【００６８】
制御部２５はステップＳ３１で、リングオシレータ９Ｂの構成が遅延回路８Ａであるか確認する。リングオシレータが遅延回路８Ａ構成でない場合（ＮＯ）にはステップＳ３５となる。遅延回路８Ａ構成の場合（ＹＥＳ）にはステップＳ３２で、制御部２５は遅延回路８Ａ構成のテーブルＡを参照し、妨害周波数帯域に受信波周波数帯域が含まれているか（重なっているか）の比較を行う。ステップＳ３２は、リングオシレータの高調波ノイズ（妨害波）と無線装置の受信周波数が重なり、干渉するかどうかの周波数の確認を行う。受信波の周波数帯域と妨害波周波数帯域が重ならない場合（ＮＯ）には、遅延回路８Ａ構成のままステップＳ３２に戻る。
【００６９】
受信波の周波数帯域と妨害波周波数帯域が重なる場合（ＹＥＳ）には、干渉して受信感度が劣化する可能性があることから、制御部２５はステップＳ３３で無線装置の受信感度とテーブルＡの閾値とを比較確認する。テーブルＡの閾値より受信感度が良好な場合（ＮＯ）は、遅延回路８Ａ構成のままステップＳ３２に戻る。テーブルＡの閾値より受信感度が悪い場合（ＹＥＳ）は、ステップＳ３４で、制御部２５は回路構築制御信号によりリングオシレータの構成を遅延回路８Ｂとインバータゲート３段から構成する遅延回路８Ｂ構成になるように切り替える。受信周波数帯域と妨害波周波数帯域とがオーバーラップしているが、その干渉度合いが小さく、受信感度が良好な場合は、受信周波数と妨害波周波数とは干渉していないと判断してそのままの構成とする。受信周波数と妨害波周波数とが干渉して受信感度が劣化している場合には、受信周波数と妨害波周波数とが干渉していると判断し、遅延回路を切り替える。
【００７０】
次にステップＳ３５で、制御部２５はタイプＢのテーブルＢを参照し、妨害波周波数帯域に受信波周波数帯域が含まれているか確認する。受信波周波数帯域と妨害波周波数帯域が重ならない場合（ＮＯ）には、ステップＳ３７で、制御部２５からの回路構築制御信号により遅延回路８Ａ構成に切り替える。受信波の周波数帯域と妨害波周波数帯域が重なる場合（ＹＥＳ）には、制御部２５はステップＳ３６で無線装置の受信感度とテーブルＢの閾値とを比較確認する。テーブルＢの閾値より受信感度が良好な場合（ＹＥＳ）は、ステップＳ３７で、制御部２５からの回路構築制御信号によりリングオシレータを遅延回路８Ａ構成に切り替える。テーブルＢの閾値より受信感度が悪い場合（ＮＯ）は、リングオシレータを遅延回路８Ｂ構成のままステップＳ３５に戻る。
【００７１】
本実施例のＰＬＬ回路のリングオシレータは、インバータゲートの一部を遅延回路で構成する。遅延回路はそれぞれ異なる遅延時間を有し、切り替えスイッチによりそれぞれ異なる遅延回路を接続する。リングオシレータの高調波ノイズ周波数と無線装置の受信周波数とが重なり、干渉により通信感度が悪くなる場合には切り替えスイッチによりこれらの遅延回路を切り替える。遅延回路を切り替え、高調波ノイズの周波数を変更することで、高調波ノイズ周波数と受信周波数とを重ならないようにして干渉させなくする。高調波ノイズの周波数が変化することで、無線装置は高調波ノイズの影響を受けなくなり、無線装置の送受信感度は良好になる。本実施例のリングオシレータ、ＰＬＬ回路を備え、良好な受信特性を備えた無線装置が構成できる。
【００７２】
（実施例４）
実施例４として、第４の制御方法例について説明する。実施例１〜３は、無線装置として受信周波数とその受信感度を測定して、制御するＰＬＬ回路の制御方法である。しかし、実施例４におけるＰＬＬ回路の制御方法は、無線装置として受信周波数の受信感度を測定しないで、妨害周波数を記録したテーブルを利用した、簡便な制御方法である。実施例４を、図１、２、４を参照して説明する。
【００７３】
図１の無線装置においては、図２に示すようなテーブルを備えている。実施例１〜３においては、そのテーブルにはリングオシレータ９から発生される高調波ノイズ（妨害波）の周波数帯域の下限周波数、上限周波数、及びそのときの閾値がテーブルとして示されている。このテーブルを、例えば妨害周波数帯域のみのテーブルとする。図２のテーブル２６として、妨害波周波数帯域のみとして、閾値を採用しない。例えば、図４のスペクトルに示す妨害周波数と、その強度（ｄｂ）との関係において、妨害波として無線装置の送受信感度に影響を与える場合には妨害周波数としてテーブルに記載する。一方、その強度（ｄｂ）が一定値以下で無線装置の送受信感度に影響を与えない、又は影響が小さい場合には、妨害周波数としてテーブルには記載しない。つまり、図４のスペクトルにおいて、例えば５ｄＢ以上、あるいは１０ｄＢ以上等の一定強度以上の場合には、妨害波周波数帯域としてテーブル２６に記憶させる。それ以下の強度の場合には干渉しても、受信感度が満足するレベルにあるとして、妨害波周波数帯域とは見なさない。
【００７４】
無線装置に内蔵されたＰＬＬ回路は、実施例１〜３に詳述したようにいくつかの構成があり、それぞれの動作モードがある。それぞれの構成や、動作モードに対して夫々妨害周波数を記載したテーブル２６を作成する。無線装置が特定の受信周波数を受信した場合には、制御部２５が、その受信周波数とテーブル２６に記憶された妨害周波数とを比較する。制御部２５は、妨害周波数として受信周波数が含まれていない動作モードのＰＬＬ回路を選定する。制御部２５からの回路構築制御信号によりリングオシレータ又は分周器の構成を変更し、所望の動作モードで動作するＰＬＬ回路を構成する。このように無線装置の受信周波数とＰＬＬ回路が発生する妨害周波数との周波数が重ならないようなＰＬＬ回路を選択する。無線装置の受信周波数と妨害周波数との周波数が重ならないことから、受信感度が良好なＰＬＬ回路、及びそのＰＬＬ回路を備えた無線装置が得られる。
【００７５】
本実施例においては、無線装置の受信周波数と妨害周波数との周波数が重ならないような動作モードのＰＬＬ回路を選択し、ＰＬＬ回路を構成する。無線装置の受信周波数と妨害波周波数との周波数が重ならないことから、受信感度が良好なＰＬＬ回路、及びそのＰＬＬ回路を備えた無線装置が得られる。
【００７６】
上記したように本発明のＬＬ回路では、ＰＬＬ回路から発生する高調波ノイズが無線装置の送受信周波数と干渉し、受信感度が低下する場合には、ＰＬＬ回路の構成を変更し、リングオシレータの高調波ノイズの周波数を変更する。高調波ノイズの周波数を変更し、高調波ノイズ周波数と受信周波数とを重ならないようにして干渉させなくする。このように高調波ノイズの周波数が変化することで、無線装置は高調波ノイズの影響を受けなくなり、無線装置の送受信感度は良好になる。本実施例のリングオシレータ、ＰＬＬ回路を備え、良好な受信特性を備えた無線装置が構成できる。
【００７７】
以上、実施形態、実施例として本願発明を説明したが、本願発明は上記の実施形態例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で様々な変更をすることができる。
【符号の説明】
【００７８】
１ 位相検出器（ＰＤ）
２ チャージポンプ（ＣＰ）
３ 低域通過フィルタ（ＬＰＦ）
４、７ 分周器
５ インバータゲート（論理反転回路）
６ 切り替えスイッチ
８Ａ、８Ｂ 遅延回路
９、９Ａ、９Ｂ リングオシレータ
１０ ＰＬＬ回路
１１ 送信局
２０ 無線装置
２１ アンテナ
２２ 電力増幅部
２３ 周波数変換部
２４ ベースバンド部
２５ 制御部
２６ テーブル
２７ 局部発振器
【技術分野】
【０００１】
本発明は、発振周波数を制御できるリングオシレータに係り、特に自己妨害波の影響を低減できるリングオシレータ及びそれを用いたＰＬＬ回路に関する。
【背景技術】
【０００２】
近年、集積化の流れの中でＬＳＩ（Large Scale Integration:大規模集積回路）にオシレータ回路を含むＰＬＬ（Phase locked Loop）回路を内蔵する場合が多くなっている。ＬＳＩに内蔵されるオシレータ回路としては、外部にループフィルタなどを必要としないリングオシレータが多く採用されている。このリングオシレータの長所は、他の発振器と異なりコイルが不要で、増幅器相当の回路で構成できるため、集積回路として集積しやすいことである。
【０００３】
リングオシレータは、全体として負のゲインを持つ複数個の遅延要素をリング状に結合して構成される。典型的な例としては、奇数段のインバータゲート（ＮＯＴゲート）により構成される。各インバータゲートの出力がチェーン状に次段のインバータゲートに入力され、最終段のインバータゲートの出力は初段のインバータゲートに入力され、全体としてリング構造になっている。さらにリングオシレータを構成するインバータゲートの電源バイアス電圧を制御することで、インバータゲートの遅延時間を制御し、リングオシレータの発振周波数を可変することができる（遅延時間を短くすれば発振周波数は高くなる）。このようにインバータゲートの電源バイアス電圧を制御した周波数可変型ＶＣＯ（Voltage Controlled Oscillator:電圧制御発振器）として用いられることも多い。
【０００４】
一方、リングオシレータの弱点として、論理反転回路（インバータゲート）や反転増幅器の位相ずれや電源電圧の変動やノイズによる遅延時間の変動で発振周波数が変動してしまうことが挙げられる。対策として、位相同期回路により補償する。これによって、電源電圧の変動についても位相同期回路によって常に電源変動による発振周波数の変動に追従することで解消される。一般にＰＬＬ回路は、リングオシレータと位相同期回路とを備え、位相同期回路により発振周波数を安定化させることで安定動作する。
【０００５】
リングオシレータに関する先行特許文献として、下記特許文献がある。特許文献１（特開平６−２３２７０３号公報）には、複数のインバータゲートからなる内部発振回路において、接続セレクタによりインバータゲートの接続段数を選択する技術が開示されている。特許文献２（特開平８−３０７２２０号公報）には、複数のインバータゲートからなる内部発振回路のインバータゲートの接続段数を切り替えることで昇圧回路のポンピング周波数を可変する技術が開示されている。特許文献３（特開２００６−２６１８３３号公報）には、供給される電源電流が相反する方向に変化する高速パス増幅器と低速パス増幅器とを並列接続し、この増幅器の出力段にさらに低域通過フィルタを設けることで発振周波数の広域部のばらつきを抑制したリング発振器が開示されている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開平６−２３２７０３号公報
【特許文献２】特開平８−３０７２２０号公報
【特許文献３】特開２００６−２６１８３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
上記したように最近のＬＳＩは、オシレータ回路を含むＰＬＬ回路を内蔵し、そのオシレータ回路としてリングオシレータが多く採用されている。さらに、ＩＢＭは、２００６年に１個の単層カーボンナノチューブ(ＣＮＴ：Carbon Nanotube)分子の回りに、完全なＩＣを初めて構築したと発表している。その発表によれば、リングオシレータ回路を試作したもので、通常の半導体プロセスと、この回路の全部品のベースとなる単一分子のカーボンナノチューブを使って製造したという。リングオシレータ回路は、このように単純な回路で構成可能なため、将来はますます採用されることが多くなると期待されている。
【０００８】
しかし、リングオシレータには、発振周波数の相数倍の逓倍高調波が発生するという弱点がある。このノイズは電磁ノイズとして空中伝播、ないしは電源、グランドなどを通じて導体伝播する。そのため電磁ノイズとして、ＦＣＣ指令（Federal Communication Commission directive:米国）、Ｒ＆ＴＴＥ指令（Radio & Telecommunication Terminal Equipment directive：欧州 ）、ＡＲＩＢ（Association of Radio Industries and Businesses：日本）などの各種ＥＭＣ規格（Electro-Magnetic Compatibility standards）に無線装置が抵触する原因になるだけでなく、受信周波数と重なると、無線装置の受信波と自己妨害波が干渉を起こして無線装置の感度が劣化するという問題がある。
【０００９】
例えば、最近の携帯電話機は多くの機能を備え、複数のＬＳＩが搭載され、その機器内で使用される周波数も可変である。そのためＬＳＩ内部のリングオシレータからの高調波ノイズの周波数と機器内で使用される受信周波数とが重なると、高調波ノイズが自己妨害波となり、干渉を起こし機器の受信感度が劣化するという問題が発生する。この問題は、機器内ＥＭＣ（自家中毒）と呼ばれ、非常に大きな問題としてクローズアップされ、その対策が必要になっている。
【００１０】
図１２に、送信局１１と通信する無線装置２０の構成図を示す。無線装置２０は、アンテナ２１、電力増幅部２２、周波数変換部２３、ベースバンド部２４、制御部２５、局部発振器（ＶＣＯ）２７を備え、送信局１１からの受信波を受信できる。しかし、最近の無線装置は多くの機能を備え、送受信回路の他に、例えば図１２に示すようなリングオシレータ９を備えたＰＬＬ回路１０をさらに備えている。この場合リングオシレータ９からの高調波ノイズと無線装置の送受信周波数が重なった場合には、高調波ノイズが妨害波となり、無線装置の送受信感度を劣化させることになる。
【００１１】
このリングオシレータの構成例を、図１３に示す。図１３Ａにはリングオシレータを用いたＰＬＬ回路１０のブロック構成図、図１３Ｂには、リングオシレータの各部のタイミングと電源電流波形を示す。ＰＬＬ回路１０は、位相検出器（ＰＤ）１、チャージポンプ回路（ＣＰ）２、低域通過フィルタ（ＬＢＰ）３、分周器４、リングオシレータ９から構成されている。リングオシレータ９は、インバータゲート５が７段チェーン状に結合されている。初段のインバータゲート５には最終段のインバータゲート５の出力Ｇが入力され、その出力を次段のインバータゲートに出力する。順次チェーン状に接続されたインバータゲートは、それぞれ出力Ｂ〜Ｆを後続段に出力する。最終段の出力Ｇがリング状に初段のインバータゲートに入力され、初段のインバータゲートは入力信号を反転して出力する。このようにインバータゲート７段分の遅延時間を半サイクルとする周期で発振することになる。
【００１２】
リングオシレータ９からは、例えば周波数３１２ＭＨｚのクロック（Ｆｃｋ）が出力され、ＬＳＩ内部のクロックとして分配されるとともに、分周器４に入力される。分周器４は、クロック（Ｆｃｋ）を１／１２に分周した分周クロックを出力する。位相検出器１には、分周クロックと基準クロック（Ｆｒｅｆ＝２６ＭＨｚ）が入力され、位相比較される。分周クロックと基準クロックとの位相比較結果は、チャージポンプ回路２に入力され、チャージポンプ回路２の出力電圧を制御する。チャージポンプ回路２の出力電圧は、低域通過フィルタ３で平滑化され、リングオシレータを構成するインバータゲート５の電源に供給される。
【００１３】
位相検出器１において、分周クロックの位相が進んでいる場合には、チャージポンプ回路２の出力電圧を低く制御し、リングオシレータの発振周波数を低くする。逆に分周クロックの位相が遅れている場合には、チャージポンプ回路２の出力電圧を高く制御し、リングオシレータの発振周波数を高くする。このように位相検出器１からの制御信号によりチャージポンプ回路２の出力電圧を制御することで、リングオシレータの発振周波数を制御する。このように位相同期回路と組み合わせることで、リングオシレータの発振周波数を補償でき、安定動作するリングオシレータを用いたＰＬＬ回路が構成できる。
【００１４】
このＰＬＬ回路では、リングオシレータを構成するインバータゲートの電源電流により高調波ノイズが発生する。例えばインバータゲートを用いたリングオシレータでは、インバータゲートの出力が、次々に反転する。インバータゲートは一般的にはＣＭＯＳ（Complementary Metal Oxide Semiconductor）構成であり、負荷トランジスタのＰＭＯＳ（P-channel Metal Oxide Semiconductor ）と、ドライブトランジスタのＮＭＯＳ（N-channel Metal Oxide Semiconductor ）からなる。
【００１５】
入力がハイレベルからローレベルに変化する場合は、出力がローレベルからハイレベルに変化する。このときは、ＮＭＯＳが導通状態から非導通状態へ、ＰＭＯＳが非導通状態から導通状態へ変化し、電源電圧からの電源電流により出力をハイレベルに引き上げる。この出力がローレベルからハイレベルに変化する場合には、ＰＭＯＳによる電源電流がメーンであり、グランドへの電流は小さく、無視することができる。電源電流波形としては出力ハイレベル変化に対応して、図１３Ｂに示すように最初の出力Ａ、次に出力Ｃ、出力Ｅ、出力Ｇ、出力Ｂ、出力Ｄ、出力Ｆとそれぞれの出力レベル変化に対応してピーク電流が流れることになる。このとき流れる電源電流により高調波ノイズが発生し、電磁ノイズとして空中伝播、ないしは電源を通じて導体伝播する。
【００１６】
一方、入力がローレベルからハイレベルに変化する場合は、出力がハイレベルからローレベルに変化する。このときは、ＰＭＯＳが導通状態から非導通状態へ、ＮＭＯＳが非導通状態から導通状態へ変化し、出力ハイレベルの電荷を放電させ、グランド電圧に引き下げる。このときＮＭＯＳによるグランド電流がメーンであり、電源からの電流は小さく、無視することができる。このときにグランドに流れるグランド電流により高調波ノイズを発生させる。この場合には、最初の出力Ｂ、次に出力Ｄ、出力Ｆ、出力Ａ、出力Ｃ、出力Ｅ、出力Ｇとそれぞれの出力レベル変化に対応してピーク電流が流れることになる。一般的には電源電流のよる高調波ノイズがグランド電流による高調波ノイズより大きいことから、以後の説明は、電源電流側について説明する。
【００１７】
この電源電流による高調波ノイズは、インバータゲートの段数に相当する相数×発振周波数の周波数であり、電磁ノイズとして空中伝播、ないしは電源を通じて導体伝播する。図１３において電源電流波形として示すように、相数７、発振周波数３１２ＭＨｚの場合には、７ｘ３１２＝２１８４ＭＨｚの高調波ノイズが発生する。従って機器内で周波数２１８４ＭＨｚが使用されている場合には、高調波ノイズ２１８４ＭＨｚが自己妨害波となり、２１８４ＭＨｚ帯の無線装置の送受信波に干渉し、無線装置の送受信感度が劣化することになる。
【００１８】
従来、電磁ノイズの空中伝播については該当ＬＳＩ、回路部を金属ケースでシールドするなどの対策が考案されて来た。しかし、この対策はサイズ、コストなどの面でデメリットが多い。また、電源導体伝播については電源に該当周波数を抑圧するフィルタを設ける等のコスト的にデメリットのある対策が行われている。さらに、グランド伝播ノイズの場合、有効な対策は少なく、オシレータ回路のグランドを干渉回路と分けるなどのレイアウト上デメリットの大きい対策が採られてきた。
【００１９】
このようにリングオシレータの採用が多くなるなかで、自己妨害波となる高調波ノイズに対する対策は、コスト、レイアウト、サイズなどでデメリットの大きな対策しか存在しなかった。そのためコスト、レイアウト、サイズなどでデメリットの大きい対策をすることなく、リングオシレータ特有の高調波による干渉を抑制する方法が望まれてきた。
【００２０】
本発明の目的は、上述した課題を解決するためになされたものであり、コスト、レイアウト、サイズなどでデメリットの大きい対策をすることなく、リングオシレータ特有の高調波ノイズによる干渉を抑制できるリングオシレータ及びそれを用いたＰＬＬ回路を提供することにある。
【課題を解決するための手段】
【００２１】
本発明の１つの観点によれば、無線装置に内蔵され、発振回路と、切り替えスイッチとを備え、前記発振回路が発生する高調波ノイズと前記無線装置が使用する受信周波数とが干渉する場合には、前記切り替えスイッチにより前記発振回路の構成を切り替え、前記発振回路が発生する高調波ノイズの周波数を変更することができるリングオシレータが得られる。
【００２２】
また本発明の別の観点によれば、無線装置に内蔵され、内部クロックを発振するリングオシレータと、前記内部クロックを分周した分周クロックを出力する分周器と、前記分周クロックと基準クロックとを比較し、その位相差に対応した制御信号を出力する位相検出器と、前記制御信号を使って前記リングオシレータの電源電圧を出力するチャージポンプ回路と、を備え、前記無線装置は、受信周波数、又は受信周波数とその受信感度を検出し、その検出結果から、前記無線装置の受信周波数と、前記リングオシレータが発生する高調波ノイズと、が干渉すると判断した場合には、回路構築制御信号を生成し、前記回路構築制御信号を使って、前記リングオシレータ又は前記分周器のいずれかの構成を切り替え、前記リングオシレータが発生する高調波ノイズの周波数帯域を異ならせることで、前記無線装置における前記受信周波数と前記高調波ノイズとの干渉を抑制することができるＰＬＬ回路が得られる。
【００２３】
さらに、本発明の別の観点によれば、無線装置に内蔵されたＰＬＬ回路は、内部クロックを発振するリングオシレータと、前記内部クロックを分周した分周クロックを出力する分周器と、前記分周クロックと基準クロックとを比較しその位相差に対応した制御信号を出力する位相検出器と、前記制御信号により前記リングオシレータの電源電圧を出力するチャージポンプ回路と、を備え、前記無線装置が、受信周波数、又は受信周波数及びその受信感度を検知するステップと、前記受信周波数と前記リングオシレータが発生する高調波ノイズとが干渉するかどうか判断し、前記受信周波数と前記高調波ノイズとが干渉する場合には回路構築制御信号を生成するステップと、前記回路構築制御信号を用いて前記リングオシレータ又は前記分周器の構成を変更し回路構築するステップとを有し、前記リングオシレータ又は前記分周器の構成を変更することで、前記高調波ノイズの周波数帯域を異ならせ、前記受信周波数と前記高調波ノイズとの干渉を抑制することができるＰＬＬ回路の制御方法が得られる。
【発明の効果】
【００２４】
無線装置の受信周波数と、リングオシレータが発生する高調波ノイズとが干渉する場合には、ＰＬＬ回路の構成を変更し、リングオシレータが発生する高調波ノイズの周波数を変更する。高調波ノイズの周波数を変更することで、高調波ノイズの周波数と無線装置の受信周波数とが重ならなくなり、干渉がなくなる。高調波ノイズの周波数と無線装置の受信周波数との干渉が無くなることで、良好な感度を備えた無線装置が得られる。
【図面の簡単な説明】
【００２５】
【図１】本発明における無線装置のブロック構成図である。
【図２】本発明における妨害周波数帯域と閾値を示すテーブルである。
【図３】実施例１におけるＰＬＬ回路の構成ブロック図（Ａ）、リングオシレータのタイミング図（Ｂ）、（Ｃ）である。
【図４】実施例１における妨害波のスペクトルである。
【図５】実施例１における制御方法を示すフローチャートである。
【図６】実施例２におけるＰＬＬ回路の構成ブロック図（Ａ）、リングオシレータのタイミング図（Ｂ）である。
【図７】実施例２における妨害波のスペクトルである。
【図８】実施例２における制御方法を示すフローチャートである。
【図９】実施例３におけるＰＬＬ回路の構成ブロック図（Ａ）、リングオシレータのタイミング図（Ｂ）、（Ｃ）である。
【図１０】実施例３における妨害波のスペクトルである。
【図１１】実施例３における制御方法を示すフローチャートである。
【図１２】従来の無線装置のブロック構成図である。
【図１３】従来のリングオシレータを用いたＰＬＬ回路のブロック構成図である。
【発明を実施するための形態】
【００２６】
以下、図面を参照して本発明の実施形態について、詳細に説明する。最初に本発明を理解するために、本発明のリングオシレータ、ＰＬＬ回路を備えた無線装置について図１、２を参照して説明する。図１に本発明の無線装置のブロック構成図、図２に妨害波周波数帯域と閾値を示すテーブルを示す。
【００２７】
図１に示す無線装置２０は、アンテナ２１、電力増幅部２２、周波数変換部２３、ベースバンド部２４、テーブル２６を備えた制御部２５、局部発振器（ＶＣＯ）２７と、を備え、送信局１１との間で受信波により送受信する。さらに、無線装置２０はリングオシレータ９を備えたＰＬＬ回路１０を備えている。このリングオシレータ９からの高調波ノイズが自己妨害波となり、無線装置の送受信感度を劣化させることがある。そのためテーブル２６を備えた制御部２５からの回路構築制御信号により、ＰＬＬ回路の構成を変更し、リングオシレータ９が発生する高調波ノイズの周波数変更することができる。無線装置が使用する受信周波数に対し、リングオシレータ９の高調波ノイズの周波数帯域を異ならせることで、受信周波数と高調波ノイズとの干渉を無くし、あるいは抑制することができる。
【００２８】
送信局１１と無線装置２０間で送受信が行われ、ベースバンド部２４において、受信周波数やその受信感度を検知する。受信感度としての検知項目は特に限定されないが、受信する電波強度やビット誤り率が使用することができる。例えば、受信信号強度ＲＳＳＩ、希望波受信電力ＲＳＣＰ、エネルギー対受信電力密度比Ｅｃ／ＮＯ、ビット誤り率ＢＥＲ等を使用することができる。さらに、検知した受信感度が満足できる受信感度レベルであるかを判定する。このとき受信した周波数と、リングオシレータ９から発生される高調波ノイズの周波数とが重なり、お互いが干渉した場合には、受信感度が劣化する。干渉した場合には、リングオシレータ９から発生される高調波ノイズは、自己妨害波となりアンテナを経由し、あるいは電源配線を経由して、受信感度を劣化させる。このようにリングオシレータ９から発生される高調波ノイズは、その周波数が無線装置で使用される受信周波数の重なった場合には、干渉して自己妨害波となる。従って、これらの高調波ノイズは妨害波となることから、妨害波周波数と表すことができる。
【００２９】
このリングオシレータ９から発生される高調波ノイズの周波数帯域を制御部２５内にテーブル２６として、記憶している。テーブル２６は、例えば図２に示すように、リングオシレータ９から発生される高調波ノイズの周波数帯域の下限周波数、上限周波数、及びそのときの閾値がテーブルとして備えられている。この閾値は検知した受信感度と比較し判定する基準である。すなわち閾値よりも受信感度が良好、あるいは劣るかで、リングオシレータ９から発生される高調波ノイズの周波数を変更するか、しないかを判定する。図２では、閾値として受信信号強度ＲＳＳＩを示しているが、無線装置として検知、利用する項目に対して、それぞれ閾値を設けることができる。また閾値として１項目ではなく、受信信号強度ＲＳＳＩ、希望波受信電力ＲＳＣＰ等を組み合わせることができる。
【００３０】
次に、本発明の制御方法を説明する。最初ＰＬＬ回路１０のリングオシレータ９は、制御部２５により初期設定された周波数で発振する。初期設定としては、ＰＬＬ回路の消費電力が最小となる状態が選択される。例えば、リングオシレータ９がインバータゲートで構成された場合には、消費電力が小さいリング状に接続されたインバータゲートの段数が少ない状態が初期設定となる。また分周比を固定、又は可変する場合には、消費電力が小さい固定動作に初期設定される。次に受信周波数における受信感度を検知する。
【００３１】
無線装置２０の制御部２５は、使用している受信周波数の帯域がテーブルの妨害波周波数帯域に含まれるかどうかを確認する。テーブル２６の妨害波周波数帯域に、無線装置２０の受信周波数帯域が含まれない場合には、リングオシレータ９の高調波ノイズは妨害波とはならない。そのため通信の受信感度は良好であり、リングオシレータ９は初期設定された状態のままで発振動作を継続する。
【００３２】
テーブル２６の妨害波周波数帯域に、無線装置２０の受信周波数帯域が含まれている場合には、さらに、検知した受信感度と、テーブル２６の閾値とを比較する。例えば、無線装置２０の受信周波数が４３６０ＭＨｚの場合はテーブルの２番目の欄の妨害周波数４３５４〜４３８２ＭＨｚに含まれ、受信感度が影響され、受信品質が劣化することになる。そこで実際の受信感度と、テーブルの閾値とを比較する。受信感度が閾値より良好であれば、周波数帯域はオーバーラップしているが、その干渉は小さいとして、そのまま初期設定状態で動作を継続する。以下の説明においては、受信周波数帯域と妨害波周波数帯域とがオーバーラップして干渉しているが、その干渉度合いが小さく、受信感度が良好な場合は、結果として受信周波数と妨害波周波数とは干渉していないと見なす。つまり、受信周波数と妨害波周波数とが干渉して受信感度が劣化し、満足できない場合のみを、受信周波数と妨害波周波数とが干渉しているとする。
【００３３】
検知した受信感度とテーブルの閾値とを比較し、受信感度が劣っていれば、リングオシレータからの高調波ノイズが干渉し、妨害波となっているとして、ＰＬＬ回路のリングオシレータの構成や分周比を変更する。ＰＬＬ回路の構成を変更することで、リングオシレータからの高調波ノイズ周波数を変更し、受信周波数とリングオシレータからの高調波ノイズの周波数の重なりを無くし、干渉をなくす。又は受信周波数とリングオシレータからの高調波ノイズの周波数の重なりを少なくし、干渉の程度を抑制する。このように、リングオシレータからの高調波ノイズ周波数を変更し、干渉を抑制することで無線装置の受信感度を良好に保つことができる。
【００３４】
このように、本発明の無線装置はリングオシレータを有するＰＬＬ回路を備え、ＰＬＬ回路は初期設定として、消費電力が最小になるような状態で動作する。しかし、リングオシレータからの高調波ノイズが自己妨害波となり、無線装置の受信感度が低下した場合には、ＰＬＬ回路の構成を変更し、リングオシレータからの高調波ノイズの周波数を変更する。リングオシレータからの高調波ノイズの周波数を変更し、無線装置の受信周波数と異ならせることで、２つの周波数の重なりをなくし、干渉を抑制することができる。本発明によれば高調波ノイズの周波数を変更するできるＰＬＬ回路が得られる。高調波ノイズの周波数と受信周波数とを異ならせることで干渉をなくし、送受信感度が良好な無線装置が得られる。
【００３５】
（実施例１）
実施例１として、第１のＰＬＬ回路の構成例と制御方法例について、図３、４、５を参照して説明する。図３Ａには実施例１のＰＬＬ回路１０の構成ブロック図、図３Ｂにはリングオシレータがインバータゲート７段構成の場合のタイミング図、図３Ｃにはリングオシレータがインバータゲート５段構成の場合のタイミング図を示す。図４にはリングオシレータからの妨害波のスペクトル、図５にはＰＬＬ回路の制御方法を示すフローチャートを示す。
【００３６】
ＰＬＬ回路１０は、位相検出器（ＰＤ）１、チャージポンプ回路（ＣＰ）２、低域通過フィルタ（ＬＢＰ）３、分周器４、リングオシレータ９Ａから構成されている。リングオシレータは、発振回路である複数のインバータゲート５と切り替えスイッチ６を備え、切り替えスイッチ６によりリング状に結合されたインバータゲート５の段数を７段又は５段に切り換える。図３Ａに示すＰＬＬ回路は、図１３のＰＬＬ回路に比較してリングオシレータ９Ａの構成が異なるだけであり、他の構成要素は図１３と同様であり、同じ符号としその説明は省略する。
【００３７】
リングオシレータ９Ａからは、周波数３１２ＭＨｚのクロック（Ｆｃｋ）が出力され、分周器４はクロック（Ｆｃｋ）を１／１２の分周クロックに分周する。位相検出器１には、分周クロックと基準クロック（Ｆｒｅｆ）が入力され、位相比較される。分周クロックと基準クロックとの位相比較結果は、チャージポンプ回路２に入力され、チャージポンプ回路２の出力電圧を制御する。チャージポンプ回路２の出力電圧は、低域通過フィルタ３で平滑化され、リングオシレータのインバータゲート５の電源に供給される。位相検出器１において、分周クロックの位相が進んでいる場合には、チャージポンプ回路２の出力電圧を低く制御し、リングオシレータの発振周波数を低くする。逆に分周クロックの位相が遅れている場合には、チャージポンプ回路２の出力電圧を高く制御し、リングオシレータの発振周波数を高くする。このように位相検出器１からの制御信号によりチャージポンプ回路２の出力電圧を制御することで、リングオシレータの発振周波数を制御するＰＬＬ回路が構成できる。
【００３８】
リングオシレータ９Ａは、図３Ａに示すように初段インバータゲート５の入力には切り替えスイッチ６が設けられている。切り替えスイッチ６は最終段のインバータゲート５の出力Ｇ、又は５段目のインバータゲートの出力Ｅを切り替え制御信号により切り替える。図３Ｂに、切り替えスイッチ６により最終段のインバータゲート５の出力Ｇを入力する７段構成の場合のタイミングと電源電流波形を示す。図３Ｃに、切り替えスイッチ６により５段目のインバータゲート５の出力Ｅを入力する５段構成の場合のタイミングと電源電流波形を示す。
【００３９】
図３Ｂのインバータゲート７段から構成されたリングオシレータ９Ａは、初段のインバータゲート５には最終段のインバータゲートからの出力Ｇが入力され、出力Ａを次段に出力する。順次チェーン状に接続されたインバータゲートは、それぞれ出力Ｂ〜Ｆを後続段に出力する。再び最終段の出力Ｇが初段のインバータゲートに入力され、初段のインバータゲートが反転する。このようにしてインバータゲート７段分の遅延時間を半サイクルとする周期で発振することになる。ここでは、このリング接続されたインバータゲート７段が発振回路となる。このとき電源電流波形は、インバータゲート出力がローレベルからハイレベル変化に対応して、最初の出力Ａ、次に出力Ｃ、出力Ｅ、出力Ｇ、出力Ｂ、出力Ｄ、出力Ｆのタイミングで、ピーク電流が流れることになる。このとき流れる電源電流により高調波ノイズが発生し、電磁ノイズとして空中伝播、ないしは電源を通じて導体伝播する。従ってこのとき発生する電源側の高調波ノイズの周波数は、インバータゲートの段数と、発振周波数の積であり、７ｘ３１２ＭＨｚ＝２１８４ＭＨｚとなる。
【００４０】
図３Ｃのインバータゲート５段から構成されたリングオシレータ９Ａは、初段のインバータゲート５は５段目のインバータゲートからの出力Ｅが入力され、出力Ａを次段に出力する。順次チェーン状に接続されたインバータゲートは、それぞれ出力Ｂ〜Ｄを後続段に出力する。５段目の出力Ｅが初段のインバータゲートに入力され、その出力レベルを反転させる。このようにしてインバータゲート５段分の遅延時間を半サイクルとする周期で発振することになる。また、このとき６段目及び７段目のインバータゲートは発振周波数には関係しないで、単なるインバータゲートとして機能し、発信信号を分周器に伝達する。ここでは、このリング接続されたインバータゲート５段が発振回路となる。このとき電源電流波形は、インバータゲート出力がローレベルからハイレベル変化に対応して、最初の出力ＡとＦ、次に出力Ｃ、出力Ｅ、出力ＢとＧ、出力Ｄのタイミングで、ピーク電流が流れることになる。このとき流れる電源電流により高調波ノイズが発生し、電磁ノイズとして空中伝播、ないしは電源を通じて導体伝播する。従ってこのとき発生する高調波ノイズの周波数は、インバータゲートの段数と、発振周波数の積であり、５ｘ３１２ＭＨｚ＝１５６０ＭＨｚとなる。
【００４１】
本発明においては、リングオシレータを構成するゲート回路としてインバータゲートを採用しているが、特に限定されるものではない。リングオシレータとしては、全体として負（−１以下）のゲインをもつ複数の遅延素子であればよい。すなわち信号を遅延させ、反転させた信号を初段にフィードバック可能な回路であればよい。従って差動アンプ、ＮＡＮＤゲートやＮＯＲゲート等の論理ゲートを組み合わせることで構成可能であり、基本的には最終段から反転した信号を初段の論理ゲートにフィードバック可能な回路で構成することができる。高調波ノイズは、７段構成の場合には２１８４ＭＨｚ、５段構成の場合には１５６０ＭＨｚであり、リングオシレータの消費電力は低速動作である５段構成の場合が小さいことになる。
【００４２】
図４に、リングオシレータからの妨害波のスペクトルを示す。図４において、実線Ａがインバータゲート５段構成、点線Ｂがインバータゲート７段構成のスペクトルである。インバータゲートの段数により、高調波ノイズの周波数が異なり、インバータゲート５段構成の高調波ノイズ周波数が、インバータゲート７段構成の高調波ノイズ周波数より低い。図４から、高調波ノイズの周波数帯域はばらつきがあるが、受信周波数と重ならないようにインバータゲートの構成段数を選択することが可能であることが分かる。このように高調波ノイズの周波数帯域と受信周波数との重なりをなくすことで、無線装置の受信感度を良好な状態に保てる。
【００４３】
次に、本実施例（図３Ａ）で示したＰＬＬ回路１０を図１の無線装置２０に適用した場合のＰＬＬ回路の制御方法のフローチャートを、図５を参照して説明する。ここでは制御部２５からの回路構築制御信号は、切り替えスイッチ６への切り替え制御信号である。切り替え制御信号によりリングオシレータのインバータゲートの段数を５段又は７段に切り替える。ＰＬＬ回路の初期として、無線装置の制御部２５からの切り替え制御信号（回路構築制御信号）によりリングオシレータは、消費電力の小さなインバータゲート５段構成として動作設定される。
【００４４】
制御部２５はステップＳ１１で、リングオシレータ９Ａのインバータゲート段数が５段であるか確認する。５段構成でない場合（ＮＯ）にはステップＳ１５となる。５段構成の場合（ＹＥＳ）にはステップＳ１２で、制御部２５はリングオシレータ５段構成時のテーブル１を参照し、妨害周波数帯域に受信波周波数帯域が含まれているか（重なっているか）の比較を行う。ステップＳ１２は、リングオシレータの高調波ノイズ（妨害波）と無線装置の受信周波数が重なり、干渉するかどうかの周波数の確認を行うステップである。受信波の周波数帯域と妨害波周波数帯域が重ならない場合（ＮＯ）には、インバータゲート５段構成のままステップＳ１２に戻る。
【００４５】
受信波の周波数帯域と妨害波周波数帯域が重なる場合（ＹＥＳ）には、干渉して受信感度が劣化する可能性があることから、制御部２５はステップＳ１３で無線装置の受信感度とテーブル２６の閾値とを比較確認する。テーブル２６の閾値より受信感度が良好な場合（ＮＯ）は、インバータゲート５段構成のままステップＳ１２に戻る。テーブル２６の閾値より受信感度が悪い場合（ＹＥＳ）は、ステップ１４で、制御部２５は回路構築制御信号によりリングオシレータの構成をインバータ７段構成になるように切り替える。受信周波数帯域と妨害波周波数帯域とがオーバーラップしているが(重なっているが)、その干渉度合いが小さく、受信感度が良好な場合は、受信周波数と妨害波周波数とは干渉していないと判断してそのままの構成とする。受信周波数と妨害波周波数とが干渉して受信感度が劣化している場合を、受信周波数と妨害波周波数とが干渉していると判断し、リングオシレータの構成段数を切り替える。
【００４６】
次にステップＳ１５で、制御部２５はリングオシレータ７段構成時のテーブル２を参照し、妨害波周波数帯域に受信波周波数帯域が含まれているか確認する。受信波周波数帯域と妨害波周波数帯域が重ならない場合（ＮＯ）には、ステップＳ１７で、制御部２５からの回路構築制御信号によりリングオシレータを５段構成に切り替える。受信波の周波数帯域と妨害波周波数帯域が重なる場合（ＹＥＳ）には、制御部２５はステップＳ１６で無線装置の受信感度とテーブル２６の閾値とを比較確認する。テーブル２６の閾値より受信感度が良好な場合（ＹＥＳ）は、ステップＳ１７で、制御部２５からの回路構築制御信号によりリングオシレータを５段構成に切り替える。テーブル２６の閾値より受信感度が悪い場合（ＮＯ）は、リングオシレータをインバータゲート７段構成のままステップＳ１５に戻る。
【００４７】
上記したようにＰＬＬ回路では、リングオシレータを構成するインバータゲートの電源電流により高調波ノイズ（妨害波）が発生する。ＰＬＬ回路の初期として消費電力が小さい状態にＰＬＬ回路を設定する。この状態でリングオシレータの高調波ノイズ周波数と無線装置の受信周波数とが重なり、干渉により通信感度が悪くなる場合がある。この場合には切り替えスイッチによりリングオシレータの段数を切り替え、高調波ノイズの周波数を変更し、高調波ノイズ周波数と受信周波数とを重ならないようにして干渉させなくする。高調波ノイズの周波数が変化することで、無線装置は高調波ノイズの影響を受けなくなり、無線装置の送受信感度は良好になる。本実施例のリングオシレータ、ＰＬＬ回路を備え、良好な受信特性を備えた無線装置が構成できる。
【００４８】
（実施例２）
実施例２として、第２のＰＬＬ回路の構成例と制御方法例について、図６〜８を参照して説明する。図６Ａには、実施例２のＰＬＬ回路１０の構成ブロック図、図６Ｂにはリングオシレータのタイミング図と電源電流波形を示す。図７にはリングオシレータからの妨害波のスペクトル、図８にはＰＬＬ回路の制御方法を示すフローチャートを示す。
【００４９】
本実施例のＰＬＬ回路は、位相検出器１、チャージポンプ回路２、低域通過フィルタ３、分周器４、インバータゲート５が７段リング状に結合されたリングオシレータ９から構成されている。本実施例は実施例１に比較して、切り替えスイッチ６がなくリングオシレータは発振回路であるインバータゲート７段の固定構成であり、さらに分周器４が分周器７に変更されている。分周器７は、分周比が固定でなく、分周比が１１から１３まで可変な分周器である。ここで実施例１と同じ構成要素は、同じ符号としその説明は省略する。
【００５０】
リングオシレータ９からは、最初周波数３１２ＭＨｚのクロック（Ｆｃｋ）が出力され、分周器７で、クロック（Ｆｃｋ）は１／１１から１／１３までの可変な分周クロックに分周される。位相検出器１には、分周クロックと基準クロック（Ｆｒｅｆ）が入力され、位相比較される。分周クロックと基準クロックとの位相比較結果は、チャージポンプ回路２に入力され、チャージポンプ回路２の出力電圧を制御する。チャージポンプ回路２の出力電圧は、低域通過フィルタ３で平滑化され、リングオシレータのインバータゲート５の電源に供給される。位相検出器１において、分周クロックの位相が進んでいる場合には、チャージポンプ回路２の出力電圧を低く制御し、リングオシレータの発振周波数を低くする。逆に分周クロックの位相が遅れている場合には、チャージポンプ回路２の出力電圧を高く制御し、リングオシレータの発振周波数を高くする。このように位相検出器１からの制御信号によりチャージポンプ回路２の出力電圧を制御することで、リングオシレータの発振周波数を制御するＰＬＬ回路が構成できる。
【００５１】
本実施例では、リングオシレータから発生するクロックを分周する分周比が可変である。分周比を可変とすることで、リングオシレータが発生する高調波ノイズの周波数を変え、高調波ノイズの周波数と無線装置の受信周波数との重なりを少なくすることで、送受信感度を高めている。
【００５２】
分周器７は、１／１１から１／１３の範囲内に拡散して分周することができる。分周の変化の仕方は特に限定されない。例えば、最初に１／１２の周波数に分周し、徐々にその周波数を大きくし、１／１１の周波数に分周する。その後逆に徐々にその分周を小さくし１／１２、さらに分周は１／１３とする。分周が１／１３になると再び徐々にその分周を大きくし分周を１／１２に戻す。これらの制御は拡散分周制御信号に基づいて、繰り返し行われる。このように分周比が１２、１１、１２、１３、１２と、分周比の平均値が分周比の最小値と最大値とのセンター値になるように、分周比の最小値と最大値との間を往復して変化させることを拡散動作と表記する。分周比の最小値は１１であり、最大値は１３であることから、このときの分周比の平均値は１２となる。
【００５３】
この分周比の変化に追随して、リングオシレータからの発振クロックの周波数Ｆｃｋは、３１２ＭＨｚ（分周比１２）、２８６ＭＨｚ（分周比１１）、３１２ＭＨｚ（分周比１２）、３３８ＭＨｚ（分周比１３）、３１２ＭＨｚ（分周比１２）と変化することになる。そのとき、リングオシレータから発生される高調波ノイズは、２００２〜２１８４〜２３６６ＭＨｚの間を変化する。図６Ｂに示すように最初に分周器７は、周波数３１２ＭＨｚを１／１２に分周することで２６ＭＨｚを出力する。その後分周器７は、周波数２８６ＭＨｚを１／１１に分周することで２６ＭＨｚを出力する。このとき、リングオシレータからは電源電流波形の周波数に応じた高調波ノイズが発生する。
【００５４】
この図６Ａに示すＰＬＬ回路における分周比による高調波ノイズのスペクトルを図７に示す。図７の実線Ａで示す波形は分周比１２の固定タイプ、点線Ｂで示す波形は分周比が１１〜１３までの可変タイプのスペクトル例である。図７によれば分周比１２の固定タイプは、周波数帯域が狭いが、そのピーク値は大きい。一方分周比が１１〜１３までの可変タイプは、周波数帯域がブロードであり、そのピーク値は小さくなっている。従って、これらの高調波ノイズの周波数と受信周波数が重なっていない場合には分周比固定タイプとし、高調波ノイズの周波数と受信周波数が重なっている場合には分周比可変タイプを選択する。高調波ノイズの周波数と受信周波数が重なっている場合にも、分周比可変タイプを選択することで、高調波ノイズの周波数のピーク値が小さく、高調波ノイズと受信周波数との干渉が少なくなり、受信感度の劣化を抑えることができる。このように高調波ノイズの周波数帯域と受信周波数との干渉を少なくすることで、無線装置の受信感度を良好な状態に保てる。
【００５５】
次に、本実施例（図６Ａ）で示したＰＬＬ回路１０を図１の無線装置２０に適用した場合のＰＬＬ回路の制御方法のフローチャートを、図８を参照して説明する。ここでは制御部２５からの回路構築制御信号は、分周器７への拡散分周制御信号である。拡散分周制御信号（回路構築制御信号）により、分周器は１／１２の固定分周動作、又は１／１１、１／１２、１／１３の拡散分周動作に切り替える。ＰＬＬ回路の初期として、無線装置の制御部２５からの拡散分周制御信号（回路構築制御信号）により分周器は、消費電力の小さな１／１２の固定分周動作に設定される。
【００５６】
制御部２５はステップＳ２１で、リングオシレータを備えたＰＬＬ回路１０の分周比が固定（１２）であるか確認する。固定でない場合（ＮＯ）にはステップＳ２５となる。固定の場合（ＹＥＳ）にはステップＳ２２で、制御部２５は分周比固定の場合のテーブルを参照し、妨害周波数帯域に受信波周波数帯域が含まれているか（重なっているか）の比較を行う。ステップＳ２２は、リングオシレータの高調波ノイズ（妨害波）と無線装置の受信周波数が重なり、干渉するかどうかの周波数の確認を行うステップである。受信波の周波数帯域と妨害波周波数帯域が重ならない場合（ＮＯ）には、分周比固定のままステップＳ２２に戻る。
【００５７】
受信波の周波数帯域と妨害波周波数帯域が重なる場合（ＹＥＳ）には、干渉して受信感度が劣化する可能性があることから、制御部２５はステップＳ２３で無線装置の受信感度とテーブル２６の閾値とを比較確認する。テーブル２６の閾値より受信感度が良好な場合（ＮＯ）は、分周比固定のままステップＳ２２に戻る。テーブル２６の閾値より受信感度が悪い場合（ＹＥＳ）は、ステップＳ２４で、制御部２５は拡散分周制御信号により分周比を拡散分周動作になるように切り替える。受信周波数帯域と妨害波周波数帯域とがオーバーラップしているが（重なっているが）、その干渉度合いが小さく、受信感度が良好な場合は、受信周波数と妨害波周波数とは干渉していないと判断してそのままの構成とする。受信周波数と妨害波周波数とが干渉して受信感度が劣化している場合には、受信周波数と妨害波周波数とが干渉していると判断し、分周比を拡散分周動作に切り替える。
【００５８】
次にステップＳ２５で、制御部２５は分周比を拡散分周動作時のテーブルを参照し、妨害波周波数帯域に受信波周波数帯域が含まれているか確認する。受信波周波数帯域と妨害波周波数帯域が重ならない場合（ＮＯ）には、ステップＳ２７で、制御部２５からの拡散分周制御信号により分周比固定動作に切り替える。受信波の周波数帯域と妨害波周波数帯域が重なる場合（ＹＥＳ）には、制御部２５はステップＳ２６で無線装置の受信感度とテーブル２６の閾値とを比較確認する。テーブル２６の閾値より受信感度が良好な場合（ＹＥＳ）は、ステップＳ２７で、制御部２５からの拡散分周制御信号により分周比固定動作に切り替える。テーブル２６の閾値より受信感度が悪い場合（ＮＯ）は、分周比を拡散分周動作のままステップＳ２５に戻る。
【００５９】
上記したようにＰＬＬ回路では、リングオシレータを構成するインバータゲートの電源電流により高調波ノイズ（妨害波）が発生する。ＰＬＬ回路の初期として消費電力が小さい状態にＰＬＬ回路を設定する。この状態でリングオシレータの高調波ノイズ周波数と無線装置の受信周波数とが重なり、干渉により通信感度が悪くなる場合がある。この場合には拡散分周制御信号により分周比固定動作から拡散分周動作になるように切り替え、高調波ノイズの周波数を変更し、高調波ノイズ周波数と受信周波数との重なりを少なくする。このように分周比を拡散動作させることで、高調波ノイズはクロック（Ｆｃｋ）の相数倍の帯域に拡散させる。高調波ノイズを、無線装置の受信周波数帯域幅よりも大きい帯域に拡散してしまうことで受信周波数帯域内にあるノイズ電力を低減することが可能となり、干渉量を劇的に減少させることが出来る。
【００６０】
本実施例は、高調波ノイズの周波数を拡散させることで、無線装置の受信周波数帯域内にあるノイズ電力を低減する。そのためリングオシレータからの高調波ノイズが、無線装置の受信周波数に与える影響を小さくできる。本実施例のリングオシレータ、ＰＬＬ回路を備え、良好な受信特性を備えた無線受信回路が構成できる。
【００６１】
（実施例３）
実施例３として、第３のＰＬＬ回路の構成例と制御方法例について、図９、１０、１１を参照して説明する。図９Ａには実施例３のＰＬＬ回路１０の構成ブロック図、図９Ｂ、Ｃにそのタイミング図を示す。図１０にはＰＬＬ回路からの妨害波スペクトルを示す。図１１は、本実施例におけるＰＬＬ回路の制御方法を示すフローチャートである。
【００６２】
図９ＡのＰＬＬ回路１０は、位相検出器１、チャージポンプ回路２、低域通過フィルタ３、分周器４、リングオシレータ９Ｂから構成されている。リングオシレータ９Ｂは、遅延回路８Ａと８Ｂ、３段のインバータゲート５、切り換えスイッチ６から構成されている。本実施例は実施例１に比較して、リングオシレータのインバータゲート５の一部が遅延回路８Ａ、８Ｂに変更され、切り替えスイッチ６により遅延回路８Ａ、８Ｂが切り替えられる構成である。実施例１と同じ構成要素は、同じ符号としその説明は省略する。
【００６３】
図９Ａに示すようにリングオシレータ９Ｂには、切り替えスイッチ６が設けられている。切り替えスイッチ６は、切り替え制御信号により遅延回路８Ａ、８Ｂを切り替え、リングオシレータは遅延回路８Ａとインバータゲート３段構成、又は遅延回路８Ｂとインバータゲート３段構成となる。ここで遅延回路８Ａと８Ｂの遅延時間は異なり、遅延回路８Ａの遅延時間が遅延回路８Ｂの遅延時間より短く設定されている。例えば、遅延回路８Ａはインバータゲート２段相当の遅延時間、遅延回路８Ｂはインバータゲート４段相当の遅延時間を有する遅延回路とする。この場合には実施例１におけるインバータゲート５段と、インバータゲート７段構成に相当する回路構成となる。以下遅延回路８Ａとインバータゲート３段構成の場合を単に遅延回路８Ａ構成と表し、遅延回路８Ｂとインバータゲート３段構成の場合は単に遅延回路８Ｂ構成と表すことにする。
【００６４】
図９Ｂに、切り替えスイッチ６により遅延回路８Ａ構成の場合のタイミングと電源電流波形を示す。図９Ｃに、切り替えスイッチ６により遅延回路８Ｂ構成の場合のタイミングと電源電流波形を示す。遅延回路８Ａ構成の場合、遅延回路８Ａにはインバータゲート最終段の出力Ｃが入力される。遅延回路８Ａは、入力された信号を所定時間遅延させ信号Ｔｄとして、インバータゲートに出力する。初段のインバータゲートは信号Ｔｄを入力され出力Ａを次段のインバータゲートに出力する。次段のインバータゲートは出力Ｂを出力し、最終段のインバータゲートは出力Ｃを遅延回路８Ａと分周器４に出力する。リングオシレータ９Ｂはインバータゲートの３段の遅延時間と、遅延回路８Ａの遅延時間との和に相当する時間を半サイクルとした周期で発振する。ここでは、遅延回路８Ａとインバータゲート３段が発振回路となる。
【００６５】
遅延回路８Ｂ構成の場合には、遅延回路８Ａの代わりに遅延回路８Ｂとなり、同様の構成、動作を行う。遅延回路８Ａの遅延時間が遅延回路８Ｂの遅延時間よりも短いことから、遅延回路８Ａ構成のインバータゲートの動作速度は、遅延回路８Ｂ構成のインバータゲートの動作速度よりも遅く動作する。ここで遅延回路８Ａ、８Ｂの構成は特に限定されないが、例えばＲＣ遅延回路で構成することができる。ＲＣ遅延回路は、電源電流やグランド電流の急激な変化が少ないことから、高調波ノイズの発生が少ない。
【００６６】
図１０に、リングオシレータ９Ｂからの高調波ノイズ（妨害波）のスペクトルを示す。実線Ａが遅延回路８Ａ構成（遅延回路８Ａとインバータゲート３段構成）、点線Ｂが遅延回路８Ｂ構成（遅延回路８Ｂとインバータゲート３段構成）である。遅延回路８Ａはインバータゲート２段分の遅延量を有し、遅延回路８Ｂはインバータゲート４段分の遅延量を有するものである。いずれの高調波ノイズの周波数帯域はブロードであるが、遅延回路８Ｂ構成がよりブロードである。またそのピーク値はいずれも小さい。実線Ａ、又は点線Ｂで示すように、遅延時間が異なる遅延回路により、高調波ノイズの周波数が異なっている。そのため受信周波数と重ならないようにリングオシレータの構成を選択することが可能であることが分かる。このように高調波ノイズの周波数帯域と受信周波数との重なりをなくすことで、無線装置の受信感度を良好な状態に保てる。
【００６７】
次に、本実施例のＰＬＬ回路１０を図１の無線装置２０に適用した場合のＰＬＬ回路の制御方法のフローチャートを、図１１を参照して説明する。ここでは制御部２５からの回路構築制御信号は、切り替えスイッチ６への切り替え制御信号である。切り替え制御信号により遅延回路を８Ａ、又は８Ｂに切り替える。ＰＬＬ回路の初期として、無線装置の制御部２５からの切り替え制御信号（回路構築制御信号）によりリングオシレータは、消費電力の小さな遅延回路８Ａ構成に設定される。
【００６８】
制御部２５はステップＳ３１で、リングオシレータ９Ｂの構成が遅延回路８Ａであるか確認する。リングオシレータが遅延回路８Ａ構成でない場合（ＮＯ）にはステップＳ３５となる。遅延回路８Ａ構成の場合（ＹＥＳ）にはステップＳ３２で、制御部２５は遅延回路８Ａ構成のテーブルＡを参照し、妨害周波数帯域に受信波周波数帯域が含まれているか（重なっているか）の比較を行う。ステップＳ３２は、リングオシレータの高調波ノイズ（妨害波）と無線装置の受信周波数が重なり、干渉するかどうかの周波数の確認を行う。受信波の周波数帯域と妨害波周波数帯域が重ならない場合（ＮＯ）には、遅延回路８Ａ構成のままステップＳ３２に戻る。
【００６９】
受信波の周波数帯域と妨害波周波数帯域が重なる場合（ＹＥＳ）には、干渉して受信感度が劣化する可能性があることから、制御部２５はステップＳ３３で無線装置の受信感度とテーブルＡの閾値とを比較確認する。テーブルＡの閾値より受信感度が良好な場合（ＮＯ）は、遅延回路８Ａ構成のままステップＳ３２に戻る。テーブルＡの閾値より受信感度が悪い場合（ＹＥＳ）は、ステップＳ３４で、制御部２５は回路構築制御信号によりリングオシレータの構成を遅延回路８Ｂとインバータゲート３段から構成する遅延回路８Ｂ構成になるように切り替える。受信周波数帯域と妨害波周波数帯域とがオーバーラップしているが、その干渉度合いが小さく、受信感度が良好な場合は、受信周波数と妨害波周波数とは干渉していないと判断してそのままの構成とする。受信周波数と妨害波周波数とが干渉して受信感度が劣化している場合には、受信周波数と妨害波周波数とが干渉していると判断し、遅延回路を切り替える。
【００７０】
次にステップＳ３５で、制御部２５はタイプＢのテーブルＢを参照し、妨害波周波数帯域に受信波周波数帯域が含まれているか確認する。受信波周波数帯域と妨害波周波数帯域が重ならない場合（ＮＯ）には、ステップＳ３７で、制御部２５からの回路構築制御信号により遅延回路８Ａ構成に切り替える。受信波の周波数帯域と妨害波周波数帯域が重なる場合（ＹＥＳ）には、制御部２５はステップＳ３６で無線装置の受信感度とテーブルＢの閾値とを比較確認する。テーブルＢの閾値より受信感度が良好な場合（ＹＥＳ）は、ステップＳ３７で、制御部２５からの回路構築制御信号によりリングオシレータを遅延回路８Ａ構成に切り替える。テーブルＢの閾値より受信感度が悪い場合（ＮＯ）は、リングオシレータを遅延回路８Ｂ構成のままステップＳ３５に戻る。
【００７１】
本実施例のＰＬＬ回路のリングオシレータは、インバータゲートの一部を遅延回路で構成する。遅延回路はそれぞれ異なる遅延時間を有し、切り替えスイッチによりそれぞれ異なる遅延回路を接続する。リングオシレータの高調波ノイズ周波数と無線装置の受信周波数とが重なり、干渉により通信感度が悪くなる場合には切り替えスイッチによりこれらの遅延回路を切り替える。遅延回路を切り替え、高調波ノイズの周波数を変更することで、高調波ノイズ周波数と受信周波数とを重ならないようにして干渉させなくする。高調波ノイズの周波数が変化することで、無線装置は高調波ノイズの影響を受けなくなり、無線装置の送受信感度は良好になる。本実施例のリングオシレータ、ＰＬＬ回路を備え、良好な受信特性を備えた無線装置が構成できる。
【００７２】
（実施例４）
実施例４として、第４の制御方法例について説明する。実施例１〜３は、無線装置として受信周波数とその受信感度を測定して、制御するＰＬＬ回路の制御方法である。しかし、実施例４におけるＰＬＬ回路の制御方法は、無線装置として受信周波数の受信感度を測定しないで、妨害周波数を記録したテーブルを利用した、簡便な制御方法である。実施例４を、図１、２、４を参照して説明する。
【００７３】
図１の無線装置においては、図２に示すようなテーブルを備えている。実施例１〜３においては、そのテーブルにはリングオシレータ９から発生される高調波ノイズ（妨害波）の周波数帯域の下限周波数、上限周波数、及びそのときの閾値がテーブルとして示されている。このテーブルを、例えば妨害周波数帯域のみのテーブルとする。図２のテーブル２６として、妨害波周波数帯域のみとして、閾値を採用しない。例えば、図４のスペクトルに示す妨害周波数と、その強度（ｄｂ）との関係において、妨害波として無線装置の送受信感度に影響を与える場合には妨害周波数としてテーブルに記載する。一方、その強度（ｄｂ）が一定値以下で無線装置の送受信感度に影響を与えない、又は影響が小さい場合には、妨害周波数としてテーブルには記載しない。つまり、図４のスペクトルにおいて、例えば５ｄＢ以上、あるいは１０ｄＢ以上等の一定強度以上の場合には、妨害波周波数帯域としてテーブル２６に記憶させる。それ以下の強度の場合には干渉しても、受信感度が満足するレベルにあるとして、妨害波周波数帯域とは見なさない。
【００７４】
無線装置に内蔵されたＰＬＬ回路は、実施例１〜３に詳述したようにいくつかの構成があり、それぞれの動作モードがある。それぞれの構成や、動作モードに対して夫々妨害周波数を記載したテーブル２６を作成する。無線装置が特定の受信周波数を受信した場合には、制御部２５が、その受信周波数とテーブル２６に記憶された妨害周波数とを比較する。制御部２５は、妨害周波数として受信周波数が含まれていない動作モードのＰＬＬ回路を選定する。制御部２５からの回路構築制御信号によりリングオシレータ又は分周器の構成を変更し、所望の動作モードで動作するＰＬＬ回路を構成する。このように無線装置の受信周波数とＰＬＬ回路が発生する妨害周波数との周波数が重ならないようなＰＬＬ回路を選択する。無線装置の受信周波数と妨害周波数との周波数が重ならないことから、受信感度が良好なＰＬＬ回路、及びそのＰＬＬ回路を備えた無線装置が得られる。
【００７５】
本実施例においては、無線装置の受信周波数と妨害周波数との周波数が重ならないような動作モードのＰＬＬ回路を選択し、ＰＬＬ回路を構成する。無線装置の受信周波数と妨害波周波数との周波数が重ならないことから、受信感度が良好なＰＬＬ回路、及びそのＰＬＬ回路を備えた無線装置が得られる。
【００７６】
上記したように本発明のＬＬ回路では、ＰＬＬ回路から発生する高調波ノイズが無線装置の送受信周波数と干渉し、受信感度が低下する場合には、ＰＬＬ回路の構成を変更し、リングオシレータの高調波ノイズの周波数を変更する。高調波ノイズの周波数を変更し、高調波ノイズ周波数と受信周波数とを重ならないようにして干渉させなくする。このように高調波ノイズの周波数が変化することで、無線装置は高調波ノイズの影響を受けなくなり、無線装置の送受信感度は良好になる。本実施例のリングオシレータ、ＰＬＬ回路を備え、良好な受信特性を備えた無線装置が構成できる。
【００７７】
以上、実施形態、実施例として本願発明を説明したが、本願発明は上記の実施形態例に限定されるものではない。本願発明の構成や詳細には、本願発明のスコープ内で様々な変更をすることができる。
【符号の説明】
【００７８】
１ 位相検出器（ＰＤ）
２ チャージポンプ（ＣＰ）
３ 低域通過フィルタ（ＬＰＦ）
４、７ 分周器
５ インバータゲート（論理反転回路）
６ 切り替えスイッチ
８Ａ、８Ｂ 遅延回路
９、９Ａ、９Ｂ リングオシレータ
１０ ＰＬＬ回路
１１ 送信局
２０ 無線装置
２１ アンテナ
２２ 電力増幅部
２３ 周波数変換部
２４ ベースバンド部
２５ 制御部
２６ テーブル
２７ 局部発振器
【特許請求の範囲】
【請求項１】
無線装置に内蔵され、発振回路と、切り替えスイッチとを備え、前記発振回路が発生する高調波ノイズと前記無線装置が使用する受信周波数とが干渉する場合には、前記切り替えスイッチにより前記発振回路の構成を切り替え、前記発振回路が発生する高調波ノイズの周波数を変更することを特徴とするリングオシレータ。
【請求項２】
前記発振回路は複数段のインバータゲートから構成され、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記切り替えスイッチが前記インバータゲートのリング状に接続される段数を切り替えることを特徴とする請求項１に記載のリングオシレータ。
【請求項３】
前記発振回路は複数段のインバータゲートと、異なる遅延時間を有し、前記複数段のインバータゲートに切り換え接続される第１及び第２の遅延回路とを有し、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記切り替えスイッチにより前記複数段のインバータゲートに接続される遅延回路を、前記第１又は第２の遅延回路のどちらか他方に切り替え接続することを特徴とする請求項１に記載のリングオシレータ。
【請求項４】
無線装置に内蔵され、内部クロックを発振するリングオシレータと、前記内部クロックを分周した分周クロックを出力する分周器と、前記分周クロックと基準クロックとを比較し、その位相差に対応した制御信号を出力する位相検出器と、前記制御信号を使って前記リングオシレータの電源電圧を出力するチャージポンプ回路と、を備え、
前記無線装置は、受信周波数、又は受信周波数とその受信感度を検出し、その検出結果から、前記無線装置の受信周波数と、前記リングオシレータが発生する高調波ノイズとが干渉すると判断した場合には、回路構築制御信号を生成し、前記回路構築制御信号を使って、前記リングオシレータ又は前記分周器のいずれかの構成を切り替え、前記リングオシレータが発生する高調波ノイズの周波数帯域を異ならせることで、前記無線装置における前記受信周波数と前記高調波ノイズとの干渉を抑制することを特徴とするＰＬＬ回路。
【請求項５】
前記リングオシレータが複数段のインバータゲートからなる発振回路と、該発振回路に接続された切り替えスイッチとを備え、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記回路構築制御信号を使って、前記切り替えスイッチによりリング状に接続された前記複数段のインバータゲートの段数を切り替えることを特徴とする請求項４に記載のＰＬＬ回路。
【請求項６】
前記リングオシレータは、複数段のインバータゲートと前記複数段のインバータゲートにどちらか一方が接続される異なる遅延時間を有する第１又は第２の遅延回路とを有する発振回路と、該発振回路に接続された切り替えスイッチとを備え、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記切り替えスイッチにより前記複数段のインバータゲートに接続されている遅延回路を、前記第１又は第２の遅延回路のどちらか他方に切り替え接続することを特徴とする請求項４に記載のＰＬＬ回路。
【請求項７】
前記分周器の分周比の平均値が、分周比の最小値と最大値とのセンター値になるように、前記分周比の最小値と最大値との間を往復して変化させることを特徴とする請求項４に記載のＰＬＬ回路。
【請求項８】
無線装置に内蔵されたＰＬＬ回路は、内部クロックを発振するリングオシレータと、前記内部クロックを分周した分周クロックを出力する分周器と、前記分周クロックと基準クロックとを比較しその位相差に対応した制御信号を出力する位相検出器と、前記制御信号により前記リングオシレータの電源電圧を出力するチャージポンプ回路と、を備え、
前記無線装置が、受信周波数、又は受信周波数及びその受信感度を検知するステップと、前記受信周波数と前記リングオシレータが発生する高調波ノイズとが干渉するかどうか判断し、前記受信周波数と前記高調波ノイズとが干渉する場合には回路構築制御信号を生成するステップと、前記回路構築制御信号を用いて前記リングオシレータ又は前記分周器の構成を変更し回路構築するステップとを有し、前記リングオシレータ又は前記分周器の構成を変更することで、前記高調波ノイズの周波数帯域を異ならせ、前記受信周波数と前記高調波ノイズとの干渉を抑制することを特徴とするＰＬＬ回路の制御方法。
【請求項９】
前記無線装置が受信周波数、又は受信周波数及びその受信感度を検知するステップにおいて、その受信感度として、受信信号強度（ＲＳＳＩ）、希望波受信電力（ＲＳＣＰ）、エネルギー対受信電力密度比（Ｅｃ／ＮＯ）、ビット誤り率（ＢＥＲ）のいずれかを検知することを特徴とする請求項８に記載のＰＬＬ回路の制御方法。
【請求項１０】
前記回路構築制御信号を生成するステップにおいては、前記無線装置が受信した受信周波数と、前記無線装置に内蔵されたテーブルの自己妨害波周波数帯域とを比較し、その周波数が重なっている場合には、前記回路構築制御信号を生成することを特徴とする請求項８又は９に記載のＰＬＬ回路の制御方法。
【請求項１１】
前記回路構築制御信号を生成するステップにおいては、前記無線装置が検知した受信周波数の受信感度と、前記無線装置に内蔵されたテーブルの自己妨害波周波数帯域、及び前記自己妨害波周波数帯域の閾値とを比較し、前記検知した受信感度が前記閾値よりも劣る場合には、前記回路構築制御信号を生成することを特徴とする請求項８又は９に記載のＰＬＬ回路の制御方法。
【請求項１２】
前記リングオシレータが複数段のインバータゲートからなる発振回路と、該発振回路に接続された切り替えスイッチとを備え、
初期設定は前記複数段のインバータゲートの接続段数を少なくし、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記回路構築するステップにおいて前記回路構築制御信号に従って、前記複数段のインバータゲートの段数を多くなるように前記切り替えスイッチにより切り替えることを特徴とする請求項８乃至１１のいずれかに記載のＰＬＬ回路の制御方法。
【請求項１３】
前記リングオシレータは、複数段のインバータゲートと前記複数段のインバータゲートにどちらか一方が接続される異なる遅延時間を有する第１又は第２の遅延回路とを有する発振回路と、該発振回路に接続された切り替えスイッチとを備え、
初期設定は第１の遅延時間の第１の遅延回路と前記複数段のインバータゲートとからなるリングオシレータとし、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記回路構築するステップにおいて前記回路構築制御信号に従って、遅延回路を前記第１の遅延時間よりも長い遅延時間を有する第２の遅延回路に前記切り替えスイッチにより切り替えることを特徴とする請求項８乃至１１のいずれかに記載のＰＬＬ回路の制御方法。
【請求項１４】
前記分周器の初期設定は分周比を固定した固定動作とし、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、分周比の平均値が、分周比の最小値と最大値とのセンター値になるように、前記分周比の最小値と最大値との間を往復して変化させる拡散動作することを特徴とする請求項８乃至１１のいずれかに記載のＰＬＬ回路の制御方法。
【請求項１】
無線装置に内蔵され、発振回路と、切り替えスイッチとを備え、前記発振回路が発生する高調波ノイズと前記無線装置が使用する受信周波数とが干渉する場合には、前記切り替えスイッチにより前記発振回路の構成を切り替え、前記発振回路が発生する高調波ノイズの周波数を変更することを特徴とするリングオシレータ。
【請求項２】
前記発振回路は複数段のインバータゲートから構成され、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記切り替えスイッチが前記インバータゲートのリング状に接続される段数を切り替えることを特徴とする請求項１に記載のリングオシレータ。
【請求項３】
前記発振回路は複数段のインバータゲートと、異なる遅延時間を有し、前記複数段のインバータゲートに切り換え接続される第１及び第２の遅延回路とを有し、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記切り替えスイッチにより前記複数段のインバータゲートに接続される遅延回路を、前記第１又は第２の遅延回路のどちらか他方に切り替え接続することを特徴とする請求項１に記載のリングオシレータ。
【請求項４】
無線装置に内蔵され、内部クロックを発振するリングオシレータと、前記内部クロックを分周した分周クロックを出力する分周器と、前記分周クロックと基準クロックとを比較し、その位相差に対応した制御信号を出力する位相検出器と、前記制御信号を使って前記リングオシレータの電源電圧を出力するチャージポンプ回路と、を備え、
前記無線装置は、受信周波数、又は受信周波数とその受信感度を検出し、その検出結果から、前記無線装置の受信周波数と、前記リングオシレータが発生する高調波ノイズとが干渉すると判断した場合には、回路構築制御信号を生成し、前記回路構築制御信号を使って、前記リングオシレータ又は前記分周器のいずれかの構成を切り替え、前記リングオシレータが発生する高調波ノイズの周波数帯域を異ならせることで、前記無線装置における前記受信周波数と前記高調波ノイズとの干渉を抑制することを特徴とするＰＬＬ回路。
【請求項５】
前記リングオシレータが複数段のインバータゲートからなる発振回路と、該発振回路に接続された切り替えスイッチとを備え、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記回路構築制御信号を使って、前記切り替えスイッチによりリング状に接続された前記複数段のインバータゲートの段数を切り替えることを特徴とする請求項４に記載のＰＬＬ回路。
【請求項６】
前記リングオシレータは、複数段のインバータゲートと前記複数段のインバータゲートにどちらか一方が接続される異なる遅延時間を有する第１又は第２の遅延回路とを有する発振回路と、該発振回路に接続された切り替えスイッチとを備え、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記切り替えスイッチにより前記複数段のインバータゲートに接続されている遅延回路を、前記第１又は第２の遅延回路のどちらか他方に切り替え接続することを特徴とする請求項４に記載のＰＬＬ回路。
【請求項７】
前記分周器の分周比の平均値が、分周比の最小値と最大値とのセンター値になるように、前記分周比の最小値と最大値との間を往復して変化させることを特徴とする請求項４に記載のＰＬＬ回路。
【請求項８】
無線装置に内蔵されたＰＬＬ回路は、内部クロックを発振するリングオシレータと、前記内部クロックを分周した分周クロックを出力する分周器と、前記分周クロックと基準クロックとを比較しその位相差に対応した制御信号を出力する位相検出器と、前記制御信号により前記リングオシレータの電源電圧を出力するチャージポンプ回路と、を備え、
前記無線装置が、受信周波数、又は受信周波数及びその受信感度を検知するステップと、前記受信周波数と前記リングオシレータが発生する高調波ノイズとが干渉するかどうか判断し、前記受信周波数と前記高調波ノイズとが干渉する場合には回路構築制御信号を生成するステップと、前記回路構築制御信号を用いて前記リングオシレータ又は前記分周器の構成を変更し回路構築するステップとを有し、前記リングオシレータ又は前記分周器の構成を変更することで、前記高調波ノイズの周波数帯域を異ならせ、前記受信周波数と前記高調波ノイズとの干渉を抑制することを特徴とするＰＬＬ回路の制御方法。
【請求項９】
前記無線装置が受信周波数、又は受信周波数及びその受信感度を検知するステップにおいて、その受信感度として、受信信号強度（ＲＳＳＩ）、希望波受信電力（ＲＳＣＰ）、エネルギー対受信電力密度比（Ｅｃ／ＮＯ）、ビット誤り率（ＢＥＲ）のいずれかを検知することを特徴とする請求項８に記載のＰＬＬ回路の制御方法。
【請求項１０】
前記回路構築制御信号を生成するステップにおいては、前記無線装置が受信した受信周波数と、前記無線装置に内蔵されたテーブルの自己妨害波周波数帯域とを比較し、その周波数が重なっている場合には、前記回路構築制御信号を生成することを特徴とする請求項８又は９に記載のＰＬＬ回路の制御方法。
【請求項１１】
前記回路構築制御信号を生成するステップにおいては、前記無線装置が検知した受信周波数の受信感度と、前記無線装置に内蔵されたテーブルの自己妨害波周波数帯域、及び前記自己妨害波周波数帯域の閾値とを比較し、前記検知した受信感度が前記閾値よりも劣る場合には、前記回路構築制御信号を生成することを特徴とする請求項８又は９に記載のＰＬＬ回路の制御方法。
【請求項１２】
前記リングオシレータが複数段のインバータゲートからなる発振回路と、該発振回路に接続された切り替えスイッチとを備え、
初期設定は前記複数段のインバータゲートの接続段数を少なくし、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記回路構築するステップにおいて前記回路構築制御信号に従って、前記複数段のインバータゲートの段数を多くなるように前記切り替えスイッチにより切り替えることを特徴とする請求項８乃至１１のいずれかに記載のＰＬＬ回路の制御方法。
【請求項１３】
前記リングオシレータは、複数段のインバータゲートと前記複数段のインバータゲートにどちらか一方が接続される異なる遅延時間を有する第１又は第２の遅延回路とを有する発振回路と、該発振回路に接続された切り替えスイッチとを備え、
初期設定は第１の遅延時間の第１の遅延回路と前記複数段のインバータゲートとからなるリングオシレータとし、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、前記回路構築するステップにおいて前記回路構築制御信号に従って、遅延回路を前記第１の遅延時間よりも長い遅延時間を有する第２の遅延回路に前記切り替えスイッチにより切り替えることを特徴とする請求項８乃至１１のいずれかに記載のＰＬＬ回路の制御方法。
【請求項１４】
前記分周器の初期設定は分周比を固定した固定動作とし、前記発振回路が発生する高調波ノイズと前記無線装置の受信周波数とが干渉する場合には、分周比の平均値が、分周比の最小値と最大値とのセンター値になるように、前記分周比の最小値と最大値との間を往復して変化させる拡散動作することを特徴とする請求項８乃至１１のいずれかに記載のＰＬＬ回路の制御方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１０−１９２９７６（Ｐ２０１０−１９２９７６Ａ）
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願番号】特願２００９−３２６１７（Ｐ２００９−３２６１７）
【出願日】平成２１年２月１６日（２００９．２．１６）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２２年９月２日（２０１０．９．２）
【国際特許分類】
【出願日】平成２１年２月１６日（２００９．２．１６）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]