位相同期ループ回路、位相同期ループ回路のループフィルタゲイン制御方法並びに再生装置
【課題】 ディジタルＰＬＬのループフィルタゲインを自動制御することで、キャプチャ時間の短縮、エラーレートの改善を実現する位相同期ループ回路を提供する。
【解決手段】 ロックモード生成回路２９は、イコライザ１０からの周波数調整再生信号（ｅ）とビタビ復号器１２からのＳＡＭ値と補間フィルタ２４からのフィルタ出力である同期がとれた再生信号（ｆ）とに基づいて、上記ループフィルタ１９の自動調整ゲインKp_auto及びKi_autoを出力する。
【解決手段】 ロックモード生成回路２９は、イコライザ１０からの周波数調整再生信号（ｅ）とビタビ復号器１２からのＳＡＭ値と補間フィルタ２４からのフィルタ出力である同期がとれた再生信号（ｆ）とに基づいて、上記ループフィルタ１９の自動調整ゲインKp_auto及びKi_autoを出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、再生ＲＦ信号からクロックを抽出する位相同期ループ回路（Phase Locked Loop：ＰＬＬ）回路、位相同期ループ回路のループフィルタゲイン制御方法並びに再生回路に関する。
【背景技術】
【０００２】
従来から、光ディスクや光磁気ディスク等の記録媒体に記録させたディジタルデータを再生する光ディスク再生装置では、下記特許文献１に記載されているように、ＰＬＬにて再生信号からクロックを抽出することが行われている。
【０００３】
まず、光ディスク再生装置は、記録媒体からアナログ信号であるＲＦ信号を読み出した後、このＲＦ信号を所定のサンプリング周期でサンプリングしたディジタルデータ信号に変換している。ディジタル信号に変換された再生信号は、適切な振幅値に調整され、エッジの検出しやすい波形とされてから、ディジタルＰＬＬ部において、再生信号に同期したクロックが抽出される。このディジタルＰＬＬ部において抽出されたクロックは、再生信号の２値化処理に用いられる。
【０００４】
図２１は、光磁気ディスク再生装置６０の構成を示すブロック図である。記録媒体である光磁気ディスク６１から再生されたＲＦ再生信号（ａ）は、始めに増幅器６２で増幅され、ＲＦ増幅信号（ｂ）がＡ／Ｄ変換器６３に出力される。Ａ／Ｄ変換器６３は、ＲＦ増幅信号（ｂ）を所定のサンプリング周期でサンプリングし、ディジタルデータ信号（ｃ）をゲインコントロール回路６４に出力する。
【０００５】
ゲインコントロール回路６４は、ディジタルデータに変換された再生信号を、適切な振幅値に調整し、この振幅値（ｄ）をイコライザ６５に出力する。イコライザ６５は、上記振幅値（ｄ）の周波数を調整し、周波数調整信号（ｅ）をディジタルＰＬＬ６６に出力する。ゲインコントロール回路６４及びイコライザ６５によって、再生信号はエッジ検出のしやすい波形となる。
【０００６】
ディジタルＰＬＬ６６は、上記周波数調整信号（ｅ）である再生信号に同期した再生クロックを抽出する。この再生クロック信号は、ビタビ復号器６７及び同期検出器６８に供給される。また、ディジタルＰＬＬ６６により同期がとられた再生信号（ディジタル）（ｆ）もビタビ復号器６７に供給される。
【０００７】
ビタビ復号器６７は、上記同期がとられた再生信号（ｆ）を上記再生クロック信号を用いて“０”、“１”の２値化信号（ｇ）に変換する。この２値信号に変換された再生信号（ｇ）は、その後、同期検出ブロック６８に入力され、フレーム同期信号が生成され、２値化信号と共に（ｈ）後段の復調回路６９へ入力される。
【０００８】
復調回路６９は上記フレーム同期信号及び２値化信号（ｈ）を受け取り、復調処理を施した上で、復調信号（ｉ）をさらに後段の誤り訂正回路（Error Correction Circuit：ＥＣＣ）へと出力する。ＥＣＣは、復調信号（ｉ）にエラー訂正処理を施し、このエラー訂正処理信号を、情報源復号部に供給する。情報源復号部は、ディジタル信号をアナログ信号に変換してから増幅し、例えばスピーカなどに供給する。よって、オーディオ信号として再生される。
【０００９】
ディジタルＰＬＬ６６は、内部にループフィルタを有し、このループフィルタのフィルタ係数のゲインを制御することにより、周波数偏差に追従（あるいはキャプチャ）する構成である。従来、このループフィルタのゲインは、設計時あるいは製造時等の検討段階において、固定値であった。ディジタルＰＬＬのゲインはレジスタを設定することで、値を変えることができるので検討段階において、全ての設定値に対してエラーレート及びキャプチャレンジを測定し、一番良さそうな所を固定値として使用していた。この場合、一番よさそうなところ、と言うのはエラーレートとキャプチャレンジがそこそこのもの、ということになる。
【００１０】
図２２には、ループゲインを大きくした場合と、小さくした場合のキャプチャモード又はロックモードでのループフィルタの出力状態を示す。実線はループフィルタの積分項であり、破線はメディアの周波数偏差である。図２２の（Ａ）のようにフィルタゲインを大きくすると、メディアの周波数偏差の大きい変化に対して短時間で追従しロックをかけようとする。つまり、キャプチャレンジは広くなり、図２２の（Ｂ）に示すキャプチャモードでは短時間にキャプチャする。しかし、図２２の（Ｂ）のようにロックモードに入り、メディアの周波数偏差が静定しても、ゲインが大きいままなので、リンギングが発生し、エラーレートは悪くなる。また、図２２の（Ｃ）のようにゲインを小さくすると、周波数偏差の少ないうちは追従できているが、周波数の変動が大きくなり、図２２の（Ｄ）のキャプチャモードでも偏差が大になると追従できなくなる。つまり、キャプチャレンジは狭くなる。しかし、周波数偏差が静定したところでは、図２２の（Ｄ）のロックモードのように安定するので、エラーレートは悪化しない。
【００１１】
【特許文献１】特開２００１−６２８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、ループフィルタのゲインに、上述したように固定値を使用するとなると、エラーレートとキャプチャレンジはトレードオフの関係になるため、どちらもベストなものということにはならない。また、全てのゲイン設定に対して検討をしなければならないため、検討時間もかかる。
【００１３】
本発明は、上記実情に鑑みなされたものであり、ディジタルＰＬＬのループフィルタゲインを自動制御することで、キャプチャ時間の短縮、エラーレートの改善を実現する位相同期ループ回路、位相同期ループ回路のループフィルタゲイン制御方法並びに再生装置の提供を目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る位相同期ループ回路は、上記課題を解決するために、位相誤差検出手段が位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出し、シーケンスアンプリチュードマージン（ＳＡＭ）及びヒストグラムに基づいて制御したフィルタゲインを、位相誤差検出手段で検出された位相誤差に乗算して位相誤差の周波数変動に対して追従したフィルタ信号を出力し、電圧制御発振手段がループフィルタによって出力されたフィルタ信号に基づいて位相誤差調整電圧信号を生成し、補間手段が電圧制御発振手段によって生成された位相誤差調整電圧信号に基づいて再生ＲＦ信号の位相を補間する。
【００１５】
また、この位相同期ループ回路は、フィルタゲイン制御手段をさらに備え、再生ＲＦ信号入力と上記補間手段からの位相が補間されたＲＦ信号と上記ＳＡＭ及びヒストグラムに基づいて上記フィルタゲインを自動制御する。
【００１６】
本発明に係る位相同期ループ回路のループフィルタゲイン制御方法は、上記課題を解決するために、位相誤差検出工程が位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出し、ループフィルタ工程がシーケンスアンプリチュードマージン（ＳＡＭ）及びヒストグラムに基づいて制御したフィルタゲインを、位相誤差検出工程で検出された位相誤差に乗算し、位相誤差の周波数変動に対して追従したフィルタ信号を出力し、電圧制御発振工程がループフィルタ工程によって出力されたフィルタ信号に基づいて位相誤差調整電圧信号を生成し、補間工程が電圧制御発振工程によって生成された位相誤差調整電圧信号に基づいて再生ＲＦ信号の位相を補間する。
【００１７】
また、この位相同期ループ回路のループフィルタゲイン制御方法は、フィルタゲイン制御工程をさらに備え、再生ＲＦ信号入力と上記補間手段からの位相が補間されたＲＦ信号と上記ＳＡＭ及びヒストグラムに基づいて上記フィルタゲインを自動制御する。
【００１８】
本発明に係る再生装置は、上記課題を解決するために、記録媒体から読み出し手段により記録信号を読み出し、この読み出し信号から位相同期ループ回路を用いてクロックを抽出し、このクロックに基づいて読み出し信号から再生信号を出力する再生装置において、位相同期ループ回路は、位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出する位相誤差検出手段と、シーケンスアンプリチュードマージン（ＳＡＭ）及びヒストグラムに基づいて制御したフィルタゲインを、上記位相誤差検出手段で検出された位相誤差に乗算し、位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタとループフィルタによって出力されたフィルタ信号に基づいて位相誤差調整電圧信号を生成する電圧制御発振手段と、電圧制御発振手段によって生成された位相誤差調整電圧信号に基づいて上記再生ＲＦ信号の位相を補間する補間手段とを備える。
【発明の効果】
【００１９】
本発明によれば、位相同期ループ回路のループフィルタゲインを自動制御することで、キャプチャ時間の短縮、エラーレートの改善を実現できる。また、マイクロコンピュータ制御の負担軽減も実現できる。また、本発明によれば、省電力化を実現できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を実施するための最良の形態について図面を参照しながら説明する。この実施の形態は、本発明の位相同期ループ回路（Phase Locked Loop：ＰＬＬ）回路を適用した光磁気ディスク再生装置である。もちろん、記録媒体は光磁気ディスクに限定されるものではなく、光ディスク、ハードディスクさらには半導体メモリなどでもよい。
【００２１】
図１は光磁気ディスク再生装置１の概略構成図である。図１に示すように、光磁気ディスク再生装置１は、光磁気ディスク２から図示しない光学ヘッドなどにより読み出した読み出し信号を伝送路復号し復調信号（ｉ）を出力する伝送路復号部（フロントエンドブロック）３と、伝送路復号部３からの復調信号（ｉ）にエラー訂正処理を施す誤り訂正回路（Error Correction Circuit：ＥＣＣ）４と、ＥＣＣ４のエラー訂正処理信号をアナログ信号に変換してから増幅し、例えば出力端子６からスピーカなどに供給する、情報源復号部５とを備えてなる。
【００２２】
伝送路復号部３は、光学ヘッドなどの読み出し部によって読み出した信号からディジタルＰＬＬにより再生クロック信号を抽出し、この再生クロック信号に基づいて２値化信号を復号し、復調処理を施してから復調信号（ｉ）を出力する。
【００２３】
図２は伝送路復号部３の詳細な構成図である。記録媒体である光磁気ディスク２から再生されたＲＦ再生信号（ａ）は、始めに増幅器７で増幅され、ＲＦ増幅信号（ｂ）がＡ／Ｄ変換器８に出力される。Ａ／Ｄ変換器８は、ＲＦ増幅信号（ｂ）を所定のサンプリング周期でサンプリングし、ディジタルデータ信号（ｃ）をゲインコントロール回路９に出力する。このＡ／Ｄ変換器８より以前がアナログ信号であり、以降がディジタル信号である。
【００２４】
ゲインコントロール回路９は、ディジタルデータに変換された再生信号を、適切な振幅値に調整し、この振幅値（ｄ）を等化器（イコライザ）１０に出力する。イコライザ１０は、上記振幅値（ｄ）の周波数を調整し、等化信号又は周波数調整信号（ｅ）をディジタルＰＬＬ１１に出力する。ゲインコントロール回路９及びイコライザ１０によって、再生信号はエッジ検出のしやすい波形となる。
【００２５】
ディジタルＰＬＬ１１は、上記周波数調整信号（ｅ）である再生信号に同期した再生クロックを抽出する。この再生クロック信号は、ビタビ復号器１２及び同期検出器１３に供給される。また、ディジタルＰＬＬ１１により同期がとられた再生信号（ディジタル）（ｆ）もビタビ復号器１２に供給される。
【００２６】
ビタビ復号器１２は、上記同期がとられた再生信号（ｆ）を上記再生クロック信号を用いて“０”、“１”の２値化信号（ｇ）に変換する。この２値化信号に変換された再生信号（ｇ）は、その後、同期検出ブロックに入力され、フレーム同期信号が生成され、２値化信号と共に（ｈ）後段の復調回路１４へ入力される。
【００２７】
復調回路１４は上記フレーム同期信号及び２値化信号（ｈ）を受け取り、復調処理を施した上で、復調信号（ｉ）を出力端子１５から図１のＥＣＣ４へと出力する。
【００２８】
図３は、ディジタルＰＬＬ１１とビタビ復号器１２の間の各種信号の流れを示している。ディジタルＰＬＬ１１からビタビ復号部１２へは、ディジタルＰＬＬ１１により同期がとられた再生信号である、同期後のＲＦ信号（ｆ）が供給される。また、ビタビ復号器１２からディジタルＰＬＬ１１へは、シーケンスアンプリチュードマージン（Sequenced Amplitude Margin：ＳＡＭ）値が供給される。このＳＡＭ値は、例えばヒストグラムと同様にエラーレートに相関した値である。
【００２９】
ＳＡＭ値は、ビタビ復号器１２において、正しいパス・メトリックとそれに最も近い他のパス・メトリックとの差であり、例えば、Tim PerKins and Zachary A.Keirn、"A Window-Margin-Like Procedure for Evaluating PRML Channel Performance"、IEEE Trans.Magn.Vol.31、No.2、pp1109-1114に報告されている。従来では、ＳＡＭは、ストレージオシロスコープなどを用いた評価システムで、一旦取り込んだデータをコンピュータで計算するといった手法で求められていた。本発明では、ＳＡＭの計算をビタビ復号器１２自体で略リアルタイムに行い、得られたＳＡＭ値に基づき、ディジタルＰＬＬ１１のループフィルタのゲインを自動的に制御する。
【００３０】
ＳＡＭは、ビタビ復号器１２が誤った２値化データ系列を出力してしまうまで許容されるノイズマージンである。実際には、再生信号処理過程において、完全に正しい２値化データ系列を小さい遅延時間で得ることは困難である。そのため、ビタビ復号器が最も確からしいと判断したデータ系列の確からしさの度合い（パスメトリックＭｒ）と、誤りと判断したデータ系列の確からしさの度合い（パスメトリックＭｗ）との差（Ｍｒ−Ｍｗ）を、ＳＡＭ値とすることが実用的である。通常、再生信号品質を評価したい状況では、ビタビ復号器が最も確からしいと判断したデータ系列の誤り率は小さいと考えられるので、このような方法で求めたＳＡＭ値と厳密な意味でのＳＡＭ値との差は小さい。
【００３１】
次に、ＳＡＭ値の計算の詳細について説明する。以下では、変調符号にRLL（1,7）符号（最小ラン制限＝１）、ビタビ復号器としてPR(1,2,1)ビタビ復号器を用いるものとして説明する。
【００３２】
図４は、RLL（1,7）とPR(1,2,1)の組み合わせに対応するトレリス線図を示す。図４では、時刻kから時刻k+1への状態遷移が表されている。状態Ｓ００、Ｓ０１、Ｓ１０及びＳ１１は現時点より過去２ビット分のデータの組み合わせで決まる状態である。値ａkは、２値データを表し、値ｙｋは、理想再生信号を表す。
【００３３】
図５は、図４のトレリス線図に応じた、PR(1,2,1)ビタビ復号器の詳細な構成図である。光磁気ディスク２などの記録媒体から再生ヘッドにより再生された再生信号が、ブランチメトリック計算回路１０５に供給される。ブランチメトリック計算回路１０５では、４種類の理想再生信号レベルに対する実際の再生信号のメトリックがチャネルビット毎に計算される。
【００３４】
実際のビタビ復号器では、メトリックとして、理想再生信号ｙkと実際の再生信号ｚkとの間のユークリッド距離×（−１）が採用されることが多い。すなわち、理想再生信号レベルｙに対するブランチメトリックＢＭ（ｙ）としては、
ＢＭ（ｙ）＝−（ｙ−ｚk）2 ・・・（１）
を計算すればよい。
【００３５】
一方、パスメトリックメモリ１３０は、後述する方法で選択されたトレリス上のパス、すなわち、データ系列のパターンに対応するブランチメトリックの累積値が記憶される。パスメトリックメモリ１３０では、パスが最終的に辿り着く状態の種類に対応して、４つの値が記憶される。図５では、パスメトリックメモリ１３０内の領域ＰＭＭ（１１）、ＰＭＭ(１０)、ＰＭＭ(０１)およびＰＭＭ(００)に、対応する４つの値がそれぞれ記憶されるように示されている。すなわち、状態Ｓ１１の値が領域ＰＭＭ（１１）に記憶される。同様に、状態Ｓ１０の値が領域ＰＭＭ（１０）に記憶され、状態Ｓ０１の値が領域ＰＭＭ（０１）に記憶され、状態Ｓ００の値が領域ＰＭＭ（００）に記憶される。
【００３６】
なお、以下では、領域ＰＭＭ（１１）、ＰＭＭ（１０）、ＰＭＭ（０１）およびＰＭＭ（００）に記憶された値そのものを、それぞれＰＭＭ（１１）、ＰＭＭ（１０）、ＰＭＭ（０１）およびＰＭＭ（００）と称する。
【００３７】
時刻ｋからｋ＋１に移るときは、以下の式（２）〜（５）に従って、パスメトリックメモリ１３０の各領域ＰＭＭ（１１）、ＰＭＭ（１０）、ＰＭＭ（０１）およびＰＭＭ（００）に記憶された値が更新される。なお、式（２）〜（５）では、時刻ｋにおいて、最終的に状態Ｓ００に辿り着くパスに対応するパスメトリックを、ＰＭ（００）kのように表記する。
【００３８】
ＰＭＭ（００）k+1＝ｍａｘ｛ＰＭＭ（００）k＋ＢＭ（−２），ＰＭ（１０）k＋ＢＭ（−１）｝ ・・・（２）
ＰＭＭ（０１）k+1＝ＰＭＭ（００）k＋ＢＭ（−１） ・・・（３）
ＰＭＭ（１０）k+1＝ＰＭＭ（１１）k＋ＢＭ（＋１） ・・・（４）
ＰＭＭ（１１）k+1＝ｍａｘ｛ＰＭＭ（０１）k＋ＢＭ（＋１），ＰＭ（１１）k＋ＢＭ（＋２）｝ ・・・（５）
なお、式（２）および（５）において、ｍａｘ｛Ｘ，Ｙ｝は、ＸとＹとを比較し、値が大きい方が選択されることを示す。
【００３９】
図５の構成では、加算器１１０Ａ〜１１０Ｃおよび１２０Ａ〜１２０Ｃ、比較器１１２および１２２、ならびに、選択器１１３および１２３により、ブランチメトリック計算回路１０５で求められたブランチメトリックＢＭ（＋２）、ＢＭ（＋１）、ＢＭ（−１）およびＢＭ（−２）と、パスメトリックメモリ１３０の各領域に記憶された値ＰＭＭ（１１）、ＰＭＭ（１０）、ＰＭＭ（０１）およびＰＭＭ（００）とを用いて上述の式（２）〜（５）の演算が行われ、パスメトリックメモリ１３０の記憶内容が更新される。
【００４０】
例えば、式（５）は、選択器１１３は、加算器１１０Ａおよび１１０Ｂの出力が比較器１１２で比較され、その比較結果に基づき加算器１１０Ａおよび１１０Ｂの出力が選択器１１３で選択されることで求められる。式（２）も同様にして、加算器１２０Ａおよび１２０Ｂの出力を比較器１２２で比較し、比較結果に基づき加算器１２０Ａおよび１２０Ｂの出力を選択器１２３で選択することで求められる。
【００４１】
ＰＭＭ（００）およびＰＭＭ（１１）が更新される際に、それぞれ２つの候補値のうち、パスメトリックが大きくなる方が比較器１１２および１２２で選択される。この選択が繰り返されることにより、４つの状態それぞれに達するいずれのパスも、ある程度の時間を遡ったところでは、同じパスが共有されることになる。この共有された部分は、ビタビ復号器１００によって最も確からしいと推定されたパスである。比較器１１２および１２２による選択結果に基づき、残されたパスがパスメモリ１４０に記憶され、そのパスに対応した２値化データがパスメモリ１４０から出力される。
【００４２】
なお、上述した式（２）〜（５）に従ってパスメトリックメモリ１３０の記憶内容を更新し続けると、パスメトリックの値は、全体的に増加していく傾向を示す。このため、パスメトリックメモリ１３０のオーバーフローを防止するための仕組みが必要とされる。この仕組みに関して、幾つかの方法が提案されているが、この発明の本質的な部分とは直接関係しないので、ここでの説明を省略する。
【００４３】
図５において、加算器１１０Ａおよび１１０Ｂの出力は、上述したように比較器１１２に供給されると共に、差分器１１１に供給される。差分器１１１では、加算器１１０Ａおよび１１０Ｂの出力の差分、すなわち、比較器１１２で比較される値の差分が求められる。差分器１１１で求められた差分値は、パスメトリック差（１１）として出力される。同様にして、加算器１２０Ａおよび１２０Ｂの出力は、比較器１２２に供給されると共に差分器１２１に供給され、加算器１２０Ａおよび１２０Ｂの出力の差分、すなわち、比較器１２２で比較される値の差分がパスメトリック差（００）として出力される。これら、パスメトリック差（１１）および（００）は、ＳＡＭの計算のために用いられる。
【００４４】
ＳＡＭ計算部の具体的な構成に先立って、先ず、ＳＡＭ計算のアルゴリズムについて説明する。ここでいうＳＡＭとは、上述したように、ビタビ復号器が最も確からしいと判断したデータ系列のパスメトリックと、誤りだと判断したデータ系列のパスメトリックの差である。ビタビ復号器が出力したデータ系列２ビットが０→０であった場合、対応するトレリス上の状態は、状態Ｓ００→Ｓ００、或いは状態Ｓ１０→Ｓ００のように遷移している筈である。例えば状態Ｓ００を通過するパスが選択された場合には、それが状態Ｓ００から遷移したのか、状態Ｓ１０から遷移したのかが判断されたことを意味する。このとき、その根拠とされたパスメトリックの差は、パスメトリック差（００）である。同様に、データ系列２ビットが１→１であった場合、パス選択の根拠とされるパスメトリックの差は、パスメトリック差（１１）である。
【００４５】
一方、例えばデータ系列２ビットが０→１であった場合は、状態が状態Ｓ００→Ｓ０１に遷移したことに対応しており、状態Ｓ０１を通過するパスは、選択の余地無く状態Ｓ００→Ｓ０１→Ｓ１１である。同様に、データ系列２ビットが１→０であった場合は、パスは選択の余地無く状態Ｓ１１→Ｓ１０→Ｓ００を通過している。以上をまとめると、ＳＡＭ値としては、データ系列に応じて図６に示されるように出力すればよい。
【００４６】
図７は、ＳＡＭ計算部７７の一例の構成を示す。ビタビ復号器から出力されたパスメトリック差（１１）およびパスメトリック差（００）が、シフトレジスタ２１０および２１１を介して選択回路２１２の２つの選択入力端にそれぞれ入力される。シフトレジスタ２１０および２１１は、パスメトリック差（００）および（１１）が計算されるタイミングと、２値化データが出力されるタイミングとの差を補償するためのものである。
【００４７】
また、ビタビ復号器のパスメモリ１４０から出力された２値化データは、Ｄ−フリップフロップ回路２１３によって１クロック遅延された値と共に選択回路２１２に入力される。選択回路２１２では、上述した図６に従い、２値化データで示されるデータ系列に基づきパラメトリック差（１１）および（００）が選択されＳＡＭ値として出力されると共に、ＳＡＭ値の有効／無効を示すＳＡＭ有効信号が出力される。ＳＡＭ有効信号は、例えばＳＡＭ値が有効のときに”Ｈ（ハイレベル）”状態とされ、ＳＡＭ値が無効のときに”Ｌ（ローレベル）”状態とされる信号である。
【００４８】
次に、図２及び図３におけるディジタルＰＬＬ１１の詳細な構成を図８に示す。ディジタルＰＬＬ１１は、イコライザ１０から入力端子１６を介して供給された周波数調整再生信号（又は同期がとれていない再生ＲＦ信号ともいう）（ｅ）から位相を検出する位相検出器１７と、この位相検出器１７により検出された周波数調整再生信号（ｅ）の位相と後述する電圧制御発振器（Voltage Control Oscillator ：ＶＣＯ）２３からの位相誤差調整電圧信号の位相を比較する位相比較器１８と、この位相比較器１８により検出された位相誤差に対して上記ＳＡＭ値により自動的に制御されるフィルタゲインKp、Kiを乗算するループフィルタであるＬＰＦ１９と、ＬＰＦ１９のフィルタ出力とＶＣＯ２３の帰還出力を加算する加算器２２と、加算出力から位相誤差調整電圧信号を生成するＶＣＯ２３と、このＶＣＯ２３の位相誤差調整電圧信号に基づいてイコライザ１０からの周波数調整再生信号（ｅ）を補間して同期がとれた再生信号（ｆ）を出力する補間フィルタ２４とを備えてなる。
【００４９】
ここで、位相比較器１８は、位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出する位相誤差検出手段の具体例である。また、ＬＰＦ１９は、エラーレートに相関する値に基づいて制御したフィルタゲインを、位相誤差検出手段で検出された位相誤差に乗算し、位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタエラーレートに相関する値に基づいて制御したフィルタゲインを、位相誤差検出手段で検出された位相誤差に乗算し、位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタの具体例である。また、ＶＣＯ２３は、ループフィルタによって出力されたフィルタ信号に基づいて位相誤差調整電圧信号を生成する電圧制御発振手段の具体例である。また、補間フィルタ２４は、電圧制御発振手段によって生成された位相誤差調整電圧信号に基づいて再生ＲＦ信号の位相を補間する補間手段の具体例である。
【００５０】
また、ディジタルＰＬＬ１１は、イコライザ１０からの周波数調整再生信号（ｅ）とビタビ復号器１２からのＳＡＭ値と上記補間フィルタ２４からのフィルタ出力である同期がとれた再生信号（ｆ）とが入力されて上記ループフィルタ１９の自動調整ゲインKp_auto及びKi_autoを出力するロックモード生成（lockmode_gen）器２９と、このロックモード生成器２９からの自動調整ゲインKp_autoと及びKi_autoと、図示しないマイクロコンピュータから固定値として設定することができる固定調整ゲインKp_man及びKi_manとをセレクトするセレクタ（auto_man_sel_blk）３３とを備える。
【００５１】
ロックモード生成器２９は、上記自動調整ゲインKp_auto及びKi_autoのほかに、ロックモードの状態を表すロックモードニュー（lockmode_new）とＳＡＭの状態を表す有効信号ＳＡＭイネーブル（sam_en）及びリセット信号ＳＡＭリセット（sam_reset）も生成する。このロックモード生成器２９は、再生ＲＦ信号入力と補間手段からの位相が補間されたＲＦ信号とエラーレートに相関する値に基づいてフィルタゲインを自動制御するフィルタゲイン制御手段の具体例である。
【００５２】
また、セレクタ３３は、マイクロコンピュータからのセレクタ信号（itrdp＿mode＿sel）により制御される。
【００５３】
図９はループフィルタＬＰＦ１９の構成図である。入力された位相誤差信号は１次ゲインKpが乗算される乗算器４０及び２次ゲインが乗算される乗算器４１に供給される。１次ゲイン乗算器４０の乗算出力は、加算器４２に供給される。２次ゲイン乗算器４１の乗算出力は加算器４４に供給される。この加算器４４には、後述の遅延器４５からの遅延出力がフィードバックされる。加算器４４の加算出力は遅延器４５により所定時間だけ遅延されたのち、加算器４４に供給される。加算器４４は、１次ゲイン乗算器４０の乗算出力に遅延器４５からの遅延出力を加算し、出力端子４３からフィルタ出力として導出する。
【００５４】
次に図３、図８及び図９を用いてディジタルＰＬＬ１１に非同期ＲＦ信号（周波数調整信号（ｅ））が供給された後、ビタビ復号器１２からビタビ復号後のＲＦ信号（ｇ）が出力されるまでの概略動作について説明する。
【００５５】
イコライザ１０からの非同期ＲＦ信号（周波数調整信号（ｅ））は、入力端子１６を介してディジタルＰＬＬ内部の位相検出器１７及び補間フィルタ２４に供給される。位相検出器１７は、非同期ＲＦ信号（周波数調整信号（ｅ））から位相を検出し、検出した位相を位相比較器１８に供給する。位相比較器１８には、ＶＣＯ２３からの位相誤差調整電圧信号も供給されており、これらの位相誤差を検出する。検出された位相誤差は、ループフィルタＬＰＦ１９に供給される。
【００５６】
ループフィルタＬＰＦ１９は、入力された位相誤差信号に係数入力端子２０を介して図９に示す乗算器４０からの１次ゲインKpを乗算し、また係数入力端子２１を介して乗算器４１からの２次ゲインKiを乗算する。ここで、乗算される１次ゲインKp及び２次ゲインKiは、上記セレクタ３３により選択された自動調整ゲインKp_auto及びKi_autoまたは係数入力端子３４及び３５から供給された固定ゲインKp_man及びKi_manである。２次ゲインKiが乗算された乗算器４１の乗算出力は加算器４４に供給される。この加算器４４には、遅延器４５からの遅延出力がフィードバックされる。加算機４４の加算出力は遅延器４５により所定時間だけ遅延されたのち、加算器４２に供給される。加算器４２は、１次ゲイン乗算器４０の乗算出力に遅延器４５からの遅延出力を加算し、フィルタ出力として出力端子４３から図８の加算器２２に供給する。
【００５７】
図８の加算器２２は、ＬＰＦ１９のフィルタ出力とＶＣＯ２３の帰還出力を加算した加算出力をＶＣＯ２３に供給する。ＶＣＯ２３は、上記加算出力から位相誤差調整電圧信号を生成し、位相比較器１８、加算器２２及び補間フィルタ２４に供給する。
【００５８】
補間フィルタ２４は、ＶＣＯ２３の位相誤差調整電圧信号に基づいてイコライザ１０からの周波数調整再生信号（ｅ）を補間し、同期がとれた再生信号（ｆ）を出力端子２５から導出する。この同期がとれた再生信号（ｆ）とイコライザ１０からの周波数調整再生信号（ｅ）とビタビ復号器１２からのＳＡＭ値は、入力端子２７、２６及び２８からロックモード生成器２９に供給される。
【００５９】
ロックモード生成器２９は、後述する図１０に示した状態遷移により自動的にゲイン制御を行い、上記ループフィルタ１９の自動調整ゲインKp_auto及びKi_autoを出力する。また、ロックモード生成器２９は、上述したように、上記自動調整ゲインKp_auto及びKi_autoのほかに、ロックモードの状態を表すロックモードニュー（lockmode_new）とＳＡＭの状態を表す有効信号ＳＡＭイネーブル（sam_en）及びリセット信号ＳＡＭリセット（sam_reset）も生成し、出力端子３０、３１及び３２から出力する。このロックモード生成器２９によるゲイン制御処理については後述する。
【００６０】
セレクタ３３は、ロックモード生成器２９からの自動調整ゲインKp_autoと及びKi_autoと、図示しないマイクロコンピュータから固定値として設定することができる固定調整ゲインKp_man及びKi_manとを、入力端子３６を介してマイクロコンピュータから供給されるセレクタ信号（itrdp＿mode＿sel）に基づいてセレクトする。
【００６１】
セレクタ３３により選択された自動調整又は固定のゲインは、ループフィルタＬＰＦ１９の１次ゲイン乗算器４０及び２次ゲイン乗算器４１に出力端子３７及び３８、入力端子２０及び２１を介して供給される。なお、このセレクタ３３は、ゲインを検討するときに必要とされる。つまり、固定のゲインは、検討用として使われるものであり、ディジタルＰＬＬが動作中は自動調整ゲインが用いられる。
【００６２】
以上の動作により、ディジタルＰＬＬ１１は同期がとられたＲＦ信号（ｆ）をビタビ復号器１２に出力する。
【００６３】
次に、図１０を参照してディジタルＰＬＬ１１内にて実行されるフィルタゲイン自動制御アルゴリズムについて説明する。このフィルタゲイン自動制御アルゴリズムは、詳細にはロックモード生成（lockmode_gen）器２９にて実行される。このフィルタゲイン自動制御には、入力ＲＦ信号（イコライザにより周波数調整されたＲＦ信号（（ｅ））、ビタビ復号器１２からのＳＡＭ値、同期後ＲＦ信号（ｆ）が必要となる。
【００６４】
まず、入力波形（agrf）がない場合は待機（IDLE）モードで待機している。入力波形（agrf）があると、キャプチャ（Capture）モードに遷移し、フィルタゲインを大きくする。また、Captureモードは図１１（ａ）に示すように、周波数偏差があるスレッショルドを超えた時に、ループフィルタ１９の積分項のレジスタをリセットする。これは、ＲＦ信号の品質が悪いことを早くチェックし、その品質が悪い時には積分項をリセットし再キャプチャを早くかけるためである。この状態で、ビタビ復号器１２から供給されるＳＡＭの値を観測し、一定の落ち着いた値になったらロック（Lock）モードに遷移し、フィルタゲインを低くする。また、ロック（Lock）モードでは図１１（ｂ）に示すように、積分項のレジスタをリミットをかけて反転しないようにしている。これは、ロックLockの状態を維持するためである。
【００６５】
ロックモードに遷移したら、ＳＡＭ値の計算期間を長くするなどして計算しつづける。ＳＡＭ値が所定の値より悪くなる（ＮＧ）とロックが外れたとみなしロックモードからキャプチャモードに遷移し、フィルタゲインを高くする。ＳＡＭが一定の落ち着いた値になれば、そこからまたロックLockモードに遷移することになる。入力ＲＦ信号がなくなった場合は、キャプチャCaptureモードでもロックLockモーででも待機IDLEモードに遷移する。
【００６６】
つまり、フィルタゲイン制御手段の具体例である、ロックモード生成（lockmode_gen）器２９は、待機モードから入力波形の有無を検出し、入力波形が有ると、キャプチャモードに遷移し、フィルタゲインを大きくしながら、上記エラーレートと相関する値を判定し、その値が一定の値になったらロックモードに遷移して上記フィルタゲインを小さくする。また、ロックモード生成器２９は、上記ロックモードにて上記フィルタゲインを小さくしたのち、上記エラーレートと相関する値が上記一定の値でなくなったら、上記キャプチャモードに遷移し、フィルタゲインを大きくする。また、ロックモード生成器２９は、上記キャプチャモード及び上記ロックモードにて入力波形が無くなると上記待機モードに遷移する。また、ロックモード生成器２９は、上記キャプチャモードにて上記位相誤差の周波数偏差が所定の閾値を超えたときには、上記ループフィルタのフィルタ出力をリセットする。また、上記ロックモードにて上記ループフィルタのフィルタ出力にリミッタをかけて反転しないようにしている。
【００６７】
このようにして、ディジタルＰＬＬ１１は、自動的にループフィルタのゲイン制御を行うことができる。このため、光磁気ディスク再生装置１は、ディジタルＰＬＬ１１のループフィルタゲインを自動制御することで、キャプチャ時間の短縮、エラーレートの改善を実現できる。また、マイクロコンピュータ制御の負担軽減も実現できる。
【００６８】
図１２には、図１０のゲイン制御を行うためのロックモード生成回路２９内のゲイン自動制御回路２９ａのブロック図を示す。ゲイン自動制御回路２９ａは、ビタビ復号器１２から入力端子４６を介して供給されるＳＡＭ値、イコライザ１０から入力端子４９を介して供給される非同期ＲＦ信号（ｅ）、ディジタルＰＬＬ１１から入力端子４８を介して供給される同期後ＲＦ信号（ｆ）を入力とし、出力端子５５から現在の状態を表すロックモード状態信号lockmode_new及び出力端子５６及び５７からフィルタゲイン値Kp_auto及びKi_autoを出力する。
【００６９】
このため、ゲイン自動制御回路２９ａは、ＳＡＭ値を判定するＳＡＭ判定回路４７と、非同期ＲＦ信号（ｅ）の入力をチェックするＲＦ入力信号チェック回路５０と、上記各回路４７及び５０からの出力信号（状態遷移に必要な信号）から現在の状態（State）を決定するステート生成回路５３と、ステート生成回路５３で決定されたステートからループフィルタゲイン値を決定するフィルタゲインセレクタ回路５４とを備えてなる。なお、ＳＡＭ判定回路４７にlockmode_newが入力されているのは、sam_resetとsam_enを生成するためである。
【００７０】
次に、このゲイン自動制御回路２９ａの概略動作を説明する。ＳＡＭ判定回路４７は、ビタビ復号器１２からのＳＡＭ値を観測し、一定の落ち着いた値になったか否かを判定する。ＳＡＭ値が一定の落ち着いた値になったら、ＳＡＭ値のＯＫ又はＮＧ状態信号sam_okngをステート生成回路５３に供給する。このＳＡＭ判定回路４７には、ステート生成回路５３が生成したロックモード状態信号lockmode_newが入力されている。これは、状態信号sam_resetとsam_enを生成するためである。これら状態信号sam_resetとsam_enは、ＳＡＭ値の計算の開始をビタビ復号器１２に指示したり、計算の停止を指示するために用いられる。
【００７１】
ＲＦ入力信号チェック回路５０は、イコライザ１０からの非同期ＲＦ信号（ｅ）の入力をチェックし、入力がなくなるとno_rfをステート生成回路５３に供給する。
【００７２】
ステート生成回路５３は、ＳＡＭ判定回路４７からのsam_okng、同期後のＲＦ信号（ｆ）、ＲＦ入力信号チェック回路からのno_rfを基に、現在の状態を示すロックモード状態信号lockmode_newを生成してフィルタゲインセレクタ回路５４等に出力する。
【００７３】
フィルタゲインセレクタ回路５４は、ロックモード状態信号lockmode_newに応じて、ループフィルタゲインKp_auto及びKi_autoを設定して出力する。
【００７４】
また、ディジタルＰＬＬ１１は、以下に説明するようにして、自動的にループフィルタ１９のゲイン制御を行ってもよい。このゲイン制御は、図１３に示すような状態遷移により行われる。
【００７５】
ディジタルＰＬＬ１１の構成は、上述の図８を参照に説明することができる。すなわち、ディジタルＰＬＬ１１は、イコライザ１０から入力端子１６を介して供給された周波数調整再生信号（又は同期がとれていない再生ＲＦ信号ともいう）（ｅ）から位相を検出する位相検出器１７と、この位相検出器１７により検出された周波数調整再生信号（ｅ）の位相と電圧制御発振器（Voltage Control Oscillator ：ＶＣＯ）２３からの位相誤差調整電圧信号の位相を比較する位相比較器１８と、この位相比較器１８により検出された位相誤差に対して上記ＳＡＭ値及びヒストグラムにより自動的に制御されるフィルタゲインKp、Kiを乗算するループフィルタであるＬＰＦ１９と、ＬＰＦ１９のフィルタ出力とＶＣＯ２３の帰還出力を加算する加算器２２と、加算出力から位相誤差調整電圧信号を生成するＶＣＯ２３と、このＶＣＯ２３の位相誤差調整電圧信号に基づいてイコライザ１０からの周波数調整再生信号（ｅ）を補間して同期がとれた再生信号（ｆ）を出力する補間フィルタ２４とを備えてなる。
【００７６】
ここで、位相比較器１８は、位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出する位相誤差検出手段の具体例である。また、ＬＰＦ１９は、ＳＡＭ値及びヒストグラムに基づいて制御したフィルタゲインを、位相誤差検出手段で検出された位相誤差に乗算し、位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタエラーレートに相関する値に基づいて制御したフィルタゲインを、位相誤差検出手段で検出された位相誤差に乗算し、位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタの具体例である。また、ＶＣＯ２３は、ループフィルタによって出力されたフィルタ信号に基づいて位相誤差調整電圧信号を生成する電圧制御発振手段の具体例である。また、補間フィルタ２４は、電圧制御発振手段によって生成された位相誤差調整電圧信号に基づいて再生ＲＦ信号の位相を補間する補間手段の具体例である。
【００７７】
また、ディジタルＰＬＬ１１は、イコライザ１０からの周波数調整再生信号（ｅ）とビタビ復号器１２からのＳＡＭ値と上記補間フィルタ２４からのフィルタ出力である同期がとれた再生信号（ｆ）とが入力されて上記ループフィルタ１９の自動調整ゲインKp_auto及びKi_autoを出力するロックモード生成（lockmode_gen）器２９と、このロックモード生成器２９からの自動調整ゲインKp_autoと及びKi_autoと、図示しないマイクロコンピュータから固定値として設定することができる固定調整ゲインKp_man及びKi_manとをセレクトするセレクタ（auto_man_sel_blk）３３とを備える。
【００７８】
ロックモード生成器２９は、上記自動調整ゲインKp_auto及びKi_autoのほかに、ロックモードの状態を表すロックモードニュー（lockmode_new）とＳＡＭの状態を表す有効信号ＳＡＭイネーブル（sam_en）及びリセット信号ＳＡＭリセット（sam_reset）も生成する。このロックモード生成器２９は、再生ＲＦ信号入力と補間手段からの位相が補間されたＲＦ信号とＳＡＭ値及びヒストグラムに基づいてフィルタゲインを自動制御するフィルタゲイン制御手段の具体例である。
【００７９】
また、セレクタ３３は、マイクロコンピュータからのセレクタ信号（itrdp＿mode＿sel）により制御される。また、ループフィルタ１９の構成は図９に示したのと同様である。
【００８０】
この場合のゲイン自動制御には、上述したように、入力ＲＦ信号（ｅ）、ビタビ復号器１２からのＳＡＭ値、同期後ＲＦ信号（ｆ）のヒストグラム集計が必要となる。図１３のように、入力ＲＦ信号がない場合はIDLEモードで待機している。
【００８１】
入力波形があると、Captureモードに遷移しフィルタゲインを高くする。また、Captureモードはあるスレッショルドを超えた時に、ループフィルタ１９の積分項のレジスタをリセットする（図１１（ａ））。これは、上述したとおりＲＦ信号の品質が悪い時に積分項をリセットし再キャプチャを早くかけるためである。
【００８２】
この状態で、ＳＡＭの値を観測し一定の落ち着いた値になったらLockモードに遷移し、フィルタゲイン１９を低くする。Lockモードでは積分項のレジスタをリミットをかけて反転しないようにしている（図１１（ｂ））。これは、Lockの状態を維持するためである。
【００８３】
ロック（Lcok）モードに遷移したら、ＳＡＭ値を計算させているクロックを止める。これは、クロック発生に用いられる電力の省電力化を図るためである。光磁気ディスク再生装置１がポータブルタイプであり、バッテリからの電力を用いているときには、省電力化により、バッテリー駆動時間を延ばすことができる。そして、同期後ＲＦ信号（ｆ）のヒストグラムを集計する。Lockしている同期後ＲＦ波形は３値に分かれるため、ある区間集計してヒストグラムの状態を観測する。このヒストグラムの集計については後述する。もし、ヒストグラムが３値に分かれていなかったら、Lockが外れたとみなしLockモードからCaptureモードに遷移し、フィルタゲインを高くし、ＳＡＭを計算させるクロックを動かし再びＳＡＭの観測を始める。
【００８４】
ＳＡＭが一定の落ち着いた値になれば、そこからまたLockモードに遷移することになる。入力ＲＦ信号がなくなった場合は、CaptureモードでもLockモーででもIDLEモードに遷移する。
【００８５】
つまり、フィルタゲイン制御手段の具体例である、ロックモード生成（lockmode_gen）器２９は、待機モードから入力波形の有無を検出し、入力波形が有ると、キャプチャモードに遷移し、フィルタゲインを大きくしながら、上記ＳＡＭ値を判定し、その値が一定の値になったらロックモードに遷移して上記フィルタゲインを小さくし、かつ上記ＳＡＭ算出用のクロックを停止させ、ＳＡＭに代わりヒストグラムを集計する。また、ロックモード生成器２９は、上記ロックモードにて上記フィルタゲインを小さくしたのち、上記ＳＡＭに代えて集計しているヒストグラムが３値に分かれなくなったら、上記キャプチャモードに遷移し、フィルタゲインを大きくする。また、ロックモード生成器２９は、上記キャプチャモード及び上記ロックモードにて入力波形が無くなると上記待機モードに遷移する。また、ロックモード生成器２９は、上記キャプチャモードにて上記位相誤差の周波数偏差が所定の閾値を超えたときには、上記ループフィルタのフィルタ出力をリセットする。また、上記ロックモードにて上記ループフィルタのフィルタ出力にリミッタをかけて反転しないようにしている。
【００８６】
図１４には、図１３のゲイン制御を行うためのロックモード生成回路内のゲイン自動制御回路２９ｂのブロック図を示す。ゲイン自動制御回路２９ｂは、ビタビ復号器１２からのＳＡＭ値、イコライザ１０からの非同期ＲＦ信号（ｅ）、ディジタルＰＬＬ１１からの同期後ＲＦ信号（ｆ）を入力とし、現在の状態を表すロックモード状態信号lockmode_new及びフィルタゲイン値を出力する。
【００８７】
このため、ゲイン自動制御回路２９ｂは、ＳＡＭ値を判定するＳＡＭ判定回路４７と、同期後ＲＦ信号（ｆ）のヒストグラムを集計するヒストグラム集計回路５８と、非同期ＲＦ信号（ｅ）の入力をチェックするＲＦ入力信号チェック回路５０と、上記各回路４７、５８及び５０からの出力信号（状態遷移に必要な信号）から現在の状態（State）を決定するステート生成回路５９と、ステート生成回路５９で決定されたステートからループフィルタゲイン値を決定するフィルタゲインセレクタ回路５４とを備えてなる。なお、ＳＡＭ判定回路４７にlockmode_newが入力されているのは、sam_resetとsam_enを生成するためである。
【００８８】
次に、このゲイン自動制御回路２９ｂの概略動作を説明する。ＳＡＭ判定回路４７は、ディジタルＰＬＬ１１からのＳＡＭ値を観測し、一定の落ち着いた値になったか否かを判定する。ＳＡＭ値が一定の落ち着いた値になったら、ＳＡＭ値のＯＫ又はＮＧ状態信号sam_okngをステート生成回路５９に供給する。このＳＡＭ判定回路４７には、ステート生成回路５９が生成したロックモード状態信号lockmode_newが入力されている。これは、状態信号sam_resetとsam_enを生成するためである。これら状態信号sam_resetとsam_enは、ＳＡＭ値が安定したらＳＡＭの計算をやめ、ＳＡＭ値用のクロック生成をとめて省電力化を図るために用いる信号であり、ＳＡＭ値を計算するビタビ復号器１２に供給される。詳細については後述する。
【００８９】
ヒストグラム集計回路５８は、ディジタルＰＬＬ１１からの同期後のＲＦ信号（ｆ）からヒストグラムを集計する。このストグラム集計について以下に説明する。同期後ＲＦ信号（ｆ）は、今回PR(1,-1)及びPR4を用いているため3値に分かれる。その特性を利用して同期後ＲＦ信号の振幅に対するヒストグラムを集計し、その分布を見てロックがかかっているかどうかを判定する。
【００９０】
図１５に実際に測定した(シミュレーションにて)ヒストグラムの図を示す。ヒストグラムの波形が異なるのは、ディジタルＰＬＬLの前段のイコライザの係数を変えて、ＲＦ信号の品質を変えているためである。入力のＲＦ信号は同じものを用いている。図１５（ａ）は、きれいに３値（−１，０，１）に分かれている。これはＰＬＬがロックしている状態である。図１５（ｂ）は波形がつぶれている。これはＰＬＬがロックしていない状態である。ヒストグラム集計回路５８は、この３値の分かれ具合を判定して、ロック、アンロックの判定をしている。そして、ヒストグラム状態信号hist_okngをステート生成回路５９に出力している。
【００９１】
ＲＦ入力信号チェック回路５０は、イコライザ１０からの非同期ＲＦ信号（ｅ）の入力をチェックし、入力がなくなるとno_rfをステート生成回路５９に供給する。
【００９２】
ステート生成回路５９は、ＳＡＭ判定回路４７からのsam_okng、ヒストグラム集計回路５８からのhist_okng、ＲＦ入力信号チェック回路５０からのno_rfを基に、現在の状態を示すロックモード状態信号lockmode_newを生成してフィルタゲインセレクタ回路５４等に出力する。
【００９３】
フィルタゲインセレクタ回路５４は、ロックモード状態信号lockmode_newに応じて、ループフィルタゲインKp_auto及びKi_autoを設定して出力する。図１６には、ループフィルタゲインKp_autoの設定値と実際の値を示す。また、図１７には、ループフィルタゲインKi_autoの設定値と実際の値を示す。
【００９４】
ループフィルタゲインKp_autoの場合、位相誤差phserrは−１２８＜＝phserr＜１２８である。Kp_autoの比例項lpfp_outは−６４＜＝lpfp_out＜６４である。Kp＝１のとき、１／３２＝−３０ｄBである。Kp＝２のときには−２４ｄBとなる。以下、Kp＝３で−２０．４ｄB、Kp＝４で−１８ｄB、Kp＝５で−１４．４ｄB、Kp＝６で−１２ｄB、Kp＝７で−８．４ｄBとなる。
【００９５】
ループフィルタゲインKi_autoの場合、位相誤差phserrは−１２８＜＝phserr＜１２８である。Ki_autoの比例項lpfp_outは−１６＜＝lpfp_out＜１６である。Ki＝１のとき、１／４０９６＝−７２ｄBである。Ki＝２のときには−６６ｄBとなる。以下、Ki＝３で−６２．４ｄB、Ki＝４で−６０ｄB、Ki＝５で−５６．４ｄB、Ki＝６で−５２ｄB、Ki＝７で−５０．４ｄBとなる。
【００９６】
次に、ＳＡＭクロックをゲートクロック（gated clock）とすることによる省電力化の原理を説明する。図１８はＳＡＭの状態を表す信号であるＳＡＭクロックイネーブルsam_enのタイミングチャートを示す。図１３において、待機IDLEモードから入力波形が有り、キャプチャCaptureモードに状態が遷移した後の動作である。先ず、ロックLockモードへの遷移条件であるＳＡＭ値を観測するためにＳＡＭクロックイネーブルsam_enをHighにして、ビタビ復号器１２にてＳＡＭクロックを動かす。ＳＡＭクロックを動かすとビタビ復号器１２ではＳＡＭの計算が始まり、一定区間集計してrfev_loadがHighになるタイミングでＳＡＭの計算結果を出力する。その値が一定範囲内になりLockモードに遷移した時、ＳＡＭクロックイネーブルsam_enをLowにしてビタビ復号器１２のＳＡＭクロックを止める。
【００９７】
LockモードではディジタルＰＬＬ１１のロックモード生成回路２９がヒストグラム集計を行っているが、ヒストグラムの更新周期とＳＡＭの更新周期は図１８に示すように非同期である。そのため、LockモードからCaptureモードに遷移したとき再びsam_enをHighにしてＳＡＭクロックを動かし始めるタイミングで、ＳＡＭ値のリセットを行う。これは前回のＳＡＭ値がレジスタに残ったままになっているので、レジスタのリセットが必要となるためである。
【００９８】
リセット後、再びＳＡＭの計算をビタビ復号器１２が始めその値が一定範囲内になったときLockモードに遷移し、sam_enをLowとする。
【００９９】
以上に説明した、光磁気ディスク再生装置１が、図１３の状態遷移を行った場合には、図１９に示すような効果が得られる。図１９の（Ａ）はディジタルＰＬＬのループゲインをオートゲインとした場合の、キャプチャモード又はロックモードでのループフィルタの出力状態を示す。実線はループフィルタの積分項であり、破線はメディアの周波数偏差である。ループフィルタゲインを自動調整することで、図１９の（Ｂ）のキャプチャモード時には、ゲインを高くし、キャプチャレンジの拡大及びキャプチャにかかる時間の縮小をはかり、一旦キャプチャして、図１９の（Ｂ）のロックモードに入ったら、ゲインを低くしエラーレートの悪化を防ぐことを実現した。なお、フィルタゲインの自動制御はセレクト信号でon/offが切り替えられるようになっており、フィルタゲインはマイコンからの固定値も設定できる仕組みとなっている。
【０１００】
なお、図２０には、本実施の形態と比較するために、割り込みを用いてループフィルタのゲインを制御するときのタイミングチャートを示す。ファームウェアによる割り込み処理により、ループフィルタゲインを制御することも考えられる。そこで、それを比較例とし、本実施の形態との違いを説明する。
【０１０１】
例えば、１データ単位(ＥＣＣデータ単位)をクラスタと呼び、1クラスタは16セクタで構成されるものとする。また、１セクタは３１フレームで構成される。
【０１０２】
最小の割り込みタイミングはセクタ割り込みなので、セクタ毎にディジタルＰＬＬのゲインを変更することはできるが、ゲインを変更してエラーレートを見ようとした場合、1クラスタの時間がかかる。つまり、セクタ割り込みでゲイン変更→エラーレート集計とすると、最低で1クラスタ分の時間がかかることになる。
【０１０３】
一方、図１３に示した実施例によれば、ＳＡＭの集計タイミングは1フレームで約２回あり、ヒストグラムの集計タイミングも1フレームで約1回なのでセクタ割り込みでゲインを変更する場合の約1/(31*16*2)の時間でゲインの制御ができることになる。
【図面の簡単な説明】
【０１０４】
【図１】光磁気ディスク再生装置の概略構成図である。
【図２】伝送路復号部３の詳細な構成図である。
【図３】ディジタルＰＬＬとビタビ復号器のブロック図である。
【図４】RLL（1,7）とPR(1,2,1)の組み合わせに対応するトレリス線図である。
【図５】PR(1,2,1)ビタビ復号器の詳細な構成図である。
【図６】データ系列に応じた出力を説明するための図である。
【図７】ＳＡＭ計算部の構成図である。
【図８】ディジタルＰＬＬの詳細な構成図である。
【図９】ＬＰＦの構成図である。
【図１０】ゲイン制御の状態遷移図である。
【図１１】積分項のリミット処理方法を説明するための図である。
【図１２】ロックモード生成器の詳細な構成図である。
【図１３】ゲイン制御の他の状態遷移図である。
【図１４】ロックモード生成器の他の詳細な構成図である。
【図１５】ヒストグラムを示す図である。
【図１６】ループフィルタゲインKp_autoの設定値と実際の値を示す図である。
【図１７】ループフィルタゲインKi_autoの設定値と実際の値を示す図である。
【図１８】ＳＡＭイネーブル信号のタイミングチャートである。
【図１９】図１３の状態遷移を光磁気ディスク再生装置のディジタルＰＬＬが行ったときの効果を示す図である。
【図２０】割り込みタイミングとＳＡＭ観測タイミングを示すタイミングチャートである。
【図２１】従来の光磁気ディスク再生装置の要部のブロック図である。
【図２２】ループゲインを大きくした場合と、小さくした場合のキャプチャ又はロック状態を示す図である。
【符号の説明】
【０１０５】
１ 光磁気ディスク再生装置、２ 光磁気ディスク、３ 伝送路復号器、７ 増幅器、８ Ａ／Ｄ変換器、９ ゲインコントロール回路、１０ イコライザ、１１ ディジタルＰＬＬ、１２ ビタビ復号器、１７ 位相検出器、１８ 位相比較器、１９ ループフィルタ、２３ 電圧制御発振器、２４ 補間フィルタ、２９ ロックモード生成器
【技術分野】
【０００１】
本発明は、再生ＲＦ信号からクロックを抽出する位相同期ループ回路（Phase Locked Loop：ＰＬＬ）回路、位相同期ループ回路のループフィルタゲイン制御方法並びに再生回路に関する。
【背景技術】
【０００２】
従来から、光ディスクや光磁気ディスク等の記録媒体に記録させたディジタルデータを再生する光ディスク再生装置では、下記特許文献１に記載されているように、ＰＬＬにて再生信号からクロックを抽出することが行われている。
【０００３】
まず、光ディスク再生装置は、記録媒体からアナログ信号であるＲＦ信号を読み出した後、このＲＦ信号を所定のサンプリング周期でサンプリングしたディジタルデータ信号に変換している。ディジタル信号に変換された再生信号は、適切な振幅値に調整され、エッジの検出しやすい波形とされてから、ディジタルＰＬＬ部において、再生信号に同期したクロックが抽出される。このディジタルＰＬＬ部において抽出されたクロックは、再生信号の２値化処理に用いられる。
【０００４】
図２１は、光磁気ディスク再生装置６０の構成を示すブロック図である。記録媒体である光磁気ディスク６１から再生されたＲＦ再生信号（ａ）は、始めに増幅器６２で増幅され、ＲＦ増幅信号（ｂ）がＡ／Ｄ変換器６３に出力される。Ａ／Ｄ変換器６３は、ＲＦ増幅信号（ｂ）を所定のサンプリング周期でサンプリングし、ディジタルデータ信号（ｃ）をゲインコントロール回路６４に出力する。
【０００５】
ゲインコントロール回路６４は、ディジタルデータに変換された再生信号を、適切な振幅値に調整し、この振幅値（ｄ）をイコライザ６５に出力する。イコライザ６５は、上記振幅値（ｄ）の周波数を調整し、周波数調整信号（ｅ）をディジタルＰＬＬ６６に出力する。ゲインコントロール回路６４及びイコライザ６５によって、再生信号はエッジ検出のしやすい波形となる。
【０００６】
ディジタルＰＬＬ６６は、上記周波数調整信号（ｅ）である再生信号に同期した再生クロックを抽出する。この再生クロック信号は、ビタビ復号器６７及び同期検出器６８に供給される。また、ディジタルＰＬＬ６６により同期がとられた再生信号（ディジタル）（ｆ）もビタビ復号器６７に供給される。
【０００７】
ビタビ復号器６７は、上記同期がとられた再生信号（ｆ）を上記再生クロック信号を用いて“０”、“１”の２値化信号（ｇ）に変換する。この２値信号に変換された再生信号（ｇ）は、その後、同期検出ブロック６８に入力され、フレーム同期信号が生成され、２値化信号と共に（ｈ）後段の復調回路６９へ入力される。
【０００８】
復調回路６９は上記フレーム同期信号及び２値化信号（ｈ）を受け取り、復調処理を施した上で、復調信号（ｉ）をさらに後段の誤り訂正回路（Error Correction Circuit：ＥＣＣ）へと出力する。ＥＣＣは、復調信号（ｉ）にエラー訂正処理を施し、このエラー訂正処理信号を、情報源復号部に供給する。情報源復号部は、ディジタル信号をアナログ信号に変換してから増幅し、例えばスピーカなどに供給する。よって、オーディオ信号として再生される。
【０００９】
ディジタルＰＬＬ６６は、内部にループフィルタを有し、このループフィルタのフィルタ係数のゲインを制御することにより、周波数偏差に追従（あるいはキャプチャ）する構成である。従来、このループフィルタのゲインは、設計時あるいは製造時等の検討段階において、固定値であった。ディジタルＰＬＬのゲインはレジスタを設定することで、値を変えることができるので検討段階において、全ての設定値に対してエラーレート及びキャプチャレンジを測定し、一番良さそうな所を固定値として使用していた。この場合、一番よさそうなところ、と言うのはエラーレートとキャプチャレンジがそこそこのもの、ということになる。
【００１０】
図２２には、ループゲインを大きくした場合と、小さくした場合のキャプチャモード又はロックモードでのループフィルタの出力状態を示す。実線はループフィルタの積分項であり、破線はメディアの周波数偏差である。図２２の（Ａ）のようにフィルタゲインを大きくすると、メディアの周波数偏差の大きい変化に対して短時間で追従しロックをかけようとする。つまり、キャプチャレンジは広くなり、図２２の（Ｂ）に示すキャプチャモードでは短時間にキャプチャする。しかし、図２２の（Ｂ）のようにロックモードに入り、メディアの周波数偏差が静定しても、ゲインが大きいままなので、リンギングが発生し、エラーレートは悪くなる。また、図２２の（Ｃ）のようにゲインを小さくすると、周波数偏差の少ないうちは追従できているが、周波数の変動が大きくなり、図２２の（Ｄ）のキャプチャモードでも偏差が大になると追従できなくなる。つまり、キャプチャレンジは狭くなる。しかし、周波数偏差が静定したところでは、図２２の（Ｄ）のロックモードのように安定するので、エラーレートは悪化しない。
【００１１】
【特許文献１】特開２００１−６２８８号公報
【発明の開示】
【発明が解決しようとする課題】
【００１２】
ところで、ループフィルタのゲインに、上述したように固定値を使用するとなると、エラーレートとキャプチャレンジはトレードオフの関係になるため、どちらもベストなものということにはならない。また、全てのゲイン設定に対して検討をしなければならないため、検討時間もかかる。
【００１３】
本発明は、上記実情に鑑みなされたものであり、ディジタルＰＬＬのループフィルタゲインを自動制御することで、キャプチャ時間の短縮、エラーレートの改善を実現する位相同期ループ回路、位相同期ループ回路のループフィルタゲイン制御方法並びに再生装置の提供を目的とする。
【課題を解決するための手段】
【００１４】
本発明に係る位相同期ループ回路は、上記課題を解決するために、位相誤差検出手段が位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出し、シーケンスアンプリチュードマージン（ＳＡＭ）及びヒストグラムに基づいて制御したフィルタゲインを、位相誤差検出手段で検出された位相誤差に乗算して位相誤差の周波数変動に対して追従したフィルタ信号を出力し、電圧制御発振手段がループフィルタによって出力されたフィルタ信号に基づいて位相誤差調整電圧信号を生成し、補間手段が電圧制御発振手段によって生成された位相誤差調整電圧信号に基づいて再生ＲＦ信号の位相を補間する。
【００１５】
また、この位相同期ループ回路は、フィルタゲイン制御手段をさらに備え、再生ＲＦ信号入力と上記補間手段からの位相が補間されたＲＦ信号と上記ＳＡＭ及びヒストグラムに基づいて上記フィルタゲインを自動制御する。
【００１６】
本発明に係る位相同期ループ回路のループフィルタゲイン制御方法は、上記課題を解決するために、位相誤差検出工程が位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出し、ループフィルタ工程がシーケンスアンプリチュードマージン（ＳＡＭ）及びヒストグラムに基づいて制御したフィルタゲインを、位相誤差検出工程で検出された位相誤差に乗算し、位相誤差の周波数変動に対して追従したフィルタ信号を出力し、電圧制御発振工程がループフィルタ工程によって出力されたフィルタ信号に基づいて位相誤差調整電圧信号を生成し、補間工程が電圧制御発振工程によって生成された位相誤差調整電圧信号に基づいて再生ＲＦ信号の位相を補間する。
【００１７】
また、この位相同期ループ回路のループフィルタゲイン制御方法は、フィルタゲイン制御工程をさらに備え、再生ＲＦ信号入力と上記補間手段からの位相が補間されたＲＦ信号と上記ＳＡＭ及びヒストグラムに基づいて上記フィルタゲインを自動制御する。
【００１８】
本発明に係る再生装置は、上記課題を解決するために、記録媒体から読み出し手段により記録信号を読み出し、この読み出し信号から位相同期ループ回路を用いてクロックを抽出し、このクロックに基づいて読み出し信号から再生信号を出力する再生装置において、位相同期ループ回路は、位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出する位相誤差検出手段と、シーケンスアンプリチュードマージン（ＳＡＭ）及びヒストグラムに基づいて制御したフィルタゲインを、上記位相誤差検出手段で検出された位相誤差に乗算し、位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタとループフィルタによって出力されたフィルタ信号に基づいて位相誤差調整電圧信号を生成する電圧制御発振手段と、電圧制御発振手段によって生成された位相誤差調整電圧信号に基づいて上記再生ＲＦ信号の位相を補間する補間手段とを備える。
【発明の効果】
【００１９】
本発明によれば、位相同期ループ回路のループフィルタゲインを自動制御することで、キャプチャ時間の短縮、エラーレートの改善を実現できる。また、マイクロコンピュータ制御の負担軽減も実現できる。また、本発明によれば、省電力化を実現できる。
【発明を実施するための最良の形態】
【００２０】
以下、本発明を実施するための最良の形態について図面を参照しながら説明する。この実施の形態は、本発明の位相同期ループ回路（Phase Locked Loop：ＰＬＬ）回路を適用した光磁気ディスク再生装置である。もちろん、記録媒体は光磁気ディスクに限定されるものではなく、光ディスク、ハードディスクさらには半導体メモリなどでもよい。
【００２１】
図１は光磁気ディスク再生装置１の概略構成図である。図１に示すように、光磁気ディスク再生装置１は、光磁気ディスク２から図示しない光学ヘッドなどにより読み出した読み出し信号を伝送路復号し復調信号（ｉ）を出力する伝送路復号部（フロントエンドブロック）３と、伝送路復号部３からの復調信号（ｉ）にエラー訂正処理を施す誤り訂正回路（Error Correction Circuit：ＥＣＣ）４と、ＥＣＣ４のエラー訂正処理信号をアナログ信号に変換してから増幅し、例えば出力端子６からスピーカなどに供給する、情報源復号部５とを備えてなる。
【００２２】
伝送路復号部３は、光学ヘッドなどの読み出し部によって読み出した信号からディジタルＰＬＬにより再生クロック信号を抽出し、この再生クロック信号に基づいて２値化信号を復号し、復調処理を施してから復調信号（ｉ）を出力する。
【００２３】
図２は伝送路復号部３の詳細な構成図である。記録媒体である光磁気ディスク２から再生されたＲＦ再生信号（ａ）は、始めに増幅器７で増幅され、ＲＦ増幅信号（ｂ）がＡ／Ｄ変換器８に出力される。Ａ／Ｄ変換器８は、ＲＦ増幅信号（ｂ）を所定のサンプリング周期でサンプリングし、ディジタルデータ信号（ｃ）をゲインコントロール回路９に出力する。このＡ／Ｄ変換器８より以前がアナログ信号であり、以降がディジタル信号である。
【００２４】
ゲインコントロール回路９は、ディジタルデータに変換された再生信号を、適切な振幅値に調整し、この振幅値（ｄ）を等化器（イコライザ）１０に出力する。イコライザ１０は、上記振幅値（ｄ）の周波数を調整し、等化信号又は周波数調整信号（ｅ）をディジタルＰＬＬ１１に出力する。ゲインコントロール回路９及びイコライザ１０によって、再生信号はエッジ検出のしやすい波形となる。
【００２５】
ディジタルＰＬＬ１１は、上記周波数調整信号（ｅ）である再生信号に同期した再生クロックを抽出する。この再生クロック信号は、ビタビ復号器１２及び同期検出器１３に供給される。また、ディジタルＰＬＬ１１により同期がとられた再生信号（ディジタル）（ｆ）もビタビ復号器１２に供給される。
【００２６】
ビタビ復号器１２は、上記同期がとられた再生信号（ｆ）を上記再生クロック信号を用いて“０”、“１”の２値化信号（ｇ）に変換する。この２値化信号に変換された再生信号（ｇ）は、その後、同期検出ブロックに入力され、フレーム同期信号が生成され、２値化信号と共に（ｈ）後段の復調回路１４へ入力される。
【００２７】
復調回路１４は上記フレーム同期信号及び２値化信号（ｈ）を受け取り、復調処理を施した上で、復調信号（ｉ）を出力端子１５から図１のＥＣＣ４へと出力する。
【００２８】
図３は、ディジタルＰＬＬ１１とビタビ復号器１２の間の各種信号の流れを示している。ディジタルＰＬＬ１１からビタビ復号部１２へは、ディジタルＰＬＬ１１により同期がとられた再生信号である、同期後のＲＦ信号（ｆ）が供給される。また、ビタビ復号器１２からディジタルＰＬＬ１１へは、シーケンスアンプリチュードマージン（Sequenced Amplitude Margin：ＳＡＭ）値が供給される。このＳＡＭ値は、例えばヒストグラムと同様にエラーレートに相関した値である。
【００２９】
ＳＡＭ値は、ビタビ復号器１２において、正しいパス・メトリックとそれに最も近い他のパス・メトリックとの差であり、例えば、Tim PerKins and Zachary A.Keirn、"A Window-Margin-Like Procedure for Evaluating PRML Channel Performance"、IEEE Trans.Magn.Vol.31、No.2、pp1109-1114に報告されている。従来では、ＳＡＭは、ストレージオシロスコープなどを用いた評価システムで、一旦取り込んだデータをコンピュータで計算するといった手法で求められていた。本発明では、ＳＡＭの計算をビタビ復号器１２自体で略リアルタイムに行い、得られたＳＡＭ値に基づき、ディジタルＰＬＬ１１のループフィルタのゲインを自動的に制御する。
【００３０】
ＳＡＭは、ビタビ復号器１２が誤った２値化データ系列を出力してしまうまで許容されるノイズマージンである。実際には、再生信号処理過程において、完全に正しい２値化データ系列を小さい遅延時間で得ることは困難である。そのため、ビタビ復号器が最も確からしいと判断したデータ系列の確からしさの度合い（パスメトリックＭｒ）と、誤りと判断したデータ系列の確からしさの度合い（パスメトリックＭｗ）との差（Ｍｒ−Ｍｗ）を、ＳＡＭ値とすることが実用的である。通常、再生信号品質を評価したい状況では、ビタビ復号器が最も確からしいと判断したデータ系列の誤り率は小さいと考えられるので、このような方法で求めたＳＡＭ値と厳密な意味でのＳＡＭ値との差は小さい。
【００３１】
次に、ＳＡＭ値の計算の詳細について説明する。以下では、変調符号にRLL（1,7）符号（最小ラン制限＝１）、ビタビ復号器としてPR(1,2,1)ビタビ復号器を用いるものとして説明する。
【００３２】
図４は、RLL（1,7）とPR(1,2,1)の組み合わせに対応するトレリス線図を示す。図４では、時刻kから時刻k+1への状態遷移が表されている。状態Ｓ００、Ｓ０１、Ｓ１０及びＳ１１は現時点より過去２ビット分のデータの組み合わせで決まる状態である。値ａkは、２値データを表し、値ｙｋは、理想再生信号を表す。
【００３３】
図５は、図４のトレリス線図に応じた、PR(1,2,1)ビタビ復号器の詳細な構成図である。光磁気ディスク２などの記録媒体から再生ヘッドにより再生された再生信号が、ブランチメトリック計算回路１０５に供給される。ブランチメトリック計算回路１０５では、４種類の理想再生信号レベルに対する実際の再生信号のメトリックがチャネルビット毎に計算される。
【００３４】
実際のビタビ復号器では、メトリックとして、理想再生信号ｙkと実際の再生信号ｚkとの間のユークリッド距離×（−１）が採用されることが多い。すなわち、理想再生信号レベルｙに対するブランチメトリックＢＭ（ｙ）としては、
ＢＭ（ｙ）＝−（ｙ−ｚk）2 ・・・（１）
を計算すればよい。
【００３５】
一方、パスメトリックメモリ１３０は、後述する方法で選択されたトレリス上のパス、すなわち、データ系列のパターンに対応するブランチメトリックの累積値が記憶される。パスメトリックメモリ１３０では、パスが最終的に辿り着く状態の種類に対応して、４つの値が記憶される。図５では、パスメトリックメモリ１３０内の領域ＰＭＭ（１１）、ＰＭＭ(１０)、ＰＭＭ(０１)およびＰＭＭ(００)に、対応する４つの値がそれぞれ記憶されるように示されている。すなわち、状態Ｓ１１の値が領域ＰＭＭ（１１）に記憶される。同様に、状態Ｓ１０の値が領域ＰＭＭ（１０）に記憶され、状態Ｓ０１の値が領域ＰＭＭ（０１）に記憶され、状態Ｓ００の値が領域ＰＭＭ（００）に記憶される。
【００３６】
なお、以下では、領域ＰＭＭ（１１）、ＰＭＭ（１０）、ＰＭＭ（０１）およびＰＭＭ（００）に記憶された値そのものを、それぞれＰＭＭ（１１）、ＰＭＭ（１０）、ＰＭＭ（０１）およびＰＭＭ（００）と称する。
【００３７】
時刻ｋからｋ＋１に移るときは、以下の式（２）〜（５）に従って、パスメトリックメモリ１３０の各領域ＰＭＭ（１１）、ＰＭＭ（１０）、ＰＭＭ（０１）およびＰＭＭ（００）に記憶された値が更新される。なお、式（２）〜（５）では、時刻ｋにおいて、最終的に状態Ｓ００に辿り着くパスに対応するパスメトリックを、ＰＭ（００）kのように表記する。
【００３８】
ＰＭＭ（００）k+1＝ｍａｘ｛ＰＭＭ（００）k＋ＢＭ（−２），ＰＭ（１０）k＋ＢＭ（−１）｝ ・・・（２）
ＰＭＭ（０１）k+1＝ＰＭＭ（００）k＋ＢＭ（−１） ・・・（３）
ＰＭＭ（１０）k+1＝ＰＭＭ（１１）k＋ＢＭ（＋１） ・・・（４）
ＰＭＭ（１１）k+1＝ｍａｘ｛ＰＭＭ（０１）k＋ＢＭ（＋１），ＰＭ（１１）k＋ＢＭ（＋２）｝ ・・・（５）
なお、式（２）および（５）において、ｍａｘ｛Ｘ，Ｙ｝は、ＸとＹとを比較し、値が大きい方が選択されることを示す。
【００３９】
図５の構成では、加算器１１０Ａ〜１１０Ｃおよび１２０Ａ〜１２０Ｃ、比較器１１２および１２２、ならびに、選択器１１３および１２３により、ブランチメトリック計算回路１０５で求められたブランチメトリックＢＭ（＋２）、ＢＭ（＋１）、ＢＭ（−１）およびＢＭ（−２）と、パスメトリックメモリ１３０の各領域に記憶された値ＰＭＭ（１１）、ＰＭＭ（１０）、ＰＭＭ（０１）およびＰＭＭ（００）とを用いて上述の式（２）〜（５）の演算が行われ、パスメトリックメモリ１３０の記憶内容が更新される。
【００４０】
例えば、式（５）は、選択器１１３は、加算器１１０Ａおよび１１０Ｂの出力が比較器１１２で比較され、その比較結果に基づき加算器１１０Ａおよび１１０Ｂの出力が選択器１１３で選択されることで求められる。式（２）も同様にして、加算器１２０Ａおよび１２０Ｂの出力を比較器１２２で比較し、比較結果に基づき加算器１２０Ａおよび１２０Ｂの出力を選択器１２３で選択することで求められる。
【００４１】
ＰＭＭ（００）およびＰＭＭ（１１）が更新される際に、それぞれ２つの候補値のうち、パスメトリックが大きくなる方が比較器１１２および１２２で選択される。この選択が繰り返されることにより、４つの状態それぞれに達するいずれのパスも、ある程度の時間を遡ったところでは、同じパスが共有されることになる。この共有された部分は、ビタビ復号器１００によって最も確からしいと推定されたパスである。比較器１１２および１２２による選択結果に基づき、残されたパスがパスメモリ１４０に記憶され、そのパスに対応した２値化データがパスメモリ１４０から出力される。
【００４２】
なお、上述した式（２）〜（５）に従ってパスメトリックメモリ１３０の記憶内容を更新し続けると、パスメトリックの値は、全体的に増加していく傾向を示す。このため、パスメトリックメモリ１３０のオーバーフローを防止するための仕組みが必要とされる。この仕組みに関して、幾つかの方法が提案されているが、この発明の本質的な部分とは直接関係しないので、ここでの説明を省略する。
【００４３】
図５において、加算器１１０Ａおよび１１０Ｂの出力は、上述したように比較器１１２に供給されると共に、差分器１１１に供給される。差分器１１１では、加算器１１０Ａおよび１１０Ｂの出力の差分、すなわち、比較器１１２で比較される値の差分が求められる。差分器１１１で求められた差分値は、パスメトリック差（１１）として出力される。同様にして、加算器１２０Ａおよび１２０Ｂの出力は、比較器１２２に供給されると共に差分器１２１に供給され、加算器１２０Ａおよび１２０Ｂの出力の差分、すなわち、比較器１２２で比較される値の差分がパスメトリック差（００）として出力される。これら、パスメトリック差（１１）および（００）は、ＳＡＭの計算のために用いられる。
【００４４】
ＳＡＭ計算部の具体的な構成に先立って、先ず、ＳＡＭ計算のアルゴリズムについて説明する。ここでいうＳＡＭとは、上述したように、ビタビ復号器が最も確からしいと判断したデータ系列のパスメトリックと、誤りだと判断したデータ系列のパスメトリックの差である。ビタビ復号器が出力したデータ系列２ビットが０→０であった場合、対応するトレリス上の状態は、状態Ｓ００→Ｓ００、或いは状態Ｓ１０→Ｓ００のように遷移している筈である。例えば状態Ｓ００を通過するパスが選択された場合には、それが状態Ｓ００から遷移したのか、状態Ｓ１０から遷移したのかが判断されたことを意味する。このとき、その根拠とされたパスメトリックの差は、パスメトリック差（００）である。同様に、データ系列２ビットが１→１であった場合、パス選択の根拠とされるパスメトリックの差は、パスメトリック差（１１）である。
【００４５】
一方、例えばデータ系列２ビットが０→１であった場合は、状態が状態Ｓ００→Ｓ０１に遷移したことに対応しており、状態Ｓ０１を通過するパスは、選択の余地無く状態Ｓ００→Ｓ０１→Ｓ１１である。同様に、データ系列２ビットが１→０であった場合は、パスは選択の余地無く状態Ｓ１１→Ｓ１０→Ｓ００を通過している。以上をまとめると、ＳＡＭ値としては、データ系列に応じて図６に示されるように出力すればよい。
【００４６】
図７は、ＳＡＭ計算部７７の一例の構成を示す。ビタビ復号器から出力されたパスメトリック差（１１）およびパスメトリック差（００）が、シフトレジスタ２１０および２１１を介して選択回路２１２の２つの選択入力端にそれぞれ入力される。シフトレジスタ２１０および２１１は、パスメトリック差（００）および（１１）が計算されるタイミングと、２値化データが出力されるタイミングとの差を補償するためのものである。
【００４７】
また、ビタビ復号器のパスメモリ１４０から出力された２値化データは、Ｄ−フリップフロップ回路２１３によって１クロック遅延された値と共に選択回路２１２に入力される。選択回路２１２では、上述した図６に従い、２値化データで示されるデータ系列に基づきパラメトリック差（１１）および（００）が選択されＳＡＭ値として出力されると共に、ＳＡＭ値の有効／無効を示すＳＡＭ有効信号が出力される。ＳＡＭ有効信号は、例えばＳＡＭ値が有効のときに”Ｈ（ハイレベル）”状態とされ、ＳＡＭ値が無効のときに”Ｌ（ローレベル）”状態とされる信号である。
【００４８】
次に、図２及び図３におけるディジタルＰＬＬ１１の詳細な構成を図８に示す。ディジタルＰＬＬ１１は、イコライザ１０から入力端子１６を介して供給された周波数調整再生信号（又は同期がとれていない再生ＲＦ信号ともいう）（ｅ）から位相を検出する位相検出器１７と、この位相検出器１７により検出された周波数調整再生信号（ｅ）の位相と後述する電圧制御発振器（Voltage Control Oscillator ：ＶＣＯ）２３からの位相誤差調整電圧信号の位相を比較する位相比較器１８と、この位相比較器１８により検出された位相誤差に対して上記ＳＡＭ値により自動的に制御されるフィルタゲインKp、Kiを乗算するループフィルタであるＬＰＦ１９と、ＬＰＦ１９のフィルタ出力とＶＣＯ２３の帰還出力を加算する加算器２２と、加算出力から位相誤差調整電圧信号を生成するＶＣＯ２３と、このＶＣＯ２３の位相誤差調整電圧信号に基づいてイコライザ１０からの周波数調整再生信号（ｅ）を補間して同期がとれた再生信号（ｆ）を出力する補間フィルタ２４とを備えてなる。
【００４９】
ここで、位相比較器１８は、位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出する位相誤差検出手段の具体例である。また、ＬＰＦ１９は、エラーレートに相関する値に基づいて制御したフィルタゲインを、位相誤差検出手段で検出された位相誤差に乗算し、位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタエラーレートに相関する値に基づいて制御したフィルタゲインを、位相誤差検出手段で検出された位相誤差に乗算し、位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタの具体例である。また、ＶＣＯ２３は、ループフィルタによって出力されたフィルタ信号に基づいて位相誤差調整電圧信号を生成する電圧制御発振手段の具体例である。また、補間フィルタ２４は、電圧制御発振手段によって生成された位相誤差調整電圧信号に基づいて再生ＲＦ信号の位相を補間する補間手段の具体例である。
【００５０】
また、ディジタルＰＬＬ１１は、イコライザ１０からの周波数調整再生信号（ｅ）とビタビ復号器１２からのＳＡＭ値と上記補間フィルタ２４からのフィルタ出力である同期がとれた再生信号（ｆ）とが入力されて上記ループフィルタ１９の自動調整ゲインKp_auto及びKi_autoを出力するロックモード生成（lockmode_gen）器２９と、このロックモード生成器２９からの自動調整ゲインKp_autoと及びKi_autoと、図示しないマイクロコンピュータから固定値として設定することができる固定調整ゲインKp_man及びKi_manとをセレクトするセレクタ（auto_man_sel_blk）３３とを備える。
【００５１】
ロックモード生成器２９は、上記自動調整ゲインKp_auto及びKi_autoのほかに、ロックモードの状態を表すロックモードニュー（lockmode_new）とＳＡＭの状態を表す有効信号ＳＡＭイネーブル（sam_en）及びリセット信号ＳＡＭリセット（sam_reset）も生成する。このロックモード生成器２９は、再生ＲＦ信号入力と補間手段からの位相が補間されたＲＦ信号とエラーレートに相関する値に基づいてフィルタゲインを自動制御するフィルタゲイン制御手段の具体例である。
【００５２】
また、セレクタ３３は、マイクロコンピュータからのセレクタ信号（itrdp＿mode＿sel）により制御される。
【００５３】
図９はループフィルタＬＰＦ１９の構成図である。入力された位相誤差信号は１次ゲインKpが乗算される乗算器４０及び２次ゲインが乗算される乗算器４１に供給される。１次ゲイン乗算器４０の乗算出力は、加算器４２に供給される。２次ゲイン乗算器４１の乗算出力は加算器４４に供給される。この加算器４４には、後述の遅延器４５からの遅延出力がフィードバックされる。加算器４４の加算出力は遅延器４５により所定時間だけ遅延されたのち、加算器４４に供給される。加算器４４は、１次ゲイン乗算器４０の乗算出力に遅延器４５からの遅延出力を加算し、出力端子４３からフィルタ出力として導出する。
【００５４】
次に図３、図８及び図９を用いてディジタルＰＬＬ１１に非同期ＲＦ信号（周波数調整信号（ｅ））が供給された後、ビタビ復号器１２からビタビ復号後のＲＦ信号（ｇ）が出力されるまでの概略動作について説明する。
【００５５】
イコライザ１０からの非同期ＲＦ信号（周波数調整信号（ｅ））は、入力端子１６を介してディジタルＰＬＬ内部の位相検出器１７及び補間フィルタ２４に供給される。位相検出器１７は、非同期ＲＦ信号（周波数調整信号（ｅ））から位相を検出し、検出した位相を位相比較器１８に供給する。位相比較器１８には、ＶＣＯ２３からの位相誤差調整電圧信号も供給されており、これらの位相誤差を検出する。検出された位相誤差は、ループフィルタＬＰＦ１９に供給される。
【００５６】
ループフィルタＬＰＦ１９は、入力された位相誤差信号に係数入力端子２０を介して図９に示す乗算器４０からの１次ゲインKpを乗算し、また係数入力端子２１を介して乗算器４１からの２次ゲインKiを乗算する。ここで、乗算される１次ゲインKp及び２次ゲインKiは、上記セレクタ３３により選択された自動調整ゲインKp_auto及びKi_autoまたは係数入力端子３４及び３５から供給された固定ゲインKp_man及びKi_manである。２次ゲインKiが乗算された乗算器４１の乗算出力は加算器４４に供給される。この加算器４４には、遅延器４５からの遅延出力がフィードバックされる。加算機４４の加算出力は遅延器４５により所定時間だけ遅延されたのち、加算器４２に供給される。加算器４２は、１次ゲイン乗算器４０の乗算出力に遅延器４５からの遅延出力を加算し、フィルタ出力として出力端子４３から図８の加算器２２に供給する。
【００５７】
図８の加算器２２は、ＬＰＦ１９のフィルタ出力とＶＣＯ２３の帰還出力を加算した加算出力をＶＣＯ２３に供給する。ＶＣＯ２３は、上記加算出力から位相誤差調整電圧信号を生成し、位相比較器１８、加算器２２及び補間フィルタ２４に供給する。
【００５８】
補間フィルタ２４は、ＶＣＯ２３の位相誤差調整電圧信号に基づいてイコライザ１０からの周波数調整再生信号（ｅ）を補間し、同期がとれた再生信号（ｆ）を出力端子２５から導出する。この同期がとれた再生信号（ｆ）とイコライザ１０からの周波数調整再生信号（ｅ）とビタビ復号器１２からのＳＡＭ値は、入力端子２７、２６及び２８からロックモード生成器２９に供給される。
【００５９】
ロックモード生成器２９は、後述する図１０に示した状態遷移により自動的にゲイン制御を行い、上記ループフィルタ１９の自動調整ゲインKp_auto及びKi_autoを出力する。また、ロックモード生成器２９は、上述したように、上記自動調整ゲインKp_auto及びKi_autoのほかに、ロックモードの状態を表すロックモードニュー（lockmode_new）とＳＡＭの状態を表す有効信号ＳＡＭイネーブル（sam_en）及びリセット信号ＳＡＭリセット（sam_reset）も生成し、出力端子３０、３１及び３２から出力する。このロックモード生成器２９によるゲイン制御処理については後述する。
【００６０】
セレクタ３３は、ロックモード生成器２９からの自動調整ゲインKp_autoと及びKi_autoと、図示しないマイクロコンピュータから固定値として設定することができる固定調整ゲインKp_man及びKi_manとを、入力端子３６を介してマイクロコンピュータから供給されるセレクタ信号（itrdp＿mode＿sel）に基づいてセレクトする。
【００６１】
セレクタ３３により選択された自動調整又は固定のゲインは、ループフィルタＬＰＦ１９の１次ゲイン乗算器４０及び２次ゲイン乗算器４１に出力端子３７及び３８、入力端子２０及び２１を介して供給される。なお、このセレクタ３３は、ゲインを検討するときに必要とされる。つまり、固定のゲインは、検討用として使われるものであり、ディジタルＰＬＬが動作中は自動調整ゲインが用いられる。
【００６２】
以上の動作により、ディジタルＰＬＬ１１は同期がとられたＲＦ信号（ｆ）をビタビ復号器１２に出力する。
【００６３】
次に、図１０を参照してディジタルＰＬＬ１１内にて実行されるフィルタゲイン自動制御アルゴリズムについて説明する。このフィルタゲイン自動制御アルゴリズムは、詳細にはロックモード生成（lockmode_gen）器２９にて実行される。このフィルタゲイン自動制御には、入力ＲＦ信号（イコライザにより周波数調整されたＲＦ信号（（ｅ））、ビタビ復号器１２からのＳＡＭ値、同期後ＲＦ信号（ｆ）が必要となる。
【００６４】
まず、入力波形（agrf）がない場合は待機（IDLE）モードで待機している。入力波形（agrf）があると、キャプチャ（Capture）モードに遷移し、フィルタゲインを大きくする。また、Captureモードは図１１（ａ）に示すように、周波数偏差があるスレッショルドを超えた時に、ループフィルタ１９の積分項のレジスタをリセットする。これは、ＲＦ信号の品質が悪いことを早くチェックし、その品質が悪い時には積分項をリセットし再キャプチャを早くかけるためである。この状態で、ビタビ復号器１２から供給されるＳＡＭの値を観測し、一定の落ち着いた値になったらロック（Lock）モードに遷移し、フィルタゲインを低くする。また、ロック（Lock）モードでは図１１（ｂ）に示すように、積分項のレジスタをリミットをかけて反転しないようにしている。これは、ロックLockの状態を維持するためである。
【００６５】
ロックモードに遷移したら、ＳＡＭ値の計算期間を長くするなどして計算しつづける。ＳＡＭ値が所定の値より悪くなる（ＮＧ）とロックが外れたとみなしロックモードからキャプチャモードに遷移し、フィルタゲインを高くする。ＳＡＭが一定の落ち着いた値になれば、そこからまたロックLockモードに遷移することになる。入力ＲＦ信号がなくなった場合は、キャプチャCaptureモードでもロックLockモーででも待機IDLEモードに遷移する。
【００６６】
つまり、フィルタゲイン制御手段の具体例である、ロックモード生成（lockmode_gen）器２９は、待機モードから入力波形の有無を検出し、入力波形が有ると、キャプチャモードに遷移し、フィルタゲインを大きくしながら、上記エラーレートと相関する値を判定し、その値が一定の値になったらロックモードに遷移して上記フィルタゲインを小さくする。また、ロックモード生成器２９は、上記ロックモードにて上記フィルタゲインを小さくしたのち、上記エラーレートと相関する値が上記一定の値でなくなったら、上記キャプチャモードに遷移し、フィルタゲインを大きくする。また、ロックモード生成器２９は、上記キャプチャモード及び上記ロックモードにて入力波形が無くなると上記待機モードに遷移する。また、ロックモード生成器２９は、上記キャプチャモードにて上記位相誤差の周波数偏差が所定の閾値を超えたときには、上記ループフィルタのフィルタ出力をリセットする。また、上記ロックモードにて上記ループフィルタのフィルタ出力にリミッタをかけて反転しないようにしている。
【００６７】
このようにして、ディジタルＰＬＬ１１は、自動的にループフィルタのゲイン制御を行うことができる。このため、光磁気ディスク再生装置１は、ディジタルＰＬＬ１１のループフィルタゲインを自動制御することで、キャプチャ時間の短縮、エラーレートの改善を実現できる。また、マイクロコンピュータ制御の負担軽減も実現できる。
【００６８】
図１２には、図１０のゲイン制御を行うためのロックモード生成回路２９内のゲイン自動制御回路２９ａのブロック図を示す。ゲイン自動制御回路２９ａは、ビタビ復号器１２から入力端子４６を介して供給されるＳＡＭ値、イコライザ１０から入力端子４９を介して供給される非同期ＲＦ信号（ｅ）、ディジタルＰＬＬ１１から入力端子４８を介して供給される同期後ＲＦ信号（ｆ）を入力とし、出力端子５５から現在の状態を表すロックモード状態信号lockmode_new及び出力端子５６及び５７からフィルタゲイン値Kp_auto及びKi_autoを出力する。
【００６９】
このため、ゲイン自動制御回路２９ａは、ＳＡＭ値を判定するＳＡＭ判定回路４７と、非同期ＲＦ信号（ｅ）の入力をチェックするＲＦ入力信号チェック回路５０と、上記各回路４７及び５０からの出力信号（状態遷移に必要な信号）から現在の状態（State）を決定するステート生成回路５３と、ステート生成回路５３で決定されたステートからループフィルタゲイン値を決定するフィルタゲインセレクタ回路５４とを備えてなる。なお、ＳＡＭ判定回路４７にlockmode_newが入力されているのは、sam_resetとsam_enを生成するためである。
【００７０】
次に、このゲイン自動制御回路２９ａの概略動作を説明する。ＳＡＭ判定回路４７は、ビタビ復号器１２からのＳＡＭ値を観測し、一定の落ち着いた値になったか否かを判定する。ＳＡＭ値が一定の落ち着いた値になったら、ＳＡＭ値のＯＫ又はＮＧ状態信号sam_okngをステート生成回路５３に供給する。このＳＡＭ判定回路４７には、ステート生成回路５３が生成したロックモード状態信号lockmode_newが入力されている。これは、状態信号sam_resetとsam_enを生成するためである。これら状態信号sam_resetとsam_enは、ＳＡＭ値の計算の開始をビタビ復号器１２に指示したり、計算の停止を指示するために用いられる。
【００７１】
ＲＦ入力信号チェック回路５０は、イコライザ１０からの非同期ＲＦ信号（ｅ）の入力をチェックし、入力がなくなるとno_rfをステート生成回路５３に供給する。
【００７２】
ステート生成回路５３は、ＳＡＭ判定回路４７からのsam_okng、同期後のＲＦ信号（ｆ）、ＲＦ入力信号チェック回路からのno_rfを基に、現在の状態を示すロックモード状態信号lockmode_newを生成してフィルタゲインセレクタ回路５４等に出力する。
【００７３】
フィルタゲインセレクタ回路５４は、ロックモード状態信号lockmode_newに応じて、ループフィルタゲインKp_auto及びKi_autoを設定して出力する。
【００７４】
また、ディジタルＰＬＬ１１は、以下に説明するようにして、自動的にループフィルタ１９のゲイン制御を行ってもよい。このゲイン制御は、図１３に示すような状態遷移により行われる。
【００７５】
ディジタルＰＬＬ１１の構成は、上述の図８を参照に説明することができる。すなわち、ディジタルＰＬＬ１１は、イコライザ１０から入力端子１６を介して供給された周波数調整再生信号（又は同期がとれていない再生ＲＦ信号ともいう）（ｅ）から位相を検出する位相検出器１７と、この位相検出器１７により検出された周波数調整再生信号（ｅ）の位相と電圧制御発振器（Voltage Control Oscillator ：ＶＣＯ）２３からの位相誤差調整電圧信号の位相を比較する位相比較器１８と、この位相比較器１８により検出された位相誤差に対して上記ＳＡＭ値及びヒストグラムにより自動的に制御されるフィルタゲインKp、Kiを乗算するループフィルタであるＬＰＦ１９と、ＬＰＦ１９のフィルタ出力とＶＣＯ２３の帰還出力を加算する加算器２２と、加算出力から位相誤差調整電圧信号を生成するＶＣＯ２３と、このＶＣＯ２３の位相誤差調整電圧信号に基づいてイコライザ１０からの周波数調整再生信号（ｅ）を補間して同期がとれた再生信号（ｆ）を出力する補間フィルタ２４とを備えてなる。
【００７６】
ここで、位相比較器１８は、位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出する位相誤差検出手段の具体例である。また、ＬＰＦ１９は、ＳＡＭ値及びヒストグラムに基づいて制御したフィルタゲインを、位相誤差検出手段で検出された位相誤差に乗算し、位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタエラーレートに相関する値に基づいて制御したフィルタゲインを、位相誤差検出手段で検出された位相誤差に乗算し、位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタの具体例である。また、ＶＣＯ２３は、ループフィルタによって出力されたフィルタ信号に基づいて位相誤差調整電圧信号を生成する電圧制御発振手段の具体例である。また、補間フィルタ２４は、電圧制御発振手段によって生成された位相誤差調整電圧信号に基づいて再生ＲＦ信号の位相を補間する補間手段の具体例である。
【００７７】
また、ディジタルＰＬＬ１１は、イコライザ１０からの周波数調整再生信号（ｅ）とビタビ復号器１２からのＳＡＭ値と上記補間フィルタ２４からのフィルタ出力である同期がとれた再生信号（ｆ）とが入力されて上記ループフィルタ１９の自動調整ゲインKp_auto及びKi_autoを出力するロックモード生成（lockmode_gen）器２９と、このロックモード生成器２９からの自動調整ゲインKp_autoと及びKi_autoと、図示しないマイクロコンピュータから固定値として設定することができる固定調整ゲインKp_man及びKi_manとをセレクトするセレクタ（auto_man_sel_blk）３３とを備える。
【００７８】
ロックモード生成器２９は、上記自動調整ゲインKp_auto及びKi_autoのほかに、ロックモードの状態を表すロックモードニュー（lockmode_new）とＳＡＭの状態を表す有効信号ＳＡＭイネーブル（sam_en）及びリセット信号ＳＡＭリセット（sam_reset）も生成する。このロックモード生成器２９は、再生ＲＦ信号入力と補間手段からの位相が補間されたＲＦ信号とＳＡＭ値及びヒストグラムに基づいてフィルタゲインを自動制御するフィルタゲイン制御手段の具体例である。
【００７９】
また、セレクタ３３は、マイクロコンピュータからのセレクタ信号（itrdp＿mode＿sel）により制御される。また、ループフィルタ１９の構成は図９に示したのと同様である。
【００８０】
この場合のゲイン自動制御には、上述したように、入力ＲＦ信号（ｅ）、ビタビ復号器１２からのＳＡＭ値、同期後ＲＦ信号（ｆ）のヒストグラム集計が必要となる。図１３のように、入力ＲＦ信号がない場合はIDLEモードで待機している。
【００８１】
入力波形があると、Captureモードに遷移しフィルタゲインを高くする。また、Captureモードはあるスレッショルドを超えた時に、ループフィルタ１９の積分項のレジスタをリセットする（図１１（ａ））。これは、上述したとおりＲＦ信号の品質が悪い時に積分項をリセットし再キャプチャを早くかけるためである。
【００８２】
この状態で、ＳＡＭの値を観測し一定の落ち着いた値になったらLockモードに遷移し、フィルタゲイン１９を低くする。Lockモードでは積分項のレジスタをリミットをかけて反転しないようにしている（図１１（ｂ））。これは、Lockの状態を維持するためである。
【００８３】
ロック（Lcok）モードに遷移したら、ＳＡＭ値を計算させているクロックを止める。これは、クロック発生に用いられる電力の省電力化を図るためである。光磁気ディスク再生装置１がポータブルタイプであり、バッテリからの電力を用いているときには、省電力化により、バッテリー駆動時間を延ばすことができる。そして、同期後ＲＦ信号（ｆ）のヒストグラムを集計する。Lockしている同期後ＲＦ波形は３値に分かれるため、ある区間集計してヒストグラムの状態を観測する。このヒストグラムの集計については後述する。もし、ヒストグラムが３値に分かれていなかったら、Lockが外れたとみなしLockモードからCaptureモードに遷移し、フィルタゲインを高くし、ＳＡＭを計算させるクロックを動かし再びＳＡＭの観測を始める。
【００８４】
ＳＡＭが一定の落ち着いた値になれば、そこからまたLockモードに遷移することになる。入力ＲＦ信号がなくなった場合は、CaptureモードでもLockモーででもIDLEモードに遷移する。
【００８５】
つまり、フィルタゲイン制御手段の具体例である、ロックモード生成（lockmode_gen）器２９は、待機モードから入力波形の有無を検出し、入力波形が有ると、キャプチャモードに遷移し、フィルタゲインを大きくしながら、上記ＳＡＭ値を判定し、その値が一定の値になったらロックモードに遷移して上記フィルタゲインを小さくし、かつ上記ＳＡＭ算出用のクロックを停止させ、ＳＡＭに代わりヒストグラムを集計する。また、ロックモード生成器２９は、上記ロックモードにて上記フィルタゲインを小さくしたのち、上記ＳＡＭに代えて集計しているヒストグラムが３値に分かれなくなったら、上記キャプチャモードに遷移し、フィルタゲインを大きくする。また、ロックモード生成器２９は、上記キャプチャモード及び上記ロックモードにて入力波形が無くなると上記待機モードに遷移する。また、ロックモード生成器２９は、上記キャプチャモードにて上記位相誤差の周波数偏差が所定の閾値を超えたときには、上記ループフィルタのフィルタ出力をリセットする。また、上記ロックモードにて上記ループフィルタのフィルタ出力にリミッタをかけて反転しないようにしている。
【００８６】
図１４には、図１３のゲイン制御を行うためのロックモード生成回路内のゲイン自動制御回路２９ｂのブロック図を示す。ゲイン自動制御回路２９ｂは、ビタビ復号器１２からのＳＡＭ値、イコライザ１０からの非同期ＲＦ信号（ｅ）、ディジタルＰＬＬ１１からの同期後ＲＦ信号（ｆ）を入力とし、現在の状態を表すロックモード状態信号lockmode_new及びフィルタゲイン値を出力する。
【００８７】
このため、ゲイン自動制御回路２９ｂは、ＳＡＭ値を判定するＳＡＭ判定回路４７と、同期後ＲＦ信号（ｆ）のヒストグラムを集計するヒストグラム集計回路５８と、非同期ＲＦ信号（ｅ）の入力をチェックするＲＦ入力信号チェック回路５０と、上記各回路４７、５８及び５０からの出力信号（状態遷移に必要な信号）から現在の状態（State）を決定するステート生成回路５９と、ステート生成回路５９で決定されたステートからループフィルタゲイン値を決定するフィルタゲインセレクタ回路５４とを備えてなる。なお、ＳＡＭ判定回路４７にlockmode_newが入力されているのは、sam_resetとsam_enを生成するためである。
【００８８】
次に、このゲイン自動制御回路２９ｂの概略動作を説明する。ＳＡＭ判定回路４７は、ディジタルＰＬＬ１１からのＳＡＭ値を観測し、一定の落ち着いた値になったか否かを判定する。ＳＡＭ値が一定の落ち着いた値になったら、ＳＡＭ値のＯＫ又はＮＧ状態信号sam_okngをステート生成回路５９に供給する。このＳＡＭ判定回路４７には、ステート生成回路５９が生成したロックモード状態信号lockmode_newが入力されている。これは、状態信号sam_resetとsam_enを生成するためである。これら状態信号sam_resetとsam_enは、ＳＡＭ値が安定したらＳＡＭの計算をやめ、ＳＡＭ値用のクロック生成をとめて省電力化を図るために用いる信号であり、ＳＡＭ値を計算するビタビ復号器１２に供給される。詳細については後述する。
【００８９】
ヒストグラム集計回路５８は、ディジタルＰＬＬ１１からの同期後のＲＦ信号（ｆ）からヒストグラムを集計する。このストグラム集計について以下に説明する。同期後ＲＦ信号（ｆ）は、今回PR(1,-1)及びPR4を用いているため3値に分かれる。その特性を利用して同期後ＲＦ信号の振幅に対するヒストグラムを集計し、その分布を見てロックがかかっているかどうかを判定する。
【００９０】
図１５に実際に測定した(シミュレーションにて)ヒストグラムの図を示す。ヒストグラムの波形が異なるのは、ディジタルＰＬＬLの前段のイコライザの係数を変えて、ＲＦ信号の品質を変えているためである。入力のＲＦ信号は同じものを用いている。図１５（ａ）は、きれいに３値（−１，０，１）に分かれている。これはＰＬＬがロックしている状態である。図１５（ｂ）は波形がつぶれている。これはＰＬＬがロックしていない状態である。ヒストグラム集計回路５８は、この３値の分かれ具合を判定して、ロック、アンロックの判定をしている。そして、ヒストグラム状態信号hist_okngをステート生成回路５９に出力している。
【００９１】
ＲＦ入力信号チェック回路５０は、イコライザ１０からの非同期ＲＦ信号（ｅ）の入力をチェックし、入力がなくなるとno_rfをステート生成回路５９に供給する。
【００９２】
ステート生成回路５９は、ＳＡＭ判定回路４７からのsam_okng、ヒストグラム集計回路５８からのhist_okng、ＲＦ入力信号チェック回路５０からのno_rfを基に、現在の状態を示すロックモード状態信号lockmode_newを生成してフィルタゲインセレクタ回路５４等に出力する。
【００９３】
フィルタゲインセレクタ回路５４は、ロックモード状態信号lockmode_newに応じて、ループフィルタゲインKp_auto及びKi_autoを設定して出力する。図１６には、ループフィルタゲインKp_autoの設定値と実際の値を示す。また、図１７には、ループフィルタゲインKi_autoの設定値と実際の値を示す。
【００９４】
ループフィルタゲインKp_autoの場合、位相誤差phserrは−１２８＜＝phserr＜１２８である。Kp_autoの比例項lpfp_outは−６４＜＝lpfp_out＜６４である。Kp＝１のとき、１／３２＝−３０ｄBである。Kp＝２のときには−２４ｄBとなる。以下、Kp＝３で−２０．４ｄB、Kp＝４で−１８ｄB、Kp＝５で−１４．４ｄB、Kp＝６で−１２ｄB、Kp＝７で−８．４ｄBとなる。
【００９５】
ループフィルタゲインKi_autoの場合、位相誤差phserrは−１２８＜＝phserr＜１２８である。Ki_autoの比例項lpfp_outは−１６＜＝lpfp_out＜１６である。Ki＝１のとき、１／４０９６＝−７２ｄBである。Ki＝２のときには−６６ｄBとなる。以下、Ki＝３で−６２．４ｄB、Ki＝４で−６０ｄB、Ki＝５で−５６．４ｄB、Ki＝６で−５２ｄB、Ki＝７で−５０．４ｄBとなる。
【００９６】
次に、ＳＡＭクロックをゲートクロック（gated clock）とすることによる省電力化の原理を説明する。図１８はＳＡＭの状態を表す信号であるＳＡＭクロックイネーブルsam_enのタイミングチャートを示す。図１３において、待機IDLEモードから入力波形が有り、キャプチャCaptureモードに状態が遷移した後の動作である。先ず、ロックLockモードへの遷移条件であるＳＡＭ値を観測するためにＳＡＭクロックイネーブルsam_enをHighにして、ビタビ復号器１２にてＳＡＭクロックを動かす。ＳＡＭクロックを動かすとビタビ復号器１２ではＳＡＭの計算が始まり、一定区間集計してrfev_loadがHighになるタイミングでＳＡＭの計算結果を出力する。その値が一定範囲内になりLockモードに遷移した時、ＳＡＭクロックイネーブルsam_enをLowにしてビタビ復号器１２のＳＡＭクロックを止める。
【００９７】
LockモードではディジタルＰＬＬ１１のロックモード生成回路２９がヒストグラム集計を行っているが、ヒストグラムの更新周期とＳＡＭの更新周期は図１８に示すように非同期である。そのため、LockモードからCaptureモードに遷移したとき再びsam_enをHighにしてＳＡＭクロックを動かし始めるタイミングで、ＳＡＭ値のリセットを行う。これは前回のＳＡＭ値がレジスタに残ったままになっているので、レジスタのリセットが必要となるためである。
【００９８】
リセット後、再びＳＡＭの計算をビタビ復号器１２が始めその値が一定範囲内になったときLockモードに遷移し、sam_enをLowとする。
【００９９】
以上に説明した、光磁気ディスク再生装置１が、図１３の状態遷移を行った場合には、図１９に示すような効果が得られる。図１９の（Ａ）はディジタルＰＬＬのループゲインをオートゲインとした場合の、キャプチャモード又はロックモードでのループフィルタの出力状態を示す。実線はループフィルタの積分項であり、破線はメディアの周波数偏差である。ループフィルタゲインを自動調整することで、図１９の（Ｂ）のキャプチャモード時には、ゲインを高くし、キャプチャレンジの拡大及びキャプチャにかかる時間の縮小をはかり、一旦キャプチャして、図１９の（Ｂ）のロックモードに入ったら、ゲインを低くしエラーレートの悪化を防ぐことを実現した。なお、フィルタゲインの自動制御はセレクト信号でon/offが切り替えられるようになっており、フィルタゲインはマイコンからの固定値も設定できる仕組みとなっている。
【０１００】
なお、図２０には、本実施の形態と比較するために、割り込みを用いてループフィルタのゲインを制御するときのタイミングチャートを示す。ファームウェアによる割り込み処理により、ループフィルタゲインを制御することも考えられる。そこで、それを比較例とし、本実施の形態との違いを説明する。
【０１０１】
例えば、１データ単位(ＥＣＣデータ単位)をクラスタと呼び、1クラスタは16セクタで構成されるものとする。また、１セクタは３１フレームで構成される。
【０１０２】
最小の割り込みタイミングはセクタ割り込みなので、セクタ毎にディジタルＰＬＬのゲインを変更することはできるが、ゲインを変更してエラーレートを見ようとした場合、1クラスタの時間がかかる。つまり、セクタ割り込みでゲイン変更→エラーレート集計とすると、最低で1クラスタ分の時間がかかることになる。
【０１０３】
一方、図１３に示した実施例によれば、ＳＡＭの集計タイミングは1フレームで約２回あり、ヒストグラムの集計タイミングも1フレームで約1回なのでセクタ割り込みでゲインを変更する場合の約1/(31*16*2)の時間でゲインの制御ができることになる。
【図面の簡単な説明】
【０１０４】
【図１】光磁気ディスク再生装置の概略構成図である。
【図２】伝送路復号部３の詳細な構成図である。
【図３】ディジタルＰＬＬとビタビ復号器のブロック図である。
【図４】RLL（1,7）とPR(1,2,1)の組み合わせに対応するトレリス線図である。
【図５】PR(1,2,1)ビタビ復号器の詳細な構成図である。
【図６】データ系列に応じた出力を説明するための図である。
【図７】ＳＡＭ計算部の構成図である。
【図８】ディジタルＰＬＬの詳細な構成図である。
【図９】ＬＰＦの構成図である。
【図１０】ゲイン制御の状態遷移図である。
【図１１】積分項のリミット処理方法を説明するための図である。
【図１２】ロックモード生成器の詳細な構成図である。
【図１３】ゲイン制御の他の状態遷移図である。
【図１４】ロックモード生成器の他の詳細な構成図である。
【図１５】ヒストグラムを示す図である。
【図１６】ループフィルタゲインKp_autoの設定値と実際の値を示す図である。
【図１７】ループフィルタゲインKi_autoの設定値と実際の値を示す図である。
【図１８】ＳＡＭイネーブル信号のタイミングチャートである。
【図１９】図１３の状態遷移を光磁気ディスク再生装置のディジタルＰＬＬが行ったときの効果を示す図である。
【図２０】割り込みタイミングとＳＡＭ観測タイミングを示すタイミングチャートである。
【図２１】従来の光磁気ディスク再生装置の要部のブロック図である。
【図２２】ループゲインを大きくした場合と、小さくした場合のキャプチャ又はロック状態を示す図である。
【符号の説明】
【０１０５】
１ 光磁気ディスク再生装置、２ 光磁気ディスク、３ 伝送路復号器、７ 増幅器、８ Ａ／Ｄ変換器、９ ゲインコントロール回路、１０ イコライザ、１１ ディジタルＰＬＬ、１２ ビタビ復号器、１７ 位相検出器、１８ 位相比較器、１９ ループフィルタ、２３ 電圧制御発振器、２４ 補間フィルタ、２９ ロックモード生成器
【特許請求の範囲】
【請求項１】
位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出する位相誤差検出手段と、
シーケンスアンプリチュードマージン（ＳＡＭ）及びヒストグラムに基づいて制御したフィルタゲインを、上記位相誤差検出手段で検出された位相誤差に乗算し、上記位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタと、
上記ループフィルタによって出力されたフィルタ信号に基づいて上記位相誤差調整電圧信号を生成する電圧制御発振手段と、
上記電圧制御発振手段によって生成された上記位相誤差調整電圧信号に基づいて上記再生ＲＦ信号の位相を補間する補間手段と
を備えることを特徴とする位相同期ループ回路。
【請求項２】
上記再生ＲＦ信号入力と上記補間手段からの位相が補間されたＲＦ信号と上記ＳＡＭ及びヒストグラムに基づいて上記フィルタゲインを自動制御するフィルタゲイン制御手段をさらに備えることを特徴とする請求項１記載の位相同期ループ回路。
【請求項３】
上記フィルタゲイン制御手段は、待機モードから入力波形の有無を検出し、入力波形が有ると、キャプチャモードに遷移し、フィルタゲインを大きくしながら、上記ＳＡＭを判定し、その値が一定の値になったらロックモードに遷移して上記フィルタゲインを小さくし、かつ上記ＳＡＭ算出用のクロックを停止させ、ＳＡＭに代わりヒストグラムを集計することを特徴とする請求項２記載の位相同期ループ回路。
【請求項４】
上記フィルタゲイン制御手段は、上記ロックモードにて上記フィルタゲインを小さくしたのち、上記ＳＡＭに代えて集計しているヒストグラムが３値に分かれなくなったら、上記キャプチャモードに遷移し、フィルタゲインを大きくすることを特徴とする請求項３記載の位相同期ループ回路。
【請求項５】
上記フィルタゲイン制御手段は、上記キャプチャモード及び上記ロックモードにて入力波形が無くなると上記待機モードに遷移することを特徴とする請求項４記載の位相同期ループ回路。
【請求項６】
上記フィルタゲイン制御手段は、上記キャプチャモードにて上記位相誤差の周波数偏差が所定の閾値を超えたときには、上記ループフィルタのフィルタ出力をリセットすることを特徴とする請求項３記載の位相同期ループ回路。
【請求項７】
上記フィルタゲイン制御手段は、上記ロックモードにて上記ループフィルタのフィルタ出力にリミッタをかけて反転しないようにしていることを特徴とする請求項３記載の位相同期ループ回路。
【請求項８】
再生ＲＦ信号からクロックを抽出する位相同期ループ回路のループフィルタゲインを制御するループフィルタゲイン制御方法において、
位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出する位相誤差検出工程と、
シーケンスアンプリチュードマージン（ＳＡＭ）及びヒストグラムに基づいて制御したフィルタゲインを、上記位相誤差検出工程で検出された位相誤差に乗算し、上記位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタ工程と、
上記ループフィルタ工程によって出力されたフィルタ信号に基づいて上記位相誤差調整電圧信号を生成する電圧制御発振工程と、
上記電圧制御発振工程によって生成された上記位相誤差調整電圧信号に基づいて上記再生ＲＦ信号の位相を補間する補間工程と
を備えることを特徴とする位相同期ループ回路のループフィルタゲイン制御方法。
【請求項９】
上記再生ＲＦ信号入力と上記補間工程からの位相が補間されたＲＦ信号と上記ＳＡＭ及びヒストグラムに基づいて上記フィルタゲインを自動制御するフィルタゲイン制御工程をさらに備えることを特徴とする請求項８記載の位相同期ループ回路のループフィルタゲイン制御方法。
【請求項１０】
記録媒体から読み出し手段により記録信号を読み出し、この読み出し信号から位相同期ループ回路を用いてクロックを抽出し、このクロックに基づいて読み出し信号から再生信号を出力する再生装置において、
上記位相同期ループ回路は、
位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出する位相誤差検出手段と、
シーケンスアンプリチュードマージン（ＳＡＭ）及びヒストグラムに基づいて制御したフィルタゲインを、上記位相誤差検出手段で検出された位相誤差に乗算し、上記位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタと
上記ループフィルタによって出力されたフィルタ信号に基づいて上記位相誤差調整電圧信号を生成する電圧制御発振手段と、
上記電圧制御発振手段によって生成された上記位相誤差調整電圧信号に基づいて上記再生ＲＦ信号の位相を補間する補間手段と
を備えることを特徴とする再生装置。
【請求項１】
位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出する位相誤差検出手段と、
シーケンスアンプリチュードマージン（ＳＡＭ）及びヒストグラムに基づいて制御したフィルタゲインを、上記位相誤差検出手段で検出された位相誤差に乗算し、上記位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタと、
上記ループフィルタによって出力されたフィルタ信号に基づいて上記位相誤差調整電圧信号を生成する電圧制御発振手段と、
上記電圧制御発振手段によって生成された上記位相誤差調整電圧信号に基づいて上記再生ＲＦ信号の位相を補間する補間手段と
を備えることを特徴とする位相同期ループ回路。
【請求項２】
上記再生ＲＦ信号入力と上記補間手段からの位相が補間されたＲＦ信号と上記ＳＡＭ及びヒストグラムに基づいて上記フィルタゲインを自動制御するフィルタゲイン制御手段をさらに備えることを特徴とする請求項１記載の位相同期ループ回路。
【請求項３】
上記フィルタゲイン制御手段は、待機モードから入力波形の有無を検出し、入力波形が有ると、キャプチャモードに遷移し、フィルタゲインを大きくしながら、上記ＳＡＭを判定し、その値が一定の値になったらロックモードに遷移して上記フィルタゲインを小さくし、かつ上記ＳＡＭ算出用のクロックを停止させ、ＳＡＭに代わりヒストグラムを集計することを特徴とする請求項２記載の位相同期ループ回路。
【請求項４】
上記フィルタゲイン制御手段は、上記ロックモードにて上記フィルタゲインを小さくしたのち、上記ＳＡＭに代えて集計しているヒストグラムが３値に分かれなくなったら、上記キャプチャモードに遷移し、フィルタゲインを大きくすることを特徴とする請求項３記載の位相同期ループ回路。
【請求項５】
上記フィルタゲイン制御手段は、上記キャプチャモード及び上記ロックモードにて入力波形が無くなると上記待機モードに遷移することを特徴とする請求項４記載の位相同期ループ回路。
【請求項６】
上記フィルタゲイン制御手段は、上記キャプチャモードにて上記位相誤差の周波数偏差が所定の閾値を超えたときには、上記ループフィルタのフィルタ出力をリセットすることを特徴とする請求項３記載の位相同期ループ回路。
【請求項７】
上記フィルタゲイン制御手段は、上記ロックモードにて上記ループフィルタのフィルタ出力にリミッタをかけて反転しないようにしていることを特徴とする請求項３記載の位相同期ループ回路。
【請求項８】
再生ＲＦ信号からクロックを抽出する位相同期ループ回路のループフィルタゲインを制御するループフィルタゲイン制御方法において、
位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出する位相誤差検出工程と、
シーケンスアンプリチュードマージン（ＳＡＭ）及びヒストグラムに基づいて制御したフィルタゲインを、上記位相誤差検出工程で検出された位相誤差に乗算し、上記位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタ工程と、
上記ループフィルタ工程によって出力されたフィルタ信号に基づいて上記位相誤差調整電圧信号を生成する電圧制御発振工程と、
上記電圧制御発振工程によって生成された上記位相誤差調整電圧信号に基づいて上記再生ＲＦ信号の位相を補間する補間工程と
を備えることを特徴とする位相同期ループ回路のループフィルタゲイン制御方法。
【請求項９】
上記再生ＲＦ信号入力と上記補間工程からの位相が補間されたＲＦ信号と上記ＳＡＭ及びヒストグラムに基づいて上記フィルタゲインを自動制御するフィルタゲイン制御工程をさらに備えることを特徴とする請求項８記載の位相同期ループ回路のループフィルタゲイン制御方法。
【請求項１０】
記録媒体から読み出し手段により記録信号を読み出し、この読み出し信号から位相同期ループ回路を用いてクロックを抽出し、このクロックに基づいて読み出し信号から再生信号を出力する再生装置において、
上記位相同期ループ回路は、
位相誤差調整電圧信号と再生ＲＦ信号の位相誤差を検出する位相誤差検出手段と、
シーケンスアンプリチュードマージン（ＳＡＭ）及びヒストグラムに基づいて制御したフィルタゲインを、上記位相誤差検出手段で検出された位相誤差に乗算し、上記位相誤差の周波数変動に対して追従したフィルタ信号を出力するループフィルタと
上記ループフィルタによって出力されたフィルタ信号に基づいて上記位相誤差調整電圧信号を生成する電圧制御発振手段と、
上記電圧制御発振手段によって生成された上記位相誤差調整電圧信号に基づいて上記再生ＲＦ信号の位相を補間する補間手段と
を備えることを特徴とする再生装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【公開番号】特開２００７−８０４６９（Ｐ２００７−８０４６９Ａ）
【公開日】平成１９年３月２９日（２００７．３．２９）
【国際特許分類】
【出願番号】特願２００５−２７０９１２（Ｐ２００５−２７０９１２）
【出願日】平成１７年９月１６日（２００５．９．１６）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成１９年３月２９日（２００７．３．２９）
【国際特許分類】
【出願日】平成１７年９月１６日（２００５．９．１６）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]