半導体素子のパターン形成方法
【課題】露光装備の最大解像度より微細なパターンを形成すること。
【解決手段】半導体基板上に第１のエッチングマスクパターンを形成する段階と、上記第１のエッチングマスクパターンに対応する段差を維持し得る厚さで第１のエッチングマスクを含む上記半導体基板上に補助膜を形成する段階と、上記第１のエッチングマスクパターンの側壁に形成された上記補助膜の間の空間に第２のエッチングマスクパターンを形成する段階と、上記第１のエッチングマスクパターン上に形成された上記補助膜を除去して両端の下部が互いに連結されて上記両端が上部に突出した第１の補助膜パターンを形成する段階と、上記第１のエッチングマスクパターン及び上記第２のエッチングマスクパターンを除去する段階及び上記第１の補助膜パターンの上記両端が隔離されるように上記両端間をエッチングして第２の補助膜パターンを形成する段階を含む。
【解決手段】半導体基板上に第１のエッチングマスクパターンを形成する段階と、上記第１のエッチングマスクパターンに対応する段差を維持し得る厚さで第１のエッチングマスクを含む上記半導体基板上に補助膜を形成する段階と、上記第１のエッチングマスクパターンの側壁に形成された上記補助膜の間の空間に第２のエッチングマスクパターンを形成する段階と、上記第１のエッチングマスクパターン上に形成された上記補助膜を除去して両端の下部が互いに連結されて上記両端が上部に突出した第１の補助膜パターンを形成する段階と、上記第１のエッチングマスクパターン及び上記第２のエッチングマスクパターンを除去する段階及び上記第１の補助膜パターンの上記両端が隔離されるように上記両端間をエッチングして第２の補助膜パターンを形成する段階を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子のパターン形成方法に関するものであり、特にパターン密度が異なる両領域にパターンを同時に形成する半導体素子のパターン形成方法に関するものである。
【背景技術】
【０００２】
半導体基板にはゲートや素子分離膜のような多数の要素が形成され、このようなゲートを電気的に連結させるために金属配線が形成される。金属配線と半導体基板の接合領域（例えば、トランジスタのソースまたはドレイン）は、コンタクトプラグにより電気的に連結される。
【０００３】
このようなゲートや金属配線などは、大部分パターン形成工程を通じて形成される。即ち、半導体基板上にパターニングを形成しようとするエッチング対象膜、例えば、ゲート積層膜や導電膜または絶縁膜を形成し、エッチング対象膜上にエッチングマスクパターンを形成した後、エッチングマスクパターンを用いたエッチング工程でエッチング対象膜をパターニングする。このようなパターン形成工程を通じて微細パターンを形成することは、超小型及び高性能の半導体素子を形成するのに必ず必要な工程であり、非常に重要である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、パターン形成工程時に用いられる装備の限界により形成し得るパターンの大きさは限定されており、このような装備の限界を克服するのに多くの困難がある。また、同時に形成されるパターンでもパターンが形成される密度と形成位置によりエッチング対象膜をパターニングするためのフォトレジストパターンに高さの差が発生することがある。このような高さの差は、フォトレジストパターン上に形成される膜の上部面に段差を形成するため、後続するパターン形成工程で露光を散乱させる等、不均一なパターンを形成することがある。
【０００５】
本発明は、パターンが形成される位置に関係なくフォトレジストパターンの高さを同一に形成し、パターンの密度や形成位置に関係なくパターンを欠陥なく形成することができる。また、露光装備の最大解像度で形成された第１のエッチングマスクパターン間に下部が互いに連結された両端が上部に突出した補助膜パターン及び第２のエッチングマスクパターンを形成し、第１及び第２のエッチングマスクパターンを除去した後、補助膜パターンの両端間をエッチングしてパターンを形成することにより、露光装備の最大解像度より微細なパターンを形成することができる。
【課題を解決するための手段】
【０００６】
本発明の第１の側面による半導体素子のパターン形成方法は、半導体基板上に第１のエッチングマスクパターンを形成する段階と、前記第１のエッチングマスクパターンに対応する段差を維持し得る厚さで第１のエッチングマスクを含む前記半導体基板上に補助膜を形成する段階と、前記第１のエッチングマスクパターンの側壁に形成された前記補助膜の間の空間に第２のエッチングマスクパターンを形成する段階と、前記第１のエッチングマスクパターン上に形成された前記補助膜を除去して両端の下部が互いに連結され、前記両端が上部に突出した第１の補助膜パターンを形成する段階と、前記第１のエッチングマスクパターン及び前記第２のエッチングマスクパターンを除去する段階及び前記第１の補助膜パターンの前記両端が隔離されるように前記両端間をエッチングして第２の補助膜パターンを形成する段階を含むことを特徴とする。
【０００７】
前記第１のエッチングマスクパターンを形成する段階は、前記半導体基板上にハードマスク膜を形成する段階と、前記ハードマスク膜上に反射防止膜を形成する段階と、前記反射防止膜上にフォトレジストパターンを形成する段階及び前記フォトレジストパターンを用いたエッチング工程で前記反射防止膜をエッチングし、反射防止膜パターン及び前記フォトレジストパターンを含む前記第１のエッチングマスクパターンを形成する段階を含むことができる。
【０００８】
前記ハードマスク膜は、それぞれ透明な第１のハードマスク膜及び第２のハードマスク膜の積層膜で形成することができる。前記第１のハードマスク膜は、SOC（Spin On Carbon）膜またはアモルファスカーボン膜で形成することができる。前記第２のハードマスク膜は、Si含有BARC（Bottom Anti-Reflection Coating）膜またはSiON膜で形成することができる。前記補助膜は、酸化膜で形成することができる。前記酸化膜は、２０℃〜１５０℃の温度で形成することができる。前記第２のエッチングマスクパターンを形成する段階は、前記補助膜の上部に第３のハードマスク膜を形成する段階及び前記補助膜が露出されるまで前記第３のハードマスク膜をエッチングして前記第１のエッチングマスクパターン側壁に形成された前記補助膜の間の空間に前記第３のハードマスク膜を残留させて第２のエッチングマスクパターンを形成する段階を含むことができる。前記第３のハードマスク膜は、反射防止膜で形成することができる。前記第２の補助膜パターンのピッチは、前記第１のエッチングマスクパターンのピッチの半分で形成できる。
【０００９】
本発明の第１の側面による半導体素子のパターン形成方法は、第１の領域と前記第１の領域に形成されるパターンより広いパターンが形成される第２の領域を含む半導体基板上にエッチング対象膜を形成する段階と、前記第２の領域上に第１のエッチングマスク膜を形成し、前記第１の領域上に前記第１のエッチングマスク膜で第１のエッチングマスクパターンを形成する段階と、前記第１のエッチングマスクパターンに対応する段差を維持し得る厚さで前記半導体基板上に補助膜を形成する段階と、前記第１の領域で前記第１のエッチングマスクパターンの側壁に形成された前記補助膜の間の空間に形成された第１のパターンと、前記第２の領域で前記補助膜上に形成された第２のパターンを含む第２のエッチングマスクパターンを形成する段階と、前記第１のエッチングマスクパターン上に形成された前記補助膜を除去する段階と、前記第２の領域の前記第１のエッチングマスク膜をパターニングしながら前記第１及び第２のエッチングマスクパターンが除去されるようにエッチング工程を行う段階及び前記第１の領域に残留する前記補助膜の中央部を除去して前記補助膜の両端部を隔離させる段階を含むことを特徴とする。
【００１０】
前記第１のエッチングマスクパターンを形成する段階は、前記半導体基板上にハードマスク膜を形成する段階と、前記ハードマスク膜上に反射防止膜を形成する段階と、前記第２の領域上にフォトレジスト膜を形成し、前記第１の領域上に前記フォトレジスト膜により第１のフォトレジストパターンを形成する段階及び前記第１のフォトレジストパターンを用いたエッチング工程で前記第１の領域の前記反射防止膜をエッチングし、反射防止膜パターン及び前記第１のフォトレジストパターンを含む前記第１のエッチングマスクパターンを形成する段階を含むことができる。
【００１１】
前記ハードマスク膜は、それぞれ透明な第１のハードマスク膜及び第２のハードマスク膜で形成することができる。前記第１のハードマスク膜は、SOC（Spin On Carbon）膜またはアモルファスカーボン膜で形成することができる。前記第２のハードマスク膜は、Si含有BARC（Bottom Anti-Reflection Coating）膜またはSiON膜で形成することができる。前記補助膜は、酸化膜で形成することができる。前記酸化膜は、２０℃〜１５０℃の温度で形成することができる。前記第２のエッチングマスクパターンを形成する段階は、前記補助膜の上部に第３のハードマスク膜を形成する段階と、前記第２の領域の前記第３のハードマスク膜上に第２のフォトレジストパターンを形成する段階及び前記第２のフォトレジストパターンを用いたエッチング工程で前記補助膜が露出されるまで前記第３のハードマスク膜をエッチングし、前記第１の領域に前記第１のパターンを形成して前記第２の領域に前記第２のパターンを形成する段階を含むことができる。前記第３のハードマスク膜は、前記反射防止膜で形成することができる。前記隔離された補助膜の両端部のピッチは、前記第１のエッチングマスクパターンのピッチの半分で形成できる。
【発明の効果】
【００１２】
本発明によれば、パターンが形成される位置に関係なくフォトレジストパターンの高さを同一に形成し、パターンを欠陥なく形成することができる。また、本発明によれば、露光装備の最大解像度より微細なパターンを形成することができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付した図面を参照し、本発明の望ましい実施例を説明する。
【００１４】
しかし、本発明は、以下に説明する実施例により限定されるものではなく、互いに異なる多様な形態で具現されることができ、本発明の範囲が次に詳述する実施例により限定されるものではない。また、本発明の技術分野の通常の専門家であれば、本発明の技術思想の範囲内で多様な実施例が可能であることを理解することができるものである。単に本実施例は、本発明の開示が完全であるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明の範囲は、本願の特許請求の範囲により理解されなければならない。また、任意の膜が他の膜または半導体基板「上」に形成されると記載された場合、前記任意の膜は、前記他の膜または前記半導体基板に直接接して形成されることもでき、その間に第３の膜が介在して形成されることもできる。また、図面に示された各層の厚さや大きさは、説明の便宜及び明確性のために誇張されることができる。
【００１５】
図１〜図４は、本発明の半導体素子のパターン形成方法を説明するために示した素子の断面図である。
【００１６】
図１（ａ）に示すように、所定のパターンが形成される第１の領域Ａ及び第１の領域より広いピッチを有するパターンが形成される第２の領域Ｂを含むエッチング対象膜１０４が半導体基板１０２上に形成される。第１の領域Ａはフラッシュメモリ素子でセル領域であってもよく、第２の領域Ｂはフラッシュメモリ素子で周辺回路領域であってもよい。また、エッチング対象膜１０４を絶縁層として形成し、エッチング対象膜１０４に所定のパターンを形成した後、パターンを導電物質でギャップフィル（gap Fill）することにより、半導体基板１０２に形成されたゲートや接合領域またはコンタクトプラグと連結される金属配線を形成することができる。
【００１７】
エッチング対象膜１０４上には、エッチング対象膜１０４をパターニングするためのハードマスク膜を形成する。ハードマスク膜は、透明な性質を有する二つ以上の積層膜、例えば、第１のハードマスク膜１０６及び第２のハードマスク膜１０８を含んで形成することができる。第１のハードマスク膜１０６は、SOC（Spin On Carbon）膜またはアモルファスカーボン（amorphous carbon）膜で形成することができる。第２のハードマスク膜１０８は、シリコン（Si）を含有するBARC（Bottom Anti-Reflection Coating）膜またはSiON膜で形成することができる。
【００１８】
第２のハードマスク膜１０８上には反射防止膜１１０を形成する。反射防止膜１１０は、後続する露光工程で乱反射により不均一なパターンが形成される問題を予防するためである。
【００１９】
次いで、反射防止膜１１０上にフォトレジスト膜１１２を形成した後、露光及び現像工程を通じて第１の領域Ａに第１のフォトレジストパターン１１２ａを形成する。第１のフォトレジストパターン１１２ａのピッチ（pitch）ｄは、エッチング対象膜１０４に形成しようとする目標パターンのピッチの２倍で形成することができる。このために、第１の領域Ａに形成される第１のフォトレジストパターン１１２ａのピッチｄは、第１の領域Ａに形成される第１のフォトレジストパターン１１２ａの幅ｃの３倍で形成することが望ましい。
【００２０】
一方、第２の領域Ｂに形成されたフォトレジスト膜１１２により、後続する工程で第１のフォトレジストパターン１１２ａの上部に形成される第１のエッチングマスク膜の表面は、第１の領域Ａと第２の領域Ｂで段差が発生することなく平坦に形成できる。
【００２１】
図１（ｂ）に示すように、第１のフォトレジストパターン１１２ａをエッチングマスクとして反射防止膜１１０をパターニングする。これにより、第１の領域Ａには第１のフォトレジストパターン１１２ａ及び反射防止膜パターン１１０ａを含む第１のエッチングマスクパターン１１４が形成される。
【００２２】
そして、第１の領域Ａに形成された第１のエッチングマスクパターン１１４の側壁及び上部と第２の領域Ｂに形成されたフォトレジスト膜１１２上に補助膜１１６を形成する。補助膜１１６は、第１のエッチングマスクパターン１１４で形成された段差を維持し得る厚さで形成することが望ましい。具体的には、補助膜１１６の厚さｅは、第１のエッチングマスクパターン１１４の幅ｃと同一に形成することが望ましい。また、第１のエッチングマスクパターン１１４間に形成された補助膜１１６間の距離ｆは、補助膜１１６の厚さｅと同一に形成することが望ましい。
【００２３】
しかし、このようなこと実施例はパターンの幅とパターン間の距離が同一であり、第１の領域Ａに形成された第１のエッチングマスクパターン１１４に比べて半分のピッチを有する目標パターンを形成するためである。これにより、本発明は、第１の領域Ａに形成された第１のエッチングマスクパターン１１４に比べて小さいピッチのパターンを形成するための任意の工程に適用できるのは当然であり、この時、第１のエッチングマスクパターン１１４の幅ｃ、第１のエッチングマスクパターン１１４のピッチｄ、補助膜１１６の厚さｅ及び補助膜１１６間の距離ｆは、任意に形成することができることは当然である。
【００２４】
一方、補助膜１１６は、低温で形成される絶縁膜、例えば、酸化膜で形成することにより第１のフォトレジストパターン１１２ａが損傷するのを防止することができる。この時、酸化膜は、常温、例えば、２０℃〜１５０℃の温度で形成することが望ましい。
【００２５】
図２（ａ）に示すように、補助膜１１６上に第３のハードマスク膜１１８を形成する。望ましくは、第３のハードマスク膜１１８は、後続する露光工程で乱反射により不均一なパターンが形成されるのを防止する役割をし、後続するエッチング工程が容易であるように反射防止膜１１０と同一の物質で形成することが望ましい。
【００２６】
この時、前述した工程で第２の領域Ｂにもフォトレジスト膜１１２が形成されるため、第３のハードマスク膜１１８の上部面が平坦に形成されることができる。即ち、本発明の一実施例とは異なり、第２の領域Ｂにもフォトレジスト膜１１２が形成されなければ、第１のエッチングマスクパターン１１４により第１の領域Ａの表面と第２の領域Ｂ表面は、大きい段差が形成される。これにより、第３のハードマスク膜１１８を上部表面に形成すれば、第２の領域Ｂより第１の領域Ａに厚さが高く形成され、第１の領域Ａと第２の領域Ｂ間の第３のハードマスク膜１１８の上部には傾斜面が形成される。このような傾斜面は、後続する工程で第１の領域Ａと第２の領域Ｂに到達する露光を歪曲させるノッチング（notching）現象が発生し、不均一なパターンを形成することがある。
【００２７】
次いで、第３のハードマスク膜１１８の第２の領域Ｂ上にエッチング対象膜１０４の第２の領域Ｂに形成しようとする目標パターンを形成するための第２のフォトレジストパターン１２０を形成する。第２のフォトレジストパターン１２０は、エッチング対象膜１０４の第２の領域Ｂに形成しようとする目標パターンと対応して形成することができる。
【００２８】
図２（ｂ）に示すように、第２のフォトレジストパターン１２０をエッチングマスクとするエッチング工程で補助膜１１６が露出されるまで第３のハードマスク膜１１８をエッチングしてパターニングする。このようなエッチング工程は、第３のハードマスク膜１１８に比べて補助膜１１６がエッチングされる量が少ない条件で行うことが望ましい。これにより、第１の領域Ａには第１のエッチングマスクパターン１１４間に形成された補助膜１１６間に反射防止膜パターンである第２のエッチングマスクパターン１１８ａが形成される。また、第２の領域Ｂには、第２のフォトレジストパターン１２０に沿って第３のハードマスク膜パターン１１８ｂが形成される。
【００２９】
図３（ａ）に示すように、第１のエッチングマスクパターン１１４及びフォトレジスト膜１１２が露出されるまで補助膜１１６をエッチングする。これにより、第１の領域Ａの補助膜１１６は、下部が互いに連結された両端が上部に突出した第１の補助膜パターン１１６ａが形成される。また、第２の領域Ｂには第２のフォトレジストパターン１２０に沿って補助膜パターン１１６ｂが形成される。
【００３０】
図３（ｂ）に示すように、通常のフォトレジストに対するエッチング工程を行い、第１の領域Ａの第１のフォトレジストパターン１１２ａ及び第２の領域Ｂの第２のフォトレジストパターン１２０を除去し、第２の領域Ｂのフォトレジスト膜１１２をパターニングして第３のフォトレジストパターン１１２ｂを形成する。そして、通常の反射防止膜に対するエッチング工程を行って第１の領域Ａの反射防止膜パターン１１０ａ及び第２のエッチングマスクパターン１１８ａを除去し、第２の領域Ｂで露出された反射防止膜１１０をパターニングして反射防止膜パターン１１０ｂを形成する。
【００３１】
そして、第２の領域Ｂの第１のエッチングマスク膜をパターニングしながら第１及び第２のエッチングマスクパターン１１４、１１８ａが除去されるようにエッチング工程を行い、第１の領域Ａに残留する補助膜１１６の中央部を除去して補助膜１１６の両端部を隔離させる。これにより、第１の領域Ａの第２のハードマスク膜１０８上には第１の補助膜パターン１１６ａが露出され、第２の領域Ｂの第２のハードマスク膜１０８上には補助膜パターン１１６ｂ、第３のフォトレジストパターン１１２ｂ及び反射防止膜パターン１１０ｂが形成される。
【００３２】
図４（ａ）に示すように、第１の補助膜パターン１１６ａに対して異方性エッチング工程を行う。これにより、第２の領域Ｂの補助膜パターン１１６ｂは除去され、第１の領域Ａの第１の補助膜パターン１１６ａは両端間がエッチングされ、第２の補助膜パターン１１６ｃが形成される。この時、形成される第２の補助膜パターン１１６ｃのピッチｇは、前述した工程で第１のフォトレジストパターン１１２ａのピッチｄの半分で形成することができる。これにより、パターンを形成する装備が有する解像力より２倍で微細な目標パターンを形成することが可能である。この時、露出される第２のハードマスク膜１０８の一部が共にパターニングされ、第２のハードマスクパターン１０８ａが形成される。
【００３３】
図４（ｂ）に示すように、第１の領域Ａの第２の補助膜パターン１１６ｃをエッチングマスクとするエッチング工程で第１の領域Ａの第２のハードマスクパターン１０８ａをパターニングする。これにより、第１のハードマスク膜１０６上には第２の領域Ｂより第１の領域Ａにピッチがさらに小さい第３のハードマスクパターン１０８ｂが形成される。次いで、第３のハードマスクパターン１０８ｂを用いたエッチング工程で第１のハードマスク膜１０６をエッチングして第１のハードマスクパターン１０６ａを形成する。この過程において第２の補助膜パターン１１６ｃ、第１のフォトレジストパターン１１２ａ及び反射防止膜パターン１１０ｂが除去される。一方、前述した工程中、図２（ｂ）に該当する第３のハードマスク膜パターン１１８ｂを形成する工程から第１のハードマスクパターン１０６ａを形成する本工程は、イン−サイチュ（in-situ）で行うことができる。
【００３４】
図４（ｃ）に示すように、第２のハードマスクパターン１０８ｂ及び第１のハードマスクパターン１０６ａを用いたエッチング工程でエッチング対象膜１０４をエッチングしてトレンチ（trench）を形成する。そして、トレンチを含むエッチング対象膜１０４上に導電物質、例えば、タングステンまたは銅を形成してトレンチを導電物質でギャップフィルする。その後、エッチング対象膜１０４上に形成された導電物質に対して化学機械研磨（Chemical Mechanical Polishing； CMP）方法のような平坦化工程を実施してエッチング対象膜１０４に金属配線１２２を形成する。この時、第２のハードマスクパターン１０８ｂ及び第１のハードマスクパターン１０６ａが除去される。このような金属配線１２２は、半導体基板１０２に形成されたゲートや接合領域またはコンタクトプラグと連結されることができる。
【図面の簡単な説明】
【００３５】
【図１】半導体素子のパターン形成方法を説明するために示した素子の断面図。
【図２】半導体素子のパターン形成方法を説明するために示した素子の断面図。
【図３】半導体素子のパターン形成方法を説明するために示した素子の断面図。
【図４】半導体素子のパターン形成方法を説明するために示した素子の断面図。
【符号の説明】
【００３６】
１０２ …半導体基板
１０４ …エッチング対象膜
１０６ …第１のハードマスク膜
１０８ …第２のハードマスク膜
１１０ …反射防止膜
１１２ …フォトレジスト膜
１１２ａ …第１のフォトレジストパターン
１１２ｂ …第３のフォトレジストパターン
１１４ …第１のエッチングマスクパターン
１１６ …補助膜
１１６ａ …第１の補助膜パターン
１１６ｂ …補助膜パターン
１１８ …第３のハードマスク膜
１１８ａ …第２のエッチングマスクパターン
１１８ｂ …第３のハードマスク膜パターン
１２０ …第２のフォトレジストパターン
【技術分野】
【０００１】
本発明は、半導体素子のパターン形成方法に関するものであり、特にパターン密度が異なる両領域にパターンを同時に形成する半導体素子のパターン形成方法に関するものである。
【背景技術】
【０００２】
半導体基板にはゲートや素子分離膜のような多数の要素が形成され、このようなゲートを電気的に連結させるために金属配線が形成される。金属配線と半導体基板の接合領域（例えば、トランジスタのソースまたはドレイン）は、コンタクトプラグにより電気的に連結される。
【０００３】
このようなゲートや金属配線などは、大部分パターン形成工程を通じて形成される。即ち、半導体基板上にパターニングを形成しようとするエッチング対象膜、例えば、ゲート積層膜や導電膜または絶縁膜を形成し、エッチング対象膜上にエッチングマスクパターンを形成した後、エッチングマスクパターンを用いたエッチング工程でエッチング対象膜をパターニングする。このようなパターン形成工程を通じて微細パターンを形成することは、超小型及び高性能の半導体素子を形成するのに必ず必要な工程であり、非常に重要である。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかし、パターン形成工程時に用いられる装備の限界により形成し得るパターンの大きさは限定されており、このような装備の限界を克服するのに多くの困難がある。また、同時に形成されるパターンでもパターンが形成される密度と形成位置によりエッチング対象膜をパターニングするためのフォトレジストパターンに高さの差が発生することがある。このような高さの差は、フォトレジストパターン上に形成される膜の上部面に段差を形成するため、後続するパターン形成工程で露光を散乱させる等、不均一なパターンを形成することがある。
【０００５】
本発明は、パターンが形成される位置に関係なくフォトレジストパターンの高さを同一に形成し、パターンの密度や形成位置に関係なくパターンを欠陥なく形成することができる。また、露光装備の最大解像度で形成された第１のエッチングマスクパターン間に下部が互いに連結された両端が上部に突出した補助膜パターン及び第２のエッチングマスクパターンを形成し、第１及び第２のエッチングマスクパターンを除去した後、補助膜パターンの両端間をエッチングしてパターンを形成することにより、露光装備の最大解像度より微細なパターンを形成することができる。
【課題を解決するための手段】
【０００６】
本発明の第１の側面による半導体素子のパターン形成方法は、半導体基板上に第１のエッチングマスクパターンを形成する段階と、前記第１のエッチングマスクパターンに対応する段差を維持し得る厚さで第１のエッチングマスクを含む前記半導体基板上に補助膜を形成する段階と、前記第１のエッチングマスクパターンの側壁に形成された前記補助膜の間の空間に第２のエッチングマスクパターンを形成する段階と、前記第１のエッチングマスクパターン上に形成された前記補助膜を除去して両端の下部が互いに連結され、前記両端が上部に突出した第１の補助膜パターンを形成する段階と、前記第１のエッチングマスクパターン及び前記第２のエッチングマスクパターンを除去する段階及び前記第１の補助膜パターンの前記両端が隔離されるように前記両端間をエッチングして第２の補助膜パターンを形成する段階を含むことを特徴とする。
【０００７】
前記第１のエッチングマスクパターンを形成する段階は、前記半導体基板上にハードマスク膜を形成する段階と、前記ハードマスク膜上に反射防止膜を形成する段階と、前記反射防止膜上にフォトレジストパターンを形成する段階及び前記フォトレジストパターンを用いたエッチング工程で前記反射防止膜をエッチングし、反射防止膜パターン及び前記フォトレジストパターンを含む前記第１のエッチングマスクパターンを形成する段階を含むことができる。
【０００８】
前記ハードマスク膜は、それぞれ透明な第１のハードマスク膜及び第２のハードマスク膜の積層膜で形成することができる。前記第１のハードマスク膜は、SOC（Spin On Carbon）膜またはアモルファスカーボン膜で形成することができる。前記第２のハードマスク膜は、Si含有BARC（Bottom Anti-Reflection Coating）膜またはSiON膜で形成することができる。前記補助膜は、酸化膜で形成することができる。前記酸化膜は、２０℃〜１５０℃の温度で形成することができる。前記第２のエッチングマスクパターンを形成する段階は、前記補助膜の上部に第３のハードマスク膜を形成する段階及び前記補助膜が露出されるまで前記第３のハードマスク膜をエッチングして前記第１のエッチングマスクパターン側壁に形成された前記補助膜の間の空間に前記第３のハードマスク膜を残留させて第２のエッチングマスクパターンを形成する段階を含むことができる。前記第３のハードマスク膜は、反射防止膜で形成することができる。前記第２の補助膜パターンのピッチは、前記第１のエッチングマスクパターンのピッチの半分で形成できる。
【０００９】
本発明の第１の側面による半導体素子のパターン形成方法は、第１の領域と前記第１の領域に形成されるパターンより広いパターンが形成される第２の領域を含む半導体基板上にエッチング対象膜を形成する段階と、前記第２の領域上に第１のエッチングマスク膜を形成し、前記第１の領域上に前記第１のエッチングマスク膜で第１のエッチングマスクパターンを形成する段階と、前記第１のエッチングマスクパターンに対応する段差を維持し得る厚さで前記半導体基板上に補助膜を形成する段階と、前記第１の領域で前記第１のエッチングマスクパターンの側壁に形成された前記補助膜の間の空間に形成された第１のパターンと、前記第２の領域で前記補助膜上に形成された第２のパターンを含む第２のエッチングマスクパターンを形成する段階と、前記第１のエッチングマスクパターン上に形成された前記補助膜を除去する段階と、前記第２の領域の前記第１のエッチングマスク膜をパターニングしながら前記第１及び第２のエッチングマスクパターンが除去されるようにエッチング工程を行う段階及び前記第１の領域に残留する前記補助膜の中央部を除去して前記補助膜の両端部を隔離させる段階を含むことを特徴とする。
【００１０】
前記第１のエッチングマスクパターンを形成する段階は、前記半導体基板上にハードマスク膜を形成する段階と、前記ハードマスク膜上に反射防止膜を形成する段階と、前記第２の領域上にフォトレジスト膜を形成し、前記第１の領域上に前記フォトレジスト膜により第１のフォトレジストパターンを形成する段階及び前記第１のフォトレジストパターンを用いたエッチング工程で前記第１の領域の前記反射防止膜をエッチングし、反射防止膜パターン及び前記第１のフォトレジストパターンを含む前記第１のエッチングマスクパターンを形成する段階を含むことができる。
【００１１】
前記ハードマスク膜は、それぞれ透明な第１のハードマスク膜及び第２のハードマスク膜で形成することができる。前記第１のハードマスク膜は、SOC（Spin On Carbon）膜またはアモルファスカーボン膜で形成することができる。前記第２のハードマスク膜は、Si含有BARC（Bottom Anti-Reflection Coating）膜またはSiON膜で形成することができる。前記補助膜は、酸化膜で形成することができる。前記酸化膜は、２０℃〜１５０℃の温度で形成することができる。前記第２のエッチングマスクパターンを形成する段階は、前記補助膜の上部に第３のハードマスク膜を形成する段階と、前記第２の領域の前記第３のハードマスク膜上に第２のフォトレジストパターンを形成する段階及び前記第２のフォトレジストパターンを用いたエッチング工程で前記補助膜が露出されるまで前記第３のハードマスク膜をエッチングし、前記第１の領域に前記第１のパターンを形成して前記第２の領域に前記第２のパターンを形成する段階を含むことができる。前記第３のハードマスク膜は、前記反射防止膜で形成することができる。前記隔離された補助膜の両端部のピッチは、前記第１のエッチングマスクパターンのピッチの半分で形成できる。
【発明の効果】
【００１２】
本発明によれば、パターンが形成される位置に関係なくフォトレジストパターンの高さを同一に形成し、パターンを欠陥なく形成することができる。また、本発明によれば、露光装備の最大解像度より微細なパターンを形成することができる。
【発明を実施するための最良の形態】
【００１３】
以下、添付した図面を参照し、本発明の望ましい実施例を説明する。
【００１４】
しかし、本発明は、以下に説明する実施例により限定されるものではなく、互いに異なる多様な形態で具現されることができ、本発明の範囲が次に詳述する実施例により限定されるものではない。また、本発明の技術分野の通常の専門家であれば、本発明の技術思想の範囲内で多様な実施例が可能であることを理解することができるものである。単に本実施例は、本発明の開示が完全であるようにし、通常の知識を有する者に発明の範疇を完全に知らせるために提供されるものであり、本発明の範囲は、本願の特許請求の範囲により理解されなければならない。また、任意の膜が他の膜または半導体基板「上」に形成されると記載された場合、前記任意の膜は、前記他の膜または前記半導体基板に直接接して形成されることもでき、その間に第３の膜が介在して形成されることもできる。また、図面に示された各層の厚さや大きさは、説明の便宜及び明確性のために誇張されることができる。
【００１５】
図１〜図４は、本発明の半導体素子のパターン形成方法を説明するために示した素子の断面図である。
【００１６】
図１（ａ）に示すように、所定のパターンが形成される第１の領域Ａ及び第１の領域より広いピッチを有するパターンが形成される第２の領域Ｂを含むエッチング対象膜１０４が半導体基板１０２上に形成される。第１の領域Ａはフラッシュメモリ素子でセル領域であってもよく、第２の領域Ｂはフラッシュメモリ素子で周辺回路領域であってもよい。また、エッチング対象膜１０４を絶縁層として形成し、エッチング対象膜１０４に所定のパターンを形成した後、パターンを導電物質でギャップフィル（gap Fill）することにより、半導体基板１０２に形成されたゲートや接合領域またはコンタクトプラグと連結される金属配線を形成することができる。
【００１７】
エッチング対象膜１０４上には、エッチング対象膜１０４をパターニングするためのハードマスク膜を形成する。ハードマスク膜は、透明な性質を有する二つ以上の積層膜、例えば、第１のハードマスク膜１０６及び第２のハードマスク膜１０８を含んで形成することができる。第１のハードマスク膜１０６は、SOC（Spin On Carbon）膜またはアモルファスカーボン（amorphous carbon）膜で形成することができる。第２のハードマスク膜１０８は、シリコン（Si）を含有するBARC（Bottom Anti-Reflection Coating）膜またはSiON膜で形成することができる。
【００１８】
第２のハードマスク膜１０８上には反射防止膜１１０を形成する。反射防止膜１１０は、後続する露光工程で乱反射により不均一なパターンが形成される問題を予防するためである。
【００１９】
次いで、反射防止膜１１０上にフォトレジスト膜１１２を形成した後、露光及び現像工程を通じて第１の領域Ａに第１のフォトレジストパターン１１２ａを形成する。第１のフォトレジストパターン１１２ａのピッチ（pitch）ｄは、エッチング対象膜１０４に形成しようとする目標パターンのピッチの２倍で形成することができる。このために、第１の領域Ａに形成される第１のフォトレジストパターン１１２ａのピッチｄは、第１の領域Ａに形成される第１のフォトレジストパターン１１２ａの幅ｃの３倍で形成することが望ましい。
【００２０】
一方、第２の領域Ｂに形成されたフォトレジスト膜１１２により、後続する工程で第１のフォトレジストパターン１１２ａの上部に形成される第１のエッチングマスク膜の表面は、第１の領域Ａと第２の領域Ｂで段差が発生することなく平坦に形成できる。
【００２１】
図１（ｂ）に示すように、第１のフォトレジストパターン１１２ａをエッチングマスクとして反射防止膜１１０をパターニングする。これにより、第１の領域Ａには第１のフォトレジストパターン１１２ａ及び反射防止膜パターン１１０ａを含む第１のエッチングマスクパターン１１４が形成される。
【００２２】
そして、第１の領域Ａに形成された第１のエッチングマスクパターン１１４の側壁及び上部と第２の領域Ｂに形成されたフォトレジスト膜１１２上に補助膜１１６を形成する。補助膜１１６は、第１のエッチングマスクパターン１１４で形成された段差を維持し得る厚さで形成することが望ましい。具体的には、補助膜１１６の厚さｅは、第１のエッチングマスクパターン１１４の幅ｃと同一に形成することが望ましい。また、第１のエッチングマスクパターン１１４間に形成された補助膜１１６間の距離ｆは、補助膜１１６の厚さｅと同一に形成することが望ましい。
【００２３】
しかし、このようなこと実施例はパターンの幅とパターン間の距離が同一であり、第１の領域Ａに形成された第１のエッチングマスクパターン１１４に比べて半分のピッチを有する目標パターンを形成するためである。これにより、本発明は、第１の領域Ａに形成された第１のエッチングマスクパターン１１４に比べて小さいピッチのパターンを形成するための任意の工程に適用できるのは当然であり、この時、第１のエッチングマスクパターン１１４の幅ｃ、第１のエッチングマスクパターン１１４のピッチｄ、補助膜１１６の厚さｅ及び補助膜１１６間の距離ｆは、任意に形成することができることは当然である。
【００２４】
一方、補助膜１１６は、低温で形成される絶縁膜、例えば、酸化膜で形成することにより第１のフォトレジストパターン１１２ａが損傷するのを防止することができる。この時、酸化膜は、常温、例えば、２０℃〜１５０℃の温度で形成することが望ましい。
【００２５】
図２（ａ）に示すように、補助膜１１６上に第３のハードマスク膜１１８を形成する。望ましくは、第３のハードマスク膜１１８は、後続する露光工程で乱反射により不均一なパターンが形成されるのを防止する役割をし、後続するエッチング工程が容易であるように反射防止膜１１０と同一の物質で形成することが望ましい。
【００２６】
この時、前述した工程で第２の領域Ｂにもフォトレジスト膜１１２が形成されるため、第３のハードマスク膜１１８の上部面が平坦に形成されることができる。即ち、本発明の一実施例とは異なり、第２の領域Ｂにもフォトレジスト膜１１２が形成されなければ、第１のエッチングマスクパターン１１４により第１の領域Ａの表面と第２の領域Ｂ表面は、大きい段差が形成される。これにより、第３のハードマスク膜１１８を上部表面に形成すれば、第２の領域Ｂより第１の領域Ａに厚さが高く形成され、第１の領域Ａと第２の領域Ｂ間の第３のハードマスク膜１１８の上部には傾斜面が形成される。このような傾斜面は、後続する工程で第１の領域Ａと第２の領域Ｂに到達する露光を歪曲させるノッチング（notching）現象が発生し、不均一なパターンを形成することがある。
【００２７】
次いで、第３のハードマスク膜１１８の第２の領域Ｂ上にエッチング対象膜１０４の第２の領域Ｂに形成しようとする目標パターンを形成するための第２のフォトレジストパターン１２０を形成する。第２のフォトレジストパターン１２０は、エッチング対象膜１０４の第２の領域Ｂに形成しようとする目標パターンと対応して形成することができる。
【００２８】
図２（ｂ）に示すように、第２のフォトレジストパターン１２０をエッチングマスクとするエッチング工程で補助膜１１６が露出されるまで第３のハードマスク膜１１８をエッチングしてパターニングする。このようなエッチング工程は、第３のハードマスク膜１１８に比べて補助膜１１６がエッチングされる量が少ない条件で行うことが望ましい。これにより、第１の領域Ａには第１のエッチングマスクパターン１１４間に形成された補助膜１１６間に反射防止膜パターンである第２のエッチングマスクパターン１１８ａが形成される。また、第２の領域Ｂには、第２のフォトレジストパターン１２０に沿って第３のハードマスク膜パターン１１８ｂが形成される。
【００２９】
図３（ａ）に示すように、第１のエッチングマスクパターン１１４及びフォトレジスト膜１１２が露出されるまで補助膜１１６をエッチングする。これにより、第１の領域Ａの補助膜１１６は、下部が互いに連結された両端が上部に突出した第１の補助膜パターン１１６ａが形成される。また、第２の領域Ｂには第２のフォトレジストパターン１２０に沿って補助膜パターン１１６ｂが形成される。
【００３０】
図３（ｂ）に示すように、通常のフォトレジストに対するエッチング工程を行い、第１の領域Ａの第１のフォトレジストパターン１１２ａ及び第２の領域Ｂの第２のフォトレジストパターン１２０を除去し、第２の領域Ｂのフォトレジスト膜１１２をパターニングして第３のフォトレジストパターン１１２ｂを形成する。そして、通常の反射防止膜に対するエッチング工程を行って第１の領域Ａの反射防止膜パターン１１０ａ及び第２のエッチングマスクパターン１１８ａを除去し、第２の領域Ｂで露出された反射防止膜１１０をパターニングして反射防止膜パターン１１０ｂを形成する。
【００３１】
そして、第２の領域Ｂの第１のエッチングマスク膜をパターニングしながら第１及び第２のエッチングマスクパターン１１４、１１８ａが除去されるようにエッチング工程を行い、第１の領域Ａに残留する補助膜１１６の中央部を除去して補助膜１１６の両端部を隔離させる。これにより、第１の領域Ａの第２のハードマスク膜１０８上には第１の補助膜パターン１１６ａが露出され、第２の領域Ｂの第２のハードマスク膜１０８上には補助膜パターン１１６ｂ、第３のフォトレジストパターン１１２ｂ及び反射防止膜パターン１１０ｂが形成される。
【００３２】
図４（ａ）に示すように、第１の補助膜パターン１１６ａに対して異方性エッチング工程を行う。これにより、第２の領域Ｂの補助膜パターン１１６ｂは除去され、第１の領域Ａの第１の補助膜パターン１１６ａは両端間がエッチングされ、第２の補助膜パターン１１６ｃが形成される。この時、形成される第２の補助膜パターン１１６ｃのピッチｇは、前述した工程で第１のフォトレジストパターン１１２ａのピッチｄの半分で形成することができる。これにより、パターンを形成する装備が有する解像力より２倍で微細な目標パターンを形成することが可能である。この時、露出される第２のハードマスク膜１０８の一部が共にパターニングされ、第２のハードマスクパターン１０８ａが形成される。
【００３３】
図４（ｂ）に示すように、第１の領域Ａの第２の補助膜パターン１１６ｃをエッチングマスクとするエッチング工程で第１の領域Ａの第２のハードマスクパターン１０８ａをパターニングする。これにより、第１のハードマスク膜１０６上には第２の領域Ｂより第１の領域Ａにピッチがさらに小さい第３のハードマスクパターン１０８ｂが形成される。次いで、第３のハードマスクパターン１０８ｂを用いたエッチング工程で第１のハードマスク膜１０６をエッチングして第１のハードマスクパターン１０６ａを形成する。この過程において第２の補助膜パターン１１６ｃ、第１のフォトレジストパターン１１２ａ及び反射防止膜パターン１１０ｂが除去される。一方、前述した工程中、図２（ｂ）に該当する第３のハードマスク膜パターン１１８ｂを形成する工程から第１のハードマスクパターン１０６ａを形成する本工程は、イン−サイチュ（in-situ）で行うことができる。
【００３４】
図４（ｃ）に示すように、第２のハードマスクパターン１０８ｂ及び第１のハードマスクパターン１０６ａを用いたエッチング工程でエッチング対象膜１０４をエッチングしてトレンチ（trench）を形成する。そして、トレンチを含むエッチング対象膜１０４上に導電物質、例えば、タングステンまたは銅を形成してトレンチを導電物質でギャップフィルする。その後、エッチング対象膜１０４上に形成された導電物質に対して化学機械研磨（Chemical Mechanical Polishing； CMP）方法のような平坦化工程を実施してエッチング対象膜１０４に金属配線１２２を形成する。この時、第２のハードマスクパターン１０８ｂ及び第１のハードマスクパターン１０６ａが除去される。このような金属配線１２２は、半導体基板１０２に形成されたゲートや接合領域またはコンタクトプラグと連結されることができる。
【図面の簡単な説明】
【００３５】
【図１】半導体素子のパターン形成方法を説明するために示した素子の断面図。
【図２】半導体素子のパターン形成方法を説明するために示した素子の断面図。
【図３】半導体素子のパターン形成方法を説明するために示した素子の断面図。
【図４】半導体素子のパターン形成方法を説明するために示した素子の断面図。
【符号の説明】
【００３６】
１０２ …半導体基板
１０４ …エッチング対象膜
１０６ …第１のハードマスク膜
１０８ …第２のハードマスク膜
１１０ …反射防止膜
１１２ …フォトレジスト膜
１１２ａ …第１のフォトレジストパターン
１１２ｂ …第３のフォトレジストパターン
１１４ …第１のエッチングマスクパターン
１１６ …補助膜
１１６ａ …第１の補助膜パターン
１１６ｂ …補助膜パターン
１１８ …第３のハードマスク膜
１１８ａ …第２のエッチングマスクパターン
１１８ｂ …第３のハードマスク膜パターン
１２０ …第２のフォトレジストパターン
【特許請求の範囲】
【請求項１】
半導体基板上に第１のエッチングマスクパターンを形成する段階と、
前記第１のエッチングマスクパターンに対応する段差を維持し得る厚さで前記第１のエッチングマスクパターンを含む前記半導体基板上に補助膜を形成する段階と、
前記第１のエッチングマスクパターンの側壁に形成された前記補助膜の間の空間に第２のエッチングマスクパターンを形成する段階と、
前記第１のエッチングマスクパターン上に形成された前記補助膜を除去して両端の下部が互いに連結され、前記両端が上部に突出した第１の補助膜パターンを形成する段階と、
前記第１のエッチングマスクパターン及び前記第２のエッチングマスクパターンを除去する段階と、
前記第１の補助膜パターンの前記両端が隔離されるように前記両端間をエッチングして第２の補助膜パターンを形成する段階と、
を含む半導体素子のパターン形成方法。
【請求項２】
前記第１のエッチングマスクパターンを形成する段階は、
前記半導体基板上にハードマスク膜を形成する段階と、
前記ハードマスク膜上に反射防止膜を形成する段階と、
前記反射防止膜上にフォトレジストパターンを形成する段階と、
前記フォトレジストパターンを用いたエッチング工程で前記反射防止膜をエッチングして反射防止膜パターン及び前記フォトレジストパターンを含む前記第１のエッチングマスクパターンを形成する段階と、
を含む請求項１に記載の半導体素子のパターン形成方法。
【請求項３】
前記ハードマスク膜は、それぞれ透明な第１のハードマスク膜及び第２のハードマスク膜の積層膜で形成する請求項２に記載の半導体素子のパターン形成方法。
【請求項４】
前記第１のハードマスク膜は、SOC（Spin On Carbon）膜またはアモルファスカーボン膜で形成する請求項３に記載の半導体素子のパターン形成方法。
【請求項５】
前記第２のハードマスク膜は、Si含有BARC（Bottom Anti-Reflection Coating）膜またはSiON膜で形成する請求項３に記載の半導体素子のパターン形成方法。
【請求項６】
前記補助膜は、酸化膜で形成する請求項１に記載の半導体素子のパターン形成方法。
【請求項７】
前記酸化膜は、２０℃〜１５０℃の温度で形成する請求項６に記載の半導体素子のパターン形成方法。
【請求項８】
前記第２のエッチングマスクパターンを形成する段階は、
前記補助膜の上部に第３のハードマスク膜を形成する段階と、
前記補助膜が露出されるまで前記第３のハードマスク膜をエッチングし、前記第１のエッチングマスクパターン側壁に形成された前記補助膜の間の空間に前記第３のハードマスク膜を残留させて第２のエッチングマスクパターンを形成する段階と、
を含む請求項１に記載の半導体素子のパターン形成方法。
【請求項９】
前記第３のハードマスク膜は、反射防止膜で形成する請求項８に記載の半導体素子のパターン形成方法。
【請求項１０】
前記第２の補助膜パターンのピッチは、前記第１のエッチングマスクパターンのピッチの半分で形成される請求項１に記載の半導体素子のパターン形成方法。
【請求項１１】
第１の領域と前記第１の領域に形成されるパターンより広いパターンが形成される第２の領域を含む半導体基板上にエッチング対象膜を形成する段階と、
前記第２の領域上に第１のエッチングマスク膜を形成し、前記第１の領域上に前記第１のエッチングマスク膜で第１のエッチングマスクパターンを形成する段階と、
前記第１のエッチングマスクパターンに対応する段差を維持し得る厚さで前記半導体基板上に補助膜を形成する段階と、
前記第１の領域で前記第１のエッチングマスクパターンの側壁に形成された前記補助膜の間の空間に形成された第１のパターンと、前記第２の領域で前記補助膜上に形成された第２のパターンを含む第２のエッチングマスクパターンを形成する段階と、
前記第１のエッチングマスクパターン上に形成された前記補助膜を除去する段階と、
前記第２の領域の前記第１のエッチングマスク膜をパターニングしながら前記第１及び第２のエッチングマスクパターンが除去されるようにエッチング工程を行う段階と、
前記第１の領域に残留する前記補助膜の中央部を除去して前記補助膜の両端部を隔離させる段階を含む半導体素子のパターン形成方法。
【請求項１２】
前記第１のエッチングマスクパターンを形成する段階は、
前記半導体基板上にハードマスク膜を形成する段階と、
前記ハードマスク膜上に反射防止膜を形成する段階と、
前記第２の領域上にフォトレジスト膜を形成し、前記第１の領域上に前記フォトレジスト膜により第１のフォトレジストパターンを形成する段階と、
前記第１のフォトレジストパターンを用いたエッチング工程で前記第１の領域の前記反射防止膜をエッチングして反射防止膜パターン及び前記第１のフォトレジストパターンを含む前記第１のエッチングマスクパターンを形成する段階と、
を含む請求項１１に記載の半導体素子のパターン形成方法。
【請求項１３】
前記ハードマスク膜は、それぞれ透明な第１のハードマスク膜及び第２のハードマスク膜で形成する請求項１２に記載の半導体素子のパターン形成方法。
【請求項１４】
前記第１のハードマスク膜は、SOC（Spin On Carbon）膜またはアモルファスカーボン膜で形成する請求項１３に記載の半導体素子のパターン形成方法。
【請求項１５】
前記第２のハードマスク膜は、Si含有BARC（Bottom Anti-Reflection Coating）膜またはSiON膜で形成する請求項１３に記載の半導体素子のパターン形成方法。
【請求項１６】
前記補助膜は、酸化膜で形成する請求項１１に記載の半導体素子のパターン形成方法。
【請求項１７】
前記酸化膜は、２０℃〜１５０℃の温度で形成する請求項１６に記載の半導体素子のパターン形成方法。
【請求項１８】
前記第２のエッチングマスクパターンを形成する段階は、
前記補助膜の上部に第３のハードマスク膜を形成する段階と、
前記第２の領域の前記第３のハードマスク膜上に第２のフォトレジストパターンを形成する段階と、
前記第２のフォトレジストパターンを用いたエッチング工程で前記補助膜が露出されるまで前記第３のハードマスク膜をエッチングし、前記第１の領域に前記第１のパターンを形成して前記第２の領域に前記第２のパターンを形成する段階と、
を含む請求項１１に記載の半導体素子のパターン形成方法。
【請求項１９】
前記第３のハードマスク膜は、前記反射防止膜で形成する請求項１８に記載の半導体素子のパターン形成方法。
【請求項２０】
前記隔離された補助膜の両端部のピッチは、前記第１のエッチングマスクパターンのピッチの半分で形成される請求項１１に記載の半導体素子のパターン形成方法。
【請求項２１】
前記第２のエッチングマスクパターンを形成する段階乃至前記補助膜の両端部を隔離させる段階は、イン−サイチュで行う請求項１１に記載の半導体素子のパターン形成方法。
【請求項１】
半導体基板上に第１のエッチングマスクパターンを形成する段階と、
前記第１のエッチングマスクパターンに対応する段差を維持し得る厚さで前記第１のエッチングマスクパターンを含む前記半導体基板上に補助膜を形成する段階と、
前記第１のエッチングマスクパターンの側壁に形成された前記補助膜の間の空間に第２のエッチングマスクパターンを形成する段階と、
前記第１のエッチングマスクパターン上に形成された前記補助膜を除去して両端の下部が互いに連結され、前記両端が上部に突出した第１の補助膜パターンを形成する段階と、
前記第１のエッチングマスクパターン及び前記第２のエッチングマスクパターンを除去する段階と、
前記第１の補助膜パターンの前記両端が隔離されるように前記両端間をエッチングして第２の補助膜パターンを形成する段階と、
を含む半導体素子のパターン形成方法。
【請求項２】
前記第１のエッチングマスクパターンを形成する段階は、
前記半導体基板上にハードマスク膜を形成する段階と、
前記ハードマスク膜上に反射防止膜を形成する段階と、
前記反射防止膜上にフォトレジストパターンを形成する段階と、
前記フォトレジストパターンを用いたエッチング工程で前記反射防止膜をエッチングして反射防止膜パターン及び前記フォトレジストパターンを含む前記第１のエッチングマスクパターンを形成する段階と、
を含む請求項１に記載の半導体素子のパターン形成方法。
【請求項３】
前記ハードマスク膜は、それぞれ透明な第１のハードマスク膜及び第２のハードマスク膜の積層膜で形成する請求項２に記載の半導体素子のパターン形成方法。
【請求項４】
前記第１のハードマスク膜は、SOC（Spin On Carbon）膜またはアモルファスカーボン膜で形成する請求項３に記載の半導体素子のパターン形成方法。
【請求項５】
前記第２のハードマスク膜は、Si含有BARC（Bottom Anti-Reflection Coating）膜またはSiON膜で形成する請求項３に記載の半導体素子のパターン形成方法。
【請求項６】
前記補助膜は、酸化膜で形成する請求項１に記載の半導体素子のパターン形成方法。
【請求項７】
前記酸化膜は、２０℃〜１５０℃の温度で形成する請求項６に記載の半導体素子のパターン形成方法。
【請求項８】
前記第２のエッチングマスクパターンを形成する段階は、
前記補助膜の上部に第３のハードマスク膜を形成する段階と、
前記補助膜が露出されるまで前記第３のハードマスク膜をエッチングし、前記第１のエッチングマスクパターン側壁に形成された前記補助膜の間の空間に前記第３のハードマスク膜を残留させて第２のエッチングマスクパターンを形成する段階と、
を含む請求項１に記載の半導体素子のパターン形成方法。
【請求項９】
前記第３のハードマスク膜は、反射防止膜で形成する請求項８に記載の半導体素子のパターン形成方法。
【請求項１０】
前記第２の補助膜パターンのピッチは、前記第１のエッチングマスクパターンのピッチの半分で形成される請求項１に記載の半導体素子のパターン形成方法。
【請求項１１】
第１の領域と前記第１の領域に形成されるパターンより広いパターンが形成される第２の領域を含む半導体基板上にエッチング対象膜を形成する段階と、
前記第２の領域上に第１のエッチングマスク膜を形成し、前記第１の領域上に前記第１のエッチングマスク膜で第１のエッチングマスクパターンを形成する段階と、
前記第１のエッチングマスクパターンに対応する段差を維持し得る厚さで前記半導体基板上に補助膜を形成する段階と、
前記第１の領域で前記第１のエッチングマスクパターンの側壁に形成された前記補助膜の間の空間に形成された第１のパターンと、前記第２の領域で前記補助膜上に形成された第２のパターンを含む第２のエッチングマスクパターンを形成する段階と、
前記第１のエッチングマスクパターン上に形成された前記補助膜を除去する段階と、
前記第２の領域の前記第１のエッチングマスク膜をパターニングしながら前記第１及び第２のエッチングマスクパターンが除去されるようにエッチング工程を行う段階と、
前記第１の領域に残留する前記補助膜の中央部を除去して前記補助膜の両端部を隔離させる段階を含む半導体素子のパターン形成方法。
【請求項１２】
前記第１のエッチングマスクパターンを形成する段階は、
前記半導体基板上にハードマスク膜を形成する段階と、
前記ハードマスク膜上に反射防止膜を形成する段階と、
前記第２の領域上にフォトレジスト膜を形成し、前記第１の領域上に前記フォトレジスト膜により第１のフォトレジストパターンを形成する段階と、
前記第１のフォトレジストパターンを用いたエッチング工程で前記第１の領域の前記反射防止膜をエッチングして反射防止膜パターン及び前記第１のフォトレジストパターンを含む前記第１のエッチングマスクパターンを形成する段階と、
を含む請求項１１に記載の半導体素子のパターン形成方法。
【請求項１３】
前記ハードマスク膜は、それぞれ透明な第１のハードマスク膜及び第２のハードマスク膜で形成する請求項１２に記載の半導体素子のパターン形成方法。
【請求項１４】
前記第１のハードマスク膜は、SOC（Spin On Carbon）膜またはアモルファスカーボン膜で形成する請求項１３に記載の半導体素子のパターン形成方法。
【請求項１５】
前記第２のハードマスク膜は、Si含有BARC（Bottom Anti-Reflection Coating）膜またはSiON膜で形成する請求項１３に記載の半導体素子のパターン形成方法。
【請求項１６】
前記補助膜は、酸化膜で形成する請求項１１に記載の半導体素子のパターン形成方法。
【請求項１７】
前記酸化膜は、２０℃〜１５０℃の温度で形成する請求項１６に記載の半導体素子のパターン形成方法。
【請求項１８】
前記第２のエッチングマスクパターンを形成する段階は、
前記補助膜の上部に第３のハードマスク膜を形成する段階と、
前記第２の領域の前記第３のハードマスク膜上に第２のフォトレジストパターンを形成する段階と、
前記第２のフォトレジストパターンを用いたエッチング工程で前記補助膜が露出されるまで前記第３のハードマスク膜をエッチングし、前記第１の領域に前記第１のパターンを形成して前記第２の領域に前記第２のパターンを形成する段階と、
を含む請求項１１に記載の半導体素子のパターン形成方法。
【請求項１９】
前記第３のハードマスク膜は、前記反射防止膜で形成する請求項１８に記載の半導体素子のパターン形成方法。
【請求項２０】
前記隔離された補助膜の両端部のピッチは、前記第１のエッチングマスクパターンのピッチの半分で形成される請求項１１に記載の半導体素子のパターン形成方法。
【請求項２１】
前記第２のエッチングマスクパターンを形成する段階乃至前記補助膜の両端部を隔離させる段階は、イン−サイチュで行う請求項１１に記載の半導体素子のパターン形成方法。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００９−１６４５４６（Ｐ２００９−１６４５４６Ａ）
【公開日】平成２１年７月２３日（２００９．７．２３）
【国際特許分類】
【出願番号】特願２００８−９６７５１（Ｐ２００８−９６７５１）
【出願日】平成２０年４月３日（２００８．４．３）
【出願人】（５９１０２４１１１）株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】ＨＹＮＩＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＣ．
【住所又は居所原語表記】Ｓａｎ １３６−１，Ａｍｉ−Ｒｉ，Ｂｕｂａｌ−Ｅｕｐ，Ｉｃｈｏｎ−Ｓｈｉ，Ｋｙｏｕｎｇｋｉ−Ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
【公開日】平成２１年７月２３日（２００９．７．２３）
【国際特許分類】
【出願日】平成２０年４月３日（２００８．４．３）
【出願人】（５９１０２４１１１）株式会社ハイニックスセミコンダクター (1,189)
【氏名又は名称原語表記】ＨＹＮＩＸ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＩＮＣ．
【住所又は居所原語表記】Ｓａｎ １３６−１，Ａｍｉ−Ｒｉ，Ｂｕｂａｌ−Ｅｕｐ，Ｉｃｈｏｎ−Ｓｈｉ，Ｋｙｏｕｎｇｋｉ−Ｄｏ，Ｋｏｒｅａ
【Ｆターム（参考）】
[ Back to top ]