半導体装置、製造方法、および電子機器
【課題】製造コストの低減を図ることができる。
【解決手段】シリコンウェハ３１の上面側の内部にメタルパッド３２が形成され、シリコンウェハ３１の上面にガラスシール材３３が積層され、メタルパッド３２がシリコンウェハ３１の上面に露出するようにシリコンウェハ３１およびガラスシール材３３に加工された開口部にストッパ層３４が形成される。そして、シリコンウェハ３１の下面からストッパ層３４まで開口するように縦孔３５が形成され、縦孔３５の先端部においてストッパ層３４を介してメタルパッド３２に電気的に接続され、シリコンウェハ３１の下面まで延在するようにメタルシード層３７が形成される。本発明は、例えば、固体撮像装置に適用できる。
【解決手段】シリコンウェハ３１の上面側の内部にメタルパッド３２が形成され、シリコンウェハ３１の上面にガラスシール材３３が積層され、メタルパッド３２がシリコンウェハ３１の上面に露出するようにシリコンウェハ３１およびガラスシール材３３に加工された開口部にストッパ層３４が形成される。そして、シリコンウェハ３１の下面からストッパ層３４まで開口するように縦孔３５が形成され、縦孔３５の先端部においてストッパ層３４を介してメタルパッド３２に電気的に接続され、シリコンウェハ３１の下面まで延在するようにメタルシード層３７が形成される。本発明は、例えば、固体撮像装置に適用できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置、製造方法、および電子機器に関し、特に、製造コストの低減を図ることができるようにした半導体装置、製造方法、および電子機器に関する。
【背景技術】
【０００２】
近年、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサに代表される固体撮像素子には、WL-CSP（Wafer Level Chip Size Package：ウエハレベルチップサイズパッケージ）が採用されている。WL-CSPは、半導体基板からチップを切り出す前に端子の形成や配線などが行われ、その後、半導体基板からチップを切り出すという方法によって形成される。
【０００３】
このようなWL-CSPの製造工程では、例えば、半導体基板の背面から、半導体基板の内部に配置されているメタルパッドまで開口する微細な縦孔（VIA）を加工するプロセスがある。この縦孔の加工は、半導体素子の製造コストに大きな影響を及ぼすプロセスである。
【０００４】
従来、前工程装置であるDRIE（Deep Reactive Ion Etching：深堀り反応性イオンエッチング装置）を用いて、シリコンウェハに縦孔が加工されるが、DRIEを用いた場合には装置コストが高くなる。また、DRIEでは、シリコンウェハの表面に感光性の物質を塗布し、パターン状に露光するフォトリソグラフィ工程が必要であった。
【０００５】
これに対し、基板形成技術であるレーザードリルを使用して、シリコンウェハに縦孔を加工することが提案されている。レーザードリルを用いたプロセスでは、レーザーを照射して基板に縦孔を形成することができるため、フォトリソグラフィ工程が不要である。また、レーザードリルの装置は安価であることより、DRIEによる加工よりもレーザードリルによる加工の方が、製造コストの点で非常に有利である。
【０００６】
ところが、レーザードリルを使用した場合、例えば、半導体基板の内部にあるメタルパッドまで縦穴が到達したタイミングで加工を正確に停止させるような制御を行うことが非常に困難であった。
【０００７】
そこで、特許文献１には、半導体基板の内部においてメタルパッド上に金属バンプを配置し、その金属バンプに到るようにレーザードリルにより縦孔を加工するプロセスにより半導体装置を製造する方法が開示されている。このプロセスでは、レーザードリルにより縦孔を加工する際に、金属バンプが、加工の進行を停止させるためのストッパとして使用されている。金属バンプとしては、例えば、15μｍの厚みのニッケルめっきが使用されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−３０５９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に開示されているような金属バンプを、レーザードリルによる加工のストッパとして使用する場合には、金属バンプの貫通を回避するために、レーザーのパワーを低出力とする必要がある。このため、縦孔の加工に長時間を要していた。さらに、金属バンプとして、厚さ１５μｍのニッケルめっきを形成する工程においても、加工に長時間を要していた。このように、半導体基板に縦孔を加工する工程が長時間になると、製造コストが上昇することになる。
【００１０】
また、金属バンプの厚みを増した場合には、レーザードリルのパワーを高出力にしても金属バンプの貫通を回避することができると想定されるが、厚手の金属バンプを形成するのにさらなる時間を要してしまう。
【００１１】
そこで、従来よりも、縦孔の加工に要する時間を短縮して、製造コストの低減を図ることが求められていた。
【００１２】
本発明は、このような状況に鑑みてなされたものであり、製造コストの低減を図ることができるようにするものである。
【課題を解決するための手段】
【００１３】
本発明の一側面の半導体装置は、半導体からなる基板である半導体基板と、前記半導体基板の内部の一方の面側に形成された電極層と、前記半導体基板の一方の面に積層された枠層と、前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に形成された導電体層と、前記半導体基板の他方の面から前記導電体層まで開口するように形成された縦孔と、前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように形成された配線層とを備える。
【００１４】
本発明の一側面の製造方法は、半導体からなる基板である半導体基板の一方の面側の内部に電極層を形成し、前記半導体基板の一方の面に枠層を積層し、前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に導電体層を形成し、前記半導体基板の他方の面から前記導電体層まで開口するように縦孔を形成し、前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように配線層を形成するステップを含む。
【００１５】
本発明の一側面の電子機器は、半導体からなる基板である半導体基板と、前記半導体基板の内部の一方の面側に形成された電極層と、前記半導体基板の一方の面に積層された枠層と、前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に形成された導電体層と、前記半導体基板の他方の面から前記導電体層まで開口するように形成された縦孔と、前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように形成された配線層とを有する半導体装置を備える。
【００１６】
本発明の一側面においては、半導体基板の一方の面側の内部に電極層が形成され、半導体基板の一方の面に枠層が積層され、電極層が半導体基板の一方の面に露出するように半導体基板および枠層に加工された開口部に導電体層が形成される。そして、半導体基板の他方の面から導電体層まで開口するように縦孔が形成され、縦孔の先端部において導電体層を介して電極層に電気的に接続され、半導体基板の他方の面まで延在するように配線層が形成される。
【発明の効果】
【００１７】
本発明の一側面によれば、製造コストの低減を図ることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明を適用した固体撮像素子の一実施の形態の構成例を示す断面図である。
【図２】縦孔配線部の製造工程について説明する図である。
【図３】縦孔配線部の製造工程について説明する図である。
【図４】ガラスシール材およびセンサ部に開口部が形成された状態を示す図である。
【図５】スクリーン印刷法およびスプレーコート法を説明する図である。
【図６】ストッパ層として使用可能な材料を示す図である。
【図７】メタルパッドの下面にストッパ層が形成されているシリコンウェハを示す図である。
【図８】電子機器に搭載される撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１９】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００２０】
図１は、本発明を適用した固体撮像素子の一実施の形態の構成例を示す断面図である。
【００２１】
図１において、固体撮像素子１１は、被写体からの光を検出するセンサ部１２と、センサ部１２から出力される信号を下面側から取り出すための縦孔配線部１３とを備えており、センサ部１２および縦孔配線部１３の上面側がガラス基板１４により覆われて構成される。
【００２２】
センサ部１２は、受光した光に応じた電荷信号を出力する複数のフォトダイオード２１、フォトダイオード２１に光を集光するためのオンチップマイクロレンズ２２を備えている。なお、図示しないが、センサ部１２は、カラーフィルタや、フローティングディフュージョン、各種のトランジスタなどを備えている。
【００２３】
縦孔配線部１３では、シリコンウェハ３１の上面（図１において上側を向く面）に、メタルパッド３２、ガラスシール材３３、およびストッパ層３４が積層されており、ガラスシール材３３およびストッパ層３４の上面にガラス基板１４が配置されている。また、縦孔配線部１３では、シリコンウェハ３１を貫通するように形成された縦孔３５の内面および下面（図１において下側を向く面）に、絶縁膜３６、メタルシード層３７、およびめっき層３８が形成されている。そして、絶縁膜３６およびめっき層３８の下面にソルダーマスク３９が形成され、ソルダーマスク３９を貫通してめっき層３８に接続するようにソルダーボール４０が配設されている。
【００２４】
シリコンウェハ３１は、半導体からなる薄い基板であり、シリコン層３１ａの上面に酸化膜３１ｂが形成されている。
【００２５】
メタルパッド３２は、シリコンウェハ３１の酸化膜３１ｂ内、つまり、シリコンウェハ３１の内部の上面側に形成された金属の層であり、センサ部１２からの信号を出力する電極として機能する。また、メタルパッド３２としては、例えば、アルミニウムや、銅、タングステン、ニッケル、タンタルなどの金属が使用される。
【００２６】
ガラスシール材３３は、シリコンウェハ３１にガラス基板１４を貼り合せるためのシール材である。また、ガラスシール材３３には開口部４２（図２参照）が形成され、ガラスシール材３３は、ストッパ層３４を形成するための枠となる層である。
【００２７】
ストッパ層３４は、シリコンウェハ３１の上面にメタルパッド３２が露出するように、酸化膜３１ｂおよびガラスシール材３３に形成された開口部を充填するように形成された導電体からなる層である。また、ストッパ層３４は、ガラスシール材３３と同程度の厚みとなるように形成され、例えば、約５０μｍ、好ましくは、１０〜１００μｍの範囲の厚みで形成される。ストッパ層３４としては、後述の図６に示すように、銀や銅などが使用される。
【００２８】
縦孔３５は、シリコンウェハ３１の上面側に形成されたメタルパッド３２からシリコンウェハ３１の下面までの配線を設けるために形成され、シリコンウェハ３１の上下面に対して略直交する微細な孔である。絶縁膜３６は、シリコンウェハ３１の下面側を絶縁する。メタルシード層３７は、センサ部１２からの信号をシリコンウェハ３１の下面側に導くための配線であり、縦孔３５の先端部分においてストッパ層３４を介してメタルパッド３２と電気的に接続され、シリコンウェハ３１の下面まで延在するように形成される。
【００２９】
めっき層３８は、例えば、メタルシード層３７をエッチングにより形成する際のマスクとして利用される層である。ソルダーマスク３９は、ソルダーボール４０に外部から配線を接続する際に、はんだ付けが不要な部分にはんだが付かないようにするためのマスクである。ソルダーボール４０は、センサ部１２からの信号を外部に出力する配線を接続するための端子である。
【００３０】
次に、図２乃至図５を参照して、縦孔配線部１３の製造工程について説明する。
【００３１】
まず、図２に示す第１の工程において、シリコンウェハ３１の酸化膜３１ｂ内にメタルパッド３２が形成される。メタルパッド３２は、例えば、センサ部１２が有する図示しない選択トランジスタに接続される信号線の端部（BEOL：Back End Of the Line）である。
【００３２】
第２の工程において、シリコンウェハ３１の上面側のメタルパッド３２に対応する箇所の酸化膜３１ｂに、メタルパッド３２が露出するような開口部４１が形成される。開口部４１は、上面から見てメタルパッド３２よりも小面積となるように形成され、メタルパッド３２の縁部には酸化膜３１ｂが重なり合っている。つまり、メタルパッド３２は、開口部４１を形成する際のプロセスマージンを考慮して大きめに形成されている。
【００３３】
第３の工程において、シリコンウェハ３１およびメタルパッド３２の上面にガラスシール材３３が形成される。また、ガラスシール材３３は、センサ部１２（図１）の上面にも形成される。
【００３４】
第４の工程において、メタルパッド３２が露出するように、ガラスシール材３３に開口部４２が形成される。ガラスシール材３３に形成される開口部４２は、上面から見て酸化膜３１ｂに形成される開口部４１よりも大面積となるように形成され、メタルパッド３２が上面側に確実に露出される。また、メタルパッド３２の縁部に重なり合う酸化膜３１ｂも上面側に露出する。
【００３５】
なお、第４の工程では、図４に示すように、ガラスシール材３３に開口部４２を形成するのと同時に、センサ部１２の上面に形成されたガラスシール材３３にも開口部４３が形成される。図４には、ガラスシール材３３の開口部４２とセンサ部１２の開口部４３とが形成された状態が示されている。
【００３６】
第５の工程において、酸化膜３１ｂに形成された開口部４１およびガラスシール材３３に形成された開口部４２に、ストッパ層３４が形成される。また、ストッパ層３４を形成する方法としては、スクリーン印刷法や、スプレーコート法、スタッドバンプ形成法などが用いられる。
【００３７】
ここで、図５Ａには、スクリーン印刷法の概略的な構成が示されている。スクリーン印刷法では、ストッパ層３４となる導電性のペースト５１が、ガラスシール材３３に形成された開口部４２に対応するような孔が形成されたスクリーン５２の上面に載せられ、スキージ５３によりスクリーン５２に押し付けられるように伸ばされる。これにより、スクリーン５２の孔を通過したペースト５１が開口部４２に充填され、ストッパ層３４が形成される。
【００３８】
また、図５Ｂには、スプレーコート法の概略的な構成が示されている。スプレーコート法では、ストッパ層３４となる導電性のペースト５１が、ノズル５４から微量ずつ吐出される。これにより、ガラスシール材３３に形成された開口部４２にペースト５１が充填され、ストッパ層３４が形成される。
【００３９】
このようにしてストッパ層３４が形成され、ストッパ層３４の厚みは、ガラスシール材３３と同程度の厚み（例えば、５０μｍ程度）となる。
【００４０】
次に、図３に示す第６の工程において、ガラスシール材３３を介してシリコンウェハ３１の上面にガラス基板１４が貼り合される。また、この工程において、シリコンウェハ３１の下面側が研削（BGR：Back Grind）され、シリコンウェハ３１が薄肉化される。
【００４１】
第７の工程において、レーザードリルにより、メタルパッド３２を貫通してストッパ層３４に到るまで縦孔３５が加工される。このとき、レーザードリルのパワーを高出力にしても、例えば、上述の特許文献１の金属バンプよりも膜厚化されたストッパ層３４においてレーザードリルによる加工の進行が停止される。即ち、ストッパ層３４が貫通することなく、高出力のレーザードリルにより短時間で縦孔３５が加工される。
【００４２】
第８の工程において、縦孔３５およびシリコンウェハ３１の下面に絶縁膜３６が形成される。
【００４３】
第９の工程において、縦孔３５の先端面における絶縁膜３６が開口されて、縦孔３５にストッパ層３４が露出される。その後、ストッパ層３４および絶縁膜３６にメタルシード層３７が積層される。これにより、ストッパ層３４とメタルシード層３７とが電気的に接続される。その後、図１に示されているように、めっき層３８、ソルダーマスク３９、ソルダーボール４０が形成される。
【００４４】
以上のように縦孔配線部１３は形成され、ガラスシール材３３に形成された開口部４２にペースト５１（図５）を充填することによりストッパ層３４が形成されるので、約５０μｍの厚みのあるストッパ層３４が形成可能である。また、スクリーン印刷法またはスプレーコート法を採用することで、例えば、スパッタ法を採用する場合などに要する加工時間と比較して、１／２から１／１０まで程度の短時間でストッパ層３４を形成することができる。
【００４５】
このようにストッパ層３４を膜厚化することで、上述したような製造工程による製造方法では、特許文献１に開示されている製造方法よりも、高出力のレーザードリルを使用することができる。これにより、高出力のレーザードリルにより短時間で縦孔３５を加工することができ、縦孔配線部１３の製造時間を従来よりも短縮することができる。従って、全体的に、固体撮像素子１１の製造時間が短縮されるので、固体撮像素子１１の製造コストの低減を図ることができる。
【００４６】
一方、例えば、上述の特許文献１に開示されている金属バンプの厚みを増すことにより、金属バンプによりレーザードリルをストップさせることができると想定される。しかしながら、金属バンプの厚みを増す場合には、金属バンプの形成に長時間を要するだけでなく、隣接する金属バンプどうしが接触する恐れがあった。これに対し、固体撮像素子１１における縦孔配線部１３の製造方法では、ガラスシール材３３に形成された開口部を充填するようにストッパ層３４が形成されるため、ストッパ層３４どうしが接触することが発生することはない。
【００４７】
また、レーザードリルを使用した場合、レーザードリルの装置の装置コストは、DRIEの装置コストよりも安価であり、この点においても、固体撮像素子１１の製造コストの低減を図ることができる。
【００４８】
さらに、約５０μｍの厚みのあるストッパ層３４により、レーザードリルによる縦孔３５の加工を確実に停止することができ、レーザードリルによる加工の制御を容易に行うことができる。また、ストッパ層３４に厚みがあるので、レーザードリルによる加工を簡易的な制御で行うことができ、縦孔３５の深さに多少のバラツキが発生しても、ストッパ層３４とメタルシード層３７とで良好なコンタクトを得ることができる。つまり、固体撮像素子１１は、縦孔３５の深さバラツキに対してロバストのある設計と言うことができる。
【００４９】
ここで、図６には、ストッパ層３４として使用可能な材料が示されている。
【００５０】
上述したように、レーザードリルによりシリコンウェハ３１に縦孔３５を加工するため、ストッパ層３４においてレーザードリルによる加工の進行を停止させるには、シリコン（Si）の融点（1410℃）よりも融点が高い材料をストッパ層３４として使用することが好ましい。また、シリコンの融点よりも融点が低い材料であっても、縦孔配線部１３では、ストッパ層３４の厚みを５０μｍ程度と厚く形成することができるので、この厚みによりストッパ層３４が貫通することなくレーザードリルによる加工の進行を停止させることができる。
【００５１】
シリコンの融点よりも融点が低い材料としては、銀（Ag：融点961℃）、金（Au：融点：1063℃）、および銅（Cu：融点1083℃）がストッパ層３４として使用可能である。
【００５２】
また、シリコンの融点よりも融点が高い材料としては、クロム（Cr：融点1890℃）、イリジウム（Ir：融点2410℃）、モリブデン（Mo：融点2610℃）、ニオブ（Nb：融点2468℃）、ニッケル（Ni：融点1453℃）、パラジウム（Pd：融点1552℃）、白金（Pt：融点1769℃）、ルテニウム（Ru：融点2250℃）、タンタル（Ta：融点2998℃）、バナジウム（V：融点1890℃）、タングステン（W：融点3410℃）、および、ジルコニウム（Zr：融点1852℃）がストッパ層３４として使用可能である。
【００５３】
さらに、これらの材料の中でもペーストとして容易に入手することができる材料、例えば銀や銅などをストッパ層３４として使用することがより好適である。また、これらの材料の他、窒化チタン（TiN）や、窒化タンタル（TaN）などもストッパ層３４として使用することができる。窒化チタンおよび窒化タンタルの融点は、シリコンの融点よりも非常に高く、それぞれ2930℃および3090℃であり、窒化チタンおよび窒化タンタルで上述した程度の厚みのストッパ層３４を形成することで、より良好に、レーザードリルによる加工の進行を停止させることができる。
【００５４】
なお、上述の縦孔配線部１３では、メタルパッド３２の上面にストッパ層３４が形成された構成例が示されているが、メタルパッド３２の下面にストッパ層３４が形成される構成としてもよい。
【００５５】
図７には、メタルパッド３２の下面にストッパ層３４’が形成されているシリコンウェハ３１が示されている。例えば、図２で説明した第１の工程においてメタルパッド３２を形成する際に、メタルパッド３２よりも先にストッパ層３４’を形成することで、メタルパッド３２の下面にストッパ層３４’を形成することができる。
【００５６】
図８は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
【００５７】
図８に示すように、撮像装置１０１は、光学系１０２、シャッタ装置１０３、撮像素子１０４、駆動回路１０５、信号処理回路１０６、モニタ１０７、およびメモリ１０８を備えて構成され、静止画像および動画像を撮像可能である。
【００５８】
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０４に導き、撮像素子１０４の受光面（センサ部）に結像させる。
【００５９】
シャッタ装置１０３は、光学系１０２および撮像素子１０４の間に配置され、駆動回路１０５の制御に従って、撮像素子１０４への光照射期間および遮光期間を制御する。
【００６０】
撮像素子１０４としては、上述したような構成例の固体撮像素子１１が適用される。撮像素子１０４には、光学系１０２およびシャッタ装置１０３を介して受光面に結像される像に応じて、一定期間、信号電荷が蓄積される。そして、撮像素子１０４に蓄積された信号電荷は、駆動回路１０５から供給される駆動信号（タイミング信号）に従って転送される。
【００６１】
駆動回路１０５は、撮像素子１０４の転送動作、および、シャッタ装置１０３のシャッタ動作を制御する駆動信号を出力して、撮像素子１０４およびシャッタ装置１０３を駆動する。
【００６２】
信号処理回路１０６は、撮像素子１０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路１０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０７に供給されて表示されたり、メモリ１０８に供給されて記憶（記録）されたりする。
【００６３】
このように構成されている撮像装置１０１では、撮像素子１０４として、上述したように低コストで製造可能な固体撮像素子１１を適用することにより、撮像装置１０１の製造コストの削減を図ることができる。
【００６４】
なお、縦孔３５の加工には、レーザードリルの他、DRIEやドライエッチングなどを採用することができる。
【００６５】
また、固体撮像素子１１の構成は、裏面照射型のCMOS型固体撮像素子や、表面照射型のCMOS型固体撮像素子、CCD（Charge Coupled Device）型固体撮像素子に採用することができる。さらに、本発明は、固体撮像素子の他、例えば、論理回路がＩＣ（Integrated Circuit）チップ上に集積されて構成されたロジックチップなどの半導体装置（半導体素子）に適用することができる。
【００６６】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【００６７】
１１ 固体撮像素子１１， １２ センサ部， １３ 縦孔配線部， １４ ガラス基板， ２１ フォトダイオード， ２２ オンチップマイクロレンズ， ３１ シリコンウェハ， ３２ メタルパッド， ３３ ガラスシール材， ３４ ストッパ層， ３５ 縦孔， ３６ 絶縁膜， ３７ メタルシード層， ３８ めっき層， ３９ ソルダーマスク， ４０ ソルダーボール， ４１乃至４３ 開口部， １０１ 撮像装置， １０２ 光学系， １０３ シャッタ装置， １０４ 撮像素子， １０５ 駆動回路， １０６ 信号処理回路， １０７ モニタ， １０８ メモリ
【技術分野】
【０００１】
本発明は、半導体装置、製造方法、および電子機器に関し、特に、製造コストの低減を図ることができるようにした半導体装置、製造方法、および電子機器に関する。
【背景技術】
【０００２】
近年、CMOS（Complementary Metal Oxide Semiconductor）イメージセンサに代表される固体撮像素子には、WL-CSP（Wafer Level Chip Size Package：ウエハレベルチップサイズパッケージ）が採用されている。WL-CSPは、半導体基板からチップを切り出す前に端子の形成や配線などが行われ、その後、半導体基板からチップを切り出すという方法によって形成される。
【０００３】
このようなWL-CSPの製造工程では、例えば、半導体基板の背面から、半導体基板の内部に配置されているメタルパッドまで開口する微細な縦孔（VIA）を加工するプロセスがある。この縦孔の加工は、半導体素子の製造コストに大きな影響を及ぼすプロセスである。
【０００４】
従来、前工程装置であるDRIE（Deep Reactive Ion Etching：深堀り反応性イオンエッチング装置）を用いて、シリコンウェハに縦孔が加工されるが、DRIEを用いた場合には装置コストが高くなる。また、DRIEでは、シリコンウェハの表面に感光性の物質を塗布し、パターン状に露光するフォトリソグラフィ工程が必要であった。
【０００５】
これに対し、基板形成技術であるレーザードリルを使用して、シリコンウェハに縦孔を加工することが提案されている。レーザードリルを用いたプロセスでは、レーザーを照射して基板に縦孔を形成することができるため、フォトリソグラフィ工程が不要である。また、レーザードリルの装置は安価であることより、DRIEによる加工よりもレーザードリルによる加工の方が、製造コストの点で非常に有利である。
【０００６】
ところが、レーザードリルを使用した場合、例えば、半導体基板の内部にあるメタルパッドまで縦穴が到達したタイミングで加工を正確に停止させるような制御を行うことが非常に困難であった。
【０００７】
そこで、特許文献１には、半導体基板の内部においてメタルパッド上に金属バンプを配置し、その金属バンプに到るようにレーザードリルにより縦孔を加工するプロセスにより半導体装置を製造する方法が開示されている。このプロセスでは、レーザードリルにより縦孔を加工する際に、金属バンプが、加工の進行を停止させるためのストッパとして使用されている。金属バンプとしては、例えば、15μｍの厚みのニッケルめっきが使用されている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００７−３０５９９５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
しかしながら、特許文献１に開示されているような金属バンプを、レーザードリルによる加工のストッパとして使用する場合には、金属バンプの貫通を回避するために、レーザーのパワーを低出力とする必要がある。このため、縦孔の加工に長時間を要していた。さらに、金属バンプとして、厚さ１５μｍのニッケルめっきを形成する工程においても、加工に長時間を要していた。このように、半導体基板に縦孔を加工する工程が長時間になると、製造コストが上昇することになる。
【００１０】
また、金属バンプの厚みを増した場合には、レーザードリルのパワーを高出力にしても金属バンプの貫通を回避することができると想定されるが、厚手の金属バンプを形成するのにさらなる時間を要してしまう。
【００１１】
そこで、従来よりも、縦孔の加工に要する時間を短縮して、製造コストの低減を図ることが求められていた。
【００１２】
本発明は、このような状況に鑑みてなされたものであり、製造コストの低減を図ることができるようにするものである。
【課題を解決するための手段】
【００１３】
本発明の一側面の半導体装置は、半導体からなる基板である半導体基板と、前記半導体基板の内部の一方の面側に形成された電極層と、前記半導体基板の一方の面に積層された枠層と、前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に形成された導電体層と、前記半導体基板の他方の面から前記導電体層まで開口するように形成された縦孔と、前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように形成された配線層とを備える。
【００１４】
本発明の一側面の製造方法は、半導体からなる基板である半導体基板の一方の面側の内部に電極層を形成し、前記半導体基板の一方の面に枠層を積層し、前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に導電体層を形成し、前記半導体基板の他方の面から前記導電体層まで開口するように縦孔を形成し、前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように配線層を形成するステップを含む。
【００１５】
本発明の一側面の電子機器は、半導体からなる基板である半導体基板と、前記半導体基板の内部の一方の面側に形成された電極層と、前記半導体基板の一方の面に積層された枠層と、前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に形成された導電体層と、前記半導体基板の他方の面から前記導電体層まで開口するように形成された縦孔と、前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように形成された配線層とを有する半導体装置を備える。
【００１６】
本発明の一側面においては、半導体基板の一方の面側の内部に電極層が形成され、半導体基板の一方の面に枠層が積層され、電極層が半導体基板の一方の面に露出するように半導体基板および枠層に加工された開口部に導電体層が形成される。そして、半導体基板の他方の面から導電体層まで開口するように縦孔が形成され、縦孔の先端部において導電体層を介して電極層に電気的に接続され、半導体基板の他方の面まで延在するように配線層が形成される。
【発明の効果】
【００１７】
本発明の一側面によれば、製造コストの低減を図ることができる。
【図面の簡単な説明】
【００１８】
【図１】本発明を適用した固体撮像素子の一実施の形態の構成例を示す断面図である。
【図２】縦孔配線部の製造工程について説明する図である。
【図３】縦孔配線部の製造工程について説明する図である。
【図４】ガラスシール材およびセンサ部に開口部が形成された状態を示す図である。
【図５】スクリーン印刷法およびスプレーコート法を説明する図である。
【図６】ストッパ層として使用可能な材料を示す図である。
【図７】メタルパッドの下面にストッパ層が形成されているシリコンウェハを示す図である。
【図８】電子機器に搭載される撮像装置の構成例を示すブロック図である。
【発明を実施するための形態】
【００１９】
以下、本発明を適用した具体的な実施の形態について、図面を参照しながら詳細に説明する。
【００２０】
図１は、本発明を適用した固体撮像素子の一実施の形態の構成例を示す断面図である。
【００２１】
図１において、固体撮像素子１１は、被写体からの光を検出するセンサ部１２と、センサ部１２から出力される信号を下面側から取り出すための縦孔配線部１３とを備えており、センサ部１２および縦孔配線部１３の上面側がガラス基板１４により覆われて構成される。
【００２２】
センサ部１２は、受光した光に応じた電荷信号を出力する複数のフォトダイオード２１、フォトダイオード２１に光を集光するためのオンチップマイクロレンズ２２を備えている。なお、図示しないが、センサ部１２は、カラーフィルタや、フローティングディフュージョン、各種のトランジスタなどを備えている。
【００２３】
縦孔配線部１３では、シリコンウェハ３１の上面（図１において上側を向く面）に、メタルパッド３２、ガラスシール材３３、およびストッパ層３４が積層されており、ガラスシール材３３およびストッパ層３４の上面にガラス基板１４が配置されている。また、縦孔配線部１３では、シリコンウェハ３１を貫通するように形成された縦孔３５の内面および下面（図１において下側を向く面）に、絶縁膜３６、メタルシード層３７、およびめっき層３８が形成されている。そして、絶縁膜３６およびめっき層３８の下面にソルダーマスク３９が形成され、ソルダーマスク３９を貫通してめっき層３８に接続するようにソルダーボール４０が配設されている。
【００２４】
シリコンウェハ３１は、半導体からなる薄い基板であり、シリコン層３１ａの上面に酸化膜３１ｂが形成されている。
【００２５】
メタルパッド３２は、シリコンウェハ３１の酸化膜３１ｂ内、つまり、シリコンウェハ３１の内部の上面側に形成された金属の層であり、センサ部１２からの信号を出力する電極として機能する。また、メタルパッド３２としては、例えば、アルミニウムや、銅、タングステン、ニッケル、タンタルなどの金属が使用される。
【００２６】
ガラスシール材３３は、シリコンウェハ３１にガラス基板１４を貼り合せるためのシール材である。また、ガラスシール材３３には開口部４２（図２参照）が形成され、ガラスシール材３３は、ストッパ層３４を形成するための枠となる層である。
【００２７】
ストッパ層３４は、シリコンウェハ３１の上面にメタルパッド３２が露出するように、酸化膜３１ｂおよびガラスシール材３３に形成された開口部を充填するように形成された導電体からなる層である。また、ストッパ層３４は、ガラスシール材３３と同程度の厚みとなるように形成され、例えば、約５０μｍ、好ましくは、１０〜１００μｍの範囲の厚みで形成される。ストッパ層３４としては、後述の図６に示すように、銀や銅などが使用される。
【００２８】
縦孔３５は、シリコンウェハ３１の上面側に形成されたメタルパッド３２からシリコンウェハ３１の下面までの配線を設けるために形成され、シリコンウェハ３１の上下面に対して略直交する微細な孔である。絶縁膜３６は、シリコンウェハ３１の下面側を絶縁する。メタルシード層３７は、センサ部１２からの信号をシリコンウェハ３１の下面側に導くための配線であり、縦孔３５の先端部分においてストッパ層３４を介してメタルパッド３２と電気的に接続され、シリコンウェハ３１の下面まで延在するように形成される。
【００２９】
めっき層３８は、例えば、メタルシード層３７をエッチングにより形成する際のマスクとして利用される層である。ソルダーマスク３９は、ソルダーボール４０に外部から配線を接続する際に、はんだ付けが不要な部分にはんだが付かないようにするためのマスクである。ソルダーボール４０は、センサ部１２からの信号を外部に出力する配線を接続するための端子である。
【００３０】
次に、図２乃至図５を参照して、縦孔配線部１３の製造工程について説明する。
【００３１】
まず、図２に示す第１の工程において、シリコンウェハ３１の酸化膜３１ｂ内にメタルパッド３２が形成される。メタルパッド３２は、例えば、センサ部１２が有する図示しない選択トランジスタに接続される信号線の端部（BEOL：Back End Of the Line）である。
【００３２】
第２の工程において、シリコンウェハ３１の上面側のメタルパッド３２に対応する箇所の酸化膜３１ｂに、メタルパッド３２が露出するような開口部４１が形成される。開口部４１は、上面から見てメタルパッド３２よりも小面積となるように形成され、メタルパッド３２の縁部には酸化膜３１ｂが重なり合っている。つまり、メタルパッド３２は、開口部４１を形成する際のプロセスマージンを考慮して大きめに形成されている。
【００３３】
第３の工程において、シリコンウェハ３１およびメタルパッド３２の上面にガラスシール材３３が形成される。また、ガラスシール材３３は、センサ部１２（図１）の上面にも形成される。
【００３４】
第４の工程において、メタルパッド３２が露出するように、ガラスシール材３３に開口部４２が形成される。ガラスシール材３３に形成される開口部４２は、上面から見て酸化膜３１ｂに形成される開口部４１よりも大面積となるように形成され、メタルパッド３２が上面側に確実に露出される。また、メタルパッド３２の縁部に重なり合う酸化膜３１ｂも上面側に露出する。
【００３５】
なお、第４の工程では、図４に示すように、ガラスシール材３３に開口部４２を形成するのと同時に、センサ部１２の上面に形成されたガラスシール材３３にも開口部４３が形成される。図４には、ガラスシール材３３の開口部４２とセンサ部１２の開口部４３とが形成された状態が示されている。
【００３６】
第５の工程において、酸化膜３１ｂに形成された開口部４１およびガラスシール材３３に形成された開口部４２に、ストッパ層３４が形成される。また、ストッパ層３４を形成する方法としては、スクリーン印刷法や、スプレーコート法、スタッドバンプ形成法などが用いられる。
【００３７】
ここで、図５Ａには、スクリーン印刷法の概略的な構成が示されている。スクリーン印刷法では、ストッパ層３４となる導電性のペースト５１が、ガラスシール材３３に形成された開口部４２に対応するような孔が形成されたスクリーン５２の上面に載せられ、スキージ５３によりスクリーン５２に押し付けられるように伸ばされる。これにより、スクリーン５２の孔を通過したペースト５１が開口部４２に充填され、ストッパ層３４が形成される。
【００３８】
また、図５Ｂには、スプレーコート法の概略的な構成が示されている。スプレーコート法では、ストッパ層３４となる導電性のペースト５１が、ノズル５４から微量ずつ吐出される。これにより、ガラスシール材３３に形成された開口部４２にペースト５１が充填され、ストッパ層３４が形成される。
【００３９】
このようにしてストッパ層３４が形成され、ストッパ層３４の厚みは、ガラスシール材３３と同程度の厚み（例えば、５０μｍ程度）となる。
【００４０】
次に、図３に示す第６の工程において、ガラスシール材３３を介してシリコンウェハ３１の上面にガラス基板１４が貼り合される。また、この工程において、シリコンウェハ３１の下面側が研削（BGR：Back Grind）され、シリコンウェハ３１が薄肉化される。
【００４１】
第７の工程において、レーザードリルにより、メタルパッド３２を貫通してストッパ層３４に到るまで縦孔３５が加工される。このとき、レーザードリルのパワーを高出力にしても、例えば、上述の特許文献１の金属バンプよりも膜厚化されたストッパ層３４においてレーザードリルによる加工の進行が停止される。即ち、ストッパ層３４が貫通することなく、高出力のレーザードリルにより短時間で縦孔３５が加工される。
【００４２】
第８の工程において、縦孔３５およびシリコンウェハ３１の下面に絶縁膜３６が形成される。
【００４３】
第９の工程において、縦孔３５の先端面における絶縁膜３６が開口されて、縦孔３５にストッパ層３４が露出される。その後、ストッパ層３４および絶縁膜３６にメタルシード層３７が積層される。これにより、ストッパ層３４とメタルシード層３７とが電気的に接続される。その後、図１に示されているように、めっき層３８、ソルダーマスク３９、ソルダーボール４０が形成される。
【００４４】
以上のように縦孔配線部１３は形成され、ガラスシール材３３に形成された開口部４２にペースト５１（図５）を充填することによりストッパ層３４が形成されるので、約５０μｍの厚みのあるストッパ層３４が形成可能である。また、スクリーン印刷法またはスプレーコート法を採用することで、例えば、スパッタ法を採用する場合などに要する加工時間と比較して、１／２から１／１０まで程度の短時間でストッパ層３４を形成することができる。
【００４５】
このようにストッパ層３４を膜厚化することで、上述したような製造工程による製造方法では、特許文献１に開示されている製造方法よりも、高出力のレーザードリルを使用することができる。これにより、高出力のレーザードリルにより短時間で縦孔３５を加工することができ、縦孔配線部１３の製造時間を従来よりも短縮することができる。従って、全体的に、固体撮像素子１１の製造時間が短縮されるので、固体撮像素子１１の製造コストの低減を図ることができる。
【００４６】
一方、例えば、上述の特許文献１に開示されている金属バンプの厚みを増すことにより、金属バンプによりレーザードリルをストップさせることができると想定される。しかしながら、金属バンプの厚みを増す場合には、金属バンプの形成に長時間を要するだけでなく、隣接する金属バンプどうしが接触する恐れがあった。これに対し、固体撮像素子１１における縦孔配線部１３の製造方法では、ガラスシール材３３に形成された開口部を充填するようにストッパ層３４が形成されるため、ストッパ層３４どうしが接触することが発生することはない。
【００４７】
また、レーザードリルを使用した場合、レーザードリルの装置の装置コストは、DRIEの装置コストよりも安価であり、この点においても、固体撮像素子１１の製造コストの低減を図ることができる。
【００４８】
さらに、約５０μｍの厚みのあるストッパ層３４により、レーザードリルによる縦孔３５の加工を確実に停止することができ、レーザードリルによる加工の制御を容易に行うことができる。また、ストッパ層３４に厚みがあるので、レーザードリルによる加工を簡易的な制御で行うことができ、縦孔３５の深さに多少のバラツキが発生しても、ストッパ層３４とメタルシード層３７とで良好なコンタクトを得ることができる。つまり、固体撮像素子１１は、縦孔３５の深さバラツキに対してロバストのある設計と言うことができる。
【００４９】
ここで、図６には、ストッパ層３４として使用可能な材料が示されている。
【００５０】
上述したように、レーザードリルによりシリコンウェハ３１に縦孔３５を加工するため、ストッパ層３４においてレーザードリルによる加工の進行を停止させるには、シリコン（Si）の融点（1410℃）よりも融点が高い材料をストッパ層３４として使用することが好ましい。また、シリコンの融点よりも融点が低い材料であっても、縦孔配線部１３では、ストッパ層３４の厚みを５０μｍ程度と厚く形成することができるので、この厚みによりストッパ層３４が貫通することなくレーザードリルによる加工の進行を停止させることができる。
【００５１】
シリコンの融点よりも融点が低い材料としては、銀（Ag：融点961℃）、金（Au：融点：1063℃）、および銅（Cu：融点1083℃）がストッパ層３４として使用可能である。
【００５２】
また、シリコンの融点よりも融点が高い材料としては、クロム（Cr：融点1890℃）、イリジウム（Ir：融点2410℃）、モリブデン（Mo：融点2610℃）、ニオブ（Nb：融点2468℃）、ニッケル（Ni：融点1453℃）、パラジウム（Pd：融点1552℃）、白金（Pt：融点1769℃）、ルテニウム（Ru：融点2250℃）、タンタル（Ta：融点2998℃）、バナジウム（V：融点1890℃）、タングステン（W：融点3410℃）、および、ジルコニウム（Zr：融点1852℃）がストッパ層３４として使用可能である。
【００５３】
さらに、これらの材料の中でもペーストとして容易に入手することができる材料、例えば銀や銅などをストッパ層３４として使用することがより好適である。また、これらの材料の他、窒化チタン（TiN）や、窒化タンタル（TaN）などもストッパ層３４として使用することができる。窒化チタンおよび窒化タンタルの融点は、シリコンの融点よりも非常に高く、それぞれ2930℃および3090℃であり、窒化チタンおよび窒化タンタルで上述した程度の厚みのストッパ層３４を形成することで、より良好に、レーザードリルによる加工の進行を停止させることができる。
【００５４】
なお、上述の縦孔配線部１３では、メタルパッド３２の上面にストッパ層３４が形成された構成例が示されているが、メタルパッド３２の下面にストッパ層３４が形成される構成としてもよい。
【００５５】
図７には、メタルパッド３２の下面にストッパ層３４’が形成されているシリコンウェハ３１が示されている。例えば、図２で説明した第１の工程においてメタルパッド３２を形成する際に、メタルパッド３２よりも先にストッパ層３４’を形成することで、メタルパッド３２の下面にストッパ層３４’を形成することができる。
【００５６】
図８は、電子機器に搭載される撮像装置の構成例を示すブロック図である。
【００５７】
図８に示すように、撮像装置１０１は、光学系１０２、シャッタ装置１０３、撮像素子１０４、駆動回路１０５、信号処理回路１０６、モニタ１０７、およびメモリ１０８を備えて構成され、静止画像および動画像を撮像可能である。
【００５８】
光学系１０２は、１枚または複数枚のレンズを有して構成され、被写体からの像光（入射光）を撮像素子１０４に導き、撮像素子１０４の受光面（センサ部）に結像させる。
【００５９】
シャッタ装置１０３は、光学系１０２および撮像素子１０４の間に配置され、駆動回路１０５の制御に従って、撮像素子１０４への光照射期間および遮光期間を制御する。
【００６０】
撮像素子１０４としては、上述したような構成例の固体撮像素子１１が適用される。撮像素子１０４には、光学系１０２およびシャッタ装置１０３を介して受光面に結像される像に応じて、一定期間、信号電荷が蓄積される。そして、撮像素子１０４に蓄積された信号電荷は、駆動回路１０５から供給される駆動信号（タイミング信号）に従って転送される。
【００６１】
駆動回路１０５は、撮像素子１０４の転送動作、および、シャッタ装置１０３のシャッタ動作を制御する駆動信号を出力して、撮像素子１０４およびシャッタ装置１０３を駆動する。
【００６２】
信号処理回路１０６は、撮像素子１０４から出力された信号電荷に対して各種の信号処理を施す。信号処理回路１０６が信号処理を施すことにより得られた画像（画像データ）は、モニタ１０７に供給されて表示されたり、メモリ１０８に供給されて記憶（記録）されたりする。
【００６３】
このように構成されている撮像装置１０１では、撮像素子１０４として、上述したように低コストで製造可能な固体撮像素子１１を適用することにより、撮像装置１０１の製造コストの削減を図ることができる。
【００６４】
なお、縦孔３５の加工には、レーザードリルの他、DRIEやドライエッチングなどを採用することができる。
【００６５】
また、固体撮像素子１１の構成は、裏面照射型のCMOS型固体撮像素子や、表面照射型のCMOS型固体撮像素子、CCD（Charge Coupled Device）型固体撮像素子に採用することができる。さらに、本発明は、固体撮像素子の他、例えば、論理回路がＩＣ（Integrated Circuit）チップ上に集積されて構成されたロジックチップなどの半導体装置（半導体素子）に適用することができる。
【００６６】
なお、本発明の実施の形態は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更が可能である。
【符号の説明】
【００６７】
１１ 固体撮像素子１１， １２ センサ部， １３ 縦孔配線部， １４ ガラス基板， ２１ フォトダイオード， ２２ オンチップマイクロレンズ， ３１ シリコンウェハ， ３２ メタルパッド， ３３ ガラスシール材， ３４ ストッパ層， ３５ 縦孔， ３６ 絶縁膜， ３７ メタルシード層， ３８ めっき層， ３９ ソルダーマスク， ４０ ソルダーボール， ４１乃至４３ 開口部， １０１ 撮像装置， １０２ 光学系， １０３ シャッタ装置， １０４ 撮像素子， １０５ 駆動回路， １０６ 信号処理回路， １０７ モニタ， １０８ メモリ
【特許請求の範囲】
【請求項１】
半導体からなる基板である半導体基板と、
前記半導体基板の内部の一方の面側に形成された電極層と、
前記半導体基板の一方の面に積層された枠層と、
前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に形成された導電体層と、
前記半導体基板の他方の面から前記導電体層まで開口するように形成された縦孔と、
前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように形成された配線層と
を備える半導体装置。
【請求項２】
前記縦孔は、レーザードリルにより、前記半導体基板の他方の面から前記電極層を貫通して前記導電体層に到るまで形成される
請求項１に記載の半導体装置。
【請求項３】
前記導電体層は、導電体のペースト材が前記開口部に充填されることにより形成される
請求項１に記載の半導体装置。
【請求項４】
前記枠層は、前記半導体基板の一方の面にガラス基板を貼り合せるのに使用されるシール材である
請求項１に記載の半導体装置。
【請求項５】
半導体からなる基板である半導体基板の一方の面側の内部に電極層を形成し、
前記半導体基板の一方の面に枠層を積層し、
前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に導電体層を形成し、
前記半導体基板の他方の面から前記導電体層まで開口するように縦孔を形成し、
前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように配線層を形成する
ステップを含む半導体装置の製造方法。
【請求項６】
半導体からなる基板である半導体基板と、
前記半導体基板の内部の一方の面側に形成された電極層と、
前記半導体基板の一方の面に積層された枠層と、
前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に形成された導電体層と、
前記半導体基板の他方の面から前記導電体層まで開口するように形成された縦孔と、
前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように形成された配線層と
を有する半導体装置
を備える電子機器。
【請求項１】
半導体からなる基板である半導体基板と、
前記半導体基板の内部の一方の面側に形成された電極層と、
前記半導体基板の一方の面に積層された枠層と、
前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に形成された導電体層と、
前記半導体基板の他方の面から前記導電体層まで開口するように形成された縦孔と、
前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように形成された配線層と
を備える半導体装置。
【請求項２】
前記縦孔は、レーザードリルにより、前記半導体基板の他方の面から前記電極層を貫通して前記導電体層に到るまで形成される
請求項１に記載の半導体装置。
【請求項３】
前記導電体層は、導電体のペースト材が前記開口部に充填されることにより形成される
請求項１に記載の半導体装置。
【請求項４】
前記枠層は、前記半導体基板の一方の面にガラス基板を貼り合せるのに使用されるシール材である
請求項１に記載の半導体装置。
【請求項５】
半導体からなる基板である半導体基板の一方の面側の内部に電極層を形成し、
前記半導体基板の一方の面に枠層を積層し、
前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に導電体層を形成し、
前記半導体基板の他方の面から前記導電体層まで開口するように縦孔を形成し、
前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように配線層を形成する
ステップを含む半導体装置の製造方法。
【請求項６】
半導体からなる基板である半導体基板と、
前記半導体基板の内部の一方の面側に形成された電極層と、
前記半導体基板の一方の面に積層された枠層と、
前記電極層が前記半導体基板の一方の面に露出するように前記半導体基板および前記枠層に加工された開口部に形成された導電体層と、
前記半導体基板の他方の面から前記導電体層まで開口するように形成された縦孔と、
前記縦孔の先端部において前記導電体層を介して前記電極層に電気的に接続され、前記半導体基板の他方の面まで延在するように形成された配線層と
を有する半導体装置
を備える電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２０１２−１９１０５５（Ｐ２０１２−１９１０５５Ａ）
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願番号】特願２０１１−５４３８９（Ｐ２０１１−５４３８９）
【出願日】平成２３年３月１１日（２０１１．３．１１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２４年１０月４日（２０１２．１０．４）
【国際特許分類】
【出願日】平成２３年３月１１日（２０１１．３．１１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]