固体撮像素子、及び、電子機器
【課題】光学的な干渉を抑制することが可能な固体撮像素子を提供する。
【解決手段】半導体基体３１と、半導体基体３１の第１主面上に形成された、Ｇｅを含む第１半導体層３２とを備える固体撮像素子３０を構成する。この固体撮像素子３０は、半導体基体３１の第２主面に形成された転送トランジスタＴｒ１と、第１半導体層３２を含む領域に形成されたフォトダイオード３３とを備える。
【解決手段】半導体基体３１と、半導体基体３１の第１主面上に形成された、Ｇｅを含む第１半導体層３２とを備える固体撮像素子３０を構成する。この固体撮像素子３０は、半導体基体３１の第２主面に形成された転送トランジスタＴｒ１と、第１半導体層３２を含む領域に形成されたフォトダイオード３３とを備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本技術は、固体撮像素子、及び、電子機器に係わる。特に、Ｇｅ含有半導体層を備える固体撮像素子、及び、電子機器に係わる。
【背景技術】
【０００２】
Ｓｉを基板としたイメージセンサ、特に裏面照射型イメージセンサは、受光部側に回路部の配線層が無い構造から、表面照射型によりも感度が向上する。このような裏面照射型の固体撮像素子においては、隣接する画素間での干渉、特に隣接画素への侵入光による混色の低下が求められている。混色を抑制する方法として、画素間に遮光層を形成する方法が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１８６８１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の固体撮像素子においては、隣接する画素間での干渉、特に入射光が隣接画素へ侵入する光学的干渉、例えば光学混色の低下が求められている。
【０００５】
本技術においては、光学的な干渉を抑制することが可能な固体撮像素子、及び、電子機器を提供するものである。
【課題を解決するための手段】
【０００６】
本技術の固体撮像素子は、半導体基体と、半導体基体の第１主面上に形成された、Ｇｅを含む第１半導体層とを備える。そして、半導体基体の第２主面に形成された転送トランジスタと、第１半導体層を含む領域に形成されたフォトダイオードとを備える。
また、本技術の電子機器は、上記固体撮像素子と、固体撮像素子の出力信号を処理する信号処理回路とを有する。
【０００７】
上述の固体撮像素子によれば、Ｇｅを含む第１半導体層を備えることにより、第１半導体層での入射光の吸収が大きくなる。このため、第１半導体層を通過して隣接する画素へ再入射する光の量を減少させることができる。この結果、固体撮像素子の光学的干渉を抑制することができる。そして、この固体撮像素子を用いることにより、光学的特性に優れた電気機器を構成することができる。
【発明の効果】
【０００８】
本技術によれば、光学的干渉を抑制することが可能な固体撮像素子、及び、電子機器を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態の固体撮像素子の構成を示す平面図である。
【図２】第１実施形態の固体撮像素子の画素部の構成を示す断面図である。
【図３】Ｓｉ基板における光吸収割合を示すグラフである。
【図４】Ｓｉ０．９Ｇｅ０．１半導体層における光吸収割合を示すグラフである。
【図５】Ｓｉ０．８Ｇｅ０．２半導体層における光吸収割合を示すグラフである。
【図６】Ｓｉ０．７Ｇｅ０．３半導体層における光吸収割合を示すグラフである。
【図７】Ｓｉ０．６Ｇｅ０．４半導体層における光吸収割合を示すグラフである。
【図８】Ｓｉ．０５Ｇｅ０．５半導体層における光吸収割合を示すグラフである。
【図９】各組成の半導体層の光吸収係数と入射光波長との関係を示すグラフである。
【図１０】実施例で用いた固体撮像素子の画素部の各構成の寸法を示す図である。
【図１１】各波長の入射光深さと入射光強度を示すグラフである。
【図１２】第２実施形態の固体撮像素子の画素部の構成を示す断面図である。
【図１３】電子機器の構成を示す図である。
【発明を実施するための形態】
【００１０】
以下、本技術を実施するための最良の形態の例を説明するが、本技術は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
１．固体撮像素子の第１実施形態
２．固体撮像素子の第２実施形態
３．電子機器
【００１１】
〈１．固体撮像素子の第１実施形態〉
［固体撮像素子の構成例：概略構成図］
以下、本実施形態の固体撮像素子の具体的な実施の形態について説明する。
図１に、裏面照射型の固体撮像素子の一例として、三次元構造のＭＯＳ（Metal Oxide Semiconductor）型の固体撮像素子の概略構成図を示す。図１に示す固体撮像素子１０は、光電変換部が配列形成されたセンサ基板１１と、このセンサ基板１１に対して積層させた状態で貼り合わされた回路基板２１とを備えている。
【００１２】
センサ基板１１は、一方の面を受光面Ａとし、光電変換部を含む複数の画素１３が受光面Ａに対して２次元的に配列された画素領域１４を備えている。画素領域１４には、複数の画素駆動線１５が行方向に配線され、複数の垂直信号線１６が列方向に配線されており、１つの画素１３が１本の画素駆動線１５と１本の垂直信号線１６とに接続される状態で配置されている。これらの各画素１３には、光電変換部と、電荷蓄積部と、複数のトランジスタ（いわゆるＭＯＳトランジスタ）および容量素子等で構成された画素回路とが設けられている。尚、画素回路の一部は、受光面Ａとは反対側の表面側に設けられている。また複数の画素で画素回路の一部を共有していても良い。
【００１３】
またセンサ基板１１は、画素領域１４の外側に周辺領域１７を備えている。この周辺領域１７には、電極パッドを含む配線１８が設けられている。この配線１８は、必要に応じてセンサ基板１１に設けられた画素駆動線１５、垂直信号線１６、および画素回路、さらには回路基板２１に設けられた駆動回路に接続されている。
【００１４】
回路基板２１は、センサ基板１１側に向かう一面側に、センサ基板１１に設けられた各画素１３を駆動するための垂直駆動回路２２、カラム信号処理回路２３、水平駆動回路２４、およびシステム制御回路２５などの駆動回路を備えている。これらの駆動回路は、センサ基板１１側の配線１８に接続されている。尚、センサ基板１１の表面側に設けられた画素回路も、駆動回路の一部である。
【００１５】
［固体撮像素子の構成例：画素部］
次に、図２に、本実施形態の固体撮像素子の１画素を構成する要部の断面図を示す。
図２に示す固体撮像素子３０は、半導体基体３１と、半導体基体３１上に形成された第１半導体層３２とを備える。第１半導体層３２は、半導体基体３１の第１主面（固体撮像素子３０の受光面）側に形成されている。
第１半導体層３２の半導体基体３１と反対側の面は、固体撮像素子３０の光の入射面である。以降の説明では、上記光の入射面を第１半導体層３２の第１主面とし、半導体基体３１と接する面を第１半導体層３２の第２主面とする。また、上記光の入射面を固体撮像素子３０の裏面とし、半導体基体３１の第２主面側を固体撮像素子３０の表面とする。
【００１６】
半導体基体３１は、一般的に固体撮像素子の製造に用いられる、例えばシリコン基板等を用いられる。
第１半導体層３２は、Ｇｅを含む半導体層である。Ｇｅを含む半導体層としては、エピタキシャル成長により形成されたＳｉＧｅ混晶、又は、Ｇｅ単体の半導体層を用いる。ＳｉＧｅ混晶を用いる場合には、組成式Ｓｉ（１−ｘ）Ｇｅ（ｘ）の組成比ｘが０以外の組成、特に、ｘが０．０５以上１．０未満である組成を用いる。
【００１７】
第１半導体層３２の第１主面の表面から、半導体基体３１の第２主面側まで、フォトダイオード（ＰＤ）３３が形成されている。ＰＤ３３は、第１半導体層３２の第１主面の表面と、半導体基体３１の第２主面側の表面とに、第１導電型（ｐ型）半導体領域を有する。そして、このｐ型半導体領域の間に、第１半導体層３２から半導体基体３１まで連続して形成された第２導電型（ｎ型）半導体領域を有する。また、ＰＤ３３と隣接する画素のＰＤ３３Ａとの間には、第１導電型（ｐ型）半導体領域からなる画素分離部を備える。
【００１８】
また、半導体基体３１の第２主面上に、ゲート絶縁膜を介してゲート電極３４が形成されている。そして、半導体基体３１の表面側において、ゲート電極３４を介してＰＤ３３と対になる位置に、フローティングディフュージョン（ＦＤ）３５が形成されている。これにより、ゲート電極３４、及び、ＰＤ３３とＦＤ３５とをソース・ドレインとする転送トランジスタＴｒ１が形成される。
【００１９】
半導体基体３１の第２主面上には、固体撮像素子３０の多層配線層３６が形成されている。多層配線層３６は、複数積層された層間絶縁層と導体層とからなる。第１半導体層３２の第１主面上には、画素間を遮光するための遮光膜３７を備える。この遮光膜３７の開口部からＰＤ３３に光が入射する。遮光膜３７上には、カラーフィルタ３８やマイクロレンズ３９等の各種光学部品が搭載されている。
【００２０】
上述の構成の固体撮像素子３０では、固体撮像素子３０の受光面側に、Ｇｅを含む半導体層が形成されている。そして、トランジスタＴｒ１等からなる回路部が半導体基体３１の第２主面に形成されている。
Ｇｅはバンドギャップが０．６６ｅＶである。また、一般的に固体撮像素子の受光部を構成するＳｉのバンドギャップは、１．１１ｅＶである。つまり、Ｇｅのバンドギャップは、Ｓｉよりも小さい。このため、Ｇｅを含む第１半導体層３２に形成されているＰＤ３３は、Ｓｉ基板内に形成される場合よりも、光吸収係数が全波長領域において大きくなる。
【００２１】
Ｇｅを含む半導体層の光吸収係数について説明する。
Ｓｉ単体基板と、組成式Ｓｉ（１−ｘ）Ｇｅ（ｘ）の組成比ｘを変化させた組成の半導体層について、入射光の吸収の様子を表すグラフを図３〜８に示す。
図３に、Ｓｉ単体からなる基板において、基板の深さに対する光吸収割合のグラフを示す。また、図４〜図８に、Ｓｉ（１−ｘ）Ｇｅ（ｘ）の組成の半導体層において、Ｇｅの比率ｘを、０．１〜０．５まで０．１ずつ大きくした半導体層の光吸収割合のグラフを示す。
図４はＳｉ０．９Ｇｅ０．１の組成の半導体層における光吸収割合のグラフである。図５はＳｉ０．８Ｇｅ０．２、図６はＳｉ０．７Ｇｅ０．３、図７はＳｉ０．６Ｇｅ０．４、図８はＳｉ．０５Ｇｅ０．５の組成の半導体層における光吸収割合のグラフである。
さらに、図９に、Ｓｉ基板と、上述のＳｉ０．９Ｇｅ０．１、Ｓｉ０．８Ｇｅ０．２、Ｓｉ０．７Ｇｅ０．３、及び、Ｓｉ０．６Ｇｅ０．４の組成の半導体層とにおける光吸収係数（ｃｍ−１）と入射光波長との関係を示す。
【００２２】
図３〜８に示すグラフでは、入射光の波長を４００ｎｍから９５０ｎｍまで５０ｎｍ刻みで示し、横軸に光が入射する基板の深さ、縦軸に光吸収割合を示す。光吸収割合は、入射時の光の強度からの減衰を０〜１の範囲で表している。つまり、入射時の光吸収割合を０とし、入射光の強度が徐々に低下して強度が０となった時点での光吸収割合を１として示している。
【００２３】
図３〜図８に示すように、Ｇｅの組成比が大きくなるほど、可視光から赤外光までの全波長域において、浅い領域での光吸収割合が大きくなる。例えば、Ｓｉ４Ｇｅ（Ｓｉ０．８Ｇｅ０．２）の組成の半導体層においては、１．５μｍ程度の厚さで、３μｍの厚さのＳｉ基板と同等の光電変換効率を示す。また、図９に示すグラフから、Ｓｉ（１−ｘ）Ｇｅ（ｘ）半導体層は、全波長域に対して光吸収係数がＳｉよりも大きくなることがわかる。
従って、固体撮像素子３０の受光部を、Ｇｅを含む第１半導体層３２に形成すると、受光部の光吸収係数が、全波長領域においてＳｉよりも高くなる。このように、受光部側の光吸収係数が高まることにより、ＰＤ３３内での光電変換効率が大きくなる。
【００２４】
また、上述の入射深さと光吸収割合との関係、及び、波長と光吸収係数との関係によれば、Ｇｅを含む半導体層は、Ｇｅの組成比の変化により、光吸収係数が連続的に変化する。つまり、Ｇｅの添加比率を変えることにより、半導体層のバンドギャップを連続的に変えることができる。
また、ＧｅのＳｉに対する相溶性は１００％固溶である。このため、Ｇｅを含む半導体層は、Ｇｅの組成比を連続的に自由に変えることができる。
従って、第１半導体層３２のＧｅの含有比を調整することにより、固体撮像素子３０の受光部の光吸収係数を所望の値に設計することができる。
【００２５】
また、第１半導体層３２の厚さは、上述の各関係から固体撮像素子の実用的には０．０１〜５μｍとすることが好ましい。Ｇｅの組成比を大きくすることで吸収係数を大きくすることができるため、少なくとも０．０１μｍ程度の厚さで、Ｓｉ基板との光吸収の差異を発現することが可能である。また、５μｍ程度の厚さが有れば、充分な差異を発現することが可能である。
【００２６】
上述のように、本実施形態の固体撮像素子３０では、ＰＤ３３の受光面側に光電変換効率が大きい第１半導体層３２を備える。この構成により、入射光が受光面側において大きく光電変換する。ＰＤ３３の表面での入射光の光電変換量が大きくなるため、基体深部まで侵入する光が減衰する。このため、所望の画素で光電変換されずに直接隣接画素へ到達する光の割合が減少する。さらに、一度光電変換領域を透過した後、配線層により反射し再入射されて隣接画素へ到達する光の割合が減る。
上述のように、隣接画素へ侵入する光の割合が減少することにより、固体撮像素子３０の光学混色を抑制することができる。さらに、オプティカルブラック領域での偽信号による画質劣化の改善が可能となる。
【００２７】
例えば、図２に示すように、ＰＤ３３に対して斜めに入射された入射光４１が、最初に入射したＰＤ３３を通り、隣接する画素のＰＤ３３Ａへ入射する場合について考える。この場合、入射光４１は、最初に第１半導体層３２を通過する。この第１半導体層３２は、上述のようにＧｅを含むことによりＳｉ基板よりも光電変換効率が大きい。このため、入射光４１は第１半導体層３２中で光電変換され、隣接する画素へ向かう途中で吸収される。従って、隣接する画素３３Ａに到達するまでに、入射光４１の光量が大きく減少する。
【００２８】
また、ＰＤ３３に対して斜めに入射する入射光４１は、ＰＤ３３に対して垂直に近い角度で入射する入射光４２よりも、第１半導体層３２を通過する距離が長くなる。このため、斜めに入射する入射光４１は、第１半導体層３２での吸収量が大きくなる。従って、受光面側に光電変換率の大きい第１半導体層３２を備えることにより、隣接画素３３Ａに到達する光量を減少させることができる。
【００２９】
このように、第１半導体層３２を備えることにより、隣接画素へ侵入する斜め光に対し、隣接画素へ到達するまでに光量を大きく減少させることができる。そして、隣接画素のＰＤ３３Ａにおいて、ＰＤ３３からの斜め光により光電変換される光学的な干渉に起因する偽信号の割合を減少させることができる。
また、固体撮像素子３０の受光面での光吸収係数が高まることにより、受光部を透過し配線層にまで到達する入射光の割合も減少する。このため、配線層からの反射による隣接画素への光学的な干渉（混色）を抑制することができる。
【００３０】
従来のＳｉを基板のみから構成された一般的な固体撮像素子、特に裏面照射型の固体撮像素子は、インナーレンズによる集光が不十分等の理由により、一部の入射光が光電変換される前に隣接画素へ到達する光学混色が問題となる。また、入射光が光電変換せずに回路部側まで到達し、回路部側にある配線層等で反射し、この反射光が隣接画素へ再入射する現象も、裏面照射型イメージセンサにおける偽信号の要因となる。
表面型の固体撮像素子では、上記の光学的混色を、受光面側にある回路部の配線層を画素間に配置することで低減させていた。裏面照射型の固体撮像素子では、受光面側に配線層が形成されていないため、画素間に回路部の配線層を形成する方法で、光学的混色を防ぐことができない。
【００３１】
上述の実施形態の固体撮像素子では、裏面照射型イメージセンサの受光部側にＧｅを含む半導体層をエピタキシャル成長で作製し、回路部側をＳｉ等の半導体基体中に形成する。このような構成の固体撮像素子により、隣接する画素間での干渉、特に入射光が隣接画素へ侵入する光学的干渉、例えば光学混色を抑制することができる。
【００３２】
なお、上述の実施形態では、受光部を第１半導体層と半導体基体とに渡って形成したが、半導体基体を薄く、第１半導体層を厚く形成することにより、ＰＤを第１半導体層内のみに形成する構成としてもよい。特に、赤外線等の長波長成分は、Ｓｉ基板では透過性が高いため、受光部が基板の深くまで形成されていた。これに対し、Ｇｅを含む半導体層では、赤外領域まで含む全波長域でＳｉよりも光電変換効率が高くなる。このため、Ｇｅを含む半導体層を用いることにより、受光部を浅く形成しても赤外線等の長波長成分を充分に変換することができる。
さらに、上述の実施形態では、裏面照射型の固体撮像素子にＧｅ含有半導体層を適用した場合について説明しているが、上述のＧｅ含有半導体層をＣＣＤ型固体撮像素子にも適用できる。
上述の場合にも、電荷転送パス等に結晶欠陥がない方が好ましいため、ゲート電極下やＦＤ等の回路部は、半導体基体内に形成することが好ましい。
【００３３】
［実施例］
次に、上述の実施形態の固体撮像素子において、隣接画素への入射光の減衰の様子について実施例を用いて説明する。実施例で用いる固体撮像素子は、上述の図２に示す固体撮像素子３０と同じ構成である。実施例で用いる固体撮像素子３０の画素部の各構成の寸法を図１０に示す。
図１０に示すように、半導体基体３１の厚さを１．５μｍとし、この半導体基体３１上に、第１半導体層３２を１．５μｍの厚さで形成した。半導体基体３１は、Ｓｉ単体である。第１半導体層３２の組成はＳｉ０．８Ｇｅ０．２である。この構成より、センサ受光部側から厚さ３μｍの光電変換領域を有する裏面照射型の固体撮像素子とした。
また、ＰＤ３３を通り隣接する画素のＰＤ３３Ａへ入射する入射光４１について、入射光４１がＰＤ３３とＰＤ３３Ａとの画素境界４３を通過する位置を、受光面側から１．５μｍとした。
【００３４】
図１１に、上述の構成の固体撮像素子３０における入射光４１の減衰の様子を示す。図１１に示すグラフは、縦軸が入射光４１の入射光強度、横軸が基板の受光面からの深さを示す。入射光強度は、固体撮像素子３０の受光面の最表面における入射光４１の強度を１としている。また、入射光４１として、６５０ｎｍ（Ｒｅｄ）光、５５０ｎｍ（Ｇｒｅｅｎ）光、４５０ｎｍ（Ｂｌｕｅ）光を示す。
【００３５】
上述の条件における６５０ｎｍ（Ｒｅｄ）光の基板深さと入射光強度との関係を実線Ａで示す。同様に、５５０ｎｍ（Ｇｒｅｅｎ）光の基板深さと入射光強度との関係を実線Ｂで示し、４５０ｎｍ（Ｂｌｕｅ）光の基板深さと入射光強度との関係を実線Ｃで示す。
また、比較例として、Ｓｉ単体基板に対する６５０ｎｍ（Ｒｅｄ）光の基板深さと入射光強度との関係を破線Ｄで示す。同様に、Ｓｉ単体基板に対する５５０ｎｍ（Ｇｒｅｅｎ）光の基板深さと入射光強度との関係を破線Ｅ、４５０ｎｍ（Ｂｌｕｅ）光の基板深さと入射光強度との関係を破線Ｆで示す。
図１１に示すように、第１半導体層３２（Ｓｉ０．８Ｇｅ０．２）を通過する光は、Ｓｉ基板を通過する光よりも入射光強度が減少している。この減少は、第１半導体層３２への侵入と同時に大きく発生している。
【００３６】
また、図１１に示す結果から、実施例の光学混色の減少率を求めた。減少率は、入射光４１が画素境界４３を通過する時点、つまり、受光面から１．５μｍの深さでの各波長の実施例と比較例との入射高強度の比から求めた。
４５０ｎｍ光における、Ｓｉ単体基板（比較例）に対するＳｉ０．８Ｇｅ０．２半導体層（実施例）の光学混色の減少率は９９．６％であった。
５５０ｎｍ光おける、Ｓｉ単体基板（比較例）に対するＳｉ０．８Ｇｅ０．２半導体層（実施例）の光学混色の減少率は、８７．１％であった。
６５０ｎｍ光における、Ｓｉ単体基板（比較例）に対するＳｉ０．８Ｇｅ０．２半導体層（実施例）の光学混色の減少率は、５２．９％であった。
【００３７】
光学混色の減少率が示すように、固体撮像素子３０の受光面側にＧｅを含む第１半導体層３２を備えることにより、入射光４１を第１半導体層３２により減衰させることができる。このため、一度入射した画素を透過して隣接画素にと到達する光の量を減少させ、光学混色の発生を抑制することができる。
【００３８】
〈２．固体撮像素子の第２実施形態〉
次に、固体撮像素子の第２実施形態について説明する。図１２に、第２実施形態の固体撮像素子の１画素を構成する要部の断面図を示す。
図１２に示す固体撮像素子５０は、半導体基体５１と、第１半導体層５２と、第２半導体層５３とを備える。
なお、図１２に示す第２実施形態の固体撮像素子５０は、基板構成を除き、上述の図２に示す第１実施形態の固体撮像素子３０と同様の構成であるため、同様の各構成については詳細な説明を省略する。
【００３９】
固体撮像素子５０は、半導体基体５１の第１主面側に形成されている。
半導体基体５１の第１主面（固体撮像素子５０の受光面）側に第１半導体層５２が形成されている。さらに、第１半導体層５２の第１主面側（受光面）に第２半導体層５３が形成されている。
このため、固体撮像素子５０は、受光面側から順に、第２半導体層５３、第１半導体層５２、及び、半導体基体５１の３層を備える。
【００４０】
第２半導体層５３の表面から、半導体基体３１の第２主面側まで、第１半導体層５２を含み、フォトダイオード（ＰＤ）５４が形成されている。ＰＤ５４は、第２半導体層５３の受光面側の表面と、半導体基体５１の第２主面の表面とに、第１導電型（ｐ型）半導体領域を有する。そして、このｐ型半導体領域の間に、２半導体層５３、第１半導体層５２及び半導体基体５１の３層に連続して形成された第２導電型（ｎ型）半導体領域を有する。また、ＰＤ５４と隣接する画素のＰＤ５４Ａとの間は、第１導電型（ｐ型）半導体領域からなる画素分離部を備える。
また、半導体基体５１の第２主面上に、ゲート絶縁膜を介して形成されたゲート電極５５、ＰＤ５４、及び、半導体基体５１の表面に形成されたフローティングディフュージョン（ＦＤ）５６から、トランジスタＴｒ１が形成されている。
【００４１】
また、半導体基体５１の表面上には、固体撮像素子５０の多層配線層５７が形成されている。多層配線層５７は、複数積層された層間絶縁層と導体層とからなる。第２半導体層５３の受光面上には、画素間を遮光するための遮光膜５８を備える。そして、遮光膜５８上には、カラーフィルタ５９やマイクロレンズ６０等の各種光学部品が搭載されている。
【００４２】
半導体基体５１は、一般的に固体撮像素子の製造に用いられる、例えばシリコン基板等が用いられる。第１半導体層５２は、上述の第１実施形態と同様に、Ｇｅを含む半導体層である。
【００４３】
第２半導体層５３は、Ｇｅを含まない半導体層により形成されている。第２半導体層５３は、特にＳｉ単体から形成されていることが好ましい。第２半導体層５３は、例えば、Ｓｉのエピタキシャル成長層や、Ｓｉ薄膜を貼り合わせることにより形成する。
第２半導体層５３の厚さは、少なくとも、ＰＤ５４の受光面側の表面に形成されている第１導電型の半導体領域以上の厚さで形成することが好ましい。第１導電型の半導体領域の厚さは、基板表面からの暗電流を抑制するために少なくとも０．０１μｍ以上であることが好ましい。このため、第２半導体層５３の厚さも０．０１μｍ以上であることが好ましい。
また、Ｇｅを含む第１半導体層５２の受光面側に形成する第２半導体層５３は、薄い方が好ましい。受光面の近くまでＧｅを含む半導体層が形成されている方が、光電変換効率がよいため、斜め光の隣接画素への到達を減少させることができる。このため、第２半導体層５３は、光学的な干渉の抑制を低下させない程度の厚さ以下で形成する必要がある。例えば、第２半導体層５３の厚さの最大値は、５μｍ以下であることが好ましい。
【００４４】
受光面にＧｅを含む場合、つまり、受光部界面がＳｉ（１−ｘ）Ｇｅ（ｘ）の組成比ｘが０以外の場合には、半導体層のバンドギャップがＳｉよりも小さくなる。このため、結晶連続性の終端部が形成する、受光部表面の界面準位からの電子−ホール対の生成率が大きくなる。このため、受光部表面かの暗電流の増加が懸念される。このため、上述の第２実施形態の固体撮像素子５０では、受光部界面にＧｅを含まない構成、例えば、Ｓｉ（１−ｘ）Ｇｅ（ｘ）組成比ｘ＝０となる構成とする。Ｇｅを含む第１半導体層５２上に、例えばＳｉ単体からなる第２半導体層５３を備えることにより、受光部界面の状態は従来のＳｉと同等となる。この構成では、界面準位からの電子−ホール対の生成率を、従来のＳｉ基板を用いた固体撮像素子と同等に保つことができる。
従って、第２実施形態の固体撮像素子では、上述の第１実施形態の固体撮像素子と同様に光学的な干渉を抑制するとともに、受光界面からの暗電流をも抑制することができる。この結果、固体撮像素子の画質を向上させることができる。
【００４５】
〈３．電子機器〉
次に、上述の固体撮像素子を備える電子機器の実施形態について説明する。
上述の固体撮像素子は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。図１３に、電子機器の一例として、固体撮像素子を静止画像又は動画を撮影が可能なカメラに適用した場合の概略構成を示す。
【００４６】
この例のカメラ７０は、固体撮像素子７１と、固体撮像素子７１の受光センサ部に入射光を導く光学系７２と、固体撮像素子７１及び光学系７２間に設けられたシャッタ装置７３と、固体撮像素子７１を駆動する駆動回路７４とを備える。さらに、カメラ７０は、固体撮像素子７１の出力信号を処理する信号処理回路７５を備える。
【００４７】
固体撮像素子７１には、上述の第１実施形態及び第２実施形態の固体撮像素子を適用することができる。光学系（光学レンズ）７２は、被写体からの像光（入射光）を固体撮像素子７１の撮像面（不図示）上に結像させる。これにより、固体撮像素子７１内に、一定期間、信号電荷が蓄積される。なお、光学系７２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置７３は、入射光の固体撮像素子７１への光照射期間及び遮光期間を制御する。
【００４８】
駆動回路７４は、固体撮像素子７１及びシャッタ装置７３に駆動信号を供給する。そして、駆動回路７４は、供給した駆動信号により、固体撮像素子７１の信号処理回路７５への信号出力動作、及び、シャッタ装置７３のシャッタ動作を制御する。すなわち、この例では、駆動回路７４から供給される駆動信号（タイミング信号）により、固体撮像素子７１から信号処理回路７５への信号転送動作を行う。
【００４９】
信号処理回路７５は、固体撮像素子７１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
【００５０】
なお、上述した各実施形態に係る固体撮像素子では、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるイメージセンサに適用した場合を例に挙げて説明した。しかしながら、上述の固体撮像素子は、イメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。
【００５１】
また、上述の固体撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子に適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
さらに、上述の固体撮像素子は、画素アレイ部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像素子に限らない。例えば、画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像素子に対しても適用可能である。
上記各形態に固体撮像素子を適用した場合においても、上述の実施形態の固体撮像素子と同様に、光学的干渉の抑制が可能である。
なお、固体撮像素子はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００５２】
また、上記各実施の形態の固体撮像素子では、信号電荷として電子を用いた固体撮像素子について説明したが、信号電荷として正孔を用いた固体撮像素子に適用することもできる。この場合、上例で第１導電型をｐ型とし、第２導電型をｎ型とした構成を、第１導電型をｎ型とし、第２導電型をｐ型とする。
【００５３】
なお、本開示は以下のような構成も取ることができる。
（１）半導体基体と、前記半導体基体の第１主面上に形成された、Ｇｅを含む第１半導体層と、前記半導体基体の第２主面に形成された転送トランジスタと、前記第１半導体層を含む領域に形成されたフォトダイオードと、を備える固体撮像素子。
（２）前記第１半導体層が、Ｇｅ単体、又は、組成式Ｓｉ（１−ｘ）Ｇｅｘで表され、ｘが０．０５以上１．０未満である（１）に記載の固体撮像素子。
（３）前記第１半導体層上に、Ｇｅを含まない第２半導体層を備える（１）又は（２）に記載の固体撮像素子。
（４）前記第２半導体層は、前記フォトダイオードの受光面側に形成されている第１導電型の半導体領域の厚さ以上に形成されている（３）に記載の固体撮像素子。
（５）前記第１半導体層の厚さが０．０１μｍ以上５μｍ以下である（１）から（４）のいずれかに記載の固体撮像素子。
（６）（１）から（５）のいずれかに記載の固体撮像素子と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有する電子機器。
【符号の説明】
【００５４】
１０，３０，５０，７１ 固体撮像素子、１１ センサ基板、１３ 画素、１４ 画素領域、１５ 画素駆動線、１６ 垂直信号線、１７ 周辺領域、１８ 配線、２１ 回路基板、２２ 垂直駆動回路、２３ カラム信号処理回路、２４ 水平駆動回路、２５ システム制御回路、３１，５１ 半導体基体、３２，５２ 第１半導体層、３３，５４ フォトダイオード、３３Ａ 隣接画素、３４，５５ ゲート電極、３５，５６ フローティングディフュージョン、３６，５７ 多層配線層、３７，５８ 遮光膜、３８，５９ カラーフィルタ、３９，６０ マイクロレンズ、４１，４２ 入射光、４３ 画素境界、５３ 第２半導体層、７０ カメラ、７２ 光学系、７３ シャッタ装置、７４ 駆動回路、７５ 信号処理回路、Ｔｒ１ トランジスタ
【技術分野】
【０００１】
本技術は、固体撮像素子、及び、電子機器に係わる。特に、Ｇｅ含有半導体層を備える固体撮像素子、及び、電子機器に係わる。
【背景技術】
【０００２】
Ｓｉを基板としたイメージセンサ、特に裏面照射型イメージセンサは、受光部側に回路部の配線層が無い構造から、表面照射型によりも感度が向上する。このような裏面照射型の固体撮像素子においては、隣接する画素間での干渉、特に隣接画素への侵入光による混色の低下が求められている。混色を抑制する方法として、画素間に遮光層を形成する方法が提案されている（例えば、特許文献１参照）。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２０１０−１８６８１８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述の固体撮像素子においては、隣接する画素間での干渉、特に入射光が隣接画素へ侵入する光学的干渉、例えば光学混色の低下が求められている。
【０００５】
本技術においては、光学的な干渉を抑制することが可能な固体撮像素子、及び、電子機器を提供するものである。
【課題を解決するための手段】
【０００６】
本技術の固体撮像素子は、半導体基体と、半導体基体の第１主面上に形成された、Ｇｅを含む第１半導体層とを備える。そして、半導体基体の第２主面に形成された転送トランジスタと、第１半導体層を含む領域に形成されたフォトダイオードとを備える。
また、本技術の電子機器は、上記固体撮像素子と、固体撮像素子の出力信号を処理する信号処理回路とを有する。
【０００７】
上述の固体撮像素子によれば、Ｇｅを含む第１半導体層を備えることにより、第１半導体層での入射光の吸収が大きくなる。このため、第１半導体層を通過して隣接する画素へ再入射する光の量を減少させることができる。この結果、固体撮像素子の光学的干渉を抑制することができる。そして、この固体撮像素子を用いることにより、光学的特性に優れた電気機器を構成することができる。
【発明の効果】
【０００８】
本技術によれば、光学的干渉を抑制することが可能な固体撮像素子、及び、電子機器を提供することができる。
【図面の簡単な説明】
【０００９】
【図１】第１実施形態の固体撮像素子の構成を示す平面図である。
【図２】第１実施形態の固体撮像素子の画素部の構成を示す断面図である。
【図３】Ｓｉ基板における光吸収割合を示すグラフである。
【図４】Ｓｉ０．９Ｇｅ０．１半導体層における光吸収割合を示すグラフである。
【図５】Ｓｉ０．８Ｇｅ０．２半導体層における光吸収割合を示すグラフである。
【図６】Ｓｉ０．７Ｇｅ０．３半導体層における光吸収割合を示すグラフである。
【図７】Ｓｉ０．６Ｇｅ０．４半導体層における光吸収割合を示すグラフである。
【図８】Ｓｉ．０５Ｇｅ０．５半導体層における光吸収割合を示すグラフである。
【図９】各組成の半導体層の光吸収係数と入射光波長との関係を示すグラフである。
【図１０】実施例で用いた固体撮像素子の画素部の各構成の寸法を示す図である。
【図１１】各波長の入射光深さと入射光強度を示すグラフである。
【図１２】第２実施形態の固体撮像素子の画素部の構成を示す断面図である。
【図１３】電子機器の構成を示す図である。
【発明を実施するための形態】
【００１０】
以下、本技術を実施するための最良の形態の例を説明するが、本技術は以下の例に限定されるものではない。
なお、説明は以下の順序で行う。
１．固体撮像素子の第１実施形態
２．固体撮像素子の第２実施形態
３．電子機器
【００１１】
〈１．固体撮像素子の第１実施形態〉
［固体撮像素子の構成例：概略構成図］
以下、本実施形態の固体撮像素子の具体的な実施の形態について説明する。
図１に、裏面照射型の固体撮像素子の一例として、三次元構造のＭＯＳ（Metal Oxide Semiconductor）型の固体撮像素子の概略構成図を示す。図１に示す固体撮像素子１０は、光電変換部が配列形成されたセンサ基板１１と、このセンサ基板１１に対して積層させた状態で貼り合わされた回路基板２１とを備えている。
【００１２】
センサ基板１１は、一方の面を受光面Ａとし、光電変換部を含む複数の画素１３が受光面Ａに対して２次元的に配列された画素領域１４を備えている。画素領域１４には、複数の画素駆動線１５が行方向に配線され、複数の垂直信号線１６が列方向に配線されており、１つの画素１３が１本の画素駆動線１５と１本の垂直信号線１６とに接続される状態で配置されている。これらの各画素１３には、光電変換部と、電荷蓄積部と、複数のトランジスタ（いわゆるＭＯＳトランジスタ）および容量素子等で構成された画素回路とが設けられている。尚、画素回路の一部は、受光面Ａとは反対側の表面側に設けられている。また複数の画素で画素回路の一部を共有していても良い。
【００１３】
またセンサ基板１１は、画素領域１４の外側に周辺領域１７を備えている。この周辺領域１７には、電極パッドを含む配線１８が設けられている。この配線１８は、必要に応じてセンサ基板１１に設けられた画素駆動線１５、垂直信号線１６、および画素回路、さらには回路基板２１に設けられた駆動回路に接続されている。
【００１４】
回路基板２１は、センサ基板１１側に向かう一面側に、センサ基板１１に設けられた各画素１３を駆動するための垂直駆動回路２２、カラム信号処理回路２３、水平駆動回路２４、およびシステム制御回路２５などの駆動回路を備えている。これらの駆動回路は、センサ基板１１側の配線１８に接続されている。尚、センサ基板１１の表面側に設けられた画素回路も、駆動回路の一部である。
【００１５】
［固体撮像素子の構成例：画素部］
次に、図２に、本実施形態の固体撮像素子の１画素を構成する要部の断面図を示す。
図２に示す固体撮像素子３０は、半導体基体３１と、半導体基体３１上に形成された第１半導体層３２とを備える。第１半導体層３２は、半導体基体３１の第１主面（固体撮像素子３０の受光面）側に形成されている。
第１半導体層３２の半導体基体３１と反対側の面は、固体撮像素子３０の光の入射面である。以降の説明では、上記光の入射面を第１半導体層３２の第１主面とし、半導体基体３１と接する面を第１半導体層３２の第２主面とする。また、上記光の入射面を固体撮像素子３０の裏面とし、半導体基体３１の第２主面側を固体撮像素子３０の表面とする。
【００１６】
半導体基体３１は、一般的に固体撮像素子の製造に用いられる、例えばシリコン基板等を用いられる。
第１半導体層３２は、Ｇｅを含む半導体層である。Ｇｅを含む半導体層としては、エピタキシャル成長により形成されたＳｉＧｅ混晶、又は、Ｇｅ単体の半導体層を用いる。ＳｉＧｅ混晶を用いる場合には、組成式Ｓｉ（１−ｘ）Ｇｅ（ｘ）の組成比ｘが０以外の組成、特に、ｘが０．０５以上１．０未満である組成を用いる。
【００１７】
第１半導体層３２の第１主面の表面から、半導体基体３１の第２主面側まで、フォトダイオード（ＰＤ）３３が形成されている。ＰＤ３３は、第１半導体層３２の第１主面の表面と、半導体基体３１の第２主面側の表面とに、第１導電型（ｐ型）半導体領域を有する。そして、このｐ型半導体領域の間に、第１半導体層３２から半導体基体３１まで連続して形成された第２導電型（ｎ型）半導体領域を有する。また、ＰＤ３３と隣接する画素のＰＤ３３Ａとの間には、第１導電型（ｐ型）半導体領域からなる画素分離部を備える。
【００１８】
また、半導体基体３１の第２主面上に、ゲート絶縁膜を介してゲート電極３４が形成されている。そして、半導体基体３１の表面側において、ゲート電極３４を介してＰＤ３３と対になる位置に、フローティングディフュージョン（ＦＤ）３５が形成されている。これにより、ゲート電極３４、及び、ＰＤ３３とＦＤ３５とをソース・ドレインとする転送トランジスタＴｒ１が形成される。
【００１９】
半導体基体３１の第２主面上には、固体撮像素子３０の多層配線層３６が形成されている。多層配線層３６は、複数積層された層間絶縁層と導体層とからなる。第１半導体層３２の第１主面上には、画素間を遮光するための遮光膜３７を備える。この遮光膜３７の開口部からＰＤ３３に光が入射する。遮光膜３７上には、カラーフィルタ３８やマイクロレンズ３９等の各種光学部品が搭載されている。
【００２０】
上述の構成の固体撮像素子３０では、固体撮像素子３０の受光面側に、Ｇｅを含む半導体層が形成されている。そして、トランジスタＴｒ１等からなる回路部が半導体基体３１の第２主面に形成されている。
Ｇｅはバンドギャップが０．６６ｅＶである。また、一般的に固体撮像素子の受光部を構成するＳｉのバンドギャップは、１．１１ｅＶである。つまり、Ｇｅのバンドギャップは、Ｓｉよりも小さい。このため、Ｇｅを含む第１半導体層３２に形成されているＰＤ３３は、Ｓｉ基板内に形成される場合よりも、光吸収係数が全波長領域において大きくなる。
【００２１】
Ｇｅを含む半導体層の光吸収係数について説明する。
Ｓｉ単体基板と、組成式Ｓｉ（１−ｘ）Ｇｅ（ｘ）の組成比ｘを変化させた組成の半導体層について、入射光の吸収の様子を表すグラフを図３〜８に示す。
図３に、Ｓｉ単体からなる基板において、基板の深さに対する光吸収割合のグラフを示す。また、図４〜図８に、Ｓｉ（１−ｘ）Ｇｅ（ｘ）の組成の半導体層において、Ｇｅの比率ｘを、０．１〜０．５まで０．１ずつ大きくした半導体層の光吸収割合のグラフを示す。
図４はＳｉ０．９Ｇｅ０．１の組成の半導体層における光吸収割合のグラフである。図５はＳｉ０．８Ｇｅ０．２、図６はＳｉ０．７Ｇｅ０．３、図７はＳｉ０．６Ｇｅ０．４、図８はＳｉ．０５Ｇｅ０．５の組成の半導体層における光吸収割合のグラフである。
さらに、図９に、Ｓｉ基板と、上述のＳｉ０．９Ｇｅ０．１、Ｓｉ０．８Ｇｅ０．２、Ｓｉ０．７Ｇｅ０．３、及び、Ｓｉ０．６Ｇｅ０．４の組成の半導体層とにおける光吸収係数（ｃｍ−１）と入射光波長との関係を示す。
【００２２】
図３〜８に示すグラフでは、入射光の波長を４００ｎｍから９５０ｎｍまで５０ｎｍ刻みで示し、横軸に光が入射する基板の深さ、縦軸に光吸収割合を示す。光吸収割合は、入射時の光の強度からの減衰を０〜１の範囲で表している。つまり、入射時の光吸収割合を０とし、入射光の強度が徐々に低下して強度が０となった時点での光吸収割合を１として示している。
【００２３】
図３〜図８に示すように、Ｇｅの組成比が大きくなるほど、可視光から赤外光までの全波長域において、浅い領域での光吸収割合が大きくなる。例えば、Ｓｉ４Ｇｅ（Ｓｉ０．８Ｇｅ０．２）の組成の半導体層においては、１．５μｍ程度の厚さで、３μｍの厚さのＳｉ基板と同等の光電変換効率を示す。また、図９に示すグラフから、Ｓｉ（１−ｘ）Ｇｅ（ｘ）半導体層は、全波長域に対して光吸収係数がＳｉよりも大きくなることがわかる。
従って、固体撮像素子３０の受光部を、Ｇｅを含む第１半導体層３２に形成すると、受光部の光吸収係数が、全波長領域においてＳｉよりも高くなる。このように、受光部側の光吸収係数が高まることにより、ＰＤ３３内での光電変換効率が大きくなる。
【００２４】
また、上述の入射深さと光吸収割合との関係、及び、波長と光吸収係数との関係によれば、Ｇｅを含む半導体層は、Ｇｅの組成比の変化により、光吸収係数が連続的に変化する。つまり、Ｇｅの添加比率を変えることにより、半導体層のバンドギャップを連続的に変えることができる。
また、ＧｅのＳｉに対する相溶性は１００％固溶である。このため、Ｇｅを含む半導体層は、Ｇｅの組成比を連続的に自由に変えることができる。
従って、第１半導体層３２のＧｅの含有比を調整することにより、固体撮像素子３０の受光部の光吸収係数を所望の値に設計することができる。
【００２５】
また、第１半導体層３２の厚さは、上述の各関係から固体撮像素子の実用的には０．０１〜５μｍとすることが好ましい。Ｇｅの組成比を大きくすることで吸収係数を大きくすることができるため、少なくとも０．０１μｍ程度の厚さで、Ｓｉ基板との光吸収の差異を発現することが可能である。また、５μｍ程度の厚さが有れば、充分な差異を発現することが可能である。
【００２６】
上述のように、本実施形態の固体撮像素子３０では、ＰＤ３３の受光面側に光電変換効率が大きい第１半導体層３２を備える。この構成により、入射光が受光面側において大きく光電変換する。ＰＤ３３の表面での入射光の光電変換量が大きくなるため、基体深部まで侵入する光が減衰する。このため、所望の画素で光電変換されずに直接隣接画素へ到達する光の割合が減少する。さらに、一度光電変換領域を透過した後、配線層により反射し再入射されて隣接画素へ到達する光の割合が減る。
上述のように、隣接画素へ侵入する光の割合が減少することにより、固体撮像素子３０の光学混色を抑制することができる。さらに、オプティカルブラック領域での偽信号による画質劣化の改善が可能となる。
【００２７】
例えば、図２に示すように、ＰＤ３３に対して斜めに入射された入射光４１が、最初に入射したＰＤ３３を通り、隣接する画素のＰＤ３３Ａへ入射する場合について考える。この場合、入射光４１は、最初に第１半導体層３２を通過する。この第１半導体層３２は、上述のようにＧｅを含むことによりＳｉ基板よりも光電変換効率が大きい。このため、入射光４１は第１半導体層３２中で光電変換され、隣接する画素へ向かう途中で吸収される。従って、隣接する画素３３Ａに到達するまでに、入射光４１の光量が大きく減少する。
【００２８】
また、ＰＤ３３に対して斜めに入射する入射光４１は、ＰＤ３３に対して垂直に近い角度で入射する入射光４２よりも、第１半導体層３２を通過する距離が長くなる。このため、斜めに入射する入射光４１は、第１半導体層３２での吸収量が大きくなる。従って、受光面側に光電変換率の大きい第１半導体層３２を備えることにより、隣接画素３３Ａに到達する光量を減少させることができる。
【００２９】
このように、第１半導体層３２を備えることにより、隣接画素へ侵入する斜め光に対し、隣接画素へ到達するまでに光量を大きく減少させることができる。そして、隣接画素のＰＤ３３Ａにおいて、ＰＤ３３からの斜め光により光電変換される光学的な干渉に起因する偽信号の割合を減少させることができる。
また、固体撮像素子３０の受光面での光吸収係数が高まることにより、受光部を透過し配線層にまで到達する入射光の割合も減少する。このため、配線層からの反射による隣接画素への光学的な干渉（混色）を抑制することができる。
【００３０】
従来のＳｉを基板のみから構成された一般的な固体撮像素子、特に裏面照射型の固体撮像素子は、インナーレンズによる集光が不十分等の理由により、一部の入射光が光電変換される前に隣接画素へ到達する光学混色が問題となる。また、入射光が光電変換せずに回路部側まで到達し、回路部側にある配線層等で反射し、この反射光が隣接画素へ再入射する現象も、裏面照射型イメージセンサにおける偽信号の要因となる。
表面型の固体撮像素子では、上記の光学的混色を、受光面側にある回路部の配線層を画素間に配置することで低減させていた。裏面照射型の固体撮像素子では、受光面側に配線層が形成されていないため、画素間に回路部の配線層を形成する方法で、光学的混色を防ぐことができない。
【００３１】
上述の実施形態の固体撮像素子では、裏面照射型イメージセンサの受光部側にＧｅを含む半導体層をエピタキシャル成長で作製し、回路部側をＳｉ等の半導体基体中に形成する。このような構成の固体撮像素子により、隣接する画素間での干渉、特に入射光が隣接画素へ侵入する光学的干渉、例えば光学混色を抑制することができる。
【００３２】
なお、上述の実施形態では、受光部を第１半導体層と半導体基体とに渡って形成したが、半導体基体を薄く、第１半導体層を厚く形成することにより、ＰＤを第１半導体層内のみに形成する構成としてもよい。特に、赤外線等の長波長成分は、Ｓｉ基板では透過性が高いため、受光部が基板の深くまで形成されていた。これに対し、Ｇｅを含む半導体層では、赤外領域まで含む全波長域でＳｉよりも光電変換効率が高くなる。このため、Ｇｅを含む半導体層を用いることにより、受光部を浅く形成しても赤外線等の長波長成分を充分に変換することができる。
さらに、上述の実施形態では、裏面照射型の固体撮像素子にＧｅ含有半導体層を適用した場合について説明しているが、上述のＧｅ含有半導体層をＣＣＤ型固体撮像素子にも適用できる。
上述の場合にも、電荷転送パス等に結晶欠陥がない方が好ましいため、ゲート電極下やＦＤ等の回路部は、半導体基体内に形成することが好ましい。
【００３３】
［実施例］
次に、上述の実施形態の固体撮像素子において、隣接画素への入射光の減衰の様子について実施例を用いて説明する。実施例で用いる固体撮像素子は、上述の図２に示す固体撮像素子３０と同じ構成である。実施例で用いる固体撮像素子３０の画素部の各構成の寸法を図１０に示す。
図１０に示すように、半導体基体３１の厚さを１．５μｍとし、この半導体基体３１上に、第１半導体層３２を１．５μｍの厚さで形成した。半導体基体３１は、Ｓｉ単体である。第１半導体層３２の組成はＳｉ０．８Ｇｅ０．２である。この構成より、センサ受光部側から厚さ３μｍの光電変換領域を有する裏面照射型の固体撮像素子とした。
また、ＰＤ３３を通り隣接する画素のＰＤ３３Ａへ入射する入射光４１について、入射光４１がＰＤ３３とＰＤ３３Ａとの画素境界４３を通過する位置を、受光面側から１．５μｍとした。
【００３４】
図１１に、上述の構成の固体撮像素子３０における入射光４１の減衰の様子を示す。図１１に示すグラフは、縦軸が入射光４１の入射光強度、横軸が基板の受光面からの深さを示す。入射光強度は、固体撮像素子３０の受光面の最表面における入射光４１の強度を１としている。また、入射光４１として、６５０ｎｍ（Ｒｅｄ）光、５５０ｎｍ（Ｇｒｅｅｎ）光、４５０ｎｍ（Ｂｌｕｅ）光を示す。
【００３５】
上述の条件における６５０ｎｍ（Ｒｅｄ）光の基板深さと入射光強度との関係を実線Ａで示す。同様に、５５０ｎｍ（Ｇｒｅｅｎ）光の基板深さと入射光強度との関係を実線Ｂで示し、４５０ｎｍ（Ｂｌｕｅ）光の基板深さと入射光強度との関係を実線Ｃで示す。
また、比較例として、Ｓｉ単体基板に対する６５０ｎｍ（Ｒｅｄ）光の基板深さと入射光強度との関係を破線Ｄで示す。同様に、Ｓｉ単体基板に対する５５０ｎｍ（Ｇｒｅｅｎ）光の基板深さと入射光強度との関係を破線Ｅ、４５０ｎｍ（Ｂｌｕｅ）光の基板深さと入射光強度との関係を破線Ｆで示す。
図１１に示すように、第１半導体層３２（Ｓｉ０．８Ｇｅ０．２）を通過する光は、Ｓｉ基板を通過する光よりも入射光強度が減少している。この減少は、第１半導体層３２への侵入と同時に大きく発生している。
【００３６】
また、図１１に示す結果から、実施例の光学混色の減少率を求めた。減少率は、入射光４１が画素境界４３を通過する時点、つまり、受光面から１．５μｍの深さでの各波長の実施例と比較例との入射高強度の比から求めた。
４５０ｎｍ光における、Ｓｉ単体基板（比較例）に対するＳｉ０．８Ｇｅ０．２半導体層（実施例）の光学混色の減少率は９９．６％であった。
５５０ｎｍ光おける、Ｓｉ単体基板（比較例）に対するＳｉ０．８Ｇｅ０．２半導体層（実施例）の光学混色の減少率は、８７．１％であった。
６５０ｎｍ光における、Ｓｉ単体基板（比較例）に対するＳｉ０．８Ｇｅ０．２半導体層（実施例）の光学混色の減少率は、５２．９％であった。
【００３７】
光学混色の減少率が示すように、固体撮像素子３０の受光面側にＧｅを含む第１半導体層３２を備えることにより、入射光４１を第１半導体層３２により減衰させることができる。このため、一度入射した画素を透過して隣接画素にと到達する光の量を減少させ、光学混色の発生を抑制することができる。
【００３８】
〈２．固体撮像素子の第２実施形態〉
次に、固体撮像素子の第２実施形態について説明する。図１２に、第２実施形態の固体撮像素子の１画素を構成する要部の断面図を示す。
図１２に示す固体撮像素子５０は、半導体基体５１と、第１半導体層５２と、第２半導体層５３とを備える。
なお、図１２に示す第２実施形態の固体撮像素子５０は、基板構成を除き、上述の図２に示す第１実施形態の固体撮像素子３０と同様の構成であるため、同様の各構成については詳細な説明を省略する。
【００３９】
固体撮像素子５０は、半導体基体５１の第１主面側に形成されている。
半導体基体５１の第１主面（固体撮像素子５０の受光面）側に第１半導体層５２が形成されている。さらに、第１半導体層５２の第１主面側（受光面）に第２半導体層５３が形成されている。
このため、固体撮像素子５０は、受光面側から順に、第２半導体層５３、第１半導体層５２、及び、半導体基体５１の３層を備える。
【００４０】
第２半導体層５３の表面から、半導体基体３１の第２主面側まで、第１半導体層５２を含み、フォトダイオード（ＰＤ）５４が形成されている。ＰＤ５４は、第２半導体層５３の受光面側の表面と、半導体基体５１の第２主面の表面とに、第１導電型（ｐ型）半導体領域を有する。そして、このｐ型半導体領域の間に、２半導体層５３、第１半導体層５２及び半導体基体５１の３層に連続して形成された第２導電型（ｎ型）半導体領域を有する。また、ＰＤ５４と隣接する画素のＰＤ５４Ａとの間は、第１導電型（ｐ型）半導体領域からなる画素分離部を備える。
また、半導体基体５１の第２主面上に、ゲート絶縁膜を介して形成されたゲート電極５５、ＰＤ５４、及び、半導体基体５１の表面に形成されたフローティングディフュージョン（ＦＤ）５６から、トランジスタＴｒ１が形成されている。
【００４１】
また、半導体基体５１の表面上には、固体撮像素子５０の多層配線層５７が形成されている。多層配線層５７は、複数積層された層間絶縁層と導体層とからなる。第２半導体層５３の受光面上には、画素間を遮光するための遮光膜５８を備える。そして、遮光膜５８上には、カラーフィルタ５９やマイクロレンズ６０等の各種光学部品が搭載されている。
【００４２】
半導体基体５１は、一般的に固体撮像素子の製造に用いられる、例えばシリコン基板等が用いられる。第１半導体層５２は、上述の第１実施形態と同様に、Ｇｅを含む半導体層である。
【００４３】
第２半導体層５３は、Ｇｅを含まない半導体層により形成されている。第２半導体層５３は、特にＳｉ単体から形成されていることが好ましい。第２半導体層５３は、例えば、Ｓｉのエピタキシャル成長層や、Ｓｉ薄膜を貼り合わせることにより形成する。
第２半導体層５３の厚さは、少なくとも、ＰＤ５４の受光面側の表面に形成されている第１導電型の半導体領域以上の厚さで形成することが好ましい。第１導電型の半導体領域の厚さは、基板表面からの暗電流を抑制するために少なくとも０．０１μｍ以上であることが好ましい。このため、第２半導体層５３の厚さも０．０１μｍ以上であることが好ましい。
また、Ｇｅを含む第１半導体層５２の受光面側に形成する第２半導体層５３は、薄い方が好ましい。受光面の近くまでＧｅを含む半導体層が形成されている方が、光電変換効率がよいため、斜め光の隣接画素への到達を減少させることができる。このため、第２半導体層５３は、光学的な干渉の抑制を低下させない程度の厚さ以下で形成する必要がある。例えば、第２半導体層５３の厚さの最大値は、５μｍ以下であることが好ましい。
【００４４】
受光面にＧｅを含む場合、つまり、受光部界面がＳｉ（１−ｘ）Ｇｅ（ｘ）の組成比ｘが０以外の場合には、半導体層のバンドギャップがＳｉよりも小さくなる。このため、結晶連続性の終端部が形成する、受光部表面の界面準位からの電子−ホール対の生成率が大きくなる。このため、受光部表面かの暗電流の増加が懸念される。このため、上述の第２実施形態の固体撮像素子５０では、受光部界面にＧｅを含まない構成、例えば、Ｓｉ（１−ｘ）Ｇｅ（ｘ）組成比ｘ＝０となる構成とする。Ｇｅを含む第１半導体層５２上に、例えばＳｉ単体からなる第２半導体層５３を備えることにより、受光部界面の状態は従来のＳｉと同等となる。この構成では、界面準位からの電子−ホール対の生成率を、従来のＳｉ基板を用いた固体撮像素子と同等に保つことができる。
従って、第２実施形態の固体撮像素子では、上述の第１実施形態の固体撮像素子と同様に光学的な干渉を抑制するとともに、受光界面からの暗電流をも抑制することができる。この結果、固体撮像素子の画質を向上させることができる。
【００４５】
〈３．電子機器〉
次に、上述の固体撮像素子を備える電子機器の実施形態について説明する。
上述の固体撮像素子は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、又は、撮像機能を備えた他の機器などの電子機器に適用することができる。図１３に、電子機器の一例として、固体撮像素子を静止画像又は動画を撮影が可能なカメラに適用した場合の概略構成を示す。
【００４６】
この例のカメラ７０は、固体撮像素子７１と、固体撮像素子７１の受光センサ部に入射光を導く光学系７２と、固体撮像素子７１及び光学系７２間に設けられたシャッタ装置７３と、固体撮像素子７１を駆動する駆動回路７４とを備える。さらに、カメラ７０は、固体撮像素子７１の出力信号を処理する信号処理回路７５を備える。
【００４７】
固体撮像素子７１には、上述の第１実施形態及び第２実施形態の固体撮像素子を適用することができる。光学系（光学レンズ）７２は、被写体からの像光（入射光）を固体撮像素子７１の撮像面（不図示）上に結像させる。これにより、固体撮像素子７１内に、一定期間、信号電荷が蓄積される。なお、光学系７２は、複数の光学レンズを含む光学レンズ群で構成してもよい。また、シャッタ装置７３は、入射光の固体撮像素子７１への光照射期間及び遮光期間を制御する。
【００４８】
駆動回路７４は、固体撮像素子７１及びシャッタ装置７３に駆動信号を供給する。そして、駆動回路７４は、供給した駆動信号により、固体撮像素子７１の信号処理回路７５への信号出力動作、及び、シャッタ装置７３のシャッタ動作を制御する。すなわち、この例では、駆動回路７４から供給される駆動信号（タイミング信号）により、固体撮像素子７１から信号処理回路７５への信号転送動作を行う。
【００４９】
信号処理回路７５は、固体撮像素子７１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
【００５０】
なお、上述した各実施形態に係る固体撮像素子では、可視光の光量に応じた信号電荷を物理量として検知する単位画素が行列状に配置されてなるイメージセンサに適用した場合を例に挙げて説明した。しかしながら、上述の固体撮像素子は、イメージセンサへの適用に限られるものではなく、画素アレイ部の画素列ごとにカラム回路を配置してなるカラム方式の固体撮像素子全般に対して適用可能である。
【００５１】
また、上述の固体撮像素子は、可視光の入射光量の分布を検知して画像として撮像する固体撮像素子への適用に限らず、赤外線やＸ線、あるいは粒子等の入射量の分布を画像として撮像する固体撮像素子に適用可能である。また、広義の意味として、圧力や静電容量など、他の物理量の分布を検知して画像として撮像する指紋検出センサ等の固体撮像素子（物理量分布検知装置）全般に対して適用可能である。
さらに、上述の固体撮像素子は、画素アレイ部の各単位画素を行単位で順に走査して各単位画素から画素信号を読み出す固体撮像素子に限らない。例えば、画素単位で任意の画素を選択して、当該選択画素から画素単位で信号を読み出すＸ−Ｙアドレス型の固体撮像素子に対しても適用可能である。
上記各形態に固体撮像素子を適用した場合においても、上述の実施形態の固体撮像素子と同様に、光学的干渉の抑制が可能である。
なお、固体撮像素子はワンチップとして形成された形態であってもよいし、撮像部と、信号処理部または光学系とがまとめてパッケージングされた撮像機能を有するモジュール状の形態であってもよい。
【００５２】
また、上記各実施の形態の固体撮像素子では、信号電荷として電子を用いた固体撮像素子について説明したが、信号電荷として正孔を用いた固体撮像素子に適用することもできる。この場合、上例で第１導電型をｐ型とし、第２導電型をｎ型とした構成を、第１導電型をｎ型とし、第２導電型をｐ型とする。
【００５３】
なお、本開示は以下のような構成も取ることができる。
（１）半導体基体と、前記半導体基体の第１主面上に形成された、Ｇｅを含む第１半導体層と、前記半導体基体の第２主面に形成された転送トランジスタと、前記第１半導体層を含む領域に形成されたフォトダイオードと、を備える固体撮像素子。
（２）前記第１半導体層が、Ｇｅ単体、又は、組成式Ｓｉ（１−ｘ）Ｇｅｘで表され、ｘが０．０５以上１．０未満である（１）に記載の固体撮像素子。
（３）前記第１半導体層上に、Ｇｅを含まない第２半導体層を備える（１）又は（２）に記載の固体撮像素子。
（４）前記第２半導体層は、前記フォトダイオードの受光面側に形成されている第１導電型の半導体領域の厚さ以上に形成されている（３）に記載の固体撮像素子。
（５）前記第１半導体層の厚さが０．０１μｍ以上５μｍ以下である（１）から（４）のいずれかに記載の固体撮像素子。
（６）（１）から（５）のいずれかに記載の固体撮像素子と、前記固体撮像素子の出力信号を処理する信号処理回路と、を有する電子機器。
【符号の説明】
【００５４】
１０，３０，５０，７１ 固体撮像素子、１１ センサ基板、１３ 画素、１４ 画素領域、１５ 画素駆動線、１６ 垂直信号線、１７ 周辺領域、１８ 配線、２１ 回路基板、２２ 垂直駆動回路、２３ カラム信号処理回路、２４ 水平駆動回路、２５ システム制御回路、３１，５１ 半導体基体、３２，５２ 第１半導体層、３３，５４ フォトダイオード、３３Ａ 隣接画素、３４，５５ ゲート電極、３５，５６ フローティングディフュージョン、３６，５７ 多層配線層、３７，５８ 遮光膜、３８，５９ カラーフィルタ、３９，６０ マイクロレンズ、４１，４２ 入射光、４３ 画素境界、５３ 第２半導体層、７０ カメラ、７２ 光学系、７３ シャッタ装置、７４ 駆動回路、７５ 信号処理回路、Ｔｒ１ トランジスタ
【特許請求の範囲】
【請求項１】
半導体基体と、
前記半導体基体の第１主面上に形成された、Ｇｅを含む第１半導体層と、
前記半導体基体の第２主面に形成された転送トランジスタと、
前記第１半導体層を含む領域に形成されたフォトダイオードと、
を備える固体撮像素子。
【請求項２】
前記第１半導体層が、Ｇｅ単体、又は、組成式Ｓｉ（１−ｘ）Ｇｅｘで表され、ｘが０．０５以上１．０未満である請求項１に記載の固体撮像素子。
【請求項３】
前記第１半導体層上に、Ｇｅを含まない第２半導体層を備える請求項１に記載の固体撮像素子。
【請求項４】
前記フォトダイオードは、受光面側から第１導電型の半導体領域と第２導電型の半導体領域とを備え、前記第２半導体層は、前記フォトダイオードの受光面側に形成されている前記第１導電型の半導体領域の厚さ以上に形成されている請求項３に記載の固体撮像素子。
【請求項５】
前記第１半導体層の厚さが０．０１μｍ以上５μｍ以下である請求項１に記載の固体撮像素子。
【請求項６】
半導体基体と、前記半導体基体の第１主面上に形成された、Ｇｅを含む第１半導体層と、前記半導体基体の第２主面に形成された転送トランジスタと、前記第１半導体層を含む領域に形成されたフォトダイオードとを備える固体撮像素子と、
前記固体撮像素子の出力信号を処理する信号処理回路と、を有する
電子機器。
【請求項１】
半導体基体と、
前記半導体基体の第１主面上に形成された、Ｇｅを含む第１半導体層と、
前記半導体基体の第２主面に形成された転送トランジスタと、
前記第１半導体層を含む領域に形成されたフォトダイオードと、
を備える固体撮像素子。
【請求項２】
前記第１半導体層が、Ｇｅ単体、又は、組成式Ｓｉ（１−ｘ）Ｇｅｘで表され、ｘが０．０５以上１．０未満である請求項１に記載の固体撮像素子。
【請求項３】
前記第１半導体層上に、Ｇｅを含まない第２半導体層を備える請求項１に記載の固体撮像素子。
【請求項４】
前記フォトダイオードは、受光面側から第１導電型の半導体領域と第２導電型の半導体領域とを備え、前記第２半導体層は、前記フォトダイオードの受光面側に形成されている前記第１導電型の半導体領域の厚さ以上に形成されている請求項３に記載の固体撮像素子。
【請求項５】
前記第１半導体層の厚さが０．０１μｍ以上５μｍ以下である請求項１に記載の固体撮像素子。
【請求項６】
半導体基体と、前記半導体基体の第１主面上に形成された、Ｇｅを含む第１半導体層と、前記半導体基体の第２主面に形成された転送トランジスタと、前記第１半導体層を含む領域に形成されたフォトダイオードとを備える固体撮像素子と、
前記固体撮像素子の出力信号を処理する信号処理回路と、を有する
電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−８４７８６（Ｐ２０１３−８４７８６Ａ）
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願番号】特願２０１１−２２３８５７（Ｐ２０１１−２２３８５７）
【出願日】平成２３年１０月１１日（２０１１．１０．１１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
【公開日】平成２５年５月９日（２０１３．５．９）
【国際特許分類】
【出願日】平成２３年１０月１１日（２０１１．１０．１１）
【出願人】（０００００２１８５）ソニー株式会社 (34,172)
【Ｆターム（参考）】
[ Back to top ]