少なくとも１つのアクティブ素子を含む電気機械デバイスを製造する方法
【課題】単結晶シリコンでできたＭＥＭＳ／ＮＥＭＳをＳＯＩ技術を利用して形成する方法を提供する。
【解決手段】第１の基板の単結晶層上に第１の単結晶ストップ層を形成するステップ、ストップ層の材料とは異なる少なくとも１種の材料から、第１のストップ層上に、単結晶機械層３をエピタキシャル成長させるステップ、機械層３と比較して選択的にエッチングするのに適した材料から、機械層３上に、犠牲層４を形成するステップ、犠牲層４上に接着層５０を形成するステップ、前記接着層５０上に第２の基板６を接着するステップ、犠牲層４の反対側の機械層３の表面３１を露出させるために、第１の基板およびストップ層を除去するステップであって、機械層３の少なくとも一部分によってアクティブ素子が形成される。
【解決手段】第１の基板の単結晶層上に第１の単結晶ストップ層を形成するステップ、ストップ層の材料とは異なる少なくとも１種の材料から、第１のストップ層上に、単結晶機械層３をエピタキシャル成長させるステップ、機械層３と比較して選択的にエッチングするのに適した材料から、機械層３上に、犠牲層４を形成するステップ、犠牲層４上に接着層５０を形成するステップ、前記接着層５０上に第２の基板６を接着するステップ、犠牲層４の反対側の機械層３の表面３１を露出させるために、第１の基板およびストップ層を除去するステップであって、機械層３の少なくとも一部分によってアクティブ素子が形成される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、少なくとも１つのアクティブ素子(active element)を含む電気機械デバイスを製造する方法に関する。
【背景技術】
【０００２】
（バルク技術と対照をなす）いわゆる「表面」技術は、シリコン上に形成された電気機械構造（マイクロエレクトロメカニカルシステム（ＭＥＭＳ）および／またはナノエレクトロメカニカルシステム（ＮＥＭＳ）のサイズを低減することを可能にする。これらの技術は、少なくとも３つの層、すなわち機械層（一般に厚さ０．１マイクロメートル（μｍ）から１００μｍ）、犠牲層（一般に厚さ０．１μｍから数μｍ）および支持体（一般に厚さ１０μｍから１０００μｍ）からなるスタックを使用することに依存する。犠牲層の選択化学エッチングは、機械層内に、支持体から局所的に独立した機能構造を形成するのに役立つ。
【０００３】
犠牲層のエッチングされなかったゾーンは、機械構造を支持体に接続するいわゆる「アンカー（ａｎｃｈｏｒ）」ゾーンを形成することを可能にする。
【０００４】
所与の１つの方法は特に、機械層および犠牲層を構成する材料対の材料選択、ならびにそれらの層を支持体に結合することを可能にする方法の選択を特徴とする。
【０００５】
この方法の選択は、形成するコンポーネントのタイプに応じたさまざまな基準に基づくが、融通が利き、広範囲にわたる要件に適合させるのに適した、例えば犠牲層上に機械層を形成する方法を選択するために必要な主な基準は以下のとおりである：
・機械層の品質、第１に、機械層の機械特性の安定性、さらに、機械層の寸法の制御に使用可能な精度、特に機械層の厚さに関する精度、
・ならびに／あるいは、設計に敏感なエッチングの持続時間を制御することによる制御の達成に依存することを避けるために、化学エッチングによって腐食されないゾーンを犠牲層に挿入することによって、アンカーゾーンの水平寸法を制御することが可能であること、
・ならびに／あるいは、必要に応じて、機械層の上方および／または下方に、電極として使用するのに適した１つまたは複数の電気相互接続レベルを形成することが可能であること。
【０００６】
最も広範囲に使用されている一群の方法は、それぞれ機械層および犠牲層の材料としてのシリコンおよびシリカ、ならびにＨＦ（液体または気体）によるシリカの選択エッチングに依存する。この方法群は、シリコンオンインシュレータ（ＳＯＩ）ＭＥＭＳ方法群の一部を構成する。
【０００７】
最も単純なＳＯＩ−ＭＥＭＳ法は、材料を逐次的に付着させることによって、すなわち、ＳｉＯ２を、熱によって、またはプラズマエンハンスト（ＰＥＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）もしくは非常に微細であれば原子層ＣＶＤ（ＡＬＣＶＤ）とすることができる化学蒸着（ＣＶＤ）によって付着させ、Ｓｉを、ＰＥ、ＬＰまたは反応性プラズマ（ＲＰ：ｒｅａｃｔｉｖｅ ｐｌａｓｍａ）型のＣＶＤによって付着させることによって、あるいは、固体シリコン基板などのシリコン支持体上に非常に微細な原子層（ＡＬＤ）を付着させることによって、２つの層ＳｉＯ２／Ｓｉを形成する。
【０００８】
この方法は以下の理由から有利である：
・機械層の厚さが、シリコン層付着の持続時間によって制御され、
・シリコンを付着させる前に酸化物層を局所的にエッチングすることによって機械層を直接に使用することが可能であるため、アンカーゾーンが非常に良好に制御され、
・異なるレベルに相互接続を形成することが可能である。
【０００９】
とは言うものの、酸化物上に付着し機械層を構成するシリコンは多結晶シリコンであり、これにより、機械層の機械的品質（応力、安定性など）を制御することがより困難になり、厚さの限界に達する可能性がある。
【００１０】
これらの方法に対する知られている改良は、単結晶シリコンを機械層として使用することを可能にする。単結晶シリコンの機械特性は相対的に良好であり、使用可能な厚さの範囲は相対的に大きいと考えられる。
【００１１】
ＳＯＩ−ＭＥＭＳ技術を使用することによって単結晶シリコンの機械層を有するＭＥＭＳを製造する知られている方法群のうち３つの大きな方法群について述べる。これらの方法群は、完成したスタックを含む基板を製造するために使用する方法が異なる。
【００１２】
１）出発基板は、例えば「Ｓｍａｒｔ Ｃｕｔ」（登録商標）技術を使用して切断することによって形成された、制御された厚さ（一般に１００ナノメートル（ｎｍ）程度）を有するマイクロエレクトロニクス型の微細なＳＯＩ基板である。基板に対する絶縁体の役目を果たすＳｉＯ２層は犠牲層として使用され、微細なシリコン層は、シリコンをエピタキシャル成長させるベースとして使用され、それによりその単結晶としての性質を保存することを可能にする。
【００１３】
論文「Ｐｏｌｙｓｉｌｉｃｏｎ ｐａｃｋａｇｉｎｇ ａｎｄ ａ ｎｅｗ ａｎｃｈｏｒｉｎｇ ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ｔｈｉｃｋ ＳＯＩ−ＭＥＭＳ −ｄｙｎａｍｉｃ ｒｅｓｐｏｎｓｅ ｍｏｄｅｌ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ｔｏ ｏｖｅｒ−ｄａｍｐｅｄ ｉｎｅｒｔｉａｌ ｓｅｎｓｏｒｓ」、Ｂ．Ｄｉｅｍ他、（１３ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｅｎｓｏｒｓ，Ａｃｔｕａｔｏｒｓ，ａｎｄ Ｍｉｃｒｏｓｅｎｓｏｒｓ、ソウル（韓国）、２００５年６月５日〜９日、５２７〜５３０ページ）に記載されているように、機械層またはアンカーの上に、ＳｉＮまたは多結晶Ｓｉから相互接続レベルを形成することも知られている。
【００１４】
２）初期基板は酸化物層を含むシリコン基板である。機械層は、厚い第２のシリコン基板を接着し、次いでこのシリコン基板を、矯正（ｒｅｃｔｉｆｉｃａｔｉｏｎ）および研磨によって薄くすることによって形成する（国際出願第ＷＯ２００６／０３５０３１号参照）。この方法では、犠牲層が接着層として使用され、化学エッチングが均一であることを保証しなければならないため、接着の品質は決定的に重要である。接着の前に犠牲層にアンカーゾーンを実現することが可能だが、そうすると、不均質な表面への接着を制御できることが必要となる。
【００１５】
３）初期基板は、厚いシリコン基板に、犠牲酸化物層を付着させ、続いてＳｉＮと多結晶Ｓｉとを含む多層機能付与層を付着させ、最後に多結晶Ｓｉの最上位接着層を付着させたものである。この初期スタックを、支持体の役目を果たす第２のシリコン基板に接着する。次いで、厚いベース基板を、矯正、続いて研磨によって薄くして、機械層を形成する。例えば、Ｔ．Ｙａｍａｍｏｔｏ他の論文「Ｃａｐａｃｉｔｉｖｅ ａｃｃｅｌｅｒｏｍｅｔｅｒ ｗｉｔｈ ｈｉｇｈ ａｓｐｅｃｔ ｒａｔｉｏ ｓｉｎｇｌｅ ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ ｕｓｉｎｇ ｔｈｅ ＳＯＩ ｓｔｒｕｃｔｕｒｅ ｗｉｔｈ ｐｏｌｙｓｉｌｉｃｏｎ−ｂａｓｅｄ ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｅｃｈｎｉｑｕｅ」、ＭＥＭＳ ２０００，ｔｈｅ １３ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｎｎｕａｌ Ｃｏｎｆｅｒｅｎｃｅ、２０００年１月２３日〜２７日、宮崎（日本）、５１４〜５１９ページを参照することができる。この提案された方法は、多結晶Ｓｉを使用してアンカーゾーン、相互接続層および埋込み電極を形成することを可能にし、接着層は犠牲層とは異なる。したがって、犠牲層は機械的機能だけを果たすことになるため、接着品質の重要性はずっと低くなる。
【００１６】
上記の方法の中では、方法１）だけが、機械層の厚さを正確に制御することを可能にする。方法２）および３）で提案されているような機械層を得るためのベース基板の薄層化は、現在のところ、約±０．５μｍ以上（最良の状況および２００ｍｍウェーハ上で）の正確さで実行することができ、使用するシリコン基板の厚さの変動に左右される。構造の厚さが数μｍ程度であるときにはこのような精度は十分ではなく、この厚さが、例えば力覚センサ（ｆｏｒｃｅ ｓｅｎｓｏｒ）の場合にあてはまる寸法弾性（ｄｉｍｅｎｓｉｏｎ ｅｌａｓｔｉｃｉｔｙ）に対して使用されるときには特にそうである。一般に１０％未満の感度変動を達成することが望ましく、感度は厚さの３乗に比例して変化することが理解される。
【００１７】
方法１）では、厚さが、微細なＳｉ層のエピタキシャル成長の持続時間によって決定され、それによりはるかに良好な正確さを提供する。エピタキシャル成長させたＳＯＩ基板を第２の基板として使用することによって、この原理が方法２）を改良することが提案されている。
【００１８】
しかしながら、どのような状況においても、方法１）または方法２）の修正法は、エッチングストップと埋込み電極の両方を同時に形成することを可能にする方法３）ほどには融通の利く方法ではない。
【００１９】
基板を製造する知られている層トランスファ（ｌａｙｅｒ ｔｒａｎｓｆｅｒ）法は、層の厚さの制御によく適合されているが、これらの方法は、絶縁体上の層、一般に酸化物上の層によって構成された構造を形成するために使用される。したがって、接着操作は、ＭＥＭＳ型の電気機械構造を製造する方法では犠牲層として使用される前記層を介して実行される。上で強調したとおり、エッチングの均一性およびエッチング速度を制御する能力は接着品質に左右されるため、接着は決定的に重要である。
【００２０】
現在のところ、ＭＥＭＳ型の電気機械構造の形成によく適合されており、アクティブ層の厚さを精密に制御することができる方法は存在しない。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】国際出願第ＷＯ２００６／０３５０３１号
【非特許文献】
【００２２】
【非特許文献１】Ｐｏｌｙｓｉｌｉｃｏｎ ｐａｃｋａｇｉｎｇ ａｎｄ ａ ｎｅｗ ａｎｃｈｏｒｉｎｇ ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ｔｈｉｃｋ ＳＯＩ−ＭＥＭＳ −ｄｙｎａｍｉｃ ｒｅｓｐｏｎｓｅ ｍｏｄｅｌ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ｔｏ ｏｖｅｒ−ｄａｍｐｅｄ ｉｎｅｒｔｉａｌ ｓｅｎｓｏｒｓ」、Ｂ．Ｄｉｅｍ他、（１３ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｅｎｓｏｒｓ，Ａｃｔｕａｔｏｒｓ，ａｎｄ Ｍｉｃｒｏｓｅｎｓｏｒｓ、ソウル（韓国）、２００５年６月５日〜９日、５２７〜５３０ページ）
【非特許文献２】Ｔ．Ｙａｍａｍｏｔｏ他、「Ｃａｐａｃｉｔｉｖｅ ａｃｃｅｌｅｒｏｍｅｔｅｒ ｗｉｔｈ ｈｉｇｈ ａｓｐｅｃｔ ｒａｔｉｏ ｓｉｎｇｌｅ ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ ｕｓｉｎｇ ｔｈｅ ＳＯＩ ｓｔｒｕｃｔｕｒｅ ｗｉｔｈ ｐｏｌｙｓｉｌｉｃｏｎ−ｂａｓｅｄ ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｅｃｈｎｉｑｕｅ」、ＭＥＭＳ ２０００，ｔｈｅ １３ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｎｎｕａｌ Ｃｏｎｆｅｒｅｎｃｅ、２０００年１月２３日〜２７日、宮崎（日本）、５１４〜５１９ページ
【非特許文献３】「Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｆ Ｐｂ（Ｚｒ０．２Ｔｉ０．８）Ｏ３ ｏｎ Ｓｉ ａｎｄ ｉｔｓ ｎａｎｏｓｃａｌｅ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｐｒｏｐｅｒｔｉｅｓ」、Ａ．Ｌｉｎ他、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、７８巻、１４号、２００１年４月２日
【非特許文献４】「Ｕｓｉｎｇ ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ ａｓ ｓａｃｒｉｆｉｃｉａｌ ｌａｙｅｒ」、Ｐ．Ｓｔｅｉｎｅｒ他、Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｍｉｃｒｏｅｎｇ．、３巻（１９９３年）、３２３６ページ
【非特許文献５】Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、４３巻、６Ｂ号、２００４年、３９６４〜３９６６ページ、２００４応用物理学会
【非特許文献６】「Ｓｅｌｅｃｔｉｖｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｅｔｃｈｉｎｇ ｏｆ Ｓｉ１−ｘＧｅｘ ｖｅｒｓｕｓ Ｓｉ ｗｉｔｈ ｇａｓｅｏｕｓ ＨＣｌ」、Ｙ．Ｂｏｇｕｍｉｌｏｗｉｃｚ、Ｊ．Ｍ．Ｈａｒｔｍａｎｎ、Ｊ．Ｍ．ＦａｂｒｉおよびＴ．Ｂｉｌｏｎ、Ｓｅｍｉｃｏｎｄ．Ｓｃｉ．Ｔｅｃｈｎｏｌ.、２１巻、１２号（２００６年１２月）、１６６８〜１６７４ページ
【発明の概要】
【発明が解決しようとする課題】
【００２３】
本発明の目的は、単結晶シリコンでできたＭＥＭＳ／ＮＥＭＳを例えばＳＯＩに基づく技術を使用して形成することを可能にする融通の利く方法であって、小さな厚さを含め、厚さを制御することが可能であり、同時に存在する材料と両立する製造温度を維持することが可能な方法を提供することにある。
【００２４】
本発明は特に、バルク弾性波（ＢＡＷ）型構造に対して使用される圧電スタックの有利な形成を達成することを可能にする。ＢＡＷ型構造に対して使用される圧電スタックに関しては、製造方法を選択する基準を、使用することができる材料の物理的な品質に関係付けることができる。この文脈では、薄さを含む、バルク単結晶の特性に近い物理特性、あるいは少なくともゾル−ゲル付着によって得られた非晶質膜または多結晶膜によって得られる特性よりも良好な物理特性を得ることができるように、薄層内で単結晶型のある材料を使用することができることが望ましい。これは例えばジルコン酸チタン酸鉛（ＰＺＴ）にあてはまり、ＰＺＴは、単結晶シリコン上の遷移層からエピタキシャル成長させることができる（論文「Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｆ Ｐｂ（Ｚｒ０．２Ｔｉ０．８）Ｏ３ ｏｎ Ｓｉ ａｎｄ ｉｔｓ ｎａｎｏｓｃａｌｅ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｐｒｏｐｅｒｔｉｅｓ」、Ａ．Ｌｉｎ他、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、７８巻、１４号、２００１年４月２日を参照されたい）。同じことがマグネシウム酸ニオブ酸チタン酸鉛（ＰＭＮＴ）にもあてはまる。
【００２５】
圧電層が一般に薄く、一般に１００ｎｍから数μｍの範囲にあることを考えれば、このような状況では、厚さの制御が特に重要である。
【課題を解決するための手段】
【００２６】
したがって、本発明は、アクティブ素子を含む電気機械デバイスを製造する方法において、以下のステップを含むことを特徴とする方法を提供する：
ａ）第１の基板の単結晶層上に第１の単結晶ストップ層を形成するステップ、
ｂ）前記ストップ層の材料とは異なる少なくとも１種の材料から、前記第１のストップ層上に、単結晶機械層をエピタキシャル成長させるステップ、
ｃ）前記機械層と比較して選択的にエッチングするのに適した材料から、前記アクティブ層上に、犠牲層を形成するステップ、
ｄ）前記犠牲層上に接着層を形成するステップ、
ｅ）前記接着層上に第２の基板を接着するステップ、ならびに
ｆ）前記犠牲層の反対側の前記機械層の表面を露出させるために、前記第１の基板および前記ストップ層を除去するステップであって、前記機械層の少なくとも一部分によって前記アクティブ素子が形成されるステップ。
【００２７】
この方法は、前記接着層を付着させる前に、第２のストップ層を付着させるステップを含むことができる。
【００２８】
この方法は、ステップｃ）の後に、以下のステップを実施することを特徴とすることができる：
ｃ１）前記犠牲層に少なくとも１つのトレンチを形成するステップ、および
ｃ２）前記トレンチ（１つまたは複数）を埋めて、少なくとも１つのピラーを形成するステップであって、前記ピラーが、少なくとも部分的に、前記犠牲層の前記材料とは異なる材料から形成されるステップ。
【００２９】
この方法は、ステップｃ２）が、
ｃ２１）少なくとも１つのトレンチに対して、前記犠牲層の前記材料とは異なる第１の材料を部分的に充填するステップと、
ｃ２２）前記充填を、前記第１の材料とは異なる絶縁性の第２の材料の充填によって終了させるステップと
を含むことを特徴とすることができる。
【００３０】
前記第１の材料は、絶縁性または導電性であるように選択することができる。
【００３１】
この方法は、少なくとも１つのトレンチに対して、前記犠牲層および前記機械層の前記材料とは異なる第１の絶縁材料を部分的に充填するステップと、残りのトレンチに導電材料を部分的に充填するステップとを提示し、全ての前記トレンチの前記充填が第２の絶縁材料の充填によって終了することを特徴とすることができる。
【００３２】
この方法は、少なくとも１つのトレンチに導電材料を部分的に充填する前記ステップが、１つまたは複数の導電ピラー間に少なくとも１つの電気コンタクトを形成するために、前記犠牲層の表面を覆う少なくとも１つの領域を形成するステップを含むことを特徴とすることができる。
【００３３】
前記充填を前記接着層の前記形成と一緒に実行することができる。
【００３４】
この方法は、前記第２の基板が少なくとも１つの電子回路、特に相補型金属酸化物半導体（ＣＭＯＳ）回路を含み、前記接着層が、前記電子回路と前記コンタクト形成領域の間の電気コンタクトを構成するのに適した局所化された領域を提示することを特徴とすることができる。
【００３５】
この方法は、ピエゾ抵抗センサを形成することを可能にするために、ステップｂ）の前に、前記機械層の少なくとも１つの局所化された領域にドーピングを実施するステップを含むことを特徴とすることができる。
【００３６】
前記ストップ層の前記材料は特に、ＳｉＧｅ、多孔質ＳｉまたはドープされたＳｉから選択することができる。
【００３７】
本発明の他の特徴および利点は、添付図面を参照して非限定的な例として与えられた以下の説明を読むことによってよりいっそう明らかになる。
【図面の簡単な説明】
【００３８】
【図１】図１ａから１ｆは、本発明の好ましい２つの実施態様を示す図である。
【図２】図２ａから２ｂは、本発明の好ましい２つの実施態様を示す図である。
【発明を実施するための形態】
【００３９】
第１の実施態様（図１ａから１ｆ）は、単結晶シリコンから機械構造を形成することに関する。
【００４０】
図１ａは、第１のストップ層２がその上に形成された単結晶シリコン基板１を示す。このストップ層２は、機械層３のエピタキシャル成長と両立する単結晶材料でできている。
【００４１】
第１の変形では、ストップ層２が、エピタキシャル成長させた厚さ１００ｎｍ程度のＳｉＧｅ層である。
【００４２】
第２の変形では、ストップ層が、知られている方法によって出発基板上に形成された多孔質Ｓｉ層である（例えば論文「Ｕｓｉｎｇ ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ ａｓ ｓａｃｒｉｆｉｃｉａｌ ｌａｙｅｒ」、Ｐ．Ｓｔｅｉｎｅｒ他、Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｍｉｃｒｏｅｎｇ．、３巻（１９９３年）、３２３６ページを参照されたい）。
【００４３】
続いて、単結晶Ｓｉの機械層３を、用途に応じた１００ｎｍから１００μｍの厚さにエピタキシャル成長させる。ＳｉＧｅのストップ層では、機械層に生じる応力を最小化するために、ＳｉＧｅ層のＧｅ含量が例えば１０モル百分率（モル％）から７０モル％の範囲にある。
【００４４】
次いで、例えばＳｉＯ２の犠牲層４を、用途に応じて一般に５０ｎｍから数μｍの範囲の深さにわたって、低圧化学蒸着（ＬＰＣＶＤ）またはプラズマエンハンスト化学蒸着（ＰＥＣＶＤ）によって付着させ、あるいはシリコンを酸化することによって得る（図１ｂ）。
【００４５】
続いて、必要に応じて、犠牲層４を局所的にエッチングしてアンカーゾーンを形成することができる。犠牲層４を覆ういわゆる「相互接続」層は、絶縁部分用のＳｉＮ領域４４（一般に１００ｎｍ）と導電部分用の多結晶Ｓｉ領域４５とを交互に含むことができ、トレンチを埋めるためにはＳｉＯ２などの絶縁体を使用することが可能である。さまざまな相互接続レベルを形成するため、複数のＳｉＮ層４４および多結晶Ｓｉ層４５を使用することが可能である。
【００４６】
図ｌｃは３つのタイプのトレンチを示す。
【００４７】
当該または各トレンチ４１はそれぞれＳｉＮ絶縁層４４によって覆われ、犠牲層４の表面もＳｉＮ絶縁層４４によって覆われる。
【００４８】
当該または各トレンチ４２はそれぞれ、多結晶Ｓｉ導電層４５によって覆われ、多結晶Ｓｉ導電層４５は、犠牲層４の表面および可能には絶縁層４４の一端の上に重なる。層４５を使用して、トレンチ４２に面した機械層３の２つ以上の部分を相互接続し、あるいは犠牲層上に電極または導体トラックを形成することができる。
【００４９】
当該または各トレンチ４３はそれぞれＳｉＮ絶縁層４４および多結晶Ｓｉ導電層４５によって覆われ、したがって、絶縁エッチングストップを横切って電気を通すことを可能にする。
【００５０】
犠牲層のエッチングされたゾーンは、支持体から局所的に独立した機能構造を機械層に形成することを可能にする。
【００５１】
犠牲層のエッチングされなかったゾーンは、いわゆる「アンカー（ａｎｃｈｏｒ）」ゾーンないし機械的補強ゾーン（「ピラー(pillar)」として知られる）を形成することを可能にする。層４４および４５は、エッチングストップを有するように形成されたピラー、犠牲層の下の電極、機械層と前記電極の間の電気接続、機械層の互いに接続されていない部分間の電気接続などの機能を犠牲層に追加することを可能にするため、「機能付与(functionalizaiton)」層と呼ばれる。
【００５２】
このような機能付与層を形成するときには、犠牲層を完全に覆ったときに第２のストップ層の役目を果たす層によって、犠牲層の表面を覆うことができる。第２のストップ層は、犠牲層を接着層から化学的に分離することを可能にする。
【００５３】
示された例では、導電領域と絶縁領域の間で機能付与が交替し、それにより、コンタクト領域および／または相互接続および／または電極を提供することを可能にし、さらに絶縁性または導電性のエッチングストップを犠牲層に形成することを可能にする。
【００５４】
続いて、トレンチ４１、４２および／または４３にＳｉＯ２を充填する。
【００５５】
付着させる最後の層は、ＳｉＯ２から形成することができる接着層５０である。この層は、空洞４１、４２、４３を埋めるのに使用した層と同じ層とすることができる。この層は完全に平らである必要があるため、付着させた後または付着の前に研磨を実行する。付着させた層はその後、その平らな状態を保持する。
【００５６】
アンカーゾーンの形成は全くの任意である。機械層３のウェルから犠牲層をエッチングし、エッチングの持続時間を制御することによって犠牲層の選択された領域をその場に残すことが可能である。この技法は特に、単純な構造のＭＥＭＳに適しており、特別な精度を必要としない。
【００５７】
次いで、分子結合(molecular bonding)によって第２の基板６を組み付ける（図１ｅ）。
【００５８】
第２の基板６が１つまたは複数のＣＭＯＳ回路を含んでもよい。このような状況では、接着層５０が、ＣＭＯＳ部分と多結晶Ｓｉでできた領域４５の機能付与層との間にコンタクトを形成するのに適した、ＳｉＯ２上にＣｕ領域のアレイを含む混合層である。第２の基板も同一の接着層を含む。この変形では、接着ステップおよび後続のステップをＣＭＯＳ技術と両立する温度で実行しなければならない。このような接着が可能なのは、アセンブリが機械的機能だけを果たすからである。次いで接着層が、ＭＥＭＳのある部分とＣＭＯＳ回路との間に電気接続を形成することを可能にする。電気接続を形成する際には全ての領域がアクティブである必要はなく、一部の領域を、十分な接着力を得る目的のためだけに使用することができることを認識すべきである。このような状況では、ＣＭＯＳ回路への電気接続を、ＭＥＭＳの表面に形成されたコンタクトを介して実施することができる。
【００５９】
続いて、第１の基板１の裏面３１へのアクセスを得るためにスタックを裏返す。
【００６０】
第１の変形、すなわち一般に１００ｎｍの厚さを有する薄いＳｉＧｅストップ層２を有する変形では、続いてこの第１の基板を厚さ約１０μｍまで矯正する。この厚さは、この矯正ステップに対して利用可能な精度によって決定され、さらに機械層が、矯正ステップ中に形成される残留ワーク硬化ゾーンを持たないように決定される。したがって、この厚さは特に所望の矯正速度によって決まる。
【００６１】
続いて、第１の基板１のＳｉの残りの厚さを、ＳｉＧｅ層２で止まる化学エッチングによって除去する。Ｓｉをエッチングし、ＳｉＧｅで止まるさまざまな既知の方法が存在する。例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ）またはＫＯＨベースの溶液を使用するウェットエッチング法、またはドライエッチング（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、４３巻、６Ｂ号、２００４年、３９６４〜３９６６ページ、２００４応用物理学会）を挙げることができる。
【００６２】
第２の変形では、ストップ層２が厚い多孔質Ｓｉ層（一般に厚さ約１０μｍ）である。このような状況では、基板１を、ストップ層２に到達するまで矯正する。
【００６３】
最後に、層２がＳｉＧｅでできているのかまたは多孔質Ｓｉでできているのかにかかわらず、両方の変形において、第１のストップ層２を、機械層３のＳｉで止まる化学エッチングによって除去する（図１ｆ）。
【００６４】
ＳｉＧｅをエッチングし、Ｓｉの表面で止まるさまざまな知られている方法が存在する。高温ＨＣｌエッチング法（「Ｓｅｌｅｃｔｉｖｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｅｔｃｈｉｎｇ ｏｆ Ｓｉ１−ｘＧｅｘ ｖｅｒｓｕｓ Ｓｉ ｗｉｔｈ ｇａｓｅｏｕｓ ＨＣｌ」、Ｙ．Ｂｏｇｕｍｉｌｏｗｉｃｚ、Ｊ．Ｍ．Ｈａｒｔｍａｎｎ、Ｊ．Ｍ．ＦａｂｒｉおよびＴ．Ｂｉｌｏｎ、Ｓｅｍｉｃｏｎｄ．Ｓｃｉ．Ｔｅｃｈｎｏｌ.、２１巻、１２号（２００６年１２月）、１６６８〜１６７４ページ）、ＨＮＡ型（フッ化水素酸、硝酸、酢酸）の溶液に基づく化学エッチング法、およびドライエッチング法（上記のＪａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓの論文）を挙げることができる。
【００６５】
多孔質Ｓｉをエッチングし、Ｓｉの表面でエッチングを止める目的には、例えばＰ．Ｓｔｅｉｎｅｒ他の上記の論文「Ｕｓｉｎｇ ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ ａｓ ｓａｃｒｉｆｉｃｉａｌ ｌａｙｅｒ」、を参照することができる。このような状況では、機械層３のＳｉＧｅの表面で止まるストップ選択性を増大させるために、化学エッチングの前にストップ層２を酸化させることができる。
【００６６】
この方法は、深堀り反応性イオンエッチング（ＤＲＩＥ：ｄｅｅｐ ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）によって機械層３を構造化し、犠牲層４をエッチングする（例えばＨＦによる化学蒸気エッチング）ことによって終了となる。
【００６７】
変形可能な空洞を有するセンサ（圧力センサまたは力覚センサ）に関しては、リンケイ酸塩ガラス（ＰＳＧ）層またはＳｉＮ層またはＳｉＯ２層によって、スタックがＣＭＯＳ回路を含む場合には３００℃で、空洞を選択する。
【００６８】
トレンチによって機械層から局所的に分離されたシリコンピラーを形成することによって、上面にコンタクトを再び形成する。
【００６９】
キャップを必要とするセンサ（慣性センサ）に関しては、薄層を広げることによってキャップを形成する知られている技法を使用することが可能である。
【００７０】
センサを製造するため、提案の方法は、容量検出またはピエゾ抵抗検出を使用することを可能にする。ピエゾ抵抗検出では、好ましくは犠牲層を付着させる前に、必要なピエゾ抵抗歪みゲージを形成するように、機械層３にドーピングを実行する。
【００７１】
図２ａおよび２ｂに示された第２の実施形態は、単結晶シリコン以外の材料でできたアクティブ層に対応する。
【００７２】
単結晶型のある薄膜材料が、薄さを含む、バルク単結晶の特性に近い物理特性、あるいは少なくとも同じ材料が非晶質相または多結晶相の状態にあるときに得られる特性よりも良好な物理特性を得ることを可能にするときに、その材料を使用することができると有利である。ペロブスカイト類ではこれが例えばジルコン酸チタン酸鉛などの強誘電性酸化物にあてはまり、ジルコン酸チタン酸鉛は、単結晶シリコン上のＳｒＴｉＯ３（ＳＴＯ）遷移層からエピタキシャル成長させることができ、ゾル−ゲル付着によって形成された非晶質膜または多結晶膜の特性よりも潜在的に良好な特性を有する（前述のＡ．Ｌｉｎ他の論文）。
【００７３】
厚さを制御するための第１のストップ層は、第１の実施形態の場合と同様に単結晶シリコン基板１上に形成された単結晶ＳｉＧｅ層２を含む。単結晶シリコン層６１と単結晶ＳＴＯペロブスカイト層６２とからなる遷移層をエピタキシャル成長させる（ＳＴＯはＳｒＴｉＯ３を意味する）。機械層３に対応する圧電スタックは、知られている技法（前述のＡ．Ｌｉｎ他の論文）を使用してＰＺＴ圧電層６６に結合させた単結晶ＳｒＲｕＯ３電極６３、６４からなる。この方法は、可能にはエッチングストップを含む犠牲層４を形成し、コンタクトおよび接着層を形成する前述の方法と同一である。第１の電極６３およびＰＺＴ層６６の局所エッチングは、必要に応じて、第１のＳｒＲｕＯ３層６３を第１の電極に対して使用し、同時に第２の電極への電気接続６７を形成するために使用することを可能にする（図２ａ）。
【００７４】
前述のとおりに実行される犠牲層７０のエッチングを使用して圧電構造を局所的に解放するために、この共振構造のバルクに開口を形成する。ＳｉとＳＴＯペロブスカイトとからなる遷移層をエッチングにより局所的に除去することによって、ＳｒＲｕＯ３層上にコンタクトを形成する（図２ｂ）。
【００７５】
このようにして得られるコンポーネントは、フィルムバルクアコースティックレゾネータ（ＦＢＡＲ：ｆｉｌｍ ｂｕｌｋ ａｃｏｕｓｔｉｃ ｒｅｓｏｎａｔｏｒ）型の、すなわち空洞上に形成されたＢＡＷ表面弾性波共振器である。
【符号の説明】
【００７６】
１ 第１の基板
１’第１の基板の単結晶層
２ 第１のストップ層
３ 機械層
３１ 機械層の表面
４ 犠牲層
６ 第２の基板
４１ トレンチ
４２ トレンチ
４３ トレンチ
４４ 絶縁ＳｉＮ領域
４５ 導電多結晶Ｓｉ領域
５０ 接着層
【図１−１】
【図１−２】
【技術分野】
【０００１】
本発明は、少なくとも１つのアクティブ素子(active element)を含む電気機械デバイスを製造する方法に関する。
【背景技術】
【０００２】
（バルク技術と対照をなす）いわゆる「表面」技術は、シリコン上に形成された電気機械構造（マイクロエレクトロメカニカルシステム（ＭＥＭＳ）および／またはナノエレクトロメカニカルシステム（ＮＥＭＳ）のサイズを低減することを可能にする。これらの技術は、少なくとも３つの層、すなわち機械層（一般に厚さ０．１マイクロメートル（μｍ）から１００μｍ）、犠牲層（一般に厚さ０．１μｍから数μｍ）および支持体（一般に厚さ１０μｍから１０００μｍ）からなるスタックを使用することに依存する。犠牲層の選択化学エッチングは、機械層内に、支持体から局所的に独立した機能構造を形成するのに役立つ。
【０００３】
犠牲層のエッチングされなかったゾーンは、機械構造を支持体に接続するいわゆる「アンカー（ａｎｃｈｏｒ）」ゾーンを形成することを可能にする。
【０００４】
所与の１つの方法は特に、機械層および犠牲層を構成する材料対の材料選択、ならびにそれらの層を支持体に結合することを可能にする方法の選択を特徴とする。
【０００５】
この方法の選択は、形成するコンポーネントのタイプに応じたさまざまな基準に基づくが、融通が利き、広範囲にわたる要件に適合させるのに適した、例えば犠牲層上に機械層を形成する方法を選択するために必要な主な基準は以下のとおりである：
・機械層の品質、第１に、機械層の機械特性の安定性、さらに、機械層の寸法の制御に使用可能な精度、特に機械層の厚さに関する精度、
・ならびに／あるいは、設計に敏感なエッチングの持続時間を制御することによる制御の達成に依存することを避けるために、化学エッチングによって腐食されないゾーンを犠牲層に挿入することによって、アンカーゾーンの水平寸法を制御することが可能であること、
・ならびに／あるいは、必要に応じて、機械層の上方および／または下方に、電極として使用するのに適した１つまたは複数の電気相互接続レベルを形成することが可能であること。
【０００６】
最も広範囲に使用されている一群の方法は、それぞれ機械層および犠牲層の材料としてのシリコンおよびシリカ、ならびにＨＦ（液体または気体）によるシリカの選択エッチングに依存する。この方法群は、シリコンオンインシュレータ（ＳＯＩ）ＭＥＭＳ方法群の一部を構成する。
【０００７】
最も単純なＳＯＩ−ＭＥＭＳ法は、材料を逐次的に付着させることによって、すなわち、ＳｉＯ２を、熱によって、またはプラズマエンハンスト（ＰＥＣＶＤ）、低圧ＣＶＤ（ＬＰＣＶＤ）もしくは非常に微細であれば原子層ＣＶＤ（ＡＬＣＶＤ）とすることができる化学蒸着（ＣＶＤ）によって付着させ、Ｓｉを、ＰＥ、ＬＰまたは反応性プラズマ（ＲＰ：ｒｅａｃｔｉｖｅ ｐｌａｓｍａ）型のＣＶＤによって付着させることによって、あるいは、固体シリコン基板などのシリコン支持体上に非常に微細な原子層（ＡＬＤ）を付着させることによって、２つの層ＳｉＯ２／Ｓｉを形成する。
【０００８】
この方法は以下の理由から有利である：
・機械層の厚さが、シリコン層付着の持続時間によって制御され、
・シリコンを付着させる前に酸化物層を局所的にエッチングすることによって機械層を直接に使用することが可能であるため、アンカーゾーンが非常に良好に制御され、
・異なるレベルに相互接続を形成することが可能である。
【０００９】
とは言うものの、酸化物上に付着し機械層を構成するシリコンは多結晶シリコンであり、これにより、機械層の機械的品質（応力、安定性など）を制御することがより困難になり、厚さの限界に達する可能性がある。
【００１０】
これらの方法に対する知られている改良は、単結晶シリコンを機械層として使用することを可能にする。単結晶シリコンの機械特性は相対的に良好であり、使用可能な厚さの範囲は相対的に大きいと考えられる。
【００１１】
ＳＯＩ−ＭＥＭＳ技術を使用することによって単結晶シリコンの機械層を有するＭＥＭＳを製造する知られている方法群のうち３つの大きな方法群について述べる。これらの方法群は、完成したスタックを含む基板を製造するために使用する方法が異なる。
【００１２】
１）出発基板は、例えば「Ｓｍａｒｔ Ｃｕｔ」（登録商標）技術を使用して切断することによって形成された、制御された厚さ（一般に１００ナノメートル（ｎｍ）程度）を有するマイクロエレクトロニクス型の微細なＳＯＩ基板である。基板に対する絶縁体の役目を果たすＳｉＯ２層は犠牲層として使用され、微細なシリコン層は、シリコンをエピタキシャル成長させるベースとして使用され、それによりその単結晶としての性質を保存することを可能にする。
【００１３】
論文「Ｐｏｌｙｓｉｌｉｃｏｎ ｐａｃｋａｇｉｎｇ ａｎｄ ａ ｎｅｗ ａｎｃｈｏｒｉｎｇ ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ｔｈｉｃｋ ＳＯＩ−ＭＥＭＳ −ｄｙｎａｍｉｃ ｒｅｓｐｏｎｓｅ ｍｏｄｅｌ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ｔｏ ｏｖｅｒ−ｄａｍｐｅｄ ｉｎｅｒｔｉａｌ ｓｅｎｓｏｒｓ」、Ｂ．Ｄｉｅｍ他、（１３ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｅｎｓｏｒｓ，Ａｃｔｕａｔｏｒｓ，ａｎｄ Ｍｉｃｒｏｓｅｎｓｏｒｓ、ソウル（韓国）、２００５年６月５日〜９日、５２７〜５３０ページ）に記載されているように、機械層またはアンカーの上に、ＳｉＮまたは多結晶Ｓｉから相互接続レベルを形成することも知られている。
【００１４】
２）初期基板は酸化物層を含むシリコン基板である。機械層は、厚い第２のシリコン基板を接着し、次いでこのシリコン基板を、矯正（ｒｅｃｔｉｆｉｃａｔｉｏｎ）および研磨によって薄くすることによって形成する（国際出願第ＷＯ２００６／０３５０３１号参照）。この方法では、犠牲層が接着層として使用され、化学エッチングが均一であることを保証しなければならないため、接着の品質は決定的に重要である。接着の前に犠牲層にアンカーゾーンを実現することが可能だが、そうすると、不均質な表面への接着を制御できることが必要となる。
【００１５】
３）初期基板は、厚いシリコン基板に、犠牲酸化物層を付着させ、続いてＳｉＮと多結晶Ｓｉとを含む多層機能付与層を付着させ、最後に多結晶Ｓｉの最上位接着層を付着させたものである。この初期スタックを、支持体の役目を果たす第２のシリコン基板に接着する。次いで、厚いベース基板を、矯正、続いて研磨によって薄くして、機械層を形成する。例えば、Ｔ．Ｙａｍａｍｏｔｏ他の論文「Ｃａｐａｃｉｔｉｖｅ ａｃｃｅｌｅｒｏｍｅｔｅｒ ｗｉｔｈ ｈｉｇｈ ａｓｐｅｃｔ ｒａｔｉｏ ｓｉｎｇｌｅ ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ ｕｓｉｎｇ ｔｈｅ ＳＯＩ ｓｔｒｕｃｔｕｒｅ ｗｉｔｈ ｐｏｌｙｓｉｌｉｃｏｎ−ｂａｓｅｄ ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｅｃｈｎｉｑｕｅ」、ＭＥＭＳ ２０００，ｔｈｅ １３ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｎｎｕａｌ Ｃｏｎｆｅｒｅｎｃｅ、２０００年１月２３日〜２７日、宮崎（日本）、５１４〜５１９ページを参照することができる。この提案された方法は、多結晶Ｓｉを使用してアンカーゾーン、相互接続層および埋込み電極を形成することを可能にし、接着層は犠牲層とは異なる。したがって、犠牲層は機械的機能だけを果たすことになるため、接着品質の重要性はずっと低くなる。
【００１６】
上記の方法の中では、方法１）だけが、機械層の厚さを正確に制御することを可能にする。方法２）および３）で提案されているような機械層を得るためのベース基板の薄層化は、現在のところ、約±０．５μｍ以上（最良の状況および２００ｍｍウェーハ上で）の正確さで実行することができ、使用するシリコン基板の厚さの変動に左右される。構造の厚さが数μｍ程度であるときにはこのような精度は十分ではなく、この厚さが、例えば力覚センサ（ｆｏｒｃｅ ｓｅｎｓｏｒ）の場合にあてはまる寸法弾性（ｄｉｍｅｎｓｉｏｎ ｅｌａｓｔｉｃｉｔｙ）に対して使用されるときには特にそうである。一般に１０％未満の感度変動を達成することが望ましく、感度は厚さの３乗に比例して変化することが理解される。
【００１７】
方法１）では、厚さが、微細なＳｉ層のエピタキシャル成長の持続時間によって決定され、それによりはるかに良好な正確さを提供する。エピタキシャル成長させたＳＯＩ基板を第２の基板として使用することによって、この原理が方法２）を改良することが提案されている。
【００１８】
しかしながら、どのような状況においても、方法１）または方法２）の修正法は、エッチングストップと埋込み電極の両方を同時に形成することを可能にする方法３）ほどには融通の利く方法ではない。
【００１９】
基板を製造する知られている層トランスファ（ｌａｙｅｒ ｔｒａｎｓｆｅｒ）法は、層の厚さの制御によく適合されているが、これらの方法は、絶縁体上の層、一般に酸化物上の層によって構成された構造を形成するために使用される。したがって、接着操作は、ＭＥＭＳ型の電気機械構造を製造する方法では犠牲層として使用される前記層を介して実行される。上で強調したとおり、エッチングの均一性およびエッチング速度を制御する能力は接着品質に左右されるため、接着は決定的に重要である。
【００２０】
現在のところ、ＭＥＭＳ型の電気機械構造の形成によく適合されており、アクティブ層の厚さを精密に制御することができる方法は存在しない。
【先行技術文献】
【特許文献】
【００２１】
【特許文献１】国際出願第ＷＯ２００６／０３５０３１号
【非特許文献】
【００２２】
【非特許文献１】Ｐｏｌｙｓｉｌｉｃｏｎ ｐａｃｋａｇｉｎｇ ａｎｄ ａ ｎｅｗ ａｎｃｈｏｒｉｎｇ ｔｅｃｈｎｏｌｏｇｙ ｆｏｒ ｔｈｉｃｋ ＳＯＩ−ＭＥＭＳ −ｄｙｎａｍｉｃ ｒｅｓｐｏｎｓｅ ｍｏｄｅｌ ａｎｄ ａｐｐｌｉｃａｔｉｏｎ ｔｏ ｏｖｅｒ−ｄａｍｐｅｄ ｉｎｅｒｔｉａｌ ｓｅｎｓｏｒｓ」、Ｂ．Ｄｉｅｍ他、（１３ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃｏｎｆｅｒｅｎｃｅ ｏｎ Ｓｏｌｉｄ Ｓｔａｔｅ Ｓｅｎｓｏｒｓ，Ａｃｔｕａｔｏｒｓ，ａｎｄ Ｍｉｃｒｏｓｅｎｓｏｒｓ、ソウル（韓国）、２００５年６月５日〜９日、５２７〜５３０ページ）
【非特許文献２】Ｔ．Ｙａｍａｍｏｔｏ他、「Ｃａｐａｃｉｔｉｖｅ ａｃｃｅｌｅｒｏｍｅｔｅｒ ｗｉｔｈ ｈｉｇｈ ａｓｐｅｃｔ ｒａｔｉｏ ｓｉｎｇｌｅ ｃｒｙｓｔａｌｌｉｎｅ ｓｉｌｉｃｏｎ ｍｉｃｒｏｓｔｒｕｃｔｕｒｅ ｕｓｉｎｇ ｔｈｅ ＳＯＩ ｓｔｒｕｃｔｕｒｅ ｗｉｔｈ ｐｏｌｙｓｉｌｉｃｏｎ−ｂａｓｅｄ ｉｎｔｅｒｃｏｎｎｅｃｔ ｔｅｃｈｎｉｑｕｅ」、ＭＥＭＳ ２０００，ｔｈｅ １３ｔｈ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ａｎｎｕａｌ Ｃｏｎｆｅｒｅｎｃｅ、２０００年１月２３日〜２７日、宮崎（日本）、５１４〜５１９ページ
【非特許文献３】「Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｆ Ｐｂ（Ｚｒ０．２Ｔｉ０．８）Ｏ３ ｏｎ Ｓｉ ａｎｄ ｉｔｓ ｎａｎｏｓｃａｌｅ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｐｒｏｐｅｒｔｉｅｓ」、Ａ．Ｌｉｎ他、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、７８巻、１４号、２００１年４月２日
【非特許文献４】「Ｕｓｉｎｇ ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ ａｓ ｓａｃｒｉｆｉｃｉａｌ ｌａｙｅｒ」、Ｐ．Ｓｔｅｉｎｅｒ他、Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｍｉｃｒｏｅｎｇ．、３巻（１９９３年）、３２３６ページ
【非特許文献５】Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、４３巻、６Ｂ号、２００４年、３９６４〜３９６６ページ、２００４応用物理学会
【非特許文献６】「Ｓｅｌｅｃｔｉｖｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｅｔｃｈｉｎｇ ｏｆ Ｓｉ１−ｘＧｅｘ ｖｅｒｓｕｓ Ｓｉ ｗｉｔｈ ｇａｓｅｏｕｓ ＨＣｌ」、Ｙ．Ｂｏｇｕｍｉｌｏｗｉｃｚ、Ｊ．Ｍ．Ｈａｒｔｍａｎｎ、Ｊ．Ｍ．ＦａｂｒｉおよびＴ．Ｂｉｌｏｎ、Ｓｅｍｉｃｏｎｄ．Ｓｃｉ．Ｔｅｃｈｎｏｌ.、２１巻、１２号（２００６年１２月）、１６６８〜１６７４ページ
【発明の概要】
【発明が解決しようとする課題】
【００２３】
本発明の目的は、単結晶シリコンでできたＭＥＭＳ／ＮＥＭＳを例えばＳＯＩに基づく技術を使用して形成することを可能にする融通の利く方法であって、小さな厚さを含め、厚さを制御することが可能であり、同時に存在する材料と両立する製造温度を維持することが可能な方法を提供することにある。
【００２４】
本発明は特に、バルク弾性波（ＢＡＷ）型構造に対して使用される圧電スタックの有利な形成を達成することを可能にする。ＢＡＷ型構造に対して使用される圧電スタックに関しては、製造方法を選択する基準を、使用することができる材料の物理的な品質に関係付けることができる。この文脈では、薄さを含む、バルク単結晶の特性に近い物理特性、あるいは少なくともゾル−ゲル付着によって得られた非晶質膜または多結晶膜によって得られる特性よりも良好な物理特性を得ることができるように、薄層内で単結晶型のある材料を使用することができることが望ましい。これは例えばジルコン酸チタン酸鉛（ＰＺＴ）にあてはまり、ＰＺＴは、単結晶シリコン上の遷移層からエピタキシャル成長させることができる（論文「Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｏｆ Ｐｂ（Ｚｒ０．２Ｔｉ０．８）Ｏ３ ｏｎ Ｓｉ ａｎｄ ｉｔｓ ｎａｎｏｓｃａｌｅ ｐｉｅｚｏｅｌｅｃｔｒｉｃ ｐｒｏｐｅｒｔｉｅｓ」、Ａ．Ｌｉｎ他、Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ、７８巻、１４号、２００１年４月２日を参照されたい）。同じことがマグネシウム酸ニオブ酸チタン酸鉛（ＰＭＮＴ）にもあてはまる。
【００２５】
圧電層が一般に薄く、一般に１００ｎｍから数μｍの範囲にあることを考えれば、このような状況では、厚さの制御が特に重要である。
【課題を解決するための手段】
【００２６】
したがって、本発明は、アクティブ素子を含む電気機械デバイスを製造する方法において、以下のステップを含むことを特徴とする方法を提供する：
ａ）第１の基板の単結晶層上に第１の単結晶ストップ層を形成するステップ、
ｂ）前記ストップ層の材料とは異なる少なくとも１種の材料から、前記第１のストップ層上に、単結晶機械層をエピタキシャル成長させるステップ、
ｃ）前記機械層と比較して選択的にエッチングするのに適した材料から、前記アクティブ層上に、犠牲層を形成するステップ、
ｄ）前記犠牲層上に接着層を形成するステップ、
ｅ）前記接着層上に第２の基板を接着するステップ、ならびに
ｆ）前記犠牲層の反対側の前記機械層の表面を露出させるために、前記第１の基板および前記ストップ層を除去するステップであって、前記機械層の少なくとも一部分によって前記アクティブ素子が形成されるステップ。
【００２７】
この方法は、前記接着層を付着させる前に、第２のストップ層を付着させるステップを含むことができる。
【００２８】
この方法は、ステップｃ）の後に、以下のステップを実施することを特徴とすることができる：
ｃ１）前記犠牲層に少なくとも１つのトレンチを形成するステップ、および
ｃ２）前記トレンチ（１つまたは複数）を埋めて、少なくとも１つのピラーを形成するステップであって、前記ピラーが、少なくとも部分的に、前記犠牲層の前記材料とは異なる材料から形成されるステップ。
【００２９】
この方法は、ステップｃ２）が、
ｃ２１）少なくとも１つのトレンチに対して、前記犠牲層の前記材料とは異なる第１の材料を部分的に充填するステップと、
ｃ２２）前記充填を、前記第１の材料とは異なる絶縁性の第２の材料の充填によって終了させるステップと
を含むことを特徴とすることができる。
【００３０】
前記第１の材料は、絶縁性または導電性であるように選択することができる。
【００３１】
この方法は、少なくとも１つのトレンチに対して、前記犠牲層および前記機械層の前記材料とは異なる第１の絶縁材料を部分的に充填するステップと、残りのトレンチに導電材料を部分的に充填するステップとを提示し、全ての前記トレンチの前記充填が第２の絶縁材料の充填によって終了することを特徴とすることができる。
【００３２】
この方法は、少なくとも１つのトレンチに導電材料を部分的に充填する前記ステップが、１つまたは複数の導電ピラー間に少なくとも１つの電気コンタクトを形成するために、前記犠牲層の表面を覆う少なくとも１つの領域を形成するステップを含むことを特徴とすることができる。
【００３３】
前記充填を前記接着層の前記形成と一緒に実行することができる。
【００３４】
この方法は、前記第２の基板が少なくとも１つの電子回路、特に相補型金属酸化物半導体（ＣＭＯＳ）回路を含み、前記接着層が、前記電子回路と前記コンタクト形成領域の間の電気コンタクトを構成するのに適した局所化された領域を提示することを特徴とすることができる。
【００３５】
この方法は、ピエゾ抵抗センサを形成することを可能にするために、ステップｂ）の前に、前記機械層の少なくとも１つの局所化された領域にドーピングを実施するステップを含むことを特徴とすることができる。
【００３６】
前記ストップ層の前記材料は特に、ＳｉＧｅ、多孔質ＳｉまたはドープされたＳｉから選択することができる。
【００３７】
本発明の他の特徴および利点は、添付図面を参照して非限定的な例として与えられた以下の説明を読むことによってよりいっそう明らかになる。
【図面の簡単な説明】
【００３８】
【図１】図１ａから１ｆは、本発明の好ましい２つの実施態様を示す図である。
【図２】図２ａから２ｂは、本発明の好ましい２つの実施態様を示す図である。
【発明を実施するための形態】
【００３９】
第１の実施態様（図１ａから１ｆ）は、単結晶シリコンから機械構造を形成することに関する。
【００４０】
図１ａは、第１のストップ層２がその上に形成された単結晶シリコン基板１を示す。このストップ層２は、機械層３のエピタキシャル成長と両立する単結晶材料でできている。
【００４１】
第１の変形では、ストップ層２が、エピタキシャル成長させた厚さ１００ｎｍ程度のＳｉＧｅ層である。
【００４２】
第２の変形では、ストップ層が、知られている方法によって出発基板上に形成された多孔質Ｓｉ層である（例えば論文「Ｕｓｉｎｇ ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ ａｓ ｓａｃｒｉｆｉｃｉａｌ ｌａｙｅｒ」、Ｐ．Ｓｔｅｉｎｅｒ他、Ｊ．Ｍｉｃｒｏｍｅｃｈ．Ｍｉｃｒｏｅｎｇ．、３巻（１９９３年）、３２３６ページを参照されたい）。
【００４３】
続いて、単結晶Ｓｉの機械層３を、用途に応じた１００ｎｍから１００μｍの厚さにエピタキシャル成長させる。ＳｉＧｅのストップ層では、機械層に生じる応力を最小化するために、ＳｉＧｅ層のＧｅ含量が例えば１０モル百分率（モル％）から７０モル％の範囲にある。
【００４４】
次いで、例えばＳｉＯ２の犠牲層４を、用途に応じて一般に５０ｎｍから数μｍの範囲の深さにわたって、低圧化学蒸着（ＬＰＣＶＤ）またはプラズマエンハンスト化学蒸着（ＰＥＣＶＤ）によって付着させ、あるいはシリコンを酸化することによって得る（図１ｂ）。
【００４５】
続いて、必要に応じて、犠牲層４を局所的にエッチングしてアンカーゾーンを形成することができる。犠牲層４を覆ういわゆる「相互接続」層は、絶縁部分用のＳｉＮ領域４４（一般に１００ｎｍ）と導電部分用の多結晶Ｓｉ領域４５とを交互に含むことができ、トレンチを埋めるためにはＳｉＯ２などの絶縁体を使用することが可能である。さまざまな相互接続レベルを形成するため、複数のＳｉＮ層４４および多結晶Ｓｉ層４５を使用することが可能である。
【００４６】
図ｌｃは３つのタイプのトレンチを示す。
【００４７】
当該または各トレンチ４１はそれぞれＳｉＮ絶縁層４４によって覆われ、犠牲層４の表面もＳｉＮ絶縁層４４によって覆われる。
【００４８】
当該または各トレンチ４２はそれぞれ、多結晶Ｓｉ導電層４５によって覆われ、多結晶Ｓｉ導電層４５は、犠牲層４の表面および可能には絶縁層４４の一端の上に重なる。層４５を使用して、トレンチ４２に面した機械層３の２つ以上の部分を相互接続し、あるいは犠牲層上に電極または導体トラックを形成することができる。
【００４９】
当該または各トレンチ４３はそれぞれＳｉＮ絶縁層４４および多結晶Ｓｉ導電層４５によって覆われ、したがって、絶縁エッチングストップを横切って電気を通すことを可能にする。
【００５０】
犠牲層のエッチングされたゾーンは、支持体から局所的に独立した機能構造を機械層に形成することを可能にする。
【００５１】
犠牲層のエッチングされなかったゾーンは、いわゆる「アンカー（ａｎｃｈｏｒ）」ゾーンないし機械的補強ゾーン（「ピラー(pillar)」として知られる）を形成することを可能にする。層４４および４５は、エッチングストップを有するように形成されたピラー、犠牲層の下の電極、機械層と前記電極の間の電気接続、機械層の互いに接続されていない部分間の電気接続などの機能を犠牲層に追加することを可能にするため、「機能付与(functionalizaiton)」層と呼ばれる。
【００５２】
このような機能付与層を形成するときには、犠牲層を完全に覆ったときに第２のストップ層の役目を果たす層によって、犠牲層の表面を覆うことができる。第２のストップ層は、犠牲層を接着層から化学的に分離することを可能にする。
【００５３】
示された例では、導電領域と絶縁領域の間で機能付与が交替し、それにより、コンタクト領域および／または相互接続および／または電極を提供することを可能にし、さらに絶縁性または導電性のエッチングストップを犠牲層に形成することを可能にする。
【００５４】
続いて、トレンチ４１、４２および／または４３にＳｉＯ２を充填する。
【００５５】
付着させる最後の層は、ＳｉＯ２から形成することができる接着層５０である。この層は、空洞４１、４２、４３を埋めるのに使用した層と同じ層とすることができる。この層は完全に平らである必要があるため、付着させた後または付着の前に研磨を実行する。付着させた層はその後、その平らな状態を保持する。
【００５６】
アンカーゾーンの形成は全くの任意である。機械層３のウェルから犠牲層をエッチングし、エッチングの持続時間を制御することによって犠牲層の選択された領域をその場に残すことが可能である。この技法は特に、単純な構造のＭＥＭＳに適しており、特別な精度を必要としない。
【００５７】
次いで、分子結合(molecular bonding)によって第２の基板６を組み付ける（図１ｅ）。
【００５８】
第２の基板６が１つまたは複数のＣＭＯＳ回路を含んでもよい。このような状況では、接着層５０が、ＣＭＯＳ部分と多結晶Ｓｉでできた領域４５の機能付与層との間にコンタクトを形成するのに適した、ＳｉＯ２上にＣｕ領域のアレイを含む混合層である。第２の基板も同一の接着層を含む。この変形では、接着ステップおよび後続のステップをＣＭＯＳ技術と両立する温度で実行しなければならない。このような接着が可能なのは、アセンブリが機械的機能だけを果たすからである。次いで接着層が、ＭＥＭＳのある部分とＣＭＯＳ回路との間に電気接続を形成することを可能にする。電気接続を形成する際には全ての領域がアクティブである必要はなく、一部の領域を、十分な接着力を得る目的のためだけに使用することができることを認識すべきである。このような状況では、ＣＭＯＳ回路への電気接続を、ＭＥＭＳの表面に形成されたコンタクトを介して実施することができる。
【００５９】
続いて、第１の基板１の裏面３１へのアクセスを得るためにスタックを裏返す。
【００６０】
第１の変形、すなわち一般に１００ｎｍの厚さを有する薄いＳｉＧｅストップ層２を有する変形では、続いてこの第１の基板を厚さ約１０μｍまで矯正する。この厚さは、この矯正ステップに対して利用可能な精度によって決定され、さらに機械層が、矯正ステップ中に形成される残留ワーク硬化ゾーンを持たないように決定される。したがって、この厚さは特に所望の矯正速度によって決まる。
【００６１】
続いて、第１の基板１のＳｉの残りの厚さを、ＳｉＧｅ層２で止まる化学エッチングによって除去する。Ｓｉをエッチングし、ＳｉＧｅで止まるさまざまな既知の方法が存在する。例えば水酸化テトラメチルアンモニウム（ＴＭＡＨ）またはＫＯＨベースの溶液を使用するウェットエッチング法、またはドライエッチング（Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ、４３巻、６Ｂ号、２００４年、３９６４〜３９６６ページ、２００４応用物理学会）を挙げることができる。
【００６２】
第２の変形では、ストップ層２が厚い多孔質Ｓｉ層（一般に厚さ約１０μｍ）である。このような状況では、基板１を、ストップ層２に到達するまで矯正する。
【００６３】
最後に、層２がＳｉＧｅでできているのかまたは多孔質Ｓｉでできているのかにかかわらず、両方の変形において、第１のストップ層２を、機械層３のＳｉで止まる化学エッチングによって除去する（図１ｆ）。
【００６４】
ＳｉＧｅをエッチングし、Ｓｉの表面で止まるさまざまな知られている方法が存在する。高温ＨＣｌエッチング法（「Ｓｅｌｅｃｔｉｖｅ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｅｔｃｈｉｎｇ ｏｆ Ｓｉ１−ｘＧｅｘ ｖｅｒｓｕｓ Ｓｉ ｗｉｔｈ ｇａｓｅｏｕｓ ＨＣｌ」、Ｙ．Ｂｏｇｕｍｉｌｏｗｉｃｚ、Ｊ．Ｍ．Ｈａｒｔｍａｎｎ、Ｊ．Ｍ．ＦａｂｒｉおよびＴ．Ｂｉｌｏｎ、Ｓｅｍｉｃｏｎｄ．Ｓｃｉ．Ｔｅｃｈｎｏｌ.、２１巻、１２号（２００６年１２月）、１６６８〜１６７４ページ）、ＨＮＡ型（フッ化水素酸、硝酸、酢酸）の溶液に基づく化学エッチング法、およびドライエッチング法（上記のＪａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓの論文）を挙げることができる。
【００６５】
多孔質Ｓｉをエッチングし、Ｓｉの表面でエッチングを止める目的には、例えばＰ．Ｓｔｅｉｎｅｒ他の上記の論文「Ｕｓｉｎｇ ｐｏｒｏｕｓ ｓｉｌｉｃｏｎ ａｓ ｓａｃｒｉｆｉｃｉａｌ ｌａｙｅｒ」、を参照することができる。このような状況では、機械層３のＳｉＧｅの表面で止まるストップ選択性を増大させるために、化学エッチングの前にストップ層２を酸化させることができる。
【００６６】
この方法は、深堀り反応性イオンエッチング（ＤＲＩＥ：ｄｅｅｐ ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ）によって機械層３を構造化し、犠牲層４をエッチングする（例えばＨＦによる化学蒸気エッチング）ことによって終了となる。
【００６７】
変形可能な空洞を有するセンサ（圧力センサまたは力覚センサ）に関しては、リンケイ酸塩ガラス（ＰＳＧ）層またはＳｉＮ層またはＳｉＯ２層によって、スタックがＣＭＯＳ回路を含む場合には３００℃で、空洞を選択する。
【００６８】
トレンチによって機械層から局所的に分離されたシリコンピラーを形成することによって、上面にコンタクトを再び形成する。
【００６９】
キャップを必要とするセンサ（慣性センサ）に関しては、薄層を広げることによってキャップを形成する知られている技法を使用することが可能である。
【００７０】
センサを製造するため、提案の方法は、容量検出またはピエゾ抵抗検出を使用することを可能にする。ピエゾ抵抗検出では、好ましくは犠牲層を付着させる前に、必要なピエゾ抵抗歪みゲージを形成するように、機械層３にドーピングを実行する。
【００７１】
図２ａおよび２ｂに示された第２の実施形態は、単結晶シリコン以外の材料でできたアクティブ層に対応する。
【００７２】
単結晶型のある薄膜材料が、薄さを含む、バルク単結晶の特性に近い物理特性、あるいは少なくとも同じ材料が非晶質相または多結晶相の状態にあるときに得られる特性よりも良好な物理特性を得ることを可能にするときに、その材料を使用することができると有利である。ペロブスカイト類ではこれが例えばジルコン酸チタン酸鉛などの強誘電性酸化物にあてはまり、ジルコン酸チタン酸鉛は、単結晶シリコン上のＳｒＴｉＯ３（ＳＴＯ）遷移層からエピタキシャル成長させることができ、ゾル−ゲル付着によって形成された非晶質膜または多結晶膜の特性よりも潜在的に良好な特性を有する（前述のＡ．Ｌｉｎ他の論文）。
【００７３】
厚さを制御するための第１のストップ層は、第１の実施形態の場合と同様に単結晶シリコン基板１上に形成された単結晶ＳｉＧｅ層２を含む。単結晶シリコン層６１と単結晶ＳＴＯペロブスカイト層６２とからなる遷移層をエピタキシャル成長させる（ＳＴＯはＳｒＴｉＯ３を意味する）。機械層３に対応する圧電スタックは、知られている技法（前述のＡ．Ｌｉｎ他の論文）を使用してＰＺＴ圧電層６６に結合させた単結晶ＳｒＲｕＯ３電極６３、６４からなる。この方法は、可能にはエッチングストップを含む犠牲層４を形成し、コンタクトおよび接着層を形成する前述の方法と同一である。第１の電極６３およびＰＺＴ層６６の局所エッチングは、必要に応じて、第１のＳｒＲｕＯ３層６３を第１の電極に対して使用し、同時に第２の電極への電気接続６７を形成するために使用することを可能にする（図２ａ）。
【００７４】
前述のとおりに実行される犠牲層７０のエッチングを使用して圧電構造を局所的に解放するために、この共振構造のバルクに開口を形成する。ＳｉとＳＴＯペロブスカイトとからなる遷移層をエッチングにより局所的に除去することによって、ＳｒＲｕＯ３層上にコンタクトを形成する（図２ｂ）。
【００７５】
このようにして得られるコンポーネントは、フィルムバルクアコースティックレゾネータ（ＦＢＡＲ：ｆｉｌｍ ｂｕｌｋ ａｃｏｕｓｔｉｃ ｒｅｓｏｎａｔｏｒ）型の、すなわち空洞上に形成されたＢＡＷ表面弾性波共振器である。
【符号の説明】
【００７６】
１ 第１の基板
１’第１の基板の単結晶層
２ 第１のストップ層
３ 機械層
３１ 機械層の表面
４ 犠牲層
６ 第２の基板
４１ トレンチ
４２ トレンチ
４３ トレンチ
４４ 絶縁ＳｉＮ領域
４５ 導電多結晶Ｓｉ領域
５０ 接着層
【図１−１】
【図１−２】
【特許請求の範囲】
【請求項１】
アクティブ素子(active element)を含む電気機械デバイスを製造する方法において、
ａ）第１の基板（１）の単結晶層（１’）上に第１の単結晶ストップ層（２）を形成するステップと、
ｂ）前記ストップ層（２）の材料とは異なる少なくとも１種の材料から、前記第１のストップ層（２）上に、単結晶機械層（３）をエピタキシャル成長させるステップと、
ｃ）前記機械層（３）と比較して選択的にエッチングするのに適した材料から、前記アクティブ層（３）上に、犠牲層（４）を形成するステップと、
ｄ）前記犠牲層（４）上に接着層（５０）を形成するステップと、
ｅ）前記接着層（５０）上に第２の基板（６）を接着するステップと、
ｆ）前記犠牲層（４）の反対側の前記機械層（３）の表面（３１）を露出させるために、前記第１の基板（１）および前記ストップ層（２）を除去するステップであって、前記機械層（３）の少なくとも一部分によって前記アクティブ素子が形成されるステップと
を含むことを特徴とする方法。
【請求項２】
前記接着層（５０）を付着させる前に、第２のストップ層を付着させるステップを含むことを特徴とする、請求項１に記載の方法。
【請求項３】
ステップｃ）の後に、以下のステップを実施することを特徴とする、請求項１または２に記載の方法：
ｃ１）前記犠牲層（４）に少なくとも１つのトレンチ（４１、４２、４３）を形成するステップ、および
ｃ２）前記トレンチ（１つまたは複数）を埋めて、少なくとも１つのピラーを形成するステップであって、前記ピラーが、少なくとも部分的に、前記犠牲層（４）の前記材料とは異なる材料から形成されるステップ。
【請求項４】
ステップｃ２）が、
ｃ２１）少なくとも１つのトレンチ（４１、４２）に対して、前記犠牲層（４）の前記材料とは異なる第１の材料を部分的に充填するステップと、
ｃ２２）前記充填を、前記第１の材料とは異なる絶縁性の第２の材料の充填によって終了させるステップと
を含むことを特徴とする、請求項３に記載の方法。
【請求項５】
前記第１の材料が絶縁材料であることを特徴とする、請求項４に記載の方法。
【請求項６】
前記第１の材料が導電材料であることを特徴とする、請求項４に記載の方法。
【請求項７】
少なくとも１つのトレンチ（４３）に対して、前記犠牲層（４）および前記機械層（３）の前記材料とは異なる第１の絶縁材料を部分的に充填するステップと、残りのトレンチに導電材料を部分的に充填するステップとを提示し、全ての前記トレンチの前記充填が第２の絶縁材料の充填によって終了することを特徴とする、請求項４に記載の方法。
【請求項８】
少なくとも１つのトレンチに導電材料を部分的に充填するステップが、１つまたは複数の導電ピラー間に少なくとも１つの電気コンタクトを形成するために、前記犠牲層（４）の表面を覆う少なくとも１つの領域を形成するステップを含むことを特徴とする、請求項４または７に記載の方法。
【請求項９】
前記充填が前記接着層（５０）の前記形成と一緒に実行されることを特徴とする、請求項１から８のいずれかに記載の方法。
【請求項１０】
前記第２の基板（６）が少なくとも１つの電子回路、特にＣＭＯＳ回路を含み、前記接着層が、前記電子回路と前記コンタクト形成領域の間の電気コンタクトを構成するのに適した局所化された領域を提示することを特徴とする、請求項１および請求項６から９のいずれか一項に記載の方法。
【請求項１１】
ピエゾ抵抗センサを形成することを可能にするために、ステップｂ）の前に、前記機械層（３）の少なくとも１つの局所化された領域にドーピングを実施するステップを含むことを特徴とする、請求項１から１０のいずれかに記載の方法。
【請求項１２】
前記ストップ層（２）がＳｉＧｅから形成されることを特徴とする、請求項１から１１のいずれかに記載の方法。
【請求項１３】
前記ストップ層（２）が多孔質Ｓｉから形成されることを特徴とする、請求項１から１２のいずれかに記載の方法。
【請求項１４】
前記ストップ層（２）がドープされたＳｉから形成されることを特徴とする、請求項１から１３のいずれかに記載の方法。
【請求項１】
アクティブ素子(active element)を含む電気機械デバイスを製造する方法において、
ａ）第１の基板（１）の単結晶層（１’）上に第１の単結晶ストップ層（２）を形成するステップと、
ｂ）前記ストップ層（２）の材料とは異なる少なくとも１種の材料から、前記第１のストップ層（２）上に、単結晶機械層（３）をエピタキシャル成長させるステップと、
ｃ）前記機械層（３）と比較して選択的にエッチングするのに適した材料から、前記アクティブ層（３）上に、犠牲層（４）を形成するステップと、
ｄ）前記犠牲層（４）上に接着層（５０）を形成するステップと、
ｅ）前記接着層（５０）上に第２の基板（６）を接着するステップと、
ｆ）前記犠牲層（４）の反対側の前記機械層（３）の表面（３１）を露出させるために、前記第１の基板（１）および前記ストップ層（２）を除去するステップであって、前記機械層（３）の少なくとも一部分によって前記アクティブ素子が形成されるステップと
を含むことを特徴とする方法。
【請求項２】
前記接着層（５０）を付着させる前に、第２のストップ層を付着させるステップを含むことを特徴とする、請求項１に記載の方法。
【請求項３】
ステップｃ）の後に、以下のステップを実施することを特徴とする、請求項１または２に記載の方法：
ｃ１）前記犠牲層（４）に少なくとも１つのトレンチ（４１、４２、４３）を形成するステップ、および
ｃ２）前記トレンチ（１つまたは複数）を埋めて、少なくとも１つのピラーを形成するステップであって、前記ピラーが、少なくとも部分的に、前記犠牲層（４）の前記材料とは異なる材料から形成されるステップ。
【請求項４】
ステップｃ２）が、
ｃ２１）少なくとも１つのトレンチ（４１、４２）に対して、前記犠牲層（４）の前記材料とは異なる第１の材料を部分的に充填するステップと、
ｃ２２）前記充填を、前記第１の材料とは異なる絶縁性の第２の材料の充填によって終了させるステップと
を含むことを特徴とする、請求項３に記載の方法。
【請求項５】
前記第１の材料が絶縁材料であることを特徴とする、請求項４に記載の方法。
【請求項６】
前記第１の材料が導電材料であることを特徴とする、請求項４に記載の方法。
【請求項７】
少なくとも１つのトレンチ（４３）に対して、前記犠牲層（４）および前記機械層（３）の前記材料とは異なる第１の絶縁材料を部分的に充填するステップと、残りのトレンチに導電材料を部分的に充填するステップとを提示し、全ての前記トレンチの前記充填が第２の絶縁材料の充填によって終了することを特徴とする、請求項４に記載の方法。
【請求項８】
少なくとも１つのトレンチに導電材料を部分的に充填するステップが、１つまたは複数の導電ピラー間に少なくとも１つの電気コンタクトを形成するために、前記犠牲層（４）の表面を覆う少なくとも１つの領域を形成するステップを含むことを特徴とする、請求項４または７に記載の方法。
【請求項９】
前記充填が前記接着層（５０）の前記形成と一緒に実行されることを特徴とする、請求項１から８のいずれかに記載の方法。
【請求項１０】
前記第２の基板（６）が少なくとも１つの電子回路、特にＣＭＯＳ回路を含み、前記接着層が、前記電子回路と前記コンタクト形成領域の間の電気コンタクトを構成するのに適した局所化された領域を提示することを特徴とする、請求項１および請求項６から９のいずれか一項に記載の方法。
【請求項１１】
ピエゾ抵抗センサを形成することを可能にするために、ステップｂ）の前に、前記機械層（３）の少なくとも１つの局所化された領域にドーピングを実施するステップを含むことを特徴とする、請求項１から１０のいずれかに記載の方法。
【請求項１２】
前記ストップ層（２）がＳｉＧｅから形成されることを特徴とする、請求項１から１１のいずれかに記載の方法。
【請求項１３】
前記ストップ層（２）が多孔質Ｓｉから形成されることを特徴とする、請求項１から１２のいずれかに記載の方法。
【請求項１４】
前記ストップ層（２）がドープされたＳｉから形成されることを特徴とする、請求項１から１３のいずれかに記載の方法。
【図２】
【公開番号】特開２０１０−７４１４３（Ｐ２０１０−７４１４３Ａ）
【公開日】平成２２年４月２日（２０１０．４．２）
【国際特許分類】
【外国語出願】
【出願番号】特願２００９−１４７９４２（Ｐ２００９−１４７９４２）
【出願日】平成２１年６月２２日（２００９．６．２２）
【出願人】（５０６４２３２９１）コミサリア ア レネルジィ アトミーク (85)
【Ｆターム（参考）】
【公開日】平成２２年４月２日（２０１０．４．２）
【国際特許分類】
【出願番号】特願２００９−１４７９４２（Ｐ２００９−１４７９４２）
【出願日】平成２１年６月２２日（２００９．６．２２）
【出願人】（５０６４２３２９１）コミサリア ア レネルジィ アトミーク (85)
【Ｆターム（参考）】
[ Back to top ]