成膜システム及び成膜方法
【課題】基板毎に成膜の目標膜厚を設定でき、ひいては電極線幅に対応した膜厚を形成することができる成膜システム及び成膜方法を提供する。
【解決手段】基板18上に形成された複数箇所のレジスト19を測定する測定室102と、基板18を1枚ずつ成膜して基板18上に電極21を形成する枚葉式成膜室104と、を有する成膜システム100であって、基板18上にて隣接するレジスト19のレジスト間距離またはレジスト線幅を測定する測定手段116を測定室102に有し、測定手段116によって測定したレジスト間距離またはレジスト線幅に基づいて、基板18から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する制御手段114を有し、枚葉式成膜室104は、基板18の電極膜厚が制御手段114で算出された最適な電極膜厚となるように、基板18に電極を形成する成膜手段10を有することを特徴とする。
【解決手段】基板18上に形成された複数箇所のレジスト19を測定する測定室102と、基板18を1枚ずつ成膜して基板18上に電極21を形成する枚葉式成膜室104と、を有する成膜システム100であって、基板18上にて隣接するレジスト19のレジスト間距離またはレジスト線幅を測定する測定手段116を測定室102に有し、測定手段116によって測定したレジスト間距離またはレジスト線幅に基づいて、基板18から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する制御手段114を有し、枚葉式成膜室104は、基板18の電極膜厚が制御手段114で算出された最適な電極膜厚となるように、基板18に電極を形成する成膜手段10を有することを特徴とする。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、基板を成膜するための成膜システム及び成膜方法に関する。
【背景技術】
【0002】
従来の半導体ウエハを処理する装置として、ウエハ上の構造の寸法を測定するための測定手段と、第1の組の処理パラメータ値を用いてウエハ上で第1の処理を行なうための第1の処理手段と、測定手段と第1の処理手段との間でウエハを移送するための移送メカニズムと、移送機構を含み、きれいな環境にある移送機構、測定手段及び第1の処理手段の間に連通可能なチャンバと、寸法の測定に基づいて第1の組の処理パラメータ値を選択するように構成されたプロセッサと、を有する装置が知られている(特許文献1参照)。
【0003】
ここで、プロセッサは、更にウエハの寸法の測定に基づいて第2の組の処理パラメータ値を選択し、且つ第2の組の処理パラメータ値を前に行った処理手段へ与えるように構成されている。
【0004】
また、チャンバは、第1の処理手段を含む複数の処理手段を取り付けるための本体と、測定手段を収容し、ウエハカセットを取り付けるためのファクトリーインタフェースと、本体とファクトリーインタフェース間に、及び本体とファクトリーインタフェースと連通する移送チャンバと、を有している。移送機構は、測定手段、移送チャンバ及びウエハカッセト間でウエハを移送するための第1のロボット、及び移送チャンバ及び第1の処理手段との間でウエハを移送するための第2のロボットを有している。
【0005】
特許文献1の装置によれば、測定されたパラメータは、例えば、異なるオーバエッチング及び/又はエッチング化学のためのエッチングレシピのようなプロセスの調整可能なパラメータにもリンクされる。従って、測定されたパラメータが所望の値からずれているならば、誤差を修正するようにリンクされたエッチングレシピがそのエッチャーにフィードフォワードされ、検査されたロットにおけるウエハを処理するように、レシピが自動的に又はユーザの判断で実現される。従って、本発明のフィードバック及びフィードフォワードは、検査の次のホトレジストの現像及び最終検査において、ロットからロットへのCD(臨界寸法)制御を改善する旨が記載されている(段落(0017)参照)。
【0006】
また、特許文献1の装置によれば、ステップ1040で、ウエハに対するエッチングレシピがウエハのCD測定に基づいて選択される。たとえば、上述した図3及び図4(A)、図4(B)の本発明の実施例によるウエハのCD測定データに対して、“署名解析(シグネチャーアナリシス)”が実行される。CD測定からのデータは、変化を調べるためにライブラリーからの参照データと比較され、その後変化はパラメータ化される(すなわち、エッチングプロセスのパラメータへ変換される)。代わりに、ルート結合された波形解析(root
coupled wave analysis: RCWA)が行なわれる。
【0007】
ここで、与えられた波形に相当するCDは、計算によって、例えば、光学検査手段におけるプロセッサによって得られる。RCWAは、Chateau,
"Algorithm for the rigorous couple-wave analysis of grating
diffraction" Journal of the Optical Society of America, Vol. 11, No. 4
(April 1994) 及びMoharam, "Stable implementation of the rigorous coupled-wave
analysis for surface-relief grating: enhanced transmittance matrix
approach", Journal of the Optical Society of America, Vol. 12, No. 3 (May
1995)、で議論されている。
【0008】
また、図3、図4(A)及び図4(B)の実施例において説明されているように、この解析の結果は、改定されたステッパーの設定を選択するために、ホトセル360にフィードフォワードすることもできる旨が記載されている(段落(0049)参照)。
【0009】
また、特許文献2には、弾性表面波素子の製造方法において、圧電性基板上にインターデジタルトランスデューサ(IDT)電極を形成することが示されている。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特表2005−521235号公表特許公報
【特許文献2】特開2002−217665号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
ところで、特許文献1では、半導体デバイスにおいて、フォトリソグラフィー工程の後でフォトレジストをSEM観察し、エッチングレシピやステッパーの設定などの予め定められた選択情報をフォトリソグラフィー工程が実施される後続のロットにフィードバックしたり、次の工程(エッチング工程)へフィードフォワードすることにより、ロット間のCD(臨界寸法)偏差の低減を図っている。従って、ウエハ毎に対して最適化されているとは言えない。
【0012】
また後続のロットにフィードバックすれば後続ロットのCD精度は向上するが、現ロットの補正はできない。現ロットについては次の工程(エッチング)にフィードフォワードして補正することになるが、エッチング時間の調整によってレジスト間距離を調整するには限界がある。エッチング時間が短すぎると、電極(またはレジスト)膜を除去しきれない可能性があるし、長すぎるとウエハなどの下地へのダメージが大きくなる。
【0013】
上記の理由から、周波数特性を製品特性とする電子デバイスにおいては、フォトリソグラフィー工程の後工程は、素子にダメージを与えにくい成膜工程が必要であり、かつ半導体デバイスでは影響の少ない電極膜厚を制御する必要がある。
【0014】
そこで、本発明は、上記問題点に鑑み、基板毎に成膜の目標膜厚を設定でき、ひいては電極線幅に対応した膜厚を基板に形成することができる成膜システム及び成膜方法を提供することを目的とする。
【課題を解決するための手段】
【0015】
本発明は、基板上に形成された複数箇所のレジストを測定する測定室と、前記基板を1枚ずつ成膜して前記基板上に電極を形成する枚葉式成膜室と、を有する成膜システムであって、前記基板上にて隣接する前記レジストのレジスト間距離またはレジスト線幅を測定する測定手段を前記測定室に有し、前記測定手段によって測定した前記レジスト間距離または前記レジスト線幅に基づいて、前記基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する制御手段を有し、前記枚葉式成膜室は、前記基板の電極膜厚が前記制御手段で算出された最適な電極膜厚となるように、前記基板に電極を形成する成膜手段を有することを特徴とする。
【0016】
この構成によれば、測定室では、測定手段によって基板上に隣接するレジストのレジスト間距離またはレジスト線幅を測定する。そして、測定手段によって測定したレジスト間距離またはレジスト線幅に基づいて、基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を制御手段で算出する。枚葉式成膜室では、基板の電極膜厚が制御手段で算出された最適膜厚となるように、基板に電極を成膜する。これにより、基板の電極膜厚分布制御が可能になり、電極線幅に応じた最適な電極膜厚を形成して、成膜後の基板の周波数特性を高めることができる。
【0017】
前記測定室では、真空環境において前記基板上の前記レジスト間距離または前記レジスト線幅の測定が行われ、前記枚葉式成膜室では、真空環境において前記基板への成膜が行われ、前記測定室から前記枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送されることが好ましい。
【0018】
この構成によれば、測定室では、真空環境において基板上のレジスト間距離またはレジスト線幅の測定が行われる。枚葉式成膜室では、真空環境において基板への成膜が行われる。さらに、測定室から枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送される。これにより、大気開放・真空排気による時間を削除することができるため、基板の処理効率を高めることができる。また、成膜システムを測定処理室と枚葉式成膜室とを一体にした構成にすることで、レジストのレジスト間距離の測定データの取り扱いが容易になる。
【0019】
この場合、前記成膜手段は、前記基板を回転させる基板回転手段を有し、さらに、前記基板の電極膜厚を補正する膜厚補正手段を有することが好ましい。
【0020】
この構成によれば、膜厚補正手段によって基板の電極膜厚が補正され、容易に最適な電極膜厚にすることができる。
【0021】
また、本発明は、測定室において、基板上に隣接するレジストのレジスト間距離またはレジスト線幅を測定する測定工程と、前記測定工程において測定された前記レジスト間距離または前記レジスト線幅に基づいて、前記基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する算出工程と、枚葉式成膜室において、前記基板の電極膜厚が前記算出工程で算出された最適膜厚となるように、前記基板に電極が成膜される成膜工程と、を有することを特徴とする。
【0022】
この場合、前記測定工程では、真空環境において前記基板上の前記レジスト間距離または前記レジスト線幅の測定が行われ、前記成膜工程では、前記枚葉式成膜室の真空環境において前記基板への成膜が行われ、前記測定室から前記枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送されることが好ましい。
【0023】
この場合、前記成膜工程では、前記基板の電極膜厚を補正する膜厚補正工程が行われることが好ましい。
【発明の効果】
【0024】
本発明によれば、基板毎に成膜の目標膜厚を設定でき、ひいては電極線幅に対応した膜厚を基板に成膜することができる。
【図面の簡単な説明】
【0025】
【図1】本発明の実施形態に係る成膜システムの構成図である。
【図2】基板上に形成されたレジストを示した説明図である。
【図3】基板上のレジスト間に形成された電極とレジストとの位置関係を示した説明図である。
【図4】本発明の実施形態に係る成膜システムの各工程図である。
【図5】本発明の実施形態に係る成膜システムの枚葉式成膜装置の概念図である。
【図6】本発明の実施形態に係る成膜システムの枚葉式成膜装置に用いる膜厚補正部材の開口部の形状を示した平面図である。
【図7】本発明の実施形態に係る成膜システムの枚葉式成膜装置に用いる膜厚補正部材の開口部の形状を示した平面図である。
【図8】図6の曲線をもとに作製した膜厚補正部材の形状例である。
【図9】図6の曲線をもとに作製した膜厚補正部材の形状例である。
【図10】基板の膜厚が断面視にて平坦状となる場合の成膜工程の説明図である。
【図11】図10の成膜工程で使用する膜厚補正部材の形状を示した概念図である。
【図12】基板の膜厚が断面視にて凸状となる場合の成膜工程の説明図である。
【図13】図12の成膜工程で使用する膜厚補正部材の形状を示した概念図である。
【発明を実施するための形態】
【0026】
本発明の実施形態に係る成膜システム及び成膜方法について、図面を参照して説明する。本発明は、ウエハ(以下、「基板」と称する)に対して1枚ずつ成膜する枚葉式成膜室を有している。以下の実施形態では、枚葉式成膜室を前提として説明する。なお、本実施形態の「枚葉式成膜室」では、蒸着処理、あるいはスパッタリング処理などいわゆる物理蒸着処理も行われる。
【0027】
図1に示すように、成膜システム100は、測定室102と、枚葉式成膜室104と、ロードロック室106と、前処理室108と、搬送室110と、排気系112と、これらを統制する制御部114と、を有している。図2は、基板18上に形成されたレジスト19を示し、図3は基板18上のレジスト19間に形成された電極21とレジスト19との位置関係を示している。
【0028】
図1、図2及び図3に示すように、測定室102は、真空環境において、電極21を形成するための複数のレジスト19のレジスト間距離Dまたはレジスト線幅Wを測定する部屋である。なお、電極21とは、例えば、圧電性の基板18上に形成されるインターデジタルトランスデューサ(IDT)電極である。測定室102は、基板18上に隣接するレジスト19のレジスト間距離Dを測定する走査電子顕微鏡(SEM)116が収容されている。走査電子顕微鏡116によって測定した基板18上のレジスト間距離Dは、データとして後述する制御部114に出力される。測定室102では、基板1枚ごとに、レジスト間距離Dを測定する。上記ではレジスト間距離Dを直接測定する例を示したが、レジスト線幅Wを測定した後、計算によりレジスト間距離Dを算出してもよい。
【0029】
枚葉式成膜室104は、真空環境において、圧電性の基板18を1枚ずつ成膜する部屋である。枚葉式成膜室104の内部構造の詳細については後述する。
【0030】
前処理室108は、真空環境において、基板18に加熱、Arボンバードなどのクリーニング処理を前処理として行う部屋である。
【0031】
ロードロック室106は、搬送室110を大気に開放しないことを目的に設けられた真空部屋である。ロードロック室106と搬送室110とはゲートバルブ(図示省略)で仕切られている。ロードロック室106には、基板搬送機構(図示省略)が設けられており、処理前、処理後の基板18の出し入れを行う。
【0032】
搬送室110は、基板18を各部屋間に搬送するための部屋である。搬送室110には、基板搬送機構118が収容されており、基板搬送機構118によって基板18の搬送が実行される。
【0033】
排気系112とは、枚葉式成膜室104の内部の環境を調整するものである。すなわち、枚葉式成膜室104の内部を真空状態にしたり、あるいは大気に開放にすることができる。
【0034】
制御部114は、成膜システム100全体を統制するものであり、特に、測定室102で測定されたレジスト19のレジスト間距離Dまたはレジスト線幅Wに基づいて、基板18から作製される電気素子が所定の周波数特性を得るための最適な電極膜厚(適宜、「最適膜厚」と称する)を算出する。制御部114は、基板1枚ごとの最適な電極膜厚を算出する。詳細には、測定室102で測定されたレジスト19のレジスト間距離Dまたはレジスト線幅Wに基づいて、成膜後の電極21の線幅を推定し、推定した線幅により電気素子の目標周波数に合わせるための電極膜厚を算出する。なお、制御部114は、算出した電極21の最適膜厚に基づいた制御信号を生成して枚葉式成膜室104の各構成部材に出力し、各構成部材の駆動を制御する。
【0035】
また、制御部114には、膜厚検出部25(図5参照)から出力された膜厚に関するデータ信号が出力される。制御部114は、このデータ信号に基づいて、枚葉式成膜室104の各構成部材の駆動を制御する。これにより、枚葉式成膜室104で成膜されている基板18の膜厚を推定でき、成膜されている基板18の膜厚が最適膜厚となるように制御することができる。
【0036】
次に、枚葉式成膜室104について詳細に説明する。
【0037】
図5に示すように、枚葉式成膜室104は、枚葉式成膜装置10を備えている。枚葉式成膜装置10は、成膜物質Gを収容した射出源12の上方に出没するシャッタ部材14を備えている。射出源12は、成膜物質Gを入れる、るつぼ状の収容部材からなり例えば、ハースライナーが用いられる。シャッタ部材14は、水平方向(図5中矢印X方向)に移動可能に設けられており、射出源12と基板保持部材16との間で成膜物質Gを遮断して基板18に対する付着を阻止しあるいは成膜物質Gの基板18に対する付着を許容する。
【0038】
枚葉式成膜装置10は、基板18を水平に保持するための基板保持部材16を備えている。基板保持部材16は、基板保持部材16を回転軸30の軸回りに回転可能に駆動する駆動装置32が機械的に接続されている。これにより、基板保持部材16によって水平に保持された基板18を回転(自転)させることができる。
【0039】
枚葉式成膜装置10は、成膜される基板18の膜の膜厚を測定するための膜厚検出部25が設けられている。膜厚検出部25は、水晶振動子27を備えており、水晶振動子27に付着した成膜物質Gを計測することにより、基板18の膜厚を推定する。具体的には、膜厚検出部25は、水晶振動子27に付着した成膜物質Gの重さによって、発振周波数が低くなることを利用し、逆に発振周波数を正確に測定することによって、成膜物質Gの重さ、すなわち膜厚を計算する。なお、膜厚検出部25による膜厚の検出結果は、データ信号として制御部114に出力される。
【0040】
図5乃至図7に示すように、枚葉式成膜装置10は、基板18に形成される膜18Aの膜厚を制御するための膜厚補正部材20を備えている。膜厚補正部材20は、射出源12と基板保持部材16との間に出没可能に設けられている。図6における膜厚補正部材20の座標中心Oが射出源12と基板18の中心とを結んだ軸線と一致するように、膜厚補正部材20が配置される。膜厚補正部材20は、成膜物質Gが通過する開口部20Aと、成膜物質Gの通過を阻止する遮蔽部20Bと、を有している。膜厚補正部材20の座標中心Oからの任意の半径位置における周長に対し、その周長のうち開口部20Aの占める円弧長の割合を開口率と定義する。この開口率は、膜厚補正部材20の形状によって変化する。なお、膜厚補正部材20の詳細な形状については、後述する。
【0041】
なお、図6は、膜厚補正部材であって、次数n=2、基板外周部での開口率k(R)=0.5として、射出源と基板との間の距離T、膜厚補正部材の設置位置、を実用的な値で与え、分割数mを1、2、4とした場合の膜厚補正部材の開口部の形状を示した平面図である。
【0042】
図7は、膜厚補正部材であって、膜厚補正部材が無い場合の基板の膜厚がCOSnθ則の次数n=3であったとし、これをより凸部状な次数n=9の膜厚分布にするときの膜厚補正部材の形状であって、分割数mを1、2、4とした場合の膜厚補正部材の開口部の形状を示した平面図である。
【0043】
膜厚補正部材20は、ハンド部22により保持されている。ハンド部22は、回転アーム24により回転軸26の軸回りに回転するように構成されている。回転アーム24は、駆動部28と機械的に接続されており、駆動部28からの駆動力により回転軸26の軸回りに回転する。これにより、膜厚補正部材20は、射出源12と基板保持部材16との間に出没可能となる。
【0044】
ここで、膜厚補正部材20の形状について詳細に説明する。
【0045】
先ず、膜厚補正部材20がない状態で基板18に成膜を行い、基板18に形成される膜18Aの膜厚分布を基板保持部材16の外縁空間に設置された膜厚検出部25にて測定しながら、基板18に形成される膜18Aの膜厚分布を把握する。このとき、基板18の中心からの距離rの関数として、膜厚分布f(r)と測定されたとする。ここで、基板18の中心r=0において、f(r)=1と規格化しておく。
【0046】
基板18の目標膜厚分布を断面視にて平坦状の分布とする場合には、膜厚補正部材20の開口率をk(r)とすると、
で与えられる(式(1)とする)。ここで、Rは、基板の外周部の径であり、外周部での開口率k(R)は、適当に決定する。
【0047】
基板18の目標膜厚分布を、膜厚補正部材20がないときよりもさらに凸部状の分布とする場合には、目標膜厚分布をG×g(r)とする。ここで、g(0)=1であり、Gは基板の中心r=0における目標膜厚である。このとき、膜厚補正部材20の開口率をk(r)とすると、
で与えられる(式(2)とする)。
【0048】
基板18の目標膜厚分布を凹部状の分布とする場合は、基板18の目標膜厚分布をG×g(r)とする。ここで、g(R)=1であり、Gは基板の外周部r=Rにおける目標膜厚である。このとき、膜厚補正部材20の開口率をk(r)とすると、
で与えられる(式(3)とする)。ここで、基板18の外周部での開口率k(R)は適当に決める必要がある。
【0049】
次に、基板18の断面視にて平坦な膜厚分布を得る場合の具体的な膜厚補正部材20の形状例を示す。
【0050】
蒸発源(射出源)が点源であり、蒸発分布がいわゆるCOSnθ則に従うものとすると、
となる。ここでTは、射出源12と基板18との間の距離である。
【0051】
これを平坦状の分布をねらう場合の開口率の式(1)に用いると、基板設置位置での開口率k(r)が求まる。実際の膜厚補正部材20は、射出源12と基板18との間に設置されるので、基板上rの位置での開口率は、射出源中心へ収れんする直線で膜厚補正部材20上に射影された位置における半径での開口率を与えることになる。膜厚補正部材の設置位置での半径と開口率を改めてrおよびk(r)とすることにする。
【0052】
膜厚補正部材20の開口部20Aの分割数をm(mは自然数)とすると、一開口部の開口率はk(r)/mとなるので、開口部形状が軸対称であるようにすると、開口部エッジの座標を(x,y)とすると、
となる。
【0053】
これを次数n=2、基板外周部での開口率k(R)=0.5として、射出源12と基板18との間の距離T、膜厚補正部材20の設置位置、を実用的な値で与え分割数mをm=1、2、4とした場合の膜厚補正部材20の開口部形状を図6に例示する。
【0054】
次に、膜厚補正部材20が無いときより、さらに凸部状となる膜厚分布をねらう場合の膜厚補正部材20の形状例を示す。
【0055】
膜厚補正部材20が無い場合の基板18の膜厚がCOSnθ則の次数n=3であったとし、これをより凸部状な次数n=9の膜厚分布にするときの膜厚補正部材20の形状であって、分割数mをm=1、2、4とした場合の膜厚補正部材20の開口部形状を図7に例示する。
【0056】
次に、膜厚補正部材20の実際の形状例について説明する。図8及び図9は、図6の曲線をもとに作製した、実際の膜厚補正部材20の形状例である。図8は、m=1の場合であり、図9は、m=2の場合である。膜厚補正部材20には外周部があり、その外周部は図5のハンド部22により把持される。なお、基板18の成膜領域は、膜厚補正部材20の外周部より内側にある。膜厚補正部材20の開口部(抜き)の開口率は、中心から径方向外側に進むにつれ大きくなっている。蒸発源と回転する基板18との間に膜厚補正部材20を挿入し、成膜を部分的に遮蔽することにより、基板18の径方向の膜厚分布を補正する。
【0057】
枚葉式成膜室104における枚葉式成膜方法は、以下の5つの工程を有している。
1.基板保持部材16に基板18がセットされた後、基板18の回転が開始する。
2.シャッタ部材14を射出源12と基板18の中心とを結んだ軸線上に位置させて通路を閉じ、膜厚補正部材20を射出源12と基板18の中心とを結んだ軸線上から退避させる。
3.射出源12中の成膜物質Gを電子ビームで加熱することで成膜物質の蒸発を開始する。
4.シャッタ部材14を射出源12と基板18の中心とを結んだ軸線上から退避させて通路を開くことで基板18上に成膜物質Gの蒸着を開始する。
5.膜厚部材部材20を退避させた状態の成膜工程において基板18上に成膜された特定部分の膜厚が所定の値に達した時点で(換言すれば、平坦状な膜厚を作成する場合であれば、基板中心部が所定膜厚に到達した時点で)、膜厚補正部材20を射出源12と基板18の中心とを結んだ軸線上に挿入する。なお、膜厚部材部材20の形状は、目標とする膜厚分布が得られる形状のものを適宜選択する。本実施形態では、膜厚分布が断面視にて平坦状とする場合、凸部状とする場合、凹部状とする場合の3パターンの膜厚補正部材20の形状が上記各式により特定される。
6.基板18に形成された膜18Aの膜厚が目標とした膜厚分布に到達した時点で、シャッタ部材14を射出源12と基板18の中心とを結んだ軸線上に位置させて通路を閉じ、成膜作業を終了する。
【0058】
(基板の膜厚分布を断面視にて平坦状とする場合)
具体的には、図10(A)、(B)に示すように、基板18に形成される膜18Aの膜厚が断面視にて平坦状となる膜厚分布を得る場合には、式(1)で特定される開口率の膜厚補正部材20(図11参照)を用いる。すなわち、図11に示すように、膜厚補正部材20は、射出源12と基板18の中心とを結んだ軸線からの半径距離に応じて、開口部20Aの開口率が次第に大きくなるものである。先ずは、膜厚補正部材20が無い状態で成膜した後、基板18の中心部の膜18Aの膜厚が所定膜厚に到達したときに、射出源12と基板18の中心とを結んだ軸線上に膜厚補正部材20を挿入し、成膜工程を継続する。そして、基板18に形成される膜18Aの膜厚が断面視にて平坦状となる目標の膜厚分布に到達したときに、シャッタ部材14を射出源12と基板18の中心とを結んだ軸線上に挿入して、成膜物質Gを遮断し、成膜工程を終了する。成膜物質Gを遮断するタイミングは、予め求めた付加膜厚と時間の関係からタイマーで設定してもよい。
【0059】
なお、図10(C)に示すように、基板18に形成される膜18Aの膜厚が断面視にて平坦状となる所定の膜厚分布に到達した後、膜厚補正部材20をそのまま挿入した状態で、成膜作業を継続すると、基板18の膜厚分布が断面視にて凹部状となるようにすることもできる。
【0060】
(基板の膜厚分布を断面視にて凹部状とする場合)
基板18に形成される膜18Aの膜厚が凹部状となる膜厚分布を得る場合には、式(3)で特定される開口率の膜厚補正部材20を用いる。すなわち、膜厚補正部材20は、射出源12と基板18の中心とを結んだ軸線からの半径距離に応じて、開口部20Aの開口率が次第に大きくなるものである。先ずは、膜厚補正部材20が無い状態で成膜した後、基板18の中心部の膜18Aの膜厚が所定膜厚に到達したときに、射出源12と基板18の中心とを結んだ軸線上に膜厚補正部材20を挿入し、成膜工程を継続する。そして、基板18に形成される膜18Aの膜厚が凹部状となる目標の膜厚分布に到達したときに、シャッタ部材14を射出源12と基板18の中心とを結んだ軸線上に挿入して、成膜物質Gを遮断し、成膜工程を終了する。成膜物質Gを遮断するタイミングは、予め求めた付加膜厚と時間の関係からタイマーで設定してもよい。
【0061】
(基板の膜厚分布を断面視にて凸部状とする場合)
図12に示すように、基板18に形成される膜18Aの膜厚が凸部状となる膜厚分布を得る場合には、式(2)で特定される開口率の膜厚補正部材20(図13参照)を用いる。すなわち、図13に示すように、膜厚補正部材20は、射出源12と基板18の中心とを結んだ軸線からの半径距離に応じて、開口部20Aの開口率が次第に小さくなるものである。先ずは、膜厚補正部材20が無い状態で成膜した後、基板18の外周部の膜18Aの膜厚が所定膜厚に到達したときに、射出源12と基板18の中心とを結んだ軸線上に膜厚補正部材20を挿入し、成膜工程を継続する。そして、基板18に形成される膜18Aの膜厚が凸部状となる目標の膜厚分布に到達したときに、シャッタ部材14を射出源12と基板18の中心とを結んだ軸線上に挿入して、成膜物質Gを遮断し、成膜工程を終了する。成膜物質Gを遮断するタイミングは、予め求めた付加膜厚と時間の関係からタイマーで設定してもよい。
【0062】
本実施形態の成膜システム及び成膜システムを用いた成膜方法について説明する。
【0063】
(本発明の経緯)
特開2002−217665号公報の図5のように弾性表面波素子の製造方法において、圧電性基板上にインターデジタルトランスデューサ(IDT)電極等が形成されるが、上記電極の膜厚や線幅が基礎的な弾性表面波素子の特性に大きな影響を与えることがわかっている。また、同公報の図6のように弾性表面波素子の周波数特性には、電極の膜厚/線幅の比が大きな影響を与えることもわかっている。従って電極の膜厚の規格範囲は非常に狭いため、これらの範囲に制御することは非常に困難であった(同公報の段落(0002)〜(0005)参照)。
【0064】
さらに、生産性を上げるために複数基板をバッチ処理する成膜が通常行われているが、リフトオフ蒸着を採用する商品では、現像工程後で基板内の電極の線幅を測定したところ、基板中心から離れるにしたがい電極の線幅が変化していることがわかった。
【0065】
そこで、本発明では、上記に示したように弾性表面波素子の周波数特性を安定して得る手段として、最も好適である枚葉処理する成膜工程を前提に、基板面内の膜厚を制御する方法を説明する。
【0066】
本実施形態の成膜システムを用いた成膜方法は、以下の工程から構成されている。
【0067】
図4に示すように、成膜システムを用いた成膜方法は、前工程200と、ローダ工程202と、測定工程204と、搬送工程206と、成膜工程208と、搬送工程210と、アンローダ工程212と、を有している。
【0068】
前工程200では、基板18にリフトオフ法によってパターニングされたレジスト19が形成される。次に、レジストの形成された基板18がローダから真空状態の前処理室108に取り込まれ、必要に応じて、基板18が加熱され、Arボンバードなどの前処理が真空状態において行われる。前処理の終了後、基板18がローダにより測定室102に搬送される。
【0069】
測定工程204では、測定室102において、基板18上に形成されたレジスト19のレジスト間距離Dが走査電子顕微鏡116によって真空状態において測定される。測定方法としては、レジスト19の画像データを取得し、市販の画像処理ボード(ソフトウエア)で画像処理を行い、レジスト19上部のエッジを検出してレジスト間距離Dを測定することができる。なお、上記ではレジスト間距離Dを直接測定する例を示したが、レジスト線幅Wを測定した後、計算によりレジスト間距離Dを算出してもよい。
【0070】
好ましくは、測定工程204では、基板18上に形成された複数のレジスト19のうち、基板18の各素子のレジスト間距離Dが測定される。レジスト間距離Dは、1枚の基板18上において複数箇所測定される。複数箇所測定する理由は、レジスト19のコーティング方法やベーキング時の温度分布により、基板18内の領域においてもレジスト間距離Dに違いが生じるためである。この違いは、基板18の半径方向に沿って生じる傾向にある。そこで、測定工程204において基板18の中央と外側にある素子のレジスト間距離Dを測定し、その距離に応じて蒸着膜厚を変えることが実行される。
【0071】
このように、基板18の1枚ごと、もしくは基板18の場所ごとにレジスト間距離Dが測定され、測定結果はマッピングデータとして制御部114に出力される。制御部114において基板18の1枚ごと、または基板18の場所ごとにねらい膜厚分布を決め、成膜工程208にて最適な電極膜厚を形成する。
【0072】
測定工程204と成膜工程208との間には、制御部114によって基板18の最適膜厚を算出する算出工程205が介在する。算出工程205では、測定工程204において測定されたレジスト間距離Dに基づいて基板18上に形成される電極21の線幅を推定する。推定した線幅によって、基板18から後工程で作製される電気素子の目標周波数に合わせるための電極21の最適膜厚が算出される。これにより、基板18の膜厚分布が決定される。
【0073】
測定工程204が終了すると、搬送室110の基板搬送機構118により基板18が保持されて搬送室110から取り出され、反転されて枚葉式成膜室104に搬入される。
【0074】
成膜工程208では、基板18の成膜処理が実行される。ここで、枚葉式成膜室104では、基板18が1枚ずつ成膜される。成膜工程208では、算出工程において算出された最適膜厚となるように、基板18の膜厚を膜厚検出部25からのデータ信号に基づいて調整しながら、基板18の成膜が実行される。さらに、成膜工程208では、基板18を自転させながら成膜することで同心円状の膜厚分布補正が可能になる。これにより、基板18から作製する電気素子に求められる目標周波数を得るために最適な電極膜厚を形成することができる。この結果、電気素子の周波数特性を向上することができる。
【0075】
なお、成膜工程208の実行中は、次の基板18が測定室102に搬入されて測定工程204が開始される。測定工程204では、同様にして、レジスト間距離Dが測定され、この測定結果に基づいて、制御部114によって基板18の最適膜厚が算出される。このようにして、基板18は、連続的に成膜システム100に投入され、各工程にて真空状態を保ちながら搬送され、連続して実行されていく。
【0076】
成膜工程208が終了した基板18は、搬送室110の基板搬送機構118により保持されて枚葉式成膜室104から取り出され、アンローダ工程212に移行される。そして、次の基板18が次の基板18が枚葉式成膜室104に搬入されて成膜工程208が開始され、基板18が最適膜厚となるように成膜される。
【0077】
以上の各工程が基板18の数だけ繰り返される。
【0078】
本実施形態によれば、基板毎に成膜の目標膜厚を設定でき、ひいては電極線幅に対応した膜厚となるような成膜を実行することができる。これにより、基板18の周波数特性を高めることができる。
【0079】
また、レジスト間距離Dまたはレジスト線幅Wを最適膜厚にフィードフォワードするため、エッチングなどによる幅ばらつき補正のための工程を追加する必要がない。
【0080】
エッチングによるレジスト間距離Dまたはレジスト線幅Wの補正が不要であるため、エッチングによる基板18へのダメージがない。
【0081】
枚葉式成膜方法であるため、基板18ごとに最適膜厚で成膜することができる。また、同心円状の基板面内のレジスト間距離Dまたはレジスト線幅Wのばらつきによって生じる周波数ばらつきも低減することができる。
【0082】
また、成膜システム100を測定室102と枚葉式成膜室104とを一体にした構成にすることで、レジスト19のレジスト間距離Dまたはレジスト線幅Wの測定データの取り扱いが容易になる。
【符号の説明】
【0083】
10 枚葉式成膜装置(成膜手段)
12 射出源
14 シャッタ部材
16 基板保持部材(基板回転手段)
18 ウエハ(基板)
19 レジスト
20 膜厚補正部材(膜厚補正手段)
20A 開口部
20B 遮蔽部
21 電極
25 膜厚検出部
100 成膜システム
102 測定室
104 枚葉式成膜室
114 制御部(制御手段)
116 走査電子顕微鏡(測定手段)
G 成膜物質
【技術分野】
【0001】
本発明は、基板を成膜するための成膜システム及び成膜方法に関する。
【背景技術】
【0002】
従来の半導体ウエハを処理する装置として、ウエハ上の構造の寸法を測定するための測定手段と、第1の組の処理パラメータ値を用いてウエハ上で第1の処理を行なうための第1の処理手段と、測定手段と第1の処理手段との間でウエハを移送するための移送メカニズムと、移送機構を含み、きれいな環境にある移送機構、測定手段及び第1の処理手段の間に連通可能なチャンバと、寸法の測定に基づいて第1の組の処理パラメータ値を選択するように構成されたプロセッサと、を有する装置が知られている(特許文献1参照)。
【0003】
ここで、プロセッサは、更にウエハの寸法の測定に基づいて第2の組の処理パラメータ値を選択し、且つ第2の組の処理パラメータ値を前に行った処理手段へ与えるように構成されている。
【0004】
また、チャンバは、第1の処理手段を含む複数の処理手段を取り付けるための本体と、測定手段を収容し、ウエハカセットを取り付けるためのファクトリーインタフェースと、本体とファクトリーインタフェース間に、及び本体とファクトリーインタフェースと連通する移送チャンバと、を有している。移送機構は、測定手段、移送チャンバ及びウエハカッセト間でウエハを移送するための第1のロボット、及び移送チャンバ及び第1の処理手段との間でウエハを移送するための第2のロボットを有している。
【0005】
特許文献1の装置によれば、測定されたパラメータは、例えば、異なるオーバエッチング及び/又はエッチング化学のためのエッチングレシピのようなプロセスの調整可能なパラメータにもリンクされる。従って、測定されたパラメータが所望の値からずれているならば、誤差を修正するようにリンクされたエッチングレシピがそのエッチャーにフィードフォワードされ、検査されたロットにおけるウエハを処理するように、レシピが自動的に又はユーザの判断で実現される。従って、本発明のフィードバック及びフィードフォワードは、検査の次のホトレジストの現像及び最終検査において、ロットからロットへのCD(臨界寸法)制御を改善する旨が記載されている(段落(0017)参照)。
【0006】
また、特許文献1の装置によれば、ステップ1040で、ウエハに対するエッチングレシピがウエハのCD測定に基づいて選択される。たとえば、上述した図3及び図4(A)、図4(B)の本発明の実施例によるウエハのCD測定データに対して、“署名解析(シグネチャーアナリシス)”が実行される。CD測定からのデータは、変化を調べるためにライブラリーからの参照データと比較され、その後変化はパラメータ化される(すなわち、エッチングプロセスのパラメータへ変換される)。代わりに、ルート結合された波形解析(root
coupled wave analysis: RCWA)が行なわれる。
【0007】
ここで、与えられた波形に相当するCDは、計算によって、例えば、光学検査手段におけるプロセッサによって得られる。RCWAは、Chateau,
"Algorithm for the rigorous couple-wave analysis of grating
diffraction" Journal of the Optical Society of America, Vol. 11, No. 4
(April 1994) 及びMoharam, "Stable implementation of the rigorous coupled-wave
analysis for surface-relief grating: enhanced transmittance matrix
approach", Journal of the Optical Society of America, Vol. 12, No. 3 (May
1995)、で議論されている。
【0008】
また、図3、図4(A)及び図4(B)の実施例において説明されているように、この解析の結果は、改定されたステッパーの設定を選択するために、ホトセル360にフィードフォワードすることもできる旨が記載されている(段落(0049)参照)。
【0009】
また、特許文献2には、弾性表面波素子の製造方法において、圧電性基板上にインターデジタルトランスデューサ(IDT)電極を形成することが示されている。
【先行技術文献】
【特許文献】
【0010】
【特許文献1】特表2005−521235号公表特許公報
【特許文献2】特開2002−217665号公報
【発明の概要】
【発明が解決しようとする課題】
【0011】
ところで、特許文献1では、半導体デバイスにおいて、フォトリソグラフィー工程の後でフォトレジストをSEM観察し、エッチングレシピやステッパーの設定などの予め定められた選択情報をフォトリソグラフィー工程が実施される後続のロットにフィードバックしたり、次の工程(エッチング工程)へフィードフォワードすることにより、ロット間のCD(臨界寸法)偏差の低減を図っている。従って、ウエハ毎に対して最適化されているとは言えない。
【0012】
また後続のロットにフィードバックすれば後続ロットのCD精度は向上するが、現ロットの補正はできない。現ロットについては次の工程(エッチング)にフィードフォワードして補正することになるが、エッチング時間の調整によってレジスト間距離を調整するには限界がある。エッチング時間が短すぎると、電極(またはレジスト)膜を除去しきれない可能性があるし、長すぎるとウエハなどの下地へのダメージが大きくなる。
【0013】
上記の理由から、周波数特性を製品特性とする電子デバイスにおいては、フォトリソグラフィー工程の後工程は、素子にダメージを与えにくい成膜工程が必要であり、かつ半導体デバイスでは影響の少ない電極膜厚を制御する必要がある。
【0014】
そこで、本発明は、上記問題点に鑑み、基板毎に成膜の目標膜厚を設定でき、ひいては電極線幅に対応した膜厚を基板に形成することができる成膜システム及び成膜方法を提供することを目的とする。
【課題を解決するための手段】
【0015】
本発明は、基板上に形成された複数箇所のレジストを測定する測定室と、前記基板を1枚ずつ成膜して前記基板上に電極を形成する枚葉式成膜室と、を有する成膜システムであって、前記基板上にて隣接する前記レジストのレジスト間距離またはレジスト線幅を測定する測定手段を前記測定室に有し、前記測定手段によって測定した前記レジスト間距離または前記レジスト線幅に基づいて、前記基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する制御手段を有し、前記枚葉式成膜室は、前記基板の電極膜厚が前記制御手段で算出された最適な電極膜厚となるように、前記基板に電極を形成する成膜手段を有することを特徴とする。
【0016】
この構成によれば、測定室では、測定手段によって基板上に隣接するレジストのレジスト間距離またはレジスト線幅を測定する。そして、測定手段によって測定したレジスト間距離またはレジスト線幅に基づいて、基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を制御手段で算出する。枚葉式成膜室では、基板の電極膜厚が制御手段で算出された最適膜厚となるように、基板に電極を成膜する。これにより、基板の電極膜厚分布制御が可能になり、電極線幅に応じた最適な電極膜厚を形成して、成膜後の基板の周波数特性を高めることができる。
【0017】
前記測定室では、真空環境において前記基板上の前記レジスト間距離または前記レジスト線幅の測定が行われ、前記枚葉式成膜室では、真空環境において前記基板への成膜が行われ、前記測定室から前記枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送されることが好ましい。
【0018】
この構成によれば、測定室では、真空環境において基板上のレジスト間距離またはレジスト線幅の測定が行われる。枚葉式成膜室では、真空環境において基板への成膜が行われる。さらに、測定室から枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送される。これにより、大気開放・真空排気による時間を削除することができるため、基板の処理効率を高めることができる。また、成膜システムを測定処理室と枚葉式成膜室とを一体にした構成にすることで、レジストのレジスト間距離の測定データの取り扱いが容易になる。
【0019】
この場合、前記成膜手段は、前記基板を回転させる基板回転手段を有し、さらに、前記基板の電極膜厚を補正する膜厚補正手段を有することが好ましい。
【0020】
この構成によれば、膜厚補正手段によって基板の電極膜厚が補正され、容易に最適な電極膜厚にすることができる。
【0021】
また、本発明は、測定室において、基板上に隣接するレジストのレジスト間距離またはレジスト線幅を測定する測定工程と、前記測定工程において測定された前記レジスト間距離または前記レジスト線幅に基づいて、前記基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する算出工程と、枚葉式成膜室において、前記基板の電極膜厚が前記算出工程で算出された最適膜厚となるように、前記基板に電極が成膜される成膜工程と、を有することを特徴とする。
【0022】
この場合、前記測定工程では、真空環境において前記基板上の前記レジスト間距離または前記レジスト線幅の測定が行われ、前記成膜工程では、前記枚葉式成膜室の真空環境において前記基板への成膜が行われ、前記測定室から前記枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送されることが好ましい。
【0023】
この場合、前記成膜工程では、前記基板の電極膜厚を補正する膜厚補正工程が行われることが好ましい。
【発明の効果】
【0024】
本発明によれば、基板毎に成膜の目標膜厚を設定でき、ひいては電極線幅に対応した膜厚を基板に成膜することができる。
【図面の簡単な説明】
【0025】
【図1】本発明の実施形態に係る成膜システムの構成図である。
【図2】基板上に形成されたレジストを示した説明図である。
【図3】基板上のレジスト間に形成された電極とレジストとの位置関係を示した説明図である。
【図4】本発明の実施形態に係る成膜システムの各工程図である。
【図5】本発明の実施形態に係る成膜システムの枚葉式成膜装置の概念図である。
【図6】本発明の実施形態に係る成膜システムの枚葉式成膜装置に用いる膜厚補正部材の開口部の形状を示した平面図である。
【図7】本発明の実施形態に係る成膜システムの枚葉式成膜装置に用いる膜厚補正部材の開口部の形状を示した平面図である。
【図8】図6の曲線をもとに作製した膜厚補正部材の形状例である。
【図9】図6の曲線をもとに作製した膜厚補正部材の形状例である。
【図10】基板の膜厚が断面視にて平坦状となる場合の成膜工程の説明図である。
【図11】図10の成膜工程で使用する膜厚補正部材の形状を示した概念図である。
【図12】基板の膜厚が断面視にて凸状となる場合の成膜工程の説明図である。
【図13】図12の成膜工程で使用する膜厚補正部材の形状を示した概念図である。
【発明を実施するための形態】
【0026】
本発明の実施形態に係る成膜システム及び成膜方法について、図面を参照して説明する。本発明は、ウエハ(以下、「基板」と称する)に対して1枚ずつ成膜する枚葉式成膜室を有している。以下の実施形態では、枚葉式成膜室を前提として説明する。なお、本実施形態の「枚葉式成膜室」では、蒸着処理、あるいはスパッタリング処理などいわゆる物理蒸着処理も行われる。
【0027】
図1に示すように、成膜システム100は、測定室102と、枚葉式成膜室104と、ロードロック室106と、前処理室108と、搬送室110と、排気系112と、これらを統制する制御部114と、を有している。図2は、基板18上に形成されたレジスト19を示し、図3は基板18上のレジスト19間に形成された電極21とレジスト19との位置関係を示している。
【0028】
図1、図2及び図3に示すように、測定室102は、真空環境において、電極21を形成するための複数のレジスト19のレジスト間距離Dまたはレジスト線幅Wを測定する部屋である。なお、電極21とは、例えば、圧電性の基板18上に形成されるインターデジタルトランスデューサ(IDT)電極である。測定室102は、基板18上に隣接するレジスト19のレジスト間距離Dを測定する走査電子顕微鏡(SEM)116が収容されている。走査電子顕微鏡116によって測定した基板18上のレジスト間距離Dは、データとして後述する制御部114に出力される。測定室102では、基板1枚ごとに、レジスト間距離Dを測定する。上記ではレジスト間距離Dを直接測定する例を示したが、レジスト線幅Wを測定した後、計算によりレジスト間距離Dを算出してもよい。
【0029】
枚葉式成膜室104は、真空環境において、圧電性の基板18を1枚ずつ成膜する部屋である。枚葉式成膜室104の内部構造の詳細については後述する。
【0030】
前処理室108は、真空環境において、基板18に加熱、Arボンバードなどのクリーニング処理を前処理として行う部屋である。
【0031】
ロードロック室106は、搬送室110を大気に開放しないことを目的に設けられた真空部屋である。ロードロック室106と搬送室110とはゲートバルブ(図示省略)で仕切られている。ロードロック室106には、基板搬送機構(図示省略)が設けられており、処理前、処理後の基板18の出し入れを行う。
【0032】
搬送室110は、基板18を各部屋間に搬送するための部屋である。搬送室110には、基板搬送機構118が収容されており、基板搬送機構118によって基板18の搬送が実行される。
【0033】
排気系112とは、枚葉式成膜室104の内部の環境を調整するものである。すなわち、枚葉式成膜室104の内部を真空状態にしたり、あるいは大気に開放にすることができる。
【0034】
制御部114は、成膜システム100全体を統制するものであり、特に、測定室102で測定されたレジスト19のレジスト間距離Dまたはレジスト線幅Wに基づいて、基板18から作製される電気素子が所定の周波数特性を得るための最適な電極膜厚(適宜、「最適膜厚」と称する)を算出する。制御部114は、基板1枚ごとの最適な電極膜厚を算出する。詳細には、測定室102で測定されたレジスト19のレジスト間距離Dまたはレジスト線幅Wに基づいて、成膜後の電極21の線幅を推定し、推定した線幅により電気素子の目標周波数に合わせるための電極膜厚を算出する。なお、制御部114は、算出した電極21の最適膜厚に基づいた制御信号を生成して枚葉式成膜室104の各構成部材に出力し、各構成部材の駆動を制御する。
【0035】
また、制御部114には、膜厚検出部25(図5参照)から出力された膜厚に関するデータ信号が出力される。制御部114は、このデータ信号に基づいて、枚葉式成膜室104の各構成部材の駆動を制御する。これにより、枚葉式成膜室104で成膜されている基板18の膜厚を推定でき、成膜されている基板18の膜厚が最適膜厚となるように制御することができる。
【0036】
次に、枚葉式成膜室104について詳細に説明する。
【0037】
図5に示すように、枚葉式成膜室104は、枚葉式成膜装置10を備えている。枚葉式成膜装置10は、成膜物質Gを収容した射出源12の上方に出没するシャッタ部材14を備えている。射出源12は、成膜物質Gを入れる、るつぼ状の収容部材からなり例えば、ハースライナーが用いられる。シャッタ部材14は、水平方向(図5中矢印X方向)に移動可能に設けられており、射出源12と基板保持部材16との間で成膜物質Gを遮断して基板18に対する付着を阻止しあるいは成膜物質Gの基板18に対する付着を許容する。
【0038】
枚葉式成膜装置10は、基板18を水平に保持するための基板保持部材16を備えている。基板保持部材16は、基板保持部材16を回転軸30の軸回りに回転可能に駆動する駆動装置32が機械的に接続されている。これにより、基板保持部材16によって水平に保持された基板18を回転(自転)させることができる。
【0039】
枚葉式成膜装置10は、成膜される基板18の膜の膜厚を測定するための膜厚検出部25が設けられている。膜厚検出部25は、水晶振動子27を備えており、水晶振動子27に付着した成膜物質Gを計測することにより、基板18の膜厚を推定する。具体的には、膜厚検出部25は、水晶振動子27に付着した成膜物質Gの重さによって、発振周波数が低くなることを利用し、逆に発振周波数を正確に測定することによって、成膜物質Gの重さ、すなわち膜厚を計算する。なお、膜厚検出部25による膜厚の検出結果は、データ信号として制御部114に出力される。
【0040】
図5乃至図7に示すように、枚葉式成膜装置10は、基板18に形成される膜18Aの膜厚を制御するための膜厚補正部材20を備えている。膜厚補正部材20は、射出源12と基板保持部材16との間に出没可能に設けられている。図6における膜厚補正部材20の座標中心Oが射出源12と基板18の中心とを結んだ軸線と一致するように、膜厚補正部材20が配置される。膜厚補正部材20は、成膜物質Gが通過する開口部20Aと、成膜物質Gの通過を阻止する遮蔽部20Bと、を有している。膜厚補正部材20の座標中心Oからの任意の半径位置における周長に対し、その周長のうち開口部20Aの占める円弧長の割合を開口率と定義する。この開口率は、膜厚補正部材20の形状によって変化する。なお、膜厚補正部材20の詳細な形状については、後述する。
【0041】
なお、図6は、膜厚補正部材であって、次数n=2、基板外周部での開口率k(R)=0.5として、射出源と基板との間の距離T、膜厚補正部材の設置位置、を実用的な値で与え、分割数mを1、2、4とした場合の膜厚補正部材の開口部の形状を示した平面図である。
【0042】
図7は、膜厚補正部材であって、膜厚補正部材が無い場合の基板の膜厚がCOSnθ則の次数n=3であったとし、これをより凸部状な次数n=9の膜厚分布にするときの膜厚補正部材の形状であって、分割数mを1、2、4とした場合の膜厚補正部材の開口部の形状を示した平面図である。
【0043】
膜厚補正部材20は、ハンド部22により保持されている。ハンド部22は、回転アーム24により回転軸26の軸回りに回転するように構成されている。回転アーム24は、駆動部28と機械的に接続されており、駆動部28からの駆動力により回転軸26の軸回りに回転する。これにより、膜厚補正部材20は、射出源12と基板保持部材16との間に出没可能となる。
【0044】
ここで、膜厚補正部材20の形状について詳細に説明する。
【0045】
先ず、膜厚補正部材20がない状態で基板18に成膜を行い、基板18に形成される膜18Aの膜厚分布を基板保持部材16の外縁空間に設置された膜厚検出部25にて測定しながら、基板18に形成される膜18Aの膜厚分布を把握する。このとき、基板18の中心からの距離rの関数として、膜厚分布f(r)と測定されたとする。ここで、基板18の中心r=0において、f(r)=1と規格化しておく。
【0046】
基板18の目標膜厚分布を断面視にて平坦状の分布とする場合には、膜厚補正部材20の開口率をk(r)とすると、
で与えられる(式(1)とする)。ここで、Rは、基板の外周部の径であり、外周部での開口率k(R)は、適当に決定する。
【0047】
基板18の目標膜厚分布を、膜厚補正部材20がないときよりもさらに凸部状の分布とする場合には、目標膜厚分布をG×g(r)とする。ここで、g(0)=1であり、Gは基板の中心r=0における目標膜厚である。このとき、膜厚補正部材20の開口率をk(r)とすると、
で与えられる(式(2)とする)。
【0048】
基板18の目標膜厚分布を凹部状の分布とする場合は、基板18の目標膜厚分布をG×g(r)とする。ここで、g(R)=1であり、Gは基板の外周部r=Rにおける目標膜厚である。このとき、膜厚補正部材20の開口率をk(r)とすると、
で与えられる(式(3)とする)。ここで、基板18の外周部での開口率k(R)は適当に決める必要がある。
【0049】
次に、基板18の断面視にて平坦な膜厚分布を得る場合の具体的な膜厚補正部材20の形状例を示す。
【0050】
蒸発源(射出源)が点源であり、蒸発分布がいわゆるCOSnθ則に従うものとすると、
となる。ここでTは、射出源12と基板18との間の距離である。
【0051】
これを平坦状の分布をねらう場合の開口率の式(1)に用いると、基板設置位置での開口率k(r)が求まる。実際の膜厚補正部材20は、射出源12と基板18との間に設置されるので、基板上rの位置での開口率は、射出源中心へ収れんする直線で膜厚補正部材20上に射影された位置における半径での開口率を与えることになる。膜厚補正部材の設置位置での半径と開口率を改めてrおよびk(r)とすることにする。
【0052】
膜厚補正部材20の開口部20Aの分割数をm(mは自然数)とすると、一開口部の開口率はk(r)/mとなるので、開口部形状が軸対称であるようにすると、開口部エッジの座標を(x,y)とすると、
となる。
【0053】
これを次数n=2、基板外周部での開口率k(R)=0.5として、射出源12と基板18との間の距離T、膜厚補正部材20の設置位置、を実用的な値で与え分割数mをm=1、2、4とした場合の膜厚補正部材20の開口部形状を図6に例示する。
【0054】
次に、膜厚補正部材20が無いときより、さらに凸部状となる膜厚分布をねらう場合の膜厚補正部材20の形状例を示す。
【0055】
膜厚補正部材20が無い場合の基板18の膜厚がCOSnθ則の次数n=3であったとし、これをより凸部状な次数n=9の膜厚分布にするときの膜厚補正部材20の形状であって、分割数mをm=1、2、4とした場合の膜厚補正部材20の開口部形状を図7に例示する。
【0056】
次に、膜厚補正部材20の実際の形状例について説明する。図8及び図9は、図6の曲線をもとに作製した、実際の膜厚補正部材20の形状例である。図8は、m=1の場合であり、図9は、m=2の場合である。膜厚補正部材20には外周部があり、その外周部は図5のハンド部22により把持される。なお、基板18の成膜領域は、膜厚補正部材20の外周部より内側にある。膜厚補正部材20の開口部(抜き)の開口率は、中心から径方向外側に進むにつれ大きくなっている。蒸発源と回転する基板18との間に膜厚補正部材20を挿入し、成膜を部分的に遮蔽することにより、基板18の径方向の膜厚分布を補正する。
【0057】
枚葉式成膜室104における枚葉式成膜方法は、以下の5つの工程を有している。
1.基板保持部材16に基板18がセットされた後、基板18の回転が開始する。
2.シャッタ部材14を射出源12と基板18の中心とを結んだ軸線上に位置させて通路を閉じ、膜厚補正部材20を射出源12と基板18の中心とを結んだ軸線上から退避させる。
3.射出源12中の成膜物質Gを電子ビームで加熱することで成膜物質の蒸発を開始する。
4.シャッタ部材14を射出源12と基板18の中心とを結んだ軸線上から退避させて通路を開くことで基板18上に成膜物質Gの蒸着を開始する。
5.膜厚部材部材20を退避させた状態の成膜工程において基板18上に成膜された特定部分の膜厚が所定の値に達した時点で(換言すれば、平坦状な膜厚を作成する場合であれば、基板中心部が所定膜厚に到達した時点で)、膜厚補正部材20を射出源12と基板18の中心とを結んだ軸線上に挿入する。なお、膜厚部材部材20の形状は、目標とする膜厚分布が得られる形状のものを適宜選択する。本実施形態では、膜厚分布が断面視にて平坦状とする場合、凸部状とする場合、凹部状とする場合の3パターンの膜厚補正部材20の形状が上記各式により特定される。
6.基板18に形成された膜18Aの膜厚が目標とした膜厚分布に到達した時点で、シャッタ部材14を射出源12と基板18の中心とを結んだ軸線上に位置させて通路を閉じ、成膜作業を終了する。
【0058】
(基板の膜厚分布を断面視にて平坦状とする場合)
具体的には、図10(A)、(B)に示すように、基板18に形成される膜18Aの膜厚が断面視にて平坦状となる膜厚分布を得る場合には、式(1)で特定される開口率の膜厚補正部材20(図11参照)を用いる。すなわち、図11に示すように、膜厚補正部材20は、射出源12と基板18の中心とを結んだ軸線からの半径距離に応じて、開口部20Aの開口率が次第に大きくなるものである。先ずは、膜厚補正部材20が無い状態で成膜した後、基板18の中心部の膜18Aの膜厚が所定膜厚に到達したときに、射出源12と基板18の中心とを結んだ軸線上に膜厚補正部材20を挿入し、成膜工程を継続する。そして、基板18に形成される膜18Aの膜厚が断面視にて平坦状となる目標の膜厚分布に到達したときに、シャッタ部材14を射出源12と基板18の中心とを結んだ軸線上に挿入して、成膜物質Gを遮断し、成膜工程を終了する。成膜物質Gを遮断するタイミングは、予め求めた付加膜厚と時間の関係からタイマーで設定してもよい。
【0059】
なお、図10(C)に示すように、基板18に形成される膜18Aの膜厚が断面視にて平坦状となる所定の膜厚分布に到達した後、膜厚補正部材20をそのまま挿入した状態で、成膜作業を継続すると、基板18の膜厚分布が断面視にて凹部状となるようにすることもできる。
【0060】
(基板の膜厚分布を断面視にて凹部状とする場合)
基板18に形成される膜18Aの膜厚が凹部状となる膜厚分布を得る場合には、式(3)で特定される開口率の膜厚補正部材20を用いる。すなわち、膜厚補正部材20は、射出源12と基板18の中心とを結んだ軸線からの半径距離に応じて、開口部20Aの開口率が次第に大きくなるものである。先ずは、膜厚補正部材20が無い状態で成膜した後、基板18の中心部の膜18Aの膜厚が所定膜厚に到達したときに、射出源12と基板18の中心とを結んだ軸線上に膜厚補正部材20を挿入し、成膜工程を継続する。そして、基板18に形成される膜18Aの膜厚が凹部状となる目標の膜厚分布に到達したときに、シャッタ部材14を射出源12と基板18の中心とを結んだ軸線上に挿入して、成膜物質Gを遮断し、成膜工程を終了する。成膜物質Gを遮断するタイミングは、予め求めた付加膜厚と時間の関係からタイマーで設定してもよい。
【0061】
(基板の膜厚分布を断面視にて凸部状とする場合)
図12に示すように、基板18に形成される膜18Aの膜厚が凸部状となる膜厚分布を得る場合には、式(2)で特定される開口率の膜厚補正部材20(図13参照)を用いる。すなわち、図13に示すように、膜厚補正部材20は、射出源12と基板18の中心とを結んだ軸線からの半径距離に応じて、開口部20Aの開口率が次第に小さくなるものである。先ずは、膜厚補正部材20が無い状態で成膜した後、基板18の外周部の膜18Aの膜厚が所定膜厚に到達したときに、射出源12と基板18の中心とを結んだ軸線上に膜厚補正部材20を挿入し、成膜工程を継続する。そして、基板18に形成される膜18Aの膜厚が凸部状となる目標の膜厚分布に到達したときに、シャッタ部材14を射出源12と基板18の中心とを結んだ軸線上に挿入して、成膜物質Gを遮断し、成膜工程を終了する。成膜物質Gを遮断するタイミングは、予め求めた付加膜厚と時間の関係からタイマーで設定してもよい。
【0062】
本実施形態の成膜システム及び成膜システムを用いた成膜方法について説明する。
【0063】
(本発明の経緯)
特開2002−217665号公報の図5のように弾性表面波素子の製造方法において、圧電性基板上にインターデジタルトランスデューサ(IDT)電極等が形成されるが、上記電極の膜厚や線幅が基礎的な弾性表面波素子の特性に大きな影響を与えることがわかっている。また、同公報の図6のように弾性表面波素子の周波数特性には、電極の膜厚/線幅の比が大きな影響を与えることもわかっている。従って電極の膜厚の規格範囲は非常に狭いため、これらの範囲に制御することは非常に困難であった(同公報の段落(0002)〜(0005)参照)。
【0064】
さらに、生産性を上げるために複数基板をバッチ処理する成膜が通常行われているが、リフトオフ蒸着を採用する商品では、現像工程後で基板内の電極の線幅を測定したところ、基板中心から離れるにしたがい電極の線幅が変化していることがわかった。
【0065】
そこで、本発明では、上記に示したように弾性表面波素子の周波数特性を安定して得る手段として、最も好適である枚葉処理する成膜工程を前提に、基板面内の膜厚を制御する方法を説明する。
【0066】
本実施形態の成膜システムを用いた成膜方法は、以下の工程から構成されている。
【0067】
図4に示すように、成膜システムを用いた成膜方法は、前工程200と、ローダ工程202と、測定工程204と、搬送工程206と、成膜工程208と、搬送工程210と、アンローダ工程212と、を有している。
【0068】
前工程200では、基板18にリフトオフ法によってパターニングされたレジスト19が形成される。次に、レジストの形成された基板18がローダから真空状態の前処理室108に取り込まれ、必要に応じて、基板18が加熱され、Arボンバードなどの前処理が真空状態において行われる。前処理の終了後、基板18がローダにより測定室102に搬送される。
【0069】
測定工程204では、測定室102において、基板18上に形成されたレジスト19のレジスト間距離Dが走査電子顕微鏡116によって真空状態において測定される。測定方法としては、レジスト19の画像データを取得し、市販の画像処理ボード(ソフトウエア)で画像処理を行い、レジスト19上部のエッジを検出してレジスト間距離Dを測定することができる。なお、上記ではレジスト間距離Dを直接測定する例を示したが、レジスト線幅Wを測定した後、計算によりレジスト間距離Dを算出してもよい。
【0070】
好ましくは、測定工程204では、基板18上に形成された複数のレジスト19のうち、基板18の各素子のレジスト間距離Dが測定される。レジスト間距離Dは、1枚の基板18上において複数箇所測定される。複数箇所測定する理由は、レジスト19のコーティング方法やベーキング時の温度分布により、基板18内の領域においてもレジスト間距離Dに違いが生じるためである。この違いは、基板18の半径方向に沿って生じる傾向にある。そこで、測定工程204において基板18の中央と外側にある素子のレジスト間距離Dを測定し、その距離に応じて蒸着膜厚を変えることが実行される。
【0071】
このように、基板18の1枚ごと、もしくは基板18の場所ごとにレジスト間距離Dが測定され、測定結果はマッピングデータとして制御部114に出力される。制御部114において基板18の1枚ごと、または基板18の場所ごとにねらい膜厚分布を決め、成膜工程208にて最適な電極膜厚を形成する。
【0072】
測定工程204と成膜工程208との間には、制御部114によって基板18の最適膜厚を算出する算出工程205が介在する。算出工程205では、測定工程204において測定されたレジスト間距離Dに基づいて基板18上に形成される電極21の線幅を推定する。推定した線幅によって、基板18から後工程で作製される電気素子の目標周波数に合わせるための電極21の最適膜厚が算出される。これにより、基板18の膜厚分布が決定される。
【0073】
測定工程204が終了すると、搬送室110の基板搬送機構118により基板18が保持されて搬送室110から取り出され、反転されて枚葉式成膜室104に搬入される。
【0074】
成膜工程208では、基板18の成膜処理が実行される。ここで、枚葉式成膜室104では、基板18が1枚ずつ成膜される。成膜工程208では、算出工程において算出された最適膜厚となるように、基板18の膜厚を膜厚検出部25からのデータ信号に基づいて調整しながら、基板18の成膜が実行される。さらに、成膜工程208では、基板18を自転させながら成膜することで同心円状の膜厚分布補正が可能になる。これにより、基板18から作製する電気素子に求められる目標周波数を得るために最適な電極膜厚を形成することができる。この結果、電気素子の周波数特性を向上することができる。
【0075】
なお、成膜工程208の実行中は、次の基板18が測定室102に搬入されて測定工程204が開始される。測定工程204では、同様にして、レジスト間距離Dが測定され、この測定結果に基づいて、制御部114によって基板18の最適膜厚が算出される。このようにして、基板18は、連続的に成膜システム100に投入され、各工程にて真空状態を保ちながら搬送され、連続して実行されていく。
【0076】
成膜工程208が終了した基板18は、搬送室110の基板搬送機構118により保持されて枚葉式成膜室104から取り出され、アンローダ工程212に移行される。そして、次の基板18が次の基板18が枚葉式成膜室104に搬入されて成膜工程208が開始され、基板18が最適膜厚となるように成膜される。
【0077】
以上の各工程が基板18の数だけ繰り返される。
【0078】
本実施形態によれば、基板毎に成膜の目標膜厚を設定でき、ひいては電極線幅に対応した膜厚となるような成膜を実行することができる。これにより、基板18の周波数特性を高めることができる。
【0079】
また、レジスト間距離Dまたはレジスト線幅Wを最適膜厚にフィードフォワードするため、エッチングなどによる幅ばらつき補正のための工程を追加する必要がない。
【0080】
エッチングによるレジスト間距離Dまたはレジスト線幅Wの補正が不要であるため、エッチングによる基板18へのダメージがない。
【0081】
枚葉式成膜方法であるため、基板18ごとに最適膜厚で成膜することができる。また、同心円状の基板面内のレジスト間距離Dまたはレジスト線幅Wのばらつきによって生じる周波数ばらつきも低減することができる。
【0082】
また、成膜システム100を測定室102と枚葉式成膜室104とを一体にした構成にすることで、レジスト19のレジスト間距離Dまたはレジスト線幅Wの測定データの取り扱いが容易になる。
【符号の説明】
【0083】
10 枚葉式成膜装置(成膜手段)
12 射出源
14 シャッタ部材
16 基板保持部材(基板回転手段)
18 ウエハ(基板)
19 レジスト
20 膜厚補正部材(膜厚補正手段)
20A 開口部
20B 遮蔽部
21 電極
25 膜厚検出部
100 成膜システム
102 測定室
104 枚葉式成膜室
114 制御部(制御手段)
116 走査電子顕微鏡(測定手段)
G 成膜物質
【特許請求の範囲】
【請求項1】
基板上に形成された複数箇所のレジストを測定する測定室と、前記基板を1枚ずつ成膜して前記基板上に電極を形成する枚葉式成膜室と、を有する成膜システムであって、
前記基板上にて隣接する前記レジストのレジスト間距離またはレジスト線幅を測定する測定手段を前記測定室に有し、
前記測定手段によって測定した前記レジスト間距離または前記レジスト線幅に基づいて、前記基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する制御手段を有し、
前記枚葉式成膜室は、前記基板の電極膜厚が前記制御手段で算出された最適な電極膜厚となるように、前記基板に電極を形成する成膜手段を有することを特徴とする成膜システム。
【請求項2】
前記測定室では、真空環境において前記基板上の前記レジスト間距離または前記レジスト線幅の測定が行われ、
前記枚葉式成膜室では、真空環境において前記基板への成膜が行われ、
前記測定室から前記枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送されることを特徴とする請求項1に記載の成膜システム。
【請求項3】
前記成膜手段は、前記基板を回転させる基板回転手段を有し、
さらに、前記基板の電極膜厚を補正する膜厚補正手段を有することを特徴とする請求項1又は2に記載の成膜システム。
【請求項4】
測定室において、基板上に隣接するレジストのレジスト間距離またはレジスト線幅を測定する測定工程と、
前記測定工程において測定された前記レジスト間距離または前記レジスト線幅に基づいて、前記基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する算出工程と、
枚葉式成膜室において、前記基板の電極膜厚が前記算出工程で算出された最適膜厚となるように、前記基板に電極が成膜される成膜工程と、
を有することを特徴とする成膜方法。
【請求項5】
前記測定工程では、真空環境において前記基板上の前記レジスト間距離または前記レジスト線幅の測定が行われ、
前記成膜工程では、前記枚葉式成膜室の真空環境において前記基板への成膜が行われ、
前記測定室から前記枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送されることを特徴とする請求項4に記載の成膜方法。
【請求項6】
前記成膜工程では、前記基板の電極膜厚を補正する膜厚補正工程が行われることを特徴とする請求項4又は5に記載の成膜方法。
【請求項1】
基板上に形成された複数箇所のレジストを測定する測定室と、前記基板を1枚ずつ成膜して前記基板上に電極を形成する枚葉式成膜室と、を有する成膜システムであって、
前記基板上にて隣接する前記レジストのレジスト間距離またはレジスト線幅を測定する測定手段を前記測定室に有し、
前記測定手段によって測定した前記レジスト間距離または前記レジスト線幅に基づいて、前記基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する制御手段を有し、
前記枚葉式成膜室は、前記基板の電極膜厚が前記制御手段で算出された最適な電極膜厚となるように、前記基板に電極を形成する成膜手段を有することを特徴とする成膜システム。
【請求項2】
前記測定室では、真空環境において前記基板上の前記レジスト間距離または前記レジスト線幅の測定が行われ、
前記枚葉式成膜室では、真空環境において前記基板への成膜が行われ、
前記測定室から前記枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送されることを特徴とする請求項1に記載の成膜システム。
【請求項3】
前記成膜手段は、前記基板を回転させる基板回転手段を有し、
さらに、前記基板の電極膜厚を補正する膜厚補正手段を有することを特徴とする請求項1又は2に記載の成膜システム。
【請求項4】
測定室において、基板上に隣接するレジストのレジスト間距離またはレジスト線幅を測定する測定工程と、
前記測定工程において測定された前記レジスト間距離または前記レジスト線幅に基づいて、前記基板から作製される電気素子が所定の周波数を得るための最適な電極膜厚を算出する算出工程と、
枚葉式成膜室において、前記基板の電極膜厚が前記算出工程で算出された最適膜厚となるように、前記基板に電極が成膜される成膜工程と、
を有することを特徴とする成膜方法。
【請求項5】
前記測定工程では、真空環境において前記基板上の前記レジスト間距離または前記レジスト線幅の測定が行われ、
前記成膜工程では、前記枚葉式成膜室の真空環境において前記基板への成膜が行われ、
前記測定室から前記枚葉式成膜室への基板の搬送が、真空環境を保ちながら搬送されることを特徴とする請求項4に記載の成膜方法。
【請求項6】
前記成膜工程では、前記基板の電極膜厚を補正する膜厚補正工程が行われることを特徴とする請求項4又は5に記載の成膜方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【公開番号】特開2012−165214(P2012−165214A)
【公開日】平成24年8月30日(2012.8.30)
【国際特許分類】
【出願番号】特願2011−24459(P2011−24459)
【出願日】平成23年2月7日(2011.2.7)
【出願人】(000006231)株式会社村田製作所 (3,635)
【Fターム(参考)】
【公開日】平成24年8月30日(2012.8.30)
【国際特許分類】
【出願日】平成23年2月7日(2011.2.7)
【出願人】(000006231)株式会社村田製作所 (3,635)
【Fターム(参考)】
[ Back to top ]