検出装置及び検出システム
【課題】 画素の容量値を調節することが可能で高いＳ／Ｎ比が得られる検出装置を提供することを目的とする。
【解決手段】 基板１００の上に配置されたトランジスタ１３０と、トランジスタ１３０の上に配置され、トランジスタ１３０と接続された変換素子１１０と、変換素子１１０と接続されたオーミックコンタクト部１５１と、オーミックコンタクト部１５１と接続された半導体部１５２と、絶縁層１０１を介して半導体部１５２及びオーミックコンタクト部１５１と対向して配置された導電体部１５４と、を基板１００と変換素子１１０との間に有して、トランジスタ１３０に対して変換素子１１０と並列に接続された容量素子１５０と、半導体部１５２にキャリアを蓄積させる第１電位と、半導体部１５２を空乏化させる第２電位と、を導電体部１５４に供給する電位供給手段と、を有する。
【解決手段】 基板１００の上に配置されたトランジスタ１３０と、トランジスタ１３０の上に配置され、トランジスタ１３０と接続された変換素子１１０と、変換素子１１０と接続されたオーミックコンタクト部１５１と、オーミックコンタクト部１５１と接続された半導体部１５２と、絶縁層１０１を介して半導体部１５２及びオーミックコンタクト部１５１と対向して配置された導電体部１５４と、を基板１００と変換素子１１０との間に有して、トランジスタ１３０に対して変換素子１１０と並列に接続された容量素子１５０と、半導体部１５２にキャリアを蓄積させる第１電位と、半導体部１５２を空乏化させる第２電位と、を導電体部１５４に供給する電位供給手段と、を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される検出装置及び検出システムに関するものである。
【背景技術】
【０００２】
薄膜半導体製造技術は、ＴＦＴ（薄膜トランジスタ）等のスイッチ素子と光電変換素子等の変換素子とを組み合わせた画素のアレイ（画素アレイ）を有する光検出装置や放射線検出装置等の検出装置にも利用されている。特に近年では、装置の高速化、高感度化の要求に対して、スイッチ素子として多結晶半導体ＴＦＴを使用した画素アレイを有する検出装置の検討がなされている。一般に、検出装置の画素構造は、変換素子とスイッチ素子とを同一平面上に配置する平面型と、スイッチ素子の上方に変換素子を配置する積層型の２つに分類される。平面型は、変換素子とスイッチ素子を同じ半導体製造プロセスで形成可能なため、製造プロセスを簡略化できる。一方、積層型の検出装置では、変換素子をスイッチ素子の上方に配置するため、平面型と比べて１画素における変換素子の面積を大きく形成して高い開口率を達成することができる。そのため、積層型の検出装置では、より大きな信号を得ることが可能であり、平面型の検出装置と比べて放射線又は光の利用効率が高くなり、高いＳ／Ｎ比を得ることが可能となる。
【０００３】
このような検出装置において、特許文献１では、基板上のスイッチ素子上に光電変換素子を備えた画素を有する光電変換装置において、画素が受けることができる光量（線量）を増やすために、画素の容量を増大できる光電変換装置が開示されている。より具体的には、特許文献１では、光電変換素子と平面的に重なる領域に光電変換素子と直接接続された容量素子を備える光電変換装置が開示されている。以上に述べた特許文献１の装置では、容量素子が直接光電変換素子に接続されるために、画素の容量値が固定されているため、画素の容量値が調節できない。特に医療用画像診断に用いられる放射線撮影用の検出装置にあっては、一般撮影（静止画撮影）と透視撮影（動画撮影）とが両方行える検出装置が求められる。透視撮影では、一般撮影の約１／１００程度の放射線の線量で１画像の撮影が行われるため、透視撮影と一般撮影とで画素に要求される放射線の線量の最大値が大きく異なる。例えば、静止画撮影で要求される放射線の線量を許容する画素の容量値で透視撮影を行った場合、透視撮影の放射線の線量に対しては画素の容量値が大きすぎるために、十分な信号を得られない恐れがある。一方、透視撮影で要求される放射線の線量を許容する画素の容量値で一般撮影を行った場合、一般撮影の放射線の線量に対しては画素の容量値が小さすぎるために画素が飽和してしまい、必要な信号を得られない恐れがある。
【０００４】
一方、特許文献２では、変換素子にスイッチを介して容量を接続し、スイッチの制御により変換素子の容量値を制御する検出装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−０８５０２９号公報
【特許文献２】特開２００２−３４４８０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、画素の容量値を調節することが可能で高いＳ／Ｎ比が得られる検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の検出装置は、基板の上に配置されたトランジスタと、前記トランジスタの上に配置され、前記トランジスタと接続された変換素子と、前記変換素子と接続されたオーミックコンタクト部と、前記オーミックコンタクト部と接続された半導体部と、絶縁層を介して前記半導体部及び前記オーミックコンタクト部と対向して配置された導電体部と、を前記基板と前記変換素子との間に有して、前記トランジスタに対して前記変換素子と並列に接続された容量素子と、前記半導体部にキャリアを蓄積させる第１電位と、前記半導体部を空乏化させる第２電位と、を前記導電体部に供給する電位供給手段と、を有する。
【発明の効果】
【０００８】
本発明により、画素の容量値を調節することが可能で高いＳ／Ｎ比が得られる検出装置を提供できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る検出装置の等価回路図である。
【図２】本発明の第１の実施形態に係る検出装置の１画素の平面図及び断面図である。
【図３】本発明の第１の実施形態の他の例に係る検出装置の１画素の平面図及び断面図である。
【図４】本発明の第２の実施形態に係る検出装置の等価回路図である。
【図５】本発明の第２の実施形態に係る検出装置の１画素の平面図である。
【図６】本発明の第２の実施形態に係る検出装置の１画素の断面図である。
【図７】本発明の第２の実施形態の他の例に係る検出装置の１画素の平面図及び断面図である。
【図８】本発明の第３の実施形態に係る検出装置の１画素の平面図及び断面図である。
【図９】本発明の第３の実施形態の他の例に係る検出装置の１画素の平面図及び断面図である。
【図１０】本発明に係る検出装置のＸ線検出システムへの応用例を示した概念図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、本願明細書において放射線は、放射線崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばＸ線や粒子線、宇宙線なども含まれるものとする。
【００１１】
（第１の実施形態）
先ず、図１（ａ）及び図１（ｂ）を用いて、本実施形態に係る検出装置を説明する。図１（ａ）は、本実施形態に係る検出装置全体の概略的等価回路図である。図１（ｂ）は、本実施形態に係る検出装置の１画素の等価回路図である。
【００１２】
本実施形態における検出装置は、ガラス基板等の絶縁性の基板の上に、画素３０１を複数有し、複数の画素３０１が行方向及び列方向に配列された画素アレイが設けられている。各画素３０１は、変換素子１１０と、第１薄膜トランジスタ１２０と、第２薄膜トランジスタ１３０と、第３薄膜トランジスタ１４０と、容量素子１５０と、を含む。変換素子１１０は、画素毎に電気的に分離された第１電極と、共通に接続される第２電極と、の２つの電極を含んで構成されている。変換素子１１０の第１電極は、第１薄膜トランジスタ１２０のゲートと接続される。また、変換素子１１０の第２電極は、バイアス電源３０４に接続される。ここで、本実施形態では、放射線又は光を電荷に変換する変換素子１１０としてＰＩＮ型フォトダイオードが用いられており、バイアス電源３０４は、フォトダイオードが逆バイアスとなるための電位Ｖｓを、電極配線２６０を介して第２電極に供給する。第１薄膜トランジスタ１２０は、変換素子で発生した電荷を増幅して出力するための増幅トランジスタとして機能するものである。第２薄膜トランジスタ１３０は、画素を選択するためのものであり、第３薄膜トランジスタ１４０は、変換素子１１０と第１トランジスタ１２０のゲートの接続ノードを電位Ｖｓｓにリセットするためのものである。行方向に配列された複数の第２薄膜トランジスタ１３０のゲートは、選択用駆動配線２１０に共通に接続され、選択用駆動配線２１０は駆動回路３０２に接続される。また、列方向に配列された複数の第２薄膜トランジスタ１３０のソース及びドレインの一方は、信号配線２２０に共通に接続され、信号配線２２０は読出回路３０３に接続される。また、行方向に配列された複数の第３薄膜トランジスタ１４０のゲートは、リセット用駆動配線２３０に共通に接続され、リセット用駆動配線２３０は駆動回路３０２に接続される。駆動回路３０２は、選択用駆動配線２１０に第２薄膜トランジスタ１３０の導通電圧を、リセット用駆動配線２３０に第３薄膜トランジスタ１４０の導通電圧を、それぞれ所望のタイミングで供給することにより、画素の選択動作及びリセット動作を制御している。第１薄膜トランジスタ１２０のソース及びドレインの一方には、第１電源配線２００を介して第１電源回路３０５から電位Ｖｄｄが供給される。第３薄膜トランジスタ１４０のソース及びドレインの一方には、第２電源配線２４０を介して第２電源回路３０６から電位Ｖｓｓが供給される。なお、電位Ｖｄｄと電位Ｖｓｓとが同じ電位である場合には、各電源及び各電源配線を共通化してもよい。容量素子１５０は、第１薄膜トランジスタ１２０に対して、変換素子１１０と並列に接続され、容量素子１５０の一方の電極は変換素子１１０の第１電極と接続される。行方向に配列された複数の容量素子１５０の他方の電極は、容量配線２５０に接続され、容量配線２５０は駆動回路３０２に接続される。本実施形態では、本発明の電位供給手段として、容量配線２５０と駆動回路３０２とが用いられている。ここで、容量素子１５０は、可変容量となっており、撮影モードに応じて画素の容量値を変更することが可能な構造になっている。例えば、医療用画像診断の透視撮影（動画撮影）モードで使用する場合、一般撮影（静止画撮影）モードに比べて１画像の撮影に使用される放射線の線量が小さいため、画素の飽和電荷量は一般撮影モードに比べて小さくてもよい。そのため、透視撮影モードでは、一般撮影モードに比べて画素の容量値を小さくして飽和電荷量を小さくし、感度を高くすることができる。一方、一般撮影モードで使用する場合、透視撮影モードに比べて１画像の撮影に使用される放射線の線量が大きいため、画素の飽和電荷量は一般撮影モードに比べて大きくなければならない。そのため、一般撮影モードでは、透視撮影モードに比べて画素の容量値を大きくする。なお、本実施形態において、変換素子として、ＰＩＮ型フォトダイオードを用いて説明したが、本発明はそれに限定されるものではない。変換素子が光を電荷に変換するものであれば、他の光電変換素子、例えばＭＩＳ型光電変換素子を用いてもよい。また、変換素子が放射線を電荷に変換するものであれば、上記の光電変換素子と、その上方に配置された放射線を可視光に変換するシンチレータと、を含むものを用いてもよく、また、シンチレータを含まずに放射線を電荷に直接変換する素子を用いてもよい。放射線を電荷に直接変換する素子としては、例えば２つの電極の間に設けられる半導体材料としてセレンを用いたものが挙げられる。
【００１３】
次に、図２（ａ）及び図２（ｂ）を用いて、本発明の第１の実施形態に係る検出装置の１画素の構成について説明する。図２（ａ）は１画素あたりの平面図であり、図２（ｂ）は図２（ａ）中のＡ―Ａ’箇所の断面図である。なお、図２（ａ）においては、図面の簡略化のために、後述する変換素子１１０の第１電極１１１よりも下層の構成要素のみを示している。
【００１４】
図２（ａ）に示すように、第１薄膜トランジスタ１２０のゲート電極は、コンタクトホールＣＨ１において、変換素子１１０の第１電極１１１と接続される。第３薄膜トランジスタ１４０のソース及びドレインの他方は、コンタクトホールＣＨ２において、変換素子１１０の第１電極１１１と接続される。容量素子１５０の一方の電極は、コンタクトホールＣＨ３において、変換素子１１０の第１電極１１１と接続される。ここで、容量素子１５０は、大きな容量値を持つために、できるだけ大きな面積となるようにレイアウトすることが良い。第１薄膜トランジスタ１２０、第２薄膜トランジスタ１３０、第３薄膜トランジスタ１４０、容量素子１５０は、それぞれ変換素子１１０と絶縁性の基板１００との間に配置される。また、電極配線２６０以外の各配線も、それぞれ変換素子１１０と絶縁性の基板１００との間に配置される。
【００１５】
次に、図２（ｂ）に示すように、変換素子１１０は、基板１００の側から順に、第１電極１１１と、第１導電型不純物半導体層１１２と、半導体層１１３と、第２導電型不純物半導体層１１４と、第２電極１１５と、を含む。本実施形態では、第１導電型不純物半導体層１１２はｎ型のアモルファスシリコンで構成され、第２導電型不純物半導体層１１４はｐ型のアモルファスシリコンで構成される。変換素子１１０と各トランジスタとの間には、第３絶縁層１０３と層間絶縁層１０５とが配置される。また変換素子１１０と容量素子１５０との間には、第２絶縁層１０２、第３絶縁層１０３、及び層間絶縁層１０５が配置される。
【００１６】
また、第３薄膜トランジスタ１４０は、基板１００の側から順に、半導体層と、第１絶縁層１０１と、ゲート１４４と、第２絶縁層１０２と、電極１４５を含む。第３薄膜トランジスタ１４０の半導体層は、半導体領域１４２と、半導体領域１４２よりも不純物の濃度が高い不純物半導体領域１４１と、半導体領域１４２よりも不純物の濃度が高い不純物半導体領域１４３と、を含む。半導体領域１４２はゲート１４４の正射影が位置する半導体層の領域であり、不純物半導体領域１４１と不純物半導体領域１４３は、互いに同じ導電型の不純物がドープされた半導体層の領域であり、一方がソースとして、他方がドレインとして機能する領域である。本実施形態では、第３薄膜トランジスタ１４０の半導体層は、多結晶アモルファスシリコン等の多結晶半導体材料で構成される。ゲート１４４はリセット用駆動配線２３０に電気的に接続される。また、不純物半導体領域１４１は電極１４５を介してリセット配線２４０と接続され、不純物半導体領域１４３は電極１４５を介してコンタクトホールＣＨ２において変換素子１１０の第１電極１１１と接続される。なお、図示しないが、第１薄膜トランジスタ１２０と第２薄膜トランジスタ１３０は、第３薄膜トランジスタ１４０と同じ形成工程で準備された層を有して概略同様の層構成で構成される。
【００１７】
更に、容量素子１５０は、基板１００の側から順に、一方の電極として機能し得る半導体層と、第１絶縁層１０１と、他方の電極である導電層１５４と、を含む。容量素子１５０の半導体層は、不純物半導体領域１５１と、半導体領域１５２と、不純物半導体領域１５３と、を含む。不純物半導体領域１５１と不純物半導体領域１５３は、同じ導電型の不純物がドープされた半導体層の領域である。なお、本実施形態にあっては、不純物半導体領域１５３は必須なものではない。半導体領域１５２は本発明の半導体部として機能するものであり、本実施形態では導電層１５４の正射影が位置する半導体層の領域である。不純物半導体領域１５１は、コンタクトホールＣＨ３において、変換素子１１０の第１電極１１１と接続され、本発明のオーミックコンタクト部として機能する。このオーミックコンタクト部は、第１電極１１１と半導体領域１５２との間でオーム性接触をとるためのものである。導電層１５４は、容量配線２５０に接続され、容量配線２５０は駆動回路３０２に接続され、駆動回路３０２から少なくとも第１電位と第２電位とが供給される、本発明の導電体部として機能する。この導電体部は、第１絶縁層１０１を介して半導体部及びオーミックコンタクト部と対向して配置される。例えば不純物半導体領域１５１にドープされた不純物がｎ＋型の場合、導電層１５４に所望の正の電位が供給されると、半導体領域１５２の導電層１５４側の界面に電子が誘起される、所謂、キャリアの蓄積が起こる。半導体中における電荷の移動の担い手であるキャリアが半導体領域１５２に蓄積されると、半導領域１５２は導電体として機能し、容量素子１５０の一方の電極として機能する。それによって、容量素子１５０の容量値は、半導体領域１５２と導電層１５４とが重なり合った面積と第１絶縁層１０１の誘電率とに依存する容量値になる。本願では、容量素子１５０の半導体層が電極として機能するように導電層１５４に与えられる電位を第１電位とする。一方、導電層１５４にグランド電位若しくは所望の負の電位が供給されると、半導体領域１５２が空乏化する。半導体領域１５２が空乏化すると、半導体領域１５２の比抵抗が大きくなるため、半導体領域１５２は絶縁体として機能し、容量素子１５０の一方の電極として機能しない。それによって、容量素子１５０の容量値は、不純物半導体領域１５１と導電層１５４の容量結合に起因する容量値になり、その容量値は、変換素子１１０の容量値と比較して無視できるほど小さい。本願では、容量素子１５０の半導体層が電極として機能しないように導電層１５４に与えられる電位を第２電位とする。このように、電位供給手段である容量配線２５０と駆動回路３０２によって導電層１５４に第１電位と第２電位とを選択的に与えることにより、変換素子１１０に接続される容量素子１５０の容量値を調整することが可能となる。つまり、導電層１５４に第１電位が供給された場合には、変換素子１１０には容量素子１５０の容量値が付加されることとなり、導電層１５４に第２電位が供給された場合には、変換素子１１０には容量素子１５０の容量値が付加されないこととなる。なお、第１絶縁層１０１は、例えばＴＥＯＳ（オルトケイ酸テトラエチル）膜や酸化シリコン膜等の誘電率の高い絶縁膜を用いるのが良い。また、第１絶縁層１０１の膜厚に関しては、５０〜２００ｎｍ程度とすることで、好適な容量値を有する容量素子１５０とすることが可能である。また、本実施形態では、容量素子１５０の半導体層は、多結晶アモルファスシリコン等の多結晶半導体材料で構成され、容量素子１５０は、第３薄膜トランジスタ１４０等と同じ形成工程で準備された層を有して概略同様の層構成で構成される。例えば、容量素子１５０の半導体層は第３薄膜トランジスタの半導体層と、導電層１５４はゲート１４４と、それぞれ同じ形成工程で準備されたものである。
【００１８】
次に、図３（ａ）及び図３（ｂ）を用いて、本発明の第１の実施形態に係る検出装置の１画素の他の例について説明する。なお、図３（ａ）及び図３（ｂ）においては、図２（ａ）及び図２（ｂ）を用いて説明したものは同じ番号又は記号を付与して詳細な説明は省略する。
【００１９】
図３（ａ）及び図３（ｂ）に示す他の例は、図２（ａ）及び図２（ｂ）を用いて説明した形態に対して、以下の点で相違する。他の例では、変換素子１１０と容量素子１５０との間に第４薄膜トランジスタ１６０が配置され、第４薄膜トランジスタ１６０によって変換素子１１０と容量素子１５０との間の接続が制御される。第４薄膜トランジスタ１６０は、基板１００の側から順に、半導体層と、第１絶縁層１０１と、ゲート１６４と、を含む。第４薄膜トランジスタ１６０の半導体層は、半導体領域１６２と、半導体領域１６２よりも不純物の濃度が高い不純物半導体領域１６１と、半導体領域１６２よりも不純物の濃度が高い不純物半導体領域１６３と、を含む。半導体領域１６２はゲート１６４の正射影が位置する半導体層の領域であり、不純物半導体領域１６１と不純物半導体領域１６３は、同じ導電型の不純物がドープされた半導体層の領域であり、一方がソースとして、他方がドレインとして機能する領域である。本実施形態では、第４薄膜トランジスタ１６０の半導体層は、多結晶アモルファスシリコン等の多結晶半導体材料で構成される。ゲート１４４は容量配線２５０に接続され、容量配線２５０は駆動回路３０２に接続され、駆動回路３０２から少なくとも第１電位と第２電位とが供給される。また、不純物半導体領域１６１はコンタクトホールＣＨ３において変換素子１１０の第１電極１１１と接続され、不純物半導体領域１６３は容量素子１５０の不純物半導体領域１５１と接続される。なお、第４薄膜トランジスタ１６０は、第３薄膜トランジスタ１４０等と同じ形成工程で準備された層を有して概略同様の層構成で構成される。また、本例では、不純物半導体領域１６３は容量素子１５０の不純物半導体領域１５１と共有化されている。
【００２０】
容量素子１５０では、導電層１５４に第１電位が供給された際に多結晶半導体の半導体領域１５２を電極として機能させ、導電層１５４に第２電位が供給された際に多結晶半導体の半導体領域１５２を電極として機能させない。しかしながら、容量素子１５０の容量値を大きくするために容量素子の面積を大きくすると、半導体領域１５２内に結晶粒界が存在する確率が高くなり、半導体領域１５２中に電位のパスが存在する確率が高くなる。そのため、結晶粒界が存在するある画素の容量素子１５０においては、導電層１５４に第２電位を供給していても半導体領域１５２を電極として機能してしまう恐れがある。そのため、この他の例では変換素子１１０と容量素子１５０との間に第４薄膜トランジスタ１６０を設けている。第４薄膜トランジスタ１６０のゲートは容量配線２５０と接続されており、第１電位と第２電位とが供給される。第４薄膜トランジスタ１６０は、第１電位がゲートに供給されると導通状態となり、第２電位がゲートに供給されると非導通状態となる。これにより、容量素子１５０の導電層１５４に第２電位が供給された際には変換素子１１０との電気的接続が遮断され、確実な容量変調を実施することが可能となる。
【００２１】
なお、本実施形態において、電位供給手段として、容量配線２５０と駆動回路３０２とを用いて説明したが、本発明はそれに限定されるものではない。駆動回路３０２に替えて、第１電位と第２電位とを供給可能な電源回路を用いてもよい。
【００２２】
また、本実施形態において、第１〜第３薄膜トランジスタを有するアクティブピクセルセンサの構成を用いて説明したが、本発明はそれに限定されるものではない。ソース及びドレインの一方が変換素子に接続され、ソース及びドレインの他方が信号配線に接続される薄膜トランジスタを用いた検出装置であっても適用可能である。
【００２３】
また、本実施形態において、各薄膜トランジスタとして多結晶半導体を用いた上ゲート型の薄膜トランジスタを用いて説明したが、本発明はそれに限定されるものではない。アモルファスシリコン等の非晶質半導体を用いた逆スタガ型の薄膜トランジスタを用いてもよく、その場合、オーミックコンタクト部となる各不純物半導体領域はそれぞれ不純物半導体層に好適に置き換えられる。
【００２４】
（第２の実施形態）
次に、本発明おける第２の実施形態について説明する。第２の実施形態では、第１の実施形態に比べて、より大きな容量値を有する容量素子を配置すること、及び、容量素子に第２電位を与えた場合に容量素子の電極を固定電位に接続すること、を特徴する。なお、第１の実施形態で説明した構成要素と同じ構成要素には同じ番号及び記号を付与し、詳細な説明は省略する。
【００２５】
先ず、図４（ａ）、図４（ｂ）を用いて、本実施形態に係る検出装置の概略的等価回路を説明する。図４（ａ）は、本実施形態に係る検出装置の概略的等価回路図である。図４（ｂ）は、本実施形態における１画素の等価回路図である。
【００２６】
本実施形態における検出装置は、第１の実施形態の１画素の構成に加えて、第５薄膜トランジスタ１７０を更に含む。なお、図４（ａ）及び図４（ｂ）では、容量素子１５０を、ＴＦＴ及び当該ＴＦＴに接続された容量とみなして記載している。第５薄膜トランジスタ１７０のソース及びドレインの一方は容量素子１５０の一方の電極に接続され、第５薄膜トランジスタ１７０のソース及びドレインの他方は固定電位配線２７０を介して固定電位を供給するための第４電源３０７に接続される。ここで、固定電位とは、例えばグランド電位が挙げられる。第５薄膜トランジスタ１７０のゲートは切替用駆動配線２８０を介して、駆動回路３０２に接続される。第５薄膜トランジスタ１７０と、固定電位配線２７０と、第４電源３０７と、を含む構成が、本発明の固定電位供給手段として機能する。
【００２７】
次に、図５、図６（ａ）及び図６（ｂ）を用いて、本発明の第２の実施形態の１画素の構成について説明する。図５は１画素の平面図であり、図６（ａ）は図５のＡ―Ａ’箇所の断面図であり、図６（ｂ）は図５のＢ―Ｂ’箇所の断面図である。
【００２８】
容量素子１５０は、基板１００の側から順に、一方の電極として機能し得る半導体層と、第１絶縁層１０１と、他方の電極である導電層１５４と、第２の絶縁層１０２と、電極層１５５と、を含む。容量素子１５０の半導体層は、不純物半導体領域１５１と、半導体領域１５２と、不純物半導体領域１５３と、を含み、不純物半導体領域１５１が変換素子１１０と接続される。電極層１５５は、不純物半導体領域１５１と半導体領域１５２を挟んで対向する不純物半導体領域１５３と接続される。この不純物半導体領域１５３は、本発明の他のオーミックコンタクト部として機能する。この構成により、導電層１５４に第１電位が供給された場合、半導体領域１５２と導電層１５４の容量に加えて、導電層１５４と電極層１５５の間で容量が構成される。それによって、第１の実施形態の容量素子１５０に比べて、大きな容量値を形成することが可能になる。
【００２９】
第５薄膜トランジスタ１７０は、基板１００側から順に、半導体層と、第１絶縁層１０１と、ゲート１７４と、第２絶縁層１０２と、を含む。第５薄膜トランジスタ１７０の半導体層は、半導体領域１７２と、半導体領域１７２よりも不純物の濃度が高い不純物半導体領域１７１と、半導体領域１７２よりも不純物の濃度が高い不純物半導体領域１７３と、を含む。半導体領域１７２はゲート１７４の正射影が位置する半導体層の領域であり、不純物半導体領域１７１と不純物半導体領域１７３は、同じ導電型の不純物がドープされた半導体層の領域であり、一方がソースとして、他方がドレインとして機能する領域である。不純物半導体領域１７１は容量素子１５０の不純物半導体領域１５３と共通化されており、容量素子１５０の電極層１５５と接続される。ゲート１７４は切替用駆動配線２８０に電気的に接続され、不純物半導体領域１７３は固定電位配線２７０と接続される。
【００３０】
ここで、導電層１５４に第１電位が供給された場合、容量素子１５０の半導体領域１５２と導電層１５４の間の容量に加え、導電層１５４と電極層１５５の間の容量が変換素子１１０に接続される。一方、導電層１５４に第２電位が供給された場合、変換素子１１０と接続される容量が無くなる。このようにして、画素の飽和線量の調整が可能になる。ここで、導電層１５４に第２電位が供給された際に電極層１５５がフローティングであると、電極層１５５が信号配線２２０と容量結合していると、信号配線２２０の電位に影響を及ぼすことで、ノイズの原因になる。また、電極層１５５が変換素子１１０の第１電極１１１と容量結合していると、変換素子１１０の第１電極１１１の電位に影響を及ぼすことで、アーチファクトの原因になる。そこで、導電層１５４に第２電位が供給された際には、第５薄膜トランジスタ１７０を導通状態にして電極層１５５を固定電位に固定することで、信号配線２２０や第１電極１１１と容量結合していてもそれらの電位に影響を与えない。そのため、ノイズやアーチファクトの発生を抑制することが可能となる。
【００３１】
次に、第２の実施形態の他の例として、図７（ａ）及び図７（ｂ）を用いて、複数の容量素子を並列に設ける構成を記載する。この構成により、撮影条件に応じて、画素の容量を３段階以上に切り替えることで、照射線量に関しても３段階以上に切り替えられる。また、図７（ａ）は１画素の平面図、図７（ｂ）は図７（ａ）中のＡ―Ａ’箇所の断面図である。なお、本実施形態の他の例では、２つの容量素子を変換素子１１０に並列に接続した例を示したが、２つ以上の容量素子を設ける構成も有効である。
【００３２】
本実施形態の他の例における検出装置は、先に説明した１画素の構成に加えて、容量素子１５０と第５薄膜トランジスタ１７０との間に配置された第２容量素子１８０を更に含む。第２容量素子１８０は、基板１００の側から順に、一方の電極として機能し得る半導体層と、第１絶縁層１０１と、他方の電極である導電層１８４と、第２絶縁層１０２と、電極層１８５と、を含む。第２容量素子１８０の半導体層は、不純物半導体領域１８１と、半導体領域１８２と、不純物半導体領域１８３と、を含み、不純物半導体領域１８１が容量素子１５０の不純物半導体領域１５３と共通化されて接続される。電極層１８５は、不純物半導体領域１８１と半導体領域１８２を挟んで対向する不純物半導体領域１８３と接続される。この構成により、導電層１８４に第１電位が供給された場合、半導体領域１８２と導電層１８４の容量に加えて、導電層１８４と電極層１８５の間で容量が構成される。そして、第２容量素子１８０の不純物半導体領域１８３は、第５薄膜トランジスタ１７０に接続される。
【００３３】
この構成により、画素の容量を３段階に切り替えることができる。例えば、変換素子１１０と各容量素子とを非接続にしたい場合は、容量素子１５０の導電層１５４に第２電位を供給し、第２容量素子１８０の導電層１８４に第１電位を供給し、第５薄膜トランジスタ１７０を導通状態にする。これにより、画素の容量は、変換素子１１０の第１電極１１１と第２電極１１５で形成される容量値となる。この際、容量素子１５０の電極層１５５と第２容量素子１８０の電極層１８５には固定電位が供給される。また、変換素子１１０に容量素子１５０のみを接続したい場合は、容量素子１５０の導電層１５４に第１電位を供給し、第２容量素子１８０の導電層１８４に第２電位を供給し、第５薄膜トランジスタ１７０を導通状態にする。これにより、画素の容量は、変換素子１１０の第１電極１１１と第２電極１１５で形成される容量と、容量素子１５０で形成される容量とを足した容量値になる。この際、第２容量素子１８０の電極層１８５には固定電位が供給される。また、変換素子１１０と全ての容量素子を接続したい場合は、容量素子１５０の導電層１５４及び第２容量素子１８０の導電層１８４に第１電位を供給し、第５薄膜トランジスタ１７０を非導通状態とする。それにより、画素の容量は、変換素子１１０の第１電極１１１と第２電極１１５で形成される容量と、容量素子１５０で形成される容量と、第２容量素子１８０で形成される容量と、を足した容量値になる。
【００３４】
（第３の実施形態）
次に、図８（ａ）及び図８（ｂ）、図９（ａ）及び図９（ｂ）を用いて本発明の検出装置の第３の実施形態を説明する。なお、第１又は第２の実施形態で説明した構成要素と同じ構成要素には同じ番号及び記号を付与し、詳細な説明は省略する。本実施形態では、第２の実施形態で説明した容量素子の電極層を、任意の導電体間の容量結合をシールドする構成を示す。なお、本実施形態では、例として、図８（ａ）及び図８（ｂ）に信号配線と各駆動配線の容量結合のシールドを、また図９（ａ）及び図９（ｂ）に信号配線と変換素子の容量結合のシールドを、それぞれ記載する。しかしながら、本発明はそれに限定されるものではなく、例えば、各駆動配線と変換素子の容量結合のシールド等も有効である。
【００３５】
先ず、図８（ａ）及び図８（ｂ）を用いて、信号配線と各駆動配線の容量結合をシールドする構成を説明する。図８（ａ）は１画素の平面図、図８（ｂ）は、図８（ａ）のＡ―Ａ’箇所の断面図である。
【００３６】
選択用駆動配線２１０と信号配線２２０との交差部において、容量素子１５０の電極層１５５が選択用駆動配線２１０と信号配線２２０との間に配置される。また、リセット用駆動配線２３０と信号配線２２０との交差部において、容量素子１５０の電極層１５５がリセット用駆動配線２３０と信号配線２２０との間に配置される。この構成によれば、電極層１５５に固定電位が供給されている間は、各駆動配線と信号配線２２０との容量結合を阻止できる。そのため、各駆動配線の導通電圧と非導通電圧で構成されるパルス状の信号による、信号配線２２０の電位のゆられが抑制され、出力信号に電位のゆられに起因するノイズが冗長されることが防止できる。また、電極層１５５を交差部のみに設けることで、信号配線２２０の容量を不要に大きくすることなく、シールドすることが可能となる。それにより、信号配線２２０の容量の増大によるノイズの増大を抑制することが可能となる。
【００３７】
次に、図９（ａ）及び図９（ｂ）を用いて、変換素子１１０の第１電極１１１と信号配線の容量結合をシールドする構成を説明する。図９（ａ）は１画素の平面図、図９（ｂ）は、図９（ａ）のＡ―Ａ’箇所の断面図である。
【００３８】
図９（ａ）及び図９（ｂ）に示すように、信号配線２２０と第１電極１１１との間に、容量素子１５０の電極層１５５が配置される。また、リセット用駆動配線２３０と信号配線２２０との交差部において、容量素子１５０の電極層１５５がリセット用駆動配線２３０と信号配線２２０との間に配置される。この構成によれば、電極層１５５に固定電位が供給されている間は、信号配線２２０と変換素子１１０の第１電極１１１の容量結合を阻止できる。それにより、第１電極１１１の電位の変動による、信号配線２２０の電位のゆられが抑制され、出力信号に電位のゆられに起因するノイズが冗長されることが防止できる。
【００３９】
（第４の実施形態）
次に、図９を用いて、本発明の検出装置を用いた放射線検出システムを説明する。
【００４０】
放射線源であるＸ線チューブ６０５０で発生したＸ線６０６０は、患者あるいは被験者６０６１の胸部６０６２を透過し、光電変換素子の上方にシンチレータを配置した本願発明の検出装置６０４０の変換素子１１０に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応してシンチレータは発光し、これを光電変換素子で光電変換して、電気的情報を得る。この情報はディジタルに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。
【００４１】
また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
【符号の説明】
【００４２】
１００ 絶縁性の基板
１０１ 第１絶縁層
１１０ 変換素子
１２０ 第１薄膜トランジスタ
１３０ 第２薄膜トランジスタ
１４０ 第３薄膜トランジスタ
１４１ 不純物半導体領域
１４２ 半導体領域
１４３ 不純物半導体領域
１４４ ゲート
１４５ 電極
１５０ 容量素子
１５１ 不純物半導体領域
１５２ 半導体領域
１５３ 不純物半導体領域
１５４ 導電層
【技術分野】
【０００１】
本発明は、医療用画像診断装置、非破壊検査装置、放射線を用いた分析装置などに応用される検出装置及び検出システムに関するものである。
【背景技術】
【０００２】
薄膜半導体製造技術は、ＴＦＴ（薄膜トランジスタ）等のスイッチ素子と光電変換素子等の変換素子とを組み合わせた画素のアレイ（画素アレイ）を有する光検出装置や放射線検出装置等の検出装置にも利用されている。特に近年では、装置の高速化、高感度化の要求に対して、スイッチ素子として多結晶半導体ＴＦＴを使用した画素アレイを有する検出装置の検討がなされている。一般に、検出装置の画素構造は、変換素子とスイッチ素子とを同一平面上に配置する平面型と、スイッチ素子の上方に変換素子を配置する積層型の２つに分類される。平面型は、変換素子とスイッチ素子を同じ半導体製造プロセスで形成可能なため、製造プロセスを簡略化できる。一方、積層型の検出装置では、変換素子をスイッチ素子の上方に配置するため、平面型と比べて１画素における変換素子の面積を大きく形成して高い開口率を達成することができる。そのため、積層型の検出装置では、より大きな信号を得ることが可能であり、平面型の検出装置と比べて放射線又は光の利用効率が高くなり、高いＳ／Ｎ比を得ることが可能となる。
【０００３】
このような検出装置において、特許文献１では、基板上のスイッチ素子上に光電変換素子を備えた画素を有する光電変換装置において、画素が受けることができる光量（線量）を増やすために、画素の容量を増大できる光電変換装置が開示されている。より具体的には、特許文献１では、光電変換素子と平面的に重なる領域に光電変換素子と直接接続された容量素子を備える光電変換装置が開示されている。以上に述べた特許文献１の装置では、容量素子が直接光電変換素子に接続されるために、画素の容量値が固定されているため、画素の容量値が調節できない。特に医療用画像診断に用いられる放射線撮影用の検出装置にあっては、一般撮影（静止画撮影）と透視撮影（動画撮影）とが両方行える検出装置が求められる。透視撮影では、一般撮影の約１／１００程度の放射線の線量で１画像の撮影が行われるため、透視撮影と一般撮影とで画素に要求される放射線の線量の最大値が大きく異なる。例えば、静止画撮影で要求される放射線の線量を許容する画素の容量値で透視撮影を行った場合、透視撮影の放射線の線量に対しては画素の容量値が大きすぎるために、十分な信号を得られない恐れがある。一方、透視撮影で要求される放射線の線量を許容する画素の容量値で一般撮影を行った場合、一般撮影の放射線の線量に対しては画素の容量値が小さすぎるために画素が飽和してしまい、必要な信号を得られない恐れがある。
【０００４】
一方、特許文献２では、変換素子にスイッチを介して容量を接続し、スイッチの制御により変換素子の容量値を制御する検出装置が開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００８−０８５０２９号公報
【特許文献２】特開２００２−３４４８０９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明は、画素の容量値を調節することが可能で高いＳ／Ｎ比が得られる検出装置を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本発明の検出装置は、基板の上に配置されたトランジスタと、前記トランジスタの上に配置され、前記トランジスタと接続された変換素子と、前記変換素子と接続されたオーミックコンタクト部と、前記オーミックコンタクト部と接続された半導体部と、絶縁層を介して前記半導体部及び前記オーミックコンタクト部と対向して配置された導電体部と、を前記基板と前記変換素子との間に有して、前記トランジスタに対して前記変換素子と並列に接続された容量素子と、前記半導体部にキャリアを蓄積させる第１電位と、前記半導体部を空乏化させる第２電位と、を前記導電体部に供給する電位供給手段と、を有する。
【発明の効果】
【０００８】
本発明により、画素の容量値を調節することが可能で高いＳ／Ｎ比が得られる検出装置を提供できる。
【図面の簡単な説明】
【０００９】
【図１】本発明の第１の実施形態に係る検出装置の等価回路図である。
【図２】本発明の第１の実施形態に係る検出装置の１画素の平面図及び断面図である。
【図３】本発明の第１の実施形態の他の例に係る検出装置の１画素の平面図及び断面図である。
【図４】本発明の第２の実施形態に係る検出装置の等価回路図である。
【図５】本発明の第２の実施形態に係る検出装置の１画素の平面図である。
【図６】本発明の第２の実施形態に係る検出装置の１画素の断面図である。
【図７】本発明の第２の実施形態の他の例に係る検出装置の１画素の平面図及び断面図である。
【図８】本発明の第３の実施形態に係る検出装置の１画素の平面図及び断面図である。
【図９】本発明の第３の実施形態の他の例に係る検出装置の１画素の平面図及び断面図である。
【図１０】本発明に係る検出装置のＸ線検出システムへの応用例を示した概念図である。
【発明を実施するための形態】
【００１０】
以下、本発明の実施形態について、添付の図面を参照して具体的に説明する。なお、本願明細書において放射線は、放射線崩壊によって放出される粒子（光子を含む）の作るビームであるα線、β線、γ線などの他に、同程度以上のエネルギーを有するビーム、例えばＸ線や粒子線、宇宙線なども含まれるものとする。
【００１１】
（第１の実施形態）
先ず、図１（ａ）及び図１（ｂ）を用いて、本実施形態に係る検出装置を説明する。図１（ａ）は、本実施形態に係る検出装置全体の概略的等価回路図である。図１（ｂ）は、本実施形態に係る検出装置の１画素の等価回路図である。
【００１２】
本実施形態における検出装置は、ガラス基板等の絶縁性の基板の上に、画素３０１を複数有し、複数の画素３０１が行方向及び列方向に配列された画素アレイが設けられている。各画素３０１は、変換素子１１０と、第１薄膜トランジスタ１２０と、第２薄膜トランジスタ１３０と、第３薄膜トランジスタ１４０と、容量素子１５０と、を含む。変換素子１１０は、画素毎に電気的に分離された第１電極と、共通に接続される第２電極と、の２つの電極を含んで構成されている。変換素子１１０の第１電極は、第１薄膜トランジスタ１２０のゲートと接続される。また、変換素子１１０の第２電極は、バイアス電源３０４に接続される。ここで、本実施形態では、放射線又は光を電荷に変換する変換素子１１０としてＰＩＮ型フォトダイオードが用いられており、バイアス電源３０４は、フォトダイオードが逆バイアスとなるための電位Ｖｓを、電極配線２６０を介して第２電極に供給する。第１薄膜トランジスタ１２０は、変換素子で発生した電荷を増幅して出力するための増幅トランジスタとして機能するものである。第２薄膜トランジスタ１３０は、画素を選択するためのものであり、第３薄膜トランジスタ１４０は、変換素子１１０と第１トランジスタ１２０のゲートの接続ノードを電位Ｖｓｓにリセットするためのものである。行方向に配列された複数の第２薄膜トランジスタ１３０のゲートは、選択用駆動配線２１０に共通に接続され、選択用駆動配線２１０は駆動回路３０２に接続される。また、列方向に配列された複数の第２薄膜トランジスタ１３０のソース及びドレインの一方は、信号配線２２０に共通に接続され、信号配線２２０は読出回路３０３に接続される。また、行方向に配列された複数の第３薄膜トランジスタ１４０のゲートは、リセット用駆動配線２３０に共通に接続され、リセット用駆動配線２３０は駆動回路３０２に接続される。駆動回路３０２は、選択用駆動配線２１０に第２薄膜トランジスタ１３０の導通電圧を、リセット用駆動配線２３０に第３薄膜トランジスタ１４０の導通電圧を、それぞれ所望のタイミングで供給することにより、画素の選択動作及びリセット動作を制御している。第１薄膜トランジスタ１２０のソース及びドレインの一方には、第１電源配線２００を介して第１電源回路３０５から電位Ｖｄｄが供給される。第３薄膜トランジスタ１４０のソース及びドレインの一方には、第２電源配線２４０を介して第２電源回路３０６から電位Ｖｓｓが供給される。なお、電位Ｖｄｄと電位Ｖｓｓとが同じ電位である場合には、各電源及び各電源配線を共通化してもよい。容量素子１５０は、第１薄膜トランジスタ１２０に対して、変換素子１１０と並列に接続され、容量素子１５０の一方の電極は変換素子１１０の第１電極と接続される。行方向に配列された複数の容量素子１５０の他方の電極は、容量配線２５０に接続され、容量配線２５０は駆動回路３０２に接続される。本実施形態では、本発明の電位供給手段として、容量配線２５０と駆動回路３０２とが用いられている。ここで、容量素子１５０は、可変容量となっており、撮影モードに応じて画素の容量値を変更することが可能な構造になっている。例えば、医療用画像診断の透視撮影（動画撮影）モードで使用する場合、一般撮影（静止画撮影）モードに比べて１画像の撮影に使用される放射線の線量が小さいため、画素の飽和電荷量は一般撮影モードに比べて小さくてもよい。そのため、透視撮影モードでは、一般撮影モードに比べて画素の容量値を小さくして飽和電荷量を小さくし、感度を高くすることができる。一方、一般撮影モードで使用する場合、透視撮影モードに比べて１画像の撮影に使用される放射線の線量が大きいため、画素の飽和電荷量は一般撮影モードに比べて大きくなければならない。そのため、一般撮影モードでは、透視撮影モードに比べて画素の容量値を大きくする。なお、本実施形態において、変換素子として、ＰＩＮ型フォトダイオードを用いて説明したが、本発明はそれに限定されるものではない。変換素子が光を電荷に変換するものであれば、他の光電変換素子、例えばＭＩＳ型光電変換素子を用いてもよい。また、変換素子が放射線を電荷に変換するものであれば、上記の光電変換素子と、その上方に配置された放射線を可視光に変換するシンチレータと、を含むものを用いてもよく、また、シンチレータを含まずに放射線を電荷に直接変換する素子を用いてもよい。放射線を電荷に直接変換する素子としては、例えば２つの電極の間に設けられる半導体材料としてセレンを用いたものが挙げられる。
【００１３】
次に、図２（ａ）及び図２（ｂ）を用いて、本発明の第１の実施形態に係る検出装置の１画素の構成について説明する。図２（ａ）は１画素あたりの平面図であり、図２（ｂ）は図２（ａ）中のＡ―Ａ’箇所の断面図である。なお、図２（ａ）においては、図面の簡略化のために、後述する変換素子１１０の第１電極１１１よりも下層の構成要素のみを示している。
【００１４】
図２（ａ）に示すように、第１薄膜トランジスタ１２０のゲート電極は、コンタクトホールＣＨ１において、変換素子１１０の第１電極１１１と接続される。第３薄膜トランジスタ１４０のソース及びドレインの他方は、コンタクトホールＣＨ２において、変換素子１１０の第１電極１１１と接続される。容量素子１５０の一方の電極は、コンタクトホールＣＨ３において、変換素子１１０の第１電極１１１と接続される。ここで、容量素子１５０は、大きな容量値を持つために、できるだけ大きな面積となるようにレイアウトすることが良い。第１薄膜トランジスタ１２０、第２薄膜トランジスタ１３０、第３薄膜トランジスタ１４０、容量素子１５０は、それぞれ変換素子１１０と絶縁性の基板１００との間に配置される。また、電極配線２６０以外の各配線も、それぞれ変換素子１１０と絶縁性の基板１００との間に配置される。
【００１５】
次に、図２（ｂ）に示すように、変換素子１１０は、基板１００の側から順に、第１電極１１１と、第１導電型不純物半導体層１１２と、半導体層１１３と、第２導電型不純物半導体層１１４と、第２電極１１５と、を含む。本実施形態では、第１導電型不純物半導体層１１２はｎ型のアモルファスシリコンで構成され、第２導電型不純物半導体層１１４はｐ型のアモルファスシリコンで構成される。変換素子１１０と各トランジスタとの間には、第３絶縁層１０３と層間絶縁層１０５とが配置される。また変換素子１１０と容量素子１５０との間には、第２絶縁層１０２、第３絶縁層１０３、及び層間絶縁層１０５が配置される。
【００１６】
また、第３薄膜トランジスタ１４０は、基板１００の側から順に、半導体層と、第１絶縁層１０１と、ゲート１４４と、第２絶縁層１０２と、電極１４５を含む。第３薄膜トランジスタ１４０の半導体層は、半導体領域１４２と、半導体領域１４２よりも不純物の濃度が高い不純物半導体領域１４１と、半導体領域１４２よりも不純物の濃度が高い不純物半導体領域１４３と、を含む。半導体領域１４２はゲート１４４の正射影が位置する半導体層の領域であり、不純物半導体領域１４１と不純物半導体領域１４３は、互いに同じ導電型の不純物がドープされた半導体層の領域であり、一方がソースとして、他方がドレインとして機能する領域である。本実施形態では、第３薄膜トランジスタ１４０の半導体層は、多結晶アモルファスシリコン等の多結晶半導体材料で構成される。ゲート１４４はリセット用駆動配線２３０に電気的に接続される。また、不純物半導体領域１４１は電極１４５を介してリセット配線２４０と接続され、不純物半導体領域１４３は電極１４５を介してコンタクトホールＣＨ２において変換素子１１０の第１電極１１１と接続される。なお、図示しないが、第１薄膜トランジスタ１２０と第２薄膜トランジスタ１３０は、第３薄膜トランジスタ１４０と同じ形成工程で準備された層を有して概略同様の層構成で構成される。
【００１７】
更に、容量素子１５０は、基板１００の側から順に、一方の電極として機能し得る半導体層と、第１絶縁層１０１と、他方の電極である導電層１５４と、を含む。容量素子１５０の半導体層は、不純物半導体領域１５１と、半導体領域１５２と、不純物半導体領域１５３と、を含む。不純物半導体領域１５１と不純物半導体領域１５３は、同じ導電型の不純物がドープされた半導体層の領域である。なお、本実施形態にあっては、不純物半導体領域１５３は必須なものではない。半導体領域１５２は本発明の半導体部として機能するものであり、本実施形態では導電層１５４の正射影が位置する半導体層の領域である。不純物半導体領域１５１は、コンタクトホールＣＨ３において、変換素子１１０の第１電極１１１と接続され、本発明のオーミックコンタクト部として機能する。このオーミックコンタクト部は、第１電極１１１と半導体領域１５２との間でオーム性接触をとるためのものである。導電層１５４は、容量配線２５０に接続され、容量配線２５０は駆動回路３０２に接続され、駆動回路３０２から少なくとも第１電位と第２電位とが供給される、本発明の導電体部として機能する。この導電体部は、第１絶縁層１０１を介して半導体部及びオーミックコンタクト部と対向して配置される。例えば不純物半導体領域１５１にドープされた不純物がｎ＋型の場合、導電層１５４に所望の正の電位が供給されると、半導体領域１５２の導電層１５４側の界面に電子が誘起される、所謂、キャリアの蓄積が起こる。半導体中における電荷の移動の担い手であるキャリアが半導体領域１５２に蓄積されると、半導領域１５２は導電体として機能し、容量素子１５０の一方の電極として機能する。それによって、容量素子１５０の容量値は、半導体領域１５２と導電層１５４とが重なり合った面積と第１絶縁層１０１の誘電率とに依存する容量値になる。本願では、容量素子１５０の半導体層が電極として機能するように導電層１５４に与えられる電位を第１電位とする。一方、導電層１５４にグランド電位若しくは所望の負の電位が供給されると、半導体領域１５２が空乏化する。半導体領域１５２が空乏化すると、半導体領域１５２の比抵抗が大きくなるため、半導体領域１５２は絶縁体として機能し、容量素子１５０の一方の電極として機能しない。それによって、容量素子１５０の容量値は、不純物半導体領域１５１と導電層１５４の容量結合に起因する容量値になり、その容量値は、変換素子１１０の容量値と比較して無視できるほど小さい。本願では、容量素子１５０の半導体層が電極として機能しないように導電層１５４に与えられる電位を第２電位とする。このように、電位供給手段である容量配線２５０と駆動回路３０２によって導電層１５４に第１電位と第２電位とを選択的に与えることにより、変換素子１１０に接続される容量素子１５０の容量値を調整することが可能となる。つまり、導電層１５４に第１電位が供給された場合には、変換素子１１０には容量素子１５０の容量値が付加されることとなり、導電層１５４に第２電位が供給された場合には、変換素子１１０には容量素子１５０の容量値が付加されないこととなる。なお、第１絶縁層１０１は、例えばＴＥＯＳ（オルトケイ酸テトラエチル）膜や酸化シリコン膜等の誘電率の高い絶縁膜を用いるのが良い。また、第１絶縁層１０１の膜厚に関しては、５０〜２００ｎｍ程度とすることで、好適な容量値を有する容量素子１５０とすることが可能である。また、本実施形態では、容量素子１５０の半導体層は、多結晶アモルファスシリコン等の多結晶半導体材料で構成され、容量素子１５０は、第３薄膜トランジスタ１４０等と同じ形成工程で準備された層を有して概略同様の層構成で構成される。例えば、容量素子１５０の半導体層は第３薄膜トランジスタの半導体層と、導電層１５４はゲート１４４と、それぞれ同じ形成工程で準備されたものである。
【００１８】
次に、図３（ａ）及び図３（ｂ）を用いて、本発明の第１の実施形態に係る検出装置の１画素の他の例について説明する。なお、図３（ａ）及び図３（ｂ）においては、図２（ａ）及び図２（ｂ）を用いて説明したものは同じ番号又は記号を付与して詳細な説明は省略する。
【００１９】
図３（ａ）及び図３（ｂ）に示す他の例は、図２（ａ）及び図２（ｂ）を用いて説明した形態に対して、以下の点で相違する。他の例では、変換素子１１０と容量素子１５０との間に第４薄膜トランジスタ１６０が配置され、第４薄膜トランジスタ１６０によって変換素子１１０と容量素子１５０との間の接続が制御される。第４薄膜トランジスタ１６０は、基板１００の側から順に、半導体層と、第１絶縁層１０１と、ゲート１６４と、を含む。第４薄膜トランジスタ１６０の半導体層は、半導体領域１６２と、半導体領域１６２よりも不純物の濃度が高い不純物半導体領域１６１と、半導体領域１６２よりも不純物の濃度が高い不純物半導体領域１６３と、を含む。半導体領域１６２はゲート１６４の正射影が位置する半導体層の領域であり、不純物半導体領域１６１と不純物半導体領域１６３は、同じ導電型の不純物がドープされた半導体層の領域であり、一方がソースとして、他方がドレインとして機能する領域である。本実施形態では、第４薄膜トランジスタ１６０の半導体層は、多結晶アモルファスシリコン等の多結晶半導体材料で構成される。ゲート１４４は容量配線２５０に接続され、容量配線２５０は駆動回路３０２に接続され、駆動回路３０２から少なくとも第１電位と第２電位とが供給される。また、不純物半導体領域１６１はコンタクトホールＣＨ３において変換素子１１０の第１電極１１１と接続され、不純物半導体領域１６３は容量素子１５０の不純物半導体領域１５１と接続される。なお、第４薄膜トランジスタ１６０は、第３薄膜トランジスタ１４０等と同じ形成工程で準備された層を有して概略同様の層構成で構成される。また、本例では、不純物半導体領域１６３は容量素子１５０の不純物半導体領域１５１と共有化されている。
【００２０】
容量素子１５０では、導電層１５４に第１電位が供給された際に多結晶半導体の半導体領域１５２を電極として機能させ、導電層１５４に第２電位が供給された際に多結晶半導体の半導体領域１５２を電極として機能させない。しかしながら、容量素子１５０の容量値を大きくするために容量素子の面積を大きくすると、半導体領域１５２内に結晶粒界が存在する確率が高くなり、半導体領域１５２中に電位のパスが存在する確率が高くなる。そのため、結晶粒界が存在するある画素の容量素子１５０においては、導電層１５４に第２電位を供給していても半導体領域１５２を電極として機能してしまう恐れがある。そのため、この他の例では変換素子１１０と容量素子１５０との間に第４薄膜トランジスタ１６０を設けている。第４薄膜トランジスタ１６０のゲートは容量配線２５０と接続されており、第１電位と第２電位とが供給される。第４薄膜トランジスタ１６０は、第１電位がゲートに供給されると導通状態となり、第２電位がゲートに供給されると非導通状態となる。これにより、容量素子１５０の導電層１５４に第２電位が供給された際には変換素子１１０との電気的接続が遮断され、確実な容量変調を実施することが可能となる。
【００２１】
なお、本実施形態において、電位供給手段として、容量配線２５０と駆動回路３０２とを用いて説明したが、本発明はそれに限定されるものではない。駆動回路３０２に替えて、第１電位と第２電位とを供給可能な電源回路を用いてもよい。
【００２２】
また、本実施形態において、第１〜第３薄膜トランジスタを有するアクティブピクセルセンサの構成を用いて説明したが、本発明はそれに限定されるものではない。ソース及びドレインの一方が変換素子に接続され、ソース及びドレインの他方が信号配線に接続される薄膜トランジスタを用いた検出装置であっても適用可能である。
【００２３】
また、本実施形態において、各薄膜トランジスタとして多結晶半導体を用いた上ゲート型の薄膜トランジスタを用いて説明したが、本発明はそれに限定されるものではない。アモルファスシリコン等の非晶質半導体を用いた逆スタガ型の薄膜トランジスタを用いてもよく、その場合、オーミックコンタクト部となる各不純物半導体領域はそれぞれ不純物半導体層に好適に置き換えられる。
【００２４】
（第２の実施形態）
次に、本発明おける第２の実施形態について説明する。第２の実施形態では、第１の実施形態に比べて、より大きな容量値を有する容量素子を配置すること、及び、容量素子に第２電位を与えた場合に容量素子の電極を固定電位に接続すること、を特徴する。なお、第１の実施形態で説明した構成要素と同じ構成要素には同じ番号及び記号を付与し、詳細な説明は省略する。
【００２５】
先ず、図４（ａ）、図４（ｂ）を用いて、本実施形態に係る検出装置の概略的等価回路を説明する。図４（ａ）は、本実施形態に係る検出装置の概略的等価回路図である。図４（ｂ）は、本実施形態における１画素の等価回路図である。
【００２６】
本実施形態における検出装置は、第１の実施形態の１画素の構成に加えて、第５薄膜トランジスタ１７０を更に含む。なお、図４（ａ）及び図４（ｂ）では、容量素子１５０を、ＴＦＴ及び当該ＴＦＴに接続された容量とみなして記載している。第５薄膜トランジスタ１７０のソース及びドレインの一方は容量素子１５０の一方の電極に接続され、第５薄膜トランジスタ１７０のソース及びドレインの他方は固定電位配線２７０を介して固定電位を供給するための第４電源３０７に接続される。ここで、固定電位とは、例えばグランド電位が挙げられる。第５薄膜トランジスタ１７０のゲートは切替用駆動配線２８０を介して、駆動回路３０２に接続される。第５薄膜トランジスタ１７０と、固定電位配線２７０と、第４電源３０７と、を含む構成が、本発明の固定電位供給手段として機能する。
【００２７】
次に、図５、図６（ａ）及び図６（ｂ）を用いて、本発明の第２の実施形態の１画素の構成について説明する。図５は１画素の平面図であり、図６（ａ）は図５のＡ―Ａ’箇所の断面図であり、図６（ｂ）は図５のＢ―Ｂ’箇所の断面図である。
【００２８】
容量素子１５０は、基板１００の側から順に、一方の電極として機能し得る半導体層と、第１絶縁層１０１と、他方の電極である導電層１５４と、第２の絶縁層１０２と、電極層１５５と、を含む。容量素子１５０の半導体層は、不純物半導体領域１５１と、半導体領域１５２と、不純物半導体領域１５３と、を含み、不純物半導体領域１５１が変換素子１１０と接続される。電極層１５５は、不純物半導体領域１５１と半導体領域１５２を挟んで対向する不純物半導体領域１５３と接続される。この不純物半導体領域１５３は、本発明の他のオーミックコンタクト部として機能する。この構成により、導電層１５４に第１電位が供給された場合、半導体領域１５２と導電層１５４の容量に加えて、導電層１５４と電極層１５５の間で容量が構成される。それによって、第１の実施形態の容量素子１５０に比べて、大きな容量値を形成することが可能になる。
【００２９】
第５薄膜トランジスタ１７０は、基板１００側から順に、半導体層と、第１絶縁層１０１と、ゲート１７４と、第２絶縁層１０２と、を含む。第５薄膜トランジスタ１７０の半導体層は、半導体領域１７２と、半導体領域１７２よりも不純物の濃度が高い不純物半導体領域１７１と、半導体領域１７２よりも不純物の濃度が高い不純物半導体領域１７３と、を含む。半導体領域１７２はゲート１７４の正射影が位置する半導体層の領域であり、不純物半導体領域１７１と不純物半導体領域１７３は、同じ導電型の不純物がドープされた半導体層の領域であり、一方がソースとして、他方がドレインとして機能する領域である。不純物半導体領域１７１は容量素子１５０の不純物半導体領域１５３と共通化されており、容量素子１５０の電極層１５５と接続される。ゲート１７４は切替用駆動配線２８０に電気的に接続され、不純物半導体領域１７３は固定電位配線２７０と接続される。
【００３０】
ここで、導電層１５４に第１電位が供給された場合、容量素子１５０の半導体領域１５２と導電層１５４の間の容量に加え、導電層１５４と電極層１５５の間の容量が変換素子１１０に接続される。一方、導電層１５４に第２電位が供給された場合、変換素子１１０と接続される容量が無くなる。このようにして、画素の飽和線量の調整が可能になる。ここで、導電層１５４に第２電位が供給された際に電極層１５５がフローティングであると、電極層１５５が信号配線２２０と容量結合していると、信号配線２２０の電位に影響を及ぼすことで、ノイズの原因になる。また、電極層１５５が変換素子１１０の第１電極１１１と容量結合していると、変換素子１１０の第１電極１１１の電位に影響を及ぼすことで、アーチファクトの原因になる。そこで、導電層１５４に第２電位が供給された際には、第５薄膜トランジスタ１７０を導通状態にして電極層１５５を固定電位に固定することで、信号配線２２０や第１電極１１１と容量結合していてもそれらの電位に影響を与えない。そのため、ノイズやアーチファクトの発生を抑制することが可能となる。
【００３１】
次に、第２の実施形態の他の例として、図７（ａ）及び図７（ｂ）を用いて、複数の容量素子を並列に設ける構成を記載する。この構成により、撮影条件に応じて、画素の容量を３段階以上に切り替えることで、照射線量に関しても３段階以上に切り替えられる。また、図７（ａ）は１画素の平面図、図７（ｂ）は図７（ａ）中のＡ―Ａ’箇所の断面図である。なお、本実施形態の他の例では、２つの容量素子を変換素子１１０に並列に接続した例を示したが、２つ以上の容量素子を設ける構成も有効である。
【００３２】
本実施形態の他の例における検出装置は、先に説明した１画素の構成に加えて、容量素子１５０と第５薄膜トランジスタ１７０との間に配置された第２容量素子１８０を更に含む。第２容量素子１８０は、基板１００の側から順に、一方の電極として機能し得る半導体層と、第１絶縁層１０１と、他方の電極である導電層１８４と、第２絶縁層１０２と、電極層１８５と、を含む。第２容量素子１８０の半導体層は、不純物半導体領域１８１と、半導体領域１８２と、不純物半導体領域１８３と、を含み、不純物半導体領域１８１が容量素子１５０の不純物半導体領域１５３と共通化されて接続される。電極層１８５は、不純物半導体領域１８１と半導体領域１８２を挟んで対向する不純物半導体領域１８３と接続される。この構成により、導電層１８４に第１電位が供給された場合、半導体領域１８２と導電層１８４の容量に加えて、導電層１８４と電極層１８５の間で容量が構成される。そして、第２容量素子１８０の不純物半導体領域１８３は、第５薄膜トランジスタ１７０に接続される。
【００３３】
この構成により、画素の容量を３段階に切り替えることができる。例えば、変換素子１１０と各容量素子とを非接続にしたい場合は、容量素子１５０の導電層１５４に第２電位を供給し、第２容量素子１８０の導電層１８４に第１電位を供給し、第５薄膜トランジスタ１７０を導通状態にする。これにより、画素の容量は、変換素子１１０の第１電極１１１と第２電極１１５で形成される容量値となる。この際、容量素子１５０の電極層１５５と第２容量素子１８０の電極層１８５には固定電位が供給される。また、変換素子１１０に容量素子１５０のみを接続したい場合は、容量素子１５０の導電層１５４に第１電位を供給し、第２容量素子１８０の導電層１８４に第２電位を供給し、第５薄膜トランジスタ１７０を導通状態にする。これにより、画素の容量は、変換素子１１０の第１電極１１１と第２電極１１５で形成される容量と、容量素子１５０で形成される容量とを足した容量値になる。この際、第２容量素子１８０の電極層１８５には固定電位が供給される。また、変換素子１１０と全ての容量素子を接続したい場合は、容量素子１５０の導電層１５４及び第２容量素子１８０の導電層１８４に第１電位を供給し、第５薄膜トランジスタ１７０を非導通状態とする。それにより、画素の容量は、変換素子１１０の第１電極１１１と第２電極１１５で形成される容量と、容量素子１５０で形成される容量と、第２容量素子１８０で形成される容量と、を足した容量値になる。
【００３４】
（第３の実施形態）
次に、図８（ａ）及び図８（ｂ）、図９（ａ）及び図９（ｂ）を用いて本発明の検出装置の第３の実施形態を説明する。なお、第１又は第２の実施形態で説明した構成要素と同じ構成要素には同じ番号及び記号を付与し、詳細な説明は省略する。本実施形態では、第２の実施形態で説明した容量素子の電極層を、任意の導電体間の容量結合をシールドする構成を示す。なお、本実施形態では、例として、図８（ａ）及び図８（ｂ）に信号配線と各駆動配線の容量結合のシールドを、また図９（ａ）及び図９（ｂ）に信号配線と変換素子の容量結合のシールドを、それぞれ記載する。しかしながら、本発明はそれに限定されるものではなく、例えば、各駆動配線と変換素子の容量結合のシールド等も有効である。
【００３５】
先ず、図８（ａ）及び図８（ｂ）を用いて、信号配線と各駆動配線の容量結合をシールドする構成を説明する。図８（ａ）は１画素の平面図、図８（ｂ）は、図８（ａ）のＡ―Ａ’箇所の断面図である。
【００３６】
選択用駆動配線２１０と信号配線２２０との交差部において、容量素子１５０の電極層１５５が選択用駆動配線２１０と信号配線２２０との間に配置される。また、リセット用駆動配線２３０と信号配線２２０との交差部において、容量素子１５０の電極層１５５がリセット用駆動配線２３０と信号配線２２０との間に配置される。この構成によれば、電極層１５５に固定電位が供給されている間は、各駆動配線と信号配線２２０との容量結合を阻止できる。そのため、各駆動配線の導通電圧と非導通電圧で構成されるパルス状の信号による、信号配線２２０の電位のゆられが抑制され、出力信号に電位のゆられに起因するノイズが冗長されることが防止できる。また、電極層１５５を交差部のみに設けることで、信号配線２２０の容量を不要に大きくすることなく、シールドすることが可能となる。それにより、信号配線２２０の容量の増大によるノイズの増大を抑制することが可能となる。
【００３７】
次に、図９（ａ）及び図９（ｂ）を用いて、変換素子１１０の第１電極１１１と信号配線の容量結合をシールドする構成を説明する。図９（ａ）は１画素の平面図、図９（ｂ）は、図９（ａ）のＡ―Ａ’箇所の断面図である。
【００３８】
図９（ａ）及び図９（ｂ）に示すように、信号配線２２０と第１電極１１１との間に、容量素子１５０の電極層１５５が配置される。また、リセット用駆動配線２３０と信号配線２２０との交差部において、容量素子１５０の電極層１５５がリセット用駆動配線２３０と信号配線２２０との間に配置される。この構成によれば、電極層１５５に固定電位が供給されている間は、信号配線２２０と変換素子１１０の第１電極１１１の容量結合を阻止できる。それにより、第１電極１１１の電位の変動による、信号配線２２０の電位のゆられが抑制され、出力信号に電位のゆられに起因するノイズが冗長されることが防止できる。
【００３９】
（第４の実施形態）
次に、図９を用いて、本発明の検出装置を用いた放射線検出システムを説明する。
【００４０】
放射線源であるＸ線チューブ６０５０で発生したＸ線６０６０は、患者あるいは被験者６０６１の胸部６０６２を透過し、光電変換素子の上方にシンチレータを配置した本願発明の検出装置６０４０の変換素子１１０に入射する。この入射したＸ線には患者６０６１の体内部の情報が含まれている。Ｘ線の入射に対応してシンチレータは発光し、これを光電変換素子で光電変換して、電気的情報を得る。この情報はディジタルに変換され信号処理手段となるイメージプロセッサ６０７０により画像処理され制御室の表示手段となるディスプレイ６０８０で観察できる。
【００４１】
また、この情報は電話回線６０９０等の伝送処理手段により遠隔地へ転送でき、別の場所のドクタールームなど表示手段となるディスプレイ６０８１に表示もしくは光ディスク等の記録手段に保存することができ、遠隔地の医師が診断することも可能である。また記録手段となるフィルムプロセッサ６１００により記録媒体となるフィルム６１１０に記録することもできる。
【符号の説明】
【００４２】
１００ 絶縁性の基板
１０１ 第１絶縁層
１１０ 変換素子
１２０ 第１薄膜トランジスタ
１３０ 第２薄膜トランジスタ
１４０ 第３薄膜トランジスタ
１４１ 不純物半導体領域
１４２ 半導体領域
１４３ 不純物半導体領域
１４４ ゲート
１４５ 電極
１５０ 容量素子
１５１ 不純物半導体領域
１５２ 半導体領域
１５３ 不純物半導体領域
１５４ 導電層
【特許請求の範囲】
【請求項１】
基板の上に配置されたトランジスタと、
前記トランジスタの上に配置され、前記トランジスタと接続された変換素子と、
前記変換素子と接続されたオーミックコンタクト部と、前記オーミックコンタクト部と接続された半導体部と、絶縁層を介して前記半導体部及び前記オーミックコンタクト部と対向して配置された導電体部と、を前記基板と前記変換素子との間に有して、前記トランジスタに対して前記変換素子と並列に接続された容量素子と、
前記半導体部にキャリアを蓄積させる第１電位と、前記半導体部を空乏化させる第２電位と、を前記導電体部に供給する電位供給手段と、
を有する検出装置。
【請求項２】
前記半導体部を含む前記容量素子の半導体層は、前記トランジスタの半導体層と同じ形成工程で準備されたものであり、前記導電体部は、前記トランジスタのゲートと同じ形成工程で準備されたものであることを特徴とする請求項１に記載の検出装置。
【請求項３】
前記容量素子は、絶縁層を介して前記導電体部と対向して配置された電極層を更に有し、
前記電極層は、前記オーミックコンタクト部と前記半導体部を挟んで対向して配置された他のオーミックコンタクト部に接続されることを特徴とする請求項１又は２に記載の検出装置。
【請求項４】
前記電極層に固定電位を供給するための固定電位供給手段を更に有することを特徴とする請求項３に記載の検出装置。
【請求項５】
前記トランジスタのゲートに接続された駆動配線と、
前記トランジスタのソース及びドレインのうちの一方と接続された信号配線と、
を更に有し、
前記駆動配線と前記信号配線は、互いに前記基板と前記変換素子の間に配置されていることを特徴とする請求項４に記載の検出装置。
【請求項６】
前記電極層は、前記導電体部と前記変換素子の間に配置されていることを特徴とする請求項５に記載の検出装置。
【請求項７】
前記電極層は、前記信号配線と前記変換素子の間に配置されていることを特徴とする請求項６に記載の検出装置。
【請求項８】
前記トランジスタは、前記半導体層と前記導電体部と前記電極層とが前記基板の側からこの順で配置されており、
前記電極層は、前記駆動配線と前記信号配線とが絶縁層を挟んで交差する交差部において、前記駆動配線と前記信号配線の間に配置されていることを特徴とする請求項６に記載の検出装置。
【請求項９】
前記半導体部及び前記半導体層は、多結晶半導体であることを特徴とする請求項１から８のいずれか１項に記載の検出装置。
【請求項１０】
前記変換素子と前記容量素子とを含む画素を複数有し、
前記画素は、前記変換素子に接続されたゲートを有する第１薄膜トランジスタと、前記画素を選択するための第２薄膜トランジスタと、前記第１薄膜トランジスタのゲートをリセットするための第３薄膜トランジスタと、を更に含み、
前記トランジスタは、前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、及び、前記第３薄膜トランジスタのいずれかであることを特徴とする請求項１に記載の検出装置。
【請求項１１】
基板の上に配置されたトランジスタと、
前記トランジスタの上に配置され、前記トランジスタと接続された変換素子と、
前記変換素子と接続されたオーミックコンタクト部と、前記オーミックコンタクト部と接続された半導体部と、絶縁層を介して前記半導体部及び前記オーミックコンタクト部と対向して配置された導電体部と、を前記基板と前記変換素子との間に有して、前記変換素子に容量値を付加するために前記変換素子に接続された容量素子と、
前記容量素子の容量値を前記変換素子に付加するための第１電位と、前記容量素子の容量値を前記変換素子に付加しないための第２電位と、を前記導電体部に供給する電位供給手段と、
を有する検出装置。
【請求項１２】
請求項１から１１のいずれか１項に記載の検出装置と、
前記検出装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を記録するための記録手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を伝送するための伝送処理手段と、
を具備する検出システム。
【請求項１】
基板の上に配置されたトランジスタと、
前記トランジスタの上に配置され、前記トランジスタと接続された変換素子と、
前記変換素子と接続されたオーミックコンタクト部と、前記オーミックコンタクト部と接続された半導体部と、絶縁層を介して前記半導体部及び前記オーミックコンタクト部と対向して配置された導電体部と、を前記基板と前記変換素子との間に有して、前記トランジスタに対して前記変換素子と並列に接続された容量素子と、
前記半導体部にキャリアを蓄積させる第１電位と、前記半導体部を空乏化させる第２電位と、を前記導電体部に供給する電位供給手段と、
を有する検出装置。
【請求項２】
前記半導体部を含む前記容量素子の半導体層は、前記トランジスタの半導体層と同じ形成工程で準備されたものであり、前記導電体部は、前記トランジスタのゲートと同じ形成工程で準備されたものであることを特徴とする請求項１に記載の検出装置。
【請求項３】
前記容量素子は、絶縁層を介して前記導電体部と対向して配置された電極層を更に有し、
前記電極層は、前記オーミックコンタクト部と前記半導体部を挟んで対向して配置された他のオーミックコンタクト部に接続されることを特徴とする請求項１又は２に記載の検出装置。
【請求項４】
前記電極層に固定電位を供給するための固定電位供給手段を更に有することを特徴とする請求項３に記載の検出装置。
【請求項５】
前記トランジスタのゲートに接続された駆動配線と、
前記トランジスタのソース及びドレインのうちの一方と接続された信号配線と、
を更に有し、
前記駆動配線と前記信号配線は、互いに前記基板と前記変換素子の間に配置されていることを特徴とする請求項４に記載の検出装置。
【請求項６】
前記電極層は、前記導電体部と前記変換素子の間に配置されていることを特徴とする請求項５に記載の検出装置。
【請求項７】
前記電極層は、前記信号配線と前記変換素子の間に配置されていることを特徴とする請求項６に記載の検出装置。
【請求項８】
前記トランジスタは、前記半導体層と前記導電体部と前記電極層とが前記基板の側からこの順で配置されており、
前記電極層は、前記駆動配線と前記信号配線とが絶縁層を挟んで交差する交差部において、前記駆動配線と前記信号配線の間に配置されていることを特徴とする請求項６に記載の検出装置。
【請求項９】
前記半導体部及び前記半導体層は、多結晶半導体であることを特徴とする請求項１から８のいずれか１項に記載の検出装置。
【請求項１０】
前記変換素子と前記容量素子とを含む画素を複数有し、
前記画素は、前記変換素子に接続されたゲートを有する第１薄膜トランジスタと、前記画素を選択するための第２薄膜トランジスタと、前記第１薄膜トランジスタのゲートをリセットするための第３薄膜トランジスタと、を更に含み、
前記トランジスタは、前記第１薄膜トランジスタ、前記第２薄膜トランジスタ、及び、前記第３薄膜トランジスタのいずれかであることを特徴とする請求項１に記載の検出装置。
【請求項１１】
基板の上に配置されたトランジスタと、
前記トランジスタの上に配置され、前記トランジスタと接続された変換素子と、
前記変換素子と接続されたオーミックコンタクト部と、前記オーミックコンタクト部と接続された半導体部と、絶縁層を介して前記半導体部及び前記オーミックコンタクト部と対向して配置された導電体部と、を前記基板と前記変換素子との間に有して、前記変換素子に容量値を付加するために前記変換素子に接続された容量素子と、
前記容量素子の容量値を前記変換素子に付加するための第１電位と、前記容量素子の容量値を前記変換素子に付加しないための第２電位と、を前記導電体部に供給する電位供給手段と、
を有する検出装置。
【請求項１２】
請求項１から１１のいずれか１項に記載の検出装置と、
前記検出装置からの信号を処理する信号処理手段と、
前記信号処理手段からの信号を記録するための記録手段と、
前記信号処理手段からの信号を表示するための表示手段と、
前記信号処理手段からの信号を伝送するための伝送処理手段と、
を具備する検出システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−８９８６９（Ｐ２０１３−８９８６９Ａ）
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願番号】特願２０１１−２３０９０８（Ｐ２０１１−２３０９０８）
【出願日】平成２３年１０月２０日（２０１１．１０．２０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成２５年５月１３日（２０１３．５．１３）
【国際特許分類】
【出願日】平成２３年１０月２０日（２０１１．１０．２０）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]