液晶表示装置用アレイ基板の製造方法
【課題】波状ノイズが発生せず高画質を実現する。
【解決手段】基板上部にゲート電極とゲート配線を形成する段階と、第1絶縁膜を形成する段階と、アクティブ層を形成する段階と、オーミックコンタクト物質層を形成する段階と、窒化シリコン膜SiNxでなるバッファ層を形成する段階と、ゲート電極の周辺によって定義される境界部内にアクティブパターンとオーミックコンタクトパターンで構成されるアイランドを形成する段階と、アイランド上部に透明導電物質層及び不透明導電物質層を形成する段階と、ソース電極及びドレイン電極を形成する段階と、ソース電極及びドレイン電極の下部のアクティブ層パターンの両端に別々に隣接したオーミックコンタクト層を形成する段階と、基板の上部に第2絶縁膜を形成する段階と、第2絶縁膜とドレイン電極の不透明導電物質層をパターニングして画素電極を形成する段階とを含む。
【解決手段】基板上部にゲート電極とゲート配線を形成する段階と、第1絶縁膜を形成する段階と、アクティブ層を形成する段階と、オーミックコンタクト物質層を形成する段階と、窒化シリコン膜SiNxでなるバッファ層を形成する段階と、ゲート電極の周辺によって定義される境界部内にアクティブパターンとオーミックコンタクトパターンで構成されるアイランドを形成する段階と、アイランド上部に透明導電物質層及び不透明導電物質層を形成する段階と、ソース電極及びドレイン電極を形成する段階と、ソース電極及びドレイン電極の下部のアクティブ層パターンの両端に別々に隣接したオーミックコンタクト層を形成する段階と、基板の上部に第2絶縁膜を形成する段階と、第2絶縁膜とドレイン電極の不透明導電物質層をパターニングして画素電極を形成する段階とを含む。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、液晶表示装置の製造方法に係り、特に、波状ノイズが発生せずに開口率を改善する液晶表示装置用アレイ基板を新しい4マスク工程で製造する方法に関する。
【背景技術】
【0002】
一般的な液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。液晶は、構造が細く長いために、分子の配列において方向性を有しており、任意に液晶に電界を加えると、分子配列の配列方向が制御できる。従って、液晶の分子配列方向を任意に調節すると、光学的異方性によって液晶の分子配列方向に光が屈折して画像情報を表現する。
【0003】
液晶表示装置は、共通電極が形成されたカラーフィルター基板(上部基板)と画素電極が形成されたアレイ基板(下部基板)と、両基板間に充填された液晶とで構成されるが、このような液晶表示装置は、共通電極と画素電極に印加される電圧により生じる垂直方向の電界によって液晶を駆動する方式であり、透過率と開口率等の特性が優れる。現在は、薄膜トランジスタとこの薄膜トランジスタに連結された画素電極がマトリックス状に配列されたアクティブマトリックス型の液晶表示装置(AM−LCD、以下、液晶表示装置と称する)が解像度及び動画像の表示能力が優れていて最も注目を浴びている。
【0004】
以下、図1を参照して、液晶表示装置の構成を説明する。図1は、液晶表示装置を拡大して概略的に示した斜視図である。図1に示したように、液晶パネル51は、液晶層(図示せず)を間に相互に離隔された第1基板5と第2基板10で構成されて、第2基板10と向かい合う第1基板は、ブラックマトリックス6と赤色R、緑色G、青色Bのカラーフィルターパターン7a、7b、7cと透明な共通電極9で構成される。
【0005】
第1基板5と向かい合う第2基板10には、多数の画素領域Pが定義されて、画素領域Pの一側に延長して形成されたゲート配線14と、ゲート配線14が通る画素領域Pでゲート配線14と交差するように延長して形成されたデータ配線26が形成されている。このような構成によって、画素領域Pは、ゲート配線14とデータ配線26が交差して定義される領域であって、両配線の交差地点には、薄膜トランジスタTが形成される。画素領域Pには、薄膜トランジスタTと接触する透明な画素電極32が形成されて、これは、インジウム−スズ−オキサイドITOのように、光の透過率が比較的優れている透明導電性金属で形成する。
【0006】
前述したように構成された液晶表示装置用アレイ基板は大体、5〜6マスク工程を行って製造され、これを簡単に紹介する。
後述する工程は、5マスク工程を例に挙げて説明している。
第1マスク工程:ゲート電極とゲート配線(及びゲートパッド)を形成する工程。
第2マスク工程:ゲート電極の上部のアクティブ層及びオーミックコンタクト層を形成する工程。
第3マスク工程:データ配線(及びデータパッド)、ソース電極及びドレイン電極を形成する工程。
第4マスク工程:基板全面に保護層を形成して、前記ドレイン電極を露出するコンタクトホールを形成する工程。
第5マスク工程:前記コンタクトホールを通じて接触する画素電極を形成する工程。
以上のような5マスク工程で液晶表示装置用アレイ基板を製造することができる。
【0007】
このように、多数の工程によってアレイ基板が製造されるため、工程が多いほど不良が発生する確率が高くなって、歩留まりが低下する問題があり、工程時間の増加と工程費用の上昇によって製品の競争力が弱化する問題がある。このような問題を解決するための方法として、4マスク工程が提案された。
【0008】
図2は、従来の4マスク工程で製造した液晶表示装置用アレイ基板の一部を拡大した平面図である。図2に示したように、アレイ基板は、基板60上に一方向に延長されたゲート配線62と、これとは交差して画素領域Pを定義するデータ配線98を含む。ゲート配線62の一端にゲートパッド64が形成されて、データ配線98の一端には、データパッド99が形成される。ゲートパッド64とデータパッド99の上部には、各々これと接触する透明なゲートパッド電極GPと、データパッド電極DPが形成される。ゲート配線62とデータ配線98の交差地点には、ゲート配線62と接触するゲート電極64と、ゲート電極64の上部に第1半導体層91と(図3A、3Bも参照)、第1半導体層91の上部に離隔され位置して、データ配線98に連結されたソース電極94とこれとは離隔されたドレイン電極96とを含む薄膜トランジスタTが形成される。
【0009】
画素領域Pには、ドレイン電極96と接触する透明な画素電極PXLが形成される。この時、ゲート配線62の一部上部に画素電極PXLと接触するアイランド状の金属層97を形成することによって、ゲート配線62の一部を第1電極とし、アイランド状の金属層97を第2電極として、両電極間に位置したゲート絶縁膜(図示せず)を誘電体とするストレージキャパシターCstが形成される。
【0010】
データ配線98の下部には、第1半導体層91から延長された第2半導体層92が形成されて、アイランド状の金属層97の下部には、第3半導体層93が形成される。この時、従来の技術による4マスク工程で製造されたアレイ基板は、ソース電極94及びドレイン電極96とデータ配線98の下部に、薄膜トランジスタTの第1半導体層91から延長された第2半導体層92が形成される。
【0011】
第1及び第2半導体層91、92の純粋非晶質シリコン層は、光に露出され光電流が発生して、このように発生した光漏洩電流(photo-leakage current)によって隣接した画素電極PXLとカップルリング(coupling)現象が発生し、液晶パネルの画面に波状ノイズ(wavy noise)が発生したり、薄膜トランジスタが誤作動したりする問題がある。
【0012】
また、このような問題を解決するために、第1及び第2半導体層91、92に完全に遮るようにブラックマトリックス(図示せず)を設計する場合、開口率が低下される短所がある。一方、画素電極PXLは、コンタクトホールを通じてドレイン電極96と接触するが、コンタクトホールを通じて露出された第1半導体層91に光が入射されることを防ぐために、ブラックマトリックスがコンタクトホールを遮るように設計する場合、開口率がさらに低下される短所がある。
【0013】
図3A及び図3Bは、各々図2のIIIa-IIIa’線、IIIb-IIIb’線に沿った断面図である。図3A及び図3Bに示したように、従来の4マスク工程で薄膜トランジスタアレイ基板60を製造すると、ソース電極94及びドレイン電極96とデータ配線98の下部に、第1半導体層91と第2半導体層92が形成される。第1及び第2半導体層91、92は、第1及び第2純粋非晶質シリコン層(a-Si:H)(91a、92a)と不純物を含む第1及び第2非晶質シリコン層(n+a-Si:H)(91b、92b)が積層されて形成され、特に、第1半導体層91を構成する純粋非晶質シリコン層は、アクティブ層91aとして、上部の不純物非晶質シリコン層は、オーミックコンタクト層91bとする。
【0014】
薄膜トランジスタTの第1半導体層91の第1純粋非晶質シリコン層91aとデータ配線98の下部に位置して、データ配線98の両側に突出された第2半導体層92の第2純粋非晶質シリコン層92aは、下部の光源(図示せず)に露出され光漏洩電流が発生する。この時、下部の光源による微細なフリッカーによって、第1及び第2純粋非晶質シリコン層91a、92aは、微細に反応して活性化と非活性化状態が繰り返され、これによる光電流の変化が発生する。このような電流成分は、隣接する画素電極PXLを流れる信号とカップルリング(coupling)され画素電極PXLに位置した液晶(図示せず)の動きを歪曲させる。これにより、液晶パネルの画面には、波状の細い線が示される波状ノイズが発生する。
【0015】
また、データ配線98下部の第2半導体層92の第2純粋非晶質シリコン層92aは、データ配線98の両側に各々約1.7μm程度突出された状態である。一般的に、データ配線98と画素電極PXLは、アライン誤差を勘案して、4.75μm程度の隔離距離を置いてパターニングするが、この時、突出部分を勘案してデータ配線98と画素電極PXLの隔離距離Dは、6.45μmになる。すなわち、データ配線98の一側に突出された部分の長さ程度、画素電極PXLが離れてパターニングされて、また、この部分の光漏れを遮るブラックマトリックスBMの幅も広くなって、開口領域が蚕食される問題がある。
【0016】
前述したように、波状ノイズが発生するデータ配線98の下部の第2半導体層92の形態は、従来の汎用的な4マスク工程によって必然的に発生する。理解のため、従来による4マスク工程を説明する。
【0017】
以下、工程図面を参照して、従来による4マスク工程でアレイ基板を製造する方法を説明する。図4A〜図4Gと図5A〜図5Gと図6A〜図6Gは、各々図2のIIIa-IIIa’線、V-V’線、VI-VI’線に沿った、従来の4マスク工程順を示した工程断面図である。但し図4A〜図4GはIIIa-IIIa’線のIIIa’側をCstの先まで延長した領域を示す。
【0018】
図4Aと図5Aと図6Aは、第1マスク工程を示した図である。図4Aと図5Aと図6Aに示したように、基板60上にスイッチング領域Sを含む画素領域Pと、基板60の端側に配置されるゲートパッド領域GPとデータパッド領域DPと、ストレージ領域Cとを定義する。この時、ストレージ領域Cは、ゲート配線領域GLの一部に定義される。多数の領域(S、P、GP、DP、C)が定義された基板60上に一方向に延長されて、一端にゲートパッド66(GP)を含むゲート配線62と、ゲート配線62に連結されてスイッチング領域Sに位置するゲート電極64を形成する。
【0019】
図4B〜図4Eと図5B〜図5Eと図6B〜図6Eは、第2マスク工程を示した図である。図4Bと図5Bと図6Bに示したように、ゲート電極64とゲートパッド66を含むゲート配線62が形成された基板60全面に、ゲート絶縁膜68と、純粋非晶質シリコン層(a-Si:H)70と不純物を含む非晶質シリコン層(n+またはp+a-Si:H)72と導電性金属層74を形成する。導電性金属層74が形成された基板60全面に、フォトレジストを塗布して感光層76を形成する。感光層76の離隔された上部に、透過部B1と遮断部B2と半透過部B3で構成されたマスクMを位置させる。この時、半透過部B3は、マスクMにスリット状または半透明膜を形成して、光の強度を低めたり、光の透過量を低めたりして感光層を不完全露光させる機能をする。すなわち、半透過部B3の透過率は、透過部B1の透過率よりは小さくて遮断部B2の透過率よりは大きい。また、遮断部B2は、光を完全に遮断する機能をして、透過部B1は、光を透過させ、光によって感光層76が完全な化学的変化、すなわち、完全露光させる機能をする。
【0020】
一方、スイッチング領域Sには、半透過部B3と、半透過部B3の両側に遮断部B2を位置させ、ストレージ領域Cには、遮断部B2を位置させて、ゲートパッド領域GPには、透過部B1を位置させ、データパッド領域DPには、遮断部B2を位置させる。以後、マスクMの上部に光を照射して、下部の感光層76を露光して現像する工程を行う。
【0021】
図4Cと図5Cと図6Cに示したように、スイッチング領域Sとデータパッド領域DPとストレージ領域Cの上部に、パターニングされた第1〜第3フォトレジストパターン78a、78b、78cを形成する。以後、第1〜第3フォトレジストパターン78a、78b、78cの周辺に露出された導電性金属層74とその下部の不純物非晶質シリコン層72と、純粋非晶質シリコン層70を除去する工程を行う。
【0022】
図4Dと図5Dと図6Dに示したように、前述した除去工程が完了されると、第1〜第3フォトレジストパターン78a、78b、78cの下部に第1金属パターン80と、第1金属パターン80から画素領域Pの一側に沿って延長された第2金属パターン82と、ストレージ領域Cに対応してアイランド状の第3金属パターン86が形成される。この時、第1〜第3金属パターン80、82、86の下部に、純粋非晶質シリコンパターン70aと不純物を含む非晶質シリコンパターン72aが存在して、便宜上、第1金属パターン80の下部に構成されたのは、第1半導体パターン90a、第2金属パターン82の下部に構成されたのは、第2半導体パターン90b、第3金属パターン86の下部に構成されたのは、第3半導体パターン90cと称する。
【0023】
第1感光パターン78aのうち、ゲート電極64の中心に対応して高さの低い部分を除去して、下部の金属パターン80を露出するためのアッシング工程を行った後、第4〜第6フォトレジストパターン79a、79b、79cを形成する。結果的に、ゲート電極64の中心に対応する第1金属パターン80の一部が露出されて、この時、第4〜第6フォトレジストパターン79a、79b、79cの周辺へと第1〜第3金属パターン80、84、86の一部が同時に露出される。
【0024】
図4Eと図5Eと図6Eに示したように、アッシング工程を行った後、第1金属パターン80の露出された部分とその下部の不純物を含む非晶質シリコンパターン72aを除去して第1半導体パターンを形成するが、ゲート電極64の上部に位置した第1半導体パターン91のうち、下部層(純粋非晶質シリコン層)は、アクティブ層91aとして機能し、アクティブ層91aの上部で一部が除去され離隔する上部層は、オーミックコンタクト層91bの機能をする。この時、アクティブ層91aの上部のオーミックコンタクト層91bを除去しながら、下部のアクティブ層91aをオーバーエッチングしてアクティブ層の表面(アクティブチャンネル)に不純物が残らないようにする。
【0025】
一方、オーミックコンタクト層91bの上部に位置して分割された第1金属パターン(図4Dの80)は、各々ソース電極94とドレイン電極96と称する。ここで、ソース電極94と接触する第2金属パターン(図6Dの82)は、データ配線98として、データ配線98の一端は、データパッド99とする。また、ストレージ領域Cに対応して形成されたアイランド状の第3金属パターン86は、その下部のゲート配線62と共にストレージ電極の機能を果たす。
【0026】
すなわち、ゲート配線62は、第1ストレージ電極の機能を果たし、上部の第3金属パターン86(97)は、第2ストレージ電極の機能を果たす。従って、第1ストレージ電極とその上部のゲート絶縁膜68と第3半導体パターン93とその上部の第2ストレージ電極97は、補助容量部であるストレージキャパシターCstを構成する。残留した第4〜第6フォトレジストパターン79a、79b、79cを除去する工程を行うことによって、第2マスク工程が完了される。
【0027】
図4Fと図5Fと図6Fは、第3マスク工程を示した図であって、ソース電極94及びドレイン電極96とデータパッド99を含むデータ配線98と、ストレージキャパシターCstが構成された基板60全面に、保護膜PASを形成する。保護膜PASをパターニングして、ドレイン電極96の一部を露出するドレインコンタクトホールCH1と、アイランド状の第2ストレージ電極97を露出するストレージコンタクトホールCH2と、ゲートパッド66の一部を露出するゲートパッドコンタクトホールCH3と、データパッド99の一部を露出するデータパッドコンタクトホールCH4を形成する。
【0028】
図4Gと図5Gと図6Gは、第4マスク工程を示した図であって、保護膜PASが形成された基板60全面に、透明な導電性金属グループのうちから選択された一つを蒸着してパターニングし、ドレイン電極96とアイランド状の第2ストレージ電極97と接触して画素領域Pに位置する画素電極PXLを形成すると同時に、ゲートパッド66と接触するゲートパッド電極GPTとデータパッド99と接触するデータパッド電極DPTを形成する。
【0029】
前述した工程によって、従来による4マスク工程で液晶表示装置用アレイ基板を製造することができる。
【発明の概要】
【発明が解決しようとする課題】
【0030】
しかし、従来の4マスク工程で製造された薄膜トランジスタアレイ基板の構造は、データ配線の両側に半導体層が拡張された形態であるため、画面に波状ノイズが発生する問題があって、拡張された半導体層によって開口率が低下される。また、ドレイン電極と画素電極の接触のためのコンタクトホールを遮るブラックマトリックスによって開口率がさらに低下される。さらに、薄膜トランジスタのアクティブ層がゲート電極の上部のみ形成されず、データ配線の下部まで延長され形成されるので、下部のバックライトに露出される構造であり、その結果、光漏洩電流によって薄膜トランジスタの特性が低下される。
【0031】
本発明は、前述したような問題を解決するために提案されており、波状ノイズが発生しないので、高画質を実現する液晶パネルすなわち液晶表示装置用アレイ基板を製造することを第1目的として、開口領域を拡大して、高輝度を具現化することを第2目的とする。
【課題を解決するための手段】
【0032】
前述した目的を達成するための本発明による液晶表示装置用アレイ基板の製造方法は、基板の上部にゲート電極と、前記ゲート電極に連結されるゲート配線を形成する段階と、前記ゲート電極及びゲート配線の上部に第1絶縁膜を形成する段階と、前記第1絶縁膜の上部にアクティブ層を形成する段階と、前記アクティブ層の上部にオーミックコンタクト物質層を形成する段階と、前記オーミックコンタクト物質層上部に窒化シリコン膜SiNxでなるバッファ層を形成する段階と、前記アクティブ層及びオーミックコンタクト物質層をパターニングして、前記ゲート電極の上部の前記ゲート電極の周辺によって定義される境界部内にアクティブパターンとオーミックコンタクトパターンで構成されるアイランドを形成する段階と、前記アイランドの上部に、透明導電物質層及び不透明導電物質層を形成する段階と、前記透明導電物質層及び不透明導電物質層をパターニングして、ソース電極及びドレイン電極を形成する段階と、前記オーミックコンタクトパターンをパターニングして、前記ソース電極及びドレイン電極の下部の前記アクティブ層パターンの両端に別々に隣接したオーミックコンタクト層を形成する段階と、前記基板の上部に第2絶縁膜を形成する段階と、前記第2絶縁膜と前記ドレイン電極の不透明導電物質層をパターニングして画素電極を形成する段階とを含むことを特徴とする。
【発明の効果】
【0033】
本発明による液晶表示装置用アレイ基板の構成は、配線の下部にアクティブ層(純粋非晶質シリコン層)が存在しない、すなわち、ゲート電極の上部にアイランド状のアクティブ層のみが存在する構造であるので、波状ノイズ現象が発生せず、下部のバックライトによる光漏洩電流が防げて、薄膜トランジスタの特性を改善して高画質の液晶パネルを製造する。
【0034】
また、データ配線の外部に、アクティブ層が延長された構造ではないので、開口率がさらに確保され輝度を改善して、画素電極がドレイン電極から延長して形成されるので、別途のコンタクトホールが不要であって、それによる別途のブラックマトリックスも不要であるので、開口率がさらに改善される。
【0035】
さらに、画素領域の画素電極の上部の保護層である第2絶縁膜が除去されるので、液晶表示装置の透過率が改善されて、データ配線と画素電極が一つのマスク工程によって形成されるので、データ配線と画素電極間の離隔距離が一定に維持される。従って、他の基板で、データ配線と画素電極間の寄生容量の変動を防いで製造された液晶表示装置の特性が均一になる。
【図面の簡単な説明】
【0036】
【図1】一般的な液晶パネルの構成を概略的に示した斜視図である。
【図2】従来による液晶表示装置用アレイ基板の一部を拡大した平面図である。
【図3A】図2のIIIa-IIIa’線に沿った断面図である。
【図3B】図2のIIIb-IIIb’線に沿った断面図である。
【図4A】図2のIIIa-IIIa’線に沿った、従来の液晶表示装置用アレイ基板の製造工程を示した断面図である。
【図4B】図4Aに続く製造工程を示す断面図である。
【図4C】図4Bに続く製造工程を示す断面図である。
【図4D】図4Cに続く製造工程を示す断面図である。
【図4E】図4Dに続く製造工程を示す断面図である。
【図4F】図4Eに続く製造工程を示す断面図である。
【図4G】図4Fに続く製造工程を示す断面図である。
【図5A】図2のV-V’線に沿った、従来の液晶表示装置用アレイ基板の製造工程を示した断面図である。
【図5B】図5Aに続く製造工程を示す断面図である。
【図5C】図5Bに続く製造工程を示す断面図である。
【図5D】図5Cに続く製造工程を示す断面図である。
【図5E】図5Dに続く製造工程を示す断面図である。
【図5F】図5Eに続く製造工程を示す断面図である。
【図5G】図5Fに続く製造工程を示す断面図である。
【図6A】図2のVI-VI’線に沿った、従来の液晶表示装置用アレイ基板の製造工程を示した断面図である。
【図6B】図6Aに続く製造工程を示す断面図である。
【図6C】図6Bに続く製造工程を示す断面図である。
【図6D】図6Cに続く製造工程を示す断面図である。
【図6E】図6Dに続く製造工程を示す断面図である。
【図6F】図6Eに続く製造工程を示す断面図である。
【図6G】図6Fに続く製造工程を示す断面図である。
【図7】本発明による液晶表示装置用アレイ基板の一部を拡大した平面図である。
【図8A】図7のIX-IX’線に沿った断面図である。
【図8B】図7のX-X’線に沿った断面図である。
【図8C】図7のXI-XI’線に沿った断面図である。
【図9A】図7のIX-IX’線に沿った、本発明による液晶表示装置用アレイ基板の製造工程を示した断面図である。
【図9B】図9Aに続く製造工程を示す断面図である。
【図9C】図9Bに続く製造工程を示す断面図である。
【図9D】図9Cに続く製造工程を示す断面図である。
【図9E】図9Dに続く製造工程を示す断面図である。
【図9F】図9Eに続く製造工程を示す断面図である。
【図9G】図9Fに続く製造工程を示す断面図である。
【図9H】図9Gに続く製造工程を示す断面図である。
【図9I】図9Hに続く製造工程を示す断面図である。
【図9J】図9Iに続く製造工程を示す断面図である。
【図9K】図9Jに続く製造工程を示す断面図である。
【図9L】図9Kに続く製造工程を示す断面図である。
【図10A】図7のX-X’線に沿った、本発明による液晶表示装置用アレイ基板の製造工程を示した断面図である。
【図10B】図10Aに続く製造工程を示す断面図である。
【図10C】図10Bに続く製造工程を示す断面図である。
【図10D】図10Cに続く製造工程を示す断面図である。
【図10E】図10Dに続く製造工程を示す断面図である。
【図10F】図10Eに続く製造工程を示す断面図である。
【図10G】図10Fに続く製造工程を示す断面図である。
【図10H】図10Gに続く製造工程を示す断面図である。
【図10I】図10Hに続く製造工程を示す断面図である。
【図10J】図10Iに続く製造工程を示す断面図である。
【図10K】図10Jに続く製造工程を示す断面図である。
【図10L】図10Kに続く製造工程を示す断面図である。
【図11A】図7のXI-XI’線に沿った、本発明による液晶表示装置用アレイ基板の製造工程を示した断面図である。
【図11B】図11Aに続く製造工程を示す断面図である。
【図11C】図11Bに続く製造工程を示す断面図である。
【図11D】図11Cに続く製造工程を示す断面図である。
【図11E】図11Dに続く製造工程を示す断面図である。
【図11F】図11Eに続く製造工程を示す断面図である。
【図11G】図11Fに続く製造工程を示す断面図である。
【図11H】図11Gに続く製造工程を示す断面図である。
【図11I】図11Hに続く製造工程を示す断面図である。
【図11J】図11Iに続く製造工程を示す断面図である。
【図11K】図11Jに続く製造工程を示す断面図である。
【図11L】図11Kに続く製造工程を示す断面図である。
【発明を実施するための形態】
【0037】
以下、添付した図面を参照して、本発明による望ましい実施の形態を説明する。
本発明は、アクティブ層(非晶質シリコン層)のゲート電極の内側の上部にアイランド状で構成され、データ配線とソース電極及びドレイン電極の外部に非晶質シリコン層が露出されない構造のアレイ基板を新しい4マスク工程で製造することを特徴とする。
【0038】
図7は、本発明による液晶表示装置用アレイ基板の一部を拡大した平面図である。図7に示したように、絶縁基板100上に一方向に延長されて、一端にゲートパッド106を含むゲート配線104と、ゲート配線104と交差して画素領域Pを定義し、一端にデータパッド148を含むデータ配線146が形成される。この時、ゲートパッド106は、上部には、透明なゲートパッド電極142が形成される。ゲート配線104とデータ配線146の交差地点に、ゲート電極102とアクティブ層122及びオーミックコンタクト層(図示せず)と、オーミックコンタクト層と接触するバッファ層126と、バッファ層126と接触するソース電極136とドレイン電極138とを含む薄膜トランジスタTを形成する(図8Aも参照)。
【0039】
画素領域Pには、ドレイン電極138に連結された透明な画素電極140を構成する。一方、画素領域Pを定義する部分のゲート配線104の上部には、これを第1ストレージ電極として、ゲート配線104の上部に延長された画素電極140の一部を第2ストレージ電極とするストレージキャパシターCstを構成する。
【0040】
前述した構成は、新しい4マスク工程で製造されており、特に、アクティブ層(非晶質シリコン層)が電極102の内側の上部にアイランド状に形成されるのみで、データ配線146の下部に存在しないことを特徴とする。これによって、薄膜トランジスタのアクティブ層が下部のバックライトに露出されず、バックライトによる光漏洩電流が防げる。また、データ配線の下部には、さらに広い幅の非晶質シリコン層が存在しないので、波状ノイズのような不良が発生せず、これを防ぐためのブラックマトリックスを拡大する必要がない。その結果、開口率が改善される。さらに、画素電極がドレイン電極から延長して形成されるので、別途のコンタクトホールを介した接触が不要であって、コンタクトホールを通した入射光を防ぐための追加的なブラックマトリックスを形成する必要がない。その結果、開口率は、さらに改善される。
【0041】
以下、図8Aと図8Bと図8Cを参照して、本発明による液晶表示装置用アレイ基板の薄膜トランジスタアレイ基板の断面構成を説明する。図8Aと図8Bと図8Cは、各々図7のIX-IX’線、X-X’線、XI-XI’線に沿った断面図である。各々は、スイッチング領域及び画素領域の断面図であって、ゲート配線及びゲートパッドを切断した断面図とデータ配線及びデータパッドを切断した断面図である。図8Aと図8Bと図8Cに示したように、基板100を、映像を表示する多数の画素領域Pと、多数の画素領域Pの周辺のゲートパッド領域GPとデータパッド領域DPで定義すると同時に、ゲート配線が形成されるゲート配線領域GLの一部にストレージ領域Cを定義して、画素領域Pごと、これに近接してスイッチング領域Sを定義する。
【0042】
スイッチング領域Sには、ゲート電極102と、ゲート電極102の上部に第1絶縁膜108と、アクティブ層122と、離隔されたオーミックコンタクト層124と、オーミックコンタクト層124と各々接触するバッファ層126と、バッファ層126と接触するソース電極136及びドレイン電極138とで構成された薄膜トランジスタTが形成される。薄膜トランジスタTの上部には、第2絶縁膜150が形成されている。この時、ソース電極136及びドレイン電極138は、第1及び第2ソース金属層136a、136b及び第1及び第2ドレイン金属層138a、138bが積層された状態で構成されて、第1ソース金属層136a及び第1ドレイン金属層138aは、透明導電性物質で構成されて、第2ソース金属層136b及び第2ドレイン金属層138bは、金属物質で構成される。第1ソース金属層136a及び第1ドレイン金属層138aと下部のオーミックコンタクト層124の接触面で、高いコンタクト(接触)抵抗であったり、オーミックコンタクトではない整流(rectifying)コンタクトであったりする可能性が高いために、低いコンタクト抵抗であったり、オーミックコンタクトであったりするためのバッファ層126をさらに構成する。
【0043】
しかし、このようなバッファ層126は、主に金属物質で構成されるが、オーミックコンタクト層124と第1ソース金属層136a及び第1ドレイン金属層138aとの接触に問題がない場合、バッファ層126を省略したり、他の物質で形成したりすることができる。例えば、不純物がドーピングされたオーミックコンタクト層124の形成後、プラズマ処理によってオーミックコンタクト層124の表面に大変薄い窒化シリコン膜SiNxを形成して、その上部に第1ソース金属層136a及び第1ドレイン金属層138aを形成する場合、絶縁物質で構成されたバッファ層によって接触抵抗の問題が解決される。
【0044】
また、ソース電極136に連結されたデータ配線146を画素領域Pの一側に形成して、データ配線146も透明導電性物質の第1データ金属層146aと金属物質の第2データ金属層146bの積層構造で形成するが、データ配線146の一端であるデータパッド148は、透明な導電性物質の単一層で構成することを特徴とする。第2絶縁膜150は、データパッド148を露出するように形成される。さらに、ゲートパッド106の上部には、透明導電性物質で構成されたゲートパッド電極142を構成して、第2絶縁膜150は、ゲートパッド106を露出するように形成される。
【0045】
前述した構成で最も特徴的な構成は、アクティブ層(122、純粋非晶質シリコン層)とオーミックコンタクト層(124、不純物非晶質シリコン層)がゲート電極102の上部にアイランド状に構成されるのみで、純粋非晶質シリコン(a-Si:H)と不純物非晶質シリコン(n+a-Si:H)がデータ配線146の下部に存在しないことであり、このような構成によって従来の4マスク構造の代表的な問題として作用した波状ノイズ及び開口率の問題が解決され、下部のバックライトによる光漏洩電流が防げられて薄膜トランジスタの特性が改善される長所がある。
【0046】
前述した特徴的な構成は、本発明で提案した4マスク工程により作製される。以下、図面を参照して、本発明による新しい4マスク工程で液晶表示装置用アレイ基板を製造する方法を詳しく説明する。
【0047】
図9A〜図9L、図10A〜図10L、図11A〜図11Lは、各々図7のIX-IX’線、X-X’線、XI-XI’線に沿った、本発明の工程順を示した工程断面図である。この時、図7のIX-IX’線は、薄膜トランジスタ及び画素領域の切断線、X-X’線は、ゲートパッド及びゲート配線の切断線、XI-XI’線は、データパッド及びデータ配線の切断線である。
【0048】
図9Aと図10Aと図11Aは、第1マスク工程を示した工程断面図である。図9Aと図10Aと図11Aに示したように、基板100上に、スイッチング領域Sと画素領域Pとゲートパッド領域GPとデータパッド領域DPとストレージ領域Cとを定義する。この時、ストレージ領域Cをゲート配線領域GLの一部に定義する。多数の領域S、P、GP、DP、Cを定義した基板100上に、アルミニウムAl、アルミニウム合金AlNd、クロムCr、モリブデンMo、タングステンW、チタンTi、銅Cu、タンタルTaを含む導電性金属グループのうちから選択された一つまたはそれ以上を塗布して第1導電性金属層(図示せず)を形成して、第1導電性金属層を第1マスク(図示せず)を利用する工程によってパターニングし、スイッチング領域Sにゲート電極102を形成して、ゲートパッド領域GPに対応する一端にゲートパッド106を含むゲート配線104を形成する。
【0049】
以下、図9B〜図9E、図10B〜図10E、図11B〜図11Eは、第2マスク工程を工程順に示した工程断面図である。図9Bと図10Bと図11Bに示したように、ゲート電極102とゲートパッド106及びゲート配線104が形成された基板100全面に、第1絶縁膜108と、非晶質シリコン層(a-Si:H)110と不純物非晶質シリコン層(n+a-Si:H)112と第2金属層114を積層して、第2金属層114の上部にフォトレジストを塗布して感光層116を形成する。この時、第1絶縁膜108は、窒化シリコンSiNxと酸化シリコンSiO2を含む無機絶縁物質グループのうちから選択された一つまたはそれ以上の物質を蒸着して形成し、第2金属層114は、アルミニウムAl、アルミニウム合金AlNd、クロムCr、モリブデンMo、タングステンW、チタンTi、銅Cu、タンタルTaなどを含む導電性金属グループのうちから選択された一つで形成されて、望ましくは、乾式エッチングができるモリブデンMoである。
【0050】
一方、感光層116を形成した後、感光層116が形成された基板100の離隔された上部に、透過部B1と遮断部B2と半透過部B3で構成された第2マスクM2を位置させる。スイッチング領域Sに対応して遮断部B2を位置させ、ゲートパッド106に対応して透過部B1を位置させて、データパッド領域DPには、半透過部B3を位置させる。この時、スイッチング領域Sの遮断部B2の面積は、ゲート電極102の面積を越えない範囲内に限定する。以後、第2マスクM2の上部に光を照射して下部の感光層116を露光する工程と、現像工程を行う。
【0051】
図9Cと図10Cと図11Cに示したように、スイッチング領域Sに元々の厚さt1でパターニングされて、ゲートパッド106に対応して完全に除去され下部の第2金属層114を露出して、残りの領域は、薄い厚さt2でパターニングされた第1感光パターン118が残る(t1>t2)。
【0052】
ゲートパッド106に対応して上部の露出された第2金属層114とその下部の不純物非晶質シリコン層112と純粋非晶質シリコン層110と第1絶縁膜108を除去して、感光パターン118のうち、スイッチング領域Sを除いた領域に対応して、高さが低い状態で現像された部分をアッシングして完全に除去する工程を行う。すなわち、第1感光パターン118のうち、第1厚さt1を有する部分が第2厚さt2に当たる厚さ程度除去され、ほぼ第1及び第2厚さの差(t1−t2)に当たる厚さを有する第2感光パターン120が形成される。図9Dと図10Dと図11Dに示したように、第1絶縁膜108にゲートパッド106を露出するゲートパッドコンタクトホールCH1が形成された状態になって、スイッチング領域Sには、高さが低くパターニングされた第2感光パターン120が残り、データパッド領域DPには、第1絶縁膜108と不純物非晶質シリコン層112と純粋非晶質シリコン層110と第2金属層114が積層された状態になる。以後、残された感光パターン120の周辺に露出された第2金属層114とその下部の不純物非晶質シリコン層112と純粋非晶質シリコン層110を除去する工程を行う。
【0053】
図9Eと図10Eと図11Eに示したように、スイッチング領域Sに対応してゲート電極102と第1絶縁膜108とアクティブ層(パターニングされた純粋非晶質シリコン層)122とオーミックコンタクトパターン(パターニングされた不純物非晶質シリコン層)124aとバッファパターン126aが積層された形態になって、それ以外の領域は、ゲートパッドコンタクトホールCH1を通じてゲートパッドを106露出する第1絶縁膜108が残された状態になる。
【0054】
図9F〜図9H、図10F〜図10H、図11F〜図11Hは、第3マスク工程を工程順に示した工程断面図である。図9Fと図10Fと図11Fに示したように、基板100全面に、透明金属層128と不透明金属層130を積層して、不透明金属層130の上部に、フォトレジストを塗布して第2感光層132を形成する工程を行う。透明金属層128は、インジウム−スズ−オキサイドITOとインジウム−ジンク−オキサイドIZOを含む透明な導電性金属グループのうちから選択された一つで形成して、不透明金属層130は、アルミニウムAl、アルミニウム合金AlNd、クロムCr、モリブデンMo、タングステンW、チタンTi、銅Cu、タンタルTaなどを含む導電性金属グループのうちから選択された一つで形成する。
【0055】
第2感光層132の離隔された上部に、透過部B1と遮断部B2で構成された第3マスクM3を位置させる。スイッチング領域Sは、透過部B1を中心に両側に遮断部B2を位置させ、ゲートパッド106とデータパッド領域DPに、遮断部B2を位置させて、それ以外の領域は、透過部B1を位置させる。以後、第3マスクM3の上部に光を照射して下部の第2感光層132を露光した後、現像する工程を行う。
【0056】
図9Gと図10Gと図11Gに示したように、スイッチング領域Sに離隔された第3感光パターン134aと、画素領域Pに第4感光パターン134bと、ゲートパッド106に対応した第5感光パターン134cと、データパッド領域DPに対応して第6感光パターン134dが形成される。以後、第3〜第6感光パターン134a、134b、134c、134d間に露出された不透明な金属層130と下部の透明金属層128を除去して、残された第3〜第6感光パターン134a、134b、134c、134dを除去する工程を行う。
【0057】
図9Hと図10Hと図11Hに示したように、スイッチング領域Sに対応して離隔されたソース電極136とドレイン電極138が形成されて、画素領域Pには、画素パターン139が形成され、ゲートパッド領域GPには、ゲートパッド106と接触するゲートパッド電極パターン141が形成されて、データパッド領域DPには、一端にデータパッドパターン147を含むデータ配線146が形成される。この時、ソース電極136とドレイン電極138と画素パターン139とゲートパッド電極パターン141とデータ配線146及びデータパッドパターン147は、透明金属層128と不透明金属層130(136a,136b、138a,138b、139a,139b、141a,141b、146a,146b、147a,147b、)が積層された状態でパターニングされる。
【0058】
ソース電極136及びドレイン電極138の離隔された間に露出された下部のバッファパターン126aとその下部のオーミックコンタクトパターン124aを除去する工程を行って、離隔されたバッファ層126とオーミックコンタクト層124を形成する。ここで、ソース電極136及びドレイン電極138、画素パターン139、ゲートパッド電極パターン141、データ配線146、データパッドパターン147は、エッチングされずにバッファパターン126aとオーミックコンタクトパターン124aのみエッチングされる条件で工程を行う。
【0059】
図9I〜図9Lと図10I〜図10Lと図11I〜図11Lは、第4マスク工程を工程順に示した工程断面図である。図9Iと図10Iと図11Iに示したように、前述した工程によって、ソース電極136及びドレイン電極138の下部に、離隔されたバッファ層126とオーミックコンタクト層124が形成されて、両電極136、138の離隔領域間に下部のアクティブ層122が露出された形態になる。この時、バッファ層126は、透明金属層128(136a,138a)とオーミックコンタクト層124間が低い抵抗になったり、オーミックコンタクトになったりする役割をして、金属物質で構成される。しかし、他の例では、プラズマ処理などによって形成された薄い窒化シリコン膜SiNxをバッファ層126として使用したり、バッファ層を省略したりして、透明金属層128とオーミックコンタクト層間がオーミックコンタクトになったり、低い接触抵抗になったりさせるようにすることもできる。
【0060】
ソース電極136及びドレイン電極138と画素パターン139とゲートパッド電極パターン142とデータ配線146及びデータパッドパターン147が形成された基板100全面に、窒化シリコンSiNxと酸化シリコンSiO2を含む無機絶縁物質グループのうちから選択された一つまたは一つ以上を蒸着して第2絶縁膜150を形成する。第2絶縁膜150の上部に、フォトレジストを塗布して第3感光層152を形成し、第3感光層152の離隔された上部に、透過部B1と遮断部B2で構成された第4マスクM4を位置させる。この時、スイッチング領域Sに対応して遮断部B2を位置させて、ゲートパッド106及びデータパッドパターン147と画素領域Pの画素パターン139に対応して透過部B1を位置させる。以後、第4マスクM4の上部に光を照射して下部の第3感光層152を露光した後、現像工程を行う。
【0061】
図9Jと図10Jと図11Jに示したように、画素領域Pとゲートパッド106及びデータパッド148に対応した部分が除去され下部の第2絶縁膜150を露出する第7感光パターン154が残される。露出された第2絶縁膜150を除去して、画素パターン139とゲートパッド電極パターン141とデータパッドパターン147を構成する上部の不透明金属層130(139b,141b,147b)を除去する工程を行う。この時、第2絶縁膜150は、乾式エッチングを利用して除去し、不透明金属層130は、湿式エッチングを利用して除去することができる。
【0062】
図9Kと図10Kと図11Kに示したように、画素領域Pには、透明金属層128(139a)のみで構成された画素電極140が形成されて、ゲートパッド領域GP及びデータパッド領域DPには、各々透明金属層128(141a,147a)のみで構成されたゲートパッド電極142とデータパッド148が形成される。以後、残された第7感光パターン154を除去する工程を行う。
【0063】
図9Lと図10Lと図11Lに示したように、最終的に、スイッチング領域Sは、ゲート電極102と、第1絶縁膜108と、アクティブ層122と、離隔されたオーミックコンタクト層124と、離隔されたバッファ層126と、バッファ層126と各々接触して透明金属層128と不透明金属層130で構成されたソース電極136及びドレイン電極138とを含む薄膜トランジスタTを形成して、画素領域Pには、透明な画素電極140を形成し、ゲートパッド領域GPに対応する一端にゲートパッド106を含むゲート配線104を形成して、ゲートパッド106と接触するゲートパッド電極142を形成し、データパッド領域DPに対応する一端に透明なデータパッド148を含むデータ配線146を形成することができる。
【0064】
この時、画素電極140をゲート配線104の上部から延長された形態で構成して、ゲート配線104を第1電極とし、画素電極140を第2電極として、第1及び第2電極間に介された第1絶縁膜108を誘電体にするストレージキャパシターCstを形成することができる。前述した工程により、本発明による新しい4マスク工程で、配線の下部にアクティブ層が存在しない形状の液晶表示装置用アレイ基板を製造することができる。
【0065】
以下、本発明による工程を簡単に説明する。
第1マスク工程:ゲート電極102とゲート配線104及びゲートパッド142を形成する。
第2マスク工程:ゲート電極102と、ゲート電極の上部に、第1絶縁膜108とアクティブ層122とオーミックコンタクトパターン124とバッファパターン126を形成して、第1絶縁膜の下部に前記ゲートパッド106を露出する。
第3マスク工程:透明金属層128と不透明な金属層130で積層されたソース電極136とドレイン電極138と画素パターン139と、前記ゲートパッド106と接触するゲートパッド電極パターン141と、前記データ配線146及びデータパッドパターン147を形成して、露出されたバッファパターン126aとオーミックコンタクトパターン124aを除去してバッファ層126とオーミックコンタクト層124を形成する。
第4マスク工程:第2絶縁膜150を形成した後、前記画素パターン139とゲートパッド電極パターン141とデータパッドパターン147の不透明金属層130を除去して、下部の透明金属層128のみで構成された画素電極140、ゲートパッド電極142、データパッド148を形成する。
以上の工程によって本発明による液晶表示装置用アレイ基板を製造することができる。
【符号の説明】
【0066】
100 基板、102 ゲート電極、104 ゲート配線、106 ゲートパッド、122 アクティブ層、126 バッファ層、136 ソース電極、138 ドレイン電極、140 画素電極、142 ゲートパッド電極、146 データ配線、148 データパッド。
【技術分野】
【0001】
本発明は、液晶表示装置の製造方法に係り、特に、波状ノイズが発生せずに開口率を改善する液晶表示装置用アレイ基板を新しい4マスク工程で製造する方法に関する。
【背景技術】
【0002】
一般的な液晶表示装置の駆動原理は、液晶の光学的異方性と分極性質を利用する。液晶は、構造が細く長いために、分子の配列において方向性を有しており、任意に液晶に電界を加えると、分子配列の配列方向が制御できる。従って、液晶の分子配列方向を任意に調節すると、光学的異方性によって液晶の分子配列方向に光が屈折して画像情報を表現する。
【0003】
液晶表示装置は、共通電極が形成されたカラーフィルター基板(上部基板)と画素電極が形成されたアレイ基板(下部基板)と、両基板間に充填された液晶とで構成されるが、このような液晶表示装置は、共通電極と画素電極に印加される電圧により生じる垂直方向の電界によって液晶を駆動する方式であり、透過率と開口率等の特性が優れる。現在は、薄膜トランジスタとこの薄膜トランジスタに連結された画素電極がマトリックス状に配列されたアクティブマトリックス型の液晶表示装置(AM−LCD、以下、液晶表示装置と称する)が解像度及び動画像の表示能力が優れていて最も注目を浴びている。
【0004】
以下、図1を参照して、液晶表示装置の構成を説明する。図1は、液晶表示装置を拡大して概略的に示した斜視図である。図1に示したように、液晶パネル51は、液晶層(図示せず)を間に相互に離隔された第1基板5と第2基板10で構成されて、第2基板10と向かい合う第1基板は、ブラックマトリックス6と赤色R、緑色G、青色Bのカラーフィルターパターン7a、7b、7cと透明な共通電極9で構成される。
【0005】
第1基板5と向かい合う第2基板10には、多数の画素領域Pが定義されて、画素領域Pの一側に延長して形成されたゲート配線14と、ゲート配線14が通る画素領域Pでゲート配線14と交差するように延長して形成されたデータ配線26が形成されている。このような構成によって、画素領域Pは、ゲート配線14とデータ配線26が交差して定義される領域であって、両配線の交差地点には、薄膜トランジスタTが形成される。画素領域Pには、薄膜トランジスタTと接触する透明な画素電極32が形成されて、これは、インジウム−スズ−オキサイドITOのように、光の透過率が比較的優れている透明導電性金属で形成する。
【0006】
前述したように構成された液晶表示装置用アレイ基板は大体、5〜6マスク工程を行って製造され、これを簡単に紹介する。
後述する工程は、5マスク工程を例に挙げて説明している。
第1マスク工程:ゲート電極とゲート配線(及びゲートパッド)を形成する工程。
第2マスク工程:ゲート電極の上部のアクティブ層及びオーミックコンタクト層を形成する工程。
第3マスク工程:データ配線(及びデータパッド)、ソース電極及びドレイン電極を形成する工程。
第4マスク工程:基板全面に保護層を形成して、前記ドレイン電極を露出するコンタクトホールを形成する工程。
第5マスク工程:前記コンタクトホールを通じて接触する画素電極を形成する工程。
以上のような5マスク工程で液晶表示装置用アレイ基板を製造することができる。
【0007】
このように、多数の工程によってアレイ基板が製造されるため、工程が多いほど不良が発生する確率が高くなって、歩留まりが低下する問題があり、工程時間の増加と工程費用の上昇によって製品の競争力が弱化する問題がある。このような問題を解決するための方法として、4マスク工程が提案された。
【0008】
図2は、従来の4マスク工程で製造した液晶表示装置用アレイ基板の一部を拡大した平面図である。図2に示したように、アレイ基板は、基板60上に一方向に延長されたゲート配線62と、これとは交差して画素領域Pを定義するデータ配線98を含む。ゲート配線62の一端にゲートパッド64が形成されて、データ配線98の一端には、データパッド99が形成される。ゲートパッド64とデータパッド99の上部には、各々これと接触する透明なゲートパッド電極GPと、データパッド電極DPが形成される。ゲート配線62とデータ配線98の交差地点には、ゲート配線62と接触するゲート電極64と、ゲート電極64の上部に第1半導体層91と(図3A、3Bも参照)、第1半導体層91の上部に離隔され位置して、データ配線98に連結されたソース電極94とこれとは離隔されたドレイン電極96とを含む薄膜トランジスタTが形成される。
【0009】
画素領域Pには、ドレイン電極96と接触する透明な画素電極PXLが形成される。この時、ゲート配線62の一部上部に画素電極PXLと接触するアイランド状の金属層97を形成することによって、ゲート配線62の一部を第1電極とし、アイランド状の金属層97を第2電極として、両電極間に位置したゲート絶縁膜(図示せず)を誘電体とするストレージキャパシターCstが形成される。
【0010】
データ配線98の下部には、第1半導体層91から延長された第2半導体層92が形成されて、アイランド状の金属層97の下部には、第3半導体層93が形成される。この時、従来の技術による4マスク工程で製造されたアレイ基板は、ソース電極94及びドレイン電極96とデータ配線98の下部に、薄膜トランジスタTの第1半導体層91から延長された第2半導体層92が形成される。
【0011】
第1及び第2半導体層91、92の純粋非晶質シリコン層は、光に露出され光電流が発生して、このように発生した光漏洩電流(photo-leakage current)によって隣接した画素電極PXLとカップルリング(coupling)現象が発生し、液晶パネルの画面に波状ノイズ(wavy noise)が発生したり、薄膜トランジスタが誤作動したりする問題がある。
【0012】
また、このような問題を解決するために、第1及び第2半導体層91、92に完全に遮るようにブラックマトリックス(図示せず)を設計する場合、開口率が低下される短所がある。一方、画素電極PXLは、コンタクトホールを通じてドレイン電極96と接触するが、コンタクトホールを通じて露出された第1半導体層91に光が入射されることを防ぐために、ブラックマトリックスがコンタクトホールを遮るように設計する場合、開口率がさらに低下される短所がある。
【0013】
図3A及び図3Bは、各々図2のIIIa-IIIa’線、IIIb-IIIb’線に沿った断面図である。図3A及び図3Bに示したように、従来の4マスク工程で薄膜トランジスタアレイ基板60を製造すると、ソース電極94及びドレイン電極96とデータ配線98の下部に、第1半導体層91と第2半導体層92が形成される。第1及び第2半導体層91、92は、第1及び第2純粋非晶質シリコン層(a-Si:H)(91a、92a)と不純物を含む第1及び第2非晶質シリコン層(n+a-Si:H)(91b、92b)が積層されて形成され、特に、第1半導体層91を構成する純粋非晶質シリコン層は、アクティブ層91aとして、上部の不純物非晶質シリコン層は、オーミックコンタクト層91bとする。
【0014】
薄膜トランジスタTの第1半導体層91の第1純粋非晶質シリコン層91aとデータ配線98の下部に位置して、データ配線98の両側に突出された第2半導体層92の第2純粋非晶質シリコン層92aは、下部の光源(図示せず)に露出され光漏洩電流が発生する。この時、下部の光源による微細なフリッカーによって、第1及び第2純粋非晶質シリコン層91a、92aは、微細に反応して活性化と非活性化状態が繰り返され、これによる光電流の変化が発生する。このような電流成分は、隣接する画素電極PXLを流れる信号とカップルリング(coupling)され画素電極PXLに位置した液晶(図示せず)の動きを歪曲させる。これにより、液晶パネルの画面には、波状の細い線が示される波状ノイズが発生する。
【0015】
また、データ配線98下部の第2半導体層92の第2純粋非晶質シリコン層92aは、データ配線98の両側に各々約1.7μm程度突出された状態である。一般的に、データ配線98と画素電極PXLは、アライン誤差を勘案して、4.75μm程度の隔離距離を置いてパターニングするが、この時、突出部分を勘案してデータ配線98と画素電極PXLの隔離距離Dは、6.45μmになる。すなわち、データ配線98の一側に突出された部分の長さ程度、画素電極PXLが離れてパターニングされて、また、この部分の光漏れを遮るブラックマトリックスBMの幅も広くなって、開口領域が蚕食される問題がある。
【0016】
前述したように、波状ノイズが発生するデータ配線98の下部の第2半導体層92の形態は、従来の汎用的な4マスク工程によって必然的に発生する。理解のため、従来による4マスク工程を説明する。
【0017】
以下、工程図面を参照して、従来による4マスク工程でアレイ基板を製造する方法を説明する。図4A〜図4Gと図5A〜図5Gと図6A〜図6Gは、各々図2のIIIa-IIIa’線、V-V’線、VI-VI’線に沿った、従来の4マスク工程順を示した工程断面図である。但し図4A〜図4GはIIIa-IIIa’線のIIIa’側をCstの先まで延長した領域を示す。
【0018】
図4Aと図5Aと図6Aは、第1マスク工程を示した図である。図4Aと図5Aと図6Aに示したように、基板60上にスイッチング領域Sを含む画素領域Pと、基板60の端側に配置されるゲートパッド領域GPとデータパッド領域DPと、ストレージ領域Cとを定義する。この時、ストレージ領域Cは、ゲート配線領域GLの一部に定義される。多数の領域(S、P、GP、DP、C)が定義された基板60上に一方向に延長されて、一端にゲートパッド66(GP)を含むゲート配線62と、ゲート配線62に連結されてスイッチング領域Sに位置するゲート電極64を形成する。
【0019】
図4B〜図4Eと図5B〜図5Eと図6B〜図6Eは、第2マスク工程を示した図である。図4Bと図5Bと図6Bに示したように、ゲート電極64とゲートパッド66を含むゲート配線62が形成された基板60全面に、ゲート絶縁膜68と、純粋非晶質シリコン層(a-Si:H)70と不純物を含む非晶質シリコン層(n+またはp+a-Si:H)72と導電性金属層74を形成する。導電性金属層74が形成された基板60全面に、フォトレジストを塗布して感光層76を形成する。感光層76の離隔された上部に、透過部B1と遮断部B2と半透過部B3で構成されたマスクMを位置させる。この時、半透過部B3は、マスクMにスリット状または半透明膜を形成して、光の強度を低めたり、光の透過量を低めたりして感光層を不完全露光させる機能をする。すなわち、半透過部B3の透過率は、透過部B1の透過率よりは小さくて遮断部B2の透過率よりは大きい。また、遮断部B2は、光を完全に遮断する機能をして、透過部B1は、光を透過させ、光によって感光層76が完全な化学的変化、すなわち、完全露光させる機能をする。
【0020】
一方、スイッチング領域Sには、半透過部B3と、半透過部B3の両側に遮断部B2を位置させ、ストレージ領域Cには、遮断部B2を位置させて、ゲートパッド領域GPには、透過部B1を位置させ、データパッド領域DPには、遮断部B2を位置させる。以後、マスクMの上部に光を照射して、下部の感光層76を露光して現像する工程を行う。
【0021】
図4Cと図5Cと図6Cに示したように、スイッチング領域Sとデータパッド領域DPとストレージ領域Cの上部に、パターニングされた第1〜第3フォトレジストパターン78a、78b、78cを形成する。以後、第1〜第3フォトレジストパターン78a、78b、78cの周辺に露出された導電性金属層74とその下部の不純物非晶質シリコン層72と、純粋非晶質シリコン層70を除去する工程を行う。
【0022】
図4Dと図5Dと図6Dに示したように、前述した除去工程が完了されると、第1〜第3フォトレジストパターン78a、78b、78cの下部に第1金属パターン80と、第1金属パターン80から画素領域Pの一側に沿って延長された第2金属パターン82と、ストレージ領域Cに対応してアイランド状の第3金属パターン86が形成される。この時、第1〜第3金属パターン80、82、86の下部に、純粋非晶質シリコンパターン70aと不純物を含む非晶質シリコンパターン72aが存在して、便宜上、第1金属パターン80の下部に構成されたのは、第1半導体パターン90a、第2金属パターン82の下部に構成されたのは、第2半導体パターン90b、第3金属パターン86の下部に構成されたのは、第3半導体パターン90cと称する。
【0023】
第1感光パターン78aのうち、ゲート電極64の中心に対応して高さの低い部分を除去して、下部の金属パターン80を露出するためのアッシング工程を行った後、第4〜第6フォトレジストパターン79a、79b、79cを形成する。結果的に、ゲート電極64の中心に対応する第1金属パターン80の一部が露出されて、この時、第4〜第6フォトレジストパターン79a、79b、79cの周辺へと第1〜第3金属パターン80、84、86の一部が同時に露出される。
【0024】
図4Eと図5Eと図6Eに示したように、アッシング工程を行った後、第1金属パターン80の露出された部分とその下部の不純物を含む非晶質シリコンパターン72aを除去して第1半導体パターンを形成するが、ゲート電極64の上部に位置した第1半導体パターン91のうち、下部層(純粋非晶質シリコン層)は、アクティブ層91aとして機能し、アクティブ層91aの上部で一部が除去され離隔する上部層は、オーミックコンタクト層91bの機能をする。この時、アクティブ層91aの上部のオーミックコンタクト層91bを除去しながら、下部のアクティブ層91aをオーバーエッチングしてアクティブ層の表面(アクティブチャンネル)に不純物が残らないようにする。
【0025】
一方、オーミックコンタクト層91bの上部に位置して分割された第1金属パターン(図4Dの80)は、各々ソース電極94とドレイン電極96と称する。ここで、ソース電極94と接触する第2金属パターン(図6Dの82)は、データ配線98として、データ配線98の一端は、データパッド99とする。また、ストレージ領域Cに対応して形成されたアイランド状の第3金属パターン86は、その下部のゲート配線62と共にストレージ電極の機能を果たす。
【0026】
すなわち、ゲート配線62は、第1ストレージ電極の機能を果たし、上部の第3金属パターン86(97)は、第2ストレージ電極の機能を果たす。従って、第1ストレージ電極とその上部のゲート絶縁膜68と第3半導体パターン93とその上部の第2ストレージ電極97は、補助容量部であるストレージキャパシターCstを構成する。残留した第4〜第6フォトレジストパターン79a、79b、79cを除去する工程を行うことによって、第2マスク工程が完了される。
【0027】
図4Fと図5Fと図6Fは、第3マスク工程を示した図であって、ソース電極94及びドレイン電極96とデータパッド99を含むデータ配線98と、ストレージキャパシターCstが構成された基板60全面に、保護膜PASを形成する。保護膜PASをパターニングして、ドレイン電極96の一部を露出するドレインコンタクトホールCH1と、アイランド状の第2ストレージ電極97を露出するストレージコンタクトホールCH2と、ゲートパッド66の一部を露出するゲートパッドコンタクトホールCH3と、データパッド99の一部を露出するデータパッドコンタクトホールCH4を形成する。
【0028】
図4Gと図5Gと図6Gは、第4マスク工程を示した図であって、保護膜PASが形成された基板60全面に、透明な導電性金属グループのうちから選択された一つを蒸着してパターニングし、ドレイン電極96とアイランド状の第2ストレージ電極97と接触して画素領域Pに位置する画素電極PXLを形成すると同時に、ゲートパッド66と接触するゲートパッド電極GPTとデータパッド99と接触するデータパッド電極DPTを形成する。
【0029】
前述した工程によって、従来による4マスク工程で液晶表示装置用アレイ基板を製造することができる。
【発明の概要】
【発明が解決しようとする課題】
【0030】
しかし、従来の4マスク工程で製造された薄膜トランジスタアレイ基板の構造は、データ配線の両側に半導体層が拡張された形態であるため、画面に波状ノイズが発生する問題があって、拡張された半導体層によって開口率が低下される。また、ドレイン電極と画素電極の接触のためのコンタクトホールを遮るブラックマトリックスによって開口率がさらに低下される。さらに、薄膜トランジスタのアクティブ層がゲート電極の上部のみ形成されず、データ配線の下部まで延長され形成されるので、下部のバックライトに露出される構造であり、その結果、光漏洩電流によって薄膜トランジスタの特性が低下される。
【0031】
本発明は、前述したような問題を解決するために提案されており、波状ノイズが発生しないので、高画質を実現する液晶パネルすなわち液晶表示装置用アレイ基板を製造することを第1目的として、開口領域を拡大して、高輝度を具現化することを第2目的とする。
【課題を解決するための手段】
【0032】
前述した目的を達成するための本発明による液晶表示装置用アレイ基板の製造方法は、基板の上部にゲート電極と、前記ゲート電極に連結されるゲート配線を形成する段階と、前記ゲート電極及びゲート配線の上部に第1絶縁膜を形成する段階と、前記第1絶縁膜の上部にアクティブ層を形成する段階と、前記アクティブ層の上部にオーミックコンタクト物質層を形成する段階と、前記オーミックコンタクト物質層上部に窒化シリコン膜SiNxでなるバッファ層を形成する段階と、前記アクティブ層及びオーミックコンタクト物質層をパターニングして、前記ゲート電極の上部の前記ゲート電極の周辺によって定義される境界部内にアクティブパターンとオーミックコンタクトパターンで構成されるアイランドを形成する段階と、前記アイランドの上部に、透明導電物質層及び不透明導電物質層を形成する段階と、前記透明導電物質層及び不透明導電物質層をパターニングして、ソース電極及びドレイン電極を形成する段階と、前記オーミックコンタクトパターンをパターニングして、前記ソース電極及びドレイン電極の下部の前記アクティブ層パターンの両端に別々に隣接したオーミックコンタクト層を形成する段階と、前記基板の上部に第2絶縁膜を形成する段階と、前記第2絶縁膜と前記ドレイン電極の不透明導電物質層をパターニングして画素電極を形成する段階とを含むことを特徴とする。
【発明の効果】
【0033】
本発明による液晶表示装置用アレイ基板の構成は、配線の下部にアクティブ層(純粋非晶質シリコン層)が存在しない、すなわち、ゲート電極の上部にアイランド状のアクティブ層のみが存在する構造であるので、波状ノイズ現象が発生せず、下部のバックライトによる光漏洩電流が防げて、薄膜トランジスタの特性を改善して高画質の液晶パネルを製造する。
【0034】
また、データ配線の外部に、アクティブ層が延長された構造ではないので、開口率がさらに確保され輝度を改善して、画素電極がドレイン電極から延長して形成されるので、別途のコンタクトホールが不要であって、それによる別途のブラックマトリックスも不要であるので、開口率がさらに改善される。
【0035】
さらに、画素領域の画素電極の上部の保護層である第2絶縁膜が除去されるので、液晶表示装置の透過率が改善されて、データ配線と画素電極が一つのマスク工程によって形成されるので、データ配線と画素電極間の離隔距離が一定に維持される。従って、他の基板で、データ配線と画素電極間の寄生容量の変動を防いで製造された液晶表示装置の特性が均一になる。
【図面の簡単な説明】
【0036】
【図1】一般的な液晶パネルの構成を概略的に示した斜視図である。
【図2】従来による液晶表示装置用アレイ基板の一部を拡大した平面図である。
【図3A】図2のIIIa-IIIa’線に沿った断面図である。
【図3B】図2のIIIb-IIIb’線に沿った断面図である。
【図4A】図2のIIIa-IIIa’線に沿った、従来の液晶表示装置用アレイ基板の製造工程を示した断面図である。
【図4B】図4Aに続く製造工程を示す断面図である。
【図4C】図4Bに続く製造工程を示す断面図である。
【図4D】図4Cに続く製造工程を示す断面図である。
【図4E】図4Dに続く製造工程を示す断面図である。
【図4F】図4Eに続く製造工程を示す断面図である。
【図4G】図4Fに続く製造工程を示す断面図である。
【図5A】図2のV-V’線に沿った、従来の液晶表示装置用アレイ基板の製造工程を示した断面図である。
【図5B】図5Aに続く製造工程を示す断面図である。
【図5C】図5Bに続く製造工程を示す断面図である。
【図5D】図5Cに続く製造工程を示す断面図である。
【図5E】図5Dに続く製造工程を示す断面図である。
【図5F】図5Eに続く製造工程を示す断面図である。
【図5G】図5Fに続く製造工程を示す断面図である。
【図6A】図2のVI-VI’線に沿った、従来の液晶表示装置用アレイ基板の製造工程を示した断面図である。
【図6B】図6Aに続く製造工程を示す断面図である。
【図6C】図6Bに続く製造工程を示す断面図である。
【図6D】図6Cに続く製造工程を示す断面図である。
【図6E】図6Dに続く製造工程を示す断面図である。
【図6F】図6Eに続く製造工程を示す断面図である。
【図6G】図6Fに続く製造工程を示す断面図である。
【図7】本発明による液晶表示装置用アレイ基板の一部を拡大した平面図である。
【図8A】図7のIX-IX’線に沿った断面図である。
【図8B】図7のX-X’線に沿った断面図である。
【図8C】図7のXI-XI’線に沿った断面図である。
【図9A】図7のIX-IX’線に沿った、本発明による液晶表示装置用アレイ基板の製造工程を示した断面図である。
【図9B】図9Aに続く製造工程を示す断面図である。
【図9C】図9Bに続く製造工程を示す断面図である。
【図9D】図9Cに続く製造工程を示す断面図である。
【図9E】図9Dに続く製造工程を示す断面図である。
【図9F】図9Eに続く製造工程を示す断面図である。
【図9G】図9Fに続く製造工程を示す断面図である。
【図9H】図9Gに続く製造工程を示す断面図である。
【図9I】図9Hに続く製造工程を示す断面図である。
【図9J】図9Iに続く製造工程を示す断面図である。
【図9K】図9Jに続く製造工程を示す断面図である。
【図9L】図9Kに続く製造工程を示す断面図である。
【図10A】図7のX-X’線に沿った、本発明による液晶表示装置用アレイ基板の製造工程を示した断面図である。
【図10B】図10Aに続く製造工程を示す断面図である。
【図10C】図10Bに続く製造工程を示す断面図である。
【図10D】図10Cに続く製造工程を示す断面図である。
【図10E】図10Dに続く製造工程を示す断面図である。
【図10F】図10Eに続く製造工程を示す断面図である。
【図10G】図10Fに続く製造工程を示す断面図である。
【図10H】図10Gに続く製造工程を示す断面図である。
【図10I】図10Hに続く製造工程を示す断面図である。
【図10J】図10Iに続く製造工程を示す断面図である。
【図10K】図10Jに続く製造工程を示す断面図である。
【図10L】図10Kに続く製造工程を示す断面図である。
【図11A】図7のXI-XI’線に沿った、本発明による液晶表示装置用アレイ基板の製造工程を示した断面図である。
【図11B】図11Aに続く製造工程を示す断面図である。
【図11C】図11Bに続く製造工程を示す断面図である。
【図11D】図11Cに続く製造工程を示す断面図である。
【図11E】図11Dに続く製造工程を示す断面図である。
【図11F】図11Eに続く製造工程を示す断面図である。
【図11G】図11Fに続く製造工程を示す断面図である。
【図11H】図11Gに続く製造工程を示す断面図である。
【図11I】図11Hに続く製造工程を示す断面図である。
【図11J】図11Iに続く製造工程を示す断面図である。
【図11K】図11Jに続く製造工程を示す断面図である。
【図11L】図11Kに続く製造工程を示す断面図である。
【発明を実施するための形態】
【0037】
以下、添付した図面を参照して、本発明による望ましい実施の形態を説明する。
本発明は、アクティブ層(非晶質シリコン層)のゲート電極の内側の上部にアイランド状で構成され、データ配線とソース電極及びドレイン電極の外部に非晶質シリコン層が露出されない構造のアレイ基板を新しい4マスク工程で製造することを特徴とする。
【0038】
図7は、本発明による液晶表示装置用アレイ基板の一部を拡大した平面図である。図7に示したように、絶縁基板100上に一方向に延長されて、一端にゲートパッド106を含むゲート配線104と、ゲート配線104と交差して画素領域Pを定義し、一端にデータパッド148を含むデータ配線146が形成される。この時、ゲートパッド106は、上部には、透明なゲートパッド電極142が形成される。ゲート配線104とデータ配線146の交差地点に、ゲート電極102とアクティブ層122及びオーミックコンタクト層(図示せず)と、オーミックコンタクト層と接触するバッファ層126と、バッファ層126と接触するソース電極136とドレイン電極138とを含む薄膜トランジスタTを形成する(図8Aも参照)。
【0039】
画素領域Pには、ドレイン電極138に連結された透明な画素電極140を構成する。一方、画素領域Pを定義する部分のゲート配線104の上部には、これを第1ストレージ電極として、ゲート配線104の上部に延長された画素電極140の一部を第2ストレージ電極とするストレージキャパシターCstを構成する。
【0040】
前述した構成は、新しい4マスク工程で製造されており、特に、アクティブ層(非晶質シリコン層)が電極102の内側の上部にアイランド状に形成されるのみで、データ配線146の下部に存在しないことを特徴とする。これによって、薄膜トランジスタのアクティブ層が下部のバックライトに露出されず、バックライトによる光漏洩電流が防げる。また、データ配線の下部には、さらに広い幅の非晶質シリコン層が存在しないので、波状ノイズのような不良が発生せず、これを防ぐためのブラックマトリックスを拡大する必要がない。その結果、開口率が改善される。さらに、画素電極がドレイン電極から延長して形成されるので、別途のコンタクトホールを介した接触が不要であって、コンタクトホールを通した入射光を防ぐための追加的なブラックマトリックスを形成する必要がない。その結果、開口率は、さらに改善される。
【0041】
以下、図8Aと図8Bと図8Cを参照して、本発明による液晶表示装置用アレイ基板の薄膜トランジスタアレイ基板の断面構成を説明する。図8Aと図8Bと図8Cは、各々図7のIX-IX’線、X-X’線、XI-XI’線に沿った断面図である。各々は、スイッチング領域及び画素領域の断面図であって、ゲート配線及びゲートパッドを切断した断面図とデータ配線及びデータパッドを切断した断面図である。図8Aと図8Bと図8Cに示したように、基板100を、映像を表示する多数の画素領域Pと、多数の画素領域Pの周辺のゲートパッド領域GPとデータパッド領域DPで定義すると同時に、ゲート配線が形成されるゲート配線領域GLの一部にストレージ領域Cを定義して、画素領域Pごと、これに近接してスイッチング領域Sを定義する。
【0042】
スイッチング領域Sには、ゲート電極102と、ゲート電極102の上部に第1絶縁膜108と、アクティブ層122と、離隔されたオーミックコンタクト層124と、オーミックコンタクト層124と各々接触するバッファ層126と、バッファ層126と接触するソース電極136及びドレイン電極138とで構成された薄膜トランジスタTが形成される。薄膜トランジスタTの上部には、第2絶縁膜150が形成されている。この時、ソース電極136及びドレイン電極138は、第1及び第2ソース金属層136a、136b及び第1及び第2ドレイン金属層138a、138bが積層された状態で構成されて、第1ソース金属層136a及び第1ドレイン金属層138aは、透明導電性物質で構成されて、第2ソース金属層136b及び第2ドレイン金属層138bは、金属物質で構成される。第1ソース金属層136a及び第1ドレイン金属層138aと下部のオーミックコンタクト層124の接触面で、高いコンタクト(接触)抵抗であったり、オーミックコンタクトではない整流(rectifying)コンタクトであったりする可能性が高いために、低いコンタクト抵抗であったり、オーミックコンタクトであったりするためのバッファ層126をさらに構成する。
【0043】
しかし、このようなバッファ層126は、主に金属物質で構成されるが、オーミックコンタクト層124と第1ソース金属層136a及び第1ドレイン金属層138aとの接触に問題がない場合、バッファ層126を省略したり、他の物質で形成したりすることができる。例えば、不純物がドーピングされたオーミックコンタクト層124の形成後、プラズマ処理によってオーミックコンタクト層124の表面に大変薄い窒化シリコン膜SiNxを形成して、その上部に第1ソース金属層136a及び第1ドレイン金属層138aを形成する場合、絶縁物質で構成されたバッファ層によって接触抵抗の問題が解決される。
【0044】
また、ソース電極136に連結されたデータ配線146を画素領域Pの一側に形成して、データ配線146も透明導電性物質の第1データ金属層146aと金属物質の第2データ金属層146bの積層構造で形成するが、データ配線146の一端であるデータパッド148は、透明な導電性物質の単一層で構成することを特徴とする。第2絶縁膜150は、データパッド148を露出するように形成される。さらに、ゲートパッド106の上部には、透明導電性物質で構成されたゲートパッド電極142を構成して、第2絶縁膜150は、ゲートパッド106を露出するように形成される。
【0045】
前述した構成で最も特徴的な構成は、アクティブ層(122、純粋非晶質シリコン層)とオーミックコンタクト層(124、不純物非晶質シリコン層)がゲート電極102の上部にアイランド状に構成されるのみで、純粋非晶質シリコン(a-Si:H)と不純物非晶質シリコン(n+a-Si:H)がデータ配線146の下部に存在しないことであり、このような構成によって従来の4マスク構造の代表的な問題として作用した波状ノイズ及び開口率の問題が解決され、下部のバックライトによる光漏洩電流が防げられて薄膜トランジスタの特性が改善される長所がある。
【0046】
前述した特徴的な構成は、本発明で提案した4マスク工程により作製される。以下、図面を参照して、本発明による新しい4マスク工程で液晶表示装置用アレイ基板を製造する方法を詳しく説明する。
【0047】
図9A〜図9L、図10A〜図10L、図11A〜図11Lは、各々図7のIX-IX’線、X-X’線、XI-XI’線に沿った、本発明の工程順を示した工程断面図である。この時、図7のIX-IX’線は、薄膜トランジスタ及び画素領域の切断線、X-X’線は、ゲートパッド及びゲート配線の切断線、XI-XI’線は、データパッド及びデータ配線の切断線である。
【0048】
図9Aと図10Aと図11Aは、第1マスク工程を示した工程断面図である。図9Aと図10Aと図11Aに示したように、基板100上に、スイッチング領域Sと画素領域Pとゲートパッド領域GPとデータパッド領域DPとストレージ領域Cとを定義する。この時、ストレージ領域Cをゲート配線領域GLの一部に定義する。多数の領域S、P、GP、DP、Cを定義した基板100上に、アルミニウムAl、アルミニウム合金AlNd、クロムCr、モリブデンMo、タングステンW、チタンTi、銅Cu、タンタルTaを含む導電性金属グループのうちから選択された一つまたはそれ以上を塗布して第1導電性金属層(図示せず)を形成して、第1導電性金属層を第1マスク(図示せず)を利用する工程によってパターニングし、スイッチング領域Sにゲート電極102を形成して、ゲートパッド領域GPに対応する一端にゲートパッド106を含むゲート配線104を形成する。
【0049】
以下、図9B〜図9E、図10B〜図10E、図11B〜図11Eは、第2マスク工程を工程順に示した工程断面図である。図9Bと図10Bと図11Bに示したように、ゲート電極102とゲートパッド106及びゲート配線104が形成された基板100全面に、第1絶縁膜108と、非晶質シリコン層(a-Si:H)110と不純物非晶質シリコン層(n+a-Si:H)112と第2金属層114を積層して、第2金属層114の上部にフォトレジストを塗布して感光層116を形成する。この時、第1絶縁膜108は、窒化シリコンSiNxと酸化シリコンSiO2を含む無機絶縁物質グループのうちから選択された一つまたはそれ以上の物質を蒸着して形成し、第2金属層114は、アルミニウムAl、アルミニウム合金AlNd、クロムCr、モリブデンMo、タングステンW、チタンTi、銅Cu、タンタルTaなどを含む導電性金属グループのうちから選択された一つで形成されて、望ましくは、乾式エッチングができるモリブデンMoである。
【0050】
一方、感光層116を形成した後、感光層116が形成された基板100の離隔された上部に、透過部B1と遮断部B2と半透過部B3で構成された第2マスクM2を位置させる。スイッチング領域Sに対応して遮断部B2を位置させ、ゲートパッド106に対応して透過部B1を位置させて、データパッド領域DPには、半透過部B3を位置させる。この時、スイッチング領域Sの遮断部B2の面積は、ゲート電極102の面積を越えない範囲内に限定する。以後、第2マスクM2の上部に光を照射して下部の感光層116を露光する工程と、現像工程を行う。
【0051】
図9Cと図10Cと図11Cに示したように、スイッチング領域Sに元々の厚さt1でパターニングされて、ゲートパッド106に対応して完全に除去され下部の第2金属層114を露出して、残りの領域は、薄い厚さt2でパターニングされた第1感光パターン118が残る(t1>t2)。
【0052】
ゲートパッド106に対応して上部の露出された第2金属層114とその下部の不純物非晶質シリコン層112と純粋非晶質シリコン層110と第1絶縁膜108を除去して、感光パターン118のうち、スイッチング領域Sを除いた領域に対応して、高さが低い状態で現像された部分をアッシングして完全に除去する工程を行う。すなわち、第1感光パターン118のうち、第1厚さt1を有する部分が第2厚さt2に当たる厚さ程度除去され、ほぼ第1及び第2厚さの差(t1−t2)に当たる厚さを有する第2感光パターン120が形成される。図9Dと図10Dと図11Dに示したように、第1絶縁膜108にゲートパッド106を露出するゲートパッドコンタクトホールCH1が形成された状態になって、スイッチング領域Sには、高さが低くパターニングされた第2感光パターン120が残り、データパッド領域DPには、第1絶縁膜108と不純物非晶質シリコン層112と純粋非晶質シリコン層110と第2金属層114が積層された状態になる。以後、残された感光パターン120の周辺に露出された第2金属層114とその下部の不純物非晶質シリコン層112と純粋非晶質シリコン層110を除去する工程を行う。
【0053】
図9Eと図10Eと図11Eに示したように、スイッチング領域Sに対応してゲート電極102と第1絶縁膜108とアクティブ層(パターニングされた純粋非晶質シリコン層)122とオーミックコンタクトパターン(パターニングされた不純物非晶質シリコン層)124aとバッファパターン126aが積層された形態になって、それ以外の領域は、ゲートパッドコンタクトホールCH1を通じてゲートパッドを106露出する第1絶縁膜108が残された状態になる。
【0054】
図9F〜図9H、図10F〜図10H、図11F〜図11Hは、第3マスク工程を工程順に示した工程断面図である。図9Fと図10Fと図11Fに示したように、基板100全面に、透明金属層128と不透明金属層130を積層して、不透明金属層130の上部に、フォトレジストを塗布して第2感光層132を形成する工程を行う。透明金属層128は、インジウム−スズ−オキサイドITOとインジウム−ジンク−オキサイドIZOを含む透明な導電性金属グループのうちから選択された一つで形成して、不透明金属層130は、アルミニウムAl、アルミニウム合金AlNd、クロムCr、モリブデンMo、タングステンW、チタンTi、銅Cu、タンタルTaなどを含む導電性金属グループのうちから選択された一つで形成する。
【0055】
第2感光層132の離隔された上部に、透過部B1と遮断部B2で構成された第3マスクM3を位置させる。スイッチング領域Sは、透過部B1を中心に両側に遮断部B2を位置させ、ゲートパッド106とデータパッド領域DPに、遮断部B2を位置させて、それ以外の領域は、透過部B1を位置させる。以後、第3マスクM3の上部に光を照射して下部の第2感光層132を露光した後、現像する工程を行う。
【0056】
図9Gと図10Gと図11Gに示したように、スイッチング領域Sに離隔された第3感光パターン134aと、画素領域Pに第4感光パターン134bと、ゲートパッド106に対応した第5感光パターン134cと、データパッド領域DPに対応して第6感光パターン134dが形成される。以後、第3〜第6感光パターン134a、134b、134c、134d間に露出された不透明な金属層130と下部の透明金属層128を除去して、残された第3〜第6感光パターン134a、134b、134c、134dを除去する工程を行う。
【0057】
図9Hと図10Hと図11Hに示したように、スイッチング領域Sに対応して離隔されたソース電極136とドレイン電極138が形成されて、画素領域Pには、画素パターン139が形成され、ゲートパッド領域GPには、ゲートパッド106と接触するゲートパッド電極パターン141が形成されて、データパッド領域DPには、一端にデータパッドパターン147を含むデータ配線146が形成される。この時、ソース電極136とドレイン電極138と画素パターン139とゲートパッド電極パターン141とデータ配線146及びデータパッドパターン147は、透明金属層128と不透明金属層130(136a,136b、138a,138b、139a,139b、141a,141b、146a,146b、147a,147b、)が積層された状態でパターニングされる。
【0058】
ソース電極136及びドレイン電極138の離隔された間に露出された下部のバッファパターン126aとその下部のオーミックコンタクトパターン124aを除去する工程を行って、離隔されたバッファ層126とオーミックコンタクト層124を形成する。ここで、ソース電極136及びドレイン電極138、画素パターン139、ゲートパッド電極パターン141、データ配線146、データパッドパターン147は、エッチングされずにバッファパターン126aとオーミックコンタクトパターン124aのみエッチングされる条件で工程を行う。
【0059】
図9I〜図9Lと図10I〜図10Lと図11I〜図11Lは、第4マスク工程を工程順に示した工程断面図である。図9Iと図10Iと図11Iに示したように、前述した工程によって、ソース電極136及びドレイン電極138の下部に、離隔されたバッファ層126とオーミックコンタクト層124が形成されて、両電極136、138の離隔領域間に下部のアクティブ層122が露出された形態になる。この時、バッファ層126は、透明金属層128(136a,138a)とオーミックコンタクト層124間が低い抵抗になったり、オーミックコンタクトになったりする役割をして、金属物質で構成される。しかし、他の例では、プラズマ処理などによって形成された薄い窒化シリコン膜SiNxをバッファ層126として使用したり、バッファ層を省略したりして、透明金属層128とオーミックコンタクト層間がオーミックコンタクトになったり、低い接触抵抗になったりさせるようにすることもできる。
【0060】
ソース電極136及びドレイン電極138と画素パターン139とゲートパッド電極パターン142とデータ配線146及びデータパッドパターン147が形成された基板100全面に、窒化シリコンSiNxと酸化シリコンSiO2を含む無機絶縁物質グループのうちから選択された一つまたは一つ以上を蒸着して第2絶縁膜150を形成する。第2絶縁膜150の上部に、フォトレジストを塗布して第3感光層152を形成し、第3感光層152の離隔された上部に、透過部B1と遮断部B2で構成された第4マスクM4を位置させる。この時、スイッチング領域Sに対応して遮断部B2を位置させて、ゲートパッド106及びデータパッドパターン147と画素領域Pの画素パターン139に対応して透過部B1を位置させる。以後、第4マスクM4の上部に光を照射して下部の第3感光層152を露光した後、現像工程を行う。
【0061】
図9Jと図10Jと図11Jに示したように、画素領域Pとゲートパッド106及びデータパッド148に対応した部分が除去され下部の第2絶縁膜150を露出する第7感光パターン154が残される。露出された第2絶縁膜150を除去して、画素パターン139とゲートパッド電極パターン141とデータパッドパターン147を構成する上部の不透明金属層130(139b,141b,147b)を除去する工程を行う。この時、第2絶縁膜150は、乾式エッチングを利用して除去し、不透明金属層130は、湿式エッチングを利用して除去することができる。
【0062】
図9Kと図10Kと図11Kに示したように、画素領域Pには、透明金属層128(139a)のみで構成された画素電極140が形成されて、ゲートパッド領域GP及びデータパッド領域DPには、各々透明金属層128(141a,147a)のみで構成されたゲートパッド電極142とデータパッド148が形成される。以後、残された第7感光パターン154を除去する工程を行う。
【0063】
図9Lと図10Lと図11Lに示したように、最終的に、スイッチング領域Sは、ゲート電極102と、第1絶縁膜108と、アクティブ層122と、離隔されたオーミックコンタクト層124と、離隔されたバッファ層126と、バッファ層126と各々接触して透明金属層128と不透明金属層130で構成されたソース電極136及びドレイン電極138とを含む薄膜トランジスタTを形成して、画素領域Pには、透明な画素電極140を形成し、ゲートパッド領域GPに対応する一端にゲートパッド106を含むゲート配線104を形成して、ゲートパッド106と接触するゲートパッド電極142を形成し、データパッド領域DPに対応する一端に透明なデータパッド148を含むデータ配線146を形成することができる。
【0064】
この時、画素電極140をゲート配線104の上部から延長された形態で構成して、ゲート配線104を第1電極とし、画素電極140を第2電極として、第1及び第2電極間に介された第1絶縁膜108を誘電体にするストレージキャパシターCstを形成することができる。前述した工程により、本発明による新しい4マスク工程で、配線の下部にアクティブ層が存在しない形状の液晶表示装置用アレイ基板を製造することができる。
【0065】
以下、本発明による工程を簡単に説明する。
第1マスク工程:ゲート電極102とゲート配線104及びゲートパッド142を形成する。
第2マスク工程:ゲート電極102と、ゲート電極の上部に、第1絶縁膜108とアクティブ層122とオーミックコンタクトパターン124とバッファパターン126を形成して、第1絶縁膜の下部に前記ゲートパッド106を露出する。
第3マスク工程:透明金属層128と不透明な金属層130で積層されたソース電極136とドレイン電極138と画素パターン139と、前記ゲートパッド106と接触するゲートパッド電極パターン141と、前記データ配線146及びデータパッドパターン147を形成して、露出されたバッファパターン126aとオーミックコンタクトパターン124aを除去してバッファ層126とオーミックコンタクト層124を形成する。
第4マスク工程:第2絶縁膜150を形成した後、前記画素パターン139とゲートパッド電極パターン141とデータパッドパターン147の不透明金属層130を除去して、下部の透明金属層128のみで構成された画素電極140、ゲートパッド電極142、データパッド148を形成する。
以上の工程によって本発明による液晶表示装置用アレイ基板を製造することができる。
【符号の説明】
【0066】
100 基板、102 ゲート電極、104 ゲート配線、106 ゲートパッド、122 アクティブ層、126 バッファ層、136 ソース電極、138 ドレイン電極、140 画素電極、142 ゲートパッド電極、146 データ配線、148 データパッド。
【特許請求の範囲】
【請求項1】
基板の上部にゲート電極と、前記ゲート電極に連結されるゲート配線を形成する段階と、
前記ゲート電極及びゲート配線の上部に第1絶縁膜を形成する段階と、
前記第1絶縁膜の上部にアクティブ層を形成する段階と、
前記アクティブ層の上部にオーミックコンタクト物質層を形成する段階と、
前記オーミックコンタクト物質層上部に窒化シリコン膜SiNxでなるバッファ層を形成する段階と、
前記アクティブ層及びオーミックコンタクト物質層をパターニングして、前記ゲート電極の上部の前記ゲート電極の周辺によって定義される境界部内にアクティブパターンとオーミックコンタクトパターンで構成されるアイランドを形成する段階と、
前記アイランドの上部に、透明導電物質層及び不透明導電物質層を形成する段階と、
前記透明導電物質層及び不透明導電物質層をパターニングして、ソース電極及びドレイン電極を形成する段階と、
前記オーミックコンタクトパターンをパターニングして、前記ソース電極及びドレイン電極の下部の前記アクティブ層パターンの両端に別々に隣接したオーミックコンタクト層を形成する段階と、
前記基板の上部に第2絶縁膜を形成する段階と、
前記第2絶縁膜と前記ドレイン電極の不透明導電物質層をパターニングして画素電極を形成する段階とを含むことを特徴とする液晶表示装置用アレイ基板の製造方法。
【請求項2】
前記バッファ層を形成する段階は、前記オーミックコンタクト物質層をプラズマ処理する段階を含むことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。
【請求項3】
前記アクティブ層と前記オーミックコンタクト物質層をパターニングする段階は、前記バッファ層を前記ゲート電極の上部の前記ゲート電極の周辺によって定義される境界部内の前記アイランドの一部にパターニングする段階を含むことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。
【請求項4】
前記アイランドの上部に、前記透明導電物質層及び不透明導電物質層を形成する段階は、前記アクティブパターンと接触する少なくとも一つの透明導電層を提供する段階をさらに含むことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。
【請求項5】
前記アイランドの上部に、前記透明導電物質層及び不透明導電物質層を形成する段階は、前記オーミックコンタクト層と接触する少なくとも一つの透明導電層を提供する段階をさらに含むことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。
【請求項6】
前記基板の上部に、前記ゲート電極と前記ゲート配線を形成する段階は、前記ゲート配線の一端にゲートパッドを提供する段階を含み、前記アイランドの上部に、前記透明導電物質層及び不透明導電物質層を形成する段階は、前記ゲートパッドの上部に、前記透明導電物質層及び不透明導電物質層を提供する段階を含むことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。
【請求項7】
前記透明導電物質層及び不透明導電物質層をパターニングする段階は、前記ドレイン電極から延長される画素パターンと、前記ソース電極から延長されるデータ配線を形成する段階を含むことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。
【請求項1】
基板の上部にゲート電極と、前記ゲート電極に連結されるゲート配線を形成する段階と、
前記ゲート電極及びゲート配線の上部に第1絶縁膜を形成する段階と、
前記第1絶縁膜の上部にアクティブ層を形成する段階と、
前記アクティブ層の上部にオーミックコンタクト物質層を形成する段階と、
前記オーミックコンタクト物質層上部に窒化シリコン膜SiNxでなるバッファ層を形成する段階と、
前記アクティブ層及びオーミックコンタクト物質層をパターニングして、前記ゲート電極の上部の前記ゲート電極の周辺によって定義される境界部内にアクティブパターンとオーミックコンタクトパターンで構成されるアイランドを形成する段階と、
前記アイランドの上部に、透明導電物質層及び不透明導電物質層を形成する段階と、
前記透明導電物質層及び不透明導電物質層をパターニングして、ソース電極及びドレイン電極を形成する段階と、
前記オーミックコンタクトパターンをパターニングして、前記ソース電極及びドレイン電極の下部の前記アクティブ層パターンの両端に別々に隣接したオーミックコンタクト層を形成する段階と、
前記基板の上部に第2絶縁膜を形成する段階と、
前記第2絶縁膜と前記ドレイン電極の不透明導電物質層をパターニングして画素電極を形成する段階とを含むことを特徴とする液晶表示装置用アレイ基板の製造方法。
【請求項2】
前記バッファ層を形成する段階は、前記オーミックコンタクト物質層をプラズマ処理する段階を含むことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。
【請求項3】
前記アクティブ層と前記オーミックコンタクト物質層をパターニングする段階は、前記バッファ層を前記ゲート電極の上部の前記ゲート電極の周辺によって定義される境界部内の前記アイランドの一部にパターニングする段階を含むことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。
【請求項4】
前記アイランドの上部に、前記透明導電物質層及び不透明導電物質層を形成する段階は、前記アクティブパターンと接触する少なくとも一つの透明導電層を提供する段階をさらに含むことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。
【請求項5】
前記アイランドの上部に、前記透明導電物質層及び不透明導電物質層を形成する段階は、前記オーミックコンタクト層と接触する少なくとも一つの透明導電層を提供する段階をさらに含むことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。
【請求項6】
前記基板の上部に、前記ゲート電極と前記ゲート配線を形成する段階は、前記ゲート配線の一端にゲートパッドを提供する段階を含み、前記アイランドの上部に、前記透明導電物質層及び不透明導電物質層を形成する段階は、前記ゲートパッドの上部に、前記透明導電物質層及び不透明導電物質層を提供する段階を含むことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。
【請求項7】
前記透明導電物質層及び不透明導電物質層をパターニングする段階は、前記ドレイン電極から延長される画素パターンと、前記ソース電極から延長されるデータ配線を形成する段階を含むことを特徴とする請求項1に記載の液晶表示装置用アレイ基板の製造方法。
【図1】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図5G】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図6G】
【図7】
【図8A】
【図8B】
【図8C】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図9F】
【図9G】
【図9H】
【図9I】
【図9J】
【図9K】
【図9L】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【図10G】
【図10H】
【図10I】
【図10J】
【図10K】
【図10L】
【図11A】
【図11B】
【図11C】
【図11D】
【図11E】
【図11F】
【図11G】
【図11H】
【図11I】
【図11J】
【図11K】
【図11L】
【図2】
【図3A】
【図3B】
【図4A】
【図4B】
【図4C】
【図4D】
【図4E】
【図4F】
【図4G】
【図5A】
【図5B】
【図5C】
【図5D】
【図5E】
【図5F】
【図5G】
【図6A】
【図6B】
【図6C】
【図6D】
【図6E】
【図6F】
【図6G】
【図7】
【図8A】
【図8B】
【図8C】
【図9A】
【図9B】
【図9C】
【図9D】
【図9E】
【図9F】
【図9G】
【図9H】
【図9I】
【図9J】
【図9K】
【図9L】
【図10A】
【図10B】
【図10C】
【図10D】
【図10E】
【図10F】
【図10G】
【図10H】
【図10I】
【図10J】
【図10K】
【図10L】
【図11A】
【図11B】
【図11C】
【図11D】
【図11E】
【図11F】
【図11G】
【図11H】
【図11I】
【図11J】
【図11K】
【図11L】
【公開番号】特開2011−227526(P2011−227526A)
【公開日】平成23年11月10日(2011.11.10)
【国際特許分類】
【出願番号】特願2011−164438(P2011−164438)
【出願日】平成23年7月27日(2011.7.27)
【分割の表示】特願2007−168247(P2007−168247)の分割
【原出願日】平成19年6月26日(2007.6.26)
【出願人】(501426046)エルジー ディスプレイ カンパニー リミテッド (732)
【Fターム(参考)】
【公開日】平成23年11月10日(2011.11.10)
【国際特許分類】
【出願日】平成23年7月27日(2011.7.27)
【分割の表示】特願2007−168247(P2007−168247)の分割
【原出願日】平成19年6月26日(2007.6.26)
【出願人】(501426046)エルジー ディスプレイ カンパニー リミテッド (732)
【Fターム(参考)】
[ Back to top ]