液晶表示装置
【課題】昇圧トランスを利用したインバータ回路において、昇圧トランスの一次側に印加する電圧のコントロールに不具合が生じた場合であっても、回路を完全に停止させることなく不具合の解消が可能な液晶表示装置を提供する。
【解決手段】制御ＩＣは、フルブリッジ回路２６ｂを構成する各ＭＯＳ−ＦＥＴのスイッチング制御を行う周波数間でフェーズシフト制御を行うことによりインバータ回路２６の出力する交流電圧の上下動を解消するような所定の周波数信号を発振し、該周波数信号の周波数でフルブリッジ回路２６ｂを構成する各ＭＯＳ−ＦＥＴをスイッチング制御しており、マイコン２２は、この制御ＩＣに対して発振を指示する発振制御信号を入力しており、インバータ回路２６の出力低下を検出すると、出力低下が所定時間以上連続しているか否かを判断し、所定時間以上連続している場合は制御ＩＣをリセットする。
【解決手段】制御ＩＣは、フルブリッジ回路２６ｂを構成する各ＭＯＳ−ＦＥＴのスイッチング制御を行う周波数間でフェーズシフト制御を行うことによりインバータ回路２６の出力する交流電圧の上下動を解消するような所定の周波数信号を発振し、該周波数信号の周波数でフルブリッジ回路２６ｂを構成する各ＭＯＳ−ＦＥＴをスイッチング制御しており、マイコン２２は、この制御ＩＣに対して発振を指示する発振制御信号を入力しており、インバータ回路２６の出力低下を検出すると、出力低下が所定時間以上連続しているか否かを判断し、所定時間以上連続している場合は制御ＩＣをリセットする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、フルブリッジ回路にて昇圧トランスのオンオフ制御を行う他励式インバータ回路を備えた液晶表示装置に関する。
【背景技術】
【０００２】
フルブリッジ回路やハーフブリッジ回路といったブリッジ回路を利用した発振回路においては、ブリッジ回路を構成するスイッチング素子のオン／オフタイミングやオン／オフの前後に発生する電流・電圧の変動に起因する誤動作が発生しやすく、この誤動作に対処する技術が知られている。
【０００３】
例えば、引用文献１には、ハーフブリッジ回路において、ローサイド側のスイッチング素子をオフに切り換えた直後もしくはハイサイド側のスイッチング素子をオンに切り換えた直後に生じるハイサイド側の基準電位に上昇に起因する制御回路の誤動作を防止するために、ハイサイド側のスイッチング素子のオン期間とローサイド側のスイッチング素子のオン期間との間に両スイッチング素子が共にオフする期間を設けることについて記載されている。
【０００４】
その他、インバータ駆動回路において、複数の駆動回路と電源との間の配線上に抵抗を備えることにより、配線上のサージ電圧を低減して、駆動回路や保護回路の誤動作を防止する技術（例えば特許文献２参照）、インバータ回路のブリッジ回路における異常をラッチ回路で検出してインバータ回路の出力を停止させる技術（例えば特許文献３参照）、なども知られている。
【特許文献１】特開２００６−１２１８４０号公報
【特許文献２】特開２００４−５６９７７号公報
【特許文献３】特開２０００−３２７７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述の特許文献１〜３の技術は、昇圧トランスを利用したインバータ回路に関するものではなく、インバータ回路の出力電圧を安定させるために、昇圧トランスの二次電圧のフィードバックを利用して一次側に印加する電圧をコントロールすることは想定されていない。また、特許文献１〜３の技術では、誤動作が生じた場合には回路の動作自体を停止させてしまっている。
【０００６】
本発明は、上記課題に鑑みてなされたもので、昇圧トランスを利用したインバータ回路において、昇圧トランスの一次側に印加する電圧のコントロールに不具合が生じた場合であっても、回路を完全に停止させることなく不具合の解消が可能な液晶表示装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、入力された直流電圧を交流に変換するとともにトランスで昇圧して出力する他励式インバータ回路と、該他励式インバータ回路に直流電圧を供給する電源回路と、前記他励式インバータ回路の出力する交流電圧で点灯されるバックライトと、該バックライトにより背面から光を照射される液晶パネルと、入力された画像データから駆動信号を生成して前記液晶パネルを駆動する駆動回路と、を備え、入力された画像データに基づく映像を前記液晶パネルの画面に表示する液晶表示装置において、前記フルブリッジ回路を構成する各スイッチング素子のスイッチング制御を行う周波数間でフェーズシフト制御を行うことにより前記交流電圧の上下動を解消するような所定の周波数信号を発振し、該周波数信号の周波数で前記フルブリッジ回路を構成する各スイッチング素子をスイッチング制御する制御ＩＣと、発振を指示する発振制御信号を前記制御ＩＣに入力する発振指示手段と、前記他励式インバータ回路の出力する前記交流電圧の出力低下を検出する二次電圧検出手段と、前記二次電圧検出手段が前記交流電圧の出力が所定レベルよりも低下したことを所定時間以上連続して検出すると前記制御ＩＣをリセットするリセット手段と、を備える構成としてある。すなわち制御ＩＣのフェーズシフト制御に起因する不具合が原因でインバータ回路の出力が低下した場合に、前記他励式インバータ回路自体を停止することなく、制御ＩＣのみをリセットすることで不具合の解消が図れる。この制御ＩＣのリセットは利用者が視認できない程度の短時間で完了するため、利用者の利便性を損なうことも無い。
【０００８】
また、本発明の他の態様として、前記二次電圧検出手段が前記所定時間よりも長い第二の所定時間以上連続して前記交流電圧が所定電圧より低下したことを検出すると、前記他励式インバータ回路に対する前記直流電圧の入力を停止させる電源遮断手段を備える構成も可能である。すなわち制御ＩＣのリセットで不具合が解消しない場合に、インバータ回路の動作を停止させることができるため、制御ＩＣの不具合以外の原因による不具合であっても対処可能となる。
【０００９】
また、本発明の他の態様として、前記他励式インバータ回路は、前記交流電圧を所定電圧と比較した結果を出力する帰還回路を備えており、前記二次電圧検出手段は、前記帰還回路の出力する結果に基づいて二次電圧の検出を行う構成も可能である。すなわち、制御ＩＣの仕様に適した範囲の電圧を帰還電圧として利用可能となるため、汎用の制御ＩＣや既存の制御ＩＣをそのまま利用可能であり、コストダウンが図れる。
【００１０】
また、本発明の他の態様として、前記液晶表示装置は、入力された直流電圧を交流に変換するとともにトランスで昇圧して出力する他励式インバータ回路と、該他励式インバータ回路に直流電圧を供給する電源回路と、前記他励式インバータ回路の出力する交流電圧で点灯されるバックライトと、該バックライトにより背面から光を照射される液晶パネルと、所望周波数のテレビ放送信号を受信して中間周波信号としての映像信号に変換して出力するチューナと、前記チューナが入力した前記映像信号から前記液晶パネルの１画面分の画像データを生成して出力する映像処理部と、前記映像処理部が入力した画像データから駆動信号を生成して前記液晶パネルを駆動する駆動回路と、前記他励式インバータ回路の発振と前記電源回路の直流電圧の出力とを制御するマイコンと、を備え、入力されたテレビ放送信号に基づく映像を前記液晶パネルの画面に表示する液晶テレビジョンであり、前記他励式インバータ回路は、入力された直流電圧から脈流を除去した平滑電圧を出力する平滑回路と、各ハーフブリッジ結合の一端に前記平滑電圧が入力されると共に他端が接地された第一のハーフブリッジ結合と第二のハーフブリッジ結合とを結合したフルブリッジ結合で構成され、昇圧トランスの一次巻線に交流を印加するフルブリッジ回路と、前記昇圧トランスの二次巻線の電圧に対応した電圧を帰還電圧として出力する帰還回路と、前記フルブリッジ回路を構成する各ＭＯＳ−ＦＥＴのスイッチング制御を行う周波数間でフェーズシフト制御を行うことにより前記帰還電圧の上下動を解消するような所定の周波数信号を発振し、該周波数信号の周波数で前記フルブリッジ回路を構成する各ＭＯＳ−ＦＥＴをスイッチング制御する制御ＩＣと、を備えており、前記マイコンは、前記制御ＩＣに発振を指示する発振制御信号を出力するメインマイコンと、該メインマイコンとＵＡＲＴで接続され且つ前記帰還回路から帰還電圧を入力されるサブマイコンと、を含んで構成され、前記帰還回路は、前記昇圧トランスの二次電圧を所定割合に分圧するコンデンサと、該コンデンサによって分圧された電圧とリファレンス電圧とを比較するコンパレータと、該コンパレータの出力電圧を所定割合に分割する分割抵抗と、該分割抵抗の分割点の電圧をベースに入力されるとともにエミッタを接地され且つコレクタを前記制御ＩＣと前記サブマイコンに接続されたＮＰＮ型のトランジスタと、により構成され、前記二次巻線の電圧が所定レベル以上であれば、前記コンパレータにはリファレンス電圧よりも高い電圧が入力されるためローレベルを出力して前記トランジスタがオフすることにより前記帰還電圧がハイレベルとなる一方、前記二次巻線の電圧が所定電圧を下回った場合は、前記コンパレータにはリファレンス電圧よりも低い電圧が入力されるためハイレベルを出力して前記トランジスタがオンすることになるため帰還電圧Ｖｓｅｎがローレベルとなり、前記メインマイコンは、ＵＡＲＴを介してサブマイコンの検出した帰還電圧の低下を認識すると、前記帰還電圧の低下から２００ミリ秒以内に前記発振制御信号の出力を約１０ミリ秒間停止して制御ＩＣのリセットを行い、その後、前記帰還電圧が所定電圧以上に回復したか否かを判断し、前記帰還電圧が所定電圧以上に回復していない場合は、帰還電圧の低下を検出してから２００ミリ秒経過後に電源回路の電源電圧出力を停止させる構成も可能である。
【発明の効果】
【００１１】
以上説明したように本発明によれば、昇圧トランスの一次側に印加する電圧のコントロールに不具合が生じた場合に回路を完全に停止させることなく不具合の解消が可能な液晶表示装置を提供することができる。
そして請求項２にかかる発明によれば、制御ＩＣの不具合以外が原因となる不具合であっても対処可能となる。
また請求項３にかかる発明によれば、コストダウンが図れる。
そして請求項４のような、より具体的な構成において、前述した請求項１〜請求項３の各発明と同様の作用を奏することはいうまでもない。
【発明を実施するための最良の形態】
【００１２】
以下、下記の順序に従って本発明の実施形態を説明する。
（１）液晶テレビの構成：
（２）インバータ回路の構成：
（３）保護回路の構成：
（４）プロテクション処理：
（５）まとめ：
【００１３】
（１）液晶テレビの構成：
以下、本発明の実施形態について、図１〜図８を参照して説明する。まず図１を参照して液晶テレビの構成について説明する。図１は本発明にかかる他励式インバータ回路を備えた液晶テレビジョン１００の構成を示すブロック図である。なお、同図では、本発明に直接関係しない部位については記載を省略してある。また、本実施形態では、液晶テレビジョンを例にとって説明を行うが、無論、本発明の他励式インバータ回路が搭載される電気電子器であればいかなるものであっても適用可能である。
【００１４】
図１において、液晶テレビジョン１００は、チューナ１０と、映像処理部１２と、音声処理部１８と、駆動回路１４と、マイコン２２と、リモコン３０からのリモコン信号を受信して対応する電圧信号をマイコン２２に出力するリモコン受信部２３と、バックライト２８と、インバータ回路２６と、電源回路２４と、を備える構成である。
【００１５】
前記構成において、チューナ１０は選局された周波数のテレビ放送信号を受信する。より具体的には、チューナ１０は、マイコン２２の制御により、アンテナ１０ａを介して所望周波数のテレビジョン放送信号を受信し、所定の信号増幅処理等を行いつつテレビジョン放送信号から中間周波信号としての映像信号および音声信号を抽出し、映像信号を映像処理部１２へ出力するとともに音声信号を音声処理部１８に出力する。
【００１６】
前記構成において、映像処理部１２は、テレビ放送信号から抽出した映像信号に各種映像処理を施す。より具体的には、映像処理部１２は、入力された映像信号をその信号レベルに応じてデジタル化するとともに、映像信号から抽出した輝度信号と色差信号とに基づいてマトリクス変換処理を行い、画像データとしてのＲＧＢ（レッド、グリーン、ブルー）信号を生成する。そして、このＲＧＢ信号に対して液晶パネル１６の画素数（横縦比、ｍ：ｎ）に合わせたスケーリング処理を行って液晶パネル１６に表示する１画面分の画像データを生成し、生成された画像データを駆動回路１４に出力する。
【００１７】
前記構成において、駆動回路１４は、映像信号に基づく駆動信号を生成して液晶パネル１６を駆動する。より具体的には、入力された画像データに従って駆動信号を生成し、液晶パネル１６の各表示セルを駆動することで画面に映像を表示する。
【００１８】
前記構成において、音声処理部１８はテレビ放送信号から抽出した音声信号に各種音声処理を施してスピーカ２０に出力する。
【００１９】
前記構成において、電源回路２４は、商用電源などの交流電源から各種電圧を生成して液晶テレビジョン１００の各部に電源電圧を供給する。図１では、電源回路２４の電源供給先として、インバータ回路２６のみを図示してあるが、無論、その他の回路にも電源電圧を供給している。
【００２０】
前記構成において、インバータ回路２６は、バックライト２８を点灯させる。より具体的には、インバータ回路２６は、電源回路２４から直流電圧を供給され、この直流電圧から高周波かつ高圧の交流電圧を生成してバックライト２８に供給する。バックライト２８は複数の蛍光管を有し、供給された交流電圧で点灯して液晶パネル１６を背面から照射する光源の役割を果たす。
【００２１】
前記構成において、マイコン２２は、液晶テレビジョン１００を構成する各部と電気的に接続しており、液晶テレビジョン１００全体を制御する。特に本実施形態では、マイコン２２は、液晶テレビジョン１００全体を制御するメインマイコン２２１と、インバータ回路２６の二次電圧の検出を行うサブマイコン２２２とが別体されており、メインマイコン２２１とサブマイコン２２２とがＵＡＲＴ（Universal Asynchronous Rceiver Transmitter）によって互いに通信可能に接続されている。各マイコンはＣＰＵとＲＡＭとＲＯＭとタイマとから構成されており、ＣＰＵがＲＯＭに書き込まれたプログラムを読み込み、ＲＡＭをワークエリアとしてタイマのクロックを利用しつつ実行する。
【００２２】
本実施形態においては、マイコン２２は、特に、保護プログラムＰを実行する。保護プログラムＰは、複数のモジュール（発振指示手段Ｍ１、二次電圧検出手段Ｍ２、リセット手段Ｍ３）によって構成されており、発振指示手段Ｍ１とリセット手段Ｍ３はメインマイコン２２１で実行され、二次電圧検出手段Ｍ２はサブマイコン２２２で実行される。メインマイコン２２１はサブマイコン２２２の二次電圧検出手段Ｍ２で検出された結果を認識できるようになっている。これらのモジュールＭ１〜Ｍ３が実行されることにより本発明の各部が具体的に実現される。以下、各モジュールについて説明する。
【００２３】
発振指示手段Ｍ１は、インバータ回路にインバータ電圧の出力を指示する。より具体的には、インバータ回路２６において昇圧トランスに印加する電圧の発振を制御する制御ＩＣに対し、発振を指示する制御信号を出力する。
【００２４】
二次電圧検出手段Ｍ２は、インバータ回路２６の誤動作を、二次電圧（インバータ電圧）に基づいて検出する。より具体的には、後述の帰還回路２６ｆの出力する電圧信号に基づいて二次電圧が正常な値であるか異常な値であるかを判断する。本実施形態においては、特に二次電圧が所定電圧よりも低下したか否かを判断し、二次電圧が所定電圧よりも低下していない場合は正常動作している旨をリセット手段Ｍ３に通知し、二次電圧が所定電圧よりも低下した場合は誤動作が起こったとしてその旨をリセット手段Ｍ３に通知する。
【００２５】
リセット手段Ｍ３は、誤動作状態が所定時間以上継続するとインバータ回路２６の制御ＩＣをリセットする。より具体的には、二次電圧検出手段Ｍ２の通知が、所定時間以上、継続（連続）して誤動作している旨の通知である場合に、制御ＩＣのリセットを行う。この制御ＩＣのリセットは、発振指示手段Ｍ１を制御することにより行われる。より具体的には、発振指示手段Ｍ１に、発振を瞬間的に停止させる（発振を指示する制御信号の出力を所定の短時間停止させる）のである。
【００２６】
（２）インバータ回路の構成：
以下、図２〜図４を参照してインバータ回路２６について説明する。本発明のインバータ回路２６は他励式インバータ回路であり、フルブリッジ回路をスイッチ回路として使用している。図２はインバータ回路２６の構成を示すブロック図、図３はフルブリッジ回路の動作を説明する図、図４はフェーズシフト制御を説明する図である。
【００２７】
図２において、インバータ回路２６は、平滑回路２６ａと、フルブリッジ回路２６ｂと、調光制御回路２６ｃと、ドライブ回路２６ｄと、昇圧トランス２６ｅと、帰還回路２６ｆと、から構成されており、電源回路２４から直流電圧Ｖｉｎを電源電圧として入力され、バックライト２８の冷陰極管を点灯するためのインバータ電圧（二次電圧、交流電圧）を生成する。
【００２８】
前記構成において、インバータ回路２６に入力された直流電圧Ｖｉｎは、平滑回路２６ａを介してフルブリッジ回路２６ｂに入力され、フルブリッジ回路２６ｂを構成するＭＯＳ−ＦＥＴの切り替えにより所望周波数の交流に変換されて、昇圧トランス２６ｅに印加される。この昇圧トランス２６ｅの二次電圧が冷陰極管２８ａ（放電管）に供給される。
【００２９】
前記構成において、フルブリッジ回路２６ｂの切り替えは、調光制御回路２６ｃとドライブ回路２６ｄから構成される制御ＩＣによって制御される。図２においては、フルブリッジ回路２６ｂと昇圧トランス２６ｅと帰還回路２６ｆはそれぞれ１つずつ示されているが、冷陰極管２８ａの増減に伴って増減するものである。
【００３０】
次に、インバータ回路２６を構成する各回路の具体的な回路構成について説明する。
まず、平滑回路２６ａは、例えば、グランドと直流電圧Ｖｉｎの伝送ラインの間に接続されたコンデンサで構成され、入力された直流電圧Ｖｉｎから脈流を除去し、平滑電圧Ｅｉｎを後段のフルブリッジ回路２６ｂに供給する。
【００３１】
フルブリッジ回路２６ｂは、４つのＭＯＳ−ＦＥＴＱ１１，Ｑ１２，Ｑ２１，Ｑ２２をフルブリッジ結合した他励式のコンバータである。このフルブリッジ結合は、ＭＯＳ−ＦＥＴＱ１１，Ｑ１２の組によるハーフブリッジ結合と、ＭＯＳ−ＦＥＴＱ２１，Ｑ２２によるハーフブリッジ結合との組み合わせで構成される。本実施形態では、ＭＯＳ−ＦＥＴを用いているが、無論、その他のトランジスタ素子を用いても良い。
【００３２】
ここで、フルブリッジ回路２６ｂにおける接続について説明する。まず、ＭＯＳ−ＦＥＴＱ１１のドレインが平滑電圧Ｅｉｎのラインに接続され、ＭＯＳ−ＦＥＴＱ１１のソースとＭＯＳ−ＦＥＴＱ１２のドレインが接続され、ＭＯＳ−ＦＥＴＱ１２のソースが接地される。同様に、ＭＯＳ−ＦＥＴＱ２１のドレインが平滑電圧Ｅｉｎのラインに接続され、ＭＯＳ−ＦＥＴＱ２１のソースとＭＯＳ−ＦＥＴＱ２２のドレインが接続され、ＭＯＳ−ＦＥＴＱ２２のソースが接地される。そして、ＭＯＳ−ＦＥＴＱ１１、Ｑ１２のソース−ドレインの接続点（スイッチング出力点）は、昇圧トランス２６ｅの一次巻線の一端に対して接続され、昇圧トランス２６ｅの一次巻線の他端がＭＯＳ−ＦＥＴＱ２１，Ｑ２２のソース−ドレインの接続点（スイッチング出力点）に対して接続される。
【００３３】
このフルブリッジ回路２６ｂの発振制御（オン／オフ制御）を行う調光制御回路２６ｃには、マイコン２２から、発振を行うか否かを指示する発振制御信号が入力されている。また、調光制御回路２６ｃには、所定単位時間において発振を行う時間の割合（デューティ）を指示する輝度制御信号（例えば２００Ｈｚ等）も入力されている。調光制御回路２６ｃは、発振制御信号が入力されると、輝度制御信号に対応するデューティオンの期間に合わせて所要のスイッチング周波数の周波数信号（例えば４６ｋＨｚ等）を発振させてドライブ回路２６ｄに出力する。
【００３４】
ドライブ回路２６ｄは、発振された周波数信号に合わせてＭＯＳ−ＦＥＴＱ１１，Ｑ１２，Ｑ２１，Ｑ２２のゲートにスイッチング駆動信号を出力する。この時、ドライブ回路２６ｄは、ＭＯＳ−ＦＥＴＱ１１，Ｑ２２が略同一のタイミングでオン／オフすると共に、ＭＯＳ−ＦＥＴＱ１２，Ｑ２１が略同一のタイミングでオン／オフするように制御する。つまり、ＭＯＳ−ＦＥＴＱ１１，Ｑ１２が交互にオン／オフ動作を行い、ＭＯＳ−ＦＥＴＱ２１，Ｑ２２が交互にオン／オフ動作を行うことになる。但し、ＭＯＳ−ＦＥＴＱ１１，Ｑ２２のオン／オフタイミング及び、ＭＯＳ−ＦＥＴＱ１２，Ｑ２１のオン／オフタイミングは、後述のフェーズシフト制御によってスイッチング周波数の半周期分までの範囲内でずれることがある。
【００３５】
ドライブ回路２６ｄのスイッチング駆動信号により、フルブリッジ回路２６ｂでは以下のように電流が流れる。まず、ＭＯＳ−ＦＥＴＱ１１，Ｑ２２がオンしたときはＭＯＳ−ＦＥＴＱ１２，Ｑ２１はオフしているため、図４の経路Ａ（ＭＯＳ−ＦＥＴＱ１１→昇圧トランスの一次巻線→ＭＯＳ−ＦＥＴＱ２２→アース）の順に電流が流れる。一方、ＭＯＳ−ＦＥＴＱ１２、Ｑ２１がオンしたときは、ＭＯＳ−ＦＥＴＱ１１，Ｑ２２はオフしているため、図４の経路Ｂ（ＭＯＳ−ＦＥＴＱ２１→昇圧トランスの一次巻線→ＭＯＳ−ＦＥＴＱ１２→アース）の順に電流が流れる。このようにして、フルブリッジ回路２６ｂは、昇圧トランスの一次巻線に交流を（互いに反転した位相の電圧を交互に）印加するフルブリッジ方式のスイッチング動作を行う。
【００３６】
また、帰還回路２６ｆは、二次電圧Ｅ２（管電圧）の変動に対応したレベルの帰還電圧Ｖｓｅｎを調光制御回路２６ｃにフィードバック（帰還）する。この帰還電圧Ｖｓｅｎは調光制御回路２６ｃに帰還されると共に、マイコン２２にも入力される。帰還回路２６ｆの具体的な構成、および帰還電圧Ｖｓｅｎを入力されたマイコン２２の処理については後述する。
【００３７】
調光制御回路２６ｃは、帰還電圧Ｖｓｅｎに基づいて図４に示すフェーズシフト制御を行い、フルブリッジ回路２６ｂのオンデューティを可変することで二次側に伝送される電圧のデューティを変化させ、帰還電圧Ｖｓｅｎの上下動を解消する定電圧制御を行う。
より具体的には、ＭＯＳ−ＦＥＴＱ１１とＭＯＳ−ＦＥＴＱ１２のスイッチング周波数との間、ＭＯＳ−ＦＥＴＱ２１とＭＯＳ−ＦＥＴＱ２２のスイッチング周波数との間、でそれぞれ位相差を発生させる制御を行う。例えば、調光制御回路２６ｃは、帰還電圧Ｖｓｅｎが低下するとフルブリッジ回路２６ｂのオンデューティを増加させる。つまり、ドライブ回路２６ｄは、ＭＯＳ−ＦＥＴＱ１１とＭＯＳ−ＦＥＴＱ２１が同時にオンする時間及び、ＭＯＳ−ＦＥＴＱ２１とＭＯＳ−ＦＥＴＱ１２が同時にオンする時間、をそれぞれ長くする制御動作を行うのである。
【００３８】
（３）帰還回路の構成：
次に、図５を参照して、帰還回路の構成について説明する。同図において、帰還回路２６ｆは、概略、昇圧トランス２６ｅの二次電圧をコンデンサ分圧するコンデンサＣ１，Ｃ２と、コンデンサＣ１，Ｃ２によって分圧された電圧と所定のリファレンス電圧とを比較するコンパレータＯＰと、コンパレータＯＰの出力電圧を所定割合に分割する抵抗Ｒ３，Ｒ４と、抵抗Ｒ３，Ｒ４の分割点の電圧をベースに入力されたＮＰＮ型のトランジスタＱ３と、から構成されている。このトランジスタＱ３のエミッタは接地されており、コレクタは制御ＩＣやマイコン２２に接続されている。すなわちトランジスタＱ３のコレクタ端子における電圧が帰還電圧Ｖｓｅｎとなる。
【００３９】
前記構成において、インバータ回路２６の出力が所定レベル以上であれば、コンパレータＯＰにはリファレンス電圧よりも高い電圧が入力されるため、比較の結果としてコンパレータＯＰはローレベルを出力する。すると、トランジスタＱ３はオフして、帰還電圧Ｖｓｅｎがハイレベルとなる。一方、インバータ回路２６の出力が所定電圧を下回った場合は、コンパレータＯＰにはリファレンス電圧よりも低い電圧が入力されるため比較の結果としてハイレベルを出力する。すると、トランジスタＱ３がオンすることになり、帰還電圧Ｖｓｅｎはグランド電位に等しくなるためローレベルとなる。
【００４０】
以下、より具体的な回路構成の説明を行う。コンデンサＣ１は一端が昇圧トランス２６ｅの二次コイルの一端に接続されており、他端がコンデンサＣ２の一端に接続されている。コンデンサＣ２の他端は接地されている。すなわち、昇圧トランス２６ｅの二次電圧はコンデンサＣ１，Ｃ２によって、コンデンサ分圧されている。コンデンサＣ１，Ｃ２は、分圧点の電圧Ｖ１０が二次電圧の所定割合となるように容量が選択される。
【００４１】
コンデンサＣ１，Ｃ２の接続点には、ダイオードＤ１のアノードが接続されており、ダイオードＤ１のカソードはコンパレータＯＰの反転入力端子に接続されている。コンパレータの非反転入力端子には、所定の高電圧ラインの電圧が分割抵抗（抵抗Ｒ１と抵抗Ｒ２）で分圧されて入力されている。すなわち、コンパレータＯＰはコンデンサＣ１，Ｃ２の分圧点の電圧Ｖ１０と、抵抗Ｒ１，Ｒ２の分割点の電圧Ｖ１１と、を比較しており、Ｖ１０＜Ｖ１１であればハイレベルを出力し、Ｖ１０＞Ｖ１１であればローレベルを出力する。インバータ回路２６が正常に動作していれば、コンパレータＯＰからはスイッチング周波数に対応する周期でハイレベルとローレベルとが交互に出力されることになる。
【００４２】
コンパレータＯＰの出力端子には、抵抗Ｒ３（例えば１００ｋΩ）の一端が接続されており、抵抗Ｒ３（例えば１０ｋΩ）の他端は抵抗Ｒ４の一端に接続されている。この抵抗Ｒ４の他端は接地されている。すなわちコンパレータＯＰの出力を抵抗Ｒ３，Ｒ４によって分圧している。これら抵抗Ｒ３，Ｒ４の抵抗値は、分割点の電圧が、コンパレータＯＰがハイレベル出力時にトランジスタＱ３をオンさせ、コンパレータＯＰがローレベル出力の時にトランジスタＱ３をオフさせるように選択される。
【００４３】
抵抗Ｒ３，Ｒ４の分割点には、ダイオードＤ２のアノードが接続されており、このダイオードＤ２のカソードはトランジスタＱ３のベースに接続されている。このトランジスタＱ３はエミッタが接地され、コレクタは制御ＩＣやマイコン２２に接続されている。すなわち、トランジスタＱ３のコレクタ−エミッタが導通すると制御ＩＣやマイコン２２にはグランド電圧が入力され、トランジスタＱ３のコレクタ−エミッタが不通になると制御ＩＣやマイコン２２それぞれにおいて内部供給されている所定の電圧が入力されることになる。
【００４４】
（４）プロテクト処理：
以上説明した構成により、マイコン２２が実行するプロテクト処理について図６〜図８を参照して説明する。図６はプロテクト処理のフローチャート、図７は制御ＩＣのリセットにより誤動作が回復した場合のタイミングチャート、図８は制御ＩＣのリセットにより誤動作が回復しなかった場合のタイミングチャートである。なお、図６の処理は、液晶テレビジョン１００の電源が投入されている間は、繰り返し実行されている。
【００４５】
処理が開始されると、ステップＳ１０で誤動作が発生していないかを判断する。誤動作が発生している場合はステップＳ２０に進み（条件成立）、誤動作が発生していない場合は処理を終了する（条件不成立）。より具体的には、帰還電圧Ｖｓｅｎを取得してハイレベル／ローレベルを判定する。この判定において、Ｖｓｅｎがローレベルであれば誤動作が発生しているので条件成立であり、Ｖｓｅｎがハイレベルであれば誤動作していないので条件不成立となる。
【００４６】
ステップＳ２０では、誤作動が発生してから所定時間ｔミリ秒（０＜ｔ＜（ｔ１−ｔ０）、０＜ｔ０＜ｔ１）が経過したか否かを判断する。ｔミリ秒が経過していればステップＳ３０に進み（条件成立）、ｔミリ秒が経過していなければｔミリ秒が経過するまでステップＳ２０を繰り返す（条件不成立）。
【００４７】
ここで、ｔ１（第二の所定時間）は、後述のＰ−ｏｆｆ処理が実行されるまでの時間であり、例えば、２００ミリ秒等が採用される。このＰ−ｏｆｆ処理が実行されるまでの時間は、瞬間的な誤動作でないとマイコン２２が判断するのに十分な時間が設定される。また、ｔ０は後述のリセット時間であり、例えば、１０ミリ秒等が採用される。このリセット時間としては、制御ＩＣをリセットするのに十分な時間以上であるとともに、バックライトの発光が停止したとしても、人がその発光停止を視認できない程度の時間である。
【００４８】
ステップＳ３０では、制御ＩＣのリセットを行う。より具体的には、マイコン２２の出力している発振制御信号をｔ０ミリ秒間させることにより、制御ＩＣのリセットを行う。すなわち発振制御信号の入力が停止されると制御ＩＣの内部に記憶されていた各種条件がリセットされ、初期状態に復帰する。つまり、制御ＩＣで行っているフェーズシフト制御におけるシフト量もリセットされるため、フェーズシフト制御に起因した誤動作が解消されるのである。
【００４９】
ステップＳ４０では、誤動作が解消されたか否かを判断する。誤動作が解消している場合は処理を終了し（条件成立）、誤動作が解消していない場合はステップＳ５０に進む（条件不成立）。より具体的には、ステップＳ１０と同様に、帰還電圧Ｖｓｅｎを取得してハイレベル／ローレベルを判定する。この判定において、Ｖｓｅｎがハイレベルであれば誤動作が解消しているので条件成立であり、Ｖｓｅｎがローレベルであれば誤動作が解消していないので条件不成立となる。
【００５０】
ステップＳ５０では、誤動作が発生してからｔ１ミリ秒の間、誤動作が継続しているか否かを判断する。誤動作が継続していればステップＳ６０に進み（条件成立）、誤動作が継続していなければ処理を終了する（条件不成立）。すなわち、ステップｓ１０が実行されてからこのｔ１ミリ秒が経過するまでに、マイコン２２は、複数回（例えば５０ミリ秒毎に４回）にわたって帰還電圧Ｖｓｅｎを取得し、取得した帰還電圧Ｖｓｅｎが全てローレベルであればステップＳ６０に進む。一方、一回でも帰還電圧Ｖｓｅｎがハイレベルに復帰していれば処理を終了する。 ステップＳ６０では、液晶テレビジョン１００自体の電源を切断して処理を終了する。より具体的には、電源回路２４の行っている電源供給を停止させる。無論、インバータ回路２６への直流電圧Ｖｉｎの入力も停止される。これは、制御ＩＣのリセットでは回復できない誤動作が発生していると見做し、液晶テレビジョン１００全体を停止させ、液晶テレビジョン１００全体を初期化するのである。以上、ステップＳ４０〜６０の処理を実行するマイコン２２が電源遮断手段を構成する。
【００５１】
（５）まとめ：
以上をまとめると、制御ＩＣは、フルブリッジ回路２６ｂを構成する各ＭＯＳ−ＦＥＴのスイッチング制御を行う周波数間でフェーズシフト制御を行うことによりインバータ回路２６の出力する交流電圧の上下動を解消するような所定の周波数信号を発振し、該周波数信号の周波数でフルブリッジ回路２６ｂを構成する各ＭＯＳ−ＦＥＴをスイッチング制御しており、この制御ＩＣに対してマイコン２２が発振を指示する発振制御信号を入力しており、マイコン２２は、インバータ回路２６の出力する交流電圧の出力低下を検出するとこの出力低下が所定時間以上連続しているか否かを判断し、所定時間以上連続していると判断すると発振制御信号の出力を１０ミリ秒の間停止して、制御ＩＣをリセットする。これにより、昇圧トランスを利用したインバータ回路において、昇圧トランスの一次側に印加する電圧のコントロールに不具合が生じた場合であっても、回路を完全に停止させることなく不具合の解消が可能な液晶表示装置を提供可能となる。
【００５２】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【図面の簡単な説明】
【００５３】
【図１】液晶テレビジョンのブロック構成図である。
【図２】他励式インバータ回路のブロック構成図である。
【図３】フルブリッジ回路の動作を説明する図である。
【図４】フェーズシフト制御のタイミングチャートである。
【図５】帰還回路の一例を示す回路図である。
【図６】プロテクト処理のフローチャートである。
【図７】プロテクト処理の制御ＩＣリセットにより誤動作から復帰した場合のタイミングチャートである。
【図８】プロテクト処理の制御ＩＣリセットにより誤動作から復帰しなかった場合のタイミングチャートである。
【符号の説明】
【００５４】
１０…チューナ、１０ａ…アンテナ、１２…映像処理部、１４…駆動回路、１６…液晶パネル、１８…音声処理部、２０…スピーカ、２２…マイコン、２３…リモコン受信部、２４…電源回路、２６…インバータ回路、２６ａ…平滑回路、２６ｂ…フルブリッジ回路、２６ｃ…調光制御回路、２６ｄ…ドライブ回路、２６ｅ…昇圧トランス、２６ｆ…帰還回路、２８…バックライト、２８ａ…冷陰極管、３０…リモコン、１００…液晶テレビジョン、２２１…メインマイコン、２２２…サブマイコン、Ｃ１…コンデンサ、Ｃ２…コンデンサ、Ｄ１…ダイオード、Ｄ２…ダイオード、Ｍ１…発振指示手段、Ｍ２…二次電圧検出手段、Ｍ３…リセット手段、ＯＰ…コンパレータ、Ｐ…保護プログラム、Ｑ３…トランジスタ、Ｒ１〜Ｒ４…抵抗
【技術分野】
【０００１】
本発明は、液晶表示装置に関し、特に、フルブリッジ回路にて昇圧トランスのオンオフ制御を行う他励式インバータ回路を備えた液晶表示装置に関する。
【背景技術】
【０００２】
フルブリッジ回路やハーフブリッジ回路といったブリッジ回路を利用した発振回路においては、ブリッジ回路を構成するスイッチング素子のオン／オフタイミングやオン／オフの前後に発生する電流・電圧の変動に起因する誤動作が発生しやすく、この誤動作に対処する技術が知られている。
【０００３】
例えば、引用文献１には、ハーフブリッジ回路において、ローサイド側のスイッチング素子をオフに切り換えた直後もしくはハイサイド側のスイッチング素子をオンに切り換えた直後に生じるハイサイド側の基準電位に上昇に起因する制御回路の誤動作を防止するために、ハイサイド側のスイッチング素子のオン期間とローサイド側のスイッチング素子のオン期間との間に両スイッチング素子が共にオフする期間を設けることについて記載されている。
【０００４】
その他、インバータ駆動回路において、複数の駆動回路と電源との間の配線上に抵抗を備えることにより、配線上のサージ電圧を低減して、駆動回路や保護回路の誤動作を防止する技術（例えば特許文献２参照）、インバータ回路のブリッジ回路における異常をラッチ回路で検出してインバータ回路の出力を停止させる技術（例えば特許文献３参照）、なども知られている。
【特許文献１】特開２００６−１２１８４０号公報
【特許文献２】特開２００４−５６９７７号公報
【特許文献３】特開２０００−３２７７１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
前述の特許文献１〜３の技術は、昇圧トランスを利用したインバータ回路に関するものではなく、インバータ回路の出力電圧を安定させるために、昇圧トランスの二次電圧のフィードバックを利用して一次側に印加する電圧をコントロールすることは想定されていない。また、特許文献１〜３の技術では、誤動作が生じた場合には回路の動作自体を停止させてしまっている。
【０００６】
本発明は、上記課題に鑑みてなされたもので、昇圧トランスを利用したインバータ回路において、昇圧トランスの一次側に印加する電圧のコントロールに不具合が生じた場合であっても、回路を完全に停止させることなく不具合の解消が可能な液晶表示装置の提供を目的とする。
【課題を解決するための手段】
【０００７】
上記課題を解決するために、本発明では、入力された直流電圧を交流に変換するとともにトランスで昇圧して出力する他励式インバータ回路と、該他励式インバータ回路に直流電圧を供給する電源回路と、前記他励式インバータ回路の出力する交流電圧で点灯されるバックライトと、該バックライトにより背面から光を照射される液晶パネルと、入力された画像データから駆動信号を生成して前記液晶パネルを駆動する駆動回路と、を備え、入力された画像データに基づく映像を前記液晶パネルの画面に表示する液晶表示装置において、前記フルブリッジ回路を構成する各スイッチング素子のスイッチング制御を行う周波数間でフェーズシフト制御を行うことにより前記交流電圧の上下動を解消するような所定の周波数信号を発振し、該周波数信号の周波数で前記フルブリッジ回路を構成する各スイッチング素子をスイッチング制御する制御ＩＣと、発振を指示する発振制御信号を前記制御ＩＣに入力する発振指示手段と、前記他励式インバータ回路の出力する前記交流電圧の出力低下を検出する二次電圧検出手段と、前記二次電圧検出手段が前記交流電圧の出力が所定レベルよりも低下したことを所定時間以上連続して検出すると前記制御ＩＣをリセットするリセット手段と、を備える構成としてある。すなわち制御ＩＣのフェーズシフト制御に起因する不具合が原因でインバータ回路の出力が低下した場合に、前記他励式インバータ回路自体を停止することなく、制御ＩＣのみをリセットすることで不具合の解消が図れる。この制御ＩＣのリセットは利用者が視認できない程度の短時間で完了するため、利用者の利便性を損なうことも無い。
【０００８】
また、本発明の他の態様として、前記二次電圧検出手段が前記所定時間よりも長い第二の所定時間以上連続して前記交流電圧が所定電圧より低下したことを検出すると、前記他励式インバータ回路に対する前記直流電圧の入力を停止させる電源遮断手段を備える構成も可能である。すなわち制御ＩＣのリセットで不具合が解消しない場合に、インバータ回路の動作を停止させることができるため、制御ＩＣの不具合以外の原因による不具合であっても対処可能となる。
【０００９】
また、本発明の他の態様として、前記他励式インバータ回路は、前記交流電圧を所定電圧と比較した結果を出力する帰還回路を備えており、前記二次電圧検出手段は、前記帰還回路の出力する結果に基づいて二次電圧の検出を行う構成も可能である。すなわち、制御ＩＣの仕様に適した範囲の電圧を帰還電圧として利用可能となるため、汎用の制御ＩＣや既存の制御ＩＣをそのまま利用可能であり、コストダウンが図れる。
【００１０】
また、本発明の他の態様として、前記液晶表示装置は、入力された直流電圧を交流に変換するとともにトランスで昇圧して出力する他励式インバータ回路と、該他励式インバータ回路に直流電圧を供給する電源回路と、前記他励式インバータ回路の出力する交流電圧で点灯されるバックライトと、該バックライトにより背面から光を照射される液晶パネルと、所望周波数のテレビ放送信号を受信して中間周波信号としての映像信号に変換して出力するチューナと、前記チューナが入力した前記映像信号から前記液晶パネルの１画面分の画像データを生成して出力する映像処理部と、前記映像処理部が入力した画像データから駆動信号を生成して前記液晶パネルを駆動する駆動回路と、前記他励式インバータ回路の発振と前記電源回路の直流電圧の出力とを制御するマイコンと、を備え、入力されたテレビ放送信号に基づく映像を前記液晶パネルの画面に表示する液晶テレビジョンであり、前記他励式インバータ回路は、入力された直流電圧から脈流を除去した平滑電圧を出力する平滑回路と、各ハーフブリッジ結合の一端に前記平滑電圧が入力されると共に他端が接地された第一のハーフブリッジ結合と第二のハーフブリッジ結合とを結合したフルブリッジ結合で構成され、昇圧トランスの一次巻線に交流を印加するフルブリッジ回路と、前記昇圧トランスの二次巻線の電圧に対応した電圧を帰還電圧として出力する帰還回路と、前記フルブリッジ回路を構成する各ＭＯＳ−ＦＥＴのスイッチング制御を行う周波数間でフェーズシフト制御を行うことにより前記帰還電圧の上下動を解消するような所定の周波数信号を発振し、該周波数信号の周波数で前記フルブリッジ回路を構成する各ＭＯＳ−ＦＥＴをスイッチング制御する制御ＩＣと、を備えており、前記マイコンは、前記制御ＩＣに発振を指示する発振制御信号を出力するメインマイコンと、該メインマイコンとＵＡＲＴで接続され且つ前記帰還回路から帰還電圧を入力されるサブマイコンと、を含んで構成され、前記帰還回路は、前記昇圧トランスの二次電圧を所定割合に分圧するコンデンサと、該コンデンサによって分圧された電圧とリファレンス電圧とを比較するコンパレータと、該コンパレータの出力電圧を所定割合に分割する分割抵抗と、該分割抵抗の分割点の電圧をベースに入力されるとともにエミッタを接地され且つコレクタを前記制御ＩＣと前記サブマイコンに接続されたＮＰＮ型のトランジスタと、により構成され、前記二次巻線の電圧が所定レベル以上であれば、前記コンパレータにはリファレンス電圧よりも高い電圧が入力されるためローレベルを出力して前記トランジスタがオフすることにより前記帰還電圧がハイレベルとなる一方、前記二次巻線の電圧が所定電圧を下回った場合は、前記コンパレータにはリファレンス電圧よりも低い電圧が入力されるためハイレベルを出力して前記トランジスタがオンすることになるため帰還電圧Ｖｓｅｎがローレベルとなり、前記メインマイコンは、ＵＡＲＴを介してサブマイコンの検出した帰還電圧の低下を認識すると、前記帰還電圧の低下から２００ミリ秒以内に前記発振制御信号の出力を約１０ミリ秒間停止して制御ＩＣのリセットを行い、その後、前記帰還電圧が所定電圧以上に回復したか否かを判断し、前記帰還電圧が所定電圧以上に回復していない場合は、帰還電圧の低下を検出してから２００ミリ秒経過後に電源回路の電源電圧出力を停止させる構成も可能である。
【発明の効果】
【００１１】
以上説明したように本発明によれば、昇圧トランスの一次側に印加する電圧のコントロールに不具合が生じた場合に回路を完全に停止させることなく不具合の解消が可能な液晶表示装置を提供することができる。
そして請求項２にかかる発明によれば、制御ＩＣの不具合以外が原因となる不具合であっても対処可能となる。
また請求項３にかかる発明によれば、コストダウンが図れる。
そして請求項４のような、より具体的な構成において、前述した請求項１〜請求項３の各発明と同様の作用を奏することはいうまでもない。
【発明を実施するための最良の形態】
【００１２】
以下、下記の順序に従って本発明の実施形態を説明する。
（１）液晶テレビの構成：
（２）インバータ回路の構成：
（３）保護回路の構成：
（４）プロテクション処理：
（５）まとめ：
【００１３】
（１）液晶テレビの構成：
以下、本発明の実施形態について、図１〜図８を参照して説明する。まず図１を参照して液晶テレビの構成について説明する。図１は本発明にかかる他励式インバータ回路を備えた液晶テレビジョン１００の構成を示すブロック図である。なお、同図では、本発明に直接関係しない部位については記載を省略してある。また、本実施形態では、液晶テレビジョンを例にとって説明を行うが、無論、本発明の他励式インバータ回路が搭載される電気電子器であればいかなるものであっても適用可能である。
【００１４】
図１において、液晶テレビジョン１００は、チューナ１０と、映像処理部１２と、音声処理部１８と、駆動回路１４と、マイコン２２と、リモコン３０からのリモコン信号を受信して対応する電圧信号をマイコン２２に出力するリモコン受信部２３と、バックライト２８と、インバータ回路２６と、電源回路２４と、を備える構成である。
【００１５】
前記構成において、チューナ１０は選局された周波数のテレビ放送信号を受信する。より具体的には、チューナ１０は、マイコン２２の制御により、アンテナ１０ａを介して所望周波数のテレビジョン放送信号を受信し、所定の信号増幅処理等を行いつつテレビジョン放送信号から中間周波信号としての映像信号および音声信号を抽出し、映像信号を映像処理部１２へ出力するとともに音声信号を音声処理部１８に出力する。
【００１６】
前記構成において、映像処理部１２は、テレビ放送信号から抽出した映像信号に各種映像処理を施す。より具体的には、映像処理部１２は、入力された映像信号をその信号レベルに応じてデジタル化するとともに、映像信号から抽出した輝度信号と色差信号とに基づいてマトリクス変換処理を行い、画像データとしてのＲＧＢ（レッド、グリーン、ブルー）信号を生成する。そして、このＲＧＢ信号に対して液晶パネル１６の画素数（横縦比、ｍ：ｎ）に合わせたスケーリング処理を行って液晶パネル１６に表示する１画面分の画像データを生成し、生成された画像データを駆動回路１４に出力する。
【００１７】
前記構成において、駆動回路１４は、映像信号に基づく駆動信号を生成して液晶パネル１６を駆動する。より具体的には、入力された画像データに従って駆動信号を生成し、液晶パネル１６の各表示セルを駆動することで画面に映像を表示する。
【００１８】
前記構成において、音声処理部１８はテレビ放送信号から抽出した音声信号に各種音声処理を施してスピーカ２０に出力する。
【００１９】
前記構成において、電源回路２４は、商用電源などの交流電源から各種電圧を生成して液晶テレビジョン１００の各部に電源電圧を供給する。図１では、電源回路２４の電源供給先として、インバータ回路２６のみを図示してあるが、無論、その他の回路にも電源電圧を供給している。
【００２０】
前記構成において、インバータ回路２６は、バックライト２８を点灯させる。より具体的には、インバータ回路２６は、電源回路２４から直流電圧を供給され、この直流電圧から高周波かつ高圧の交流電圧を生成してバックライト２８に供給する。バックライト２８は複数の蛍光管を有し、供給された交流電圧で点灯して液晶パネル１６を背面から照射する光源の役割を果たす。
【００２１】
前記構成において、マイコン２２は、液晶テレビジョン１００を構成する各部と電気的に接続しており、液晶テレビジョン１００全体を制御する。特に本実施形態では、マイコン２２は、液晶テレビジョン１００全体を制御するメインマイコン２２１と、インバータ回路２６の二次電圧の検出を行うサブマイコン２２２とが別体されており、メインマイコン２２１とサブマイコン２２２とがＵＡＲＴ（Universal Asynchronous Rceiver Transmitter）によって互いに通信可能に接続されている。各マイコンはＣＰＵとＲＡＭとＲＯＭとタイマとから構成されており、ＣＰＵがＲＯＭに書き込まれたプログラムを読み込み、ＲＡＭをワークエリアとしてタイマのクロックを利用しつつ実行する。
【００２２】
本実施形態においては、マイコン２２は、特に、保護プログラムＰを実行する。保護プログラムＰは、複数のモジュール（発振指示手段Ｍ１、二次電圧検出手段Ｍ２、リセット手段Ｍ３）によって構成されており、発振指示手段Ｍ１とリセット手段Ｍ３はメインマイコン２２１で実行され、二次電圧検出手段Ｍ２はサブマイコン２２２で実行される。メインマイコン２２１はサブマイコン２２２の二次電圧検出手段Ｍ２で検出された結果を認識できるようになっている。これらのモジュールＭ１〜Ｍ３が実行されることにより本発明の各部が具体的に実現される。以下、各モジュールについて説明する。
【００２３】
発振指示手段Ｍ１は、インバータ回路にインバータ電圧の出力を指示する。より具体的には、インバータ回路２６において昇圧トランスに印加する電圧の発振を制御する制御ＩＣに対し、発振を指示する制御信号を出力する。
【００２４】
二次電圧検出手段Ｍ２は、インバータ回路２６の誤動作を、二次電圧（インバータ電圧）に基づいて検出する。より具体的には、後述の帰還回路２６ｆの出力する電圧信号に基づいて二次電圧が正常な値であるか異常な値であるかを判断する。本実施形態においては、特に二次電圧が所定電圧よりも低下したか否かを判断し、二次電圧が所定電圧よりも低下していない場合は正常動作している旨をリセット手段Ｍ３に通知し、二次電圧が所定電圧よりも低下した場合は誤動作が起こったとしてその旨をリセット手段Ｍ３に通知する。
【００２５】
リセット手段Ｍ３は、誤動作状態が所定時間以上継続するとインバータ回路２６の制御ＩＣをリセットする。より具体的には、二次電圧検出手段Ｍ２の通知が、所定時間以上、継続（連続）して誤動作している旨の通知である場合に、制御ＩＣのリセットを行う。この制御ＩＣのリセットは、発振指示手段Ｍ１を制御することにより行われる。より具体的には、発振指示手段Ｍ１に、発振を瞬間的に停止させる（発振を指示する制御信号の出力を所定の短時間停止させる）のである。
【００２６】
（２）インバータ回路の構成：
以下、図２〜図４を参照してインバータ回路２６について説明する。本発明のインバータ回路２６は他励式インバータ回路であり、フルブリッジ回路をスイッチ回路として使用している。図２はインバータ回路２６の構成を示すブロック図、図３はフルブリッジ回路の動作を説明する図、図４はフェーズシフト制御を説明する図である。
【００２７】
図２において、インバータ回路２６は、平滑回路２６ａと、フルブリッジ回路２６ｂと、調光制御回路２６ｃと、ドライブ回路２６ｄと、昇圧トランス２６ｅと、帰還回路２６ｆと、から構成されており、電源回路２４から直流電圧Ｖｉｎを電源電圧として入力され、バックライト２８の冷陰極管を点灯するためのインバータ電圧（二次電圧、交流電圧）を生成する。
【００２８】
前記構成において、インバータ回路２６に入力された直流電圧Ｖｉｎは、平滑回路２６ａを介してフルブリッジ回路２６ｂに入力され、フルブリッジ回路２６ｂを構成するＭＯＳ−ＦＥＴの切り替えにより所望周波数の交流に変換されて、昇圧トランス２６ｅに印加される。この昇圧トランス２６ｅの二次電圧が冷陰極管２８ａ（放電管）に供給される。
【００２９】
前記構成において、フルブリッジ回路２６ｂの切り替えは、調光制御回路２６ｃとドライブ回路２６ｄから構成される制御ＩＣによって制御される。図２においては、フルブリッジ回路２６ｂと昇圧トランス２６ｅと帰還回路２６ｆはそれぞれ１つずつ示されているが、冷陰極管２８ａの増減に伴って増減するものである。
【００３０】
次に、インバータ回路２６を構成する各回路の具体的な回路構成について説明する。
まず、平滑回路２６ａは、例えば、グランドと直流電圧Ｖｉｎの伝送ラインの間に接続されたコンデンサで構成され、入力された直流電圧Ｖｉｎから脈流を除去し、平滑電圧Ｅｉｎを後段のフルブリッジ回路２６ｂに供給する。
【００３１】
フルブリッジ回路２６ｂは、４つのＭＯＳ−ＦＥＴＱ１１，Ｑ１２，Ｑ２１，Ｑ２２をフルブリッジ結合した他励式のコンバータである。このフルブリッジ結合は、ＭＯＳ−ＦＥＴＱ１１，Ｑ１２の組によるハーフブリッジ結合と、ＭＯＳ−ＦＥＴＱ２１，Ｑ２２によるハーフブリッジ結合との組み合わせで構成される。本実施形態では、ＭＯＳ−ＦＥＴを用いているが、無論、その他のトランジスタ素子を用いても良い。
【００３２】
ここで、フルブリッジ回路２６ｂにおける接続について説明する。まず、ＭＯＳ−ＦＥＴＱ１１のドレインが平滑電圧Ｅｉｎのラインに接続され、ＭＯＳ−ＦＥＴＱ１１のソースとＭＯＳ−ＦＥＴＱ１２のドレインが接続され、ＭＯＳ−ＦＥＴＱ１２のソースが接地される。同様に、ＭＯＳ−ＦＥＴＱ２１のドレインが平滑電圧Ｅｉｎのラインに接続され、ＭＯＳ−ＦＥＴＱ２１のソースとＭＯＳ−ＦＥＴＱ２２のドレインが接続され、ＭＯＳ−ＦＥＴＱ２２のソースが接地される。そして、ＭＯＳ−ＦＥＴＱ１１、Ｑ１２のソース−ドレインの接続点（スイッチング出力点）は、昇圧トランス２６ｅの一次巻線の一端に対して接続され、昇圧トランス２６ｅの一次巻線の他端がＭＯＳ−ＦＥＴＱ２１，Ｑ２２のソース−ドレインの接続点（スイッチング出力点）に対して接続される。
【００３３】
このフルブリッジ回路２６ｂの発振制御（オン／オフ制御）を行う調光制御回路２６ｃには、マイコン２２から、発振を行うか否かを指示する発振制御信号が入力されている。また、調光制御回路２６ｃには、所定単位時間において発振を行う時間の割合（デューティ）を指示する輝度制御信号（例えば２００Ｈｚ等）も入力されている。調光制御回路２６ｃは、発振制御信号が入力されると、輝度制御信号に対応するデューティオンの期間に合わせて所要のスイッチング周波数の周波数信号（例えば４６ｋＨｚ等）を発振させてドライブ回路２６ｄに出力する。
【００３４】
ドライブ回路２６ｄは、発振された周波数信号に合わせてＭＯＳ−ＦＥＴＱ１１，Ｑ１２，Ｑ２１，Ｑ２２のゲートにスイッチング駆動信号を出力する。この時、ドライブ回路２６ｄは、ＭＯＳ−ＦＥＴＱ１１，Ｑ２２が略同一のタイミングでオン／オフすると共に、ＭＯＳ−ＦＥＴＱ１２，Ｑ２１が略同一のタイミングでオン／オフするように制御する。つまり、ＭＯＳ−ＦＥＴＱ１１，Ｑ１２が交互にオン／オフ動作を行い、ＭＯＳ−ＦＥＴＱ２１，Ｑ２２が交互にオン／オフ動作を行うことになる。但し、ＭＯＳ−ＦＥＴＱ１１，Ｑ２２のオン／オフタイミング及び、ＭＯＳ−ＦＥＴＱ１２，Ｑ２１のオン／オフタイミングは、後述のフェーズシフト制御によってスイッチング周波数の半周期分までの範囲内でずれることがある。
【００３５】
ドライブ回路２６ｄのスイッチング駆動信号により、フルブリッジ回路２６ｂでは以下のように電流が流れる。まず、ＭＯＳ−ＦＥＴＱ１１，Ｑ２２がオンしたときはＭＯＳ−ＦＥＴＱ１２，Ｑ２１はオフしているため、図４の経路Ａ（ＭＯＳ−ＦＥＴＱ１１→昇圧トランスの一次巻線→ＭＯＳ−ＦＥＴＱ２２→アース）の順に電流が流れる。一方、ＭＯＳ−ＦＥＴＱ１２、Ｑ２１がオンしたときは、ＭＯＳ−ＦＥＴＱ１１，Ｑ２２はオフしているため、図４の経路Ｂ（ＭＯＳ−ＦＥＴＱ２１→昇圧トランスの一次巻線→ＭＯＳ−ＦＥＴＱ１２→アース）の順に電流が流れる。このようにして、フルブリッジ回路２６ｂは、昇圧トランスの一次巻線に交流を（互いに反転した位相の電圧を交互に）印加するフルブリッジ方式のスイッチング動作を行う。
【００３６】
また、帰還回路２６ｆは、二次電圧Ｅ２（管電圧）の変動に対応したレベルの帰還電圧Ｖｓｅｎを調光制御回路２６ｃにフィードバック（帰還）する。この帰還電圧Ｖｓｅｎは調光制御回路２６ｃに帰還されると共に、マイコン２２にも入力される。帰還回路２６ｆの具体的な構成、および帰還電圧Ｖｓｅｎを入力されたマイコン２２の処理については後述する。
【００３７】
調光制御回路２６ｃは、帰還電圧Ｖｓｅｎに基づいて図４に示すフェーズシフト制御を行い、フルブリッジ回路２６ｂのオンデューティを可変することで二次側に伝送される電圧のデューティを変化させ、帰還電圧Ｖｓｅｎの上下動を解消する定電圧制御を行う。
より具体的には、ＭＯＳ−ＦＥＴＱ１１とＭＯＳ−ＦＥＴＱ１２のスイッチング周波数との間、ＭＯＳ−ＦＥＴＱ２１とＭＯＳ−ＦＥＴＱ２２のスイッチング周波数との間、でそれぞれ位相差を発生させる制御を行う。例えば、調光制御回路２６ｃは、帰還電圧Ｖｓｅｎが低下するとフルブリッジ回路２６ｂのオンデューティを増加させる。つまり、ドライブ回路２６ｄは、ＭＯＳ−ＦＥＴＱ１１とＭＯＳ−ＦＥＴＱ２１が同時にオンする時間及び、ＭＯＳ−ＦＥＴＱ２１とＭＯＳ−ＦＥＴＱ１２が同時にオンする時間、をそれぞれ長くする制御動作を行うのである。
【００３８】
（３）帰還回路の構成：
次に、図５を参照して、帰還回路の構成について説明する。同図において、帰還回路２６ｆは、概略、昇圧トランス２６ｅの二次電圧をコンデンサ分圧するコンデンサＣ１，Ｃ２と、コンデンサＣ１，Ｃ２によって分圧された電圧と所定のリファレンス電圧とを比較するコンパレータＯＰと、コンパレータＯＰの出力電圧を所定割合に分割する抵抗Ｒ３，Ｒ４と、抵抗Ｒ３，Ｒ４の分割点の電圧をベースに入力されたＮＰＮ型のトランジスタＱ３と、から構成されている。このトランジスタＱ３のエミッタは接地されており、コレクタは制御ＩＣやマイコン２２に接続されている。すなわちトランジスタＱ３のコレクタ端子における電圧が帰還電圧Ｖｓｅｎとなる。
【００３９】
前記構成において、インバータ回路２６の出力が所定レベル以上であれば、コンパレータＯＰにはリファレンス電圧よりも高い電圧が入力されるため、比較の結果としてコンパレータＯＰはローレベルを出力する。すると、トランジスタＱ３はオフして、帰還電圧Ｖｓｅｎがハイレベルとなる。一方、インバータ回路２６の出力が所定電圧を下回った場合は、コンパレータＯＰにはリファレンス電圧よりも低い電圧が入力されるため比較の結果としてハイレベルを出力する。すると、トランジスタＱ３がオンすることになり、帰還電圧Ｖｓｅｎはグランド電位に等しくなるためローレベルとなる。
【００４０】
以下、より具体的な回路構成の説明を行う。コンデンサＣ１は一端が昇圧トランス２６ｅの二次コイルの一端に接続されており、他端がコンデンサＣ２の一端に接続されている。コンデンサＣ２の他端は接地されている。すなわち、昇圧トランス２６ｅの二次電圧はコンデンサＣ１，Ｃ２によって、コンデンサ分圧されている。コンデンサＣ１，Ｃ２は、分圧点の電圧Ｖ１０が二次電圧の所定割合となるように容量が選択される。
【００４１】
コンデンサＣ１，Ｃ２の接続点には、ダイオードＤ１のアノードが接続されており、ダイオードＤ１のカソードはコンパレータＯＰの反転入力端子に接続されている。コンパレータの非反転入力端子には、所定の高電圧ラインの電圧が分割抵抗（抵抗Ｒ１と抵抗Ｒ２）で分圧されて入力されている。すなわち、コンパレータＯＰはコンデンサＣ１，Ｃ２の分圧点の電圧Ｖ１０と、抵抗Ｒ１，Ｒ２の分割点の電圧Ｖ１１と、を比較しており、Ｖ１０＜Ｖ１１であればハイレベルを出力し、Ｖ１０＞Ｖ１１であればローレベルを出力する。インバータ回路２６が正常に動作していれば、コンパレータＯＰからはスイッチング周波数に対応する周期でハイレベルとローレベルとが交互に出力されることになる。
【００４２】
コンパレータＯＰの出力端子には、抵抗Ｒ３（例えば１００ｋΩ）の一端が接続されており、抵抗Ｒ３（例えば１０ｋΩ）の他端は抵抗Ｒ４の一端に接続されている。この抵抗Ｒ４の他端は接地されている。すなわちコンパレータＯＰの出力を抵抗Ｒ３，Ｒ４によって分圧している。これら抵抗Ｒ３，Ｒ４の抵抗値は、分割点の電圧が、コンパレータＯＰがハイレベル出力時にトランジスタＱ３をオンさせ、コンパレータＯＰがローレベル出力の時にトランジスタＱ３をオフさせるように選択される。
【００４３】
抵抗Ｒ３，Ｒ４の分割点には、ダイオードＤ２のアノードが接続されており、このダイオードＤ２のカソードはトランジスタＱ３のベースに接続されている。このトランジスタＱ３はエミッタが接地され、コレクタは制御ＩＣやマイコン２２に接続されている。すなわち、トランジスタＱ３のコレクタ−エミッタが導通すると制御ＩＣやマイコン２２にはグランド電圧が入力され、トランジスタＱ３のコレクタ−エミッタが不通になると制御ＩＣやマイコン２２それぞれにおいて内部供給されている所定の電圧が入力されることになる。
【００４４】
（４）プロテクト処理：
以上説明した構成により、マイコン２２が実行するプロテクト処理について図６〜図８を参照して説明する。図６はプロテクト処理のフローチャート、図７は制御ＩＣのリセットにより誤動作が回復した場合のタイミングチャート、図８は制御ＩＣのリセットにより誤動作が回復しなかった場合のタイミングチャートである。なお、図６の処理は、液晶テレビジョン１００の電源が投入されている間は、繰り返し実行されている。
【００４５】
処理が開始されると、ステップＳ１０で誤動作が発生していないかを判断する。誤動作が発生している場合はステップＳ２０に進み（条件成立）、誤動作が発生していない場合は処理を終了する（条件不成立）。より具体的には、帰還電圧Ｖｓｅｎを取得してハイレベル／ローレベルを判定する。この判定において、Ｖｓｅｎがローレベルであれば誤動作が発生しているので条件成立であり、Ｖｓｅｎがハイレベルであれば誤動作していないので条件不成立となる。
【００４６】
ステップＳ２０では、誤作動が発生してから所定時間ｔミリ秒（０＜ｔ＜（ｔ１−ｔ０）、０＜ｔ０＜ｔ１）が経過したか否かを判断する。ｔミリ秒が経過していればステップＳ３０に進み（条件成立）、ｔミリ秒が経過していなければｔミリ秒が経過するまでステップＳ２０を繰り返す（条件不成立）。
【００４７】
ここで、ｔ１（第二の所定時間）は、後述のＰ−ｏｆｆ処理が実行されるまでの時間であり、例えば、２００ミリ秒等が採用される。このＰ−ｏｆｆ処理が実行されるまでの時間は、瞬間的な誤動作でないとマイコン２２が判断するのに十分な時間が設定される。また、ｔ０は後述のリセット時間であり、例えば、１０ミリ秒等が採用される。このリセット時間としては、制御ＩＣをリセットするのに十分な時間以上であるとともに、バックライトの発光が停止したとしても、人がその発光停止を視認できない程度の時間である。
【００４８】
ステップＳ３０では、制御ＩＣのリセットを行う。より具体的には、マイコン２２の出力している発振制御信号をｔ０ミリ秒間させることにより、制御ＩＣのリセットを行う。すなわち発振制御信号の入力が停止されると制御ＩＣの内部に記憶されていた各種条件がリセットされ、初期状態に復帰する。つまり、制御ＩＣで行っているフェーズシフト制御におけるシフト量もリセットされるため、フェーズシフト制御に起因した誤動作が解消されるのである。
【００４９】
ステップＳ４０では、誤動作が解消されたか否かを判断する。誤動作が解消している場合は処理を終了し（条件成立）、誤動作が解消していない場合はステップＳ５０に進む（条件不成立）。より具体的には、ステップＳ１０と同様に、帰還電圧Ｖｓｅｎを取得してハイレベル／ローレベルを判定する。この判定において、Ｖｓｅｎがハイレベルであれば誤動作が解消しているので条件成立であり、Ｖｓｅｎがローレベルであれば誤動作が解消していないので条件不成立となる。
【００５０】
ステップＳ５０では、誤動作が発生してからｔ１ミリ秒の間、誤動作が継続しているか否かを判断する。誤動作が継続していればステップＳ６０に進み（条件成立）、誤動作が継続していなければ処理を終了する（条件不成立）。すなわち、ステップｓ１０が実行されてからこのｔ１ミリ秒が経過するまでに、マイコン２２は、複数回（例えば５０ミリ秒毎に４回）にわたって帰還電圧Ｖｓｅｎを取得し、取得した帰還電圧Ｖｓｅｎが全てローレベルであればステップＳ６０に進む。一方、一回でも帰還電圧Ｖｓｅｎがハイレベルに復帰していれば処理を終了する。 ステップＳ６０では、液晶テレビジョン１００自体の電源を切断して処理を終了する。より具体的には、電源回路２４の行っている電源供給を停止させる。無論、インバータ回路２６への直流電圧Ｖｉｎの入力も停止される。これは、制御ＩＣのリセットでは回復できない誤動作が発生していると見做し、液晶テレビジョン１００全体を停止させ、液晶テレビジョン１００全体を初期化するのである。以上、ステップＳ４０〜６０の処理を実行するマイコン２２が電源遮断手段を構成する。
【００５１】
（５）まとめ：
以上をまとめると、制御ＩＣは、フルブリッジ回路２６ｂを構成する各ＭＯＳ−ＦＥＴのスイッチング制御を行う周波数間でフェーズシフト制御を行うことによりインバータ回路２６の出力する交流電圧の上下動を解消するような所定の周波数信号を発振し、該周波数信号の周波数でフルブリッジ回路２６ｂを構成する各ＭＯＳ−ＦＥＴをスイッチング制御しており、この制御ＩＣに対してマイコン２２が発振を指示する発振制御信号を入力しており、マイコン２２は、インバータ回路２６の出力する交流電圧の出力低下を検出するとこの出力低下が所定時間以上連続しているか否かを判断し、所定時間以上連続していると判断すると発振制御信号の出力を１０ミリ秒の間停止して、制御ＩＣをリセットする。これにより、昇圧トランスを利用したインバータ回路において、昇圧トランスの一次側に印加する電圧のコントロールに不具合が生じた場合であっても、回路を完全に停止させることなく不具合の解消が可能な液晶表示装置を提供可能となる。
【００５２】
なお、本発明は上記実施例に限られるものでないことは言うまでもない。当業者であれば言うまでもないことであるが、
・上記実施例の中で開示した相互に置換可能な部材および構成等を適宜その組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術であって上記実施例の中で開示した部材および構成等と相互に置換可能な部材および構成等を適宜置換し、またその組み合わせを変更して適用すること
・上記実施例の中で開示されていないが、公知技術等に基づいて当業者が上記実施例の中で開示した部材および構成等の代用として想定し得る部材および構成等と適宜置換し、またその組み合わせを変更して適用すること
は本発明の一実施例として開示されるものである。
【図面の簡単な説明】
【００５３】
【図１】液晶テレビジョンのブロック構成図である。
【図２】他励式インバータ回路のブロック構成図である。
【図３】フルブリッジ回路の動作を説明する図である。
【図４】フェーズシフト制御のタイミングチャートである。
【図５】帰還回路の一例を示す回路図である。
【図６】プロテクト処理のフローチャートである。
【図７】プロテクト処理の制御ＩＣリセットにより誤動作から復帰した場合のタイミングチャートである。
【図８】プロテクト処理の制御ＩＣリセットにより誤動作から復帰しなかった場合のタイミングチャートである。
【符号の説明】
【００５４】
１０…チューナ、１０ａ…アンテナ、１２…映像処理部、１４…駆動回路、１６…液晶パネル、１８…音声処理部、２０…スピーカ、２２…マイコン、２３…リモコン受信部、２４…電源回路、２６…インバータ回路、２６ａ…平滑回路、２６ｂ…フルブリッジ回路、２６ｃ…調光制御回路、２６ｄ…ドライブ回路、２６ｅ…昇圧トランス、２６ｆ…帰還回路、２８…バックライト、２８ａ…冷陰極管、３０…リモコン、１００…液晶テレビジョン、２２１…メインマイコン、２２２…サブマイコン、Ｃ１…コンデンサ、Ｃ２…コンデンサ、Ｄ１…ダイオード、Ｄ２…ダイオード、Ｍ１…発振指示手段、Ｍ２…二次電圧検出手段、Ｍ３…リセット手段、ＯＰ…コンパレータ、Ｐ…保護プログラム、Ｑ３…トランジスタ、Ｒ１〜Ｒ４…抵抗
【特許請求の範囲】
【請求項１】
入力された直流電圧を交流に変換するとともにトランスで昇圧して出力する他励式インバータ回路と、該他励式インバータ回路に直流電圧を供給する電源回路と、前記他励式インバータ回路の出力する交流電圧で点灯されるバックライトと、該バックライトにより背面から光を照射される液晶パネルと、入力された画像データから駆動信号を生成して前記液晶パネルを駆動する駆動回路と、を備え、入力された画像データに基づく映像を前記液晶パネルの画面に表示する液晶表示装置において、
前記他励式インバータ回路において前記直流電圧を所定の周期で反転させて前記トランスの一次巻線に印加するフルブリッジ回路と、
前記フルブリッジ回路を構成する各スイッチング素子のスイッチング制御を行う周波数間でフェーズシフト制御を行うことにより前記交流電圧の上下動を解消するような所定の周波数信号を発振し、該周波数信号の周波数で前記フルブリッジ回路を構成する各スイッチング素子をスイッチング制御する制御ＩＣと、
発振を指示する発振制御信号を前記制御ＩＣに入力する発振指示手段と、
前記他励式インバータ回路の出力する前記交流電圧の出力低下を検出する二次電圧検出手段と、
前記二次電圧検出手段が前記交流電圧の出力が所定レベルよりも低下したことを所定時間以上連続して検出すると前記制御ＩＣをリセットするリセット手段と、
を備えることを特徴とする液晶表示装置。
【請求項２】
前記二次電圧検出手段が前記所定時間よりも長い第二の所定時間以上連続して前記交流電圧が所定電圧より低下したことを検出すると、前記他励式インバータ回路に対する前記直流電圧の入力を停止させる電源遮断手段を備える請求項１に記載の液晶表示装置。
【請求項３】
前記他励式インバータ回路は、前記交流電圧を所定電圧と比較した結果を出力する帰還回路を備えており、
前記二次電圧検出手段は、前記帰還回路の出力する結果に基づいて二次電圧の検出を行う請求項１または請求項２に記載の液晶表示装置。
【請求項４】
前記液晶表示装置は、入力された直流電圧を交流に変換するとともにトランスで昇圧して出力する他励式インバータ回路と、該他励式インバータ回路に直流電圧を供給する電源回路と、前記他励式インバータ回路の出力する交流電圧で点灯されるバックライトと、該バックライトにより背面から光を照射される液晶パネルと、所望周波数のテレビ放送信号を受信して中間周波信号としての映像信号に変換して出力するチューナと、前記チューナが入力した前記映像信号から前記液晶パネルの１画面分の画像データを生成して出力する映像処理部と、前記映像処理部が入力した画像データから駆動信号を生成して前記液晶パネルを駆動する駆動回路と、前記他励式インバータ回路の発振と前記電源回路の直流電圧の出力とを制御するマイコンと、を備え、入力されたテレビ放送信号に基づく映像を前記液晶パネルの画面に表示する液晶テレビジョンであり、
前記他励式インバータ回路は、
入力された直流電圧から脈流を除去した平滑電圧を出力する平滑回路と、
各ハーフブリッジ結合の一端に前記平滑電圧が入力されると共に他端が接地された第一のハーフブリッジ結合と第二のハーフブリッジ結合とを結合したフルブリッジ結合で構成され、昇圧トランスの一次巻線に交流を印加するフルブリッジ回路と、
前記昇圧トランスの二次巻線の電圧に対応した電圧を帰還電圧として出力する帰還回路と、
前記フルブリッジ回路を構成する各ＭＯＳ−ＦＥＴのスイッチング制御を行う周波数間でフェーズシフト制御を行うことにより前記帰還電圧の上下動を解消するような所定の周波数信号を発振し、該周波数信号の周波数で前記フルブリッジ回路を構成する各ＭＯＳ−ＦＥＴをスイッチング制御する制御ＩＣと、
を備えており、
前記マイコンは、前記制御ＩＣに発振を指示する発振制御信号を出力するメインマイコンと、該メインマイコンとＵＡＲＴで接続され且つ前記帰還回路から帰還電圧を入力されるサブマイコンと、を含んで構成され、
前記帰還回路は、前記昇圧トランスの二次電圧を所定割合に分圧するコンデンサと、該コンデンサによって分圧された電圧とリファレンス電圧とを比較するコンパレータと、該コンパレータの出力電圧を所定割合に分割する分割抵抗と、該分割抵抗の分割点の電圧をベースに入力されるとともにエミッタを接地され且つコレクタを前記制御ＩＣと前記サブマイコンに接続されたＮＰＮ型のトランジスタと、により構成され、前記二次巻線の電圧が所定レベル以上であれば、前記コンパレータにはリファレンス電圧よりも高い電圧が入力されるためローレベルを出力して前記トランジスタがオフすることにより前記帰還電圧がハイレベルとなる一方、前記二次巻線の電圧が所定電圧を下回った場合は、前記コンパレータにはリファレンス電圧よりも低い電圧が入力されるためハイレベルを出力して前記トランジスタがオンすることになるため帰還電圧Ｖｓｅｎがローレベルとなり、
前記メインマイコンは、ＵＡＲＴを介してサブマイコンの検出した帰還電圧の低下を認識すると、前記帰還電圧の低下から２００ミリ秒以内に前記発振制御信号の出力を約１０ミリ秒間停止して制御ＩＣのリセットを行い、その後、前記帰還電圧が所定電圧以上に回復したか否かを判断し、前記帰還電圧が所定電圧以上に回復していない場合は、帰還電圧の低下を検出してから２００ミリ秒経過後に電源回路の電源電圧出力を停止させる請求項１に記載の液晶表示装置。
【請求項１】
入力された直流電圧を交流に変換するとともにトランスで昇圧して出力する他励式インバータ回路と、該他励式インバータ回路に直流電圧を供給する電源回路と、前記他励式インバータ回路の出力する交流電圧で点灯されるバックライトと、該バックライトにより背面から光を照射される液晶パネルと、入力された画像データから駆動信号を生成して前記液晶パネルを駆動する駆動回路と、を備え、入力された画像データに基づく映像を前記液晶パネルの画面に表示する液晶表示装置において、
前記他励式インバータ回路において前記直流電圧を所定の周期で反転させて前記トランスの一次巻線に印加するフルブリッジ回路と、
前記フルブリッジ回路を構成する各スイッチング素子のスイッチング制御を行う周波数間でフェーズシフト制御を行うことにより前記交流電圧の上下動を解消するような所定の周波数信号を発振し、該周波数信号の周波数で前記フルブリッジ回路を構成する各スイッチング素子をスイッチング制御する制御ＩＣと、
発振を指示する発振制御信号を前記制御ＩＣに入力する発振指示手段と、
前記他励式インバータ回路の出力する前記交流電圧の出力低下を検出する二次電圧検出手段と、
前記二次電圧検出手段が前記交流電圧の出力が所定レベルよりも低下したことを所定時間以上連続して検出すると前記制御ＩＣをリセットするリセット手段と、
を備えることを特徴とする液晶表示装置。
【請求項２】
前記二次電圧検出手段が前記所定時間よりも長い第二の所定時間以上連続して前記交流電圧が所定電圧より低下したことを検出すると、前記他励式インバータ回路に対する前記直流電圧の入力を停止させる電源遮断手段を備える請求項１に記載の液晶表示装置。
【請求項３】
前記他励式インバータ回路は、前記交流電圧を所定電圧と比較した結果を出力する帰還回路を備えており、
前記二次電圧検出手段は、前記帰還回路の出力する結果に基づいて二次電圧の検出を行う請求項１または請求項２に記載の液晶表示装置。
【請求項４】
前記液晶表示装置は、入力された直流電圧を交流に変換するとともにトランスで昇圧して出力する他励式インバータ回路と、該他励式インバータ回路に直流電圧を供給する電源回路と、前記他励式インバータ回路の出力する交流電圧で点灯されるバックライトと、該バックライトにより背面から光を照射される液晶パネルと、所望周波数のテレビ放送信号を受信して中間周波信号としての映像信号に変換して出力するチューナと、前記チューナが入力した前記映像信号から前記液晶パネルの１画面分の画像データを生成して出力する映像処理部と、前記映像処理部が入力した画像データから駆動信号を生成して前記液晶パネルを駆動する駆動回路と、前記他励式インバータ回路の発振と前記電源回路の直流電圧の出力とを制御するマイコンと、を備え、入力されたテレビ放送信号に基づく映像を前記液晶パネルの画面に表示する液晶テレビジョンであり、
前記他励式インバータ回路は、
入力された直流電圧から脈流を除去した平滑電圧を出力する平滑回路と、
各ハーフブリッジ結合の一端に前記平滑電圧が入力されると共に他端が接地された第一のハーフブリッジ結合と第二のハーフブリッジ結合とを結合したフルブリッジ結合で構成され、昇圧トランスの一次巻線に交流を印加するフルブリッジ回路と、
前記昇圧トランスの二次巻線の電圧に対応した電圧を帰還電圧として出力する帰還回路と、
前記フルブリッジ回路を構成する各ＭＯＳ−ＦＥＴのスイッチング制御を行う周波数間でフェーズシフト制御を行うことにより前記帰還電圧の上下動を解消するような所定の周波数信号を発振し、該周波数信号の周波数で前記フルブリッジ回路を構成する各ＭＯＳ−ＦＥＴをスイッチング制御する制御ＩＣと、
を備えており、
前記マイコンは、前記制御ＩＣに発振を指示する発振制御信号を出力するメインマイコンと、該メインマイコンとＵＡＲＴで接続され且つ前記帰還回路から帰還電圧を入力されるサブマイコンと、を含んで構成され、
前記帰還回路は、前記昇圧トランスの二次電圧を所定割合に分圧するコンデンサと、該コンデンサによって分圧された電圧とリファレンス電圧とを比較するコンパレータと、該コンパレータの出力電圧を所定割合に分割する分割抵抗と、該分割抵抗の分割点の電圧をベースに入力されるとともにエミッタを接地され且つコレクタを前記制御ＩＣと前記サブマイコンに接続されたＮＰＮ型のトランジスタと、により構成され、前記二次巻線の電圧が所定レベル以上であれば、前記コンパレータにはリファレンス電圧よりも高い電圧が入力されるためローレベルを出力して前記トランジスタがオフすることにより前記帰還電圧がハイレベルとなる一方、前記二次巻線の電圧が所定電圧を下回った場合は、前記コンパレータにはリファレンス電圧よりも低い電圧が入力されるためハイレベルを出力して前記トランジスタがオンすることになるため帰還電圧Ｖｓｅｎがローレベルとなり、
前記メインマイコンは、ＵＡＲＴを介してサブマイコンの検出した帰還電圧の低下を認識すると、前記帰還電圧の低下から２００ミリ秒以内に前記発振制御信号の出力を約１０ミリ秒間停止して制御ＩＣのリセットを行い、その後、前記帰還電圧が所定電圧以上に回復したか否かを判断し、前記帰還電圧が所定電圧以上に回復していない場合は、帰還電圧の低下を検出してから２００ミリ秒経過後に電源回路の電源電圧出力を停止させる請求項１に記載の液晶表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００８−２９９２６５（Ｐ２００８−２９９２６５Ａ）
【公開日】平成２０年１２月１１日（２００８．１２．１１）
【国際特許分類】
【出願番号】特願２００７−１４８２２４（Ｐ２００７−１４８２２４）
【出願日】平成１９年６月４日（２００７．６．４）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
【公開日】平成２０年１２月１１日（２００８．１２．１１）
【国際特許分類】
【出願日】平成１９年６月４日（２００７．６．４）
【出願人】（０００２０１１１３）船井電機株式会社 (7,855)
【Ｆターム（参考）】
[ Back to top ]