表示基板、表示パネル、及び表示装置
【課題】表示基板、表示パネル、及び表示装置を提供する。
【解決手段】表示装置は表示パネル１００、ガンマ電圧生成部、制御部及びデータ駆動部を含む。表示パネル１００は第１下部電極１１３＿１及び第１下部電極１１３＿１にオーバーラップし第１スリットパターン１１５＿１を有する第１上部電極１１４＿１を含む第１画素と、第１画素の第１方向に配置されて第２下部電極１１３＿２及び第２下部電極１１３＿２にオーバーラップし第１スリットパターン１１５＿１の延長方向と異なる方向に延長した第２スリットパターン１１５＿２を有する第２上部電極１１４＿２を含む第２画素と、第１方向と異なる第２方向に延長し第１画素と第２画素との間に配置された第１ゲートラインＧＬ１を含む構成である。
【解決手段】表示装置は表示パネル１００、ガンマ電圧生成部、制御部及びデータ駆動部を含む。表示パネル１００は第１下部電極１１３＿１及び第１下部電極１１３＿１にオーバーラップし第１スリットパターン１１５＿１を有する第１上部電極１１４＿１を含む第１画素と、第１画素の第１方向に配置されて第２下部電極１１３＿２及び第２下部電極１１３＿２にオーバーラップし第１スリットパターン１１５＿１の延長方向と異なる方向に延長した第２スリットパターン１１５＿２を有する第２上部電極１１４＿２を含む第２画素と、第１方向と異なる第２方向に延長し第１画素と第２画素との間に配置された第１ゲートラインＧＬ１を含む構成である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は表示基板、表示パネル及び表示装置に関し、より詳細には透過率を向上させて視野角及び視認性を向上させることのできる表示基板、表示パネル及び表示装置に関する。
【背景技術】
【０００２】
一般的に液晶表示装置は一対の電界生成電極が形成されている２枚の絶縁基板の間に液晶層を含み、前記絶縁基板に形成された電界生成電極に電圧を印加して前記液晶層の液晶分子を再配列させることによって前記液晶層を通過する光の透過率を調節して映像を表示する装置である。
【０００３】
最も一般的な構造を有する液晶表示装置は、一対の電界生成電極が互いに対向する２枚の絶縁基板に各々備わっているＴＮ（Twisted nematic）モード表示装置である。前記ＴＮモードの液晶表示装置は視野角が狭い短所があった。
【０００４】
ＰＬＳ（Plane to Line Switching）モードの液晶表示装置は広い視野角確保するために開発された。ＰＬＳモードの液晶表示装置はスイッチング素子の薄膜トランジスタ（Thin Film Transistor）が形成された基板（例えば、アレイ基板）上に互いに絶縁されて配置された一対の電界生成電極、例えば、画素電極及び共通電極を含む。前記ＰＬＳモードの液晶表示装置は、画素電極と共通電極との間に形成されたフリンジフィールド（fringe fielｄ）に沿って配向された液晶粒子により液晶層の光の透過率を調節することによって画像を表示する。
【０００５】
ＰＬＳモードをはじめとする液晶表示装置では電界の生成方向に沿ってドメイン（domain）を形成する。ＰＬＳモード液晶表示装置は、１−ドメイン（single domain）構造で光の透過率が高いが、視聴方向によってカラーシフト（color shift）が発生し視野角が低下する。このような問題を改善するためのマルチドメイン（multi domain）は、１つのピクセル（pixel）内に２つ以上のドメインを形成する。しかし、前記マルチドメイン方式ではドメイン間の境界部位で発生するテクスチャ（texture）によって透過率が減少する問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一目的は高い透過率と共に視野角及び視認性を向上させることのできる表示装置を提供することにある。
【０００７】
本発明の他の目的は高い透過率と共に視野角及び視認性を向上させることのできる表示基板を提供することにある。
【０００８】
本発明のまた他の目的は高い透過率と共に視野角及び視認性を向上させることのできる表示パネルを提供することにある。
【課題を解決するための手段】
【０００９】
本発明の実施形態に係る表示基板は絶縁基板、第１ゲートライン、第１下部電極、第２下部電極、第１上部電極、及び第２上部電極を含む。前記絶縁基板は第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する。前記第１ゲートラインは、前記絶縁基板上に前記第１方向と交差する第２方向に延長する。前記第１下部電極は前記第１画素領域に配置され、前記第２下部電極は前記第２画素領域に配置される。前記第１上部電極は、前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１及び第２方向と異なる第３方向に延長した第１スリットパターンを有する。前記第２上部電極は、前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１〜第３方向と異なった第４方向に延長した第２スリットパターンを有する。
【００１０】
一実施形態において、前記第１及び第２上部電極が形成された絶縁基板上に配置され、前記第１及び第２画素領域の各々においての配向方向が互いに同じ配光膜をさらに含むようにすることができる。この時、前記配光膜の配向方向は、前記第１方向または前記第２方向でありうる。
【００１１】
一実施形態において、前記第２方向は前記第１方向に対して垂直な方向であり、前記第３方向と前記第４方向は前記第２方向を基準として互いに対称でありうる。
【００１２】
一実施形態において、前記絶縁基板は前記第１画素領域の前記第２方向に配置された第３画素領域及び前記第２画素領域の前記第２方向に配置された第４画素領域をさらに含む。また、前記第３画素領域に配置された第３下部電極と、前記第４画素領域に配置された第４下部電極と、前記第３画素領域に前記第３下部電極とオーバーラップし、前記第３方向に延長した第３スリットパターンを有する第３上部電極と、前記第４画素領域に前記第４下部電極とオーバーラップし、前記第４方向に延長した第４スリットパターンを有する第４上部電極をさらに含むようにすることができる。
【００１３】
一実施形態において、前記表示基板は前記第１ゲートラインと平行な第２ゲートラインと、前記第１及び第２ゲートラインと交差する第１データラインと、前記第１画素領域に形成されて前記第１ゲートライン及び前記第１データラインと電気的に接続された第１スイッチング素子と、前記第２画素領域に形成されて前記第２ゲートライン及び前記第１データラインと電気的に接続された第２スイッチング素子と、をさらに含むようにすることができ、前記第１下部電極または前記第１上部電極は、前記第１スイッチング素子と接続され、前記第２下部電極または前記第２上部電極は前記第２スイッチング素子と接続されるようにすることができる。
【００１４】
この時、一実施形態において、前記第１ゲートラインは前記第１画素領域と前記第２画素領域との間に配置され、前記第１ゲートラインと前記第２ゲートラインとの間に前記第２画素領域が配置されるようにすることができる。他の実施形態において、前記第１ゲートラインと前記第２ゲートラインとの間に前記第１及び第２画素領域が配置されるようにすることができる。
【００１５】
一実施形態において、前記第１ゲートラインと平行な第２ゲートラインと、前記第１及び第２ゲートラインと交差する第１データラインと、前記第１データラインと平行であり、前記第１及び第２ゲートラインと交差する第２データラインと、前記第１画素領域に形成されて前記第１ゲートライン及び前記第２データラインと電気的に接続された第１スイッチング素子と、前記第２画素領域に形成されて前記第２ゲートライン及び前記第１データラインと電気的に接続された第２スイッチング素子と、をさらに含むようにすることができ、前記第１下部電極または前記第１上部電極は、前記第１スイッチング素子と接続され、前記第２下部電極または前記第２上部電極は前記第２スイッチング素子と接続されるようにすることができる。
【００１６】
この時、一実施形態において、前記第１ゲートラインは前記第１画素領域と前記第２画素領域との間に配置され、前記第１ゲートラインと前記第２ゲートラインとの間に前記第２画素領域が配置されるようにすることができる。他の実施形態において、前記第１ゲートラインと前記第２ゲートラインとの間に、前記第１及び第２画素領域が配置されるようにすることができる。また、前記第１上部電極と前記第２上部電極は、互いに接続した一体型構造を有し、前記第１及び第２スリットパターンは互いに接続された構造を有するようにすることができる。
【００１７】
一実施形態において、前記絶縁基板は前記第２画素領域の前記第１方向に配置された第３画素領域をさらに含むようにすることができる。また、前記第２方向に延長し前記第３画素領域と前記第２ゲートラインとの間に配置された第３ゲートラインと、前記第３画素領域に配置された第３下部電極と、前記第３画素領域に前記第３下部電極とオーバーラップして前記第３方向に延長した第３スリットパターンを有する第３上部電極と、前記第３ゲートラインと接続されて前記第３ゲートラインと隣接して前記第３画素領域に配置された第３スイッチング素子と、をさらに含むようにすることができる。
【００１８】
一実施形態において、前記第１ゲートラインと交差する方向に延長し、互いに平行な第１及び第２データラインをさらに含むようにすることができる。また、前記第１データラインと前記第２データラインとの間に前記第１及び第２画素領域が配置され、前記第１データラインに隣接した前記第１及び第２上部電極の辺は前記第１データラインと平行であり、前記第２データラインに隣接した前記第１及び第２上部電極の辺は前記第２データラインと平行になるようにすることができる。
【００１９】
この時、前記第１及び第２データライン各々は、前記第１スリットパターンと平行になるように延長した第１延長部及び前記第２スリットパターンと平行になるように延長した第２延長部を含むようにすることができる。前記第１及び第２データライン各々は、前記第１方向に従って一直線形態で延長したものでありうる。
【００２０】
一実施形態において、前記第１スリットパターンは両端のうち、少なくとも一端に前記第２方向に対する前記第３方向の傾斜角より小さい傾斜角を有する第１折り曲げ部を含み、前記第２スリットパターンは両端のうち、少なくとも一端に前記第２方向に対する前記第４方向の傾斜角より小さい傾斜角を有する第２折り曲げ部を含むようにすることができる。
【００２１】
本発明の実施形態に係る表示基板は絶縁基板、第１ゲートライン、第１下部電極、第２下部電極、第１上部電極、及び第２上部電極を含む。前記絶縁基板は第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する。前記第１ゲートラインは前記絶縁基板上に前記第１方向と交差する第２方向に延長し、前記第１画素領域と前記第２画素領域との間に配置される。前記第１下部電極は前記第１画素領域に配置され、前記第２下部電極は前記第２画素領域に配置される。前記第１上部電極は前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１方向に向かって前記第１及び第２方向と異なり、互いに異なる第３方向及び第４方向に順次に延長した第１スリットパターンを有する。前記第２上部電極は前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１方向に向かって前記第４方向及び第３方向に順次に延長した第２スリットパターンを有する第２上部電極を含む。
【００２２】
一実施形態において、前記第１及び第２上部電極が形成された絶縁基板上に形成されて、前記第１及び第２画素領域各々での配向方向が互いに同じ配光膜をさらに含むようにすることができる。前記配光膜の配向方向は、前記第１方向または前記第２方向でありうる。
【００２３】
一実施形態において、前記第２方向は前記第１方向に対して垂直な方向であり、前記第３方向と前記第４方向は前記第２方向を基準として互いに対称になるようにすることができる。
【００２４】
一実施形態において、前記絶縁基板は、前記第１画素領域の前記第２方向に配置された第３画素領域及び前記第２画素領域の前記第２方向に配置された第４画素領域をさらに含むようにすることができる。また、前記第３画素領域に配置された第３下部電極と、前記第４画素領域に配置された第４下部電極と、前記第３画素領域に前記第３下部電極とオーバーラップし、前記第１方向に向かって前記第３方向及び第４方向に順次に延長した第３スリットパターンを有する第３上部電極と、前記第４画素領域に前記第４下部電極とオーバーラップし、前記第１方向に向かって前記第４方向及び第３方向に順次に延長した第４スリットパターンを有する第４上部電極をさらに含むようにすることができる。
【００２５】
一実施形態において、前記表示基板は前記第１ゲートラインと平行な第２ゲートラインと、前記第１及び第２ゲートラインと交差する第１データラインと、前記第１及び第２ゲートラインと交差して前記第１データラインと平行な第２データラインと、前記第１画素領域に形成されて前記第１ゲートライン及び前記第２データラインと電気的に接続された第１スイッチング素子と、前記第２画素領域に形成され、前記第２ゲートライン及び前記第１データラインと電気的に接続された第２スイッチング素子をさらに含むようにすることができ、前記第１下部電極または前記第１上部電極は、前記第１スイッチング素子と接続され、前記第２下部電極または前記第２上部電極は前記第２スイッチング素子と接続されるようにすることができる。
【００２６】
この時、前記第１データラインと第２データラインとの間に前記第１及び第２画素領域が配置され、前記第１スイッチング素子は前記第２データラインに隣接して配置され、前記第２スイッチング素子は前記第１データラインに隣接して配置されるようにすることができる。
【００２７】
一実施形態において、前記第１ゲートラインと交差する方向に延長し、互いに平行な第１及び第２データラインをさらに含み、前記第１データラインと前記第２データラインとの間に前記第１及び第２画素領域が配置され、前記第１データラインに隣接した前記第１及び第２上部電極の辺は前記第１データラインと平行であり、前記第２データラインに隣接した前記第１及び第２上部電極の辺は前記第２データラインと平行になるようにすることができる。この時、前記第１及び第２データライン各々は前記第１スリットパターンと平行な第１延長部及び前記第２スリットパターンと平行な第２延長部を含むようにすることができる。
【００２８】
一実施形態において、前記第１スリットパターンは一端に形成し、前記第２方向に対する前記第３方向の傾斜角より小さい傾斜角を有する第１折り曲げ部及び他端に形成され、前記第２方向に対する前記第４方向の傾斜角より小さい傾斜角を有する第２折り曲げ部のうち、少なくとも１つを含み、前記第２スリットパターンは一端に形成され、前記第２方向に対する前記第４方向の傾斜角より小さい傾斜角を有する第３折り曲げ部及び他端に形成され、前記第２方向に対する前記第３方向の傾斜角より小さい傾斜角を有する第４折り曲げ部のうち、少なくとも１つを含むようにすることができる。
【００２９】
本発明の実施形態に係る表示パネルは表示基板、対向基板、及び液晶層を含む。前記表示基板は第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する絶縁基板と、前記絶縁基板上に前記第１方向と交差する第２方向に延長した第１ゲートラインと、前記第１及び第２画素領域各々に形成された第１下部電極及び第２下部電極と、前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１及び第２方向と異なる第３方向に延長した第１スリットパターンを有する第１上部電極と、前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１〜第３方向と異なる第４方向に延長した第２スリットパターンを有する第２上部電極とを含む。前記対向基板は前記表示基板と対向して前記第１及び第２画素領域にオーバーラップするカラーフィルタを含む。前記液晶層は前記表示基板と前記対向基板との間に介在する。
【００３０】
一実施形態において、前記表示基板は前記第１及び第２上部電極が形成された絶縁基板上に形成され、前記第１及び第２画素領域各々での配向方向が互いに同一な第１配光膜をさらに含むようにすることができる。この時、前記第１配光膜の配向方向は前記第１方向または前記第２方向でありうる。
【００３１】
一実施形態において、前記対向基板は前記カラーフィルタが形成された対向基板上に形成され、前記第１及び第２画素領域に対向する部分での配向方向が互いに同一な第２配光膜をさらに含むようにすることができる。この時、前記第２配光膜の配向方向は前記第１配光膜の配向方向と同一でありうる。
【００３２】
一実施形態において、前記表示基板の下部面に配置されて前記第１配光膜の配向方向と同一な偏光軸を有する第１偏光板と、前記対向基板の上部面に配置されて前記第１偏光板の偏光軸に対して垂直な偏光軸を有する第２偏光板をさらに含むようにすることができる。
【００３３】
一実施形態において、前記表示基板は前記第１ゲートラインと平行になるように配置された第２ゲートラインをさらに含み、前記第１ゲートラインは前記第１画素領域と前記第２画素領域との間に配置され、前記第１ゲートラインと前記第２ゲートラインとの間に前記第２画素領域が配置されるようにすることができる。
【００３４】
一実施形態において、前記表示基板は前記第１ゲートラインと平行になるように配置された第２ゲートラインをさらに含み、前記第１ゲートラインと前記第２ゲートラインとの間に前記第１及び第２画素領域が配置されるようにすることができる。この時、前記絶縁基板は、前記第２画素領域の前記第１方向に配置された第３画素領域をさらに含み、前記表示基板は前記第２方向に延長し、前記第３画素領域と前記第２ゲートラインとの間に配置された第３ゲートラインと、前記絶縁基板上に前記第３画素領域に配置された第３下部電極と、前記第３下部電極とオーバーラップし、前記第３方向に延長する第３スリットパターンを有する第３上部電極と、前記第３ゲートラインと電気的に接続され、前記第３画素領域に形成された第３スイッチング素子をさらに含むようにすることができる。また、前記対向基板は、前記第１及び第２スイッチング素子にオーバーラップする遮光パターンをさらに含むようにすることができ、前記第１方向を基準として前記第２画素領域と前記第３画素領域との間にオーバーラップする前記遮光パターンの幅は、前記第２スイッチング素子の一端から、前記第２及び第３ゲートラインを介して反対側の前記第３スイッチング素子の他端までの距離より狭いこともある。
【００３５】
本発明の実施形態に係る表示パネルは表示基板、対向基板及び液晶層を含む。前記表示基板は第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する絶縁基板と、前記絶縁基板上に前記第１方向と交差する第２方向に延長し、前記第１画素領域と前記第２画素領域の間に配置された第１ゲートラインと、前記第１及び第２画素領域各々に形成された第１下部電極及び第２下部電極と、前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１方向に向かって前記第１及び第２方向と異なり、互いに異なる第３方向及び第４方向に順次に延長した第１スリットパターンを有する第１上部電極と、前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１方向に向かって前記第４方向及び第３方向に順次に延長した第２スリットパターンを第２上部電極を含む。前記対向基板は前記表示基板と対向して前記第１及び第２画素領域にオーバーラップするカラーフィルタを含む。前記液晶層は前記表示基板と前記対向基板との間に介在する。
【００３６】
一実施形態において、前記第１及び第２上部電極が形成された絶縁基板上に形成され、前記第１及び第２画素領域各々での配向方向が互いに同じ第１配光膜をさらに含むようにすることができる。この時、前記第１配光膜の配向方向は前記第１方向または前記第２方向でありうる。
【００３７】
一実施形態において、前記カラーフィルタが形成された対向基板上に形成され、前記第１及び第２画素領域に対向する部分での配向方向が互いに同じ第２配光膜をさらに含むようにすることができる。この時、前記第２配光膜の配向方向は前記第１配光膜の配向方向と同一でありうる。
【００３８】
一実施形態において、前記表示基板の下部面に配置されて前記第１配光膜の配向方向と同じ偏光軸を有する第１偏光板及び前記対向基板の上部面に配置され、前記第１偏光板の偏光軸に対して垂直な偏光軸を有する第２偏光板をさらに含むようにすることができる。
【００３９】
本発明の実施形態に係る表示装置は表示パネル、ガンマ電圧生成部、制御部、及びデータ駆動部を含む。前記表示パネルは、第１下部電極及び前記第１下部電極にオーバーラップし、第１スリットパターンを有する第１上部電極を含む第１画素と、前記第１画素の第１方向に配置されて第２下部電極及び前記第２下部電極にオーバーラップし、前記第１スリットパターンの延長方向と異なる方向に延長した第２スリットパターンを有する第２上部電極を含む第２画素と、前記第１方向と異なる第２方向に延長した第１ゲートラインを含む。前記ガンマ電圧生成部は、第１ガンマ基準電圧集合及び前記第１ガンマ基準電圧集合と異なる電圧レベルを有する第２ガンマ基準電圧集合を生成する。前記制御部は前記第１及び第２画素に各々該当する第１及び第２画素データを出力する。前記データ駆動部は、前記第１画素データは前記第１ガンマ基準電圧集合に基づいて対応するアナログ形態の第１画素電圧に変換して出力し、前記第２画素データは前記第２ガンマ基準電圧集合に基づいて対応するアナログ形態の第２画素電圧に変換して出力する。
【００４０】
一実施形態において、前記制御部は外部から提供される映像信号を処理して前記第１及び第２画素データを出力し、前記第１及び第２ガンマ基準電圧集合の選択を制御するためのガンマ選択信号を共に出力し、前記データ駆動部は前記ガンマ選択信号により前記第１ガンマ基準電圧集合及び前記第２ガンマ基準電圧集合のうち、いずれか１つを選択するガンマ電圧選択部を含むようにすることができる。
【００４１】
一実施形態において、前記制御部は外部から提供される映像信号を処理して前記第１及び第２画素データを出力し、前記第１及び第２ガンマ基準電圧集合の選択を制御するためのガンマ選択信号を共に出力し、前記ガンマ電圧生成部は前記ガンマ選択信号により前記第１ガンマ基準電圧集合または前記第２ガンマ基準電圧集合を選択的に出力することができる。
【００４２】
この時、前記ガンマ電圧生成部は第１抵抗列を含み、外部から提供される電源電圧を利用して前記第１ガンマ基準電圧集合を生成する第１ガンマ部と、前記第１抵抗列と異なる第２抵抗列を含み、前記電源電圧を利用して前記第２ガンマ基準電圧集合を生成する第２ガンマ部、そして前記第１及び第２ガンマ基準電圧集合のうち、前記ガンマ選択信号に従って、前記第１ガンマ基準電圧集合または、前記第２ガンマ基準電圧集合を選択的に出力するガンマ電圧選択部を含むようにすることができる。
【００４３】
一実施形態において、前記第１及び第２ガンマ基準電圧集合はガンマ値が互いに異なることができる。
【００４４】
一実施形態において、前記第１スリットパターンの延長方向と前記第２スリットパターンの延長方向は、前記第２方向を基準として互いに対称になるようにすることができる。
【００４５】
一実施形態において、前記表示パネルは前記第１方向に延長して前記第１ゲートラインと交差し、前記第１及び第２画素のうち、少なくともいずれか１つと接続される第１データラインをさらに含むようにすることができる。
【００４６】
一実施形態において、前記第１及び第２画素は順次に動作し、前記第１及び第２ガンマ基準電圧集合の選択周期は前記第１及び第２画素の動作周期と同一であるようにすることができる
【発明の効果】
【００４７】
本発明の表示基板、表示パネル、及び表示装置によれば、画素各々は下部電極及び上部電極を有し、前記上部電極に形成されたスリットパターンによってシングルドメインを形成するので、高透過率を有するようにすることができる。同時に垂直な方向に隣接する画素の間には互いに異なるドメインを形成し、特に互いに対称なドメインを形成するのでマルチドメインの長所である視野角及び視認性を向上させることができる。従って、透過率低下によってマルチドメインの形成が難しい小型サイズの表示装置でマルチドメインの効果を獲得して視野角及び視認性の向上と共に透過率を向上させることができる。
【００４８】
また、ゲートラインは互いに異なるドメインを有する２つの画素領域単位で配置させることによって、ゲートラインにオーバーラップする遮光領域を集中させることができて前記遮光領域により互いに異なるドメインを形成する画素間の輝度差で発生する横線視認性問題を改善することができる。
【００４９】
また、互いに異なるシングルドメインを有する第１及び第２画素の駆動であって、互いに異なるガンマ基準電圧セットを利用して互いに異なるレベルの画素電圧を利用することによって、隣接画素の間に互いに異なるドメインによって発生する横線視認性問題を改善することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施形態に係る表示装置の構成図である。
【図２】図１に図示したデータ駆動部の構成図である。
【図３（ａ）】本発明の一実施形態に係る表示パネルを説明するための平面図である。
【図３（ｂ）】図３（ａ）のＩ−Ｉ’ラインに沿って切断した表示パネルの断面図である。
【図４】本発明の他の実施形態に係る表示装置の構成図である。
【図５】図４に図示したガンマ電圧生成部の構成図である。
【図６】図４に図示したデータ駆動部の構成図である。
【図７】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図８】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図９】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１０】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１１（ａ）】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１１（ｂ）】図１１（ａ）のＩＩ−ＩＩ’ラインに沿って切断した表示パネルの断面図である。
【図１２】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１３】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１４】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１５】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１６（ａ）】本発明のまた他の実施形態に係る表示パネルを説明するための等価回路図及び平面図である。
【図１６（ｂ）】本発明のまた他の実施形態に係る表示パネルを説明するための等価回路図及び平面図である。
【図１７】本発明のまた他の実施形態に係る表示パネルで対向基板に含まれる遮光パターンを説明するための平面図である。
【図１８】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１９（ａ）】本発明のまた他の実施形態に係る表示パネルを説明するための等価回路図及び平面図である。
【図１９（ｂ）】本発明のまた他の実施形態に係る表示パネルを説明するための等価回路図及び平面図である。
【図２０】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【発明を実施するための形態】
【００５１】
本明細書に開示されている本発明の実施形態に対して、特定の構造的ないし機能的説明は、単に本発明の実施形態を説明するための目的で例示されたものであり、本発明の実施形態は多様な形態で実施することができ、本明細書に説明された実施形態に限定されるものではない。
【００５２】
本発明は多様な変更を加えることができ、種々の形態を有するようにすることができるが、特定の実施形態を図面に例示して本明細書に詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物ないし代替物を含むものであると理解するべきである。
【００５３】
本明細書において、第１、第２等の用語は多様な構成要素を説明するのに使用することができるが、これらの構成要素がこのような用語によって限定されてはならない。前記用語は一つの構成要素を他の構成要素から区別する目的で使われる。例えば、本発明の権利範囲から逸脱せずに第１構成要素は第２構成要素と命名することができ、類似に第２構成要素も第１構成要素と命名することができる。
【００５４】
ある構成要素が他の構成要素に「連結されて」いる、または「接続されて」いると言及された場合には、その他の構成要素に直接的に連結されていたり、接続されていたりすることも意味するが、中間に他の構成要素が存在する場合も含むものであると理解するべきである。一方、ある構成要素が他の構成要素に「直接連結されて」いる、または「直接接続されて」いると言及された場合には、中間に他の構成要素が存在しないと理解すべきである。構成要素の間の関係を説明する他の表現、すなわち「〜間に」と「すぐに〜間に」または「〜に隣接する」と「〜に直接隣接する」等も同じように解釈すべきである。
【００５５】
本明細書で使用した用語は単に特定の実施形態を説明するために使用したもので、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本明細書で、「含む」または「有する」等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品または、これを組み合わせたのが存在するということを示すものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品または、これを組み合わせたものなどの存在または、付加の可能性を、予め排除するわけではない。
【００５６】
また、別に定義しない限り、技術的或いは科学的用語を含み、本明細書中において使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解するのと同一の意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有するものと理解するべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈してはならない。
【００５７】
以下、添付図面を参照して、本発明の望ましい実施形態をより詳細に説明する。図面上の同一構成要素に対しては同一参照符号を使用し、同一構成要素に対してのオーバーラップした説明は省略する。
【００５８】
図１は本発明の第１の実施形態に係る表示装置の構成図であり、図２は図１に図示したデータ駆動部の構成図である。
【００５９】
図１及び図２を参照すれば、表示装置１０は表示パネル１００、ガンマ電圧生成部１２、データ駆動部１４、制御部１６、及びゲート駆動部１８を含む。前記ガンマ電圧生成部１２、前記データ駆動部１４、前記制御部１６、及び前記ゲート駆動部１８は外部のグラフィック機器などのような画像ソースから提供される映像信号を利用して映像が表示されるように表示パネル１００を駆動する。
【００６０】
図１に図示はしなかったが表示装置１０は表示パネル１００で光を照射するバックライトアセンブリをさらに含む。前記バックライトアセンブリは、表示パネル１００の背面部に配置される。映像の表示方向は前記バックライトアセンブリから表示パネル１００に照射される光の進行方向として定義できる。
【００６１】
表示パネル１００は表示基板（或いは、下部基板）、対向基板（或いは、上部基板）及び液晶層を含む。前記対向基板は前記表示基板に対向する。前記液晶層は前記表示基板と前記対向基板との間に介在する。表示パネル１００は複数の画素ＰＸ及び前記画素ＰＸに接続された複数の信号ラインＧＬ１、ＧＬ２、ＤＬ１、ＤＬ２を含む。例えば、複数の画素ＰＸは第１画素ＰＸ１、第２画素ＰＸ２、第３画素ＰＸ３及び第４画素ＰＸ４を含むようにすることができる。平面上で第２画素ＰＸ２は第１画素ＰＸ１の第１方向Ｄ１に配置された画素として定義できる。そこで、第１方向Ｄ１は縦方向（或いは、列方向）でありうる。また、第３及び第４画素ＰＸ３、ＰＸ４は各々第１及び第２画素ＰＸ１、ＰＸ２の第２方向Ｄ２に配置された画素として定義できる。そこで、第２方向Ｄ２は第１方向Ｄ１と交差する方向、例えば、第１方向Ｄ１と垂直な方向であって横方向（或いは行方向）でありうる。即ち、画素ＰＸはマトリックス形態で配列された構造でありうる。
【００６２】
前記信号ラインＧＬ、ＤＬは、ゲートラインＧＬ及びゲートラインＧＬと交差するデータラインＤＬを含む。例えば、前記信号ラインＧＬ、ＤＬは、第１及び第２ゲートラインＧＬ１、ＧＬ２と、第１及び第２データラインＤＬ１、ＤＬ２を含むようにすることができる。第１及び第２ゲートラインＧＬ１、ＧＬ２は、第２方向Ｄ２に延長しながら互いに並ぶようにすることができる。第１及び第２データラインＤＬ１、ＤＬ２は、第１及び第２ゲートラインＧＬ１、ＧＬ２と交差する方向に延長しながら互いに並ぶようにすることができる。第１及び第２データラインＤＬ１、ＤＬ２は、第２方向Ｄ２と交差する第１方向Ｄ１に延長しながら互いに並ぶようにすることができる。前記信号ラインＧＬ、ＤＬは、画素ＰＸと接続される。例えば、画素ＰＸ各々は、１つのゲートラインＧＬ及び１つのデータラインＤＬと接続されるようにすることができる。
【００６３】
詳細に図示はしなかったが、画素ＰＸ各々は一対の電界形成電極と前記液晶層を含む。前記一対の電界形成電極は下部電極及び下部電極にオーバーラップする上部電極を含む。上部電極はドメイン形成のためのスリットパターンを有する。画素ＰＸそれぞれの上部電極に形成されたスリットパターンに沿う電界を通じて前記画素ＰＸ各々にドメインが形成される。第１及び第２画素ＰＸ１、ＰＸ２は、互いに異なるドメインを有する。例えば、第１画素ＰＸ１と第２画素ＰＸ２のドメインは、ゲートラインＧＬのうちの１つを基準として互いに対称な構造でありうる。つまり、第１及び第２画素ＰＸ１、ＰＸ２のドメインは、ゲートラインＧＬの延長方向の第２方向Ｄ２を基準として対称な構造でありうる。また、第３及び第４画素ＰＸ３、ＰＸ４は互いに異なるドメインを有する。例えば、ゲートラインＧＬ或いは第２方向Ｄ２を基準として互いに対称な構造でありうる。その時、第３及び第４画素ＰＸ３、ＰＸ４のドメインは各々第１及び第２画素ＰＸ１、ＰＸ２のドメインと同一でもありうる。即ち、画素ゲートラインＧＬの延長方向の第２方向Ｄ２に沿って配置された画素ＰＸは互いに同一ドメインを有し、データラインＤＬの延長方向の第１方向Ｄ１に沿って配置され、互いに隣接した画素ＰＸは互いに異なるドメインを有する。
【００６４】
表示パネル１００の構造に対しては、以下で図面を添付しより詳細に説明する。
【００６５】
ガンマ電圧生成部１２は表示パネル１００の画素ＰＸで印加される階調電圧の基礎になるガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２を生成する。特に、ガンマ電圧生成部２００は第１ガンマ基準電圧集合ＶＲＥＦ１及び第２ガンマ基準電圧集合ＶＲＥＦ２を生成する。第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２は、互いに異なる電圧レベルを有する。例えば、第１ガンマ基準電圧集合ＶＲＥＦ１は第１ガンマ値を有する第１ガンマカーブによる電圧の集合であり、第２ガンマ基準電圧集合ＶＲＥＦ２は、第１ガンマ値と異なる第２ガンマ値を有する第２ガンマカーブによる電圧の集合でありうる。前記第１及び第２ガンマ値は、各々第１及び第２画素ＰＸ１、ＰＸ２のドメインにともなう偏差を補償するための値でありうる。第１ガンマ基準電圧集合ＶＲＥＦ１は第１画素ＰＸ１の補償駆動のための電圧レベルを有し、第２ガンマ基準電圧集合ＶＲＥＦ２は、第２画素ＰＸ２の補償駆動のための電圧レベルを有するようにすることができる。また、画素第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２は、第１方向Ｄ１に沿って配列された画素ＰＸごとに別に適用するための電圧集合でありうる。
【００６６】
詳細に図示はしなかったが、ガンマ電圧生成部１２は第１ガンマ基準電圧集合ＶＲＥＦ１の生成のための第１ガンマ部及び第２ガンマ基準電圧集合ＶＲＥＦ２の生成のための第２ガンマ部を含むようにすることができる。前記第１ガンマ部は電圧分配のための第１抵抗列を含む。前記第２ガンマ部は電圧分配のための第２抵抗列を含む。前記第１及び第２抵抗列は互いに異なる複数の抵抗を含む。第１及び第２ガンマ部は各々電源発生部（図示せず）から電源電圧を提供され、前記電源電圧を分配して第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２を生成する。ガンマ電圧生成部１２は生成された第１ガンマ基準電圧集合ＶＲＥＦ１と第２ガンマ基準電圧集合ＶＲＥＦ２を共にデータ駆動部３００に供給する。
【００６７】
データ駆動部１４は、制御部１６から画素ＰＸの画素データＤＡＴＡ’及び制御信号ＣＯＮＴ１、ＧＳＥＬの提供を受ける。データ駆動部１４は、第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２に基づいて画素データＤＡＴ’を前記画素データＤＡＴＡ’と対応するアナログ形態の画素電圧に変換してデータラインＤＬを通じて該当画素ＰＸに出力する。この時、第１画素ＰＸ１に該当する第１画素データは第１ガンマ基準電圧集合ＶＲＥＦ１に基づいて第１画素電圧に変換され、前記第１画素電圧は前記第１画素ＰＸ１に出力される。これとは異なって、第２画素ＰＸ２に該当する第２画素データは、第２ガンマ基準電圧集合ＶＲＥＦ２に基づいて第２画素電圧に変換され、前記第２画素電圧は前記第２画素ＰＸ２に出力される。制御部４００で提供される画素ＰＸの画素データＤＡＴＡ’はデジタル形態である。従って、データ駆動部１４はデジタル形態の画素データＤＡＴＡ’を対応するアナログ形態の画素電圧に変換して出力する。
【００６８】
制御信号ＣＯＮＴ１、ＧＳＥＬは、データ制御信号ＣＯＮＴ１及びガンマ選択信号ＧＳＥＬを含む。データ制御信号ＣＯＮＴ１は第２方向Ｄ２に沿って配列された行単位の画素ＰＸに対するデータの伝送を指示する水平開始信号ＳＴＨ、データラインＤＬに該当画素電圧を印加するロード信号ＬＯＡＤ及びタイミング同期のためのデータクロック信号ＤＣＬＫを含む。また、データ制御信号ＣＯＮＴ１は、画素電圧の極性を反転させる極性反転信号をさらに含むようにすることができる。ガンマ選択信号ＧＳＥＬは、第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２の選択を制御するための信号である。ガンマ選択信号ＧＳＥＬは、第１ガンマ基準電圧集合ＶＲＥＦ１または第２ガンマ基準電圧集合ＶＲＥＦ２の選択を指示する制御信号である。第１及び第２画素ＰＸ１に該当する画素データ変換に各々第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２が利用されるので、ガンマ選択信号ＧＳＥＬは、画素水平開始信号ＳＴＨと同一周期を有するようにすることができる。即ち、第１方向に沿って配置された第１及び第２画素ＰＸ１、ＰＸ２は順次に動作し、前記第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２の選択周期は前記第１及び第２画素ＰＸ１、ＰＸ２の動作周期と同一である。
【００６９】
データ駆動部１４はシフトレジスタ１４ａ、ラッチ１４ｂ、デジタル−アナログ変換器１４ｃ、バッファ１４ｄ及びガンマ電圧選択部１４ｅを含む。シフトレジスタ１４ａは水平開始信号ＳＴＨ及びデータクロック信号ＤＣＬＫを入力受ける。シフトレジスト１４ａは水平開始信号ＳＴＨが印加されれば、データクロック信号ＤＣＬＫにより入力される画素データＤＡＴＡ’を順にシフトさせてラッチ１４ｂに提供する。ラッチ１４ｂはシフトレジスタ１４ａから提供された画素データＤＡＴＡ’を蓄積し、ロード信号ＬＯＡＤに応答して蓄積された画素データＤＡＴＡ’を同時にデジタル−アナログ変換器１４ｃに出力する。デジタル−アナログ変換器１４ｃはガンマ電圧選択部１４ｅから提供される第１ガンマ基準電圧集合ＶＲＥＦ１、または、第２ガンマ基準電圧集合ＶＲＥＦ２に基づいて画素データＤＡＴＡ’を対応するアナログ形態の画素電圧に変換してバッファ１４ｄに出力する。図示はしなかったが、デジタル−アナログ変換器１４ｃは極性反転信号を入力受けることができ、極性反転信号により極性が反転した画素電圧を出力する。バッファ１４ｄはデジタル−アナログ変換器１４ｃから提供される画素電圧をデータラインＤＬに出力することによって、該当画素ＰＸに提供する。ガンマ電圧選択部１４ｅはガンマ電圧生成部１２から第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２の入力を共に受けて、ガンマ選択信号ＧＳＥＬに従って第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２のうち、いずれか１つの集合を選択してデジタル−アナログ変換器１４ｃに出力する。結果的に、ガンマ電圧選択部１４ｅは第１画素ＰＸ１の駆動区間に第１ガンマ基準電圧集合ＶＲＥＦ１を選択して出力し、第２画素ＰＸ２の駆動区間に第２ガンマ基準電圧集合ＶＲＥＦ２を選択して出力する。ガンマ電圧選択部１４ｅは複数の信号のうちのいずれか１つを出力するマルチプレクサ（Multiplexer）を含むようにすることができる。
【００７０】
制御部１６はグラフィック機器のような外部の画像ソースから映像信号ＤＡＴＡ及び同期信号ＣＯＮＴの入力を受ける。同期信号ＣＯＮＴは垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネイブル信号ＤＥ、メインクロック信号ＭＣＬＫを含む。制御部１６は入力を受けた同期信号ＣＯＮＴに基づいて表示パネル１００を駆動するためのガンマ選択信号ＧＳＥＬ、データ制御信号ＣＯＮＴ１及びゲート制御信号ＣＯＮＴ２を生成し出力する。データ制御信号ＣＯＮＴ１及びゲート制御信号ＣＯＮＴ２は、各々データ駆動部１４及びゲート駆動部１８に出力する。データ駆動部１４に出力される画素ＰＸの画素データは、赤色画素、緑色画素及び青色画素に対応する３色の画素データを含むようにすることができる。
【００７１】
ゲート駆動部１８は制御部１６に提供されるゲート制御信号ＣＯＮＴ２に応答してゲートラインＧＬを活性化させるゲート信号を順次に出力する。即ち、ゲート信号を順次に出力することによって、前記ゲート駆動部１８と接続された画素ＰＸを順次に活性化させて画素電圧の印加を受けるための準備状態にさせる。ゲート制御信号ＣＯＮＴ２は走査開始を知らせる走査開始信号ＳＴＶ及びゲートオン電圧Ｖｏｎの出力時間を制御するためのクロック信号ＣＬＫを含む。ゲート駆動部１８は、ゲート信号の生成のためのゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦを電源発生部（図示せず）から提供を受ける。
【００７２】
以下、表示パネル１００に対してより詳細に説明する。
図３（ａ）は本発明の一実施形態に係る表示パネルを説明するための平面図であり、（ｂ）は（ａ）のI−I'ラインに沿って切断した表示パネルの断面図である。
【００７３】
図３（ａ）及び図３（ｂ）を参照すれば、表示パネル１００は表示基板１１０、対向基板１２０及び液晶層１３０を含む。対向基板１２０は表示基板１１０に対向し、液晶層１３０は表示基板１１０と対向基板１２０との間に介在する。液晶層１３０は液晶分子ＬＣを含むようにすることができる。表示パネル１００は第１偏光板１０２及び第２偏光板１０４をさらに含むようにすることができる。
【００７４】
表示基板１１０は第１絶縁基板１１１及び第１絶縁基板１１１上に形成された複数の信号ラインと電界形成のための複数の電界形成電極を含む。表示基板１１０は前記電界形成電極の動作制御のためのスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と液晶分子ＬＣの初期配向のため第１配光膜１１２をさらに含むようにすることができる。
【００７５】
第１絶縁基板１１１はガラス、または、プラスチックなどの透明な絶縁材質で形成される。第１絶縁基板１１は画素ＰＸに対応する複数の画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。例えば、複数の画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は、第１画素領域ＰＡ１、第２画素領域ＰＡ２、第３画素領域ＰＡ３、及び第４画素領域ＰＡ４を含むようにすることができる。第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は、各々図１及び図２で説明した第１〜第４画素ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４を形成するための領域として定義する。第２画素領域ＰＡ２は、第１画素領域ＰＡ１の第１方向Ｄ１に配置された画素領域として定義できる。そこで、第１方向Ｄ１は縦方向（或いは、列方向）でありうる。また、第３画素領域ＰＡ３は、第１画素領域ＰＡ１の第２方向Ｄ２に配置された画素領域として定義でき、第４画素領域ＰＡ４は第２画素領域ＰＡ２の第２方向Ｄ２に配置された画素領域として定義できる。即ち、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は、マトリックス形態で配列される。そこで、第２方向Ｄ２は第１方向Ｄ１に対して垂直な方向であって、横方向（或いは、行方向）でありうる。
【００７６】
前記信号ラインは第１ゲートラインＧＬ１及び第２ゲートラインＧＬ２と、第１データラインＤＬ１及び第２データラインＤＬ２を含むようにすることができる。第１及び第２ゲートラインＧＬ１、ＧＬ２は、第２方向Ｄ１に延長することができる。第１ゲートラインＧＬ１は第１画素領域ＰＡ１と第２画素領域ＰＡ２との間及び第３画素領域ＰＡ３と第４画素領域ＰＡ４との間に配置されるようにすることができる。第２ゲートラインＧＬ２は、第１ゲートラインＧＬ１の第１方向Ｄ１に配置される。例えば、第２ゲートラインＧＬ２は第１ゲートラインＧＬ１と並ぶように配置され、第２画素領域ＰＡ２及び第４画素領域ＰＡ４が、第１ゲートラインＧＬ１と第２ゲートラインＧＬ２との間に配置される。第１データラインＤＬ１と第２データラインＤＬ２は、第１方向Ｄ１に延長することができる。第１及び第２データラインＤＬ１、ＤＬ２は、ジグザグ（zigzag）形態で第１方向Ｄ１に延長されるようにすることができ、ジグザグ形態は電界形成電極の形状によって定義できる。
【００７７】
図面では図示することはなかったが、表示基板１００は第１及び第２ゲートラインＧＬ１、ＧＬ２の一端に形成されたパッド部（図示せず）をさらに含むようにすることができる。パッド部はゲート駆動部１８と電気的に接続する。
【００７８】
前記電界形成電極は第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４と、第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４を含む。第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４と、第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４は、透明導電性物質から形成された透明電極でありうる。これとは異なって、第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４は、透明導電性物質から形成された透明電極であり、第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４は、不透明導電性物質から形成された不透明電極でもある。
【００７９】
第１下部電極１１３＿１は第１画素領域ＰＡ１に形成される。第１下部電極１１３＿１はプレート形態を有するようにすることができる。第１下部電極１１３＿１の外郭は第１ゲートラインＧＬ１、第１及び第２データラインＤＬ１、ＤＬ２と部分的にオーバーラップすることができる。
【００８０】
第２下部電極１１３＿２は第２画素領域ＰＡ２に形成される。第２下部電極１１３＿２はプレート形態を有するようにすることができる。第２下部電極１１３＿２の外郭は第１及び第２ゲートラインＧＬ１、ＧＬ２、第１及び第２データラインＤＬ１、ＤＬ２と部分的にオーバーラップするようにすることができる。
【００８１】
第１下部電極１１３＿１と第２下部電極１１３＿２は、一体で形成されるようにすることができる。第１下部電極１１３＿１と第２下部電極１１３＿２が互いに隣接する領域で第１及び第２下部電極１１３＿１、１１３＿２の終端が互いに接続されるようにすることができる。例えば、第１ゲートラインＧＬ１上で第１下部電極１１３＿１と第２下部電極１１３＿２とが、互いに接続されるようにすることができる。第１下部電極１１３＿１及び第２下部電極１１３＿２は、共通電圧が印加される共通電極でありうる。これとは異なって、第１下部電極１１３＿１と第２下部電極１１３＿２は離隔されて物理的に互いに分離し、図示していない別途の共通電極線を通じて共通電圧の印加を受ける分離型構造でありうる。例えば、前記分離型構造は、島型でありうる。
【００８２】
第３下部電極１１３＿３は第３画素領域ＰＡ３に形成され、第４下部電極１１３＿４は、第４画素領域ＰＡ４に形成される。第３及び第４下部電極１１３＿３、１１３＿４は、第１及び第２下部電極１１３＿１、１１３＿２の場合のように、その終端が互いに接続された一体型構造を有するようにすることができる。これとは異なって、第３及び第４下部電極１１３＿３、１１３＿４は、互いに独立的な構造を有し、図示されなかった別途の共通電極線を通じて共通電圧の印加を受けることができる。第３及び第４下部電極１１３＿３、１１３＿４各々は、実質的に第１及び第２下部電極１１３＿１、１１３＿２と同じ構造を有するようにすることができる。
【００８３】
図３（ａ）及び図３（ｂ）では第１及び第２下部電極１１３＿１、１１３＿２が一体型構造を有し、第３及び第４下部電極１１３＿３、１１３＿４が一体型構造を有する。例えば、第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４は、ストライプ構造を有する。これとは異なって、第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４は全体的に一体型構造を有するようにすることもできる。第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４が一体型構造を有する場合、一体型構造の電極はスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４及びコンタクト領域を除いた領域、または、少なくともスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４のコンタクト領域を除いた領域に形成される。
【００８４】
第１上部電極１１４＿１は第１画素領域ＰＡ１に形成され、第１下部電極１１３＿１と絶縁してオーバーラップする。第１上部電極１１４＿１は液晶層１３０のドメイン（domain）形成のために、第１スリットパターン１１５＿１を有する。第１スリットパターン１１５＿１は、第１及び第２方向Ｄ１、Ｄ２と異なる第３方向に延長する。そこで、第３方向は第１及び第２方向Ｄ１、Ｄ２に対して、所定角度に傾斜する方向でありうる。第１スリットパターン１１５＿１のスリットは同一間隔で互いに離隔されて平行になるように配置することができる。第１上部電極１１４＿１は第１スイッチング素子ＳＷ１と電気的に接続することができる。
【００８５】
第１スイッチング素子ＳＷ１は、第１ゲートラインＧＬ１及び第１データラインＤＬ１と電気的に接続する。第１スイッチング素子ＳＷ１は第１画素領域ＰＡ１に配置される。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１と接続されたゲート電極ＧＥ、第１データラインＤＬ１と接続されたソース電極ＳＥ、半導体層１１６ａと半導体層１１６ａ上に形成されたオーミックコンタクト層１１６ｂを含むアクティブパターンＡＰ及びソース電極ＳＥと離隔されたドレーン電極ＤＥを含むようにすることができる。ドレーン電極ＤＥは第１上部電極１１４＿１とコンタクト（contact）することによって、第１上部電極１１４＿１が第１スイッチング素子ＳＷ１と電気的に接続することができる。第１上部電極１１４＿１は第１スイッチング素子ＳＷ１のスイッチング動作によって第１データラインＤＬ１から画素電圧の印加を受ける画素電極でありうる。
【００８６】
第２〜第４上部電極１１４＿２、１１４＿３、１１４＿４各々は形成位置及びスリットパターンの延長方向を除いては第１上部電極１１４＿１と実質的に同一であり、第２〜第４スイッチング素子ＳＷ２、ＳＷ３、ＳＷ４は、電気的連結を除いては第１スイッチング素子ＳＷ１と実質的に同一である。従って、繰り返しの説明は省略し、主に差異点を簡略に説明する。
【００８７】
第２上部電極１１４＿２は、第２画素領域ＰＡ２に形成され、第２下部電極１１３＿２と絶縁してオーバーラップする。第２上部電極１１４＿２は液晶層１３０のドメインを形成するための第２スリットパターン１１５＿２を有する。第２スリットパターン１１５＿２は、第１及び第２方向Ｄ１、Ｄ２と異なり、第３方向とも異なる第４方向に延長する。例えば、第４方向は、第１ゲートラインＧＬ１を基準として第３方向と対称な方向でありうる。即ち、第４方向は第２方向Ｄ２を基準として第３方向と対称な方向でありうる。第２スリットパターン１１５＿２のスリットは、同一間隔で互いに離隔して平行になるように配置される。第２上部電極１１４＿２は第２スイッチング素子ＳＷ２と電気的に接続する。
【００８８】
第２スイッチング素子ＳＷ２は、第２ゲートラインＧＬ２及び第１データラインＤＬ１と電気的に接続する。第２スイッチング素子ＳＷ２は第２画素領域ＰＡ２に配置される。第２上部電極１１４＿２は、第２スイッチング素子ＳＷ２と電気的に接続することによって、第２スイッチング素子ＳＷ２のスイッチング動作によって第１データラインＤＬ１から画素電圧の印加を受ける画素電極でありうる。
【００８９】
第１及び第２データラインＤＬ１、ＤＬ２と隣接した第１及び第２上部電極１１４＿１、１１４＿２それぞれの辺は、第１及び第２スリットパターン１１５＿１、１１５＿２の延長方向に延長する。従って、第１上部電極１１４＿１の辺は第１スリットパターン１１５＿１と平行であり、第２上部電極１１４＿２の辺は第２スリットパターン１１５＿２と平行である。第２データラインＤＬ２は、折り曲げ構造を有するようにすることができる。表示基板１１０全体として見る時、第２データラインＤＬ２は、第１方向Ｄ１を沿って折り曲げ構造が繰り返しのジグザグパターンを有するようにすることができる。この時、第２データラインＤＬ２は第１スリットパターン１１５＿１及び第２スリットパターン１１５＿２と平行になるように延長した部分を含むようにすることができる。具体的に、第２データラインＤＬ２は第１画素領域ＰＡ１と第３画素領域ＰＡ３との間で第１スリットパターン１１５＿１の延長方向と同じ第３方向に延長した部分を含む。また、前記第２データラインＤＬ２は、第２画素領域ＰＡ２と第４画素領域ＰＡ４との間で第２スリットパターン１１５＿２の延長方向と同じ第４方向に延長した部分を含む。
【００９０】
また、第１データラインＤＬ１は第２データラインＤＬ２と同じ折り曲げ構造を有するようにすることができる。第１データラインＤＬ１は第１方向Ｄ１に沿って折り曲げ構造が繰り返しのジグザグパターンを有するようにすることができる。第１及び第２データラインＤＬ１、ＤＬ２は、第１及び第２画素領域ＰＡ１、ＰＡ２を間に置いて配置される。第１データラインＤＬ１が第２データラインＤＬ２と同じ形状を有するようにすることによって、第１及び第２データラインＤＬ１、ＤＬ２は互いに平行になることができる。
【００９１】
第１及び第２データラインＤＬ１、ＤＬ２と隣接した第１及び第２上部電極１１４＿１、１１４＿２の辺は、第１及び第２データラインＤＬ１、ＤＬ２と平行になることができる。
【００９２】
第３上部電極１１４＿３は、第３画素領域ＰＡ３に形成され、第３下部電極１１３＿３とオーバーラップする。第３上部電極１１４＿３は第１スリットパターン１１５＿１と同じ方向に延長した第３スリットパターン１１５＿３を含む。即ち、第３上部電極１１４＿３は第３方向に延長する第３スリットパターン１１５＿３を含む。第３上部電極１１４＿３は第３スイッチング素子ＳＷ３と接続される。
【００９３】
第３スイッチング素子ＳＷ３は第１ゲートラインＧＬ１及び第２データラインＤＬ２と電気的に接続する。第３スイッチング素子ＳＷ３は、第３画素領域ＰＡ３に配置される。第３上部電極１１４＿３は、第３スイッチング素子ＳＷ３と電気的に接続することによって、第３スイッチング素子ＳＷ３のスイッチング動作に伴って第２データラインＤＬ２から画素電圧の印加を受ける画素電極でありうる。
【００９４】
第４上部電極１１４＿４は、第４画素領域ＰＡ４に形成され第４下部電極１１３＿４とオーバーラップする。第４上部電極１１４＿４は第２スリットパターン１１５＿２と同じ方向に延長した第４スリットパターン１１５＿４を含む。即ち、第４上部電極１１４＿４は、第４方向に延長する第４スリットパターン１１５＿４を含む。第４上部電極１１４＿４は第４スイッチング素子ＳＷ４と接続される。
【００９５】
第４スイッチング素子ＳＷ４は、第２ゲートラインＧＬ２及び第２データラインＤＬ２と電気的に接続する。第４スイッチング素子ＳＷ４は、第４画素領域ＰＡ４に配置される。第４上部電極１１４＿４は第４スイッチング素子ＳＷ４と電気的に接続することによって、第４スイッチング素子ＳＷ４のスイッチング動作に伴って第２データラインＤＬ２から画素電圧の印加を受ける画素電極でありうる。従って、第３上部電極１１４＿３は第１上部電極１１４＿１と同じ方向に液晶層１３０のドメインを形成し、第４上部電極１１４＿４は第２上部電極１１４＿２と同じ方向に液晶層１３０のドメインを形成する。第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４は、行方向に配置された電極は、互いに同一ドメインを有し、列方向に配置された電極は互いに異なるドメインを有する。行単位で同一ドメインを有しながら、列方向に隣接する行間は互いに異なるドメインを有する構成である。
【００９６】
第１配光膜１１２は、前記第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４が形成された第１絶縁基板１１１上に形成される。第１配光膜１１２は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４での配向方向が互いに同一になるように処理されて、平面から見る時、前記第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４での第１配光膜１１２の表面方向性が互いに同一であるようにすることもできる。即ち、第１配光膜１１２は前記第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４で単一配向方向に処理される。前記第１配光膜１１２が前記第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４で単一配向方向に処理されるということは、第１配光膜１１２は第１絶縁基板１１１の全面に形成され、第１絶縁基板１１１の全面に対して単一配向方向を有することを意味する。そこで、第１配光膜１１２の配向方向は、第１配光膜１１２が液晶を配向させる方向として定義できる。第１配光膜１１２はラビング処理または光配向処理を通じて前記配向方向を有するようにすることができる。第１配光膜１１２は多様な方式で前記配向方向を有するようにすることができる。
【００９７】
第１配光膜１１２の配向方向は第１方向Ｄ１または第２方向Ｄ２を有するようにすることができる。第１配光膜１１２が第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に対して第１方向Ｄ１または第２方向Ｄ２の配向方向を有するようにすることによって、第１及び第２スリットパターン１１５＿１、１１５＿２の方向に対する均衡を成すことができる。従って、第１画素領域ＰＡ１と第２画素領域ＰＡ２は、互いに対称な方向への液晶駆動が可能であり、第３画素領域ＰＡ３と第４画素領域ＰＡ４は互いに対称な方向への液晶駆動が可能になる。従って、前記表示基板１１０を利用する場合、全体的に左右両側方向への視野角が均衡を成すようにすることができる。
【００９８】
このような表示基板１１０の製造方法に対して簡略に説明する。
第１絶縁基板１１１上にゲート金属層を形成し、ゲート金属層をパターニングして第１及び第２ゲートラインＧＬ１、ＧＬ２とゲート電極ＧＥを含むゲートパターンを形成する。ゲート金属層は導電性金属としてアルミニウム（Ａｌ）、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）などを含むようにすることができる。ゲートパターンが形成された第１絶縁基板１１１上にゲート絶縁膜１１７を形成する。例えば、ゲート絶縁膜１１７は窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）等で形成されるようにすることができる。
【００９９】
ゲート絶縁膜１１７上にはアクティブパターンＡＰをゲート電極ＧＥとオーバーラップするように形成する。アクティブパターンＡＰは半導体層１１６ａと半導体層１１６ａ上に形成されるオーミックコンタクト層１１６ｂを含むようにすることができる。続いて、アクティブパターンＡＰが形成された絶縁基板１１１上にデータ金属層を形成し、データ金属層をパターニングして第１及び第２データラインＤＬ１、ＤＬ２、ソース電極ＳＥ及びドレーン電極ＤＥを含むソースパターンを形成する。ソースパターンが形成された第１絶縁基板１１１上にパッシベーション層１１８を形成する。
【０１００】
第１パッシベーション層１１８上に第１透明電極層を形成しパターニングして第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４各々に第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４を形成する。
【０１０１】
続いて、第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４が形成された第１絶縁基板１１１上に第２パッシベーション層１１９を形成する。第２パッシベーション層１１９は前記第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４をカバーすることができる。
【０１０２】
第１及び第２パッシベーション層１１８、１１９をエッチングしてコンタクトホールを形成する。コンタクトホールを通じてドレーン電極ＤＥの一部が露出する。コンタクトホールが形成された第１及び第２パッシベーション層１１８、１１９上に第２透明電極層を形成しパターニングして第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４を形成する。第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４各々は、液晶のドメイン形成のため第１〜第４スリットパターン１１５＿１、１１５＿２、１１５＿３、１１５＿４を有する。第１及び第３上部電極１１４＿１、１１４＿３各々に形成された第１及び第３スリットパターン１１５＿１、１１５＿３は互いに同じ第３方向に延長する。また、第２及び第４上部電極１１４＿２、１１４＿４各々に形成された第２及び第４スリットパターン１１５＿２、１１５＿４は互いに同じ第４方向に延長する。ここで、第３方向と第４方向は互いに異なる方向であり、望ましくは第１ゲートラインＧＬ１を基準（例えば、第２方向を基準）として互いに対称な方向でありうる。
【０１０３】
第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４が形成された第１絶縁基板１１１上に予備膜を形成し、予備膜表面を第１方向Ｄ１でラビング処理または、光配向処理して第１配光膜１１２を形成することができる。予備膜表面は第２方向Ｄ２でラビング処理することもできる。第１配光膜１１２は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４全体で互いに同じ配向方向を有するようにすることができる。配向方向は液晶を配向させる方向として定義することができる。前記表示基板１１０の製造方法は、前記説明した順序と異なる工程順序によって形成されるようにすることができ、必ず上記において説明した方法で制限されるのではない。
【０１０４】
対向基板１２０は第２絶縁基板１２１と前記絶縁基板１２１上に形成された遮光パターンＢＭ及びカラーフィルタＣＦを含む。対向基板１２０は液晶の初期配向のために第２配光膜１２２をさらに含むようにすることができる。
【０１０５】
遮光パターンＢＭは表示基板１１０に形成されたスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、信号ラインＧＬ１、ＧＬ２、ＤＬ１、ＤＬ２にオーバーラップするように形成される。
【０１０６】
カラーフィルタＣＦは表示基板１１０の画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４各々にオーバーラップするように形成される。カラーフィルタＣＦは赤色フィルタＲ、緑色フィルタＧ、青色フィルタＢを含むようにすることができる。これとは異なって、カラーフィルタＣＦは、他の色を含むようにすることもできる。カラーフィルタＣＦの色組合は、多様に適用可能であり、カラーフィルタＣＦの色組合によってその範囲が制限されるのではない。
【０１０７】
第２配光膜１２２は遮光パターンＢＭ及びカラーフィルタＣＦが形成された第２絶縁基板１２０上に形成される。第２配光膜１２２は表示基板１１０と対向して液晶層１３０と接する第２絶縁基板１２０の一面に形成される。第２配光膜１２２は実質的に第１配光膜１１２と同じ方式で形成される。具体的に、第２配光膜１２２は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に対応する領域での配向方向が互いに同一になるように処理されて、平面から見る時、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に対応する領域での表面方向性が互いに同一なこともある。即ち、第２配光膜１２２は第２絶縁基板１２１の全面に対して単一配向方向を有するように形成する。第２配光膜１２２の配向方向形成はラビング処理または光配向処理を通じて形成されるようにすることができる。ここで、配向方向は、第２配光膜１２２が液晶を配向させる方向として定義することができる。
【０１０８】
第２配光膜１２１の配向方向は第１配光膜１１２の配向方向と同一なこともある。即ち、第２配光膜１２１の配向方向は第１方向Ｄ１または第２方向Ｄ２でありうる。例えば、第１配光膜１１２の配向方向が第１方向Ｄ１ならば第２配光膜１２１の配向方向も第１方向Ｄ１であり、第１配光膜１１２の配向方向が第２方向Ｄ２ならば第２配光膜１２２の配向方向も第２方向Ｄ２となる。
【０１０９】
第１偏光板１０２及び第２偏光板１０４各々は表示基板１１０及び対向基板１２０の外側面に配置される。
【０１１０】
第１偏光板１０２は表示基板１１０の下部ならば、即ち、第１絶縁基板１１１で液晶層１３０と接する面の反対面に配置される。第１偏光板１０２は表示基板１１０に備わった第１配光膜１１２の配向方向と同じ方向の偏光軸を有する。例えば、第１配光膜１１２の配向方向が第１方向Ｄ１ならば第１偏光板１０２は第１方向Ｄ１の偏光軸を有し、第１配光膜の配向方向が第２方向Ｄ２ならば第１偏光板１０２は第２方向Ｄ２の偏光軸を有する。
【０１１１】
第２偏光板１０４は対向基板１２０の上部ならば、即ち、第２絶縁基板１２１で液晶層１３０と接する面の反対面に配置される。第２偏光板１０４の偏光軸は第１偏光板１０２の偏光軸と垂直なように配置される。従って、第２偏光板１０４は対向基板１２０に備わった第２配光膜１２２の配向方向と垂直な方向の偏光軸を有する。
【０１１２】
表示パネル１００で第１〜第４画素ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に形成された電界形成電極及び液晶層によって定義できる。即ち、第１画素ＰＸ１は、第１下部電極１１３＿１、第１上部電極１１４＿１及び第１画素領域ＰＡ１にオーバーラップする液晶層１３０で定義できる。第２画素ＰＸ２は第２下部電極１１３＿２、第２上部電極１１４＿２及び第２画素領域ＰＡ２にオーバーラップする液晶層１３０で定義できる。第３画素ＰＸ３は第３下部電極１１３＿３、第３上部電極１１４＿３及び第３画素領域ＰＡ３にオーバーラップする液晶層１３０で定義できる。第４画素ＰＸ４は第４下部電極１１３＿４、第４上部電極１１４＿４及び第４画素領域ＰＡ４にオーバーラップする液晶層１３０で定義できる。
【０１１３】
上記説明によれば、第１〜第２画素ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４各々はドメイン形成のために電界形成電極のうちのいずれか１つの第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４に各々第１〜第４スリットパターン１１５＿１、１１５＿２、１１５＿３、１１５＿４を適用する。具体的に、第１〜第４画素ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４各々がシングルドメインを有しながら、第１及び第２画素ＰＸ１、ＰＸ２のドメイン方向を互いに異なるようにし、前記第３及び第４画素ＰＸ３、ＰＸ４のドメイン方向を互いに異なるように構成する。第１ゲートラインＧＬ１を基準として第１及び第２画素ＰＸ１、ＰＸ２のドメインが互いに対称になるようにし、第３及び第４画素ＰＸ３、ＰＸ４のドメインが互いに置き換える。同時に、第１配光膜１１２の配向方向を表示基板１１０に対し全体的に単一方向に形成する。これに伴い、シングルドメインを通じて透過率を向上させると同時に、マルチドメインを通じて視野角及び視認性を向上させることができる。
【０１１４】
それとともに、互いにドメインが異なる第１画素ＰＸ１と第２画素ＰＸ２の駆動電圧の基礎となるガンマ基準電圧集合を互いに異なる集合を使うことによって、ドメイン形成により発生できる輝度差を補償して横線視認性問題を改善する。
【０１１５】
図４は本発明の他の実施形態に係る表示装置の構成図であり、図５は図４に図示したガンマ電圧生成部の構成図であり、図６は図４に図示したデータ駆動部の構成図である。
【０１１６】
図４、図５及び図６を参照すれば、表示装置２０は表示パネル２００、ガンマ電圧生成２２及びデータ駆動部２４、制御部２６、及びゲート駆動部２８を含む。ガンマ電圧生成部２２及びデータ駆動部２４、制御部２６、及びゲート駆動部２８は外部のグラフィック機器などのような画像ソースから提供される映像信号を利用して映像が表示されるように表示パネル２００を駆動する。
【０１１７】
ここで、本発明の第２の実施形態に他の表示装置２０はガンマ電圧生成部２２及びデータ駆動部２４を除いては図１及び図２で説明した表示装置１０と実質的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。
【０１１８】
ガンマ電圧生成部２２は表示パネル２００の画素ＰＸで印加される実質的な駆動電圧、例えば、階調電圧の基礎となるガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２を生成する。特に、ガンマ電圧生成部２２は第１ガンマ基準電圧集合ＶＲＥＦ１及び第２ガンマ基準電圧集合ＶＲＥＦ２を生成し、第１ガンマ基準電圧集合ＶＲＥＦ１または第２ガンマ基準電圧集合ＶＲＥＦ２を選択的に出力する。第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２は、互いに異なる電圧レベルを有する。例えば、第１ガンマ基準電圧集合ＶＲＥＦ１は第１ガンマ値を有する第１ガンマカーブによる電圧の集合であり、第２ガンマ基準電圧集合ＶＲＥＦ２は第１ガンマ値と異なる第２ガンマ値を有する第２ガンマカーブによる電圧の集合でありうる。前記第１及び第２ガンマ値は各々第１及び第２画素ＰＸ１、ＰＸ２のドメインにともなう偏差を補償するための値でありうる。第１ガンマ基準電圧集合ＶＲＥＦ１は第１画素ＰＸ１の補償駆動のための電圧レベルを有し、第２ガンマ基準電圧集合ＶＲＥＦ２は第２画素ＰＸ２の補償駆動のための電圧レベルを有するようにすることができる。
【０１１９】
ガンマ電圧生成部２２は制御部２６からガンマ選択信号ＧＳＥＬを提供される。ガンマ選択信号ＧＳＥＬは、第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２の選択を制御するための信号である。ガンマ選択信号ＧＳＥＬは第１ガンマ基準電圧集合ＶＲＥＦ１または第２ガンマ基準電圧集合ＶＲＥＦ２の選択を指示する制御信号である。第１及び第２画素ＰＸ１に該当する画素データ変換に各々第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２が利用されるので、ガンマ選択信号ＧＳＥＬはヘン単位の画素ＰＸに対するデータ伝送を知らせる水平開始信号ＳＴＨと同一周期を有するようにすることができる。即ち、第１方向について配置された第１及び第２画素ＰＸ１、ＰＸ２は次々と動作し、前記第１及び第２ガンマ基準電圧集合の選択周期は前記第１及び第２画素ＰＸ１、ＰＸ２の動作周期と同一である。
【０１２０】
ガンマ電圧生成部２２は第１ガンマ部２２ａ、第２ガンマ部２２ｂ、及びガンマ電圧選択部２２ｃを含む。
第１ガンマ部２２ａは電源発生部（図示せず）からガンマ基準電圧生成のための電源電圧を提供され、これを電圧分配して第１ガンマ基準電圧集合ＶＲＥＦ１を生成する。第１ガンマ部２２ａは電圧分配のための複数の抵抗からなる第１抵抗列を含む。
第２ガンマ部２２ｂは電源発生部（図示せず）から前記電源電圧を提供され、これを電圧分配して第２ガンマ基準電圧集合ＶＲＥＦ２を生成する。第２ガンマ部２２ｂは電圧分配のための複数の抵抗からなる第２抵抗列を含む。前記第２抵抗列は抵抗の構成が前記第１抵抗列と互いに異なる。
【０１２１】
ガンマ電圧選択部２２ｃは、第１及び第２ガンマ部２２a、２２ｂから各々第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２の入力を受け、制御部２８からガンマ選択信号ＧＳＥＬを提供される。ガンマ電圧選択部２２ｃはガンマ選択信号ＧＳＥＬに従って第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２のうちいずれか１つの電圧集合を選択して出力する。ガンマ電圧選択部２２ｃで選択されて出力される電圧集合はデータ駆動部２４に提供される。ガンマ電圧選択部２２ｃはガンマ選択信号ＧＳＥＬに基づいて第１画素ＰＸ１の動作区間に第１ガンマ基準電圧集合ＶＲＥＦ１を選択して出力し、第２画素ＰＸ２の動作区間に第２ガンマ基準電圧集合ＶＲＥＦ２を選択して出力する役割をする。ガンマ電圧選択部２２ｃはマルチプレクサ（Multiplexer）を含むようにすることができる。
【０１２２】
上述通りに、ガンマ電圧生成部２２は同一時点に第１ガンマ基準電圧集合ＶＲＥＦ１または第２ガンマ基準電圧集合ＶＲＥＦ２を１つだけ出力する。
【０１２３】
データ駆動部２４は制御部２６から画素ＰＸの画素データＤＡＴＡ’及びデータ制御信号ＣＯＮＴ１の提供を受ける。データ駆動部２４は、画素データＤＡＴＡ’を対応するアナログ形態の画素電圧に変換してデータラインＤＬを通じて該当画素ＰＸに出力する。この時、第１画素ＰＸ１に該当する第１画素データは第１ガンマ基準電圧集合ＶＲＥＦ１に基づいて対応する第１画素電圧に変換して出力する。これとは異なって、第２画素ＰＸ２に該当する第２画素データは、第２ガンマ基準電圧集合ＶＲＥＦ２に基づいて対応する第２画素電圧に変換して出力する。タイミング制御部４００から提供される画素ＰＸの画素データＤＡＴＡ’はデジタル形態である。従って、データ駆動部１４はデジタル形態の画素データＤＡＴＡ’を対応するアナログ形態の画素電圧に変換して出力することを意味する。
【０１２４】
データ制御信号ＣＯＮＴ１は、第２方向Ｄ２に沿って配列された行単位の画素ＰＸに対するデータの伝送を知らせる水平開始信号ＳＴＨ、データラインＤＬに該当画素電圧を印加するロード信号ＬＯＡＤ、及びタイミング同期のためのデータクロック信号ＤＣＬＫを含む。また、データ制御信号ＣＯＮＴ１は画素電圧の極性を反転させる極性反転信号を含むようにすることができる。
【０１２５】
データ駆動部２４は、シフトレジスタ２４ａ、ラッチ２４ｂ、デジタル−アナログ変換器２４ｃ、及びバッファ２４ｄを含む。ここで、シフトレジスタ２４ａ、ラッチ２４ｂ、デジタル−アナログ変換器２４ｃ、及びバッファ２４ｄは、図２で説明したシフトレジスタ１４ａ、ラッチ１４ｂ、デジタル−アナログ変換器１４ｃ、及びバッファ１２４ｄと実質的に同一なので、詳細な説明は省略する。ただし、デジタル−アナログ変換器２４ｃはガンマ電圧生成部２２から第１ガンマ基準電圧集合ＶＲＥＦ１または第２ガンマ基準電圧集合ＶＲＥＦ２を選択的に提供される。
【０１２６】
図７は本発明の他の実施形態ともなう表示パネルを説明するための平面図である。
図７に図示した本発明の他の実施形態に係る表示パネル３００は図１及び図２で説明した表示装置１０、または、図４〜図６で説明した表示装置２０に含まれることができる。
【０１２７】
表示パネル３００は表示基板３１０を除けば、図３（ａ）及び図３（ｂ）で説明した表示パネル１００と実質的に同一である。また、図７に図示した表示基板３１０は第１〜第４上部電極３１４＿１、３１４＿２、３１４＿３、３１４＿４それぞれのスリットパターンの構造を除けば、図３（ａ）及び図３（ｂ）で説明した表示基板１１０と実地的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。
【０１２８】
図７を参照すれば、表示基板３１０は絶縁基板（図示せず）、複数の信号ライン、複数個の電界形成電極を含み、電界形成電極の動作制御のためのスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と液晶の初期配向のため第１配光膜（図示せず）を含むようにすることができる。
【０１２９】
絶縁基板は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置され、第３及び第４画素領域ＰＡ３、ＰＡ４各々は、第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。
【０１３０】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差して形成される。第１及び第２ゲートラインＧＬ１、ＧＬ２は、第２方向Ｄ２に延長し、第１及び第２データラインＤＬ１、ＤＬ２は、第１方向Ｄ１にジグザグ形態で延長することができる。
【０１３１】
第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に各々第１〜第４下部電極３１３＿１、３１３＿２、３１３＿３、３１３＿４が形成され、第１〜第４下部電極３１３＿１、３１３＿２、３１３＿３、３１３＿４と各々オーバーラップして第１〜第４上部電極３１４＿１、３１４＿２、３１４＿３、３１４＿４が形成される。
【０１３２】
第１〜第４上部電極３１４＿１、３１４＿２、３１４＿３、３１４＿４は各々第１〜第４スリットパターン３１５＿１、３１５＿２、３１５＿３、３１５＿４を含む。第１及び第３スリットパターン３１５＿１、３１５＿３は第１及び第２方向Ｄ１、Ｄ２と他の第３方向に延長する。第２及び第４スリットパターン３１５＿２、３１５＿４は第１及び第２方向Ｄ１、Ｄ２と違って、第３方向と異なる第４方向に延長する。
【０１３３】
第１上部電極３１４＿１に形成された第１スリットパターン３１５＿１は、一端に第２方向Ｄ２に対して傾斜角が小さくなるように第１折り曲げ部３１５＿１ａを有する。即ち、第１折り曲げ部３１５＿１ａは第２方向Ｄ２に近接した方向に第１スリットパターン３１５＿１ａの一端が折り曲げられた構造を有する。第１スリットパターン３１５＿１ａの端部が角ばった構造の場合、前記第１スリットパターン３１５＿１の端部領域で電界わい曲が発生し、これによって開口率が低下するようにすることができる。従って、第１折り曲げ部３１５＿１ａを具備することによって第１スリットパターン３１５＿１の端部領域で電界わい曲を最小化させて開口率を向上させることができる。
【０１３４】
第２上部電極３１４＿２に形成された第２スリットパターン３１５＿２ａは一端に第２方向Ｄ２に対して前記第２方向Ｄ２に行くにつれ小さくなる傾斜角を有する第２折り曲げ部３１５＿２ａを含む。第２折り曲げ部３１５＿２ａは第２方向Ｄ２に近接した方向に第２スリットパターン３１５＿２ａの一端を折り曲げた構造である。電界効果は第１折り曲げ部３１５＿１ａの場合と類似しているように第２折り曲げ部３１５＿２ａによって最小化されるようにすることができる。
【０１３５】
また、第３上部電極３１４＿３に形成された第３スリットパターン３１５＿３は一端に第３折り曲げ部３１５＿３ａを有し、第３スリットパターン３１５＿３が第１スリットパターン３１５＿１と同じ方向に延長することによって第３折り曲げ部３１５＿３ａは第１折り曲げ部３１５＿１ａと同じ構造を有する。
【０１３６】
第４上部電極３１４＿４に形成された第４スリットパターン３１５＿４は、一端に第４折り曲げ部３１５＿４を有し、第４スリットパターン３１５＿４が第２スリットパターン３１５＿２と同じ方向に延長することによって第４折り曲げ部３１５＿４ａは第２折り曲げ部３１５＿２ａと同じ構造を有する。
【０１３７】
ここで、第１及び第２折り曲げ部３１５＿１a、３１５＿２ａは、第１ゲートラインＧＬ１を基準として対称なパターンを有するようにすることができる。即ち、第１折り曲げ部３１５＿１ａは、第１ゲートラインＧＬ１を基準として遠く離れた第１スリットパターン３１５＿１の一端に構成され、第２折り曲げ部３１５＿２ａは第１ゲートラインＧＬ１を基準として遠く離れた第２スリットパターン３１５＿２の一端に構成されるようにすることができる。第３及び第４折り曲げ部３１５＿３a、３１５＿４ａ各々は、第１及び第２折り曲げ部３１５＿１a、３１５＿２ａの場合と同一である。
【０１３８】
上記において、第１〜第４折り曲げ部３１５＿１a、３１５＿２a、３１５＿３a、３１５＿４ａが、各々第１〜第４スリットパターン３１５＿１、３１５＿２、３１５＿３、３１５＿４の一端に備えられると説明した。これとは異なって、第１〜第４折り曲げ部３１５＿１a、３１５＿２a、３１５＿３a、３１５＿４ａが、各々第１〜第４スリットパターン３１５＿１、３１５＿２、３１５＿３、３１５＿４の一端及び他端（例えば、両端全部）に備えられるようにすることもできる。
【０１３９】
図８は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図８に図示した本発明のまた他の実施形態に係る表示パネル４００は図１及び図２で説明した表示装置１０、または、図４、図５及び図６で説明した表示装置２０に含まれることができる。表示パネル４００は表示基板４１０を除けば、図３（ａ）及び図３（ｂ）で説明した表示パネル１００と実質的に同一である。また、図８に図示した表示基板４１０は第１〜第４上部電極４１４＿１、４１４＿２、４１４＿３、４１４＿４それぞれのスリットパターンの構造及び第１〜第４スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の配置構造を除けば、図３（ａ）及び図３（ｂ）で説明した表示基板１１０と類似している。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。
【０１４０】
図８を参照すれば、表示基板４１０は絶縁基板（図示せず）、複数の信号ライン、複数個の電界形成電極を含む。複数の信号ライン及び複数個の電界形成電極は、絶縁基板上に形成される。電界形成電極の動作制御のためのスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と液晶の初期配向のための第１配光膜（図示せず）を含むようにすることができる。
【０１４１】
絶縁基板は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置される。第３及び第４画素領域ＰＡ３、ＰＡ４は、各々第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。
【０１４２】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差して形成される。第１及び第２ゲートラインＧＬ１、ＧＬ２は第２方向Ｄ２で延びて、第１及び第２データラインＤＬ１、ＤＬ２は第１方向Ｄ１でジグザグ形態に延長することができる。
【０１４３】
第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に各々第１〜第４下部電極４１３＿１、４１３＿２、４１３＿３、４１３＿４が形成され、第１〜第４下部電極４１３＿１、４１３＿２、４１３＿３、４１３＿４と各々オーバーラップし、第１〜第４上部電極４１４＿１、４１４＿２、４１４＿３、４１４＿４が形成される。
【０１４４】
第１〜第４上部電極４１４＿１、４１４＿２、４１４＿３、４１４＿４は、各々第１〜第４スリットパターン４１５＿１、４１５＿２、４１５＿３、４１５＿４を含む。第１及び第３スリットパターン４１５＿１、４１５＿３各々は第３方向に延長する。第２及び第４スリットパターン４１５＿２、４１５＿４の各々は、第４方向に延長する。
【０１４５】
第１上部電極４１４＿１に形成された第１スリットパターン４１５＿１は、一端及び他端の各々に第２方向Ｄ２に対する傾斜角が小さくなるように第１折り曲げ部４１５＿１ａを有する。第１折り曲げ部４１５＿１ａは、第２方向Ｄ２に近接した方向で第１スリットパターン４１５＿１の一端及び他端で折り曲げられた部分である。第１折り曲げ部４１５＿１ａの機能は先立って説明した第１折り曲げ部３１５＿１a、図７参照）の場合と実質的に同一である。
【０１４６】
第２上部電極４１４＿２に形成された第２スリットパターン４１５＿２は一端及び他端の各々に第２方向Ｄ２に対する傾斜角が小さくなるように第２折り曲げ部４１５＿２ａを有する。第２折り曲げ部４１５＿２ａは、第２方向Ｄ２に近接した方向に第２スリットパターン４１５＿２の一端及び他端で折り曲げられた部分である。第２折り曲げ部４１５＿２ａの機能は先立って説明した第２折り曲げ部３１５＿２a（図７参照）の場合と実質的に同一である。
【０１４７】
また、第３上部電極４１４＿３に形成された第３スリットパターン４１５＿３は、一端及び他端の各々に第３折り曲げ部４１５＿３ａを有し、第３スリットパターン４１５＿３が第１スリットパターン４１５＿１と同一方向に延長することによって第３折り曲げ部４１５＿３ａは第１折り曲げ部４１５＿１ａと同じ構造を有する。
【０１４８】
第４上部電極４１４＿４に形成された第４スリットパターン４１５＿４は一端及び他端に第４折り曲げ部４１５＿４ａを有し、第４スリットパターン４１５＿４が第２スリットパターン４１５＿２と同一方向に延長することによって第４折り曲げ部４１５＿４ａは第２折り曲げ部４１５＿２ａと同じ構造を有する。
【０１４９】
ここで、第１及び第２折り曲げ部４１５＿１a、４１５＿２ａは、第１ゲートラインＧＬ１を基準として互いに対称なパターンを有するようにすることができ、第３及び第４折り曲げ部４１５＿３a、４１５＿４ａはやはり第１ゲートラインＧＬ１を基準として互いに対称なパターンを有するようにすることができる。
【０１５０】
第１上部電極４１４＿１は、第１スイッチング素子ＳＷ１と電気的に接続できる。第１スイッチング素子ＳＷ１は、第１ゲートラインＧＬ１及び第２データラインＤＬ２と接続される。第１及び第２データラインＤＬ１、ＤＬ２は、第１及び第２画素領域ＰＡ１、ＰＡ２を間に置いて互いに平行になるように配置することができる。
【０１５１】
第２上部電極４１４＿２は、第２スイッチング素子ＳＷ２と電気的に接続できる。第２スイッチング素子ＳＷ２は、第２ゲートラインＧＬ２及び第１データラインＤＬ１と接続する。
【０１５２】
このように、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の各々は、互いに異なる第１及び第２データラインＤＬ１、ＤＬ２に接続される。また、第１スイッチング素子ＳＷ１は第２データラインＤＬ２に隣接して配置され、第２スイッチング素子ＳＷ２は第１データラインＤＬ１に隣接して配置される。従って、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の配置は対称な構造を有する。例えば、第１スイッチング素子ＳＷ１は第１画素領域ＰＡ１で第２データラインＤＬ２に隣接した右側部位に配置され、第２スイッチング素子ＳＷ２は、第２画素領域ＰＡ２で第１データラインＤＬ１に隣接した左側部位に配置される。
【０１５３】
一方、第３及び第４上部電極４１４＿３、４１４＿４は、各々第３及び第４スイッチング素子ＳＷ３、ＳＷ４と電気的に接続するが、第３及び第４スイッチング素子ＳＷ３、ＳＷ４の各々は、第１及び第２スイッチング素子ＳＷ１、ＳＷ２と実質的に同じ構造を有するようにすることができる。
【０１５４】
このように、前記第１〜第４スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の配置が、第１方向Ｄ１によって異なって、前記第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４が他の構造を有するようにすることによって、光が遮断される領域が交互に配置するので前記表示装置は左右方向でバランスの取れた視認性を有するようにすることができる。
【０１５５】
図９は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図９に図示した本発明のまた他の実施形態に係る表示パネル５００は、図１及び図２で説明した表示装置１０、または、図４、図５及び図６で説明した表示装置２０に含まれることができる。表示パネル５００は、表示基板５１０の一部構成を除けば、図３（ａ）及び図３（ｂ）で説明した表示パネル１００と実質的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。
【０１５６】
図９を参照すれば、表示基板５１０は絶縁基板（図示せず）、複数の信号ライン、複数個の電界形成電極を含み、電界形成電極の動作制御のためのスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と液晶の初期配向のための配光膜（図示せず）を含むようにすることができる。
【０１５７】
絶縁基板は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置され、第３及び第４画素領域ＰＡ３、ＰＡ４各々は、第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。ここで、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は、各々四角形状を有するようにすることができる。一例として、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は各々長方形状を有するようにすることができる。
【０１５８】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差して形成される。第１及び第２ゲートラインＧＬ１、ＧＬ２は、第２方向Ｄ２に延長し、第１及び第２データラインＤＬ１、ＤＬ２は第１方向Ｄ１に延長することができる。
【０１５９】
第１及び第２データラインＤＬ１、ＤＬ２各々は、第１方向Ｄ１に沿って一直線形態に延長することができ、第１及び第２データラインＤＬ１、ＤＬ２は互いに平行になるようにすることができる。第１及び第２データラインＤＬ１、ＤＬ２はその間に第１及び第２画素領域ＰＡ１、ＰＡ２が位置するように配置される。
【０１６０】
第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に各々第１〜第４下部電極５１３＿１、５１３＿２、５１３＿３、５１３＿４が形成され、第１〜第４下部電極５１３＿１、５１３＿２、５１３＿３、５１３＿４の各々とオーバーラップして第１〜第４上部電極５１４＿１、５１４＿２、５１４＿３、５１４＿４が形成される。
【０１６１】
第１〜第４上部電極５１４＿１、５１４＿２、５１４＿３、５１４＿４は各々第１〜第４スリットパターン５１５＿１、５１５＿２、５１５＿３、５１５＿４を含む。第１及び第３スリットパターン５１５＿１、５１５＿３は第１及び第２方向Ｄ１、Ｄ２と他の第３方向に延長する。第２及び第４スリットパターン５１５＿２、５１５＿４は、第１及び第２方向Ｄ１、Ｄ２と違って、第３方向と異なる第４方向に延長する。第３方向及び第４方向は第１ゲートラインＧＬ１を基準として互いに対称な方向でありうる。
【０１６２】
第１上部電極５１４＿１に形成された第１スリットパターン５１５＿１は、一端及び他端の各々に第２方向Ｄ２に対する傾斜角が小さくなるように第１折り曲げ部５１５＿１ａを有する。即ち、第１折り曲げ部５１５＿１ａは、第２方向Ｄ２に近接した方向に第１スリットパターン５１５＿１の一端及び他端で折り曲げられた部分である。第１折り曲げ部５１５＿１ａの機能は、先立って説明した第１折り曲げ部３１５＿１a（図７参照）と同一である。
【０１６３】
第２上部電極５１４＿２に形成された第２スリットパターン５１５＿２は一端及び他端の各々に第２方向Ｄ２に対する傾斜角が小さくなるように第２折り曲げ部５１５＿２ａを有する。第２折り曲げ部５１５＿２ａは第２方向Ｄ２に近接した方向に第２スリットパターン５１５＿２の一端及び他端で折り曲げられた部分である。第２折り曲げ部５１５＿２ａの機能は、先立って説明した第２折り曲げ部３１５＿２a（図７参照）と同一である。
【０１６４】
また、第３上部電極５１４＿３に形成された第３スリットパターン５１５＿３は、一端及び他端の各々に第３折り曲げ部５１５＿３ａを有し、第３スリットパターン５１５＿３が第１スリットパターン５１５＿１と同一方向に延長することによって第３折り曲げ部５１５＿３ａは第１折り曲げ部５１５＿１ａと同じ構造を有する。
【０１６５】
第４上部電極５１４＿４に形成された第４スリットパターン５１５＿４は、一端及び他端に第４折り曲げ部５１５＿４ａを有し、第４スリットパターン５１５＿４が第２スリットパターン５１５＿２と同一方向に延長することによって第４折り曲げ部５１５＿４ａは第２折り曲げ部５１５＿２ａと同じ構造を有する。
【０１６６】
ここで、第１及び第２折り曲げ部５１５＿１a、５１５＿２ａは、第１ゲートラインＧＬ１を基準として対称なパターンを有するようにすることができ、第３及び第４折り曲げ部５１５＿３a、５１５＿４ａは、やはり第１ゲートラインＧＬ１を基準として対称なパターンを有するようにすることができる。
【０１６７】
第１上部電極５１４＿１は第１スイッチング素子ＳＷ１と電気的に接続することができる。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１及び第２データラインＤＬ２と接続される。第１及び第２データラインＤＬ１、ＤＬ２は、第１画素領域ＰＡ１と第２画素領域ＰＡ２との間に置いて互いに平行になるように配置されるようにすることができる。
【０１６８】
第２上部電極５１４＿２は第２スイッチング素子ＳＷ２と電気的に接続することができる。第２スイッチング素子ＳＷ２は第２ゲートラインＧＬ２及び第１データラインＤＬ１と接続される。
【０１６９】
このように、第１及び第２スイッチング素子ＳＷ１、ＳＷ２が互いに異なるデータラインに接続される。従って、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の配置は、先立って図８で説明した第４の実施形態の場合と同一である。
【０１７０】
第３及び第４上部電極５１４＿３、５１４＿４の各々は、第３及び第４スイッチング素子ＳＷ３、ＳＷ４と電気的に接続するが、第３及び第４スイッチング素子ＳＷ３、ＳＷ４の各々は第１及び第２スイッチング素子ＳＷ１、ＳＷ２と実質的に同じ構造を有するようにすることができる。
【０１７１】
第１及び第２データラインＤＬ１、ＤＬ２と隣接した第１及び第２上部電極５１４＿１、５１４＿２の辺は、第１及び第２データラインＤＬ１、ＤＬ２と平行になるように形成される。従って、第１及び第２上部電極５１４＿１、５１４＿２は、各々長方形構造を有するようにすることができる。同様に第３及び第４上部電極５１４＿３、５１４＿４は各々長方形構造を有するようにすることができる。
【０１７２】
上述通り、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４が長方形状を有し、電界形成電極がそれに対応する形状を有する。従って、各画素部の区画が容易になる。反面、第１〜第４スリットパターン５１５＿１、５１５＿２、５１５＿３、５１５＿４を介して傾斜した方向で電界を形成することによって、第１及び第２画素領域ＰＡ１、ＰＡ２が互いに異なる方向へのドメインを形成して視野角及び視認性向上と、開口率を向上させることができる。
【０１７３】
図１０は、本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図１０に図示した本発明のまた他の実施形態に係る表示パネル６００は図１及び図２で説明した表示装置１０、または、図４、図５及び図６で説明した表示装置２０に含まれることができる。
【０１７４】
表示パネル６００は表示基板６１０の一部構成を除けば、図３（ａ）及び図３（ｂ）で説明した表示パネル１００と実質的に同一である。従って、繰り返しの説明は省略し、差異点を中心に簡略に説明する。
【０１７５】
図１０を参照すれば、表示基板６１０は絶縁基板（図示せず）、複数の信号ライン、複数個の電界形成電極を含み、電界形成電極の動作制御のためのスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と液晶の初期配向のための第１配光膜（図示せず）を含むようにすることができる。
【０１７６】
絶縁基板は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置され、第３及び第４画素領域ＰＡ３、ＰＡ４の各々は第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。
【０１７７】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差して形成される。第１及び第２ゲートラインＧＬ１、ＧＬ２は第２方向Ｄ２に延長し、第１ゲートラインＧＬ１は、第１画素領域ＰＡ１と第２画素領域ＰＡ２との間に配置される。第１及び第２データラインＤＬ１、ＤＬ２は、第１方向Ｄ１でジグザグ形態で延長し、第１及び第２データラインＤＬ１、ＤＬ２の各々は、第１画素領域ＰＡ１と第３画素領域ＰＡ３との間の区間で少なくとも１回折り曲がるということを有するようにすることによって、ジグザグ形態を有するようにすることができる。第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に各々第１〜第４下部電極６１３＿１、６１３＿２、６１３＿３、６１３＿４が形成され、第１〜第４下部電極６１３＿１、６１３＿２、６１３＿３、６１３＿４と各々重なり第１〜第４上部電極６１４＿１、６１４＿２、６１４＿３、６１４＿４が形成される。
【０１７８】
第１〜第４上部電極６１４＿１、６１４＿２、６１４＿３、６１４＿４は、各々液晶のドメインを形成するための第１〜第４スリットパターン６１５＿１、６１５＿２、６１５＿３、６１５＿４を含む。
【０１７９】
第１スリットパターン６１５＿１は、第１及び第２方向Ｄ１、Ｄ２と違って互いに異なる方向の第３方向と第４方向に順次に延長した部分を含む。例えば、第１スリットパターン６１５＿１は、第１方向Ｄ１に向かって第３方向及び第４方向に順次に延長した構造を有する。即ち、第１スリットパターン６１５＿１は、第３方向に延長した第１延長部、前記第４方向に延長した第２延長部、及び前記第１及び第２延長部を接続する折り曲げ部を含む構造を有するようにすることができる。ここで、第３方向及び第４方向、は第２方向Ｄ２を基準として互いに対称な方向でありうる。
【０１８０】
第２スリットパターンｈ６１５＿２は、第４方向及び第３方向に延長した部分を含む。例えば、第２スリットパターン６１５＿２は第１方向Ｄ１に向かって第４方向及び第３方向に順次に延長した構造を有する。即ち、第２スリットパターン６１５＿２は折り曲げ構造を有し、第１スリットパターン６１５＿１とは反対向きの構造を有する。
【０１８１】
第３スリットパターン６１５＿３は第１スリットパターン６１５＿１と平行な構造を有し、第４スリットパターン６１５＿４は第２スリットパターン６１５＿２と平行な構造を有する。つまり、第３及び第４スリットパターン６１５＿３、６１５＿４は、各々第１及び第２スリットパターン６１５＿１、６１５＿２と同一形態を有する。
【０１８２】
第１スリットパターン６１５＿１は一端に第２方向Ｄ２に対して傾斜角が小さくなるように第１折り曲げ部６１５＿１ａを有する。第１折り曲げ部６１５＿１ａは第３方向に延長した端部に配置され、第２方向Ｄ２に対して第３方向より傾斜角が小さい構造を有する。また、第１スリットパターン６１５＿１は、第１折り曲げ部６１５＿１ａが形成された一端の反対側他端に第２方向Ｄ２に対して傾斜角が小さくなるように第２折り曲げ部６１５＿１ｂを有する。第２折り曲げ部６１５＿１ｂは第４方向に延長した端部に配置され、第２方向Ｄ２に対して第４方向より傾斜角が小さい構造を有する。
【０１８３】
第２スリットパターン６１５＿２は一端に第２方向Ｄ２に対して傾斜角が小さくなるように第３折り曲げ部６１５＿２ａを有する。第３折り曲げ部６１５＿２ａは第３方向に延長した端部に配置され、第２方向Ｄ２に対して第３方向より傾斜角が小さい構造を有する。また、第２スリットパターン６１５＿２は第３折り曲げ部６１５＿２ａが形成された一端の反対側の他端に第２方向Ｄ２に対して傾斜角が小さくなるように第４折り曲げ部６１５＿２ｂを有する。第２折り曲げ部６１５＿２ｂは第４方向に延長した端部に配置され、第２方向Ｄ２に対して第４方向より傾斜角が小さい構造を有する。
【０１８４】
ここで、第１折り曲げ部６１５＿１ａが形成された第１スリットパターン６１５＿１の一端は第３折り曲げ部６１５＿２ａが形成された第２スリットパターン６１５＿２の一端と反対側である。
【０１８５】
第３スリットパターン６１５＿３は一端に第５折り曲げ部６１５＿３ａを有し、他端に第６折り曲げ部６１５＿３ｂを有する。第５及び第６折り曲げ部６１５＿３a、６１５＿３ｂは第１スリットパターン６１５＿１に形成された第１及び第２折り曲げ部６１５＿１a、６１５＿１ｂと実質的に同一である。
【０１８６】
第４スリットパターン６１５＿４は一端に第７折り曲げ部６１５＿４ａを有し、他端に第８折り曲げ部６１５＿４ｂを有する。第７及び第８折り曲げ部６１５＿４a、６１５＿４ｂは、第２スリットパターン６１５＿２に形成された第３及び第４折り曲げ部６１５＿２a、６１５＿２ｂと実質的に同一である。
【０１８７】
また、第１上部電極６１４＿１は、第１スイッチング素子ＳＷ１と電気的に接続する。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１及び第２データラインＤＬ２と接続される。
【０１８８】
第２上部電極６１４＿２は第２スイッチング素子ＳＷ２と電気的に接続する。第２スイッチング素子ＳＷ２は第２ゲートラインＧＬ２及び第１データラインＤＬ１と接続される。
【０１８９】
このように、第１及び第２スイッチング素子ＳＷ１、ＳＷ２は、互いに異なるデータラインに接続される。従って、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の配置は先立って図９を参照して説明した第４の実施形態の場合と実質的に同一である。例えば、第１スイッチング素子ＳＷ１は第２データラインＤＬ２に隣接して第１画素領域ＰＡ１で右側に配置され、第２スイッチング素子ＳＷ２は第１データラインＤＬ１に隣接して第２画素領域ＰＡ２で左側に配置される。
【０１９０】
第３及び第４上部電極６１５＿３、６１５＿４の各々は、第３及び第４スイッチング素子ＳＷ３、ＳＷ４と電気的に接続するが、第３及び第４スイッチング素子ＳＷ３、ＳＷ４の構造は、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の構造と同一である。
【０１９１】
一方、第１及び第２データラインＤＬ１、ＤＬ２は、第１及び第２画素領域ＰＡ１、ＰＡ２を間に置いて配置され、第１スリットパターン６１５＿１と平行になるように延長した部分及び第２スリットパターン６１５＿２と平行になるように延長した部分を含んで構成される。即ち、第１及び第２データラインＤＬ１、ＤＬ２はジグザグ（zigzag）構造を有する。
【０１９２】
これに、第１及び第２画素領域ＰＡ１、ＰＡ２の各々が２つのドメインを形成しながら、第１ゲートラインＧＬ１を基準としてドメインは対称である。従って、開口率、視野角及び視認性を向上させることができる。
【０１９３】
図１１（ａ）は本発明のまた他の実施形態に係る表示パネルを説明するための平面図であり、図１１（ｂ）は図１１（ａ）のII−II’ラインに沿って切断した表示パネルの断面図である。
【０１９４】
図１１（ａ）及び図１１（ｂ）に図示した本発明のまた他の実施形態に係る表示パネル７００は、図１及び図２で説明した表示装置１０、または、図４、図５及び図６で説明した表示装置２０に含まれることができる。
【０１９５】
図１１（ａ）及び図１１（ｂ）を参照すれば、表示パネル７００は表示基板７１０、対向基板７２０及び液晶層７３０を含む。対向基板７２０は表示基板７１０と対向して液晶層７２０は表示基板７１０と対向基板７２０との間に介在する。液晶層７３０は液晶ＬＣを含むようにすることができる。表示パネル７００は第１偏光板７０２及び第２偏光板７０４をさらに含む。
【０１９６】
ここで、表示パネル７００は表示基板７１０の一部構成を除けば図３（ａ）及び図３（ｂ）で説明した表示パネル１００と実質的に同一である。図１１（ａ）に図示した表示基板７１０は、図３（ａ）及び図３（ｂ）に図示した表示基板１００とは別に、下部電極がスイッチング素子と電気的に接続する。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。
【０１９７】
表示基板７１０は、絶縁基板７１１と前記絶縁基板７１１上に形成された複数の信号ライン、電界形成のための複数個の電界形成電極を含む。表示基板７１０は電界形成電極の動作制御のためのスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と液晶の初期配向のための第１配光膜７１２をさらに含む。
【０１９８】
絶縁基板７１１は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１を基準として第２画素領域ＰＡ２は第１方向Ｄ１に配置され、第３及び第４画素領域ＰＡ３、ＰＡ４の各々は、第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。ここで、第１方向Ｄ１と第２方向Ｄ２は互いに垂直な方向でありうる。
【０１９９】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差する。第１及び第２ゲートラインＧＬ１、ＧＬ２は第２方向Ｄ２に延長し、第１ゲートラインＧＬ１は、第１画素領域ＰＡ１と第２画素領域ＰＡ２との間に配置されるようにすることができる。第２ゲートラインＧＬ２は第２画素領域ＰＡ２を間に置いて第１ゲートラインＧＬ１と並ぶようにするように配置される。
【０２００】
前記電界形成電極は第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４及び第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４を含む。
【０２０１】
第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４は各々第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に形成される。第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４と第１及び第２ゲートラインＧＬ１、ＧＬ２の間にはゲート絶縁膜７１７が形成され絶縁される。第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４は各々隣接した信号ラインと重ならないことが望ましい。従って、第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４は、各々端部の辺が信号ラインと所定の間隔で離隔される。この時、場合によって第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４は、ストレージ形成のために隣接するゲートラインと部分的にオーバーラップするように形成することができる。または、ストレージ形成のために第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４とオーバーラップするようにストレージ電極（図示せず）が備えられるようにすることができる。前記ストレージ電極は通常、ゲートラインと平行になるように形成されたストレージラインに電気的に接続され、ゲートラインと同一金属層で形成されるようにすることができる。
【０２０２】
第１下部電極７１３＿１は第１スイッチング素子ＳＷ１と電気的に接続することができる。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１及び第１データラインＤＬ１と電気的に接続する。第１下部電極７１３＿１は第１スイッチング素子ＳＷ１のスイッチング動作に従がって第１データラインＤＬ１から映像の表示のための画素電圧の印加を受ける画素電極でありうる。
【０２０３】
第２下部電極７１３＿２は第２スイッチング素子ＳＷ２と電気的に接続することができる。第２スイッチング素子ＳＷ２は第２ゲートラインＧＬ２及び第１データラインＤＬ１と電気的に接続する。前記第２下部電極７１３＿２は、第２スイッチング素子ＳＷ２のスイッチング動作に従って、第１データラインＤＬ１から映像の表示のための画素電圧の印加を受ける画素電極でありうる。
【０２０４】
第３及び第４下部電極７１３＿３、７１３＿４は、各々第３及び第４スイッチング素子ＳＷ３、ＳＷ４を通じて第２データラインＤＬ２と電気的に接続する。
【０２０５】
第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４各々はプレート形状を有するようにすることができる。
第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４は、各々第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に形成される。第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４は、各々第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４にオーバーラップする。第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４と第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４との間には第１パッシベーション層７１８が配置して絶縁される。
【０２０６】
第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４は、各々液晶のドメイン形成のため第１〜第４スリットパターン７１５＿１、７１５＿２、７１５＿３、７１５＿４を有する。第１〜第４スリットパターン７１５＿１、７１５＿２、７１５＿３、７１５＿４は、各々図３（ａ）及び図３（ｂ）で説明した第１の実施形態の表示基板１１０の第１〜第４スリットパターン１１５＿１、１１５＿２、１１５＿３、１１５＿４と同一である。
【０２０７】
第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４は、共通電圧が印加される共通電極でありうる。図１１（ａ）及び図１１（ｂ）の図面では第１及び第２上部電極７１４＿１、７１４＿２が、一体型構造を有し、第３及び第４上部電極７１４＿３、７１４＿４が一体型構造を有する。例えば、第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４は、ストライプ構造を有するようにすることができる。または、第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４が一部領域を除いて形成された１つの一体型構造を有するようにすることもできる。即ち、表示基板７１０の全面に対して上部電極が一体型構造を有するようにすることもできる。または、第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４は、個別的に分離した構造（例えば、アイルランド型）を有するようにすることができ、この場合、共通電圧ラインが別途で備わって第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４に電気的に接続することができる。
【０２０８】
このような、表示パネル７００は、第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４に形成された第１〜第４スリットパターン７１５＿１、７１５＿２、７１５＿３、７１５＿４を通じて液晶のドメインを形成する。具体的に、画素領域ごとにシングルドメインを形成し、第１方向Ｄ１で隣接した画素領域の間に互いに異なる方向、例えば、互いに対称な方向のドメインを形成してマルチドメイン効果を得る。従って、開口率向上と共に視野角及び視認性を向上させることができる。
【０２０９】
第１配光膜７１２は、第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４が形成された絶縁基板７１１上に形成される。第１配光膜７１２は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４の各々での配向方向が互いに同一に処理されて、平面から見る時、表面方向性が単一方向を構成する。第１配光膜７１２の配向方向は、液晶を配向させる方向として定義することができる。第１配光膜７１２の配向方向は第１方向Ｄ１または第２方向Ｄ２でありうる。第１配光膜７１２は液晶層と接する絶縁基板７１２の一面に形成される。
【０２１０】
対向基板７２０は絶縁基板７２１と絶縁基板７２１上に形成された遮光パターンＢＭ及びカラーフィルタＣＦを含む。対向基板７２０は液晶の初期配向のための第２配光膜７２２をさらに含むようにすることができる。
【０２１１】
遮光パターンＢＭは信号ラインＧＬ１、ＧＬ２、ＤＬ１、ＤＬ２とスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４にオーバーラップして形成される。遮光パターンＢＭは光の透過を遮断する。
【０２１２】
カラーフィルタＣＦは画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に各々オーバーラップするように形成される。カラーフィルタＣＦは３色構成を有するようにすることができ、場合によって、白色（或いは、透明）カラーフィルタＣＦをさらに含むようにすることができる。
【０２１３】
第２配光膜７２２は表示基板７１００と対向して液晶層７３０と接する第２絶縁基板７２１の一面に形成される。第２配光膜７２２は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に対応する領域での配向方向が互いに同一であるように処理されて、平面から見る時、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に対応する領域での表面方向性が互いに同一であるようにすることもできる。即ち、第２配光膜７２２は絶縁基板７２１の全面に対して単一配向方向で形成される。第２配光膜７２２の配向はラビング処理または光配向処理を通じて形成されるようにすることができる。第２配光膜７２２の配向方向は第１配光膜７１２の配向方向と同じ方向である。
【０２１４】
第１偏光板７０２は、表示基板７１０の下部ならば、例えば、第１絶縁基板７１１で液晶層７３０と接する面の反対面に配置される。第１偏光板７０２は表示基板７１０に備わった第１配光膜７１２の配向方向と同じ方向の偏光軸を有する。
第２偏光板７０４は、対向基板７２０の上部ならば、例えば、第２絶縁基板７２１で液晶層７３０と接する面の反対面に配置される。第２偏光板７０４は第１偏光板７０２の偏光軸に対して垂直な偏光軸を有する。
【０２１５】
図１２は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図１２に図示した本発明のまた他の実施形態に係る表示パネル８００は図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。表示パネル８００は表示基板８１０を除けば、図１１（ａ）及び図１１（ｂ）で説明した表示パネル７００と実質的に同一である。また、図１２に図示した表示基板８１０は第１〜第４上部電極８１４＿１、８１４＿２、８１４＿３、８１４＿４それぞれのスリットパターンの構造を除けば、図１１（ａ）及び図１１（ｂ）で説明した表示基板７１０と実地的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。
【０２１６】
図１２を参照すれば、表示基板８１０は絶縁基板８１１、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４及び第１配光膜（図示せず）を含むようにすることができる。
【０２１７】
絶縁基板８１１は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置されて、第３及び第４画素領域ＰＡ３、ＰＡ４各々は、第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。
【０２１８】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差して形成される。第１及び第２ゲートラインＧＬ１、ＧＬ２は第２方向Ｄ２に延長し、第１及び第２データラインＤＬ１、ＤＬ２は第１方向Ｄ１方向にジグザグ形態に延長することができる。
【０２１９】
第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は各々第１〜第４下部電極８１３＿１、８１３＿２、８１３＿３、８１３＿４が形成され、第１〜第４下部電極８１３＿１、８１３＿２、８１３＿３、８１３＿４とオーバーラップされて第１〜第４上部電極８１４＿１、８１４＿２、８１４＿３、８１４＿４が形成される。
【０２２０】
第１下部電極８１３＿１は第１スイッチング素子ＳＷ１と電気的に接続する。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１及び第１データラインＤＬ１と電気的に接続する。前記第１下部電極８１３＿１は画素電圧の印加を受ける画素電極でありうる。
【０２２１】
第２下部電極８１３＿２は、第２スイッチング素子ＳＷ２と電気的に接続する。第２スイッチング素子ＳＷ２は第２ゲートラインＧＬ２及び第１データラインＤＬ１と電気的に接続する。前記第２下部電極８１３＿２は画素電圧の印加を受ける画素電極でありうる。
【０２２２】
第３及び第４下部電極８１３＿３、８１３＿４各々は第３及び第４スイッチング素子ＳＷ３、ＳＷ４を通じて第２データラインＤＬ２と電気的に接続され、第２データラインＤＬ２から映像の表示のための画素電圧の印加を受ける画素電極でありうる。
【０２２３】
第１〜第４上部電極８１４＿１、８１４＿２、８１４＿３、８１４＿４は各々液晶のドメイン形成のため第１〜第４スリットパターン８１５＿１、８１５＿２、８１５＿３、８１５＿４を含む。第１〜第４スリットパターン８１５＿１、８１５＿２、８１５＿３、８１５＿４は図７で説明した第３の実施形態の表示基板３１０の第１〜第４スリットパターン３１５＿１、３１５＿２、３１５＿３、３１５＿４と同一である。
【０２２４】
第１〜第４上部電極８１４＿１、８１４＿２、８１４＿３、８１４＿４は共通電圧が印加される共通電極でありうる。第１〜第４上部電極８１４＿１、８１４＿２、８１４＿３、８１４＿４は第７の実施形態で説明したストライプ構造、または、一体型構造、または、分離型構造を有するようにすることができる。
【０２２５】
図１３は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図１３に図示した本発明のまた他の実施形態に係る表示パネル９００は、図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。
【０２２６】
表示パネル９００は表示基板９１０を除けば、図１１（ａ）及び図１１（ｂ）で説明した表示パネル７００と実質的に同一である。また、図１３に図示した表示基板９１０は第１〜第４上部電極４１４＿１、４１４＿２、４１４＿３、４１４＿４それぞれのスリットパターンの構造及び第１〜第４スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の配置構造を除けば、図１１（ａ）及び図１１（ｂ）で説明した表示基板７１０と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。
【０２２７】
図１３を参照すれば、表示基板９００は絶縁基板（図示せず）、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４及び第１配光膜（図示せず）を含むようにすることができる。
【０２２８】
前記絶縁基板は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置され、第３及び第４画素領域ＰＡ３、ＰＡ４各々は第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。
【０２２９】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含む。第１及び第２ゲートラインＧＬ１、ＧＬ２は第２方向Ｄ２で延びて、第１及び第２データラインＤＬ１、ＤＬ２は第１方向Ｄ１でジグザグ形態に延長することができる。第１及び第２データラインＤＬ１、ＤＬ２は第１及び第２画素領域ＰＡ１、ＰＡ２を間に置いて平行に配置されるようにすることができる。
【０２３０】
第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４各々には第１〜第４下部電極９１３＿１、９１３＿２、９１３＿３、９１３＿４が形成され、第１〜第４下部電極９１３＿１、９１３＿２、９１３＿３、９１３＿４とオーバーラップして第１〜第４上部電極９１４＿１、９１４＿２、９１４＿３、９１４＿４が形成される。
【０２３１】
第１下部電極９１３＿１は第１スイッチング素子ＳＷ１と電気的に接続する。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１及び第２データラインＤＬ２と接続される。第１下部電極９１３＿１は画素電圧が印加される画素電極である。
【０２３２】
第２下部電極９１３＿２は第２スイッチング素子ＳＷ２と電気的に接続する。第２スイッチング素子ＳＷ２は第２ゲートラインＧＬ２及び第１データラインＤＬ１と接続される。第２下部電極９１３＿２は画素電圧が印加される画素電極である。
【０２３３】
このように、第１及び第２スイッチング素子ＳＷ１、ＳＷ２が互いに異なるデータラインに接続される。また、第１スイッチング素子ＳＷ１は第２データラインＤＬ２に隣接して配置され、第２スイッチング素子ＳＷ２は第１データラインＤＬ１に隣接して配置される。従って、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の配置は画素領域別に対称な構造を有する。
【０２３４】
一方、第３及び第４下部電極９１３＿３、９１３＿４各々は第３及び第４スイッチング素子ＳＷ３、ＳＷ４と電気的に接続するが、第３及び第４スイッチング素子ＳＷ３、ＳＷ４の構造は第１及び第２スイッチング素子ＳＷ１、ＳＷ２の構造と同一である。
【０２３５】
第１〜第４上部電極９１４＿１、９１４＿２、９１４＿３、９１４＿４は各々第１〜第４スリットパターン９１５＿１、９１５＿２、９１５＿３、９１５＿４を含む。第１〜第４スリットパターン９１５＿１、９１５＿２、９１５＿３、９１５＿４は、図８で説明した第４の実施形態の表示基板４１０の第１〜第４スリットパターン４１５＿１、４１５＿２、４１５＿３、４１５＿４と同一である。
【０２３６】
第１〜第４上部電極９１４＿１、９１４＿２、９１４＿３、９１４＿４は共通電圧が印加される共通電極でありうる。第１〜第４上部電極９１４＿１、９１４＿２、９１４＿３、９１４＿４は第７の実施形態で説明したことがあるストライプ構造、または、一体型構造、または、分離型構造を有するようにすることができる。
【０２３７】
図１４は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図１４に図示した本発明のまた他の実施形態に係る表示パネル１０００は図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。表示パネル１０００は表示基板１０１０の一部構成を除けば、図１１（ａ）及び図１１（ｂ）で説明した表示パネル７００と実質的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。
【０２３８】
図１４を参照すれば、表示基板１０１０は絶縁基板（図示せず）、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４及び第１配光膜（図示せず）を含むようにすることができる。
【０２３９】
前記絶縁基板は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置され、第３及び第４画素領域ＰＡ３、ＰＡ４各々は第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。ここで、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４各々は直射各形態を有するようにすることができる。
【０２４０】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差する。第１及び第２ゲートラインＧＬ１、ＧＬ２は第２方向Ｄ２で延びて、第１及び第２データラインＤＬ１、ＤＬ２は第１方向Ｄ１に延長することができる。
【０２４１】
第１及び第２データラインＤＬ１、ＤＬ２各々は第１方向Ｄ１を従って、一直線形態で延びられるし、第１及び第２データラインＤＬ１、ＤＬ２は互いに平行にすることができる。第１及び第２データラインＤＬ１、ＤＬ２の間に第１及び第２画素領域ＰＡ１、ＰＡ２位置するように配置される。
【０２４２】
第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は各々第１〜第４下部電極１０１３＿１、１０１３＿２、１０１３＿３、１０１３＿４が形成され、第１〜第４下部電極１０１３＿１、１０１３＿２、１０１３＿３、１０１３＿４とオーバーラップして第１〜第４上部電極１０１４＿１、１０１４＿２、１０１４＿３、１０１４＿４が形成される。
【０２４３】
第１〜第４上部電極１０１４＿１、１０１４＿２、１０１４＿３、１０１４＿４は各々第１〜第４スリットパターン１０１５＿１、１０１５＿２、１０１５＿３、１０１５＿４を含む。第１〜第４スリットパターン１０１５＿１、１０１５＿２、１０１５＿３、１０１５＿４は図９で説明した第５の実施形態の表示基板５１０の第１〜第４スリットパターン５１４＿１、５１４＿２、５１４＿３、５１４＿４と同一である。
【０２４４】
第１下部電極１０１３＿１は第１スイッチング素子ＳＷ１と電気的に接続する。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１及び第２データラインＤＬ２と接続される。第１下部電極１０１３＿１は画素電極である。
【０２４５】
第２下部電極１０１３＿２は第２スイッチング素子ＳＷ２と電気的に接続する。第２スイッチング素子ＳＷ２は第２ゲートラインＧＬ２と第１データラインＤＬ１と接続される。第２下部電極１０１３＿２は画素電極である。
【０２４６】
第１スイッチング素子ＳＷ１は第２データラインＤＬ２に隣接して配置されて、第２スイッチング素子ＳＷ２は第１データラインＤＬ１に隣接して配置される。従って、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の配置は画素領域別に対称な構造を有する。
【０２４７】
第３及び第４下部電極１０１３＿３、１０１３＿４は各々第３及び第４スイッチング素子ＳＷ３、ＳＷ４と電気的に接続するが、第３及び第４スイッチング素子ＳＷ３、ＳＷ４の構造は第１及び第２スイッチング素子ＳＷ１、ＳＷ２の構造と同一である。
【０２４８】
第１〜第４上部電極１０１４＿１、１０１４＿２、１０１４＿３、１０１４＿４でデータラインと隣接した辺はデータラインと平行になるように形成される。従って、第１〜第４上部電極１０１４＿１、１０１４＿２、１０１４＿３、１０１４＿４は各々長方形構造を有するようにすることができる。
【０２４９】
図１５は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図１５に図示した本発明のまた他の実施形態に係る表示パネル１１００は図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。 表示パネル１１００は表示基板１１１０の一部構成を除けば、図１１（ａ）及び図１１（ｂ）で説明した表示パネル７００と実質的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。
【０２５０】
図１５を参照すれば、表示基板１１００は絶縁基板（図示せず）、複数の信号ライン、複数個の電界形成電極、スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４及び第１配光膜（図示せず）を含むようにすることができる。
【０２５１】
前記絶縁基板は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置され、第３及び第４画素領域ＰＡ３、ＰＡ４各々は第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。
【０２５２】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差して形成される。第１及び第２ゲートラインＧＬ１、ＧＬ２は第２方向Ｄ２に延長し、第１ゲートラインＧＬ１は第１及び第２画素領域ＰＡ１、ＰＡ２の間に配置される。第１及び第２データラインＤＬ１、ＤＬ２は第１方向Ｄ１にジグザグ形態で延長して、第１及び第２データラインＤＬ１、ＤＬ２各々は第１画素領域ＰＡ１と第３画素領域ＰＡ３との間の区間で少なくとも１回折り曲げられることを有するようにすることによってジグザグ形態を有するようにすることができる。
【０２５３】
第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４には各々第１〜第４下部電極１１１３＿１、１１１３＿２、１１１３＿３、１１１３＿４が形成され、第１〜第４下部電極１１１３＿１、１１１３＿２、１１１３＿３、１１１３＿４とオーバーラップして第１〜第４上部電極１１１４＿１、１１１４＿２、１１１４＿３、１１１４＿４が形成される。
【０２５４】
第１〜第４上部電極１１１４＿１、１１１４＿２、１１１４＿３、１１１４＿４は各々液晶のドメイン形成のため第１〜第４スリットパターン１１１５＿１、１１１５＿２、１１１５＿３、１１１５＿４を含む。第１〜第４スリットパターン１１１５＿１、１１１５＿２、１１１５＿３、１１１５＿４は図１０で説明した第６の実施形態の表示基板６１０の第１〜第４スリットパターン６１５＿１、６１５＿２、６１５＿３、６１５＿４と同一である。
【０２５５】
第１下部電極１１１３＿１は第１スイッチング素子ＳＷ１と電気的に接続する。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１及び第２データラインＤＬ２と接続される。第１下部電極１１１３＿１は画素電極である。
【０２５６】
第２下部電極１１１３＿２は第２スイッチング素子ＳＷ２と電気的に接続する。第２スイッチング素子ＳＷ２は第２ゲートラインＧＬ２及び第１データラインＤＬ１と接続される。第２下部電極１１１３＿２は画素電極である。
【０２５７】
第１及び第２スイッチング素子ＳＷ１、ＳＷ２が互いに異なるデータラインに接続される。また、第１スイッチング素子ＳＷ１は第２データラインＤＬ２に隣接して配置されて、第２スイッチング素子ＳＷ２は第１データラインＤＬ１に隣接して配置される。従って、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の配置は画素領域別に対称な構造を有する。
【０２５８】
第３及び第４下部電極９２４、９２８の各々は、第３及び第４スイッチング素子ＳＷ３、ＳＷ４と電気的に接続するが、第３及び第４スイッチング素子ＳＷ３、ＳＷ４の構造は第１及び第２スイッチング素子ＳＷ１、ＳＷ２の構造と実質的に同一である。
【０２５９】
第１及び第２データラインＤＬ１、ＤＬ２の形態は図１０で説明した第６の実施形態の表示基板６１０の第１及び第２データラインＤＬ１、ＤＬ２と同一である。
【０２６０】
図１６（ａ）及び図１６（ｂ）は、本発明のまた他の実施形態に係る表示パネルを説明するための等価回路図及び平面図である。
図１６（ａ）及び図１６（ｂ）に図示した本発明のまた他の実施形態に係る表示パネル１２００は図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。
【０２６１】
表示パネル１２００は表示基板１２１０の一部構成を除けば、図３（ａ）及び図３（ｂ）で説明した表示パネル１００と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。
【０２６２】
図１６（ａ）及び図１６（ｂ）を参照すれば、表示パネル１２００は表示基板１２１０（或いは、下部基板）、対向基板（或いは、上部基板）及び液晶層を含む。前記対向基板は表示基板１２１０に対向して、前記液晶層は表示基板１２１０と前記対向基板との間に介在する。
【０２６３】
表示パネル１２００は等価回路的に見る時、複数の画素ＰＸ及び前記画素ＰＸに接続された複数の信号ラインＧＬ、ＤＬを含む。複数の画素ＰＸはマトリックス形態で配列される。例えば、複数の画素ＰＸは第１〜第８画素（ＰＸ１〜ＰＸ８）を含むようにすることができる。 平面上で第１画素ＰＸ１を基準として第１方向Ｄ１に順に配置された画素を第２〜第４画素ＰＸ２、ＰＸ３、ＰＸ４として各々定義することができる。第１方向Ｄ１は縦方向（或いは、列方向）でありうる。第５〜第８画素ＰＸ５、ＰＸ６、ＰＸ７、ＰＸ８は各々第１〜第４画素ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４の第２方向Ｄ２に配置された画素で定義することができる。即ち、第１画素ＰＸ１の第２方向Ｄ２に配置された画素を第５画素ＰＸ５として定義することができる。第５画素ＰＸ５を基準として第１方向Ｄ１に順に配置された画素を第６〜第８画素ＰＸ６、ＰＸ７、ＰＸ８として各々定義することができる。第２方向Ｄ２は第１方向Ｄ１と交差する方向、例えば、第１方向Ｄ１と垂直な方向で横方向（或いは、行方向）でありうる。画素ＰＸはマトリックス形態で配列される。
【０２６４】
画素ＰＸは各々表示基板１２１０上に形成された一対の電界形成電極と液晶層を含む。一例として、第１画素ＰＸ１の場合、一対の電界形成電極で、第１下部電極１２１３＿１及び第１下部電極１２１３＿１にオーバーラップする第１上部電極１２１４＿１を含む。第１上部電極１２１４＿１はドメイン形成のため第１スリットパターン１２１５＿１を有する。画素ＰＸはそれぞれの上部電極に形成されたスリットパターンによる電界を通じてドメインを形成する。
【０２６５】
第１及び第２画素ＰＸ１、ＰＸ２は互いに異なるドメインを有する。第１画素ＰＸ１と第２画素ＰＸ２のドメインはゲートラインＧＬを基準として互いに対称な構造でありうる。即ち、第１及び第２画素ＰＸ１、ＰＸ２のドメインはゲートラインＧＬの延長方向の第２方向Ｄ２を基準として互いに対称な構造でありうる。第３及び第４画素ＰＸ３、ＰＸ４は互いに異なるドメインを有する。第３及び第４画素ＰＸ３、ＰＸ４はゲートラインＧＬ或いは第２方向Ｄ２を基準として互いに対称な構造でありうる。第３及び第４画素ＰＸ３、ＰＸ４は互いに異なるドメインを有する。第５及び第６画素ＰＸ５、ＰＸ６は、ゲートラインＧＬ或いは第２方向Ｄ２を基準として互いに対称な構造でありうる。第７及び第８画素ＰＸ７、ＰＸ８は互いに異なるドメインを有する。第７及び第８画素ＰＸ７、ＰＸ８は、ゲートラインＧＬ或いは第２方向Ｄ２を基準として互いに対称な構造でありうる。この時、第１、第３、第５、第７画素ＰＸ１、ＰＸ３、ＰＸ５、ＰＸ７は、互いに同じドメインであり、第２、第４、第６、第８画素ＰＸ２、ＰＸ４、ＰＸ６、ＰＸ８は互いに同じドメインでありうる。即ち、画素ＰＸはゲートラインＧＬの延長方向の第２方向Ｄ２について配置された画素ＰＸは互いに同一ドメインを有し、データラインＤＬの延長方向の第１方向Ｄ１に沿って配置された隣接した画素ＰＸは互いに異なるドメインを有する構造でありうる。
【０２６６】
前記信号ラインＧＬ、ＤＬはゲートラインＧＬ及びゲートラインＧＬと交差するデータラインＤＬを含む。前記信号ラインは画素ＰＸと接続される。例えば、画素ＰＸ各々は１つのゲートラインＧＬ及び１つのデータラインＤＬと接続されるようにすることができる。例えば、前記信号ラインは第１〜第４ゲートライン（GL１、GL２、GL３、GL４）と、第１〜第３データライン（DL１、DL２、DL３）を含むようにすることができる。
【０２６７】
表示基板１２１０は絶縁基板（図示せず）、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子及び第１配光膜（図示せず）を含む。
【０２６８】
前記絶縁基板は第１〜第８画素領域（ＰＡ１〜ＰＡ８）を有する。第１〜第８画素（ＰＡ１〜ＰＡ８）は、先立って等価回路図で説明した第１〜第８画素ＰＸ１〜ＰＸ８と同じ配置を有する。即ち、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は第１方向Ｄ１に沿って、順次に配置された画素領域として定義することができる。第５〜第８画素領域ＰＡ５、ＰＡ６、ＰＡ７、ＰＡ８は、各々第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４の第２方向Ｄ１に配置された画素領域として定義することができる。
【０２６９】
信号ラインは第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と第１〜第３データラインＤＬ１、ＤＬ２、ＤＬ３を含み、互いに交差して形成される。
【０２７０】
第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４は、第２方向Ｄ２に延長し、互いに並ぶように配置される。特に、第１及び第２ゲートラインＧＬ１、ＧＬ２は第１及び第２画素領域ＰＡ１、ＰＡ２と第５及び第６画素領域ＰＡ５、ＰＡ６を間に置いて互いに並ぶように配置される。第１ゲートラインＧＬ１は第１及び第５画素領域ＰＡ１、ＰＡ５の一側（例えば、上方）に配置され、第２ゲートラインＧＬ２は反対方向第２及び第６画素領域ＰＡ２、ＰＡ６の他側（例えば、下方）に配置される。第２ゲートラインＧＬ２は、第２画素領域ＰＡ２と第３画素領域ＰＡ３との間及び第６画素領域ＰＡ６と第７画素領域ＰＡ７との間に配置される。第３及び第４ゲートラインＧＬ３、ＧＬ４は第３及び第４画素領域ＰＡ３、ＰＡ４と第７及び第８画素領域ＰＡ７、ＰＡ８を間に置いて互いに並ぶように配置される。第３ゲートラインＧＬ３は第３及び第７画素領域ＰＡ３の一側（例えば、上方）に配置され、第４ゲートラインＧＬ４は反対方向第４及び第８画素領域ＰＡ４、ＰＡ８の他側（例えば、下方）に配置される。第３ゲートラインＧＬ３は第２画素領域ＰＡ２と第３画素領域ＰＡ３との間及び第６画素領域ＰＡ６と第７画素領域ＰＡ７との間に配置される。第３ゲートラインＧＬ３は第２ゲートラインＧＬ２と第３画素領域ＰＡ３との間及び第２ゲートラインＧＬ２と第７画素領域ＰＡ７との間に配置される。従って、第１画素領域ＰＡ１と第２画素領域ＰＡ２との間及び第５画素領域ＰＡ５と第６画素領域ＰＡ６との間にはゲートラインＧＬが配置されない。反面、第２画素領域ＰＡ２と第３画素領域ＰＡ３との間及び第６画素領域ＰＡ６と第７画素領域ＰＡ７との間には２つのゲートラインＧＬが配置される。結果的に、ゲートラインＧＬは第１方向Ｄ１に２つの画素領域ＰＡ単位ごとに２つの配線が配置される構造である。
【０２７１】
第１〜第３データラインＤＬ、ＤＬ２、ＤＬ３は、第１〜第２ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と交差する方向、例えば、第２方向Ｄ２と交差する第１方向Ｄ１に延長しながら互いに並ぶようにすることができる。例えば、第１及び第２データラインＤＬ１、ＤＬ２は、各々第１及び第５画素領域ＰＡ１、ＰＡ５の一側（例えば、左側）に配置され、第３データラインＤＬ３は第２データラインＤＬ２の反対方向に第５画素領域ＰＡ５の他側（例えば、右側）に配置される。
【０２７２】
前記電界形成電極は第１〜第８下部電極（１２１３＿１〜１２１３＿８）と、第１〜第８上部電極（１２１４＿１〜１２１４＿８）を含む。
【０２７３】
第１〜第８画素領域（ＰＡ１〜ＰＡ８）に各々第１〜第８下部電極（１２１３＿１〜１２１３＿８）が形成され、第１〜第８下部電極（１２１３＿１ 〜１２１３＿８）とオーバーラップして第１〜第８上部電極（１２１４＿１〜１２１４＿８）が形成される。
【０２７４】
第１〜第８上部電極（１２１４＿１〜１２１４＿８）は各々第１〜第８スリットパターン（１２１５＿１〜１２１５＿８）を含む。第１、第３、第５及び第７スリットパターン１２１５＿１、１２１５＿３、１２１５＿５、１２１５＿７は、第１及び第２方向Ｄ１、Ｄ２と他の第３方向に延長する。第２、第４、第６及び第７スリットパターン１２１５＿２、１２１５＿４、１２１５＿６、１２１５＿８は、第１及び第２方向Ｄ１、Ｄ２と違って第３方向と異なる第４方向に延長する。第３方向と第４方向はゲートラインＧＬの延長方向の第２方向Ｄ２を基準として互いに対称な構造でありうる。
【０２７５】
第１〜第８上部電極（１２１４＿１〜１２１４＿８）は各々第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）と電気的に接続することによって、信号ラインと電気的に接続する。第１〜第８上部電極（１２１４＿１〜１２１４＿８）は画素電圧を提供する画素電極でありうる。
【０２７６】
第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）は各々第１〜第８画素領域（ＰＡ１〜ＰＡ８）に配置される。
第１〜第４スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は各々第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４に電気的に接続され、全部第１データラインＤＬ１に電気的に接続する。第４〜第８スイッチング素子ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８は、各々第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４に電気的に接続されて、全部第２データラインＤＬ２に電気的に接続する。第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）は、各々電気的に接続された信号配線に隣接するように配置されるようにすることができる。
【０２７７】
前記で説明した表示基板１２１０でデータラインＤＬの形態、下部電極、上部電極、スリットパターンの構造的特徴は図８〜図１１で説明した第３の実施形態〜第６の実施形態に係る表示基板３１０、４１０、５１０、６１０と同一でありうる。
【０２７８】
図示はしていないが、対向基板は絶縁基板上に形成された遮光パターン、カラーフィルタ及び第２配光膜を含む。
【０２７９】
図１７は本発明のまた他の実施形態に係る表示パネルで対向基板に含まれる遮光パターンを説明するための平面図である。
図１７を参照すれば、遮光パターンＢＭは表示基板１２１０に形成された信号ライン（ＧＬ１〜ＧＬ４、ＤＬ１〜ＤＬ３）及びスイッチング素子（ＳＷ１〜ＳＷ８）にオーバーラップするように形成される。
【０２８０】
遮光パターンＢＭは第１方向Ｄ１に対する幅ｄ１を遮光対象より相対的に狭く形成される。具体的に、ゲートラインＧＬ及びゲートラインＧＬと接続されたスイッチング素子ＳＷを含んでゲートパターンとする時、第１方向Ｄ１を基準として前記ゲートパターンにオーバーラップする遮光パターンＢＭの幅ｄ１は前記ゲートパターンの幅ｄ２より狭く形成される。例えば、第１方向Ｄ１を基準として第２画素領域ＰＡ２と第３画素領域ＰＡ３の間に配置された遮光パターンＢＭの幅ｄ１は、第２及び第３ゲートラインＧＬ２、ＧＬ３と、これに接続された第２及び第３スイッチング素子ＳＷ２、ＳＷ３）の全体幅ｄ２より狭く形成される。この時、前記ゲートパターンの幅ｄ２は第２スイッチング素子ＳＷ２の一端から始まって反対方向から第３スイッチング素子ＳＷ３の他端までの距離で定義することができる。
【０２８１】
このように、遮光パターンＢＭを前記ゲートパターンの幅より狭く形成することによって、表示基板１２１０と対向基板（図示せず）を接合する時、アラインマージンを確保することができる。従って、アラインミスによる開口率減少を改善できるようになる。
【０２８２】
遮光パターンＢＭは第２方向Ｄ２に対する幅はデータラインＤＬに対して同一であるか、または、相対的に狭いこともある。
【０２８３】
図１８は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図１８に図示した本発明のまた他の実施形態に係る表示パネル１３００は、図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。
【０２８４】
表示パネル１３００は表示基板１３１０の一部構成を除けば、図１６（ａ）及び図１６（ｂ）で説明した表示パネル１２００と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。
【０２８５】
図１８を参照すれば、表示基板１２１０は絶縁基板（図示せず）、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子及び第１配光膜（図示せず）を含む。
【０２８６】
前記絶縁基板は第１〜第８画素領域（ＰＡ１〜ＰＡ８）を有する。第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は第１方向Ｄ１に沿って、順次に配置された画素領域で定義することができる。第５〜第８画素領域ＰＡ５、ＰＡ６、ＰＡ７、ＰＡ８は、各々第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４の第２方向Ｄ１に配置された画素領域で定義することができる。
【０２８７】
信号ラインは第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と第１〜第３データラインＤＬ１、ＤＬ２、ＤＬ３を含み、互いに交差して形成される。
【０２８８】
前記電界形成電極は第１〜第８下部電極（１２１３＿１〜１２１３＿８）と、第１〜第８上部電極（１２１４＿１〜１２１４＿８）とを含む。
【０２８９】
第１〜第８画素領域（ＰＡ１〜ＰＡ８）に各々第１〜第８下部電極（１２１３＿１〜１２１３＿８）が形成され、第１〜第８下部電極（１２１３＿１ 〜１２１３＿８）とオーバーラップして第１〜第８上部電極（１２１４＿１〜１２１４＿８）が形成される。第１〜第８上部電極（１２１４＿１〜１２１４＿８）は各々第１〜第８スリットパターン（１２１５＿１〜１２１５＿８）を含む。
【０２９０】
第１〜第８上部電極（１２１４＿１〜１２１４＿８）は各々第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）と電気的に接続することによって、信号ラインと電気的に接続する。第１〜第８上部電極（１２１４＿１〜１２１４＿８）は画素電圧を提供される画素電極でありうる。
【０２９１】
第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）は各々第１〜第８画素領域（ＰＡ１〜ＰＡ８）に配置される。
第１〜第４スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は各々第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４に電気的に接続され、第２及び第４スイッチング素子ＳＷ２、ＳＷ４は第１データラインＤＬ１に接続され、第１及び第３スイッチング素子ＳＷ１、ＳＷ３は第２データラインＤＬ２に接続される。
【０２９２】
第４〜第８スイッチング素子ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８は各々第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４に電気的に接続されて、第６及び第８スイッチング素子ＳＷ６、ＳＷ８は第２データラインＤＬ２に接続され、第５及び第７スイッチング素子ＳＷ５、ＳＷ７は第３データラインＤＬ２に接続される。
【０２９３】
このように、スイッチング素子（ＳＷ１〜ＳＷ８）の配置が第１方向Ｄ１に沿って、他の構造を有するようにすることによって、光が遮断される領域が交互に配置されるので左右方向での視認性が均衡を有するようにすることができる。また、スイッチング素子（ＳＷ１〜ＳＷ８）が第１方向Ｄ１を従って、互いに異なるデータラインＤＬに交互しながら接続されるようにすることによって、ライン反転方式で画素電圧印加を通じてドット駆動の効果を得ることができる。
【０２９４】
前記で説明した表示基板１３１０でデータラインＤＬの形態、下部電極、上部電極、スリットパターンの構造的特徴は図８〜図１１で説明した第３の実施形態〜第６の実施形態に係る表示基板３１０、４１０、５１０、６１０と同一であるようにすることもできる。
【０２９５】
図示はしていないが、表示パネル１３００は表示基板１３１０に対向する対向基板を含む。前記対向基板は遮光パターンを含み、前記遮光パターンは図１８で説明した第１２の実施形態の場合と実質的に同一である。
【０２９６】
図１９（ａ）及び図１９（ｂ）は本発明のまた他の実施形態に係る表示パネルを説明するための等価回路図及び平面図である。
図１９（ａ）及び図１９（ｂ）に図示した本発明のまた他の実施形態に係る表示パネル１４００は図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。
【０２９７】
表示パネル１４００は表示基板１２１０の一部構成を除けば、図１２及び図１３で説明した表示パネル７００と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。
【０２９８】
図１９（ａ）及び図１９（ｂ）を参照すれば、表示パネル１４００は表示基板１４１０（或いは下部基板）、対向基板（或いは、上部基板）及び液晶層を含む。
【０２９９】
表示パネル１４００は等価回路的に見るとき、複数の画素ＰＸ及び前記画素ＰＸに接続された複数の信号ラインＧＬ、ＤＬを含む。 複数の画素ＰＸはマトリックス形態で配列される。例えば、複数の画素ＰＸは第１〜第８画素（ＰＸ１〜ＰＸ８）を含むようにすることができる。
【０３００】
画素ＰＸは各々表示基板１４１０上に形成された一対の電界形成電極と液晶層を含む。画素ＰＸはそれぞれの上部電極に形成されたスリットパターンによる電界を通じてドメインを形成する。
【０３０１】
画素ＰＸはゲートラインＧＬの延長方向の第２方向Ｄ２に沿って配置された画素ＰＸは互いに同一ドメインを有し、データラインＤＬの延長方向の第１方向Ｄ１に沿って配置された隣接した画素ＰＸは互いに異なるドメインを有する構造でありうる。
【０３０２】
前記信号ラインＧＬ、ＤＬはゲートラインＧＬ及びゲートラインＧＬと交差するデータラインＤＬを含む。前記信号ラインは画素ＰＸと接続される。例えば、前記信号ラインは第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と、第１〜第３データラインＤＬ１、ＤＬ２、ＤＬ３とを含むようにすることができる。
【０３０３】
表示基板１４１０は絶縁基板（図示せず）、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子及び第１配光膜（図示せず）を含む。
【０３０４】
前記絶縁基板は第１〜第８画素領域（ＰＡ１〜ＰＡ８）を有する。第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は第１方向Ｄ１に沿って、順次に配置された画素領域として定義することができる。第５〜第８画素領域ＰＡ５、ＰＡ６、ＰＡ７、ＰＡ８は各々第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４の第２方向Ｄ１に配置された画素領域として定義することができる。
【０３０５】
信号ラインは第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と第１〜第３データラインＤＬ１、ＤＬ２、ＤＬ３とを含み、互いに交差して形成される。前記信号ラインは図１６（ａ）及び図１６（ｂ）で説明した表示パネル１２００の場合と実質的に同一である。
【０３０６】
前記電界形成電極は第１〜第８下部電極（１４１３＿１〜１４１３＿８）と、第１〜第８上部電極（１４１４＿１〜１４１４＿８）とを含む。
【０３０７】
第１〜第８画素領域（ＰＡ１〜ＰＡ８）に各々第１〜第８下部電極（１４１３＿１〜１４１３＿８）が形成され、第１〜第８下部電極（１４１３＿１〜１４１３＿８）とオーバーラップして第１〜第８上部電極（１４１４＿１〜１４１４＿８）が形成される。
【０３０８】
第１〜第８下部電極（１４１３＿１〜１４１３＿８）は各々第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）と電気的に接続することによって、信号ラインと電気的に接続する。第１〜第８下部電極（１４１４＿１〜１４１４＿８）は画素電圧を提供される画素電極でありうる。
【０３０９】
第１〜第８上部電極（１４１４＿１〜１４１４＿８）は各々第１〜第８スリットパターン（１４１５＿１〜１４１５＿８）を含む。第１、第３、第５及び第７スリットパターン１４１５＿１、１４１５＿３、１４１５＿５、１４１５＿７は、第１及び第２方向Ｄ１、Ｄ２と他の第３方向に延長する。第２、第４、第６及び第７スリットパターン１４１５＿２、１４１５＿４、１４１５＿６、１４１５＿８は、第１及び第２方向Ｄ１、Ｄ２と違って第３方向と異なる第４方向に延長する。第３方向と第４方向はゲートラインＧＬの延長方向の第２方向Ｄ２を基準として互いに対称な構造でありうる。
【０３１０】
特に、第１及び第２上部電極１４１４＿１、１４１４＿２は一体型構造を有するようにすることができる。また、第１及び第２上部電極１４１４＿１、１４１４＿２に形成された第１及び第２スリットパターン１４１５＿１、１４１５＿２は互いに接続された構造を有するようにすることができる。即ち、第２スリットパターン１４１５＿２の一端（例えば、上端）と、これに向き合う第１スリットパターン１４１５＿１の他端（例えば、下端）が互いに接続された構造を有するようにすることができる。このように、第１及び第２スリットパターン１４１５＿１、１４１５＿２が互いに接続された構造を有することによって、第１上部電極１４１４＿１と第２上部電極１４１４＿２の境界部で電界わい曲が減少する。これによって、横線視認性が改善される。
【０３１１】
第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）は各々第１〜第８画素領域（ＰＡ１〜ＰＡ８）に配置される。
【０３１２】
第１〜第４スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は各々第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４に電気的に接続され、全部第１データラインＤＬ１に電気的に接続する。第４〜第８スイッチング素子ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８は各々第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４に電気的に接続され、全部第２データラインＤＬ２に電気的に接続する。第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）は各々電気的に接続された信号配線に隣接するように配置されるようにすることができる。
【０３１３】
前記で説明した表示基板１２１０でデータラインＤＬの形態、下部電極、上部電極、スリットパターンの構造的特徴は図１４〜図１７で説明した第８の実施形態〜第１１の実施形態に係る表示基板８１０、９１０、１０１０、１１１０と同一であるようにすることもできる。
【０３１４】
図示はしていないが、表示パネル１４００は表示基板１４１０に対向する対向基板を含む。前記対向基板は遮光パターンを含み、前記遮光パターンは図１８で説明した第１２の実施形態の場合と実質的に同一である。
【０３１５】
図２０は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図２０に図示した本発明のまた他の実施形態に係る表示パネル１５００は図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。表示パネル１５００は表示基板１５１０の一部構成を除けば、図１９（ａ）及び図１９（ｂ）で説明した表示パネル１４００と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。
【０３１６】
図２０を参照すれば、表示基板１５１０は絶縁基板（図示せず）、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子及び第１配光膜（図示せず）を含む。
【０３１７】
前記絶縁基板は第１〜第８画素領域（ＰＡ１〜ＰＡ８）を有する。第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は第１方向Ｄ１に沿って、順次に配置された画素領域として定義することができる。第５〜第８画素領域ＰＡ５、ＰＡ６、ＰＡ７、ＰＡ８は、各々第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４の第２方向Ｄ１に配置された画素領域として定義することができる。
【０３１８】
信号ラインは第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と第１〜第３データラインＤＬ１、ＤＬ２、ＤＬ３とを含み、互いに交差して形成される。互いに交差して形成される。前記信号ラインは図１６（ａ）及び図１６（ｂ）で説明した表示基板１２１０の場合と実質的に同一である。
【０３１９】
前記電界形成電極は第１〜第８下部電極（１５１３＿１〜１５１３＿８）と、第１〜第８上部電極（１５１４＿１〜１５１４＿８）とを含む。
【０３２０】
第１〜第８画素領域（ＰＡ１〜ＰＡ８）に各々第１〜第８下部電極（１５１３＿１〜１５１３＿８）が形成され、第１〜第８下部電極（１５１３＿１ 〜１５１３＿８）とオーバーラップして第１〜第８上部電極（１５１４＿１〜１５１４＿８）が形成される。第１〜第８上部電極（１５１４＿１〜１５１４＿８）は各々第１〜第８スリットパターン（１５１５＿１〜１５１５＿８）を含む。
【０３２１】
第１〜第８下部電極（１５１３＿１〜１５１３＿８）は各々第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）と電気的に接続することによって、信号ラインと電気的に接続する。第１〜第８下部電極（１５１４＿１〜１５１４＿８）は画素電圧を提供される画素電極でありうる。
【０３２２】
第１〜第８上部電極（１５１４＿１〜１５１４＿８）は各々第１〜第８スリットパターン（１５１５＿１〜１５１５＿８）を含む。第１〜第８スリットパターン（１５１５＿１〜１５１５＿８）は図１９（ａ）及び図１９（ｂ）で説明した表示基板１４１０の第１〜第８スリットパターン（１４１５＿１〜１４１５＿８）と同一である。
【０３２３】
第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）は各々第１〜第８画素領域（ＰＡ１〜ＰＡ８）に配置される。第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）と信号ラインＧＬ、ＤＬの連結は図１９（ａ）及び図１９（ｂ）で説明した表示基板１４１０の第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）の場合と実質的に同一である。
【０３２４】
前記で説明した表示基板１３１０でデータラインＤＬの形態、下部電極、上部電極、スリットパターンの構造的特徴は図８〜図１１で説明した第３の実施形態〜第６の実施形態に係る表示基板３００、４００、５００、６００と同一であるようにすることもできる。
【０３２５】
図示はしていないが、表示パネル１３００は表示基板１３１０に対向する対向基板を含む。前記対向基板は遮光パターンを含み、前記遮光パターンは図１８で説明した第１２の実施形態の場合と実質的に同一である。
【０３２６】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０３２７】
本発明の実施形態に係る表示基板及びこれを含む表示装置によれば、シングルドメインの長所の透過率向上と共にマルチドメインの長所の視野角及び視認性向上を成し遂げる。 従って、本発明は表示品質を向上させるための表示装置で使われることができる。
また、従来マルチドメイン形成が難しい小型表示装置でマルチドメインを形成することによって視野角及び視認性を向上させる。従って、小型表示装置の表示品質を向上させるために使われることができて、表示装置で透過率低下なしで視野角及び視認性を向上させるために適用されるようにすることができる。
【符号の説明】
【０３２８】
１０、２０ 表示装置
１２、２２ ガンマ電圧生成部
１４、２４ データ駆動部
１６、２６ 制御部
１８、２８ ゲート駆動部
１００ 表示パネル
１０２ 第１偏光板
１０４ 第２偏光板
１１０ 表示基板
１１１ 絶縁基板
１１２ 第１配光膜
１１３＿１ 第１下部電極
１１３＿２ 第２下部電極
１１３＿３ 第３下部電極
１１３＿４ 第４下部電極
１１４＿１ 第１上部電極
１１４＿２ 第２上部電極
１１４＿３ 第３上部電極
１１４＿４ 第４上部電極
１１５＿１ 第１スリットパターン
１１５＿２ 第２スリットパターン
１１５＿３ 第３スリットパターン
１１５＿４ 第４スリットパターン
１２０ 対向基板
１２１ 絶縁基板
１２２ 第２配光膜
１３０ 液晶層
ＧＬ１、ＧＬ２ 第１、第２ゲート配線
ＤＬ１、ＤＬ２ 第１、第２データ配線
ＬＣ 液晶
ＡＰ アクティブパターン
ＧＥ ゲート電極
ＤＥ ドレーン電極
ＳＥ ソース電極
ＢＭ 遮光パターン
ＣＦ カラーフィルタ
ＰＡ１、ＰＡ２ 第１、第２画素領域
ＰＡ３、ＰＡ４ 第３、第４画素領域
ＳＷ１、ＳＷ２ 第１、第２スイッチング素子
ＳＷ３、ＳＷ４ 第３、第４スイッチング素子
【技術分野】
【０００１】
本発明は表示基板、表示パネル及び表示装置に関し、より詳細には透過率を向上させて視野角及び視認性を向上させることのできる表示基板、表示パネル及び表示装置に関する。
【背景技術】
【０００２】
一般的に液晶表示装置は一対の電界生成電極が形成されている２枚の絶縁基板の間に液晶層を含み、前記絶縁基板に形成された電界生成電極に電圧を印加して前記液晶層の液晶分子を再配列させることによって前記液晶層を通過する光の透過率を調節して映像を表示する装置である。
【０００３】
最も一般的な構造を有する液晶表示装置は、一対の電界生成電極が互いに対向する２枚の絶縁基板に各々備わっているＴＮ（Twisted nematic）モード表示装置である。前記ＴＮモードの液晶表示装置は視野角が狭い短所があった。
【０００４】
ＰＬＳ（Plane to Line Switching）モードの液晶表示装置は広い視野角確保するために開発された。ＰＬＳモードの液晶表示装置はスイッチング素子の薄膜トランジスタ（Thin Film Transistor）が形成された基板（例えば、アレイ基板）上に互いに絶縁されて配置された一対の電界生成電極、例えば、画素電極及び共通電極を含む。前記ＰＬＳモードの液晶表示装置は、画素電極と共通電極との間に形成されたフリンジフィールド（fringe fielｄ）に沿って配向された液晶粒子により液晶層の光の透過率を調節することによって画像を表示する。
【０００５】
ＰＬＳモードをはじめとする液晶表示装置では電界の生成方向に沿ってドメイン（domain）を形成する。ＰＬＳモード液晶表示装置は、１−ドメイン（single domain）構造で光の透過率が高いが、視聴方向によってカラーシフト（color shift）が発生し視野角が低下する。このような問題を改善するためのマルチドメイン（multi domain）は、１つのピクセル（pixel）内に２つ以上のドメインを形成する。しかし、前記マルチドメイン方式ではドメイン間の境界部位で発生するテクスチャ（texture）によって透過率が減少する問題点がある。
【発明の概要】
【発明が解決しようとする課題】
【０００６】
本発明の一目的は高い透過率と共に視野角及び視認性を向上させることのできる表示装置を提供することにある。
【０００７】
本発明の他の目的は高い透過率と共に視野角及び視認性を向上させることのできる表示基板を提供することにある。
【０００８】
本発明のまた他の目的は高い透過率と共に視野角及び視認性を向上させることのできる表示パネルを提供することにある。
【課題を解決するための手段】
【０００９】
本発明の実施形態に係る表示基板は絶縁基板、第１ゲートライン、第１下部電極、第２下部電極、第１上部電極、及び第２上部電極を含む。前記絶縁基板は第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する。前記第１ゲートラインは、前記絶縁基板上に前記第１方向と交差する第２方向に延長する。前記第１下部電極は前記第１画素領域に配置され、前記第２下部電極は前記第２画素領域に配置される。前記第１上部電極は、前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１及び第２方向と異なる第３方向に延長した第１スリットパターンを有する。前記第２上部電極は、前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１〜第３方向と異なった第４方向に延長した第２スリットパターンを有する。
【００１０】
一実施形態において、前記第１及び第２上部電極が形成された絶縁基板上に配置され、前記第１及び第２画素領域の各々においての配向方向が互いに同じ配光膜をさらに含むようにすることができる。この時、前記配光膜の配向方向は、前記第１方向または前記第２方向でありうる。
【００１１】
一実施形態において、前記第２方向は前記第１方向に対して垂直な方向であり、前記第３方向と前記第４方向は前記第２方向を基準として互いに対称でありうる。
【００１２】
一実施形態において、前記絶縁基板は前記第１画素領域の前記第２方向に配置された第３画素領域及び前記第２画素領域の前記第２方向に配置された第４画素領域をさらに含む。また、前記第３画素領域に配置された第３下部電極と、前記第４画素領域に配置された第４下部電極と、前記第３画素領域に前記第３下部電極とオーバーラップし、前記第３方向に延長した第３スリットパターンを有する第３上部電極と、前記第４画素領域に前記第４下部電極とオーバーラップし、前記第４方向に延長した第４スリットパターンを有する第４上部電極をさらに含むようにすることができる。
【００１３】
一実施形態において、前記表示基板は前記第１ゲートラインと平行な第２ゲートラインと、前記第１及び第２ゲートラインと交差する第１データラインと、前記第１画素領域に形成されて前記第１ゲートライン及び前記第１データラインと電気的に接続された第１スイッチング素子と、前記第２画素領域に形成されて前記第２ゲートライン及び前記第１データラインと電気的に接続された第２スイッチング素子と、をさらに含むようにすることができ、前記第１下部電極または前記第１上部電極は、前記第１スイッチング素子と接続され、前記第２下部電極または前記第２上部電極は前記第２スイッチング素子と接続されるようにすることができる。
【００１４】
この時、一実施形態において、前記第１ゲートラインは前記第１画素領域と前記第２画素領域との間に配置され、前記第１ゲートラインと前記第２ゲートラインとの間に前記第２画素領域が配置されるようにすることができる。他の実施形態において、前記第１ゲートラインと前記第２ゲートラインとの間に前記第１及び第２画素領域が配置されるようにすることができる。
【００１５】
一実施形態において、前記第１ゲートラインと平行な第２ゲートラインと、前記第１及び第２ゲートラインと交差する第１データラインと、前記第１データラインと平行であり、前記第１及び第２ゲートラインと交差する第２データラインと、前記第１画素領域に形成されて前記第１ゲートライン及び前記第２データラインと電気的に接続された第１スイッチング素子と、前記第２画素領域に形成されて前記第２ゲートライン及び前記第１データラインと電気的に接続された第２スイッチング素子と、をさらに含むようにすることができ、前記第１下部電極または前記第１上部電極は、前記第１スイッチング素子と接続され、前記第２下部電極または前記第２上部電極は前記第２スイッチング素子と接続されるようにすることができる。
【００１６】
この時、一実施形態において、前記第１ゲートラインは前記第１画素領域と前記第２画素領域との間に配置され、前記第１ゲートラインと前記第２ゲートラインとの間に前記第２画素領域が配置されるようにすることができる。他の実施形態において、前記第１ゲートラインと前記第２ゲートラインとの間に、前記第１及び第２画素領域が配置されるようにすることができる。また、前記第１上部電極と前記第２上部電極は、互いに接続した一体型構造を有し、前記第１及び第２スリットパターンは互いに接続された構造を有するようにすることができる。
【００１７】
一実施形態において、前記絶縁基板は前記第２画素領域の前記第１方向に配置された第３画素領域をさらに含むようにすることができる。また、前記第２方向に延長し前記第３画素領域と前記第２ゲートラインとの間に配置された第３ゲートラインと、前記第３画素領域に配置された第３下部電極と、前記第３画素領域に前記第３下部電極とオーバーラップして前記第３方向に延長した第３スリットパターンを有する第３上部電極と、前記第３ゲートラインと接続されて前記第３ゲートラインと隣接して前記第３画素領域に配置された第３スイッチング素子と、をさらに含むようにすることができる。
【００１８】
一実施形態において、前記第１ゲートラインと交差する方向に延長し、互いに平行な第１及び第２データラインをさらに含むようにすることができる。また、前記第１データラインと前記第２データラインとの間に前記第１及び第２画素領域が配置され、前記第１データラインに隣接した前記第１及び第２上部電極の辺は前記第１データラインと平行であり、前記第２データラインに隣接した前記第１及び第２上部電極の辺は前記第２データラインと平行になるようにすることができる。
【００１９】
この時、前記第１及び第２データライン各々は、前記第１スリットパターンと平行になるように延長した第１延長部及び前記第２スリットパターンと平行になるように延長した第２延長部を含むようにすることができる。前記第１及び第２データライン各々は、前記第１方向に従って一直線形態で延長したものでありうる。
【００２０】
一実施形態において、前記第１スリットパターンは両端のうち、少なくとも一端に前記第２方向に対する前記第３方向の傾斜角より小さい傾斜角を有する第１折り曲げ部を含み、前記第２スリットパターンは両端のうち、少なくとも一端に前記第２方向に対する前記第４方向の傾斜角より小さい傾斜角を有する第２折り曲げ部を含むようにすることができる。
【００２１】
本発明の実施形態に係る表示基板は絶縁基板、第１ゲートライン、第１下部電極、第２下部電極、第１上部電極、及び第２上部電極を含む。前記絶縁基板は第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する。前記第１ゲートラインは前記絶縁基板上に前記第１方向と交差する第２方向に延長し、前記第１画素領域と前記第２画素領域との間に配置される。前記第１下部電極は前記第１画素領域に配置され、前記第２下部電極は前記第２画素領域に配置される。前記第１上部電極は前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１方向に向かって前記第１及び第２方向と異なり、互いに異なる第３方向及び第４方向に順次に延長した第１スリットパターンを有する。前記第２上部電極は前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１方向に向かって前記第４方向及び第３方向に順次に延長した第２スリットパターンを有する第２上部電極を含む。
【００２２】
一実施形態において、前記第１及び第２上部電極が形成された絶縁基板上に形成されて、前記第１及び第２画素領域各々での配向方向が互いに同じ配光膜をさらに含むようにすることができる。前記配光膜の配向方向は、前記第１方向または前記第２方向でありうる。
【００２３】
一実施形態において、前記第２方向は前記第１方向に対して垂直な方向であり、前記第３方向と前記第４方向は前記第２方向を基準として互いに対称になるようにすることができる。
【００２４】
一実施形態において、前記絶縁基板は、前記第１画素領域の前記第２方向に配置された第３画素領域及び前記第２画素領域の前記第２方向に配置された第４画素領域をさらに含むようにすることができる。また、前記第３画素領域に配置された第３下部電極と、前記第４画素領域に配置された第４下部電極と、前記第３画素領域に前記第３下部電極とオーバーラップし、前記第１方向に向かって前記第３方向及び第４方向に順次に延長した第３スリットパターンを有する第３上部電極と、前記第４画素領域に前記第４下部電極とオーバーラップし、前記第１方向に向かって前記第４方向及び第３方向に順次に延長した第４スリットパターンを有する第４上部電極をさらに含むようにすることができる。
【００２５】
一実施形態において、前記表示基板は前記第１ゲートラインと平行な第２ゲートラインと、前記第１及び第２ゲートラインと交差する第１データラインと、前記第１及び第２ゲートラインと交差して前記第１データラインと平行な第２データラインと、前記第１画素領域に形成されて前記第１ゲートライン及び前記第２データラインと電気的に接続された第１スイッチング素子と、前記第２画素領域に形成され、前記第２ゲートライン及び前記第１データラインと電気的に接続された第２スイッチング素子をさらに含むようにすることができ、前記第１下部電極または前記第１上部電極は、前記第１スイッチング素子と接続され、前記第２下部電極または前記第２上部電極は前記第２スイッチング素子と接続されるようにすることができる。
【００２６】
この時、前記第１データラインと第２データラインとの間に前記第１及び第２画素領域が配置され、前記第１スイッチング素子は前記第２データラインに隣接して配置され、前記第２スイッチング素子は前記第１データラインに隣接して配置されるようにすることができる。
【００２７】
一実施形態において、前記第１ゲートラインと交差する方向に延長し、互いに平行な第１及び第２データラインをさらに含み、前記第１データラインと前記第２データラインとの間に前記第１及び第２画素領域が配置され、前記第１データラインに隣接した前記第１及び第２上部電極の辺は前記第１データラインと平行であり、前記第２データラインに隣接した前記第１及び第２上部電極の辺は前記第２データラインと平行になるようにすることができる。この時、前記第１及び第２データライン各々は前記第１スリットパターンと平行な第１延長部及び前記第２スリットパターンと平行な第２延長部を含むようにすることができる。
【００２８】
一実施形態において、前記第１スリットパターンは一端に形成し、前記第２方向に対する前記第３方向の傾斜角より小さい傾斜角を有する第１折り曲げ部及び他端に形成され、前記第２方向に対する前記第４方向の傾斜角より小さい傾斜角を有する第２折り曲げ部のうち、少なくとも１つを含み、前記第２スリットパターンは一端に形成され、前記第２方向に対する前記第４方向の傾斜角より小さい傾斜角を有する第３折り曲げ部及び他端に形成され、前記第２方向に対する前記第３方向の傾斜角より小さい傾斜角を有する第４折り曲げ部のうち、少なくとも１つを含むようにすることができる。
【００２９】
本発明の実施形態に係る表示パネルは表示基板、対向基板、及び液晶層を含む。前記表示基板は第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する絶縁基板と、前記絶縁基板上に前記第１方向と交差する第２方向に延長した第１ゲートラインと、前記第１及び第２画素領域各々に形成された第１下部電極及び第２下部電極と、前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１及び第２方向と異なる第３方向に延長した第１スリットパターンを有する第１上部電極と、前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１〜第３方向と異なる第４方向に延長した第２スリットパターンを有する第２上部電極とを含む。前記対向基板は前記表示基板と対向して前記第１及び第２画素領域にオーバーラップするカラーフィルタを含む。前記液晶層は前記表示基板と前記対向基板との間に介在する。
【００３０】
一実施形態において、前記表示基板は前記第１及び第２上部電極が形成された絶縁基板上に形成され、前記第１及び第２画素領域各々での配向方向が互いに同一な第１配光膜をさらに含むようにすることができる。この時、前記第１配光膜の配向方向は前記第１方向または前記第２方向でありうる。
【００３１】
一実施形態において、前記対向基板は前記カラーフィルタが形成された対向基板上に形成され、前記第１及び第２画素領域に対向する部分での配向方向が互いに同一な第２配光膜をさらに含むようにすることができる。この時、前記第２配光膜の配向方向は前記第１配光膜の配向方向と同一でありうる。
【００３２】
一実施形態において、前記表示基板の下部面に配置されて前記第１配光膜の配向方向と同一な偏光軸を有する第１偏光板と、前記対向基板の上部面に配置されて前記第１偏光板の偏光軸に対して垂直な偏光軸を有する第２偏光板をさらに含むようにすることができる。
【００３３】
一実施形態において、前記表示基板は前記第１ゲートラインと平行になるように配置された第２ゲートラインをさらに含み、前記第１ゲートラインは前記第１画素領域と前記第２画素領域との間に配置され、前記第１ゲートラインと前記第２ゲートラインとの間に前記第２画素領域が配置されるようにすることができる。
【００３４】
一実施形態において、前記表示基板は前記第１ゲートラインと平行になるように配置された第２ゲートラインをさらに含み、前記第１ゲートラインと前記第２ゲートラインとの間に前記第１及び第２画素領域が配置されるようにすることができる。この時、前記絶縁基板は、前記第２画素領域の前記第１方向に配置された第３画素領域をさらに含み、前記表示基板は前記第２方向に延長し、前記第３画素領域と前記第２ゲートラインとの間に配置された第３ゲートラインと、前記絶縁基板上に前記第３画素領域に配置された第３下部電極と、前記第３下部電極とオーバーラップし、前記第３方向に延長する第３スリットパターンを有する第３上部電極と、前記第３ゲートラインと電気的に接続され、前記第３画素領域に形成された第３スイッチング素子をさらに含むようにすることができる。また、前記対向基板は、前記第１及び第２スイッチング素子にオーバーラップする遮光パターンをさらに含むようにすることができ、前記第１方向を基準として前記第２画素領域と前記第３画素領域との間にオーバーラップする前記遮光パターンの幅は、前記第２スイッチング素子の一端から、前記第２及び第３ゲートラインを介して反対側の前記第３スイッチング素子の他端までの距離より狭いこともある。
【００３５】
本発明の実施形態に係る表示パネルは表示基板、対向基板及び液晶層を含む。前記表示基板は第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する絶縁基板と、前記絶縁基板上に前記第１方向と交差する第２方向に延長し、前記第１画素領域と前記第２画素領域の間に配置された第１ゲートラインと、前記第１及び第２画素領域各々に形成された第１下部電極及び第２下部電極と、前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１方向に向かって前記第１及び第２方向と異なり、互いに異なる第３方向及び第４方向に順次に延長した第１スリットパターンを有する第１上部電極と、前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１方向に向かって前記第４方向及び第３方向に順次に延長した第２スリットパターンを第２上部電極を含む。前記対向基板は前記表示基板と対向して前記第１及び第２画素領域にオーバーラップするカラーフィルタを含む。前記液晶層は前記表示基板と前記対向基板との間に介在する。
【００３６】
一実施形態において、前記第１及び第２上部電極が形成された絶縁基板上に形成され、前記第１及び第２画素領域各々での配向方向が互いに同じ第１配光膜をさらに含むようにすることができる。この時、前記第１配光膜の配向方向は前記第１方向または前記第２方向でありうる。
【００３７】
一実施形態において、前記カラーフィルタが形成された対向基板上に形成され、前記第１及び第２画素領域に対向する部分での配向方向が互いに同じ第２配光膜をさらに含むようにすることができる。この時、前記第２配光膜の配向方向は前記第１配光膜の配向方向と同一でありうる。
【００３８】
一実施形態において、前記表示基板の下部面に配置されて前記第１配光膜の配向方向と同じ偏光軸を有する第１偏光板及び前記対向基板の上部面に配置され、前記第１偏光板の偏光軸に対して垂直な偏光軸を有する第２偏光板をさらに含むようにすることができる。
【００３９】
本発明の実施形態に係る表示装置は表示パネル、ガンマ電圧生成部、制御部、及びデータ駆動部を含む。前記表示パネルは、第１下部電極及び前記第１下部電極にオーバーラップし、第１スリットパターンを有する第１上部電極を含む第１画素と、前記第１画素の第１方向に配置されて第２下部電極及び前記第２下部電極にオーバーラップし、前記第１スリットパターンの延長方向と異なる方向に延長した第２スリットパターンを有する第２上部電極を含む第２画素と、前記第１方向と異なる第２方向に延長した第１ゲートラインを含む。前記ガンマ電圧生成部は、第１ガンマ基準電圧集合及び前記第１ガンマ基準電圧集合と異なる電圧レベルを有する第２ガンマ基準電圧集合を生成する。前記制御部は前記第１及び第２画素に各々該当する第１及び第２画素データを出力する。前記データ駆動部は、前記第１画素データは前記第１ガンマ基準電圧集合に基づいて対応するアナログ形態の第１画素電圧に変換して出力し、前記第２画素データは前記第２ガンマ基準電圧集合に基づいて対応するアナログ形態の第２画素電圧に変換して出力する。
【００４０】
一実施形態において、前記制御部は外部から提供される映像信号を処理して前記第１及び第２画素データを出力し、前記第１及び第２ガンマ基準電圧集合の選択を制御するためのガンマ選択信号を共に出力し、前記データ駆動部は前記ガンマ選択信号により前記第１ガンマ基準電圧集合及び前記第２ガンマ基準電圧集合のうち、いずれか１つを選択するガンマ電圧選択部を含むようにすることができる。
【００４１】
一実施形態において、前記制御部は外部から提供される映像信号を処理して前記第１及び第２画素データを出力し、前記第１及び第２ガンマ基準電圧集合の選択を制御するためのガンマ選択信号を共に出力し、前記ガンマ電圧生成部は前記ガンマ選択信号により前記第１ガンマ基準電圧集合または前記第２ガンマ基準電圧集合を選択的に出力することができる。
【００４２】
この時、前記ガンマ電圧生成部は第１抵抗列を含み、外部から提供される電源電圧を利用して前記第１ガンマ基準電圧集合を生成する第１ガンマ部と、前記第１抵抗列と異なる第２抵抗列を含み、前記電源電圧を利用して前記第２ガンマ基準電圧集合を生成する第２ガンマ部、そして前記第１及び第２ガンマ基準電圧集合のうち、前記ガンマ選択信号に従って、前記第１ガンマ基準電圧集合または、前記第２ガンマ基準電圧集合を選択的に出力するガンマ電圧選択部を含むようにすることができる。
【００４３】
一実施形態において、前記第１及び第２ガンマ基準電圧集合はガンマ値が互いに異なることができる。
【００４４】
一実施形態において、前記第１スリットパターンの延長方向と前記第２スリットパターンの延長方向は、前記第２方向を基準として互いに対称になるようにすることができる。
【００４５】
一実施形態において、前記表示パネルは前記第１方向に延長して前記第１ゲートラインと交差し、前記第１及び第２画素のうち、少なくともいずれか１つと接続される第１データラインをさらに含むようにすることができる。
【００４６】
一実施形態において、前記第１及び第２画素は順次に動作し、前記第１及び第２ガンマ基準電圧集合の選択周期は前記第１及び第２画素の動作周期と同一であるようにすることができる
【発明の効果】
【００４７】
本発明の表示基板、表示パネル、及び表示装置によれば、画素各々は下部電極及び上部電極を有し、前記上部電極に形成されたスリットパターンによってシングルドメインを形成するので、高透過率を有するようにすることができる。同時に垂直な方向に隣接する画素の間には互いに異なるドメインを形成し、特に互いに対称なドメインを形成するのでマルチドメインの長所である視野角及び視認性を向上させることができる。従って、透過率低下によってマルチドメインの形成が難しい小型サイズの表示装置でマルチドメインの効果を獲得して視野角及び視認性の向上と共に透過率を向上させることができる。
【００４８】
また、ゲートラインは互いに異なるドメインを有する２つの画素領域単位で配置させることによって、ゲートラインにオーバーラップする遮光領域を集中させることができて前記遮光領域により互いに異なるドメインを形成する画素間の輝度差で発生する横線視認性問題を改善することができる。
【００４９】
また、互いに異なるシングルドメインを有する第１及び第２画素の駆動であって、互いに異なるガンマ基準電圧セットを利用して互いに異なるレベルの画素電圧を利用することによって、隣接画素の間に互いに異なるドメインによって発生する横線視認性問題を改善することができる。
【図面の簡単な説明】
【００５０】
【図１】本発明の一実施形態に係る表示装置の構成図である。
【図２】図１に図示したデータ駆動部の構成図である。
【図３（ａ）】本発明の一実施形態に係る表示パネルを説明するための平面図である。
【図３（ｂ）】図３（ａ）のＩ−Ｉ’ラインに沿って切断した表示パネルの断面図である。
【図４】本発明の他の実施形態に係る表示装置の構成図である。
【図５】図４に図示したガンマ電圧生成部の構成図である。
【図６】図４に図示したデータ駆動部の構成図である。
【図７】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図８】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図９】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１０】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１１（ａ）】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１１（ｂ）】図１１（ａ）のＩＩ−ＩＩ’ラインに沿って切断した表示パネルの断面図である。
【図１２】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１３】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１４】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１５】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１６（ａ）】本発明のまた他の実施形態に係る表示パネルを説明するための等価回路図及び平面図である。
【図１６（ｂ）】本発明のまた他の実施形態に係る表示パネルを説明するための等価回路図及び平面図である。
【図１７】本発明のまた他の実施形態に係る表示パネルで対向基板に含まれる遮光パターンを説明するための平面図である。
【図１８】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【図１９（ａ）】本発明のまた他の実施形態に係る表示パネルを説明するための等価回路図及び平面図である。
【図１９（ｂ）】本発明のまた他の実施形態に係る表示パネルを説明するための等価回路図及び平面図である。
【図２０】本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
【発明を実施するための形態】
【００５１】
本明細書に開示されている本発明の実施形態に対して、特定の構造的ないし機能的説明は、単に本発明の実施形態を説明するための目的で例示されたものであり、本発明の実施形態は多様な形態で実施することができ、本明細書に説明された実施形態に限定されるものではない。
【００５２】
本発明は多様な変更を加えることができ、種々の形態を有するようにすることができるが、特定の実施形態を図面に例示して本明細書に詳細に説明する。しかし、これは本発明を特定の開示形態に限定しようとするものではなく、本発明の思想及び技術範囲に含まれるすべての変更、均等物ないし代替物を含むものであると理解するべきである。
【００５３】
本明細書において、第１、第２等の用語は多様な構成要素を説明するのに使用することができるが、これらの構成要素がこのような用語によって限定されてはならない。前記用語は一つの構成要素を他の構成要素から区別する目的で使われる。例えば、本発明の権利範囲から逸脱せずに第１構成要素は第２構成要素と命名することができ、類似に第２構成要素も第１構成要素と命名することができる。
【００５４】
ある構成要素が他の構成要素に「連結されて」いる、または「接続されて」いると言及された場合には、その他の構成要素に直接的に連結されていたり、接続されていたりすることも意味するが、中間に他の構成要素が存在する場合も含むものであると理解するべきである。一方、ある構成要素が他の構成要素に「直接連結されて」いる、または「直接接続されて」いると言及された場合には、中間に他の構成要素が存在しないと理解すべきである。構成要素の間の関係を説明する他の表現、すなわち「〜間に」と「すぐに〜間に」または「〜に隣接する」と「〜に直接隣接する」等も同じように解釈すべきである。
【００５５】
本明細書で使用した用語は単に特定の実施形態を説明するために使用したもので、本発明を限定するものではない。単数の表現は文脈上明白に異なるように意味しない限り、複数の表現を含む。本明細書で、「含む」または「有する」等の用語は明細書上に記載された特徴、数字、段階、動作、構成要素、部品または、これを組み合わせたのが存在するということを示すものであって、一つまたはそれ以上の他の特徴や数字、段階、動作、構成要素、部品または、これを組み合わせたものなどの存在または、付加の可能性を、予め排除するわけではない。
【００５６】
また、別に定義しない限り、技術的或いは科学的用語を含み、本明細書中において使用される全ての用語は本発明が属する技術分野で通常の知識を有する者であれば、一般的に理解するのと同一の意味を有する。一般的に使用される辞書において定義する用語と同じ用語は関連技術の文脈上に有する意味と一致する意味を有するものと理解するべきで、本明細書において明白に定義しない限り、理想的或いは形式的な意味として解釈してはならない。
【００５７】
以下、添付図面を参照して、本発明の望ましい実施形態をより詳細に説明する。図面上の同一構成要素に対しては同一参照符号を使用し、同一構成要素に対してのオーバーラップした説明は省略する。
【００５８】
図１は本発明の第１の実施形態に係る表示装置の構成図であり、図２は図１に図示したデータ駆動部の構成図である。
【００５９】
図１及び図２を参照すれば、表示装置１０は表示パネル１００、ガンマ電圧生成部１２、データ駆動部１４、制御部１６、及びゲート駆動部１８を含む。前記ガンマ電圧生成部１２、前記データ駆動部１４、前記制御部１６、及び前記ゲート駆動部１８は外部のグラフィック機器などのような画像ソースから提供される映像信号を利用して映像が表示されるように表示パネル１００を駆動する。
【００６０】
図１に図示はしなかったが表示装置１０は表示パネル１００で光を照射するバックライトアセンブリをさらに含む。前記バックライトアセンブリは、表示パネル１００の背面部に配置される。映像の表示方向は前記バックライトアセンブリから表示パネル１００に照射される光の進行方向として定義できる。
【００６１】
表示パネル１００は表示基板（或いは、下部基板）、対向基板（或いは、上部基板）及び液晶層を含む。前記対向基板は前記表示基板に対向する。前記液晶層は前記表示基板と前記対向基板との間に介在する。表示パネル１００は複数の画素ＰＸ及び前記画素ＰＸに接続された複数の信号ラインＧＬ１、ＧＬ２、ＤＬ１、ＤＬ２を含む。例えば、複数の画素ＰＸは第１画素ＰＸ１、第２画素ＰＸ２、第３画素ＰＸ３及び第４画素ＰＸ４を含むようにすることができる。平面上で第２画素ＰＸ２は第１画素ＰＸ１の第１方向Ｄ１に配置された画素として定義できる。そこで、第１方向Ｄ１は縦方向（或いは、列方向）でありうる。また、第３及び第４画素ＰＸ３、ＰＸ４は各々第１及び第２画素ＰＸ１、ＰＸ２の第２方向Ｄ２に配置された画素として定義できる。そこで、第２方向Ｄ２は第１方向Ｄ１と交差する方向、例えば、第１方向Ｄ１と垂直な方向であって横方向（或いは行方向）でありうる。即ち、画素ＰＸはマトリックス形態で配列された構造でありうる。
【００６２】
前記信号ラインＧＬ、ＤＬは、ゲートラインＧＬ及びゲートラインＧＬと交差するデータラインＤＬを含む。例えば、前記信号ラインＧＬ、ＤＬは、第１及び第２ゲートラインＧＬ１、ＧＬ２と、第１及び第２データラインＤＬ１、ＤＬ２を含むようにすることができる。第１及び第２ゲートラインＧＬ１、ＧＬ２は、第２方向Ｄ２に延長しながら互いに並ぶようにすることができる。第１及び第２データラインＤＬ１、ＤＬ２は、第１及び第２ゲートラインＧＬ１、ＧＬ２と交差する方向に延長しながら互いに並ぶようにすることができる。第１及び第２データラインＤＬ１、ＤＬ２は、第２方向Ｄ２と交差する第１方向Ｄ１に延長しながら互いに並ぶようにすることができる。前記信号ラインＧＬ、ＤＬは、画素ＰＸと接続される。例えば、画素ＰＸ各々は、１つのゲートラインＧＬ及び１つのデータラインＤＬと接続されるようにすることができる。
【００６３】
詳細に図示はしなかったが、画素ＰＸ各々は一対の電界形成電極と前記液晶層を含む。前記一対の電界形成電極は下部電極及び下部電極にオーバーラップする上部電極を含む。上部電極はドメイン形成のためのスリットパターンを有する。画素ＰＸそれぞれの上部電極に形成されたスリットパターンに沿う電界を通じて前記画素ＰＸ各々にドメインが形成される。第１及び第２画素ＰＸ１、ＰＸ２は、互いに異なるドメインを有する。例えば、第１画素ＰＸ１と第２画素ＰＸ２のドメインは、ゲートラインＧＬのうちの１つを基準として互いに対称な構造でありうる。つまり、第１及び第２画素ＰＸ１、ＰＸ２のドメインは、ゲートラインＧＬの延長方向の第２方向Ｄ２を基準として対称な構造でありうる。また、第３及び第４画素ＰＸ３、ＰＸ４は互いに異なるドメインを有する。例えば、ゲートラインＧＬ或いは第２方向Ｄ２を基準として互いに対称な構造でありうる。その時、第３及び第４画素ＰＸ３、ＰＸ４のドメインは各々第１及び第２画素ＰＸ１、ＰＸ２のドメインと同一でもありうる。即ち、画素ゲートラインＧＬの延長方向の第２方向Ｄ２に沿って配置された画素ＰＸは互いに同一ドメインを有し、データラインＤＬの延長方向の第１方向Ｄ１に沿って配置され、互いに隣接した画素ＰＸは互いに異なるドメインを有する。
【００６４】
表示パネル１００の構造に対しては、以下で図面を添付しより詳細に説明する。
【００６５】
ガンマ電圧生成部１２は表示パネル１００の画素ＰＸで印加される階調電圧の基礎になるガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２を生成する。特に、ガンマ電圧生成部２００は第１ガンマ基準電圧集合ＶＲＥＦ１及び第２ガンマ基準電圧集合ＶＲＥＦ２を生成する。第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２は、互いに異なる電圧レベルを有する。例えば、第１ガンマ基準電圧集合ＶＲＥＦ１は第１ガンマ値を有する第１ガンマカーブによる電圧の集合であり、第２ガンマ基準電圧集合ＶＲＥＦ２は、第１ガンマ値と異なる第２ガンマ値を有する第２ガンマカーブによる電圧の集合でありうる。前記第１及び第２ガンマ値は、各々第１及び第２画素ＰＸ１、ＰＸ２のドメインにともなう偏差を補償するための値でありうる。第１ガンマ基準電圧集合ＶＲＥＦ１は第１画素ＰＸ１の補償駆動のための電圧レベルを有し、第２ガンマ基準電圧集合ＶＲＥＦ２は、第２画素ＰＸ２の補償駆動のための電圧レベルを有するようにすることができる。また、画素第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２は、第１方向Ｄ１に沿って配列された画素ＰＸごとに別に適用するための電圧集合でありうる。
【００６６】
詳細に図示はしなかったが、ガンマ電圧生成部１２は第１ガンマ基準電圧集合ＶＲＥＦ１の生成のための第１ガンマ部及び第２ガンマ基準電圧集合ＶＲＥＦ２の生成のための第２ガンマ部を含むようにすることができる。前記第１ガンマ部は電圧分配のための第１抵抗列を含む。前記第２ガンマ部は電圧分配のための第２抵抗列を含む。前記第１及び第２抵抗列は互いに異なる複数の抵抗を含む。第１及び第２ガンマ部は各々電源発生部（図示せず）から電源電圧を提供され、前記電源電圧を分配して第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２を生成する。ガンマ電圧生成部１２は生成された第１ガンマ基準電圧集合ＶＲＥＦ１と第２ガンマ基準電圧集合ＶＲＥＦ２を共にデータ駆動部３００に供給する。
【００６７】
データ駆動部１４は、制御部１６から画素ＰＸの画素データＤＡＴＡ’及び制御信号ＣＯＮＴ１、ＧＳＥＬの提供を受ける。データ駆動部１４は、第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２に基づいて画素データＤＡＴ’を前記画素データＤＡＴＡ’と対応するアナログ形態の画素電圧に変換してデータラインＤＬを通じて該当画素ＰＸに出力する。この時、第１画素ＰＸ１に該当する第１画素データは第１ガンマ基準電圧集合ＶＲＥＦ１に基づいて第１画素電圧に変換され、前記第１画素電圧は前記第１画素ＰＸ１に出力される。これとは異なって、第２画素ＰＸ２に該当する第２画素データは、第２ガンマ基準電圧集合ＶＲＥＦ２に基づいて第２画素電圧に変換され、前記第２画素電圧は前記第２画素ＰＸ２に出力される。制御部４００で提供される画素ＰＸの画素データＤＡＴＡ’はデジタル形態である。従って、データ駆動部１４はデジタル形態の画素データＤＡＴＡ’を対応するアナログ形態の画素電圧に変換して出力する。
【００６８】
制御信号ＣＯＮＴ１、ＧＳＥＬは、データ制御信号ＣＯＮＴ１及びガンマ選択信号ＧＳＥＬを含む。データ制御信号ＣＯＮＴ１は第２方向Ｄ２に沿って配列された行単位の画素ＰＸに対するデータの伝送を指示する水平開始信号ＳＴＨ、データラインＤＬに該当画素電圧を印加するロード信号ＬＯＡＤ及びタイミング同期のためのデータクロック信号ＤＣＬＫを含む。また、データ制御信号ＣＯＮＴ１は、画素電圧の極性を反転させる極性反転信号をさらに含むようにすることができる。ガンマ選択信号ＧＳＥＬは、第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２の選択を制御するための信号である。ガンマ選択信号ＧＳＥＬは、第１ガンマ基準電圧集合ＶＲＥＦ１または第２ガンマ基準電圧集合ＶＲＥＦ２の選択を指示する制御信号である。第１及び第２画素ＰＸ１に該当する画素データ変換に各々第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２が利用されるので、ガンマ選択信号ＧＳＥＬは、画素水平開始信号ＳＴＨと同一周期を有するようにすることができる。即ち、第１方向に沿って配置された第１及び第２画素ＰＸ１、ＰＸ２は順次に動作し、前記第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２の選択周期は前記第１及び第２画素ＰＸ１、ＰＸ２の動作周期と同一である。
【００６９】
データ駆動部１４はシフトレジスタ１４ａ、ラッチ１４ｂ、デジタル−アナログ変換器１４ｃ、バッファ１４ｄ及びガンマ電圧選択部１４ｅを含む。シフトレジスタ１４ａは水平開始信号ＳＴＨ及びデータクロック信号ＤＣＬＫを入力受ける。シフトレジスト１４ａは水平開始信号ＳＴＨが印加されれば、データクロック信号ＤＣＬＫにより入力される画素データＤＡＴＡ’を順にシフトさせてラッチ１４ｂに提供する。ラッチ１４ｂはシフトレジスタ１４ａから提供された画素データＤＡＴＡ’を蓄積し、ロード信号ＬＯＡＤに応答して蓄積された画素データＤＡＴＡ’を同時にデジタル−アナログ変換器１４ｃに出力する。デジタル−アナログ変換器１４ｃはガンマ電圧選択部１４ｅから提供される第１ガンマ基準電圧集合ＶＲＥＦ１、または、第２ガンマ基準電圧集合ＶＲＥＦ２に基づいて画素データＤＡＴＡ’を対応するアナログ形態の画素電圧に変換してバッファ１４ｄに出力する。図示はしなかったが、デジタル−アナログ変換器１４ｃは極性反転信号を入力受けることができ、極性反転信号により極性が反転した画素電圧を出力する。バッファ１４ｄはデジタル−アナログ変換器１４ｃから提供される画素電圧をデータラインＤＬに出力することによって、該当画素ＰＸに提供する。ガンマ電圧選択部１４ｅはガンマ電圧生成部１２から第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２の入力を共に受けて、ガンマ選択信号ＧＳＥＬに従って第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２のうち、いずれか１つの集合を選択してデジタル−アナログ変換器１４ｃに出力する。結果的に、ガンマ電圧選択部１４ｅは第１画素ＰＸ１の駆動区間に第１ガンマ基準電圧集合ＶＲＥＦ１を選択して出力し、第２画素ＰＸ２の駆動区間に第２ガンマ基準電圧集合ＶＲＥＦ２を選択して出力する。ガンマ電圧選択部１４ｅは複数の信号のうちのいずれか１つを出力するマルチプレクサ（Multiplexer）を含むようにすることができる。
【００７０】
制御部１６はグラフィック機器のような外部の画像ソースから映像信号ＤＡＴＡ及び同期信号ＣＯＮＴの入力を受ける。同期信号ＣＯＮＴは垂直同期信号Ｖｓｙｎｃ、水平同期信号Ｈｓｙｎｃ、データイネイブル信号ＤＥ、メインクロック信号ＭＣＬＫを含む。制御部１６は入力を受けた同期信号ＣＯＮＴに基づいて表示パネル１００を駆動するためのガンマ選択信号ＧＳＥＬ、データ制御信号ＣＯＮＴ１及びゲート制御信号ＣＯＮＴ２を生成し出力する。データ制御信号ＣＯＮＴ１及びゲート制御信号ＣＯＮＴ２は、各々データ駆動部１４及びゲート駆動部１８に出力する。データ駆動部１４に出力される画素ＰＸの画素データは、赤色画素、緑色画素及び青色画素に対応する３色の画素データを含むようにすることができる。
【００７１】
ゲート駆動部１８は制御部１６に提供されるゲート制御信号ＣＯＮＴ２に応答してゲートラインＧＬを活性化させるゲート信号を順次に出力する。即ち、ゲート信号を順次に出力することによって、前記ゲート駆動部１８と接続された画素ＰＸを順次に活性化させて画素電圧の印加を受けるための準備状態にさせる。ゲート制御信号ＣＯＮＴ２は走査開始を知らせる走査開始信号ＳＴＶ及びゲートオン電圧Ｖｏｎの出力時間を制御するためのクロック信号ＣＬＫを含む。ゲート駆動部１８は、ゲート信号の生成のためのゲートオン電圧ＶＯＮ及びゲートオフ電圧ＶＯＦＦを電源発生部（図示せず）から提供を受ける。
【００７２】
以下、表示パネル１００に対してより詳細に説明する。
図３（ａ）は本発明の一実施形態に係る表示パネルを説明するための平面図であり、（ｂ）は（ａ）のI−I'ラインに沿って切断した表示パネルの断面図である。
【００７３】
図３（ａ）及び図３（ｂ）を参照すれば、表示パネル１００は表示基板１１０、対向基板１２０及び液晶層１３０を含む。対向基板１２０は表示基板１１０に対向し、液晶層１３０は表示基板１１０と対向基板１２０との間に介在する。液晶層１３０は液晶分子ＬＣを含むようにすることができる。表示パネル１００は第１偏光板１０２及び第２偏光板１０４をさらに含むようにすることができる。
【００７４】
表示基板１１０は第１絶縁基板１１１及び第１絶縁基板１１１上に形成された複数の信号ラインと電界形成のための複数の電界形成電極を含む。表示基板１１０は前記電界形成電極の動作制御のためのスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と液晶分子ＬＣの初期配向のため第１配光膜１１２をさらに含むようにすることができる。
【００７５】
第１絶縁基板１１１はガラス、または、プラスチックなどの透明な絶縁材質で形成される。第１絶縁基板１１は画素ＰＸに対応する複数の画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。例えば、複数の画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は、第１画素領域ＰＡ１、第２画素領域ＰＡ２、第３画素領域ＰＡ３、及び第４画素領域ＰＡ４を含むようにすることができる。第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は、各々図１及び図２で説明した第１〜第４画素ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４を形成するための領域として定義する。第２画素領域ＰＡ２は、第１画素領域ＰＡ１の第１方向Ｄ１に配置された画素領域として定義できる。そこで、第１方向Ｄ１は縦方向（或いは、列方向）でありうる。また、第３画素領域ＰＡ３は、第１画素領域ＰＡ１の第２方向Ｄ２に配置された画素領域として定義でき、第４画素領域ＰＡ４は第２画素領域ＰＡ２の第２方向Ｄ２に配置された画素領域として定義できる。即ち、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は、マトリックス形態で配列される。そこで、第２方向Ｄ２は第１方向Ｄ１に対して垂直な方向であって、横方向（或いは、行方向）でありうる。
【００７６】
前記信号ラインは第１ゲートラインＧＬ１及び第２ゲートラインＧＬ２と、第１データラインＤＬ１及び第２データラインＤＬ２を含むようにすることができる。第１及び第２ゲートラインＧＬ１、ＧＬ２は、第２方向Ｄ１に延長することができる。第１ゲートラインＧＬ１は第１画素領域ＰＡ１と第２画素領域ＰＡ２との間及び第３画素領域ＰＡ３と第４画素領域ＰＡ４との間に配置されるようにすることができる。第２ゲートラインＧＬ２は、第１ゲートラインＧＬ１の第１方向Ｄ１に配置される。例えば、第２ゲートラインＧＬ２は第１ゲートラインＧＬ１と並ぶように配置され、第２画素領域ＰＡ２及び第４画素領域ＰＡ４が、第１ゲートラインＧＬ１と第２ゲートラインＧＬ２との間に配置される。第１データラインＤＬ１と第２データラインＤＬ２は、第１方向Ｄ１に延長することができる。第１及び第２データラインＤＬ１、ＤＬ２は、ジグザグ（zigzag）形態で第１方向Ｄ１に延長されるようにすることができ、ジグザグ形態は電界形成電極の形状によって定義できる。
【００７７】
図面では図示することはなかったが、表示基板１００は第１及び第２ゲートラインＧＬ１、ＧＬ２の一端に形成されたパッド部（図示せず）をさらに含むようにすることができる。パッド部はゲート駆動部１８と電気的に接続する。
【００７８】
前記電界形成電極は第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４と、第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４を含む。第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４と、第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４は、透明導電性物質から形成された透明電極でありうる。これとは異なって、第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４は、透明導電性物質から形成された透明電極であり、第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４は、不透明導電性物質から形成された不透明電極でもある。
【００７９】
第１下部電極１１３＿１は第１画素領域ＰＡ１に形成される。第１下部電極１１３＿１はプレート形態を有するようにすることができる。第１下部電極１１３＿１の外郭は第１ゲートラインＧＬ１、第１及び第２データラインＤＬ１、ＤＬ２と部分的にオーバーラップすることができる。
【００８０】
第２下部電極１１３＿２は第２画素領域ＰＡ２に形成される。第２下部電極１１３＿２はプレート形態を有するようにすることができる。第２下部電極１１３＿２の外郭は第１及び第２ゲートラインＧＬ１、ＧＬ２、第１及び第２データラインＤＬ１、ＤＬ２と部分的にオーバーラップするようにすることができる。
【００８１】
第１下部電極１１３＿１と第２下部電極１１３＿２は、一体で形成されるようにすることができる。第１下部電極１１３＿１と第２下部電極１１３＿２が互いに隣接する領域で第１及び第２下部電極１１３＿１、１１３＿２の終端が互いに接続されるようにすることができる。例えば、第１ゲートラインＧＬ１上で第１下部電極１１３＿１と第２下部電極１１３＿２とが、互いに接続されるようにすることができる。第１下部電極１１３＿１及び第２下部電極１１３＿２は、共通電圧が印加される共通電極でありうる。これとは異なって、第１下部電極１１３＿１と第２下部電極１１３＿２は離隔されて物理的に互いに分離し、図示していない別途の共通電極線を通じて共通電圧の印加を受ける分離型構造でありうる。例えば、前記分離型構造は、島型でありうる。
【００８２】
第３下部電極１１３＿３は第３画素領域ＰＡ３に形成され、第４下部電極１１３＿４は、第４画素領域ＰＡ４に形成される。第３及び第４下部電極１１３＿３、１１３＿４は、第１及び第２下部電極１１３＿１、１１３＿２の場合のように、その終端が互いに接続された一体型構造を有するようにすることができる。これとは異なって、第３及び第４下部電極１１３＿３、１１３＿４は、互いに独立的な構造を有し、図示されなかった別途の共通電極線を通じて共通電圧の印加を受けることができる。第３及び第４下部電極１１３＿３、１１３＿４各々は、実質的に第１及び第２下部電極１１３＿１、１１３＿２と同じ構造を有するようにすることができる。
【００８３】
図３（ａ）及び図３（ｂ）では第１及び第２下部電極１１３＿１、１１３＿２が一体型構造を有し、第３及び第４下部電極１１３＿３、１１３＿４が一体型構造を有する。例えば、第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４は、ストライプ構造を有する。これとは異なって、第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４は全体的に一体型構造を有するようにすることもできる。第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４が一体型構造を有する場合、一体型構造の電極はスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４及びコンタクト領域を除いた領域、または、少なくともスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４のコンタクト領域を除いた領域に形成される。
【００８４】
第１上部電極１１４＿１は第１画素領域ＰＡ１に形成され、第１下部電極１１３＿１と絶縁してオーバーラップする。第１上部電極１１４＿１は液晶層１３０のドメイン（domain）形成のために、第１スリットパターン１１５＿１を有する。第１スリットパターン１１５＿１は、第１及び第２方向Ｄ１、Ｄ２と異なる第３方向に延長する。そこで、第３方向は第１及び第２方向Ｄ１、Ｄ２に対して、所定角度に傾斜する方向でありうる。第１スリットパターン１１５＿１のスリットは同一間隔で互いに離隔されて平行になるように配置することができる。第１上部電極１１４＿１は第１スイッチング素子ＳＷ１と電気的に接続することができる。
【００８５】
第１スイッチング素子ＳＷ１は、第１ゲートラインＧＬ１及び第１データラインＤＬ１と電気的に接続する。第１スイッチング素子ＳＷ１は第１画素領域ＰＡ１に配置される。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１と接続されたゲート電極ＧＥ、第１データラインＤＬ１と接続されたソース電極ＳＥ、半導体層１１６ａと半導体層１１６ａ上に形成されたオーミックコンタクト層１１６ｂを含むアクティブパターンＡＰ及びソース電極ＳＥと離隔されたドレーン電極ＤＥを含むようにすることができる。ドレーン電極ＤＥは第１上部電極１１４＿１とコンタクト（contact）することによって、第１上部電極１１４＿１が第１スイッチング素子ＳＷ１と電気的に接続することができる。第１上部電極１１４＿１は第１スイッチング素子ＳＷ１のスイッチング動作によって第１データラインＤＬ１から画素電圧の印加を受ける画素電極でありうる。
【００８６】
第２〜第４上部電極１１４＿２、１１４＿３、１１４＿４各々は形成位置及びスリットパターンの延長方向を除いては第１上部電極１１４＿１と実質的に同一であり、第２〜第４スイッチング素子ＳＷ２、ＳＷ３、ＳＷ４は、電気的連結を除いては第１スイッチング素子ＳＷ１と実質的に同一である。従って、繰り返しの説明は省略し、主に差異点を簡略に説明する。
【００８７】
第２上部電極１１４＿２は、第２画素領域ＰＡ２に形成され、第２下部電極１１３＿２と絶縁してオーバーラップする。第２上部電極１１４＿２は液晶層１３０のドメインを形成するための第２スリットパターン１１５＿２を有する。第２スリットパターン１１５＿２は、第１及び第２方向Ｄ１、Ｄ２と異なり、第３方向とも異なる第４方向に延長する。例えば、第４方向は、第１ゲートラインＧＬ１を基準として第３方向と対称な方向でありうる。即ち、第４方向は第２方向Ｄ２を基準として第３方向と対称な方向でありうる。第２スリットパターン１１５＿２のスリットは、同一間隔で互いに離隔して平行になるように配置される。第２上部電極１１４＿２は第２スイッチング素子ＳＷ２と電気的に接続する。
【００８８】
第２スイッチング素子ＳＷ２は、第２ゲートラインＧＬ２及び第１データラインＤＬ１と電気的に接続する。第２スイッチング素子ＳＷ２は第２画素領域ＰＡ２に配置される。第２上部電極１１４＿２は、第２スイッチング素子ＳＷ２と電気的に接続することによって、第２スイッチング素子ＳＷ２のスイッチング動作によって第１データラインＤＬ１から画素電圧の印加を受ける画素電極でありうる。
【００８９】
第１及び第２データラインＤＬ１、ＤＬ２と隣接した第１及び第２上部電極１１４＿１、１１４＿２それぞれの辺は、第１及び第２スリットパターン１１５＿１、１１５＿２の延長方向に延長する。従って、第１上部電極１１４＿１の辺は第１スリットパターン１１５＿１と平行であり、第２上部電極１１４＿２の辺は第２スリットパターン１１５＿２と平行である。第２データラインＤＬ２は、折り曲げ構造を有するようにすることができる。表示基板１１０全体として見る時、第２データラインＤＬ２は、第１方向Ｄ１を沿って折り曲げ構造が繰り返しのジグザグパターンを有するようにすることができる。この時、第２データラインＤＬ２は第１スリットパターン１１５＿１及び第２スリットパターン１１５＿２と平行になるように延長した部分を含むようにすることができる。具体的に、第２データラインＤＬ２は第１画素領域ＰＡ１と第３画素領域ＰＡ３との間で第１スリットパターン１１５＿１の延長方向と同じ第３方向に延長した部分を含む。また、前記第２データラインＤＬ２は、第２画素領域ＰＡ２と第４画素領域ＰＡ４との間で第２スリットパターン１１５＿２の延長方向と同じ第４方向に延長した部分を含む。
【００９０】
また、第１データラインＤＬ１は第２データラインＤＬ２と同じ折り曲げ構造を有するようにすることができる。第１データラインＤＬ１は第１方向Ｄ１に沿って折り曲げ構造が繰り返しのジグザグパターンを有するようにすることができる。第１及び第２データラインＤＬ１、ＤＬ２は、第１及び第２画素領域ＰＡ１、ＰＡ２を間に置いて配置される。第１データラインＤＬ１が第２データラインＤＬ２と同じ形状を有するようにすることによって、第１及び第２データラインＤＬ１、ＤＬ２は互いに平行になることができる。
【００９１】
第１及び第２データラインＤＬ１、ＤＬ２と隣接した第１及び第２上部電極１１４＿１、１１４＿２の辺は、第１及び第２データラインＤＬ１、ＤＬ２と平行になることができる。
【００９２】
第３上部電極１１４＿３は、第３画素領域ＰＡ３に形成され、第３下部電極１１３＿３とオーバーラップする。第３上部電極１１４＿３は第１スリットパターン１１５＿１と同じ方向に延長した第３スリットパターン１１５＿３を含む。即ち、第３上部電極１１４＿３は第３方向に延長する第３スリットパターン１１５＿３を含む。第３上部電極１１４＿３は第３スイッチング素子ＳＷ３と接続される。
【００９３】
第３スイッチング素子ＳＷ３は第１ゲートラインＧＬ１及び第２データラインＤＬ２と電気的に接続する。第３スイッチング素子ＳＷ３は、第３画素領域ＰＡ３に配置される。第３上部電極１１４＿３は、第３スイッチング素子ＳＷ３と電気的に接続することによって、第３スイッチング素子ＳＷ３のスイッチング動作に伴って第２データラインＤＬ２から画素電圧の印加を受ける画素電極でありうる。
【００９４】
第４上部電極１１４＿４は、第４画素領域ＰＡ４に形成され第４下部電極１１３＿４とオーバーラップする。第４上部電極１１４＿４は第２スリットパターン１１５＿２と同じ方向に延長した第４スリットパターン１１５＿４を含む。即ち、第４上部電極１１４＿４は、第４方向に延長する第４スリットパターン１１５＿４を含む。第４上部電極１１４＿４は第４スイッチング素子ＳＷ４と接続される。
【００９５】
第４スイッチング素子ＳＷ４は、第２ゲートラインＧＬ２及び第２データラインＤＬ２と電気的に接続する。第４スイッチング素子ＳＷ４は、第４画素領域ＰＡ４に配置される。第４上部電極１１４＿４は第４スイッチング素子ＳＷ４と電気的に接続することによって、第４スイッチング素子ＳＷ４のスイッチング動作に伴って第２データラインＤＬ２から画素電圧の印加を受ける画素電極でありうる。従って、第３上部電極１１４＿３は第１上部電極１１４＿１と同じ方向に液晶層１３０のドメインを形成し、第４上部電極１１４＿４は第２上部電極１１４＿２と同じ方向に液晶層１３０のドメインを形成する。第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４は、行方向に配置された電極は、互いに同一ドメインを有し、列方向に配置された電極は互いに異なるドメインを有する。行単位で同一ドメインを有しながら、列方向に隣接する行間は互いに異なるドメインを有する構成である。
【００９６】
第１配光膜１１２は、前記第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４が形成された第１絶縁基板１１１上に形成される。第１配光膜１１２は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４での配向方向が互いに同一になるように処理されて、平面から見る時、前記第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４での第１配光膜１１２の表面方向性が互いに同一であるようにすることもできる。即ち、第１配光膜１１２は前記第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４で単一配向方向に処理される。前記第１配光膜１１２が前記第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４で単一配向方向に処理されるということは、第１配光膜１１２は第１絶縁基板１１１の全面に形成され、第１絶縁基板１１１の全面に対して単一配向方向を有することを意味する。そこで、第１配光膜１１２の配向方向は、第１配光膜１１２が液晶を配向させる方向として定義できる。第１配光膜１１２はラビング処理または光配向処理を通じて前記配向方向を有するようにすることができる。第１配光膜１１２は多様な方式で前記配向方向を有するようにすることができる。
【００９７】
第１配光膜１１２の配向方向は第１方向Ｄ１または第２方向Ｄ２を有するようにすることができる。第１配光膜１１２が第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に対して第１方向Ｄ１または第２方向Ｄ２の配向方向を有するようにすることによって、第１及び第２スリットパターン１１５＿１、１１５＿２の方向に対する均衡を成すことができる。従って、第１画素領域ＰＡ１と第２画素領域ＰＡ２は、互いに対称な方向への液晶駆動が可能であり、第３画素領域ＰＡ３と第４画素領域ＰＡ４は互いに対称な方向への液晶駆動が可能になる。従って、前記表示基板１１０を利用する場合、全体的に左右両側方向への視野角が均衡を成すようにすることができる。
【００９８】
このような表示基板１１０の製造方法に対して簡略に説明する。
第１絶縁基板１１１上にゲート金属層を形成し、ゲート金属層をパターニングして第１及び第２ゲートラインＧＬ１、ＧＬ２とゲート電極ＧＥを含むゲートパターンを形成する。ゲート金属層は導電性金属としてアルミニウム（Ａｌ）、銀（Ａｇ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）などを含むようにすることができる。ゲートパターンが形成された第１絶縁基板１１１上にゲート絶縁膜１１７を形成する。例えば、ゲート絶縁膜１１７は窒化ケイ素（ＳｉＮｘ）、酸化ケイ素（ＳｉＯｘ）等で形成されるようにすることができる。
【００９９】
ゲート絶縁膜１１７上にはアクティブパターンＡＰをゲート電極ＧＥとオーバーラップするように形成する。アクティブパターンＡＰは半導体層１１６ａと半導体層１１６ａ上に形成されるオーミックコンタクト層１１６ｂを含むようにすることができる。続いて、アクティブパターンＡＰが形成された絶縁基板１１１上にデータ金属層を形成し、データ金属層をパターニングして第１及び第２データラインＤＬ１、ＤＬ２、ソース電極ＳＥ及びドレーン電極ＤＥを含むソースパターンを形成する。ソースパターンが形成された第１絶縁基板１１１上にパッシベーション層１１８を形成する。
【０１００】
第１パッシベーション層１１８上に第１透明電極層を形成しパターニングして第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４各々に第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４を形成する。
【０１０１】
続いて、第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４が形成された第１絶縁基板１１１上に第２パッシベーション層１１９を形成する。第２パッシベーション層１１９は前記第１〜第４下部電極１１３＿１、１１３＿２、１１３＿３、１１３＿４をカバーすることができる。
【０１０２】
第１及び第２パッシベーション層１１８、１１９をエッチングしてコンタクトホールを形成する。コンタクトホールを通じてドレーン電極ＤＥの一部が露出する。コンタクトホールが形成された第１及び第２パッシベーション層１１８、１１９上に第２透明電極層を形成しパターニングして第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４を形成する。第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４各々は、液晶のドメイン形成のため第１〜第４スリットパターン１１５＿１、１１５＿２、１１５＿３、１１５＿４を有する。第１及び第３上部電極１１４＿１、１１４＿３各々に形成された第１及び第３スリットパターン１１５＿１、１１５＿３は互いに同じ第３方向に延長する。また、第２及び第４上部電極１１４＿２、１１４＿４各々に形成された第２及び第４スリットパターン１１５＿２、１１５＿４は互いに同じ第４方向に延長する。ここで、第３方向と第４方向は互いに異なる方向であり、望ましくは第１ゲートラインＧＬ１を基準（例えば、第２方向を基準）として互いに対称な方向でありうる。
【０１０３】
第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４が形成された第１絶縁基板１１１上に予備膜を形成し、予備膜表面を第１方向Ｄ１でラビング処理または、光配向処理して第１配光膜１１２を形成することができる。予備膜表面は第２方向Ｄ２でラビング処理することもできる。第１配光膜１１２は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４全体で互いに同じ配向方向を有するようにすることができる。配向方向は液晶を配向させる方向として定義することができる。前記表示基板１１０の製造方法は、前記説明した順序と異なる工程順序によって形成されるようにすることができ、必ず上記において説明した方法で制限されるのではない。
【０１０４】
対向基板１２０は第２絶縁基板１２１と前記絶縁基板１２１上に形成された遮光パターンＢＭ及びカラーフィルタＣＦを含む。対向基板１２０は液晶の初期配向のために第２配光膜１２２をさらに含むようにすることができる。
【０１０５】
遮光パターンＢＭは表示基板１１０に形成されたスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、信号ラインＧＬ１、ＧＬ２、ＤＬ１、ＤＬ２にオーバーラップするように形成される。
【０１０６】
カラーフィルタＣＦは表示基板１１０の画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４各々にオーバーラップするように形成される。カラーフィルタＣＦは赤色フィルタＲ、緑色フィルタＧ、青色フィルタＢを含むようにすることができる。これとは異なって、カラーフィルタＣＦは、他の色を含むようにすることもできる。カラーフィルタＣＦの色組合は、多様に適用可能であり、カラーフィルタＣＦの色組合によってその範囲が制限されるのではない。
【０１０７】
第２配光膜１２２は遮光パターンＢＭ及びカラーフィルタＣＦが形成された第２絶縁基板１２０上に形成される。第２配光膜１２２は表示基板１１０と対向して液晶層１３０と接する第２絶縁基板１２０の一面に形成される。第２配光膜１２２は実質的に第１配光膜１１２と同じ方式で形成される。具体的に、第２配光膜１２２は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に対応する領域での配向方向が互いに同一になるように処理されて、平面から見る時、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に対応する領域での表面方向性が互いに同一なこともある。即ち、第２配光膜１２２は第２絶縁基板１２１の全面に対して単一配向方向を有するように形成する。第２配光膜１２２の配向方向形成はラビング処理または光配向処理を通じて形成されるようにすることができる。ここで、配向方向は、第２配光膜１２２が液晶を配向させる方向として定義することができる。
【０１０８】
第２配光膜１２１の配向方向は第１配光膜１１２の配向方向と同一なこともある。即ち、第２配光膜１２１の配向方向は第１方向Ｄ１または第２方向Ｄ２でありうる。例えば、第１配光膜１１２の配向方向が第１方向Ｄ１ならば第２配光膜１２１の配向方向も第１方向Ｄ１であり、第１配光膜１１２の配向方向が第２方向Ｄ２ならば第２配光膜１２２の配向方向も第２方向Ｄ２となる。
【０１０９】
第１偏光板１０２及び第２偏光板１０４各々は表示基板１１０及び対向基板１２０の外側面に配置される。
【０１１０】
第１偏光板１０２は表示基板１１０の下部ならば、即ち、第１絶縁基板１１１で液晶層１３０と接する面の反対面に配置される。第１偏光板１０２は表示基板１１０に備わった第１配光膜１１２の配向方向と同じ方向の偏光軸を有する。例えば、第１配光膜１１２の配向方向が第１方向Ｄ１ならば第１偏光板１０２は第１方向Ｄ１の偏光軸を有し、第１配光膜の配向方向が第２方向Ｄ２ならば第１偏光板１０２は第２方向Ｄ２の偏光軸を有する。
【０１１１】
第２偏光板１０４は対向基板１２０の上部ならば、即ち、第２絶縁基板１２１で液晶層１３０と接する面の反対面に配置される。第２偏光板１０４の偏光軸は第１偏光板１０２の偏光軸と垂直なように配置される。従って、第２偏光板１０４は対向基板１２０に備わった第２配光膜１２２の配向方向と垂直な方向の偏光軸を有する。
【０１１２】
表示パネル１００で第１〜第４画素ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に形成された電界形成電極及び液晶層によって定義できる。即ち、第１画素ＰＸ１は、第１下部電極１１３＿１、第１上部電極１１４＿１及び第１画素領域ＰＡ１にオーバーラップする液晶層１３０で定義できる。第２画素ＰＸ２は第２下部電極１１３＿２、第２上部電極１１４＿２及び第２画素領域ＰＡ２にオーバーラップする液晶層１３０で定義できる。第３画素ＰＸ３は第３下部電極１１３＿３、第３上部電極１１４＿３及び第３画素領域ＰＡ３にオーバーラップする液晶層１３０で定義できる。第４画素ＰＸ４は第４下部電極１１３＿４、第４上部電極１１４＿４及び第４画素領域ＰＡ４にオーバーラップする液晶層１３０で定義できる。
【０１１３】
上記説明によれば、第１〜第２画素ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４各々はドメイン形成のために電界形成電極のうちのいずれか１つの第１〜第４上部電極１１４＿１、１１４＿２、１１４＿３、１１４＿４に各々第１〜第４スリットパターン１１５＿１、１１５＿２、１１５＿３、１１５＿４を適用する。具体的に、第１〜第４画素ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４各々がシングルドメインを有しながら、第１及び第２画素ＰＸ１、ＰＸ２のドメイン方向を互いに異なるようにし、前記第３及び第４画素ＰＸ３、ＰＸ４のドメイン方向を互いに異なるように構成する。第１ゲートラインＧＬ１を基準として第１及び第２画素ＰＸ１、ＰＸ２のドメインが互いに対称になるようにし、第３及び第４画素ＰＸ３、ＰＸ４のドメインが互いに置き換える。同時に、第１配光膜１１２の配向方向を表示基板１１０に対し全体的に単一方向に形成する。これに伴い、シングルドメインを通じて透過率を向上させると同時に、マルチドメインを通じて視野角及び視認性を向上させることができる。
【０１１４】
それとともに、互いにドメインが異なる第１画素ＰＸ１と第２画素ＰＸ２の駆動電圧の基礎となるガンマ基準電圧集合を互いに異なる集合を使うことによって、ドメイン形成により発生できる輝度差を補償して横線視認性問題を改善する。
【０１１５】
図４は本発明の他の実施形態に係る表示装置の構成図であり、図５は図４に図示したガンマ電圧生成部の構成図であり、図６は図４に図示したデータ駆動部の構成図である。
【０１１６】
図４、図５及び図６を参照すれば、表示装置２０は表示パネル２００、ガンマ電圧生成２２及びデータ駆動部２４、制御部２６、及びゲート駆動部２８を含む。ガンマ電圧生成部２２及びデータ駆動部２４、制御部２６、及びゲート駆動部２８は外部のグラフィック機器などのような画像ソースから提供される映像信号を利用して映像が表示されるように表示パネル２００を駆動する。
【０１１７】
ここで、本発明の第２の実施形態に他の表示装置２０はガンマ電圧生成部２２及びデータ駆動部２４を除いては図１及び図２で説明した表示装置１０と実質的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。
【０１１８】
ガンマ電圧生成部２２は表示パネル２００の画素ＰＸで印加される実質的な駆動電圧、例えば、階調電圧の基礎となるガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２を生成する。特に、ガンマ電圧生成部２２は第１ガンマ基準電圧集合ＶＲＥＦ１及び第２ガンマ基準電圧集合ＶＲＥＦ２を生成し、第１ガンマ基準電圧集合ＶＲＥＦ１または第２ガンマ基準電圧集合ＶＲＥＦ２を選択的に出力する。第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２は、互いに異なる電圧レベルを有する。例えば、第１ガンマ基準電圧集合ＶＲＥＦ１は第１ガンマ値を有する第１ガンマカーブによる電圧の集合であり、第２ガンマ基準電圧集合ＶＲＥＦ２は第１ガンマ値と異なる第２ガンマ値を有する第２ガンマカーブによる電圧の集合でありうる。前記第１及び第２ガンマ値は各々第１及び第２画素ＰＸ１、ＰＸ２のドメインにともなう偏差を補償するための値でありうる。第１ガンマ基準電圧集合ＶＲＥＦ１は第１画素ＰＸ１の補償駆動のための電圧レベルを有し、第２ガンマ基準電圧集合ＶＲＥＦ２は第２画素ＰＸ２の補償駆動のための電圧レベルを有するようにすることができる。
【０１１９】
ガンマ電圧生成部２２は制御部２６からガンマ選択信号ＧＳＥＬを提供される。ガンマ選択信号ＧＳＥＬは、第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２の選択を制御するための信号である。ガンマ選択信号ＧＳＥＬは第１ガンマ基準電圧集合ＶＲＥＦ１または第２ガンマ基準電圧集合ＶＲＥＦ２の選択を指示する制御信号である。第１及び第２画素ＰＸ１に該当する画素データ変換に各々第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２が利用されるので、ガンマ選択信号ＧＳＥＬはヘン単位の画素ＰＸに対するデータ伝送を知らせる水平開始信号ＳＴＨと同一周期を有するようにすることができる。即ち、第１方向について配置された第１及び第２画素ＰＸ１、ＰＸ２は次々と動作し、前記第１及び第２ガンマ基準電圧集合の選択周期は前記第１及び第２画素ＰＸ１、ＰＸ２の動作周期と同一である。
【０１２０】
ガンマ電圧生成部２２は第１ガンマ部２２ａ、第２ガンマ部２２ｂ、及びガンマ電圧選択部２２ｃを含む。
第１ガンマ部２２ａは電源発生部（図示せず）からガンマ基準電圧生成のための電源電圧を提供され、これを電圧分配して第１ガンマ基準電圧集合ＶＲＥＦ１を生成する。第１ガンマ部２２ａは電圧分配のための複数の抵抗からなる第１抵抗列を含む。
第２ガンマ部２２ｂは電源発生部（図示せず）から前記電源電圧を提供され、これを電圧分配して第２ガンマ基準電圧集合ＶＲＥＦ２を生成する。第２ガンマ部２２ｂは電圧分配のための複数の抵抗からなる第２抵抗列を含む。前記第２抵抗列は抵抗の構成が前記第１抵抗列と互いに異なる。
【０１２１】
ガンマ電圧選択部２２ｃは、第１及び第２ガンマ部２２a、２２ｂから各々第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２の入力を受け、制御部２８からガンマ選択信号ＧＳＥＬを提供される。ガンマ電圧選択部２２ｃはガンマ選択信号ＧＳＥＬに従って第１及び第２ガンマ基準電圧集合ＶＲＥＦ１、ＶＲＥＦ２のうちいずれか１つの電圧集合を選択して出力する。ガンマ電圧選択部２２ｃで選択されて出力される電圧集合はデータ駆動部２４に提供される。ガンマ電圧選択部２２ｃはガンマ選択信号ＧＳＥＬに基づいて第１画素ＰＸ１の動作区間に第１ガンマ基準電圧集合ＶＲＥＦ１を選択して出力し、第２画素ＰＸ２の動作区間に第２ガンマ基準電圧集合ＶＲＥＦ２を選択して出力する役割をする。ガンマ電圧選択部２２ｃはマルチプレクサ（Multiplexer）を含むようにすることができる。
【０１２２】
上述通りに、ガンマ電圧生成部２２は同一時点に第１ガンマ基準電圧集合ＶＲＥＦ１または第２ガンマ基準電圧集合ＶＲＥＦ２を１つだけ出力する。
【０１２３】
データ駆動部２４は制御部２６から画素ＰＸの画素データＤＡＴＡ’及びデータ制御信号ＣＯＮＴ１の提供を受ける。データ駆動部２４は、画素データＤＡＴＡ’を対応するアナログ形態の画素電圧に変換してデータラインＤＬを通じて該当画素ＰＸに出力する。この時、第１画素ＰＸ１に該当する第１画素データは第１ガンマ基準電圧集合ＶＲＥＦ１に基づいて対応する第１画素電圧に変換して出力する。これとは異なって、第２画素ＰＸ２に該当する第２画素データは、第２ガンマ基準電圧集合ＶＲＥＦ２に基づいて対応する第２画素電圧に変換して出力する。タイミング制御部４００から提供される画素ＰＸの画素データＤＡＴＡ’はデジタル形態である。従って、データ駆動部１４はデジタル形態の画素データＤＡＴＡ’を対応するアナログ形態の画素電圧に変換して出力することを意味する。
【０１２４】
データ制御信号ＣＯＮＴ１は、第２方向Ｄ２に沿って配列された行単位の画素ＰＸに対するデータの伝送を知らせる水平開始信号ＳＴＨ、データラインＤＬに該当画素電圧を印加するロード信号ＬＯＡＤ、及びタイミング同期のためのデータクロック信号ＤＣＬＫを含む。また、データ制御信号ＣＯＮＴ１は画素電圧の極性を反転させる極性反転信号を含むようにすることができる。
【０１２５】
データ駆動部２４は、シフトレジスタ２４ａ、ラッチ２４ｂ、デジタル−アナログ変換器２４ｃ、及びバッファ２４ｄを含む。ここで、シフトレジスタ２４ａ、ラッチ２４ｂ、デジタル−アナログ変換器２４ｃ、及びバッファ２４ｄは、図２で説明したシフトレジスタ１４ａ、ラッチ１４ｂ、デジタル−アナログ変換器１４ｃ、及びバッファ１２４ｄと実質的に同一なので、詳細な説明は省略する。ただし、デジタル−アナログ変換器２４ｃはガンマ電圧生成部２２から第１ガンマ基準電圧集合ＶＲＥＦ１または第２ガンマ基準電圧集合ＶＲＥＦ２を選択的に提供される。
【０１２６】
図７は本発明の他の実施形態ともなう表示パネルを説明するための平面図である。
図７に図示した本発明の他の実施形態に係る表示パネル３００は図１及び図２で説明した表示装置１０、または、図４〜図６で説明した表示装置２０に含まれることができる。
【０１２７】
表示パネル３００は表示基板３１０を除けば、図３（ａ）及び図３（ｂ）で説明した表示パネル１００と実質的に同一である。また、図７に図示した表示基板３１０は第１〜第４上部電極３１４＿１、３１４＿２、３１４＿３、３１４＿４それぞれのスリットパターンの構造を除けば、図３（ａ）及び図３（ｂ）で説明した表示基板１１０と実地的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。
【０１２８】
図７を参照すれば、表示基板３１０は絶縁基板（図示せず）、複数の信号ライン、複数個の電界形成電極を含み、電界形成電極の動作制御のためのスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と液晶の初期配向のため第１配光膜（図示せず）を含むようにすることができる。
【０１２９】
絶縁基板は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置され、第３及び第４画素領域ＰＡ３、ＰＡ４各々は、第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。
【０１３０】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差して形成される。第１及び第２ゲートラインＧＬ１、ＧＬ２は、第２方向Ｄ２に延長し、第１及び第２データラインＤＬ１、ＤＬ２は、第１方向Ｄ１にジグザグ形態で延長することができる。
【０１３１】
第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に各々第１〜第４下部電極３１３＿１、３１３＿２、３１３＿３、３１３＿４が形成され、第１〜第４下部電極３１３＿１、３１３＿２、３１３＿３、３１３＿４と各々オーバーラップして第１〜第４上部電極３１４＿１、３１４＿２、３１４＿３、３１４＿４が形成される。
【０１３２】
第１〜第４上部電極３１４＿１、３１４＿２、３１４＿３、３１４＿４は各々第１〜第４スリットパターン３１５＿１、３１５＿２、３１５＿３、３１５＿４を含む。第１及び第３スリットパターン３１５＿１、３１５＿３は第１及び第２方向Ｄ１、Ｄ２と他の第３方向に延長する。第２及び第４スリットパターン３１５＿２、３１５＿４は第１及び第２方向Ｄ１、Ｄ２と違って、第３方向と異なる第４方向に延長する。
【０１３３】
第１上部電極３１４＿１に形成された第１スリットパターン３１５＿１は、一端に第２方向Ｄ２に対して傾斜角が小さくなるように第１折り曲げ部３１５＿１ａを有する。即ち、第１折り曲げ部３１５＿１ａは第２方向Ｄ２に近接した方向に第１スリットパターン３１５＿１ａの一端が折り曲げられた構造を有する。第１スリットパターン３１５＿１ａの端部が角ばった構造の場合、前記第１スリットパターン３１５＿１の端部領域で電界わい曲が発生し、これによって開口率が低下するようにすることができる。従って、第１折り曲げ部３１５＿１ａを具備することによって第１スリットパターン３１５＿１の端部領域で電界わい曲を最小化させて開口率を向上させることができる。
【０１３４】
第２上部電極３１４＿２に形成された第２スリットパターン３１５＿２ａは一端に第２方向Ｄ２に対して前記第２方向Ｄ２に行くにつれ小さくなる傾斜角を有する第２折り曲げ部３１５＿２ａを含む。第２折り曲げ部３１５＿２ａは第２方向Ｄ２に近接した方向に第２スリットパターン３１５＿２ａの一端を折り曲げた構造である。電界効果は第１折り曲げ部３１５＿１ａの場合と類似しているように第２折り曲げ部３１５＿２ａによって最小化されるようにすることができる。
【０１３５】
また、第３上部電極３１４＿３に形成された第３スリットパターン３１５＿３は一端に第３折り曲げ部３１５＿３ａを有し、第３スリットパターン３１５＿３が第１スリットパターン３１５＿１と同じ方向に延長することによって第３折り曲げ部３１５＿３ａは第１折り曲げ部３１５＿１ａと同じ構造を有する。
【０１３６】
第４上部電極３１４＿４に形成された第４スリットパターン３１５＿４は、一端に第４折り曲げ部３１５＿４を有し、第４スリットパターン３１５＿４が第２スリットパターン３１５＿２と同じ方向に延長することによって第４折り曲げ部３１５＿４ａは第２折り曲げ部３１５＿２ａと同じ構造を有する。
【０１３７】
ここで、第１及び第２折り曲げ部３１５＿１a、３１５＿２ａは、第１ゲートラインＧＬ１を基準として対称なパターンを有するようにすることができる。即ち、第１折り曲げ部３１５＿１ａは、第１ゲートラインＧＬ１を基準として遠く離れた第１スリットパターン３１５＿１の一端に構成され、第２折り曲げ部３１５＿２ａは第１ゲートラインＧＬ１を基準として遠く離れた第２スリットパターン３１５＿２の一端に構成されるようにすることができる。第３及び第４折り曲げ部３１５＿３a、３１５＿４ａ各々は、第１及び第２折り曲げ部３１５＿１a、３１５＿２ａの場合と同一である。
【０１３８】
上記において、第１〜第４折り曲げ部３１５＿１a、３１５＿２a、３１５＿３a、３１５＿４ａが、各々第１〜第４スリットパターン３１５＿１、３１５＿２、３１５＿３、３１５＿４の一端に備えられると説明した。これとは異なって、第１〜第４折り曲げ部３１５＿１a、３１５＿２a、３１５＿３a、３１５＿４ａが、各々第１〜第４スリットパターン３１５＿１、３１５＿２、３１５＿３、３１５＿４の一端及び他端（例えば、両端全部）に備えられるようにすることもできる。
【０１３９】
図８は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図８に図示した本発明のまた他の実施形態に係る表示パネル４００は図１及び図２で説明した表示装置１０、または、図４、図５及び図６で説明した表示装置２０に含まれることができる。表示パネル４００は表示基板４１０を除けば、図３（ａ）及び図３（ｂ）で説明した表示パネル１００と実質的に同一である。また、図８に図示した表示基板４１０は第１〜第４上部電極４１４＿１、４１４＿２、４１４＿３、４１４＿４それぞれのスリットパターンの構造及び第１〜第４スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の配置構造を除けば、図３（ａ）及び図３（ｂ）で説明した表示基板１１０と類似している。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。
【０１４０】
図８を参照すれば、表示基板４１０は絶縁基板（図示せず）、複数の信号ライン、複数個の電界形成電極を含む。複数の信号ライン及び複数個の電界形成電極は、絶縁基板上に形成される。電界形成電極の動作制御のためのスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と液晶の初期配向のための第１配光膜（図示せず）を含むようにすることができる。
【０１４１】
絶縁基板は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置される。第３及び第４画素領域ＰＡ３、ＰＡ４は、各々第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。
【０１４２】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差して形成される。第１及び第２ゲートラインＧＬ１、ＧＬ２は第２方向Ｄ２で延びて、第１及び第２データラインＤＬ１、ＤＬ２は第１方向Ｄ１でジグザグ形態に延長することができる。
【０１４３】
第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に各々第１〜第４下部電極４１３＿１、４１３＿２、４１３＿３、４１３＿４が形成され、第１〜第４下部電極４１３＿１、４１３＿２、４１３＿３、４１３＿４と各々オーバーラップし、第１〜第４上部電極４１４＿１、４１４＿２、４１４＿３、４１４＿４が形成される。
【０１４４】
第１〜第４上部電極４１４＿１、４１４＿２、４１４＿３、４１４＿４は、各々第１〜第４スリットパターン４１５＿１、４１５＿２、４１５＿３、４１５＿４を含む。第１及び第３スリットパターン４１５＿１、４１５＿３各々は第３方向に延長する。第２及び第４スリットパターン４１５＿２、４１５＿４の各々は、第４方向に延長する。
【０１４５】
第１上部電極４１４＿１に形成された第１スリットパターン４１５＿１は、一端及び他端の各々に第２方向Ｄ２に対する傾斜角が小さくなるように第１折り曲げ部４１５＿１ａを有する。第１折り曲げ部４１５＿１ａは、第２方向Ｄ２に近接した方向で第１スリットパターン４１５＿１の一端及び他端で折り曲げられた部分である。第１折り曲げ部４１５＿１ａの機能は先立って説明した第１折り曲げ部３１５＿１a、図７参照）の場合と実質的に同一である。
【０１４６】
第２上部電極４１４＿２に形成された第２スリットパターン４１５＿２は一端及び他端の各々に第２方向Ｄ２に対する傾斜角が小さくなるように第２折り曲げ部４１５＿２ａを有する。第２折り曲げ部４１５＿２ａは、第２方向Ｄ２に近接した方向に第２スリットパターン４１５＿２の一端及び他端で折り曲げられた部分である。第２折り曲げ部４１５＿２ａの機能は先立って説明した第２折り曲げ部３１５＿２a（図７参照）の場合と実質的に同一である。
【０１４７】
また、第３上部電極４１４＿３に形成された第３スリットパターン４１５＿３は、一端及び他端の各々に第３折り曲げ部４１５＿３ａを有し、第３スリットパターン４１５＿３が第１スリットパターン４１５＿１と同一方向に延長することによって第３折り曲げ部４１５＿３ａは第１折り曲げ部４１５＿１ａと同じ構造を有する。
【０１４８】
第４上部電極４１４＿４に形成された第４スリットパターン４１５＿４は一端及び他端に第４折り曲げ部４１５＿４ａを有し、第４スリットパターン４１５＿４が第２スリットパターン４１５＿２と同一方向に延長することによって第４折り曲げ部４１５＿４ａは第２折り曲げ部４１５＿２ａと同じ構造を有する。
【０１４９】
ここで、第１及び第２折り曲げ部４１５＿１a、４１５＿２ａは、第１ゲートラインＧＬ１を基準として互いに対称なパターンを有するようにすることができ、第３及び第４折り曲げ部４１５＿３a、４１５＿４ａはやはり第１ゲートラインＧＬ１を基準として互いに対称なパターンを有するようにすることができる。
【０１５０】
第１上部電極４１４＿１は、第１スイッチング素子ＳＷ１と電気的に接続できる。第１スイッチング素子ＳＷ１は、第１ゲートラインＧＬ１及び第２データラインＤＬ２と接続される。第１及び第２データラインＤＬ１、ＤＬ２は、第１及び第２画素領域ＰＡ１、ＰＡ２を間に置いて互いに平行になるように配置することができる。
【０１５１】
第２上部電極４１４＿２は、第２スイッチング素子ＳＷ２と電気的に接続できる。第２スイッチング素子ＳＷ２は、第２ゲートラインＧＬ２及び第１データラインＤＬ１と接続する。
【０１５２】
このように、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の各々は、互いに異なる第１及び第２データラインＤＬ１、ＤＬ２に接続される。また、第１スイッチング素子ＳＷ１は第２データラインＤＬ２に隣接して配置され、第２スイッチング素子ＳＷ２は第１データラインＤＬ１に隣接して配置される。従って、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の配置は対称な構造を有する。例えば、第１スイッチング素子ＳＷ１は第１画素領域ＰＡ１で第２データラインＤＬ２に隣接した右側部位に配置され、第２スイッチング素子ＳＷ２は、第２画素領域ＰＡ２で第１データラインＤＬ１に隣接した左側部位に配置される。
【０１５３】
一方、第３及び第４上部電極４１４＿３、４１４＿４は、各々第３及び第４スイッチング素子ＳＷ３、ＳＷ４と電気的に接続するが、第３及び第４スイッチング素子ＳＷ３、ＳＷ４の各々は、第１及び第２スイッチング素子ＳＷ１、ＳＷ２と実質的に同じ構造を有するようにすることができる。
【０１５４】
このように、前記第１〜第４スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の配置が、第１方向Ｄ１によって異なって、前記第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４が他の構造を有するようにすることによって、光が遮断される領域が交互に配置するので前記表示装置は左右方向でバランスの取れた視認性を有するようにすることができる。
【０１５５】
図９は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図９に図示した本発明のまた他の実施形態に係る表示パネル５００は、図１及び図２で説明した表示装置１０、または、図４、図５及び図６で説明した表示装置２０に含まれることができる。表示パネル５００は、表示基板５１０の一部構成を除けば、図３（ａ）及び図３（ｂ）で説明した表示パネル１００と実質的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。
【０１５６】
図９を参照すれば、表示基板５１０は絶縁基板（図示せず）、複数の信号ライン、複数個の電界形成電極を含み、電界形成電極の動作制御のためのスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と液晶の初期配向のための配光膜（図示せず）を含むようにすることができる。
【０１５７】
絶縁基板は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置され、第３及び第４画素領域ＰＡ３、ＰＡ４各々は、第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。ここで、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は、各々四角形状を有するようにすることができる。一例として、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は各々長方形状を有するようにすることができる。
【０１５８】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差して形成される。第１及び第２ゲートラインＧＬ１、ＧＬ２は、第２方向Ｄ２に延長し、第１及び第２データラインＤＬ１、ＤＬ２は第１方向Ｄ１に延長することができる。
【０１５９】
第１及び第２データラインＤＬ１、ＤＬ２各々は、第１方向Ｄ１に沿って一直線形態に延長することができ、第１及び第２データラインＤＬ１、ＤＬ２は互いに平行になるようにすることができる。第１及び第２データラインＤＬ１、ＤＬ２はその間に第１及び第２画素領域ＰＡ１、ＰＡ２が位置するように配置される。
【０１６０】
第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に各々第１〜第４下部電極５１３＿１、５１３＿２、５１３＿３、５１３＿４が形成され、第１〜第４下部電極５１３＿１、５１３＿２、５１３＿３、５１３＿４の各々とオーバーラップして第１〜第４上部電極５１４＿１、５１４＿２、５１４＿３、５１４＿４が形成される。
【０１６１】
第１〜第４上部電極５１４＿１、５１４＿２、５１４＿３、５１４＿４は各々第１〜第４スリットパターン５１５＿１、５１５＿２、５１５＿３、５１５＿４を含む。第１及び第３スリットパターン５１５＿１、５１５＿３は第１及び第２方向Ｄ１、Ｄ２と他の第３方向に延長する。第２及び第４スリットパターン５１５＿２、５１５＿４は、第１及び第２方向Ｄ１、Ｄ２と違って、第３方向と異なる第４方向に延長する。第３方向及び第４方向は第１ゲートラインＧＬ１を基準として互いに対称な方向でありうる。
【０１６２】
第１上部電極５１４＿１に形成された第１スリットパターン５１５＿１は、一端及び他端の各々に第２方向Ｄ２に対する傾斜角が小さくなるように第１折り曲げ部５１５＿１ａを有する。即ち、第１折り曲げ部５１５＿１ａは、第２方向Ｄ２に近接した方向に第１スリットパターン５１５＿１の一端及び他端で折り曲げられた部分である。第１折り曲げ部５１５＿１ａの機能は、先立って説明した第１折り曲げ部３１５＿１a（図７参照）と同一である。
【０１６３】
第２上部電極５１４＿２に形成された第２スリットパターン５１５＿２は一端及び他端の各々に第２方向Ｄ２に対する傾斜角が小さくなるように第２折り曲げ部５１５＿２ａを有する。第２折り曲げ部５１５＿２ａは第２方向Ｄ２に近接した方向に第２スリットパターン５１５＿２の一端及び他端で折り曲げられた部分である。第２折り曲げ部５１５＿２ａの機能は、先立って説明した第２折り曲げ部３１５＿２a（図７参照）と同一である。
【０１６４】
また、第３上部電極５１４＿３に形成された第３スリットパターン５１５＿３は、一端及び他端の各々に第３折り曲げ部５１５＿３ａを有し、第３スリットパターン５１５＿３が第１スリットパターン５１５＿１と同一方向に延長することによって第３折り曲げ部５１５＿３ａは第１折り曲げ部５１５＿１ａと同じ構造を有する。
【０１６５】
第４上部電極５１４＿４に形成された第４スリットパターン５１５＿４は、一端及び他端に第４折り曲げ部５１５＿４ａを有し、第４スリットパターン５１５＿４が第２スリットパターン５１５＿２と同一方向に延長することによって第４折り曲げ部５１５＿４ａは第２折り曲げ部５１５＿２ａと同じ構造を有する。
【０１６６】
ここで、第１及び第２折り曲げ部５１５＿１a、５１５＿２ａは、第１ゲートラインＧＬ１を基準として対称なパターンを有するようにすることができ、第３及び第４折り曲げ部５１５＿３a、５１５＿４ａは、やはり第１ゲートラインＧＬ１を基準として対称なパターンを有するようにすることができる。
【０１６７】
第１上部電極５１４＿１は第１スイッチング素子ＳＷ１と電気的に接続することができる。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１及び第２データラインＤＬ２と接続される。第１及び第２データラインＤＬ１、ＤＬ２は、第１画素領域ＰＡ１と第２画素領域ＰＡ２との間に置いて互いに平行になるように配置されるようにすることができる。
【０１６８】
第２上部電極５１４＿２は第２スイッチング素子ＳＷ２と電気的に接続することができる。第２スイッチング素子ＳＷ２は第２ゲートラインＧＬ２及び第１データラインＤＬ１と接続される。
【０１６９】
このように、第１及び第２スイッチング素子ＳＷ１、ＳＷ２が互いに異なるデータラインに接続される。従って、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の配置は、先立って図８で説明した第４の実施形態の場合と同一である。
【０１７０】
第３及び第４上部電極５１４＿３、５１４＿４の各々は、第３及び第４スイッチング素子ＳＷ３、ＳＷ４と電気的に接続するが、第３及び第４スイッチング素子ＳＷ３、ＳＷ４の各々は第１及び第２スイッチング素子ＳＷ１、ＳＷ２と実質的に同じ構造を有するようにすることができる。
【０１７１】
第１及び第２データラインＤＬ１、ＤＬ２と隣接した第１及び第２上部電極５１４＿１、５１４＿２の辺は、第１及び第２データラインＤＬ１、ＤＬ２と平行になるように形成される。従って、第１及び第２上部電極５１４＿１、５１４＿２は、各々長方形構造を有するようにすることができる。同様に第３及び第４上部電極５１４＿３、５１４＿４は各々長方形構造を有するようにすることができる。
【０１７２】
上述通り、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４が長方形状を有し、電界形成電極がそれに対応する形状を有する。従って、各画素部の区画が容易になる。反面、第１〜第４スリットパターン５１５＿１、５１５＿２、５１５＿３、５１５＿４を介して傾斜した方向で電界を形成することによって、第１及び第２画素領域ＰＡ１、ＰＡ２が互いに異なる方向へのドメインを形成して視野角及び視認性向上と、開口率を向上させることができる。
【０１７３】
図１０は、本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図１０に図示した本発明のまた他の実施形態に係る表示パネル６００は図１及び図２で説明した表示装置１０、または、図４、図５及び図６で説明した表示装置２０に含まれることができる。
【０１７４】
表示パネル６００は表示基板６１０の一部構成を除けば、図３（ａ）及び図３（ｂ）で説明した表示パネル１００と実質的に同一である。従って、繰り返しの説明は省略し、差異点を中心に簡略に説明する。
【０１７５】
図１０を参照すれば、表示基板６１０は絶縁基板（図示せず）、複数の信号ライン、複数個の電界形成電極を含み、電界形成電極の動作制御のためのスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と液晶の初期配向のための第１配光膜（図示せず）を含むようにすることができる。
【０１７６】
絶縁基板は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置され、第３及び第４画素領域ＰＡ３、ＰＡ４の各々は第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。
【０１７７】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差して形成される。第１及び第２ゲートラインＧＬ１、ＧＬ２は第２方向Ｄ２に延長し、第１ゲートラインＧＬ１は、第１画素領域ＰＡ１と第２画素領域ＰＡ２との間に配置される。第１及び第２データラインＤＬ１、ＤＬ２は、第１方向Ｄ１でジグザグ形態で延長し、第１及び第２データラインＤＬ１、ＤＬ２の各々は、第１画素領域ＰＡ１と第３画素領域ＰＡ３との間の区間で少なくとも１回折り曲がるということを有するようにすることによって、ジグザグ形態を有するようにすることができる。第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に各々第１〜第４下部電極６１３＿１、６１３＿２、６１３＿３、６１３＿４が形成され、第１〜第４下部電極６１３＿１、６１３＿２、６１３＿３、６１３＿４と各々重なり第１〜第４上部電極６１４＿１、６１４＿２、６１４＿３、６１４＿４が形成される。
【０１７８】
第１〜第４上部電極６１４＿１、６１４＿２、６１４＿３、６１４＿４は、各々液晶のドメインを形成するための第１〜第４スリットパターン６１５＿１、６１５＿２、６１５＿３、６１５＿４を含む。
【０１７９】
第１スリットパターン６１５＿１は、第１及び第２方向Ｄ１、Ｄ２と違って互いに異なる方向の第３方向と第４方向に順次に延長した部分を含む。例えば、第１スリットパターン６１５＿１は、第１方向Ｄ１に向かって第３方向及び第４方向に順次に延長した構造を有する。即ち、第１スリットパターン６１５＿１は、第３方向に延長した第１延長部、前記第４方向に延長した第２延長部、及び前記第１及び第２延長部を接続する折り曲げ部を含む構造を有するようにすることができる。ここで、第３方向及び第４方向、は第２方向Ｄ２を基準として互いに対称な方向でありうる。
【０１８０】
第２スリットパターンｈ６１５＿２は、第４方向及び第３方向に延長した部分を含む。例えば、第２スリットパターン６１５＿２は第１方向Ｄ１に向かって第４方向及び第３方向に順次に延長した構造を有する。即ち、第２スリットパターン６１５＿２は折り曲げ構造を有し、第１スリットパターン６１５＿１とは反対向きの構造を有する。
【０１８１】
第３スリットパターン６１５＿３は第１スリットパターン６１５＿１と平行な構造を有し、第４スリットパターン６１５＿４は第２スリットパターン６１５＿２と平行な構造を有する。つまり、第３及び第４スリットパターン６１５＿３、６１５＿４は、各々第１及び第２スリットパターン６１５＿１、６１５＿２と同一形態を有する。
【０１８２】
第１スリットパターン６１５＿１は一端に第２方向Ｄ２に対して傾斜角が小さくなるように第１折り曲げ部６１５＿１ａを有する。第１折り曲げ部６１５＿１ａは第３方向に延長した端部に配置され、第２方向Ｄ２に対して第３方向より傾斜角が小さい構造を有する。また、第１スリットパターン６１５＿１は、第１折り曲げ部６１５＿１ａが形成された一端の反対側他端に第２方向Ｄ２に対して傾斜角が小さくなるように第２折り曲げ部６１５＿１ｂを有する。第２折り曲げ部６１５＿１ｂは第４方向に延長した端部に配置され、第２方向Ｄ２に対して第４方向より傾斜角が小さい構造を有する。
【０１８３】
第２スリットパターン６１５＿２は一端に第２方向Ｄ２に対して傾斜角が小さくなるように第３折り曲げ部６１５＿２ａを有する。第３折り曲げ部６１５＿２ａは第３方向に延長した端部に配置され、第２方向Ｄ２に対して第３方向より傾斜角が小さい構造を有する。また、第２スリットパターン６１５＿２は第３折り曲げ部６１５＿２ａが形成された一端の反対側の他端に第２方向Ｄ２に対して傾斜角が小さくなるように第４折り曲げ部６１５＿２ｂを有する。第２折り曲げ部６１５＿２ｂは第４方向に延長した端部に配置され、第２方向Ｄ２に対して第４方向より傾斜角が小さい構造を有する。
【０１８４】
ここで、第１折り曲げ部６１５＿１ａが形成された第１スリットパターン６１５＿１の一端は第３折り曲げ部６１５＿２ａが形成された第２スリットパターン６１５＿２の一端と反対側である。
【０１８５】
第３スリットパターン６１５＿３は一端に第５折り曲げ部６１５＿３ａを有し、他端に第６折り曲げ部６１５＿３ｂを有する。第５及び第６折り曲げ部６１５＿３a、６１５＿３ｂは第１スリットパターン６１５＿１に形成された第１及び第２折り曲げ部６１５＿１a、６１５＿１ｂと実質的に同一である。
【０１８６】
第４スリットパターン６１５＿４は一端に第７折り曲げ部６１５＿４ａを有し、他端に第８折り曲げ部６１５＿４ｂを有する。第７及び第８折り曲げ部６１５＿４a、６１５＿４ｂは、第２スリットパターン６１５＿２に形成された第３及び第４折り曲げ部６１５＿２a、６１５＿２ｂと実質的に同一である。
【０１８７】
また、第１上部電極６１４＿１は、第１スイッチング素子ＳＷ１と電気的に接続する。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１及び第２データラインＤＬ２と接続される。
【０１８８】
第２上部電極６１４＿２は第２スイッチング素子ＳＷ２と電気的に接続する。第２スイッチング素子ＳＷ２は第２ゲートラインＧＬ２及び第１データラインＤＬ１と接続される。
【０１８９】
このように、第１及び第２スイッチング素子ＳＷ１、ＳＷ２は、互いに異なるデータラインに接続される。従って、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の配置は先立って図９を参照して説明した第４の実施形態の場合と実質的に同一である。例えば、第１スイッチング素子ＳＷ１は第２データラインＤＬ２に隣接して第１画素領域ＰＡ１で右側に配置され、第２スイッチング素子ＳＷ２は第１データラインＤＬ１に隣接して第２画素領域ＰＡ２で左側に配置される。
【０１９０】
第３及び第４上部電極６１５＿３、６１５＿４の各々は、第３及び第４スイッチング素子ＳＷ３、ＳＷ４と電気的に接続するが、第３及び第４スイッチング素子ＳＷ３、ＳＷ４の構造は、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の構造と同一である。
【０１９１】
一方、第１及び第２データラインＤＬ１、ＤＬ２は、第１及び第２画素領域ＰＡ１、ＰＡ２を間に置いて配置され、第１スリットパターン６１５＿１と平行になるように延長した部分及び第２スリットパターン６１５＿２と平行になるように延長した部分を含んで構成される。即ち、第１及び第２データラインＤＬ１、ＤＬ２はジグザグ（zigzag）構造を有する。
【０１９２】
これに、第１及び第２画素領域ＰＡ１、ＰＡ２の各々が２つのドメインを形成しながら、第１ゲートラインＧＬ１を基準としてドメインは対称である。従って、開口率、視野角及び視認性を向上させることができる。
【０１９３】
図１１（ａ）は本発明のまた他の実施形態に係る表示パネルを説明するための平面図であり、図１１（ｂ）は図１１（ａ）のII−II’ラインに沿って切断した表示パネルの断面図である。
【０１９４】
図１１（ａ）及び図１１（ｂ）に図示した本発明のまた他の実施形態に係る表示パネル７００は、図１及び図２で説明した表示装置１０、または、図４、図５及び図６で説明した表示装置２０に含まれることができる。
【０１９５】
図１１（ａ）及び図１１（ｂ）を参照すれば、表示パネル７００は表示基板７１０、対向基板７２０及び液晶層７３０を含む。対向基板７２０は表示基板７１０と対向して液晶層７２０は表示基板７１０と対向基板７２０との間に介在する。液晶層７３０は液晶ＬＣを含むようにすることができる。表示パネル７００は第１偏光板７０２及び第２偏光板７０４をさらに含む。
【０１９６】
ここで、表示パネル７００は表示基板７１０の一部構成を除けば図３（ａ）及び図３（ｂ）で説明した表示パネル１００と実質的に同一である。図１１（ａ）に図示した表示基板７１０は、図３（ａ）及び図３（ｂ）に図示した表示基板１００とは別に、下部電極がスイッチング素子と電気的に接続する。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。
【０１９７】
表示基板７１０は、絶縁基板７１１と前記絶縁基板７１１上に形成された複数の信号ライン、電界形成のための複数個の電界形成電極を含む。表示基板７１０は電界形成電極の動作制御のためのスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４と液晶の初期配向のための第１配光膜７１２をさらに含む。
【０１９８】
絶縁基板７１１は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１を基準として第２画素領域ＰＡ２は第１方向Ｄ１に配置され、第３及び第４画素領域ＰＡ３、ＰＡ４の各々は、第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。ここで、第１方向Ｄ１と第２方向Ｄ２は互いに垂直な方向でありうる。
【０１９９】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差する。第１及び第２ゲートラインＧＬ１、ＧＬ２は第２方向Ｄ２に延長し、第１ゲートラインＧＬ１は、第１画素領域ＰＡ１と第２画素領域ＰＡ２との間に配置されるようにすることができる。第２ゲートラインＧＬ２は第２画素領域ＰＡ２を間に置いて第１ゲートラインＧＬ１と並ぶようにするように配置される。
【０２００】
前記電界形成電極は第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４及び第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４を含む。
【０２０１】
第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４は各々第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に形成される。第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４と第１及び第２ゲートラインＧＬ１、ＧＬ２の間にはゲート絶縁膜７１７が形成され絶縁される。第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４は各々隣接した信号ラインと重ならないことが望ましい。従って、第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４は、各々端部の辺が信号ラインと所定の間隔で離隔される。この時、場合によって第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４は、ストレージ形成のために隣接するゲートラインと部分的にオーバーラップするように形成することができる。または、ストレージ形成のために第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４とオーバーラップするようにストレージ電極（図示せず）が備えられるようにすることができる。前記ストレージ電極は通常、ゲートラインと平行になるように形成されたストレージラインに電気的に接続され、ゲートラインと同一金属層で形成されるようにすることができる。
【０２０２】
第１下部電極７１３＿１は第１スイッチング素子ＳＷ１と電気的に接続することができる。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１及び第１データラインＤＬ１と電気的に接続する。第１下部電極７１３＿１は第１スイッチング素子ＳＷ１のスイッチング動作に従がって第１データラインＤＬ１から映像の表示のための画素電圧の印加を受ける画素電極でありうる。
【０２０３】
第２下部電極７１３＿２は第２スイッチング素子ＳＷ２と電気的に接続することができる。第２スイッチング素子ＳＷ２は第２ゲートラインＧＬ２及び第１データラインＤＬ１と電気的に接続する。前記第２下部電極７１３＿２は、第２スイッチング素子ＳＷ２のスイッチング動作に従って、第１データラインＤＬ１から映像の表示のための画素電圧の印加を受ける画素電極でありうる。
【０２０４】
第３及び第４下部電極７１３＿３、７１３＿４は、各々第３及び第４スイッチング素子ＳＷ３、ＳＷ４を通じて第２データラインＤＬ２と電気的に接続する。
【０２０５】
第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４各々はプレート形状を有するようにすることができる。
第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４は、各々第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に形成される。第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４は、各々第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４にオーバーラップする。第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４と第１〜第４下部電極７１３＿１、７１３＿２、７１３＿３、７１３＿４との間には第１パッシベーション層７１８が配置して絶縁される。
【０２０６】
第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４は、各々液晶のドメイン形成のため第１〜第４スリットパターン７１５＿１、７１５＿２、７１５＿３、７１５＿４を有する。第１〜第４スリットパターン７１５＿１、７１５＿２、７１５＿３、７１５＿４は、各々図３（ａ）及び図３（ｂ）で説明した第１の実施形態の表示基板１１０の第１〜第４スリットパターン１１５＿１、１１５＿２、１１５＿３、１１５＿４と同一である。
【０２０７】
第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４は、共通電圧が印加される共通電極でありうる。図１１（ａ）及び図１１（ｂ）の図面では第１及び第２上部電極７１４＿１、７１４＿２が、一体型構造を有し、第３及び第４上部電極７１４＿３、７１４＿４が一体型構造を有する。例えば、第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４は、ストライプ構造を有するようにすることができる。または、第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４が一部領域を除いて形成された１つの一体型構造を有するようにすることもできる。即ち、表示基板７１０の全面に対して上部電極が一体型構造を有するようにすることもできる。または、第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４は、個別的に分離した構造（例えば、アイルランド型）を有するようにすることができ、この場合、共通電圧ラインが別途で備わって第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４に電気的に接続することができる。
【０２０８】
このような、表示パネル７００は、第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４に形成された第１〜第４スリットパターン７１５＿１、７１５＿２、７１５＿３、７１５＿４を通じて液晶のドメインを形成する。具体的に、画素領域ごとにシングルドメインを形成し、第１方向Ｄ１で隣接した画素領域の間に互いに異なる方向、例えば、互いに対称な方向のドメインを形成してマルチドメイン効果を得る。従って、開口率向上と共に視野角及び視認性を向上させることができる。
【０２０９】
第１配光膜７１２は、第１〜第４上部電極７１４＿１、７１４＿２、７１４＿３、７１４＿４が形成された絶縁基板７１１上に形成される。第１配光膜７１２は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４の各々での配向方向が互いに同一に処理されて、平面から見る時、表面方向性が単一方向を構成する。第１配光膜７１２の配向方向は、液晶を配向させる方向として定義することができる。第１配光膜７１２の配向方向は第１方向Ｄ１または第２方向Ｄ２でありうる。第１配光膜７１２は液晶層と接する絶縁基板７１２の一面に形成される。
【０２１０】
対向基板７２０は絶縁基板７２１と絶縁基板７２１上に形成された遮光パターンＢＭ及びカラーフィルタＣＦを含む。対向基板７２０は液晶の初期配向のための第２配光膜７２２をさらに含むようにすることができる。
【０２１１】
遮光パターンＢＭは信号ラインＧＬ１、ＧＬ２、ＤＬ１、ＤＬ２とスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４にオーバーラップして形成される。遮光パターンＢＭは光の透過を遮断する。
【０２１２】
カラーフィルタＣＦは画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に各々オーバーラップするように形成される。カラーフィルタＣＦは３色構成を有するようにすることができ、場合によって、白色（或いは、透明）カラーフィルタＣＦをさらに含むようにすることができる。
【０２１３】
第２配光膜７２２は表示基板７１００と対向して液晶層７３０と接する第２絶縁基板７２１の一面に形成される。第２配光膜７２２は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に対応する領域での配向方向が互いに同一であるように処理されて、平面から見る時、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４に対応する領域での表面方向性が互いに同一であるようにすることもできる。即ち、第２配光膜７２２は絶縁基板７２１の全面に対して単一配向方向で形成される。第２配光膜７２２の配向はラビング処理または光配向処理を通じて形成されるようにすることができる。第２配光膜７２２の配向方向は第１配光膜７１２の配向方向と同じ方向である。
【０２１４】
第１偏光板７０２は、表示基板７１０の下部ならば、例えば、第１絶縁基板７１１で液晶層７３０と接する面の反対面に配置される。第１偏光板７０２は表示基板７１０に備わった第１配光膜７１２の配向方向と同じ方向の偏光軸を有する。
第２偏光板７０４は、対向基板７２０の上部ならば、例えば、第２絶縁基板７２１で液晶層７３０と接する面の反対面に配置される。第２偏光板７０４は第１偏光板７０２の偏光軸に対して垂直な偏光軸を有する。
【０２１５】
図１２は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図１２に図示した本発明のまた他の実施形態に係る表示パネル８００は図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。表示パネル８００は表示基板８１０を除けば、図１１（ａ）及び図１１（ｂ）で説明した表示パネル７００と実質的に同一である。また、図１２に図示した表示基板８１０は第１〜第４上部電極８１４＿１、８１４＿２、８１４＿３、８１４＿４それぞれのスリットパターンの構造を除けば、図１１（ａ）及び図１１（ｂ）で説明した表示基板７１０と実地的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。
【０２１６】
図１２を参照すれば、表示基板８１０は絶縁基板８１１、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４及び第１配光膜（図示せず）を含むようにすることができる。
【０２１７】
絶縁基板８１１は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置されて、第３及び第４画素領域ＰＡ３、ＰＡ４各々は、第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。
【０２１８】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差して形成される。第１及び第２ゲートラインＧＬ１、ＧＬ２は第２方向Ｄ２に延長し、第１及び第２データラインＤＬ１、ＤＬ２は第１方向Ｄ１方向にジグザグ形態に延長することができる。
【０２１９】
第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は各々第１〜第４下部電極８１３＿１、８１３＿２、８１３＿３、８１３＿４が形成され、第１〜第４下部電極８１３＿１、８１３＿２、８１３＿３、８１３＿４とオーバーラップされて第１〜第４上部電極８１４＿１、８１４＿２、８１４＿３、８１４＿４が形成される。
【０２２０】
第１下部電極８１３＿１は第１スイッチング素子ＳＷ１と電気的に接続する。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１及び第１データラインＤＬ１と電気的に接続する。前記第１下部電極８１３＿１は画素電圧の印加を受ける画素電極でありうる。
【０２２１】
第２下部電極８１３＿２は、第２スイッチング素子ＳＷ２と電気的に接続する。第２スイッチング素子ＳＷ２は第２ゲートラインＧＬ２及び第１データラインＤＬ１と電気的に接続する。前記第２下部電極８１３＿２は画素電圧の印加を受ける画素電極でありうる。
【０２２２】
第３及び第４下部電極８１３＿３、８１３＿４各々は第３及び第４スイッチング素子ＳＷ３、ＳＷ４を通じて第２データラインＤＬ２と電気的に接続され、第２データラインＤＬ２から映像の表示のための画素電圧の印加を受ける画素電極でありうる。
【０２２３】
第１〜第４上部電極８１４＿１、８１４＿２、８１４＿３、８１４＿４は各々液晶のドメイン形成のため第１〜第４スリットパターン８１５＿１、８１５＿２、８１５＿３、８１５＿４を含む。第１〜第４スリットパターン８１５＿１、８１５＿２、８１５＿３、８１５＿４は図７で説明した第３の実施形態の表示基板３１０の第１〜第４スリットパターン３１５＿１、３１５＿２、３１５＿３、３１５＿４と同一である。
【０２２４】
第１〜第４上部電極８１４＿１、８１４＿２、８１４＿３、８１４＿４は共通電圧が印加される共通電極でありうる。第１〜第４上部電極８１４＿１、８１４＿２、８１４＿３、８１４＿４は第７の実施形態で説明したストライプ構造、または、一体型構造、または、分離型構造を有するようにすることができる。
【０２２５】
図１３は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図１３に図示した本発明のまた他の実施形態に係る表示パネル９００は、図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。
【０２２６】
表示パネル９００は表示基板９１０を除けば、図１１（ａ）及び図１１（ｂ）で説明した表示パネル７００と実質的に同一である。また、図１３に図示した表示基板９１０は第１〜第４上部電極４１４＿１、４１４＿２、４１４＿３、４１４＿４それぞれのスリットパターンの構造及び第１〜第４スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４の配置構造を除けば、図１１（ａ）及び図１１（ｂ）で説明した表示基板７１０と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。
【０２２７】
図１３を参照すれば、表示基板９００は絶縁基板（図示せず）、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４及び第１配光膜（図示せず）を含むようにすることができる。
【０２２８】
前記絶縁基板は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置され、第３及び第４画素領域ＰＡ３、ＰＡ４各々は第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。
【０２２９】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含む。第１及び第２ゲートラインＧＬ１、ＧＬ２は第２方向Ｄ２で延びて、第１及び第２データラインＤＬ１、ＤＬ２は第１方向Ｄ１でジグザグ形態に延長することができる。第１及び第２データラインＤＬ１、ＤＬ２は第１及び第２画素領域ＰＡ１、ＰＡ２を間に置いて平行に配置されるようにすることができる。
【０２３０】
第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４各々には第１〜第４下部電極９１３＿１、９１３＿２、９１３＿３、９１３＿４が形成され、第１〜第４下部電極９１３＿１、９１３＿２、９１３＿３、９１３＿４とオーバーラップして第１〜第４上部電極９１４＿１、９１４＿２、９１４＿３、９１４＿４が形成される。
【０２３１】
第１下部電極９１３＿１は第１スイッチング素子ＳＷ１と電気的に接続する。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１及び第２データラインＤＬ２と接続される。第１下部電極９１３＿１は画素電圧が印加される画素電極である。
【０２３２】
第２下部電極９１３＿２は第２スイッチング素子ＳＷ２と電気的に接続する。第２スイッチング素子ＳＷ２は第２ゲートラインＧＬ２及び第１データラインＤＬ１と接続される。第２下部電極９１３＿２は画素電圧が印加される画素電極である。
【０２３３】
このように、第１及び第２スイッチング素子ＳＷ１、ＳＷ２が互いに異なるデータラインに接続される。また、第１スイッチング素子ＳＷ１は第２データラインＤＬ２に隣接して配置され、第２スイッチング素子ＳＷ２は第１データラインＤＬ１に隣接して配置される。従って、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の配置は画素領域別に対称な構造を有する。
【０２３４】
一方、第３及び第４下部電極９１３＿３、９１３＿４各々は第３及び第４スイッチング素子ＳＷ３、ＳＷ４と電気的に接続するが、第３及び第４スイッチング素子ＳＷ３、ＳＷ４の構造は第１及び第２スイッチング素子ＳＷ１、ＳＷ２の構造と同一である。
【０２３５】
第１〜第４上部電極９１４＿１、９１４＿２、９１４＿３、９１４＿４は各々第１〜第４スリットパターン９１５＿１、９１５＿２、９１５＿３、９１５＿４を含む。第１〜第４スリットパターン９１５＿１、９１５＿２、９１５＿３、９１５＿４は、図８で説明した第４の実施形態の表示基板４１０の第１〜第４スリットパターン４１５＿１、４１５＿２、４１５＿３、４１５＿４と同一である。
【０２３６】
第１〜第４上部電極９１４＿１、９１４＿２、９１４＿３、９１４＿４は共通電圧が印加される共通電極でありうる。第１〜第４上部電極９１４＿１、９１４＿２、９１４＿３、９１４＿４は第７の実施形態で説明したことがあるストライプ構造、または、一体型構造、または、分離型構造を有するようにすることができる。
【０２３７】
図１４は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図１４に図示した本発明のまた他の実施形態に係る表示パネル１０００は図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。表示パネル１０００は表示基板１０１０の一部構成を除けば、図１１（ａ）及び図１１（ｂ）で説明した表示パネル７００と実質的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。
【０２３８】
図１４を参照すれば、表示基板１０１０は絶縁基板（図示せず）、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４及び第１配光膜（図示せず）を含むようにすることができる。
【０２３９】
前記絶縁基板は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置され、第３及び第４画素領域ＰＡ３、ＰＡ４各々は第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。ここで、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４各々は直射各形態を有するようにすることができる。
【０２４０】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差する。第１及び第２ゲートラインＧＬ１、ＧＬ２は第２方向Ｄ２で延びて、第１及び第２データラインＤＬ１、ＤＬ２は第１方向Ｄ１に延長することができる。
【０２４１】
第１及び第２データラインＤＬ１、ＤＬ２各々は第１方向Ｄ１を従って、一直線形態で延びられるし、第１及び第２データラインＤＬ１、ＤＬ２は互いに平行にすることができる。第１及び第２データラインＤＬ１、ＤＬ２の間に第１及び第２画素領域ＰＡ１、ＰＡ２位置するように配置される。
【０２４２】
第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は各々第１〜第４下部電極１０１３＿１、１０１３＿２、１０１３＿３、１０１３＿４が形成され、第１〜第４下部電極１０１３＿１、１０１３＿２、１０１３＿３、１０１３＿４とオーバーラップして第１〜第４上部電極１０１４＿１、１０１４＿２、１０１４＿３、１０１４＿４が形成される。
【０２４３】
第１〜第４上部電極１０１４＿１、１０１４＿２、１０１４＿３、１０１４＿４は各々第１〜第４スリットパターン１０１５＿１、１０１５＿２、１０１５＿３、１０１５＿４を含む。第１〜第４スリットパターン１０１５＿１、１０１５＿２、１０１５＿３、１０１５＿４は図９で説明した第５の実施形態の表示基板５１０の第１〜第４スリットパターン５１４＿１、５１４＿２、５１４＿３、５１４＿４と同一である。
【０２４４】
第１下部電極１０１３＿１は第１スイッチング素子ＳＷ１と電気的に接続する。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１及び第２データラインＤＬ２と接続される。第１下部電極１０１３＿１は画素電極である。
【０２４５】
第２下部電極１０１３＿２は第２スイッチング素子ＳＷ２と電気的に接続する。第２スイッチング素子ＳＷ２は第２ゲートラインＧＬ２と第１データラインＤＬ１と接続される。第２下部電極１０１３＿２は画素電極である。
【０２４６】
第１スイッチング素子ＳＷ１は第２データラインＤＬ２に隣接して配置されて、第２スイッチング素子ＳＷ２は第１データラインＤＬ１に隣接して配置される。従って、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の配置は画素領域別に対称な構造を有する。
【０２４７】
第３及び第４下部電極１０１３＿３、１０１３＿４は各々第３及び第４スイッチング素子ＳＷ３、ＳＷ４と電気的に接続するが、第３及び第４スイッチング素子ＳＷ３、ＳＷ４の構造は第１及び第２スイッチング素子ＳＷ１、ＳＷ２の構造と同一である。
【０２４８】
第１〜第４上部電極１０１４＿１、１０１４＿２、１０１４＿３、１０１４＿４でデータラインと隣接した辺はデータラインと平行になるように形成される。従って、第１〜第４上部電極１０１４＿１、１０１４＿２、１０１４＿３、１０１４＿４は各々長方形構造を有するようにすることができる。
【０２４９】
図１５は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図１５に図示した本発明のまた他の実施形態に係る表示パネル１１００は図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。 表示パネル１１００は表示基板１１１０の一部構成を除けば、図１１（ａ）及び図１１（ｂ）で説明した表示パネル７００と実質的に同一である。従って、繰り返しの説明は省略し、差異点中心に簡略に説明する。
【０２５０】
図１５を参照すれば、表示基板１１００は絶縁基板（図示せず）、複数の信号ライン、複数個の電界形成電極、スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４及び第１配光膜（図示せず）を含むようにすることができる。
【０２５１】
前記絶縁基板は第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４を有する。第１画素領域ＰＡ１の第１方向Ｄ１に第２画素領域ＰＡ２が配置され、第３及び第４画素領域ＰＡ３、ＰＡ４各々は第１及び第２画素領域ＰＡ１、ＰＡ２の第２方向Ｄ２に配置される。
【０２５２】
信号ラインは第１及び第２ゲートラインＧＬ１、ＧＬ２と第１及び第２データラインＤＬ１、ＤＬ２を含み、互いに交差して形成される。第１及び第２ゲートラインＧＬ１、ＧＬ２は第２方向Ｄ２に延長し、第１ゲートラインＧＬ１は第１及び第２画素領域ＰＡ１、ＰＡ２の間に配置される。第１及び第２データラインＤＬ１、ＤＬ２は第１方向Ｄ１にジグザグ形態で延長して、第１及び第２データラインＤＬ１、ＤＬ２各々は第１画素領域ＰＡ１と第３画素領域ＰＡ３との間の区間で少なくとも１回折り曲げられることを有するようにすることによってジグザグ形態を有するようにすることができる。
【０２５３】
第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４には各々第１〜第４下部電極１１１３＿１、１１１３＿２、１１１３＿３、１１１３＿４が形成され、第１〜第４下部電極１１１３＿１、１１１３＿２、１１１３＿３、１１１３＿４とオーバーラップして第１〜第４上部電極１１１４＿１、１１１４＿２、１１１４＿３、１１１４＿４が形成される。
【０２５４】
第１〜第４上部電極１１１４＿１、１１１４＿２、１１１４＿３、１１１４＿４は各々液晶のドメイン形成のため第１〜第４スリットパターン１１１５＿１、１１１５＿２、１１１５＿３、１１１５＿４を含む。第１〜第４スリットパターン１１１５＿１、１１１５＿２、１１１５＿３、１１１５＿４は図１０で説明した第６の実施形態の表示基板６１０の第１〜第４スリットパターン６１５＿１、６１５＿２、６１５＿３、６１５＿４と同一である。
【０２５５】
第１下部電極１１１３＿１は第１スイッチング素子ＳＷ１と電気的に接続する。第１スイッチング素子ＳＷ１は第１ゲートラインＧＬ１及び第２データラインＤＬ２と接続される。第１下部電極１１１３＿１は画素電極である。
【０２５６】
第２下部電極１１１３＿２は第２スイッチング素子ＳＷ２と電気的に接続する。第２スイッチング素子ＳＷ２は第２ゲートラインＧＬ２及び第１データラインＤＬ１と接続される。第２下部電極１１１３＿２は画素電極である。
【０２５７】
第１及び第２スイッチング素子ＳＷ１、ＳＷ２が互いに異なるデータラインに接続される。また、第１スイッチング素子ＳＷ１は第２データラインＤＬ２に隣接して配置されて、第２スイッチング素子ＳＷ２は第１データラインＤＬ１に隣接して配置される。従って、第１及び第２スイッチング素子ＳＷ１、ＳＷ２の配置は画素領域別に対称な構造を有する。
【０２５８】
第３及び第４下部電極９２４、９２８の各々は、第３及び第４スイッチング素子ＳＷ３、ＳＷ４と電気的に接続するが、第３及び第４スイッチング素子ＳＷ３、ＳＷ４の構造は第１及び第２スイッチング素子ＳＷ１、ＳＷ２の構造と実質的に同一である。
【０２５９】
第１及び第２データラインＤＬ１、ＤＬ２の形態は図１０で説明した第６の実施形態の表示基板６１０の第１及び第２データラインＤＬ１、ＤＬ２と同一である。
【０２６０】
図１６（ａ）及び図１６（ｂ）は、本発明のまた他の実施形態に係る表示パネルを説明するための等価回路図及び平面図である。
図１６（ａ）及び図１６（ｂ）に図示した本発明のまた他の実施形態に係る表示パネル１２００は図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。
【０２６１】
表示パネル１２００は表示基板１２１０の一部構成を除けば、図３（ａ）及び図３（ｂ）で説明した表示パネル１００と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。
【０２６２】
図１６（ａ）及び図１６（ｂ）を参照すれば、表示パネル１２００は表示基板１２１０（或いは、下部基板）、対向基板（或いは、上部基板）及び液晶層を含む。前記対向基板は表示基板１２１０に対向して、前記液晶層は表示基板１２１０と前記対向基板との間に介在する。
【０２６３】
表示パネル１２００は等価回路的に見る時、複数の画素ＰＸ及び前記画素ＰＸに接続された複数の信号ラインＧＬ、ＤＬを含む。複数の画素ＰＸはマトリックス形態で配列される。例えば、複数の画素ＰＸは第１〜第８画素（ＰＸ１〜ＰＸ８）を含むようにすることができる。 平面上で第１画素ＰＸ１を基準として第１方向Ｄ１に順に配置された画素を第２〜第４画素ＰＸ２、ＰＸ３、ＰＸ４として各々定義することができる。第１方向Ｄ１は縦方向（或いは、列方向）でありうる。第５〜第８画素ＰＸ５、ＰＸ６、ＰＸ７、ＰＸ８は各々第１〜第４画素ＰＸ１、ＰＸ２、ＰＸ３、ＰＸ４の第２方向Ｄ２に配置された画素で定義することができる。即ち、第１画素ＰＸ１の第２方向Ｄ２に配置された画素を第５画素ＰＸ５として定義することができる。第５画素ＰＸ５を基準として第１方向Ｄ１に順に配置された画素を第６〜第８画素ＰＸ６、ＰＸ７、ＰＸ８として各々定義することができる。第２方向Ｄ２は第１方向Ｄ１と交差する方向、例えば、第１方向Ｄ１と垂直な方向で横方向（或いは、行方向）でありうる。画素ＰＸはマトリックス形態で配列される。
【０２６４】
画素ＰＸは各々表示基板１２１０上に形成された一対の電界形成電極と液晶層を含む。一例として、第１画素ＰＸ１の場合、一対の電界形成電極で、第１下部電極１２１３＿１及び第１下部電極１２１３＿１にオーバーラップする第１上部電極１２１４＿１を含む。第１上部電極１２１４＿１はドメイン形成のため第１スリットパターン１２１５＿１を有する。画素ＰＸはそれぞれの上部電極に形成されたスリットパターンによる電界を通じてドメインを形成する。
【０２６５】
第１及び第２画素ＰＸ１、ＰＸ２は互いに異なるドメインを有する。第１画素ＰＸ１と第２画素ＰＸ２のドメインはゲートラインＧＬを基準として互いに対称な構造でありうる。即ち、第１及び第２画素ＰＸ１、ＰＸ２のドメインはゲートラインＧＬの延長方向の第２方向Ｄ２を基準として互いに対称な構造でありうる。第３及び第４画素ＰＸ３、ＰＸ４は互いに異なるドメインを有する。第３及び第４画素ＰＸ３、ＰＸ４はゲートラインＧＬ或いは第２方向Ｄ２を基準として互いに対称な構造でありうる。第３及び第４画素ＰＸ３、ＰＸ４は互いに異なるドメインを有する。第５及び第６画素ＰＸ５、ＰＸ６は、ゲートラインＧＬ或いは第２方向Ｄ２を基準として互いに対称な構造でありうる。第７及び第８画素ＰＸ７、ＰＸ８は互いに異なるドメインを有する。第７及び第８画素ＰＸ７、ＰＸ８は、ゲートラインＧＬ或いは第２方向Ｄ２を基準として互いに対称な構造でありうる。この時、第１、第３、第５、第７画素ＰＸ１、ＰＸ３、ＰＸ５、ＰＸ７は、互いに同じドメインであり、第２、第４、第６、第８画素ＰＸ２、ＰＸ４、ＰＸ６、ＰＸ８は互いに同じドメインでありうる。即ち、画素ＰＸはゲートラインＧＬの延長方向の第２方向Ｄ２について配置された画素ＰＸは互いに同一ドメインを有し、データラインＤＬの延長方向の第１方向Ｄ１に沿って配置された隣接した画素ＰＸは互いに異なるドメインを有する構造でありうる。
【０２６６】
前記信号ラインＧＬ、ＤＬはゲートラインＧＬ及びゲートラインＧＬと交差するデータラインＤＬを含む。前記信号ラインは画素ＰＸと接続される。例えば、画素ＰＸ各々は１つのゲートラインＧＬ及び１つのデータラインＤＬと接続されるようにすることができる。例えば、前記信号ラインは第１〜第４ゲートライン（GL１、GL２、GL３、GL４）と、第１〜第３データライン（DL１、DL２、DL３）を含むようにすることができる。
【０２６７】
表示基板１２１０は絶縁基板（図示せず）、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子及び第１配光膜（図示せず）を含む。
【０２６８】
前記絶縁基板は第１〜第８画素領域（ＰＡ１〜ＰＡ８）を有する。第１〜第８画素（ＰＡ１〜ＰＡ８）は、先立って等価回路図で説明した第１〜第８画素ＰＸ１〜ＰＸ８と同じ配置を有する。即ち、第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は第１方向Ｄ１に沿って、順次に配置された画素領域として定義することができる。第５〜第８画素領域ＰＡ５、ＰＡ６、ＰＡ７、ＰＡ８は、各々第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４の第２方向Ｄ１に配置された画素領域として定義することができる。
【０２６９】
信号ラインは第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と第１〜第３データラインＤＬ１、ＤＬ２、ＤＬ３を含み、互いに交差して形成される。
【０２７０】
第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４は、第２方向Ｄ２に延長し、互いに並ぶように配置される。特に、第１及び第２ゲートラインＧＬ１、ＧＬ２は第１及び第２画素領域ＰＡ１、ＰＡ２と第５及び第６画素領域ＰＡ５、ＰＡ６を間に置いて互いに並ぶように配置される。第１ゲートラインＧＬ１は第１及び第５画素領域ＰＡ１、ＰＡ５の一側（例えば、上方）に配置され、第２ゲートラインＧＬ２は反対方向第２及び第６画素領域ＰＡ２、ＰＡ６の他側（例えば、下方）に配置される。第２ゲートラインＧＬ２は、第２画素領域ＰＡ２と第３画素領域ＰＡ３との間及び第６画素領域ＰＡ６と第７画素領域ＰＡ７との間に配置される。第３及び第４ゲートラインＧＬ３、ＧＬ４は第３及び第４画素領域ＰＡ３、ＰＡ４と第７及び第８画素領域ＰＡ７、ＰＡ８を間に置いて互いに並ぶように配置される。第３ゲートラインＧＬ３は第３及び第７画素領域ＰＡ３の一側（例えば、上方）に配置され、第４ゲートラインＧＬ４は反対方向第４及び第８画素領域ＰＡ４、ＰＡ８の他側（例えば、下方）に配置される。第３ゲートラインＧＬ３は第２画素領域ＰＡ２と第３画素領域ＰＡ３との間及び第６画素領域ＰＡ６と第７画素領域ＰＡ７との間に配置される。第３ゲートラインＧＬ３は第２ゲートラインＧＬ２と第３画素領域ＰＡ３との間及び第２ゲートラインＧＬ２と第７画素領域ＰＡ７との間に配置される。従って、第１画素領域ＰＡ１と第２画素領域ＰＡ２との間及び第５画素領域ＰＡ５と第６画素領域ＰＡ６との間にはゲートラインＧＬが配置されない。反面、第２画素領域ＰＡ２と第３画素領域ＰＡ３との間及び第６画素領域ＰＡ６と第７画素領域ＰＡ７との間には２つのゲートラインＧＬが配置される。結果的に、ゲートラインＧＬは第１方向Ｄ１に２つの画素領域ＰＡ単位ごとに２つの配線が配置される構造である。
【０２７１】
第１〜第３データラインＤＬ、ＤＬ２、ＤＬ３は、第１〜第２ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と交差する方向、例えば、第２方向Ｄ２と交差する第１方向Ｄ１に延長しながら互いに並ぶようにすることができる。例えば、第１及び第２データラインＤＬ１、ＤＬ２は、各々第１及び第５画素領域ＰＡ１、ＰＡ５の一側（例えば、左側）に配置され、第３データラインＤＬ３は第２データラインＤＬ２の反対方向に第５画素領域ＰＡ５の他側（例えば、右側）に配置される。
【０２７２】
前記電界形成電極は第１〜第８下部電極（１２１３＿１〜１２１３＿８）と、第１〜第８上部電極（１２１４＿１〜１２１４＿８）を含む。
【０２７３】
第１〜第８画素領域（ＰＡ１〜ＰＡ８）に各々第１〜第８下部電極（１２１３＿１〜１２１３＿８）が形成され、第１〜第８下部電極（１２１３＿１ 〜１２１３＿８）とオーバーラップして第１〜第８上部電極（１２１４＿１〜１２１４＿８）が形成される。
【０２７４】
第１〜第８上部電極（１２１４＿１〜１２１４＿８）は各々第１〜第８スリットパターン（１２１５＿１〜１２１５＿８）を含む。第１、第３、第５及び第７スリットパターン１２１５＿１、１２１５＿３、１２１５＿５、１２１５＿７は、第１及び第２方向Ｄ１、Ｄ２と他の第３方向に延長する。第２、第４、第６及び第７スリットパターン１２１５＿２、１２１５＿４、１２１５＿６、１２１５＿８は、第１及び第２方向Ｄ１、Ｄ２と違って第３方向と異なる第４方向に延長する。第３方向と第４方向はゲートラインＧＬの延長方向の第２方向Ｄ２を基準として互いに対称な構造でありうる。
【０２７５】
第１〜第８上部電極（１２１４＿１〜１２１４＿８）は各々第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）と電気的に接続することによって、信号ラインと電気的に接続する。第１〜第８上部電極（１２１４＿１〜１２１４＿８）は画素電圧を提供する画素電極でありうる。
【０２７６】
第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）は各々第１〜第８画素領域（ＰＡ１〜ＰＡ８）に配置される。
第１〜第４スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は各々第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４に電気的に接続され、全部第１データラインＤＬ１に電気的に接続する。第４〜第８スイッチング素子ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８は、各々第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４に電気的に接続されて、全部第２データラインＤＬ２に電気的に接続する。第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）は、各々電気的に接続された信号配線に隣接するように配置されるようにすることができる。
【０２７７】
前記で説明した表示基板１２１０でデータラインＤＬの形態、下部電極、上部電極、スリットパターンの構造的特徴は図８〜図１１で説明した第３の実施形態〜第６の実施形態に係る表示基板３１０、４１０、５１０、６１０と同一でありうる。
【０２７８】
図示はしていないが、対向基板は絶縁基板上に形成された遮光パターン、カラーフィルタ及び第２配光膜を含む。
【０２７９】
図１７は本発明のまた他の実施形態に係る表示パネルで対向基板に含まれる遮光パターンを説明するための平面図である。
図１７を参照すれば、遮光パターンＢＭは表示基板１２１０に形成された信号ライン（ＧＬ１〜ＧＬ４、ＤＬ１〜ＤＬ３）及びスイッチング素子（ＳＷ１〜ＳＷ８）にオーバーラップするように形成される。
【０２８０】
遮光パターンＢＭは第１方向Ｄ１に対する幅ｄ１を遮光対象より相対的に狭く形成される。具体的に、ゲートラインＧＬ及びゲートラインＧＬと接続されたスイッチング素子ＳＷを含んでゲートパターンとする時、第１方向Ｄ１を基準として前記ゲートパターンにオーバーラップする遮光パターンＢＭの幅ｄ１は前記ゲートパターンの幅ｄ２より狭く形成される。例えば、第１方向Ｄ１を基準として第２画素領域ＰＡ２と第３画素領域ＰＡ３の間に配置された遮光パターンＢＭの幅ｄ１は、第２及び第３ゲートラインＧＬ２、ＧＬ３と、これに接続された第２及び第３スイッチング素子ＳＷ２、ＳＷ３）の全体幅ｄ２より狭く形成される。この時、前記ゲートパターンの幅ｄ２は第２スイッチング素子ＳＷ２の一端から始まって反対方向から第３スイッチング素子ＳＷ３の他端までの距離で定義することができる。
【０２８１】
このように、遮光パターンＢＭを前記ゲートパターンの幅より狭く形成することによって、表示基板１２１０と対向基板（図示せず）を接合する時、アラインマージンを確保することができる。従って、アラインミスによる開口率減少を改善できるようになる。
【０２８２】
遮光パターンＢＭは第２方向Ｄ２に対する幅はデータラインＤＬに対して同一であるか、または、相対的に狭いこともある。
【０２８３】
図１８は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図１８に図示した本発明のまた他の実施形態に係る表示パネル１３００は、図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。
【０２８４】
表示パネル１３００は表示基板１３１０の一部構成を除けば、図１６（ａ）及び図１６（ｂ）で説明した表示パネル１２００と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。
【０２８５】
図１８を参照すれば、表示基板１２１０は絶縁基板（図示せず）、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子及び第１配光膜（図示せず）を含む。
【０２８６】
前記絶縁基板は第１〜第８画素領域（ＰＡ１〜ＰＡ８）を有する。第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は第１方向Ｄ１に沿って、順次に配置された画素領域で定義することができる。第５〜第８画素領域ＰＡ５、ＰＡ６、ＰＡ７、ＰＡ８は、各々第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４の第２方向Ｄ１に配置された画素領域で定義することができる。
【０２８７】
信号ラインは第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と第１〜第３データラインＤＬ１、ＤＬ２、ＤＬ３を含み、互いに交差して形成される。
【０２８８】
前記電界形成電極は第１〜第８下部電極（１２１３＿１〜１２１３＿８）と、第１〜第８上部電極（１２１４＿１〜１２１４＿８）とを含む。
【０２８９】
第１〜第８画素領域（ＰＡ１〜ＰＡ８）に各々第１〜第８下部電極（１２１３＿１〜１２１３＿８）が形成され、第１〜第８下部電極（１２１３＿１ 〜１２１３＿８）とオーバーラップして第１〜第８上部電極（１２１４＿１〜１２１４＿８）が形成される。第１〜第８上部電極（１２１４＿１〜１２１４＿８）は各々第１〜第８スリットパターン（１２１５＿１〜１２１５＿８）を含む。
【０２９０】
第１〜第８上部電極（１２１４＿１〜１２１４＿８）は各々第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）と電気的に接続することによって、信号ラインと電気的に接続する。第１〜第８上部電極（１２１４＿１〜１２１４＿８）は画素電圧を提供される画素電極でありうる。
【０２９１】
第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）は各々第１〜第８画素領域（ＰＡ１〜ＰＡ８）に配置される。
第１〜第４スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は各々第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４に電気的に接続され、第２及び第４スイッチング素子ＳＷ２、ＳＷ４は第１データラインＤＬ１に接続され、第１及び第３スイッチング素子ＳＷ１、ＳＷ３は第２データラインＤＬ２に接続される。
【０２９２】
第４〜第８スイッチング素子ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８は各々第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４に電気的に接続されて、第６及び第８スイッチング素子ＳＷ６、ＳＷ８は第２データラインＤＬ２に接続され、第５及び第７スイッチング素子ＳＷ５、ＳＷ７は第３データラインＤＬ２に接続される。
【０２９３】
このように、スイッチング素子（ＳＷ１〜ＳＷ８）の配置が第１方向Ｄ１に沿って、他の構造を有するようにすることによって、光が遮断される領域が交互に配置されるので左右方向での視認性が均衡を有するようにすることができる。また、スイッチング素子（ＳＷ１〜ＳＷ８）が第１方向Ｄ１を従って、互いに異なるデータラインＤＬに交互しながら接続されるようにすることによって、ライン反転方式で画素電圧印加を通じてドット駆動の効果を得ることができる。
【０２９４】
前記で説明した表示基板１３１０でデータラインＤＬの形態、下部電極、上部電極、スリットパターンの構造的特徴は図８〜図１１で説明した第３の実施形態〜第６の実施形態に係る表示基板３１０、４１０、５１０、６１０と同一であるようにすることもできる。
【０２９５】
図示はしていないが、表示パネル１３００は表示基板１３１０に対向する対向基板を含む。前記対向基板は遮光パターンを含み、前記遮光パターンは図１８で説明した第１２の実施形態の場合と実質的に同一である。
【０２９６】
図１９（ａ）及び図１９（ｂ）は本発明のまた他の実施形態に係る表示パネルを説明するための等価回路図及び平面図である。
図１９（ａ）及び図１９（ｂ）に図示した本発明のまた他の実施形態に係る表示パネル１４００は図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。
【０２９７】
表示パネル１４００は表示基板１２１０の一部構成を除けば、図１２及び図１３で説明した表示パネル７００と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。
【０２９８】
図１９（ａ）及び図１９（ｂ）を参照すれば、表示パネル１４００は表示基板１４１０（或いは下部基板）、対向基板（或いは、上部基板）及び液晶層を含む。
【０２９９】
表示パネル１４００は等価回路的に見るとき、複数の画素ＰＸ及び前記画素ＰＸに接続された複数の信号ラインＧＬ、ＤＬを含む。 複数の画素ＰＸはマトリックス形態で配列される。例えば、複数の画素ＰＸは第１〜第８画素（ＰＸ１〜ＰＸ８）を含むようにすることができる。
【０３００】
画素ＰＸは各々表示基板１４１０上に形成された一対の電界形成電極と液晶層を含む。画素ＰＸはそれぞれの上部電極に形成されたスリットパターンによる電界を通じてドメインを形成する。
【０３０１】
画素ＰＸはゲートラインＧＬの延長方向の第２方向Ｄ２に沿って配置された画素ＰＸは互いに同一ドメインを有し、データラインＤＬの延長方向の第１方向Ｄ１に沿って配置された隣接した画素ＰＸは互いに異なるドメインを有する構造でありうる。
【０３０２】
前記信号ラインＧＬ、ＤＬはゲートラインＧＬ及びゲートラインＧＬと交差するデータラインＤＬを含む。前記信号ラインは画素ＰＸと接続される。例えば、前記信号ラインは第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と、第１〜第３データラインＤＬ１、ＤＬ２、ＤＬ３とを含むようにすることができる。
【０３０３】
表示基板１４１０は絶縁基板（図示せず）、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子及び第１配光膜（図示せず）を含む。
【０３０４】
前記絶縁基板は第１〜第８画素領域（ＰＡ１〜ＰＡ８）を有する。第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は第１方向Ｄ１に沿って、順次に配置された画素領域として定義することができる。第５〜第８画素領域ＰＡ５、ＰＡ６、ＰＡ７、ＰＡ８は各々第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４の第２方向Ｄ１に配置された画素領域として定義することができる。
【０３０５】
信号ラインは第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と第１〜第３データラインＤＬ１、ＤＬ２、ＤＬ３とを含み、互いに交差して形成される。前記信号ラインは図１６（ａ）及び図１６（ｂ）で説明した表示パネル１２００の場合と実質的に同一である。
【０３０６】
前記電界形成電極は第１〜第８下部電極（１４１３＿１〜１４１３＿８）と、第１〜第８上部電極（１４１４＿１〜１４１４＿８）とを含む。
【０３０７】
第１〜第８画素領域（ＰＡ１〜ＰＡ８）に各々第１〜第８下部電極（１４１３＿１〜１４１３＿８）が形成され、第１〜第８下部電極（１４１３＿１〜１４１３＿８）とオーバーラップして第１〜第８上部電極（１４１４＿１〜１４１４＿８）が形成される。
【０３０８】
第１〜第８下部電極（１４１３＿１〜１４１３＿８）は各々第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）と電気的に接続することによって、信号ラインと電気的に接続する。第１〜第８下部電極（１４１４＿１〜１４１４＿８）は画素電圧を提供される画素電極でありうる。
【０３０９】
第１〜第８上部電極（１４１４＿１〜１４１４＿８）は各々第１〜第８スリットパターン（１４１５＿１〜１４１５＿８）を含む。第１、第３、第５及び第７スリットパターン１４１５＿１、１４１５＿３、１４１５＿５、１４１５＿７は、第１及び第２方向Ｄ１、Ｄ２と他の第３方向に延長する。第２、第４、第６及び第７スリットパターン１４１５＿２、１４１５＿４、１４１５＿６、１４１５＿８は、第１及び第２方向Ｄ１、Ｄ２と違って第３方向と異なる第４方向に延長する。第３方向と第４方向はゲートラインＧＬの延長方向の第２方向Ｄ２を基準として互いに対称な構造でありうる。
【０３１０】
特に、第１及び第２上部電極１４１４＿１、１４１４＿２は一体型構造を有するようにすることができる。また、第１及び第２上部電極１４１４＿１、１４１４＿２に形成された第１及び第２スリットパターン１４１５＿１、１４１５＿２は互いに接続された構造を有するようにすることができる。即ち、第２スリットパターン１４１５＿２の一端（例えば、上端）と、これに向き合う第１スリットパターン１４１５＿１の他端（例えば、下端）が互いに接続された構造を有するようにすることができる。このように、第１及び第２スリットパターン１４１５＿１、１４１５＿２が互いに接続された構造を有することによって、第１上部電極１４１４＿１と第２上部電極１４１４＿２の境界部で電界わい曲が減少する。これによって、横線視認性が改善される。
【０３１１】
第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）は各々第１〜第８画素領域（ＰＡ１〜ＰＡ８）に配置される。
【０３１２】
第１〜第４スイッチング素子ＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４は各々第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４に電気的に接続され、全部第１データラインＤＬ１に電気的に接続する。第４〜第８スイッチング素子ＳＷ５、ＳＷ６、ＳＷ７、ＳＷ８は各々第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４に電気的に接続され、全部第２データラインＤＬ２に電気的に接続する。第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）は各々電気的に接続された信号配線に隣接するように配置されるようにすることができる。
【０３１３】
前記で説明した表示基板１２１０でデータラインＤＬの形態、下部電極、上部電極、スリットパターンの構造的特徴は図１４〜図１７で説明した第８の実施形態〜第１１の実施形態に係る表示基板８１０、９１０、１０１０、１１１０と同一であるようにすることもできる。
【０３１４】
図示はしていないが、表示パネル１４００は表示基板１４１０に対向する対向基板を含む。前記対向基板は遮光パターンを含み、前記遮光パターンは図１８で説明した第１２の実施形態の場合と実質的に同一である。
【０３１５】
図２０は本発明のまた他の実施形態に係る表示パネルを説明するための平面図である。
図２０に図示した本発明のまた他の実施形態に係る表示パネル１５００は図１及び図２で説明した表示装置１０または、図４、図５及び図６で説明した表示装置２０に含まれることができる。表示パネル１５００は表示基板１５１０の一部構成を除けば、図１９（ａ）及び図１９（ｂ）で説明した表示パネル１４００と実質的に同一である。従って、繰り返しの説明は省略して、差異点中心に簡略に説明する。
【０３１６】
図２０を参照すれば、表示基板１５１０は絶縁基板（図示せず）、複数の信号ライン、複数の電界形成電極、複数のスイッチング素子及び第１配光膜（図示せず）を含む。
【０３１７】
前記絶縁基板は第１〜第８画素領域（ＰＡ１〜ＰＡ８）を有する。第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４は第１方向Ｄ１に沿って、順次に配置された画素領域として定義することができる。第５〜第８画素領域ＰＡ５、ＰＡ６、ＰＡ７、ＰＡ８は、各々第１〜第４画素領域ＰＡ１、ＰＡ２、ＰＡ３、ＰＡ４の第２方向Ｄ１に配置された画素領域として定義することができる。
【０３１８】
信号ラインは第１〜第４ゲートラインＧＬ１、ＧＬ２、ＧＬ３、ＧＬ４と第１〜第３データラインＤＬ１、ＤＬ２、ＤＬ３とを含み、互いに交差して形成される。互いに交差して形成される。前記信号ラインは図１６（ａ）及び図１６（ｂ）で説明した表示基板１２１０の場合と実質的に同一である。
【０３１９】
前記電界形成電極は第１〜第８下部電極（１５１３＿１〜１５１３＿８）と、第１〜第８上部電極（１５１４＿１〜１５１４＿８）とを含む。
【０３２０】
第１〜第８画素領域（ＰＡ１〜ＰＡ８）に各々第１〜第８下部電極（１５１３＿１〜１５１３＿８）が形成され、第１〜第８下部電極（１５１３＿１ 〜１５１３＿８）とオーバーラップして第１〜第８上部電極（１５１４＿１〜１５１４＿８）が形成される。第１〜第８上部電極（１５１４＿１〜１５１４＿８）は各々第１〜第８スリットパターン（１５１５＿１〜１５１５＿８）を含む。
【０３２１】
第１〜第８下部電極（１５１３＿１〜１５１３＿８）は各々第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）と電気的に接続することによって、信号ラインと電気的に接続する。第１〜第８下部電極（１５１４＿１〜１５１４＿８）は画素電圧を提供される画素電極でありうる。
【０３２２】
第１〜第８上部電極（１５１４＿１〜１５１４＿８）は各々第１〜第８スリットパターン（１５１５＿１〜１５１５＿８）を含む。第１〜第８スリットパターン（１５１５＿１〜１５１５＿８）は図１９（ａ）及び図１９（ｂ）で説明した表示基板１４１０の第１〜第８スリットパターン（１４１５＿１〜１４１５＿８）と同一である。
【０３２３】
第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）は各々第１〜第８画素領域（ＰＡ１〜ＰＡ８）に配置される。第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）と信号ラインＧＬ、ＤＬの連結は図１９（ａ）及び図１９（ｂ）で説明した表示基板１４１０の第１〜第８スイッチング素子（ＳＷ１〜ＳＷ８）の場合と実質的に同一である。
【０３２４】
前記で説明した表示基板１３１０でデータラインＤＬの形態、下部電極、上部電極、スリットパターンの構造的特徴は図８〜図１１で説明した第３の実施形態〜第６の実施形態に係る表示基板３００、４００、５００、６００と同一であるようにすることもできる。
【０３２５】
図示はしていないが、表示パネル１３００は表示基板１３１０に対向する対向基板を含む。前記対向基板は遮光パターンを含み、前記遮光パターンは図１８で説明した第１２の実施形態の場合と実質的に同一である。
【０３２６】
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
【産業上の利用可能性】
【０３２７】
本発明の実施形態に係る表示基板及びこれを含む表示装置によれば、シングルドメインの長所の透過率向上と共にマルチドメインの長所の視野角及び視認性向上を成し遂げる。 従って、本発明は表示品質を向上させるための表示装置で使われることができる。
また、従来マルチドメイン形成が難しい小型表示装置でマルチドメインを形成することによって視野角及び視認性を向上させる。従って、小型表示装置の表示品質を向上させるために使われることができて、表示装置で透過率低下なしで視野角及び視認性を向上させるために適用されるようにすることができる。
【符号の説明】
【０３２８】
１０、２０ 表示装置
１２、２２ ガンマ電圧生成部
１４、２４ データ駆動部
１６、２６ 制御部
１８、２８ ゲート駆動部
１００ 表示パネル
１０２ 第１偏光板
１０４ 第２偏光板
１１０ 表示基板
１１１ 絶縁基板
１１２ 第１配光膜
１１３＿１ 第１下部電極
１１３＿２ 第２下部電極
１１３＿３ 第３下部電極
１１３＿４ 第４下部電極
１１４＿１ 第１上部電極
１１４＿２ 第２上部電極
１１４＿３ 第３上部電極
１１４＿４ 第４上部電極
１１５＿１ 第１スリットパターン
１１５＿２ 第２スリットパターン
１１５＿３ 第３スリットパターン
１１５＿４ 第４スリットパターン
１２０ 対向基板
１２１ 絶縁基板
１２２ 第２配光膜
１３０ 液晶層
ＧＬ１、ＧＬ２ 第１、第２ゲート配線
ＤＬ１、ＤＬ２ 第１、第２データ配線
ＬＣ 液晶
ＡＰ アクティブパターン
ＧＥ ゲート電極
ＤＥ ドレーン電極
ＳＥ ソース電極
ＢＭ 遮光パターン
ＣＦ カラーフィルタ
ＰＡ１、ＰＡ２ 第１、第２画素領域
ＰＡ３、ＰＡ４ 第３、第４画素領域
ＳＷ１、ＳＷ２ 第１、第２スイッチング素子
ＳＷ３、ＳＷ４ 第３、第４スイッチング素子
【特許請求の範囲】
【請求項１】
第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する絶縁基板と、
前記絶縁基板上に前記第１方向と交差する第２方向に延長する第１ゲートラインと、
前記第１画素領域に配置された第１下部電極と、
前記第２画素領域に配置された第２下部電極と、
前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１方向及び前記第２方向と異なる第３方向に延長した第１スリットパターンを有する第１上部電極と、
前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１〜第３方向と異なった第４方向に延長した第２スリットパターンを有する 第２上部電極と、を含むことを特徴とする表示基板。
【請求項２】
前記第１上部電極及び前記第２上部電極が形成された絶縁基板上に配置され、前記第１画素領域及び前記第２画素領域の各々においての配向方向が互いに同じ配光膜をさらに含むことを特徴とする請求項１に記載の表示基板。
【請求項３】
前記配光膜の配向方向は、前記第１方向または前記第２方向であることを特徴とする請求項２に記載の表示基板。
【請求項４】
前記第２方向は前記第１方向に対して垂直な方向であり、
前記第３方向と前記第４方向は前記第２方向を基準として互いに対称であることを特徴とする請求項１に記載の表示基板。
【請求項５】
前記絶縁基板は、前記第１画素領域の前記第２方向に配置された第３画素領域及び前記第２画素領域の前記第２方向に配置された第４画素領域をさらに含み、
前記第３画素領域に配置された第３下部電極と、
前記第４画素領域に配置された第４下部電極と、
前記第３画素領域に前記第３下部電極とオーバーラップし、前記第３方向に延長した第３スリットパターンを有する第３上部電極と、
前記第４画素領域に前記第４下部電極とオーバーラップし、前記第４方向に延長した第４スリットパターンを有する第４上部電極と、をさらに含むことを特徴とする請求項１に記載の表示基板。
【請求項６】
前記第１ゲートラインと平行な第２ゲートラインと、
前記第１ゲートライン及び前記第２ゲートラインと交差する第１データラインと、
前記第１画素領域に形成され、前記第１ゲートライン及び前記第１データラインと電気的に接続された第１スイッチング素子と、
前記第２画素領域に形成されて前記第２ゲートライン及び前記第１データラインと電気的に接続された第２スイッチング素子と、をさらに含み、
前記第１下部電極及び前記第２下部電極、または、前記第１上部電極及び前記第２上部電極それぞれは、前記第１スイッチング素子及び前記第２スイッチング素子と接続されることを特徴とする請求項１に記載の表示基板。
【請求項７】
前記第１ゲートラインは前記第１画素領域と前記第２画素領域との間に配置され、
前記第１ゲートラインと前記第２ゲートラインとの間に前記第２画素領域が配置されることを特徴とする請求項６に記載の表示基板。
【請求項８】
前記第１ゲートラインと前記第２ゲートラインとの間に前記第１及び前記第２画素領域が配置されることを特徴とする請求項６に記載の表示基板。
【請求項９】
前記第１ゲートラインと平行な第２ゲートラインと、
前記第１ゲートライン及び前記第２ゲートラインと交差する第１データラインと、
前記第１データラインと平行であり、前記第１ゲートライン及び前記第２ゲートラインと交差する第２データラインと、
前記第１画素領域に形成され、前記第１ゲートライン及び前記第２データラインと電気的に接続された第１スイッチング素子と、
前記第２画素領域に形成され、前記第２ゲートライン及び前記第１データラインと電気的に接続された第２スイッチング素子と、をさらに含み、
前記第１下部電極及び前記第２下部電極、または、前記第１上部電極及び前記第２上部電極それぞれは、前記第１スイッチング素子及び前記第１スイッチング素子と接続されることを特徴とする請求項１に記載の表示基板。
【請求項１０】
前記第１ゲートラインは前記第１画素領域と前記第２画素領域との間に配置され、
前記第１ゲートラインと前記第２ゲートラインとの間に前記第２画素領域が配置されることを特徴とする請求項９に記載の表示基板。
【請求項１１】
前記第１ゲートラインと前記第２ゲートラインとの間に、前記第１画素領域及び前記第２画素領域が配置されることを特徴とする請求項９に記載の表示基板。
【請求項１２】
前記第１上部電極と前記第２上部電極は、互いに接続した一体型構造を有し、
前記第１スリットパターン及び前記第２スリットパターンは互いに接続された構造を有することを特徴とする請求項１１に記載の表示基板。
【請求項１３】
前記第１データラインと前記第２データラインとの間に前記第１画素領域及び前記第２画素領域が配置され、
前記第１スイッチング素子は、前記第２データラインに隣接して配置され、前記第２スイッチング素子は、前記第１データラインに隣接して配置されることを特徴とする請求項１１に記載の表示基板。
【請求項１４】
前記絶縁基板は、前記第２画素領域の前記第１方向に配置された第３画素領域をさらに含み、
前記第２方向に延長し前記第３画素領域と前記第２ゲートラインとの間に配置された第３ゲートラインと、前記第３画素領域に配置された第３下部電極と、
前記第３画素領域に第３下部電極と、
前記第３画素領域に前記第３下部電極とオーバーラップして前記第３方向に延長した第３スリットパターンを有する第３上部電極と、
前記第３ゲートラインと接続されて前記第３ゲートラインと隣接して前記第３画素領域に配置された第３スイッチング素子と、をさらに含むことを特徴とする請求項１１に記載の表示基板。
【請求項１５】
前記第１ゲートラインと交差する方向に延長し、互いに平行な第１データライン及び第２データラインをさらに含み、
前記第１データラインと前記第２データラインとの間に前記第１画素領域及び前記第２画素領域が配置され、前記第１データラインに隣接した前記第１上部電極及び前記第２上部電極の辺は前記第１データラインと平行であり、前記第２データラインに隣接した前記第１上部電極及び前記第２上部電極の辺は前記第２データラインと平行であることを特徴とする請求項１１に記載の表示基板。
【請求項１６】
前記第１データライン及び前記第２データライン各々は、前記第１スリットパターンと平行になるように延長した第１延長部及び前記第２スリットパターンと平行になるように延長した第２延長部を含むことを特徴とする請求項１５に記載の表示基板。
【請求項１７】
前記第１データライン及び前記第２データライン各々は、前記第１方向に従って一直線形態で延長したことを特徴とする請求項１５に記載の表示基板。
【請求項１８】
前記第１スリットパターンは両端のうち、少なくとも一端に前記第２方向に対する前記第３方向の傾斜角より小さい傾斜角を有する第１折り曲げ部を含み、
前記第２スリットパターンは両端のうち、少なくとも一端に前記第２方向に対する前記第４方向の傾斜角より小さい傾斜角を有する第２折り曲げ部を含むことを特徴とする請求項１に記載の表示基板。
【請求項１９】
第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する絶縁基板と、
前記絶縁基板上に前記第１方向と交差する第２方向に延長し、前記第１画素領域と前記第２画素領域との間に配置される第１ゲートラインと、
前記第１画素領域に配置される第１下部電極と、
前記第２画素領域に配置される第２下部電極と、
前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１方向に向かって前記第１方向及び前記第２方向と違って、互いに異なる第３方向及び第４方向に順次に延長した第１スリットパターンを有する第１上部電極と、
前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１方向に向かって前記第４方向及び第３方向に順次に延長した第２スリットパターンを有する第２上部電極と、を含むことを特徴とする表示基板。
【請求項２０】
前記第１及び第２上部電極が形成された絶縁基板上に形成されて、前記第１画素領域及び前記第２画素領域各々での配向方向が互いに同じ配光膜をさらに含むことを特徴とする請求項１９に記載の表示基板。
【請求項２１】
前記配光膜の配向方向は、前記第１方向または前記第２方向であることを特徴とする請求項２０に記載の表示基板。
【請求項２２】
前記第２方向は前記第１方向に対して垂直な方向であり、
前記第３方向と前記第４方向は前記第２方向を基準として互いに対称な構造であることを特徴とする請求項１９に記載の表示基板。
【請求項２３】
前記絶縁基板は、前記第１画素領域の前記第２方向に配置された第３画素領域及び前記第２画素領域の前記第２方向に配置された第４画素領域をさらに含み、
前記第３画素領域に配置された第３下部電極と、
前記第４画素領域に配置された第４下部電極と、
前記第３画素領域に前記第３下部電極とオーバーラップし、前記第１方向に向かって前記第３方向及び第４方向に順次に延長した第３スリットパターンを有する第３上部電極と、
前記第４画素領域に前記第４下部電極とオーバーラップし、前記第１方向に向かって前記第４方向及び第３方向に順次に延長した第４スリットパターンを有する第４上部電極と、をさらに含むことを特徴とする請求項１９に記載の表示基板。
【請求項２４】
前記第１ゲートラインと平行な第２ゲートラインと、
前記第１ゲートライン及び前記第２ゲートラインと交差する第１データラインと、
前記第１ゲートライン及び前記第２ゲートラインと交差して前記第１データラインと平行な第２データラインと、
前記第１画素領域に形成されて前記第１ゲートライン及び前記第２データラインと電気的に接続された第１スイッチング素子と、
前記第２画素領域に形成され、前記第２ゲートライン及び前記第１データラインと電気的に接続された第２スイッチング素子と、をさらに含み、
前記第１下部電極及び前記第２下部電極、または、前記第１上部電極及び前記第２上部電極それぞれは、前記第１スイッチング素子及び前記第２スイッチング素子と電気的に接続されることを特徴とする請求項１９に記載の表示基板。
【請求項２５】
前記第１データラインと前記第２データラインとの間に前記第１画素領域及び前記第２画素領域が配置され、
前記第１スイッチング素子は前記第２データラインに隣接して配置され、前記第２スイッチング素子は前記第１データラインに隣接して配置されることを特徴とする請求項２４に記載の表示基板。
【請求項２６】
前記第１ゲートラインと交差する方向に延長し、互いに平行な第１データライン及び第２データラインをさらに含み、前記第１データラインと前記第２データラインとの間に前記第１及び第２画素領域が配置され、前記第１データラインに隣接した前記第１及び第２上部電極の辺は前記第１データラインと平行であり、前記第２データラインに隣接した前記第１上部電極及び前記第２上部電極の辺は前記第２データラインと平行であることを特徴とする請求項１９に記載の表示基板。
【請求項２７】
前記第１データライン及び前記第２データライン各々は、前記第１スリットパターンと平行な第１延長部及び前記第２スリットパターンと平行な第２延長部を含むことを特徴とする請求項２６に記載の表示基板。
【請求項２８】
前記第１スリットパターンは一端に形成し、前記第２方向に対する前記第３方向の傾斜角より小さい傾斜角を有する第１折り曲げ部及び他端に形成されて前記第２方向に対する前記第４方向の傾斜角より小さい傾斜角を有する第２折り曲げ部のうち、少なくとも１つを含み、
前記第２スリットパターンは一端に形成され、前記第２方向に対する前記第４方向の傾斜角より小さい傾斜角を有する第３折り曲げ部及び他端に形成されて前記第２方向に対する前記第３方向の傾斜角より小さい傾斜角を有する第４折り曲げ部のうち、少なくとも１つを含むことを特徴とする請求項１９に記載の表示基板。
【請求項２９】
第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する絶縁基板と、前記絶縁基板上に前記第１方向と交差する第２方向に延長した第１ゲートラインと、前記第１画素領域及び前記第２画素領域各々に形成された第１下部電極及び第２下部電極と、前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１方向及び前記第２方向と異なる第３方向に延長した第１スリットパターンを有する第１上部電極と、前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１〜第３方向と異なる第４方向に延長した第２スリットパターンを有する第２上部電極とを含む表示基板と、
前記対向基板は前記表示基板と対向し、前記第１画素領域及び前記第２画素領域にオーバーラップするカラーフィルタが形成された対向基板と、
前記表示基板と前記対向基板との間に介在する液晶層と、を含むことを特徴とする表示パネル。
【請求項３０】
前記表示基板は、
前記第１及び第２上部電極が形成された絶縁基板上に形成され、前記第１及び第２画素領域各々での配向方向が互いに同一な第１配光膜をさらに含むことを特徴とする請求項２９に記載の表示パネル。
【請求項３１】
前記第１配光膜の配向方向は前記第１方向または前記第２方向であることを特徴とする請求項３０に記載の表示パネル。
【請求項３２】
前記対向基板は、
前記カラーフィルタが形成された対向基板上に形成され、前記第１画素領域及び前記第２画素領域に対向する部分での配向方向が互いに同一な第２配光膜をさらに含むことを特徴とする請求項３０に記載の表示パネル。
【請求項３３】
前記第２配光膜の配向方向は、前記第１配光膜の配向方向と同一であることを特徴とする請求項３２に記載の表示パネル。
【請求項３４】
前記表示基板の下部面に配置され、前記第１配光膜の配向方向と同一な偏光軸を有する第１偏光板と、
前記対向基板の上部面に配置され、前記第１偏光板の偏光軸に対して垂直な偏光軸を有する第２偏光板と、をさらに含むことを特徴とする請求項３０に記載の表示パネル。
【請求項３５】
前記表示基板は前記第１ゲートラインと平行になるように配置された第２ゲートラインをさらに含み、
前記第１ゲートラインは前記第１画素領域と前記第２画素領域との間に配置され、前記第１ゲートラインと前記第２ゲートラインとの間に前記第２画素領域が配置されることを特徴とする請求項２９に記載の表示パネル。
【請求項３６】
前記表示基板は前記第１ゲートラインと平行になるように配置された第２ゲートラインをさらに含み、
前記第１ゲートラインと前記第２ゲートラインとの間に前記第１画素領域及び前記第２画素領域が配置されることを特徴とする請求項２９に記載の表示パネル。
【請求項３７】
前記絶縁基板は、前記第２画素領域の前記第１方向に配置された第３画素領域をさらに含み、
前記表示基板は、
前記第２方向に延長し、前記第３画素領域と前記第２ゲートラインとの間に配置された第３ゲートラインと、
前記絶縁基板上に前記第３画素領域に配置された第３下部電極と、前記第３下部電極とオーバーラップし、前記第３方向に延長する第３スリットパターンを有する第３上部電極と、
前記第３ゲートラインと電気的に接続され、前記第３画素領域に形成された第３スイッチング素子と、をさらに含むことを特徴とする請求項３６に記載の表示パネル。
【請求項３８】
前記対向基板は、前記第１及び第２スイッチング素子にオーバーラップする遮光パターンをさらに含み、
前記第１方向を基準として前記第２画素領域と前記第３画素領域との間にオーバーラップする前記遮光パターンの幅は、前記第２スイッチング素子の一端から、前記第２ゲートライン及び第３ゲートラインを介して反対側の前記第３スイッチング素子の他端までの距離より狭いことを特徴とする請求項３７に記載の表示パネル。
【請求項３９】
第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する絶縁基板と、前記絶縁基板上に前記第１方向と交差する第２方向に延長し、前記第１画素領域と前記第２画素領域の間に配置された第１ゲートラインと、前記第１及び第２画素領域各々に形成された第１下部電極及び第２下部電極と、前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１方向に向かって前記第１及び第２方向と違って、互いに異なる第３方向及び第４方向に順次に延長した第１スリットパターンを有する第１上部電極と、前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１方向に向かって前記第４方向及び第３方向に順次に延長した第２スリットパターンを第２上部電極とを含む表示基板と、
前記表示基板と対向して前記第１及び第２画素領域にオーバーラップするカラーフィルタが形成された対向基板と、
前記表示基板と前記対向基板との間に介在される液晶層と、を含むことを特徴とする表示パネル。
【請求項４０】
前記第１上部電極及び前記第２上部電極が形成された絶縁基板上に形成され、前記第１画素領域及び前記第２画素領域各々での配向方向が互いに同じ第１配光膜をさらに含むことを特徴とする請求項３９に記載の表示パネル。
【請求項４１】
前記第１配光膜の配向方向は、前記第１方向または前記第２方向であることを特徴とする請求項４０に記載の表示パネル。
【請求項４２】
前記カラーフィルタが形成された対向基板上に形成され、前記第１画素領域及び前記第２画素領域に対向する部分での配向方向が互いに同じ第２配光膜をさらに含むことを特徴とする請求項４０に記載の表示パネル。
【請求項４３】
前記第２配光膜の配向方向は、前記第１配光膜の配向方向と同一であることを特徴とする請求項４２に記載の表示パネル。
【請求項４４】
前記表示基板の下部面に配置され、前記第１配光膜の配向方向と同じ偏光軸を有する第１偏光板と、
前記対向基板の上部面に配置され、前記第１偏光板の偏光軸に対して垂直な偏光軸を有する第２偏光板と、をさらに含むことを特徴とする請求項３９に記載の表示パネル。
【請求項４５】
第１下部電極及び前記第１下部電極にオーバーラップし、第１スリットパターンを有する第１上部電極を含む第１画素と、前記第１画素の第１方向に配置されて第２下部電極及び前記第２下部電極にオーバーラップし、前記第１スリットパターンの延長方向と異なる方向に延長した第２スリットパターンを有する第２上部電極を含む第２画素と、前記第１方向と異なる第２方向に延長した第１ゲートラインとを含む表示パネルと、
第１ガンマ基準電圧集合及び前記第１ガンマ基準電圧集合と異なる電圧レベルを有する第２ガンマ基準電圧集合を生成するガンマ電圧生成部と、
前記第１画素データ及び前記第２画素に各々該当する第１画素データ及び第２画素データを出力する制御部と、
前記第１画素データは前記第１ガンマ基準電圧集合に基づいて対応するアナログ形態の第１画素電圧に変換して出力し、前記第２画素データは前記第２ガンマ基準電圧集合に基づいて対応するアナログ形態の第２画素電圧に変換して出力するデータ駆動部と、を含むことを特徴とする表示装置。
【請求項４６】
前記制御部は外部から提供される映像信号を処理して前記第１画素データ及び前記第２画素データを出力し、前記第１ガンマ基準電圧集合及び第２ガンマ基準電圧集合の選択を制御するためのガンマ選択信号を共に出力し、
前記データ駆動部は前記ガンマ選択信号に従って前記第１ガンマ基準電圧集合及び前記第２ガンマ基準電圧集合のうち、いずれか１つを選択するガンマ電圧選択部を含むことを特徴とする請求項４５に記載の表示装置。
【請求項４７】
前記制御部は外部から提供される映像信号を処理して前記第１及び第２画素データを出力し、前記第１ガンマ基準電圧集合及び第２ガンマ基準電圧集合の選択を制御するためのガンマ選択信号を共に出力し、
前記ガンマ電圧生成部は前記ガンマ選択信号により前記第１ガンマ基準電圧集合または前記第２ガンマ基準電圧集合を選択的に出力することを特徴とする請求項４５に記載の表示装置。
【請求項４８】
前記ガンマ電圧生成部は、
第１抵抗列を含み、外部から提供される電源電圧を利用して前記第１ガンマ基準電圧集合を生成する第１ガンマ部と、
前記第１抵抗列と異なる第２抵抗列を含み、前記電源電圧を利用して前記第２ガンマ基準電圧集合を生成する第２ガンマ部と、
前記第１ガンマ基準電圧集合及び第２ガンマ基準電圧集合のうち、前記ガンマ選択信号に従って、前記第１ガンマ基準電圧集合または前記第２ガンマ基準電圧集合を選択的に出力するガンマ電圧選択部と、を含むことを特徴とする請求項４７に記載の表示装置。
【請求項４９】
前記第１ガンマ基準電圧集合及び第２ガンマ基準電圧集合は、ガンマ値が互いに異なることを特徴とする請求項４５に記載の表示装置。
【請求項５０】
前記第１スリットパターンの延長方向と前記第２スリットパターンの延長方向は、前記第２方向を基準として互いに対称であることを特徴とする請求項４５に記載の表示装置。
【請求項５１】
前記表示パネルは、
前記第１方向に延長して前記第１ゲートラインと交差し、前記第１画素及び第２画素のうち、少なくともいずれか１つと接続される第１データラインをさらに含むことを特徴とする請求項４５に記載の表示装置。
【請求項５２】
前記第１及び第２画素は順次に動作し、
前記第１ガンマ基準電圧集合及び第２ガンマ基準電圧集合の選択周期は、前記第１画素及び前記第２画素の動作周期と同一であることを特徴とする請求項４５に記載の表示装置。
【請求項１】
第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する絶縁基板と、
前記絶縁基板上に前記第１方向と交差する第２方向に延長する第１ゲートラインと、
前記第１画素領域に配置された第１下部電極と、
前記第２画素領域に配置された第２下部電極と、
前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１方向及び前記第２方向と異なる第３方向に延長した第１スリットパターンを有する第１上部電極と、
前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１〜第３方向と異なった第４方向に延長した第２スリットパターンを有する 第２上部電極と、を含むことを特徴とする表示基板。
【請求項２】
前記第１上部電極及び前記第２上部電極が形成された絶縁基板上に配置され、前記第１画素領域及び前記第２画素領域の各々においての配向方向が互いに同じ配光膜をさらに含むことを特徴とする請求項１に記載の表示基板。
【請求項３】
前記配光膜の配向方向は、前記第１方向または前記第２方向であることを特徴とする請求項２に記載の表示基板。
【請求項４】
前記第２方向は前記第１方向に対して垂直な方向であり、
前記第３方向と前記第４方向は前記第２方向を基準として互いに対称であることを特徴とする請求項１に記載の表示基板。
【請求項５】
前記絶縁基板は、前記第１画素領域の前記第２方向に配置された第３画素領域及び前記第２画素領域の前記第２方向に配置された第４画素領域をさらに含み、
前記第３画素領域に配置された第３下部電極と、
前記第４画素領域に配置された第４下部電極と、
前記第３画素領域に前記第３下部電極とオーバーラップし、前記第３方向に延長した第３スリットパターンを有する第３上部電極と、
前記第４画素領域に前記第４下部電極とオーバーラップし、前記第４方向に延長した第４スリットパターンを有する第４上部電極と、をさらに含むことを特徴とする請求項１に記載の表示基板。
【請求項６】
前記第１ゲートラインと平行な第２ゲートラインと、
前記第１ゲートライン及び前記第２ゲートラインと交差する第１データラインと、
前記第１画素領域に形成され、前記第１ゲートライン及び前記第１データラインと電気的に接続された第１スイッチング素子と、
前記第２画素領域に形成されて前記第２ゲートライン及び前記第１データラインと電気的に接続された第２スイッチング素子と、をさらに含み、
前記第１下部電極及び前記第２下部電極、または、前記第１上部電極及び前記第２上部電極それぞれは、前記第１スイッチング素子及び前記第２スイッチング素子と接続されることを特徴とする請求項１に記載の表示基板。
【請求項７】
前記第１ゲートラインは前記第１画素領域と前記第２画素領域との間に配置され、
前記第１ゲートラインと前記第２ゲートラインとの間に前記第２画素領域が配置されることを特徴とする請求項６に記載の表示基板。
【請求項８】
前記第１ゲートラインと前記第２ゲートラインとの間に前記第１及び前記第２画素領域が配置されることを特徴とする請求項６に記載の表示基板。
【請求項９】
前記第１ゲートラインと平行な第２ゲートラインと、
前記第１ゲートライン及び前記第２ゲートラインと交差する第１データラインと、
前記第１データラインと平行であり、前記第１ゲートライン及び前記第２ゲートラインと交差する第２データラインと、
前記第１画素領域に形成され、前記第１ゲートライン及び前記第２データラインと電気的に接続された第１スイッチング素子と、
前記第２画素領域に形成され、前記第２ゲートライン及び前記第１データラインと電気的に接続された第２スイッチング素子と、をさらに含み、
前記第１下部電極及び前記第２下部電極、または、前記第１上部電極及び前記第２上部電極それぞれは、前記第１スイッチング素子及び前記第１スイッチング素子と接続されることを特徴とする請求項１に記載の表示基板。
【請求項１０】
前記第１ゲートラインは前記第１画素領域と前記第２画素領域との間に配置され、
前記第１ゲートラインと前記第２ゲートラインとの間に前記第２画素領域が配置されることを特徴とする請求項９に記載の表示基板。
【請求項１１】
前記第１ゲートラインと前記第２ゲートラインとの間に、前記第１画素領域及び前記第２画素領域が配置されることを特徴とする請求項９に記載の表示基板。
【請求項１２】
前記第１上部電極と前記第２上部電極は、互いに接続した一体型構造を有し、
前記第１スリットパターン及び前記第２スリットパターンは互いに接続された構造を有することを特徴とする請求項１１に記載の表示基板。
【請求項１３】
前記第１データラインと前記第２データラインとの間に前記第１画素領域及び前記第２画素領域が配置され、
前記第１スイッチング素子は、前記第２データラインに隣接して配置され、前記第２スイッチング素子は、前記第１データラインに隣接して配置されることを特徴とする請求項１１に記載の表示基板。
【請求項１４】
前記絶縁基板は、前記第２画素領域の前記第１方向に配置された第３画素領域をさらに含み、
前記第２方向に延長し前記第３画素領域と前記第２ゲートラインとの間に配置された第３ゲートラインと、前記第３画素領域に配置された第３下部電極と、
前記第３画素領域に第３下部電極と、
前記第３画素領域に前記第３下部電極とオーバーラップして前記第３方向に延長した第３スリットパターンを有する第３上部電極と、
前記第３ゲートラインと接続されて前記第３ゲートラインと隣接して前記第３画素領域に配置された第３スイッチング素子と、をさらに含むことを特徴とする請求項１１に記載の表示基板。
【請求項１５】
前記第１ゲートラインと交差する方向に延長し、互いに平行な第１データライン及び第２データラインをさらに含み、
前記第１データラインと前記第２データラインとの間に前記第１画素領域及び前記第２画素領域が配置され、前記第１データラインに隣接した前記第１上部電極及び前記第２上部電極の辺は前記第１データラインと平行であり、前記第２データラインに隣接した前記第１上部電極及び前記第２上部電極の辺は前記第２データラインと平行であることを特徴とする請求項１１に記載の表示基板。
【請求項１６】
前記第１データライン及び前記第２データライン各々は、前記第１スリットパターンと平行になるように延長した第１延長部及び前記第２スリットパターンと平行になるように延長した第２延長部を含むことを特徴とする請求項１５に記載の表示基板。
【請求項１７】
前記第１データライン及び前記第２データライン各々は、前記第１方向に従って一直線形態で延長したことを特徴とする請求項１５に記載の表示基板。
【請求項１８】
前記第１スリットパターンは両端のうち、少なくとも一端に前記第２方向に対する前記第３方向の傾斜角より小さい傾斜角を有する第１折り曲げ部を含み、
前記第２スリットパターンは両端のうち、少なくとも一端に前記第２方向に対する前記第４方向の傾斜角より小さい傾斜角を有する第２折り曲げ部を含むことを特徴とする請求項１に記載の表示基板。
【請求項１９】
第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する絶縁基板と、
前記絶縁基板上に前記第１方向と交差する第２方向に延長し、前記第１画素領域と前記第２画素領域との間に配置される第１ゲートラインと、
前記第１画素領域に配置される第１下部電極と、
前記第２画素領域に配置される第２下部電極と、
前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１方向に向かって前記第１方向及び前記第２方向と違って、互いに異なる第３方向及び第４方向に順次に延長した第１スリットパターンを有する第１上部電極と、
前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１方向に向かって前記第４方向及び第３方向に順次に延長した第２スリットパターンを有する第２上部電極と、を含むことを特徴とする表示基板。
【請求項２０】
前記第１及び第２上部電極が形成された絶縁基板上に形成されて、前記第１画素領域及び前記第２画素領域各々での配向方向が互いに同じ配光膜をさらに含むことを特徴とする請求項１９に記載の表示基板。
【請求項２１】
前記配光膜の配向方向は、前記第１方向または前記第２方向であることを特徴とする請求項２０に記載の表示基板。
【請求項２２】
前記第２方向は前記第１方向に対して垂直な方向であり、
前記第３方向と前記第４方向は前記第２方向を基準として互いに対称な構造であることを特徴とする請求項１９に記載の表示基板。
【請求項２３】
前記絶縁基板は、前記第１画素領域の前記第２方向に配置された第３画素領域及び前記第２画素領域の前記第２方向に配置された第４画素領域をさらに含み、
前記第３画素領域に配置された第３下部電極と、
前記第４画素領域に配置された第４下部電極と、
前記第３画素領域に前記第３下部電極とオーバーラップし、前記第１方向に向かって前記第３方向及び第４方向に順次に延長した第３スリットパターンを有する第３上部電極と、
前記第４画素領域に前記第４下部電極とオーバーラップし、前記第１方向に向かって前記第４方向及び第３方向に順次に延長した第４スリットパターンを有する第４上部電極と、をさらに含むことを特徴とする請求項１９に記載の表示基板。
【請求項２４】
前記第１ゲートラインと平行な第２ゲートラインと、
前記第１ゲートライン及び前記第２ゲートラインと交差する第１データラインと、
前記第１ゲートライン及び前記第２ゲートラインと交差して前記第１データラインと平行な第２データラインと、
前記第１画素領域に形成されて前記第１ゲートライン及び前記第２データラインと電気的に接続された第１スイッチング素子と、
前記第２画素領域に形成され、前記第２ゲートライン及び前記第１データラインと電気的に接続された第２スイッチング素子と、をさらに含み、
前記第１下部電極及び前記第２下部電極、または、前記第１上部電極及び前記第２上部電極それぞれは、前記第１スイッチング素子及び前記第２スイッチング素子と電気的に接続されることを特徴とする請求項１９に記載の表示基板。
【請求項２５】
前記第１データラインと前記第２データラインとの間に前記第１画素領域及び前記第２画素領域が配置され、
前記第１スイッチング素子は前記第２データラインに隣接して配置され、前記第２スイッチング素子は前記第１データラインに隣接して配置されることを特徴とする請求項２４に記載の表示基板。
【請求項２６】
前記第１ゲートラインと交差する方向に延長し、互いに平行な第１データライン及び第２データラインをさらに含み、前記第１データラインと前記第２データラインとの間に前記第１及び第２画素領域が配置され、前記第１データラインに隣接した前記第１及び第２上部電極の辺は前記第１データラインと平行であり、前記第２データラインに隣接した前記第１上部電極及び前記第２上部電極の辺は前記第２データラインと平行であることを特徴とする請求項１９に記載の表示基板。
【請求項２７】
前記第１データライン及び前記第２データライン各々は、前記第１スリットパターンと平行な第１延長部及び前記第２スリットパターンと平行な第２延長部を含むことを特徴とする請求項２６に記載の表示基板。
【請求項２８】
前記第１スリットパターンは一端に形成し、前記第２方向に対する前記第３方向の傾斜角より小さい傾斜角を有する第１折り曲げ部及び他端に形成されて前記第２方向に対する前記第４方向の傾斜角より小さい傾斜角を有する第２折り曲げ部のうち、少なくとも１つを含み、
前記第２スリットパターンは一端に形成され、前記第２方向に対する前記第４方向の傾斜角より小さい傾斜角を有する第３折り曲げ部及び他端に形成されて前記第２方向に対する前記第３方向の傾斜角より小さい傾斜角を有する第４折り曲げ部のうち、少なくとも１つを含むことを特徴とする請求項１９に記載の表示基板。
【請求項２９】
第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する絶縁基板と、前記絶縁基板上に前記第１方向と交差する第２方向に延長した第１ゲートラインと、前記第１画素領域及び前記第２画素領域各々に形成された第１下部電極及び第２下部電極と、前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１方向及び前記第２方向と異なる第３方向に延長した第１スリットパターンを有する第１上部電極と、前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１〜第３方向と異なる第４方向に延長した第２スリットパターンを有する第２上部電極とを含む表示基板と、
前記対向基板は前記表示基板と対向し、前記第１画素領域及び前記第２画素領域にオーバーラップするカラーフィルタが形成された対向基板と、
前記表示基板と前記対向基板との間に介在する液晶層と、を含むことを特徴とする表示パネル。
【請求項３０】
前記表示基板は、
前記第１及び第２上部電極が形成された絶縁基板上に形成され、前記第１及び第２画素領域各々での配向方向が互いに同一な第１配光膜をさらに含むことを特徴とする請求項２９に記載の表示パネル。
【請求項３１】
前記第１配光膜の配向方向は前記第１方向または前記第２方向であることを特徴とする請求項３０に記載の表示パネル。
【請求項３２】
前記対向基板は、
前記カラーフィルタが形成された対向基板上に形成され、前記第１画素領域及び前記第２画素領域に対向する部分での配向方向が互いに同一な第２配光膜をさらに含むことを特徴とする請求項３０に記載の表示パネル。
【請求項３３】
前記第２配光膜の配向方向は、前記第１配光膜の配向方向と同一であることを特徴とする請求項３２に記載の表示パネル。
【請求項３４】
前記表示基板の下部面に配置され、前記第１配光膜の配向方向と同一な偏光軸を有する第１偏光板と、
前記対向基板の上部面に配置され、前記第１偏光板の偏光軸に対して垂直な偏光軸を有する第２偏光板と、をさらに含むことを特徴とする請求項３０に記載の表示パネル。
【請求項３５】
前記表示基板は前記第１ゲートラインと平行になるように配置された第２ゲートラインをさらに含み、
前記第１ゲートラインは前記第１画素領域と前記第２画素領域との間に配置され、前記第１ゲートラインと前記第２ゲートラインとの間に前記第２画素領域が配置されることを特徴とする請求項２９に記載の表示パネル。
【請求項３６】
前記表示基板は前記第１ゲートラインと平行になるように配置された第２ゲートラインをさらに含み、
前記第１ゲートラインと前記第２ゲートラインとの間に前記第１画素領域及び前記第２画素領域が配置されることを特徴とする請求項２９に記載の表示パネル。
【請求項３７】
前記絶縁基板は、前記第２画素領域の前記第１方向に配置された第３画素領域をさらに含み、
前記表示基板は、
前記第２方向に延長し、前記第３画素領域と前記第２ゲートラインとの間に配置された第３ゲートラインと、
前記絶縁基板上に前記第３画素領域に配置された第３下部電極と、前記第３下部電極とオーバーラップし、前記第３方向に延長する第３スリットパターンを有する第３上部電極と、
前記第３ゲートラインと電気的に接続され、前記第３画素領域に形成された第３スイッチング素子と、をさらに含むことを特徴とする請求項３６に記載の表示パネル。
【請求項３８】
前記対向基板は、前記第１及び第２スイッチング素子にオーバーラップする遮光パターンをさらに含み、
前記第１方向を基準として前記第２画素領域と前記第３画素領域との間にオーバーラップする前記遮光パターンの幅は、前記第２スイッチング素子の一端から、前記第２ゲートライン及び第３ゲートラインを介して反対側の前記第３スイッチング素子の他端までの距離より狭いことを特徴とする請求項３７に記載の表示パネル。
【請求項３９】
第１画素領域及び前記第１画素領域の第１方向に配置された第２画素領域を有する絶縁基板と、前記絶縁基板上に前記第１方向と交差する第２方向に延長し、前記第１画素領域と前記第２画素領域の間に配置された第１ゲートラインと、前記第１及び第２画素領域各々に形成された第１下部電極及び第２下部電極と、前記第１画素領域に前記第１下部電極とオーバーラップし、前記第１方向に向かって前記第１及び第２方向と違って、互いに異なる第３方向及び第４方向に順次に延長した第１スリットパターンを有する第１上部電極と、前記第２画素領域に前記第２下部電極とオーバーラップし、前記第１方向に向かって前記第４方向及び第３方向に順次に延長した第２スリットパターンを第２上部電極とを含む表示基板と、
前記表示基板と対向して前記第１及び第２画素領域にオーバーラップするカラーフィルタが形成された対向基板と、
前記表示基板と前記対向基板との間に介在される液晶層と、を含むことを特徴とする表示パネル。
【請求項４０】
前記第１上部電極及び前記第２上部電極が形成された絶縁基板上に形成され、前記第１画素領域及び前記第２画素領域各々での配向方向が互いに同じ第１配光膜をさらに含むことを特徴とする請求項３９に記載の表示パネル。
【請求項４１】
前記第１配光膜の配向方向は、前記第１方向または前記第２方向であることを特徴とする請求項４０に記載の表示パネル。
【請求項４２】
前記カラーフィルタが形成された対向基板上に形成され、前記第１画素領域及び前記第２画素領域に対向する部分での配向方向が互いに同じ第２配光膜をさらに含むことを特徴とする請求項４０に記載の表示パネル。
【請求項４３】
前記第２配光膜の配向方向は、前記第１配光膜の配向方向と同一であることを特徴とする請求項４２に記載の表示パネル。
【請求項４４】
前記表示基板の下部面に配置され、前記第１配光膜の配向方向と同じ偏光軸を有する第１偏光板と、
前記対向基板の上部面に配置され、前記第１偏光板の偏光軸に対して垂直な偏光軸を有する第２偏光板と、をさらに含むことを特徴とする請求項３９に記載の表示パネル。
【請求項４５】
第１下部電極及び前記第１下部電極にオーバーラップし、第１スリットパターンを有する第１上部電極を含む第１画素と、前記第１画素の第１方向に配置されて第２下部電極及び前記第２下部電極にオーバーラップし、前記第１スリットパターンの延長方向と異なる方向に延長した第２スリットパターンを有する第２上部電極を含む第２画素と、前記第１方向と異なる第２方向に延長した第１ゲートラインとを含む表示パネルと、
第１ガンマ基準電圧集合及び前記第１ガンマ基準電圧集合と異なる電圧レベルを有する第２ガンマ基準電圧集合を生成するガンマ電圧生成部と、
前記第１画素データ及び前記第２画素に各々該当する第１画素データ及び第２画素データを出力する制御部と、
前記第１画素データは前記第１ガンマ基準電圧集合に基づいて対応するアナログ形態の第１画素電圧に変換して出力し、前記第２画素データは前記第２ガンマ基準電圧集合に基づいて対応するアナログ形態の第２画素電圧に変換して出力するデータ駆動部と、を含むことを特徴とする表示装置。
【請求項４６】
前記制御部は外部から提供される映像信号を処理して前記第１画素データ及び前記第２画素データを出力し、前記第１ガンマ基準電圧集合及び第２ガンマ基準電圧集合の選択を制御するためのガンマ選択信号を共に出力し、
前記データ駆動部は前記ガンマ選択信号に従って前記第１ガンマ基準電圧集合及び前記第２ガンマ基準電圧集合のうち、いずれか１つを選択するガンマ電圧選択部を含むことを特徴とする請求項４５に記載の表示装置。
【請求項４７】
前記制御部は外部から提供される映像信号を処理して前記第１及び第２画素データを出力し、前記第１ガンマ基準電圧集合及び第２ガンマ基準電圧集合の選択を制御するためのガンマ選択信号を共に出力し、
前記ガンマ電圧生成部は前記ガンマ選択信号により前記第１ガンマ基準電圧集合または前記第２ガンマ基準電圧集合を選択的に出力することを特徴とする請求項４５に記載の表示装置。
【請求項４８】
前記ガンマ電圧生成部は、
第１抵抗列を含み、外部から提供される電源電圧を利用して前記第１ガンマ基準電圧集合を生成する第１ガンマ部と、
前記第１抵抗列と異なる第２抵抗列を含み、前記電源電圧を利用して前記第２ガンマ基準電圧集合を生成する第２ガンマ部と、
前記第１ガンマ基準電圧集合及び第２ガンマ基準電圧集合のうち、前記ガンマ選択信号に従って、前記第１ガンマ基準電圧集合または前記第２ガンマ基準電圧集合を選択的に出力するガンマ電圧選択部と、を含むことを特徴とする請求項４７に記載の表示装置。
【請求項４９】
前記第１ガンマ基準電圧集合及び第２ガンマ基準電圧集合は、ガンマ値が互いに異なることを特徴とする請求項４５に記載の表示装置。
【請求項５０】
前記第１スリットパターンの延長方向と前記第２スリットパターンの延長方向は、前記第２方向を基準として互いに対称であることを特徴とする請求項４５に記載の表示装置。
【請求項５１】
前記表示パネルは、
前記第１方向に延長して前記第１ゲートラインと交差し、前記第１画素及び第２画素のうち、少なくともいずれか１つと接続される第１データラインをさらに含むことを特徴とする請求項４５に記載の表示装置。
【請求項５２】
前記第１及び第２画素は順次に動作し、
前記第１ガンマ基準電圧集合及び第２ガンマ基準電圧集合の選択周期は、前記第１画素及び前記第２画素の動作周期と同一であることを特徴とする請求項４５に記載の表示装置。
【図１】
【図２】
【図３（ａ）】
【図３（ｂ）】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１（ａ）】
【図１１（ｂ）】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６（ａ）】
【図１６（ｂ）】
【図１７】
【図１８】
【図１９（ａ）】
【図１９（ｂ）】
【図２０】
【図２】
【図３（ａ）】
【図３（ｂ）】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１（ａ）】
【図１１（ｂ）】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６（ａ）】
【図１６（ｂ）】
【図１７】
【図１８】
【図１９（ａ）】
【図１９（ｂ）】
【図２０】
【公開番号】特開２０１２−１１３３０５（Ｐ２０１２−１１３３０５Ａ）
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願番号】特願２０１１−２５１６９２（Ｐ２０１１−２５１６９２）
【出願日】平成２３年１１月１７日（２０１１．１１．１７）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｓａｎ ＃２４ Ｎｏｎｇｓｅｏ−Ｄｏｎｇ，Ｇｉｈｅｕｎｇ−Ｇｕ，Ｙｏｎｇｉｎ−Ｃｉｔｙ，Ｇｙｅｏｎｇｇｉ−Ｄｏ ４４６−７１１ Ｒｅｐｕｂｌｉｃ ｏｆ ＫＯＲＥＡ
【Ｆターム（参考）】
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願日】平成２３年１１月１７日（２０１１．１１．１７）
【出願人】（３０８０４０３５１）三星モバイルディスプレイ株式會社 (764)
【氏名又は名称原語表記】Ｓａｍｓｕｎｇ Ｍｏｂｉｌｅ Ｄｉｓｐｌａｙ Ｃｏ．， Ｌｔｄ．
【住所又は居所原語表記】Ｓａｎ ＃２４ Ｎｏｎｇｓｅｏ−Ｄｏｎｇ，Ｇｉｈｅｕｎｇ−Ｇｕ，Ｙｏｎｇｉｎ−Ｃｉｔｙ，Ｇｙｅｏｎｇｇｉ−Ｄｏ ４４６−７１１ Ｒｅｐｕｂｌｉｃ ｏｆ ＫＯＲＥＡ
【Ｆターム（参考）】
[ Back to top ]