表示装置、アレイ基板及び表示装置の製造方法
【課題】周期的なスジ状の表示ムラが発生するのを防止すること。
【解決手段】マトリクス状に配列した画素ＰＸと、それら画素ＰＸが形成する列に対応して配列した映像信号線ＤＬとを含み、各画素ＰＸは、表示素子ＯＬＥＤと、ソースが第1電源端子ＮＤ１に接続されると共にドレインが表示素子ＯＬＥＤに接続される駆動トランジスタＤＲを含んだ画素回路とを含み、画素ＰＸが形成する行に、駆動トランジスタＤＲの特性の周期的変動が現れる表示装置が提供される。
【解決手段】マトリクス状に配列した画素ＰＸと、それら画素ＰＸが形成する列に対応して配列した映像信号線ＤＬとを含み、各画素ＰＸは、表示素子ＯＬＥＤと、ソースが第1電源端子ＮＤ１に接続されると共にドレインが表示素子ＯＬＥＤに接続される駆動トランジスタＤＲを含んだ画素回路とを含み、画素ＰＸが形成する行に、駆動トランジスタＤＲの特性の周期的変動が現れる表示装置が提供される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、表示装置、アレイ基板及び表示装置の製造方法に関する。
【背景技術】
【０００２】
有機ＥＬ（エレクトロルミネッセンス）表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、駆動電流がばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動制御素子の特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動制御素子をガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
【０００３】
以下の特許文献１には、カレントコピー型の回路を画素回路に採用した有機ＥＬ表示装置が記載されている。
【０００４】
このカレントコピー型の画素回路は、駆動制御素子であるｎチャネルＦＥＴ（Field-Effect Transistor）と、有機ＥＬ素子と、キャパシタとを含んでいる。ｎチャネルＦＥＴのソースは低電位の電源線に接続されており、キャパシタはｎチャネルＦＥＴのゲートと先の電源線との間に接続されている。また、有機ＥＬ素子の陽極は、より高電位の電源線に接続されている。
【０００５】
この画素回路は、以下の方法で駆動する。
まず、ｎチャネルＦＥＴのドレインとゲートとを接続し、この状態でｎチャネルＦＥＴのドレイン−ソース間に映像信号に対応した大きさの電流Ｉsigを流す。この動作により、キャパシタの両電極間の電圧は、ｎチャネルＦＥＴのチャネルに電流Ｉsigを流すのに必要なゲート−ソース間電圧に設定される。
【０００６】
次に、ｎチャネルＦＥＴのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、ｎチャネルＦＥＴのドレインを有機ＥＬ素子の陰極に接続する。これにより、有機ＥＬ素子には、先の電流Ｉsigとほぼ等しい大きさの駆動電流が流れる。有機ＥＬ素子は、この駆動電流の大きさに対応した輝度で発光する。
【０００７】
このように、上記のカレントコピー型回路を画素回路に採用すると、書込期間において映像信号として供給した電流Ｉsigとほぼ等しい大きさの駆動電流を、書込期間に続く保持期間においてもｎチャネルＦＥＴのドレインとソースとの間に流すことができる。それゆえ、ｎチャネルＦＥＴの閾値Ｖthだけでなく移動度や寸法などが駆動電流に与える影響も排除することができる。
【０００８】
しかしながら、本発明者は、上記のカレントコピー型回路を画素回路に採用した表示装置で画像を表示すると、その表示画像には、走査信号線に平行なスジが映像信号線に沿った方向に一定の間隔で現れる可能性があることを見出している。
【特許文献１】米国特許第６，３７３，４５４Ｂ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、表示ムラが発生するのを防止することにある。
【課題を解決するための手段】
【００１０】
本発明の第１側面によると、基板と、前記基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、第１電源端子及び第２電源端子間に配置される表示素子と、ソースが前記第1電源端子に接続され、ドレインが前記表示素子に接続される駆動トランジスタを含む画素回路とを備え、前記複数の画素が形成する行に、前記駆動トランジスタの特性の周期的変動が現れることを特徴とする表示装置が提供される。
【００１１】
本発明の第２側面によると、絶縁基板と、前記絶縁基板上でマトリクス状に配列した複数の画素回路と、前記複数の画素回路が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、ソースとドレインとチャネルとが多結晶半導体層中に形成されると共に前記ソースが第１電源端子に接続された薄膜トランジスタと、定電位端子と前記薄膜トランジスタのゲートとの間に接続されたキャパシタと、前記ドレインと第２電源端子との間に表示素子と直列に接続される出力制御スイッチと、前記ドレインと前記ゲートと前記映像信号線との接続を、それらが互いに接続された状態と、それらが互いから切断された状態との間で切り替えるスイッチ群とを備え、前記複数の画素回路が形成する行に、前記薄膜トランジスタの閾値電圧の周期的変動が現れることを特徴とするアレイ基板が提供される。
【００１２】
本発明の第３側面によると、基板と、前記基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、表示素子と、多結晶半導体層を含むと共に前記表示素子に供給する信号の大きさを制御する駆動トランジスタとを含む表示装置の製造方法であって、非晶質半導体層に、ラインビームとしてのレーザビームを、前記レーザビームが同時に照射される前記非晶質半導体層の位置である第1照射位置の長手方向が前記複数の列のそれぞれと平行となるように照射すると共に、前記第１照射位置を前記第１照射位置の前記長手方向と交差する方向にずらして、前記多結晶半導体層を形成することを含んだことを特徴とする方法が提供される。
【００１３】
本発明の第４側面によると、基板と、前記基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、表示素子と、多結晶半導体層を含むと共に前記表示素子に供給する信号の大きさを制御する駆動トランジスタとを含む表示装置の製造方法であって、前記多結晶半導体層として使用されるべき半導体層に、複数の開口を一列に及び一定の間隔で設けた引き出し電極を用いることにより生じさせたラインビームとしてのイオンビームを、前記イオンビームが同時に照射される前記半導体層の位置である照射位置の長手方向が前記複数の列のそれぞれと直交するように照射すると共に、前記照射位置を前記照射位置の前記長手方向と交差する方向にずらすことを含んだことを特徴とする方法が提供される。
【００１４】
本発明の第５側面によると、基板と、前記基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、第１電源端子及び第２電源端子間に配置される表示素子と、ソースが前記第1電源端子に接続され、ドレインが前記表示素子に接続される駆動トランジスタを含む画素回路とを備え、前記駆動トランジスタの閾値電圧は、前記映像信号線に沿った方向に１０ｍＶ以下の変動幅で周期的に変動していることを特徴とする表示装置が提供される。
【発明の効果】
【００１５】
本発明によると、表示ムラが発生するのを防止可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の幾つかの態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１７】
図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。
この表示装置は、アクティブマトリクス駆動方式の表示装置，例えばアクティブマトリクス駆動方式の有機ＥＬ表示装置，であり、複数の画素ＰＸを含んでいる。これら画素ＰＸは、例えばガラス基板などの絶縁基板ＳＵＢ上にマトリクス状に配置されている。
【００１８】
基板ＳＵＢ上には、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲがさらに設けられている。
【００１９】
この基板ＳＵＢ上には、走査信号線ドライバＹＤＲに接続された走査信号線ＳＬ１及びＳＬ２が、画素ＰＸの行方向（Ｘ方向）に延在するように設けられている。これら走査信号線ＳＬ１及びＳＬ２には、走査信号線ドライバＹＤＲから走査信号が電圧信号として供給される。
【００２０】
また、基板ＳＵＢ上には、映像信号線ドライバＸＤＲに接続された映像信号線ＤＬが、画素ＰＸの列方向（Ｙ方向）に延在するように設けられている。これら映像信号線ＤＬには、映像信号線ドライバＸＤＲから映像信号が供給される。
【００２１】
さらに、この基板ＳＵＢ上には、電源線ＰＳＬが設けられている。
【００２２】
画素ＰＸは、駆動制御素子ＤＲと、第１スイッチＳＷ１と、第２スイッチＳＷ２と、出力制御スイッチＳＷ３と、キャパシタＣと、表示素子ＯＬＥＤとを含んでいる。スイッチＳＷ１及びＳＷ２は、スイッチ群ＳＷＧを構成している。
【００２３】
表示素子ＯＬＥＤは、互いに対向した陽極及び陰極とそれらの間に流れる電流に応じて光学特性が変化する活性層とを含んでいる。ここでは、一例として、表示素子ＯＬＥＤは、活性層として発光層を含んだ有機ＥＬ素子とする。また、ここでは、一例として、陽極は下部電極として設けられ、陰極は活性層を介して下部電極と対向配置した上部電極として設けられていることとする。
【００２４】
駆動制御素子ＤＲは、ソースとドレインとチャネルとが多結晶半導体層中に形成された薄膜トランジスタ（以下、ＴＦＴという）である。ここでは、一例として、駆動制御素子ＤＲに、多結晶半導体層として多結晶シリコン層を用いたｐチャネルＴＦＴを使用している。駆動制御素子ＤＲのソースは電源線ＰＳＬに接続し、ゲートはキャパシタＣの一方の電極に接続している。なお、電源線ＰＳＬ上のノードＮＤ１は、第１電源端子に相当している。
【００２５】
スイッチ群ＳＷＧは、駆動制御素子ＤＲのドレインと駆動制御素子ＤＲのゲートと映像信号線ＤＬとの接続を、それらが互いに接続された状態と、各接続が断たれた状態との間で切り替える。このスイッチ群ＳＷＧには、様々な構造を採用することが可能である。これについては、後で詳述する。
【００２６】
この例では、スイッチ群ＳＷＧを２つのスイッチＳＷ１及びＳＷ２で構成している。
スイッチＳＷ１は、その一方の端子が駆動制御素子ＤＲのゲートに接続されている。スイッチＳＷ１は、単独で又はスイッチＳＷ２と共に、駆動制御素子ＤＲのドレインとゲートとの接続を、それらが互いに接続された状態と、その接続が断たれた状態との間で切り替える。
【００２７】
スイッチＳＷ１は、例えば、駆動制御素子ＤＲのゲートとドレインとの間に接続し、そのスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ２を介して供給される走査信号によって制御する。ここでは、スイッチＳＷ１としてｐチャネルＴＦＴを使用し、そのゲートを走査信号線ＳＬ２に接続し、ソース及びドレインは駆動制御素子ＤＲのゲート及びドレインにそれぞれ接続している。
【００２８】
スイッチＳＷ２は、その一方の端子が映像信号線ＤＬに接続されている。スイッチＳＷ２は、単独で又はスイッチＳＷ１と共に、駆動制御素子ＤＲのドレインと映像信号線ＤＬとの接続を、それらが互いに接続された状態と、その接続が断たれた状態との間で切り替える。
【００２９】
スイッチＳＷ２は、例えば、駆動制御素子ＤＲのドレインと映像信号線ＤＬとの間に接続し、そのスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ２を介して供給される走査信号によって制御する。ここでは、スイッチＳＷ２としてｐチャネルＴＦＴを使用し、そのゲートは走査信号線ＳＬ２に接続し、ソース及びドレインは駆動制御素子ＤＲのドレインと映像信号線ＤＬとにそれぞれ接続している。
【００３０】
出力制御スイッチＳＷ３と表示素子ＯＬＥＤとは、駆動制御素子ＤＲの出力端子と第２電源端子ＮＤ２との間に直列に接続されている。ここでは、スイッチＳＷ３としてｐチャネルＴＦＴを使用し、そのゲートは走査信号線ＳＬ１に接続し、ソース及びドレインは駆動制御素子ＤＲのドレインと表示素子ＯＬＥＤの陽極とにそれぞれ接続している。また、ここでは、電源端子ＮＤ２は、電源端子ＮＤ１よりも低電位とする。なお、この例では、出力制御スイッチＳＷ３と表示素子ＯＬＥＤとは、この順に、駆動制御素子ＤＲのドレインと第２電源端子ＮＤ２との間に直列に接続しているが、それらの接続順序は逆でも良い。
【００３１】
キャパシタＣは、定電位端子と駆動制御素子ＤＲのゲートとの間に接続されている。ここでは、一例として、キャパシタＣは電源線ＰＳＬ上のノードＮＤ１と駆動制御素子ＤＲのゲートとの間に接続しているが、キャパシタＣを接続する定電位端子は電源線ＰＳＬから電気的に絶縁されていても良い。すなわち、上記の定電位端子として、電源線ＰＳＬから電気的に絶縁された他の定電位端子を利用しても良い。
【００３２】
図２は、図１に示す表示装置に採用可能な構造の一例を示す部分断面図である。
図２に示すように、絶縁基板ＳＵＢの一主面上には、アンダーコート層ＵＣが設けられている。アンダーコート層ＵＣとしては、例えば、ＳｉＮx層とＳｉＯ2層との積層体などを使用することができる。
【００３３】
アンダーコート層ＵＣ上には、多結晶半導体層ＳＣとして、パターニングされた多結晶シリコン層が配置されている。この多結晶半導体層ＳＣは、例えば、以下の方法により形成することができる。
まず、アンダーコート層ＵＣ上に非晶質半導体層を形成する。非晶質半導体層は、例えば、プラズマＣＶＤ（ＰＥＣＶＤ：Plasma Enhanced Chemical Vapor Deposition）により形成することができる。例えば、非晶質シリコン層は、原料ガスとしてシランガスを用いたプラズマＣＶＤにより形成することができる。
【００３４】
次に、非晶質半導体層を溶融再結晶化し、続いて、これをパターニングする。この溶融再結晶化には、例えば、例えばＸｅＣｌエキシマレーザなどのエキシマレーザを用いたレーザアニールを利用することができる。また、半導体層のパターニングには、フォトリソグラフィ及びエッチングを利用することができる。以上のようにして、多結晶半導体層ＳＣを得る。
【００３５】
各半導体層ＳＣ中には、ＴＦＴのソースＳ及びドレインＤが互いから離間して形成されている。半導体層ＳＣ中のソースＳとドレインＤとの間の領域ＣＨは、チャネルとして使用する。
【００３６】
ソースＳ及びドレインＤは、例えば、後述するゲートＧをマスクとして用いたイオンドーピングを行うことにより形成することができる。このイオンドーピングで使用するイオンビームは、ラインビームであってもよく、面ビームであってもよい。また、必要であれば、イオンドーピング後の何れかの段階で、不純物活性化を行っても良い。
【００３７】
ゲートＧを形成するのに先立ち、ＴＦＴの閾値電圧を調節するために、多結晶半導体層ＳＣにイオンドーピングを行う。この場合、そのイオンドーピングは、例えば、イオンビームとしてラインビームを用いることにより行う。また、ＬＤＤ（Lightly Doped Drain）構造を形成するためのイオンドーピングを行っても良い。
【００３８】
半導体層ＳＣ上には、ゲート絶縁膜ＧＩが形成されており、このゲート絶縁膜ＧＩ上には第１導体パターン及び絶縁膜Ｉ１が順次形成されている。第１導体パターンは、ＴＦＴのゲートＧ、キャパシタＣの第１電極（図示せず）、走査信号線ＳＬ、これらを接続する配線などとして利用する。また、絶縁膜Ｉ１は、層間絶縁膜及びキャパシタＣの誘電体層として利用する。
【００３９】
なお、図２には、ＴＦＴとして、スイッチＳＷ３のみを描いているが、画素回路を構成する他のＴＦＴ、ここではスイッチＳＷ１及びＳＷ２や駆動制御素子ＤＲや、映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲ内のＴＦＴにも、スイッチＳＷ３と同様の構造を採用することができる。
【００４０】
絶縁膜Ｉ１上には、第２導体パターンが形成されている。第２導体パターンは、ソース電極ＳＥ、ドレイン電極ＤＥ、キャパシタＣの第２電極（図示せず）、映像信号線ＤＬ、電源線ＰＳＬ、これらを接続する配線などとして利用する。ソース電極ＳＥ及びドレイン電極ＤＥは、絶縁膜ＧＩ及びＩ１に設けられた貫通孔の位置でＴＦＴのソースＳ及びドレインＤにそれぞれ接続されている。
【００４１】
第２導体パターン及び絶縁膜Ｉ１上には、絶縁膜Ｉ２及び第３導体パターンが順次形成されている。絶縁膜Ｉ２は、パッシベーション膜及び／又は平坦化層として利用する。他方、第３導体パターンは、各有機ＥＬ素子ＯＬＥＤの画素電極ＰＥとして利用する。ここでは、一例として、画素電極ＰＥは陽極であることとする。
【００４２】
絶縁膜Ｉ２には、出力制御スイッチＳＷ３のドレインＤに接続されたドレイン電極ＤＥへと連絡する貫通孔が画素ＰＸ毎に設けられている。各画素電極ＰＥは、この貫通孔の側壁及び底面を被覆しており、これにより、ドレイン電極ＤＥを介して出力制御スイッチＳＷ３のドレインＤへと接続されている。
【００４３】
絶縁膜Ｉ２上には、隔壁絶縁層ＳＩが形成されている。ここでは、一例として、隔壁絶縁層ＳＩを無機絶縁層ＳＩ１と有機絶縁層ＳＩ２との積層体で構成しているが、無機絶縁層ＳＩ１は省略しても良い。
【００４４】
隔壁絶縁層ＳＩには、画素電極ＰＥの位置に貫通孔が設けられている。隔壁絶縁層ＳＩの貫通孔内では、発光層を含んだ有機物層ＯＲＧが画素電極ＰＥ上に堆積されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。有機物層ＯＲＧは、有機発光層に加え、例えば、正孔注入層、正孔輸送層、電子注入層、電子輸送層などをさらに含むことができる。有機物層ＯＲＧを構成している各層は、例えば、マスク蒸着法やインクジェット法により形成することができる。
【００４５】
隔壁絶縁層ＳＩ及び有機物層ＯＲＧ上には、共通電極ＣＥが設けられている。共通電極ＣＥは、絶縁膜Ｉ１、絶縁膜Ｉ２及び隔壁絶縁層ＳＩに設けられたコンタクトホール（図示せず）を介して、ノードＮＤ２を提供する電極配線に電気的に接続されている。ここでは、一例として、共通電極ＣＥは陰極であることとする。
【００４６】
それぞれの有機ＥＬ素子ＯＬＥＤは、これら画素電極ＰＥ、有機物層ＯＲＧ及び共通電極ＣＥで構成されている。
【００４７】
なお、この表示装置では、基板ＳＵＢと、画素電極ＰＥと、それの間に介在した部材と、隔壁絶縁層ＳＩとが、アレイ基板を構成している。図１に示すように、このアレイ基板は、走査信号線ドライバＹＤＲや映像信号線ドライバＸＤＲなどをさらに含むことができる。
【００４８】
図３は、図１及び図２に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【００４９】
図３において、横軸は時間を示し、縦軸は電位又は電流の大きさを示している。また、図３において、「ＸＤＲ出力（Ｉout）」で示す波形は映像信号線ドライバＸＤＲが或る映像信号線ＤＬに流す電流を示し、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示し、「ＤＲゲート電位」で示す波形は駆動制御素子ＤＲのゲート電位を示している。
【００５０】
図３の方法では、図１及び図２の表示装置を以下の方法により駆動する。
【００５１】
ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、例えば、走査信号線ＳＬ１の電位を、スイッチＳＷ３をオン状態とする第２電位からスイッチＳＷ３をオフ状態とする第１電位へと変化させることにより、スイッチＳＷ３を開く（非導通状態）。スイッチＳＷ３を開いている書込期間内に、以下の書込動作を実施する。
【００５２】
すなわち、まず、例えば、走査信号線ＳＬ２の電位をスイッチＳＷ１及びＳＷ２をオフ状態とする第３電位からスイッチＳＷ１及びＳＷ２をオン状態とする第４電位へと変化させることにより、スイッチＳＷ１及びＳＷ２を閉じる（導通状態）。これにより、駆動制御素子ＤＲのゲートと、駆動制御素子ＤＲのドレインと、映像信号線ＤＬとを互いに接続する。
【００５３】
この状態で、選択した画素ＰＸに映像信号線ドライバＸＤＲから映像信号線ＤＬを介して映像信号を供給する。すなわち、映像信号線ドライバＸＤＲにより、電源端子ＮＤ１から映像信号線ＤＬへと電流Ｉoutを流す。この電流Ｉoutの大きさは、選択した画素ＰＸの表示素子ＯＬＥＤに流すべき駆動電流に対応した大きさ，すなわち、選択した画素ＰＸで表示すべき階調，に対応している。この書込動作を行うと、駆動制御素子ＤＲのゲート電位は、そのソース−ドレイン間に電流Ｉoutが流れる時の値に設定される。
【００５４】
次に、例えば、走査信号線ＳＬ２の電位を第４電位から第３電位と変化させることにより、スイッチＳＷ１及びＳＷ２を開く（非導通状態）。すなわち、駆動制御素子ＤＲのゲートと、駆動制御素子ＤＲのドレインと、映像信号線ＤＬとの間の各接続を断つ。続いて、この状態で、走査信号線ＳＬ１の電位を第１電位から第２電位へと変化させることにより、出力制御スイッチＳＷ３を閉じる（導通状態）。
【００５５】
上記の通り、書込動作によって、駆動制御素子ＤＲのゲート電位は、電流Ｉoutが流れる時の値に設定されている。このゲート電位は、スイッチＳＷ１及びＳＷ２を閉じるまで維持される。したがって、スイッチＳＷ３が閉じている有効表示期間では、表示素子ＯＬＥＤには電流Ｉoutに対応した大きさの駆動電流が流れ、この表示素子ＯＬＥＤは駆動電流の大きさに対応した階調を表示する。
【００５６】
さて、上記の通り、図３の駆動方法で従来技術に係る表示装置を駆動した場合、その表示画像には、走査信号線ＳＬ１及びＳＬ２に平行なスジが映像信号線ＤＬに沿った方向に一定の間隔で現れる可能性がある。本発明者は、その原因を調べた結果、画素ＰＸが形成する各行及び画素ＰＸが形成する各列のうち、画素ＰＸが形成する各列において、駆動制御素子ＤＲの特性，特には閾値電圧，が周期的にばらついているためであることを見出した。これについて、以下に詳細に説明する。
【００５７】
例えば、同一の映像信号線ＤＬに接続されたｍ行目の画素ＰＸとｍ＋１行目の画素ＰＸとで互いに等しい階調を表示する場合を考える。この場合、ｍ行目の画素ＰＸの書込期間における映像信号線ドライバＸＤＲの出力電流Ｉoutと、ｍ＋１行目の画素ＰＸの書込期間における映像信号線ドライバＸＤＲの出力電流Ｉoutとは互いに等しい。
【００５８】
図３の方法では、ｍ行目の画素ＰＸの書込期間終了直後において、その画素ＰＸに含まれる駆動制御素子ＤＲのゲート電位は、この駆動制御素子ＤＲのソース−ドレイン間を電流Ｉoutが流れる時の値Ｖg（ｍ）に設定されている筈である。同様に、ｍ＋１行目の画素ＰＸの書込期間終了直後において、その画素ＰＸに含まれる駆動制御素子ＤＲのゲート電位は、この駆動制御素子ＤＲのソース−ドレイン間を電流Ｉoutが流れる時の値Ｖg（ｍ＋１）に設定されている筈である。
【００５９】
しかしながら、電流Ｉoutが小さい場合、ｍ行目の画素ＰＸとｍ＋１行目の画素ＰＸとで駆動制御素子ＤＲの閾値電圧Ｖthが異なっていると、映像信号線ＤＬの寄生容量の影響で、ｍ＋１行目の画素ＰＸの書込期間内に、その画素ＰＸに含まれる駆動制御素子ＤＲのゲート電位を正確にＶg（ｍ＋１）に設定することができなくなる。その結果、ｍ行目の画素ＰＸとｍ＋１行目の画素ＰＸとで駆動電流の大きさが相違することとなる。
【００６０】
本発明者の調査によれば、スジ状の表示ムラを発生する表示装置では、各行内で隣り合う画素ＰＸは、駆動制御素子ＤＲの特性，すなわち閾値電圧Ｖth及び移動度，が互いにほぼ等しいが、各列内では、駆動制御素子ＤＲの閾値電圧Ｖth又は閾値電圧Ｖthと移動度との双方が周期的にばらついている。そのため、表示画像に、走査信号線ＳＬ１及びＳＬ２に平行なスジが映像信号線ＤＬに沿った方向に一定の間隔で現れるのである。
【００６１】
本発明者は、さらに、駆動制御素子ＤＲの閾値電圧Ｖth又は閾値電圧Ｖthと移動度との双方に周期的なばらつきを生じさせる要因について調べた。その結果、非晶質半導体層にレーザアニールを行うことにより駆動制御素子ＤＲの多結晶半導体層ＳＣを形成するプロセスを採用した場合、駆動制御素子ＤＲの閾値電圧Ｖth及び移動度に周期的なばらつきを生じることを見出した。
【００６２】
図４は、本発明の第１態様に係る表示装置の製造で行うレーザアニールを概略的に示す平面図である。
【００６３】
図４には、個々の表示装置への割断前の半導体層を有する絶縁基板ＳＵＢを描いている。図４において、一点鎖線Ｌ０は、割断ラインの一部を示している。すなわち、図４に示す絶縁基板ＳＵＢのうち、一点鎖線Ｌ０で囲まれた部分を表示装置に利用する。
【００６４】
また、図４において、破線Ｌ１で囲んだ領域は、基板ＳＵＢの半導体層ＳＣが形成された主面のうち、ラインビームとしてのレーザビームが、或る瞬間に同時に照射される領域を示している。
【００６５】
なお、ここで、用語「ラインビーム」は、一般に使用されるように、平面に対して略法線方向から放射したときに先の平面内の直線状或いは帯状の領域全体を同時に照射し得るエネルギービームを意味する。
【００６６】
本態様では、レーザアニールに際し、図４に示すように、破線Ｌ１で囲んだ領域の長手方向とＹ方向，すなわち画素ＰＸの列方向，とを一致させる。そして、ラインビームとしてのレーザビームが照射される領域Ｌ１を、Ｙ方向と交差する方向，例えばＸ方向（画素ＰＸの行方向），に移動させる。典型的には、ラインビームの位置はアニール装置内で固定し、ステージ上の基板ＳＵＢをラインビームに対して連続的に移動させる。
【００６７】
ところで、各半導体層へのレーザビーム照射は、基板ＳＵＢに対するレーザビームの相対移動速度，すなわちスキャン速度，が安定している期間内に行う。しかしながら、レーザビームのパワーは、常に一定に保つことは極めて難しく、通常、周期的に変動する。そのため、レーザビームの露光量は、領域Ｌ１の移動方向，すなわちスキャン方向，に沿った周期的な分布を持つこととなる。
【００６８】
非晶質半導体層へのレーザビームの露光量は、多結晶半導体層ＳＣを構成している結晶粒の寸法やそれらの粒界に存在している結晶欠陥の数などに影響を与える。また、駆動制御素子ＤＲの閾値電圧や移動度は、先の結晶粒の寸法や結晶欠陥の数に左右される。したがって、レーザビームの露光量がスキャン方向に沿った周期的な分布を持つ場合、駆動制御素子ＤＲの閾値電圧や移動度は、露光量の周期的分布に対応して、スキャン方向に沿って周期的にばらつくこととなる。
【００６９】
このため、図４に示す方法とは異なり、領域Ｌ１の長手方向とＸ方向とを一致させると共にスキャン方向をＹ方向とすると、駆動制御素子ＤＲの閾値電圧や移動度は、Ｙ方向，すなわち画素ＰＸの列方向，に沿って周期的にばらつくこととなる。換言すれば、駆動制御素子ＤＲの閾値電圧や移動度は、映像信号線ＤＬに沿って周期的にばらつくこととなる。その結果、上述した映像信号線ＤＬの寄生容量の影響で、表示画像に、走査信号線ＳＬ１及びＳＬ２に平行なスジが映像信号線ＤＬに沿った方向に一定の間隔で現れる。
【００７０】
これに対し、図４に示す方法を採用すると、レーザビームパワーの周期的変動に起因した閾値電圧や移動度の周期的なばらつきは、映像信号線ＤＬに沿った方向には現れない。また、領域Ｌ１内で、その長手方向におけるレーザビームのパワー分布は、極めて小さい。したがって、図４に示す方法を採用すると、表示画像に、走査信号線ＳＬ１及びＳＬ２に平行なスジが映像信号線ＤＬに沿った方向に一定の間隔で現れるのを防止することができる。
【００７１】
なお、図４に示す方法を採用すると、レーザビームパワーの周期的変動に起因した閾値電圧や移動度の周期的なばらつきは、走査信号線ＳＬ１及びＳＬ２に沿った方向に現れる。上記のスジ状の表示ムラは、映像信号線ＤＬに沿って隣り合う画素ＰＸ間で駆動制御素子ＤＲの閾値電圧が大きく異なることに起因して生じるので、図４に示す方法を採用することによって、表示画像に、映像信号線ＤＬに平行なスジが走査信号線ＳＬ１及びＳＬ２に沿った方向に周期的に現れることはない。
【００７２】
次に、本発明の第２態様について説明する。
前述したように、ＴＦＴの閾値電圧を調節するために多結晶半導体層ＳＣにイオンドーピングを行うが、このプロセスによっても閾値電圧の周期的ばらつきが生じる。特に、以下の方法を採用した場合に生じる。
【００７３】
イオンドーピングは、例えばＢ2Ｈ6やＰＨ3などのドーピングガスをプラズマ放電によりイオン化し、引き出し電極に電圧を印加してイオンを多結晶半導体層ＳＣ中へと加速注入することにより行う。この際に生じさせるイオンビームは、面ビーム及びラインビームの何れであってもよいが、基板ＳＵＢの寸法が比較的大きい場合には、通常、複数の開口を一列に及び一定の間隔で設けた引き出し電極を用いてラインビームとしたイオンビームを使用し、その照射位置をイオンビームが照射される領域の長手方向と交差する方向にずらすことによりイオンドーピングを行う。本態様では、このような方法でイオンドーピングを行うことに起因してスジ状の表示ムラが発生するのを防止する。
【００７４】
図５は、本発明の第２態様に係る表示装置の製造で行うイオンドーピングを概略的に示す平面図である。
図５において、破線Ｌ２で囲んだ領域は、基板ＳＵＢの半導体層ＳＣが形成された主面のうち、ラインビームとしてのイオンビームが、或る瞬間に同時に照射される領域を示している。また、図５において、参照符号ＤＲＥはイオンドーピング装置の引き出し電極を示し、参照符号ＡＰは引き出し電極ＤＲＥに設けられた開口を示している。
【００７５】
図５の方法では、領域Ｌ２の長手方向とＸ方向とを一致させると共にスキャン方向をＸ方向と交差する方向，例えばＹ方向，とする。これにより、イオンビームの照射を画素ＰＸの行毎に行う。
【００７６】
ところで、各非晶質半導体層へのイオンビーム照射は、基板ＳＵＢに対するイオンビームの相対移動速度，すなわちスキャン速度，が安定している期間内に行う。しかしながら、図５に示す引き出し電極ＤＲＥを使用した場合、領域Ｌ２内では、その長手方向に沿ってイオン種密度の周期的な分布を生じる。そのため、多結晶半導体層ＳＣ中の不純物濃度は、領域Ｌ２の長手方向に沿って周期的にばらつくこととなる。
【００７７】
駆動制御素子ＤＲの閾値電圧は、多結晶半導体層ＳＣ中の不純物濃度，特には領域ＣＨ中の不純物濃度，に左右される。したがって、多結晶半導体層ＳＣ中の不純物濃度が領域Ｌ２の長手方向に沿った周期的な分布を持つ場合、駆動制御素子ＤＲの閾値電圧は、不純物濃度の周期的分布に対応して、領域Ｌ２の長手方向に沿って周期的にばらつくこととなる。
【００７８】
このため、図５に示す方法とは異なり、領域Ｌ２の長手方向とＹ方向とを一致させると共にスキャン方向をＸ方向とすると、駆動制御素子ＤＲの閾値電圧は、Ｙ方向，すなわち画素ＰＸの列方向，に沿って周期的にばらつくこととなる。換言すれば、駆動制御素子ＤＲの閾値電圧は、映像信号線ＤＬに沿って周期的にばらつくこととなる。その結果、上述した映像信号線ＤＬの寄生容量の影響で、表示画像に、走査信号線ＳＬ１及びＳＬ２に平行なスジが映像信号線ＤＬに沿った方向に一定の間隔で現れる。
【００７９】
これに対し、図５に示す方法を採用すると、イオン種密度の周期的分布に起因した閾値電圧の周期的なばらつきは、映像信号線ＤＬに沿った方向には現れない。したがって、図５に示す方法を採用すると、表示画像に、走査信号線ＳＬ１及びＳＬ２に平行なスジが映像信号線ＤＬに沿った方向に一定の間隔で現れるのを防止することができる。
【００８０】
なお、図５に示す方法を採用すると、イオン種密度の周期的分布に起因した閾値電圧の周期的なばらつきは、走査信号線ＳＬ１及びＳＬ２に沿った方向に現れる。上記のスジ状の表示ムラは、映像信号線ＤＬに沿って隣り合う画素ＰＸ間で駆動制御素子ＤＲの閾値電圧が大きく異なることに起因して生じるので、図５に示す方法を採用することによって、表示画像に、映像信号線ＤＬに平行なスジが走査信号線ＳＬ１及びＳＬ２に沿った方向に周期的に現れることはない。
【００８１】
なお、領域ＣＨへのイオンドーピングは、レーザアニールよりも前に行ってもよい。或いは、領域ＣＨへのイオンドーピングは、レーザアニールよりも後に行ってもよい。
【００８２】
次に、本発明の第３態様について説明する。
第３態様では、非晶質半導体層にレーザアニールを行うことにより多結晶半導体層ＳＣを形成するプロセスを採用すると共に、多結晶半導体層ＳＣ，特には領域ＣＨ，へのイオンドーピングに、第２態様で用いたのと同様のイオンビームを使用する。
【００８３】
図６は、本発明の第３態様に係る表示装置の製造で行うレーザアニール及びイオンドーピングを概略的に示す平面図である。
【００８４】
図６の方法では、領域Ｌ１の長手方向とＹ方向とを一致させると共にレーザビームのスキャン方向をＹ方向と交差する方向，例えばＸ方向，とする。これにより、レーザビームの照射を画素ＰＸの列毎に行う。
【００８５】
また、図６の方法では、領域Ｌ２の長手方向とＸ方向とを一致させると共にイオンビームのスキャン方向をＸ方向と交差する方向，例えばＹ方向，とする。これにより、イオンビームの照射を画素ＰＸの行毎に行う。
【００８６】
こうすると、レーザビームパワーの周期的変動に起因した閾値電圧や移動度の周期的なばらつきは、映像信号線ＤＬに沿った方向には現れない。また、イオン種密度の周期的分布に起因した閾値電圧の周期的なばらつきも、映像信号線ＤＬに沿った方向には現れない。したがって、図６に示す方法を採用すると、表示画像に、走査信号線ＳＬ１及びＳＬ２に平行なスジが映像信号線ＤＬに沿った方向に一定の間隔で現れるのを防止することができる。
【００８７】
なお、図６に示す方法を採用すると、レーザビームパワーの周期的変動に起因した閾値電圧や移動度の周期的なばらつきは、走査信号線ＳＬ１及びＳＬ２に沿った方向に現れる。また、図６に示す方法を採用すると、イオン種密度の周期的分布に起因した閾値電圧の周期的なばらつきは、走査信号線ＳＬ１及びＳＬ２に沿った方向に現れる。したがって、走査信号線ＳＬ１及びＳＬ２に沿った方向には、レーザビームパワーの周期的変動に起因した閾値電圧の周期的なばらつきと、イオン種密度の周期的分布に起因した閾値電圧の周期的なばらつきとの重ね合わせが現れる。
【００８８】
以上の態様においては、レーザアニール工程とイオンドーピング工程を例にとり本発明を説明したが、本発明は、ＴＦＴ特性に周期的なムラを生じさせる他の工程に対しても適用することができる。つまり、周期性ムラの分布方向と映像信号線ＤＬの配線方向とを直交させることで、駆動上のＴＦＴ特性ばらつきキャンセル動作の負荷を軽減することができる。そして、低階調領域での階調再現性が高く、輝度ムラの少ないアクティブマトリクス型表示装置を実現することが可能となる。
【００８９】
なお、駆動制御素子ＤＲの周期的な閾値電圧変動の幅は、映像信号線に沿った方向で１０ｍＶ以下とすることが望ましく、より望ましくは５ｍＶ以下とする。ＴＦＴに周期的なムラを生じさせる工程の周期的変動を、１０ｍＶの閾値変動と等価な値以下となるよう制御することにより、輝度ムラを効果的に抑制することが可能となる。
【図面の簡単な説明】
【００９０】
【図１】本発明の一態様に係る表示装置を概略的に示す平面図。
【図２】図１に示す表示装置に採用可能な構造の一例を示す断面図。
【図３】図１及び図２に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図４】本発明の第１態様に係る表示装置の製造で行うレーザアニールを概略的に示す平面図。
【図５】本発明の第２態様に係る表示装置の製造で行うイオンドーピングを概略的に示す平面図。
【図６】本発明の第３態様に係る表示装置の製造で行うレーザアニール及びイオンドーピングを概略的に示す平面図。
【符号の説明】
【００９１】
ＡＰ…開口、Ｃ…キャパシタ、ＣＥ…共通電極、ＣＨ…領域、Ｄ…ドレイン、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲ…駆動制御素子、ＤＲＥ…引き出し電極、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、Ｉ１…絶縁膜、Ｉ２…絶縁膜、ＩＳ…絶縁基板、Ｌ０…部分、Ｌ１…領域、Ｌ２…領域、ＮＤ１…ノード、ＮＤ２…ノード、ＯＬＥＤ…表示素子、ＯＲＧ…有機物層、ＰＥ…画素電極、ＰＳＬ…電源線、ＰＸ…画素、Ｓ…ソース、ＳＣ…多結晶半導体層、ＳＥ…ソース電極、ＳＩ…隔壁絶縁層、ＳＩ１…無機絶縁層、ＳＩ２…有機絶縁層、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷ１…スイッチ、ＳＷ２…スイッチ、ＳＷ３…出力制御スイッチ、ＳＷＧ…スイッチ群、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【技術分野】
【０００１】
本発明は、表示装置、アレイ基板及び表示装置の製造方法に関する。
【背景技術】
【０００２】
有機ＥＬ（エレクトロルミネッセンス）表示装置のように表示素子の光学特性をそれに流す駆動電流によって制御する表示装置では、駆動電流がばらつくと、輝度むら等の画質不良が生じる。それゆえ、そのような表示装置でアクティブマトリクス駆動方式を採用した場合には、駆動電流の大きさを制御する駆動制御素子の特性が各画素間でほぼ同一であることが要求される。しかしながら、この表示装置では、通常、駆動制御素子をガラス基板などの絶縁体上に形成するため、その特性にばらつきを生じ易い。
【０００３】
以下の特許文献１には、カレントコピー型の回路を画素回路に採用した有機ＥＬ表示装置が記載されている。
【０００４】
このカレントコピー型の画素回路は、駆動制御素子であるｎチャネルＦＥＴ（Field-Effect Transistor）と、有機ＥＬ素子と、キャパシタとを含んでいる。ｎチャネルＦＥＴのソースは低電位の電源線に接続されており、キャパシタはｎチャネルＦＥＴのゲートと先の電源線との間に接続されている。また、有機ＥＬ素子の陽極は、より高電位の電源線に接続されている。
【０００５】
この画素回路は、以下の方法で駆動する。
まず、ｎチャネルＦＥＴのドレインとゲートとを接続し、この状態でｎチャネルＦＥＴのドレイン−ソース間に映像信号に対応した大きさの電流Ｉsigを流す。この動作により、キャパシタの両電極間の電圧は、ｎチャネルＦＥＴのチャネルに電流Ｉsigを流すのに必要なゲート−ソース間電圧に設定される。
【０００６】
次に、ｎチャネルＦＥＴのドレインとゲートとの接続を断ち、キャパシタの両電極間の電圧を保持する。続いて、ｎチャネルＦＥＴのドレインを有機ＥＬ素子の陰極に接続する。これにより、有機ＥＬ素子には、先の電流Ｉsigとほぼ等しい大きさの駆動電流が流れる。有機ＥＬ素子は、この駆動電流の大きさに対応した輝度で発光する。
【０００７】
このように、上記のカレントコピー型回路を画素回路に採用すると、書込期間において映像信号として供給した電流Ｉsigとほぼ等しい大きさの駆動電流を、書込期間に続く保持期間においてもｎチャネルＦＥＴのドレインとソースとの間に流すことができる。それゆえ、ｎチャネルＦＥＴの閾値Ｖthだけでなく移動度や寸法などが駆動電流に与える影響も排除することができる。
【０００８】
しかしながら、本発明者は、上記のカレントコピー型回路を画素回路に採用した表示装置で画像を表示すると、その表示画像には、走査信号線に平行なスジが映像信号線に沿った方向に一定の間隔で現れる可能性があることを見出している。
【特許文献１】米国特許第６，３７３，４５４Ｂ１号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００９】
本発明の目的は、表示ムラが発生するのを防止することにある。
【課題を解決するための手段】
【００１０】
本発明の第１側面によると、基板と、前記基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、第１電源端子及び第２電源端子間に配置される表示素子と、ソースが前記第1電源端子に接続され、ドレインが前記表示素子に接続される駆動トランジスタを含む画素回路とを備え、前記複数の画素が形成する行に、前記駆動トランジスタの特性の周期的変動が現れることを特徴とする表示装置が提供される。
【００１１】
本発明の第２側面によると、絶縁基板と、前記絶縁基板上でマトリクス状に配列した複数の画素回路と、前記複数の画素回路が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、ソースとドレインとチャネルとが多結晶半導体層中に形成されると共に前記ソースが第１電源端子に接続された薄膜トランジスタと、定電位端子と前記薄膜トランジスタのゲートとの間に接続されたキャパシタと、前記ドレインと第２電源端子との間に表示素子と直列に接続される出力制御スイッチと、前記ドレインと前記ゲートと前記映像信号線との接続を、それらが互いに接続された状態と、それらが互いから切断された状態との間で切り替えるスイッチ群とを備え、前記複数の画素回路が形成する行に、前記薄膜トランジスタの閾値電圧の周期的変動が現れることを特徴とするアレイ基板が提供される。
【００１２】
本発明の第３側面によると、基板と、前記基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、表示素子と、多結晶半導体層を含むと共に前記表示素子に供給する信号の大きさを制御する駆動トランジスタとを含む表示装置の製造方法であって、非晶質半導体層に、ラインビームとしてのレーザビームを、前記レーザビームが同時に照射される前記非晶質半導体層の位置である第1照射位置の長手方向が前記複数の列のそれぞれと平行となるように照射すると共に、前記第１照射位置を前記第１照射位置の前記長手方向と交差する方向にずらして、前記多結晶半導体層を形成することを含んだことを特徴とする方法が提供される。
【００１３】
本発明の第４側面によると、基板と、前記基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、表示素子と、多結晶半導体層を含むと共に前記表示素子に供給する信号の大きさを制御する駆動トランジスタとを含む表示装置の製造方法であって、前記多結晶半導体層として使用されるべき半導体層に、複数の開口を一列に及び一定の間隔で設けた引き出し電極を用いることにより生じさせたラインビームとしてのイオンビームを、前記イオンビームが同時に照射される前記半導体層の位置である照射位置の長手方向が前記複数の列のそれぞれと直交するように照射すると共に、前記照射位置を前記照射位置の前記長手方向と交差する方向にずらすことを含んだことを特徴とする方法が提供される。
【００１４】
本発明の第５側面によると、基板と、前記基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、第１電源端子及び第２電源端子間に配置される表示素子と、ソースが前記第1電源端子に接続され、ドレインが前記表示素子に接続される駆動トランジスタを含む画素回路とを備え、前記駆動トランジスタの閾値電圧は、前記映像信号線に沿った方向に１０ｍＶ以下の変動幅で周期的に変動していることを特徴とする表示装置が提供される。
【発明の効果】
【００１５】
本発明によると、表示ムラが発生するのを防止可能となる。
【発明を実施するための最良の形態】
【００１６】
以下、本発明の幾つかの態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１７】
図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。
この表示装置は、アクティブマトリクス駆動方式の表示装置，例えばアクティブマトリクス駆動方式の有機ＥＬ表示装置，であり、複数の画素ＰＸを含んでいる。これら画素ＰＸは、例えばガラス基板などの絶縁基板ＳＵＢ上にマトリクス状に配置されている。
【００１８】
基板ＳＵＢ上には、走査信号線ドライバＹＤＲ及び映像信号線ドライバＸＤＲがさらに設けられている。
【００１９】
この基板ＳＵＢ上には、走査信号線ドライバＹＤＲに接続された走査信号線ＳＬ１及びＳＬ２が、画素ＰＸの行方向（Ｘ方向）に延在するように設けられている。これら走査信号線ＳＬ１及びＳＬ２には、走査信号線ドライバＹＤＲから走査信号が電圧信号として供給される。
【００２０】
また、基板ＳＵＢ上には、映像信号線ドライバＸＤＲに接続された映像信号線ＤＬが、画素ＰＸの列方向（Ｙ方向）に延在するように設けられている。これら映像信号線ＤＬには、映像信号線ドライバＸＤＲから映像信号が供給される。
【００２１】
さらに、この基板ＳＵＢ上には、電源線ＰＳＬが設けられている。
【００２２】
画素ＰＸは、駆動制御素子ＤＲと、第１スイッチＳＷ１と、第２スイッチＳＷ２と、出力制御スイッチＳＷ３と、キャパシタＣと、表示素子ＯＬＥＤとを含んでいる。スイッチＳＷ１及びＳＷ２は、スイッチ群ＳＷＧを構成している。
【００２３】
表示素子ＯＬＥＤは、互いに対向した陽極及び陰極とそれらの間に流れる電流に応じて光学特性が変化する活性層とを含んでいる。ここでは、一例として、表示素子ＯＬＥＤは、活性層として発光層を含んだ有機ＥＬ素子とする。また、ここでは、一例として、陽極は下部電極として設けられ、陰極は活性層を介して下部電極と対向配置した上部電極として設けられていることとする。
【００２４】
駆動制御素子ＤＲは、ソースとドレインとチャネルとが多結晶半導体層中に形成された薄膜トランジスタ（以下、ＴＦＴという）である。ここでは、一例として、駆動制御素子ＤＲに、多結晶半導体層として多結晶シリコン層を用いたｐチャネルＴＦＴを使用している。駆動制御素子ＤＲのソースは電源線ＰＳＬに接続し、ゲートはキャパシタＣの一方の電極に接続している。なお、電源線ＰＳＬ上のノードＮＤ１は、第１電源端子に相当している。
【００２５】
スイッチ群ＳＷＧは、駆動制御素子ＤＲのドレインと駆動制御素子ＤＲのゲートと映像信号線ＤＬとの接続を、それらが互いに接続された状態と、各接続が断たれた状態との間で切り替える。このスイッチ群ＳＷＧには、様々な構造を採用することが可能である。これについては、後で詳述する。
【００２６】
この例では、スイッチ群ＳＷＧを２つのスイッチＳＷ１及びＳＷ２で構成している。
スイッチＳＷ１は、その一方の端子が駆動制御素子ＤＲのゲートに接続されている。スイッチＳＷ１は、単独で又はスイッチＳＷ２と共に、駆動制御素子ＤＲのドレインとゲートとの接続を、それらが互いに接続された状態と、その接続が断たれた状態との間で切り替える。
【００２７】
スイッチＳＷ１は、例えば、駆動制御素子ＤＲのゲートとドレインとの間に接続し、そのスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ２を介して供給される走査信号によって制御する。ここでは、スイッチＳＷ１としてｐチャネルＴＦＴを使用し、そのゲートを走査信号線ＳＬ２に接続し、ソース及びドレインは駆動制御素子ＤＲのゲート及びドレインにそれぞれ接続している。
【００２８】
スイッチＳＷ２は、その一方の端子が映像信号線ＤＬに接続されている。スイッチＳＷ２は、単独で又はスイッチＳＷ１と共に、駆動制御素子ＤＲのドレインと映像信号線ＤＬとの接続を、それらが互いに接続された状態と、その接続が断たれた状態との間で切り替える。
【００２９】
スイッチＳＷ２は、例えば、駆動制御素子ＤＲのドレインと映像信号線ＤＬとの間に接続し、そのスイッチング動作は、例えば、走査信号線ドライバＹＤＲから走査信号線ＳＬ２を介して供給される走査信号によって制御する。ここでは、スイッチＳＷ２としてｐチャネルＴＦＴを使用し、そのゲートは走査信号線ＳＬ２に接続し、ソース及びドレインは駆動制御素子ＤＲのドレインと映像信号線ＤＬとにそれぞれ接続している。
【００３０】
出力制御スイッチＳＷ３と表示素子ＯＬＥＤとは、駆動制御素子ＤＲの出力端子と第２電源端子ＮＤ２との間に直列に接続されている。ここでは、スイッチＳＷ３としてｐチャネルＴＦＴを使用し、そのゲートは走査信号線ＳＬ１に接続し、ソース及びドレインは駆動制御素子ＤＲのドレインと表示素子ＯＬＥＤの陽極とにそれぞれ接続している。また、ここでは、電源端子ＮＤ２は、電源端子ＮＤ１よりも低電位とする。なお、この例では、出力制御スイッチＳＷ３と表示素子ＯＬＥＤとは、この順に、駆動制御素子ＤＲのドレインと第２電源端子ＮＤ２との間に直列に接続しているが、それらの接続順序は逆でも良い。
【００３１】
キャパシタＣは、定電位端子と駆動制御素子ＤＲのゲートとの間に接続されている。ここでは、一例として、キャパシタＣは電源線ＰＳＬ上のノードＮＤ１と駆動制御素子ＤＲのゲートとの間に接続しているが、キャパシタＣを接続する定電位端子は電源線ＰＳＬから電気的に絶縁されていても良い。すなわち、上記の定電位端子として、電源線ＰＳＬから電気的に絶縁された他の定電位端子を利用しても良い。
【００３２】
図２は、図１に示す表示装置に採用可能な構造の一例を示す部分断面図である。
図２に示すように、絶縁基板ＳＵＢの一主面上には、アンダーコート層ＵＣが設けられている。アンダーコート層ＵＣとしては、例えば、ＳｉＮx層とＳｉＯ2層との積層体などを使用することができる。
【００３３】
アンダーコート層ＵＣ上には、多結晶半導体層ＳＣとして、パターニングされた多結晶シリコン層が配置されている。この多結晶半導体層ＳＣは、例えば、以下の方法により形成することができる。
まず、アンダーコート層ＵＣ上に非晶質半導体層を形成する。非晶質半導体層は、例えば、プラズマＣＶＤ（ＰＥＣＶＤ：Plasma Enhanced Chemical Vapor Deposition）により形成することができる。例えば、非晶質シリコン層は、原料ガスとしてシランガスを用いたプラズマＣＶＤにより形成することができる。
【００３４】
次に、非晶質半導体層を溶融再結晶化し、続いて、これをパターニングする。この溶融再結晶化には、例えば、例えばＸｅＣｌエキシマレーザなどのエキシマレーザを用いたレーザアニールを利用することができる。また、半導体層のパターニングには、フォトリソグラフィ及びエッチングを利用することができる。以上のようにして、多結晶半導体層ＳＣを得る。
【００３５】
各半導体層ＳＣ中には、ＴＦＴのソースＳ及びドレインＤが互いから離間して形成されている。半導体層ＳＣ中のソースＳとドレインＤとの間の領域ＣＨは、チャネルとして使用する。
【００３６】
ソースＳ及びドレインＤは、例えば、後述するゲートＧをマスクとして用いたイオンドーピングを行うことにより形成することができる。このイオンドーピングで使用するイオンビームは、ラインビームであってもよく、面ビームであってもよい。また、必要であれば、イオンドーピング後の何れかの段階で、不純物活性化を行っても良い。
【００３７】
ゲートＧを形成するのに先立ち、ＴＦＴの閾値電圧を調節するために、多結晶半導体層ＳＣにイオンドーピングを行う。この場合、そのイオンドーピングは、例えば、イオンビームとしてラインビームを用いることにより行う。また、ＬＤＤ（Lightly Doped Drain）構造を形成するためのイオンドーピングを行っても良い。
【００３８】
半導体層ＳＣ上には、ゲート絶縁膜ＧＩが形成されており、このゲート絶縁膜ＧＩ上には第１導体パターン及び絶縁膜Ｉ１が順次形成されている。第１導体パターンは、ＴＦＴのゲートＧ、キャパシタＣの第１電極（図示せず）、走査信号線ＳＬ、これらを接続する配線などとして利用する。また、絶縁膜Ｉ１は、層間絶縁膜及びキャパシタＣの誘電体層として利用する。
【００３９】
なお、図２には、ＴＦＴとして、スイッチＳＷ３のみを描いているが、画素回路を構成する他のＴＦＴ、ここではスイッチＳＷ１及びＳＷ２や駆動制御素子ＤＲや、映像信号線ドライバＸＤＲ及び走査信号線ドライバＹＤＲ内のＴＦＴにも、スイッチＳＷ３と同様の構造を採用することができる。
【００４０】
絶縁膜Ｉ１上には、第２導体パターンが形成されている。第２導体パターンは、ソース電極ＳＥ、ドレイン電極ＤＥ、キャパシタＣの第２電極（図示せず）、映像信号線ＤＬ、電源線ＰＳＬ、これらを接続する配線などとして利用する。ソース電極ＳＥ及びドレイン電極ＤＥは、絶縁膜ＧＩ及びＩ１に設けられた貫通孔の位置でＴＦＴのソースＳ及びドレインＤにそれぞれ接続されている。
【００４１】
第２導体パターン及び絶縁膜Ｉ１上には、絶縁膜Ｉ２及び第３導体パターンが順次形成されている。絶縁膜Ｉ２は、パッシベーション膜及び／又は平坦化層として利用する。他方、第３導体パターンは、各有機ＥＬ素子ＯＬＥＤの画素電極ＰＥとして利用する。ここでは、一例として、画素電極ＰＥは陽極であることとする。
【００４２】
絶縁膜Ｉ２には、出力制御スイッチＳＷ３のドレインＤに接続されたドレイン電極ＤＥへと連絡する貫通孔が画素ＰＸ毎に設けられている。各画素電極ＰＥは、この貫通孔の側壁及び底面を被覆しており、これにより、ドレイン電極ＤＥを介して出力制御スイッチＳＷ３のドレインＤへと接続されている。
【００４３】
絶縁膜Ｉ２上には、隔壁絶縁層ＳＩが形成されている。ここでは、一例として、隔壁絶縁層ＳＩを無機絶縁層ＳＩ１と有機絶縁層ＳＩ２との積層体で構成しているが、無機絶縁層ＳＩ１は省略しても良い。
【００４４】
隔壁絶縁層ＳＩには、画素電極ＰＥの位置に貫通孔が設けられている。隔壁絶縁層ＳＩの貫通孔内では、発光層を含んだ有機物層ＯＲＧが画素電極ＰＥ上に堆積されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。有機物層ＯＲＧは、有機発光層に加え、例えば、正孔注入層、正孔輸送層、電子注入層、電子輸送層などをさらに含むことができる。有機物層ＯＲＧを構成している各層は、例えば、マスク蒸着法やインクジェット法により形成することができる。
【００４５】
隔壁絶縁層ＳＩ及び有機物層ＯＲＧ上には、共通電極ＣＥが設けられている。共通電極ＣＥは、絶縁膜Ｉ１、絶縁膜Ｉ２及び隔壁絶縁層ＳＩに設けられたコンタクトホール（図示せず）を介して、ノードＮＤ２を提供する電極配線に電気的に接続されている。ここでは、一例として、共通電極ＣＥは陰極であることとする。
【００４６】
それぞれの有機ＥＬ素子ＯＬＥＤは、これら画素電極ＰＥ、有機物層ＯＲＧ及び共通電極ＣＥで構成されている。
【００４７】
なお、この表示装置では、基板ＳＵＢと、画素電極ＰＥと、それの間に介在した部材と、隔壁絶縁層ＳＩとが、アレイ基板を構成している。図１に示すように、このアレイ基板は、走査信号線ドライバＹＤＲや映像信号線ドライバＸＤＲなどをさらに含むことができる。
【００４８】
図３は、図１及び図２に示す表示装置の駆動方法の一例を概略的に示すタイミングチャートである。
【００４９】
図３において、横軸は時間を示し、縦軸は電位又は電流の大きさを示している。また、図３において、「ＸＤＲ出力（Ｉout）」で示す波形は映像信号線ドライバＸＤＲが或る映像信号線ＤＬに流す電流を示し、「ＳＬ１電位」及び「ＳＬ２電位」で示す波形は走査信号線ＳＬ１及びＳＬ２の電位をそれぞれ示し、「ＤＲゲート電位」で示す波形は駆動制御素子ＤＲのゲート電位を示している。
【００５０】
図３の方法では、図１及び図２の表示装置を以下の方法により駆動する。
【００５１】
ｍ行目の画素ＰＸで或る階調を表示する場合、ｍ行目の画素ＰＸを選択する期間，すなわち、ｍ行目選択期間，では、まず、例えば、走査信号線ＳＬ１の電位を、スイッチＳＷ３をオン状態とする第２電位からスイッチＳＷ３をオフ状態とする第１電位へと変化させることにより、スイッチＳＷ３を開く（非導通状態）。スイッチＳＷ３を開いている書込期間内に、以下の書込動作を実施する。
【００５２】
すなわち、まず、例えば、走査信号線ＳＬ２の電位をスイッチＳＷ１及びＳＷ２をオフ状態とする第３電位からスイッチＳＷ１及びＳＷ２をオン状態とする第４電位へと変化させることにより、スイッチＳＷ１及びＳＷ２を閉じる（導通状態）。これにより、駆動制御素子ＤＲのゲートと、駆動制御素子ＤＲのドレインと、映像信号線ＤＬとを互いに接続する。
【００５３】
この状態で、選択した画素ＰＸに映像信号線ドライバＸＤＲから映像信号線ＤＬを介して映像信号を供給する。すなわち、映像信号線ドライバＸＤＲにより、電源端子ＮＤ１から映像信号線ＤＬへと電流Ｉoutを流す。この電流Ｉoutの大きさは、選択した画素ＰＸの表示素子ＯＬＥＤに流すべき駆動電流に対応した大きさ，すなわち、選択した画素ＰＸで表示すべき階調，に対応している。この書込動作を行うと、駆動制御素子ＤＲのゲート電位は、そのソース−ドレイン間に電流Ｉoutが流れる時の値に設定される。
【００５４】
次に、例えば、走査信号線ＳＬ２の電位を第４電位から第３電位と変化させることにより、スイッチＳＷ１及びＳＷ２を開く（非導通状態）。すなわち、駆動制御素子ＤＲのゲートと、駆動制御素子ＤＲのドレインと、映像信号線ＤＬとの間の各接続を断つ。続いて、この状態で、走査信号線ＳＬ１の電位を第１電位から第２電位へと変化させることにより、出力制御スイッチＳＷ３を閉じる（導通状態）。
【００５５】
上記の通り、書込動作によって、駆動制御素子ＤＲのゲート電位は、電流Ｉoutが流れる時の値に設定されている。このゲート電位は、スイッチＳＷ１及びＳＷ２を閉じるまで維持される。したがって、スイッチＳＷ３が閉じている有効表示期間では、表示素子ＯＬＥＤには電流Ｉoutに対応した大きさの駆動電流が流れ、この表示素子ＯＬＥＤは駆動電流の大きさに対応した階調を表示する。
【００５６】
さて、上記の通り、図３の駆動方法で従来技術に係る表示装置を駆動した場合、その表示画像には、走査信号線ＳＬ１及びＳＬ２に平行なスジが映像信号線ＤＬに沿った方向に一定の間隔で現れる可能性がある。本発明者は、その原因を調べた結果、画素ＰＸが形成する各行及び画素ＰＸが形成する各列のうち、画素ＰＸが形成する各列において、駆動制御素子ＤＲの特性，特には閾値電圧，が周期的にばらついているためであることを見出した。これについて、以下に詳細に説明する。
【００５７】
例えば、同一の映像信号線ＤＬに接続されたｍ行目の画素ＰＸとｍ＋１行目の画素ＰＸとで互いに等しい階調を表示する場合を考える。この場合、ｍ行目の画素ＰＸの書込期間における映像信号線ドライバＸＤＲの出力電流Ｉoutと、ｍ＋１行目の画素ＰＸの書込期間における映像信号線ドライバＸＤＲの出力電流Ｉoutとは互いに等しい。
【００５８】
図３の方法では、ｍ行目の画素ＰＸの書込期間終了直後において、その画素ＰＸに含まれる駆動制御素子ＤＲのゲート電位は、この駆動制御素子ＤＲのソース−ドレイン間を電流Ｉoutが流れる時の値Ｖg（ｍ）に設定されている筈である。同様に、ｍ＋１行目の画素ＰＸの書込期間終了直後において、その画素ＰＸに含まれる駆動制御素子ＤＲのゲート電位は、この駆動制御素子ＤＲのソース−ドレイン間を電流Ｉoutが流れる時の値Ｖg（ｍ＋１）に設定されている筈である。
【００５９】
しかしながら、電流Ｉoutが小さい場合、ｍ行目の画素ＰＸとｍ＋１行目の画素ＰＸとで駆動制御素子ＤＲの閾値電圧Ｖthが異なっていると、映像信号線ＤＬの寄生容量の影響で、ｍ＋１行目の画素ＰＸの書込期間内に、その画素ＰＸに含まれる駆動制御素子ＤＲのゲート電位を正確にＶg（ｍ＋１）に設定することができなくなる。その結果、ｍ行目の画素ＰＸとｍ＋１行目の画素ＰＸとで駆動電流の大きさが相違することとなる。
【００６０】
本発明者の調査によれば、スジ状の表示ムラを発生する表示装置では、各行内で隣り合う画素ＰＸは、駆動制御素子ＤＲの特性，すなわち閾値電圧Ｖth及び移動度，が互いにほぼ等しいが、各列内では、駆動制御素子ＤＲの閾値電圧Ｖth又は閾値電圧Ｖthと移動度との双方が周期的にばらついている。そのため、表示画像に、走査信号線ＳＬ１及びＳＬ２に平行なスジが映像信号線ＤＬに沿った方向に一定の間隔で現れるのである。
【００６１】
本発明者は、さらに、駆動制御素子ＤＲの閾値電圧Ｖth又は閾値電圧Ｖthと移動度との双方に周期的なばらつきを生じさせる要因について調べた。その結果、非晶質半導体層にレーザアニールを行うことにより駆動制御素子ＤＲの多結晶半導体層ＳＣを形成するプロセスを採用した場合、駆動制御素子ＤＲの閾値電圧Ｖth及び移動度に周期的なばらつきを生じることを見出した。
【００６２】
図４は、本発明の第１態様に係る表示装置の製造で行うレーザアニールを概略的に示す平面図である。
【００６３】
図４には、個々の表示装置への割断前の半導体層を有する絶縁基板ＳＵＢを描いている。図４において、一点鎖線Ｌ０は、割断ラインの一部を示している。すなわち、図４に示す絶縁基板ＳＵＢのうち、一点鎖線Ｌ０で囲まれた部分を表示装置に利用する。
【００６４】
また、図４において、破線Ｌ１で囲んだ領域は、基板ＳＵＢの半導体層ＳＣが形成された主面のうち、ラインビームとしてのレーザビームが、或る瞬間に同時に照射される領域を示している。
【００６５】
なお、ここで、用語「ラインビーム」は、一般に使用されるように、平面に対して略法線方向から放射したときに先の平面内の直線状或いは帯状の領域全体を同時に照射し得るエネルギービームを意味する。
【００６６】
本態様では、レーザアニールに際し、図４に示すように、破線Ｌ１で囲んだ領域の長手方向とＹ方向，すなわち画素ＰＸの列方向，とを一致させる。そして、ラインビームとしてのレーザビームが照射される領域Ｌ１を、Ｙ方向と交差する方向，例えばＸ方向（画素ＰＸの行方向），に移動させる。典型的には、ラインビームの位置はアニール装置内で固定し、ステージ上の基板ＳＵＢをラインビームに対して連続的に移動させる。
【００６７】
ところで、各半導体層へのレーザビーム照射は、基板ＳＵＢに対するレーザビームの相対移動速度，すなわちスキャン速度，が安定している期間内に行う。しかしながら、レーザビームのパワーは、常に一定に保つことは極めて難しく、通常、周期的に変動する。そのため、レーザビームの露光量は、領域Ｌ１の移動方向，すなわちスキャン方向，に沿った周期的な分布を持つこととなる。
【００６８】
非晶質半導体層へのレーザビームの露光量は、多結晶半導体層ＳＣを構成している結晶粒の寸法やそれらの粒界に存在している結晶欠陥の数などに影響を与える。また、駆動制御素子ＤＲの閾値電圧や移動度は、先の結晶粒の寸法や結晶欠陥の数に左右される。したがって、レーザビームの露光量がスキャン方向に沿った周期的な分布を持つ場合、駆動制御素子ＤＲの閾値電圧や移動度は、露光量の周期的分布に対応して、スキャン方向に沿って周期的にばらつくこととなる。
【００６９】
このため、図４に示す方法とは異なり、領域Ｌ１の長手方向とＸ方向とを一致させると共にスキャン方向をＹ方向とすると、駆動制御素子ＤＲの閾値電圧や移動度は、Ｙ方向，すなわち画素ＰＸの列方向，に沿って周期的にばらつくこととなる。換言すれば、駆動制御素子ＤＲの閾値電圧や移動度は、映像信号線ＤＬに沿って周期的にばらつくこととなる。その結果、上述した映像信号線ＤＬの寄生容量の影響で、表示画像に、走査信号線ＳＬ１及びＳＬ２に平行なスジが映像信号線ＤＬに沿った方向に一定の間隔で現れる。
【００７０】
これに対し、図４に示す方法を採用すると、レーザビームパワーの周期的変動に起因した閾値電圧や移動度の周期的なばらつきは、映像信号線ＤＬに沿った方向には現れない。また、領域Ｌ１内で、その長手方向におけるレーザビームのパワー分布は、極めて小さい。したがって、図４に示す方法を採用すると、表示画像に、走査信号線ＳＬ１及びＳＬ２に平行なスジが映像信号線ＤＬに沿った方向に一定の間隔で現れるのを防止することができる。
【００７１】
なお、図４に示す方法を採用すると、レーザビームパワーの周期的変動に起因した閾値電圧や移動度の周期的なばらつきは、走査信号線ＳＬ１及びＳＬ２に沿った方向に現れる。上記のスジ状の表示ムラは、映像信号線ＤＬに沿って隣り合う画素ＰＸ間で駆動制御素子ＤＲの閾値電圧が大きく異なることに起因して生じるので、図４に示す方法を採用することによって、表示画像に、映像信号線ＤＬに平行なスジが走査信号線ＳＬ１及びＳＬ２に沿った方向に周期的に現れることはない。
【００７２】
次に、本発明の第２態様について説明する。
前述したように、ＴＦＴの閾値電圧を調節するために多結晶半導体層ＳＣにイオンドーピングを行うが、このプロセスによっても閾値電圧の周期的ばらつきが生じる。特に、以下の方法を採用した場合に生じる。
【００７３】
イオンドーピングは、例えばＢ2Ｈ6やＰＨ3などのドーピングガスをプラズマ放電によりイオン化し、引き出し電極に電圧を印加してイオンを多結晶半導体層ＳＣ中へと加速注入することにより行う。この際に生じさせるイオンビームは、面ビーム及びラインビームの何れであってもよいが、基板ＳＵＢの寸法が比較的大きい場合には、通常、複数の開口を一列に及び一定の間隔で設けた引き出し電極を用いてラインビームとしたイオンビームを使用し、その照射位置をイオンビームが照射される領域の長手方向と交差する方向にずらすことによりイオンドーピングを行う。本態様では、このような方法でイオンドーピングを行うことに起因してスジ状の表示ムラが発生するのを防止する。
【００７４】
図５は、本発明の第２態様に係る表示装置の製造で行うイオンドーピングを概略的に示す平面図である。
図５において、破線Ｌ２で囲んだ領域は、基板ＳＵＢの半導体層ＳＣが形成された主面のうち、ラインビームとしてのイオンビームが、或る瞬間に同時に照射される領域を示している。また、図５において、参照符号ＤＲＥはイオンドーピング装置の引き出し電極を示し、参照符号ＡＰは引き出し電極ＤＲＥに設けられた開口を示している。
【００７５】
図５の方法では、領域Ｌ２の長手方向とＸ方向とを一致させると共にスキャン方向をＸ方向と交差する方向，例えばＹ方向，とする。これにより、イオンビームの照射を画素ＰＸの行毎に行う。
【００７６】
ところで、各非晶質半導体層へのイオンビーム照射は、基板ＳＵＢに対するイオンビームの相対移動速度，すなわちスキャン速度，が安定している期間内に行う。しかしながら、図５に示す引き出し電極ＤＲＥを使用した場合、領域Ｌ２内では、その長手方向に沿ってイオン種密度の周期的な分布を生じる。そのため、多結晶半導体層ＳＣ中の不純物濃度は、領域Ｌ２の長手方向に沿って周期的にばらつくこととなる。
【００７７】
駆動制御素子ＤＲの閾値電圧は、多結晶半導体層ＳＣ中の不純物濃度，特には領域ＣＨ中の不純物濃度，に左右される。したがって、多結晶半導体層ＳＣ中の不純物濃度が領域Ｌ２の長手方向に沿った周期的な分布を持つ場合、駆動制御素子ＤＲの閾値電圧は、不純物濃度の周期的分布に対応して、領域Ｌ２の長手方向に沿って周期的にばらつくこととなる。
【００７８】
このため、図５に示す方法とは異なり、領域Ｌ２の長手方向とＹ方向とを一致させると共にスキャン方向をＸ方向とすると、駆動制御素子ＤＲの閾値電圧は、Ｙ方向，すなわち画素ＰＸの列方向，に沿って周期的にばらつくこととなる。換言すれば、駆動制御素子ＤＲの閾値電圧は、映像信号線ＤＬに沿って周期的にばらつくこととなる。その結果、上述した映像信号線ＤＬの寄生容量の影響で、表示画像に、走査信号線ＳＬ１及びＳＬ２に平行なスジが映像信号線ＤＬに沿った方向に一定の間隔で現れる。
【００７９】
これに対し、図５に示す方法を採用すると、イオン種密度の周期的分布に起因した閾値電圧の周期的なばらつきは、映像信号線ＤＬに沿った方向には現れない。したがって、図５に示す方法を採用すると、表示画像に、走査信号線ＳＬ１及びＳＬ２に平行なスジが映像信号線ＤＬに沿った方向に一定の間隔で現れるのを防止することができる。
【００８０】
なお、図５に示す方法を採用すると、イオン種密度の周期的分布に起因した閾値電圧の周期的なばらつきは、走査信号線ＳＬ１及びＳＬ２に沿った方向に現れる。上記のスジ状の表示ムラは、映像信号線ＤＬに沿って隣り合う画素ＰＸ間で駆動制御素子ＤＲの閾値電圧が大きく異なることに起因して生じるので、図５に示す方法を採用することによって、表示画像に、映像信号線ＤＬに平行なスジが走査信号線ＳＬ１及びＳＬ２に沿った方向に周期的に現れることはない。
【００８１】
なお、領域ＣＨへのイオンドーピングは、レーザアニールよりも前に行ってもよい。或いは、領域ＣＨへのイオンドーピングは、レーザアニールよりも後に行ってもよい。
【００８２】
次に、本発明の第３態様について説明する。
第３態様では、非晶質半導体層にレーザアニールを行うことにより多結晶半導体層ＳＣを形成するプロセスを採用すると共に、多結晶半導体層ＳＣ，特には領域ＣＨ，へのイオンドーピングに、第２態様で用いたのと同様のイオンビームを使用する。
【００８３】
図６は、本発明の第３態様に係る表示装置の製造で行うレーザアニール及びイオンドーピングを概略的に示す平面図である。
【００８４】
図６の方法では、領域Ｌ１の長手方向とＹ方向とを一致させると共にレーザビームのスキャン方向をＹ方向と交差する方向，例えばＸ方向，とする。これにより、レーザビームの照射を画素ＰＸの列毎に行う。
【００８５】
また、図６の方法では、領域Ｌ２の長手方向とＸ方向とを一致させると共にイオンビームのスキャン方向をＸ方向と交差する方向，例えばＹ方向，とする。これにより、イオンビームの照射を画素ＰＸの行毎に行う。
【００８６】
こうすると、レーザビームパワーの周期的変動に起因した閾値電圧や移動度の周期的なばらつきは、映像信号線ＤＬに沿った方向には現れない。また、イオン種密度の周期的分布に起因した閾値電圧の周期的なばらつきも、映像信号線ＤＬに沿った方向には現れない。したがって、図６に示す方法を採用すると、表示画像に、走査信号線ＳＬ１及びＳＬ２に平行なスジが映像信号線ＤＬに沿った方向に一定の間隔で現れるのを防止することができる。
【００８７】
なお、図６に示す方法を採用すると、レーザビームパワーの周期的変動に起因した閾値電圧や移動度の周期的なばらつきは、走査信号線ＳＬ１及びＳＬ２に沿った方向に現れる。また、図６に示す方法を採用すると、イオン種密度の周期的分布に起因した閾値電圧の周期的なばらつきは、走査信号線ＳＬ１及びＳＬ２に沿った方向に現れる。したがって、走査信号線ＳＬ１及びＳＬ２に沿った方向には、レーザビームパワーの周期的変動に起因した閾値電圧の周期的なばらつきと、イオン種密度の周期的分布に起因した閾値電圧の周期的なばらつきとの重ね合わせが現れる。
【００８８】
以上の態様においては、レーザアニール工程とイオンドーピング工程を例にとり本発明を説明したが、本発明は、ＴＦＴ特性に周期的なムラを生じさせる他の工程に対しても適用することができる。つまり、周期性ムラの分布方向と映像信号線ＤＬの配線方向とを直交させることで、駆動上のＴＦＴ特性ばらつきキャンセル動作の負荷を軽減することができる。そして、低階調領域での階調再現性が高く、輝度ムラの少ないアクティブマトリクス型表示装置を実現することが可能となる。
【００８９】
なお、駆動制御素子ＤＲの周期的な閾値電圧変動の幅は、映像信号線に沿った方向で１０ｍＶ以下とすることが望ましく、より望ましくは５ｍＶ以下とする。ＴＦＴに周期的なムラを生じさせる工程の周期的変動を、１０ｍＶの閾値変動と等価な値以下となるよう制御することにより、輝度ムラを効果的に抑制することが可能となる。
【図面の簡単な説明】
【００９０】
【図１】本発明の一態様に係る表示装置を概略的に示す平面図。
【図２】図１に示す表示装置に採用可能な構造の一例を示す断面図。
【図３】図１及び図２に示す表示装置の駆動方法の一例を概略的に示すタイミングチャート。
【図４】本発明の第１態様に係る表示装置の製造で行うレーザアニールを概略的に示す平面図。
【図５】本発明の第２態様に係る表示装置の製造で行うイオンドーピングを概略的に示す平面図。
【図６】本発明の第３態様に係る表示装置の製造で行うレーザアニール及びイオンドーピングを概略的に示す平面図。
【符号の説明】
【００９１】
ＡＰ…開口、Ｃ…キャパシタ、ＣＥ…共通電極、ＣＨ…領域、Ｄ…ドレイン、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲ…駆動制御素子、ＤＲＥ…引き出し電極、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、Ｉ１…絶縁膜、Ｉ２…絶縁膜、ＩＳ…絶縁基板、Ｌ０…部分、Ｌ１…領域、Ｌ２…領域、ＮＤ１…ノード、ＮＤ２…ノード、ＯＬＥＤ…表示素子、ＯＲＧ…有機物層、ＰＥ…画素電極、ＰＳＬ…電源線、ＰＸ…画素、Ｓ…ソース、ＳＣ…多結晶半導体層、ＳＥ…ソース電極、ＳＩ…隔壁絶縁層、ＳＩ１…無機絶縁層、ＳＩ２…有機絶縁層、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷ１…スイッチ、ＳＷ２…スイッチ、ＳＷ３…出力制御スイッチ、ＳＷＧ…スイッチ群、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【特許請求の範囲】
【請求項１】
基板と、
前記基板上でマトリクス状に配列した複数の画素と、
前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、
前記複数の画素のそれぞれは、第１電源端子及び第２電源端子間に配置される表示素子と、ソースが前記第1電源端子に接続され、ドレインが前記表示素子に接続される駆動トランジスタを含む画素回路とを備え、
前記複数の画素が形成する行に、前記駆動トランジスタの特性の周期的変動が現れることを特徴とする表示装置。
【請求項２】
前記駆動トランジスタは、多結晶シリコン層を備えた薄膜トランジスタであることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記表示装置は、映像信号として電流信号を前記駆動トランジスタに書き込む電流駆動型の表示装置であることを特徴とする請求項３に記載の表示装置。
【請求項５】
絶縁基板と、前記絶縁基板上でマトリクス状に配列した複数の画素回路と、前記複数の画素回路が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、
ソースとドレインとチャネルとが多結晶半導体層中に形成されると共に前記ソースが第１電源端子に接続された薄膜トランジスタと、
定電位端子と前記薄膜トランジスタのゲートとの間に接続されたキャパシタと、
前記ドレインと第２電源端子との間に表示素子と直列に接続される出力制御スイッチと、
前記ドレインと前記ゲートと前記映像信号線との接続を、それらが互いに接続された状態と、それらが互いから切断された状態との間で切り替えるスイッチ群とを備え、
前記複数の画素回路が形成する行に、前記薄膜トランジスタの閾値電圧の周期的変動が現れることを特徴とするアレイ基板。
【請求項６】
基板と、前記基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、表示素子と、多結晶半導体層を含むと共に前記表示素子に供給する信号の大きさを制御する駆動トランジスタとを含む表示装置の製造方法であって、
非晶質半導体層に、ラインビームとしてのレーザビームを、前記レーザビームが同時に照射される前記非晶質半導体層の位置である第1照射位置の長手方向が前記複数の列のそれぞれと平行となるように照射すると共に、前記第１照射位置を前記第１照射位置の前記長手方向と交差する方向にずらして、前記多結晶半導体層を形成することを含んだことを特徴とする方法。
【請求項７】
前記半導体層に、複数の開口を一列に及び一定の間隔で設けた引き出し電極を用いることにより生じさせたラインビームとしてのイオンビームを、前記イオンビームが同時に照射される前記半導体層の位置である第２照射位置の長手方向が前記複数の画素が形成する複数の行のそれぞれと平行となるように照射すると共に、前記第２照射位置を前記第２照射位置の前記長手方向と交差する方向にずらすことをさらに含んだことを特徴とする請求項６に記載の方法。
【請求項８】
基板と、前記基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、表示素子と、多結晶半導体層を含むと共に前記表示素子に供給する信号の大きさを制御する駆動トランジスタとを含む表示装置の製造方法であって、
前記多結晶半導体層として使用されるべき半導体層に、複数の開口を一列に及び一定の間隔で設けた引き出し電極を用いることにより生じさせたラインビームとしてのイオンビームを、前記イオンビームが同時に照射される前記半導体層の位置である照射位置の長手方向が前記複数の列のそれぞれと直交するように照射すると共に、前記照射位置を前記照射位置の前記長手方向と交差する方向にずらすことを含んだことを特徴とする方法。
【請求項９】
前記半導体層のうちチャネルとして利用する部分に前記イオンビームを照射することを特徴とする請求項７又は８に記載の方法。
【請求項１０】
前記多結晶半導体層は多結晶シリコン層であることを特徴とする請求項６又は８に記載の方法。
【請求項１１】
前記イオンビームを照射される前の前記半導体層は非晶質シリコン層であることを特徴とする請求項８に記載の方法。
【請求項１２】
前記イオンビームを照射される前の前記半導体層は多結晶シリコン層であることを特徴とする請求項８に記載の方法。
【請求項１３】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項６又は８に記載の方法。
【請求項１４】
基板と、
前記基板上でマトリクス状に配列した複数の画素と、
前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、
前記複数の画素のそれぞれは、第１電源端子及び第２電源端子間に配置される表示素子と、ソースが前記第1電源端子に接続され、ドレインが前記表示素子に接続される駆動トランジスタを含む画素回路とを備え、
前記駆動トランジスタの閾値電圧は、前記映像信号線に沿った方向に１０ｍＶ以下の変動幅で周期的に変動していることを特徴とする表示装置。
【請求項１】
基板と、
前記基板上でマトリクス状に配列した複数の画素と、
前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、
前記複数の画素のそれぞれは、第１電源端子及び第２電源端子間に配置される表示素子と、ソースが前記第1電源端子に接続され、ドレインが前記表示素子に接続される駆動トランジスタを含む画素回路とを備え、
前記複数の画素が形成する行に、前記駆動トランジスタの特性の周期的変動が現れることを特徴とする表示装置。
【請求項２】
前記駆動トランジスタは、多結晶シリコン層を備えた薄膜トランジスタであることを特徴とする請求項１に記載の表示装置。
【請求項３】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１に記載の表示装置。
【請求項４】
前記表示装置は、映像信号として電流信号を前記駆動トランジスタに書き込む電流駆動型の表示装置であることを特徴とする請求項３に記載の表示装置。
【請求項５】
絶縁基板と、前記絶縁基板上でマトリクス状に配列した複数の画素回路と、前記複数の画素回路が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、
ソースとドレインとチャネルとが多結晶半導体層中に形成されると共に前記ソースが第１電源端子に接続された薄膜トランジスタと、
定電位端子と前記薄膜トランジスタのゲートとの間に接続されたキャパシタと、
前記ドレインと第２電源端子との間に表示素子と直列に接続される出力制御スイッチと、
前記ドレインと前記ゲートと前記映像信号線との接続を、それらが互いに接続された状態と、それらが互いから切断された状態との間で切り替えるスイッチ群とを備え、
前記複数の画素回路が形成する行に、前記薄膜トランジスタの閾値電圧の周期的変動が現れることを特徴とするアレイ基板。
【請求項６】
基板と、前記基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、表示素子と、多結晶半導体層を含むと共に前記表示素子に供給する信号の大きさを制御する駆動トランジスタとを含む表示装置の製造方法であって、
非晶質半導体層に、ラインビームとしてのレーザビームを、前記レーザビームが同時に照射される前記非晶質半導体層の位置である第1照射位置の長手方向が前記複数の列のそれぞれと平行となるように照射すると共に、前記第１照射位置を前記第１照射位置の前記長手方向と交差する方向にずらして、前記多結晶半導体層を形成することを含んだことを特徴とする方法。
【請求項７】
前記半導体層に、複数の開口を一列に及び一定の間隔で設けた引き出し電極を用いることにより生じさせたラインビームとしてのイオンビームを、前記イオンビームが同時に照射される前記半導体層の位置である第２照射位置の長手方向が前記複数の画素が形成する複数の行のそれぞれと平行となるように照射すると共に、前記第２照射位置を前記第２照射位置の前記長手方向と交差する方向にずらすことをさらに含んだことを特徴とする請求項６に記載の方法。
【請求項８】
基板と、前記基板上でマトリクス状に配列した複数の画素と、前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、表示素子と、多結晶半導体層を含むと共に前記表示素子に供給する信号の大きさを制御する駆動トランジスタとを含む表示装置の製造方法であって、
前記多結晶半導体層として使用されるべき半導体層に、複数の開口を一列に及び一定の間隔で設けた引き出し電極を用いることにより生じさせたラインビームとしてのイオンビームを、前記イオンビームが同時に照射される前記半導体層の位置である照射位置の長手方向が前記複数の列のそれぞれと直交するように照射すると共に、前記照射位置を前記照射位置の前記長手方向と交差する方向にずらすことを含んだことを特徴とする方法。
【請求項９】
前記半導体層のうちチャネルとして利用する部分に前記イオンビームを照射することを特徴とする請求項７又は８に記載の方法。
【請求項１０】
前記多結晶半導体層は多結晶シリコン層であることを特徴とする請求項６又は８に記載の方法。
【請求項１１】
前記イオンビームを照射される前の前記半導体層は非晶質シリコン層であることを特徴とする請求項８に記載の方法。
【請求項１２】
前記イオンビームを照射される前の前記半導体層は多結晶シリコン層であることを特徴とする請求項８に記載の方法。
【請求項１３】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項６又は８に記載の方法。
【請求項１４】
基板と、
前記基板上でマトリクス状に配列した複数の画素と、
前記複数の画素が形成する複数の列に対応して配列した複数の映像信号線とを具備し、
前記複数の画素のそれぞれは、第１電源端子及び第２電源端子間に配置される表示素子と、ソースが前記第1電源端子に接続され、ドレインが前記表示素子に接続される駆動トランジスタを含む画素回路とを備え、
前記駆動トランジスタの閾値電圧は、前記映像信号線に沿った方向に１０ｍＶ以下の変動幅で周期的に変動していることを特徴とする表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２００６−１１３５２４（Ｐ２００６−１１３５２４Ａ）
【公開日】平成１８年４月２７日（２００６．４．２７）
【国際特許分類】
【出願番号】特願２００５−６９９５４（Ｐ２００５−６９９５４）
【出願日】平成１７年３月１１日（２００５．３．１１）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成１８年４月２７日（２００６．４．２７）
【国際特許分類】
【出願日】平成１７年３月１１日（２００５．３．１１）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]