【課題】正確な乱数値を取得する。
【解決手段】乱数回路において数値データが乱数値レジスタに格納されたときには、対応する乱数ラッチフラグがオン状態になり新たな数値データの格納が制限される。乱数値の読出タイミングにて乱数値レジスタから乱数値となる数値データが読み出されたときには、対応する乱数ラッチフラグがオフ状態になり新たな数値データの格納が許可される。遊技制御用マイクロコンピュータのＣＰＵなどにより遊技制御の実行が開始されるときには、乱数値レジスタから数値データを読み出して、乱数ラッチフラグデータＲＤＦＭ０や乱数ラッチフラグデータＲＤＦＭ１のビット値を“１”から“０”へと変化させることなどにより、対応する乱数ラッチフラグをオフ状態に設定する（ステップＳ１２０〜ステップＳ１２３など）。

【特許請求の範囲】
【請求項１】
各々を識別可能な複数種類の識別情報を可変表示する可変表示手段を備え、前記識別情報の表示結果に基づいて所定の遊技価値が付与可能となる遊技機であって、
遊技制御処理プログラムに基づき遊技機における遊技制御を実行する制御用ＣＰＵが内蔵された遊技制御用マイクロコンピュータと、
前記遊技制御用マイクロコンピュータに内蔵又は外付けされ、乱数値となる数値データを生成する乱数回路とを備え、
前記乱数回路は、
数値データを予め定められた手順により更新して出力する数値更新手段と、
前記数値更新手段から出力された数値データを乱数値として取り込んで格納する乱数値格納手段とを含み、
前記遊技制御用マイクロコンピュータは、
前記乱数回路によって生成された乱数値に基づいて、前記制御用ＣＰＵにより所定の決定を行う制御決定手段と、
所定信号の入力に基づいて前記数値更新手段から出力された数値データが前記乱数値格納手段に格納されたときにオン状態にされて新たな数値データの格納を制限する一方、前記乱数値格納手段に格納された数値データが乱数値の読出タイミングにて前記制御用ＣＰＵにより読み出されたときにオフ状態にされて新たな数値データの格納を許可する所定のフラグと、
前記制御用ＣＰＵによる遊技制御が開始されるときに、前記所定のフラグをオフ状態にする制御開始時処理手段とを含む、
ことを特徴とする遊技機。

【図１】

【図２】

【図３】

【図４】

【図５】

【図６】

【図７】

【図８】

【図９】

【図１０】

【図１１】

【図１２】

【図１３】

【図１４】

【図１５】

【図１６】

【図１７】

【図１８】

【図１９】

【図２０】

【図２１】

【図２２】

【図２３】

【図２４】

【図２５】

【図２６】

【図２７】

【図２８】

【図２９】

【図３０】

【図３１】

【図３２】

【図３３】

【図３４】

【図３５】

【図３６】

【図３７】

【図３８】

【図３９】

【図４０】

【図４１】

【図４２】

【図４３】

【図４４】

【図４５】

【図４６】

【図４７】

【図４８】

【図４９】

【図５０】

【図５１】

【図５２】

【図５３】

【公開番号】特開２０１３−６６７５０（Ｐ２０１３−６６７５０Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１２−２７０６７１（Ｐ２０１２−２７０６７１）
【出願日】平成２４年１２月１１日（２０１２．１２．１１）
【分割の表示】特願２００９−４４８８９（Ｐ２００９−４４８８９）の分割
【原出願日】平成２１年２月２６日（２００９．２．２６）
【出願人】（０００１４４１５３）株式会社三共 (5,148)
【Ｆターム（参考）】