高密度回路基板及びその形成方法
【課題】回路の密度を上げるための高密度回路基板及びその形成方法を提供する。
【解決手段】本発明の高密度回路基板は、上下部内側に微細回路パターンが埋め込まれた基板と、前記基板の上下部の微細回路パターンが互いに電気的に導通するように、前記基板の内部に設けられたビアと、前記基板の上部の微細回路パターン上に設けられたパッドと、前記基板の上下部上に設けられたソルダーレジストとを含む。これによって、回路パターンを微細ピッチ化すると共に、該基板と該回路パターンとの密着度を増加させて信頼性を向上することができる。
【解決手段】本発明の高密度回路基板は、上下部内側に微細回路パターンが埋め込まれた基板と、前記基板の上下部の微細回路パターンが互いに電気的に導通するように、前記基板の内部に設けられたビアと、前記基板の上部の微細回路パターン上に設けられたパッドと、前記基板の上下部上に設けられたソルダーレジストとを含む。これによって、回路パターンを微細ピッチ化すると共に、該基板と該回路パターンとの密着度を増加させて信頼性を向上することができる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高密度回路基板及びその形成方法に関するものである。
【背景技術】
【０００２】
近年、電子機器に用いられる半導体集積回路の高密度化及び高集積化に伴って、半導体集積回路の電極端子の多ピン化及び半導体集積回路が実装される回路基板の微細ピッチ（ｆｉｎｅ ｐｉｔｃｈ）化が急速に進んでいる。
【０００３】
このような半導体集積回路を回路基板上に実装する技術として、配線遅延を少なくするためにフリップチップ（ｆｌｉｐ ｃｈｉｐ）実装が広く用いられている。フリップチップ実装では、回路基板のパッド上にソルダーバンプ（ｓｏｌｄｅｒ ｂｕｍｐ）を設けた後、フリップチップの電極端子を該ソルダーバンプ上に位置させて貼り合せることが一般的に行われている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、電極端子の数が益々増加する次世代半導体集積回路を回路基板に実装するためには、該回路基板に１００μｍ以下の微細ピッチに対応するバンプを設ける必要があるが、現在のソルダーバンプ形成技術で対応することは困難である。
【０００５】
また、半導体集積回路の集積度が増加し、これを実装するための回路基板も微細ピッチを有する回路パターンで形成されなければならないという問題もある。
【０００６】
本発明は上記の問題点に鑑みて成されたものであって、その目的は、回路パターンを微細ピッチ化すると共に、該基板と該回路パターンとの密着度を増加させて信頼性を向上することができる、高密度回路基板及びその形成方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一好適な実施の形態による高密度回路基板は、上下部内側に微細回路パターンが埋め込まれた基板と、前記基板の上下部の微細回路パターンが互いに電気的に導通するように、前記基板の内部に設けられたビアと、前記基板の上部の微細回路パターン上に設けられたパッドと、前記基板の上下部上に設けられたソルダーレジストと、を含む。これによって、回路パターンを微細ピッチ化すると共に、該基板と該回路パターンとの密着度を増加させて信頼性を向上することができる。
【０００８】
ここで、前記微細回路パターンは１５μｍ以下の幅を有し、前記微細回路パターン、前記パッド及び前記ビアは、ＣｕまたはＡｇによって形成されてもよい。
【０００９】
また、前記パッドは７０μｍ以下の幅を有し、前記パッドの上部は前記基板の外部に露出されてもよい。
【００１０】
特に、前記ソルダーレジストは、前記パッドの高さと同じ高さに設けられるか、または前記パッドの高さより低い高さに設けられてもよい。また、前記基板の下部の前記ソルダーレジストは、前記基板の下部の微細回路パターンの下部がオープンされてもよい。
【００１１】
また、上記目的を達成するために、本発明の他の好適な実施の形態による密度回路基板形成方法は、基板の上下部内側に微細回路パターンを埋め込むステップと、前記基板の下部の微細回路パターンが露出するようにビアホールを設け、前記基板の上部にパッドが設けられる領域及びビアホールをオープンさせるためのドライフィルムパターンを設けるステップと、メッキ工程によって前記ビアホールを埋め込んでパッドを設けるステップと、前記ドライフィルムパターンを除去した後、前記基板の上下部に前記パッドの上部が露出するようにソルダーレジストを設けるステップと、を含む。
【００１２】
ここで、前記基板の上下部内側に微細回路パターンを埋め込む前記ステップは、接着層を挟んで上下部に第１の銅箔積層部及び第２の銅箔積層部を貼り合せるステップと、前記第１の銅箔積層部及び第２の銅箔積層部上に微細回路パターンを設けるステップと、前記第１の銅箔積層部及び第２の銅箔積層部を前記接着層から分離させ、各々上下反転し、前記基板を挟んで押圧して、前記基板の上下部内側に微細回路パターンを埋め込むステップとを含む。
【００１３】
また、前記第１の銅箔積層部及び第２の銅箔積層部は、第１の銅膜、異種メタル層及び第２の銅膜を順次積層して設けられ、前記微細回路パターンは、１５μｍ以下の幅に設けられ、前記微細回路パターン及び前記パッドは、ＣｕまたはＡｇによって設けられてもよい。
【００１４】
また、前記ビアホールは、レーザ加工法またはエッチング工程によって設けられてもよく、前記ビアホールを設けた後、デスミア工程を行うステップをさらに含んでもよい。
【００１５】
また、前記ドライフィルムパターンを設ける前に、金属シード層を設けるステップをさらに含んでもよく、前記金属シード層は、ＣｕまたはＡｇによって形成されてもよい。この場合、前記ドライフィルムパターンを除去した後、前記ドライフィルムパターンの下部に設けられた前記金属シード層を除去するステップをさらに含んでもよい。
【００１６】
ここで、前記パッドは、７０μｍ以下の幅に設けられてもよい。
【００１７】
また、前記ソルダーレジストを設けた後、前記パッド上に設けられた前記ソルダーレジストを除去するためのエッチング工程を行うステップをさらに含んでもよく、前記エッチング工程は、プラズマエッチング工程、湿式エッチング工程及び反応性イオンエッチング工程のうちの一つを用いてもよい。
【００１８】
前記ソルダーレジストは、前記パッドの高さと同じ高さに設けられるか、または前記パッドの高さより低い高さに設けられてもよい。
【００１９】
また、上記目的を達成するために、本発明のさらに他の好適な実施の形態による高密度回路基板は、内側に回路パターンが多数の層によって設けられ、上下部内側に微細回路パターンが埋め込まれた基板と、前記微細回路パターンが互いに電気的に導通するように、各層の回路パターンと連結されたビアと、前記基板の上部の微細回路パターン上に設けられたパッドと、前記パッドの上部を露出させ、前記基板の上下部上に設けられたソルダーレジストと、を含む。
【００２０】
また、上記目的を達成するために、本発明のさらに他の好適な実施の形態による高密度回路基板形成方法は、内部に多数層の回路パターンが設けられた基板の上下部内側に微細回路パターンを埋め込むステップと、前記基板の下部の微細回路パターンが露出するようにビアホールを設け、前記基板の上部にパッドが設けられる領域及び前記ビアホールをオープンさせるためのドライフィルムパターンを設けるステップと、メッキ工程によって前記ビアホールを埋め込んでパッドを設けるステップと、前記ドライフィルムパターンを除去した後、前記基板の上下部に前記パッドの上部が露出するようにソルダーレジストを設けるステップと、を含む。
【発明の効果】
【００２１】
本発明の高密度回路基板及びその形成方法によれば、基板の上部に設けられる微細回路パターンを基板の上部内側に埋め込み、該基板の上部に設けられたパッドをバンプとして用いることによって、回路パターンを微細ピッチ化することができるという効果を奏する。
【００２２】
また、本発明によれば、回路パターンを基板内に埋め込んで該基板との密着度を向上し、該回路パターンが基板から分離される現象を防止することによって、信頼性を向上することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２３】
本発明のさらなる目的および本発明によって得られる利点は、以下において図面を参照して説明される実施の形態から一層明らかになる。
【００２４】
実施の形態１
以下、添付図面を参照して、本発明の好適な実施の形態１による高密度回路基板の構成及び形成方法について説明する。
【００２５】
図１は、本発明の実施の形態１にかかる高密度回路基板の断面斜視図であり、図２は、本発明の実施の形態１にかかる高密度回路基板の斜視図であり、図３は、本発明の実施の形態１にかかる高密度回路基板の平面図である。
【００２６】
まず、図１に示すように、本発明の実施の形態１にかかる高密度回路基板１００は、基板１１０と、基板１１０の上下部内側に埋め込まれた上部微細回路パターン１２０及び下部微細回路パターン１３０と、上部微細回路パターン１２０及び下部微細回路パターン１３０を電気的に導通させるためのビア１４０と、上部微細回路パターン１２０上に設けられたパッド１５０と、基板１１０の上下部に設けられたソルダーレジスト１６０とを含む。
【００２７】
特に、図２に示すように、上部微細回路パターン１２０は、基板１１０の上面上に貼り付けの形態ではなく、上部内側に埋め込まれた形態で設けられることによって、基板１１０との密着力を増加させている。
【００２８】
これによって、上部微細回路パターン１２０は、一層の高密度に応じて幅が狭小化したとしても、基板１１０の上部内側に埋め込まれることによって、接着面積が増加し、基板１１０からの分離を防止することができると共に、厚さを減らすことができる。
【００２９】
また、上部微細回路パターン１２０の上部に設けられたパッド１５０は、ソルダーレジスト１６０の高さと同じかそれよりも高くなるように設けられる。これによって、パッド１５０が外部に露出して所定の高さを有するようになり、パッド１５０をバンプとして用いることができる。
【００３０】
すなわち、高密度回路基板１００の上部にフリップチップのような高集積化部品を実装する場合、ソルダーバンプのような付加的な接着手段を用いずにパッド１５０をバンプとして用いることによって、工程を単純にし、製造費用を減らすことができる。
【００３１】
ここで、本発明の好適な実施の形態１による高密度回路基板１００の平面を示した図３のように、上部微細回路パターン１２０は、１５μｍ以下の微細パターンを有することができる。
【００３２】
また、パッド１５０は、７０μｍ以下の大きさで設けられてもよく、パッド１５０と隣接する上部微細回路パターン１２０との間またはパッド１５０同士の間の隔離距離は、１５μｍ以上であることが望ましい。
【００３３】
ここで、パッド１５０と隣接する上部微細回路パターン１２０との間またはパッド１５０同士の間の隔離距離を確保する理由は、パッド１５０及び上部微細回路パターン１２０が導電性材料から成るため、隣接するパッド１５０または上部微細回路パターン１２０による電気的干渉の影響を受けないためである。
【００３４】
そして、上部微細回路パターン１２０、ビア１４０及びパッド１５０は、Ｃｕ、Ａｇなどのような導電性材料から成ってもよい。
【００３５】
一方、基板１１０の下部に埋め込まれた下部微細回路パターン１３０は、上部微細回路パターン１２０と同じ導電性材料からなる。また、下部微細回路パターン１３０の下部にはソルダーレジスト１６０が形成されずに、オープンされることによって、これに実装されるべき部品と電気的に連結される。
【００３６】
上述したような構成でなされた本発明の好適な実施の形態１による高密度回路基板の形成方法について、図４〜図１３を参照して以下に詳細に説明する。
【００３７】
図４〜図１３は、本発明の好適な実施の形態１による高密度回路基板の形成過程を示した工程断面図である。
【００３８】
まず、図４に示すように、本発明の好適な実施の形態１による高密度回路基板１００の形成方法においては、第１の銅膜１０、７０と、異種メタル層２０、６０と、第２の銅膜３０、５０とを順次積層して、第１の銅箔積層部１１及び第２の銅箔積層部２１を各々設ける。
【００３９】
続いて、第１の銅箔積層部１１と第２の銅箔積層部２１とを接着層４０を挟んで、第２の銅膜３０、５０が向き合うように接着する。
【００４０】
第１の銅箔積層部１１と第２の銅箔積層部２１とを接合させた後、図５に示すように、第１の銅膜１０、７０上に上部微細回路パターン１２０及び下部微細回路パターン１３０を設けるための第１のドライフィルムパターン（ｄｒｙ ｆｉｌｍ ｐａｔｔｅｒｎ）８０をそれぞれ設ける。
【００４１】
ここで、第１のドライフィルムパターン８０は、後の工程にて設けられる上部微細回路パターン１２０が隣接する上部微細回路パターン１２０との電気的干渉の影響を受けないようにするため、少なくとも１５μｍ以上の隔離距離をおいてパターニングされることが望ましい。
【００４２】
第１のドライフィルムパターン８０を設けた後、メッキ工程を行うことによって、第１の銅箔積層部１１の第１の銅膜１０上に下部微細回路パターン１３０を設け、第２の銅箔積層部２１の第１の銅膜７０上に上部微細回路パターン１２０を設ける。
【００４３】
特に、前記メッキ工程は第１の銅膜１０、７０を金属シード層として用いて、無電解メッキ工程または電解メッキ工程で実現することができる。また、上部微細回路パターン１２０及び下部微細回路パターン１３０は、ＣｕまたはＡｇを用いて設けてもよい。
【００４４】
上部微細回路パターン１２０及び下部微細回路パターン１３０を設けた後、第１の銅膜１０、７０上に残っている第１のドライフィルムパターン８０を除去する。
【００４５】
続いて、図６に示すように、接着層４０を介して第１の銅箔積層部１１と第２の銅箔積層部２１とを分離する。このように分離された第１の銅箔積層部１１及び第２の銅箔積層部２１を各々反転し、上部微細回路パターン１２０と下部微細回路パターン１３０とが相対するように位置させた上、第１の銅箔積層部１１と第２の銅箔積層部１２との間に基板１１０を配置する。
【００４６】
そして、基板１１０を挟んで第１の銅箔積層部１１と第２の銅箔積層部２１とを押圧することによって、図７に示すように、基板１１０の上下部内側に、上部微細回路パターン１２０及び下部微細回路パターン１３０を埋め込む。
【００４７】
上部微細回路パターン１２０及び下部微細回路パターン１３０を基板１１０の上下部に埋め込んだ後、図８に示すように、第１の銅箔積層部１１及び第２の銅箔積層部２１における第２の銅膜３０、５０と異種メタル層２０、６０とを順次除去する。
【００４８】
特に、異種メタル層２０、６０は、肉厚の第２の銅膜３０、５０の除去の際にエッチング停止膜として使われ、第１の銅膜１０、７０が除去されることを防止することができる。
【００４９】
異種メタル層２０、６０と第２の銅膜３０、５０とを除去した後、図９に示すように、前記基板１１０内に下部微細回路パターン１３０の上部が露出するように、ビアホール１４０ａを形成する。
【００５０】
ここで、ビアホール１４０ａの加工方法として、レーザ加工方法を用いて選択的に下部微細回路パターン１３０の上部までにエッチングするか、またはビアホール１４０ａの形成領域のみをオープンさせたドライフィルムパターンを設けてエッチングするエッチング工程などを採用することができる。
【００５１】
ビアホール１４０ａを設けた後、エッチング工程によってビアホール１４０ａ上に残留した基板１１０の破片を除去するために、デスミア工程をさらに行うことが望ましい。
【００５２】
その次に、図１０に示すように、ビアホール１４０ａ内に金属シード層１４１を蒸着する。この時、金属シード層１４１は導電性材料のＣｕまたはＡｇを用いて設けてもよい。
【００５３】
金属シード層１４１を設けた後、第１の銅膜１０、７０上に第２のドライフィルムパターン１５１を設ける。該第２のドライフィルムパターン１５１は、後述のパッドを設けるためのパターンであって、第１の銅膜７０上のパッド形成領域のみがオープンされる。
【００５４】
前記第２のドライフィルムパターン１５１をメッキ防止膜として用いて、メッキ工程を行うことによって、図１１に示すように、第２のドライフィルムパターン１５１のオープン領域にパッド１５０を設け、金属シード層１４１を成長させてビアホール１４０ａを充填することによって、ビア１４０を形成することができる。
【００５５】
ここで、パッド１５０及びビア１４０は、電気的特性を有する材料でなければならないため、導電性材料のＣｕまたはＡｇを用いて設けられることが望ましい。
【００５６】
また、パッド１５０は、上部微細回路パターン１２０の上部に設けられ、７０μｍ以下の大きさを有することが望ましい。特に、パッド１５０は隣接するパッド１５０または上部微細回路パターン１２０との電気的干渉の影響を受けないように、少なくとも１５μｍの隔離距離をおいて設けることが望ましい。
【００５７】
パッド１５０及びビア１４０を設けた後、エッチング工程によって、パッド１５０の形成されていない基板１１０の上部における第１の銅膜１０、７０を除去する。
【００５８】
続いて、図１３に示すように、ソルダーレジスト１６０を、基板１１０を挟んで押圧することによって、基板１１０の上下部に位置させる。
【００５９】
なお、基板１１０の下部に設けられたソルダーレジスト１６０は、下部微細回路パターン１３０が外部に露出するように、下部微細回路パターン１３０の下部においてオープンされることが望ましい。また、下部微細回路パターン１３０は、上部微細回路パターン１２０より広い幅に設けることができるため、外部の素子と直接接続するかまたはソルダーバンプなどを更に設けて接続させることができる。
【００６０】
特に、基板１１０の上部に設けられたソルダーレジスト１６０は、パッド１５０の高さと同じ高さになるか、またはパッド１５０の高さより低くなるように外部に露出して設けられる。
【００６１】
これによって、パッド１５０上にソルダーバンプなどを更に設けることなく、パッド１５０をバンプとして用いることになって、高密度の回路基板１００を設けることができる。
【００６２】
一方、ソルダーレジスト１６０を設けた後、ソルダーレジスト１６０の押圧時、パッド１５０上に残留したソルダーレジスト１６０を除去するために、エッチング工程を行うステップをさらに行ってもよい。
【００６３】
この場合、ソルダーレジスト１６０のエッチング工程としては、プラズマエッチング工程（ｐｌａｓｍａ ｅｔｃｈｉｎｇ ｐｒｏｃｅｓｓ）、湿式エッチング工程（ｗｅｔ ｅｔｃｈｉｎｇ ｐｒｏｃｅｓｓ）、または反応性イオンエッチング工程（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ ｐｒｏｃｅｓｓ）などを採用することできる。
【００６４】
このようなエッチング工程を行うことによって、回路基板１００とこれに実装される半導体直接回路との接合力が、残留したソルダーレジスト１６０によって低下することを防止することができるようになり、信頼性を向上することができる。
【００６５】
前述のように、本発明の実施の形態１による高密度回路基板形成方法によって製造された回路基板１００は、基板１１０の上下部内側に上部微細回路パターン１２０及び下部微細回路パターン１３０を埋め込むことによって、上部微細回路パターン１２０及び下部微細回路パターン１３０と基板１１０との密着力が向上し、上部微細回路パターン１２０及び下部微細回路パターン１３０が基板１１０から分離することを防止することができる。
【００６６】
また、上部微細回路パターン１２０及び下部微細回路パターン１３０を基板１１０内に埋め込み、その上部にパッド１５０を設けることによって、パッドの大きさを減らすことができると共に、上部微細回路パターン１２０及び下部微細回路パターン１３０とパッド１５０との高さを減らすことができ、回路基板１００の厚さを減らすことができる。
【００６７】
実施の形態２
以下に、添付図面を参照して、本発明の好適な実施の形態２にかかる高密度回路基板について詳細に説明する。ただし、実施の形態１の構成のうち、実施の形態２と同一の部分についての説明は省略し、異なる構成についてのみ詳記する。
【００６８】
図１４は、本発明の好適な実施の形態２にかかる高密度回路基板の断面図であり、図１５は本発明の好適な実施の形態２にかかる高密度回路基板の変形例を示した断面図である。
【００６９】
まず、図１４に示すように、本発明の好適な実施の形態２にかかる高密度回路基板２００は、内部に２個層の回路パターン２２０、２３０が設けられた第１〜第３の基板２１０、２２５、２３５の上下部内側に、上部パターン２４０及び下部微細回路パターン２５０が埋め込まれる。
【００７０】
ここで、高密度回路基板２００の内部には、上部微細回路パターン２４０と下部微細回路パターン２５０とが互いに電気的に導通するためのビア２１５が設けられる。
【００７１】
また、図１５に示すように、本発明の好適な実施の形態２の変形例にかかる高密度回路基板３００は、４個層の回路パターン３２０、３３０、３４０、３５０が設けられた第１〜第５の基板３１０、３２５、３３５、３４５、３５５の上下部内側に、上部微細回路パターン３６０及び下部微細回路パターン３７０が埋め込まれる。
【００７２】
ここで、図１４及び図１５のように、多数の回路パターン層から成る回路基板２００、３００の上部微細回路パターン２４０、３６０及び下部微細回路パターン２５０、３７０は、前述の実施の形態１と同様な方法によって設けることができる。
【００７３】
すなわち、第１の銅箔積層部１１及び第２の銅箔積層部２１上に下部微細回路パターン２５０、３７０および上部微細回路パターン２４０、３６０をそれぞれ設けた後、これらを向き合うように反転させて押圧することによって、基板内に埋め込むことができる。
【００７４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００７５】
【図１】本発明の好適な実施の形態１にかかる高密度回路基板の断面斜視図である。
【図２】本発明の好適な実施の形態１にかかる高密度回路基板の斜視図である。
【図３】本発明の好適な実施の形態１にかかる高密度回路基板の平面図である。
【図４】本発明の好適な実施の形態１にかかる高密度回路基板の形成過程を示した工程断面図である。
【図５】高密度回路基板の形成過程を示した工程断面図である。
【図６】高密度回路基板の形成過程を示した工程断面図である。
【図７】高密度回路基板の形成過程を示した工程断面図である。
【図８】高密度回路基板の形成過程を示した工程断面図である。
【図９】高密度回路基板の形成過程を示した工程断面図である。
【図１０】高密度回路基板の形成過程を示した工程断面図である。
【図１１】高密度回路基板の形成過程を示した工程断面図である。
【図１２】高密度回路基板の形成過程を示した工程断面図である。
【図１３】高密度回路基板の形成過程を示した工程断面図である。
【図１４】本発明の好適な実施の形態２にかかる高密度回路基板の断面図である。
【図１５】本発明の変形例にかかる高密度回路基板の断面図である。
【符号の説明】
【００７６】
１００ 高密度回路基板
１１０ 基板
１２０ 上部微細回路パターン
１３０ 下部微細回路パターン
１４０ ビア
１５０ パッド
１６０ ソルダーレジスト
【技術分野】
【０００１】
本発明は、高密度回路基板及びその形成方法に関するものである。
【背景技術】
【０００２】
近年、電子機器に用いられる半導体集積回路の高密度化及び高集積化に伴って、半導体集積回路の電極端子の多ピン化及び半導体集積回路が実装される回路基板の微細ピッチ（ｆｉｎｅ ｐｉｔｃｈ）化が急速に進んでいる。
【０００３】
このような半導体集積回路を回路基板上に実装する技術として、配線遅延を少なくするためにフリップチップ（ｆｌｉｐ ｃｈｉｐ）実装が広く用いられている。フリップチップ実装では、回路基板のパッド上にソルダーバンプ（ｓｏｌｄｅｒ ｂｕｍｐ）を設けた後、フリップチップの電極端子を該ソルダーバンプ上に位置させて貼り合せることが一般的に行われている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、電極端子の数が益々増加する次世代半導体集積回路を回路基板に実装するためには、該回路基板に１００μｍ以下の微細ピッチに対応するバンプを設ける必要があるが、現在のソルダーバンプ形成技術で対応することは困難である。
【０００５】
また、半導体集積回路の集積度が増加し、これを実装するための回路基板も微細ピッチを有する回路パターンで形成されなければならないという問題もある。
【０００６】
本発明は上記の問題点に鑑みて成されたものであって、その目的は、回路パターンを微細ピッチ化すると共に、該基板と該回路パターンとの密着度を増加させて信頼性を向上することができる、高密度回路基板及びその形成方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために、本発明の一好適な実施の形態による高密度回路基板は、上下部内側に微細回路パターンが埋め込まれた基板と、前記基板の上下部の微細回路パターンが互いに電気的に導通するように、前記基板の内部に設けられたビアと、前記基板の上部の微細回路パターン上に設けられたパッドと、前記基板の上下部上に設けられたソルダーレジストと、を含む。これによって、回路パターンを微細ピッチ化すると共に、該基板と該回路パターンとの密着度を増加させて信頼性を向上することができる。
【０００８】
ここで、前記微細回路パターンは１５μｍ以下の幅を有し、前記微細回路パターン、前記パッド及び前記ビアは、ＣｕまたはＡｇによって形成されてもよい。
【０００９】
また、前記パッドは７０μｍ以下の幅を有し、前記パッドの上部は前記基板の外部に露出されてもよい。
【００１０】
特に、前記ソルダーレジストは、前記パッドの高さと同じ高さに設けられるか、または前記パッドの高さより低い高さに設けられてもよい。また、前記基板の下部の前記ソルダーレジストは、前記基板の下部の微細回路パターンの下部がオープンされてもよい。
【００１１】
また、上記目的を達成するために、本発明の他の好適な実施の形態による密度回路基板形成方法は、基板の上下部内側に微細回路パターンを埋め込むステップと、前記基板の下部の微細回路パターンが露出するようにビアホールを設け、前記基板の上部にパッドが設けられる領域及びビアホールをオープンさせるためのドライフィルムパターンを設けるステップと、メッキ工程によって前記ビアホールを埋め込んでパッドを設けるステップと、前記ドライフィルムパターンを除去した後、前記基板の上下部に前記パッドの上部が露出するようにソルダーレジストを設けるステップと、を含む。
【００１２】
ここで、前記基板の上下部内側に微細回路パターンを埋め込む前記ステップは、接着層を挟んで上下部に第１の銅箔積層部及び第２の銅箔積層部を貼り合せるステップと、前記第１の銅箔積層部及び第２の銅箔積層部上に微細回路パターンを設けるステップと、前記第１の銅箔積層部及び第２の銅箔積層部を前記接着層から分離させ、各々上下反転し、前記基板を挟んで押圧して、前記基板の上下部内側に微細回路パターンを埋め込むステップとを含む。
【００１３】
また、前記第１の銅箔積層部及び第２の銅箔積層部は、第１の銅膜、異種メタル層及び第２の銅膜を順次積層して設けられ、前記微細回路パターンは、１５μｍ以下の幅に設けられ、前記微細回路パターン及び前記パッドは、ＣｕまたはＡｇによって設けられてもよい。
【００１４】
また、前記ビアホールは、レーザ加工法またはエッチング工程によって設けられてもよく、前記ビアホールを設けた後、デスミア工程を行うステップをさらに含んでもよい。
【００１５】
また、前記ドライフィルムパターンを設ける前に、金属シード層を設けるステップをさらに含んでもよく、前記金属シード層は、ＣｕまたはＡｇによって形成されてもよい。この場合、前記ドライフィルムパターンを除去した後、前記ドライフィルムパターンの下部に設けられた前記金属シード層を除去するステップをさらに含んでもよい。
【００１６】
ここで、前記パッドは、７０μｍ以下の幅に設けられてもよい。
【００１７】
また、前記ソルダーレジストを設けた後、前記パッド上に設けられた前記ソルダーレジストを除去するためのエッチング工程を行うステップをさらに含んでもよく、前記エッチング工程は、プラズマエッチング工程、湿式エッチング工程及び反応性イオンエッチング工程のうちの一つを用いてもよい。
【００１８】
前記ソルダーレジストは、前記パッドの高さと同じ高さに設けられるか、または前記パッドの高さより低い高さに設けられてもよい。
【００１９】
また、上記目的を達成するために、本発明のさらに他の好適な実施の形態による高密度回路基板は、内側に回路パターンが多数の層によって設けられ、上下部内側に微細回路パターンが埋め込まれた基板と、前記微細回路パターンが互いに電気的に導通するように、各層の回路パターンと連結されたビアと、前記基板の上部の微細回路パターン上に設けられたパッドと、前記パッドの上部を露出させ、前記基板の上下部上に設けられたソルダーレジストと、を含む。
【００２０】
また、上記目的を達成するために、本発明のさらに他の好適な実施の形態による高密度回路基板形成方法は、内部に多数層の回路パターンが設けられた基板の上下部内側に微細回路パターンを埋め込むステップと、前記基板の下部の微細回路パターンが露出するようにビアホールを設け、前記基板の上部にパッドが設けられる領域及び前記ビアホールをオープンさせるためのドライフィルムパターンを設けるステップと、メッキ工程によって前記ビアホールを埋め込んでパッドを設けるステップと、前記ドライフィルムパターンを除去した後、前記基板の上下部に前記パッドの上部が露出するようにソルダーレジストを設けるステップと、を含む。
【発明の効果】
【００２１】
本発明の高密度回路基板及びその形成方法によれば、基板の上部に設けられる微細回路パターンを基板の上部内側に埋め込み、該基板の上部に設けられたパッドをバンプとして用いることによって、回路パターンを微細ピッチ化することができるという効果を奏する。
【００２２】
また、本発明によれば、回路パターンを基板内に埋め込んで該基板との密着度を向上し、該回路パターンが基板から分離される現象を防止することによって、信頼性を向上することができるという効果を奏する。
【発明を実施するための最良の形態】
【００２３】
本発明のさらなる目的および本発明によって得られる利点は、以下において図面を参照して説明される実施の形態から一層明らかになる。
【００２４】
実施の形態１
以下、添付図面を参照して、本発明の好適な実施の形態１による高密度回路基板の構成及び形成方法について説明する。
【００２５】
図１は、本発明の実施の形態１にかかる高密度回路基板の断面斜視図であり、図２は、本発明の実施の形態１にかかる高密度回路基板の斜視図であり、図３は、本発明の実施の形態１にかかる高密度回路基板の平面図である。
【００２６】
まず、図１に示すように、本発明の実施の形態１にかかる高密度回路基板１００は、基板１１０と、基板１１０の上下部内側に埋め込まれた上部微細回路パターン１２０及び下部微細回路パターン１３０と、上部微細回路パターン１２０及び下部微細回路パターン１３０を電気的に導通させるためのビア１４０と、上部微細回路パターン１２０上に設けられたパッド１５０と、基板１１０の上下部に設けられたソルダーレジスト１６０とを含む。
【００２７】
特に、図２に示すように、上部微細回路パターン１２０は、基板１１０の上面上に貼り付けの形態ではなく、上部内側に埋め込まれた形態で設けられることによって、基板１１０との密着力を増加させている。
【００２８】
これによって、上部微細回路パターン１２０は、一層の高密度に応じて幅が狭小化したとしても、基板１１０の上部内側に埋め込まれることによって、接着面積が増加し、基板１１０からの分離を防止することができると共に、厚さを減らすことができる。
【００２９】
また、上部微細回路パターン１２０の上部に設けられたパッド１５０は、ソルダーレジスト１６０の高さと同じかそれよりも高くなるように設けられる。これによって、パッド１５０が外部に露出して所定の高さを有するようになり、パッド１５０をバンプとして用いることができる。
【００３０】
すなわち、高密度回路基板１００の上部にフリップチップのような高集積化部品を実装する場合、ソルダーバンプのような付加的な接着手段を用いずにパッド１５０をバンプとして用いることによって、工程を単純にし、製造費用を減らすことができる。
【００３１】
ここで、本発明の好適な実施の形態１による高密度回路基板１００の平面を示した図３のように、上部微細回路パターン１２０は、１５μｍ以下の微細パターンを有することができる。
【００３２】
また、パッド１５０は、７０μｍ以下の大きさで設けられてもよく、パッド１５０と隣接する上部微細回路パターン１２０との間またはパッド１５０同士の間の隔離距離は、１５μｍ以上であることが望ましい。
【００３３】
ここで、パッド１５０と隣接する上部微細回路パターン１２０との間またはパッド１５０同士の間の隔離距離を確保する理由は、パッド１５０及び上部微細回路パターン１２０が導電性材料から成るため、隣接するパッド１５０または上部微細回路パターン１２０による電気的干渉の影響を受けないためである。
【００３４】
そして、上部微細回路パターン１２０、ビア１４０及びパッド１５０は、Ｃｕ、Ａｇなどのような導電性材料から成ってもよい。
【００３５】
一方、基板１１０の下部に埋め込まれた下部微細回路パターン１３０は、上部微細回路パターン１２０と同じ導電性材料からなる。また、下部微細回路パターン１３０の下部にはソルダーレジスト１６０が形成されずに、オープンされることによって、これに実装されるべき部品と電気的に連結される。
【００３６】
上述したような構成でなされた本発明の好適な実施の形態１による高密度回路基板の形成方法について、図４〜図１３を参照して以下に詳細に説明する。
【００３７】
図４〜図１３は、本発明の好適な実施の形態１による高密度回路基板の形成過程を示した工程断面図である。
【００３８】
まず、図４に示すように、本発明の好適な実施の形態１による高密度回路基板１００の形成方法においては、第１の銅膜１０、７０と、異種メタル層２０、６０と、第２の銅膜３０、５０とを順次積層して、第１の銅箔積層部１１及び第２の銅箔積層部２１を各々設ける。
【００３９】
続いて、第１の銅箔積層部１１と第２の銅箔積層部２１とを接着層４０を挟んで、第２の銅膜３０、５０が向き合うように接着する。
【００４０】
第１の銅箔積層部１１と第２の銅箔積層部２１とを接合させた後、図５に示すように、第１の銅膜１０、７０上に上部微細回路パターン１２０及び下部微細回路パターン１３０を設けるための第１のドライフィルムパターン（ｄｒｙ ｆｉｌｍ ｐａｔｔｅｒｎ）８０をそれぞれ設ける。
【００４１】
ここで、第１のドライフィルムパターン８０は、後の工程にて設けられる上部微細回路パターン１２０が隣接する上部微細回路パターン１２０との電気的干渉の影響を受けないようにするため、少なくとも１５μｍ以上の隔離距離をおいてパターニングされることが望ましい。
【００４２】
第１のドライフィルムパターン８０を設けた後、メッキ工程を行うことによって、第１の銅箔積層部１１の第１の銅膜１０上に下部微細回路パターン１３０を設け、第２の銅箔積層部２１の第１の銅膜７０上に上部微細回路パターン１２０を設ける。
【００４３】
特に、前記メッキ工程は第１の銅膜１０、７０を金属シード層として用いて、無電解メッキ工程または電解メッキ工程で実現することができる。また、上部微細回路パターン１２０及び下部微細回路パターン１３０は、ＣｕまたはＡｇを用いて設けてもよい。
【００４４】
上部微細回路パターン１２０及び下部微細回路パターン１３０を設けた後、第１の銅膜１０、７０上に残っている第１のドライフィルムパターン８０を除去する。
【００４５】
続いて、図６に示すように、接着層４０を介して第１の銅箔積層部１１と第２の銅箔積層部２１とを分離する。このように分離された第１の銅箔積層部１１及び第２の銅箔積層部２１を各々反転し、上部微細回路パターン１２０と下部微細回路パターン１３０とが相対するように位置させた上、第１の銅箔積層部１１と第２の銅箔積層部１２との間に基板１１０を配置する。
【００４６】
そして、基板１１０を挟んで第１の銅箔積層部１１と第２の銅箔積層部２１とを押圧することによって、図７に示すように、基板１１０の上下部内側に、上部微細回路パターン１２０及び下部微細回路パターン１３０を埋め込む。
【００４７】
上部微細回路パターン１２０及び下部微細回路パターン１３０を基板１１０の上下部に埋め込んだ後、図８に示すように、第１の銅箔積層部１１及び第２の銅箔積層部２１における第２の銅膜３０、５０と異種メタル層２０、６０とを順次除去する。
【００４８】
特に、異種メタル層２０、６０は、肉厚の第２の銅膜３０、５０の除去の際にエッチング停止膜として使われ、第１の銅膜１０、７０が除去されることを防止することができる。
【００４９】
異種メタル層２０、６０と第２の銅膜３０、５０とを除去した後、図９に示すように、前記基板１１０内に下部微細回路パターン１３０の上部が露出するように、ビアホール１４０ａを形成する。
【００５０】
ここで、ビアホール１４０ａの加工方法として、レーザ加工方法を用いて選択的に下部微細回路パターン１３０の上部までにエッチングするか、またはビアホール１４０ａの形成領域のみをオープンさせたドライフィルムパターンを設けてエッチングするエッチング工程などを採用することができる。
【００５１】
ビアホール１４０ａを設けた後、エッチング工程によってビアホール１４０ａ上に残留した基板１１０の破片を除去するために、デスミア工程をさらに行うことが望ましい。
【００５２】
その次に、図１０に示すように、ビアホール１４０ａ内に金属シード層１４１を蒸着する。この時、金属シード層１４１は導電性材料のＣｕまたはＡｇを用いて設けてもよい。
【００５３】
金属シード層１４１を設けた後、第１の銅膜１０、７０上に第２のドライフィルムパターン１５１を設ける。該第２のドライフィルムパターン１５１は、後述のパッドを設けるためのパターンであって、第１の銅膜７０上のパッド形成領域のみがオープンされる。
【００５４】
前記第２のドライフィルムパターン１５１をメッキ防止膜として用いて、メッキ工程を行うことによって、図１１に示すように、第２のドライフィルムパターン１５１のオープン領域にパッド１５０を設け、金属シード層１４１を成長させてビアホール１４０ａを充填することによって、ビア１４０を形成することができる。
【００５５】
ここで、パッド１５０及びビア１４０は、電気的特性を有する材料でなければならないため、導電性材料のＣｕまたはＡｇを用いて設けられることが望ましい。
【００５６】
また、パッド１５０は、上部微細回路パターン１２０の上部に設けられ、７０μｍ以下の大きさを有することが望ましい。特に、パッド１５０は隣接するパッド１５０または上部微細回路パターン１２０との電気的干渉の影響を受けないように、少なくとも１５μｍの隔離距離をおいて設けることが望ましい。
【００５７】
パッド１５０及びビア１４０を設けた後、エッチング工程によって、パッド１５０の形成されていない基板１１０の上部における第１の銅膜１０、７０を除去する。
【００５８】
続いて、図１３に示すように、ソルダーレジスト１６０を、基板１１０を挟んで押圧することによって、基板１１０の上下部に位置させる。
【００５９】
なお、基板１１０の下部に設けられたソルダーレジスト１６０は、下部微細回路パターン１３０が外部に露出するように、下部微細回路パターン１３０の下部においてオープンされることが望ましい。また、下部微細回路パターン１３０は、上部微細回路パターン１２０より広い幅に設けることができるため、外部の素子と直接接続するかまたはソルダーバンプなどを更に設けて接続させることができる。
【００６０】
特に、基板１１０の上部に設けられたソルダーレジスト１６０は、パッド１５０の高さと同じ高さになるか、またはパッド１５０の高さより低くなるように外部に露出して設けられる。
【００６１】
これによって、パッド１５０上にソルダーバンプなどを更に設けることなく、パッド１５０をバンプとして用いることになって、高密度の回路基板１００を設けることができる。
【００６２】
一方、ソルダーレジスト１６０を設けた後、ソルダーレジスト１６０の押圧時、パッド１５０上に残留したソルダーレジスト１６０を除去するために、エッチング工程を行うステップをさらに行ってもよい。
【００６３】
この場合、ソルダーレジスト１６０のエッチング工程としては、プラズマエッチング工程（ｐｌａｓｍａ ｅｔｃｈｉｎｇ ｐｒｏｃｅｓｓ）、湿式エッチング工程（ｗｅｔ ｅｔｃｈｉｎｇ ｐｒｏｃｅｓｓ）、または反応性イオンエッチング工程（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ ｐｒｏｃｅｓｓ）などを採用することできる。
【００６４】
このようなエッチング工程を行うことによって、回路基板１００とこれに実装される半導体直接回路との接合力が、残留したソルダーレジスト１６０によって低下することを防止することができるようになり、信頼性を向上することができる。
【００６５】
前述のように、本発明の実施の形態１による高密度回路基板形成方法によって製造された回路基板１００は、基板１１０の上下部内側に上部微細回路パターン１２０及び下部微細回路パターン１３０を埋め込むことによって、上部微細回路パターン１２０及び下部微細回路パターン１３０と基板１１０との密着力が向上し、上部微細回路パターン１２０及び下部微細回路パターン１３０が基板１１０から分離することを防止することができる。
【００６６】
また、上部微細回路パターン１２０及び下部微細回路パターン１３０を基板１１０内に埋め込み、その上部にパッド１５０を設けることによって、パッドの大きさを減らすことができると共に、上部微細回路パターン１２０及び下部微細回路パターン１３０とパッド１５０との高さを減らすことができ、回路基板１００の厚さを減らすことができる。
【００６７】
実施の形態２
以下に、添付図面を参照して、本発明の好適な実施の形態２にかかる高密度回路基板について詳細に説明する。ただし、実施の形態１の構成のうち、実施の形態２と同一の部分についての説明は省略し、異なる構成についてのみ詳記する。
【００６８】
図１４は、本発明の好適な実施の形態２にかかる高密度回路基板の断面図であり、図１５は本発明の好適な実施の形態２にかかる高密度回路基板の変形例を示した断面図である。
【００６９】
まず、図１４に示すように、本発明の好適な実施の形態２にかかる高密度回路基板２００は、内部に２個層の回路パターン２２０、２３０が設けられた第１〜第３の基板２１０、２２５、２３５の上下部内側に、上部パターン２４０及び下部微細回路パターン２５０が埋め込まれる。
【００７０】
ここで、高密度回路基板２００の内部には、上部微細回路パターン２４０と下部微細回路パターン２５０とが互いに電気的に導通するためのビア２１５が設けられる。
【００７１】
また、図１５に示すように、本発明の好適な実施の形態２の変形例にかかる高密度回路基板３００は、４個層の回路パターン３２０、３３０、３４０、３５０が設けられた第１〜第５の基板３１０、３２５、３３５、３４５、３５５の上下部内側に、上部微細回路パターン３６０及び下部微細回路パターン３７０が埋め込まれる。
【００７２】
ここで、図１４及び図１５のように、多数の回路パターン層から成る回路基板２００、３００の上部微細回路パターン２４０、３６０及び下部微細回路パターン２５０、３７０は、前述の実施の形態１と同様な方法によって設けることができる。
【００７３】
すなわち、第１の銅箔積層部１１及び第２の銅箔積層部２１上に下部微細回路パターン２５０、３７０および上部微細回路パターン２４０、３６０をそれぞれ設けた後、これらを向き合うように反転させて押圧することによって、基板内に埋め込むことができる。
【００７４】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなく特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【００７５】
【図１】本発明の好適な実施の形態１にかかる高密度回路基板の断面斜視図である。
【図２】本発明の好適な実施の形態１にかかる高密度回路基板の斜視図である。
【図３】本発明の好適な実施の形態１にかかる高密度回路基板の平面図である。
【図４】本発明の好適な実施の形態１にかかる高密度回路基板の形成過程を示した工程断面図である。
【図５】高密度回路基板の形成過程を示した工程断面図である。
【図６】高密度回路基板の形成過程を示した工程断面図である。
【図７】高密度回路基板の形成過程を示した工程断面図である。
【図８】高密度回路基板の形成過程を示した工程断面図である。
【図９】高密度回路基板の形成過程を示した工程断面図である。
【図１０】高密度回路基板の形成過程を示した工程断面図である。
【図１１】高密度回路基板の形成過程を示した工程断面図である。
【図１２】高密度回路基板の形成過程を示した工程断面図である。
【図１３】高密度回路基板の形成過程を示した工程断面図である。
【図１４】本発明の好適な実施の形態２にかかる高密度回路基板の断面図である。
【図１５】本発明の変形例にかかる高密度回路基板の断面図である。
【符号の説明】
【００７６】
１００ 高密度回路基板
１１０ 基板
１２０ 上部微細回路パターン
１３０ 下部微細回路パターン
１４０ ビア
１５０ パッド
１６０ ソルダーレジスト
【特許請求の範囲】
【請求項１】
上下部内側に微細回路パターンが埋め込まれた基板と、
前記基板の上下部の微細回路パターンが互いに電気的に導通するように、前記基板の内部に設けられたビアと、
前記基板の上部の微細回路パターン上に設けられたパッドと、
前記基板の上下部上に設けられたソルダーレジストと、
を含むことを特徴とする高密度回路基板。
【請求項２】
前記微細回路パターンは、１５μｍ以下の幅を有することを特徴とする請求項１に記載の高密度回路基板。
【請求項３】
前記微細回路パターン、前記パッド及び前記ビアは、ＣｕまたはＡｇによって形成されたことを特徴とする請求項１または２に記載の高密度回路基板。
【請求項４】
前記パッドは、７０μｍ以下の幅を有することを特徴とする請求項１〜３のいずれか一つに記載の高密度回路基板。
【請求項５】
前記パッドの上部は、前記基板の外部に露出されたことを特徴とする請求項１〜４のいずれか一つに記載の高密度回路基板。
【請求項６】
前記ソルダーレジストは、前記パッドの高さと同じ高さに設けられることを特徴とする１〜５のいずれか一つに記載の高密度回路基板。
【請求項７】
前記ソルダーレジストは、前記パッドの高さより低い高さに設けられたことを特徴とする１〜５のいずれか一つに記載の高密度回路基板。
【請求項８】
前記基板の下部の前記ソルダーレジストは、前記基板の下部の微細回路パターンの下部がオープンされたことを特徴する請求項１〜７のいずれか一つに記載の高密度回路基板。
【請求項９】
内側に回路パターンが多数の層によって設けられ、上下部内側に微細回路パターンが埋め込まれた基板と、
前記微細回路パターンが互いに電気的に導通するように、各層の回路パターンと連結されたビアと、
前記基板の上部の微細回路パターン上に設けられたパッドと、
前記パッドの上部を露出させ、前記基板の上下部上に設けられたソルダーレジストと、を含むことを特徴とする高密度回路基板。
【請求項１０】
基板の上下部内側に微細回路パターンを埋め込むステップと、
前記基板の下部の微細回路パターンが露出するようにビアホールを設け、前記基板の上部にパッドが設けられる領域及びビアホールをオープンさせるためのドライフィルムパターンを設けるステップと、
メッキ工程によって前記ビアホールを埋め込んでパッドを設けるステップと、
前記ドライフィルムパターンを除去した後、前記基板の上下部に前記パッドの上部が露出するようにソルダーレジストを設けるステップと、
を含むことを特徴とする高密度回路基板形成方法。
【請求項１１】
前記基板の上下部内側に微細回路パターンを埋め込む前記ステップは、
接着層を挟んで上下部に第１の銅箔積層部及び第２の銅箔積層部を貼り合せるステップと、
前記第１の銅箔積層部及び前記第２の銅箔積層部上に微細回路パターンを設けるステップと、
前記第１の銅箔積層部及び第２の銅箔積層部を前記接着層から分離し、各々上下反転し、前記基板を挟んで押圧して、前記基板の上下部内側に微細回路パターンを埋め込むステップと、
を含むことを特徴とする請求項１０に記載の高密度回路基板形成方法。
【請求項１２】
前記第１の銅箔積層部及び第２の銅箔積層部は、第１の銅膜、異種メタル層及び第２の銅膜を順次積層して設けられることを特徴とする請求項１１に記載の高密度回路基板形成方法。
【請求項１３】
前記微細回路パターンは、１５μｍ以下の幅で設けられることを特徴とする請求項１０〜１２のいずれか一つに記載の高密度回路基板形成方法。
【請求項１４】
前記微細回路パターン及び前記パッドは、ＣｕまたはＡｇによって形成されることを特徴とする請求項１０〜１３のいずれか一つに記載の高密度回路基板形成方法。
【請求項１５】
前記ビアホールは、レーザ加工法またはエッチング工程によって形成されることを特徴とする請求項１０〜１４のいずれか一つに記載の高密度回路基板形成方法。
【請求項１６】
前記ビアホールを設けた後、デスミア工程を行うステップをさらに含むことを特徴とする請求項１０〜１５のいずれか一つに記載の高密度回路基板形成方法。
【請求項１７】
前記ドライフィルムパターンを設ける前に、金属シード層を設けるステップをさらに含むことを特徴とする請求項１０〜１６のいずれか一つに記載の高密度回路基板形成方法。
【請求項１８】
前記金属シード層は、ＣｕまたはＡｇによって形成されることを特徴とする請求項１７に記載の高密度回路基板形成方法。
【請求項１９】
前記ドライフィルムパターンを除去した後、前記ドライフィルムパターンの下部に設けられた前記金属シード層を除去するステップをさらに含むことを特徴とする請求項１７または１８に記載の高密度回路基板形成方法。
【請求項２０】
前記パッドは、７０μｍ以下の幅で形成されることを特徴とする請求項１０〜１９のいずれか一つに記載の高密度回路基板形成方法。
【請求項２１】
前記ソルダーレジストを設けた後、前記パッド上に設けられた前記ソルダーレジストを除去するためのエッチング工程を行うステップをさらに含むことを特徴とする請求項１０〜２０のいずれか一つに記載の高密度回路基板形成方法。
【請求項２２】
前記エッチング工程は、プラズマエッチング工程、湿式エッチング工程及び反応性イオンエッチング工程のうちの一つを用いることを特徴とする請求項２１に記載の高密度回路基板形成方法。
【請求項２３】
前記ソルダーレジストは、前記パッドの高さと同じ高さに設けられることを特徴とする請求項１０〜２２のいずれか一つに記載の高密度回路基板形成方法。
【請求項２４】
前記ソルダーレジストは、前記パッドの高さより低い高さに設けられることを特徴とする請求項１０〜２２のいずれか一つに記載の高密度回路基板形成方法。
【請求項２５】
内部に多数層の回路パターンが設けられた基板の上下部内側に微細回路パターンを埋め込むステップと、
前記基板の下部の微細回路パターンが露出するようにビアホールを設け、前記基板の上部にパッドが設けられる領域及び前記ビアホールをオープンさせるためのドライフィルムパターンを設けるステップと、
メッキ工程によって前記ビアホールを埋め込んでパッドを設けるステップと、
前記ドライフィルムパターンを除去した後、前記基板の上下部に前記パッドの上部が露出するようにソルダーレジストを設けるステップと、
を含むことを特徴とする高密度回路基板形成方法。
【請求項１】
上下部内側に微細回路パターンが埋め込まれた基板と、
前記基板の上下部の微細回路パターンが互いに電気的に導通するように、前記基板の内部に設けられたビアと、
前記基板の上部の微細回路パターン上に設けられたパッドと、
前記基板の上下部上に設けられたソルダーレジストと、
を含むことを特徴とする高密度回路基板。
【請求項２】
前記微細回路パターンは、１５μｍ以下の幅を有することを特徴とする請求項１に記載の高密度回路基板。
【請求項３】
前記微細回路パターン、前記パッド及び前記ビアは、ＣｕまたはＡｇによって形成されたことを特徴とする請求項１または２に記載の高密度回路基板。
【請求項４】
前記パッドは、７０μｍ以下の幅を有することを特徴とする請求項１〜３のいずれか一つに記載の高密度回路基板。
【請求項５】
前記パッドの上部は、前記基板の外部に露出されたことを特徴とする請求項１〜４のいずれか一つに記載の高密度回路基板。
【請求項６】
前記ソルダーレジストは、前記パッドの高さと同じ高さに設けられることを特徴とする１〜５のいずれか一つに記載の高密度回路基板。
【請求項７】
前記ソルダーレジストは、前記パッドの高さより低い高さに設けられたことを特徴とする１〜５のいずれか一つに記載の高密度回路基板。
【請求項８】
前記基板の下部の前記ソルダーレジストは、前記基板の下部の微細回路パターンの下部がオープンされたことを特徴する請求項１〜７のいずれか一つに記載の高密度回路基板。
【請求項９】
内側に回路パターンが多数の層によって設けられ、上下部内側に微細回路パターンが埋め込まれた基板と、
前記微細回路パターンが互いに電気的に導通するように、各層の回路パターンと連結されたビアと、
前記基板の上部の微細回路パターン上に設けられたパッドと、
前記パッドの上部を露出させ、前記基板の上下部上に設けられたソルダーレジストと、を含むことを特徴とする高密度回路基板。
【請求項１０】
基板の上下部内側に微細回路パターンを埋め込むステップと、
前記基板の下部の微細回路パターンが露出するようにビアホールを設け、前記基板の上部にパッドが設けられる領域及びビアホールをオープンさせるためのドライフィルムパターンを設けるステップと、
メッキ工程によって前記ビアホールを埋め込んでパッドを設けるステップと、
前記ドライフィルムパターンを除去した後、前記基板の上下部に前記パッドの上部が露出するようにソルダーレジストを設けるステップと、
を含むことを特徴とする高密度回路基板形成方法。
【請求項１１】
前記基板の上下部内側に微細回路パターンを埋め込む前記ステップは、
接着層を挟んで上下部に第１の銅箔積層部及び第２の銅箔積層部を貼り合せるステップと、
前記第１の銅箔積層部及び前記第２の銅箔積層部上に微細回路パターンを設けるステップと、
前記第１の銅箔積層部及び第２の銅箔積層部を前記接着層から分離し、各々上下反転し、前記基板を挟んで押圧して、前記基板の上下部内側に微細回路パターンを埋め込むステップと、
を含むことを特徴とする請求項１０に記載の高密度回路基板形成方法。
【請求項１２】
前記第１の銅箔積層部及び第２の銅箔積層部は、第１の銅膜、異種メタル層及び第２の銅膜を順次積層して設けられることを特徴とする請求項１１に記載の高密度回路基板形成方法。
【請求項１３】
前記微細回路パターンは、１５μｍ以下の幅で設けられることを特徴とする請求項１０〜１２のいずれか一つに記載の高密度回路基板形成方法。
【請求項１４】
前記微細回路パターン及び前記パッドは、ＣｕまたはＡｇによって形成されることを特徴とする請求項１０〜１３のいずれか一つに記載の高密度回路基板形成方法。
【請求項１５】
前記ビアホールは、レーザ加工法またはエッチング工程によって形成されることを特徴とする請求項１０〜１４のいずれか一つに記載の高密度回路基板形成方法。
【請求項１６】
前記ビアホールを設けた後、デスミア工程を行うステップをさらに含むことを特徴とする請求項１０〜１５のいずれか一つに記載の高密度回路基板形成方法。
【請求項１７】
前記ドライフィルムパターンを設ける前に、金属シード層を設けるステップをさらに含むことを特徴とする請求項１０〜１６のいずれか一つに記載の高密度回路基板形成方法。
【請求項１８】
前記金属シード層は、ＣｕまたはＡｇによって形成されることを特徴とする請求項１７に記載の高密度回路基板形成方法。
【請求項１９】
前記ドライフィルムパターンを除去した後、前記ドライフィルムパターンの下部に設けられた前記金属シード層を除去するステップをさらに含むことを特徴とする請求項１７または１８に記載の高密度回路基板形成方法。
【請求項２０】
前記パッドは、７０μｍ以下の幅で形成されることを特徴とする請求項１０〜１９のいずれか一つに記載の高密度回路基板形成方法。
【請求項２１】
前記ソルダーレジストを設けた後、前記パッド上に設けられた前記ソルダーレジストを除去するためのエッチング工程を行うステップをさらに含むことを特徴とする請求項１０〜２０のいずれか一つに記載の高密度回路基板形成方法。
【請求項２２】
前記エッチング工程は、プラズマエッチング工程、湿式エッチング工程及び反応性イオンエッチング工程のうちの一つを用いることを特徴とする請求項２１に記載の高密度回路基板形成方法。
【請求項２３】
前記ソルダーレジストは、前記パッドの高さと同じ高さに設けられることを特徴とする請求項１０〜２２のいずれか一つに記載の高密度回路基板形成方法。
【請求項２４】
前記ソルダーレジストは、前記パッドの高さより低い高さに設けられることを特徴とする請求項１０〜２２のいずれか一つに記載の高密度回路基板形成方法。
【請求項２５】
内部に多数層の回路パターンが設けられた基板の上下部内側に微細回路パターンを埋め込むステップと、
前記基板の下部の微細回路パターンが露出するようにビアホールを設け、前記基板の上部にパッドが設けられる領域及び前記ビアホールをオープンさせるためのドライフィルムパターンを設けるステップと、
メッキ工程によって前記ビアホールを埋め込んでパッドを設けるステップと、
前記ドライフィルムパターンを除去した後、前記基板の上下部に前記パッドの上部が露出するようにソルダーレジストを設けるステップと、
を含むことを特徴とする高密度回路基板形成方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【公開番号】特開２００９−２５３２６１（Ｐ２００９−２５３２６１Ａ）
【公開日】平成２１年１０月２９日（２００９．１０．２９）
【国際特許分類】
【出願番号】特願２００８−１４３０５４（Ｐ２００８−１４３０５４）
【出願日】平成２０年５月３０日（２００８．５．３０）
【出願人】（５９１００３７７０）三星電機株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２１年１０月２９日（２００９．１０．２９）
【国際特許分類】
【出願日】平成２０年５月３０日（２００８．５．３０）
【出願人】（５９１００３７７０）三星電機株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]