CMOSFETデバイスおよびその製造方法
【課題】CMOSデバイスに新たに出現した中性子起因のバイポーラ型エラーモードMCBIに高い耐性を持つCMOSデバイスの新たな構造とその製造方法を提供する。
【解決手段】CMOSデバイスにおいて、両特性のMOSFET下面に埋め込みNウェル9を形成するトリプルウェル構造を有し、nMOSFETのストレージノード直下を含む領域または隣接する領域に、p−ウェル10とp基板12を電気的に接続する導通部8を形成する。これにより、正孔の逃げ道を形成する。この結果、p−ウェル10内のpn接合を中性子との核反応によって生成した2次イオンが貫通する際に残る正孔によるp−ウェル10の電位上昇を抑制できる。
【解決手段】CMOSデバイスにおいて、両特性のMOSFET下面に埋め込みNウェル9を形成するトリプルウェル構造を有し、nMOSFETのストレージノード直下を含む領域または隣接する領域に、p−ウェル10とp基板12を電気的に接続する導通部8を形成する。これにより、正孔の逃げ道を形成する。この結果、p−ウェル10内のpn接合を中性子との核反応によって生成した2次イオンが貫通する際に残る正孔によるp−ウェル10の電位上昇を抑制できる。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、半導体デバイスに関し、特に、底面部分アイソレーション型のCMOSFETデバイス(単にCMOSデバイスとも記す)において、宇宙線中性子に起因するエラーを低減する技術に適用して有効な技術に関するものである。
【背景技術】
【0002】
半導体デバイスの微細化につれ、宇宙線中性子ソフトエラーの問題が特にSRAMについて顕在化している。地上に到達した極めて高いエネルギーを有する中性子がデバイスを構成する原子核内に突入すると核内の核子(中性子、陽子)が衝突を繰り返し、特に高いエネルギーを持った核子は核外に放出される。核子が核外に飛び出すだけの運動エネルギーを持ち得ない状態になると、励起状態にある残留原子核から陽子、中性子、重陽子、アルファ粒子などの軽粒子が蒸発する過程が続き、最終的に残留核も反挑エネルギーを持つため、これらの2次粒子は全てその飛程に見合った距離デバイスの中を飛ぶことになる。
【0003】
電荷を持った2次イオンがSRAMの“high”状態にあるストレージノードの空乏層を通過すると、アルファ線ソフトエラー同様、ファネリングメカニズムによってストレージノードに電荷が収集され、臨界電荷量以上の電荷が収集されると“high”状態が“low”状態に推移し、ソフトエラーになる。
【0004】
これが、中性子ソフトエラーのメカニズムとして考えられてきた典型的なメカニズムであるが、100nm前後のSRAMの微細化に伴い、このメカニズムでは説明できないモードが多数報告されるようになってきた[非特許文献2−6]。シングルイベントラッチアップ(SEL)はその代表例で、米国の標準JESD89−3では、書き換えができないエラーで、パワーサイクル(電源再立ち上げ)で修復するエラーを指し、発火したり、溶断したりしたハードエラーの色合いの濃い旧来のラッチアップとは別物である。
【0005】
書き換えができないが、リセットで修復するメモリのエラーモードがあり、これはSEFI(Single Event Functional Interrupt)と呼ばれ、周辺回路のエラーと考えられている。SELもSEFIもマルチセルアップセット(MCU)(1回のイベントで複数のビットがエラーになる現象。実用上ECCが効かない致命性の高い同一ワードの多ビットエラーはマルチビットアップセット(MBU)と呼んで、MCUとは区別することが現在世界標準になっていることを付記したい。)である。
【0006】
宇宙線中性子に起因するエラーを抑制する技術として、例えば、特許文献1−5や非特許文献1等に記載される技術がある。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2005−175447号公報
【特許文献2】特開2005−142321号公報
【特許文献3】特開2005−259938号公報
【特許文献4】特開2006−120852号公報
【特許文献5】特開2005−166723号公報
【非特許文献】
【0008】
【非特許文献1】T.Nakauchi(SONY Corp.),N.Mikami,A.Oyama,H.Kobayashi,H.Usui,J.Kase,”A Novel Technique for Mitigating Neutron−Induced Multi−Cell Upset by means of Back Bias,”IRPS 2008,Phoenix,Arizona,April 27−May 1,No.2F.2,pp.187−191(2008).
【非特許文献2】E.Ibe,S.Chung,S.Wen,H.Yamaguchi,Y.Yahagi,H.Kameyama,S.Yamamoto,and T.Akioka,’Spreading Diversity in Multi−cell Neutron−Induced Upsets with Device Scaling’,2006 CICC,San Jose,CA.,September 10−13,2006,pp.437−444(2006).
【非特許文献3】P.Shivakumar(University of Texas at Austin),M.Kistler,W Keckler.S,DougBurger,Lorenzo.A.,”Modeling the Effect of Technology Trends on the Soft Error Rate of Combinational Logic,”Int’l Conf.on Dependable Systems and Networks,pp.389−398(2002).
【非特許文献4】P.E.Dodd,M.R.Shaneyfelt,J.R.Schwank,and G.L.Hash,’Neutron−induced latchup in SRAMs at ground level’,2003 IRPS,Reno,Nevada,No.2B.1,pp.51−55(2003)
【非特許文献5】A.Bougerol(EADS),F.Miller,N.Buard,”SDRAM Architecture & Single Event Effects Revealed with Laser,”IOLTS,Rhodes,Greece,July 7−9,No.iolts08−38(2008).
【非特許文献6】X.Zhu,X.Deng,R.Baumann,S.Krishnan,”A Quantitative Assessment of Charge Collection Efficiency of N+ and P+ Diffusion Areas in Terrestrial Neutron Environment,”TNS Vol.53,No.6,p.2156(2007)
【非特許文献7】E.Ibe,H.Kameyama,Y.Yahagi,K.Nishimoto,Y.Takahashi,’Distinctive Asymmetry in Neutron−Induced Multiple Error Patterns of 0.13um process SRAM’,RASEDA2004,Tsukuba,October 6−8,2004,pp.19−23(2004)
【非特許文献8】N.Seifert,V.Zia,”Assessing the impact of scaling on the efficacy of spatial redundancy based mitigation schemes for terrestrial applications,,”IEEE Workshop on Silicon Errors in Logic−System Effects 3,Austin Texas,April 3,4(2007).
【発明の概要】
【発明が解決しようとする課題】
【0009】
ところで、前記のような宇宙線中性子に起因するエラーを抑制する技術に関して、本発明者が検討した結果、以下のようなことが明らかとなった。
【0010】
特許文献1では、トランジスタのソース・ドレインを構成する拡散層(ストレージノード)直下に酸化膜を形成する。2次イオンが通過しても空乏層がストレージノード側面のみに形成されるため、電荷収集が事実上ほとんど起きず、エラーを激減できる。pn接合も少なくなるのでラッチアップも発生しにくくなる構造およびその製造技術を提供している。しかしながら、埋め込み酸化膜を部分的に形成する技術は確立されていないため、実現にはしばらくの開発期間を要する。
【0011】
特許文献2では、高濃度基板(PonP+基板)にPウェルとNウェルを形成し、その下層に埋め込みNウェルを形成する。PウェルにNMOSFETを、NウェルにPMOSFETを形成し通常のトリプルウェル構造とした上で、Pウェル電位を所定電位に接続するPウェル電位接続部を設け、このPウェル電位接続部の直下領域には前記埋め込みNウェルが存在しない領域を設ける。埋め込みNウェルによってソフトエラー耐性を向上し、Pウェルを基板に接続することでラッチアップ耐性を向上する技術を提供している。そもそも、埋め込みNウェルは低抵抗部を形成するため、それ自身もラッチアップ対策になっており、微細化が進行するほど、pn接合の距離も短くなるため、ラッチアップが発生しやすくなることを注記したい。しかしながら、ドレインノード直下には埋め込みNウェルが形成されているため、本発明者らが発見した後述するバイポーラモードのエラーであるMCBI(Mult−Coupled Bipolar Interaction)の発生を抑制することはできない。
【0012】
特許文献3では、STIの下面にp−ウェルとp−基板の電気的接続部分を設け、この部分の不純物濃度を高めて電子が拡散層に流れにくくして電荷収集型のソフトエラーを抑制することのみを狙いとしている。また、この部分により、pウェル抵抗が小さくなるので、ラッチアップも抑制できる。一般に低抵抗のディープNウェルによりラッチアップは抑制できるので、導通部の不純物濃度は高める必要はない。MCBIはチャネル部が高電位になることにより発生するので、チャネル直下またはそれに近いところに導通部を設けなければ対策にならない。
【0013】
特許文献4では、p型ウェル領域とn型ウェル領域が短冊状に並ぶ構造の下にそれに直交するようにp型/n型の構造を形成し、pウェルの一部がp基板と電気的に接続するようにし、高いp−ウェル抵抗によって発生しやすくなるラッチアップを抑制する。トリプルウェルとツインウェル構造部が共存し、低抵抗Nウェルによるラッチアップ抑制効果を確保することを目的とするが、ソフトエラー対策に言及していない。MCBIモードを認知していないので、本願について後述するようにチャネル直下に導通部を設けることに積極的な意味があることに言及していない。実施例ではNウェルの下にディープNウェルが形成され、p−ウェルの下には形成されていない例が示されており、ソフトエラー抑制を考慮していないことは明白である。
【0014】
特許文献5では、トリプルウェル構造を選択的に形成する構造を示しているがディープnウェルが連続する構造になっていないため、ラッチアップ抑制効果は低い。電荷収集型のソフトエラー対策を狙いとして、ドレイン直下にディープnウェルを配置し、実施例ではディープnウェルがチャネルにすべて部分的にかかっており、後述するように積極的にチャネル直下にディープnウェルの無い領域を形成しようとする本願とは発想が根本的に異なる。
【0015】
非特許文献1では、CMOS・SRAMにおいて微細化の結果、MCBIと同様の現象が発生することを追認し、Nウェルに囲まれたpウェル領域の電位を低めに制御する方式を提案している。これによれば、MCBIは抑制できるが、SRAMの電位制御が複雑になり、デバイスの動作特性(スピード、消費電力)の劣化の懸念がある。
【0016】
そこで、本発明は、MCBIが発生しないCMOSデバイスの構造および製造方法をラッチアップ耐性を確保しながら提供することを目的とする。すなわち、CMOSデバイスに新たに出現した中性子起因のバイポーラ型エラーモードMCBIに高い耐性を持つCMOSデバイスの新たな構造とその製造方法を提供するものである。
【0017】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0018】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0019】
すなわち、代表的なものの概要は、CMOSデバイスにおいて、両特性のMOSFET下面に埋め込みNウェルを形成するトリプルウェル構造を有し、nMOSFETのストレージノード直下を含む領域または隣接する領域に、p−ウェルとp基板を電気的に接続する導通部を形成し、シングルイベントスナップバックで発生する正孔を速やかに基板部に拡散させ、p−ウェルの電位上昇を抑制することにより、MCBIそのものを抑制する。
【発明の効果】
【0020】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0021】
すなわち、代表的なものによって得られる効果は、CMOSデバイス、特に、論理デバイスのMCBI耐性を、ラッチアップ耐性を損なうことなく、また、面積や消費電力ペナルティを受けることなく、向上することができる。そして、本発明は、SRAMを含め、論理デバイスの全て、すなわちCMOSデバイス全てに適合するものであり、したがって、産業、生活、社会基盤の全てで利用する電子システム全体で利用できる。
【図面の簡単な説明】
【0022】
【図1】本発明の第1の実施の形態のCMOSFETデバイスを示す図である。
【図2】従来のSRAMのレイアウトを示す図である。
【図3】本発明の実施の形態の概要において、本発明者らが130nmSRAMについて実測したエラービットの配置の特徴を示す図である。
【図4】本発明の実施の形態の概要において、MCUの発生数の給電タップ位置依存性を示す図である。
【図5】本発明の実施の形態の概要において、電源電流の中性子照射中の電流値と頻度の関係を示す図である。
【図6】本発明の実施の形態の概要において、3次元デバイスシミュレーションモデル(p−ウェルを中心に、ABCD4ビットを各1/4ずつ結合して形成したモデル)を示す図である。
【図7】本発明の実施の形態の概要において、Mgイオンを、ビットAのp−ウェル内pn接合を貫通させたときのA−Dのストレージノードに流れる電流の計算値を示す図である。
【図8】本発明の実施の形態の概要において、MCBIのメカニズムを示す図である。
【図9】本発明の実施の形態の概要において、データパターンに対応したSRAMのマトリックス内のストレージノードの“High”、“Low”の配置を示す図である。
【図10】本発明の実施の形態の概要において、MCBI発生時データパターンに対応したSRAMのマトリックス内のストレージノードのエラーの配置を示す図である。
【図11】本発明の実施の形態の概要において、各種半導体デバイスの微細化によるソフトエラー耐性の変化を概念的にまとめた図である。
【図12】本発明の第1の実施の形態において、p−ウェルの中心部にp型導通部を1本形成する場合の各ノードの配置イメージを示す図である。
【図13】本発明の第1の実施の形態において、p−ウェル内のノード列直下にp型導通部を2本形成する場合の各ノードの配置イメージを示す図である。
【図14】本発明の第2の実施の形態のCMOSFETデバイスを示す図である。
【図15】本発明の第2の実施の形態において、ワード線全般に亘って適用した場合に形成される埋め込みNウェルのイメージを示す図である。
【図16】本発明の第2の実施の形態において、前工程の概略プロセスフローとデバイスの完成イメージを示す図である。
【図17】本発明の第2の実施の形態において、製造プロセスの最初の工程を示す図である。
【図18】本発明の第2の実施の形態において、アイソレーション酸化膜形成工程を示す図である。
【図19】本発明の第2の実施の形態において、p−ウェル、n−ウェル形成工程を示す図である。
【図20】本発明の第2の実施の形態において、本実施の形態に対応した導通部上面へのレジスト形成工程を示す図である。
【図21】本発明の第1の実施の形態に対応した導通部上面へのレジスト形成工程を示す図である。
【図22】本発明の第2の実施の形態において、埋め込みNウェル(部分ディープn−ウェル)形成工程を示す図である。
【図23】本発明の第2の実施の形態において、埋め込みNウェル用のレジスト除去工程を示す図である。
【図24】本発明の第2の実施の形態において、ゲート電極形成工程を示す図である。
【図25】本発明の第2の実施の形態において、拡散層(ノード)形成工程を示す図である。
【図26】本発明の第2の実施の形態において、上部配線層形成工程を示す図である。
【発明を実施するための形態】
【0023】
以下、本発明の実施の形態の概要および本発明の一実施の形態を図面に基づいて詳細に説明する。なお、実施の形態の概要および一実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【0024】
<本発明の実施の形態の概要>
今回、我々はSELでもSEFIでもなく、書き換えができるが、SELのように電流の増加を伴うモードを見出し、メカニズムを明らかにした上でMCBI(Multi−Coupled Bipolar Interaction)と名づけた。その発見に至った経緯と概要を以下にまとめる。
【0025】
まず、実験手法と結果についてまとめる。試験には130nmプロセスの高速SRAMを用いた。従来のSRAMのレイアウトを図2に示すように、このデバイスでは、中央のpMOSFETを両側でnMOSFETが挟む構造になっており、nMOSFETのp−ウェル(単にpウェルとも記す)10はビット線方向(図の縦方向)に連続しており、STI(Shallow Trench Isolation)のアイソレーション酸化膜6でp−ウェル10とn−ウェル(単にnウェルとも記す)13がストライプで並ぶ構造になっている。トランジスタが形成されるアクテイブ領域はワード線方向の両側はSTIで隔離されるため、ワード線方向に沿った斜め方向にはファネリングが起きにくいため、同一ワード内ビットをワード線方向に整列させればMBUは極めて発生しにくいことがこのレイアウトの強みでもある。
【0026】
p−ウェル10の下は埋め込みNウェル9が形成され、トリプルウェル構造となっている。
【0027】
このSRAMをスウェーデン ウプサラ大学の準単色エネルギー中性子照射設備TSLで、ピークエネルギー21、47、94、176MeVの4点で中性子照射を行った。
【0028】
マルチセルエラーは中性子のエネルギーが高いほど影響範囲が広くなるため、致命性も高くなる。ロスアラモス国立研究所を代表格とするSpallation試験法は、高エネルギーほどフラックスが低くなるため、マルチセルエラーの加速研究には不向きと言える。
【0029】
前記したMCUの定義に従った時間ドメインでの現象論的な分類アルゴリズムを説明する。1サイクルでは、全ビットに先ず特定のデータパターンを書き込み、イベントの期待値が1に近くなるような時間放置した後、全ビットデータを読取り、初期設定値と異なる場合、単純なノイズと切り分けるため、Readを繰り返す。状態が変わらなければ、反対極性のデータをwriteし、書き換えできれば「真性」のソフトエラー(static soft−error)に分類する。この後、デバイスをresetし、これにより書き換えができるエラーをSEFI(Single Event Functional Interrupt)と称する。resetで書き換えができないビットで、power cycleで修復できるものをSEL(Single Event Latchup)と分類する。尚、電源電流Iddは、この分類アルゴリズムとは独立に一定時間間隔で測定する。
【0030】
時間領域で抽出したエラーは、単一のイベントである必然性は無いため、空間的にある程度離散したエラー群は別なイベントに属すると看做す。このために開発したプログラムMUCEACのアルゴリズムの基礎部分を以下に示す。
【0031】
先ず、同じサンプリングサイクルで検出されたエラーは全て1ビットのみの単独アップセット(Single Bit Upset)SBUと仮定し、任意のSBUの周囲にMCUと看做す領域AOI(Area Of Interset)を設定する。AOI内に別なエラービットが検出された場合、そのエラービットは最初のエラービットとともにMCUのファミリーと看做し、新しいエラービットの周囲に新たにAOIを設定し、同じ操作を繰り返す。同一サンプリングサイクル内の全てのエラービットのグループ分けが終了するまでこの操作を繰り返す。本発明で紹介するデータは、イベント数が一定値になるWL(ワード線)、BL(ビット線)方向それぞれ5ビットずつ(領域としては11ビット×11ビット=121ビット)をAOIの大きさに選定した。AOIを広げすぎる場合は、複数のイベントを単一イベントにカウントするため、再びイベント数が減り始めることで判定できる。
【0032】
このようにして分類したイベントの内、MCUについては、さらに次の3通りのカテゴリー分けを施す。
(i)MCU on WL(MOW):WL上に一直線に並んだMCU。
(ii)MCU on BL(MOB):BL上に一直線に並んだMCU。
(iii)クラスターBL、WL双方に複数ビットの広がりを持つMCU。
【0033】
これらの分類はMBU対策設計上重要な情報となる。
【0034】
以下、結果をまとめる。
【0035】
図3に実際に現れたMCUのパターン例を示す。図3は、本発明者らが130nmSRAMについて実測したエラービットの配置の特徴を示している。
【0036】
データパターンによって大きく様子が異なることが分かる。グループA(CHB、CHBc)では、初期データ“1”、“0”の組みでWL方向に2ビット隣接してエラーになるケースが基本で、BL方向にそれが1ビット置きに並ぶのが特徴である。一方、グループB(全て“0”または全て“1”)では、WL方向には、1ビットだけがほとんどで、BL方向に一直線(最大12ビット)に並ぶのが特徴である。
【0037】
後述するようにクラスターはほとんどグループAのみに現れる。
【0038】
図4にMCUの発生数の給電タップ位置依存性を示す。図4は、SBUおよびMCUの頻度をWL方向およびBL方向のアドレス(MOD128)に沿って示したものである。Vdd、Vss給電用のタップは図示した位置にBL方向に32ビット間隔に設置してあり、MCUに著しいタップ位置依存性がある一方、SBUには依存性が認められなかった。これは、MCUとSBUの基本的なメカニズムが異なることを示唆している。
【0039】
照射中のIddの測定値の頻度は図5に示す。図5は、電源電流の中性子照射中の電流値と頻度の関係を示している。図5に示すように、0.3〜0.4A程度の通常のスタンバイ電流以外に5〜10mA間隔でピークが現れる。このことは図4の事実と併せ、本発明で紹介するMCUがバイポーラ系のメカニズムに基づくものであることを示唆する。
【0040】
また、SBUにバイポーラ系の挙動が強くは認められないことから、図5の2、3、4、5番目のピークはダブル、トリプル、4、5ビットMCUに随伴して流れる電流であると推測できる。
【0041】
以上の実験事実から、我々はMCUのメカニズムがpウェル内のバイポーラ系の挙動に起因すると考え、図6に示すモデルで3次元デバイスシミュレーションを試みた。図6は、3次元デバイスシミュレーションモデル(p−ウェルを中心に、ABCD4ビットを各1/4ずつ結合して形成したモデル)を示している。図6に示すように、p−ウェルを中心に据えた4個の部分ビット(ストレージノード(A)〜(D)。データは全て“high”)からなるモデルを構築し、TCADシミュレーションツールであるDAVINCITMを用いた3次元デバイスシミュレーションを試みた。
【0042】
宇宙線中性子によってSiから発生するMgイオン(20MeV)を、pウェル側面のpn接合をストレージノードの下で貫通するように入射させた。ストレージノードそのものは貫通していないので、従来の電荷収集型のエラーメカニズムに照らすとこの場合はエラーにならない筈である。
【0043】
ストレージノード(A)−(D)を流れる電流時間変化のシミュレーション結果を図7に示す。図7は、Mgイオンを、ビットAのp−ウェル内pn接合を貫通させたときのA−Dのストレージノードに流れる電流の計算値を示している。先ず、近くをMgイオンが通過した(A)および(D)のノードには、シングルイベントスナップバックによるピークが現れ、一時減少するが、再び徐々に増加し、1.5mA程度の電流がそれぞれ流れる。一方、Mgイオンが直下を通過していないノード(B)、(C)ではスナップバックによるピークは現れないが、徐々に電流は増え始め、最後は(A)、(D)と同程度に電流が流れ続け、結局4ビット全てがエラーになる結果が得られた。
【0044】
Mgイオン入射後の電子・正孔の発生と流れを詳細に検討した結果、図8に示すMCBIのメカニズムに描写するように、今回の減少は、pウェル内の寄生トランジスタ(Tr1)がスナップバックによってOnになり、その結果流れる正孔電流によって寄生垂直トランジスタ(Tr2)がOn、n−ウェル内の水平トランジスタ(Tr3)がOnになって、寄生サイリスタがOn、電流が流れ続ける結果になることを突き止めた。
【0045】
通常は、シミュレーションモデルのように4ノードが隣接して“high”になることは無く、図9(データパターンに対応したSRAMのマトリックス内のストレージノードの“High”、“Low”の配置を示す図)に示すように、チェッカーボードでは1ビットおきにWL方向の隣接2ビットが“high”になり、全て“0”または全て“1”では、p−ウェル内のどちらか片側のノードだけが連続して“high”になる。したがって、MCBIの発生している領域の“high”ノードを持ったビットがエラーになると考えれば、図10(MCBI発生時データパターンに対応したSRAMのマトリックス内のストレージノードのエラーの配置を示す図)に示すように、図3に現れたデータパターンに依存するエラービットのパターンは完全に説明できることになる。
【0046】
今回、本発明者らが確認したMCUの新モードは、最大連続12ビットに及ぶものであるが、WL方向に1直線にならぶものは約2500件のMCUのうち3ビット以上の場合はなく、理論的にもMCBIを考慮していないシミュレーションで本発明者らが示したように[非特許文献7]、インターリーブを間隔をWL方向に3ビット以上にし、ECCをもうければ、MCBIは完全に対策できると予測できる。
【0047】
一方で、フリップフロップ(FF)などに代表される論理デバイスは微細化が進むほどエラー耐性が劣化し、70nmプロセスではSRAMと同等になるとされている[非特許文献6]。論理デバイスにはメモリのECCのようにエラー対策が現存せず、DMR、TMRなどの冗長系もシステム全てに採択することは、2倍、3倍のオーバーヘッドを強いることになるので、現実的でない。FFについては、一つの論理ノードに二つの物理ノードを配置し、2ノードの状態が同時に変化しない限り、論理状態が変わらないデバイスDICEが開発され、「ソフトエラーイミューン(不感)」とされているが、微細化がさらに45、32nmまで進むと、2つのノードが同時にエラーになる確率が高まり、非対策FFと同程度になることが警告されている[非特許文献8]。MCBIでは、同じp−ウェル内の近接する“high”ノードが全てエラーになるので、こうした対策も無力化する。同じ論理ノードの2つの物理ノードの距離を離すか、別ウェルにすることも対策としてはあり得るが、面積ペナルテイや、回路の複雑化を招くので、最適な対策とは言えない。
【0048】
以上の発見や我々のシミュレーション結果を含んだDRAM、論理デバイス等を含めた微細化に伴う中性子エラーのトレンド予測を図11に示す。図11は、各種半導体デバイスの微細化によるソフトエラー耐性の変化を概念的にまとめたものである。論理回路ではあるが、メモリ要素としての機能を有するラッチ回路(フリップフロップの構成回路)、組合せ論理回路も微細化につれてソフトエラー率が急増する傾向が示されているほか、多重化し、エラー耐性が極めて強いとされる2重化ロジックについても発生した電荷が複数のノード間に分配される結果、耐性が急激に劣化する予測も為されている。加えて、SRAMのMCU比率も急増する予測がたてられている。
【0049】
MCU比率の増加は、論理回路に置き換えると複数のストレージノードに同時にノイズ(SET:シングルイベントトランジェント)が発生することになり、冗長化対策の効果が益々無力化することになる。
【0050】
以上説明した本発明の実施の形態の概要に基づいた各実施の形態を、以下において説明する。
【0051】
<第1の実施の形態>
本発明の第1の実施の形態のCMOSFETデバイスを図1に示す。図1は、CMOSFETデバイスの一例として、SRAMの6トランジスタを示しており、この上面図とA−A’断面図とB−B’断面図である。
【0052】
このデバイスでは、p基板12上に6個のトランジスタが形成され、中央の2個のpMOSFETを両側でそれぞれ2個のnMOSFETが挟む構造になっている。nMOSFETのp(p−)ウェル10はビット線方向(図の縦方向)に連続しており、STIのアイソレーション酸化膜6で、このpウェル10とpMOSFETのn(n−)ウェル13がストライプで並ぶ構造になっている。トランジスタが形成されるアクテイブ領域は、ワード線方向の両側がSTIで隔離されている。pウェル10の下には埋め込みNウェル9が形成され、トリプルウェル構造となっている。
【0053】
図1では、pウェル10の中央付近に1本だけ連続したp型の導通部8を形成することが特徴である。この導通部8で、pウェル10とp基板12が電気的に接続される。pウェル10の中にあるノードはグラウンド(G)とビット線に接続するノード(B)とストレージノード(S)であり、基本的にはストレージノード(S)の直下のみに導通部8を形成すれば良いが、正孔の抜けやすさを考えると多少大きめの方が良い。どちらにしてもマスクは一枚追加することになるので、本実施の形態では簡単のため、一本の連続した導通部8とした。
【0054】
なお、図1において、1はグラウンドに接続する拡散層、3はビット線に接続するコンタクト、4は電源に接続するコンタクト、5はストレージノード(p型)、11はストレージノード(n型)、15はゲート電極(ストレージノード、ビット線ノード間)、16はゲート電極(ストレージノード、電源・グラウンドノード間)を示す。
【0055】
図12は、本実施の形態について、p−ウェル10の中心部にp型の導通部8を1本形成する場合の各ノードの配置イメージ(上面図とA−A’断面図)を示したもので、埋め込みNウェル9がビット線方向に幅広く確保できるので、ラッチアップ耐性への影響を小さくとどめることができる。pウェル10内には給電のための給電コンタクト(C)14が通常は8、16または32ビット間隔で設けられる。MCBIの場合、図4で見たように、給電コンタクトから離れるほどMCU発生数が大きくなるが、給電コンタクトから見た電気抵抗も大きく変化しないので、MCU発生頻度を悪くさせることも無い。
【0056】
図13は、本実施の形態の変形例として、導通部8をよりストレージノード近くにするため、p−ウェル10内のノード列直下にp型の導通部8を2本形成する場合の各ノードの配置イメージ(上面図とA−A’断面図)を示したものである。これにより、MCBI抑制効果を一層高めることができる。
【0057】
図1、図12、図13に示した本実施の形態は、導通部8がp−ウェル10に並行に形成するが、この構造はp−ウェルのコンタクト直下に導通部を形成する従来技術[特許文献2]とは、導通部分を形成する方向がワード線に直交する点が根本的に異なる。
【0058】
<第2の実施の形態>
図14に、本発明の第2の実施の形態のCMOSFETデバイスを示す。図14は、CMOSFETデバイスの一例として、SRAMの6トランジスタを示しており、この上面図とA−A’断面図とB−B’断面図である。
【0059】
本実施の形態では、ゲート電極(ワード線)15、16の直下にp型の導通部8を形成する。この手法でもストレージノードに近接した位置に導通部8を形成できるので、MCBI抑制効果が期待できる。前記第1の実施の形態との相違は、導通部8がワード線に並行にその直下に形成できる点である。この手法では、ワード線のマスクがそのまま使えるので、マスク追加の必要が無い点が利点である。
【0060】
その一方で、図15(ワード線全般に亘って適用した場合に形成される埋め込みNウェルのイメージを示す図)に示すように、ワード線方向に埋め込みNウェル9を分断する形になるため、給電コンタクト14からのストレージノードの抵抗値や、ラッチアップ耐性に影響がおよぶマイナス要因も可能性としては考慮する必要がある。ワード線全面でなく、例えばビット線に接続するコンタクト3とストレージノード11間のゲート直下だけに導通部8を作ることによってこの問題は解決できる。
【0061】
以下、本実施の形態について、CMOSFETデバイスの製造プロセスを説明する。図16に、図14について大まかな前工程の概略プロセスフローとデバイスの完成イメージを示した。通常、基板の上にアイソレーション酸化膜6を形成した後、そのアイソレーション酸化膜6およびレジストを適宜配置してマスクとし、pウェル10、nウェル13を形成する。従来からのCMOSデバイスの前工程と大きく異なる点は、埋め込みNウェル9のイオン打ち込み工程の直前に導通部8に該当する寸法・配置のレジストを形成させ、イオン打ち込みはこの上から実施する点である。
【0062】
図17〜図26に、図16に示した各プロセスをブロック毎にデバイスのイメージ図と共に示した。
【0063】
(1)製造プロセスの最初の工程において、無加工のp基板12を準備する。。図17は、無加工のp基板12を示す。
【0064】
(2)アイソレーション酸化膜形成工程において、p基板12にアイソレーション酸化膜6を形成する。図18は、アイソレーション酸化膜6が形成された後の状態を示す。
【0065】
(3)p−ウェル、n−ウェル形成工程において、p基板12にp−ウェル10、n−ウェル13を形成する。図19は、p−ウェル10、n−ウェル13が形成された後の状態を示す。
【0066】
(4)導通部上面へのレジスト形成工程において、以降の工程で形成される導通部の上面にレジスト17を形成する。図20は、レジスト17でマスクを形成した状態を示し、この状態でn−アイソレーションを形成する。レジスト17は、その直下にn−アイソレーションが形成されないように十分厚くする必要がある。
【0067】
(4)’導通部上面へのレジスト形成工程において、第1の実施の形態に対応する場合を図21に示す。図21には、図12に示したビット線に沿って導通部8を形成する実施の形態の導通部1本だけの場合のレジスト配置を示したが、プロセスの説明図では、SRAM1ビットを例にしたため、中央にpMOSFETが配置されており、nMOSFETのp−ウェルが両側に分断される形になり、一見レジストが2本必要のように見えるが、実際は1本のp−ウェル(両側で2ビットが共有する)の中に1本の導通部を形成すれば良い。このようにして、レジスト形成部の直下には埋め込みNウェルが形成されないため、その部分にp型の導通部が残ることになる。
【0068】
(5)部分ディープn−ウェル形成工程において、部分ディープn−ウェル、すなわち導通部8を有する埋め込みNウェル9を形成する。図22は、導通部8が形成され、まだレジスト17が除去されていない状態を示す。
【0069】
(6)レジスト除去工程において、レジスト17を除去する。図23は、レジスト17が除去された状態を示す。
【0070】
(7)ゲート電極形成工程において、適宜成膜プロセスやマスクを使用して、ゲート電極15、ゲート電極16を形成する。図24は、ゲート電極15、ゲート電極16が形成された後の状態を示す。
【0071】
(8)拡散層(ノード)形成工程において、ゲート電極15、16をマスクとして、グラウンドに接続する拡散層1、ビット線に接続するコンタクト(拡散層)3、p型のストレージノード(拡散層)5、n型のストレージノード(拡散層)11を形成する。図25は、拡散層1、3、5、11が形成された後の状態を示す。
【0072】
(9)上部配線層形成工程において、上部に第1層目の配線層を形成する。図26は、配線層を形成した後のイメージを示す。
【0073】
以上の(1)から(9)までの製造プロセスを経て、両特性のMOSFET下面に埋め込みNウェルを有するトリプルウェル構造において、ゲート(ワード線)直下にp型の導通部8が形成されたCMOSFETデバイスを製造することができる。
【0074】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【0075】
本発明は、半導体デバイスに関し、特に、底面部分アイソレーション型のCMOSFETデバイスにおいて、宇宙線中性子に起因するエラーを低減する技術に適用して有効である。そして、本発明は、SRAMを含め、論理デバイスの全て、すなわちCMOSFETデバイス全てに適合するものであり、したがって、産業、生活、社会基盤の全てで利用する電子システム全体で利用できる。
【符号の説明】
【0076】
1・・・グラウンドに接続する拡散層
3・・・ビット線に接続するコンタクト
4・・・電源に接続するコンタクト
5・・・ストレージノード(p型)
6・・・アイソレーション酸化膜
8・・・導通部(p型)
9・・・埋め込みNウェル
10・・・p−(p)ウェル
11・・・ストレージノード(n型)
12・・・p基板
13・・・n−(n)ウェル
14・・・給電コンタクト
15・・・ゲート電極(ストレージノード、ビット線ノード間)
16・・・ゲート電極(ストレージノード、電源・グラウンドノード間)
17・・・レジスト
【技術分野】
【0001】
本発明は、半導体デバイスに関し、特に、底面部分アイソレーション型のCMOSFETデバイス(単にCMOSデバイスとも記す)において、宇宙線中性子に起因するエラーを低減する技術に適用して有効な技術に関するものである。
【背景技術】
【0002】
半導体デバイスの微細化につれ、宇宙線中性子ソフトエラーの問題が特にSRAMについて顕在化している。地上に到達した極めて高いエネルギーを有する中性子がデバイスを構成する原子核内に突入すると核内の核子(中性子、陽子)が衝突を繰り返し、特に高いエネルギーを持った核子は核外に放出される。核子が核外に飛び出すだけの運動エネルギーを持ち得ない状態になると、励起状態にある残留原子核から陽子、中性子、重陽子、アルファ粒子などの軽粒子が蒸発する過程が続き、最終的に残留核も反挑エネルギーを持つため、これらの2次粒子は全てその飛程に見合った距離デバイスの中を飛ぶことになる。
【0003】
電荷を持った2次イオンがSRAMの“high”状態にあるストレージノードの空乏層を通過すると、アルファ線ソフトエラー同様、ファネリングメカニズムによってストレージノードに電荷が収集され、臨界電荷量以上の電荷が収集されると“high”状態が“low”状態に推移し、ソフトエラーになる。
【0004】
これが、中性子ソフトエラーのメカニズムとして考えられてきた典型的なメカニズムであるが、100nm前後のSRAMの微細化に伴い、このメカニズムでは説明できないモードが多数報告されるようになってきた[非特許文献2−6]。シングルイベントラッチアップ(SEL)はその代表例で、米国の標準JESD89−3では、書き換えができないエラーで、パワーサイクル(電源再立ち上げ)で修復するエラーを指し、発火したり、溶断したりしたハードエラーの色合いの濃い旧来のラッチアップとは別物である。
【0005】
書き換えができないが、リセットで修復するメモリのエラーモードがあり、これはSEFI(Single Event Functional Interrupt)と呼ばれ、周辺回路のエラーと考えられている。SELもSEFIもマルチセルアップセット(MCU)(1回のイベントで複数のビットがエラーになる現象。実用上ECCが効かない致命性の高い同一ワードの多ビットエラーはマルチビットアップセット(MBU)と呼んで、MCUとは区別することが現在世界標準になっていることを付記したい。)である。
【0006】
宇宙線中性子に起因するエラーを抑制する技術として、例えば、特許文献1−5や非特許文献1等に記載される技術がある。
【先行技術文献】
【特許文献】
【0007】
【特許文献1】特開2005−175447号公報
【特許文献2】特開2005−142321号公報
【特許文献3】特開2005−259938号公報
【特許文献4】特開2006−120852号公報
【特許文献5】特開2005−166723号公報
【非特許文献】
【0008】
【非特許文献1】T.Nakauchi(SONY Corp.),N.Mikami,A.Oyama,H.Kobayashi,H.Usui,J.Kase,”A Novel Technique for Mitigating Neutron−Induced Multi−Cell Upset by means of Back Bias,”IRPS 2008,Phoenix,Arizona,April 27−May 1,No.2F.2,pp.187−191(2008).
【非特許文献2】E.Ibe,S.Chung,S.Wen,H.Yamaguchi,Y.Yahagi,H.Kameyama,S.Yamamoto,and T.Akioka,’Spreading Diversity in Multi−cell Neutron−Induced Upsets with Device Scaling’,2006 CICC,San Jose,CA.,September 10−13,2006,pp.437−444(2006).
【非特許文献3】P.Shivakumar(University of Texas at Austin),M.Kistler,W Keckler.S,DougBurger,Lorenzo.A.,”Modeling the Effect of Technology Trends on the Soft Error Rate of Combinational Logic,”Int’l Conf.on Dependable Systems and Networks,pp.389−398(2002).
【非特許文献4】P.E.Dodd,M.R.Shaneyfelt,J.R.Schwank,and G.L.Hash,’Neutron−induced latchup in SRAMs at ground level’,2003 IRPS,Reno,Nevada,No.2B.1,pp.51−55(2003)
【非特許文献5】A.Bougerol(EADS),F.Miller,N.Buard,”SDRAM Architecture & Single Event Effects Revealed with Laser,”IOLTS,Rhodes,Greece,July 7−9,No.iolts08−38(2008).
【非特許文献6】X.Zhu,X.Deng,R.Baumann,S.Krishnan,”A Quantitative Assessment of Charge Collection Efficiency of N+ and P+ Diffusion Areas in Terrestrial Neutron Environment,”TNS Vol.53,No.6,p.2156(2007)
【非特許文献7】E.Ibe,H.Kameyama,Y.Yahagi,K.Nishimoto,Y.Takahashi,’Distinctive Asymmetry in Neutron−Induced Multiple Error Patterns of 0.13um process SRAM’,RASEDA2004,Tsukuba,October 6−8,2004,pp.19−23(2004)
【非特許文献8】N.Seifert,V.Zia,”Assessing the impact of scaling on the efficacy of spatial redundancy based mitigation schemes for terrestrial applications,,”IEEE Workshop on Silicon Errors in Logic−System Effects 3,Austin Texas,April 3,4(2007).
【発明の概要】
【発明が解決しようとする課題】
【0009】
ところで、前記のような宇宙線中性子に起因するエラーを抑制する技術に関して、本発明者が検討した結果、以下のようなことが明らかとなった。
【0010】
特許文献1では、トランジスタのソース・ドレインを構成する拡散層(ストレージノード)直下に酸化膜を形成する。2次イオンが通過しても空乏層がストレージノード側面のみに形成されるため、電荷収集が事実上ほとんど起きず、エラーを激減できる。pn接合も少なくなるのでラッチアップも発生しにくくなる構造およびその製造技術を提供している。しかしながら、埋め込み酸化膜を部分的に形成する技術は確立されていないため、実現にはしばらくの開発期間を要する。
【0011】
特許文献2では、高濃度基板(PonP+基板)にPウェルとNウェルを形成し、その下層に埋め込みNウェルを形成する。PウェルにNMOSFETを、NウェルにPMOSFETを形成し通常のトリプルウェル構造とした上で、Pウェル電位を所定電位に接続するPウェル電位接続部を設け、このPウェル電位接続部の直下領域には前記埋め込みNウェルが存在しない領域を設ける。埋め込みNウェルによってソフトエラー耐性を向上し、Pウェルを基板に接続することでラッチアップ耐性を向上する技術を提供している。そもそも、埋め込みNウェルは低抵抗部を形成するため、それ自身もラッチアップ対策になっており、微細化が進行するほど、pn接合の距離も短くなるため、ラッチアップが発生しやすくなることを注記したい。しかしながら、ドレインノード直下には埋め込みNウェルが形成されているため、本発明者らが発見した後述するバイポーラモードのエラーであるMCBI(Mult−Coupled Bipolar Interaction)の発生を抑制することはできない。
【0012】
特許文献3では、STIの下面にp−ウェルとp−基板の電気的接続部分を設け、この部分の不純物濃度を高めて電子が拡散層に流れにくくして電荷収集型のソフトエラーを抑制することのみを狙いとしている。また、この部分により、pウェル抵抗が小さくなるので、ラッチアップも抑制できる。一般に低抵抗のディープNウェルによりラッチアップは抑制できるので、導通部の不純物濃度は高める必要はない。MCBIはチャネル部が高電位になることにより発生するので、チャネル直下またはそれに近いところに導通部を設けなければ対策にならない。
【0013】
特許文献4では、p型ウェル領域とn型ウェル領域が短冊状に並ぶ構造の下にそれに直交するようにp型/n型の構造を形成し、pウェルの一部がp基板と電気的に接続するようにし、高いp−ウェル抵抗によって発生しやすくなるラッチアップを抑制する。トリプルウェルとツインウェル構造部が共存し、低抵抗Nウェルによるラッチアップ抑制効果を確保することを目的とするが、ソフトエラー対策に言及していない。MCBIモードを認知していないので、本願について後述するようにチャネル直下に導通部を設けることに積極的な意味があることに言及していない。実施例ではNウェルの下にディープNウェルが形成され、p−ウェルの下には形成されていない例が示されており、ソフトエラー抑制を考慮していないことは明白である。
【0014】
特許文献5では、トリプルウェル構造を選択的に形成する構造を示しているがディープnウェルが連続する構造になっていないため、ラッチアップ抑制効果は低い。電荷収集型のソフトエラー対策を狙いとして、ドレイン直下にディープnウェルを配置し、実施例ではディープnウェルがチャネルにすべて部分的にかかっており、後述するように積極的にチャネル直下にディープnウェルの無い領域を形成しようとする本願とは発想が根本的に異なる。
【0015】
非特許文献1では、CMOS・SRAMにおいて微細化の結果、MCBIと同様の現象が発生することを追認し、Nウェルに囲まれたpウェル領域の電位を低めに制御する方式を提案している。これによれば、MCBIは抑制できるが、SRAMの電位制御が複雑になり、デバイスの動作特性(スピード、消費電力)の劣化の懸念がある。
【0016】
そこで、本発明は、MCBIが発生しないCMOSデバイスの構造および製造方法をラッチアップ耐性を確保しながら提供することを目的とする。すなわち、CMOSデバイスに新たに出現した中性子起因のバイポーラ型エラーモードMCBIに高い耐性を持つCMOSデバイスの新たな構造とその製造方法を提供するものである。
【0017】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【0018】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【0019】
すなわち、代表的なものの概要は、CMOSデバイスにおいて、両特性のMOSFET下面に埋め込みNウェルを形成するトリプルウェル構造を有し、nMOSFETのストレージノード直下を含む領域または隣接する領域に、p−ウェルとp基板を電気的に接続する導通部を形成し、シングルイベントスナップバックで発生する正孔を速やかに基板部に拡散させ、p−ウェルの電位上昇を抑制することにより、MCBIそのものを抑制する。
【発明の効果】
【0020】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【0021】
すなわち、代表的なものによって得られる効果は、CMOSデバイス、特に、論理デバイスのMCBI耐性を、ラッチアップ耐性を損なうことなく、また、面積や消費電力ペナルティを受けることなく、向上することができる。そして、本発明は、SRAMを含め、論理デバイスの全て、すなわちCMOSデバイス全てに適合するものであり、したがって、産業、生活、社会基盤の全てで利用する電子システム全体で利用できる。
【図面の簡単な説明】
【0022】
【図1】本発明の第1の実施の形態のCMOSFETデバイスを示す図である。
【図2】従来のSRAMのレイアウトを示す図である。
【図3】本発明の実施の形態の概要において、本発明者らが130nmSRAMについて実測したエラービットの配置の特徴を示す図である。
【図4】本発明の実施の形態の概要において、MCUの発生数の給電タップ位置依存性を示す図である。
【図5】本発明の実施の形態の概要において、電源電流の中性子照射中の電流値と頻度の関係を示す図である。
【図6】本発明の実施の形態の概要において、3次元デバイスシミュレーションモデル(p−ウェルを中心に、ABCD4ビットを各1/4ずつ結合して形成したモデル)を示す図である。
【図7】本発明の実施の形態の概要において、Mgイオンを、ビットAのp−ウェル内pn接合を貫通させたときのA−Dのストレージノードに流れる電流の計算値を示す図である。
【図8】本発明の実施の形態の概要において、MCBIのメカニズムを示す図である。
【図9】本発明の実施の形態の概要において、データパターンに対応したSRAMのマトリックス内のストレージノードの“High”、“Low”の配置を示す図である。
【図10】本発明の実施の形態の概要において、MCBI発生時データパターンに対応したSRAMのマトリックス内のストレージノードのエラーの配置を示す図である。
【図11】本発明の実施の形態の概要において、各種半導体デバイスの微細化によるソフトエラー耐性の変化を概念的にまとめた図である。
【図12】本発明の第1の実施の形態において、p−ウェルの中心部にp型導通部を1本形成する場合の各ノードの配置イメージを示す図である。
【図13】本発明の第1の実施の形態において、p−ウェル内のノード列直下にp型導通部を2本形成する場合の各ノードの配置イメージを示す図である。
【図14】本発明の第2の実施の形態のCMOSFETデバイスを示す図である。
【図15】本発明の第2の実施の形態において、ワード線全般に亘って適用した場合に形成される埋め込みNウェルのイメージを示す図である。
【図16】本発明の第2の実施の形態において、前工程の概略プロセスフローとデバイスの完成イメージを示す図である。
【図17】本発明の第2の実施の形態において、製造プロセスの最初の工程を示す図である。
【図18】本発明の第2の実施の形態において、アイソレーション酸化膜形成工程を示す図である。
【図19】本発明の第2の実施の形態において、p−ウェル、n−ウェル形成工程を示す図である。
【図20】本発明の第2の実施の形態において、本実施の形態に対応した導通部上面へのレジスト形成工程を示す図である。
【図21】本発明の第1の実施の形態に対応した導通部上面へのレジスト形成工程を示す図である。
【図22】本発明の第2の実施の形態において、埋め込みNウェル(部分ディープn−ウェル)形成工程を示す図である。
【図23】本発明の第2の実施の形態において、埋め込みNウェル用のレジスト除去工程を示す図である。
【図24】本発明の第2の実施の形態において、ゲート電極形成工程を示す図である。
【図25】本発明の第2の実施の形態において、拡散層(ノード)形成工程を示す図である。
【図26】本発明の第2の実施の形態において、上部配線層形成工程を示す図である。
【発明を実施するための形態】
【0023】
以下、本発明の実施の形態の概要および本発明の一実施の形態を図面に基づいて詳細に説明する。なお、実施の形態の概要および一実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【0024】
<本発明の実施の形態の概要>
今回、我々はSELでもSEFIでもなく、書き換えができるが、SELのように電流の増加を伴うモードを見出し、メカニズムを明らかにした上でMCBI(Multi−Coupled Bipolar Interaction)と名づけた。その発見に至った経緯と概要を以下にまとめる。
【0025】
まず、実験手法と結果についてまとめる。試験には130nmプロセスの高速SRAMを用いた。従来のSRAMのレイアウトを図2に示すように、このデバイスでは、中央のpMOSFETを両側でnMOSFETが挟む構造になっており、nMOSFETのp−ウェル(単にpウェルとも記す)10はビット線方向(図の縦方向)に連続しており、STI(Shallow Trench Isolation)のアイソレーション酸化膜6でp−ウェル10とn−ウェル(単にnウェルとも記す)13がストライプで並ぶ構造になっている。トランジスタが形成されるアクテイブ領域はワード線方向の両側はSTIで隔離されるため、ワード線方向に沿った斜め方向にはファネリングが起きにくいため、同一ワード内ビットをワード線方向に整列させればMBUは極めて発生しにくいことがこのレイアウトの強みでもある。
【0026】
p−ウェル10の下は埋め込みNウェル9が形成され、トリプルウェル構造となっている。
【0027】
このSRAMをスウェーデン ウプサラ大学の準単色エネルギー中性子照射設備TSLで、ピークエネルギー21、47、94、176MeVの4点で中性子照射を行った。
【0028】
マルチセルエラーは中性子のエネルギーが高いほど影響範囲が広くなるため、致命性も高くなる。ロスアラモス国立研究所を代表格とするSpallation試験法は、高エネルギーほどフラックスが低くなるため、マルチセルエラーの加速研究には不向きと言える。
【0029】
前記したMCUの定義に従った時間ドメインでの現象論的な分類アルゴリズムを説明する。1サイクルでは、全ビットに先ず特定のデータパターンを書き込み、イベントの期待値が1に近くなるような時間放置した後、全ビットデータを読取り、初期設定値と異なる場合、単純なノイズと切り分けるため、Readを繰り返す。状態が変わらなければ、反対極性のデータをwriteし、書き換えできれば「真性」のソフトエラー(static soft−error)に分類する。この後、デバイスをresetし、これにより書き換えができるエラーをSEFI(Single Event Functional Interrupt)と称する。resetで書き換えができないビットで、power cycleで修復できるものをSEL(Single Event Latchup)と分類する。尚、電源電流Iddは、この分類アルゴリズムとは独立に一定時間間隔で測定する。
【0030】
時間領域で抽出したエラーは、単一のイベントである必然性は無いため、空間的にある程度離散したエラー群は別なイベントに属すると看做す。このために開発したプログラムMUCEACのアルゴリズムの基礎部分を以下に示す。
【0031】
先ず、同じサンプリングサイクルで検出されたエラーは全て1ビットのみの単独アップセット(Single Bit Upset)SBUと仮定し、任意のSBUの周囲にMCUと看做す領域AOI(Area Of Interset)を設定する。AOI内に別なエラービットが検出された場合、そのエラービットは最初のエラービットとともにMCUのファミリーと看做し、新しいエラービットの周囲に新たにAOIを設定し、同じ操作を繰り返す。同一サンプリングサイクル内の全てのエラービットのグループ分けが終了するまでこの操作を繰り返す。本発明で紹介するデータは、イベント数が一定値になるWL(ワード線)、BL(ビット線)方向それぞれ5ビットずつ(領域としては11ビット×11ビット=121ビット)をAOIの大きさに選定した。AOIを広げすぎる場合は、複数のイベントを単一イベントにカウントするため、再びイベント数が減り始めることで判定できる。
【0032】
このようにして分類したイベントの内、MCUについては、さらに次の3通りのカテゴリー分けを施す。
(i)MCU on WL(MOW):WL上に一直線に並んだMCU。
(ii)MCU on BL(MOB):BL上に一直線に並んだMCU。
(iii)クラスターBL、WL双方に複数ビットの広がりを持つMCU。
【0033】
これらの分類はMBU対策設計上重要な情報となる。
【0034】
以下、結果をまとめる。
【0035】
図3に実際に現れたMCUのパターン例を示す。図3は、本発明者らが130nmSRAMについて実測したエラービットの配置の特徴を示している。
【0036】
データパターンによって大きく様子が異なることが分かる。グループA(CHB、CHBc)では、初期データ“1”、“0”の組みでWL方向に2ビット隣接してエラーになるケースが基本で、BL方向にそれが1ビット置きに並ぶのが特徴である。一方、グループB(全て“0”または全て“1”)では、WL方向には、1ビットだけがほとんどで、BL方向に一直線(最大12ビット)に並ぶのが特徴である。
【0037】
後述するようにクラスターはほとんどグループAのみに現れる。
【0038】
図4にMCUの発生数の給電タップ位置依存性を示す。図4は、SBUおよびMCUの頻度をWL方向およびBL方向のアドレス(MOD128)に沿って示したものである。Vdd、Vss給電用のタップは図示した位置にBL方向に32ビット間隔に設置してあり、MCUに著しいタップ位置依存性がある一方、SBUには依存性が認められなかった。これは、MCUとSBUの基本的なメカニズムが異なることを示唆している。
【0039】
照射中のIddの測定値の頻度は図5に示す。図5は、電源電流の中性子照射中の電流値と頻度の関係を示している。図5に示すように、0.3〜0.4A程度の通常のスタンバイ電流以外に5〜10mA間隔でピークが現れる。このことは図4の事実と併せ、本発明で紹介するMCUがバイポーラ系のメカニズムに基づくものであることを示唆する。
【0040】
また、SBUにバイポーラ系の挙動が強くは認められないことから、図5の2、3、4、5番目のピークはダブル、トリプル、4、5ビットMCUに随伴して流れる電流であると推測できる。
【0041】
以上の実験事実から、我々はMCUのメカニズムがpウェル内のバイポーラ系の挙動に起因すると考え、図6に示すモデルで3次元デバイスシミュレーションを試みた。図6は、3次元デバイスシミュレーションモデル(p−ウェルを中心に、ABCD4ビットを各1/4ずつ結合して形成したモデル)を示している。図6に示すように、p−ウェルを中心に据えた4個の部分ビット(ストレージノード(A)〜(D)。データは全て“high”)からなるモデルを構築し、TCADシミュレーションツールであるDAVINCITMを用いた3次元デバイスシミュレーションを試みた。
【0042】
宇宙線中性子によってSiから発生するMgイオン(20MeV)を、pウェル側面のpn接合をストレージノードの下で貫通するように入射させた。ストレージノードそのものは貫通していないので、従来の電荷収集型のエラーメカニズムに照らすとこの場合はエラーにならない筈である。
【0043】
ストレージノード(A)−(D)を流れる電流時間変化のシミュレーション結果を図7に示す。図7は、Mgイオンを、ビットAのp−ウェル内pn接合を貫通させたときのA−Dのストレージノードに流れる電流の計算値を示している。先ず、近くをMgイオンが通過した(A)および(D)のノードには、シングルイベントスナップバックによるピークが現れ、一時減少するが、再び徐々に増加し、1.5mA程度の電流がそれぞれ流れる。一方、Mgイオンが直下を通過していないノード(B)、(C)ではスナップバックによるピークは現れないが、徐々に電流は増え始め、最後は(A)、(D)と同程度に電流が流れ続け、結局4ビット全てがエラーになる結果が得られた。
【0044】
Mgイオン入射後の電子・正孔の発生と流れを詳細に検討した結果、図8に示すMCBIのメカニズムに描写するように、今回の減少は、pウェル内の寄生トランジスタ(Tr1)がスナップバックによってOnになり、その結果流れる正孔電流によって寄生垂直トランジスタ(Tr2)がOn、n−ウェル内の水平トランジスタ(Tr3)がOnになって、寄生サイリスタがOn、電流が流れ続ける結果になることを突き止めた。
【0045】
通常は、シミュレーションモデルのように4ノードが隣接して“high”になることは無く、図9(データパターンに対応したSRAMのマトリックス内のストレージノードの“High”、“Low”の配置を示す図)に示すように、チェッカーボードでは1ビットおきにWL方向の隣接2ビットが“high”になり、全て“0”または全て“1”では、p−ウェル内のどちらか片側のノードだけが連続して“high”になる。したがって、MCBIの発生している領域の“high”ノードを持ったビットがエラーになると考えれば、図10(MCBI発生時データパターンに対応したSRAMのマトリックス内のストレージノードのエラーの配置を示す図)に示すように、図3に現れたデータパターンに依存するエラービットのパターンは完全に説明できることになる。
【0046】
今回、本発明者らが確認したMCUの新モードは、最大連続12ビットに及ぶものであるが、WL方向に1直線にならぶものは約2500件のMCUのうち3ビット以上の場合はなく、理論的にもMCBIを考慮していないシミュレーションで本発明者らが示したように[非特許文献7]、インターリーブを間隔をWL方向に3ビット以上にし、ECCをもうければ、MCBIは完全に対策できると予測できる。
【0047】
一方で、フリップフロップ(FF)などに代表される論理デバイスは微細化が進むほどエラー耐性が劣化し、70nmプロセスではSRAMと同等になるとされている[非特許文献6]。論理デバイスにはメモリのECCのようにエラー対策が現存せず、DMR、TMRなどの冗長系もシステム全てに採択することは、2倍、3倍のオーバーヘッドを強いることになるので、現実的でない。FFについては、一つの論理ノードに二つの物理ノードを配置し、2ノードの状態が同時に変化しない限り、論理状態が変わらないデバイスDICEが開発され、「ソフトエラーイミューン(不感)」とされているが、微細化がさらに45、32nmまで進むと、2つのノードが同時にエラーになる確率が高まり、非対策FFと同程度になることが警告されている[非特許文献8]。MCBIでは、同じp−ウェル内の近接する“high”ノードが全てエラーになるので、こうした対策も無力化する。同じ論理ノードの2つの物理ノードの距離を離すか、別ウェルにすることも対策としてはあり得るが、面積ペナルテイや、回路の複雑化を招くので、最適な対策とは言えない。
【0048】
以上の発見や我々のシミュレーション結果を含んだDRAM、論理デバイス等を含めた微細化に伴う中性子エラーのトレンド予測を図11に示す。図11は、各種半導体デバイスの微細化によるソフトエラー耐性の変化を概念的にまとめたものである。論理回路ではあるが、メモリ要素としての機能を有するラッチ回路(フリップフロップの構成回路)、組合せ論理回路も微細化につれてソフトエラー率が急増する傾向が示されているほか、多重化し、エラー耐性が極めて強いとされる2重化ロジックについても発生した電荷が複数のノード間に分配される結果、耐性が急激に劣化する予測も為されている。加えて、SRAMのMCU比率も急増する予測がたてられている。
【0049】
MCU比率の増加は、論理回路に置き換えると複数のストレージノードに同時にノイズ(SET:シングルイベントトランジェント)が発生することになり、冗長化対策の効果が益々無力化することになる。
【0050】
以上説明した本発明の実施の形態の概要に基づいた各実施の形態を、以下において説明する。
【0051】
<第1の実施の形態>
本発明の第1の実施の形態のCMOSFETデバイスを図1に示す。図1は、CMOSFETデバイスの一例として、SRAMの6トランジスタを示しており、この上面図とA−A’断面図とB−B’断面図である。
【0052】
このデバイスでは、p基板12上に6個のトランジスタが形成され、中央の2個のpMOSFETを両側でそれぞれ2個のnMOSFETが挟む構造になっている。nMOSFETのp(p−)ウェル10はビット線方向(図の縦方向)に連続しており、STIのアイソレーション酸化膜6で、このpウェル10とpMOSFETのn(n−)ウェル13がストライプで並ぶ構造になっている。トランジスタが形成されるアクテイブ領域は、ワード線方向の両側がSTIで隔離されている。pウェル10の下には埋め込みNウェル9が形成され、トリプルウェル構造となっている。
【0053】
図1では、pウェル10の中央付近に1本だけ連続したp型の導通部8を形成することが特徴である。この導通部8で、pウェル10とp基板12が電気的に接続される。pウェル10の中にあるノードはグラウンド(G)とビット線に接続するノード(B)とストレージノード(S)であり、基本的にはストレージノード(S)の直下のみに導通部8を形成すれば良いが、正孔の抜けやすさを考えると多少大きめの方が良い。どちらにしてもマスクは一枚追加することになるので、本実施の形態では簡単のため、一本の連続した導通部8とした。
【0054】
なお、図1において、1はグラウンドに接続する拡散層、3はビット線に接続するコンタクト、4は電源に接続するコンタクト、5はストレージノード(p型)、11はストレージノード(n型)、15はゲート電極(ストレージノード、ビット線ノード間)、16はゲート電極(ストレージノード、電源・グラウンドノード間)を示す。
【0055】
図12は、本実施の形態について、p−ウェル10の中心部にp型の導通部8を1本形成する場合の各ノードの配置イメージ(上面図とA−A’断面図)を示したもので、埋め込みNウェル9がビット線方向に幅広く確保できるので、ラッチアップ耐性への影響を小さくとどめることができる。pウェル10内には給電のための給電コンタクト(C)14が通常は8、16または32ビット間隔で設けられる。MCBIの場合、図4で見たように、給電コンタクトから離れるほどMCU発生数が大きくなるが、給電コンタクトから見た電気抵抗も大きく変化しないので、MCU発生頻度を悪くさせることも無い。
【0056】
図13は、本実施の形態の変形例として、導通部8をよりストレージノード近くにするため、p−ウェル10内のノード列直下にp型の導通部8を2本形成する場合の各ノードの配置イメージ(上面図とA−A’断面図)を示したものである。これにより、MCBI抑制効果を一層高めることができる。
【0057】
図1、図12、図13に示した本実施の形態は、導通部8がp−ウェル10に並行に形成するが、この構造はp−ウェルのコンタクト直下に導通部を形成する従来技術[特許文献2]とは、導通部分を形成する方向がワード線に直交する点が根本的に異なる。
【0058】
<第2の実施の形態>
図14に、本発明の第2の実施の形態のCMOSFETデバイスを示す。図14は、CMOSFETデバイスの一例として、SRAMの6トランジスタを示しており、この上面図とA−A’断面図とB−B’断面図である。
【0059】
本実施の形態では、ゲート電極(ワード線)15、16の直下にp型の導通部8を形成する。この手法でもストレージノードに近接した位置に導通部8を形成できるので、MCBI抑制効果が期待できる。前記第1の実施の形態との相違は、導通部8がワード線に並行にその直下に形成できる点である。この手法では、ワード線のマスクがそのまま使えるので、マスク追加の必要が無い点が利点である。
【0060】
その一方で、図15(ワード線全般に亘って適用した場合に形成される埋め込みNウェルのイメージを示す図)に示すように、ワード線方向に埋め込みNウェル9を分断する形になるため、給電コンタクト14からのストレージノードの抵抗値や、ラッチアップ耐性に影響がおよぶマイナス要因も可能性としては考慮する必要がある。ワード線全面でなく、例えばビット線に接続するコンタクト3とストレージノード11間のゲート直下だけに導通部8を作ることによってこの問題は解決できる。
【0061】
以下、本実施の形態について、CMOSFETデバイスの製造プロセスを説明する。図16に、図14について大まかな前工程の概略プロセスフローとデバイスの完成イメージを示した。通常、基板の上にアイソレーション酸化膜6を形成した後、そのアイソレーション酸化膜6およびレジストを適宜配置してマスクとし、pウェル10、nウェル13を形成する。従来からのCMOSデバイスの前工程と大きく異なる点は、埋め込みNウェル9のイオン打ち込み工程の直前に導通部8に該当する寸法・配置のレジストを形成させ、イオン打ち込みはこの上から実施する点である。
【0062】
図17〜図26に、図16に示した各プロセスをブロック毎にデバイスのイメージ図と共に示した。
【0063】
(1)製造プロセスの最初の工程において、無加工のp基板12を準備する。。図17は、無加工のp基板12を示す。
【0064】
(2)アイソレーション酸化膜形成工程において、p基板12にアイソレーション酸化膜6を形成する。図18は、アイソレーション酸化膜6が形成された後の状態を示す。
【0065】
(3)p−ウェル、n−ウェル形成工程において、p基板12にp−ウェル10、n−ウェル13を形成する。図19は、p−ウェル10、n−ウェル13が形成された後の状態を示す。
【0066】
(4)導通部上面へのレジスト形成工程において、以降の工程で形成される導通部の上面にレジスト17を形成する。図20は、レジスト17でマスクを形成した状態を示し、この状態でn−アイソレーションを形成する。レジスト17は、その直下にn−アイソレーションが形成されないように十分厚くする必要がある。
【0067】
(4)’導通部上面へのレジスト形成工程において、第1の実施の形態に対応する場合を図21に示す。図21には、図12に示したビット線に沿って導通部8を形成する実施の形態の導通部1本だけの場合のレジスト配置を示したが、プロセスの説明図では、SRAM1ビットを例にしたため、中央にpMOSFETが配置されており、nMOSFETのp−ウェルが両側に分断される形になり、一見レジストが2本必要のように見えるが、実際は1本のp−ウェル(両側で2ビットが共有する)の中に1本の導通部を形成すれば良い。このようにして、レジスト形成部の直下には埋め込みNウェルが形成されないため、その部分にp型の導通部が残ることになる。
【0068】
(5)部分ディープn−ウェル形成工程において、部分ディープn−ウェル、すなわち導通部8を有する埋め込みNウェル9を形成する。図22は、導通部8が形成され、まだレジスト17が除去されていない状態を示す。
【0069】
(6)レジスト除去工程において、レジスト17を除去する。図23は、レジスト17が除去された状態を示す。
【0070】
(7)ゲート電極形成工程において、適宜成膜プロセスやマスクを使用して、ゲート電極15、ゲート電極16を形成する。図24は、ゲート電極15、ゲート電極16が形成された後の状態を示す。
【0071】
(8)拡散層(ノード)形成工程において、ゲート電極15、16をマスクとして、グラウンドに接続する拡散層1、ビット線に接続するコンタクト(拡散層)3、p型のストレージノード(拡散層)5、n型のストレージノード(拡散層)11を形成する。図25は、拡散層1、3、5、11が形成された後の状態を示す。
【0072】
(9)上部配線層形成工程において、上部に第1層目の配線層を形成する。図26は、配線層を形成した後のイメージを示す。
【0073】
以上の(1)から(9)までの製造プロセスを経て、両特性のMOSFET下面に埋め込みNウェルを有するトリプルウェル構造において、ゲート(ワード線)直下にp型の導通部8が形成されたCMOSFETデバイスを製造することができる。
【0074】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【0075】
本発明は、半導体デバイスに関し、特に、底面部分アイソレーション型のCMOSFETデバイスにおいて、宇宙線中性子に起因するエラーを低減する技術に適用して有効である。そして、本発明は、SRAMを含め、論理デバイスの全て、すなわちCMOSFETデバイス全てに適合するものであり、したがって、産業、生活、社会基盤の全てで利用する電子システム全体で利用できる。
【符号の説明】
【0076】
1・・・グラウンドに接続する拡散層
3・・・ビット線に接続するコンタクト
4・・・電源に接続するコンタクト
5・・・ストレージノード(p型)
6・・・アイソレーション酸化膜
8・・・導通部(p型)
9・・・埋め込みNウェル
10・・・p−(p)ウェル
11・・・ストレージノード(n型)
12・・・p基板
13・・・n−(n)ウェル
14・・・給電コンタクト
15・・・ゲート電極(ストレージノード、ビット線ノード間)
16・・・ゲート電極(ストレージノード、電源・グラウンドノード間)
17・・・レジスト
【特許請求の範囲】
【請求項1】
pMOSFETとnMOSFETで構成されるCMOSFETデバイスであって、
前記pMOSFETと前記nMOSFETの両特性のMOSFET下面に埋め込みNウェルを形成するトリプルウェル構造を有し、前記nMOSFETのストレージノード直下を含む領域または隣接する領域に、pウェルとp基板を電気的に接続する導通部が形成されていることを特徴とするCMOSFETデバイス。
【請求項2】
請求項1記載のCMOSFETデバイスにおいて、
前記導通部は、ゲート電極に沿ったゲート電極直下を含む領域または隣接する領域で連続または断続する溝状の構造を有することを特徴とするCMOSFETデバイス。
【請求項3】
請求項1記載のCMOSFETデバイスにおいて、
前記導通部は、前記pウェルの方向に全長に亘って連続する少なくとも1本の溝状の構造を有することを特徴とするCMOSFETデバイス。
【請求項4】
請求項3記載のCMOSFETデバイスにおいて、
前記導通部は、前記pウェルの全長に亘って拡散層列直下を含む領域または隣接する領域に沿って連続する少なくとも1本の溝状の構造を有することを特徴とするCMOSFETデバイス。
【請求項5】
pMOSFETとnMOSFETで構成されるCMOSFETデバイスの製造方法であって、
前記pMOSFETと前記nMOSFETの両特性のMOSFET下面に埋め込みNウェルを形成するトリプルウェル構造を有し、
前記埋め込みNウェルを形成するイオン打ち込み工程の直前の工程において、pウェルとp基板を接続する構造の上面にレジストを付与し、その上面からイオンを照射して、前記埋め込みNウェルが形成されない、前記pウェルと前記p基板の電気的な導通部を形成することを特徴とするCMOSFETデバイスの製造方法。
【請求項1】
pMOSFETとnMOSFETで構成されるCMOSFETデバイスであって、
前記pMOSFETと前記nMOSFETの両特性のMOSFET下面に埋め込みNウェルを形成するトリプルウェル構造を有し、前記nMOSFETのストレージノード直下を含む領域または隣接する領域に、pウェルとp基板を電気的に接続する導通部が形成されていることを特徴とするCMOSFETデバイス。
【請求項2】
請求項1記載のCMOSFETデバイスにおいて、
前記導通部は、ゲート電極に沿ったゲート電極直下を含む領域または隣接する領域で連続または断続する溝状の構造を有することを特徴とするCMOSFETデバイス。
【請求項3】
請求項1記載のCMOSFETデバイスにおいて、
前記導通部は、前記pウェルの方向に全長に亘って連続する少なくとも1本の溝状の構造を有することを特徴とするCMOSFETデバイス。
【請求項4】
請求項3記載のCMOSFETデバイスにおいて、
前記導通部は、前記pウェルの全長に亘って拡散層列直下を含む領域または隣接する領域に沿って連続する少なくとも1本の溝状の構造を有することを特徴とするCMOSFETデバイス。
【請求項5】
pMOSFETとnMOSFETで構成されるCMOSFETデバイスの製造方法であって、
前記pMOSFETと前記nMOSFETの両特性のMOSFET下面に埋め込みNウェルを形成するトリプルウェル構造を有し、
前記埋め込みNウェルを形成するイオン打ち込み工程の直前の工程において、pウェルとp基板を接続する構造の上面にレジストを付与し、その上面からイオンを照射して、前記埋め込みNウェルが形成されない、前記pウェルと前記p基板の電気的な導通部を形成することを特徴とするCMOSFETデバイスの製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【公開番号】特開2011−9567(P2011−9567A)
【公開日】平成23年1月13日(2011.1.13)
【国際特許分類】
【出願番号】特願2009−152803(P2009−152803)
【出願日】平成21年6月26日(2009.6.26)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
【公開日】平成23年1月13日(2011.1.13)
【国際特許分類】
【出願日】平成21年6月26日(2009.6.26)
【出願人】(302062931)ルネサスエレクトロニクス株式会社 (8,021)
【Fターム(参考)】
[ Back to top ]