スパッタリング方法
【課題】少数のターゲットにて反応性ガスをＯＮ／ＯＦＦするだけで複数の膜種を成膜する際に、膜の種類の切替え時間を大幅に短縮し、高品質の膜を効率的に安定して確保できるスパッタリング技術を提供する。
【解決手段】第１のターゲット材料をスパッタリングして基板上に成膜する第１のスパッタ工程と、前記第１のターゲット材料とは異なる第２のターゲット材料をスパッタリングして前記基板上に成膜する第２のスパッタ工程と、前記第１のスパッタ工程と前記第２のスパッタ工程との間で、前記基板を前記複数のターゲット材料から遮蔽しつつ、前記第１および第２のターゲット材料をそれぞれ成膜レートが変化するようにスパッタリングするプリスパッタ工程とを行う。
【解決手段】第１のターゲット材料をスパッタリングして基板上に成膜する第１のスパッタ工程と、前記第１のターゲット材料とは異なる第２のターゲット材料をスパッタリングして前記基板上に成膜する第２のスパッタ工程と、前記第１のスパッタ工程と前記第２のスパッタ工程との間で、前記基板を前記複数のターゲット材料から遮蔽しつつ、前記第１および第２のターゲット材料をそれぞれ成膜レートが変化するようにスパッタリングするプリスパッタ工程とを行う。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は基板上に薄膜を形成するためのスパッタリング方法に関するものである。
【背景技術】
【０００２】
半導体集積回路（以下ＩＣ）の製造工程では誘電体の成膜が種々行われる。その目的は、例えば、層間絶縁，エッチング，マスク，パッシベーション，キャパシタの誘電体膜等の形成であり、目的に応じて材質やプラズマ処理方法が選ばれる。そのプラズマ処理方法としては、例えば、ＣＶＤ，ドライエッチング，スパッタリング等種々用いられている。
【０００３】
近年、ＩＣの小型化のために、キャパシタの誘電体膜を、チタン酸バリウムストロンチウム（ＢＳＴ）やチタン酸ストロンチウム（ＳＴＯ）等の高誘電体物質にて形成するプラズマ処理が検討されている。センサやアクチュエータ、不揮発性メモリデバイス用の膜を、チタン酸ジルコン酸鉛（ＰＺＴ）、ストロンチウムビスマスタンタレート（ＳＢＴ）といった強誘電体物質にて形成するプラズマ処理も検討されている。
【０００４】
また、反射防止膜やエッジフィルタ等の光学薄膜を形成するプラズマ処理も検討されている。これらの光学薄膜は通常、低屈折率材料（ＳｉＯ２，ＭｇＦ等）と高屈折率材料（Ｔａ２Ｏ５，ＴｉＯ２，Ｎｂ２Ｏ５等）とその中間の屈折率を有する材料（Ａｌ２Ｏ３等）との積層構造であり、各層の光学膜厚（屈折率×物理膜厚）がデバイス特性を決定するので、高い膜厚均一性および高い膜厚制御性が必要である。これら光学薄膜は蒸着で形成されるのが主流であったが、膜質の観点からスパッタリングによる膜形成も行なわれている。
【０００５】
一方、近年のニーズの多様化により商品の多品種少量化が進んでおり、従来の蒸着等の大型装置を用いた大ロット生産から小ロット生産への変換が求められている。また商品の在庫削減を目的とした商品管理サイクルの短縮化等が進んでおり、生産リードタイムの短縮も求められている。これらの要望に対応するためにも、スパッタリング等を用いた小型成膜装置による効率的な生産が検討されている。
【０００６】
スパッタリングによる絶縁体（誘電体）の成膜は、絶縁体をターゲットとして用い、該ターゲットにＲＦ電力を印加するＲＦスパッタリングが主流である。この方法は、正負交互の電圧がターゲットに印加されるため、絶縁体を比較的安定して成膜することが可能であるものの、成膜速度が遅く、量産性に乏しい。
【０００７】
そこで、導電体や半導体をターゲットとして用い、反応性ガス雰囲気中で該ターゲットにＤＣ電圧を印加することで絶縁体を成膜する、ＤＣ反応性スパッタリングが検討されている。この方法は、導電体や半導体をスパッタリングするため、成膜速度が速く、量産に適している。また１つのターゲットにて反応性ガスをＯＮ／ＯＦＦすることで、導電体、半導体、絶縁体といった複数種類の膜を形成可能である。しかしその一方で、反応性ガスのＯＮ／ＯＦＦにて膜の種類を切替える際に、ターゲットの表面及び装置内を改質する必要があり、その改質の作業により処理時間が長くなるという短所がある。
【０００８】
スパッタリング装置の一例であるマグネトロンスパッタリング装置は、真空容器に、ターゲットを載置するカソードと、磁力線を発生させる磁石と、前記真空容器内にガスを導入しながら排気するガス調整手段とを備えている。光学デバイス向けの光学薄膜を形成する装置では、光学薄膜は一般的に低屈折率膜と高屈折率膜とを交互に積層していくため、カソードが２つ以上配置され、複数のターゲットが配置されている。
【０００９】
このマグネトロンスパッタリング装置で成膜処理を行う際には、ターゲットに対向するように基板を基板ホルダに保持し、ガス調整手段により真空容器内を所定のガス（例えばＡｒ，Ａｒ＋Ｏ２ガス）を所定流量導入しつつ排気して、真空容器内を所定の圧力に調節し、ターゲットに負のＤＣ電圧を印加してグロー放電を起こし、プラズマを発生させる。
【００１０】
発生したプラズマ中の電子は、磁石により発生する磁力線にトラップされて更に電離を促進し、プラズマ密度を向上させる。またプラズマ中の＋イオン（例えばＡｒ＋，Ｏ２＋等）は、上述の負のＤＣ電圧によりターゲットに引き込まれ、ターゲットの構成原子をスパッタリングし、それにより飛び出したスパッタリング粒子が基板に到達して薄膜となる。
【００１１】
このようにターゲット材料をそのまま堆積させるのでなく、ターゲット材料の反応生成物を堆積させる場合は、上述の所定のガスに反応性ガスを混入させて導入する。これにより、ターゲットから飛び出したスパッタリング粒子が空間中の反応性ガスと反応して化合物となり基板に堆積する。
【００１２】
この場合に、上述の方法、つまり１つのターゲットにて反応性ガスをＯＮ／ＯＦＦすることで複数種類の膜を成膜させる方法をとると、生成した化合物の付着によってターゲット表面、容器内の壁面や部材が、導電体、半導体、絶縁体に変化するため、放電状態が不安定になる。また残留した反応性ガスによって成膜レートや膜質が変化する。このため、ターゲットまたは反応性ガスによる膜の種類の切替え時には、真空容器内に設けた基板シャッターにて基板をターゲットから遮蔽し、一定時間放電させるプリスパッタが必要である。
【００１３】
図９に、誘電体膜と導電体膜とを連続して積層成膜する工程を示す。第１のターゲットにて誘電体を成膜するために、まず、基板シャッターを閉め（ステップＳ１）、スパッタガス、反応性ガスを導入し（ステップＳ２）、ターゲット１にて所定時間プリスパッタを行う（ステップＳ３）。その後、基板シャッターを開け（ステップＳ４）、第１のターゲットのスパッタにより誘電体を基板上に成膜する（ステップＳ５）。
【００１４】
続いて、第２のターゲットにて導電体を成膜するためにまず、基板シャッターを閉め（ステップＳ６）、反応性ガスの供給を停止し（ステップＳ７）、スパッタガスのみ供給して、導電体のターゲット２にて所定時間プリスパッタを行う（ステップＳ８）。その後、基板シャッターを開け（ステップＳ９）、第２のターゲットのスパッタにより導電体を基板上に成膜する（ステップＳ１０）。さらに積層する場合は、膜の種類の切替え時に、これと同様の手順でプリスパッタを行い、成膜を行う。
【００１５】
このような従来の方法では、ターゲットの表面及び装置内の表面を改質する必要があるため、処理時間が長くなる。これに対して、ターゲット表面及び装置内の表面を改質するための方法が従来から提案されている。その１つとして特許文献１に開示の方法がある。
【００１６】
特許文献１では、ターゲット材料を１つ用い、Ｔｉをターゲット材料に添加し、所定時間プリスパッタすることで、残留酸素を低減させ、プリスパッタ時間を短縮し、装置内の膜質を向上させている。
【特許文献１】特開昭５８−９３３４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかし特許文献１の方法でも、あるターゲットにて反応性ガスを導入して絶縁体を成膜した後に、他のターゲットにて導電体（もしくは半導体）を成膜する前に、その導電体（もしくは半導体）のターゲットにて所定時間、プリスパッタを行うので、生産効率が低くなることは免れない。
【００１８】
面内均一性の高い、高品質な膜が必要な光学デバイスを含む複数のデバイスを小型装置にて効率的に生産するためには、高い成膜速度で高い面内均一性を確保する必要がある。さらに、それに加え、複数のデバイスの生産時に、放電を安定させ、ロット間のバラツキを低減し、更に、成膜時間を短縮する必要がある。
【００１９】
すなわち、複数のデバイスを小型装置にて効率的に生産する（特に面内の高い均一性および高品質な膜が必要な光学デバイスをも生産する）ためには、高い成膜速度で高い面内均一性を確保し、かつ、放電を安定させることが必要である。
【００２０】
本発明は、上記従来の課題に鑑み、１つの真空容器内で複数のターゲットにて反応性ガスをＯＮ／ＯＦＦして導電体・半導体・絶縁体を成膜する際の膜の種類の切替え時に行うプリスパッタ時間を抑え、放電を安定化させることができるスパッタリング方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明のスパッタリング方法は、成膜対象の基板と膜材料となる複数のターゲット材料とを互いに対向させ、スパッタガスを単独または反応性ガスと共に導入しつつプラズマを発生させて成膜するスパッタリング方法であって、前記複数のターゲット材料の内の第１ターゲット材料をスパッタリングして成膜する第１スパッタ工程と、前記複数のターゲット材料の内の前記第１ターゲット材料とは異なる第２ターゲット材料をスパッタリングして成膜する第２スパッタ工程と、前記第１スパッタ工程と前記第２スパッタ工程との間で、前記基板を前記複数のターゲット材料から遮蔽しつつ、前記第１および第２ターゲット材料をそれぞれ成膜レートが変化するようにスパッタリングするプリスパッタ工程とを有することを特徴とする。
【発明の効果】
【００２２】
本発明のスパッタリング方法により、１つの真空容器内で複数のターゲットにて反応性ガスをＯＮ／ＯＦＦして複数種類の膜を成膜する際に、ターゲット表面および真空容器内の壁面や部材を短いプリスパッタ時間にて改質し、放電を安定化させることができる。またそれによりロット間のバラツキを低減し、成膜時間を短縮することができ、高品質な膜の形成かつ高効率な生産が実現できる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図面を用いて説明する。なお、以下の説明において、同じ構成には同じ符号を付して、説明を省略する。
（実施の形態１）
図１は本発明の実施の形態１におけるスパッタリング装置の概略構成図であって、より詳しくは、ＤＣ反応性マグネトロンスパッタリング装置の概略構成を示す。
【００２４】
本実施の形態１におけるスパッタリング装置では、真空引き可能な容器１（以下、真空容器１という）でスパッタ室が構成されている。真空容器１内の下部には、下部電極３、５が配置されており、その上に導電性のＮｂターゲット２、Ｓｉターゲット４が固定保持されている。Ｎｂターゲット２，Ｓｉターゲット４は、アース電位となるアースシールド２０，２１でその外周が覆われている。
【００２５】
下部電極３，５は真空容器１とは電気的に絶縁されており、下部電極３，５と真空容器１（接地）間にＤＣパルス電源１７，１８により所定のＤＣ電力が与えられる。下部電極３，５は、Ｎｂターゲット２，Ｓｉターゲット４の温度上昇を防ぐための水冷機構（図示せず）を内蔵している。
【００２６】
Ｎｂターゲット２，Ｓｉターゲット４の裏面側には、それぞれ、磁石６，７と、それを環状に取り囲む磁石８，９とが配されている。磁石８，９は、磁石６，７とは反対の磁化成分を持つ。また、Ｎｂターゲット２，Ｓｉターゲット４の裏面側には、内側の磁石６，７と外側の磁石８，９を磁気的に結合するヨーク１０，１１が配されており、これらの磁石６〜９により、Ｎｂターゲット２，Ｓｉターゲット４表面に弧状の磁力線１２，１３が形成される。
【００２７】
真空容器１内の上部には、半導体ウェハなどの基板１５をその中心に保持する基板ホルダ１４が下部電極３，５に対向して平行に配置されている。この基板ホルダ１４は、真空容器１と電気的に絶縁されていて浮遊電位基板となっており、基板１５を所定の温度に維持するための加熱機構（図示せず）を内蔵している。１６は基板ホルダ回転機構、１９は基板シャッターである。
【００２８】
このスパッタリング装置による成膜処理のフローチャートを図２に示す。
本実施の形態では、基板１５としてＳｉ基板を用い、導電体であるＮｂ、半導体であるＳｉ、誘電体であるＮｂ２Ｏ５，ＳｉＯ２の薄膜を形成するために、Ｎｂターゲット２としてＮｂ（外径３００ｍｍ×１００ｍｍの矩形）を用い、Ｓｉターゲット４としてＳｉ（外径３００ｍｍ×１００ｍｍの矩形）を用いる。そして、Ｎｂターゲット２とＳｉターゲット４との中心間距離が１００ｍｍとなり、Ｎｂターゲット２およびＳｉターゲット４と基板１５との間の距離が１００ｍｍとなるように、それぞれを配置する。
【００２９】
まず、Ｎｂターゲット２で成膜するために、基板シャッター１９を閉じ（ステップＳ１１）、真空容器１をターボ分子ポンプ（図示せず）とロータリーポンプ（図示せず）とにより５×１０−４Ｐａまで排気した後に、Ａｒ及びＯ２ガスをそれぞれ９０ｓｃｃｍ、７０ｓｃｃｍ導入しつつ、可変コンダクタンスバルブ（図示せず）で排気を調整することにより、真空容器１内圧力を０．５Ｐａで一定に保つ（ステップＳ１２）。
【００３０】
そして、ＤＣパルス電源１７により３ｋＷの電力をＮｂターゲット２の裏面の下部電極３に印加し、これによりＮｂターゲット２上にグロー放電を発生させてスパッタリング（プリスパッタ）を所定時間行う（ステップＳ１３）。このとき、Ｎｂターゲット２にはアーク放電を抑制するために、正の逆パルス電圧を印加する。
【００３１】
次に、基板シャッターを開け（ステップＳ１４）、Ｎｂターゲット２の所定時間のスパッタによりＮｂ２Ｏ５を基板上に成膜する（ステップＳ１５）。
続いて、Ｓｉターゲット４にて成膜するために、基板シャッター１９を閉じてＮｂターゲット２，Ｓｉターゲット４から基板１５を遮蔽し（ステップＳ１６）、反応性ガスであるＯ２ガスを止め、スパッタガスであるＡｒガスのみの供給とする（ステップＳ１７）。
【００３２】
そして、ＤＣパルス電源１８により３ｋＷの電力をＳｉターゲット４の裏面の下部電極５に印加して、Ｓｉターゲット４の表面及び真空容器１内の壁面や部材の表面を改質するプリスパッタを行う（ステップＳ１８ａ）。このＳｉターゲット４のプリスパッタ時に、併せて、ＤＣパルス電源１７により３ｋＷの電力を印加してＮｂターゲット２のプリスパッタを行う（ステップＳ１８ｂ）。プリスパッタ時間を見極めるために、電圧の変動をモニタリングする。電圧と成膜レートの相関についてはあらかじめ確認しておく（この相関については、図３にて後述する。）。
【００３３】
なお、本実施の形態における改質とは、酸化させる、酸化物で表面を覆う、酸化物を除去する、又は導電体で表面を覆うことにより、装置内の電位状態を安定にすることを意味する。
【００３４】
その後に、基板シャッター１９を開け（ステップＳ１９）、Ｓｉターゲット４を用いた所定時間のスパッタによりＳｉを基板１５上に成膜する（ステップＳ２０）。さらに積層する場合は、膜の種類の切替え時にこれと同様の手順でプリスパッタを行い、成膜を行う。
【００３５】
図３は、本実施の形態の条件でＳｉターゲットでの電圧と成膜レートとの相関を示す図である。図３において、横軸はＳｉターゲットへの印加電圧であり、縦軸はその時の成膜レートである。図３に示すように、Ｓｉターゲットを用いた場合、成膜レートは電圧に比例する。
【００３６】
図４は、先に図９を用いて説明した従来フローでの電圧変動を示す図である。図４に示すように、従来フローにおいてプリスパッタ工程を１０分（６００秒）以上続けても、電圧は安定しない。そのため、図３に示すような電圧と成膜レートとの相関から、成膜レートも安定せず、従来フローを用いた場合は、結果として積層する膜の膜質が悪くなることがある。これは、成膜レートが安定しないことから、膜厚が変動したり、酸素の欠乏した膜（屈折率が膜中で変動する膜）が発生したりするためである。
【００３７】
これに対し、図２に示した本発明フローのプリスパッタ（ステップＳ１８ａ，Ｓ１８ｂ）では、Ｎｂターゲット２の電力を徐々に低くするので、Ｎｂターゲット２からのスパッタ粒子のＳｉターゲット４へ付着量が徐々に低減される。その一方で、Ｓｉターゲット４の電力を徐々に高くするので、Ｎｂターゲット２からのスパッタ粒子を除去するために、Ｓｉターゲット４を放電させる時間が短縮でき、真空容器内の表面改質の効率が良くなる。さらに、Ｎｂターゲット２の放電を終了した後にＮｂターゲット２からのスパッタ粒子を除去するため、Ｓｉターゲット４のみでのプリスパッタ時間が短縮でき、より真空容器内の表面改質の効率が良くなる。
【００３８】
好ましくは、Ｎｂターゲット２およびＳｉターゲット４のプリスパッタについて、スタート時は、Ｎｂターゲット２への電力印加をＳｉターゲット４への電力印加よりも早くスタートさせる。これにより、Ｎｂターゲット２のスパッタ粒子にて真空容器内の反応性ガスを除去することができる。ストップ時は、Ｎｂターゲット２への電力印加をＳｉターゲット４への電力印加よりも早くストップさせる。このことにより、Ｓｉターゲット４の表面をより確実に改質することができ、プリスパッタ時間が短縮でき、さらに真空容器内の表面改質の効率が良くなる。
【００３９】
なお、種々の検討により、スタート時のＮｂターゲット２だけでのプリスパッタ時間が短すぎても長すぎても真空容器内の表面改質が十分でなく、スタート時のＮｂターゲット２だけでのプリスパッタ時間は５〜３０秒が最適であることが分かった。また、同様の検討により、ストップ時のＳｉターゲット４だけでのプリスパッタ時間は５〜３０秒が最適であることが分かった。これは、５秒以下だと電位安定化の効果が充分でないため５秒以上必要で、３０秒以下であれば充分に改質の効果が得られるためである。
【００４０】
以上の結果から得られた最適なプリスパッタのプロファイルを図５に示す。またその時のＳｉターゲット４の電圧変動を図６に示す。図５から、Ｓｉターゲット４において、スタート時、ストップ時のタイムラグはそれぞれ約５秒、約３０秒であることが分かった。
【００４１】
（実施の形態２）
本実施の形態２は、前述の実施の形態１のＮｂターゲット２で成膜した後にＳｉターゲット４で成膜する順番とは逆に、Ｓｉターゲット４の反応生成物であるＳｉＯ２にて成膜した後に、導電体であるＮｂで成膜する場合である。
【００４２】
本実施の形態２について、実施の形態１と同様に最適化したプリスパッタのプロファイルを図７に示す。また、その時のＮｂターゲット２の電圧変動を図８に示す。図７に示すように、電圧変動をモニタリングして安定化した時間を求めることで、Ｎｂターゲット２において、スタート時、ストップ時のタイムラグはそれぞれ約３０秒、約５秒が最適であることが分かった。
【００４３】
なお、半導体であるＳｉで成膜する場合には、該ＳｉがＮｂ等の導電体に比べて電気伝導率が低いため真空容器内の表面改質に時間がかかる。さらに、Ｓｉは反応性が非常に高いため、反応性ガスと反応しやすく、ターゲット表面の改質にも時間がかかる。そのため、Ｓｉで成膜する場合は、プリスパッタに要する時間が長くなりやすい。したがって、ＳｉについてはＮｂ等の導電体の材料に対するよりも本発明の効果が大きくなる。プリスパッタのプロファイルは、ターゲット材料及びターゲットサイズ、電力、圧力等の条件によって、同様に最適化することができる。
【００４４】
以上説明したように、１つの真空容器内で複数のターゲットにて反応性ガスをＯＮ／ＯＦＦして複数の膜種を成膜する際に、前記複数のターゲットの内の少なくとも１つである第１のターゲットにて絶縁体の反応生成物を成膜した後、第１のターゲット以外の少なくとも１つである第２のターゲットにて導電体・半導体を成膜する前に、第１および第２のターゲットを同時にそれぞれ成膜レートを変えながらプリスパッタすることにより、ターゲット表面・真空容器壁面や真空容器内の部材を短いプリスパッタ時間にて改質し、放電の安定化が達成できる。これにより、膜品質および生産性の向上が実現できる。
【００４５】
なお、実施の形態１，２では、成膜レートを投入電力によって調整した例で説明したが、圧力・電力のパルス条件等の他の方法で調整しても同様の効果が実現できると考えられる。また電圧をモニタリングすることによってプリスパッタ時間を決めた例で説明したが、プラズマからの発光強度を単独または電圧と同時にモニタリングしてもよく、それによって電圧モニタリングと同等以上の効果が期待できる。
【産業上の利用可能性】
【００４６】
本発明にかかるスパッタリングは、少数のターゲットにより複数の膜種を成膜する際に膜の種類の切替え時間を大幅に短縮でき、高品質の膜を効率的に安定して確保できるので、低コストの小型装置にて薄膜を形成するために非常に有用である。
【図面の簡単な説明】
【００４７】
【図１】実施の形態１におけるスパッタリング装置の概略構成図
【図２】実施の形態１における成膜工程のフローチャート
【図３】Ｓｉターゲットでの電圧変動と成膜レートとの相関を示す図
【図４】従来のスパッタリング方法によるＳｉターゲットに対するプリスパッタ時の電圧変動を示す図
【図５】実施の形態１におけるＳｉターゲットに対するプリスパッタのプロファイルを示す図
【図６】実施の形態１におけるＳｉターゲットでのプリスパッタ時の電圧変動を示す図
【図７】実施の形態２におけるＮｂターゲットに対するプリスパッタのプロファイルを示す図
【図８】実施の形態２におけるＮｂターゲットでのプリスパッタ時の電圧変動を示す図
【図９】従来の成膜工程のフローチャート
【符号の説明】
【００４８】
１ 真空容器
２ Ｎｂターゲット
４ Ｓｉターゲット
３，５ 下部電極
１５ 基板
１９ 基板シャッター
【技術分野】
【０００１】
本発明は基板上に薄膜を形成するためのスパッタリング方法に関するものである。
【背景技術】
【０００２】
半導体集積回路（以下ＩＣ）の製造工程では誘電体の成膜が種々行われる。その目的は、例えば、層間絶縁，エッチング，マスク，パッシベーション，キャパシタの誘電体膜等の形成であり、目的に応じて材質やプラズマ処理方法が選ばれる。そのプラズマ処理方法としては、例えば、ＣＶＤ，ドライエッチング，スパッタリング等種々用いられている。
【０００３】
近年、ＩＣの小型化のために、キャパシタの誘電体膜を、チタン酸バリウムストロンチウム（ＢＳＴ）やチタン酸ストロンチウム（ＳＴＯ）等の高誘電体物質にて形成するプラズマ処理が検討されている。センサやアクチュエータ、不揮発性メモリデバイス用の膜を、チタン酸ジルコン酸鉛（ＰＺＴ）、ストロンチウムビスマスタンタレート（ＳＢＴ）といった強誘電体物質にて形成するプラズマ処理も検討されている。
【０００４】
また、反射防止膜やエッジフィルタ等の光学薄膜を形成するプラズマ処理も検討されている。これらの光学薄膜は通常、低屈折率材料（ＳｉＯ２，ＭｇＦ等）と高屈折率材料（Ｔａ２Ｏ５，ＴｉＯ２，Ｎｂ２Ｏ５等）とその中間の屈折率を有する材料（Ａｌ２Ｏ３等）との積層構造であり、各層の光学膜厚（屈折率×物理膜厚）がデバイス特性を決定するので、高い膜厚均一性および高い膜厚制御性が必要である。これら光学薄膜は蒸着で形成されるのが主流であったが、膜質の観点からスパッタリングによる膜形成も行なわれている。
【０００５】
一方、近年のニーズの多様化により商品の多品種少量化が進んでおり、従来の蒸着等の大型装置を用いた大ロット生産から小ロット生産への変換が求められている。また商品の在庫削減を目的とした商品管理サイクルの短縮化等が進んでおり、生産リードタイムの短縮も求められている。これらの要望に対応するためにも、スパッタリング等を用いた小型成膜装置による効率的な生産が検討されている。
【０００６】
スパッタリングによる絶縁体（誘電体）の成膜は、絶縁体をターゲットとして用い、該ターゲットにＲＦ電力を印加するＲＦスパッタリングが主流である。この方法は、正負交互の電圧がターゲットに印加されるため、絶縁体を比較的安定して成膜することが可能であるものの、成膜速度が遅く、量産性に乏しい。
【０００７】
そこで、導電体や半導体をターゲットとして用い、反応性ガス雰囲気中で該ターゲットにＤＣ電圧を印加することで絶縁体を成膜する、ＤＣ反応性スパッタリングが検討されている。この方法は、導電体や半導体をスパッタリングするため、成膜速度が速く、量産に適している。また１つのターゲットにて反応性ガスをＯＮ／ＯＦＦすることで、導電体、半導体、絶縁体といった複数種類の膜を形成可能である。しかしその一方で、反応性ガスのＯＮ／ＯＦＦにて膜の種類を切替える際に、ターゲットの表面及び装置内を改質する必要があり、その改質の作業により処理時間が長くなるという短所がある。
【０００８】
スパッタリング装置の一例であるマグネトロンスパッタリング装置は、真空容器に、ターゲットを載置するカソードと、磁力線を発生させる磁石と、前記真空容器内にガスを導入しながら排気するガス調整手段とを備えている。光学デバイス向けの光学薄膜を形成する装置では、光学薄膜は一般的に低屈折率膜と高屈折率膜とを交互に積層していくため、カソードが２つ以上配置され、複数のターゲットが配置されている。
【０００９】
このマグネトロンスパッタリング装置で成膜処理を行う際には、ターゲットに対向するように基板を基板ホルダに保持し、ガス調整手段により真空容器内を所定のガス（例えばＡｒ，Ａｒ＋Ｏ２ガス）を所定流量導入しつつ排気して、真空容器内を所定の圧力に調節し、ターゲットに負のＤＣ電圧を印加してグロー放電を起こし、プラズマを発生させる。
【００１０】
発生したプラズマ中の電子は、磁石により発生する磁力線にトラップされて更に電離を促進し、プラズマ密度を向上させる。またプラズマ中の＋イオン（例えばＡｒ＋，Ｏ２＋等）は、上述の負のＤＣ電圧によりターゲットに引き込まれ、ターゲットの構成原子をスパッタリングし、それにより飛び出したスパッタリング粒子が基板に到達して薄膜となる。
【００１１】
このようにターゲット材料をそのまま堆積させるのでなく、ターゲット材料の反応生成物を堆積させる場合は、上述の所定のガスに反応性ガスを混入させて導入する。これにより、ターゲットから飛び出したスパッタリング粒子が空間中の反応性ガスと反応して化合物となり基板に堆積する。
【００１２】
この場合に、上述の方法、つまり１つのターゲットにて反応性ガスをＯＮ／ＯＦＦすることで複数種類の膜を成膜させる方法をとると、生成した化合物の付着によってターゲット表面、容器内の壁面や部材が、導電体、半導体、絶縁体に変化するため、放電状態が不安定になる。また残留した反応性ガスによって成膜レートや膜質が変化する。このため、ターゲットまたは反応性ガスによる膜の種類の切替え時には、真空容器内に設けた基板シャッターにて基板をターゲットから遮蔽し、一定時間放電させるプリスパッタが必要である。
【００１３】
図９に、誘電体膜と導電体膜とを連続して積層成膜する工程を示す。第１のターゲットにて誘電体を成膜するために、まず、基板シャッターを閉め（ステップＳ１）、スパッタガス、反応性ガスを導入し（ステップＳ２）、ターゲット１にて所定時間プリスパッタを行う（ステップＳ３）。その後、基板シャッターを開け（ステップＳ４）、第１のターゲットのスパッタにより誘電体を基板上に成膜する（ステップＳ５）。
【００１４】
続いて、第２のターゲットにて導電体を成膜するためにまず、基板シャッターを閉め（ステップＳ６）、反応性ガスの供給を停止し（ステップＳ７）、スパッタガスのみ供給して、導電体のターゲット２にて所定時間プリスパッタを行う（ステップＳ８）。その後、基板シャッターを開け（ステップＳ９）、第２のターゲットのスパッタにより導電体を基板上に成膜する（ステップＳ１０）。さらに積層する場合は、膜の種類の切替え時に、これと同様の手順でプリスパッタを行い、成膜を行う。
【００１５】
このような従来の方法では、ターゲットの表面及び装置内の表面を改質する必要があるため、処理時間が長くなる。これに対して、ターゲット表面及び装置内の表面を改質するための方法が従来から提案されている。その１つとして特許文献１に開示の方法がある。
【００１６】
特許文献１では、ターゲット材料を１つ用い、Ｔｉをターゲット材料に添加し、所定時間プリスパッタすることで、残留酸素を低減させ、プリスパッタ時間を短縮し、装置内の膜質を向上させている。
【特許文献１】特開昭５８−９３３４６号公報
【発明の開示】
【発明が解決しようとする課題】
【００１７】
しかし特許文献１の方法でも、あるターゲットにて反応性ガスを導入して絶縁体を成膜した後に、他のターゲットにて導電体（もしくは半導体）を成膜する前に、その導電体（もしくは半導体）のターゲットにて所定時間、プリスパッタを行うので、生産効率が低くなることは免れない。
【００１８】
面内均一性の高い、高品質な膜が必要な光学デバイスを含む複数のデバイスを小型装置にて効率的に生産するためには、高い成膜速度で高い面内均一性を確保する必要がある。さらに、それに加え、複数のデバイスの生産時に、放電を安定させ、ロット間のバラツキを低減し、更に、成膜時間を短縮する必要がある。
【００１９】
すなわち、複数のデバイスを小型装置にて効率的に生産する（特に面内の高い均一性および高品質な膜が必要な光学デバイスをも生産する）ためには、高い成膜速度で高い面内均一性を確保し、かつ、放電を安定させることが必要である。
【００２０】
本発明は、上記従来の課題に鑑み、１つの真空容器内で複数のターゲットにて反応性ガスをＯＮ／ＯＦＦして導電体・半導体・絶縁体を成膜する際の膜の種類の切替え時に行うプリスパッタ時間を抑え、放電を安定化させることができるスパッタリング方法を提供することを目的とする。
【課題を解決するための手段】
【００２１】
本発明のスパッタリング方法は、成膜対象の基板と膜材料となる複数のターゲット材料とを互いに対向させ、スパッタガスを単独または反応性ガスと共に導入しつつプラズマを発生させて成膜するスパッタリング方法であって、前記複数のターゲット材料の内の第１ターゲット材料をスパッタリングして成膜する第１スパッタ工程と、前記複数のターゲット材料の内の前記第１ターゲット材料とは異なる第２ターゲット材料をスパッタリングして成膜する第２スパッタ工程と、前記第１スパッタ工程と前記第２スパッタ工程との間で、前記基板を前記複数のターゲット材料から遮蔽しつつ、前記第１および第２ターゲット材料をそれぞれ成膜レートが変化するようにスパッタリングするプリスパッタ工程とを有することを特徴とする。
【発明の効果】
【００２２】
本発明のスパッタリング方法により、１つの真空容器内で複数のターゲットにて反応性ガスをＯＮ／ＯＦＦして複数種類の膜を成膜する際に、ターゲット表面および真空容器内の壁面や部材を短いプリスパッタ時間にて改質し、放電を安定化させることができる。またそれによりロット間のバラツキを低減し、成膜時間を短縮することができ、高品質な膜の形成かつ高効率な生産が実現できる。
【発明を実施するための最良の形態】
【００２３】
以下、本発明の実施の形態について図面を用いて説明する。なお、以下の説明において、同じ構成には同じ符号を付して、説明を省略する。
（実施の形態１）
図１は本発明の実施の形態１におけるスパッタリング装置の概略構成図であって、より詳しくは、ＤＣ反応性マグネトロンスパッタリング装置の概略構成を示す。
【００２４】
本実施の形態１におけるスパッタリング装置では、真空引き可能な容器１（以下、真空容器１という）でスパッタ室が構成されている。真空容器１内の下部には、下部電極３、５が配置されており、その上に導電性のＮｂターゲット２、Ｓｉターゲット４が固定保持されている。Ｎｂターゲット２，Ｓｉターゲット４は、アース電位となるアースシールド２０，２１でその外周が覆われている。
【００２５】
下部電極３，５は真空容器１とは電気的に絶縁されており、下部電極３，５と真空容器１（接地）間にＤＣパルス電源１７，１８により所定のＤＣ電力が与えられる。下部電極３，５は、Ｎｂターゲット２，Ｓｉターゲット４の温度上昇を防ぐための水冷機構（図示せず）を内蔵している。
【００２６】
Ｎｂターゲット２，Ｓｉターゲット４の裏面側には、それぞれ、磁石６，７と、それを環状に取り囲む磁石８，９とが配されている。磁石８，９は、磁石６，７とは反対の磁化成分を持つ。また、Ｎｂターゲット２，Ｓｉターゲット４の裏面側には、内側の磁石６，７と外側の磁石８，９を磁気的に結合するヨーク１０，１１が配されており、これらの磁石６〜９により、Ｎｂターゲット２，Ｓｉターゲット４表面に弧状の磁力線１２，１３が形成される。
【００２７】
真空容器１内の上部には、半導体ウェハなどの基板１５をその中心に保持する基板ホルダ１４が下部電極３，５に対向して平行に配置されている。この基板ホルダ１４は、真空容器１と電気的に絶縁されていて浮遊電位基板となっており、基板１５を所定の温度に維持するための加熱機構（図示せず）を内蔵している。１６は基板ホルダ回転機構、１９は基板シャッターである。
【００２８】
このスパッタリング装置による成膜処理のフローチャートを図２に示す。
本実施の形態では、基板１５としてＳｉ基板を用い、導電体であるＮｂ、半導体であるＳｉ、誘電体であるＮｂ２Ｏ５，ＳｉＯ２の薄膜を形成するために、Ｎｂターゲット２としてＮｂ（外径３００ｍｍ×１００ｍｍの矩形）を用い、Ｓｉターゲット４としてＳｉ（外径３００ｍｍ×１００ｍｍの矩形）を用いる。そして、Ｎｂターゲット２とＳｉターゲット４との中心間距離が１００ｍｍとなり、Ｎｂターゲット２およびＳｉターゲット４と基板１５との間の距離が１００ｍｍとなるように、それぞれを配置する。
【００２９】
まず、Ｎｂターゲット２で成膜するために、基板シャッター１９を閉じ（ステップＳ１１）、真空容器１をターボ分子ポンプ（図示せず）とロータリーポンプ（図示せず）とにより５×１０−４Ｐａまで排気した後に、Ａｒ及びＯ２ガスをそれぞれ９０ｓｃｃｍ、７０ｓｃｃｍ導入しつつ、可変コンダクタンスバルブ（図示せず）で排気を調整することにより、真空容器１内圧力を０．５Ｐａで一定に保つ（ステップＳ１２）。
【００３０】
そして、ＤＣパルス電源１７により３ｋＷの電力をＮｂターゲット２の裏面の下部電極３に印加し、これによりＮｂターゲット２上にグロー放電を発生させてスパッタリング（プリスパッタ）を所定時間行う（ステップＳ１３）。このとき、Ｎｂターゲット２にはアーク放電を抑制するために、正の逆パルス電圧を印加する。
【００３１】
次に、基板シャッターを開け（ステップＳ１４）、Ｎｂターゲット２の所定時間のスパッタによりＮｂ２Ｏ５を基板上に成膜する（ステップＳ１５）。
続いて、Ｓｉターゲット４にて成膜するために、基板シャッター１９を閉じてＮｂターゲット２，Ｓｉターゲット４から基板１５を遮蔽し（ステップＳ１６）、反応性ガスであるＯ２ガスを止め、スパッタガスであるＡｒガスのみの供給とする（ステップＳ１７）。
【００３２】
そして、ＤＣパルス電源１８により３ｋＷの電力をＳｉターゲット４の裏面の下部電極５に印加して、Ｓｉターゲット４の表面及び真空容器１内の壁面や部材の表面を改質するプリスパッタを行う（ステップＳ１８ａ）。このＳｉターゲット４のプリスパッタ時に、併せて、ＤＣパルス電源１７により３ｋＷの電力を印加してＮｂターゲット２のプリスパッタを行う（ステップＳ１８ｂ）。プリスパッタ時間を見極めるために、電圧の変動をモニタリングする。電圧と成膜レートの相関についてはあらかじめ確認しておく（この相関については、図３にて後述する。）。
【００３３】
なお、本実施の形態における改質とは、酸化させる、酸化物で表面を覆う、酸化物を除去する、又は導電体で表面を覆うことにより、装置内の電位状態を安定にすることを意味する。
【００３４】
その後に、基板シャッター１９を開け（ステップＳ１９）、Ｓｉターゲット４を用いた所定時間のスパッタによりＳｉを基板１５上に成膜する（ステップＳ２０）。さらに積層する場合は、膜の種類の切替え時にこれと同様の手順でプリスパッタを行い、成膜を行う。
【００３５】
図３は、本実施の形態の条件でＳｉターゲットでの電圧と成膜レートとの相関を示す図である。図３において、横軸はＳｉターゲットへの印加電圧であり、縦軸はその時の成膜レートである。図３に示すように、Ｓｉターゲットを用いた場合、成膜レートは電圧に比例する。
【００３６】
図４は、先に図９を用いて説明した従来フローでの電圧変動を示す図である。図４に示すように、従来フローにおいてプリスパッタ工程を１０分（６００秒）以上続けても、電圧は安定しない。そのため、図３に示すような電圧と成膜レートとの相関から、成膜レートも安定せず、従来フローを用いた場合は、結果として積層する膜の膜質が悪くなることがある。これは、成膜レートが安定しないことから、膜厚が変動したり、酸素の欠乏した膜（屈折率が膜中で変動する膜）が発生したりするためである。
【００３７】
これに対し、図２に示した本発明フローのプリスパッタ（ステップＳ１８ａ，Ｓ１８ｂ）では、Ｎｂターゲット２の電力を徐々に低くするので、Ｎｂターゲット２からのスパッタ粒子のＳｉターゲット４へ付着量が徐々に低減される。その一方で、Ｓｉターゲット４の電力を徐々に高くするので、Ｎｂターゲット２からのスパッタ粒子を除去するために、Ｓｉターゲット４を放電させる時間が短縮でき、真空容器内の表面改質の効率が良くなる。さらに、Ｎｂターゲット２の放電を終了した後にＮｂターゲット２からのスパッタ粒子を除去するため、Ｓｉターゲット４のみでのプリスパッタ時間が短縮でき、より真空容器内の表面改質の効率が良くなる。
【００３８】
好ましくは、Ｎｂターゲット２およびＳｉターゲット４のプリスパッタについて、スタート時は、Ｎｂターゲット２への電力印加をＳｉターゲット４への電力印加よりも早くスタートさせる。これにより、Ｎｂターゲット２のスパッタ粒子にて真空容器内の反応性ガスを除去することができる。ストップ時は、Ｎｂターゲット２への電力印加をＳｉターゲット４への電力印加よりも早くストップさせる。このことにより、Ｓｉターゲット４の表面をより確実に改質することができ、プリスパッタ時間が短縮でき、さらに真空容器内の表面改質の効率が良くなる。
【００３９】
なお、種々の検討により、スタート時のＮｂターゲット２だけでのプリスパッタ時間が短すぎても長すぎても真空容器内の表面改質が十分でなく、スタート時のＮｂターゲット２だけでのプリスパッタ時間は５〜３０秒が最適であることが分かった。また、同様の検討により、ストップ時のＳｉターゲット４だけでのプリスパッタ時間は５〜３０秒が最適であることが分かった。これは、５秒以下だと電位安定化の効果が充分でないため５秒以上必要で、３０秒以下であれば充分に改質の効果が得られるためである。
【００４０】
以上の結果から得られた最適なプリスパッタのプロファイルを図５に示す。またその時のＳｉターゲット４の電圧変動を図６に示す。図５から、Ｓｉターゲット４において、スタート時、ストップ時のタイムラグはそれぞれ約５秒、約３０秒であることが分かった。
【００４１】
（実施の形態２）
本実施の形態２は、前述の実施の形態１のＮｂターゲット２で成膜した後にＳｉターゲット４で成膜する順番とは逆に、Ｓｉターゲット４の反応生成物であるＳｉＯ２にて成膜した後に、導電体であるＮｂで成膜する場合である。
【００４２】
本実施の形態２について、実施の形態１と同様に最適化したプリスパッタのプロファイルを図７に示す。また、その時のＮｂターゲット２の電圧変動を図８に示す。図７に示すように、電圧変動をモニタリングして安定化した時間を求めることで、Ｎｂターゲット２において、スタート時、ストップ時のタイムラグはそれぞれ約３０秒、約５秒が最適であることが分かった。
【００４３】
なお、半導体であるＳｉで成膜する場合には、該ＳｉがＮｂ等の導電体に比べて電気伝導率が低いため真空容器内の表面改質に時間がかかる。さらに、Ｓｉは反応性が非常に高いため、反応性ガスと反応しやすく、ターゲット表面の改質にも時間がかかる。そのため、Ｓｉで成膜する場合は、プリスパッタに要する時間が長くなりやすい。したがって、ＳｉについてはＮｂ等の導電体の材料に対するよりも本発明の効果が大きくなる。プリスパッタのプロファイルは、ターゲット材料及びターゲットサイズ、電力、圧力等の条件によって、同様に最適化することができる。
【００４４】
以上説明したように、１つの真空容器内で複数のターゲットにて反応性ガスをＯＮ／ＯＦＦして複数の膜種を成膜する際に、前記複数のターゲットの内の少なくとも１つである第１のターゲットにて絶縁体の反応生成物を成膜した後、第１のターゲット以外の少なくとも１つである第２のターゲットにて導電体・半導体を成膜する前に、第１および第２のターゲットを同時にそれぞれ成膜レートを変えながらプリスパッタすることにより、ターゲット表面・真空容器壁面や真空容器内の部材を短いプリスパッタ時間にて改質し、放電の安定化が達成できる。これにより、膜品質および生産性の向上が実現できる。
【００４５】
なお、実施の形態１，２では、成膜レートを投入電力によって調整した例で説明したが、圧力・電力のパルス条件等の他の方法で調整しても同様の効果が実現できると考えられる。また電圧をモニタリングすることによってプリスパッタ時間を決めた例で説明したが、プラズマからの発光強度を単独または電圧と同時にモニタリングしてもよく、それによって電圧モニタリングと同等以上の効果が期待できる。
【産業上の利用可能性】
【００４６】
本発明にかかるスパッタリングは、少数のターゲットにより複数の膜種を成膜する際に膜の種類の切替え時間を大幅に短縮でき、高品質の膜を効率的に安定して確保できるので、低コストの小型装置にて薄膜を形成するために非常に有用である。
【図面の簡単な説明】
【００４７】
【図１】実施の形態１におけるスパッタリング装置の概略構成図
【図２】実施の形態１における成膜工程のフローチャート
【図３】Ｓｉターゲットでの電圧変動と成膜レートとの相関を示す図
【図４】従来のスパッタリング方法によるＳｉターゲットに対するプリスパッタ時の電圧変動を示す図
【図５】実施の形態１におけるＳｉターゲットに対するプリスパッタのプロファイルを示す図
【図６】実施の形態１におけるＳｉターゲットでのプリスパッタ時の電圧変動を示す図
【図７】実施の形態２におけるＮｂターゲットに対するプリスパッタのプロファイルを示す図
【図８】実施の形態２におけるＮｂターゲットでのプリスパッタ時の電圧変動を示す図
【図９】従来の成膜工程のフローチャート
【符号の説明】
【００４８】
１ 真空容器
２ Ｎｂターゲット
４ Ｓｉターゲット
３，５ 下部電極
１５ 基板
１９ 基板シャッター
【特許請求の範囲】
【請求項１】
成膜対象の基板と膜材料となる複数のターゲット材料とを互いに対向させ、スパッタガスを単独または反応性ガスと共に導入しつつプラズマを発生させて成膜するスパッタリング方法であって、前記複数のターゲット材料の内の第１ターゲット材料をスパッタリングして成膜する第１スパッタ工程と、前記複数のターゲット材料の内の前記第１ターゲット材料とは異なる第２ターゲット材料をスパッタリングして成膜する第２スパッタ工程と、前記第１スパッタ工程と前記第２スパッタ工程との間で、前記基板を前記複数のターゲット材料から遮蔽しつつ、前記第１および第２ターゲット材料をそれぞれ成膜レートが変化するようにスパッタリングするプリスパッタ工程とを有することを特徴とするスパッタリング方法。
【請求項２】
前記プリスパッタ工程において、前記第１ターゲット材料は成膜レートが徐々に遅くなるようにスパッタリングし、前記第２ターゲット材料は成膜レートが徐々に速くなるようにスパッタリングすることを特徴とする請求項１に記載のスパッタリング方法。
【請求項３】
前記プリスパッタ工程において、前記第１ターゲット材料を、前記第２ターゲット材料よりも先にスパッタリング開始し且つ前記第２ターゲット材料よりも先にスパッタリング停止することを特徴とする請求項１または２に記載のスパッタリング方法。
【請求項４】
前記プリスパッタ工程において、前記第２ターゲット材料の電圧をモニタリングし、前記電圧に基いてプリスパッタ終了を決定することを特徴とする請求項１に記載のスパッタリング方法。
【請求項５】
前記プリスパッタ工程において、前記第２ターゲット材料の発光強度をモニタリングし、前記発光強度に基いてプリスパッタ終了を決定することを特徴とする請求項１に記載のスパッタリング方法。
【請求項６】
前記複数のターゲット材料は、Ｓｉ、Ｔｉ、Ｎｂ、Ｔａ、Ａｌ、Ｍｇのいずれか１つを少なくとも含むことを特徴とする請求項１に記載のスパッタリング方法。
【請求項７】
前記反応性ガスは、酸素、窒素、弗素のいずれか１つを少なくとも含むことを特徴とする請求項１に記載のスパッタリング方法。
【請求項８】
前記第２ターゲット材料が半導体であることを特徴とする請求項１に記載のスパッタリング方法。
【請求項９】
前記第２ターゲット材料がＳｉであることを特徴とする請求項１に記載のスパッタリング方法。
【請求項１】
成膜対象の基板と膜材料となる複数のターゲット材料とを互いに対向させ、スパッタガスを単独または反応性ガスと共に導入しつつプラズマを発生させて成膜するスパッタリング方法であって、前記複数のターゲット材料の内の第１ターゲット材料をスパッタリングして成膜する第１スパッタ工程と、前記複数のターゲット材料の内の前記第１ターゲット材料とは異なる第２ターゲット材料をスパッタリングして成膜する第２スパッタ工程と、前記第１スパッタ工程と前記第２スパッタ工程との間で、前記基板を前記複数のターゲット材料から遮蔽しつつ、前記第１および第２ターゲット材料をそれぞれ成膜レートが変化するようにスパッタリングするプリスパッタ工程とを有することを特徴とするスパッタリング方法。
【請求項２】
前記プリスパッタ工程において、前記第１ターゲット材料は成膜レートが徐々に遅くなるようにスパッタリングし、前記第２ターゲット材料は成膜レートが徐々に速くなるようにスパッタリングすることを特徴とする請求項１に記載のスパッタリング方法。
【請求項３】
前記プリスパッタ工程において、前記第１ターゲット材料を、前記第２ターゲット材料よりも先にスパッタリング開始し且つ前記第２ターゲット材料よりも先にスパッタリング停止することを特徴とする請求項１または２に記載のスパッタリング方法。
【請求項４】
前記プリスパッタ工程において、前記第２ターゲット材料の電圧をモニタリングし、前記電圧に基いてプリスパッタ終了を決定することを特徴とする請求項１に記載のスパッタリング方法。
【請求項５】
前記プリスパッタ工程において、前記第２ターゲット材料の発光強度をモニタリングし、前記発光強度に基いてプリスパッタ終了を決定することを特徴とする請求項１に記載のスパッタリング方法。
【請求項６】
前記複数のターゲット材料は、Ｓｉ、Ｔｉ、Ｎｂ、Ｔａ、Ａｌ、Ｍｇのいずれか１つを少なくとも含むことを特徴とする請求項１に記載のスパッタリング方法。
【請求項７】
前記反応性ガスは、酸素、窒素、弗素のいずれか１つを少なくとも含むことを特徴とする請求項１に記載のスパッタリング方法。
【請求項８】
前記第２ターゲット材料が半導体であることを特徴とする請求項１に記載のスパッタリング方法。
【請求項９】
前記第２ターゲット材料がＳｉであることを特徴とする請求項１に記載のスパッタリング方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１０−２２９４８５（Ｐ２０１０−２２９４８５Ａ）
【公開日】平成２２年１０月１４日（２０１０．１０．１４）
【国際特許分類】
【出願番号】特願２００９−７７８９４（Ｐ２００９−７７８９４）
【出願日】平成２１年３月２７日（２００９．３．２７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年１０月１４日（２０１０．１０．１４）
【国際特許分類】
【出願日】平成２１年３月２７日（２００９．３．２７）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]