プリント基板
【課題】ＩＣとプリント基板の接触面積を増大させて密着力を向上させるプリント基板を提供する。
【解決手段】少なくとも一つ以上のビアランド４ａを含む第１回路パターン４が上面と同一面になるように上部に埋め込まれ、前記ビアランド４ａと対応する位置に形成された第２回路パターン８が下面と同一面になるように下部に埋め込まれた絶縁層２；前記絶縁層２上に積層されたソルダレジスト層１２；前記ビアランド４ａと前記第２回路パターン８を電気的に接続するために、前記絶縁層２に形成されたビアホール６；及び前記第２回路パターン８上に、前記ビアホール６及びビアランド４ａを貫通する一体型に形成され、前記ソルダレジスト層１２より高い高さを有するように前記絶縁層２の上面上に突設されたバンプ１０；を含む。
【解決手段】少なくとも一つ以上のビアランド４ａを含む第１回路パターン４が上面と同一面になるように上部に埋め込まれ、前記ビアランド４ａと対応する位置に形成された第２回路パターン８が下面と同一面になるように下部に埋め込まれた絶縁層２；前記絶縁層２上に積層されたソルダレジスト層１２；前記ビアランド４ａと前記第２回路パターン８を電気的に接続するために、前記絶縁層２に形成されたビアホール６；及び前記第２回路パターン８上に、前記ビアホール６及びビアランド４ａを貫通する一体型に形成され、前記ソルダレジスト層１２より高い高さを有するように前記絶縁層２の上面上に突設されたバンプ１０；を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明はプリント基板に係り、特にＩＣとプリント基板の接触面積を増大させて密着力を向上させることができるプリント基板に関するものである。
【背景技術】
【０００２】
近年、半導体素子の集積度が次第に高くなるにしたがい、半導体素子と外部回路を接続するための半導体素子に配設される接続端子（ｐａｄ）の数が増大し、配設密度も高くなる趨勢にある。
【０００３】
また、このような半導体素子が搭載される半導体パッケージなどの半導体装置、特にノート型ＰＣ、ＰＤＡ、携帯電話などの携帯型情報機器などにおいて、実装密度の向上などのために、小型化、薄型化が要求されるだけでなく、半導体素子と母基板との高い接続信頼性が要求されている。
【０００４】
図７は従来技術によるプリント基板のフリップボンディングのための基板構造を示す断面図である。
【０００５】
図７を参照すれば、従来技術によるプリント基板は、絶縁層１００の上部にビアランド（ｖｉａ ｌａｎｄ）１０２を含む回路パターンが形成され、回路パターンを保護するために、回路パターン上にソルダレジスト層１０４が積層される。この際、ビアランド１０２を含む最外層の回路パターンは、無電解及び電解鍍金工程によって形成される。
【０００６】
また、ソルダレジスト層１０４は、ビアランド１０２の一部が露出されるように、ビアランド１０２の一部を被うように積層される。言い換えれば、ソルダレジスト層１０４は、ビアランド１０２の一部を除いた回路パターン全体を被うように絶縁層１００上に積層される。
【０００７】
そして、ビアランド１０２上にはＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）と連結されるソルダバンプ１０６が形成される。
【０００８】
この際、ソルダバンプ１０６は、ビアランド１０２上に導電性ペーストなどの導電性物質をプリントした後、熱処理を行って円形に形成した後、ＩＣ実装の際、実装公差を補償するために、コイニング（Ｃｏｉｎｉｎｇ）工程によって、円形物質を平たくすることで形成される。このように、従来技術によるプリント基板はＳＯＰ（Ｓｏｌｄｅｒ Ｏｎ Ｐａｄ）型に形成される。
【０００９】
しかし、従来技術によるプリント基板は、ビアランド１０２を含む最外層回路パターンが鍍金工程によって形成されるため、鍍金公差によって最外層回路パターンの上面にでこぼこが生じることになるので、ソルダバンプ１０６の形成の際、プリントする材料の量が少ない場合、ＩＣに連結されないソルダバンプ１０６が形成される問題がある。
【００１０】
また、従来技術によるプリント基板は、ＳＯＰ型に形成されるため、ＩＣバンプとプリント基板のソルダバンプ１０６間の接触面積が減少して信頼性が低下する問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
したがって、本発明は、ＩＣとプリント基板間の接触面積を増大させて密着力を向上させることができるプリント基板を提供することにその目的がある。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、本発明の一面によれば、少なくとも一つ以上のビアランドを含む第１回路パターンが上面と同一面になるように上部に埋め込まれ、前記ビアランドと対応する位置に形成された第２回路パターンが下面と同一面になるように下部に埋め込まれた絶縁層；前記絶縁層上に積層されたソルダレジスト層；前記ビアランドと前記第２回路パターンを電気的に接続するために、前記絶縁層に形成されたビアホール；及び前記第２回路パターン上に、前記ビアホール及びビアランドを貫通する一体型に形成され、前記ソルダレジスト層より高い高さを有するように前記絶縁層の上面上に突設されたバンプ；を含むことを特徴とする、プリント基板が提供される。
【００１３】
前記第１回路パターンの下面と前記第２回路パターンの上面は凹凸形に形成されることができる。前記バンプは、前記ビアランドと接触する下端部が前記ビアホールの直径より大きくて前記ビアランドより小さいように形成されることができる。前記バンプの上面は平たく形成されることができる。前記バンプの上面は、その中心部にくぼみが形成された凹形状に形成されることができる。前記バンプの上部は、オーバーハングの形態に形成されることができる。前記ソルダレジスト層は、前記第１回路パターンと前記バンプ間の前記ビアランドの一部を被うように、前記絶縁層の上部に積層されることができる。前記ソルダレジスト層は、前記ビアランドを除いた前記第１回路パターンを被うように、前記絶縁層の上部に積層されることができる。前記プリント基板は、前記バンプ上に形成された鍍金層をさらに含むことができる。前記プリント基板は、前記バンプ上に形成されたソルダ層をさらに含むことができる。
【００１４】
また、本発明の他の面によれば、絶縁層；前記絶縁層の上面と同一面になるように、前記絶縁層の上部に埋め込まれた第１回路パターン；前記絶縁層の下面と同一面になるように、前記絶縁層の下部に埋め込まれた第２回路パターン；前記第２回路パターンの上面が露出されるように、前記第１回路パターンと第１回路パターンとの間の前記絶縁層に形成されたビアホール；前記ビアホールを除いた残りの部分の前記絶縁層上に積層されたソルダレジスト層；及び前記第２回路パターン上に、前記ビアホールを貫通する一体型に形成され、前記ソルダレジスト層より高い高さを有するように、前記絶縁層の上面上に突設されたバンプ；を含むことを特徴とする、プリント基板が提供される。
【００１５】
前記第１回路パターンの下面と前記第２回路パターンの上面は凹凸形状に形成されることができる。前記バンプは、前記絶縁層と接触する下端部が前記ビアホールの直径より大きな直径を有するように形成されることができる。前記バンプの上面は平たく形成されることができる。前記バンプの上面は、その中心部にくぼみが形成されることができる。前記バンプの上部はオーバーハングの形態に形成されることができる。前記プリント基板は、前記バンプ上に形成された鍍金層をさらに含むことができる。前記プリント基板は、前記バンプ上に形成されたソルダ層をさらに含むことができる。
【発明の効果】
【００１６】
以上のように、本発明はＩＣが実装されるバンプが高く突出しているので、電気検査に有利であるだけでなく、ＩＣ実装の際、ＩＣバンプとの接触面積が増大して密着力を向上させるので、プリント基板の信頼性を向上させることができる。
また、本発明はソルダレジスト層と絶縁層間のでこぼこが小さいので、ＩＣ実装の際、アンダーフィル空間の減少に有利である。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面に基づいて本発明の好適な実施形態を詳細に説明する。
【００１８】
図１は本発明の第１実施形態によるプリント基板を示す斜視図、図２Ａ及び図２Ｂは図１に示すプリント基板の第１例を示す断面図、図３Ａ及び図３Ｂは図１に示すプリント基板の第２例を示す断面図、図４は図１に示すプリント基板の第３例を示す断面図、図５は図１に示すプリント基板の第４例を示す断面図である。
【００１９】
図１〜図５を参照すれば、本発明の一実施形態によるプリント基板は、少なくとも一つ以上のビアランド４ａを含む第１回路パターン４が上面と同一面になるように上部に埋め込まれ、ビアランド４ａと対応する位置に形成された第２回路パターン８が下面と同一面になるように下部に埋め込まれた絶縁層２；絶縁層２上に積層されたソルダレジスト層１２；ビアランド４ａと第２回路パターン８を電気的に接続するために、絶縁層２に形成されたビアホール６；及び第２回路パターン８上にビアホール６及びビアランド４ａを貫通するように一体型に形成され、ソルダレジスト層１２より高い高さを有するように絶縁層２上に突設されたバンプ１０；を含む。
【００２０】
絶縁層２は、基礎材料として樹脂が使用される。このような樹脂は電気的な特性に優れるが、機械的強度が足りなくて温度による寸法変化（熱膨脹率）が金属の１０倍に達する樹脂の欠点を補うために、紙、ガラス繊維及びガラス不織布などが補強材として混合される。
【００２１】
このような絶縁層２の両面には、ビアランド４ａを含む第１回路パターン４と第２回路パターン８がその内部に埋め込まれるように形成される。
【００２２】
すなわち、ビアランド４ａを含む第１回路パターン４は絶縁層２の上面と同一面になるように絶縁層２の上部に埋め込まれ、その上面は絶縁層２の上面と同一面になるように露出される。このような第１回路パターン４は、絶縁層２に埋め込まれて露出されない下面が凹凸形状に形成される。
【００２３】
また、第２回路パターン８は、ビアランド４ａと対応する位置及びその以外の位置に、絶縁層２の下面と同一面になるように、絶縁層２の下面に埋め込まれ、その下面は絶縁層２の下面と同一面になるように露出される。このような第２回路パターン８は、絶縁層２に埋め込まれて露出されない上面が凹凸形状に形成される。
【００２４】
ソルダレジスト層１２は、第１回路パターン４及び第２回路パターン８を保護するために、第１回路パターン４及び第２回路パターン８の一部を除いた残りの部分を被うように絶縁層２の両面に積層される。
【００２５】
このようなソルダレジスト層１２は、図２Ａに示すように、ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）タイプのもので、第１回路パターン４とバンプ１０間のビアランド４ａの一部を被うように、絶縁層２の上面に積層されるだけでなく、図２Ｂに示すように、ＮＳＭＤ（Ｎｏｎ Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）タイプのもので、ビアランド４ａを除いた残りの第１回路パターン４を被うように、絶縁層２の上面に積層される。
【００２６】
ビアホール６は、ビアランド４ａと第２回路パターン８を電気的に接続するために、絶縁層２に形成される。このようなビアホール６は、ビアランド４ａと絶縁層２に穿設され、第２回路パターン８の上面が露出されるように、ブラインドビアホールの形態に形成できるが、ビアランド４ａ、絶縁層２及び第２回路パターン８に穿設された貫通ホールの形態に形成されることもできる。
【００２７】
バンプ１０は、ビアホール６の内部とビアランド４ａ上に一体型に形成され、ソルダレジスト層１２より高い高さを有するように、絶縁層２上に突設される。
【００２８】
この際、バンプ１０は絶縁層２上に突出し、ビアランド４ａと接触する下端部がビアホール６の直径より大きくてビアランド４ａより小さな直径を有するように形成される。
【００２９】
また、バンプ１０は、ソルダレジスト層１２より低い高さに形成されることもできる。
【００３０】
このようなバンプ１０は、導電性ペーストをビアホール６の内部に充填して形成し、ビアランド４ａ上に露出された部位が酸化することを防止するために、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理を受ける。
【００３１】
この際、ＯＳＰ処理をしない場合、バンプ１０の上部には、図３Ａに示すように、ニッケル、金などの金属で鍍金された鍍金層２０が形成されるか、図３Ｂに示すように、ソルダ層２２が形成される。ここで、ソルダ層２２は導電性ペーストなどの導電性物質でなる。
【００３２】
このようなバンプ１０は、その上面が、図２Ａ及び図２Ｂに示すように、平たく形成されるか、図４に示すように、傘状のオーバーハング（ｏｖｅｒｈａｎｇ）の形態２６にも形成できる。
【００３３】
この際、バンプ１０の上面が傘状のオーバーハングの形態に形成される場合、バンプ１０の下端部は絶縁層２の上面に接触せず、オーバーハングの形態に形成された部分がビアホール６の直径より大きくてビアホール６の形成された第２回路パターン８より小さな直径を有するように形成される。
【００３４】
また、バンプ１０の上面は、図５に示すように、中心部にくぼみ２８が形成された凹形状に形成できる。この際、くぼみ２８の直径及び高さはエッチング液でエッチングして調節することができる。
【００３５】
これにより、ＩＣ実装の際、バンプ１０とＩＣバンプの接着面積が増大して密着力が増加することになる。
【００３６】
このように、本発明の一実施形態によるプリント基板は、ＩＣが実装されるバンプ１０が高く突出しているので、電気検査に有利であるだけでなく、ＩＣ実装の際、ＩＣバンプとの接触面積が増加して密着力を向上させることになってプリント基板の信頼性を向上させることができる。
【００３７】
また、本発明の一実施形態によるプリント基板は、ソルダレジスト層１２と絶縁層２間の高低差が小さいので、ＩＣ実装の際、アンダーフィル空間（Ｕｎｄｅｒｆｉｌｌ Ｖｏｉｄ）の減少に有利である。
【００３８】
図６は本発明の他の実施形態によるプリント基板を示す図である。
【００３９】
図６を参照すれば、本発明の他の実施形態によるプリント基板は、絶縁層２；絶縁層２の上面と同一面になるように絶縁層２の上面に埋め込まれた第１回路パターン４；絶縁層２の下面と同一面になるように絶縁層２の下面に埋め込まれた第２回路パターン８、８ａ；第２回路パターン８ａの上面が露出されるように、第１回路パターン４と第１回路パターン４との間の絶縁層２に形成されたビアホール６；ビアホール６を除いた残りの部分の絶縁層２上に積層されたソルダレジスト層１２；及び第２回路パターン８ａ上にビアホール６を通過して一体型に形成され、ソルダレジスト層１２より高い高さを有するように絶縁層２の上面上に突設されたバンプ１０；を含む。ここで、図６の参照符号は図１〜図５に示す本発明の一実施形態によるプリント基板に使用された参照符号と同一符号を使用した。
【００４０】
絶縁層２は、基礎材料として樹脂が使用される。この樹脂は、電気的な特性は優れるが、機械的強度が足りなく、温度による寸法変化（熱膨脹率）が金属の１０倍も大きい樹脂の欠点を補償するために、紙、ガラス及びガラス不織布などが補強材として混合される。
【００４１】
第１回路パターン４は、ビアホール６が形成された部分を除いた残りの部分の中で一部に、絶縁層２の上面と同一面になるように、絶縁層２の上部に埋め込まれるように形成され、絶縁層２に埋め込まれて外部に露出されない下面が凹凸形状に形成される。
【００４２】
第２回路パターン８、８ａは、絶縁層２の下面と同一面になるように、絶縁層２の下部に埋め込まれるように形成されるもので、ビアホール６が形成された回路パターン８ａとビアホール６が形成されない回路パターン８で構成される。
【００４３】
このような第２回路パターン８，８ａは、絶縁層２に埋め込まれて露出されない上面が凹凸形状に形成される。
【００４４】
ビアホール６は、第１回路パターン４と第１回路パターン４との間に位置する第２回路パターン８ａの上面が露出されるように、第１回路パターン４と第１回路パターン４との間の絶縁層２に形成される。
【００４５】
このようなビアホール６は、第２回路パターン８ａの上面が露出されるように、ブラインドビアホールの形態に形成できるが、絶縁層２及び第２回路パターン８ａを貫通する貫通ホールの形態に形成することもできる。
【００４６】
ソルダレジスト層１２は、第１回路パターン４及び第２回路パターン８を保護するために、第２回路パターン８及び第１回路パターン４の一部を除いた残りの部分を被うように、絶縁層２の両面に積層される。
【００４７】
バンプ１０は、第２回路パターン８ａ上にビアホール６を通過する一体型に形成され、ソルダレジスト層１２より高い高さを有するように、絶縁層２の上面上に突設される。
【００４８】
このようなバンプ１０は、絶縁層２の上面と接触する下端部がビアホール６の直径より大きな直径を有するように形成される。
【００４９】
ここで、バンプ１０は、ソルダレジスト層１２より低い高さに形成されることもできる。このようなバンプ１０は、導電性ペーストをビアホール６の内部に充填して形成し、絶縁層２の上面に露出した部位が酸化することを防止するために、ＯＳＰ処理を受ける。
【００５０】
この際、ＯＳＰ処理をしない場合、バンプ１０の上部には、図３Ａに示すように、ニッケル、金などの金属で鍍金された鍍金層２０が形成されるか、図３Ｂに示すように、ソルダ層２２が形成される。ここで、ソルダ層２２は導電性ペーストなどの導電性物質でなる。
【００５１】
このような、バンプ１０は、その上面が、図２Ａ及び図２Ｂに示すように、平たく形成されるか、図４に示すように、傘状のオーバーハングの形態２６にも形成することができる。
【００５２】
この際、バンプ１０の上面が傘状のオーバーハングの形態に形成される場合、バンプ１０の下端部は絶縁層２の上面に接触せず、オーバーハングの形態に形成された部分がビアホール６の直径より大きくてビアホール６の形成された第２回路パターン８ａより小さな直径を有するように形成される。
【００５３】
また、バンプ１０の上面は、図５に示すように、中心部にくぼみ２８が形成された凹形状に形成されることができる。この際、くぼみ２８の直径及び高さはエッチング液でエッチングして調節することができる。
【００５４】
これにより、ＩＣ実装の際、バンプ１０とＩＣバンプの接着面積が増大して密着力が増加することになる。
【００５５】
このように、本発明の他の実施形態によるプリント基板は、ＩＣが実装されるバンプ１０が高く突出しているので、電気検査に有利なだけでなく、ＩＣ実装の際、ＩＣバンプとの接触面積が増加して密着力を向上させてプリント基板の信頼性を向上させることができる。
【００５６】
また、本発明の他の実施形態によるプリント基板は、ソルダレジスト層１２と絶縁層２間の高低差が小さいので、ＩＣ実装の際、アンダーフィル空間（Ｕｎｄｅｒｆｉｌｌ Ｖｏｉｄ）の減少に有利である。
【産業上の利用可能性】
【００５７】
本発明は、ＩＣとプリント基板間の接触面積を増大させて密着力を向上させることができるプリント基板に適用可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明の一実施形態によるプリント基板を示す斜視図である。
【図２Ａ】図１に示すプリント基板の第１例を示す断面図である。
【図２Ｂ】図１に示すプリント基板の第１例を示す断面図である。
【図３Ａ】図１に示すプリント基板の第２例を示す断面図である。
【図３Ｂ】図１に示すプリント基板の第２例を示す断面図である。
【図４】図１に示すプリント基板の第３例を示す断面図である。
【図５】図１に示すプリント基板の第４例を示す断面図である。
【図６】本発明の他の実施形態によるプリント基板を示す断面図である。
【図７】従来技術によるプリント基板のフリップボンディングのための基板構造を示す断面図である。
【符号の説明】
【００５９】
２、１００ 絶縁層
４、８ 回路パターン
４ａ、１０２ ビアランド
１０ バンプ
１２、１０４ ソルダレジスト層
２０ 鍍金層
２２ ソルダ層
１０６ ソルダバンプ
【技術分野】
【０００１】
本発明はプリント基板に係り、特にＩＣとプリント基板の接触面積を増大させて密着力を向上させることができるプリント基板に関するものである。
【背景技術】
【０００２】
近年、半導体素子の集積度が次第に高くなるにしたがい、半導体素子と外部回路を接続するための半導体素子に配設される接続端子（ｐａｄ）の数が増大し、配設密度も高くなる趨勢にある。
【０００３】
また、このような半導体素子が搭載される半導体パッケージなどの半導体装置、特にノート型ＰＣ、ＰＤＡ、携帯電話などの携帯型情報機器などにおいて、実装密度の向上などのために、小型化、薄型化が要求されるだけでなく、半導体素子と母基板との高い接続信頼性が要求されている。
【０００４】
図７は従来技術によるプリント基板のフリップボンディングのための基板構造を示す断面図である。
【０００５】
図７を参照すれば、従来技術によるプリント基板は、絶縁層１００の上部にビアランド（ｖｉａ ｌａｎｄ）１０２を含む回路パターンが形成され、回路パターンを保護するために、回路パターン上にソルダレジスト層１０４が積層される。この際、ビアランド１０２を含む最外層の回路パターンは、無電解及び電解鍍金工程によって形成される。
【０００６】
また、ソルダレジスト層１０４は、ビアランド１０２の一部が露出されるように、ビアランド１０２の一部を被うように積層される。言い換えれば、ソルダレジスト層１０４は、ビアランド１０２の一部を除いた回路パターン全体を被うように絶縁層１００上に積層される。
【０００７】
そして、ビアランド１０２上にはＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）と連結されるソルダバンプ１０６が形成される。
【０００８】
この際、ソルダバンプ１０６は、ビアランド１０２上に導電性ペーストなどの導電性物質をプリントした後、熱処理を行って円形に形成した後、ＩＣ実装の際、実装公差を補償するために、コイニング（Ｃｏｉｎｉｎｇ）工程によって、円形物質を平たくすることで形成される。このように、従来技術によるプリント基板はＳＯＰ（Ｓｏｌｄｅｒ Ｏｎ Ｐａｄ）型に形成される。
【０００９】
しかし、従来技術によるプリント基板は、ビアランド１０２を含む最外層回路パターンが鍍金工程によって形成されるため、鍍金公差によって最外層回路パターンの上面にでこぼこが生じることになるので、ソルダバンプ１０６の形成の際、プリントする材料の量が少ない場合、ＩＣに連結されないソルダバンプ１０６が形成される問題がある。
【００１０】
また、従来技術によるプリント基板は、ＳＯＰ型に形成されるため、ＩＣバンプとプリント基板のソルダバンプ１０６間の接触面積が減少して信頼性が低下する問題がある。
【発明の開示】
【発明が解決しようとする課題】
【００１１】
したがって、本発明は、ＩＣとプリント基板間の接触面積を増大させて密着力を向上させることができるプリント基板を提供することにその目的がある。
【課題を解決するための手段】
【００１２】
前記目的を達成するために、本発明の一面によれば、少なくとも一つ以上のビアランドを含む第１回路パターンが上面と同一面になるように上部に埋め込まれ、前記ビアランドと対応する位置に形成された第２回路パターンが下面と同一面になるように下部に埋め込まれた絶縁層；前記絶縁層上に積層されたソルダレジスト層；前記ビアランドと前記第２回路パターンを電気的に接続するために、前記絶縁層に形成されたビアホール；及び前記第２回路パターン上に、前記ビアホール及びビアランドを貫通する一体型に形成され、前記ソルダレジスト層より高い高さを有するように前記絶縁層の上面上に突設されたバンプ；を含むことを特徴とする、プリント基板が提供される。
【００１３】
前記第１回路パターンの下面と前記第２回路パターンの上面は凹凸形に形成されることができる。前記バンプは、前記ビアランドと接触する下端部が前記ビアホールの直径より大きくて前記ビアランドより小さいように形成されることができる。前記バンプの上面は平たく形成されることができる。前記バンプの上面は、その中心部にくぼみが形成された凹形状に形成されることができる。前記バンプの上部は、オーバーハングの形態に形成されることができる。前記ソルダレジスト層は、前記第１回路パターンと前記バンプ間の前記ビアランドの一部を被うように、前記絶縁層の上部に積層されることができる。前記ソルダレジスト層は、前記ビアランドを除いた前記第１回路パターンを被うように、前記絶縁層の上部に積層されることができる。前記プリント基板は、前記バンプ上に形成された鍍金層をさらに含むことができる。前記プリント基板は、前記バンプ上に形成されたソルダ層をさらに含むことができる。
【００１４】
また、本発明の他の面によれば、絶縁層；前記絶縁層の上面と同一面になるように、前記絶縁層の上部に埋め込まれた第１回路パターン；前記絶縁層の下面と同一面になるように、前記絶縁層の下部に埋め込まれた第２回路パターン；前記第２回路パターンの上面が露出されるように、前記第１回路パターンと第１回路パターンとの間の前記絶縁層に形成されたビアホール；前記ビアホールを除いた残りの部分の前記絶縁層上に積層されたソルダレジスト層；及び前記第２回路パターン上に、前記ビアホールを貫通する一体型に形成され、前記ソルダレジスト層より高い高さを有するように、前記絶縁層の上面上に突設されたバンプ；を含むことを特徴とする、プリント基板が提供される。
【００１５】
前記第１回路パターンの下面と前記第２回路パターンの上面は凹凸形状に形成されることができる。前記バンプは、前記絶縁層と接触する下端部が前記ビアホールの直径より大きな直径を有するように形成されることができる。前記バンプの上面は平たく形成されることができる。前記バンプの上面は、その中心部にくぼみが形成されることができる。前記バンプの上部はオーバーハングの形態に形成されることができる。前記プリント基板は、前記バンプ上に形成された鍍金層をさらに含むことができる。前記プリント基板は、前記バンプ上に形成されたソルダ層をさらに含むことができる。
【発明の効果】
【００１６】
以上のように、本発明はＩＣが実装されるバンプが高く突出しているので、電気検査に有利であるだけでなく、ＩＣ実装の際、ＩＣバンプとの接触面積が増大して密着力を向上させるので、プリント基板の信頼性を向上させることができる。
また、本発明はソルダレジスト層と絶縁層間のでこぼこが小さいので、ＩＣ実装の際、アンダーフィル空間の減少に有利である。
【発明を実施するための最良の形態】
【００１７】
以下、添付図面に基づいて本発明の好適な実施形態を詳細に説明する。
【００１８】
図１は本発明の第１実施形態によるプリント基板を示す斜視図、図２Ａ及び図２Ｂは図１に示すプリント基板の第１例を示す断面図、図３Ａ及び図３Ｂは図１に示すプリント基板の第２例を示す断面図、図４は図１に示すプリント基板の第３例を示す断面図、図５は図１に示すプリント基板の第４例を示す断面図である。
【００１９】
図１〜図５を参照すれば、本発明の一実施形態によるプリント基板は、少なくとも一つ以上のビアランド４ａを含む第１回路パターン４が上面と同一面になるように上部に埋め込まれ、ビアランド４ａと対応する位置に形成された第２回路パターン８が下面と同一面になるように下部に埋め込まれた絶縁層２；絶縁層２上に積層されたソルダレジスト層１２；ビアランド４ａと第２回路パターン８を電気的に接続するために、絶縁層２に形成されたビアホール６；及び第２回路パターン８上にビアホール６及びビアランド４ａを貫通するように一体型に形成され、ソルダレジスト層１２より高い高さを有するように絶縁層２上に突設されたバンプ１０；を含む。
【００２０】
絶縁層２は、基礎材料として樹脂が使用される。このような樹脂は電気的な特性に優れるが、機械的強度が足りなくて温度による寸法変化（熱膨脹率）が金属の１０倍に達する樹脂の欠点を補うために、紙、ガラス繊維及びガラス不織布などが補強材として混合される。
【００２１】
このような絶縁層２の両面には、ビアランド４ａを含む第１回路パターン４と第２回路パターン８がその内部に埋め込まれるように形成される。
【００２２】
すなわち、ビアランド４ａを含む第１回路パターン４は絶縁層２の上面と同一面になるように絶縁層２の上部に埋め込まれ、その上面は絶縁層２の上面と同一面になるように露出される。このような第１回路パターン４は、絶縁層２に埋め込まれて露出されない下面が凹凸形状に形成される。
【００２３】
また、第２回路パターン８は、ビアランド４ａと対応する位置及びその以外の位置に、絶縁層２の下面と同一面になるように、絶縁層２の下面に埋め込まれ、その下面は絶縁層２の下面と同一面になるように露出される。このような第２回路パターン８は、絶縁層２に埋め込まれて露出されない上面が凹凸形状に形成される。
【００２４】
ソルダレジスト層１２は、第１回路パターン４及び第２回路パターン８を保護するために、第１回路パターン４及び第２回路パターン８の一部を除いた残りの部分を被うように絶縁層２の両面に積層される。
【００２５】
このようなソルダレジスト層１２は、図２Ａに示すように、ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）タイプのもので、第１回路パターン４とバンプ１０間のビアランド４ａの一部を被うように、絶縁層２の上面に積層されるだけでなく、図２Ｂに示すように、ＮＳＭＤ（Ｎｏｎ Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）タイプのもので、ビアランド４ａを除いた残りの第１回路パターン４を被うように、絶縁層２の上面に積層される。
【００２６】
ビアホール６は、ビアランド４ａと第２回路パターン８を電気的に接続するために、絶縁層２に形成される。このようなビアホール６は、ビアランド４ａと絶縁層２に穿設され、第２回路パターン８の上面が露出されるように、ブラインドビアホールの形態に形成できるが、ビアランド４ａ、絶縁層２及び第２回路パターン８に穿設された貫通ホールの形態に形成されることもできる。
【００２７】
バンプ１０は、ビアホール６の内部とビアランド４ａ上に一体型に形成され、ソルダレジスト層１２より高い高さを有するように、絶縁層２上に突設される。
【００２８】
この際、バンプ１０は絶縁層２上に突出し、ビアランド４ａと接触する下端部がビアホール６の直径より大きくてビアランド４ａより小さな直径を有するように形成される。
【００２９】
また、バンプ１０は、ソルダレジスト層１２より低い高さに形成されることもできる。
【００３０】
このようなバンプ１０は、導電性ペーストをビアホール６の内部に充填して形成し、ビアランド４ａ上に露出された部位が酸化することを防止するために、ＯＳＰ（Ｏｒｇａｎｉｃ Ｓｏｌｄｅｒａｂｉｌｉｔｙ Ｐｒｅｓｅｒｖａｔｉｖｅ）処理を受ける。
【００３１】
この際、ＯＳＰ処理をしない場合、バンプ１０の上部には、図３Ａに示すように、ニッケル、金などの金属で鍍金された鍍金層２０が形成されるか、図３Ｂに示すように、ソルダ層２２が形成される。ここで、ソルダ層２２は導電性ペーストなどの導電性物質でなる。
【００３２】
このようなバンプ１０は、その上面が、図２Ａ及び図２Ｂに示すように、平たく形成されるか、図４に示すように、傘状のオーバーハング（ｏｖｅｒｈａｎｇ）の形態２６にも形成できる。
【００３３】
この際、バンプ１０の上面が傘状のオーバーハングの形態に形成される場合、バンプ１０の下端部は絶縁層２の上面に接触せず、オーバーハングの形態に形成された部分がビアホール６の直径より大きくてビアホール６の形成された第２回路パターン８より小さな直径を有するように形成される。
【００３４】
また、バンプ１０の上面は、図５に示すように、中心部にくぼみ２８が形成された凹形状に形成できる。この際、くぼみ２８の直径及び高さはエッチング液でエッチングして調節することができる。
【００３５】
これにより、ＩＣ実装の際、バンプ１０とＩＣバンプの接着面積が増大して密着力が増加することになる。
【００３６】
このように、本発明の一実施形態によるプリント基板は、ＩＣが実装されるバンプ１０が高く突出しているので、電気検査に有利であるだけでなく、ＩＣ実装の際、ＩＣバンプとの接触面積が増加して密着力を向上させることになってプリント基板の信頼性を向上させることができる。
【００３７】
また、本発明の一実施形態によるプリント基板は、ソルダレジスト層１２と絶縁層２間の高低差が小さいので、ＩＣ実装の際、アンダーフィル空間（Ｕｎｄｅｒｆｉｌｌ Ｖｏｉｄ）の減少に有利である。
【００３８】
図６は本発明の他の実施形態によるプリント基板を示す図である。
【００３９】
図６を参照すれば、本発明の他の実施形態によるプリント基板は、絶縁層２；絶縁層２の上面と同一面になるように絶縁層２の上面に埋め込まれた第１回路パターン４；絶縁層２の下面と同一面になるように絶縁層２の下面に埋め込まれた第２回路パターン８、８ａ；第２回路パターン８ａの上面が露出されるように、第１回路パターン４と第１回路パターン４との間の絶縁層２に形成されたビアホール６；ビアホール６を除いた残りの部分の絶縁層２上に積層されたソルダレジスト層１２；及び第２回路パターン８ａ上にビアホール６を通過して一体型に形成され、ソルダレジスト層１２より高い高さを有するように絶縁層２の上面上に突設されたバンプ１０；を含む。ここで、図６の参照符号は図１〜図５に示す本発明の一実施形態によるプリント基板に使用された参照符号と同一符号を使用した。
【００４０】
絶縁層２は、基礎材料として樹脂が使用される。この樹脂は、電気的な特性は優れるが、機械的強度が足りなく、温度による寸法変化（熱膨脹率）が金属の１０倍も大きい樹脂の欠点を補償するために、紙、ガラス及びガラス不織布などが補強材として混合される。
【００４１】
第１回路パターン４は、ビアホール６が形成された部分を除いた残りの部分の中で一部に、絶縁層２の上面と同一面になるように、絶縁層２の上部に埋め込まれるように形成され、絶縁層２に埋め込まれて外部に露出されない下面が凹凸形状に形成される。
【００４２】
第２回路パターン８、８ａは、絶縁層２の下面と同一面になるように、絶縁層２の下部に埋め込まれるように形成されるもので、ビアホール６が形成された回路パターン８ａとビアホール６が形成されない回路パターン８で構成される。
【００４３】
このような第２回路パターン８，８ａは、絶縁層２に埋め込まれて露出されない上面が凹凸形状に形成される。
【００４４】
ビアホール６は、第１回路パターン４と第１回路パターン４との間に位置する第２回路パターン８ａの上面が露出されるように、第１回路パターン４と第１回路パターン４との間の絶縁層２に形成される。
【００４５】
このようなビアホール６は、第２回路パターン８ａの上面が露出されるように、ブラインドビアホールの形態に形成できるが、絶縁層２及び第２回路パターン８ａを貫通する貫通ホールの形態に形成することもできる。
【００４６】
ソルダレジスト層１２は、第１回路パターン４及び第２回路パターン８を保護するために、第２回路パターン８及び第１回路パターン４の一部を除いた残りの部分を被うように、絶縁層２の両面に積層される。
【００４７】
バンプ１０は、第２回路パターン８ａ上にビアホール６を通過する一体型に形成され、ソルダレジスト層１２より高い高さを有するように、絶縁層２の上面上に突設される。
【００４８】
このようなバンプ１０は、絶縁層２の上面と接触する下端部がビアホール６の直径より大きな直径を有するように形成される。
【００４９】
ここで、バンプ１０は、ソルダレジスト層１２より低い高さに形成されることもできる。このようなバンプ１０は、導電性ペーストをビアホール６の内部に充填して形成し、絶縁層２の上面に露出した部位が酸化することを防止するために、ＯＳＰ処理を受ける。
【００５０】
この際、ＯＳＰ処理をしない場合、バンプ１０の上部には、図３Ａに示すように、ニッケル、金などの金属で鍍金された鍍金層２０が形成されるか、図３Ｂに示すように、ソルダ層２２が形成される。ここで、ソルダ層２２は導電性ペーストなどの導電性物質でなる。
【００５１】
このような、バンプ１０は、その上面が、図２Ａ及び図２Ｂに示すように、平たく形成されるか、図４に示すように、傘状のオーバーハングの形態２６にも形成することができる。
【００５２】
この際、バンプ１０の上面が傘状のオーバーハングの形態に形成される場合、バンプ１０の下端部は絶縁層２の上面に接触せず、オーバーハングの形態に形成された部分がビアホール６の直径より大きくてビアホール６の形成された第２回路パターン８ａより小さな直径を有するように形成される。
【００５３】
また、バンプ１０の上面は、図５に示すように、中心部にくぼみ２８が形成された凹形状に形成されることができる。この際、くぼみ２８の直径及び高さはエッチング液でエッチングして調節することができる。
【００５４】
これにより、ＩＣ実装の際、バンプ１０とＩＣバンプの接着面積が増大して密着力が増加することになる。
【００５５】
このように、本発明の他の実施形態によるプリント基板は、ＩＣが実装されるバンプ１０が高く突出しているので、電気検査に有利なだけでなく、ＩＣ実装の際、ＩＣバンプとの接触面積が増加して密着力を向上させてプリント基板の信頼性を向上させることができる。
【００５６】
また、本発明の他の実施形態によるプリント基板は、ソルダレジスト層１２と絶縁層２間の高低差が小さいので、ＩＣ実装の際、アンダーフィル空間（Ｕｎｄｅｒｆｉｌｌ Ｖｏｉｄ）の減少に有利である。
【産業上の利用可能性】
【００５７】
本発明は、ＩＣとプリント基板間の接触面積を増大させて密着力を向上させることができるプリント基板に適用可能である。
【図面の簡単な説明】
【００５８】
【図１】本発明の一実施形態によるプリント基板を示す斜視図である。
【図２Ａ】図１に示すプリント基板の第１例を示す断面図である。
【図２Ｂ】図１に示すプリント基板の第１例を示す断面図である。
【図３Ａ】図１に示すプリント基板の第２例を示す断面図である。
【図３Ｂ】図１に示すプリント基板の第２例を示す断面図である。
【図４】図１に示すプリント基板の第３例を示す断面図である。
【図５】図１に示すプリント基板の第４例を示す断面図である。
【図６】本発明の他の実施形態によるプリント基板を示す断面図である。
【図７】従来技術によるプリント基板のフリップボンディングのための基板構造を示す断面図である。
【符号の説明】
【００５９】
２、１００ 絶縁層
４、８ 回路パターン
４ａ、１０２ ビアランド
１０ バンプ
１２、１０４ ソルダレジスト層
２０ 鍍金層
２２ ソルダ層
１０６ ソルダバンプ
【特許請求の範囲】
【請求項１】
少なくとも一つ以上のビアランドを含む第１回路パターンが上面と同一面になるように上部に埋め込まれ、前記ビアランドと対応する位置に形成された第２回路パターンが下面と同一面になるように下部に埋め込まれた絶縁層と、
前記絶縁層上に積層されたソルダレジスト層と、
前記ビアランドと前記第２回路パターンを電気的に接続するために、前記絶縁層に形成されたビアホールと、
前記第２回路パターン上に、前記ビアホール及びビアランドを貫通する一体型に形成され、前記ソルダレジスト層より高い高さを有するように前記絶縁層の上面上に突設されたバンプと、
を含むことを特徴とする、プリント基板。
【請求項２】
前記第１回路パターンの下面と前記第２回路パターンの上面は凹凸形状に形成されたことを特徴とする、請求項１に記載のプリント基板。
【請求項３】
前記バンプは、前記ビアランドと接触する下端部が前記ビアホールの直径より大きくて前記ビアランドより小さいように形成されたことを特徴とする、請求項１に記載のプリント基板。
【請求項４】
前記バンプの上面は平たく形成されたことを特徴とする、請求項３に記載のプリント基板。
【請求項５】
前記バンプの上面は、その中心部にくぼみが形成された凹形状に形成されたことを特徴とする、請求項３に記載のプリント基板。
【請求項６】
前記バンプの上部は、オーバーハングの形態に形成されたことを特徴とする、請求項１に記載のプリント基板。
【請求項７】
前記ソルダレジスト層は、前記第１回路パターンと前記バンプ間の前記ビアランドの一部を被うように、前記絶縁層の上部に積層されたことを特徴とする、請求項１に記載のプリント基板。
【請求項８】
前記ソルダレジスト層は、前記ビアランドを除いた前記第１回路パターンを被うように、前記絶縁層の上部に積層されたことを特徴とする、請求項１に記載のプリント基板。
【請求項９】
前記バンプ上に形成された鍍金層をさらに含むことを特徴とする、請求項１に記載のプリント基板。
【請求項１０】
前記バンプ上に形成されたソルダ層をさらに含むことを特徴とする、請求項１に記載のプリント基板。
【請求項１１】
絶縁層と、
前記絶縁層の上面と同一面になるように、前記絶縁層の上部に埋め込まれた第１回路パターンと、
前記絶縁層の下面と同一面になるように、前記絶縁層の下部に埋め込まれた第２回路パターンと、
前記第２回路パターンの上面が露出されるように、前記第１回路パターンと第１回路パターンとの間の前記絶縁層に形成されたビアホールと、
前記ビアホールを除いた残りの部分の前記絶縁層上に積層されたソルダレジスト層と、
前記第２回路パターン上に、前記ビアホールを貫通する一体型に形成され、前記ソルダレジスト層より高い高さを有するように、前記絶縁層の上面上に突設されたバンプと、
を含むことを特徴とする、プリント基板。
【請求項１２】
前記第１回路パターンの下面と前記第２回路パターンの上面は凹凸形状に形成されたことを特徴とする、請求項１１に記載のプリント基板。
【請求項１３】
前記バンプは、前記絶縁層と接触する下端部が前記ビアホールの直径より大きな直径を有するように形成されたことを特徴とする、請求項１１に記載のプリント基板。
【請求項１４】
前記バンプの上面は平たく形成されたことを特徴とする、請求項１３に記載のプリント基板。
【請求項１５】
前記バンプの上面は、その中心部にくぼみが形成された凹形状に形成されたことを特徴とする、請求項１３に記載のプリント基板。
【請求項１６】
前記バンプの上部はオーバーハングの形態に形成されたことを特徴とする、請求項１１に記載のプリント基板。
【請求項１７】
前記バンプ上に形成された鍍金層をさらに含むことを特徴とする、請求項１１に記載のプリント基板。
【請求項１８】
前記バンプ上に形成されたソルダ層をさらに含むことを特徴とする、請求項１１に記載のプリント基板。
【請求項１】
少なくとも一つ以上のビアランドを含む第１回路パターンが上面と同一面になるように上部に埋め込まれ、前記ビアランドと対応する位置に形成された第２回路パターンが下面と同一面になるように下部に埋め込まれた絶縁層と、
前記絶縁層上に積層されたソルダレジスト層と、
前記ビアランドと前記第２回路パターンを電気的に接続するために、前記絶縁層に形成されたビアホールと、
前記第２回路パターン上に、前記ビアホール及びビアランドを貫通する一体型に形成され、前記ソルダレジスト層より高い高さを有するように前記絶縁層の上面上に突設されたバンプと、
を含むことを特徴とする、プリント基板。
【請求項２】
前記第１回路パターンの下面と前記第２回路パターンの上面は凹凸形状に形成されたことを特徴とする、請求項１に記載のプリント基板。
【請求項３】
前記バンプは、前記ビアランドと接触する下端部が前記ビアホールの直径より大きくて前記ビアランドより小さいように形成されたことを特徴とする、請求項１に記載のプリント基板。
【請求項４】
前記バンプの上面は平たく形成されたことを特徴とする、請求項３に記載のプリント基板。
【請求項５】
前記バンプの上面は、その中心部にくぼみが形成された凹形状に形成されたことを特徴とする、請求項３に記載のプリント基板。
【請求項６】
前記バンプの上部は、オーバーハングの形態に形成されたことを特徴とする、請求項１に記載のプリント基板。
【請求項７】
前記ソルダレジスト層は、前記第１回路パターンと前記バンプ間の前記ビアランドの一部を被うように、前記絶縁層の上部に積層されたことを特徴とする、請求項１に記載のプリント基板。
【請求項８】
前記ソルダレジスト層は、前記ビアランドを除いた前記第１回路パターンを被うように、前記絶縁層の上部に積層されたことを特徴とする、請求項１に記載のプリント基板。
【請求項９】
前記バンプ上に形成された鍍金層をさらに含むことを特徴とする、請求項１に記載のプリント基板。
【請求項１０】
前記バンプ上に形成されたソルダ層をさらに含むことを特徴とする、請求項１に記載のプリント基板。
【請求項１１】
絶縁層と、
前記絶縁層の上面と同一面になるように、前記絶縁層の上部に埋め込まれた第１回路パターンと、
前記絶縁層の下面と同一面になるように、前記絶縁層の下部に埋め込まれた第２回路パターンと、
前記第２回路パターンの上面が露出されるように、前記第１回路パターンと第１回路パターンとの間の前記絶縁層に形成されたビアホールと、
前記ビアホールを除いた残りの部分の前記絶縁層上に積層されたソルダレジスト層と、
前記第２回路パターン上に、前記ビアホールを貫通する一体型に形成され、前記ソルダレジスト層より高い高さを有するように、前記絶縁層の上面上に突設されたバンプと、
を含むことを特徴とする、プリント基板。
【請求項１２】
前記第１回路パターンの下面と前記第２回路パターンの上面は凹凸形状に形成されたことを特徴とする、請求項１１に記載のプリント基板。
【請求項１３】
前記バンプは、前記絶縁層と接触する下端部が前記ビアホールの直径より大きな直径を有するように形成されたことを特徴とする、請求項１１に記載のプリント基板。
【請求項１４】
前記バンプの上面は平たく形成されたことを特徴とする、請求項１３に記載のプリント基板。
【請求項１５】
前記バンプの上面は、その中心部にくぼみが形成された凹形状に形成されたことを特徴とする、請求項１３に記載のプリント基板。
【請求項１６】
前記バンプの上部はオーバーハングの形態に形成されたことを特徴とする、請求項１１に記載のプリント基板。
【請求項１７】
前記バンプ上に形成された鍍金層をさらに含むことを特徴とする、請求項１１に記載のプリント基板。
【請求項１８】
前記バンプ上に形成されたソルダ層をさらに含むことを特徴とする、請求項１１に記載のプリント基板。
【図１】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７】
【図２Ａ】
【図２Ｂ】
【図３Ａ】
【図３Ｂ】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−４７４４（Ｐ２００９−４７４４Ａ）
【公開日】平成２１年１月８日（２００９．１．８）
【国際特許分類】
【出願番号】特願２００８−１１０４３３（Ｐ２００８−１１０４３３）
【出願日】平成２０年４月２１日（２００８．４．２１）
【出願人】（５９１００３７７０）三星電機株式会社 (982)
【Ｆターム（参考）】
【公開日】平成２１年１月８日（２００９．１．８）
【国際特許分類】
【出願日】平成２０年４月２１日（２００８．４．２１）
【出願人】（５９１００３７７０）三星電機株式会社 (982)
【Ｆターム（参考）】
[ Back to top ]