光集積素子の製造方法
【課題】パッシブ素子の特性の設計値からの低下を抑制することができる光集積素子の製造方法を提供すること。
【解決手段】基板上に、活性コア層を含む半導体積層構造で形成された、アクティブ素子を形成するためのアクティブ領域と、パッシブコア層を含む半導体積層構造で形成された、パッシブ素子を形成するためのパッシブ領域とを形成し、アクティブ領域とパッシブ領域とに被覆部と開口部とを有する第１エッチングマスクを形成し、アクティブ領域およびパッシブ領域において開口部からドライエッチングを行い、アクティブ領域にアクティブ素子のアクティブメサ構造を形成するとともにパッシブ領域にパッシブ素子のパッシブメサ構造を形成し、パッシブ領域に第２エッチングマスクを形成し、パッシブメサ構造を第２エッチングマスクにて保護しながらアクティブメサ構造をウェットエッチングする、ことを含む。
【解決手段】基板上に、活性コア層を含む半導体積層構造で形成された、アクティブ素子を形成するためのアクティブ領域と、パッシブコア層を含む半導体積層構造で形成された、パッシブ素子を形成するためのパッシブ領域とを形成し、アクティブ領域とパッシブ領域とに被覆部と開口部とを有する第１エッチングマスクを形成し、アクティブ領域およびパッシブ領域において開口部からドライエッチングを行い、アクティブ領域にアクティブ素子のアクティブメサ構造を形成するとともにパッシブ領域にパッシブ素子のパッシブメサ構造を形成し、パッシブ領域に第２エッチングマスクを形成し、パッシブメサ構造を第２エッチングマスクにて保護しながらアクティブメサ構造をウェットエッチングする、ことを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブ素子とパッシブ素子とを集積した光集積素子の製造方法に関するものである。
【背景技術】
【０００２】
たとえば光通信用の機能性光集積素子として、半導体活性層をコア層とするアクティブ導波路で構成されたアクティブ素子と、実質的に透明なパッシブ半導体層をコア層とする半導体のパッシブ導波路で構成されたパッシブ素子と、をモノリシックに集積した光集積素子がある。この種の光集積素子の一例として、ＤＷＤＭ（Dense Wavelength Division Multiplexing）光通信用波長可変光源としての集積型半導体レーザ素子が開示されている（たとえば特許文献１参照）。
【０００３】
この種の集積型半導体レーザ素子は、互いに発振波長が異なる複数の分布帰還（ＤＦＢ:Distributed Feedback）型の半導体レーザと、複数の曲がり光導波路と、光合流器と、半導体光増幅器(ＳＯＡ: Semiconductor Optical Amplifier)とを一つの基板上に集積したものである。
【０００４】
この集積型半導体レーザ素子の動作を説明する。まず、ＤＦＢレーザの中から選択した１つのＤＦＢレーザを駆動する。駆動するＤＦＢレーザと光学的に接続している曲がり光導波路は、駆動するＤＦＢレーザから出力したレーザ光を導波する。たとえば多モード干渉型(ＭＭＩ: Multi Mode Interference)光導波路からなる光合流器は、曲がり光導波路が導波したレーザ光を通過させて出力ポートから出力する。半導体光増幅器は、出力ポートから出力したレーザ光を増幅してその出力端から出力する。この集積型半導体レーザ素子は、駆動するＤＦＢレーザを変更することによって波長可変光源として動作する。
【０００５】
上記のような集積型半導体レーザ素子は、半導体光増幅器の出力端側にさらに外部変調器としての半導体光変調器が設けられる場合がある。この場合、集積型半導体レーザ素子はたとえばＤＷＤＭ光通信ネットワークシステムにおける長距離光伝送のための光送信器として使用される。この集積型半導体レーザ素子においては曲げ導波路と光合流器とがパッシブ素子に相当する。また、それ以外の素子である半導体レーザ、半導体光増幅器および半導体光変調器がアクティブ素子に相当する。
【０００６】
また、光集積素子の他の例として、半導体光増幅器とスポットサイズ変換器(ＳＳＣ: Spot Size Converter)とを集積した集積型半導体光増幅素子がある（たとえば特許文献２参照）。スポットサイズ変換器は、半導体光増幅器と、光ファイバもしくは平面光波回路（ＰＬＣ：Planar Lightwave Circuit）とを低損失に結合させるためのものである。この種の集積型半導体光増幅素子においては、スポットサイズ変換器がパッシブ素子に相当し、半導体光増幅器がアクティブ素子に相当する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２５８３６８号公報
【特許文献２】特開２００１−１３５８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、従来埋め込み型の半導体導波路を形成する場合には、はじめにドライエッチングによって半導体導波路のメサ構造を形成し、つぎにウェットエッチングによって、ドライエッチングによるダメージ層を除去し、その後に半導体材料によるメサ構造の埋め込みを行うことがある。ドライエッチングでメサ構造を形成する場合はその側壁が半導体積層面に対して垂直になるので、ドライエッチングした底面と側壁とが角を形成する。ドライエッチング後のウェットエッチングは、その角を滑らかにし、その部分を半導体材料で埋め込む際に隙間無く埋めることができるようにする作用も有する。
【０００９】
しかしながら、上記のようにドライエッチングとそれに続くウェットエッチングとによって埋め込み型半導体導波路を含む光集積素子を形成する場合、パッシブ素子の特性が設計値よりも低下してしまう場合があった。たとえば、スポットサイズ変換器の場合は結合損失が設計値よりも大きくなる場合があり、光合流器の場合は設計値の結合損失および波長特性が得られない場合があり、曲がり光導波路の場合は曲げ損失が設計値より大きくなる場合があるという問題があった。
【００１０】
本発明は、上記に鑑みてなされたものであって、パッシブ素子の特性の設計値からの低下を抑制することができる光集積素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、本発明に係る光集積素子の製造方法は、アクティブ素子とパッシブ素子とを集積した光集積素子の製造方法であって、基板上に、活性コア層を含む半導体積層構造で形成された、前記アクティブ素子を形成するためのアクティブ領域と、パッシブコア層を含む半導体積層構造で形成された、前記パッシブ素子を形成するためのパッシブ領域とを形成し、前記アクティブ領域と前記パッシブ領域とに被覆部と開口部とを有する第１エッチングマスクを形成し、前記アクティブ領域および前記パッシブ領域において前記開口部からドライエッチングを行い、前記アクティブ領域に前記アクティブ素子のアクティブメサ構造を形成するとともに前記パッシブ領域に前記パッシブ素子のパッシブメサ構造を形成し、前記パッシブ領域に第２エッチングマスクを形成し、前記パッシブメサ構造を前記第２エッチングマスクにて保護しながら前記アクティブメサ構造をウェットエッチングする、ことを含むことを特徴とする。
【００１２】
また、本発明に係る光集積素子の製造方法は、上記の発明において、前記パッシブ領域における前記ドライエッチングのエッチング深さと、前記アクティブ領域における前記ドライエッチングのエッチング深さとに差が形成されるように前記ドライエッチングを行い、前記ウェットエッチングのエッチング深さがほぼ前記差になるように前記ウェットエッチングを行うことを特徴とする。
【００１３】
また、本発明に係る光集積素子の製造方法は、上記の発明において、前記アクティブ領域における前記第１エッチングマスクの第１被覆率よりも前記パッシブ領域における前記第１エッチングマスクの第２被覆率を大きくすることによって前記エッチング深さの差を形成することを特徴とする。
【００１４】
また、本発明に係る光集積素子の製造方法は、上記の発明において、前記第１被覆率が０％〜２０％であり、前記第２被覆率が７０％〜１００％であることを特徴とする。
【００１５】
また、本発明に係る光集積素子の製造方法は、上記の発明において、前記基板と前記活性コア層および前記パッシブコア層との間にエッチストップ層を形成することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、ウェットエッチング工程ではパッシブ素子のメサ構造を保護し、これによってウェットエッチングによるパッシブコア層の形状変化を防止するので、パッシブ素子の特性の低下を抑制することができるという効果を奏する。
【図面の簡単な説明】
【００１７】
【図１】図１は、実施の形態１に係る製造方法で製造することができる集積型半導体光増幅素子の模式的な平面図である。
【図２】図２は、図１に示す集積型半導体光増幅素子の導波路構造を説明する透視図である。
【図３】図３は、図１に示す集積型半導体光増幅素子のＡ−Ａ線要部断面図である。
【図４】図４は、図１に示す集積型半導体光増幅素子のＢ−Ｂ線要部断面図である。
【図５】図５は、図１に示す集積型半導体光増幅素子のＣ−Ｃ線要部断面図である。
【図６】図６は、実施の形態１に係る製造方法を説明する図である。
【図７】図７は、実施の形態１に係る製造方法を説明する図である。
【図８】図８は、実施の形態１に係る製造方法を説明する図である。
【図９】図９は、実施の形態１に係る製造方法を説明する図である。
【図１０】図１０は、実施の形態１に係る製造方法を説明する図である。
【図１１】図１１は、実施の形態１に係る製造方法を説明する図である。
【図１２】図１２は、実施の形態１に係る製造方法を説明する図である。
【図１３】図１３は、スポットサイズ変換器の光入出力端の幅と、スポットサイズ変換器とＰＬＣとの結合損失との関係の一例を示す図である。
【図１４】図１４は、エッチングマスクを形成した半導体層にＩＣＰ-ＲＩＥを用いてドライエッチングを行った場合の、エッチングマスクの被覆率とエッチレートとの関係の一例を示す図である。
【図１５】図１５は、実施の形態１の変形例に係る示す集積型半導体光増幅素子の半導体光増幅器の模式的な断面図である。
【図１６】図１６は、実施の形態１の変形例に係る示す集積型半導体光増幅素子のスポットサイズ変換器の模式的な断面図である。
【図１７】図１７は、実施の形態１に係る製造方法で製造することができる集積型半導体レーザ素子の模式的な平面図である。
【図１８】図１８は、実施の形態１と従来の製造方法とによる曲げ光導波路の曲げ半径と曲げ損失との関係を示す図である。
【発明を実施するための形態】
【００１８】
以下に、図面を参照して本発明に係る光集積素子の製造方法の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する構成要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実のものとは異なる場合がことに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００１９】
（実施の形態１）
はじめに、本発明の実施の形態１に係る製造方法で製造することができる光集積素子である集積型半導体光増幅素子について説明する。図１は、本実施の形態１に係る製造方法で製造することができる集積型半導体光増幅素子の模式的な平面図である。図１に示すように、この集積型半導体光増幅素子１００は、順次接続された、スポットサイズ変換器１０と、半導体光増幅器２０と、スポットサイズ変換器３０とを備えている。パッシブ素子であるスポットサイズ変換器１０は、パッシブ領域Ｓ１に形成されている。同様に、アクティブ素子である半導体光増幅器２０は、アクティブ領域Ｓ２に形成されている。パッシブ素子であるスポットサイズ変換器３０は、パッシブ領域Ｓ３に形成されている。なお、この集積型半導体光増幅素子１００は、１．５５μｍ帯の信号光がスポットサイズ変換器１０の光入出力端１１側から入力されて、この信号光を半導体光増幅器２０で増幅してスポットサイズ変換器３０の光入出力端３１側から出力するように構成されている。信号光の入出力のために、スポットサイズ変換器１０、３０にはたとえば光ファイバやＰＬＣが接続される。なお、信号光はスポットサイズ変換器３０の光入出力端３１側から入力してもよい。
【００２０】
図２は、図１に示す集積型半導体光増幅素子１００の導波路構造を説明する透視図である。図２に示すように、スポットサイズ変換器１０は、半導体光増幅器２０に接続した側から光入出力端１１に向かって幅と厚さとの両方が減少するいわゆるテーパ型のパッシブコア層１１４を含んでいる。なお、スポットサイズ変換器３０も同様に、半導体光増幅器２０に接続した側から光入出力端３１に向かって幅と厚さとの両方が減少するテーパ型のパッシブコア層を含んでいる。スポットサイズ変換器１０、３０は、パッシブコア層がテーパ型であるので、光ファイバやＰＬＣと低損失で接続することができる。
【００２１】
半導体光増幅器２０はたとえば長さ２０００μｍ、幅２μｍで等幅の導波路構造を有する。また、スポットサイズ変換器１０、３０は、たとえば長さ５００μｍで、長手方向において幅が２μｍから０．５μｍまで変化している。
【００２２】
つぎに、集積型半導体光増幅素子１００の断面構造を説明する。図３は、集積型半導体光増幅素子１００のＡ−Ａ線要部断面図である。図４は、集積型半導体光増幅素子１００のＢ−Ｂ線要部断面図である。図５は、集積型半導体光増幅素子１００のＣ−Ｃ線要部断面図である。
【００２３】
はじめに、図３を参照して半導体光増幅器２０の断面構造を説明する。半導体光増幅器２０は、裏面にｎ側電極１０１を形成したｎ型のＩｎＰからなる基板１０２上に、バッファ層としての役割も果たしているｎ型のＩｎＰからなる下部クラッド層１０３と、活性コア層１０４と、ｐ型のＩｎＰからなる上部クラッド層１０５とが順次積層した半導体積層構造を有している。基板１０２の上部から上部クラッド層１０５まではメサ構造Ｍ１となっている。メサ構造Ｍ１の両側はｐ型のＩｎＰからなる下部電流阻止半導体層１０６ａとｎ型のＩｎＰからなる上部電流阻止半導体層１０６ｂとからなる埋め込み半導体層１０６によって埋め込まれている。したがって半導体光増幅器２０は埋め込みメサ構造となっている。
【００２４】
また、上部クラッド層１０５と埋め込み半導体層１０６との上にはｐ型のＩｎＰからなる上部クラッド層１０７、ｐ型のＩｎＧａＡｓＰからなるコンタクト層１０８が順次積層している。また、コンタクト層１０８上には、活性コア層１０４を覆うようにｐ側電極１０９が形成されている。なお、コンタクト層１０８上のｐ側電極１０９が形成されていない領域にはたとえばＳｉＮからなる保護膜を形成しても良い。
【００２５】
活性コア層１０４は、ＩｎＧａＡｓＰ材料からなり、多重量子井戸（ＭＱＷ：Multi Quantum Well）構造のＭＱＷ層１０４ａと、ＭＱＷ１０４ａを挟むように形成された３段階の分離閉じ込めヘテロ構造（ＳＣＨ：Separate Confinement Heterostructure）層１０４ｂ、１０４ｃとを備えている。このように、活性コア層１０４はＭＱＷ−ＳＣＨ構造を有する。なお、ＭＱＷ層１０４ａは、例えば６層の厚さ６ｎｍの井戸層と厚さ１０ｎｍの障壁層とが交互に積層された、いわゆる６ＱＷの構造を有する。ただし、活性コア層１０４の構造は特に限定されず、単一量子井戸構造やバルク構造でもよい。
【００２６】
なお、半導体光増幅器２０の活性コア層１０４を含むメサ構造Ｍ１は、後述するウェットエッチングによるサイドエッチによって、断面が略台形状になっている。活性コア層１０４の厚さをｔ１とし、台形の下底と上底との差の１／２をｄ１とする。以下では、ｄ１をサイドエッチ深さと呼ぶ。
【００２７】
つぎに、図４を参照してスポットサイズ変換器１０の断面構造を説明する。スポットサイズ変換器１０は、裏面にｎ側電極１０１を形成した基板１０２上に、下部クラッド層１０３と、パッシブコア層１１４と、アンドープのＩｎＰからなる上部クラッド層１１５とが積層した半導体積層構造を有している。基板１０２の上部から上部クラッド層１１５まではメサ構造Ｍ２となっている。メサ構造Ｍ２の両側は下部電流阻止半導体層１０６ａと上部電流阻止半導体層１０６ｂとからなる埋め込み半導体層１０６によって埋め込まれている。したがってスポットサイズ変換器１０は埋め込みメサ構造となっている。
【００２８】
また、上部クラッド層１１５と埋め込み半導体層１０６との上には上部クラッド層１０７、コンタクト層１０８が順次積層している。なお、コンタクト層１０８上にはたとえばＳｉＮからなる保護膜を形成しても良い。
【００２９】
パッシブコア層１１４はバンドギャップ波長が１．３μｍのＩｎＧａＡｓＰ材料からなる。したがって、パッシブコア層１１４は入力される１．５５μｍ帯の信号光を吸収せず、主に信号光の導波を行う。
【００３０】
なお、スポットサイズ変換器１０のパッシブコア層１１４を含むメサ構造Ｍ２は、後述するドライエッチングによって殆どサイドエッチされないので、断面が略矩形に近い台形状になっている。活性コア層１０４と同様に、パッシブコア層１１４の厚さをｔ２とする。サイドエッチ深さｄ２とする。ｄ２は殆ど０μｍに近い値である。
【００３１】
また、スポットサイズ変換器３０はスポットサイズ変換器１０と同様の断面構造を有している。
【００３２】
また、図５に示すように、スポットサイズ変換器１０、３０は、それぞれ半導体光増幅器２０に接続した側から光入出力端面に向かってパッシブコア層１１４の厚さが減少している。そして、スポットサイズ変換器１０、半導体光増幅器２０、スポットサイズ変換器３０は共通の基板１０２上にモノリシックに集積されている。
【００３３】
つぎに、集積型半導体光増幅素子１００の製造方法を、平面図もしくは図１のＡ−Ａ線断面、Ｂ−Ｂ線断面、またはＣ−Ｃ線断面に対応する断面図にて説明する。はじめに、図６の断面図に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）結晶成長装置などの公知の結晶成長装置を用いて、基板１０２上に、下部クラッド層１０３、活性コア層１０４、上部クラッド層１０５を順次結晶成長する。
【００３４】
つぎに、図７の平面図に示すように、上部クラッド層１０５上に、スポットサイズ変換器１０、３０の構造を形成するためのたとえばＳｉＮからなるマスクＭ１０を形成する。なお、図７では、簡略化のために図１の集積型半導体光増幅素子１００の右半分に対応する領域だけを示している。マスクＭ１０は、半導体光増幅器２０を形成する領域Ｓ４と、スポットサイズ変換器３０を形成する領域Ｓ５の両側面と、スポットサイズ変換器１０を形成する領域（不図示）の両側面を覆うように形成する。
【００３５】
なお、スポットサイズ変換器１０、３０を形成する領域に長手方向に沿って厚さが変化する半導体層を成長させるために、スポットサイズ変換器１０、３０を形成する領域の両側面のマスクＭ１０は、長手方向に沿ってマスク幅が変化している。
【００３６】
つぎに、マスクＭ１０をエッチングマスクとしてドライエッチングとウェットエッチングとを順次行い、マスクＭ１０を形成した領域以外の領域の上部クラッド層１０５と活性層コア１０４とを除去する。なお、ウェットエッチングは、たとえば塩酸：りん酸=１:３のエッチング液を用いて実施することができる。また、ドライエッチングは、たとえば塩素系ガスを用いた誘導結合プラズマ（ＩＰＣ：Induced Coupled Plasma）もしくは電子サイクロトロン共鳴（ＥＣＲ：Electron Cyclotron Resonance）による反応イオンエッチング（ＲＩＥ：Reaction Ion Etching）を用いて実施することができる。図８の断面図はエッチング後の状態を示している。
【００３７】
つぎに、マスクＭ１０を成長マスクとして、上部クラッド層１０５と活性層コア１０４とを除去した領域に、選択成長（ＳＡＧ：Selective Area Growth）法によってパッシブコア層１１４と、上部クラッド層１１５とを順次バットジョイント成長する。スポットサイズ変換器１０、３０を形成する領域には、その両側にあるマスクＭ１０の幅が広い領域程多くの半導体原料が供給されるため、図９に示すような長手方向に沿って厚さが減少するパッシブコア層１１４と上部クラッド層１１５とが形成される。その後、マスクＭ１０を除去する。
【００３８】
つぎに、図１０に示すように、アクティブ領域Ｓ２およびパッシブ領域Ｓ１、Ｓ３（図１参照）に、たとえばＳｉＮからなる第１エッチングマスクとしてのマスクＭ２１、Ｍ２２、Ｍ２３を形成する。マスクＭ２１、Ｍ２２、Ｍ２３はそれぞれ開口部Ｍ２１ａ、Ｍ２２ａ、Ｍ２３ａと、それ以外の被覆部Ｍ２１ｂ、Ｍ２１ｃ、Ｍ２２ｂ、Ｍ２２ｃ、Ｍ２３ｂ、Ｍ２３ｃとを有している。なお、図１０は、１つの集積型半導体光増幅素子の形成領域を示したものである。実際には基板１０２上に多数の集積型半導体光増幅素子を形成するので、図１０に示した領域に隣接して同様の集積型半導体光増幅素子の形成領域が存在している。
【００３９】
被覆部Ｍ２１ｃ、Ｍ２２ｃ、Ｍ２３ｃは、図２、３のメサ構造Ｍ１、Ｍ２に対応するマスクである。開口部Ｍ２１ａ、Ｍ２２ａ、Ｍ２３ａは、図２、３の埋め込み半導体層１０６を形成する領域に対応する。ここで２つの開口部Ｍ２１ａの総面積と２つの開口部Ｍ２３ａの総面積を等しくＡ１とし、かつこの総面積を、２つの開口部Ｍ２２ａの総面積よりも小さいＡ２としておく。その理由は後ほど説明する。
【００４０】
つぎに、アクティブ領域Ｓ２およびパッシブ領域Ｓ１、Ｓ３において、マスクＭ２１、Ｍ２２、Ｍ２３の開口部Ｍ２１ａ、Ｍ２２ａ、Ｍ２３ａからドライエッチングを行う。ドライエッチングは、たとえば塩素系ガスを用いたＩＰＣもしくはＥＣＲによるＲＩＥを用いて実施することができる。これによって、図１１（ａ）に示すようなパッシブ領域Ｓ１における略矩形状のメサ構造Ｍ２と、図１１（ｂ）に示すようなアクティブ領域Ｓ２における略矩形状のメサ構造Ｍ３とを形成する。メサ構造Ｍ１、Ｍ３の両側には開口部Ｍ２１ａ（Ｍ２３ａ）、Ｍ２２ａに対応したトレンチ溝Ｔ１、Ｔ２が形成される。ここで、上述したように開口部の総面積Ａ１、Ａ２を互いに異なるように設定することによって、同じドライエッチング工程を行った場合でも、アクティブ領域Ｓ２よりもパッシブ領域Ｓ１、Ｓ３の方が、トレンチ溝のエッチング深さが所定の差ｄだけ深くなるようにしている。
【００４１】
つぎに、図１２（ａ）に示すように、パッシブ領域Ｓ１、Ｓ３に第２エッチングマスクとしてのマスクＭ３０を形成する。そして、パッシブ領域Ｓ１、Ｓ３におけるメサ構造Ｍ２を保護しながらウェットエッチングを行う。ウェットエッチングは、たとえば塩素系のエッチング液を用いて実施することができる。すると、アクティブ領域Ｓ２だけウェットエッチングされる。このとき、サイドエッチによってメサ構造Ｍ３のドライエッチングによるダメージ層が除去され、図３および図１２（ｂ）に示される台形状のメサ構造Ｍ１が形成される。このダメージ層の除去によって活性コア層１０４の信頼性が向上する。
【００４２】
ここで、このウェットエッチングのエッチング深さを上述したエッチング深さの差ｄと略同じにする。これによって、パッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とで、ドライエッチングおよびウェットエッチングによる合計のエッチング深さが略等しくなる。
【００４３】
すなわち、本実施の形態１に係る製造方法では、パッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とで、ドライエッチングおよびウェットエッチングによる合計のエッチング深さが略等しくなるように、マスクＭ２１、Ｍ２２、Ｍ２３における開口部の総面積Ａ１、Ａ２（または、マスクＭ２１、Ｍ２２、Ｍ２３における被覆部の総面積）を設定する。
【００４４】
その後、メサ構造Ｍ１、Ｍ２の両側のトレンチ溝Ｔ１、Ｔ２内に埋め込み半導体層１０６を結晶成長する。メサ構造Ｍ１はウェットエッチングによってトレンチ溝Ｔ２の内角が滑らかにされているので、埋め込み半導体層１０６を隙間無く埋めることができる。これによって埋め込み半導体層１０６の電流ブロッキング特性が良好になるとともに、リーク電流経路の形成が抑制される。その結果、半導体光増幅器２０の信頼性は高くなる。なお、電流ブロッキング特性のよい良好な埋め込み構造を形成するためには、ウェットエッチングのエッチング深さ（すなわちエッチング深さの差ｄ）を０．５μｍ以上とすることが好ましい。
【００４５】
また、上述したように、パッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とで、ドライエッチングおよびウェットエッチングによる合計のエッチング深さが略等しくしている。その結果、形成した埋め込み半導体層１０６の最表面の高さがパッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とで略等しくなるので、最表面の凹凸が少なくなる。したがって、その後フォトリソグラフィ工程を行う場合に、フォトリソグラフィにより形成するマスクと半導体層の最表面との密着性が高くなる。その結果、フォトリソグラフィの精度が高くなる。
【００４６】
つぎに、上部クラッド層１０７、コンタクト層１０８を結晶成長する。つぎに、フォトリソグラフィ工程と蒸着・リフトオフ工程とを行い、ＡｕＺｎからなるｐ側電極１０９を形成する。
【００４７】
最後に、基板１０２の裏面全面を研磨し、研磨した裏面にＡｕＧｅＮｉ／Ａｕ膜を蒸着してｎ側電極１０１を形成した後、オーミックコンタクトをとるために４３０℃で焼結（シンタ）する。その後、素子分離を行い、集積型半導体光増幅素子１００が完成する。
【００４８】
上記の製造方法によれば、ウェットエッチングによって活性コア層１０４のダメージ層を除去しながらも、スポットサイズ変換器１０、３０のパッシブコア層１１４を含むメサ構造Ｍ２はウェットエッチングをせずに、集積型半導体光増幅素子１００を製造することができる。これによって、スポットサイズ変換器１０、３０の形状、特に光入出力端１１、３１での幅を精度良く形成することができる。その結果、スポットサイズ変換器１０、３０の特性、たとえばＰＬＣ等との接続損失等の特性の低下を抑制することができる。
【００４９】
以下、具体的に説明する。ウェットエッチングを行うとメサ構造はサイドエッチされるので、メサ幅を厳密に設計どおりに調整して製造することが困難な場合がある。半導体レーザ、半導体光増幅器、および半導体光変調器などのアクティブ素子の場合は、そのレーザ特性、光増幅特性、または光変調特性のメサ幅依存性は小さいので、メサ構造にウェットエッチングをしてもその特性はほとんど変わらない。
【００５０】
これに対して、ＭＭＩ光合流器、曲がり導波路、スポットサイズ変換器等のパッシブ素子の場合は、その特性が、光導波路のメサ幅の変化に敏感である。たとえば、図１３は、スポットサイズ変換器の光入出力端のメサ幅と、スポットサイズ変換器とＰＬＣとの結合損失との関係の一例を示す図である。なお、スポットサイズ変換器は、長さが５００μｍであり、メサ幅が２．０μｍから図１３の横軸の値まで減少している構造とする。一方、スポットサイズ変換器の光入出力端に接続するＰＬＣは、クラッドに対するコアの比屈折率差が１．２％、コアサイズが１０μｍ×１０μｍのものとする。
【００５１】
図１３において、メサ幅が０．５μｍの場合に接続損失が略最小値となる。しかしながら、スポットサイズ変換器のメサ構造にウェットエッチングを行った場合には、光入出力端のメサ幅を０．５μｍに設定したとしても、ウェットエッチングによってメサ幅が０．２μｍ程度にまでなり得る。その結果、接続損失が６ｄＢだけ増加して７ｄＢになる可能性がある。また、ウェットエッチングの場合はサイドエッチの効果によってメサ構造が台形状になるため、さらに接続損失が増加する場合がある。
【００５２】
これに対して、本実施の形態１のように、スポットサイズ変換器のメサ構造にはウェットエッチングをせずにドライエッチングだけを行う場合は、メサ構造が略矩形状であり、かつメサ幅は設計値である０．５μｍに対して±０．１μｍ程度の製造誤差に抑制される。これによって、図１３に示すように接続損失は多くとも１ｄＢ程度の増加に抑制される。
【００５３】
以上説明したように、本実施の形態１に係る製造方法によれば、スポットサイズ変換器１０、３０の特性の低下が抑制された集積型半導体光増幅素子１００を製造することができる。
【００５４】
つぎに、パッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とで合計のエッチング深さを等しくする方法についてより具体的に説明する。
【００５５】
ＩＣＰもしくはＥＣＲによるＲＩＥを用いたドライエッチングの場合、そのエッチングレートは、エッチングマスクの被覆率に大きく依存する。ここで、被覆率とは、所定の領域の全面積に対する、その領域でマスクが形成されている領域（被覆部）の面積の割合を意味する。被覆率が大きいほど、すなわち開口部の面積が小さいほど、その所定の領域に供給されたエッチングガスは開口部に集中するため、エッチレートが速くなる。したがって、ドライエッチングのエッチング深さをより深くしたいパッシブ領域Ｓ１、Ｓ３において、マスクＭ２１、Ｍ２３の被覆率を高くすればよい。
【００５６】
図１４は、エッチングマスクを形成した半導体層にＩＣＰ−ＲＩＥを用いてドライエッチングを行った場合の、エッチングマスクの被覆率とエッチレートとの関係の一例を示す図である。なお、半導体層はＩｎＰからなり、エッチングマスクはＳｉＮからなる。また、ＩＣＰ−ＲＩＥの条件は、ＩＣＰ電力を２００Ｗ、バイアス電力を５０Ｗ、ガス圧力を０．４５Ｐａ、Ｃｌ２ガス流量を１５ｓｃｃｍ、Ａｒガス流量を１５ｓｃｃｍとした。
【００５７】
図１４に示すように、被覆率とレートとは略比例しており、以下の式（１）が略成り立つ。
エッチレート(μｍ／ｍｉｎ)＝０．００２６×被覆率(％)＋０．４４８１ ・・・ （１）
【００５８】
したがって、被覆率を０％から１００％まで調整することによって、２つの領域の間に最大１．５８倍のエッチレートの差をつけることができる。
【００５９】
たとえば、図１１において、同じドライエッチングによってパッシブ領域Ｓ１のトレンチ溝Ｔ１のエッチング深さを２．４μｍとし、かつアクティブ領域Ｓ２のトレンチ溝Ｔ２のエッチング深さを１．９μｍとし、その後のアクティブ領域Ｓ２にエッチング深さ０．５μｍのウェットエッチングを行うとする。この場合は、（パッシブ領域Ｓ１のエッチレート）／（アクティブ領域Ｓ２のエッチレート）が１．２６３（＝２．４／１．９）となるように、アクティブ領域Ｓ２の被覆率（第１被覆率）とパッシブ領域Ｓ１の被覆率（第２被覆率）とを設定すればよい。たとえば、図１４の条件では、第１被覆率を２０％とし、第２被覆率を７０％にすればよい。これによって、エッチング深さの差ｄ（ウェットエッチングによってエッチングする深さ）を０．５μｍとできる。また、第１被覆率を０％〜２０％とし、第２被覆率を７０％〜１００％とすれば、差ｄを０．５μｍ以上にすることができる。
【００６０】
また、図１０において、アクティブ領域Ｓ２において被覆部Ｍ２２ｃの両側に位置する２つの被覆部Ｍ２２ｂの幅をＷマスク_アクティブとし、パッシブ領域Ｓ１、Ｓ３において被覆部Ｍ２１ｃの両側に位置する２つの被覆部Ｍ２１ｂ、および被覆部Ｍ２３ｃの両側に位置する２つの被覆部Ｍ２３ｂの幅をいずれもＷマスク_パッシブとし、チップ間隔（１つの素子形成領域の幅）をＷchipとし、パッシブ領域Ｓ１、Ｓ３の長さをＬSSCとし、アクティブ領域Ｓ２の長さをＬSOAとし、被覆部Ｍ２１ｃ、Ｍ２３ｃの被覆部Ｍ２２ｃ側の幅をＷSSC1、光入出力端面側の幅をＷSSC2とする。このとき、パッシブ領域Ｓ１、Ｓ３での第２被覆率（％）は、以下の式（２）で表すことができる。
【００６１】
１００×（１／２×(ＷSSC1＋ＷSSC2)×ＬSSC＋２×Ｗマスク_パッシブ×ＬSSC）／（Ｗchip×ＬSSC） ・・・ （２）
【００６２】
また、アクティブ領域Ｓ２での第１被覆率（％）は、以下の式（３）で表すことができる。
【００６３】
１００×（ＷSOA×ＬSOA＋２×Ｗマスク_アクティブ×ＬSOA）／(Ｗchip×ＬSOA) ・・・ （３）
【００６４】
したがって、式（２）、（３）を用いて、所望の被覆率になるように、各式に含まれるパラメータ、特にはＷマスク_アクティブおよびＷマスク_パッシブを設定すれば良い。
【００６５】
なお、図１０に示されるように、ＷSOAはＷSSC1よりもウェットエッチングによるサイドエッチの分（ＷＷＥＴ深さ）だけ幅が広く設定されている。
【００６６】
ここでＷSOAは、光通信波長帯（８５０ｎｍ〜１６３０ｎｍ）のうち使用する波長帯域の光に対して単一モード伝送となる範囲であることが好ましい。たとえは、１．５５μｍ帯の場合は、ＷSSC1は２．０μｍ〜６．０μｍであれば良い。また、ＬSOAは５００μｍ〜３０００μｍが好ましい。ＬSOAが５００μｍ以上であれば半導体光増幅器２０において正味利得を得ることができる。また、３０００μｍ以下であれば、半導体光増幅器２０の出力および雑音指数が導波路損失の影響によって低下することが抑制される。また、(ＷSSC1−ＷSSC2)／ＬSSC＜１．５／５００であれば、スポットサイズ変換器１０、３０における導波路損失を低減することができるので好ましい。
【００６７】
また、上述したように、被覆率を０％から１００％まで調整することによって、２つの領域の間に最大１．５８倍のエッチレートの差をつけることができる。したがって、アクティブ領域Ｓ２におけるドライエッチングの深さとウェットエッチングの深さとに関して、以下の式（４）の関係が成り立つようにすることが好ましい。
｛（ドライエッチングの深さ）＋（ウェットエッチングの深さ）｝／（ドライエッチの深さ）≦１．５８ ・・・ （４）
【００６８】
なお、上記実施の形態１では、ドライエッチングの際のエッチングマスクの被覆率の調整によって、パッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とで合計のエッチング深さを等しくしている。しかしながら、以下に示す実施の形態１の変形例のようにエッチストップ層を設けて、パッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とでウェットエッチング後のエッチング深さを等しくしてもよい。
【００６９】
図１５は、実施の形態１の変形例に係る示す集積型半導体光増幅素子１００Ａの半導体光増幅器２０Ａの模式的な断面図である。図１５は図３に対応するアクティブ領域Ｓ２での断面図である。図１６は、実施の形態１の変形例に係る示す集積型半導体光増幅素子１００Ａのスポットサイズ変換器１０Ａの模式的な断面図である。図１６は図４に対応するパッシブ領域Ｓ１での断面図である。
【００７０】
実施の形態１に係る集積型半導体光増幅素子１００とその変形例に係る集積型半導体光増幅素子１００Ａとでは、エッチストップ層の有無の点で異なるが、その他は略同様の構成である。以下ではエッチストップ層に関して説明する。
【００７１】
図１５、１６に示すように、エッチストップ層１２０は、基板１０２と下部クラッド層１０３との間に設けられている。エッチストップ層１２０は、使用するウェットエッチング液が下部クラッド層１０３を選択的にエッチングでき、エッチストップ層１２０を殆どエッチングしないような材料からなる。したがって、エッチストップ層１２０はたとえばＩｎＧａＡｓＰからなる。
【００７２】
この集積型半導体光増幅素子１００Ａを製造する際には、メサ構造を形成するためのドライエッチングにおいて、エッチストップ層１２０の直上でエッチングを停止する。その後、ウェットエッチングを行うと、エッチストップ層１２０があるためにウェットエッチングは幅方向のみに進行する。その結果、パッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とでウェットエッチング後のエッチング深さが等しくなる。
【００７３】
なお、エッチストップ層１２０を形成する位置は、基板１０２と下部クラッド層１０３との間に限らず、活性コア層１０４およびパッシブコア層１１４と基板１０２との間であればよい。
【００７４】
つぎに、実施の形態１に係る製造方法で製造することができる他の光集積素子である集積型半導体レーザ素子について説明する。図１７は、実施の形態１に係る製造方法で製造することができる集積型半導体レーザ素子の模式的な平面図である。
【００７５】
図１７に示すように、この集積型半導体レーザ素子２００は、互いに発振波長が異なる複数のＤＦＢ型の半導体レーザ４０−１〜４０−ｎ（ｎは２以上の整数）と、半導体レーザ４０−１〜４０−ｎのそれぞれに接続した複数の曲がり光導波路５０−１〜５０−ｎと、曲がり光導波路５０−１〜５０−ｎに接続したＭＭＩ型光合流器６０と、ＭＭＩ型光合流器６０に接続した半導体光増幅器７０と、半導体光増幅器７０に接続した半導体光変調器８０とが、モノリシックに集積したものである。
【００７６】
半導体レーザ４０−１〜４０−ｎはアクティブ領域Ｓ６に形成されているアクティブ素子である。曲がり光導波路５０−１〜５０−ｎとＭＭＩ型光合流器６０とはパッシブ領域Ｓ７に形成されているパッシブ素子である。半導体光増幅器７０と半導体光変調器８０とはアクティブ領域Ｓ８に形成されているアクティブ素子である。
【００７７】
半導体光増幅器７０と半導体光変調器８０とは図３に示す半導体光増幅器２０と同様の断面構造を有している。半導体レーザ４０−１〜４０−ｎは半導体光増幅器２０と略同様の断面構造を有しているが、上部クラッド層１０５の一部に回折格子層が形成されている点が異なる。曲がり光導波路５０−１〜５０−ｎとＭＭＩ型光合流器６０とは図４に示すスポットサイズ変換器１０と同様の断面構造を有している。ＭＭＩ型光合流器６０は多モード干渉を発生させるようにそのメサ幅が設定されている。
【００７８】
この集積型半導体レーザ素子２００も、実施の形態１に係る製造方法に従い、アクティブ領域Ｓ６、Ｓ８にはドライエッチングとウェットエッチングとを行い、パッシブ領域Ｓ７にはドライエッチングのみを行うことによって、形成されるアクティブ素子の信頼性が高くなり、かつパッシブ素子である曲がり光導波路５０−１〜５０−ｎとＭＭＩ型光合流器６０との特性の低下が抑制される。たとえば、曲がり光導波路５０−１〜５０−ｎの場合は曲げ損失の増大が抑制される。ＭＭＩ型光合流器６０の場合はその結合損失の増大および波長特性の劣化が抑制される。
【００７９】
ここで、曲がり光導波路において発生する曲げ損失と、光導波路の断面構造との関係について説明する。曲がり光導波路は、ウェットエッチ等によるサイドエッチによって導波路の断面構造が台形状になると曲げ損失が増大する。特に、コア層の厚さに対するサイドエッチ深さの比が１６７％より大きくなると、曲げ損失が急激に増大する。
【００８０】
たとえば、実施の形態１に従って製造されるパッシブコア層の断面が矩形である曲がり光導波路と、従来の製造方法に従って製造される、サイドエッチによってパッシブコア層の断面が台形になった曲がり光導波路との曲げ損失を比較する。ここで、パッシブコア層はバンドギャップ波長が１．３μｍのＩｎＧａＡｓＰ材料からなり、パッシブコア層の周囲はＩｎＰからなるクラッド層および埋め込み半導体層で取り囲まれているとする。矩形のパッシブコア層の厚さは０．３μｍ、幅は２．０μｍとする。台形のパッシブコア層の厚さは０．３μｍ、下底の幅は２．０μｍ、上底の幅は１．５μｍとする。
【００８１】
図１８は、実施の形態１と従来の製造方法とによる曲げ光導波路の曲げ半径と曲げ損失との関係を示す図である。なお、曲げ損失の単位である（ｄＢ／ｔｕｒｎ）は、所定の曲げ半径で導波路を３６０°屈曲させた場合を１ターンとした場合の、１ターンあたりの曲げ損失を意味する。
【００８２】
図１８に示すように、実施の形態１に従って製造される曲がり導波路は、従来の製造方法によるものよりも曲げ損失が小さくなる。この理由は、従来の製造方法の場合はパッシブコア層の断面が台形になるため、曲げ損失が増加しているものと考えられる。
【００８３】
なお、実施の形態１では、アクティブ素子の活性コア層については、ウェットエッチングによってメサ構造が台形となる。しかしながら、アクティブ素子の光導波路が直線状であり、かつ活性コア層の厚さに対するサイドエッチ深さの比が１６７％以上、４６７％以下であればその特性の低下は殆ど問題ないものとなる。
【００８４】
また、上記実施の形態に係る光増幅装置は、１．５５μｍ帯用にその化合物半導体や電極等の材料、サイズ等が設定されている。しかしながら、各材料やサイズ等は、光通信波長帯域内の増幅すべき光の波長に応じて適宜設定でき、特に限定はされない。
【００８５】
また、上記実施の形態では、光導波路は埋め込み型のメサ構造であるが、ハイメサ構造としてもよい。ハイメサ構造とは、メサ構造を半導体層、またはコア層の屈折率に近い屈折率を有する材料で埋め込まないような構造を意味する。
【００８６】
また、上記各実施形態の各構成要素を適宜組み合わせて構成したものも本発明に含まれる。たとえば、図１７に示す集積型半導体レーザ素子を製造する場合にエッチストップ層を形成してもよい。その他、上記実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明に含まれる。
【符号の説明】
【００８７】
１０、１０Ａ、３０ スポットサイズ変換器
１１、３１ 光入出力端
２０、２０Ａ、７０ 半導体光増幅器
４０ 半導体レーザ
５０ 曲がり光導波路
６０ ＭＭＩ型光合流器
８０ 半導体光変調器
１００、１００Ａ 集積型半導体光増幅素子
１０１ ｎ側電極
１０２ 基板
１０３ 下部クラッド層
１０４ 活性コア層
１０４ａ ＭＱＷ層
１０４ｂ、１０４ｃ ＳＣＨ層
１０５、１０７、１１５ 上部クラッド層
１０６ 埋め込み半導体層
１０６ａ 下部電流阻止半導体層
１０６ｂ 上部電流阻止半導体層
１０８ コンタクト層
１０９ ｐ側電極
１１４ パッシブコア層
１２０ エッチストップ層
Ｍ１、Ｍ２、Ｍ３ メサ構造
Ｍ１０、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ３０ マスク
Ｍ２１ａ、Ｍ２２ａ、Ｍ２３ａ 開口部
Ｍ２１ｂ、Ｍ２２ｂ、Ｍ２３ｂ、Ｍ２１ｃ、Ｍ２２ｃ、Ｍ２３ｃ 被覆部
Ｓ１、Ｓ３、Ｓ７ パッシブ領域
Ｓ２、Ｓ６、Ｓ８ アクティブ領域
Ｓ４、Ｓ５ 領域
Ｔ１、Ｔ２ トレンチ溝
【技術分野】
【０００１】
本発明は、アクティブ素子とパッシブ素子とを集積した光集積素子の製造方法に関するものである。
【背景技術】
【０００２】
たとえば光通信用の機能性光集積素子として、半導体活性層をコア層とするアクティブ導波路で構成されたアクティブ素子と、実質的に透明なパッシブ半導体層をコア層とする半導体のパッシブ導波路で構成されたパッシブ素子と、をモノリシックに集積した光集積素子がある。この種の光集積素子の一例として、ＤＷＤＭ（Dense Wavelength Division Multiplexing）光通信用波長可変光源としての集積型半導体レーザ素子が開示されている（たとえば特許文献１参照）。
【０００３】
この種の集積型半導体レーザ素子は、互いに発振波長が異なる複数の分布帰還（ＤＦＢ:Distributed Feedback）型の半導体レーザと、複数の曲がり光導波路と、光合流器と、半導体光増幅器(ＳＯＡ: Semiconductor Optical Amplifier)とを一つの基板上に集積したものである。
【０００４】
この集積型半導体レーザ素子の動作を説明する。まず、ＤＦＢレーザの中から選択した１つのＤＦＢレーザを駆動する。駆動するＤＦＢレーザと光学的に接続している曲がり光導波路は、駆動するＤＦＢレーザから出力したレーザ光を導波する。たとえば多モード干渉型(ＭＭＩ: Multi Mode Interference)光導波路からなる光合流器は、曲がり光導波路が導波したレーザ光を通過させて出力ポートから出力する。半導体光増幅器は、出力ポートから出力したレーザ光を増幅してその出力端から出力する。この集積型半導体レーザ素子は、駆動するＤＦＢレーザを変更することによって波長可変光源として動作する。
【０００５】
上記のような集積型半導体レーザ素子は、半導体光増幅器の出力端側にさらに外部変調器としての半導体光変調器が設けられる場合がある。この場合、集積型半導体レーザ素子はたとえばＤＷＤＭ光通信ネットワークシステムにおける長距離光伝送のための光送信器として使用される。この集積型半導体レーザ素子においては曲げ導波路と光合流器とがパッシブ素子に相当する。また、それ以外の素子である半導体レーザ、半導体光増幅器および半導体光変調器がアクティブ素子に相当する。
【０００６】
また、光集積素子の他の例として、半導体光増幅器とスポットサイズ変換器(ＳＳＣ: Spot Size Converter)とを集積した集積型半導体光増幅素子がある（たとえば特許文献２参照）。スポットサイズ変換器は、半導体光増幅器と、光ファイバもしくは平面光波回路（ＰＬＣ：Planar Lightwave Circuit）とを低損失に結合させるためのものである。この種の集積型半導体光増幅素子においては、スポットサイズ変換器がパッシブ素子に相当し、半導体光増幅器がアクティブ素子に相当する。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−２５８３６８号公報
【特許文献２】特開２００１−１３５８８７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
ところで、従来埋め込み型の半導体導波路を形成する場合には、はじめにドライエッチングによって半導体導波路のメサ構造を形成し、つぎにウェットエッチングによって、ドライエッチングによるダメージ層を除去し、その後に半導体材料によるメサ構造の埋め込みを行うことがある。ドライエッチングでメサ構造を形成する場合はその側壁が半導体積層面に対して垂直になるので、ドライエッチングした底面と側壁とが角を形成する。ドライエッチング後のウェットエッチングは、その角を滑らかにし、その部分を半導体材料で埋め込む際に隙間無く埋めることができるようにする作用も有する。
【０００９】
しかしながら、上記のようにドライエッチングとそれに続くウェットエッチングとによって埋め込み型半導体導波路を含む光集積素子を形成する場合、パッシブ素子の特性が設計値よりも低下してしまう場合があった。たとえば、スポットサイズ変換器の場合は結合損失が設計値よりも大きくなる場合があり、光合流器の場合は設計値の結合損失および波長特性が得られない場合があり、曲がり光導波路の場合は曲げ損失が設計値より大きくなる場合があるという問題があった。
【００１０】
本発明は、上記に鑑みてなされたものであって、パッシブ素子の特性の設計値からの低下を抑制することができる光集積素子の製造方法を提供することを目的とする。
【課題を解決するための手段】
【００１１】
上述した課題を解決し、目的を達成するために、本発明に係る光集積素子の製造方法は、アクティブ素子とパッシブ素子とを集積した光集積素子の製造方法であって、基板上に、活性コア層を含む半導体積層構造で形成された、前記アクティブ素子を形成するためのアクティブ領域と、パッシブコア層を含む半導体積層構造で形成された、前記パッシブ素子を形成するためのパッシブ領域とを形成し、前記アクティブ領域と前記パッシブ領域とに被覆部と開口部とを有する第１エッチングマスクを形成し、前記アクティブ領域および前記パッシブ領域において前記開口部からドライエッチングを行い、前記アクティブ領域に前記アクティブ素子のアクティブメサ構造を形成するとともに前記パッシブ領域に前記パッシブ素子のパッシブメサ構造を形成し、前記パッシブ領域に第２エッチングマスクを形成し、前記パッシブメサ構造を前記第２エッチングマスクにて保護しながら前記アクティブメサ構造をウェットエッチングする、ことを含むことを特徴とする。
【００１２】
また、本発明に係る光集積素子の製造方法は、上記の発明において、前記パッシブ領域における前記ドライエッチングのエッチング深さと、前記アクティブ領域における前記ドライエッチングのエッチング深さとに差が形成されるように前記ドライエッチングを行い、前記ウェットエッチングのエッチング深さがほぼ前記差になるように前記ウェットエッチングを行うことを特徴とする。
【００１３】
また、本発明に係る光集積素子の製造方法は、上記の発明において、前記アクティブ領域における前記第１エッチングマスクの第１被覆率よりも前記パッシブ領域における前記第１エッチングマスクの第２被覆率を大きくすることによって前記エッチング深さの差を形成することを特徴とする。
【００１４】
また、本発明に係る光集積素子の製造方法は、上記の発明において、前記第１被覆率が０％〜２０％であり、前記第２被覆率が７０％〜１００％であることを特徴とする。
【００１５】
また、本発明に係る光集積素子の製造方法は、上記の発明において、前記基板と前記活性コア層および前記パッシブコア層との間にエッチストップ層を形成することを特徴とする。
【発明の効果】
【００１６】
本発明によれば、ウェットエッチング工程ではパッシブ素子のメサ構造を保護し、これによってウェットエッチングによるパッシブコア層の形状変化を防止するので、パッシブ素子の特性の低下を抑制することができるという効果を奏する。
【図面の簡単な説明】
【００１７】
【図１】図１は、実施の形態１に係る製造方法で製造することができる集積型半導体光増幅素子の模式的な平面図である。
【図２】図２は、図１に示す集積型半導体光増幅素子の導波路構造を説明する透視図である。
【図３】図３は、図１に示す集積型半導体光増幅素子のＡ−Ａ線要部断面図である。
【図４】図４は、図１に示す集積型半導体光増幅素子のＢ−Ｂ線要部断面図である。
【図５】図５は、図１に示す集積型半導体光増幅素子のＣ−Ｃ線要部断面図である。
【図６】図６は、実施の形態１に係る製造方法を説明する図である。
【図７】図７は、実施の形態１に係る製造方法を説明する図である。
【図８】図８は、実施の形態１に係る製造方法を説明する図である。
【図９】図９は、実施の形態１に係る製造方法を説明する図である。
【図１０】図１０は、実施の形態１に係る製造方法を説明する図である。
【図１１】図１１は、実施の形態１に係る製造方法を説明する図である。
【図１２】図１２は、実施の形態１に係る製造方法を説明する図である。
【図１３】図１３は、スポットサイズ変換器の光入出力端の幅と、スポットサイズ変換器とＰＬＣとの結合損失との関係の一例を示す図である。
【図１４】図１４は、エッチングマスクを形成した半導体層にＩＣＰ-ＲＩＥを用いてドライエッチングを行った場合の、エッチングマスクの被覆率とエッチレートとの関係の一例を示す図である。
【図１５】図１５は、実施の形態１の変形例に係る示す集積型半導体光増幅素子の半導体光増幅器の模式的な断面図である。
【図１６】図１６は、実施の形態１の変形例に係る示す集積型半導体光増幅素子のスポットサイズ変換器の模式的な断面図である。
【図１７】図１７は、実施の形態１に係る製造方法で製造することができる集積型半導体レーザ素子の模式的な平面図である。
【図１８】図１８は、実施の形態１と従来の製造方法とによる曲げ光導波路の曲げ半径と曲げ損失との関係を示す図である。
【発明を実施するための形態】
【００１８】
以下に、図面を参照して本発明に係る光集積素子の製造方法の実施の形態を詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。また、各図面において、同一または対応する構成要素には適宜同一の符号を付している。さらに、図面は模式的なものであり、各層の厚みと幅との関係、各層の比率などは、現実のものとは異なる場合がことに留意する必要がある。図面の相互間においても、互いの寸法の関係や比率が異なる部分が含まれている場合がある。
【００１９】
（実施の形態１）
はじめに、本発明の実施の形態１に係る製造方法で製造することができる光集積素子である集積型半導体光増幅素子について説明する。図１は、本実施の形態１に係る製造方法で製造することができる集積型半導体光増幅素子の模式的な平面図である。図１に示すように、この集積型半導体光増幅素子１００は、順次接続された、スポットサイズ変換器１０と、半導体光増幅器２０と、スポットサイズ変換器３０とを備えている。パッシブ素子であるスポットサイズ変換器１０は、パッシブ領域Ｓ１に形成されている。同様に、アクティブ素子である半導体光増幅器２０は、アクティブ領域Ｓ２に形成されている。パッシブ素子であるスポットサイズ変換器３０は、パッシブ領域Ｓ３に形成されている。なお、この集積型半導体光増幅素子１００は、１．５５μｍ帯の信号光がスポットサイズ変換器１０の光入出力端１１側から入力されて、この信号光を半導体光増幅器２０で増幅してスポットサイズ変換器３０の光入出力端３１側から出力するように構成されている。信号光の入出力のために、スポットサイズ変換器１０、３０にはたとえば光ファイバやＰＬＣが接続される。なお、信号光はスポットサイズ変換器３０の光入出力端３１側から入力してもよい。
【００２０】
図２は、図１に示す集積型半導体光増幅素子１００の導波路構造を説明する透視図である。図２に示すように、スポットサイズ変換器１０は、半導体光増幅器２０に接続した側から光入出力端１１に向かって幅と厚さとの両方が減少するいわゆるテーパ型のパッシブコア層１１４を含んでいる。なお、スポットサイズ変換器３０も同様に、半導体光増幅器２０に接続した側から光入出力端３１に向かって幅と厚さとの両方が減少するテーパ型のパッシブコア層を含んでいる。スポットサイズ変換器１０、３０は、パッシブコア層がテーパ型であるので、光ファイバやＰＬＣと低損失で接続することができる。
【００２１】
半導体光増幅器２０はたとえば長さ２０００μｍ、幅２μｍで等幅の導波路構造を有する。また、スポットサイズ変換器１０、３０は、たとえば長さ５００μｍで、長手方向において幅が２μｍから０．５μｍまで変化している。
【００２２】
つぎに、集積型半導体光増幅素子１００の断面構造を説明する。図３は、集積型半導体光増幅素子１００のＡ−Ａ線要部断面図である。図４は、集積型半導体光増幅素子１００のＢ−Ｂ線要部断面図である。図５は、集積型半導体光増幅素子１００のＣ−Ｃ線要部断面図である。
【００２３】
はじめに、図３を参照して半導体光増幅器２０の断面構造を説明する。半導体光増幅器２０は、裏面にｎ側電極１０１を形成したｎ型のＩｎＰからなる基板１０２上に、バッファ層としての役割も果たしているｎ型のＩｎＰからなる下部クラッド層１０３と、活性コア層１０４と、ｐ型のＩｎＰからなる上部クラッド層１０５とが順次積層した半導体積層構造を有している。基板１０２の上部から上部クラッド層１０５まではメサ構造Ｍ１となっている。メサ構造Ｍ１の両側はｐ型のＩｎＰからなる下部電流阻止半導体層１０６ａとｎ型のＩｎＰからなる上部電流阻止半導体層１０６ｂとからなる埋め込み半導体層１０６によって埋め込まれている。したがって半導体光増幅器２０は埋め込みメサ構造となっている。
【００２４】
また、上部クラッド層１０５と埋め込み半導体層１０６との上にはｐ型のＩｎＰからなる上部クラッド層１０７、ｐ型のＩｎＧａＡｓＰからなるコンタクト層１０８が順次積層している。また、コンタクト層１０８上には、活性コア層１０４を覆うようにｐ側電極１０９が形成されている。なお、コンタクト層１０８上のｐ側電極１０９が形成されていない領域にはたとえばＳｉＮからなる保護膜を形成しても良い。
【００２５】
活性コア層１０４は、ＩｎＧａＡｓＰ材料からなり、多重量子井戸（ＭＱＷ：Multi Quantum Well）構造のＭＱＷ層１０４ａと、ＭＱＷ１０４ａを挟むように形成された３段階の分離閉じ込めヘテロ構造（ＳＣＨ：Separate Confinement Heterostructure）層１０４ｂ、１０４ｃとを備えている。このように、活性コア層１０４はＭＱＷ−ＳＣＨ構造を有する。なお、ＭＱＷ層１０４ａは、例えば６層の厚さ６ｎｍの井戸層と厚さ１０ｎｍの障壁層とが交互に積層された、いわゆる６ＱＷの構造を有する。ただし、活性コア層１０４の構造は特に限定されず、単一量子井戸構造やバルク構造でもよい。
【００２６】
なお、半導体光増幅器２０の活性コア層１０４を含むメサ構造Ｍ１は、後述するウェットエッチングによるサイドエッチによって、断面が略台形状になっている。活性コア層１０４の厚さをｔ１とし、台形の下底と上底との差の１／２をｄ１とする。以下では、ｄ１をサイドエッチ深さと呼ぶ。
【００２７】
つぎに、図４を参照してスポットサイズ変換器１０の断面構造を説明する。スポットサイズ変換器１０は、裏面にｎ側電極１０１を形成した基板１０２上に、下部クラッド層１０３と、パッシブコア層１１４と、アンドープのＩｎＰからなる上部クラッド層１１５とが積層した半導体積層構造を有している。基板１０２の上部から上部クラッド層１１５まではメサ構造Ｍ２となっている。メサ構造Ｍ２の両側は下部電流阻止半導体層１０６ａと上部電流阻止半導体層１０６ｂとからなる埋め込み半導体層１０６によって埋め込まれている。したがってスポットサイズ変換器１０は埋め込みメサ構造となっている。
【００２８】
また、上部クラッド層１１５と埋め込み半導体層１０６との上には上部クラッド層１０７、コンタクト層１０８が順次積層している。なお、コンタクト層１０８上にはたとえばＳｉＮからなる保護膜を形成しても良い。
【００２９】
パッシブコア層１１４はバンドギャップ波長が１．３μｍのＩｎＧａＡｓＰ材料からなる。したがって、パッシブコア層１１４は入力される１．５５μｍ帯の信号光を吸収せず、主に信号光の導波を行う。
【００３０】
なお、スポットサイズ変換器１０のパッシブコア層１１４を含むメサ構造Ｍ２は、後述するドライエッチングによって殆どサイドエッチされないので、断面が略矩形に近い台形状になっている。活性コア層１０４と同様に、パッシブコア層１１４の厚さをｔ２とする。サイドエッチ深さｄ２とする。ｄ２は殆ど０μｍに近い値である。
【００３１】
また、スポットサイズ変換器３０はスポットサイズ変換器１０と同様の断面構造を有している。
【００３２】
また、図５に示すように、スポットサイズ変換器１０、３０は、それぞれ半導体光増幅器２０に接続した側から光入出力端面に向かってパッシブコア層１１４の厚さが減少している。そして、スポットサイズ変換器１０、半導体光増幅器２０、スポットサイズ変換器３０は共通の基板１０２上にモノリシックに集積されている。
【００３３】
つぎに、集積型半導体光増幅素子１００の製造方法を、平面図もしくは図１のＡ−Ａ線断面、Ｂ−Ｂ線断面、またはＣ−Ｃ線断面に対応する断面図にて説明する。はじめに、図６の断面図に示すように、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）結晶成長装置などの公知の結晶成長装置を用いて、基板１０２上に、下部クラッド層１０３、活性コア層１０４、上部クラッド層１０５を順次結晶成長する。
【００３４】
つぎに、図７の平面図に示すように、上部クラッド層１０５上に、スポットサイズ変換器１０、３０の構造を形成するためのたとえばＳｉＮからなるマスクＭ１０を形成する。なお、図７では、簡略化のために図１の集積型半導体光増幅素子１００の右半分に対応する領域だけを示している。マスクＭ１０は、半導体光増幅器２０を形成する領域Ｓ４と、スポットサイズ変換器３０を形成する領域Ｓ５の両側面と、スポットサイズ変換器１０を形成する領域（不図示）の両側面を覆うように形成する。
【００３５】
なお、スポットサイズ変換器１０、３０を形成する領域に長手方向に沿って厚さが変化する半導体層を成長させるために、スポットサイズ変換器１０、３０を形成する領域の両側面のマスクＭ１０は、長手方向に沿ってマスク幅が変化している。
【００３６】
つぎに、マスクＭ１０をエッチングマスクとしてドライエッチングとウェットエッチングとを順次行い、マスクＭ１０を形成した領域以外の領域の上部クラッド層１０５と活性層コア１０４とを除去する。なお、ウェットエッチングは、たとえば塩酸：りん酸=１:３のエッチング液を用いて実施することができる。また、ドライエッチングは、たとえば塩素系ガスを用いた誘導結合プラズマ（ＩＰＣ：Induced Coupled Plasma）もしくは電子サイクロトロン共鳴（ＥＣＲ：Electron Cyclotron Resonance）による反応イオンエッチング（ＲＩＥ：Reaction Ion Etching）を用いて実施することができる。図８の断面図はエッチング後の状態を示している。
【００３７】
つぎに、マスクＭ１０を成長マスクとして、上部クラッド層１０５と活性層コア１０４とを除去した領域に、選択成長（ＳＡＧ：Selective Area Growth）法によってパッシブコア層１１４と、上部クラッド層１１５とを順次バットジョイント成長する。スポットサイズ変換器１０、３０を形成する領域には、その両側にあるマスクＭ１０の幅が広い領域程多くの半導体原料が供給されるため、図９に示すような長手方向に沿って厚さが減少するパッシブコア層１１４と上部クラッド層１１５とが形成される。その後、マスクＭ１０を除去する。
【００３８】
つぎに、図１０に示すように、アクティブ領域Ｓ２およびパッシブ領域Ｓ１、Ｓ３（図１参照）に、たとえばＳｉＮからなる第１エッチングマスクとしてのマスクＭ２１、Ｍ２２、Ｍ２３を形成する。マスクＭ２１、Ｍ２２、Ｍ２３はそれぞれ開口部Ｍ２１ａ、Ｍ２２ａ、Ｍ２３ａと、それ以外の被覆部Ｍ２１ｂ、Ｍ２１ｃ、Ｍ２２ｂ、Ｍ２２ｃ、Ｍ２３ｂ、Ｍ２３ｃとを有している。なお、図１０は、１つの集積型半導体光増幅素子の形成領域を示したものである。実際には基板１０２上に多数の集積型半導体光増幅素子を形成するので、図１０に示した領域に隣接して同様の集積型半導体光増幅素子の形成領域が存在している。
【００３９】
被覆部Ｍ２１ｃ、Ｍ２２ｃ、Ｍ２３ｃは、図２、３のメサ構造Ｍ１、Ｍ２に対応するマスクである。開口部Ｍ２１ａ、Ｍ２２ａ、Ｍ２３ａは、図２、３の埋め込み半導体層１０６を形成する領域に対応する。ここで２つの開口部Ｍ２１ａの総面積と２つの開口部Ｍ２３ａの総面積を等しくＡ１とし、かつこの総面積を、２つの開口部Ｍ２２ａの総面積よりも小さいＡ２としておく。その理由は後ほど説明する。
【００４０】
つぎに、アクティブ領域Ｓ２およびパッシブ領域Ｓ１、Ｓ３において、マスクＭ２１、Ｍ２２、Ｍ２３の開口部Ｍ２１ａ、Ｍ２２ａ、Ｍ２３ａからドライエッチングを行う。ドライエッチングは、たとえば塩素系ガスを用いたＩＰＣもしくはＥＣＲによるＲＩＥを用いて実施することができる。これによって、図１１（ａ）に示すようなパッシブ領域Ｓ１における略矩形状のメサ構造Ｍ２と、図１１（ｂ）に示すようなアクティブ領域Ｓ２における略矩形状のメサ構造Ｍ３とを形成する。メサ構造Ｍ１、Ｍ３の両側には開口部Ｍ２１ａ（Ｍ２３ａ）、Ｍ２２ａに対応したトレンチ溝Ｔ１、Ｔ２が形成される。ここで、上述したように開口部の総面積Ａ１、Ａ２を互いに異なるように設定することによって、同じドライエッチング工程を行った場合でも、アクティブ領域Ｓ２よりもパッシブ領域Ｓ１、Ｓ３の方が、トレンチ溝のエッチング深さが所定の差ｄだけ深くなるようにしている。
【００４１】
つぎに、図１２（ａ）に示すように、パッシブ領域Ｓ１、Ｓ３に第２エッチングマスクとしてのマスクＭ３０を形成する。そして、パッシブ領域Ｓ１、Ｓ３におけるメサ構造Ｍ２を保護しながらウェットエッチングを行う。ウェットエッチングは、たとえば塩素系のエッチング液を用いて実施することができる。すると、アクティブ領域Ｓ２だけウェットエッチングされる。このとき、サイドエッチによってメサ構造Ｍ３のドライエッチングによるダメージ層が除去され、図３および図１２（ｂ）に示される台形状のメサ構造Ｍ１が形成される。このダメージ層の除去によって活性コア層１０４の信頼性が向上する。
【００４２】
ここで、このウェットエッチングのエッチング深さを上述したエッチング深さの差ｄと略同じにする。これによって、パッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とで、ドライエッチングおよびウェットエッチングによる合計のエッチング深さが略等しくなる。
【００４３】
すなわち、本実施の形態１に係る製造方法では、パッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とで、ドライエッチングおよびウェットエッチングによる合計のエッチング深さが略等しくなるように、マスクＭ２１、Ｍ２２、Ｍ２３における開口部の総面積Ａ１、Ａ２（または、マスクＭ２１、Ｍ２２、Ｍ２３における被覆部の総面積）を設定する。
【００４４】
その後、メサ構造Ｍ１、Ｍ２の両側のトレンチ溝Ｔ１、Ｔ２内に埋め込み半導体層１０６を結晶成長する。メサ構造Ｍ１はウェットエッチングによってトレンチ溝Ｔ２の内角が滑らかにされているので、埋め込み半導体層１０６を隙間無く埋めることができる。これによって埋め込み半導体層１０６の電流ブロッキング特性が良好になるとともに、リーク電流経路の形成が抑制される。その結果、半導体光増幅器２０の信頼性は高くなる。なお、電流ブロッキング特性のよい良好な埋め込み構造を形成するためには、ウェットエッチングのエッチング深さ（すなわちエッチング深さの差ｄ）を０．５μｍ以上とすることが好ましい。
【００４５】
また、上述したように、パッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とで、ドライエッチングおよびウェットエッチングによる合計のエッチング深さが略等しくしている。その結果、形成した埋め込み半導体層１０６の最表面の高さがパッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とで略等しくなるので、最表面の凹凸が少なくなる。したがって、その後フォトリソグラフィ工程を行う場合に、フォトリソグラフィにより形成するマスクと半導体層の最表面との密着性が高くなる。その結果、フォトリソグラフィの精度が高くなる。
【００４６】
つぎに、上部クラッド層１０７、コンタクト層１０８を結晶成長する。つぎに、フォトリソグラフィ工程と蒸着・リフトオフ工程とを行い、ＡｕＺｎからなるｐ側電極１０９を形成する。
【００４７】
最後に、基板１０２の裏面全面を研磨し、研磨した裏面にＡｕＧｅＮｉ／Ａｕ膜を蒸着してｎ側電極１０１を形成した後、オーミックコンタクトをとるために４３０℃で焼結（シンタ）する。その後、素子分離を行い、集積型半導体光増幅素子１００が完成する。
【００４８】
上記の製造方法によれば、ウェットエッチングによって活性コア層１０４のダメージ層を除去しながらも、スポットサイズ変換器１０、３０のパッシブコア層１１４を含むメサ構造Ｍ２はウェットエッチングをせずに、集積型半導体光増幅素子１００を製造することができる。これによって、スポットサイズ変換器１０、３０の形状、特に光入出力端１１、３１での幅を精度良く形成することができる。その結果、スポットサイズ変換器１０、３０の特性、たとえばＰＬＣ等との接続損失等の特性の低下を抑制することができる。
【００４９】
以下、具体的に説明する。ウェットエッチングを行うとメサ構造はサイドエッチされるので、メサ幅を厳密に設計どおりに調整して製造することが困難な場合がある。半導体レーザ、半導体光増幅器、および半導体光変調器などのアクティブ素子の場合は、そのレーザ特性、光増幅特性、または光変調特性のメサ幅依存性は小さいので、メサ構造にウェットエッチングをしてもその特性はほとんど変わらない。
【００５０】
これに対して、ＭＭＩ光合流器、曲がり導波路、スポットサイズ変換器等のパッシブ素子の場合は、その特性が、光導波路のメサ幅の変化に敏感である。たとえば、図１３は、スポットサイズ変換器の光入出力端のメサ幅と、スポットサイズ変換器とＰＬＣとの結合損失との関係の一例を示す図である。なお、スポットサイズ変換器は、長さが５００μｍであり、メサ幅が２．０μｍから図１３の横軸の値まで減少している構造とする。一方、スポットサイズ変換器の光入出力端に接続するＰＬＣは、クラッドに対するコアの比屈折率差が１．２％、コアサイズが１０μｍ×１０μｍのものとする。
【００５１】
図１３において、メサ幅が０．５μｍの場合に接続損失が略最小値となる。しかしながら、スポットサイズ変換器のメサ構造にウェットエッチングを行った場合には、光入出力端のメサ幅を０．５μｍに設定したとしても、ウェットエッチングによってメサ幅が０．２μｍ程度にまでなり得る。その結果、接続損失が６ｄＢだけ増加して７ｄＢになる可能性がある。また、ウェットエッチングの場合はサイドエッチの効果によってメサ構造が台形状になるため、さらに接続損失が増加する場合がある。
【００５２】
これに対して、本実施の形態１のように、スポットサイズ変換器のメサ構造にはウェットエッチングをせずにドライエッチングだけを行う場合は、メサ構造が略矩形状であり、かつメサ幅は設計値である０．５μｍに対して±０．１μｍ程度の製造誤差に抑制される。これによって、図１３に示すように接続損失は多くとも１ｄＢ程度の増加に抑制される。
【００５３】
以上説明したように、本実施の形態１に係る製造方法によれば、スポットサイズ変換器１０、３０の特性の低下が抑制された集積型半導体光増幅素子１００を製造することができる。
【００５４】
つぎに、パッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とで合計のエッチング深さを等しくする方法についてより具体的に説明する。
【００５５】
ＩＣＰもしくはＥＣＲによるＲＩＥを用いたドライエッチングの場合、そのエッチングレートは、エッチングマスクの被覆率に大きく依存する。ここで、被覆率とは、所定の領域の全面積に対する、その領域でマスクが形成されている領域（被覆部）の面積の割合を意味する。被覆率が大きいほど、すなわち開口部の面積が小さいほど、その所定の領域に供給されたエッチングガスは開口部に集中するため、エッチレートが速くなる。したがって、ドライエッチングのエッチング深さをより深くしたいパッシブ領域Ｓ１、Ｓ３において、マスクＭ２１、Ｍ２３の被覆率を高くすればよい。
【００５６】
図１４は、エッチングマスクを形成した半導体層にＩＣＰ−ＲＩＥを用いてドライエッチングを行った場合の、エッチングマスクの被覆率とエッチレートとの関係の一例を示す図である。なお、半導体層はＩｎＰからなり、エッチングマスクはＳｉＮからなる。また、ＩＣＰ−ＲＩＥの条件は、ＩＣＰ電力を２００Ｗ、バイアス電力を５０Ｗ、ガス圧力を０．４５Ｐａ、Ｃｌ２ガス流量を１５ｓｃｃｍ、Ａｒガス流量を１５ｓｃｃｍとした。
【００５７】
図１４に示すように、被覆率とレートとは略比例しており、以下の式（１）が略成り立つ。
エッチレート(μｍ／ｍｉｎ)＝０．００２６×被覆率(％)＋０．４４８１ ・・・ （１）
【００５８】
したがって、被覆率を０％から１００％まで調整することによって、２つの領域の間に最大１．５８倍のエッチレートの差をつけることができる。
【００５９】
たとえば、図１１において、同じドライエッチングによってパッシブ領域Ｓ１のトレンチ溝Ｔ１のエッチング深さを２．４μｍとし、かつアクティブ領域Ｓ２のトレンチ溝Ｔ２のエッチング深さを１．９μｍとし、その後のアクティブ領域Ｓ２にエッチング深さ０．５μｍのウェットエッチングを行うとする。この場合は、（パッシブ領域Ｓ１のエッチレート）／（アクティブ領域Ｓ２のエッチレート）が１．２６３（＝２．４／１．９）となるように、アクティブ領域Ｓ２の被覆率（第１被覆率）とパッシブ領域Ｓ１の被覆率（第２被覆率）とを設定すればよい。たとえば、図１４の条件では、第１被覆率を２０％とし、第２被覆率を７０％にすればよい。これによって、エッチング深さの差ｄ（ウェットエッチングによってエッチングする深さ）を０．５μｍとできる。また、第１被覆率を０％〜２０％とし、第２被覆率を７０％〜１００％とすれば、差ｄを０．５μｍ以上にすることができる。
【００６０】
また、図１０において、アクティブ領域Ｓ２において被覆部Ｍ２２ｃの両側に位置する２つの被覆部Ｍ２２ｂの幅をＷマスク_アクティブとし、パッシブ領域Ｓ１、Ｓ３において被覆部Ｍ２１ｃの両側に位置する２つの被覆部Ｍ２１ｂ、および被覆部Ｍ２３ｃの両側に位置する２つの被覆部Ｍ２３ｂの幅をいずれもＷマスク_パッシブとし、チップ間隔（１つの素子形成領域の幅）をＷchipとし、パッシブ領域Ｓ１、Ｓ３の長さをＬSSCとし、アクティブ領域Ｓ２の長さをＬSOAとし、被覆部Ｍ２１ｃ、Ｍ２３ｃの被覆部Ｍ２２ｃ側の幅をＷSSC1、光入出力端面側の幅をＷSSC2とする。このとき、パッシブ領域Ｓ１、Ｓ３での第２被覆率（％）は、以下の式（２）で表すことができる。
【００６１】
１００×（１／２×(ＷSSC1＋ＷSSC2)×ＬSSC＋２×Ｗマスク_パッシブ×ＬSSC）／（Ｗchip×ＬSSC） ・・・ （２）
【００６２】
また、アクティブ領域Ｓ２での第１被覆率（％）は、以下の式（３）で表すことができる。
【００６３】
１００×（ＷSOA×ＬSOA＋２×Ｗマスク_アクティブ×ＬSOA）／(Ｗchip×ＬSOA) ・・・ （３）
【００６４】
したがって、式（２）、（３）を用いて、所望の被覆率になるように、各式に含まれるパラメータ、特にはＷマスク_アクティブおよびＷマスク_パッシブを設定すれば良い。
【００６５】
なお、図１０に示されるように、ＷSOAはＷSSC1よりもウェットエッチングによるサイドエッチの分（ＷＷＥＴ深さ）だけ幅が広く設定されている。
【００６６】
ここでＷSOAは、光通信波長帯（８５０ｎｍ〜１６３０ｎｍ）のうち使用する波長帯域の光に対して単一モード伝送となる範囲であることが好ましい。たとえは、１．５５μｍ帯の場合は、ＷSSC1は２．０μｍ〜６．０μｍであれば良い。また、ＬSOAは５００μｍ〜３０００μｍが好ましい。ＬSOAが５００μｍ以上であれば半導体光増幅器２０において正味利得を得ることができる。また、３０００μｍ以下であれば、半導体光増幅器２０の出力および雑音指数が導波路損失の影響によって低下することが抑制される。また、(ＷSSC1−ＷSSC2)／ＬSSC＜１．５／５００であれば、スポットサイズ変換器１０、３０における導波路損失を低減することができるので好ましい。
【００６７】
また、上述したように、被覆率を０％から１００％まで調整することによって、２つの領域の間に最大１．５８倍のエッチレートの差をつけることができる。したがって、アクティブ領域Ｓ２におけるドライエッチングの深さとウェットエッチングの深さとに関して、以下の式（４）の関係が成り立つようにすることが好ましい。
｛（ドライエッチングの深さ）＋（ウェットエッチングの深さ）｝／（ドライエッチの深さ）≦１．５８ ・・・ （４）
【００６８】
なお、上記実施の形態１では、ドライエッチングの際のエッチングマスクの被覆率の調整によって、パッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とで合計のエッチング深さを等しくしている。しかしながら、以下に示す実施の形態１の変形例のようにエッチストップ層を設けて、パッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とでウェットエッチング後のエッチング深さを等しくしてもよい。
【００６９】
図１５は、実施の形態１の変形例に係る示す集積型半導体光増幅素子１００Ａの半導体光増幅器２０Ａの模式的な断面図である。図１５は図３に対応するアクティブ領域Ｓ２での断面図である。図１６は、実施の形態１の変形例に係る示す集積型半導体光増幅素子１００Ａのスポットサイズ変換器１０Ａの模式的な断面図である。図１６は図４に対応するパッシブ領域Ｓ１での断面図である。
【００７０】
実施の形態１に係る集積型半導体光増幅素子１００とその変形例に係る集積型半導体光増幅素子１００Ａとでは、エッチストップ層の有無の点で異なるが、その他は略同様の構成である。以下ではエッチストップ層に関して説明する。
【００７１】
図１５、１６に示すように、エッチストップ層１２０は、基板１０２と下部クラッド層１０３との間に設けられている。エッチストップ層１２０は、使用するウェットエッチング液が下部クラッド層１０３を選択的にエッチングでき、エッチストップ層１２０を殆どエッチングしないような材料からなる。したがって、エッチストップ層１２０はたとえばＩｎＧａＡｓＰからなる。
【００７２】
この集積型半導体光増幅素子１００Ａを製造する際には、メサ構造を形成するためのドライエッチングにおいて、エッチストップ層１２０の直上でエッチングを停止する。その後、ウェットエッチングを行うと、エッチストップ層１２０があるためにウェットエッチングは幅方向のみに進行する。その結果、パッシブ領域Ｓ１、Ｓ３とアクティブ領域Ｓ２とでウェットエッチング後のエッチング深さが等しくなる。
【００７３】
なお、エッチストップ層１２０を形成する位置は、基板１０２と下部クラッド層１０３との間に限らず、活性コア層１０４およびパッシブコア層１１４と基板１０２との間であればよい。
【００７４】
つぎに、実施の形態１に係る製造方法で製造することができる他の光集積素子である集積型半導体レーザ素子について説明する。図１７は、実施の形態１に係る製造方法で製造することができる集積型半導体レーザ素子の模式的な平面図である。
【００７５】
図１７に示すように、この集積型半導体レーザ素子２００は、互いに発振波長が異なる複数のＤＦＢ型の半導体レーザ４０−１〜４０−ｎ（ｎは２以上の整数）と、半導体レーザ４０−１〜４０−ｎのそれぞれに接続した複数の曲がり光導波路５０−１〜５０−ｎと、曲がり光導波路５０−１〜５０−ｎに接続したＭＭＩ型光合流器６０と、ＭＭＩ型光合流器６０に接続した半導体光増幅器７０と、半導体光増幅器７０に接続した半導体光変調器８０とが、モノリシックに集積したものである。
【００７６】
半導体レーザ４０−１〜４０−ｎはアクティブ領域Ｓ６に形成されているアクティブ素子である。曲がり光導波路５０−１〜５０−ｎとＭＭＩ型光合流器６０とはパッシブ領域Ｓ７に形成されているパッシブ素子である。半導体光増幅器７０と半導体光変調器８０とはアクティブ領域Ｓ８に形成されているアクティブ素子である。
【００７７】
半導体光増幅器７０と半導体光変調器８０とは図３に示す半導体光増幅器２０と同様の断面構造を有している。半導体レーザ４０−１〜４０−ｎは半導体光増幅器２０と略同様の断面構造を有しているが、上部クラッド層１０５の一部に回折格子層が形成されている点が異なる。曲がり光導波路５０−１〜５０−ｎとＭＭＩ型光合流器６０とは図４に示すスポットサイズ変換器１０と同様の断面構造を有している。ＭＭＩ型光合流器６０は多モード干渉を発生させるようにそのメサ幅が設定されている。
【００７８】
この集積型半導体レーザ素子２００も、実施の形態１に係る製造方法に従い、アクティブ領域Ｓ６、Ｓ８にはドライエッチングとウェットエッチングとを行い、パッシブ領域Ｓ７にはドライエッチングのみを行うことによって、形成されるアクティブ素子の信頼性が高くなり、かつパッシブ素子である曲がり光導波路５０−１〜５０−ｎとＭＭＩ型光合流器６０との特性の低下が抑制される。たとえば、曲がり光導波路５０−１〜５０−ｎの場合は曲げ損失の増大が抑制される。ＭＭＩ型光合流器６０の場合はその結合損失の増大および波長特性の劣化が抑制される。
【００７９】
ここで、曲がり光導波路において発生する曲げ損失と、光導波路の断面構造との関係について説明する。曲がり光導波路は、ウェットエッチ等によるサイドエッチによって導波路の断面構造が台形状になると曲げ損失が増大する。特に、コア層の厚さに対するサイドエッチ深さの比が１６７％より大きくなると、曲げ損失が急激に増大する。
【００８０】
たとえば、実施の形態１に従って製造されるパッシブコア層の断面が矩形である曲がり光導波路と、従来の製造方法に従って製造される、サイドエッチによってパッシブコア層の断面が台形になった曲がり光導波路との曲げ損失を比較する。ここで、パッシブコア層はバンドギャップ波長が１．３μｍのＩｎＧａＡｓＰ材料からなり、パッシブコア層の周囲はＩｎＰからなるクラッド層および埋め込み半導体層で取り囲まれているとする。矩形のパッシブコア層の厚さは０．３μｍ、幅は２．０μｍとする。台形のパッシブコア層の厚さは０．３μｍ、下底の幅は２．０μｍ、上底の幅は１．５μｍとする。
【００８１】
図１８は、実施の形態１と従来の製造方法とによる曲げ光導波路の曲げ半径と曲げ損失との関係を示す図である。なお、曲げ損失の単位である（ｄＢ／ｔｕｒｎ）は、所定の曲げ半径で導波路を３６０°屈曲させた場合を１ターンとした場合の、１ターンあたりの曲げ損失を意味する。
【００８２】
図１８に示すように、実施の形態１に従って製造される曲がり導波路は、従来の製造方法によるものよりも曲げ損失が小さくなる。この理由は、従来の製造方法の場合はパッシブコア層の断面が台形になるため、曲げ損失が増加しているものと考えられる。
【００８３】
なお、実施の形態１では、アクティブ素子の活性コア層については、ウェットエッチングによってメサ構造が台形となる。しかしながら、アクティブ素子の光導波路が直線状であり、かつ活性コア層の厚さに対するサイドエッチ深さの比が１６７％以上、４６７％以下であればその特性の低下は殆ど問題ないものとなる。
【００８４】
また、上記実施の形態に係る光増幅装置は、１．５５μｍ帯用にその化合物半導体や電極等の材料、サイズ等が設定されている。しかしながら、各材料やサイズ等は、光通信波長帯域内の増幅すべき光の波長に応じて適宜設定でき、特に限定はされない。
【００８５】
また、上記実施の形態では、光導波路は埋め込み型のメサ構造であるが、ハイメサ構造としてもよい。ハイメサ構造とは、メサ構造を半導体層、またはコア層の屈折率に近い屈折率を有する材料で埋め込まないような構造を意味する。
【００８６】
また、上記各実施形態の各構成要素を適宜組み合わせて構成したものも本発明に含まれる。たとえば、図１７に示す集積型半導体レーザ素子を製造する場合にエッチストップ層を形成してもよい。その他、上記実施の形態に基づいて当業者等によりなされる他の実施の形態、実施例及び運用技術等は全て本発明に含まれる。
【符号の説明】
【００８７】
１０、１０Ａ、３０ スポットサイズ変換器
１１、３１ 光入出力端
２０、２０Ａ、７０ 半導体光増幅器
４０ 半導体レーザ
５０ 曲がり光導波路
６０ ＭＭＩ型光合流器
８０ 半導体光変調器
１００、１００Ａ 集積型半導体光増幅素子
１０１ ｎ側電極
１０２ 基板
１０３ 下部クラッド層
１０４ 活性コア層
１０４ａ ＭＱＷ層
１０４ｂ、１０４ｃ ＳＣＨ層
１０５、１０７、１１５ 上部クラッド層
１０６ 埋め込み半導体層
１０６ａ 下部電流阻止半導体層
１０６ｂ 上部電流阻止半導体層
１０８ コンタクト層
１０９ ｐ側電極
１１４ パッシブコア層
１２０ エッチストップ層
Ｍ１、Ｍ２、Ｍ３ メサ構造
Ｍ１０、Ｍ２１、Ｍ２２、Ｍ２３、Ｍ３０ マスク
Ｍ２１ａ、Ｍ２２ａ、Ｍ２３ａ 開口部
Ｍ２１ｂ、Ｍ２２ｂ、Ｍ２３ｂ、Ｍ２１ｃ、Ｍ２２ｃ、Ｍ２３ｃ 被覆部
Ｓ１、Ｓ３、Ｓ７ パッシブ領域
Ｓ２、Ｓ６、Ｓ８ アクティブ領域
Ｓ４、Ｓ５ 領域
Ｔ１、Ｔ２ トレンチ溝
【特許請求の範囲】
【請求項１】
アクティブ素子とパッシブ素子とを集積した光集積素子の製造方法であって、
基板上に、活性コア層を含む半導体積層構造で形成された、前記アクティブ素子を形成するためのアクティブ領域と、パッシブコア層を含む半導体積層構造で形成された、前記パッシブ素子を形成するためのパッシブ領域とを形成し、
前記アクティブ領域と前記パッシブ領域とに被覆部と開口部とを有する第１エッチングマスクを形成し、
前記アクティブ領域および前記パッシブ領域において前記開口部からドライエッチングを行い、前記アクティブ領域に前記アクティブ素子のアクティブメサ構造を形成するとともに前記パッシブ領域に前記パッシブ素子のパッシブメサ構造を形成し、
前記パッシブ領域に第２エッチングマスクを形成し、
前記パッシブメサ構造を前記第２エッチングマスクにて保護しながら前記アクティブメサ構造をウェットエッチングする、
ことを含むことを特徴とする光集積素子の製造方法。
【請求項２】
前記パッシブ領域における前記ドライエッチングのエッチング深さと、前記アクティブ領域における前記ドライエッチングのエッチング深さとに差が形成されるように前記ドライエッチングを行い、前記ウェットエッチングのエッチング深さがほぼ前記差になるように前記ウェットエッチングを行うことを特徴とする請求項１に記載の光集積素子の製造方法。
【請求項３】
前記アクティブ領域における前記第１エッチングマスクの第１被覆率よりも前記パッシブ領域における前記第１エッチングマスクの第２被覆率を大きくすることによって前記エッチング深さの差を形成することを特徴とする請求項２に記載の光集積素子の製造方法。
【請求項４】
前記第１被覆率が０％〜２０％であり、前記第２被覆率が７０％〜１００％であることを特徴とする請求項３に記載の光集積素子の製造方法。
【請求項５】
前記基板と前記活性コア層および前記パッシブコア層との間にエッチストップ層を形成することを特徴とする請求項１に記載の光集積素子の製造方法。
【請求項１】
アクティブ素子とパッシブ素子とを集積した光集積素子の製造方法であって、
基板上に、活性コア層を含む半導体積層構造で形成された、前記アクティブ素子を形成するためのアクティブ領域と、パッシブコア層を含む半導体積層構造で形成された、前記パッシブ素子を形成するためのパッシブ領域とを形成し、
前記アクティブ領域と前記パッシブ領域とに被覆部と開口部とを有する第１エッチングマスクを形成し、
前記アクティブ領域および前記パッシブ領域において前記開口部からドライエッチングを行い、前記アクティブ領域に前記アクティブ素子のアクティブメサ構造を形成するとともに前記パッシブ領域に前記パッシブ素子のパッシブメサ構造を形成し、
前記パッシブ領域に第２エッチングマスクを形成し、
前記パッシブメサ構造を前記第２エッチングマスクにて保護しながら前記アクティブメサ構造をウェットエッチングする、
ことを含むことを特徴とする光集積素子の製造方法。
【請求項２】
前記パッシブ領域における前記ドライエッチングのエッチング深さと、前記アクティブ領域における前記ドライエッチングのエッチング深さとに差が形成されるように前記ドライエッチングを行い、前記ウェットエッチングのエッチング深さがほぼ前記差になるように前記ウェットエッチングを行うことを特徴とする請求項１に記載の光集積素子の製造方法。
【請求項３】
前記アクティブ領域における前記第１エッチングマスクの第１被覆率よりも前記パッシブ領域における前記第１エッチングマスクの第２被覆率を大きくすることによって前記エッチング深さの差を形成することを特徴とする請求項２に記載の光集積素子の製造方法。
【請求項４】
前記第１被覆率が０％〜２０％であり、前記第２被覆率が７０％〜１００％であることを特徴とする請求項３に記載の光集積素子の製造方法。
【請求項５】
前記基板と前記活性コア層および前記パッシブコア層との間にエッチストップ層を形成することを特徴とする請求項１に記載の光集積素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【公開番号】特開２０１２−２３５０６９（Ｐ２０１２−２３５０６９Ａ）
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願番号】特願２０１１−１０４５８１（Ｐ２０１１−１０４５８１）
【出願日】平成２３年５月９日（２０１１．５．９）
【出願人】（０００００５２９０）古河電気工業株式会社 (4,457)
【Ｆターム（参考）】
【公開日】平成２４年１１月２９日（２０１２．１１．２９）
【国際特許分類】
【出願日】平成２３年５月９日（２０１１．５．９）
【出願人】（０００００５２９０）古河電気工業株式会社 (4,457)
【Ｆターム（参考）】
[ Back to top ]