半導体装置およびその作製方法
【課題】新規な構造の半導体装置あるいはその作製方法を提供することを課題とする。例えば、高電圧若しくは大電流で駆動されるトランジスタの信頼性向上を図ることを課題とする。
【解決手段】トランジスタの信頼性向上を図るため、電界集中を緩和するバッファ層をドレイン電極層（またはソース電極層）と、酸化物半導体層との間に設け、バッファ層の端部をドレイン電極層（またはソース電極層）の側面から突出させた断面形状とする。バッファ層は、単層又は複数の層からなる積層で構成し、例えば窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、ＳｉＯｘを含むＩｎ−Ｓｎ−Ｏ膜などを用いる。
【解決手段】トランジスタの信頼性向上を図るため、電界集中を緩和するバッファ層をドレイン電極層（またはソース電極層）と、酸化物半導体層との間に設け、バッファ層の端部をドレイン電極層（またはソース電極層）の側面から突出させた断面形状とする。バッファ層は、単層又は複数の層からなる積層で構成し、例えば窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、ＳｉＯｘを含むＩｎ−Ｓｎ−Ｏ膜などを用いる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。
【背景技術】
【０００２】
チャネル形成領域に酸化物半導体膜を用いてトランジスタなどを作製し、表示装置に応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるトランジスタや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。これらの酸化物半導体膜を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【０００３】
半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体層とソース電極及びドレイン電極層との間に金属酸化物でなるバッファ層が設けられた逆スタガ型（ボトムゲート構造）のトランジスタが特許文献３に開示されている。このトランジスタは、ソース電極層及びドレイン電極層と半導体層との間に、バッファ層として金属酸化物層を意図的に設けることによってオーミック性のコンタクトを形成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２０１０−０５６５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで表示装置には各種の方式があり、液晶表示装置ではブルー相液晶が注目されている。また、電子ペーパーと呼ばれる表示装置では、コントラストを電気的に可変可能な媒体（電子インクなどとも呼ばれている）が用いられている。さらに、エレクトロルミネセンス材料を用いた自発光方式の表示装置も実用化が進展している。このような、新しい表示方式に対応するために、表示装置に用いられるトランジスタは、より高耐圧なものが求められている。
【０００６】
また、表示装置に用いられるトランジスタは、ゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ましい。トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置においては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くとも、しきい値電圧値がマイナスであると、回路として制御することが困難である。負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いるトランジスタとしては不向きである。
【０００７】
本発明の一形態は、上記課題に鑑み、新規な構造の半導体装置あるいはその作製方法を提供することを課題とする。
【０００８】
トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる構造の半導体装置を提供することを課題の一つとする。
【０００９】
また、材料や作製条件によっては、作製されたトランジスタがノーマリーオフとならない場合であっても、ノーマリーオフの特性に近づけることが重要であり、しきい値電圧値がマイナスである、所謂ノーマリーオンであっても、トランジスタのしきい値をゼロに近づける構成およびその作製方法を提供することも課題の一つとする。
【００１０】
また、高電圧若しくは大電流で駆動されるトランジスタの信頼性向上を図ることを課題の一つとする。
【課題を解決するための手段】
【００１１】
本発明の一形態は、酸化物半導体層と、酸化物半導体層と接するバッファ層と、バッファ層を介して酸化物半導体層と重なるソース電極層またはドレイン電極層と、酸化物半導体層と接するゲート絶縁層と、ゲート絶縁層を介して酸化物半導体層と重なるゲート電極層と、を有し、ゲート電極層は積層構造であり、ゲート絶縁層と接するゲート電極層の一層は、窒素を含む金属酸化物であり、バッファ層は、窒素を含む金属酸化物であることを特徴とする半導体装置である。
【００１２】
ゲート絶縁層と接するゲート電極層の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いる。これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【００１３】
また、トランジスタの信頼性向上を図るため、バッファ層の端部をドレイン電極層（またはソース電極層）の側面から突出させた断面形状とし、それにより電界集中を緩和する。
【００１４】
酸化物半導体層に用いる材料としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【００１５】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００１６】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物（ＩＴＺＯ（登録商標）とも表記する）、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００１７】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
【００１８】
バッファ層は、単層又は複数の層からなる積層で構成し、例えば窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、ＳｉＯｘを含むＩｎ−Ｓｎ−Ｏ膜などを用いる。バッファ層の抵抗値は、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜であれば、窒素の含有量を調節することで適宜設定することができ、ＳｉＯｘを含むＩｎ−Ｓｎ−Ｏ膜であれば、ＳｉＯｘの含有量を調節することで適宜設定することができる。また、バッファ層は、チャネル形成領域を形成する酸化物半導体層と積層される構造を有するので、バッファ層の厚さを調整することによっても、バッファ層の抵抗値を調整することができる。
【００１９】
また、バッファ層の光透過率は、酸化物半導体層よりも低くする。バッファ層として、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜よりも光透過率が低く遮光性を有するため、バッファ層と重なる酸化物半導体層の領域への光照射を防止することができる。また、バッファ層として、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合は、バッファ層に含まれる窒素濃度を、バッファ層と接する酸化物半導体層よりも高い濃度とする。
【００２０】
また、バッファ層は、酸化物半導体層及びゲート絶縁層を介してゲート電極層と少なくとも一部重なる。
【００２１】
ゲート電極層としては、少なくとも一層にアルミニウム、銅などを用いる積層とすることが好ましい。銅をゲート電極層の一層として用いる場合、ゲート電極層形成後のプロセス温度は４５０℃以下とする。
【００２２】
また、アルミニウムをゲート電極層の一層として用いる場合、ゲート電極層形成後のプロセス温度は２５０℃以上３８０℃以下、好ましくは３００℃以上３５０℃以下とする。また、アルミニウムをゲート電極層の材料として用いる場合、酸化膜と接するアルミニウム表面に酸化物（アルミナなど）が形成される恐れがあるため、バリア層として窒化タンタルや窒化チタンを用いる。
【００２３】
ゲート電極層の一層として、さらに、バリア層とゲート絶縁層の間に窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を積層させたゲート電極層とすることが好ましい。積層であるゲート電極層のうち、一層はバッファ層と同じ材料とすることで、同じ共通のスパッタリングターゲットを使用でき、製造コストを低減することができる。
【００２４】
ゲート絶縁層は、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成することができる。ただし、トランジスタのゲート絶縁層として機能することを考慮して、酸化ハフニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニウムアルミネート、などの比誘電率が高い材料を採用しても良い。なお、水素や水などが混入しにくいという点では、スパッタリング法が好適である。
【００２５】
酸化物半導体層を結晶化させる場合には、酸化物半導体層と接するゲート絶縁層や酸化物半導体層と接するパッシべーション層の材料として酸化物半導体層に含まれる結晶構造と整合する材料が好ましく、Ｇａ−Ｚｎ−Ｏ膜や、六方晶構造をとるα−Ｇａ２Ｏ３膜を用いると、酸化物半導体層の結晶と、ゲート絶縁層あるいはパッシべーション層の結晶とを連続的に整合することができるため好ましい。例えば、第１のＧａ−Ｚｎ−Ｏ膜上に接して酸化物半導体層を有し、該酸化物半導体層上に接して第２のＧａ−Ｚｎ−Ｏ膜を有する積層構造を含むトランジスタとすることが好ましい。
【発明の効果】
【００２６】
トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。また、トランジスタがノーマリーオンであっても、トランジスタのしきい値をゼロに近づけることができる。また、高電圧若しくは大電流で駆動されるトランジスタの信頼性向上を図ることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一態様を示す工程断面図である。
【図２】光透過率を示すグラフである。
【図３】ＴＤＳ測定結果を示すグラフである。
【図４】本発明の一態様を示す画素平面図である。
【図５】本発明の一態様を示す画素断面図である。
【図６】本発明の一態様を示す工程断面図である。
【図７】電子機器の一態様を示す図である。
【図８】ＸＲＤ測定結果を示すグラフである。
【図９】ホール測定結果を示すグラフである。
【発明を実施するための形態】
【００２８】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２９】
（実施の形態１）
本実施の形態では、基板上にトランジスタを作製する一例を図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）を用いて説明する。
【００３０】
まず、基板１０１上に材料の異なる３層の導電膜を形成し、それらの導電膜上に第１のフォトマスクを用いてレジストマスクの形成を行い、選択的にエッチングしてゲート電極層を形成する。その後レジストマスクを除去する。なお、必要であれば、導電膜を形成する前に酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどの下地絶縁膜を設けてもよい。
【００３１】
基板１０１は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。大量生産する上では、基板１０１は第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して大量生産を行う場合、作製工程の加熱処理は、６００℃以下、好ましくは４５０℃以下とすることが望ましい。
【００３２】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を基板１０１として用いることもできる。他にも、結晶化ガラスなどを用いることができる。さらには、シリコンウェハ等の半導体基板の表面や金属材料よりなる導電性の基板の表面に絶縁層を形成したものを用いることもできる。
【００３３】
第１の電極層１０２ａは、低抵抗な導電膜、具体的にはアルミニウム膜や銅膜、またはこれらの膜にチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素を単数、又は複数組み合わせた合金膜を用いる。
【００３４】
第２の電極層１０２ｂは、バリア層として機能する窒化金属膜、例えば窒化チタン、窒化タンタル、窒化タングステン、窒化モリブデン、窒化クロムなどを用いる。
【００３５】
第３の電極層１０２ｃは、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いる。第３の電極層１０２ｃとして、これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。このことは、シリコンを用いたトランジスタと異なると言える。シリコンを用いたｎ型のトランジスタは、ｐ型を付与する元素をゲート電極に用いる、或いはｐ型を付与する不純物元素をシリコンに微量にドープすることでしきい値をプラスにする。一方、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を半導体層に用いたトランジスタは、窒素を含むゲート電極とすることでしきい値電圧をプラスにすることができる。
【００３６】
本実施の形態では、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。成膜条件は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：１［ｍｏｌ数比］の酸化物ターゲット（三井金属製）を用い、基板とターゲットの間の距離（Ｔ−Ｓ距離とも呼ぶ）を４０ｍｍ以上３００ｍｍ以下、圧力０．４〜０．６Ｐａ、アルゴンガス流量０〜１７５ｓｃｃｍ、窒素ガス流量２５〜２００ｓｃｃｍ、電力１ｋＷ〜５ｋＷ、基板温度８０℃以上４５０℃未満とする。また、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、加熱処理を行うと抵抗が小さくなるため、必要であれば加熱処理を行って抵抗を小さくしてもよい。ただし、第１の電極層１０２ａとしてアルミニウムを用いる場合は、３８０℃以下、第１の電極層１０２ａとして銅を用いる場合は、４５０℃以下の加熱処理とする。なお、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、ｃ軸配向を有する多結晶であり、結晶性が高い。また、窒素ガス流量４０ｓｃｃｍとしてスパッタリング法で成膜した単膜を測定した結果、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜の仕事関数は、５．６電子ボルトである。
【００３７】
また、石英基板上に膜厚３００ｎｍの成膜を行い、成膜後のサンプルと、窒素雰囲気下４５０℃、１時間の加熱処理を行った後のサンプルの窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜のホール効果測定（ホール効果装置：ＲｅｓｉＴｅｓｔ８３００シリーズ、（株）東陽テクニカ製を使用）を行った。その結果を図９に示す。図９に示すグラフの縦軸はキャリア濃度を示し、横軸は成膜ガス全体に対する窒素ガスの割合を示している。成膜ガス全体に対する窒素ガスの割合が多くなるにつれて、キャリア濃度が増加していることが図９から読み取れる。また、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜のキャリアタイプはＮ型となった。
【００３８】
また、窒素ガス流量４０ｓｃｃｍとしてスパッタリング法で成膜した単膜を測定した結果、窒素を含むＩｎ−Ｏ膜の仕事関数は、５．４電子ボルトである。また、窒素ガス流量４０ｓｃｃｍとしてスパッタリング法で成膜した単膜を測定した結果、窒素を含むＩｎ−Ｓｎ−Ｏ膜の仕事関数は、５．５電子ボルトである。また、窒素ガス流量４０ｓｃｃｍとしてスパッタリング法で成膜した単膜を測定した結果、窒素を含むＩｎ−Ｇａ−Ｏ膜の仕事関数は、５．４電子ボルトである。また、窒素ガス流量４０ｓｃｃｍとしてスパッタリング法で成膜した単膜を測定した結果、窒素を含むＩｎ−Ｚｎ−Ｏ膜の仕事関数は、５．５電子ボルトである。窒素ガス流量４０ｓｃｃｍとしてスパッタリング法で成膜した単膜を測定した結果、窒素を含むＳｎ−Ｏ膜の仕事関数は、５．１電子ボルトである。
【００３９】
次いで、ゲート電極層を覆うゲート絶縁層１０３を形成する。ゲート絶縁層１０３は、膜厚１０ｎｍ以上３００ｎｍ以下とする。
【００４０】
ゲート絶縁層１０３は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化亜鉛ガリウム（ＧＺＯとも呼ぶ）、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。
【００４１】
次いで、ゲート絶縁層１０３上に酸化物半導体膜を形成する。
【００４２】
酸化物半導体膜は、スパッタ法等を用いて、少なくとも亜鉛を含む金属酸化物ターゲットを用い、酸素のみ、又はアルゴン及び酸素の混合雰囲気下で得られる膜厚を５ｎｍ以上５０μｍ以下とする。金属酸化物ターゲットの代表例としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物などのターゲットを用いることができる。
【００４３】
また、トランジスタの電気特性のしきい値電圧をプラス方向にシフトさせるために、酸化物半導体膜に窒素を微量に含ませてフェルミ準位（ＥＦ）を下げてもよい。ただし、酸化物半導体膜に窒素を微量に含ませる場合、酸化物半導体膜の窒素濃度は、後に形成するバッファ層の窒素濃度よりも低い濃度とする。
【００４４】
また、酸化物半導体膜の形成時に、スパッタリング装置の処理室の圧力を０．４Ｐａ以下とすることで、被成膜面及び被成膜物への、アルカリ金属、水素等の不純物の混入を低減することができる。なお、被成膜物に含まれる水素は、水素原子の他、水素分子、水、水酸基、または水素化物として含まれる場合もある。
【００４５】
また、酸化物半導体膜の形成時に、ターゲットの間の距離（Ｔ−Ｓ間距離）を４０ｍｍ以上３００ｍｍ以下（好ましくは６０ｍｍ以上）とする。
【００４６】
また、スパッタリング法による酸化物半導体膜の形成時において、被成膜面の温度は２５０℃以上好ましくは基板の熱処理上限温度以下とする。２５０℃は、水、水素などの不純物の被成膜物中への混入を防ぎ、チャンバー内の気相へ不純物を放出する温度である。また、スパッタリング法による成膜時における被成膜面の温度の上限は、基板の熱処理上限温度、或いは成膜物の上限温度（その温度を超えると大きく成膜中の成分が変化する温度）とする。
【００４７】
また、酸化物半導体膜の形成時に、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜中への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプ（例えばクライオポンプなど）を用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を低減することができる。
【００４８】
ゲート絶縁層１０３、及び酸化物半導体膜は大気に曝さずに連続的に形成することが好ましい。連続して成膜すると、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができる。
【００４９】
酸化物半導体膜の形成後、必要であれば、水素及び水分をほとんど含まない雰囲気下（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気（例えば、水分については露点−４０℃以下、好ましくは露点−６０℃以下）など）で加熱処理（温度範囲２００℃以上４５０℃以下）を行ってもよい。この加熱処理は、酸化物半導体層中からＨ、ＯＨなどを脱離させる脱水化または脱水素化とも呼ぶことができ、不活性雰囲気下で昇温し、途中で切り替え酸素を含む雰囲気下とする加熱処理を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化処理とも呼べる。
【００５０】
次いで、酸化物半導体膜上に、第２のフォトマスクを用いてレジストマスクの形成を行い、選択的にエッチングして島状の酸化物半導体層１０４を形成する。その後レジストマスクを除去する。
【００５１】
次いで、島状の酸化物半導体層１０４上にバッファ層１０５、第１の導電膜１０６ａ、第２の導電膜１０６ｂ、第３の導電膜１０６ｃを形成する。この段階の断面図が図１（Ａ）である。
【００５２】
バッファ層１０５は、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、または窒素を含むＩｎ−Ｓｎ−Ｏ膜などを用いることができる。
【００５３】
窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜はバッファ層１０５やゲート電極層の一部に用いられ、酸化物半導体層に用いられるＩｎ−Ｇａ−Ｚｎ−Ｏ膜とは膜特性が大きく異なる。本明細書では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲットを用いる成膜時に酸素ガスをチャンバーに導入して得られる膜をＩｎ−Ｇａ−Ｚｎ−Ｏ膜と呼ぶ。
【００５４】
図２（Ａ）及び図２（Ｂ）に実際に成膜して得られたＩｎ−Ｇａ−Ｚｎ−Ｏ膜及び窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜の光透過率を示す。
【００５５】
図２（Ａ）に示すサンプルは全て同じターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：２［ｍｏｌ数比］の酸化物ターゲット（三井金属製））を用い、Ｔ−Ｓ距離を６０ｍｍ、圧力０．４Ｐａ、電力５００Ｗとし、基板温度を２００℃とし、０．５ｍｍ厚の石英ガラス上に膜厚１００ｎｍ成膜した。成膜ガス流量の条件を振った結果が図２（Ａ）である。サンプル１は、アルゴンガス流量３５ｓｃｃｍ、窒素ガス流量５ｓｃｃｍであり、サンプル２はアルゴンガス流量２０ｓｃｃｍ、窒素ガス流量２０ｓｃｃｍであり、サンプル３は窒素ガス流量４０ｓｃｃｍであり、サンプル４は酸素ガス流量４０ｓｃｃｍであり、サンプル５は、酸素ガス流量３０ｓｃｃｍ、窒素ガス流量１０ｓｃｃｍであり、サンプル６は酸素ガス流量２０ｓｃｃｍ、窒素ガス流量２０ｓｃｃｍであり、サンプル７は、酸素ガス流量１０ｓｃｃｍ、窒素ガス流量３０ｓｃｃｍである。
【００５６】
また、図２（Ｂ）は成膜時の基板温度を４００℃とした光透過率の結果である。図２（Ｂ）に示すサンプルは全て同じターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：２［ｍｏｌ数比］の酸化物ターゲット（三井金属製））を用い、Ｔ−Ｓ距離を６０ｍｍ、圧力０．４Ｐａ、電力５００Ｗとし、０．５ｍｍ厚の石英ガラス上に膜厚１００ｎｍ成膜した。サンプル１’ は、アルゴンガス流量３５ｓｃｃｍ、窒素ガス流量５ｓｃｃｍであり、サンプル３’ は窒素ガス流量４０ｓｃｃｍであり、サンプル４’ は酸素ガス流量４０ｓｃｃｍであり、サンプル６’ は酸素ガス流量２０ｓｃｃｍ、窒素ガス流量２０ｓｃｃｍである。
【００５７】
図２（Ａ）及び図２（Ｂ）に示したように、成膜時に酸素ガスをチャンバーに導入して得られるＩｎ−Ｇａ−Ｚｎ−Ｏ膜は光透過率が高くほぼ透明の膜である。一方、成膜時に酸素ガスをチャンバーに導入せずに窒素を導入して得られる窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は褐色の膜であり、遮光性を有している。
【００５８】
また、これらのサンプルをそれぞれ窒素雰囲気下で４５０℃、１時間の熱処理を行ったところ、光透過率にほとんど変化はなかった。また、サンプル１と同じ成膜条件のサンプルを昇温脱離分析装置ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定で測定し、膜中から脱離したＨ２Ｏ分子の昇温脱離スペクトル結果を図３（Ａ）に示す。測定条件は、昇温約３０℃／分とし、１×１０−８（Ｐａ）から測定を開始して、測定中は約１×１０−７（Ｐａ）の真空度である。
【００５９】
また、サンプル８として、酸素ガス流量１５ｓｃｃｍ、窒素ガス流量３０ｓｃｃｍとして基板温度２００℃として得られるＩｎ−Ｇａ−Ｚｎ−Ｏ膜（膜厚：５０ｎｍ）をＴＤＳ測定し、膜中から脱離したＨ２Ｏ分子の昇温脱離スペクトル結果を図３（Ｂ）に示す。
【００６０】
図３（Ａ）及び図３（Ｂ）から同じ基板温度においてほぼ同等のＨ２Ｏ含有量であり、どちらの膜も熱安定性は同程度であると言える。また、ここでは図示しないが、同じサンプル１をＴＤＳ測定してＮ２分子を検出した結果と、サンプル１の窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を窒素雰囲気下、４５０℃、１時間の熱処理を行った後でＴＤＳ測定してＮ２分子を検出した結果はほぼ同じであった。
【００６１】
また、成膜条件を基板温度４００℃、窒素ガス流量４０ｓｃｃｍとして石英基板上に３００ｎｍの成膜を行ったサンプル９と、成膜条件を基板温度４００℃、酸素ガス流量４０ｓｃｃｍとして石英基板上に３００ｎｍの成膜を行ったサンプル１０と、をそれぞれＯＵＴ ＯＦ ＰＬＡＮＥでのＸＲＤ測定を行い、その結果を図８（Ａ）及び図８（Ｂ）に示す。窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜（サンプル９）は成膜直後で結晶性が高く、図８（Ａ）に示すように鋭いピークが確認できる。また、スパッタガスとして酸素ガスのみを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜（サンプル１０）はサンプル９に比べて結晶性が低いことが分かる。このように成膜直後でＩｎ−Ｇａ−Ｚｎ−Ｏ膜と窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、大きく膜質が異なっている。
【００６２】
次いで、第３の導電膜１０６ｃ上に、第３のフォトマスクを用いてレジストマスク１１１の形成を行い、選択的にエッチングしてソース電極層１０８ａ〜ｃまたはドレイン電極層１０９ａ〜ｃを形成する。このエッチングで、断面においてレジストマスク１１１の側面と、ソース電極層１０８ａ〜ｃの側面またはドレイン電極層１０９ａ〜ｃの側面が一致しないエッチング条件とする。
【００６３】
そして、そのままレジストマスク１１１を用いて、バッファ層を選択的にエッチングして、第１のバッファ層１１２ａ、第２のバッファ層１１２ｂが形成される。なお、同じエッチング工程によって凹部を有する酸化物半導体層１０７が形成される。
【００６４】
この段階の断面図が図１（Ｂ）である。ソース電極層１０８ａ〜ｃの側面よりも突出した断面形状を有する第１のバッファ層１１２ａと、ドレイン電極層１０９ａ〜ｃの側面よりも突出した断面形状を有する第２のバッファ層１１２ｂとが形成される。なお、図１（Ｂ）と同じ断面が得られるのであればエッチングの順序等は問わない。
【００６５】
その後レジストマスク１１１を除去する。
【００６６】
次いで絶縁層１１０を形成する。絶縁層１１０は、パッシべーション層として機能する。この段階の断面図が図１（Ｃ）である。
【００６７】
絶縁層１１０は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化亜鉛ガリウム、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。
【００６８】
こうして、フォトマスクを３枚用いて図１（Ｃ）に示すトランジスタを作製することができる。表示装置のスイッチング素子として図１（Ｃ）に示すトランジスタを作製する場合には、さらにゲート電極層またはドレイン電極層に達するコンタクトホールを絶縁層１１０に形成し、絶縁層１１０上に画素電極の形成を行えばよい。この場合、コンタクトホールのための第４のフォトマスクを用い、画素電極の形成のための第５のフォトマスクを用いるため、合計５枚のフォトマスクを用いる。
【００６９】
トランジスタは、ソース電極層１０８ａ〜ｃの側面よりも突出している第１のバッファ層１１２ａと、ドレイン電極層１０９ａ〜ｃの側面から突出している第２のバッファ層１１２ｂとを有し、これらのバッファ層により、電界集中の緩和がなされた構造となっている。
【００７０】
なお、ドレイン電極層（あるいはソース電極層）の側面から突出しているバッファ層の領域のチャネル長方向の長さＬは、エッチング条件などによって適宜調節が可能である。概バッファ層の領域のチャネル長方向の長さＬは、ドレイン電極層１０９ａ〜ｃ（あるいはソース電極層１０８ａ〜ｃ）の下端部から第２のバッファ層１１２ｂ（あるいは第１のバッファ層１１２ａ）の下端部までの水平距離とする。
【００７１】
電界集中緩和領域であるバッファ層のテーパ部分の抵抗率は、その領域の厚さ、チャネル長方向の長さ（Ｌ）にもよるが、実施者が適宜、バッファ層の材料の選択及び膜厚の設定、テーパ部分のサイズ設計などを行うことによって所望の抵抗率に調節すればよい。少なくともバッファ層のテーパ部分の抵抗率は、酸化物半導体層１０７のチャネル形成領域よりも低い値とする。
【００７２】
（実施の形態２）
本実施の形態では、実施の形態１よりも１枚少ない合計フォトマスク数４枚でトランジスタ及び画素電極を作製する一例を図４、図５を用いて説明する。なお、トランジスタの作製において、実施の形態１と一部異なるだけであるため、同一の部分の詳細な説明はここでは省略する。
【００７３】
図４は、画素３１０の平面構成を示す上面図であり、図５は、画素３１０の積層構成を示す断面図である。なお、図４におけるＡ１−Ａ２、Ｂ１−Ｂ２、Ｃ１−Ｃ２、Ｄ１−Ｄ２の鎖線は、図５（Ａ）乃至図５（Ｄ）における断面Ａ１−Ａ２、断面Ｂ１−Ｂ２、断面Ｃ１−Ｃ２、断面Ｄ１−Ｄ２に相当する。
【００７４】
本実施の形態に示すトランジスタ３１１は、ドレイン電極層２０６ｂを、Ｕ字型（Ｃ字型、コの字型）のソース電極層２０６ａで囲む形状としている。このような形状とすることで、トランジスタの面積が小さくても、十分なチャネル幅を確保することが可能となり、トランジスタの導通時に流れる電流（オン電流ともいう）の量を増やすことが可能となる。
【００７５】
配線２０３は、容量電極または容量配線として機能する。本実施の形態では、配線２０３とドレイン電極層２０６ｂを重畳させて容量素子３１３を形成している。
【００７６】
また、本実施の形態で説明する半導体装置は、工程簡略化のため実施の形態１における第２のフォトマスクを使用せず、島状酸化物半導体層を形成するためのフォトリソグラフィ工程やエッチング工程を行わないため、画素領域の全てに酸化物半導体層２０５が残る構成となる。その結果、配線２１２−ｉが３層構造のゲート電極層として機能し、配線２１６−ｊがソース電極層またはドレイン電極層の一方として機能し、配線２１６−ｊ＋１がソース電極層またはドレイン電極層の他方として機能する寄生トランジスタが生じる。
【００７７】
そこで、本実施の形態では、画素３１０に酸化物半導体層２０５が除去された溝部２３０を設け、上述の寄生トランジスタが生じない構成とする。溝部２３０を、配線２１２−ｉの線幅方向の両端部を越えて横切る様に設けることで、寄生トランジスタの生成を防ぐことができる。また、溝部２３０を、配線２０３の線幅方向の両端部を越えて横切る様に設けることで、他の寄生トランジスタの生成を防ぐことができる。なお、配線２１２−ｉ上の溝部２３０もしくは、配線２０３上の溝部２３０は、それぞれ複数設けてもよい。なお、溝部２３０は、配線２１６−ｊまたは配線２１６−ｊ＋１と平行に設けられている必要はなく、また、屈曲部または湾曲部を有していてもよい。
【００７８】
断面Ａ１−Ａ２は、トランジスタ３１１及び容量素子３１３の積層構造を示している。トランジスタ３１１は、ボトムゲート構造のトランジスタである。断面Ｂ１−Ｂ２は、画素電極２１０及び溝部２３０を含む、配線２１６−ｊから配線２１６−ｊ＋１までの積層構造を示している。また、断面Ｃ１−Ｃ２は、配線２１６−ｊと、配線２１２−ｉの交差部における積層構造を示している。また、断面Ｄ１−Ｄ２は、配線２１６−ｊ＋１と、配線２１２−ｉの交差部と、溝部２３０の積層構造を示している。
【００７９】
図５（Ａ）に示す断面Ａ１−Ａ２において、基板２００上に下地絶縁層２０１が形成され、下地絶縁層２０１上にゲート電極層２０２及び配線２０３が形成されている。また、ゲート電極層２０２及び配線２０３上に、ゲート絶縁層２０４と酸化物半導体層２０５が形成されている。また、酸化物半導体層２０５上にバッファ層３１２ａ、３１２ｂ、ソース電極層２０６ａ及びドレイン電極層２０６ｂが形成されている。また、酸化物半導体層２０５の一部に接し、ソース電極層２０６ａ及びドレイン電極層２０６ｂ上に絶縁層２０７が形成されている。絶縁層２０７上には画素電極２１０が形成され、絶縁層２０７に形成されたコンタクトホール２０８を介してドレイン電極層２０６ｂに電気的に接続されている。
【００８０】
図５（Ｂ）に示す断面Ｂ１−Ｂ２において、基板２００上に下地絶縁層２０１が形成され、下地絶縁層２０１上にゲート絶縁層２０４が形成され、ゲート絶縁層２０４上に酸化物半導体層２０５が形成されている。酸化物半導体層２０５上にバッファ層３１２ａ、３１２ｃが形成され、バッファ層３１２ａ上に配線２１６−ｊが形成され、バッファ層３１２ｃ上に配線２１６−ｊ＋１が形成され、酸化物半導体層２０５と、バッファ層３１２ａ、３１２ｃ、配線２１６−ｊ及び配線２１６−ｊ＋１上に絶縁層２０７が形成されている。また、絶縁層２０７上に画素電極２１０が形成されている。
【００８１】
図５（Ｃ）に示す断面Ｃ１−Ｃ２において、基板２００上に下地絶縁層２０１が形成され、下地絶縁層２０１上に配線２１２−ｉが形成されている。また、配線２１２−ｉ上に、ゲート絶縁層２０４と酸化物半導体層２０５が形成されている。また、酸化物半導体層２０５上にバッファ層３１２ａが形成され、バッファ層３１２ａ上に配線２１６−ｊが形成され、配線２１６−ｊ上に絶縁層２０７が形成されている。
【００８２】
図５（Ｄ）に示す断面Ｄ１−Ｄ２において、基板２００上に下地絶縁層２０１が形成され、下地絶縁層２０１上に配線２１２−ｉが形成されている。配線２１２−ｉは３層構造であり、本実施の形態では、銅膜、該銅膜上に窒化タングステン膜、該窒化タングステン膜上に窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜の積層構造とする。また、配線２１２−ｉ上に、ゲート絶縁層２０４と酸化物半導体層２０５が形成されている。また、酸化物半導体層２０５上にバッファ層３１２ｃが形成され、バッファ層３１２ｃ上に配線２１６−ｊ＋１が形成され、配線２１６−ｊ＋１上に絶縁層２０７が形成されている。本実施の形態では、バッファ層３１２ｃとして、ＳｉＯｘを含むＩｎ−Ｓｎ−Ｏ膜を用いる。また、ゲート絶縁層２０４の一部、酸化物半導体層２０５の一部、及び絶縁層２０７の一部が除去された溝部２３０が形成されている。
【００８３】
溝部２３０の形成は、絶縁層２０７に形成されたコンタクトホール２０８の形成と同じフォトマスクを用いて形成する。また、ここでは図示しないが、ゲート電極層に達するコンタクトホールも同じフォトマスクを用いて形成する。
【００８４】
また、酸化物半導体層２０５は十分な透光性を有しており、画素電極２１０と重なっていても特に透過型液晶表示装置において問題とならない。例えば、酸素ガスを導入して成膜して得られるＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、図２（Ａ）及び図２（Ｂ）に示すように高い透光性を有しており、酸化物半導体層２０５の材料として適している。
【００８５】
本実施の形態で説明する半導体装置は、ゲート電極層の形成用の第１のフォトマスク、バッファ層、ソース電極層、及びドレイン電極層の形成用の第２のフォトマスク、コンタクトホール及び溝部の形成用の第３のフォトマスク、画素電極の形成用の第４のフォトマスクの合計４枚のフォトマスクを用いて作製することができる。
【００８６】
図４及び図５に示すトランジスタを含む画素を用いて液晶表示装置を作製する場合、対向基板を基板２００と貼り合わせ、それらの間に液晶層を設ける。液晶表示装置がカラーフィルタ方式であれば、カラーフィルタやブラックマトリクスを画素電極とバックライトの間に設ける。また、液晶表示装置がフィールドシーケンシャル方式であれば、異なる色を呈する複数の光源（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））を用い、特定色を呈する光毎に時間分割することで所望の色を形成する。
【００８７】
また、液晶層として、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。
【００８８】
図４及び図５に示すトランジスタを用いて有機発光表示装置を作製する場合、画素に２つ以上のトランジスタを設け、少なくとも一つのトランジスタと電気的に接続する画素電極を陰極または陽極とする有機発光素子を形成する。なお、隣り合う画素電極の間に絶縁物からなる隔壁を設けるため、さらに隔壁をパターニングするためのフォトマスクを１枚用い、合計５枚のフォトマスク数で有機発光表示装置を作製することができる。
【００８９】
（実施の形態３）
実施の形態１、及び実施の形態２はボトムゲート型のトランジスタの例を示したが、ここではトップゲート型のトランジスタの作製例を示す。なお、図６（Ａ）、（Ｂ）、（Ｃ）において、図１（Ａ）、図１（Ｂ）、図１（Ｃ）と同じ箇所には同じ符号を用いて説明する。
【００９０】
また、本実施の形態では、酸化物半導体層を２回に分けて成膜する作製例である。
【００９１】
まず、基板１０１上に下地絶縁層である酸化物絶縁膜１６０を形成する。
【００９２】
酸化物絶縁膜１６０は、加熱により酸素の一部が放出する酸化物絶縁膜を用いて形成する。加熱により酸素の一部が放出する酸化物絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。加熱により酸素の一部が放出する酸化物絶縁膜は、加熱により結晶性酸化物半導体膜に酸素を拡散させることができる。酸化物絶縁膜１６０は、代表的には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イットリウム等で形成することができる。
【００９３】
酸化物絶縁膜１６０は、Ｇａ−Ｚｎ−Ｏ膜や、六方晶構造をとるα−Ｇａ２Ｏ３膜を用いると、後に形成する酸化物半導体層の結晶と、下地絶縁層である酸化物絶縁膜１６０の結晶とを連続的に整合することができるため好ましい。
【００９４】
酸化物絶縁膜１６０は、５０ｎｍ以上、好ましくは２００ｎｍ以上５００ｎｍ以下とする。酸化物絶縁膜１６０を厚くすることで、酸化物絶縁膜１６０からの酸素放出量を増加させることができると共に、その増加によって酸化物絶縁膜１６０及び後に形成される酸化物半導体膜との界面における欠陥を低減することが可能である。
【００９５】
酸化物絶縁膜１６０は、スパッタリング法、ＣＶＤ法等により形成する。なお、加熱により酸素の一部が放出する酸化物絶縁膜は、スパッタリング法を用いることで形成しやすいため好ましい。
【００９６】
次いで、酸化物絶縁膜１６０上に膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を形成する。
【００９７】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、又はアルゴン及び酸素雰囲気下で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。
【００９８】
次いで、基板を配置するチャンバー雰囲気を窒素（水分については露点−５０℃以下、好ましくは露点−６０℃以下）、または乾燥空気（水分については露点−５０℃以下、好ましくは露点−６０℃以下）とし、第１の加熱処理を行う。第１の加熱処理の温度は、３５０℃以上７５０℃以下とする。また、第１の加熱処理の加熱時間は１分以上２４時間以下とする。第１の加熱処理によって第１の結晶性酸化物半導体層１６４を形成する（図６（Ａ）参照）。
【００９９】
次いで、第１の結晶性酸化物半導体層１６４上に１０ｎｍよりも厚い第２の酸化物半導体膜を形成する。
【０１００】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、又はアルゴン及び酸素雰囲気下で膜厚２５ｎｍの第２の酸化物半導体膜を成膜する。
【０１０１】
次いで、基板を配置するチャンバー雰囲気を窒素（水分については露点−５０℃以下、好ましくは露点−６０℃以下）、または乾燥空気（水分については露点−５０℃以下、好ましくは露点−６０℃以下）とし、第２の加熱処理を行う。第２の加熱処理の温度は、３５０℃以上７５０℃以下とする。また、第２の加熱処理の加熱時間は１分以上２４時間以下とする。第２の加熱処理によって第２の結晶性酸化物半導体層１６５を形成する（図６（Ｂ）参照）。図６（Ｂ）では、第１の結晶性酸化物半導体層１６４と第２の結晶性酸化物半導体層１６５の界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。
【０１０２】
こうして得られた第１の結晶性酸化物半導体層１６４、及び第２の結晶性酸化物半導体層１６５は、単結晶構造ではなく、非晶質構造でもない構造であり、少なくとも一部が結晶化してｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ； ＣＡＡＣ−ＯＳとも呼ぶ）である。
【０１０３】
また、酸化物絶縁膜１６０の形成から第２の加熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。また、酸化物半導体積層の結晶化を助長するため、第１の酸化物半導体膜、或いは第２の酸化物半導体膜の成膜の際、微量の窒素を含む酸素ガスボンベまたは微量の窒素を含むアルゴンガスボンベを用いて成膜チャンバーに導入してもよい。
【０１０４】
次いで、第１の結晶性酸化物半導体層１６４と第２の結晶性酸化物半導体層１６５からなる酸化物半導体積層を加工して島状の酸化物半導体積層を形成する。
【０１０５】
酸化物半導体積層の加工は、第１のフォトマスクを用いて所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。
【０１０６】
なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。
【０１０７】
次いで、酸化物半導体積層上にバッファ層、第１の導電膜、第２の導電膜、及び第３の導電膜を形成する。バッファ層、第１の導電膜、第２の導電膜、及び第３の導電膜は実施の形態１に従って作製する。
【０１０８】
次いで、第３の導電膜上に、第２のフォトマスクを用いてマスクの形成を行い、選択的にエッチングしてソース電極層１０８ａ〜ｃまたはドレイン電極層１０９ａ〜ｃを形成する。このエッチングで、断面においてレジストマスクの側面と、ソース電極層１０８ａ〜ｃの側面またはドレイン電極層１０９ａ〜ｃの側面が一致しないエッチング条件とする。
【０１０９】
そして、そのままレジストマスクを用いて、バッファ層を選択的にエッチングして、第１のバッファ層１１２ａ、第２のバッファ層１１２ｂが形成される。その後レジストマスクを除去する。
【０１１０】
次いで、ソース電極層１０８ａ〜ｃまたはドレイン電極層１０９ａ〜ｃを覆い、且つ、酸化物半導体積層と接するゲート絶縁層１０３を形成する。ゲート絶縁層１０３は、Ｇａ−Ｚｎ−Ｏ膜や、六方晶構造をとるα−Ｇａ２Ｏ３膜を用いると、酸化物半導体積層の結晶と、ゲート絶縁層１０３の結晶とを連続的に整合することができるため好ましい。
【０１１１】
次いで、ゲート絶縁層１０３上に第３の電極層１０２ｃを形成し、その上に、第２の電極層１０２ｂを形成し、さらにその上に第１の電極層１０２ａを形成する。なお、本実施の形態では図１（Ａ）のゲート電極層の積層と対応させるために同じ材料には同じ呼称を用いて説明する。
【０１１２】
ゲート絶縁層１０３上に接する第３の電極層１０２ｃは、実施の形態１と同様に、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）などを用いる。
【０１１３】
以上の工程でトップゲート型のトランジスタが形成される（図６（Ｃ）参照）。トランジスタは、ソース電極層１０８ａ〜ｃの側面よりも突出している第１のバッファ層１１２ａと、ドレイン電極層１０９ａ〜ｃの側面から突出している第２のバッファ層１１２ｂとを有し、これらのバッファ層により、電界集中の緩和がなされた構造となっている。
【０１１４】
なお、ドレイン電極層（あるいはソース電極層）の側面から突出しているバッファ層の領域のチャネル長方向の長さＬは、エッチング条件などによって適宜調節が可能である。概バッファ層の領域のチャネル長方向の長さＬは、ドレイン電極層１０９ａ〜ｃ（あるいはソース電極層１０８ａ〜ｃ）の下端部から第２のバッファ層１１２ｂ（あるいは第１のバッファ層１１２ａ）の下端部までの水平距離とする。
【０１１５】
電界集中緩和領域であるバッファ層のテーパ部分の抵抗率は、その領域の厚さ、チャネル長方向の長さ（Ｌ）にもよるが、実施者が適宜、バッファ層の材料の選択及び膜厚の設定、テーパ部分のサイズ設計などを行うことによって所望の抵抗率に調節すればよい。少なくともバッファ層のテーパ部分の抵抗率は、酸化物半導体層１６６ａ及び酸化物半導体層１６６ｂのチャネル形成領域よりも低い値とする。
【０１１６】
なお、本実施の形態で得られる酸化物半導体積層は、積層全体が単結晶になっているのではなく、酸化物半導体積層の表面に対して垂直方向にｃ軸配向をしている非単結晶層であり、層内に複数の結晶を含んでいるが、それぞれのａ−ｂ面は一致していない。
【０１１７】
また、本実施の形態で得られるバッファ層は、バッファ層の表面に対して垂直方向にｃ軸配向をしている多結晶であり、酸化物半導体積層よりも結晶性が高い。
【０１１８】
なお、本実施の形態ではトップゲート構造の例を示したが特に限定されず、酸化物半導体積層を間に挟んで上下にゲート電極層を設ける構造としてもよい。
【０１１９】
また、本実施の形態は、実施の形態１または実施の形態２と自由に組み合わせることができる。例えば、本実施の形態で２回に分けて成膜を行い、ｃ軸配向を有する酸化物半導体積層を実施の形態１の酸化物半導体層として用いることもできる。また、本実施の形態で２回に分けて成膜を行った酸化物半導体積層を実施の形態２の酸化物半導体層として用い、画素領域の全てに酸化物半導体層が残る構成としてもよい。
【０１２０】
（実施の形態４）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。
【０１２１】
図７（Ａ）は、携帯型の情報端末であり、本体３００１、筐体３００２、表示部３００３ａ、３００３ｂなどによって構成されている。表示部３００３ｂはタッチ入力機能を有するパネルとなっており、表示部３００３ｂに表示されるキーボードボタン３００４を触れることで画面操作や、文字入力を行うことができる。勿論、表示部３００３ａをタッチ入力機能を有するパネルとして構成してもよい。実施の形態１で示した半導体装置をスイッチング素子として液晶パネルや有機発光パネルを作製して表示部３００３ａ、３００３ｂに適用することにより、信頼性の高い携帯型の情報端末とすることができる。
【０１２２】
図７（Ａ）は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
【０１２３】
また、図７（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１２４】
また、図７（Ａ）に示す携帯型の情報端末は、２つの表示部３００３ａ、３００３ｂのうち、一方を取り外すことができ、取り外した場合の図を図７（Ｂ）に示している。表示部３００３ａもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、片手で筐体３００２をもってもう片方の手で操作することができ、便利である。
【０１２５】
さらに、図７（Ｂ）に示す筐体３００２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。
【０１２６】
図７（Ｃ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、ＣＰＵを内蔵したスタンド９６０５により筐体９６０１を支持した構成を示している。実施の形態１で示した半導体装置を表示部９６０３に適用することにより、信頼性の高いテレビジョン装置９６００とすることができる。
【０１２７】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
【０１２８】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１２９】
また、テレビジョン装置９６００は、外部接続端子９６０４や、記憶媒体再生録画部９６０２、外部メモリスロットを備えている。外部接続端子９６０４は、ＵＳＢケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部９６０２では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ９６０６にデータ保存されている画像や映像などを表示部９６０３に映し出すことも可能である。
【０１３０】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【符号の説明】
【０１３１】
１０１ 基板
１０２ａ〜１０２ｃ ゲート電極層
１０３ ゲート絶縁層
１０４ 酸化物半導体層
１０５ バッファ層
１０６ａ〜１０６ｃ 導電膜
１０７ 酸化物半導体層
１０８ａ〜１０８ｃ ソース電極層
１０９ａ〜１０９ｃ ドレイン電極層
１１０ 絶縁層
１１１ レジストマスク
１１１ 後レジストマスク
１１２ａ バッファ層
１１２ｂ バッファ層
１６０ 酸化物絶縁膜
１６４ 結晶性酸化物半導体層
１６５ 結晶性酸化物半導体層
１６６ａ、１６６ｂ 酸化物半導体層
２００ 基板
２０１ 下地絶縁層
２０２ ゲート電極層
２０３ 配線
２０４ ゲート絶縁層
２０５ 酸化物半導体層
２０６ａ ソース電極層
２０６ｂ ドレイン電極層
２０７ 絶縁層
２０８ コンタクトホール
２１０ 画素電極
２１２ 配線
２１６ 配線
２３０ 溝部
３１０ 画素
３１１ トランジスタ
３１２ａ バッファ層
３１２ｂ バッファ層
３１２ｃ バッファ層
３１３ 容量素子
３００１ 本体
３００２ 筐体
３００３ａ 表示部
３００３ｂ 表示部
３００４ キーボードボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０２ 記憶媒体再生録画部
９６０３ 表示部
９６０４ 外部接続端子
９６０５ スタンド
９６０６ 外部メモリ
【技術分野】
【０００１】
本発明の一形態は、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。例えば、酸化物半導体でチャネル形成領域が形成される、トランジスタ若しくはトランジスタを含んで構成される回路を有する半導体装置に関する。
【背景技術】
【０００２】
チャネル形成領域に酸化物半導体膜を用いてトランジスタなどを作製し、表示装置に応用する技術が注目されている。例えば、酸化物半導体膜として酸化亜鉛（ＺｎＯ）を用いるトランジスタや、ＩｎＧａＯ３（ＺｎＯ）ｍを用いるトランジスタが挙げられる。これらの酸化物半導体膜を用いたトランジスタを、透光性を有する基板上に形成し、画像表示装置のスイッチング素子などに用いる技術が特許文献１及び特許文献２で開示されている。
【０００３】
半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体層とソース電極及びドレイン電極層との間に金属酸化物でなるバッファ層が設けられた逆スタガ型（ボトムゲート構造）のトランジスタが特許文献３に開示されている。このトランジスタは、ソース電極層及びドレイン電極層と半導体層との間に、バッファ層として金属酸化物層を意図的に設けることによってオーミック性のコンタクトを形成している。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００７−１２３８６１号公報
【特許文献２】特開２００７−９６０５５号公報
【特許文献３】特開２０１０−０５６５３９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで表示装置には各種の方式があり、液晶表示装置ではブルー相液晶が注目されている。また、電子ペーパーと呼ばれる表示装置では、コントラストを電気的に可変可能な媒体（電子インクなどとも呼ばれている）が用いられている。さらに、エレクトロルミネセンス材料を用いた自発光方式の表示装置も実用化が進展している。このような、新しい表示方式に対応するために、表示装置に用いられるトランジスタは、より高耐圧なものが求められている。
【０００６】
また、表示装置に用いられるトランジスタは、ゲート電圧が０Ｖにできるだけ近い正のしきい値電圧でチャネルが形成されることが望ましい。トランジスタのしきい値電圧値がマイナスであると、ゲート電圧が０Ｖでもソース電極とドレイン電極の間に電流が流れる、所謂ノーマリーオンとなりやすい。アクティブマトリクス型の表示装置においては、回路を構成するトランジスタの電気特性が重要であり、この電気特性が表示装置の性能を左右する。特に、トランジスタの電気特性のうち、しきい値電圧（Ｖｔｈ）が重要である。電界効果移動度が高くとも、しきい値電圧値がマイナスであると、回路として制御することが困難である。負の電圧状態でもチャネルが形成されてドレイン電流が流れるトランジスタは、回路に用いるトランジスタとしては不向きである。
【０００７】
本発明の一形態は、上記課題に鑑み、新規な構造の半導体装置あるいはその作製方法を提供することを課題とする。
【０００８】
トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる構造の半導体装置を提供することを課題の一つとする。
【０００９】
また、材料や作製条件によっては、作製されたトランジスタがノーマリーオフとならない場合であっても、ノーマリーオフの特性に近づけることが重要であり、しきい値電圧値がマイナスである、所謂ノーマリーオンであっても、トランジスタのしきい値をゼロに近づける構成およびその作製方法を提供することも課題の一つとする。
【００１０】
また、高電圧若しくは大電流で駆動されるトランジスタの信頼性向上を図ることを課題の一つとする。
【課題を解決するための手段】
【００１１】
本発明の一形態は、酸化物半導体層と、酸化物半導体層と接するバッファ層と、バッファ層を介して酸化物半導体層と重なるソース電極層またはドレイン電極層と、酸化物半導体層と接するゲート絶縁層と、ゲート絶縁層を介して酸化物半導体層と重なるゲート電極層と、を有し、ゲート電極層は積層構造であり、ゲート絶縁層と接するゲート電極層の一層は、窒素を含む金属酸化物であり、バッファ層は、窒素を含む金属酸化物であることを特徴とする半導体装置である。
【００１２】
ゲート絶縁層と接するゲート電極層の一層として、窒素を含む金属酸化物、具体的には、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いる。これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、ゲート電極層として用いた場合、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。
【００１３】
また、トランジスタの信頼性向上を図るため、バッファ層の端部をドレイン電極層（またはソース電極層）の側面から突出させた断面形状とし、それにより電界集中を緩和する。
【００１４】
酸化物半導体層に用いる材料としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
【００１５】
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
【００１６】
例えば、酸化物半導体として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物（ＩＴＺＯ（登録商標）とも表記する）、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
【００１７】
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
【００１８】
バッファ層は、単層又は複数の層からなる積層で構成し、例えば窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、窒素を含むＩｎ−Ｓｎ−Ｏ膜、ＳｉＯｘを含むＩｎ−Ｓｎ−Ｏ膜などを用いる。バッファ層の抵抗値は、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜であれば、窒素の含有量を調節することで適宜設定することができ、ＳｉＯｘを含むＩｎ−Ｓｎ−Ｏ膜であれば、ＳｉＯｘの含有量を調節することで適宜設定することができる。また、バッファ層は、チャネル形成領域を形成する酸化物半導体層と積層される構造を有するので、バッファ層の厚さを調整することによっても、バッファ層の抵抗値を調整することができる。
【００１９】
また、バッファ層の光透過率は、酸化物半導体層よりも低くする。バッファ層として、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜よりも光透過率が低く遮光性を有するため、バッファ層と重なる酸化物半導体層の領域への光照射を防止することができる。また、バッファ層として、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる場合は、バッファ層に含まれる窒素濃度を、バッファ層と接する酸化物半導体層よりも高い濃度とする。
【００２０】
また、バッファ層は、酸化物半導体層及びゲート絶縁層を介してゲート電極層と少なくとも一部重なる。
【００２１】
ゲート電極層としては、少なくとも一層にアルミニウム、銅などを用いる積層とすることが好ましい。銅をゲート電極層の一層として用いる場合、ゲート電極層形成後のプロセス温度は４５０℃以下とする。
【００２２】
また、アルミニウムをゲート電極層の一層として用いる場合、ゲート電極層形成後のプロセス温度は２５０℃以上３８０℃以下、好ましくは３００℃以上３５０℃以下とする。また、アルミニウムをゲート電極層の材料として用いる場合、酸化膜と接するアルミニウム表面に酸化物（アルミナなど）が形成される恐れがあるため、バリア層として窒化タンタルや窒化チタンを用いる。
【００２３】
ゲート電極層の一層として、さらに、バリア層とゲート絶縁層の間に窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を積層させたゲート電極層とすることが好ましい。積層であるゲート電極層のうち、一層はバッファ層と同じ材料とすることで、同じ共通のスパッタリングターゲットを使用でき、製造コストを低減することができる。
【００２４】
ゲート絶縁層は、プラズマＣＶＤ法又はスパッタリング法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成することができる。ただし、トランジスタのゲート絶縁層として機能することを考慮して、酸化ハフニウム、酸化タンタル、酸化イットリウム、ハフニウムシリケート（ＨｆＳｉｘＯｙ（ｘ＞０、ｙ＞０））、ハフニウムアルミネート（ＨｆＡｌｘＯｙ（ｘ＞０、ｙ＞０））、窒素が添加されたハフニウムシリケート、窒素が添加されたハフニウムアルミネート、などの比誘電率が高い材料を採用しても良い。なお、水素や水などが混入しにくいという点では、スパッタリング法が好適である。
【００２５】
酸化物半導体層を結晶化させる場合には、酸化物半導体層と接するゲート絶縁層や酸化物半導体層と接するパッシべーション層の材料として酸化物半導体層に含まれる結晶構造と整合する材料が好ましく、Ｇａ−Ｚｎ−Ｏ膜や、六方晶構造をとるα−Ｇａ２Ｏ３膜を用いると、酸化物半導体層の結晶と、ゲート絶縁層あるいはパッシべーション層の結晶とを連続的に整合することができるため好ましい。例えば、第１のＧａ−Ｚｎ−Ｏ膜上に接して酸化物半導体層を有し、該酸化物半導体層上に接して第２のＧａ−Ｚｎ−Ｏ膜を有する積層構造を含むトランジスタとすることが好ましい。
【発明の効果】
【００２６】
トランジスタのしきい値電圧値をプラスとすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。また、トランジスタがノーマリーオンであっても、トランジスタのしきい値をゼロに近づけることができる。また、高電圧若しくは大電流で駆動されるトランジスタの信頼性向上を図ることができる。
【図面の簡単な説明】
【００２７】
【図１】本発明の一態様を示す工程断面図である。
【図２】光透過率を示すグラフである。
【図３】ＴＤＳ測定結果を示すグラフである。
【図４】本発明の一態様を示す画素平面図である。
【図５】本発明の一態様を示す画素断面図である。
【図６】本発明の一態様を示す工程断面図である。
【図７】電子機器の一態様を示す図である。
【図８】ＸＲＤ測定結果を示すグラフである。
【図９】ホール測定結果を示すグラフである。
【発明を実施するための形態】
【００２８】
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
【００２９】
（実施の形態１）
本実施の形態では、基板上にトランジスタを作製する一例を図１（Ａ）、図１（Ｂ）、及び図１（Ｃ）を用いて説明する。
【００３０】
まず、基板１０１上に材料の異なる３層の導電膜を形成し、それらの導電膜上に第１のフォトマスクを用いてレジストマスクの形成を行い、選択的にエッチングしてゲート電極層を形成する。その後レジストマスクを除去する。なお、必要であれば、導電膜を形成する前に酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコンなどの下地絶縁膜を設けてもよい。
【００３１】
基板１０１は、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。大量生産する上では、基板１０１は第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して大量生産を行う場合、作製工程の加熱処理は、６００℃以下、好ましくは４５０℃以下とすることが望ましい。
【００３２】
なお、上記のガラス基板に代えて、セラミック基板、石英基板、サファイア基板などの絶縁体でなる基板を基板１０１として用いることもできる。他にも、結晶化ガラスなどを用いることができる。さらには、シリコンウェハ等の半導体基板の表面や金属材料よりなる導電性の基板の表面に絶縁層を形成したものを用いることもできる。
【００３３】
第１の電極層１０２ａは、低抵抗な導電膜、具体的にはアルミニウム膜や銅膜、またはこれらの膜にチタン（Ｔｉ）、タンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、Ｎｄ（ネオジム）、Ｓｃ（スカンジウム）から選ばれた元素を単数、又は複数組み合わせた合金膜を用いる。
【００３４】
第２の電極層１０２ｂは、バリア層として機能する窒化金属膜、例えば窒化チタン、窒化タンタル、窒化タングステン、窒化モリブデン、窒化クロムなどを用いる。
【００３５】
第３の電極層１０２ｃは、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）を用いる。第３の電極層１０２ｃとして、これらの膜は５電子ボルト、好ましくは５．５電子ボルト以上の仕事関数を有し、トランジスタの電気特性のしきい値電圧をプラスにすることができ、所謂ノーマリーオフのスイッチング素子を実現できる。このことは、シリコンを用いたトランジスタと異なると言える。シリコンを用いたｎ型のトランジスタは、ｐ型を付与する元素をゲート電極に用いる、或いはｐ型を付与する不純物元素をシリコンに微量にドープすることでしきい値をプラスにする。一方、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を半導体層に用いたトランジスタは、窒素を含むゲート電極とすることでしきい値電圧をプラスにすることができる。
【００３６】
本実施の形態では、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を用いる。成膜条件は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：１［ｍｏｌ数比］の酸化物ターゲット（三井金属製）を用い、基板とターゲットの間の距離（Ｔ−Ｓ距離とも呼ぶ）を４０ｍｍ以上３００ｍｍ以下、圧力０．４〜０．６Ｐａ、アルゴンガス流量０〜１７５ｓｃｃｍ、窒素ガス流量２５〜２００ｓｃｃｍ、電力１ｋＷ〜５ｋＷ、基板温度８０℃以上４５０℃未満とする。また、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、加熱処理を行うと抵抗が小さくなるため、必要であれば加熱処理を行って抵抗を小さくしてもよい。ただし、第１の電極層１０２ａとしてアルミニウムを用いる場合は、３８０℃以下、第１の電極層１０２ａとして銅を用いる場合は、４５０℃以下の加熱処理とする。なお、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、ｃ軸配向を有する多結晶であり、結晶性が高い。また、窒素ガス流量４０ｓｃｃｍとしてスパッタリング法で成膜した単膜を測定した結果、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜の仕事関数は、５．６電子ボルトである。
【００３７】
また、石英基板上に膜厚３００ｎｍの成膜を行い、成膜後のサンプルと、窒素雰囲気下４５０℃、１時間の加熱処理を行った後のサンプルの窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜のホール効果測定（ホール効果装置：ＲｅｓｉＴｅｓｔ８３００シリーズ、（株）東陽テクニカ製を使用）を行った。その結果を図９に示す。図９に示すグラフの縦軸はキャリア濃度を示し、横軸は成膜ガス全体に対する窒素ガスの割合を示している。成膜ガス全体に対する窒素ガスの割合が多くなるにつれて、キャリア濃度が増加していることが図９から読み取れる。また、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜のキャリアタイプはＮ型となった。
【００３８】
また、窒素ガス流量４０ｓｃｃｍとしてスパッタリング法で成膜した単膜を測定した結果、窒素を含むＩｎ−Ｏ膜の仕事関数は、５．４電子ボルトである。また、窒素ガス流量４０ｓｃｃｍとしてスパッタリング法で成膜した単膜を測定した結果、窒素を含むＩｎ−Ｓｎ−Ｏ膜の仕事関数は、５．５電子ボルトである。また、窒素ガス流量４０ｓｃｃｍとしてスパッタリング法で成膜した単膜を測定した結果、窒素を含むＩｎ−Ｇａ−Ｏ膜の仕事関数は、５．４電子ボルトである。また、窒素ガス流量４０ｓｃｃｍとしてスパッタリング法で成膜した単膜を測定した結果、窒素を含むＩｎ−Ｚｎ−Ｏ膜の仕事関数は、５．５電子ボルトである。窒素ガス流量４０ｓｃｃｍとしてスパッタリング法で成膜した単膜を測定した結果、窒素を含むＳｎ−Ｏ膜の仕事関数は、５．１電子ボルトである。
【００３９】
次いで、ゲート電極層を覆うゲート絶縁層１０３を形成する。ゲート絶縁層１０３は、膜厚１０ｎｍ以上３００ｎｍ以下とする。
【００４０】
ゲート絶縁層１０３は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化亜鉛ガリウム（ＧＺＯとも呼ぶ）、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。
【００４１】
次いで、ゲート絶縁層１０３上に酸化物半導体膜を形成する。
【００４２】
酸化物半導体膜は、スパッタ法等を用いて、少なくとも亜鉛を含む金属酸化物ターゲットを用い、酸素のみ、又はアルゴン及び酸素の混合雰囲気下で得られる膜厚を５ｎｍ以上５０μｍ以下とする。金属酸化物ターゲットの代表例としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物や、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系金属酸化物、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ａｌ−Ｇａ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系金属酸化物や、二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系金属酸化物、Ｓｎ−Ｚｎ−Ｏ系金属酸化物などのターゲットを用いることができる。
【００４３】
また、トランジスタの電気特性のしきい値電圧をプラス方向にシフトさせるために、酸化物半導体膜に窒素を微量に含ませてフェルミ準位（ＥＦ）を下げてもよい。ただし、酸化物半導体膜に窒素を微量に含ませる場合、酸化物半導体膜の窒素濃度は、後に形成するバッファ層の窒素濃度よりも低い濃度とする。
【００４４】
また、酸化物半導体膜の形成時に、スパッタリング装置の処理室の圧力を０．４Ｐａ以下とすることで、被成膜面及び被成膜物への、アルカリ金属、水素等の不純物の混入を低減することができる。なお、被成膜物に含まれる水素は、水素原子の他、水素分子、水、水酸基、または水素化物として含まれる場合もある。
【００４５】
また、酸化物半導体膜の形成時に、ターゲットの間の距離（Ｔ−Ｓ間距離）を４０ｍｍ以上３００ｍｍ以下（好ましくは６０ｍｍ以上）とする。
【００４６】
また、スパッタリング法による酸化物半導体膜の形成時において、被成膜面の温度は２５０℃以上好ましくは基板の熱処理上限温度以下とする。２５０℃は、水、水素などの不純物の被成膜物中への混入を防ぎ、チャンバー内の気相へ不純物を放出する温度である。また、スパッタリング法による成膜時における被成膜面の温度の上限は、基板の熱処理上限温度、或いは成膜物の上限温度（その温度を超えると大きく成膜中の成分が変化する温度）とする。
【００４７】
また、酸化物半導体膜の形成時に、スパッタリング装置の処理室のリークレートを１×１０−１０Ｐａ・ｍ３／秒以下とすることで、スパッタリング法による成膜途中における酸化物半導体膜中への、アルカリ金属、水素化物等の不純物の混入を低減することができる。また、排気系として吸着型の真空ポンプ（例えばクライオポンプなど）を用いることで、排気系からアルカリ金属、水素原子、水素分子、水、水酸基、または水素化物等の不純物の逆流を低減することができる。
【００４８】
ゲート絶縁層１０３、及び酸化物半導体膜は大気に曝さずに連続的に形成することが好ましい。連続して成膜すると、大気成分や大気中に浮遊する汚染不純物元素に汚染されることなく各積層界面を形成することができる。
【００４９】
酸化物半導体膜の形成後、必要であれば、水素及び水分をほとんど含まない雰囲気下（窒素雰囲気、酸素雰囲気、乾燥空気雰囲気（例えば、水分については露点−４０℃以下、好ましくは露点−６０℃以下）など）で加熱処理（温度範囲２００℃以上４５０℃以下）を行ってもよい。この加熱処理は、酸化物半導体層中からＨ、ＯＨなどを脱離させる脱水化または脱水素化とも呼ぶことができ、不活性雰囲気下で昇温し、途中で切り替え酸素を含む雰囲気下とする加熱処理を行う場合や、酸素雰囲気下で加熱処理を行う場合は、加酸化処理とも呼べる。
【００５０】
次いで、酸化物半導体膜上に、第２のフォトマスクを用いてレジストマスクの形成を行い、選択的にエッチングして島状の酸化物半導体層１０４を形成する。その後レジストマスクを除去する。
【００５１】
次いで、島状の酸化物半導体層１０４上にバッファ層１０５、第１の導電膜１０６ａ、第２の導電膜１０６ｂ、第３の導電膜１０６ｃを形成する。この段階の断面図が図１（Ａ）である。
【００５２】
バッファ層１０５は、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜、または窒素を含むＩｎ−Ｓｎ−Ｏ膜などを用いることができる。
【００５３】
窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜はバッファ層１０５やゲート電極層の一部に用いられ、酸化物半導体層に用いられるＩｎ−Ｇａ−Ｚｎ−Ｏ膜とは膜特性が大きく異なる。本明細書では、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲットを用いる成膜時に酸素ガスをチャンバーに導入して得られる膜をＩｎ−Ｇａ−Ｚｎ−Ｏ膜と呼ぶ。
【００５４】
図２（Ａ）及び図２（Ｂ）に実際に成膜して得られたＩｎ−Ｇａ−Ｚｎ−Ｏ膜及び窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜の光透過率を示す。
【００５５】
図２（Ａ）に示すサンプルは全て同じターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：２［ｍｏｌ数比］の酸化物ターゲット（三井金属製））を用い、Ｔ−Ｓ距離を６０ｍｍ、圧力０．４Ｐａ、電力５００Ｗとし、基板温度を２００℃とし、０．５ｍｍ厚の石英ガラス上に膜厚１００ｎｍ成膜した。成膜ガス流量の条件を振った結果が図２（Ａ）である。サンプル１は、アルゴンガス流量３５ｓｃｃｍ、窒素ガス流量５ｓｃｃｍであり、サンプル２はアルゴンガス流量２０ｓｃｃｍ、窒素ガス流量２０ｓｃｃｍであり、サンプル３は窒素ガス流量４０ｓｃｃｍであり、サンプル４は酸素ガス流量４０ｓｃｃｍであり、サンプル５は、酸素ガス流量３０ｓｃｃｍ、窒素ガス流量１０ｓｃｃｍであり、サンプル６は酸素ガス流量２０ｓｃｃｍ、窒素ガス流量２０ｓｃｃｍであり、サンプル７は、酸素ガス流量１０ｓｃｃｍ、窒素ガス流量３０ｓｃｃｍである。
【００５６】
また、図２（Ｂ）は成膜時の基板温度を４００℃とした光透過率の結果である。図２（Ｂ）に示すサンプルは全て同じターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝２：２：２［ｍｏｌ数比］の酸化物ターゲット（三井金属製））を用い、Ｔ−Ｓ距離を６０ｍｍ、圧力０．４Ｐａ、電力５００Ｗとし、０．５ｍｍ厚の石英ガラス上に膜厚１００ｎｍ成膜した。サンプル１’ は、アルゴンガス流量３５ｓｃｃｍ、窒素ガス流量５ｓｃｃｍであり、サンプル３’ は窒素ガス流量４０ｓｃｃｍであり、サンプル４’ は酸素ガス流量４０ｓｃｃｍであり、サンプル６’ は酸素ガス流量２０ｓｃｃｍ、窒素ガス流量２０ｓｃｃｍである。
【００５７】
図２（Ａ）及び図２（Ｂ）に示したように、成膜時に酸素ガスをチャンバーに導入して得られるＩｎ−Ｇａ−Ｚｎ−Ｏ膜は光透過率が高くほぼ透明の膜である。一方、成膜時に酸素ガスをチャンバーに導入せずに窒素を導入して得られる窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は褐色の膜であり、遮光性を有している。
【００５８】
また、これらのサンプルをそれぞれ窒素雰囲気下で４５０℃、１時間の熱処理を行ったところ、光透過率にほとんど変化はなかった。また、サンプル１と同じ成膜条件のサンプルを昇温脱離分析装置ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）測定で測定し、膜中から脱離したＨ２Ｏ分子の昇温脱離スペクトル結果を図３（Ａ）に示す。測定条件は、昇温約３０℃／分とし、１×１０−８（Ｐａ）から測定を開始して、測定中は約１×１０−７（Ｐａ）の真空度である。
【００５９】
また、サンプル８として、酸素ガス流量１５ｓｃｃｍ、窒素ガス流量３０ｓｃｃｍとして基板温度２００℃として得られるＩｎ−Ｇａ−Ｚｎ−Ｏ膜（膜厚：５０ｎｍ）をＴＤＳ測定し、膜中から脱離したＨ２Ｏ分子の昇温脱離スペクトル結果を図３（Ｂ）に示す。
【００６０】
図３（Ａ）及び図３（Ｂ）から同じ基板温度においてほぼ同等のＨ２Ｏ含有量であり、どちらの膜も熱安定性は同程度であると言える。また、ここでは図示しないが、同じサンプル１をＴＤＳ測定してＮ２分子を検出した結果と、サンプル１の窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜を窒素雰囲気下、４５０℃、１時間の熱処理を行った後でＴＤＳ測定してＮ２分子を検出した結果はほぼ同じであった。
【００６１】
また、成膜条件を基板温度４００℃、窒素ガス流量４０ｓｃｃｍとして石英基板上に３００ｎｍの成膜を行ったサンプル９と、成膜条件を基板温度４００℃、酸素ガス流量４０ｓｃｃｍとして石英基板上に３００ｎｍの成膜を行ったサンプル１０と、をそれぞれＯＵＴ ＯＦ ＰＬＡＮＥでのＸＲＤ測定を行い、その結果を図８（Ａ）及び図８（Ｂ）に示す。窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜（サンプル９）は成膜直後で結晶性が高く、図８（Ａ）に示すように鋭いピークが確認できる。また、スパッタガスとして酸素ガスのみを用いて成膜したＩｎ−Ｇａ−Ｚｎ−Ｏ膜（サンプル１０）はサンプル９に比べて結晶性が低いことが分かる。このように成膜直後でＩｎ−Ｇａ−Ｚｎ−Ｏ膜と窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、大きく膜質が異なっている。
【００６２】
次いで、第３の導電膜１０６ｃ上に、第３のフォトマスクを用いてレジストマスク１１１の形成を行い、選択的にエッチングしてソース電極層１０８ａ〜ｃまたはドレイン電極層１０９ａ〜ｃを形成する。このエッチングで、断面においてレジストマスク１１１の側面と、ソース電極層１０８ａ〜ｃの側面またはドレイン電極層１０９ａ〜ｃの側面が一致しないエッチング条件とする。
【００６３】
そして、そのままレジストマスク１１１を用いて、バッファ層を選択的にエッチングして、第１のバッファ層１１２ａ、第２のバッファ層１１２ｂが形成される。なお、同じエッチング工程によって凹部を有する酸化物半導体層１０７が形成される。
【００６４】
この段階の断面図が図１（Ｂ）である。ソース電極層１０８ａ〜ｃの側面よりも突出した断面形状を有する第１のバッファ層１１２ａと、ドレイン電極層１０９ａ〜ｃの側面よりも突出した断面形状を有する第２のバッファ層１１２ｂとが形成される。なお、図１（Ｂ）と同じ断面が得られるのであればエッチングの順序等は問わない。
【００６５】
その後レジストマスク１１１を除去する。
【００６６】
次いで絶縁層１１０を形成する。絶縁層１１０は、パッシべーション層として機能する。この段階の断面図が図１（Ｃ）である。
【００６７】
絶縁層１１０は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ガリウム、酸化亜鉛ガリウム、酸化アルミニウム、窒化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、酸化ハフニウム、又はこれらの混合材料を用いて単層で又は積層して形成することができる。例えば、成膜ガスとして、ＳｉＨ４、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化珪素層を形成すればよい。
【００６８】
こうして、フォトマスクを３枚用いて図１（Ｃ）に示すトランジスタを作製することができる。表示装置のスイッチング素子として図１（Ｃ）に示すトランジスタを作製する場合には、さらにゲート電極層またはドレイン電極層に達するコンタクトホールを絶縁層１１０に形成し、絶縁層１１０上に画素電極の形成を行えばよい。この場合、コンタクトホールのための第４のフォトマスクを用い、画素電極の形成のための第５のフォトマスクを用いるため、合計５枚のフォトマスクを用いる。
【００６９】
トランジスタは、ソース電極層１０８ａ〜ｃの側面よりも突出している第１のバッファ層１１２ａと、ドレイン電極層１０９ａ〜ｃの側面から突出している第２のバッファ層１１２ｂとを有し、これらのバッファ層により、電界集中の緩和がなされた構造となっている。
【００７０】
なお、ドレイン電極層（あるいはソース電極層）の側面から突出しているバッファ層の領域のチャネル長方向の長さＬは、エッチング条件などによって適宜調節が可能である。概バッファ層の領域のチャネル長方向の長さＬは、ドレイン電極層１０９ａ〜ｃ（あるいはソース電極層１０８ａ〜ｃ）の下端部から第２のバッファ層１１２ｂ（あるいは第１のバッファ層１１２ａ）の下端部までの水平距離とする。
【００７１】
電界集中緩和領域であるバッファ層のテーパ部分の抵抗率は、その領域の厚さ、チャネル長方向の長さ（Ｌ）にもよるが、実施者が適宜、バッファ層の材料の選択及び膜厚の設定、テーパ部分のサイズ設計などを行うことによって所望の抵抗率に調節すればよい。少なくともバッファ層のテーパ部分の抵抗率は、酸化物半導体層１０７のチャネル形成領域よりも低い値とする。
【００７２】
（実施の形態２）
本実施の形態では、実施の形態１よりも１枚少ない合計フォトマスク数４枚でトランジスタ及び画素電極を作製する一例を図４、図５を用いて説明する。なお、トランジスタの作製において、実施の形態１と一部異なるだけであるため、同一の部分の詳細な説明はここでは省略する。
【００７３】
図４は、画素３１０の平面構成を示す上面図であり、図５は、画素３１０の積層構成を示す断面図である。なお、図４におけるＡ１−Ａ２、Ｂ１−Ｂ２、Ｃ１−Ｃ２、Ｄ１−Ｄ２の鎖線は、図５（Ａ）乃至図５（Ｄ）における断面Ａ１−Ａ２、断面Ｂ１−Ｂ２、断面Ｃ１−Ｃ２、断面Ｄ１−Ｄ２に相当する。
【００７４】
本実施の形態に示すトランジスタ３１１は、ドレイン電極層２０６ｂを、Ｕ字型（Ｃ字型、コの字型）のソース電極層２０６ａで囲む形状としている。このような形状とすることで、トランジスタの面積が小さくても、十分なチャネル幅を確保することが可能となり、トランジスタの導通時に流れる電流（オン電流ともいう）の量を増やすことが可能となる。
【００７５】
配線２０３は、容量電極または容量配線として機能する。本実施の形態では、配線２０３とドレイン電極層２０６ｂを重畳させて容量素子３１３を形成している。
【００７６】
また、本実施の形態で説明する半導体装置は、工程簡略化のため実施の形態１における第２のフォトマスクを使用せず、島状酸化物半導体層を形成するためのフォトリソグラフィ工程やエッチング工程を行わないため、画素領域の全てに酸化物半導体層２０５が残る構成となる。その結果、配線２１２−ｉが３層構造のゲート電極層として機能し、配線２１６−ｊがソース電極層またはドレイン電極層の一方として機能し、配線２１６−ｊ＋１がソース電極層またはドレイン電極層の他方として機能する寄生トランジスタが生じる。
【００７７】
そこで、本実施の形態では、画素３１０に酸化物半導体層２０５が除去された溝部２３０を設け、上述の寄生トランジスタが生じない構成とする。溝部２３０を、配線２１２−ｉの線幅方向の両端部を越えて横切る様に設けることで、寄生トランジスタの生成を防ぐことができる。また、溝部２３０を、配線２０３の線幅方向の両端部を越えて横切る様に設けることで、他の寄生トランジスタの生成を防ぐことができる。なお、配線２１２−ｉ上の溝部２３０もしくは、配線２０３上の溝部２３０は、それぞれ複数設けてもよい。なお、溝部２３０は、配線２１６−ｊまたは配線２１６−ｊ＋１と平行に設けられている必要はなく、また、屈曲部または湾曲部を有していてもよい。
【００７８】
断面Ａ１−Ａ２は、トランジスタ３１１及び容量素子３１３の積層構造を示している。トランジスタ３１１は、ボトムゲート構造のトランジスタである。断面Ｂ１−Ｂ２は、画素電極２１０及び溝部２３０を含む、配線２１６−ｊから配線２１６−ｊ＋１までの積層構造を示している。また、断面Ｃ１−Ｃ２は、配線２１６−ｊと、配線２１２−ｉの交差部における積層構造を示している。また、断面Ｄ１−Ｄ２は、配線２１６−ｊ＋１と、配線２１２−ｉの交差部と、溝部２３０の積層構造を示している。
【００７９】
図５（Ａ）に示す断面Ａ１−Ａ２において、基板２００上に下地絶縁層２０１が形成され、下地絶縁層２０１上にゲート電極層２０２及び配線２０３が形成されている。また、ゲート電極層２０２及び配線２０３上に、ゲート絶縁層２０４と酸化物半導体層２０５が形成されている。また、酸化物半導体層２０５上にバッファ層３１２ａ、３１２ｂ、ソース電極層２０６ａ及びドレイン電極層２０６ｂが形成されている。また、酸化物半導体層２０５の一部に接し、ソース電極層２０６ａ及びドレイン電極層２０６ｂ上に絶縁層２０７が形成されている。絶縁層２０７上には画素電極２１０が形成され、絶縁層２０７に形成されたコンタクトホール２０８を介してドレイン電極層２０６ｂに電気的に接続されている。
【００８０】
図５（Ｂ）に示す断面Ｂ１−Ｂ２において、基板２００上に下地絶縁層２０１が形成され、下地絶縁層２０１上にゲート絶縁層２０４が形成され、ゲート絶縁層２０４上に酸化物半導体層２０５が形成されている。酸化物半導体層２０５上にバッファ層３１２ａ、３１２ｃが形成され、バッファ層３１２ａ上に配線２１６−ｊが形成され、バッファ層３１２ｃ上に配線２１６−ｊ＋１が形成され、酸化物半導体層２０５と、バッファ層３１２ａ、３１２ｃ、配線２１６−ｊ及び配線２１６−ｊ＋１上に絶縁層２０７が形成されている。また、絶縁層２０７上に画素電極２１０が形成されている。
【００８１】
図５（Ｃ）に示す断面Ｃ１−Ｃ２において、基板２００上に下地絶縁層２０１が形成され、下地絶縁層２０１上に配線２１２−ｉが形成されている。また、配線２１２−ｉ上に、ゲート絶縁層２０４と酸化物半導体層２０５が形成されている。また、酸化物半導体層２０５上にバッファ層３１２ａが形成され、バッファ層３１２ａ上に配線２１６−ｊが形成され、配線２１６−ｊ上に絶縁層２０７が形成されている。
【００８２】
図５（Ｄ）に示す断面Ｄ１−Ｄ２において、基板２００上に下地絶縁層２０１が形成され、下地絶縁層２０１上に配線２１２−ｉが形成されている。配線２１２−ｉは３層構造であり、本実施の形態では、銅膜、該銅膜上に窒化タングステン膜、該窒化タングステン膜上に窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜の積層構造とする。また、配線２１２−ｉ上に、ゲート絶縁層２０４と酸化物半導体層２０５が形成されている。また、酸化物半導体層２０５上にバッファ層３１２ｃが形成され、バッファ層３１２ｃ上に配線２１６−ｊ＋１が形成され、配線２１６−ｊ＋１上に絶縁層２０７が形成されている。本実施の形態では、バッファ層３１２ｃとして、ＳｉＯｘを含むＩｎ−Ｓｎ−Ｏ膜を用いる。また、ゲート絶縁層２０４の一部、酸化物半導体層２０５の一部、及び絶縁層２０７の一部が除去された溝部２３０が形成されている。
【００８３】
溝部２３０の形成は、絶縁層２０７に形成されたコンタクトホール２０８の形成と同じフォトマスクを用いて形成する。また、ここでは図示しないが、ゲート電極層に達するコンタクトホールも同じフォトマスクを用いて形成する。
【００８４】
また、酸化物半導体層２０５は十分な透光性を有しており、画素電極２１０と重なっていても特に透過型液晶表示装置において問題とならない。例えば、酸素ガスを導入して成膜して得られるＩｎ−Ｇａ−Ｚｎ−Ｏ膜は、図２（Ａ）及び図２（Ｂ）に示すように高い透光性を有しており、酸化物半導体層２０５の材料として適している。
【００８５】
本実施の形態で説明する半導体装置は、ゲート電極層の形成用の第１のフォトマスク、バッファ層、ソース電極層、及びドレイン電極層の形成用の第２のフォトマスク、コンタクトホール及び溝部の形成用の第３のフォトマスク、画素電極の形成用の第４のフォトマスクの合計４枚のフォトマスクを用いて作製することができる。
【００８６】
図４及び図５に示すトランジスタを含む画素を用いて液晶表示装置を作製する場合、対向基板を基板２００と貼り合わせ、それらの間に液晶層を設ける。液晶表示装置がカラーフィルタ方式であれば、カラーフィルタやブラックマトリクスを画素電極とバックライトの間に設ける。また、液晶表示装置がフィールドシーケンシャル方式であれば、異なる色を呈する複数の光源（例えば、Ｒ（赤）、Ｇ（緑）、Ｂ（青））を用い、特定色を呈する光毎に時間分割することで所望の色を形成する。
【００８７】
また、液晶層として、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、カイラル剤や紫外線硬化樹脂を添加して温度範囲を改善する。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が１０μｓｅｃ．以上１００μｓｅｃ．以下と短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さいため好ましい。
【００８８】
図４及び図５に示すトランジスタを用いて有機発光表示装置を作製する場合、画素に２つ以上のトランジスタを設け、少なくとも一つのトランジスタと電気的に接続する画素電極を陰極または陽極とする有機発光素子を形成する。なお、隣り合う画素電極の間に絶縁物からなる隔壁を設けるため、さらに隔壁をパターニングするためのフォトマスクを１枚用い、合計５枚のフォトマスク数で有機発光表示装置を作製することができる。
【００８９】
（実施の形態３）
実施の形態１、及び実施の形態２はボトムゲート型のトランジスタの例を示したが、ここではトップゲート型のトランジスタの作製例を示す。なお、図６（Ａ）、（Ｂ）、（Ｃ）において、図１（Ａ）、図１（Ｂ）、図１（Ｃ）と同じ箇所には同じ符号を用いて説明する。
【００９０】
また、本実施の形態では、酸化物半導体層を２回に分けて成膜する作製例である。
【００９１】
まず、基板１０１上に下地絶縁層である酸化物絶縁膜１６０を形成する。
【００９２】
酸化物絶縁膜１６０は、加熱により酸素の一部が放出する酸化物絶縁膜を用いて形成する。加熱により酸素の一部が放出する酸化物絶縁膜としては、化学量論比を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。加熱により酸素の一部が放出する酸化物絶縁膜は、加熱により結晶性酸化物半導体膜に酸素を拡散させることができる。酸化物絶縁膜１６０は、代表的には、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化ハフニウム、酸化イットリウム等で形成することができる。
【００９３】
酸化物絶縁膜１６０は、Ｇａ−Ｚｎ−Ｏ膜や、六方晶構造をとるα−Ｇａ２Ｏ３膜を用いると、後に形成する酸化物半導体層の結晶と、下地絶縁層である酸化物絶縁膜１６０の結晶とを連続的に整合することができるため好ましい。
【００９４】
酸化物絶縁膜１６０は、５０ｎｍ以上、好ましくは２００ｎｍ以上５００ｎｍ以下とする。酸化物絶縁膜１６０を厚くすることで、酸化物絶縁膜１６０からの酸素放出量を増加させることができると共に、その増加によって酸化物絶縁膜１６０及び後に形成される酸化物半導体膜との界面における欠陥を低減することが可能である。
【００９５】
酸化物絶縁膜１６０は、スパッタリング法、ＣＶＤ法等により形成する。なお、加熱により酸素の一部が放出する酸化物絶縁膜は、スパッタリング法を用いることで形成しやすいため好ましい。
【００９６】
次いで、酸化物絶縁膜１６０上に膜厚１ｎｍ以上１０ｎｍ以下の第１の酸化物半導体膜を形成する。
【００９７】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度２５０℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、又はアルゴン及び酸素雰囲気下で膜厚５ｎｍの第１の酸化物半導体膜を成膜する。
【００９８】
次いで、基板を配置するチャンバー雰囲気を窒素（水分については露点−５０℃以下、好ましくは露点−６０℃以下）、または乾燥空気（水分については露点−５０℃以下、好ましくは露点−６０℃以下）とし、第１の加熱処理を行う。第１の加熱処理の温度は、３５０℃以上７５０℃以下とする。また、第１の加熱処理の加熱時間は１分以上２４時間以下とする。第１の加熱処理によって第１の結晶性酸化物半導体層１６４を形成する（図６（Ａ）参照）。
【００９９】
次いで、第１の結晶性酸化物半導体層１６４上に１０ｎｍよりも厚い第２の酸化物半導体膜を形成する。
【０１００】
本実施の形態では、酸化物半導体用ターゲット（Ｉｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体用ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１７０ｍｍ、基板温度４００℃、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、酸素のみ、又はアルゴン及び酸素雰囲気下で膜厚２５ｎｍの第２の酸化物半導体膜を成膜する。
【０１０１】
次いで、基板を配置するチャンバー雰囲気を窒素（水分については露点−５０℃以下、好ましくは露点−６０℃以下）、または乾燥空気（水分については露点−５０℃以下、好ましくは露点−６０℃以下）とし、第２の加熱処理を行う。第２の加熱処理の温度は、３５０℃以上７５０℃以下とする。また、第２の加熱処理の加熱時間は１分以上２４時間以下とする。第２の加熱処理によって第２の結晶性酸化物半導体層１６５を形成する（図６（Ｂ）参照）。図６（Ｂ）では、第１の結晶性酸化物半導体層１６４と第２の結晶性酸化物半導体層１６５の界面を点線で示し、酸化物半導体積層と説明しているが、明確な界面が存在しているのではなく、あくまで分かりやすく説明するために図示している。
【０１０２】
こうして得られた第１の結晶性酸化物半導体層１６４、及び第２の結晶性酸化物半導体層１６５は、単結晶構造ではなく、非晶質構造でもない構造であり、少なくとも一部が結晶化してｃ軸配向を有した結晶性酸化物半導体（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ； ＣＡＡＣ−ＯＳとも呼ぶ）である。
【０１０３】
また、酸化物絶縁膜１６０の形成から第２の加熱処理までの工程を大気に触れることなく連続的に行うことが好ましい。また、酸化物半導体積層の結晶化を助長するため、第１の酸化物半導体膜、或いは第２の酸化物半導体膜の成膜の際、微量の窒素を含む酸素ガスボンベまたは微量の窒素を含むアルゴンガスボンベを用いて成膜チャンバーに導入してもよい。
【０１０４】
次いで、第１の結晶性酸化物半導体層１６４と第２の結晶性酸化物半導体層１６５からなる酸化物半導体積層を加工して島状の酸化物半導体積層を形成する。
【０１０５】
酸化物半導体積層の加工は、第１のフォトマスクを用いて所望の形状のマスクを酸化物半導体積層上に形成した後、当該酸化物半導体積層をエッチングすることによって行うことができる。上述のマスクは、フォトリソグラフィなどの方法を用いて形成することができる。または、インクジェット法などの方法を用いてマスクを形成しても良い。
【０１０６】
なお、酸化物半導体積層のエッチングは、ドライエッチングでもウェットエッチングでもよい。もちろん、これらを組み合わせて用いてもよい。
【０１０７】
次いで、酸化物半導体積層上にバッファ層、第１の導電膜、第２の導電膜、及び第３の導電膜を形成する。バッファ層、第１の導電膜、第２の導電膜、及び第３の導電膜は実施の形態１に従って作製する。
【０１０８】
次いで、第３の導電膜上に、第２のフォトマスクを用いてマスクの形成を行い、選択的にエッチングしてソース電極層１０８ａ〜ｃまたはドレイン電極層１０９ａ〜ｃを形成する。このエッチングで、断面においてレジストマスクの側面と、ソース電極層１０８ａ〜ｃの側面またはドレイン電極層１０９ａ〜ｃの側面が一致しないエッチング条件とする。
【０１０９】
そして、そのままレジストマスクを用いて、バッファ層を選択的にエッチングして、第１のバッファ層１１２ａ、第２のバッファ層１１２ｂが形成される。その後レジストマスクを除去する。
【０１１０】
次いで、ソース電極層１０８ａ〜ｃまたはドレイン電極層１０９ａ〜ｃを覆い、且つ、酸化物半導体積層と接するゲート絶縁層１０３を形成する。ゲート絶縁層１０３は、Ｇａ−Ｚｎ−Ｏ膜や、六方晶構造をとるα−Ｇａ２Ｏ３膜を用いると、酸化物半導体積層の結晶と、ゲート絶縁層１０３の結晶とを連続的に整合することができるため好ましい。
【０１１１】
次いで、ゲート絶縁層１０３上に第３の電極層１０２ｃを形成し、その上に、第２の電極層１０２ｂを形成し、さらにその上に第１の電極層１０２ａを形成する。なお、本実施の形態では図１（Ａ）のゲート電極層の積層と対応させるために同じ材料には同じ呼称を用いて説明する。
【０１１２】
ゲート絶縁層１０３上に接する第３の電極層１０２ｃは、実施の形態１と同様に、窒素を含むＩｎ−Ｇａ−Ｚｎ−Ｏ膜や、窒素を含むＩｎ−Ｓｎ−Ｏ膜や、窒素を含むＩｎ−Ｇａ−Ｏ膜や、窒素を含むＩｎ−Ｚｎ−Ｏ膜や、窒素を含むＳｎ−Ｏ膜や、窒素を含むＩｎ−Ｏ膜や、金属窒化膜（ＩｎＮ、ＳｎＮなど）などを用いる。
【０１１３】
以上の工程でトップゲート型のトランジスタが形成される（図６（Ｃ）参照）。トランジスタは、ソース電極層１０８ａ〜ｃの側面よりも突出している第１のバッファ層１１２ａと、ドレイン電極層１０９ａ〜ｃの側面から突出している第２のバッファ層１１２ｂとを有し、これらのバッファ層により、電界集中の緩和がなされた構造となっている。
【０１１４】
なお、ドレイン電極層（あるいはソース電極層）の側面から突出しているバッファ層の領域のチャネル長方向の長さＬは、エッチング条件などによって適宜調節が可能である。概バッファ層の領域のチャネル長方向の長さＬは、ドレイン電極層１０９ａ〜ｃ（あるいはソース電極層１０８ａ〜ｃ）の下端部から第２のバッファ層１１２ｂ（あるいは第１のバッファ層１１２ａ）の下端部までの水平距離とする。
【０１１５】
電界集中緩和領域であるバッファ層のテーパ部分の抵抗率は、その領域の厚さ、チャネル長方向の長さ（Ｌ）にもよるが、実施者が適宜、バッファ層の材料の選択及び膜厚の設定、テーパ部分のサイズ設計などを行うことによって所望の抵抗率に調節すればよい。少なくともバッファ層のテーパ部分の抵抗率は、酸化物半導体層１６６ａ及び酸化物半導体層１６６ｂのチャネル形成領域よりも低い値とする。
【０１１６】
なお、本実施の形態で得られる酸化物半導体積層は、積層全体が単結晶になっているのではなく、酸化物半導体積層の表面に対して垂直方向にｃ軸配向をしている非単結晶層であり、層内に複数の結晶を含んでいるが、それぞれのａ−ｂ面は一致していない。
【０１１７】
また、本実施の形態で得られるバッファ層は、バッファ層の表面に対して垂直方向にｃ軸配向をしている多結晶であり、酸化物半導体積層よりも結晶性が高い。
【０１１８】
なお、本実施の形態ではトップゲート構造の例を示したが特に限定されず、酸化物半導体積層を間に挟んで上下にゲート電極層を設ける構造としてもよい。
【０１１９】
また、本実施の形態は、実施の形態１または実施の形態２と自由に組み合わせることができる。例えば、本実施の形態で２回に分けて成膜を行い、ｃ軸配向を有する酸化物半導体積層を実施の形態１の酸化物半導体層として用いることもできる。また、本実施の形態で２回に分けて成膜を行った酸化物半導体積層を実施の形態２の酸化物半導体層として用い、画素領域の全てに酸化物半導体層が残る構成としてもよい。
【０１２０】
（実施の形態４）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した表示装置を具備する電子機器の例について説明する。
【０１２１】
図７（Ａ）は、携帯型の情報端末であり、本体３００１、筐体３００２、表示部３００３ａ、３００３ｂなどによって構成されている。表示部３００３ｂはタッチ入力機能を有するパネルとなっており、表示部３００３ｂに表示されるキーボードボタン３００４を触れることで画面操作や、文字入力を行うことができる。勿論、表示部３００３ａをタッチ入力機能を有するパネルとして構成してもよい。実施の形態１で示した半導体装置をスイッチング素子として液晶パネルや有機発光パネルを作製して表示部３００３ａ、３００３ｂに適用することにより、信頼性の高い携帯型の情報端末とすることができる。
【０１２２】
図７（Ａ）は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。
【０１２３】
また、図７（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
【０１２４】
また、図７（Ａ）に示す携帯型の情報端末は、２つの表示部３００３ａ、３００３ｂのうち、一方を取り外すことができ、取り外した場合の図を図７（Ｂ）に示している。表示部３００３ａもタッチ入力機能を有するパネルとし、持ち運びの際、さらなる軽量化を図ることができ、片手で筐体３００２をもってもう片方の手で操作することができ、便利である。
【０１２５】
さらに、図７（Ｂ）に示す筐体３００２にアンテナやマイク機能や無線機能を持たせ、携帯電話として用いてもよい。
【０１２６】
図７（Ｃ）は、テレビジョン装置の一例を示している。テレビジョン装置９６００は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、ＣＰＵを内蔵したスタンド９６０５により筐体９６０１を支持した構成を示している。実施の形態１で示した半導体装置を表示部９６０３に適用することにより、信頼性の高いテレビジョン装置９６００とすることができる。
【０１２７】
テレビジョン装置９６００の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
【０１２８】
なお、テレビジョン装置９６００は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
【０１２９】
また、テレビジョン装置９６００は、外部接続端子９６０４や、記憶媒体再生録画部９６０２、外部メモリスロットを備えている。外部接続端子９６０４は、ＵＳＢケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部９６０２では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ９６０６にデータ保存されている画像や映像などを表示部９６０３に映し出すことも可能である。
【０１３０】
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
【符号の説明】
【０１３１】
１０１ 基板
１０２ａ〜１０２ｃ ゲート電極層
１０３ ゲート絶縁層
１０４ 酸化物半導体層
１０５ バッファ層
１０６ａ〜１０６ｃ 導電膜
１０７ 酸化物半導体層
１０８ａ〜１０８ｃ ソース電極層
１０９ａ〜１０９ｃ ドレイン電極層
１１０ 絶縁層
１１１ レジストマスク
１１１ 後レジストマスク
１１２ａ バッファ層
１１２ｂ バッファ層
１６０ 酸化物絶縁膜
１６４ 結晶性酸化物半導体層
１６５ 結晶性酸化物半導体層
１６６ａ、１６６ｂ 酸化物半導体層
２００ 基板
２０１ 下地絶縁層
２０２ ゲート電極層
２０３ 配線
２０４ ゲート絶縁層
２０５ 酸化物半導体層
２０６ａ ソース電極層
２０６ｂ ドレイン電極層
２０７ 絶縁層
２０８ コンタクトホール
２１０ 画素電極
２１２ 配線
２１６ 配線
２３０ 溝部
３１０ 画素
３１１ トランジスタ
３１２ａ バッファ層
３１２ｂ バッファ層
３１２ｃ バッファ層
３１３ 容量素子
３００１ 本体
３００２ 筐体
３００３ａ 表示部
３００３ｂ 表示部
３００４ キーボードボタン
９６００ テレビジョン装置
９６０１ 筐体
９６０２ 記憶媒体再生録画部
９６０３ 表示部
９６０４ 外部接続端子
９６０５ スタンド
９６０６ 外部メモリ
【特許請求の範囲】
【請求項１】
酸化物半導体層と、
前記酸化物半導体層と接するバッファ層と、
前記バッファ層を介して前記酸化物半導体層と重なるソース電極層またはドレイン電極層と、
前記酸化物半導体層と接するゲート絶縁層と、
前記ゲート絶縁層を介して前記酸化物半導体層と重なるゲート電極層と、を有し、
前記ゲート電極層は積層構造であり、
前記ゲート絶縁層と上面が接する前記ゲート電極層の一層は、窒素を含む金属酸化物であり、
前記バッファ層は、窒素を含む金属酸化物であることを特徴とする半導体装置。
【請求項２】
請求項１において、前記バッファ層は、前記ソース電極層の側面または前記ドレイン電極層の側面から突出した断面形状を有することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、前記バッファ層の光透過率は、酸化物半導体層よりも低いことを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、積層である前記ゲート電極層のうち、一層は前記バッファ層と同じ材料であることを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、前記バッファ層は、少なくともインジウム、酸素、及び、窒素を含む材料であることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一において、前記ゲート電極層の一層は、アルミニウムまたは銅を含む材料であることを特徴とする半導体装置。
【請求項１】
酸化物半導体層と、
前記酸化物半導体層と接するバッファ層と、
前記バッファ層を介して前記酸化物半導体層と重なるソース電極層またはドレイン電極層と、
前記酸化物半導体層と接するゲート絶縁層と、
前記ゲート絶縁層を介して前記酸化物半導体層と重なるゲート電極層と、を有し、
前記ゲート電極層は積層構造であり、
前記ゲート絶縁層と上面が接する前記ゲート電極層の一層は、窒素を含む金属酸化物であり、
前記バッファ層は、窒素を含む金属酸化物であることを特徴とする半導体装置。
【請求項２】
請求項１において、前記バッファ層は、前記ソース電極層の側面または前記ドレイン電極層の側面から突出した断面形状を有することを特徴とする半導体装置。
【請求項３】
請求項１または請求項２において、前記バッファ層の光透過率は、酸化物半導体層よりも低いことを特徴とする半導体装置。
【請求項４】
請求項１乃至３のいずれか一において、積層である前記ゲート電極層のうち、一層は前記バッファ層と同じ材料であることを特徴とする半導体装置。
【請求項５】
請求項１乃至４のいずれか一において、前記バッファ層は、少なくともインジウム、酸素、及び、窒素を含む材料であることを特徴とする半導体装置。
【請求項６】
請求項１乃至５のいずれか一において、前記ゲート電極層の一層は、アルミニウムまたは銅を含む材料であることを特徴とする半導体装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【公開番号】特開２０１２−１１４４２６（Ｐ２０１２−１１４４２６Ａ）
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願番号】特願２０１１−２４１７６１（Ｐ２０１１−２４１７６１）
【出願日】平成２３年１１月３日（２０１１．１１．３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
【公開日】平成２４年６月１４日（２０１２．６．１４）
【国際特許分類】
【出願日】平成２３年１１月３日（２０１１．１１．３）
【出願人】（０００１５３８７８）株式会社半導体エネルギー研究所 (5,264)
【Ｆターム（参考）】
[ Back to top ]