半導体装置の製造方法
【課題】寸法の異なる開口パターンを同時に精度よく被加工材料に形成することのできる半導体装置の製造方法を提供する。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、半導体基板上に形成された第１の膜３、および第１の膜３上の第１の膜３と異なる材料からなる第２の膜４に、小開口パターン１０および大開口パターン１１を形成する工程と、第２の膜４上に、第２の膜４の小開口パターン１０および大開口パターン１１のうち、小開口パターン１０のみを実質的に塞ぐ閉塞膜７を形成する工程と、閉塞膜７を形成した後、第１の膜３の大開口パターン１１の内側側面に選択的に等方性エッチングを施し、第１の膜３の小開口パターン１０および大開口パターン１１のうち、大開口パターン１１の寸法のみを拡げる工程と、を含む。
【解決手段】本発明の一態様に係る半導体装置の製造方法は、半導体基板上に形成された第１の膜３、および第１の膜３上の第１の膜３と異なる材料からなる第２の膜４に、小開口パターン１０および大開口パターン１１を形成する工程と、第２の膜４上に、第２の膜４の小開口パターン１０および大開口パターン１１のうち、小開口パターン１０のみを実質的に塞ぐ閉塞膜７を形成する工程と、閉塞膜７を形成した後、第１の膜３の大開口パターン１１の内側側面に選択的に等方性エッチングを施し、第１の膜３の小開口パターン１０および大開口パターン１１のうち、大開口パターン１１の寸法のみを拡げる工程と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
被加工材料にパターンを形成するための方法として、フォトリソグラフィ法により形成した所定のパターンを有するレジスト膜をマスクとして、被加工部材にエッチングを施す方法がある。ここで、被加工材料に形成するパターンが微細になると、寸法変換差（フォトマスクのパターンと、実際に被加工膜に形成されるパターンの寸法差）が発生するため、正確な大きさのパターンを被加工膜に形成するためには、寸法変換差を補正することが求められる。
【０００３】
寸法変換差は、一般に、開口パターンの寸法によって異なる。開口パターンの大きさが大きいほど、エッチングの際の反応生成物がパターンの側面に付着しやすく、実際に被加工膜に形成されるパターンの寸法がより小さくなる、すなわち寸法変換差が大きくなるためである。
【０００４】
このような観点から、エッチング条件を制御することにより、密なパターンと疎なパターンの側面への反応生成物の付着量を調整して、疎なパターンの寸法変換差を補正しつつ、密なパターンの側面にサイドエッチが入ることを防ぐ方法も知られている（例えば、特許文献１参照）。
【０００５】
しかしながら、寸法の異なる密と疎の開口パターンを同時に形成しようとする以上、いずれの開口パターンに対しても寸法変換差を精度よく補正可能である適正なエッチング条件を導出するためには非常な困難を伴うという問題点がある。
【特許文献１】特開２００８−７８５８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、寸法の異なる開口パターンを同時に精度よく被加工材料に形成することのできる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様は、半導体基板上に形成された第１の膜、および前記第１の膜上の前記第１の膜と異なる材料からなる第２の膜に、第１の開口パターンおよび前記第１の開口パターンよりも寸法の大きい第２の開口パターンを形成する工程と、前記第２の膜上に、前記第２の膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第１の開口パターンのみを実質的に塞ぐ閉塞膜を形成する工程と、前記閉塞膜を形成した後、前記第１の膜の前記第２の開口パターンの内側側面に選択的に等方性エッチングを施し、前記第１の膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第２の開口パターンの寸法のみを拡げる工程と、を含む半導体装置の製造方法を提供する。
【０００８】
本発明の他の態様は、半導体基板上に形成された被加工膜に、第１の開口パターンおよび前記第１の開口パターンよりも寸法の大きい第２の開口パターンを形成する工程と、前記被加工膜上に、前記第１の膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第１の開口パターンのみを実質的に塞ぐ閉塞膜を形成する工程と、前記被加工膜の前記第２の開口パターンの内側側面の前記閉塞膜に覆われていない部分に等方性エッチングを施し、前記被加工膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第２の開口パターンの寸法のみを拡げる工程と、前記被加工膜の上部の、前記第２の開口パターンの内側側面の前記閉塞膜に覆われていた部分を含む領域を除去する工程と、を含む半導体装置の製造方法を提供する。
【発明の効果】
【０００９】
本発明によれば、寸法の異なる開口パターンを同時に精度よく被加工材料に形成することのできる半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
〔第１の実施の形態〕
図１Ａ（ａ）〜（ｄ）、図１Ｂ（ｅ）〜（ｈ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【００１１】
まず、図１Ａ（ａ）に示すように、例えば、図示しない半導体素子等の形成された半導体基板からなる下層部材１上に下層膜２、第１の膜３、第２の膜４、第３の膜５を積層し、小開口パターン１０および大開口パターン１１が形成されたレジスト膜６を第３の膜５上に形成する。
【００１２】
ここで、下層膜２、第１の膜３、第２の膜４、第３の膜５、は、例えば、それぞれＳｉＮ、ＳｉＯ２（ＴＥＯＳ（Tetraethoxysilane）を原料とするものを含む）、有機膜等のレジスト材、ＳｉＯ２からなり、ＣＶＤ（Chemical Vapor Deposition）法、塗布法等により形成される。以下の工程の説明において、各膜のエッチングに用いるエッチングガスの種類は、下層膜２、第１の膜３、第２の膜４、第３の膜５が、それぞれＳｉＮ、ＳｉＯ２、有機膜等のレジスト材、ＳｉＯ２からなる場合に用いられるものを記載する。
【００１３】
レジスト膜６は、有機膜等のレジスト材等からなり、塗布法等により成膜された後、フォトリソグラフィ法によりパターニングされる。レジスト膜６は、第２の膜４よりも薄く形成されることが好ましい。
【００１４】
次に、図１Ａ（ｂ）に示すように、レジスト膜６をマスクとして用いて第３の膜５をエッチングし、小開口パターン１０および大開口パターン１１を第３の膜５に転写する。このとき、エッチングガスとしては、例えば、ＣＦ４／ＣＨ２Ｆ２混合ガスが用いられる。
【００１５】
次に、図１Ａ（ｃ）に示すように、レジスト膜６および第３の膜５をマスクとして用いて第２の膜４をエッチングし、小開口パターン１０および大開口パターン１１を第２の膜４に転写する。このとき、エッチングガスとしては、例えば、Ｎ２／Ｏ２／ＣＨ４混合ガスが用いられる。
【００１６】
なお、レジスト膜６はエッチングの最中に消失し、最終的には第３の膜５がマスクとして働く。
【００１７】
次に、図１Ａ（ｄ）に示すように、第３の膜５および第２の膜４をマスクとして用いて第１の膜３をエッチングし、小開口パターン１０および大開口パターン１１を第１の膜３に転写する。このとき、エッチングガスとしては、例えば、Ｃ４Ｆ８／Ｃ４Ｆ６／Ａｒ／Ｏ２混合ガスが用いられる。
【００１８】
なお、第３の膜５はエッチングの最中に消失し、最終的には第２の膜４がマスクとして働く。
【００１９】
ここで、小開口パターン１０は寸法が小さいため、フォトマスクのパターン寸法と、第１の膜３に形成されるパターン寸法の差がほぼない。一方、大開口パターン１１は寸法が大きく、エッチングの際の反応生成物が各膜のパターンの側面に付着しやすいため、第１の膜３に形成されるパターン寸法がフォトマスクのパターン寸法よりも小さくなる。
【００２０】
次に、図１Ｂ（ｅ）に示すように、Ｃ含有ガスを原料とする閉塞膜７を第２の膜４上に堆積させる。このとき、閉塞膜７は、第２の膜４の小開口パターン１０および大開口パターン１１のうち、小開口パターン１０のみを実質的に塞ぐ。実質的に塞ぐとは、第２の膜４および第１の膜３の小開口パターン１０の内部へのエッチングガスの侵入を妨げることができる程度に塞ぐことをいう。
【００２１】
一方、大開口パターン１１は、小開口パターン１０よりも寸法が大きいため、閉塞膜７が大開口パターン１１の縁から内側に向けてせり出して大開口パターン１１の寸法を狭めるが、これを塞ぐには至らない。なお、図１Ｂ（ｅ）に示すように、第２の膜４および第１の膜３の大開口パターン１１の内部へ閉塞膜７の一部が侵入してもよい。
【００２２】
閉塞膜７は、例えば、ＣＦ４／ＣＨ４混合ガス等のフロロカーボン混合ガスをＣ含有ガスとして用いたプラズマにより生成されるフロロカーボン含有膜であり、図１Ａ（ａ）〜（ｄ）に示したエッチングを行うときに用いたチャンバーと同一のチャンバー内で堆積させることが可能である。この場合、閉塞膜７を成膜する際のプラズマ中のＣが、Ｆよりも多いことが好ましい。
【００２３】
次に、図１Ｂ（ｆ）に示すように、等方性エッチングにより、大開口パターン１１の内側から第１の膜３を選択的に削り、第１の膜３の大開口パターン１１の寸法を拡げる。これにより、第１の膜３の大開口パターン１１の寸法をフォトマスクのパターン寸法に略一致するように補正する。このとき、エッチングガスとしては、例えば、ＨＦ／Ｈ２Ｏ混合ガス等のフッ化水素を含むガスが用いられ、この工程を図１Ａ（ａ）〜（ｄ）に示したエッチングを行うときに用いたチャンバーと同一のチャンバー内で実施する場合は、第１の膜３が等方的にエッチングされるように、基板に印加される自己バイアス電圧が小さくなる条件にてエッチングが行われる。具体的には、例えば、高周波と低周波の二周波のパワーを供給する多周波重畳エッチング装置を用いた上で、低周波側のパワーを低減したエッチング条件を設定すればよい。
【００２４】
なお、第１の膜３がＳｉＯ２以外の材料からなる場合は、その材料を等方的にエッチングすることのできるエッチングガスを用いる。また、ウェットエッチングにより第１の膜３の大開口パターン１１の寸法を拡げてもよい。この場合、例えば、第１の膜３がＳｉＯ２からなる場合はフッ酸、ＳｉＮからなる場合はホットリン酸をエッチャントとして用いることができる。
【００２５】
このとき、閉塞膜７が第２の膜４の小開口パターン１０を塞いでいるため、第２の膜４および第１の膜３の小開口パターン１０の内部へのエッチングガスの侵入が妨げられ、第１の膜３の小開口パターン１０の寸法は変化しない。すなわち、大開口パターン１１の寸法変換差に合わせた過剰な寸法補正が小開口パターン１０に及ぶことを回避できる。
【００２６】
次に、図１Ｂ（ｇ）に示すように、閉塞膜７および第２の膜４をエッチングにより除去する。このとき、エッチングガスとしては、例えば、Ｏ２ガスが用いられ、この工程も、図１Ａ（ａ）〜（ｄ）に示したエッチングを行うときに用いたチャンバーと同一のチャンバー内で実施することが可能である。
【００２７】
次に、図１Ｂ（ｈ）に示すように、第１の膜３をマスクとして用いて下層膜２をエッチングし、小開口パターン１０および寸法を補正した大開口パターン１１を下層膜２に転写する。このとき、エッチングガスとしては、例えば、ＣＨ３Ｆ／Ｏ２ガスが用いられる。
【００２８】
（第１の実施の形態の効果）
この第１の実施の形態によれば、小開口パターン１０および大開口パターン１１のうち、図１Ａ（ａ）〜（ｄ）に示されるエッチング時にフォトマスクとの寸法変換差がより大きくなる大開口パターン１１の寸法のみを補正することにより、小開口パターン１０および大開口パターン１１の両方を第１の膜３および下層膜２に正確な寸法で同時に形成することができる。
【００２９】
以下に、本実施の形態の半導体装置への適用例として、６トランジスタ型のＳＲＡＭを有する半導体装置への適用について説明する。
【００３０】
図２（ａ）は、６トランジスタ型のＳＲＡＭセルを概略的に表す上面図である。また、図２（ｂ）は、図２（ａ）の切断線Ａ−ＡにおけるＳＲＡＭセルの切断面を矢印の方向に見た断面図である。なお、図２（ｂ）の断面の示す範囲は、図２（ａ）に示したＳＲＡＭセルに図中の上方向に隣接するＳＲＡＭセルの一部を含む。
【００３１】
６トランジスタ型のＳＲＡＭセル３０は、ｎ型のトランスファトランジスタＴ、ｎ型のドライバトランジスタＤ、およびｐ型のロードトランジスタＬの３種類のトランジスタと、ソース・ドレイン領域３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅと、ゲート電極３２ａ、３２ｂと、ソース・ドレイン領域３１ａ、３１ｂ、３１ｃ、３１ｄ、およびゲート電極３２ａに接続されるコンタクト３３と、ゲート電極３２ｂとソース・ドレイン領域３１ｅに共通して接続されるシェアードコンタクト３４と、ゲート電極３２ａ、３２ｂの下に形成されるゲート絶縁膜３５と、ゲート電極３２ａ、３２ｂの側面に形成されるゲート側壁３６と、を含む。
【００３２】
また、トランスファトランジスタＴ、ドライバトランジスタＤ、ロードトランジスタＬは、半導体基板３７に形成され、素子分離領域３８により、互いに電気的に分離される。
【００３３】
トランスファトランジスタＴ、ドライバトランジスタＤ、およびロードトランジスタＬを設けた半導体基板３７上には、ライナー膜３９および層間絶縁膜４０が形成される。コンタクト３３およびシェアードコンタクト３４は、層間絶縁膜４０およびライナー膜３９に形成した溝内に導電材料を埋め込むことにより形成される。
【００３４】
シェアードコンタクト３４は、ドライバトランジスタＤとロードトランジスタＬに共有されるゲート電極３２ｂとロードトランジスタＬに属するソース・ドレイン領域３１ｅとに共通して接続されるため、コンタクト３３よりも水平方向の断面積が大きい。そのため、層間絶縁膜４０に形成するシェアードコンタクト３４のための溝は、コンタクト３３のための溝よりも開口径が大きくなる。
【００３５】
そこで、本発明の第１の実施の形態を適用すれば、開口径の異なるシェアードコンタクト３４のための溝とコンタクト３３のための溝を層間絶縁膜４０およびライナー膜３９に正確な寸法で同時に形成することができる。この場合、第１の実施の形態における小開口パターン１０がコンタクト３３のための溝のパターン、大開口パターン１１がシェアードコンタクト３４のための溝のパターンに対応し、第１の膜３および下層膜２が層間絶縁膜４０およびライナー膜３９に対応する。
【００３６】
〔第２の実施の形態〕
本発明の第２の実施の形態は、閉塞膜７を形成する位置が第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については説明を省略または簡略化する。
【００３７】
図３（ａ）〜（ｅ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。
【００３８】
まず、図１Ａ（ａ）〜（ｄ）に示した小開口パターン１０および大開口パターン１１を第１の膜３に転写するまでの工程を第１の実施の形態と同様に行う。その後、第２の膜４をＯ２ガス等を用いたエッチングにより除去する。
【００３９】
次に、図３（ａ）に示すように、第１の実施の形態と同様にしてＣ含有ガスを原料とする閉塞膜７を第１の膜３上に堆積させる。このとき、閉塞膜７は、第１の膜３の小開口パターン１０および大開口パターン１１のうち、小開口パターン１０のみを実質的に塞ぐ。
【００４０】
一方、大開口パターン１１は、小開口パターン１０よりも寸法が大きいため、閉塞膜７が大開口パターン１１の縁から内側に向けてせり出して大開口パターン１１の開口を狭めるが、塞ぐには至らない。なお、図３（ａ）に示すように、第１の膜３の大開口パターン１１の内部へ閉塞膜７の一部が侵入してもよい。
【００４１】
次に、図３（ｂ）に示すように、第１の実施の形態と同様の等方性エッチングにより、大開口パターン１１の内側から第１の膜３を選択的に削り、第１の膜３の大開口パターン１１の寸法を拡げる。これにより、第１の膜３の大開口パターン１１の寸法をフォトマスクのパターン寸法に略一致するように補正する。なお、大開口パターン１１の内側側面の上部の閉塞膜７に覆われた部分にはエッチングが及ばないため、この部分を含む領域のパターン寸法は補正されない。
【００４２】
このとき、閉塞膜７が第１の膜３の小開口パターン１０を塞いでいるため、第１の膜３の小開口パターン１０の内部へのエッチングガスの侵入が妨げられ、第１の膜３の小開口パターン１０の寸法は変化しない。すなわち、大開口パターン１１の寸法変換差に合わせた過剰な寸法補正が小開口パターン１０に及ぶことを回避できる。
【００４３】
次に、図３（ｃ）に示すように、第１の実施の形態と同様にして閉塞膜７をエッチングにより除去する。このとき、エッチングガスとしては、例えば、Ｏ２ガスが用いられる。
【００４４】
次に、図３（ｄ）に示すように、第１の膜３にＲＩＥ（Reactive Ion Etching）等のエッチングやＣＭＰ（Chemical Mechanical Polishing）等の平坦化処理を施して、第１の膜３の上部の、大開口パターン１１の内側側面の上部の閉塞膜７に覆われていた部分、すなわち寸法の補正が行われていない部分を含む領域を除去する。
【００４５】
次に、図３（ｅ）に示すように、第１の膜３をマスクとして用いて下層膜２をエッチングし、小開口パターン１０および寸法を補正した大開口パターン１１を下層膜２に転写する。
【００４６】
（第２の実施の形態の効果）
この第２の実施の形態によれば、第１の実施の形態と同様に、小開口パターン１０および大開口パターン１１のうち、フォトマスクとの寸法変換差が大きい大開口パターン１１の寸法のみを補正することにより、小開口パターン１０および大開口パターン１１の両方を第１の膜３および下層膜２に正確な寸法で同時に形成することができる。
【００４７】
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、第１の実施の形態において、ＳＲＡＭセルのコンタクトおよびシェアードコンタクトの形成への適用について説明したが、実際はこれに限られず、寸法の異なる開口パターンを形成する工程を含む各種の半導体装置の製造方法に適用することができる。
【００４８】
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
【図面の簡単な説明】
【００４９】
【図１Ａ】（ａ）〜（ｄ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図１Ｂ】（ｅ）〜（ｈ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図２】（ａ）、（ｂ）は、ＳＲＡＭセルを概略的に表す上面図、およびＳＲＡＭセルの断面図である。
【図３】（ａ）〜（ｅ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。
【符号の説明】
【００５０】
２ 下層膜、 ３ 第１の膜、 ７ 閉塞膜、 １０ 小開口パターン、 １１ 大開口パターン、 ３０ ＳＲＡＭセル、 ３３ コンタクト、 ３４ シェアードコンタクト、 ３７ 半導体基板、 ３９ ライナー膜、 ４０ 層間絶縁膜
【技術分野】
【０００１】
本発明は、半導体装置の製造方法に関する。
【背景技術】
【０００２】
被加工材料にパターンを形成するための方法として、フォトリソグラフィ法により形成した所定のパターンを有するレジスト膜をマスクとして、被加工部材にエッチングを施す方法がある。ここで、被加工材料に形成するパターンが微細になると、寸法変換差（フォトマスクのパターンと、実際に被加工膜に形成されるパターンの寸法差）が発生するため、正確な大きさのパターンを被加工膜に形成するためには、寸法変換差を補正することが求められる。
【０００３】
寸法変換差は、一般に、開口パターンの寸法によって異なる。開口パターンの大きさが大きいほど、エッチングの際の反応生成物がパターンの側面に付着しやすく、実際に被加工膜に形成されるパターンの寸法がより小さくなる、すなわち寸法変換差が大きくなるためである。
【０００４】
このような観点から、エッチング条件を制御することにより、密なパターンと疎なパターンの側面への反応生成物の付着量を調整して、疎なパターンの寸法変換差を補正しつつ、密なパターンの側面にサイドエッチが入ることを防ぐ方法も知られている（例えば、特許文献１参照）。
【０００５】
しかしながら、寸法の異なる密と疎の開口パターンを同時に形成しようとする以上、いずれの開口パターンに対しても寸法変換差を精度よく補正可能である適正なエッチング条件を導出するためには非常な困難を伴うという問題点がある。
【特許文献１】特開２００８−７８５８２号公報
【発明の開示】
【発明が解決しようとする課題】
【０００６】
本発明の目的は、寸法の異なる開口パターンを同時に精度よく被加工材料に形成することのできる半導体装置の製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
本発明の一態様は、半導体基板上に形成された第１の膜、および前記第１の膜上の前記第１の膜と異なる材料からなる第２の膜に、第１の開口パターンおよび前記第１の開口パターンよりも寸法の大きい第２の開口パターンを形成する工程と、前記第２の膜上に、前記第２の膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第１の開口パターンのみを実質的に塞ぐ閉塞膜を形成する工程と、前記閉塞膜を形成した後、前記第１の膜の前記第２の開口パターンの内側側面に選択的に等方性エッチングを施し、前記第１の膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第２の開口パターンの寸法のみを拡げる工程と、を含む半導体装置の製造方法を提供する。
【０００８】
本発明の他の態様は、半導体基板上に形成された被加工膜に、第１の開口パターンおよび前記第１の開口パターンよりも寸法の大きい第２の開口パターンを形成する工程と、前記被加工膜上に、前記第１の膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第１の開口パターンのみを実質的に塞ぐ閉塞膜を形成する工程と、前記被加工膜の前記第２の開口パターンの内側側面の前記閉塞膜に覆われていない部分に等方性エッチングを施し、前記被加工膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第２の開口パターンの寸法のみを拡げる工程と、前記被加工膜の上部の、前記第２の開口パターンの内側側面の前記閉塞膜に覆われていた部分を含む領域を除去する工程と、を含む半導体装置の製造方法を提供する。
【発明の効果】
【０００９】
本発明によれば、寸法の異なる開口パターンを同時に精度よく被加工材料に形成することのできる半導体装置の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１０】
〔第１の実施の形態〕
図１Ａ（ａ）〜（ｄ）、図１Ｂ（ｅ）〜（ｈ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【００１１】
まず、図１Ａ（ａ）に示すように、例えば、図示しない半導体素子等の形成された半導体基板からなる下層部材１上に下層膜２、第１の膜３、第２の膜４、第３の膜５を積層し、小開口パターン１０および大開口パターン１１が形成されたレジスト膜６を第３の膜５上に形成する。
【００１２】
ここで、下層膜２、第１の膜３、第２の膜４、第３の膜５、は、例えば、それぞれＳｉＮ、ＳｉＯ２（ＴＥＯＳ（Tetraethoxysilane）を原料とするものを含む）、有機膜等のレジスト材、ＳｉＯ２からなり、ＣＶＤ（Chemical Vapor Deposition）法、塗布法等により形成される。以下の工程の説明において、各膜のエッチングに用いるエッチングガスの種類は、下層膜２、第１の膜３、第２の膜４、第３の膜５が、それぞれＳｉＮ、ＳｉＯ２、有機膜等のレジスト材、ＳｉＯ２からなる場合に用いられるものを記載する。
【００１３】
レジスト膜６は、有機膜等のレジスト材等からなり、塗布法等により成膜された後、フォトリソグラフィ法によりパターニングされる。レジスト膜６は、第２の膜４よりも薄く形成されることが好ましい。
【００１４】
次に、図１Ａ（ｂ）に示すように、レジスト膜６をマスクとして用いて第３の膜５をエッチングし、小開口パターン１０および大開口パターン１１を第３の膜５に転写する。このとき、エッチングガスとしては、例えば、ＣＦ４／ＣＨ２Ｆ２混合ガスが用いられる。
【００１５】
次に、図１Ａ（ｃ）に示すように、レジスト膜６および第３の膜５をマスクとして用いて第２の膜４をエッチングし、小開口パターン１０および大開口パターン１１を第２の膜４に転写する。このとき、エッチングガスとしては、例えば、Ｎ２／Ｏ２／ＣＨ４混合ガスが用いられる。
【００１６】
なお、レジスト膜６はエッチングの最中に消失し、最終的には第３の膜５がマスクとして働く。
【００１７】
次に、図１Ａ（ｄ）に示すように、第３の膜５および第２の膜４をマスクとして用いて第１の膜３をエッチングし、小開口パターン１０および大開口パターン１１を第１の膜３に転写する。このとき、エッチングガスとしては、例えば、Ｃ４Ｆ８／Ｃ４Ｆ６／Ａｒ／Ｏ２混合ガスが用いられる。
【００１８】
なお、第３の膜５はエッチングの最中に消失し、最終的には第２の膜４がマスクとして働く。
【００１９】
ここで、小開口パターン１０は寸法が小さいため、フォトマスクのパターン寸法と、第１の膜３に形成されるパターン寸法の差がほぼない。一方、大開口パターン１１は寸法が大きく、エッチングの際の反応生成物が各膜のパターンの側面に付着しやすいため、第１の膜３に形成されるパターン寸法がフォトマスクのパターン寸法よりも小さくなる。
【００２０】
次に、図１Ｂ（ｅ）に示すように、Ｃ含有ガスを原料とする閉塞膜７を第２の膜４上に堆積させる。このとき、閉塞膜７は、第２の膜４の小開口パターン１０および大開口パターン１１のうち、小開口パターン１０のみを実質的に塞ぐ。実質的に塞ぐとは、第２の膜４および第１の膜３の小開口パターン１０の内部へのエッチングガスの侵入を妨げることができる程度に塞ぐことをいう。
【００２１】
一方、大開口パターン１１は、小開口パターン１０よりも寸法が大きいため、閉塞膜７が大開口パターン１１の縁から内側に向けてせり出して大開口パターン１１の寸法を狭めるが、これを塞ぐには至らない。なお、図１Ｂ（ｅ）に示すように、第２の膜４および第１の膜３の大開口パターン１１の内部へ閉塞膜７の一部が侵入してもよい。
【００２２】
閉塞膜７は、例えば、ＣＦ４／ＣＨ４混合ガス等のフロロカーボン混合ガスをＣ含有ガスとして用いたプラズマにより生成されるフロロカーボン含有膜であり、図１Ａ（ａ）〜（ｄ）に示したエッチングを行うときに用いたチャンバーと同一のチャンバー内で堆積させることが可能である。この場合、閉塞膜７を成膜する際のプラズマ中のＣが、Ｆよりも多いことが好ましい。
【００２３】
次に、図１Ｂ（ｆ）に示すように、等方性エッチングにより、大開口パターン１１の内側から第１の膜３を選択的に削り、第１の膜３の大開口パターン１１の寸法を拡げる。これにより、第１の膜３の大開口パターン１１の寸法をフォトマスクのパターン寸法に略一致するように補正する。このとき、エッチングガスとしては、例えば、ＨＦ／Ｈ２Ｏ混合ガス等のフッ化水素を含むガスが用いられ、この工程を図１Ａ（ａ）〜（ｄ）に示したエッチングを行うときに用いたチャンバーと同一のチャンバー内で実施する場合は、第１の膜３が等方的にエッチングされるように、基板に印加される自己バイアス電圧が小さくなる条件にてエッチングが行われる。具体的には、例えば、高周波と低周波の二周波のパワーを供給する多周波重畳エッチング装置を用いた上で、低周波側のパワーを低減したエッチング条件を設定すればよい。
【００２４】
なお、第１の膜３がＳｉＯ２以外の材料からなる場合は、その材料を等方的にエッチングすることのできるエッチングガスを用いる。また、ウェットエッチングにより第１の膜３の大開口パターン１１の寸法を拡げてもよい。この場合、例えば、第１の膜３がＳｉＯ２からなる場合はフッ酸、ＳｉＮからなる場合はホットリン酸をエッチャントとして用いることができる。
【００２５】
このとき、閉塞膜７が第２の膜４の小開口パターン１０を塞いでいるため、第２の膜４および第１の膜３の小開口パターン１０の内部へのエッチングガスの侵入が妨げられ、第１の膜３の小開口パターン１０の寸法は変化しない。すなわち、大開口パターン１１の寸法変換差に合わせた過剰な寸法補正が小開口パターン１０に及ぶことを回避できる。
【００２６】
次に、図１Ｂ（ｇ）に示すように、閉塞膜７および第２の膜４をエッチングにより除去する。このとき、エッチングガスとしては、例えば、Ｏ２ガスが用いられ、この工程も、図１Ａ（ａ）〜（ｄ）に示したエッチングを行うときに用いたチャンバーと同一のチャンバー内で実施することが可能である。
【００２７】
次に、図１Ｂ（ｈ）に示すように、第１の膜３をマスクとして用いて下層膜２をエッチングし、小開口パターン１０および寸法を補正した大開口パターン１１を下層膜２に転写する。このとき、エッチングガスとしては、例えば、ＣＨ３Ｆ／Ｏ２ガスが用いられる。
【００２８】
（第１の実施の形態の効果）
この第１の実施の形態によれば、小開口パターン１０および大開口パターン１１のうち、図１Ａ（ａ）〜（ｄ）に示されるエッチング時にフォトマスクとの寸法変換差がより大きくなる大開口パターン１１の寸法のみを補正することにより、小開口パターン１０および大開口パターン１１の両方を第１の膜３および下層膜２に正確な寸法で同時に形成することができる。
【００２９】
以下に、本実施の形態の半導体装置への適用例として、６トランジスタ型のＳＲＡＭを有する半導体装置への適用について説明する。
【００３０】
図２（ａ）は、６トランジスタ型のＳＲＡＭセルを概略的に表す上面図である。また、図２（ｂ）は、図２（ａ）の切断線Ａ−ＡにおけるＳＲＡＭセルの切断面を矢印の方向に見た断面図である。なお、図２（ｂ）の断面の示す範囲は、図２（ａ）に示したＳＲＡＭセルに図中の上方向に隣接するＳＲＡＭセルの一部を含む。
【００３１】
６トランジスタ型のＳＲＡＭセル３０は、ｎ型のトランスファトランジスタＴ、ｎ型のドライバトランジスタＤ、およびｐ型のロードトランジスタＬの３種類のトランジスタと、ソース・ドレイン領域３１ａ、３１ｂ、３１ｃ、３１ｄ、３１ｅと、ゲート電極３２ａ、３２ｂと、ソース・ドレイン領域３１ａ、３１ｂ、３１ｃ、３１ｄ、およびゲート電極３２ａに接続されるコンタクト３３と、ゲート電極３２ｂとソース・ドレイン領域３１ｅに共通して接続されるシェアードコンタクト３４と、ゲート電極３２ａ、３２ｂの下に形成されるゲート絶縁膜３５と、ゲート電極３２ａ、３２ｂの側面に形成されるゲート側壁３６と、を含む。
【００３２】
また、トランスファトランジスタＴ、ドライバトランジスタＤ、ロードトランジスタＬは、半導体基板３７に形成され、素子分離領域３８により、互いに電気的に分離される。
【００３３】
トランスファトランジスタＴ、ドライバトランジスタＤ、およびロードトランジスタＬを設けた半導体基板３７上には、ライナー膜３９および層間絶縁膜４０が形成される。コンタクト３３およびシェアードコンタクト３４は、層間絶縁膜４０およびライナー膜３９に形成した溝内に導電材料を埋め込むことにより形成される。
【００３４】
シェアードコンタクト３４は、ドライバトランジスタＤとロードトランジスタＬに共有されるゲート電極３２ｂとロードトランジスタＬに属するソース・ドレイン領域３１ｅとに共通して接続されるため、コンタクト３３よりも水平方向の断面積が大きい。そのため、層間絶縁膜４０に形成するシェアードコンタクト３４のための溝は、コンタクト３３のための溝よりも開口径が大きくなる。
【００３５】
そこで、本発明の第１の実施の形態を適用すれば、開口径の異なるシェアードコンタクト３４のための溝とコンタクト３３のための溝を層間絶縁膜４０およびライナー膜３９に正確な寸法で同時に形成することができる。この場合、第１の実施の形態における小開口パターン１０がコンタクト３３のための溝のパターン、大開口パターン１１がシェアードコンタクト３４のための溝のパターンに対応し、第１の膜３および下層膜２が層間絶縁膜４０およびライナー膜３９に対応する。
【００３６】
〔第２の実施の形態〕
本発明の第２の実施の形態は、閉塞膜７を形成する位置が第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については説明を省略または簡略化する。
【００３７】
図３（ａ）〜（ｅ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。
【００３８】
まず、図１Ａ（ａ）〜（ｄ）に示した小開口パターン１０および大開口パターン１１を第１の膜３に転写するまでの工程を第１の実施の形態と同様に行う。その後、第２の膜４をＯ２ガス等を用いたエッチングにより除去する。
【００３９】
次に、図３（ａ）に示すように、第１の実施の形態と同様にしてＣ含有ガスを原料とする閉塞膜７を第１の膜３上に堆積させる。このとき、閉塞膜７は、第１の膜３の小開口パターン１０および大開口パターン１１のうち、小開口パターン１０のみを実質的に塞ぐ。
【００４０】
一方、大開口パターン１１は、小開口パターン１０よりも寸法が大きいため、閉塞膜７が大開口パターン１１の縁から内側に向けてせり出して大開口パターン１１の開口を狭めるが、塞ぐには至らない。なお、図３（ａ）に示すように、第１の膜３の大開口パターン１１の内部へ閉塞膜７の一部が侵入してもよい。
【００４１】
次に、図３（ｂ）に示すように、第１の実施の形態と同様の等方性エッチングにより、大開口パターン１１の内側から第１の膜３を選択的に削り、第１の膜３の大開口パターン１１の寸法を拡げる。これにより、第１の膜３の大開口パターン１１の寸法をフォトマスクのパターン寸法に略一致するように補正する。なお、大開口パターン１１の内側側面の上部の閉塞膜７に覆われた部分にはエッチングが及ばないため、この部分を含む領域のパターン寸法は補正されない。
【００４２】
このとき、閉塞膜７が第１の膜３の小開口パターン１０を塞いでいるため、第１の膜３の小開口パターン１０の内部へのエッチングガスの侵入が妨げられ、第１の膜３の小開口パターン１０の寸法は変化しない。すなわち、大開口パターン１１の寸法変換差に合わせた過剰な寸法補正が小開口パターン１０に及ぶことを回避できる。
【００４３】
次に、図３（ｃ）に示すように、第１の実施の形態と同様にして閉塞膜７をエッチングにより除去する。このとき、エッチングガスとしては、例えば、Ｏ２ガスが用いられる。
【００４４】
次に、図３（ｄ）に示すように、第１の膜３にＲＩＥ（Reactive Ion Etching）等のエッチングやＣＭＰ（Chemical Mechanical Polishing）等の平坦化処理を施して、第１の膜３の上部の、大開口パターン１１の内側側面の上部の閉塞膜７に覆われていた部分、すなわち寸法の補正が行われていない部分を含む領域を除去する。
【００４５】
次に、図３（ｅ）に示すように、第１の膜３をマスクとして用いて下層膜２をエッチングし、小開口パターン１０および寸法を補正した大開口パターン１１を下層膜２に転写する。
【００４６】
（第２の実施の形態の効果）
この第２の実施の形態によれば、第１の実施の形態と同様に、小開口パターン１０および大開口パターン１１のうち、フォトマスクとの寸法変換差が大きい大開口パターン１１の寸法のみを補正することにより、小開口パターン１０および大開口パターン１１の両方を第１の膜３および下層膜２に正確な寸法で同時に形成することができる。
【００４７】
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。例えば、第１の実施の形態において、ＳＲＡＭセルのコンタクトおよびシェアードコンタクトの形成への適用について説明したが、実際はこれに限られず、寸法の異なる開口パターンを形成する工程を含む各種の半導体装置の製造方法に適用することができる。
【００４８】
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
【図面の簡単な説明】
【００４９】
【図１Ａ】（ａ）〜（ｄ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図１Ｂ】（ｅ）〜（ｈ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
【図２】（ａ）、（ｂ）は、ＳＲＡＭセルを概略的に表す上面図、およびＳＲＡＭセルの断面図である。
【図３】（ａ）〜（ｅ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。
【符号の説明】
【００５０】
２ 下層膜、 ３ 第１の膜、 ７ 閉塞膜、 １０ 小開口パターン、 １１ 大開口パターン、 ３０ ＳＲＡＭセル、 ３３ コンタクト、 ３４ シェアードコンタクト、 ３７ 半導体基板、 ３９ ライナー膜、 ４０ 層間絶縁膜
【特許請求の範囲】
【請求項１】
半導体基板上に形成された第１の膜、および前記第１の膜上の前記第１の膜と異なる材料からなる第２の膜に、第１の開口パターンおよび前記第１の開口パターンよりも寸法の大きい第２の開口パターンを形成する工程と、
前記第２の膜上に、前記第２の膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第１の開口パターンのみを実質的に塞ぐ閉塞膜を形成する工程と、
前記閉塞膜を形成した後、前記第１の膜の前記第２の開口パターンの内側側面に選択的に等方性エッチングを施し、前記第１の膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第２の開口パターンの寸法のみを拡げる工程と、
を含む半導体装置の製造方法。
【請求項２】
前記閉塞膜は、フロロカーボンを含む膜である、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の膜はＳｉＯ２からなり、
前記等方性エッチングは、フッ化水素を含むガスを用いて行われる、
請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１の膜は、前記半導体基板に形成されたＳＲＡＭセル上にライナー膜を介して形成される層間絶縁膜であり、
前記第１の開口パターンおよび前記第２の開口パターンは、それぞれ前記ライナー膜および前記層間絶縁膜内に形成されるコンタクトのパターンおよびシェアードコンタクトのパターンである、
請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
半導体基板上に形成された被加工膜に、第１の開口パターンおよび前記第１の開口パターンよりも寸法の大きい第２の開口パターンを形成する工程と、
前記被加工膜上に、前記第１の膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第１の開口パターンのみを実質的に塞ぐ閉塞膜を形成する工程と、
前記被加工膜の前記第２の開口パターンの内側側面の前記閉塞膜に覆われていない部分に等方性エッチングを施し、前記被加工膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第２の開口パターンの寸法のみを拡げる工程と、
前記被加工膜の上部の、前記第２の開口パターンの内側側面の前記閉塞膜に覆われていた部分を含む領域を除去する工程と、
を含む半導体装置の製造方法。
【請求項１】
半導体基板上に形成された第１の膜、および前記第１の膜上の前記第１の膜と異なる材料からなる第２の膜に、第１の開口パターンおよび前記第１の開口パターンよりも寸法の大きい第２の開口パターンを形成する工程と、
前記第２の膜上に、前記第２の膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第１の開口パターンのみを実質的に塞ぐ閉塞膜を形成する工程と、
前記閉塞膜を形成した後、前記第１の膜の前記第２の開口パターンの内側側面に選択的に等方性エッチングを施し、前記第１の膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第２の開口パターンの寸法のみを拡げる工程と、
を含む半導体装置の製造方法。
【請求項２】
前記閉塞膜は、フロロカーボンを含む膜である、
請求項１に記載の半導体装置の製造方法。
【請求項３】
前記第１の膜はＳｉＯ２からなり、
前記等方性エッチングは、フッ化水素を含むガスを用いて行われる、
請求項１または２に記載の半導体装置の製造方法。
【請求項４】
前記第１の膜は、前記半導体基板に形成されたＳＲＡＭセル上にライナー膜を介して形成される層間絶縁膜であり、
前記第１の開口パターンおよび前記第２の開口パターンは、それぞれ前記ライナー膜および前記層間絶縁膜内に形成されるコンタクトのパターンおよびシェアードコンタクトのパターンである、
請求項１〜３のいずれか１つに記載の半導体装置の製造方法。
【請求項５】
半導体基板上に形成された被加工膜に、第１の開口パターンおよび前記第１の開口パターンよりも寸法の大きい第２の開口パターンを形成する工程と、
前記被加工膜上に、前記第１の膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第１の開口パターンのみを実質的に塞ぐ閉塞膜を形成する工程と、
前記被加工膜の前記第２の開口パターンの内側側面の前記閉塞膜に覆われていない部分に等方性エッチングを施し、前記被加工膜の前記第１の開口パターンおよび前記第２の開口パターンのうち、前記第２の開口パターンの寸法のみを拡げる工程と、
前記被加工膜の上部の、前記第２の開口パターンの内側側面の前記閉塞膜に覆われていた部分を含む領域を除去する工程と、
を含む半導体装置の製造方法。
【図１Ａ】
【図１Ｂ】
【図２】
【図３】
【図１Ｂ】
【図２】
【図３】
【公開番号】特開２０１０−９３１５８（Ｐ２０１０−９３１５８Ａ）
【公開日】平成２２年４月２２日（２０１０．４．２２）
【国際特許分類】
【出願番号】特願２００８−２６３５５７（Ｐ２００８−２６３５５７）
【出願日】平成２０年１０月１０日（２００８．１０．１０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２２年４月２２日（２０１０．４．２２）
【国際特許分類】
【出願日】平成２０年１０月１０日（２００８．１０．１０）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]