半導体装置及びその製造方法
【課題】配線遅延の増大を防止すると共に、配線信頼性の低下を抑制する。
【解決手段】半導体装置は、基板の上に形成され、第１の配線２を有する第１の絶縁膜１と、第１の絶縁膜１及び第１の配線２の上に形成された第２の絶縁膜３と、第２の絶縁膜３の上に形成された第３の絶縁膜４とを有している。第２の絶縁膜３は、空孔を含んでいる。
【解決手段】半導体装置は、基板の上に形成され、第１の配線２を有する第１の絶縁膜１と、第１の絶縁膜１及び第１の配線２の上に形成された第２の絶縁膜３と、第２の絶縁膜３の上に形成された第３の絶縁膜４とを有している。第２の絶縁膜３は、空孔を含んでいる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化に伴い、配線パターンが高密度化し、配線間に生じる寄生容量が増大している。配線間の寄生容量が増大すると、信号の配線遅延が生じるため、高速動作が必要な半導体集積回路においては、配線間の寄生容量の低減が重要課題となっている。そのため、配線間の寄生容量を低減するために、配線間の絶縁膜の比誘電率の低減が行われている。
【０００３】
従来、配線間の絶縁膜として、比誘電率が３．９〜４．２のシリコン酸化膜（ＳｉＯ2膜）、又は比誘電率が３．５〜３．８のフッ素（Ｆ）を含有するＳｉＯ2膜が多用されてきた。また近年、一部の半導体集積回路においては、配線間の絶縁膜として、比誘電率が３．０以下のＳｉＯＣ膜が用いられている。
【０００４】
現在、配線間の寄生容量をより低減するために、多孔質シリカ膜を、配線間の絶縁膜として用いることが提案されている。ここで、多孔質シリカ膜は、機械的強度が弱いため、多孔質シリカ膜の機械的強度を向上させる方法として、多孔質シリカ膜に紫外線を照射し、多孔質シリカ膜に対して硬化処理を行う方法が提案されている。しかしながら、この方法では、次に示す問題がある。硬化処理時に、多孔質シリカ膜を透過した紫外線が、多孔質シリカ膜の下に形成された膜に進入するため、多孔質シリカ膜の下に形成された膜が劣化するという問題がある。そこで、多孔質シリカ膜の下に形成された膜が劣化するのを抑制しながら、多孔質シリカ膜の機械的強度を向上させることを目的に、多孔質シリカ膜と多孔質シリカ膜の下に形成された膜との間に、紫外線透過抑制膜を設ける技術が提案されている（例えば、特許文献１参照）。
【０００５】
以下に、特許文献１に記載の従来の半導体装置の製造方法について、図５(a) 〜(c) を参照しながら説明する。図５(a) 〜(c) は、従来の半導体装置の製造方法を工程順に示す断面図である。
【０００６】
まず、図５(a) に示すように、基板１００の上に、膜厚が１３０ｎｍのＳｉＯＣ膜１０１を形成する。その後、ＳｉＯＣ膜１０１の上に、膜厚が３０ｎｍのＳｉＣＮ膜からなる紫外線透過抑制膜１０２を形成する。その後、紫外線透過抑制膜１０２の上に、膜厚が１３０ｎｍの多孔質シリカ膜１０３を形成する。その後、多孔質シリカ膜１０３に紫外線を照射し、多孔質シリカ膜１０３に対して硬化処理を行う。
【０００７】
次に、図５(b) に示すように、エッチングにより、多孔質シリカ膜１０３、紫外線透過抑制膜１０２、及びＳｉＯＣ膜１０１を貫通し、基板１００の上面を露出するホール１０４を形成する。
【０００８】
次に、図５(c) に示すように、エッチングにより、多孔質シリカ膜１０３に、配線溝を形成する。このようにして、ＳｉＯＣ膜１０１、及び紫外線透過抑制膜１０２に、ビアホールを形成すると共に、多孔質シリカ膜１０３に、ビアホールと連通する配線溝を形成する。
【０００９】
次に、ビアホールの底面及び側面、配線溝の底面及び側面、並びに多孔質シリカ膜１０３の上に、バリアメタル膜を形成する。その後、多孔質シリカ膜１０３の上に、ビアホール及び配線溝内を埋め込むように、導電膜を形成する。その後、ＣＭＰ法により、バリアメタル、及び導電膜における配線溝外に形成された部分を除去する。このようにして、ビアホールの底面及び側面に形成されたバリアメタル１０５ａと、ビアホール内にバリアメタル１０５ａを介して埋め込まれた導電膜１０５ｂとを有するビア１０５を形成する。それと共に、配線溝の底面及び側面に形成されたバリアメタル１０６ａと、配線溝内にバリアメタル１０６ａを介して埋め込まれた導電膜１０６ｂとを有する配線１０６を形成する。
【００１０】
以上のようにして、従来の半導体装置を製造する。
【００１１】
また現在、配線間の寄生容量をより低減するために、比誘電率が２．５以下に低減されたＳｉＯＣ膜を、配線間の絶縁膜として用いることが提案されている。ここで、比誘電率が２．５以下に低減されたＳｉＯＣ膜の形成方法は、次に示す通りである。比誘電率が３．０以下のＳｉＯＣ膜の形成後に、ＳｉＯＣ膜に紫外線を照射し、ＳｉＯＣ膜に対してＵＶキュア処理を行うことにより、比誘電率が２．５以下に低減されたＳｉＯＣ膜を形成する。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−２１８００号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、本件発明者が鋭意検討を重ねたところ、比誘電率が２．５以下に低減されたＳｉＯＣ膜を、配線間の絶縁膜として用いた半導体装置の場合、以下に示す問題があることを見出した。
【００１４】
ＳｉＯＣ膜に対して行うＵＶキュア処理時に、ＳｉＯＣ膜を透過した紫外線が、ＳｉＯＣ膜の下に形成された膜に進入するため、ＳｉＯＣ膜の下に形成された膜に対してＵＶキュア処理が施される。
【００１５】
例えば、ＳｉＯＣ膜の下に形成された膜がＳｉＣ膜の場合、ＳｉＣ膜の比誘電率が、高くなる（後述の表１の左側参照）。ＳｉＣ膜の比誘電率が高くなると、配線間容量が増大するため、配線遅延が増大するという問題がある。
【００１６】
さらに、ＳｉＯＣ膜の下に形成された膜がＳｉＣ膜の場合、ＳｉＣ膜に、大きなテンサイルストレス（引っ張り応力）が発生する（後述の表３の左側参照）。ＳｉＣ膜に大きなテンサイルストレスが発生すると、ＳｉＣ膜と、ＳｉＣ膜の下に形成された配線との密着性が低下するため、配線にＥＭ（エレクトロマイグレーション）が発生し、配線信頼性が低下するという問題がある。
【００１７】
このように、ＳｉＯＣ膜に対して行うＵＶキュア処理時に、ＳｉＯＣ膜を透過した紫外線が、ＳｉＯＣ膜の下に形成された膜（例えば、ＳｉＣ膜）に進入し、ＳｉＯＣ膜の下に形成された膜に対してＵＶキュア処理が施されると、配線遅延の増大、及び配線信頼性の低下を招くという問題がある。
【００１８】
前記に鑑み、本発明の目的は、配線遅延の増大を防止すると共に、配線信頼性の低下を抑制することである。
【課題を解決するための手段】
【００１９】
前記の目的を達成するために、本発明に係る半導体装置は、基板の上に形成され、第１の配線を有する第１の絶縁膜と、第１の絶縁膜及び第１の配線の上に形成された第２の絶縁膜と、第２の絶縁膜の上に形成された第３の絶縁膜とを備え、第２の絶縁膜は、空孔を含んでいることを特徴とする。
【００２０】
本発明に係る半導体装置によると、第３の絶縁膜に対して行うキュア処理時に、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。そのため、第２の絶縁膜の比誘電率が高くなることを防止することができる。そのため、配線間容量が増大することを防止することができるので、配線遅延が増大することを防止することができる。
【００２１】
それと共に、既述の通り、第３の絶縁膜に対して行うキュア処理時に、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。そのため、第２の絶縁膜に、大きなテンサイルストレス（引っ張り応力）が発生することを抑制することができる。そのため、第２の絶縁膜と、第１の配線との密着性が低下することを抑制することができるので、配線信頼性が低下することを抑制することができる。
【００２２】
さらに、第２の絶縁膜は、空孔を含んでいるため、第２の絶縁膜の比誘電率を低くすることができるため、配線間容量を低減することができる。
【００２３】
本発明に係る半導体装置において、第３の絶縁膜は、ＳｉＯＣからなり、第３の絶縁膜は、比誘電率が２．５以下であることが好ましい。
【００２４】
本発明に係る半導体装置において、第３の絶縁膜の上に形成された第４の絶縁膜をさらに備え、第２の絶縁膜、及び第３の絶縁膜の下部領域には、ビアが形成され、第３の絶縁膜の上部領域、及び第４の絶縁膜には、第２の配線が形成され、第１の配線と第２の配線とは、ビアを介して、互いに電気的に接続されていることが好ましい。
【００２５】
本発明に係る半導体装置において、第２の絶縁膜は、ＳｉＣからなることが好ましい。
【００２６】
本発明に係る半導体装置において、第２の絶縁膜は、比誘電率が４．０以下であることが好ましい。
【００２７】
本発明に係る半導体装置において、第２の絶縁膜は、膜中の炭素の含有率が厚さ方向に略一定であることが好ましい。
【００２８】
本発明に係る半導体装置において、第２の絶縁膜は、膜中の酸素の含有率が厚さ方向に略一定であることが好ましい。
【００２９】
本発明に係る半導体装置において、第２の絶縁膜は、密度が約１．２ｇ／ｃｍ3以上約２．０ｇ／ｃｍ3以下であることが好ましい。
【００３０】
本発明に係る半導体装置において、第２の絶縁膜は、Ｓｉ−ＣＨ3／Ｓｉ−Ｃ比が０．０２以上０．１０以下であることが好ましい。
【００３１】
本発明に係る半導体装置において、第２の絶縁膜は、ＳｉＣＯからなり、第２の絶縁膜は、Ｓｉ−Ｏ／Ｓｉ−Ｃ比が１．０以上であることが好ましい。
【００３２】
本発明に係る半導体装置において、第２の絶縁膜は、ＳｉＣＮからなることが好ましい。
【００３３】
前記の目的を達成するために、本発明に係る半導体装置の製造方法は、基板の上に第１の配線を有する第１の絶縁膜を形成する工程（ａ）と、第１の絶縁膜及び第１の配線の上に、ポロジェンを含む第２の絶縁膜形成用膜を形成する工程（ｂ）と、第２の絶縁膜形成用膜の上に第３の絶縁膜を形成する工程（ｃ）と、第３の絶縁膜に対してキュア処理を行う工程（ｄ）とを備え、工程（ｄ）において、第２の絶縁膜形成用膜に対してキュア処理が施され、第２の絶縁膜形成用膜に含まれるポロジェンが脱離されてなる空孔を含む第２の絶縁膜が形成されることを特徴とする。
【００３４】
本発明に係る半導体装置の製造方法によると、キュア処理時に、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。そのため、第２の絶縁膜の比誘電率が高くなることを防止することができる。そのため、配線間容量が増大することを防止することができるので、配線遅延が増大することを防止することができる。
【００３５】
それと共に、既述の通り、キュア処理時に、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。そのため、第２の絶縁膜に、大きなテンサイルストレスが発生することを抑制することができる。そのため、第２の絶縁膜と第１の配線との密着性が低下することを抑制することができるので、配線信頼性が低下することを抑制することができる。
【００３６】
さらに、キュア処理時に、第２の絶縁膜形成用膜に含まれるポロジェンを脱離させて、ポロジェンが脱離されてなる空孔を含む第２の絶縁膜を形成することができる。そのため、第２の絶縁膜の比誘電率を低くすることができるので、配線間容量を低減することができる。
【００３７】
本発明に係る半導体装置の製造方法において、第３の絶縁膜は、ＳｉＯＣからなり、工程（ｄ）において、第３の絶縁膜は、工程（ｃ）における第３の絶縁膜に比べて、比誘電率が減少し、第３の絶縁膜の比誘電率は、２．５以下であることが好ましい。
【００３８】
本発明に係る半導体装置の製造方法において、工程（ｄ）は、第３の絶縁膜に紫外線を照射する工程であることが好ましい。
【００３９】
このようにすると、キュア処理時に、例えば、紫外線が、第３の絶縁膜を透過し、第２の絶縁膜形成用膜に進入することがあっても、第２の絶縁膜形成用膜に含まれるポロジェンを脱離させることで、第２の絶縁膜形成用膜に進入した紫外線のエネルギーを消費することができる。そのため、第２の絶縁膜形成用膜に進入した紫外線によって、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。
【００４０】
本発明に係る半導体装置の製造方法において、工程（ｄ）は、第３の絶縁膜に電子線を照射する工程であることが好ましい。
【００４１】
このようにすると、キュア処理時に、例えば、電子線が、第３の絶縁膜を透過し、第２の絶縁膜形成用膜に進入することがあっても、第２の絶縁膜形成用膜に含まれるポロジェンを脱離させることで、第２の絶縁膜形成用膜に進入した電子線のエネルギーを消費することができる。そのため、第２の絶縁膜形成用膜に進入した電子線によって、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。
【００４２】
本発明に係る半導体装置の製造方法において、工程（ｄ）は、第３の絶縁膜を熱源に曝す工程であることが好ましい。
【００４３】
このようにすると、キュア処理時に、例えば、第３の絶縁膜に供給された熱が、第２の絶縁膜形成用膜に伝播することがあっても、第２の絶縁膜形成用膜に含まれるポロジェンを脱離させることで、第２の絶縁膜形成用膜に伝播した熱のエネルギーを消費することができる。そのため、第２の絶縁膜形成用膜に伝播した熱によって、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。
【００４４】
本発明に係る半導体装置の製造方法において、工程（ｄ）の後に、第３の絶縁膜の上に、第４の絶縁膜を形成する工程（ｅ）と、第２の絶縁膜、及び第３の絶縁膜の下部領域に形成されたビアホール内に、ビアを形成すると共に、第３の絶縁膜の上部領域、及び第４の絶縁膜に形成された配線溝内に、第２の配線を形成する工程（ｆ）とをさらに備えていることが好ましい。
【００４５】
本発明に係る半導体装置の製造方法において、第２の絶縁膜は、ＳｉＣからなることが好ましい。
【００４６】
本発明に係る半導体装置の製造方法において、工程（ｄ）において、第２の絶縁膜は、第２の絶縁膜形成用膜に比べて、比誘電率が減少し、第２の絶縁膜の比誘電率は、４．０以下であることが好ましい。
【００４７】
本発明に係る半導体装置の製造方法において、工程（ｄ）において、第２の絶縁膜は、膜中の炭素の含有率が厚さ方向に略一定となるように形成されることが好ましい。
【００４８】
本発明に係る半導体装置の製造方法において、工程（ｄ）において、第２の絶縁膜は、膜中の酸素の含有率が厚さ方向に略一定となるように形成されることが好ましい。
【００４９】
本発明に係る半導体装置の製造方法において、工程（ｄ）において、第２の絶縁膜は、第２の絶縁膜形成用膜に比べて、Ｃ／Ｓｉ組成比が０．５％以上減少することが好ましい。
【００５０】
本発明に係る半導体装置の製造方法において、第２の絶縁膜は、ＳｉＣＯからなり、工程（ｄ）において、第２の絶縁膜は、第２の絶縁膜形成用膜に比べて、Ｏ／Ｓｉ組成比が２．０％以上増加することが好ましい。
【００５１】
本発明に係る半導体装置の製造方法において、第２の絶縁膜は、ＳｉＣＮからなり、工程（ｄ）において、第２の絶縁膜は、第２の絶縁膜形成用膜に比べて、Ｎ／Ｓｉ組成比が２．０％以上減少することが好ましい。
【発明の効果】
【００５２】
本発明に係る半導体装置及びその製造方法によると、キュア処理時に、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。そのため、第２の絶縁膜の比誘電率が高くなることを防止することができる。そのため、配線間容量が増大することを防止することができるので、配線遅延が増大することを防止することができる。
【００５３】
それと共に、既述の通り、キュア処理時に、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。そのため、第２の絶縁膜に、大きなテンサイルストレスが発生することを抑制することができる。そのため、第２の絶縁膜と第１の配線との密着性が低下することを抑制することができるので、配線信頼性が低下することを抑制することができる。
【００５４】
さらに、キュア処理時に、第２の絶縁膜形成用膜に含まれるポロジェンを脱離させて、ポロジェンが脱離されてなる空孔を含む第２の絶縁膜を形成することができる。そのため、第２の絶縁膜の比誘電率を低くすることができるので、配線間容量を低減することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施形態に係る半導体装置の構成を示す断面図である。
【図２】(a) 〜(c) は、本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】(a) 〜(c) は、本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】(a) は、ポロジェンを含まないＳｉＣ膜に対し、ＵＶキュア処理を施した場合における、Ｃ，Ｏ含有率と深さとの関係を示すグラフであり、(b) は、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合における、Ｃ，Ｏ含有率と深さとの関係を示すグラフである。
【図５】(a) 〜(c) は、従来の半導体装置の製造方法を工程順に示す断面図である。
【発明を実施するための形態】
【００５６】
以下に、本発明の実施形態について図面を参照しながら説明する。
【００５７】
（一実施形態）
以下に、本発明の一実施形態に係る半導体装置について、図１、図２(a) 〜(c) 、図３(a) 〜(c) 、及び図４(a) 〜(b) を参照しながら説明する。
【００５８】
以下に、本発明の一実施形態に係る半導体装置の構成について、図１を参照しながら説明する。図１は、本実施形態に係る半導体装置の構成を示す断面図である。
【００５９】
図１に示すように、基板（図示せず）の上には、第１の絶縁膜１が形成されている。第１の絶縁膜１の上部領域には、バリアメタル２ａと導電膜２ｂとを有する第１の配線２が形成されている。第１の絶縁膜１及び第１の配線２の上には、空孔（図示せず）を含む第２の絶縁膜３が形成されている。
【００６０】
第２の絶縁膜３の上には、第３の絶縁膜４及び第４の絶縁膜５が順次形成されている。第２の絶縁膜３、及び第３の絶縁膜４の下部領域には、バリアメタル７ａと導電膜７ｂとを有するビア７が形成されている。第３の絶縁膜４の上部領域、及び第４の絶縁膜５には、バリアメタル８ａと導電膜８ｂとを有する第２の配線８が形成されている。第１の配線２と第２の配線８とは、ビア７を介して、互いに電気的に接続している。
【００６１】
第１の絶縁膜１は、例えば、ＳｉＯＣからなる。ここで、「ＳｉＯＣ」とは、ベースにＳｉ−Ｏ骨格を有し、Ｓｉ−Ｏ骨格に−ＣＨ3基が結合されてなる化合物である。
【００６２】
第２の絶縁膜３は、例えば、ＳｉＣ又はＳｉＣＯからなり、比誘電率が、４．０以下である。第２の絶縁膜３が、例えば、ＳｉＣＯからなる場合、第２の絶縁膜３を構成する各原子の原子百分率の値について、ラザフォード後方散乱（ＲＢＳ）法により求めたところ、例えば、Ｓｉ＝３８、Ｏ＝３５、Ｃ＝２７である。ここで、「ＳｉＣ」とは、ベースにＳｉ−Ｃ骨格を有し、Ｓｉ−Ｃ骨格に−ＣＨ3基が結合されてなる化合物である。また、「ＳｉＣＯ」とは、ベースにＳｉ−Ｃ骨格を有し、Ｓｉ−Ｃ骨格にＯが結合されてなる化合物である。
【００６３】
第３の絶縁膜４は、例えば、ＳｉＯＣからなり、比誘電率が、２．５以下である。
【００６４】
第４の絶縁膜５は、例えば、ＳｉＯＣからなり、比誘電率が３．０である。
【００６５】
バリアメタル２ａ，７ａ，８ａは、例えば、窒化タンタル（ＴａＮ）からなる。導電膜２ｂ，７ｂ，８ｂは、例えば、銅（Ｃｕ）からなる。
【００６６】
＜第２の絶縁膜＞
第２の絶縁膜３について、本件発明者が検証したところ、以下に示すことを見出した。
【００６７】
第２の絶縁膜３は、膜中の炭素の含有率が、厚さ方向に略同一である（後述の図４(b)：点線参照）。また、第２の絶縁膜３は、膜中の酸素の含有率が、厚さ方向に略同一である（後述の図４(b)：実線参照）。
【００６８】
第２の絶縁膜３は、密度が約１．２ｇ／ｃｍ3以上約２．０ｇ／ｃｍ3以下である。
【００６９】
第２の絶縁膜３におけるＳｉ−ＣＨ3／Ｓｉ−Ｃ比は、０．０２以上０．１０以下である。
【００７０】
以下に、本発明の一実施形態に係る半導体装置の製造方法について、図２(a) 〜(c) 及び図３(a) 〜(c) を参照しながら説明する。図２(a) 〜図３(c) は、本実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００７１】
まず、図２(a) に示すように、例えば、シリコン（Ｓｉ）からなる基板（図示せず）の上に、例えば、ＳｉＯＣからなる第１の絶縁膜１を形成する。その後、第１の絶縁膜１の上にレジスト（図示せず）を形成した後、リソグラフィ法により、レジストに配線溝パターンを形成し、配線溝パターンが形成されたレジストパターンを形成する。その後、レジストパターンをマスクとして、ドライエッチングにより、第１の絶縁膜１の上部領域に、配線溝を形成した後、アッシングにより、レジストパターンを除去する。その後、スパッタリングにより、配線溝の底面及び側面、並びに第１の絶縁膜１の上に、例えば、ＴａＮからなるバリアメタルを形成した後、電気メッキ法により、第１の絶縁膜１の上に、配線溝内を埋め込むように、例えば、Ｃｕからなる導電膜を形成する。その後、化学的機械的研磨（ＣＭＰ）法により、バリアメタル及び導電膜における配線溝外に形成された部分を除去する。このようにして、配線溝の底面及び側面に形成されたバリアメタル２ａと、配線溝内にバリアメタル２ａを介して埋め込まれた導電膜２ｂとを有する第１の配線２を形成する。
【００７２】
次に、図２(b) に示すように、例えば、化学気相堆積（ＣＶＤ）法により、原料ガスとして、オルガノシラン及びポロジェン等を含むガスを用いて、第１の絶縁膜１及び第１の配線２の上に、例えば、膜厚が５０ｎｍのＳｉＣからなり、ポロジェン（図示せず）を含む第２の絶縁膜形成用膜３Ｘを形成する。このとき、第２の絶縁膜形成用膜３Ｘの比誘電率は、５．０以下である。
【００７３】
次に、ＣＶＤ法により、第２の絶縁膜形成用膜３Ｘの上に、例えば、膜厚が１２５ｎｍのＳｉＯＣからなる第３の絶縁膜４Ｘを形成する。このとき、第３の絶縁膜４Ｘの比誘電率は、３．０以下である。
【００７４】
次に、図２(c) に示すように、第３の絶縁膜４Ｘに紫外線（ＵＶ）を照射し、第３の絶縁膜４に対してキュア処理を行う（以下、「ＵＶキュア処理」と称す）。具体的には例えば、紫外線源が配置された真空チャンバー内において、ヘリウム（Ｈｅ）又はアルゴン（Ａｒ）等のガス雰囲気中、第３の絶縁膜４Ｘに紫外線を照射する。これにより、第３の絶縁膜４の比誘電率を、２．５以下にする。
【００７５】
このとき、ＵＶキュア処理時における紫外線が、第３の絶縁膜４Ｘを透過するため、第３の絶縁膜４Ｘを透過した紫外線が、第２の絶縁膜形成用膜３Ｘに進入し、第２の絶縁膜形成用膜３Ｘに対してＵＶキュア処理が施される。これにより、第２の絶縁膜形成用膜３Ｘに含まれるポロジェンを脱離させて、ポロジェンが脱離されてなる空孔（図示せず）を含む第２の絶縁膜３を形成し、第２の絶縁膜３の比誘電率を、４．０以下にする。
【００７６】
ここで、図２(c) に示す工程において、第２の絶縁膜３は、膜中の炭素の含有率が厚さ方向に略一定となるように形成される（後述の図４(b)：点線参照）。また、第２の絶縁膜３は、膜中の酸素の含有率が厚さ方向に略一定となるように形成される（後述の図４(b)：実線参照）。
【００７７】
またここで、図２(c) に示す工程において、第２の絶縁膜３の密度は、約１．２ｇ／ｃｍ3以上約２．０ｇ／ｃｍ3以下になる。
【００７８】
またここで、図２(c) に示す工程において、第２の絶縁膜３におけるＳｉ−ＣＨ3／Ｓｉ−Ｏ比は、０．０２以上０．１０以下になる。
【００７９】
またここで、第２の絶縁膜３におけるＣ／Ｓｉ組成比は、第２の絶縁膜形成用膜３ＸにおけるＣ／Ｓｉ組成比に比べて、０．５％以上減少する。
【００８０】
ここで、ＵＶキュア処理の条件は、次に示す通りである。例えば、温度：３００℃以上４５０℃以下、圧力：１０×１０-8Ｐａ以上１．０１３２５×１０5Ｐａ以下、雰囲気：窒素を含む雰囲気、ＵＶパワー：１ｋＷ以上１０ｋＷ以下、ＵＶ照射時間：２４０秒以上１２００秒以下である。
【００８１】
次に、図３(a) に示すように、第３の絶縁膜４の上に、例えば、膜厚が６０ｎｍのＳｉＯＣからなる第４の絶縁膜５を形成する。
【００８２】
次に、図３(b) に示すように、第４の絶縁膜５の上に、レジスト（図示せず）を形成した後、リソグラフィ法により、レジストにビアホールパターンを形成し、ビアホールパターンが形成されたレジストパターンを形成する。
【００８３】
その後、レジストパターンをマスクとして、１回目のドライエッチングにより、第４の絶縁膜５及び第３の絶縁膜４におけるレジストパターンのビアホールパターン内に露出する部分を除去し、第４の絶縁膜５及び第３の絶縁膜４を貫通し、第２の絶縁膜３の上面を露出するホールを形成する。その後、２回目のドライエッチングにより、第２の絶縁膜３における該ホール内に露出する部分を除去し、第４の絶縁膜５、第３の絶縁膜４、及び第２の絶縁膜３を貫通し、第１の配線２の上面を露出するホール６を形成する。このように、第２の絶縁膜３は、エッチングストッパ膜として機能する。その後、アッシングにより、レジストパターンを除去する。
【００８４】
次に、図３(c) に示すように、第４の絶縁膜５の上に、レジスト（図示せず）を形成した後、リソグラフィ法により、レジストに配線溝パターンを形成し、配線溝パターンが形成されたレジストパターンを形成する。その後、レジストパターンをマスクとして、ドライエッチングにより、第３の絶縁膜４の上部領域、及び第４の絶縁膜５に、配線溝を形成する。その後、アッシングにより、レジストパターンを除去する。このようにして、第２の絶縁膜３、及び第３の絶縁膜４の下部領域に、第１の配線２の上面を露出するビアホールを形成すると共に、第３の絶縁膜４の上部領域、及び第４の絶縁膜５に、ビアホールと連通する配線溝を形成する。
【００８５】
その後、スパッタリングにより、ビアホールの底面及び側面、配線溝の底面及び側面、並びに第４の絶縁膜５の上に、例えば、ＴａＮからなるバリアメタルを形成した後、電気メッキ法により、第４の絶縁膜５の上に、ビアホール及び配線溝内を埋め込むように、例えば、Ｃｕからなる導電膜を形成する。その後、ＣＭＰ法により、バリアメタル及び導電膜における配線溝外に形成された部分を除去する。このようにして、ビアホールの底面及び側面に形成されたバリアメタル７ａと、ビアホール内にバリアメタル７ａを介して埋め込まれた導電膜７ｂとを有するビア７を形成する。それと共に、配線溝の底面及び側面に形成されたバリアメタル８ａと、配線溝内にバリアメタル８ａを介して埋め込まれた導電膜８ｂとを有する第２の配線８を形成する。
【００８６】
以上のようにして、本実施形態に係る半導体装置を製造することができる。
【００８７】
以下に、第２の絶縁膜３（即ち、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理が施された膜）の物性について、図４(a) 〜(b) 、表１、表２、表３、表４、及び表５を参照しながら説明する。
【００８８】
＜Ｃ含有率，Ｏ含有率＞
ポロジェンを含まないＳｉＣ膜、及びポロジェンを含むＳｉＣ膜の各々に対し、ＵＶキュア処理を施した場合における、Ｃ，Ｏ含有率と深さとの関係について、図４(a) 〜(b) を参照しながら説明する。図４(a) は、ポロジェンを含まないＳｉＣ膜に対し、ＵＶキュア処理を施した場合における、Ｃ，Ｏ含有率と深さとの関係を示すグラフである。一方、図４(b) は、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合における、Ｃ，Ｏ含有率と深さとの関係を示すグラフである。
【００８９】
図４(a) 〜(b) に示す実線は、Ｏ含有率について示し、点線は、Ｃ含有率について示す。
【００９０】
図４(a) 〜(b) に示す横軸は、深さを示す。ここで、「深さＸ」とは、ＵＶキュア処理後のＳｉＣ膜の上面（即ち、ＳｉＣ膜における紫外線が照射される面）を深さ０とし、ＵＶキュア処理後のＳｉＣ膜の下面を深さ１とした場合における、上面からの深さである。
【００９１】
図４(a) 〜(b) に示す縦軸は、Ｃ含有率、又はＯ含有率を示す。ここで、「Ｃ含有率」とは、深さ１のＯ含有量に対する深さＸにおけるＣ含有量を示す。「Ｏ含有率」とは、深さ１のＯ含有量に対する深さＸにおけるＯ含有量を示す。
【００９２】
ポロジェンを含まないＳｉＣ膜に対し、ＵＶキュア処理を施した場合、図４(a) に示すように、深さが０に近付くに従い（言い換えれば、上面に近付くに従い）、Ｃ含有率が減少する一方、深さが０に近付くに従い、Ｏ含有率が増加する。
【００９３】
一方、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合、図４(b) に示すように、略一定のＣ含有率、及び略一定のＯ含有率を示す。
【００９４】
このことから、ポロジェンを含まないＳｉＣ膜に対し、ＵＶキュア処理を施した場合、ＵＶキュア処理後のＳｉＣ膜の上面（即ち、ＳｉＣ膜における紫外線が照射される面）近傍に、Ｓｉ−Ｏ結合が生成することが判る。一方、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合、ＵＶキュア処理後のＳｉＣ膜の上面近傍に、Ｓｉ−Ｏ結合が生成しないことが判る。
【００９５】
このように、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合、ＳｉＣ膜に含まれるポロジェンを脱離させることで、紫外線のエネルギーが消費されるため、ＵＶキュア処理によって、ＳｉＣ膜の上面近傍にＳｉ−Ｏ結合が生成することはない。そのため、ＵＶキュア処理によって、膜中のＣ含有率、及び膜中のＯ含有率が、厚さ方向（深さ方向）に変化する（図４(a) 参照）ことはなく、図４(b) に示すように、膜中のＣ含有率、及び膜中のＯ含有率を、厚さ方向に略一定にすることができる。
【００９６】
＜比誘電率＞
ポロジェンを含まないＳｉＣ膜、及びポロジェンを含むＳｉＣ膜の各々において、ＵＶキュア処理を施す前の比誘電率と、ＵＶキュア処理を施した後の比誘電率とについて、表１を参照しながら説明する。また、ポロジェンを含むＳｉＣ膜において、ＵＶキュア処理を施す前の空孔率と、ＵＶキュア処理を施した後の空孔率とについて、表２を参照しながら説明する。表１は、左側に、ポロジェンを含まないＳｉＣ膜におけるＵＶキュア処理前の比誘電率、ＵＶキュア処理後の比誘電率、これらの差分を示す。一方、表１は、右側に、ポロジェンを含むＳｉＣ膜におけるＵＶキュア処理前の比誘電率、ＵＶキュア処理後の比誘電率、これらの差分を示す。表２は、ポロジェンを含むＳｉＣ膜におけるＵＶキュア処理前の空孔率、及びＵＶキュア処理後の空孔率を示す。ここで、「空孔率」とは、ＳｉＣ膜の全体積における空孔の体積が占める割合をいう。
【００９７】
【表１】
【００９８】
【表２】
【００９９】
表１の左側に示すように、ポロジェンを含まないＳｉＣ膜の場合、ＵＶキュア処理後の比誘電率は、ＵＶキュア処理前の比誘電率に比べて高くなる。この理由は、次に示すものと考えられる。図４(a) から判るように、ＵＶキュア処理後に、ＳｉＣ膜の上面近傍にＳｉ−Ｏ結合が生成したため、ＵＶキュア処理後の比誘電率は、ＵＶキュア処理前の比誘電率に比べて高くなる。
【０１００】
これに対し、表１の右側に示すように、ポロジェンを含むＳｉＣ膜の場合、ＵＶキュア処理後の比誘電率は、ＵＶキュア処理前の比誘電率に比べて低くなる。この理由は、次に示すものと考えられる。図４(b) から判るように、ＵＶキュア処理後に、ＳｉＣ膜の上面近傍にＳｉ−Ｏ結合が生成しなかったため、ＵＶキュア処理後の比誘電率は、ＵＶキュア処理前の比誘電率に比べて高くならない。さらに、表２に示すように、ＵＶキュア処理時に、ＳｉＣ膜に含まれるポロジェンが脱離し、ＳｉＣ膜にポロジェンが脱離されてなる空孔が生成したため、ＵＶキュア処理後の比誘電率は、ＵＶキュア処理前の比誘電率に比べて低くなる。
【０１０１】
このように、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合、ＳｉＣ膜に含まれるポロジェンを脱離させることで、紫外線のエネルギーが消費されるため、ＵＶキュア処理によって、ＳｉＣ膜の上面近傍にＳｉ−Ｏ結合が生成することはない。そのため、表１に示すように、ＵＶキュア処理後の比誘電率が、ＵＶキュア処理前の比誘電率に比べて高くなることを防止することができる。
【０１０２】
さらに、表２に示すように、ＵＶキュア処理によって、ＳｉＣ膜に含まれるポロジェンを脱離させて、ポロジェンが脱離されてなる空孔を含むＳｉＣ膜を形成することができるため、表１に示すように、ＵＶキュア処理後の比誘電率を、ＵＶキュア処理前の比誘電率に比べて低くすることができる。
【０１０３】
＜ストレスの変化率＞
ポロジェンを含まないＳｉＣ膜、及びポロジェンを含むＳｉＣ膜の各々に対し、ＵＶキュア処理を施した場合における、ＵＶキュア処理前後のストレスの変化率について、表３を参照しながら説明する。表３は、左側に、ポロジェンを含まないＳｉＣ膜に対し、ＵＶキュア処理を施した場合における、ＵＶキュア処理前後のストレスの変化率を示す。一方、表３は、右側に、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合における、ＵＶキュア処理前後のストレスの変化率を示す。ここで、「ＵＶキュア処理前後のストレスの変化率」とは、以下に示す式から算出される。式中に登場する「Ｓｂ」とは、ＵＶキュア処理前のＳｉＣ膜に発生するストレスであり、「Ｓａ」とは、ＵＶキュア処理後のＳｉＣ膜に発生するストレスである。
ＵＶキュア処理前後のストレスの変化率＝（Ｓａ−Ｓｂ）／Ｓｂ
【０１０４】
【表３】
【０１０５】
ポロジェンを含まないＳｉＣ膜、及びポロジェンを含むＳｉＣ膜の各々に対し、ＵＶキュア処理を施したところ、何れの膜も、ＵＶキュア処理後に、テンサイルストレス（引っ張り応力）が発生することが判った。
【０１０６】
ポロジェンを含まないＳｉＣ膜におけるストレスの変化率を、１とした場合、ポロジェンを含むＳｉＣ膜におけるストレスの変化率は、０．８３となった。
【０１０７】
このことから、ポロジェンを含まないＳｉＣ膜に対し、ＵＶキュア処理を施した場合、ＵＶキュア処理後のＳｉＣ膜に、比較的大きなテンサイルストレスが発生することが判る。この理由は、次に示すものと考えられる。図４(a) から判るように、ＵＶキュア処理後に、ＳｉＣ膜の上面近傍にＳｉ−Ｏ結合が生成したため、ＳｉＣ膜の上面における応力と、ＳｉＣ膜の下面における応力との間に、比較的大きな差異が発生するので、ＵＶキュア処理後のＳｉＣ膜に、比較的大きなテンサイルストレスが発生する。
【０１０８】
一方、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合、ＵＶキュア処理後のＳｉＣ膜に、比較的小さなテンサイルストレスが発生することが判る。この理由は、次に示すものと考えられる。図４(b) から判るように、ＵＶキュア処理後に、ＳｉＣ膜の上面近傍にＳｉ−Ｏ結合が生成しなかったため、ＳｉＣ膜の上面における応力と、ＳｉＣ膜の下面における応力との間に、比較的大きな差異が発生しないので、ＵＶキュア処理後のＳｉＣ膜に、比較的小さなテンサイルストレスが発生する。
【０１０９】
このように、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合、ＳｉＣ膜に含まれるポロジェンを脱離させることで、紫外線のエネルギーが消費されるため、ＵＶキュア処理によって、ＳｉＣ膜の上面近傍にＳｉ−Ｏ結合が生成することはない。そのため、表３に示すように、ＵＶキュア処理によって、ＳｉＣ膜に、大きなテンサイルストレスが発生することはなく、ＳｉＣ膜に、大きなテンサイルストレスが発生することを抑制することができる。
【０１１０】
＜５０％故障時間＞
ＳｉＣ膜のストレスと、ＳｉＣ膜の下に形成された配線の電気特性との関係について、表４を参照しながら説明する。表４は、ＳｉＣ膜のストレスと、配線のＥＭ（エレクトロマイグレーション）に起因する故障との関係について示す。ここで、表４に示す「５０％故障時間」とは、配線素子の平均故障時間のことである。またここで、表４に示す「−１００[ＭＰａ]」とは、１００[ＭＰａ]のコンプレッシブストレス（圧縮応力）であることを意味する。一方、「＋３００[ＭＰａ]」とは、３００[ＭＰａ]のテンサイルストレスであることを意味する。
【０１１１】
【表４】
【０１１２】
表４に示すように、ＳｉＣ膜のストレスが１００ＭＰａのコンプレッシブストレスの場合における５０％故障時間を、１とした場合、ＳｉＣ膜のストレスが３００ＭＰａのテンサイルストレスの場合における５０％故障時間は、０．１４となった。
【０１１３】
表４に示すように、ＳｉＣ膜のストレスがテンサイルストレスの場合、ＳｉＣ膜のストレスがコンプレッシブストレスの場合に比べて、５０％故障時間が、短くなることが判る。この理由は、次に示すものと考えられる。ＳｉＣ膜のストレスがテンサイルストレスの場合、ＳｉＣ膜に、上方向（即ち、配線から引き離される方向）に引っ張る応力が発生する。そのため、配線とＳｉＣ膜との密着性が低下し、配線のＥＭ試験によりＳｉＣ膜と配線間にボイドが発生する。そのため、ＳｉＣ膜のストレスがテンサイルストレスの場合、コンプレッシブストレスの場合に比べて、５０％故障時間が短くなる。
【０１１４】
即ち、テンサイルストレスが大きくない方が故障し難いため、ポロジェンを含むＳｉＣ膜に対してＵＶキュア処理を施したＳｉＣ膜の方が、ポロジェンを含まないＳｉＣ膜に対してＵＶキュア処理を施したＳｉＣ膜よりも好ましいことが判る。
【０１１５】
＜配線間容量＞
第２の絶縁膜形成用膜として、ポロジェンを含まないＳｉＣ膜を用いて製造された半導体装置、及び第２の絶縁膜形成用膜として、ポロジェンを含むＳｉＣ膜を用いて製造された半導体装置（即ち、本実施形態に係る半導体装置）の各々における配線間容量について、表５を参照しながら説明する。表５は、ポロジェンを含まないＳｉＣ膜を用いて製造された半導体装置における配線間容量、及びポロジェンを含むＳｉＣ膜を用いて製造された半導体装置における配線間容量を示す。
【０１１６】
【表５】
【０１１７】
表５に示すように、ポロジェンを含むＳｉＣ膜を用いて製造された半導体装置の場合、ポロジェンを含まないＳｉＣ膜を用いて製造された半導体装置の場合に比べて、配線間容量を約１０％低減することができる。
【０１１８】
本実施形態によると、ＵＶキュア処理時に、紫外線が、第３の絶縁膜４Ｘを透過し、第３の絶縁膜４Ｘの下に形成された第２の絶縁膜形成用膜３Ｘに進入することがあっても、第２の絶縁膜形成用膜３Ｘに含まれるポロジェンを脱離させることで、第２の絶縁膜形成用膜３Ｘに進入した紫外線のエネルギーを消費することができる。そのため、第２の絶縁膜形成用膜３Ｘに進入した紫外線によって、第２の絶縁膜３の上面近傍に、Ｓｉ−Ｏ結合が生成することはない。そのため、第２の絶縁膜３の比誘電率が高くなることを防止することができる（表１参照）。そのため、配線間容量が増大することを防止することができるので、配線遅延が増大することを防止することができる。
【０１１９】
それと共に、既述の通り、第２の絶縁膜形成用膜３Ｘに進入した紫外線によって、第２の絶縁膜３の上面近傍に、Ｓｉ−Ｏ結合が生成することはない。そのため、第２の絶縁膜３に、大きなテンサイルストレスが発生することを抑制することができる（表３参照）。そのため、第２の絶縁膜３と、第２の絶縁膜３の下に形成された第１の配線２との密着性が低下することを抑制することができるので、配線信頼性が低下することを抑制することができる。
【０１２０】
さらに、ＵＶキュア処理時に、第２の絶縁膜形成用膜３Ｘに含まれるポロジェンを脱離させて、ポロジェンが脱離されてなる空孔を含む第２の絶縁膜３を形成することができる。そのため、第２の絶縁膜３の比誘電率を低くすることができるので（表１参照）、配線間容量を低減することができる（表５参照）。
【０１２１】
なお、本実施形態では、第３の絶縁膜４に対して行うキュア処理として、第３の絶縁膜４に紫外線を照射する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
【０１２２】
第１に例えば、キュア処理として、第３の絶縁膜に電子線を照射してもよい。ここで、電子線照射の条件は、次に示す通りである。例えば、温度：３００℃以上４５０℃以下、圧力：１０×１０-8Ｐａ以上１０×１０-4Ｐａ以下、雰囲気：ヘリウムを含む雰囲気、電子線パワー：１０ｋＷ以上３０ｋＷ以下、電子線照射時間：６０秒以上１８０秒以下である。
【０１２３】
第２に例えば、キュア処理として、第３の絶縁膜を熱源に曝してもよい。ここで、熱暴露の条件は、次に示す通りである。例えば、温度：６００℃以上１２００℃以下、圧力：１０×１０-4Ｐａ以上１．０１３２５×１０5Ｐａ以下、雰囲気：ヘリウム、窒素、又は水素を含む雰囲気、暴露時間：１０分以上３０分以下である。
【０１２４】
本実施形態では、ＳｉＣからなる第２の絶縁膜形成用膜３Ｘを用いて、ＳｉＣからなる第２の絶縁膜３を形成する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
【０１２５】
−ＳｉＣＯ−
第１に例えば、ＳｉＣＯからなる第２の絶縁膜形成用膜を用いて、ＳｉＣＯからなる第２の絶縁膜を形成してもよい。ここで、「ＳｉＣＯ」とは、ベースにＳｉ−Ｃ骨格を有し、Ｓｉ−Ｃ骨格にＯが結合されてなる化合物である。
【０１２６】
ＣＶＤ法によるＳｉＣＯからなる第２の絶縁膜形成用膜の形成条件は、次に示す通りである。例えば、成膜温度：２００〜３００℃、テトラメチルシラン：３００ｓｃｃｍ、二酸化炭素（ＣＯ2）：１９００ｓｃｃｍ（standard cubic centimeter per minute）、環状Ｃ10Ｈ16：８００ｓｃｃｍ、ヘリウム（Ｈｅ）：１５００〜３０００ｓｃｃｍ、成膜圧力：５３３Ｐａ、ＲＦ電力：４５０Ｗ（高周波２７．１ＭＨｚ）、ＲＦ電力：１００Ｗ（低周波１３．５６ＭＨｚ）である。
【０１２７】
第２の絶縁膜は、密度が約１．２ｇ／ｃｍ3以上約２．０ｇ／ｃｍ3以下である。
【０１２８】
第２の絶縁膜におけるＳｉ−Ｏ／Ｓｉ−Ｃ比は、１．０以上である。
【０１２９】
第２の絶縁膜におけるＣ／Ｓｉ組成比は、第２の絶縁膜形成用膜におけるＣ／Ｓｉ組成比に比べて、０．５％以上減少する。
【０１３０】
第２の絶縁膜におけるＯ／Ｓｉ組成比は、第２の絶縁膜形成用膜におけるＯ／Ｓｉ組成比に比べて、２．０％以上増加する。
【０１３１】
−ＳｉＣＮ−
第２に例えば、ＳｉＣＮからなる第２の絶縁膜形成用膜を用いて、ＳｉＣＮからなる第２の絶縁膜を形成してもよい。ここで、「ＳｉＣＮ」とは、ベースにＳｉ−Ｃ骨格を有し、Ｓｉ−Ｃ骨格にＮが結合されてなる化合物である。
【０１３２】
ＣＶＤ法によるＳｉＣＮからなる第２の絶縁膜形成用膜の形成条件は、次に示す通りである。例えば、成膜温度：２００〜３００℃、テトラメチルシラン：２２０ｓｃｃｍ、アンモニア（ＮＨ3）：２５０ｓｃｃｍ、環状Ｃ10Ｈ16：８００ｓｃｃｍ、Ｈｅ：１５００〜３０００ｓｃｃｍ、成膜圧力：６６５Ｐａ、ＲＦ電力：５５０Ｗ（高周波２７．１ＭＨｚ）、ＲＦ電力：７０Ｗ（低周波１３．５６ＭＨｚ）である。
【０１３３】
第２の絶縁膜は、密度が約１．２ｇ／ｃｍ3以上約２．０ｇ／ｃｍ3以下である。
【０１３４】
第２の絶縁膜におけるＣ／Ｓｉ組成比は、第２の絶縁膜形成用膜におけるＣ／Ｓｉ組成比に比べて、０．５％以上減少する。
【０１３５】
第２の絶縁膜におけるＮ／Ｓｉ組成比は、第２の絶縁膜形成用膜におけるＮ／Ｓｉ組成比に比べて、２．０％以上減少する。
【０１３６】
また、本実施形態では、第２の絶縁膜３が、ＳｉＣ膜からなる場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、第２の絶縁膜の上面又は下面に、ＳｉＣＮ膜を形成してもよい。
【産業上の利用可能性】
【０１３７】
本発明は、被膜に対して行うキュア処理時に、被膜の下に形成された膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が形成されることはないため、配線遅延の増大を防止すると共に、配線信頼性の低下を抑制することができるので、被膜を有する半導体装置及びその製造方法に有用である。
【符号の説明】
【０１３８】
１ 第１の絶縁膜
２ 第１の配線
２ａ バリアメタル
２ｂ 導電膜
３ 第２の絶縁膜
３Ｘ 第２の絶縁膜形成用膜
４，４Ｘ 第３の絶縁膜
５ 第４の絶縁膜
６ ホール
７ ビア
７ａ バリアメタル
７ｂ 導電膜
８ 第２の配線
８ａ バリアメタル
８ｂ 導電膜
【技術分野】
【０００１】
本発明は、半導体装置及びその製造方法に関する。
【背景技術】
【０００２】
近年、半導体集積回路の高集積化に伴い、配線パターンが高密度化し、配線間に生じる寄生容量が増大している。配線間の寄生容量が増大すると、信号の配線遅延が生じるため、高速動作が必要な半導体集積回路においては、配線間の寄生容量の低減が重要課題となっている。そのため、配線間の寄生容量を低減するために、配線間の絶縁膜の比誘電率の低減が行われている。
【０００３】
従来、配線間の絶縁膜として、比誘電率が３．９〜４．２のシリコン酸化膜（ＳｉＯ2膜）、又は比誘電率が３．５〜３．８のフッ素（Ｆ）を含有するＳｉＯ2膜が多用されてきた。また近年、一部の半導体集積回路においては、配線間の絶縁膜として、比誘電率が３．０以下のＳｉＯＣ膜が用いられている。
【０００４】
現在、配線間の寄生容量をより低減するために、多孔質シリカ膜を、配線間の絶縁膜として用いることが提案されている。ここで、多孔質シリカ膜は、機械的強度が弱いため、多孔質シリカ膜の機械的強度を向上させる方法として、多孔質シリカ膜に紫外線を照射し、多孔質シリカ膜に対して硬化処理を行う方法が提案されている。しかしながら、この方法では、次に示す問題がある。硬化処理時に、多孔質シリカ膜を透過した紫外線が、多孔質シリカ膜の下に形成された膜に進入するため、多孔質シリカ膜の下に形成された膜が劣化するという問題がある。そこで、多孔質シリカ膜の下に形成された膜が劣化するのを抑制しながら、多孔質シリカ膜の機械的強度を向上させることを目的に、多孔質シリカ膜と多孔質シリカ膜の下に形成された膜との間に、紫外線透過抑制膜を設ける技術が提案されている（例えば、特許文献１参照）。
【０００５】
以下に、特許文献１に記載の従来の半導体装置の製造方法について、図５(a) 〜(c) を参照しながら説明する。図５(a) 〜(c) は、従来の半導体装置の製造方法を工程順に示す断面図である。
【０００６】
まず、図５(a) に示すように、基板１００の上に、膜厚が１３０ｎｍのＳｉＯＣ膜１０１を形成する。その後、ＳｉＯＣ膜１０１の上に、膜厚が３０ｎｍのＳｉＣＮ膜からなる紫外線透過抑制膜１０２を形成する。その後、紫外線透過抑制膜１０２の上に、膜厚が１３０ｎｍの多孔質シリカ膜１０３を形成する。その後、多孔質シリカ膜１０３に紫外線を照射し、多孔質シリカ膜１０３に対して硬化処理を行う。
【０００７】
次に、図５(b) に示すように、エッチングにより、多孔質シリカ膜１０３、紫外線透過抑制膜１０２、及びＳｉＯＣ膜１０１を貫通し、基板１００の上面を露出するホール１０４を形成する。
【０００８】
次に、図５(c) に示すように、エッチングにより、多孔質シリカ膜１０３に、配線溝を形成する。このようにして、ＳｉＯＣ膜１０１、及び紫外線透過抑制膜１０２に、ビアホールを形成すると共に、多孔質シリカ膜１０３に、ビアホールと連通する配線溝を形成する。
【０００９】
次に、ビアホールの底面及び側面、配線溝の底面及び側面、並びに多孔質シリカ膜１０３の上に、バリアメタル膜を形成する。その後、多孔質シリカ膜１０３の上に、ビアホール及び配線溝内を埋め込むように、導電膜を形成する。その後、ＣＭＰ法により、バリアメタル、及び導電膜における配線溝外に形成された部分を除去する。このようにして、ビアホールの底面及び側面に形成されたバリアメタル１０５ａと、ビアホール内にバリアメタル１０５ａを介して埋め込まれた導電膜１０５ｂとを有するビア１０５を形成する。それと共に、配線溝の底面及び側面に形成されたバリアメタル１０６ａと、配線溝内にバリアメタル１０６ａを介して埋め込まれた導電膜１０６ｂとを有する配線１０６を形成する。
【００１０】
以上のようにして、従来の半導体装置を製造する。
【００１１】
また現在、配線間の寄生容量をより低減するために、比誘電率が２．５以下に低減されたＳｉＯＣ膜を、配線間の絶縁膜として用いることが提案されている。ここで、比誘電率が２．５以下に低減されたＳｉＯＣ膜の形成方法は、次に示す通りである。比誘電率が３．０以下のＳｉＯＣ膜の形成後に、ＳｉＯＣ膜に紫外線を照射し、ＳｉＯＣ膜に対してＵＶキュア処理を行うことにより、比誘電率が２．５以下に低減されたＳｉＯＣ膜を形成する。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】特開２００８−２１８００号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、本件発明者が鋭意検討を重ねたところ、比誘電率が２．５以下に低減されたＳｉＯＣ膜を、配線間の絶縁膜として用いた半導体装置の場合、以下に示す問題があることを見出した。
【００１４】
ＳｉＯＣ膜に対して行うＵＶキュア処理時に、ＳｉＯＣ膜を透過した紫外線が、ＳｉＯＣ膜の下に形成された膜に進入するため、ＳｉＯＣ膜の下に形成された膜に対してＵＶキュア処理が施される。
【００１５】
例えば、ＳｉＯＣ膜の下に形成された膜がＳｉＣ膜の場合、ＳｉＣ膜の比誘電率が、高くなる（後述の表１の左側参照）。ＳｉＣ膜の比誘電率が高くなると、配線間容量が増大するため、配線遅延が増大するという問題がある。
【００１６】
さらに、ＳｉＯＣ膜の下に形成された膜がＳｉＣ膜の場合、ＳｉＣ膜に、大きなテンサイルストレス（引っ張り応力）が発生する（後述の表３の左側参照）。ＳｉＣ膜に大きなテンサイルストレスが発生すると、ＳｉＣ膜と、ＳｉＣ膜の下に形成された配線との密着性が低下するため、配線にＥＭ（エレクトロマイグレーション）が発生し、配線信頼性が低下するという問題がある。
【００１７】
このように、ＳｉＯＣ膜に対して行うＵＶキュア処理時に、ＳｉＯＣ膜を透過した紫外線が、ＳｉＯＣ膜の下に形成された膜（例えば、ＳｉＣ膜）に進入し、ＳｉＯＣ膜の下に形成された膜に対してＵＶキュア処理が施されると、配線遅延の増大、及び配線信頼性の低下を招くという問題がある。
【００１８】
前記に鑑み、本発明の目的は、配線遅延の増大を防止すると共に、配線信頼性の低下を抑制することである。
【課題を解決するための手段】
【００１９】
前記の目的を達成するために、本発明に係る半導体装置は、基板の上に形成され、第１の配線を有する第１の絶縁膜と、第１の絶縁膜及び第１の配線の上に形成された第２の絶縁膜と、第２の絶縁膜の上に形成された第３の絶縁膜とを備え、第２の絶縁膜は、空孔を含んでいることを特徴とする。
【００２０】
本発明に係る半導体装置によると、第３の絶縁膜に対して行うキュア処理時に、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。そのため、第２の絶縁膜の比誘電率が高くなることを防止することができる。そのため、配線間容量が増大することを防止することができるので、配線遅延が増大することを防止することができる。
【００２１】
それと共に、既述の通り、第３の絶縁膜に対して行うキュア処理時に、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。そのため、第２の絶縁膜に、大きなテンサイルストレス（引っ張り応力）が発生することを抑制することができる。そのため、第２の絶縁膜と、第１の配線との密着性が低下することを抑制することができるので、配線信頼性が低下することを抑制することができる。
【００２２】
さらに、第２の絶縁膜は、空孔を含んでいるため、第２の絶縁膜の比誘電率を低くすることができるため、配線間容量を低減することができる。
【００２３】
本発明に係る半導体装置において、第３の絶縁膜は、ＳｉＯＣからなり、第３の絶縁膜は、比誘電率が２．５以下であることが好ましい。
【００２４】
本発明に係る半導体装置において、第３の絶縁膜の上に形成された第４の絶縁膜をさらに備え、第２の絶縁膜、及び第３の絶縁膜の下部領域には、ビアが形成され、第３の絶縁膜の上部領域、及び第４の絶縁膜には、第２の配線が形成され、第１の配線と第２の配線とは、ビアを介して、互いに電気的に接続されていることが好ましい。
【００２５】
本発明に係る半導体装置において、第２の絶縁膜は、ＳｉＣからなることが好ましい。
【００２６】
本発明に係る半導体装置において、第２の絶縁膜は、比誘電率が４．０以下であることが好ましい。
【００２７】
本発明に係る半導体装置において、第２の絶縁膜は、膜中の炭素の含有率が厚さ方向に略一定であることが好ましい。
【００２８】
本発明に係る半導体装置において、第２の絶縁膜は、膜中の酸素の含有率が厚さ方向に略一定であることが好ましい。
【００２９】
本発明に係る半導体装置において、第２の絶縁膜は、密度が約１．２ｇ／ｃｍ3以上約２．０ｇ／ｃｍ3以下であることが好ましい。
【００３０】
本発明に係る半導体装置において、第２の絶縁膜は、Ｓｉ−ＣＨ3／Ｓｉ−Ｃ比が０．０２以上０．１０以下であることが好ましい。
【００３１】
本発明に係る半導体装置において、第２の絶縁膜は、ＳｉＣＯからなり、第２の絶縁膜は、Ｓｉ−Ｏ／Ｓｉ−Ｃ比が１．０以上であることが好ましい。
【００３２】
本発明に係る半導体装置において、第２の絶縁膜は、ＳｉＣＮからなることが好ましい。
【００３３】
前記の目的を達成するために、本発明に係る半導体装置の製造方法は、基板の上に第１の配線を有する第１の絶縁膜を形成する工程（ａ）と、第１の絶縁膜及び第１の配線の上に、ポロジェンを含む第２の絶縁膜形成用膜を形成する工程（ｂ）と、第２の絶縁膜形成用膜の上に第３の絶縁膜を形成する工程（ｃ）と、第３の絶縁膜に対してキュア処理を行う工程（ｄ）とを備え、工程（ｄ）において、第２の絶縁膜形成用膜に対してキュア処理が施され、第２の絶縁膜形成用膜に含まれるポロジェンが脱離されてなる空孔を含む第２の絶縁膜が形成されることを特徴とする。
【００３４】
本発明に係る半導体装置の製造方法によると、キュア処理時に、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。そのため、第２の絶縁膜の比誘電率が高くなることを防止することができる。そのため、配線間容量が増大することを防止することができるので、配線遅延が増大することを防止することができる。
【００３５】
それと共に、既述の通り、キュア処理時に、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。そのため、第２の絶縁膜に、大きなテンサイルストレスが発生することを抑制することができる。そのため、第２の絶縁膜と第１の配線との密着性が低下することを抑制することができるので、配線信頼性が低下することを抑制することができる。
【００３６】
さらに、キュア処理時に、第２の絶縁膜形成用膜に含まれるポロジェンを脱離させて、ポロジェンが脱離されてなる空孔を含む第２の絶縁膜を形成することができる。そのため、第２の絶縁膜の比誘電率を低くすることができるので、配線間容量を低減することができる。
【００３７】
本発明に係る半導体装置の製造方法において、第３の絶縁膜は、ＳｉＯＣからなり、工程（ｄ）において、第３の絶縁膜は、工程（ｃ）における第３の絶縁膜に比べて、比誘電率が減少し、第３の絶縁膜の比誘電率は、２．５以下であることが好ましい。
【００３８】
本発明に係る半導体装置の製造方法において、工程（ｄ）は、第３の絶縁膜に紫外線を照射する工程であることが好ましい。
【００３９】
このようにすると、キュア処理時に、例えば、紫外線が、第３の絶縁膜を透過し、第２の絶縁膜形成用膜に進入することがあっても、第２の絶縁膜形成用膜に含まれるポロジェンを脱離させることで、第２の絶縁膜形成用膜に進入した紫外線のエネルギーを消費することができる。そのため、第２の絶縁膜形成用膜に進入した紫外線によって、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。
【００４０】
本発明に係る半導体装置の製造方法において、工程（ｄ）は、第３の絶縁膜に電子線を照射する工程であることが好ましい。
【００４１】
このようにすると、キュア処理時に、例えば、電子線が、第３の絶縁膜を透過し、第２の絶縁膜形成用膜に進入することがあっても、第２の絶縁膜形成用膜に含まれるポロジェンを脱離させることで、第２の絶縁膜形成用膜に進入した電子線のエネルギーを消費することができる。そのため、第２の絶縁膜形成用膜に進入した電子線によって、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。
【００４２】
本発明に係る半導体装置の製造方法において、工程（ｄ）は、第３の絶縁膜を熱源に曝す工程であることが好ましい。
【００４３】
このようにすると、キュア処理時に、例えば、第３の絶縁膜に供給された熱が、第２の絶縁膜形成用膜に伝播することがあっても、第２の絶縁膜形成用膜に含まれるポロジェンを脱離させることで、第２の絶縁膜形成用膜に伝播した熱のエネルギーを消費することができる。そのため、第２の絶縁膜形成用膜に伝播した熱によって、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。
【００４４】
本発明に係る半導体装置の製造方法において、工程（ｄ）の後に、第３の絶縁膜の上に、第４の絶縁膜を形成する工程（ｅ）と、第２の絶縁膜、及び第３の絶縁膜の下部領域に形成されたビアホール内に、ビアを形成すると共に、第３の絶縁膜の上部領域、及び第４の絶縁膜に形成された配線溝内に、第２の配線を形成する工程（ｆ）とをさらに備えていることが好ましい。
【００４５】
本発明に係る半導体装置の製造方法において、第２の絶縁膜は、ＳｉＣからなることが好ましい。
【００４６】
本発明に係る半導体装置の製造方法において、工程（ｄ）において、第２の絶縁膜は、第２の絶縁膜形成用膜に比べて、比誘電率が減少し、第２の絶縁膜の比誘電率は、４．０以下であることが好ましい。
【００４７】
本発明に係る半導体装置の製造方法において、工程（ｄ）において、第２の絶縁膜は、膜中の炭素の含有率が厚さ方向に略一定となるように形成されることが好ましい。
【００４８】
本発明に係る半導体装置の製造方法において、工程（ｄ）において、第２の絶縁膜は、膜中の酸素の含有率が厚さ方向に略一定となるように形成されることが好ましい。
【００４９】
本発明に係る半導体装置の製造方法において、工程（ｄ）において、第２の絶縁膜は、第２の絶縁膜形成用膜に比べて、Ｃ／Ｓｉ組成比が０．５％以上減少することが好ましい。
【００５０】
本発明に係る半導体装置の製造方法において、第２の絶縁膜は、ＳｉＣＯからなり、工程（ｄ）において、第２の絶縁膜は、第２の絶縁膜形成用膜に比べて、Ｏ／Ｓｉ組成比が２．０％以上増加することが好ましい。
【００５１】
本発明に係る半導体装置の製造方法において、第２の絶縁膜は、ＳｉＣＮからなり、工程（ｄ）において、第２の絶縁膜は、第２の絶縁膜形成用膜に比べて、Ｎ／Ｓｉ組成比が２．０％以上減少することが好ましい。
【発明の効果】
【００５２】
本発明に係る半導体装置及びその製造方法によると、キュア処理時に、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。そのため、第２の絶縁膜の比誘電率が高くなることを防止することができる。そのため、配線間容量が増大することを防止することができるので、配線遅延が増大することを防止することができる。
【００５３】
それと共に、既述の通り、キュア処理時に、第２の絶縁膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が生成することはない。そのため、第２の絶縁膜に、大きなテンサイルストレスが発生することを抑制することができる。そのため、第２の絶縁膜と第１の配線との密着性が低下することを抑制することができるので、配線信頼性が低下することを抑制することができる。
【００５４】
さらに、キュア処理時に、第２の絶縁膜形成用膜に含まれるポロジェンを脱離させて、ポロジェンが脱離されてなる空孔を含む第２の絶縁膜を形成することができる。そのため、第２の絶縁膜の比誘電率を低くすることができるので、配線間容量を低減することができる。
【図面の簡単な説明】
【００５５】
【図１】本発明の一実施形態に係る半導体装置の構成を示す断面図である。
【図２】(a) 〜(c) は、本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図３】(a) 〜(c) は、本発明の一実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【図４】(a) は、ポロジェンを含まないＳｉＣ膜に対し、ＵＶキュア処理を施した場合における、Ｃ，Ｏ含有率と深さとの関係を示すグラフであり、(b) は、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合における、Ｃ，Ｏ含有率と深さとの関係を示すグラフである。
【図５】(a) 〜(c) は、従来の半導体装置の製造方法を工程順に示す断面図である。
【発明を実施するための形態】
【００５６】
以下に、本発明の実施形態について図面を参照しながら説明する。
【００５７】
（一実施形態）
以下に、本発明の一実施形態に係る半導体装置について、図１、図２(a) 〜(c) 、図３(a) 〜(c) 、及び図４(a) 〜(b) を参照しながら説明する。
【００５８】
以下に、本発明の一実施形態に係る半導体装置の構成について、図１を参照しながら説明する。図１は、本実施形態に係る半導体装置の構成を示す断面図である。
【００５９】
図１に示すように、基板（図示せず）の上には、第１の絶縁膜１が形成されている。第１の絶縁膜１の上部領域には、バリアメタル２ａと導電膜２ｂとを有する第１の配線２が形成されている。第１の絶縁膜１及び第１の配線２の上には、空孔（図示せず）を含む第２の絶縁膜３が形成されている。
【００６０】
第２の絶縁膜３の上には、第３の絶縁膜４及び第４の絶縁膜５が順次形成されている。第２の絶縁膜３、及び第３の絶縁膜４の下部領域には、バリアメタル７ａと導電膜７ｂとを有するビア７が形成されている。第３の絶縁膜４の上部領域、及び第４の絶縁膜５には、バリアメタル８ａと導電膜８ｂとを有する第２の配線８が形成されている。第１の配線２と第２の配線８とは、ビア７を介して、互いに電気的に接続している。
【００６１】
第１の絶縁膜１は、例えば、ＳｉＯＣからなる。ここで、「ＳｉＯＣ」とは、ベースにＳｉ−Ｏ骨格を有し、Ｓｉ−Ｏ骨格に−ＣＨ3基が結合されてなる化合物である。
【００６２】
第２の絶縁膜３は、例えば、ＳｉＣ又はＳｉＣＯからなり、比誘電率が、４．０以下である。第２の絶縁膜３が、例えば、ＳｉＣＯからなる場合、第２の絶縁膜３を構成する各原子の原子百分率の値について、ラザフォード後方散乱（ＲＢＳ）法により求めたところ、例えば、Ｓｉ＝３８、Ｏ＝３５、Ｃ＝２７である。ここで、「ＳｉＣ」とは、ベースにＳｉ−Ｃ骨格を有し、Ｓｉ−Ｃ骨格に−ＣＨ3基が結合されてなる化合物である。また、「ＳｉＣＯ」とは、ベースにＳｉ−Ｃ骨格を有し、Ｓｉ−Ｃ骨格にＯが結合されてなる化合物である。
【００６３】
第３の絶縁膜４は、例えば、ＳｉＯＣからなり、比誘電率が、２．５以下である。
【００６４】
第４の絶縁膜５は、例えば、ＳｉＯＣからなり、比誘電率が３．０である。
【００６５】
バリアメタル２ａ，７ａ，８ａは、例えば、窒化タンタル（ＴａＮ）からなる。導電膜２ｂ，７ｂ，８ｂは、例えば、銅（Ｃｕ）からなる。
【００６６】
＜第２の絶縁膜＞
第２の絶縁膜３について、本件発明者が検証したところ、以下に示すことを見出した。
【００６７】
第２の絶縁膜３は、膜中の炭素の含有率が、厚さ方向に略同一である（後述の図４(b)：点線参照）。また、第２の絶縁膜３は、膜中の酸素の含有率が、厚さ方向に略同一である（後述の図４(b)：実線参照）。
【００６８】
第２の絶縁膜３は、密度が約１．２ｇ／ｃｍ3以上約２．０ｇ／ｃｍ3以下である。
【００６９】
第２の絶縁膜３におけるＳｉ−ＣＨ3／Ｓｉ−Ｃ比は、０．０２以上０．１０以下である。
【００７０】
以下に、本発明の一実施形態に係る半導体装置の製造方法について、図２(a) 〜(c) 及び図３(a) 〜(c) を参照しながら説明する。図２(a) 〜図３(c) は、本実施形態に係る半導体装置の製造方法を工程順に示す断面図である。
【００７１】
まず、図２(a) に示すように、例えば、シリコン（Ｓｉ）からなる基板（図示せず）の上に、例えば、ＳｉＯＣからなる第１の絶縁膜１を形成する。その後、第１の絶縁膜１の上にレジスト（図示せず）を形成した後、リソグラフィ法により、レジストに配線溝パターンを形成し、配線溝パターンが形成されたレジストパターンを形成する。その後、レジストパターンをマスクとして、ドライエッチングにより、第１の絶縁膜１の上部領域に、配線溝を形成した後、アッシングにより、レジストパターンを除去する。その後、スパッタリングにより、配線溝の底面及び側面、並びに第１の絶縁膜１の上に、例えば、ＴａＮからなるバリアメタルを形成した後、電気メッキ法により、第１の絶縁膜１の上に、配線溝内を埋め込むように、例えば、Ｃｕからなる導電膜を形成する。その後、化学的機械的研磨（ＣＭＰ）法により、バリアメタル及び導電膜における配線溝外に形成された部分を除去する。このようにして、配線溝の底面及び側面に形成されたバリアメタル２ａと、配線溝内にバリアメタル２ａを介して埋め込まれた導電膜２ｂとを有する第１の配線２を形成する。
【００７２】
次に、図２(b) に示すように、例えば、化学気相堆積（ＣＶＤ）法により、原料ガスとして、オルガノシラン及びポロジェン等を含むガスを用いて、第１の絶縁膜１及び第１の配線２の上に、例えば、膜厚が５０ｎｍのＳｉＣからなり、ポロジェン（図示せず）を含む第２の絶縁膜形成用膜３Ｘを形成する。このとき、第２の絶縁膜形成用膜３Ｘの比誘電率は、５．０以下である。
【００７３】
次に、ＣＶＤ法により、第２の絶縁膜形成用膜３Ｘの上に、例えば、膜厚が１２５ｎｍのＳｉＯＣからなる第３の絶縁膜４Ｘを形成する。このとき、第３の絶縁膜４Ｘの比誘電率は、３．０以下である。
【００７４】
次に、図２(c) に示すように、第３の絶縁膜４Ｘに紫外線（ＵＶ）を照射し、第３の絶縁膜４に対してキュア処理を行う（以下、「ＵＶキュア処理」と称す）。具体的には例えば、紫外線源が配置された真空チャンバー内において、ヘリウム（Ｈｅ）又はアルゴン（Ａｒ）等のガス雰囲気中、第３の絶縁膜４Ｘに紫外線を照射する。これにより、第３の絶縁膜４の比誘電率を、２．５以下にする。
【００７５】
このとき、ＵＶキュア処理時における紫外線が、第３の絶縁膜４Ｘを透過するため、第３の絶縁膜４Ｘを透過した紫外線が、第２の絶縁膜形成用膜３Ｘに進入し、第２の絶縁膜形成用膜３Ｘに対してＵＶキュア処理が施される。これにより、第２の絶縁膜形成用膜３Ｘに含まれるポロジェンを脱離させて、ポロジェンが脱離されてなる空孔（図示せず）を含む第２の絶縁膜３を形成し、第２の絶縁膜３の比誘電率を、４．０以下にする。
【００７６】
ここで、図２(c) に示す工程において、第２の絶縁膜３は、膜中の炭素の含有率が厚さ方向に略一定となるように形成される（後述の図４(b)：点線参照）。また、第２の絶縁膜３は、膜中の酸素の含有率が厚さ方向に略一定となるように形成される（後述の図４(b)：実線参照）。
【００７７】
またここで、図２(c) に示す工程において、第２の絶縁膜３の密度は、約１．２ｇ／ｃｍ3以上約２．０ｇ／ｃｍ3以下になる。
【００７８】
またここで、図２(c) に示す工程において、第２の絶縁膜３におけるＳｉ−ＣＨ3／Ｓｉ−Ｏ比は、０．０２以上０．１０以下になる。
【００７９】
またここで、第２の絶縁膜３におけるＣ／Ｓｉ組成比は、第２の絶縁膜形成用膜３ＸにおけるＣ／Ｓｉ組成比に比べて、０．５％以上減少する。
【００８０】
ここで、ＵＶキュア処理の条件は、次に示す通りである。例えば、温度：３００℃以上４５０℃以下、圧力：１０×１０-8Ｐａ以上１．０１３２５×１０5Ｐａ以下、雰囲気：窒素を含む雰囲気、ＵＶパワー：１ｋＷ以上１０ｋＷ以下、ＵＶ照射時間：２４０秒以上１２００秒以下である。
【００８１】
次に、図３(a) に示すように、第３の絶縁膜４の上に、例えば、膜厚が６０ｎｍのＳｉＯＣからなる第４の絶縁膜５を形成する。
【００８２】
次に、図３(b) に示すように、第４の絶縁膜５の上に、レジスト（図示せず）を形成した後、リソグラフィ法により、レジストにビアホールパターンを形成し、ビアホールパターンが形成されたレジストパターンを形成する。
【００８３】
その後、レジストパターンをマスクとして、１回目のドライエッチングにより、第４の絶縁膜５及び第３の絶縁膜４におけるレジストパターンのビアホールパターン内に露出する部分を除去し、第４の絶縁膜５及び第３の絶縁膜４を貫通し、第２の絶縁膜３の上面を露出するホールを形成する。その後、２回目のドライエッチングにより、第２の絶縁膜３における該ホール内に露出する部分を除去し、第４の絶縁膜５、第３の絶縁膜４、及び第２の絶縁膜３を貫通し、第１の配線２の上面を露出するホール６を形成する。このように、第２の絶縁膜３は、エッチングストッパ膜として機能する。その後、アッシングにより、レジストパターンを除去する。
【００８４】
次に、図３(c) に示すように、第４の絶縁膜５の上に、レジスト（図示せず）を形成した後、リソグラフィ法により、レジストに配線溝パターンを形成し、配線溝パターンが形成されたレジストパターンを形成する。その後、レジストパターンをマスクとして、ドライエッチングにより、第３の絶縁膜４の上部領域、及び第４の絶縁膜５に、配線溝を形成する。その後、アッシングにより、レジストパターンを除去する。このようにして、第２の絶縁膜３、及び第３の絶縁膜４の下部領域に、第１の配線２の上面を露出するビアホールを形成すると共に、第３の絶縁膜４の上部領域、及び第４の絶縁膜５に、ビアホールと連通する配線溝を形成する。
【００８５】
その後、スパッタリングにより、ビアホールの底面及び側面、配線溝の底面及び側面、並びに第４の絶縁膜５の上に、例えば、ＴａＮからなるバリアメタルを形成した後、電気メッキ法により、第４の絶縁膜５の上に、ビアホール及び配線溝内を埋め込むように、例えば、Ｃｕからなる導電膜を形成する。その後、ＣＭＰ法により、バリアメタル及び導電膜における配線溝外に形成された部分を除去する。このようにして、ビアホールの底面及び側面に形成されたバリアメタル７ａと、ビアホール内にバリアメタル７ａを介して埋め込まれた導電膜７ｂとを有するビア７を形成する。それと共に、配線溝の底面及び側面に形成されたバリアメタル８ａと、配線溝内にバリアメタル８ａを介して埋め込まれた導電膜８ｂとを有する第２の配線８を形成する。
【００８６】
以上のようにして、本実施形態に係る半導体装置を製造することができる。
【００８７】
以下に、第２の絶縁膜３（即ち、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理が施された膜）の物性について、図４(a) 〜(b) 、表１、表２、表３、表４、及び表５を参照しながら説明する。
【００８８】
＜Ｃ含有率，Ｏ含有率＞
ポロジェンを含まないＳｉＣ膜、及びポロジェンを含むＳｉＣ膜の各々に対し、ＵＶキュア処理を施した場合における、Ｃ，Ｏ含有率と深さとの関係について、図４(a) 〜(b) を参照しながら説明する。図４(a) は、ポロジェンを含まないＳｉＣ膜に対し、ＵＶキュア処理を施した場合における、Ｃ，Ｏ含有率と深さとの関係を示すグラフである。一方、図４(b) は、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合における、Ｃ，Ｏ含有率と深さとの関係を示すグラフである。
【００８９】
図４(a) 〜(b) に示す実線は、Ｏ含有率について示し、点線は、Ｃ含有率について示す。
【００９０】
図４(a) 〜(b) に示す横軸は、深さを示す。ここで、「深さＸ」とは、ＵＶキュア処理後のＳｉＣ膜の上面（即ち、ＳｉＣ膜における紫外線が照射される面）を深さ０とし、ＵＶキュア処理後のＳｉＣ膜の下面を深さ１とした場合における、上面からの深さである。
【００９１】
図４(a) 〜(b) に示す縦軸は、Ｃ含有率、又はＯ含有率を示す。ここで、「Ｃ含有率」とは、深さ１のＯ含有量に対する深さＸにおけるＣ含有量を示す。「Ｏ含有率」とは、深さ１のＯ含有量に対する深さＸにおけるＯ含有量を示す。
【００９２】
ポロジェンを含まないＳｉＣ膜に対し、ＵＶキュア処理を施した場合、図４(a) に示すように、深さが０に近付くに従い（言い換えれば、上面に近付くに従い）、Ｃ含有率が減少する一方、深さが０に近付くに従い、Ｏ含有率が増加する。
【００９３】
一方、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合、図４(b) に示すように、略一定のＣ含有率、及び略一定のＯ含有率を示す。
【００９４】
このことから、ポロジェンを含まないＳｉＣ膜に対し、ＵＶキュア処理を施した場合、ＵＶキュア処理後のＳｉＣ膜の上面（即ち、ＳｉＣ膜における紫外線が照射される面）近傍に、Ｓｉ−Ｏ結合が生成することが判る。一方、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合、ＵＶキュア処理後のＳｉＣ膜の上面近傍に、Ｓｉ−Ｏ結合が生成しないことが判る。
【００９５】
このように、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合、ＳｉＣ膜に含まれるポロジェンを脱離させることで、紫外線のエネルギーが消費されるため、ＵＶキュア処理によって、ＳｉＣ膜の上面近傍にＳｉ−Ｏ結合が生成することはない。そのため、ＵＶキュア処理によって、膜中のＣ含有率、及び膜中のＯ含有率が、厚さ方向（深さ方向）に変化する（図４(a) 参照）ことはなく、図４(b) に示すように、膜中のＣ含有率、及び膜中のＯ含有率を、厚さ方向に略一定にすることができる。
【００９６】
＜比誘電率＞
ポロジェンを含まないＳｉＣ膜、及びポロジェンを含むＳｉＣ膜の各々において、ＵＶキュア処理を施す前の比誘電率と、ＵＶキュア処理を施した後の比誘電率とについて、表１を参照しながら説明する。また、ポロジェンを含むＳｉＣ膜において、ＵＶキュア処理を施す前の空孔率と、ＵＶキュア処理を施した後の空孔率とについて、表２を参照しながら説明する。表１は、左側に、ポロジェンを含まないＳｉＣ膜におけるＵＶキュア処理前の比誘電率、ＵＶキュア処理後の比誘電率、これらの差分を示す。一方、表１は、右側に、ポロジェンを含むＳｉＣ膜におけるＵＶキュア処理前の比誘電率、ＵＶキュア処理後の比誘電率、これらの差分を示す。表２は、ポロジェンを含むＳｉＣ膜におけるＵＶキュア処理前の空孔率、及びＵＶキュア処理後の空孔率を示す。ここで、「空孔率」とは、ＳｉＣ膜の全体積における空孔の体積が占める割合をいう。
【００９７】
【表１】
【００９８】
【表２】
【００９９】
表１の左側に示すように、ポロジェンを含まないＳｉＣ膜の場合、ＵＶキュア処理後の比誘電率は、ＵＶキュア処理前の比誘電率に比べて高くなる。この理由は、次に示すものと考えられる。図４(a) から判るように、ＵＶキュア処理後に、ＳｉＣ膜の上面近傍にＳｉ−Ｏ結合が生成したため、ＵＶキュア処理後の比誘電率は、ＵＶキュア処理前の比誘電率に比べて高くなる。
【０１００】
これに対し、表１の右側に示すように、ポロジェンを含むＳｉＣ膜の場合、ＵＶキュア処理後の比誘電率は、ＵＶキュア処理前の比誘電率に比べて低くなる。この理由は、次に示すものと考えられる。図４(b) から判るように、ＵＶキュア処理後に、ＳｉＣ膜の上面近傍にＳｉ−Ｏ結合が生成しなかったため、ＵＶキュア処理後の比誘電率は、ＵＶキュア処理前の比誘電率に比べて高くならない。さらに、表２に示すように、ＵＶキュア処理時に、ＳｉＣ膜に含まれるポロジェンが脱離し、ＳｉＣ膜にポロジェンが脱離されてなる空孔が生成したため、ＵＶキュア処理後の比誘電率は、ＵＶキュア処理前の比誘電率に比べて低くなる。
【０１０１】
このように、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合、ＳｉＣ膜に含まれるポロジェンを脱離させることで、紫外線のエネルギーが消費されるため、ＵＶキュア処理によって、ＳｉＣ膜の上面近傍にＳｉ−Ｏ結合が生成することはない。そのため、表１に示すように、ＵＶキュア処理後の比誘電率が、ＵＶキュア処理前の比誘電率に比べて高くなることを防止することができる。
【０１０２】
さらに、表２に示すように、ＵＶキュア処理によって、ＳｉＣ膜に含まれるポロジェンを脱離させて、ポロジェンが脱離されてなる空孔を含むＳｉＣ膜を形成することができるため、表１に示すように、ＵＶキュア処理後の比誘電率を、ＵＶキュア処理前の比誘電率に比べて低くすることができる。
【０１０３】
＜ストレスの変化率＞
ポロジェンを含まないＳｉＣ膜、及びポロジェンを含むＳｉＣ膜の各々に対し、ＵＶキュア処理を施した場合における、ＵＶキュア処理前後のストレスの変化率について、表３を参照しながら説明する。表３は、左側に、ポロジェンを含まないＳｉＣ膜に対し、ＵＶキュア処理を施した場合における、ＵＶキュア処理前後のストレスの変化率を示す。一方、表３は、右側に、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合における、ＵＶキュア処理前後のストレスの変化率を示す。ここで、「ＵＶキュア処理前後のストレスの変化率」とは、以下に示す式から算出される。式中に登場する「Ｓｂ」とは、ＵＶキュア処理前のＳｉＣ膜に発生するストレスであり、「Ｓａ」とは、ＵＶキュア処理後のＳｉＣ膜に発生するストレスである。
ＵＶキュア処理前後のストレスの変化率＝（Ｓａ−Ｓｂ）／Ｓｂ
【０１０４】
【表３】
【０１０５】
ポロジェンを含まないＳｉＣ膜、及びポロジェンを含むＳｉＣ膜の各々に対し、ＵＶキュア処理を施したところ、何れの膜も、ＵＶキュア処理後に、テンサイルストレス（引っ張り応力）が発生することが判った。
【０１０６】
ポロジェンを含まないＳｉＣ膜におけるストレスの変化率を、１とした場合、ポロジェンを含むＳｉＣ膜におけるストレスの変化率は、０．８３となった。
【０１０７】
このことから、ポロジェンを含まないＳｉＣ膜に対し、ＵＶキュア処理を施した場合、ＵＶキュア処理後のＳｉＣ膜に、比較的大きなテンサイルストレスが発生することが判る。この理由は、次に示すものと考えられる。図４(a) から判るように、ＵＶキュア処理後に、ＳｉＣ膜の上面近傍にＳｉ−Ｏ結合が生成したため、ＳｉＣ膜の上面における応力と、ＳｉＣ膜の下面における応力との間に、比較的大きな差異が発生するので、ＵＶキュア処理後のＳｉＣ膜に、比較的大きなテンサイルストレスが発生する。
【０１０８】
一方、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合、ＵＶキュア処理後のＳｉＣ膜に、比較的小さなテンサイルストレスが発生することが判る。この理由は、次に示すものと考えられる。図４(b) から判るように、ＵＶキュア処理後に、ＳｉＣ膜の上面近傍にＳｉ−Ｏ結合が生成しなかったため、ＳｉＣ膜の上面における応力と、ＳｉＣ膜の下面における応力との間に、比較的大きな差異が発生しないので、ＵＶキュア処理後のＳｉＣ膜に、比較的小さなテンサイルストレスが発生する。
【０１０９】
このように、ポロジェンを含むＳｉＣ膜に対し、ＵＶキュア処理を施した場合、ＳｉＣ膜に含まれるポロジェンを脱離させることで、紫外線のエネルギーが消費されるため、ＵＶキュア処理によって、ＳｉＣ膜の上面近傍にＳｉ−Ｏ結合が生成することはない。そのため、表３に示すように、ＵＶキュア処理によって、ＳｉＣ膜に、大きなテンサイルストレスが発生することはなく、ＳｉＣ膜に、大きなテンサイルストレスが発生することを抑制することができる。
【０１１０】
＜５０％故障時間＞
ＳｉＣ膜のストレスと、ＳｉＣ膜の下に形成された配線の電気特性との関係について、表４を参照しながら説明する。表４は、ＳｉＣ膜のストレスと、配線のＥＭ（エレクトロマイグレーション）に起因する故障との関係について示す。ここで、表４に示す「５０％故障時間」とは、配線素子の平均故障時間のことである。またここで、表４に示す「−１００[ＭＰａ]」とは、１００[ＭＰａ]のコンプレッシブストレス（圧縮応力）であることを意味する。一方、「＋３００[ＭＰａ]」とは、３００[ＭＰａ]のテンサイルストレスであることを意味する。
【０１１１】
【表４】
【０１１２】
表４に示すように、ＳｉＣ膜のストレスが１００ＭＰａのコンプレッシブストレスの場合における５０％故障時間を、１とした場合、ＳｉＣ膜のストレスが３００ＭＰａのテンサイルストレスの場合における５０％故障時間は、０．１４となった。
【０１１３】
表４に示すように、ＳｉＣ膜のストレスがテンサイルストレスの場合、ＳｉＣ膜のストレスがコンプレッシブストレスの場合に比べて、５０％故障時間が、短くなることが判る。この理由は、次に示すものと考えられる。ＳｉＣ膜のストレスがテンサイルストレスの場合、ＳｉＣ膜に、上方向（即ち、配線から引き離される方向）に引っ張る応力が発生する。そのため、配線とＳｉＣ膜との密着性が低下し、配線のＥＭ試験によりＳｉＣ膜と配線間にボイドが発生する。そのため、ＳｉＣ膜のストレスがテンサイルストレスの場合、コンプレッシブストレスの場合に比べて、５０％故障時間が短くなる。
【０１１４】
即ち、テンサイルストレスが大きくない方が故障し難いため、ポロジェンを含むＳｉＣ膜に対してＵＶキュア処理を施したＳｉＣ膜の方が、ポロジェンを含まないＳｉＣ膜に対してＵＶキュア処理を施したＳｉＣ膜よりも好ましいことが判る。
【０１１５】
＜配線間容量＞
第２の絶縁膜形成用膜として、ポロジェンを含まないＳｉＣ膜を用いて製造された半導体装置、及び第２の絶縁膜形成用膜として、ポロジェンを含むＳｉＣ膜を用いて製造された半導体装置（即ち、本実施形態に係る半導体装置）の各々における配線間容量について、表５を参照しながら説明する。表５は、ポロジェンを含まないＳｉＣ膜を用いて製造された半導体装置における配線間容量、及びポロジェンを含むＳｉＣ膜を用いて製造された半導体装置における配線間容量を示す。
【０１１６】
【表５】
【０１１７】
表５に示すように、ポロジェンを含むＳｉＣ膜を用いて製造された半導体装置の場合、ポロジェンを含まないＳｉＣ膜を用いて製造された半導体装置の場合に比べて、配線間容量を約１０％低減することができる。
【０１１８】
本実施形態によると、ＵＶキュア処理時に、紫外線が、第３の絶縁膜４Ｘを透過し、第３の絶縁膜４Ｘの下に形成された第２の絶縁膜形成用膜３Ｘに進入することがあっても、第２の絶縁膜形成用膜３Ｘに含まれるポロジェンを脱離させることで、第２の絶縁膜形成用膜３Ｘに進入した紫外線のエネルギーを消費することができる。そのため、第２の絶縁膜形成用膜３Ｘに進入した紫外線によって、第２の絶縁膜３の上面近傍に、Ｓｉ−Ｏ結合が生成することはない。そのため、第２の絶縁膜３の比誘電率が高くなることを防止することができる（表１参照）。そのため、配線間容量が増大することを防止することができるので、配線遅延が増大することを防止することができる。
【０１１９】
それと共に、既述の通り、第２の絶縁膜形成用膜３Ｘに進入した紫外線によって、第２の絶縁膜３の上面近傍に、Ｓｉ−Ｏ結合が生成することはない。そのため、第２の絶縁膜３に、大きなテンサイルストレスが発生することを抑制することができる（表３参照）。そのため、第２の絶縁膜３と、第２の絶縁膜３の下に形成された第１の配線２との密着性が低下することを抑制することができるので、配線信頼性が低下することを抑制することができる。
【０１２０】
さらに、ＵＶキュア処理時に、第２の絶縁膜形成用膜３Ｘに含まれるポロジェンを脱離させて、ポロジェンが脱離されてなる空孔を含む第２の絶縁膜３を形成することができる。そのため、第２の絶縁膜３の比誘電率を低くすることができるので（表１参照）、配線間容量を低減することができる（表５参照）。
【０１２１】
なお、本実施形態では、第３の絶縁膜４に対して行うキュア処理として、第３の絶縁膜４に紫外線を照射する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
【０１２２】
第１に例えば、キュア処理として、第３の絶縁膜に電子線を照射してもよい。ここで、電子線照射の条件は、次に示す通りである。例えば、温度：３００℃以上４５０℃以下、圧力：１０×１０-8Ｐａ以上１０×１０-4Ｐａ以下、雰囲気：ヘリウムを含む雰囲気、電子線パワー：１０ｋＷ以上３０ｋＷ以下、電子線照射時間：６０秒以上１８０秒以下である。
【０１２３】
第２に例えば、キュア処理として、第３の絶縁膜を熱源に曝してもよい。ここで、熱暴露の条件は、次に示す通りである。例えば、温度：６００℃以上１２００℃以下、圧力：１０×１０-4Ｐａ以上１．０１３２５×１０5Ｐａ以下、雰囲気：ヘリウム、窒素、又は水素を含む雰囲気、暴露時間：１０分以上３０分以下である。
【０１２４】
本実施形態では、ＳｉＣからなる第２の絶縁膜形成用膜３Ｘを用いて、ＳｉＣからなる第２の絶縁膜３を形成する場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。
【０１２５】
−ＳｉＣＯ−
第１に例えば、ＳｉＣＯからなる第２の絶縁膜形成用膜を用いて、ＳｉＣＯからなる第２の絶縁膜を形成してもよい。ここで、「ＳｉＣＯ」とは、ベースにＳｉ−Ｃ骨格を有し、Ｓｉ−Ｃ骨格にＯが結合されてなる化合物である。
【０１２６】
ＣＶＤ法によるＳｉＣＯからなる第２の絶縁膜形成用膜の形成条件は、次に示す通りである。例えば、成膜温度：２００〜３００℃、テトラメチルシラン：３００ｓｃｃｍ、二酸化炭素（ＣＯ2）：１９００ｓｃｃｍ（standard cubic centimeter per minute）、環状Ｃ10Ｈ16：８００ｓｃｃｍ、ヘリウム（Ｈｅ）：１５００〜３０００ｓｃｃｍ、成膜圧力：５３３Ｐａ、ＲＦ電力：４５０Ｗ（高周波２７．１ＭＨｚ）、ＲＦ電力：１００Ｗ（低周波１３．５６ＭＨｚ）である。
【０１２７】
第２の絶縁膜は、密度が約１．２ｇ／ｃｍ3以上約２．０ｇ／ｃｍ3以下である。
【０１２８】
第２の絶縁膜におけるＳｉ−Ｏ／Ｓｉ−Ｃ比は、１．０以上である。
【０１２９】
第２の絶縁膜におけるＣ／Ｓｉ組成比は、第２の絶縁膜形成用膜におけるＣ／Ｓｉ組成比に比べて、０．５％以上減少する。
【０１３０】
第２の絶縁膜におけるＯ／Ｓｉ組成比は、第２の絶縁膜形成用膜におけるＯ／Ｓｉ組成比に比べて、２．０％以上増加する。
【０１３１】
−ＳｉＣＮ−
第２に例えば、ＳｉＣＮからなる第２の絶縁膜形成用膜を用いて、ＳｉＣＮからなる第２の絶縁膜を形成してもよい。ここで、「ＳｉＣＮ」とは、ベースにＳｉ−Ｃ骨格を有し、Ｓｉ−Ｃ骨格にＮが結合されてなる化合物である。
【０１３２】
ＣＶＤ法によるＳｉＣＮからなる第２の絶縁膜形成用膜の形成条件は、次に示す通りである。例えば、成膜温度：２００〜３００℃、テトラメチルシラン：２２０ｓｃｃｍ、アンモニア（ＮＨ3）：２５０ｓｃｃｍ、環状Ｃ10Ｈ16：８００ｓｃｃｍ、Ｈｅ：１５００〜３０００ｓｃｃｍ、成膜圧力：６６５Ｐａ、ＲＦ電力：５５０Ｗ（高周波２７．１ＭＨｚ）、ＲＦ電力：７０Ｗ（低周波１３．５６ＭＨｚ）である。
【０１３３】
第２の絶縁膜は、密度が約１．２ｇ／ｃｍ3以上約２．０ｇ／ｃｍ3以下である。
【０１３４】
第２の絶縁膜におけるＣ／Ｓｉ組成比は、第２の絶縁膜形成用膜におけるＣ／Ｓｉ組成比に比べて、０．５％以上減少する。
【０１３５】
第２の絶縁膜におけるＮ／Ｓｉ組成比は、第２の絶縁膜形成用膜におけるＮ／Ｓｉ組成比に比べて、２．０％以上減少する。
【０１３６】
また、本実施形態では、第２の絶縁膜３が、ＳｉＣ膜からなる場合を具体例に挙げて説明したが、本発明はこれに限定されるものではない。例えば、第２の絶縁膜の上面又は下面に、ＳｉＣＮ膜を形成してもよい。
【産業上の利用可能性】
【０１３７】
本発明は、被膜に対して行うキュア処理時に、被膜の下に形成された膜の上面近傍に、不要な結合（例えば、Ｓｉ−Ｏ結合）が形成されることはないため、配線遅延の増大を防止すると共に、配線信頼性の低下を抑制することができるので、被膜を有する半導体装置及びその製造方法に有用である。
【符号の説明】
【０１３８】
１ 第１の絶縁膜
２ 第１の配線
２ａ バリアメタル
２ｂ 導電膜
３ 第２の絶縁膜
３Ｘ 第２の絶縁膜形成用膜
４，４Ｘ 第３の絶縁膜
５ 第４の絶縁膜
６ ホール
７ ビア
７ａ バリアメタル
７ｂ 導電膜
８ 第２の配線
８ａ バリアメタル
８ｂ 導電膜
【特許請求の範囲】
【請求項１】
基板の上に形成され、第１の配線を有する第１の絶縁膜と、
前記第１の絶縁膜及び前記第１の配線の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の上に形成された第３の絶縁膜とを備え、
前記第２の絶縁膜は、空孔を含んでいることを特徴とする半導体装置。
【請求項２】
前記第３の絶縁膜は、ＳｉＯＣからなり、
前記第３の絶縁膜は、比誘電率が２．５以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第３の絶縁膜の上に形成された第４の絶縁膜をさらに備え、
前記第２の絶縁膜、及び前記第３の絶縁膜の下部領域には、ビアが形成され、
前記第３の絶縁膜の上部領域、及び前記第４の絶縁膜には、第２の配線が形成され、
前記第１の配線と前記第２の配線とは、前記ビアを介して、互いに電気的に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第２の絶縁膜は、ＳｉＣからなることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。
【請求項５】
前記第２の絶縁膜は、比誘電率が４．０以下であることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置。
【請求項６】
前記第２の絶縁膜は、膜中の炭素の含有率が厚さ方向に略一定であることを特徴とする請求項１〜５のうちいずれか１項に記載の半導体装置。
【請求項７】
前記第２の絶縁膜は、膜中の酸素の含有率が厚さ方向に略一定であることを特徴とする請求項１〜６のうちいずれか１項に記載の半導体装置。
【請求項８】
前記第２の絶縁膜は、密度が約１．２ｇ／ｃｍ3以上約２．０ｇ／ｃｍ3以下であることを特徴とする請求項１〜７のうちいずれか１項に記載の半導体装置。
【請求項９】
前記第２の絶縁膜は、Ｓｉ−ＣＨ3／Ｓｉ−Ｃ比が０．０２以上０．１０以下であることを特徴とする請求項１〜８のうちいずれか１項に記載の半導体装置。
【請求項１０】
前記第２の絶縁膜は、ＳｉＣＯからなり、
前記第２の絶縁膜は、Ｓｉ−Ｏ／Ｓｉ−Ｃ比が１．０以上であることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記第２の絶縁膜は、ＳｉＣＮからなることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
基板の上に第１の配線を有する第１の絶縁膜を形成する工程（ａ）と、
前記第１の絶縁膜及び前記第１の配線の上に、ポロジェンを含む第２の絶縁膜形成用膜を形成する工程（ｂ）と、
前記第２の絶縁膜形成用膜の上に第３の絶縁膜を形成する工程（ｃ）と、
前記第３の絶縁膜に対してキュア処理を行う工程（ｄ）とを備え、
前記工程（ｄ）において、前記第２の絶縁膜形成用膜に対してキュア処理が施され、前記第２の絶縁膜形成用膜に含まれるポロジェンが脱離されてなる空孔を含む第２の絶縁膜が形成されることを特徴とする半導体装置の製造方法。
【請求項１３】
前記第３の絶縁膜は、ＳｉＯＣからなり、
前記工程（ｄ）において、前記第３の絶縁膜は、前記工程（ｃ）における前記第３の絶縁膜に比べて、比誘電率が減少し、前記第３の絶縁膜の比誘電率は、２．５以下であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記工程（ｄ）は、前記第３の絶縁膜に紫外線を照射する工程であることを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１５】
前記工程（ｄ）は、前記第３の絶縁膜に電子線を照射する工程であることを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１６】
前記工程（ｄ）は、前記第３の絶縁膜を熱源に曝す工程であることを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１７】
前記工程（ｄ）の後に、前記第３の絶縁膜の上に、第４の絶縁膜を形成する工程（ｅ）と、
前記第２の絶縁膜、及び前記第３の絶縁膜の下部領域に形成されたビアホール内に、ビアを形成すると共に、前記第３の絶縁膜の上部領域、及び前記第４の絶縁膜に形成された配線溝内に、第２の配線を形成する工程（ｆ）とをさらに備えていることを特徴とする請求項１２〜１６のうちいずれか１項に記載の半導体装置の製造方法。
【請求項１８】
前記第２の絶縁膜は、ＳｉＣからなることを特徴とする請求項１２〜１７のうちいずれか１項に記載の半導体装置の製造方法。
【請求項１９】
前記工程（ｄ）において、前記第２の絶縁膜は、前記第２の絶縁膜形成用膜に比べて、比誘電率が減少し、前記第２の絶縁膜の比誘電率は、４．０以下であることを特徴とする請求項１２〜１８のうちいずれか１項に記載の半導体装置の製造方法。
【請求項２０】
前記工程（ｄ）において、前記第２の絶縁膜は、膜中の炭素の含有率が厚さ方向に略一定となるように形成されることを特徴とする請求項１２〜１９のうちいずれか１項に記載の半導体装置の製造方法。
【請求項２１】
前記工程（ｄ）において、前記第２の絶縁膜は、膜中の酸素の含有率が厚さ方向に略一定となるように形成されることを特徴とする請求項１２〜２０のうちいずれか１項に記載の半導体装置の製造方法。
【請求項２２】
前記工程（ｄ）において、前記第２の絶縁膜は、前記第２の絶縁膜形成用膜に比べて、Ｃ／Ｓｉ組成比が０．５％以上減少することを特徴とする請求項１２〜２１のうちいずれか１項に記載の半導体装置の製造方法。
【請求項２３】
前記第２の絶縁膜は、ＳｉＣＯからなり、
前記工程（ｄ）において、前記第２の絶縁膜は、前記第２の絶縁膜形成用膜に比べて、Ｏ／Ｓｉ組成比が２．０％以上増加することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２４】
前記第２の絶縁膜は、ＳｉＣＮからなり、
前記工程（ｄ）において、前記第２の絶縁膜は、前記第２の絶縁膜形成用膜に比べて、Ｎ／Ｓｉ組成比が２．０％以上減少することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１】
基板の上に形成され、第１の配線を有する第１の絶縁膜と、
前記第１の絶縁膜及び前記第１の配線の上に形成された第２の絶縁膜と、
前記第２の絶縁膜の上に形成された第３の絶縁膜とを備え、
前記第２の絶縁膜は、空孔を含んでいることを特徴とする半導体装置。
【請求項２】
前記第３の絶縁膜は、ＳｉＯＣからなり、
前記第３の絶縁膜は、比誘電率が２．５以下であることを特徴とする請求項１に記載の半導体装置。
【請求項３】
前記第３の絶縁膜の上に形成された第４の絶縁膜をさらに備え、
前記第２の絶縁膜、及び前記第３の絶縁膜の下部領域には、ビアが形成され、
前記第３の絶縁膜の上部領域、及び前記第４の絶縁膜には、第２の配線が形成され、
前記第１の配線と前記第２の配線とは、前記ビアを介して、互いに電気的に接続されていることを特徴とする請求項１又は２に記載の半導体装置。
【請求項４】
前記第２の絶縁膜は、ＳｉＣからなることを特徴とする請求項１〜３のうちいずれか１項に記載の半導体装置。
【請求項５】
前記第２の絶縁膜は、比誘電率が４．０以下であることを特徴とする請求項１〜４のうちいずれか１項に記載の半導体装置。
【請求項６】
前記第２の絶縁膜は、膜中の炭素の含有率が厚さ方向に略一定であることを特徴とする請求項１〜５のうちいずれか１項に記載の半導体装置。
【請求項７】
前記第２の絶縁膜は、膜中の酸素の含有率が厚さ方向に略一定であることを特徴とする請求項１〜６のうちいずれか１項に記載の半導体装置。
【請求項８】
前記第２の絶縁膜は、密度が約１．２ｇ／ｃｍ3以上約２．０ｇ／ｃｍ3以下であることを特徴とする請求項１〜７のうちいずれか１項に記載の半導体装置。
【請求項９】
前記第２の絶縁膜は、Ｓｉ−ＣＨ3／Ｓｉ−Ｃ比が０．０２以上０．１０以下であることを特徴とする請求項１〜８のうちいずれか１項に記載の半導体装置。
【請求項１０】
前記第２の絶縁膜は、ＳｉＣＯからなり、
前記第２の絶縁膜は、Ｓｉ−Ｏ／Ｓｉ−Ｃ比が１．０以上であることを特徴とする請求項１に記載の半導体装置。
【請求項１１】
前記第２の絶縁膜は、ＳｉＣＮからなることを特徴とする請求項１に記載の半導体装置。
【請求項１２】
基板の上に第１の配線を有する第１の絶縁膜を形成する工程（ａ）と、
前記第１の絶縁膜及び前記第１の配線の上に、ポロジェンを含む第２の絶縁膜形成用膜を形成する工程（ｂ）と、
前記第２の絶縁膜形成用膜の上に第３の絶縁膜を形成する工程（ｃ）と、
前記第３の絶縁膜に対してキュア処理を行う工程（ｄ）とを備え、
前記工程（ｄ）において、前記第２の絶縁膜形成用膜に対してキュア処理が施され、前記第２の絶縁膜形成用膜に含まれるポロジェンが脱離されてなる空孔を含む第２の絶縁膜が形成されることを特徴とする半導体装置の製造方法。
【請求項１３】
前記第３の絶縁膜は、ＳｉＯＣからなり、
前記工程（ｄ）において、前記第３の絶縁膜は、前記工程（ｃ）における前記第３の絶縁膜に比べて、比誘電率が減少し、前記第３の絶縁膜の比誘電率は、２．５以下であることを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項１４】
前記工程（ｄ）は、前記第３の絶縁膜に紫外線を照射する工程であることを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１５】
前記工程（ｄ）は、前記第３の絶縁膜に電子線を照射する工程であることを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１６】
前記工程（ｄ）は、前記第３の絶縁膜を熱源に曝す工程であることを特徴とする請求項１２又は１３に記載の半導体装置の製造方法。
【請求項１７】
前記工程（ｄ）の後に、前記第３の絶縁膜の上に、第４の絶縁膜を形成する工程（ｅ）と、
前記第２の絶縁膜、及び前記第３の絶縁膜の下部領域に形成されたビアホール内に、ビアを形成すると共に、前記第３の絶縁膜の上部領域、及び前記第４の絶縁膜に形成された配線溝内に、第２の配線を形成する工程（ｆ）とをさらに備えていることを特徴とする請求項１２〜１６のうちいずれか１項に記載の半導体装置の製造方法。
【請求項１８】
前記第２の絶縁膜は、ＳｉＣからなることを特徴とする請求項１２〜１７のうちいずれか１項に記載の半導体装置の製造方法。
【請求項１９】
前記工程（ｄ）において、前記第２の絶縁膜は、前記第２の絶縁膜形成用膜に比べて、比誘電率が減少し、前記第２の絶縁膜の比誘電率は、４．０以下であることを特徴とする請求項１２〜１８のうちいずれか１項に記載の半導体装置の製造方法。
【請求項２０】
前記工程（ｄ）において、前記第２の絶縁膜は、膜中の炭素の含有率が厚さ方向に略一定となるように形成されることを特徴とする請求項１２〜１９のうちいずれか１項に記載の半導体装置の製造方法。
【請求項２１】
前記工程（ｄ）において、前記第２の絶縁膜は、膜中の酸素の含有率が厚さ方向に略一定となるように形成されることを特徴とする請求項１２〜２０のうちいずれか１項に記載の半導体装置の製造方法。
【請求項２２】
前記工程（ｄ）において、前記第２の絶縁膜は、前記第２の絶縁膜形成用膜に比べて、Ｃ／Ｓｉ組成比が０．５％以上減少することを特徴とする請求項１２〜２１のうちいずれか１項に記載の半導体装置の製造方法。
【請求項２３】
前記第２の絶縁膜は、ＳｉＣＯからなり、
前記工程（ｄ）において、前記第２の絶縁膜は、前記第２の絶縁膜形成用膜に比べて、Ｏ／Ｓｉ組成比が２．０％以上増加することを特徴とする請求項１２に記載の半導体装置の製造方法。
【請求項２４】
前記第２の絶縁膜は、ＳｉＣＮからなり、
前記工程（ｄ）において、前記第２の絶縁膜は、前記第２の絶縁膜形成用膜に比べて、Ｎ／Ｓｉ組成比が２．０％以上減少することを特徴とする請求項１２に記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２０１０−２４５２３５（Ｐ２０１０−２４５２３５Ａ）
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願番号】特願２００９−９１５６４（Ｐ２００９−９１５６４）
【出願日】平成２１年４月３日（２００９．４．３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
【公開日】平成２２年１０月２８日（２０１０．１０．２８）
【国際特許分類】
【出願日】平成２１年４月３日（２００９．４．３）
【出願人】（０００００５８２１）パナソニック株式会社 (73,050)
【Ｆターム（参考）】
[ Back to top ]