半導体装置及びその試験方法
【課題】大掛かりな装置を付加使用することなく可及的に簡易な構成により半導体チップ単位における試験用針の接触回数を容易且つ確実に把握して管理することができ、ひいては製造コストの削減及び製造時間の短縮化を可能とする。
【解決手段】スクライブ領域３上に、半導体チップ２ごとに対応して、第１の電極パッド１１にプローブ針が接触した接触回数、更には試験回数を記憶する記憶部である複数のヒューズ１３が設けられている。そして、半導体チップ２上で第１の電極パッド１１に隣接して、ヒューズ１３に対して接触回数及び試験回数の読み取り及び書き込みを行うための複数の第２の電極パッド１２が設けられている。
【解決手段】スクライブ領域３上に、半導体チップ２ごとに対応して、第１の電極パッド１１にプローブ針が接触した接触回数、更には試験回数を記憶する記憶部である複数のヒューズ１３が設けられている。そして、半導体チップ２上で第１の電極パッド１１に隣接して、ヒューズ１３に対して接触回数及び試験回数の読み取り及び書き込みを行うための複数の第２の電極パッド１２が設けられている。
【発明の詳細な説明】
【技術分野】
【０００１】
本件は、半導体基板上に複数の半導体チップが並設されてなる半導体装置及びその試験方法に関する。
【背景技術】
【０００２】
複数の半導体チップが並設される半導体基板において、各半導体チップの電気的検査（ウェーハ試験）を行うには、半導体チップに設けられた試験用電極パッドに接触させるプローブ針を有するプローブカードが用いられる。電気的検査を行う際には、プローブカードのプローブ針を試験用電極パッドに接触させ、プローブカードを介して半導体チップと測定機器とを接続させて、半導体チップの種々の電気的特性を検査する。
【０００３】
【特許文献１】特開２００３−５９９８３号公報
【特許文献２】特開２００２−２１４９３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ウェーハ試験では、プローブカードのプローブ針が半導体チップの試験用電極パッドに接触する回数（接触回数）が多い場合には、半導体チップのクラックの発生やワイヤーボンディング工程における信頼性の低下等の不都合を招く。そのため、正確な接触回数を管理することは重要である。例えば、半導体基板面内の半導体チップの中で極端に接触回数が多いものは、信頼性が低下しており、既に製品として許容できないものもあることが考えられる。このような半導体チップに対して継続して試験を行うことは、製造コスト及び製造時間の無駄となる。
【０００５】
現状では、各半導体チップの接触回数を管理するには、ウェーハ試験の回数（試験回数）から判断するのが一般的である。例えば特許文献１には、半導体チップ単位の試験回数を保持するヒューズにより、再測定における良品救済を可能とする手法が提案されている。
しかしながら、半導体チップの試験回数を管理する場合、例えば不良が発生した特定の半導体チップのみで再試験を行った場合等では、半導体チップ単位で試験回数が異なり、半導体チップ毎の正確な接触回数を把握することは困難である。また、特許文献１の手法では、試験回数を読み出すためにパターン認識等の画像処理を用いるため、特別な画像識別装置が必要であり、使用する装置構成の複雑化を招く。
【０００６】
特許文献２では、接触回数をモニタする手法として、レーザーマーカの打点によりモニタするものが提案されている。しかしながらこの場合、打点を打つための特別なレーザーマーカ装置や打点数を認識するための識別装置が必要であり、やはり使用する装置構成の複雑化を招く。更に、打点を行う工程が付加されることにより、試験時間の延長や製造コストの増加に繋がるという問題もある。
【０００７】
本件は、上記の課題に鑑みてなされたものであり、大掛かりな装置を付加使用することなく可及的に簡易な構成により半導体チップ単位における試験用針の接触回数を容易且つ確実に把握して管理することができ、ひいては製造コストの削減及び製造時間の短縮化を可能として、信頼性の高い半導体装置及びその試験方法、試験装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本件の半導体装置は、半導体基板と、前記半導体基板上に並設されており、各々試験用の第１の電極パッドが形成されてなる複数の半導体チップと、前記半導体基板上に前記半導体チップごとに対応して設けられており、対応する前記半導体チップの前記第１の電極パッドへの試験用針の接触回数が記憶される記憶部と、前記半導体基板上に前記半導体チップごとに対応して設けられており、前記記憶部の記憶情報の読み取り及び書き込みを行うための第２の電極パッドとを含む。
【０００９】
本件の半導体装置の試験方法は、半導体基板上に並設された複数の半導体チップについて、前記半導体基板上に設けられた試験用電極パッドに試験用針を接触させ、前記試験用針を介して前記各半導体チップの電気的特性を検査するに際して、所定の前記半導体チップについて前記検査を行う工程と、当該半導体チップに記憶された、前記試験用針の前記試験用電極パッドへの接触回数を読み取る工程とを含む。
【００１０】
本件の半導体装置の試験装置は、半導体基板上に並設された複数の半導体チップについて、前記半導体基板上に設けられた試験用電極パッドに試験用針を接触させ、前記試験用針を介して前記各半導体チップの電気的特性を検査するプローバ部と、当該半導体チップに記憶された、前記試験用針の前記試験用電極パッドへの接触回数を読み取る読取部とを含む。
【発明の効果】
【００１１】
本件によれば、大掛かりな装置を付加使用することなく可及的に簡易な構成により半導体チップ単位における試験用針の接触回数を容易且つ確実に把握して管理することができ、ひいては製造コストの削減及び製造時間の短縮化が可能となり、信頼性の高い半導体装置が実現する。
【発明を実施するための最良の形態】
【００１２】
―本件の基本骨子―
通常、半導体基板の半導体チップ上には、試験用針（プローブ針）が接触する試験用電極パッドが設けられている。
本件では、半導体チップごとに対応して、試験用電極パッドである第１の電極パッドにプローブ針が接触した接触回数、更には試験回数を記憶する記憶部を設ける。そして、第１の電極パッドと共に、当該記憶部に対して接触回数及び試験回数の読み取り・書き込みを行うための第２の電極パッドが配設されて半導体装置が構成される。
【００１３】
記憶部及び第２の電極パッドは、半導体チップ上またはスクライブ領域上にそれぞれ設けられる。第２の電極パッドを第１の電極パッドに隣接して半導体チップ上に設けることにより、半導体チップの試験時に第１の電極パッドと同時に第２の電極パッドにプローブ針が接触し、簡易に接触回数及び試験回数の読み取り及び書き込みがなされる。一方、第２の電極パッドをスクライブ領域上に設けることにより、接触回数及び試験回数の読み取りには専用のプローブカード等を要するものの、試験時のプローブ針を用いることなく、第１の電極パッドとは独立に接触回数及び試験回数を把握することができる。
【００１４】
このように構成された半導体装置では、プローブ針を用いた各種の検査を行う際に、当該検査と共に接触回数及び試験回数の読み取り及び書き込みを実行する。本件では、接触回数及び試験回数にそれぞれ製品として許容され得る信頼性の基準値（第１及び第２の基準値）を定め、接触回数または試験回数を当該基準値と比較する。接触回数または試験回数の少なくとも一方が基準値を超える場合には、当該半導体チップはもはや信頼性が低下しており、製品として認められないものと判定し、当該半導体チップについての以降の検査を行わない。
【００１５】
このように本件では、大掛かりな装置を付加使用することなく可及的に簡易な構成により半導体チップ単位における試験用針の接触回数を容易且つ確実に把握して管理することができる。そして、当該管理の一環として、接触回数または試験回数が多く信頼性が低下していると見なされた半導体チップについては以降の検査を省略し、半導体装置の試験段階で製品から除外する。この構成により、半導体装置の製造コストの削減及び製造時間の短縮化が実現する。
【００１６】
―本件を適用した好適な実施形態―
図１は、本実施形態による半導体装置の一部構成を示す概略平面図である。
この半導体装置は、図１（ａ）に示すように、シリコンウェーハ等の半導体基板１上に複数の半導体チップ２がマトリクス状に並設されてなる。図示の例では、半導体チップ２として隣接する４つのみを示す。隣接する半導体チップ２間の部位はスクライブ領域３とされている。
各半導体チップ２には、その周縁部近傍に沿って、試験装置であるプローバのプローブ針が接触する試験用電極パッドである複数の第１の電極パッド１１が設けられている。
【００１７】
本実施形態では、スクライブ領域３上に、半導体チップ２ごとに対応して、第１の電極パッド１１にプローブ針が接触した接触回数、更には試験回数を記憶する記憶部である複数のヒューズ１３が設けられている。そして、半導体チップ２上で第１の電極パッド１１に隣接して、ヒューズ１３に対して接触回数及び試験回数の読み取り及び書き込みを行うための複数の第２の電極パッド１２が設けられている。
【００１８】
第２の電極パッド１２は、図示の例では半導体チップ２の周縁部の４隅に設けられている。例えば、半導体チップ２の上部分の２つの第２の電極パッド１２が接触回数の読み取り及び書き込みに、下部分の２つの第２の電極パッド１２が試験回数の読み取り及び書き込みにそれぞれ対応している。そして、上部分のうち、右側の第２の電極パッド１２が接触回数の読み取りを行うための第２の電極パッド１２であり、左側の第２の電極パッド１２が接触回数の書き込みを行うための第２の電極パッド１２である。一方、下部分のうち、右側の第２の電極パッド１２が試験回数の読み取りを行うための第２の電極パッド１２であり、左側の第２の電極パッド１２が試験回数の書き込みを行うための第２の電極パッド１２である。
第２の電極パッド１２を第１の電極パッド１１に隣接して半導体チップ２上に設けることにより、半導体チップ２の試験時に第１の電極パッド１１と同時に第２の電極パッド１２にプローブ針が接触し、簡易に接触回数及び試験回数の読み取り及び書き込みがなされる。
【００１９】
ここで、接触回数または試験回数の書き込みとは、接触回数または試験回数に加算すること、即ち新たにヒューズ１３を切断することを意味している。また、接触回数または試験回数の読み取りとは、ヒューズ１３の切断状況、即ち切断されたヒューズ１３の数の情報を読み出すことを意味している。
【００２０】
並列する一群のヒューズ１３は、図示の例ではその上部の半導体チップ２に対応している。電気的に切断されたヒューズ１３の数が接触回数及び試験回数に対応するため、接触回数及び試験回数に応じて必要数配置される。具体的には、例えば図２（ａ）に示すように、複数のヒューズ１３のうち、左部分を接触回数に対応した数だけ並列するコンタクト回数用ヒューズ１３ａとし、右部分を試験回数に対応した数だけ並列する試験回数用ヒューズ１３ｂとする。
ヒューズ１３をスクライブ領域３上に配置することにより、ヒューズ１３により半導体チップ２の素子領域の占有面積を狭くすることなく、素子領域の十分な占有面積が確保される。
【００２１】
ヒューズ１３に対する読み取り及び書き込みは、以下のように行われる。図３は、ヒューズの構成を示す模式図である。図３では図示の明瞭化のため、各ヒューズ１３をヒューズＦ１〜ＦＮとして示す。
ヒューズＦ１〜ＦＮは、それぞれ論理回路（セレクタ回路）１４に接続されている。論理回路１４は、例えばスクライブ領域３下に設けられるが、対応する半導体チップ２に設けるようにしても良い。
【００２２】
接触回数及び試験回数の情報は、ヒューズＦ１〜ＦＮのうちで切断されているヒューズ数で保持される。接触回数及び試験回数の読み取り時には、切断されているヒューズ数の情報が論理回路１４により読み取り用の第２の電極パッド１２に出力される。接触回数及び試験回数の書き込み時には、書き込み用の第２の電極パッド１２からの入力に基づき、ヒューズＦ１〜ＦＮのうちで切断対象のヒューズ１３を論理回路１４により選択状態にして、高電圧等を印加する。この高電圧等の印加は、論理回路１４により、或いは論理回路１４に接続された不図示の電源回路等により行われる。これにより、当該ヒューズ１３が切断される。
【００２３】
なお、論理回路１４には、自身の回路及び記憶部の不良に対して救済を行う論理回路部を含み、代替可能な記憶部等に切り替えることで、記憶部であるヒューズＦ１〜ＦＮ及び論理回路１４に不良があった場合でも接触回数及び試験回数の管理は可能である。
【００２４】
本実施形態による半導体装置の他の例を図１（ｂ），（ｃ）に示す。
図１（ｂ）の半導体装置では、複数のヒューズ１３が半導体チップ２上に設けられている。図示の例では、第１及び第２の電極パッド１１，１２で囲む領域内の４箇所にそれぞれ複数のヒューズ１３が配設された場合を示しており、図示の便宜上、各箇所では１つのヒューズ１３のみを示す。
【００２５】
図１（ａ）の半導体装置と同様に、電気的に切断されたヒューズ１３の数が接触回数及び試験回数に対応するため、接触回数及び試験回数に応じて必要数配置される。具体的には、例えば図２（ｂ）に示すように、複数のヒューズ１３のうち、下部分の２隅を接触回数に対応した数だけ並列するコンタクト回数用ヒューズ１３ａとし、上部分の２隅を試験回数に対応した数だけ並列する試験回数用ヒューズ１３ｂとする。
この半導体装置の構成では、半導体チップ２内に素子領域の非形成部分（いわゆる空き領域）が存在する場合等に、当該非形成部分にヒューズ１３が配置される。そのため、スクライブ領域３には他の構成要素を配設することができる。
【００２６】
図１（ｃ）の半導体装置では、第２の電極パッド１２がスクライブ領域３上に複数のヒューズ１３に隣接して設けられている。図示の例では、並列する一群のヒューズ１３を挟むように両脇に、それぞれ２つの第２の電極パッド１２が配設されている。
例えば、一群のヒューズ１３の左端部分の２つの第２の電極パッド１２が接触回数の読み取りに、右端部分の２つの第２の電極パッド１２が試験回数の読み取りにそれぞれ対応している。そして、左端部分の第２の電極パッド１２が接触回数の読み取りを行うための第２の電極パッド１２であり、右端部分の第２の電極パッド１２が試験回数の読み取りを行うための第２の電極パッド１２である。
【００２７】
この半導体装置の構成では、第２の電極パッド１２をスクライブ領域３上に設ける。この場合、接触回数及び試験回数の読み取りには専用のプローブカード等を要することになるものの、試験時のプローブ針を用いることなく、第１の電極パッド１１とは独立に接触回数及び試験回数を把握することができる。
【００２８】
以下、上記のように構成された半導体装置の試験を行うための試験装置について説明する。
図４は、本実施形態で用いられる半導体装置の試験装置の概略構成を示す模式図である。
この試験装置（プローバ）による試験対象は、例えば図１（ａ），（ｂ）の半導体装置である。この電気的検査に用いられるプローブカード３０には、各半導体チップ２の第１及び第２の電極パッド１１，１２に接触する複数のプローブ針３４が設けられている。
なお、図１（ｃ）の半導体装置にて接触回数及び試験回数の読み取りを行う時には、試験用のプローブカード３０とは別の第２の電極パッド１２のみに対応した不図示のプローブカードを用いる。
【００２９】
本実施形態では、プローバは、ウェーハステージ３１と、ウェーハステージ３１上の半導体基板１を検査するためのプローブ針３４を有するプローブカード３０とを有するプローバ部３３と、電気的に接続され電気的検査の処理内容を制御するテスター部３２とを備えて構成されている。
【００３０】
テスター部３２は、読取部４１、書込部４２、回数加算部４３及び比較部４４と、半導体装置の電気的特性の検査処理を含む、これら読取部４１、書込部４２、回数加算部４３及び比較部４４による各処理を統括制御する制御部４５とを有して構成されている。
【００３１】
読取部４１は、試験対象である半導体チップ２に対応した読み取り用の第２の電極パッド１２から、接触回数及び試験回数の情報を読み取る。
書込部４２は、当該半導体チップ２に対応した書き込み用の第２の電極パッド１２から選択対象のヒューズ１３の情報を入力する。選択されたヒューズ１３には高電圧等が印加される。この高電圧等の印加によってヒューズ１３が切断される。
回数加算部４３は、読取部４１により読み取られた接触回数及び試験回数の情報に、適宜に１を加算する。
比較部４４は、読取部４１により読み取られた接触回数を予め定められた第１の基準値と、試験回数を予め定められた第２の基準値とそれぞれ比較する。比較部４４による比較の結果、接触回数が第１の基準値以下であり、且つ試験回数が第２の基準値以下である場合には、書込部４２は、加算後の接触回数及び試験回数をそれぞれ記憶させるべく、対応するヒューズ１３を切断する。
【００３２】
以下、上記したプローバを用いた半導体装置の試験方法について説明する。
図５は、本実施形態による半導体装置の試験方法をステップ順に示すフロー図である。
ここでは、例えば図１（ａ），（ｂ）の半導体装置を試験対象とする場合について説明する。
【００３３】
先ず、制御部４５は、当該プローバの状態を監視する（ステップＳ１）。ステップＳ１では、試験対象である半導体チップ２の試験に際して、プローブ針３４を接触させていない場合（非コンタクト状態）と、プローブ針３４を接触された場合（コンタクト状態）とで試験内容を変更する。
ここで、非コンタクト状態とは、例えば座標（Ｘｋ，Ｙｋ）に位置する試験対象である半導体チップ２の試験開始時に、プローブ針３４が第１及び第２の電極パッド１１，１２に接触していない状態のことである。一方、コンタクト状態とは、試験対象である半導体チップ２の当該試験時に、同じ半導体チップ２に対する前回の試験から引き続いて、プローバのプローブ針３４が既に第１及び第２の電極パッド１１，１２に接触している状態である。
【００３４】
（１）非コンタクト状態の場合
ステップＳ１に続いて、制御部４５は、プローブカード３０のプローブ針３４を、試験対象である半導体チップ２の第１及び第２の電極パッド１１，１２に接触させる（ステップＳ２）。
続いて、制御部４５は、第１の電極パッド１１に電気的に接触したプローブ針３４を通じて、電極パッド１１，１２と正しく導通(コンタクト)しているかを検査する（ステップＳ３）。
【００３５】
続いて、読取部４１は、接触回数の読み取りを行うための第２の電極パッド１２に電気的に接触したプローブ針３４を通じて、当該半導体チップ２の接触回数（切断されたヒューズ１３ａの数）の情報を読み取る（ステップＳ４）。
続いて、読取部４１は、試験回数の読み取りを行うための第２の電極パッド１２に電気的に接触したプローブ針３４を通じて、当該半導体チップ２の試験回数（切断されたヒューズ１３ｂの数）の情報を読み取る（ステップＳ５）。
【００３６】
続いて、回数加算部４３は、読取部４１により読み取られた接触回数及び試験回数に１を加算する（ステップＳ６1）。
続いて、比較部４４は、読取部４１により読み取られた接触回数を予め定められた第１の基準値と、試験回数を予め定められた第２の基準値とそれぞれ比較する（ステップＳ７）。
ステップＳ７において、比較部４４による比較の結果、接触回数が第１の基準値以下であり、且つ試験回数が第２の基準値以下である場合には、書込部４２は、加算後の接触回数及び試験回数をそれぞれ記憶させるべく、接触回数及び試験回数にそれぞれ１を書き込む（ステップＳ８，Ｓ９）。具体的には、書込部４２は、書き込み用の第２の電極パッド１２（接触回数の書き込み時にはそれに対応した第２の電極パッド１２、試験回数の書き込み時にはそれに対応した第２の電極パッド１２）に接触したプローブ針３４を通じて、選択対象となるヒューズ１３の情報を入力する。これにより、論理回路１４によって選択されたヒューズ１３に高電圧等が印加される。この高電圧等の印加によって当該ヒューズ１３が切断される。
【００３７】
続いて、制御部４５は、第１の電極パッド１１に電気的に接触したプローブ針３４を通じて、当該半導体チップ２の以降の試験（他の電気的特性の検査）を行う（ステップＳ１０）。
【００３８】
一方、ステップＳ７において、比較部４４による比較の結果、接触回数が第１の基準値より大値である場合、又は試験回数が第２の基準値より大値である場合には、制御部４５は、当該半導体チップについての以降の試験であるステップＳ１０を行わない。
なおこの場合、ステップＳ８，Ｓ９については、これらを実行しても、或いは第２の電極パッド１２の数の削減や試験時間の短縮の観点から実行を省略しても良い。
【００３９】
（２）コンタクト状態の場合
ステップＳ１に続いて、上記と同様にステップＳ３〜Ｓ５を順次行う。
続いて、回数加算部４３は、読取部４１により読み取られた接触回数及び試験回数のうち、接触回数についてはプローブ針３４の新たな接触を行っていないために更新することなく、試験回数のみについてこれに１を加算する（ステップＳ６2）。
【００４０】
続いて、上記と同様にステップＳ７を行い、ステップＳ７で比較部４４による比較の結果、接触回数が第１の基準値以下であり、且つ試験回数が第２の基準値以下である場合には、ステップＳ９により、書込部４２は、加算後の試験回数をそれぞれ記憶させるべく、試験回数に１を書き込む。
【００４１】
一方、ステップＳ７において、比較部４４による比較の結果、接触回数が第１の基準値より大値である場合、又は試験回数が第２の基準値より大値である場合には、制御部４５は、当該半導体チップについての以降の試験であるステップＳ１０を行わない。
なおこの場合、ステップＳ９については、これを実行しても、或いは第２の電極パッド１２の数の削減や試験時間の短縮の観点から実行を省略しても良い。
【００４２】
ステップＳ１０の後、制御部４５は、試験対象である全ての半導体チップ２について、上記したステップＳ１〜Ｓ１０が適宜実行されたか否かを判定する（ステップＳ１１）。
一方、未だ全ての半導体チップ２についてステップＳ１〜Ｓ１０が適宜実行されていないものと判定された場合には、次の座標、例えば（Ｘｋ＋１，Ｙｋ＋１）の半導体チップ２について、これを試験対象としてステップＳ１〜Ｓ１０を適宜実行する。
【００４３】
なお、図１（ｃ）の半導体装置の場合には、プローブカードをスクライブ領域３に設けられた第２の電極パッド１２に適合した専用のものに交換し、ステップＳ４〜Ｓ５のみを実行する。これにより、試験時のプローブ針を用いることなく、第１の電極パッドとは独立に接触回数及び試験回数を把握することができる。
【００４４】
ここで、上記したプローバを用いた半導体装置の試験方法の他の例について説明する。
この試験方法では、試験回数についてはモニタすることなく、接触回数のみをモニタする構成を採る。
即ちこの場合、図６に示すように、図５と同様にステップＳ１〜Ｓ３を適宜実行した後、ステップＳ５を省略し、ステップＳ６1を行う。ステップＳ６1において、非コンタクト状態では、回数加算部４３は読取部４１により読み取られた接触回数に１を加算する。一方、コンタクト状態では、接触回数を更新しない。
【００４５】
続いて、図５と同様にステップＳ７を適宜実行する。非コンタクト状態では、ステップＳ７で比較部４４による比較の結果、接触回数が第１の基準値以下である場合には、ステップＳ８により、書込部４２は、加算後の接触回数をそれぞれ記憶させるべく、試験回数に１を書き込む。その後、図５と同様にステップＳ１０を行う。
【００４６】
一方、ステップＳ７において、比較部４４による比較の結果、接触回数が第１の基準値より大値である場合には、制御部４５は、当該半導体チップについての以降の試験であるステップＳ１０を行わない。
なおこの場合、ステップＳ８については、これを実行しても、或いは第２の電極パッド１２の数の削減や試験時間の短縮の観点から実行を省略しても良い。
【００４７】
コンタクト状態では、ステップＳ７で比較部４４による比較の結果、接触回数が第１の基準値以下である場合には、図５と同様にステップＳ１０を行う。
一方、ステップＳ７において、比較部４４による比較の結果、接触回数が第１の基準値より大値である場合には、制御部４５は、当該半導体チップについての以降の試験であるステップＳ１０を行わない。
【００４８】
しかる後、図５と同様にステップＳ１１を行う。
ここで、試験工程とは、１つの半導体チップにおける複数の試験内容ではなく、通常複数回行われる、試験条件の異なる試験工程(例えば温度条件を低温・高温と変化させた試験)等を示している。
【００４９】
以上説明したように、本実施形態によれば、大掛かりな装置を付加使用することなく可及的に簡易な構成により半導体チップ単位におけるプローブ針の接触回数及び試験回数を容易且つ確実に把握して管理することができ、ひいては製造コストの削減及び製造時間の短縮化が可能となり、信頼性の高い半導体装置が実現する。
【００５０】
上述した実施形態によるプローバのテスター部３２の所定構成要素（図４において、例えば、読取部４１、書込部４２、回数加算部４３及び比較部４４、制御部４５等）の機能は、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。同様に、半導体装置の試験方法の各ステップ（図５及び図６のステップＳ１〜Ｓ１１等）は、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。
【００５１】
具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。
【００５２】
また、本発明に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。
【００５３】
―本実施形態の変形例―
上記した実施形態では、半導体装置の各半導体チップ２に対応した記憶部としてヒューズを例示した。本件は、これに限定されることなく、接触回数及び試験回数の読み出し・書き込みが可能である素子構造のものであれば、適用可能である。
【００５４】
例えば、図７のように、ヒューズ１３の代わりに、ＥＰＲＯＭやＥＥＰＲＯＭ等の電気的書き換え可能なメモリ素子２１を設けるようにしても良い。メモリ素子２１には、接触回数及び試験回数が適宜に記憶される。
ここで、（ａ），（ｃ）では、図１（ａ），（ｃ）に対応して、メモリ素子２１がスクライブ領域３に設けられている。一方、（ｂ）では、図１（ｂ）に対応して、メモリ素子２１が半導体チップ２上に設けられている。
【００５５】
以下、本件の諸態様を付記としてまとめて記載する。
【００５６】
（付記１）半導体基板と、
前記半導体基板上に並設されており、各々試験用の第１の電極パッドが形成されてなる複数の半導体チップと、
前記半導体基板上に前記半導体チップごとに対応して設けられており、対応する前記半導体チップの前記第１の電極パッドへの試験用針の接触回数が記憶される記憶部と、
前記半導体基板上に前記半導体チップごとに対応して設けられており、前記記憶部の記憶情報の読み取り及び書き込みを行うための第２の電極パッドと
を含むことを特徴とする半導体装置。
【００５７】
（付記２）前記記憶部は、前記半導体基板のスクライブ領域に設けられていることを特徴とする付記１に記載の半導体装置。
【００５８】
（付記３）前記記憶部は、対応する前記半導体チップ上に設けられていることを特徴とする付記１に記載の半導体装置。
【００５９】
（付記４）前記第２の電極パッドは、前記スクライブ領域に設けられていることを特徴とする付記１〜３のいずれか１項に記載の半導体装置。
【００６０】
（付記５）前記第２の電極パッドは、対応する前記半導体チップ上に設けられていることを特徴とする付記１〜３のいずれか１項に記載の半導体装置。
【００６１】
（付記６）前記記憶部は、前記接触回数と共に試験回数が記憶されることを特徴とする付記１〜５のいずれか１項に記載の半導体装置。
【００６２】
（付記７）半導体基板上に並設された複数の半導体チップについて、前記半導体基板上に設けられた試験用電極パッドに試験用針を接触させ、前記試験用針を介して前記各半導体チップの電気的特性を検査するに際して、
所定の前記半導体チップについて前記検査を行う工程と、
当該半導体チップに記憶された、前記試験用針の前記試験用電極パッドへの接触回数を読み取る工程と
を含むことを特徴とする半導体装置の試験方法。
【００６３】
（付記８）前記接触回数と共に、当該半導体チップに記憶された試験回数を読み取ることを特徴とする付記７に記載の半導体装置の試験方法。
【００６４】
（付記９）前記接触回数を読み取った後、
前記検査を行う際に、前記試験用針が非接触状態の前記半導体チップに前記試験用針を接触させた場合には、前記接触回数に１を加算する工程を更に含むことを特徴とする付記７に記載の半導体装置の試験方法。
【００６５】
（付記１０）前記接触回数及び前記試験回数を読み取った後、
前記検査を行う際に、前記試験用針が非接触状態の前記半導体チップに前記試験用針を接触させた場合には、前記接触回数及び前記試験回数にそれぞれ１を加算する工程を更に含むことを特徴とする付記８に記載の半導体装置の試験方法。
【００６６】
（付記１１）前記接触回数を所定の基準値と比較する工程と、
前記比較の結果、前記接触回数が前記基準値以下である場合には、当該接触回数を当該半導体チップに記憶させる工程と
を含み、
前記比較の結果、前記接触回数が前記基準値より大値である場合には、当該半導体チップについての以降の検査を行わないことを特徴とする付記１０に記載の半導体装置の試験方法。
【００６７】
（付記１２）前記接触回数を第１の基準値と、前記試験回数を第２の基準値とそれぞれ比較する工程と、
前記比較の結果、前記接触回数が前記第１の基準値以下であり、且つ前記試験回数が前記第２の基準値以下である場合には、当該接触回数及び当該試験回数をそれぞれ当該半導体チップに記憶させる工程と
を含み、
前記比較の結果、前記接触回数が前記第１の基準値より大値である場合、又は前記試験回数が前記第２の基準値より大値である場合には、当該半導体チップについての以降の検査を行わないことを特徴とする付記１０に記載の半導体装置の試験方法。
【００６８】
（付記１３）半導体基板上に並設された複数の半導体チップについて、前記半導体基板上に設けられた試験用電極パッドに試験用針を接触させ、前記試験用針を介して前記各半導体チップの電気的特性を検査するプローバ部と、
当該半導体チップに記憶された、前記試験用針の前記試験用電極パッドへの接触回数を読み取る読取部と
を含むことを特徴とする半導体装置の試験装置。
【００６９】
（付記１４）前記読取部は、前記接触回数と共に、当該半導体チップに記憶された試験回数を読み取ることを特徴とする付記１３に記載の半導体装置の試験装置。
【００７０】
（付記１５）前記検査を行う際に、前記試験用針が非接触状態の前記半導体チップに前記試験用針を接触させた場合には、前記接触回数に１を加算する回数加算部を更に含むことを特徴とする付記１３に記載の半導体装置の試験装置。
【００７１】
（付記１６）前記検査を行う際に、前記試験用針が非接触状態の前記半導体チップに前記試験用針を接触させた場合には、前記接触回数及び前記試験回数にそれぞれ１を加算する回数加算部を更に含むことを特徴とする付記１４に記載の半導体装置の試験装置。
【００７２】
（付記１７）前記接触回数を所定の基準値と比較する比較部と、
前記比較部による比較の結果、前記接触回数が前記基準値以下である場合には、当該接触回数を当該半導体チップに記憶させる書込部と
を含み、
前記比較部による比較の結果、前記接触回数が前記基準値より大値である場合には、当該半導体チップについての以降の検査を行わないことを特徴とする付記１５に記載の半導体装置の試験装置。
【００７３】
（付記１８）前記接触回数を第１の基準値と、前記試験回数を第２の基準値とそれぞれ比較する比較部と、
前記比較部による前記比較の結果、前記接触回数が前記第１の基準値以下であり、且つ前記試験回数が前記第２の基準値以下である場合には、加算後の当該接触回数及び試験回数をそれぞれ当該半導体チップに記憶させる書込部と
を含み、
前記比較部による比較の結果、前記接触回数が前記第１の基準値より大値である場合、又は前記試験回数が前記第２の基準値より大値である場合には、当該半導体チップについての以降の検査を行わないことを特徴とする付記１６に記載の半導体装置の試験装置。
【図面の簡単な説明】
【００７４】
【図１】本実施形態による半導体装置の一部構成を示す概略平面図である。
【図２】本実施形態による半導体装置の一部を抜粋して示す概略平面図である。
【図３】本実施形態による半導体装置のヒューズの構成を示す模式図である。
【図４】本実施形態で用いられる半導体装置の試験装置の概略構成を示す模式図である。
【図５】本実施形態による半導体装置の試験方法をステップ順に示すフロー図である。
【図６】本実施形態による半導体装置の試験方法の他の例をステップ順に示すフロー図である。
【図７】本実施形態の変形例による半導体装置の一部構成を示す概略平面図である。
【符号の説明】
【００７５】
１ 半導体基板
２ 半導体チップ
３ スクライブ領域
１１ 第１の電極パッド
１２ 第２の電極パッド
１３ Ｆ１〜ＦＮ ヒューズ
１３ａ コンタクト回数用ヒューズ
１３ｂ 試験回数用ヒューズ
１４ 論理回路
２１ メモリ素子
３０ プローブカード
３１ ウェーハステージ
３２ テスター部
３３ プローバ部
３４ プローブ針
４１ 読取部
４２ 書込部
４３ 回数加算部
４４ 比較部
４５ 制御部
【技術分野】
【０００１】
本件は、半導体基板上に複数の半導体チップが並設されてなる半導体装置及びその試験方法に関する。
【背景技術】
【０００２】
複数の半導体チップが並設される半導体基板において、各半導体チップの電気的検査（ウェーハ試験）を行うには、半導体チップに設けられた試験用電極パッドに接触させるプローブ針を有するプローブカードが用いられる。電気的検査を行う際には、プローブカードのプローブ針を試験用電極パッドに接触させ、プローブカードを介して半導体チップと測定機器とを接続させて、半導体チップの種々の電気的特性を検査する。
【０００３】
【特許文献１】特開２００３−５９９８３号公報
【特許文献２】特開２００２−２１４９３１号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
ウェーハ試験では、プローブカードのプローブ針が半導体チップの試験用電極パッドに接触する回数（接触回数）が多い場合には、半導体チップのクラックの発生やワイヤーボンディング工程における信頼性の低下等の不都合を招く。そのため、正確な接触回数を管理することは重要である。例えば、半導体基板面内の半導体チップの中で極端に接触回数が多いものは、信頼性が低下しており、既に製品として許容できないものもあることが考えられる。このような半導体チップに対して継続して試験を行うことは、製造コスト及び製造時間の無駄となる。
【０００５】
現状では、各半導体チップの接触回数を管理するには、ウェーハ試験の回数（試験回数）から判断するのが一般的である。例えば特許文献１には、半導体チップ単位の試験回数を保持するヒューズにより、再測定における良品救済を可能とする手法が提案されている。
しかしながら、半導体チップの試験回数を管理する場合、例えば不良が発生した特定の半導体チップのみで再試験を行った場合等では、半導体チップ単位で試験回数が異なり、半導体チップ毎の正確な接触回数を把握することは困難である。また、特許文献１の手法では、試験回数を読み出すためにパターン認識等の画像処理を用いるため、特別な画像識別装置が必要であり、使用する装置構成の複雑化を招く。
【０００６】
特許文献２では、接触回数をモニタする手法として、レーザーマーカの打点によりモニタするものが提案されている。しかしながらこの場合、打点を打つための特別なレーザーマーカ装置や打点数を認識するための識別装置が必要であり、やはり使用する装置構成の複雑化を招く。更に、打点を行う工程が付加されることにより、試験時間の延長や製造コストの増加に繋がるという問題もある。
【０００７】
本件は、上記の課題に鑑みてなされたものであり、大掛かりな装置を付加使用することなく可及的に簡易な構成により半導体チップ単位における試験用針の接触回数を容易且つ確実に把握して管理することができ、ひいては製造コストの削減及び製造時間の短縮化を可能として、信頼性の高い半導体装置及びその試験方法、試験装置を提供することを目的とする。
【課題を解決するための手段】
【０００８】
本件の半導体装置は、半導体基板と、前記半導体基板上に並設されており、各々試験用の第１の電極パッドが形成されてなる複数の半導体チップと、前記半導体基板上に前記半導体チップごとに対応して設けられており、対応する前記半導体チップの前記第１の電極パッドへの試験用針の接触回数が記憶される記憶部と、前記半導体基板上に前記半導体チップごとに対応して設けられており、前記記憶部の記憶情報の読み取り及び書き込みを行うための第２の電極パッドとを含む。
【０００９】
本件の半導体装置の試験方法は、半導体基板上に並設された複数の半導体チップについて、前記半導体基板上に設けられた試験用電極パッドに試験用針を接触させ、前記試験用針を介して前記各半導体チップの電気的特性を検査するに際して、所定の前記半導体チップについて前記検査を行う工程と、当該半導体チップに記憶された、前記試験用針の前記試験用電極パッドへの接触回数を読み取る工程とを含む。
【００１０】
本件の半導体装置の試験装置は、半導体基板上に並設された複数の半導体チップについて、前記半導体基板上に設けられた試験用電極パッドに試験用針を接触させ、前記試験用針を介して前記各半導体チップの電気的特性を検査するプローバ部と、当該半導体チップに記憶された、前記試験用針の前記試験用電極パッドへの接触回数を読み取る読取部とを含む。
【発明の効果】
【００１１】
本件によれば、大掛かりな装置を付加使用することなく可及的に簡易な構成により半導体チップ単位における試験用針の接触回数を容易且つ確実に把握して管理することができ、ひいては製造コストの削減及び製造時間の短縮化が可能となり、信頼性の高い半導体装置が実現する。
【発明を実施するための最良の形態】
【００１２】
―本件の基本骨子―
通常、半導体基板の半導体チップ上には、試験用針（プローブ針）が接触する試験用電極パッドが設けられている。
本件では、半導体チップごとに対応して、試験用電極パッドである第１の電極パッドにプローブ針が接触した接触回数、更には試験回数を記憶する記憶部を設ける。そして、第１の電極パッドと共に、当該記憶部に対して接触回数及び試験回数の読み取り・書き込みを行うための第２の電極パッドが配設されて半導体装置が構成される。
【００１３】
記憶部及び第２の電極パッドは、半導体チップ上またはスクライブ領域上にそれぞれ設けられる。第２の電極パッドを第１の電極パッドに隣接して半導体チップ上に設けることにより、半導体チップの試験時に第１の電極パッドと同時に第２の電極パッドにプローブ針が接触し、簡易に接触回数及び試験回数の読み取り及び書き込みがなされる。一方、第２の電極パッドをスクライブ領域上に設けることにより、接触回数及び試験回数の読み取りには専用のプローブカード等を要するものの、試験時のプローブ針を用いることなく、第１の電極パッドとは独立に接触回数及び試験回数を把握することができる。
【００１４】
このように構成された半導体装置では、プローブ針を用いた各種の検査を行う際に、当該検査と共に接触回数及び試験回数の読み取り及び書き込みを実行する。本件では、接触回数及び試験回数にそれぞれ製品として許容され得る信頼性の基準値（第１及び第２の基準値）を定め、接触回数または試験回数を当該基準値と比較する。接触回数または試験回数の少なくとも一方が基準値を超える場合には、当該半導体チップはもはや信頼性が低下しており、製品として認められないものと判定し、当該半導体チップについての以降の検査を行わない。
【００１５】
このように本件では、大掛かりな装置を付加使用することなく可及的に簡易な構成により半導体チップ単位における試験用針の接触回数を容易且つ確実に把握して管理することができる。そして、当該管理の一環として、接触回数または試験回数が多く信頼性が低下していると見なされた半導体チップについては以降の検査を省略し、半導体装置の試験段階で製品から除外する。この構成により、半導体装置の製造コストの削減及び製造時間の短縮化が実現する。
【００１６】
―本件を適用した好適な実施形態―
図１は、本実施形態による半導体装置の一部構成を示す概略平面図である。
この半導体装置は、図１（ａ）に示すように、シリコンウェーハ等の半導体基板１上に複数の半導体チップ２がマトリクス状に並設されてなる。図示の例では、半導体チップ２として隣接する４つのみを示す。隣接する半導体チップ２間の部位はスクライブ領域３とされている。
各半導体チップ２には、その周縁部近傍に沿って、試験装置であるプローバのプローブ針が接触する試験用電極パッドである複数の第１の電極パッド１１が設けられている。
【００１７】
本実施形態では、スクライブ領域３上に、半導体チップ２ごとに対応して、第１の電極パッド１１にプローブ針が接触した接触回数、更には試験回数を記憶する記憶部である複数のヒューズ１３が設けられている。そして、半導体チップ２上で第１の電極パッド１１に隣接して、ヒューズ１３に対して接触回数及び試験回数の読み取り及び書き込みを行うための複数の第２の電極パッド１２が設けられている。
【００１８】
第２の電極パッド１２は、図示の例では半導体チップ２の周縁部の４隅に設けられている。例えば、半導体チップ２の上部分の２つの第２の電極パッド１２が接触回数の読み取り及び書き込みに、下部分の２つの第２の電極パッド１２が試験回数の読み取り及び書き込みにそれぞれ対応している。そして、上部分のうち、右側の第２の電極パッド１２が接触回数の読み取りを行うための第２の電極パッド１２であり、左側の第２の電極パッド１２が接触回数の書き込みを行うための第２の電極パッド１２である。一方、下部分のうち、右側の第２の電極パッド１２が試験回数の読み取りを行うための第２の電極パッド１２であり、左側の第２の電極パッド１２が試験回数の書き込みを行うための第２の電極パッド１２である。
第２の電極パッド１２を第１の電極パッド１１に隣接して半導体チップ２上に設けることにより、半導体チップ２の試験時に第１の電極パッド１１と同時に第２の電極パッド１２にプローブ針が接触し、簡易に接触回数及び試験回数の読み取り及び書き込みがなされる。
【００１９】
ここで、接触回数または試験回数の書き込みとは、接触回数または試験回数に加算すること、即ち新たにヒューズ１３を切断することを意味している。また、接触回数または試験回数の読み取りとは、ヒューズ１３の切断状況、即ち切断されたヒューズ１３の数の情報を読み出すことを意味している。
【００２０】
並列する一群のヒューズ１３は、図示の例ではその上部の半導体チップ２に対応している。電気的に切断されたヒューズ１３の数が接触回数及び試験回数に対応するため、接触回数及び試験回数に応じて必要数配置される。具体的には、例えば図２（ａ）に示すように、複数のヒューズ１３のうち、左部分を接触回数に対応した数だけ並列するコンタクト回数用ヒューズ１３ａとし、右部分を試験回数に対応した数だけ並列する試験回数用ヒューズ１３ｂとする。
ヒューズ１３をスクライブ領域３上に配置することにより、ヒューズ１３により半導体チップ２の素子領域の占有面積を狭くすることなく、素子領域の十分な占有面積が確保される。
【００２１】
ヒューズ１３に対する読み取り及び書き込みは、以下のように行われる。図３は、ヒューズの構成を示す模式図である。図３では図示の明瞭化のため、各ヒューズ１３をヒューズＦ１〜ＦＮとして示す。
ヒューズＦ１〜ＦＮは、それぞれ論理回路（セレクタ回路）１４に接続されている。論理回路１４は、例えばスクライブ領域３下に設けられるが、対応する半導体チップ２に設けるようにしても良い。
【００２２】
接触回数及び試験回数の情報は、ヒューズＦ１〜ＦＮのうちで切断されているヒューズ数で保持される。接触回数及び試験回数の読み取り時には、切断されているヒューズ数の情報が論理回路１４により読み取り用の第２の電極パッド１２に出力される。接触回数及び試験回数の書き込み時には、書き込み用の第２の電極パッド１２からの入力に基づき、ヒューズＦ１〜ＦＮのうちで切断対象のヒューズ１３を論理回路１４により選択状態にして、高電圧等を印加する。この高電圧等の印加は、論理回路１４により、或いは論理回路１４に接続された不図示の電源回路等により行われる。これにより、当該ヒューズ１３が切断される。
【００２３】
なお、論理回路１４には、自身の回路及び記憶部の不良に対して救済を行う論理回路部を含み、代替可能な記憶部等に切り替えることで、記憶部であるヒューズＦ１〜ＦＮ及び論理回路１４に不良があった場合でも接触回数及び試験回数の管理は可能である。
【００２４】
本実施形態による半導体装置の他の例を図１（ｂ），（ｃ）に示す。
図１（ｂ）の半導体装置では、複数のヒューズ１３が半導体チップ２上に設けられている。図示の例では、第１及び第２の電極パッド１１，１２で囲む領域内の４箇所にそれぞれ複数のヒューズ１３が配設された場合を示しており、図示の便宜上、各箇所では１つのヒューズ１３のみを示す。
【００２５】
図１（ａ）の半導体装置と同様に、電気的に切断されたヒューズ１３の数が接触回数及び試験回数に対応するため、接触回数及び試験回数に応じて必要数配置される。具体的には、例えば図２（ｂ）に示すように、複数のヒューズ１３のうち、下部分の２隅を接触回数に対応した数だけ並列するコンタクト回数用ヒューズ１３ａとし、上部分の２隅を試験回数に対応した数だけ並列する試験回数用ヒューズ１３ｂとする。
この半導体装置の構成では、半導体チップ２内に素子領域の非形成部分（いわゆる空き領域）が存在する場合等に、当該非形成部分にヒューズ１３が配置される。そのため、スクライブ領域３には他の構成要素を配設することができる。
【００２６】
図１（ｃ）の半導体装置では、第２の電極パッド１２がスクライブ領域３上に複数のヒューズ１３に隣接して設けられている。図示の例では、並列する一群のヒューズ１３を挟むように両脇に、それぞれ２つの第２の電極パッド１２が配設されている。
例えば、一群のヒューズ１３の左端部分の２つの第２の電極パッド１２が接触回数の読み取りに、右端部分の２つの第２の電極パッド１２が試験回数の読み取りにそれぞれ対応している。そして、左端部分の第２の電極パッド１２が接触回数の読み取りを行うための第２の電極パッド１２であり、右端部分の第２の電極パッド１２が試験回数の読み取りを行うための第２の電極パッド１２である。
【００２７】
この半導体装置の構成では、第２の電極パッド１２をスクライブ領域３上に設ける。この場合、接触回数及び試験回数の読み取りには専用のプローブカード等を要することになるものの、試験時のプローブ針を用いることなく、第１の電極パッド１１とは独立に接触回数及び試験回数を把握することができる。
【００２８】
以下、上記のように構成された半導体装置の試験を行うための試験装置について説明する。
図４は、本実施形態で用いられる半導体装置の試験装置の概略構成を示す模式図である。
この試験装置（プローバ）による試験対象は、例えば図１（ａ），（ｂ）の半導体装置である。この電気的検査に用いられるプローブカード３０には、各半導体チップ２の第１及び第２の電極パッド１１，１２に接触する複数のプローブ針３４が設けられている。
なお、図１（ｃ）の半導体装置にて接触回数及び試験回数の読み取りを行う時には、試験用のプローブカード３０とは別の第２の電極パッド１２のみに対応した不図示のプローブカードを用いる。
【００２９】
本実施形態では、プローバは、ウェーハステージ３１と、ウェーハステージ３１上の半導体基板１を検査するためのプローブ針３４を有するプローブカード３０とを有するプローバ部３３と、電気的に接続され電気的検査の処理内容を制御するテスター部３２とを備えて構成されている。
【００３０】
テスター部３２は、読取部４１、書込部４２、回数加算部４３及び比較部４４と、半導体装置の電気的特性の検査処理を含む、これら読取部４１、書込部４２、回数加算部４３及び比較部４４による各処理を統括制御する制御部４５とを有して構成されている。
【００３１】
読取部４１は、試験対象である半導体チップ２に対応した読み取り用の第２の電極パッド１２から、接触回数及び試験回数の情報を読み取る。
書込部４２は、当該半導体チップ２に対応した書き込み用の第２の電極パッド１２から選択対象のヒューズ１３の情報を入力する。選択されたヒューズ１３には高電圧等が印加される。この高電圧等の印加によってヒューズ１３が切断される。
回数加算部４３は、読取部４１により読み取られた接触回数及び試験回数の情報に、適宜に１を加算する。
比較部４４は、読取部４１により読み取られた接触回数を予め定められた第１の基準値と、試験回数を予め定められた第２の基準値とそれぞれ比較する。比較部４４による比較の結果、接触回数が第１の基準値以下であり、且つ試験回数が第２の基準値以下である場合には、書込部４２は、加算後の接触回数及び試験回数をそれぞれ記憶させるべく、対応するヒューズ１３を切断する。
【００３２】
以下、上記したプローバを用いた半導体装置の試験方法について説明する。
図５は、本実施形態による半導体装置の試験方法をステップ順に示すフロー図である。
ここでは、例えば図１（ａ），（ｂ）の半導体装置を試験対象とする場合について説明する。
【００３３】
先ず、制御部４５は、当該プローバの状態を監視する（ステップＳ１）。ステップＳ１では、試験対象である半導体チップ２の試験に際して、プローブ針３４を接触させていない場合（非コンタクト状態）と、プローブ針３４を接触された場合（コンタクト状態）とで試験内容を変更する。
ここで、非コンタクト状態とは、例えば座標（Ｘｋ，Ｙｋ）に位置する試験対象である半導体チップ２の試験開始時に、プローブ針３４が第１及び第２の電極パッド１１，１２に接触していない状態のことである。一方、コンタクト状態とは、試験対象である半導体チップ２の当該試験時に、同じ半導体チップ２に対する前回の試験から引き続いて、プローバのプローブ針３４が既に第１及び第２の電極パッド１１，１２に接触している状態である。
【００３４】
（１）非コンタクト状態の場合
ステップＳ１に続いて、制御部４５は、プローブカード３０のプローブ針３４を、試験対象である半導体チップ２の第１及び第２の電極パッド１１，１２に接触させる（ステップＳ２）。
続いて、制御部４５は、第１の電極パッド１１に電気的に接触したプローブ針３４を通じて、電極パッド１１，１２と正しく導通(コンタクト)しているかを検査する（ステップＳ３）。
【００３５】
続いて、読取部４１は、接触回数の読み取りを行うための第２の電極パッド１２に電気的に接触したプローブ針３４を通じて、当該半導体チップ２の接触回数（切断されたヒューズ１３ａの数）の情報を読み取る（ステップＳ４）。
続いて、読取部４１は、試験回数の読み取りを行うための第２の電極パッド１２に電気的に接触したプローブ針３４を通じて、当該半導体チップ２の試験回数（切断されたヒューズ１３ｂの数）の情報を読み取る（ステップＳ５）。
【００３６】
続いて、回数加算部４３は、読取部４１により読み取られた接触回数及び試験回数に１を加算する（ステップＳ６1）。
続いて、比較部４４は、読取部４１により読み取られた接触回数を予め定められた第１の基準値と、試験回数を予め定められた第２の基準値とそれぞれ比較する（ステップＳ７）。
ステップＳ７において、比較部４４による比較の結果、接触回数が第１の基準値以下であり、且つ試験回数が第２の基準値以下である場合には、書込部４２は、加算後の接触回数及び試験回数をそれぞれ記憶させるべく、接触回数及び試験回数にそれぞれ１を書き込む（ステップＳ８，Ｓ９）。具体的には、書込部４２は、書き込み用の第２の電極パッド１２（接触回数の書き込み時にはそれに対応した第２の電極パッド１２、試験回数の書き込み時にはそれに対応した第２の電極パッド１２）に接触したプローブ針３４を通じて、選択対象となるヒューズ１３の情報を入力する。これにより、論理回路１４によって選択されたヒューズ１３に高電圧等が印加される。この高電圧等の印加によって当該ヒューズ１３が切断される。
【００３７】
続いて、制御部４５は、第１の電極パッド１１に電気的に接触したプローブ針３４を通じて、当該半導体チップ２の以降の試験（他の電気的特性の検査）を行う（ステップＳ１０）。
【００３８】
一方、ステップＳ７において、比較部４４による比較の結果、接触回数が第１の基準値より大値である場合、又は試験回数が第２の基準値より大値である場合には、制御部４５は、当該半導体チップについての以降の試験であるステップＳ１０を行わない。
なおこの場合、ステップＳ８，Ｓ９については、これらを実行しても、或いは第２の電極パッド１２の数の削減や試験時間の短縮の観点から実行を省略しても良い。
【００３９】
（２）コンタクト状態の場合
ステップＳ１に続いて、上記と同様にステップＳ３〜Ｓ５を順次行う。
続いて、回数加算部４３は、読取部４１により読み取られた接触回数及び試験回数のうち、接触回数についてはプローブ針３４の新たな接触を行っていないために更新することなく、試験回数のみについてこれに１を加算する（ステップＳ６2）。
【００４０】
続いて、上記と同様にステップＳ７を行い、ステップＳ７で比較部４４による比較の結果、接触回数が第１の基準値以下であり、且つ試験回数が第２の基準値以下である場合には、ステップＳ９により、書込部４２は、加算後の試験回数をそれぞれ記憶させるべく、試験回数に１を書き込む。
【００４１】
一方、ステップＳ７において、比較部４４による比較の結果、接触回数が第１の基準値より大値である場合、又は試験回数が第２の基準値より大値である場合には、制御部４５は、当該半導体チップについての以降の試験であるステップＳ１０を行わない。
なおこの場合、ステップＳ９については、これを実行しても、或いは第２の電極パッド１２の数の削減や試験時間の短縮の観点から実行を省略しても良い。
【００４２】
ステップＳ１０の後、制御部４５は、試験対象である全ての半導体チップ２について、上記したステップＳ１〜Ｓ１０が適宜実行されたか否かを判定する（ステップＳ１１）。
一方、未だ全ての半導体チップ２についてステップＳ１〜Ｓ１０が適宜実行されていないものと判定された場合には、次の座標、例えば（Ｘｋ＋１，Ｙｋ＋１）の半導体チップ２について、これを試験対象としてステップＳ１〜Ｓ１０を適宜実行する。
【００４３】
なお、図１（ｃ）の半導体装置の場合には、プローブカードをスクライブ領域３に設けられた第２の電極パッド１２に適合した専用のものに交換し、ステップＳ４〜Ｓ５のみを実行する。これにより、試験時のプローブ針を用いることなく、第１の電極パッドとは独立に接触回数及び試験回数を把握することができる。
【００４４】
ここで、上記したプローバを用いた半導体装置の試験方法の他の例について説明する。
この試験方法では、試験回数についてはモニタすることなく、接触回数のみをモニタする構成を採る。
即ちこの場合、図６に示すように、図５と同様にステップＳ１〜Ｓ３を適宜実行した後、ステップＳ５を省略し、ステップＳ６1を行う。ステップＳ６1において、非コンタクト状態では、回数加算部４３は読取部４１により読み取られた接触回数に１を加算する。一方、コンタクト状態では、接触回数を更新しない。
【００４５】
続いて、図５と同様にステップＳ７を適宜実行する。非コンタクト状態では、ステップＳ７で比較部４４による比較の結果、接触回数が第１の基準値以下である場合には、ステップＳ８により、書込部４２は、加算後の接触回数をそれぞれ記憶させるべく、試験回数に１を書き込む。その後、図５と同様にステップＳ１０を行う。
【００４６】
一方、ステップＳ７において、比較部４４による比較の結果、接触回数が第１の基準値より大値である場合には、制御部４５は、当該半導体チップについての以降の試験であるステップＳ１０を行わない。
なおこの場合、ステップＳ８については、これを実行しても、或いは第２の電極パッド１２の数の削減や試験時間の短縮の観点から実行を省略しても良い。
【００４７】
コンタクト状態では、ステップＳ７で比較部４４による比較の結果、接触回数が第１の基準値以下である場合には、図５と同様にステップＳ１０を行う。
一方、ステップＳ７において、比較部４４による比較の結果、接触回数が第１の基準値より大値である場合には、制御部４５は、当該半導体チップについての以降の試験であるステップＳ１０を行わない。
【００４８】
しかる後、図５と同様にステップＳ１１を行う。
ここで、試験工程とは、１つの半導体チップにおける複数の試験内容ではなく、通常複数回行われる、試験条件の異なる試験工程(例えば温度条件を低温・高温と変化させた試験)等を示している。
【００４９】
以上説明したように、本実施形態によれば、大掛かりな装置を付加使用することなく可及的に簡易な構成により半導体チップ単位におけるプローブ針の接触回数及び試験回数を容易且つ確実に把握して管理することができ、ひいては製造コストの削減及び製造時間の短縮化が可能となり、信頼性の高い半導体装置が実現する。
【００５０】
上述した実施形態によるプローバのテスター部３２の所定構成要素（図４において、例えば、読取部４１、書込部４２、回数加算部４３及び比較部４４、制御部４５等）の機能は、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。同様に、半導体装置の試験方法の各ステップ（図５及び図６のステップＳ１〜Ｓ１１等）は、コンピュータのＲＡＭやＲＯＭ等に記憶されたプログラムが動作することによって実現できる。このプログラム及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明に含まれる。
【００５１】
具体的に、前記プログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワークシステムにおける通信媒体を用いることができる。ここで、コンピュータネットワークとは、ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等であり、通信媒体とは、光ファイバ等の有線回線や無線回線等である。
【００５２】
また、本発明に含まれるプログラムとしては、供給されたプログラムをコンピュータが実行することにより上述の実施形態の機能が実現されるようなもののみではない。例えば、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）或いは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。また、供給されたプログラムの処理の全て或いは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合にも、かかるプログラムは本発明に含まれる。
【００５３】
―本実施形態の変形例―
上記した実施形態では、半導体装置の各半導体チップ２に対応した記憶部としてヒューズを例示した。本件は、これに限定されることなく、接触回数及び試験回数の読み出し・書き込みが可能である素子構造のものであれば、適用可能である。
【００５４】
例えば、図７のように、ヒューズ１３の代わりに、ＥＰＲＯＭやＥＥＰＲＯＭ等の電気的書き換え可能なメモリ素子２１を設けるようにしても良い。メモリ素子２１には、接触回数及び試験回数が適宜に記憶される。
ここで、（ａ），（ｃ）では、図１（ａ），（ｃ）に対応して、メモリ素子２１がスクライブ領域３に設けられている。一方、（ｂ）では、図１（ｂ）に対応して、メモリ素子２１が半導体チップ２上に設けられている。
【００５５】
以下、本件の諸態様を付記としてまとめて記載する。
【００５６】
（付記１）半導体基板と、
前記半導体基板上に並設されており、各々試験用の第１の電極パッドが形成されてなる複数の半導体チップと、
前記半導体基板上に前記半導体チップごとに対応して設けられており、対応する前記半導体チップの前記第１の電極パッドへの試験用針の接触回数が記憶される記憶部と、
前記半導体基板上に前記半導体チップごとに対応して設けられており、前記記憶部の記憶情報の読み取り及び書き込みを行うための第２の電極パッドと
を含むことを特徴とする半導体装置。
【００５７】
（付記２）前記記憶部は、前記半導体基板のスクライブ領域に設けられていることを特徴とする付記１に記載の半導体装置。
【００５８】
（付記３）前記記憶部は、対応する前記半導体チップ上に設けられていることを特徴とする付記１に記載の半導体装置。
【００５９】
（付記４）前記第２の電極パッドは、前記スクライブ領域に設けられていることを特徴とする付記１〜３のいずれか１項に記載の半導体装置。
【００６０】
（付記５）前記第２の電極パッドは、対応する前記半導体チップ上に設けられていることを特徴とする付記１〜３のいずれか１項に記載の半導体装置。
【００６１】
（付記６）前記記憶部は、前記接触回数と共に試験回数が記憶されることを特徴とする付記１〜５のいずれか１項に記載の半導体装置。
【００６２】
（付記７）半導体基板上に並設された複数の半導体チップについて、前記半導体基板上に設けられた試験用電極パッドに試験用針を接触させ、前記試験用針を介して前記各半導体チップの電気的特性を検査するに際して、
所定の前記半導体チップについて前記検査を行う工程と、
当該半導体チップに記憶された、前記試験用針の前記試験用電極パッドへの接触回数を読み取る工程と
を含むことを特徴とする半導体装置の試験方法。
【００６３】
（付記８）前記接触回数と共に、当該半導体チップに記憶された試験回数を読み取ることを特徴とする付記７に記載の半導体装置の試験方法。
【００６４】
（付記９）前記接触回数を読み取った後、
前記検査を行う際に、前記試験用針が非接触状態の前記半導体チップに前記試験用針を接触させた場合には、前記接触回数に１を加算する工程を更に含むことを特徴とする付記７に記載の半導体装置の試験方法。
【００６５】
（付記１０）前記接触回数及び前記試験回数を読み取った後、
前記検査を行う際に、前記試験用針が非接触状態の前記半導体チップに前記試験用針を接触させた場合には、前記接触回数及び前記試験回数にそれぞれ１を加算する工程を更に含むことを特徴とする付記８に記載の半導体装置の試験方法。
【００６６】
（付記１１）前記接触回数を所定の基準値と比較する工程と、
前記比較の結果、前記接触回数が前記基準値以下である場合には、当該接触回数を当該半導体チップに記憶させる工程と
を含み、
前記比較の結果、前記接触回数が前記基準値より大値である場合には、当該半導体チップについての以降の検査を行わないことを特徴とする付記１０に記載の半導体装置の試験方法。
【００６７】
（付記１２）前記接触回数を第１の基準値と、前記試験回数を第２の基準値とそれぞれ比較する工程と、
前記比較の結果、前記接触回数が前記第１の基準値以下であり、且つ前記試験回数が前記第２の基準値以下である場合には、当該接触回数及び当該試験回数をそれぞれ当該半導体チップに記憶させる工程と
を含み、
前記比較の結果、前記接触回数が前記第１の基準値より大値である場合、又は前記試験回数が前記第２の基準値より大値である場合には、当該半導体チップについての以降の検査を行わないことを特徴とする付記１０に記載の半導体装置の試験方法。
【００６８】
（付記１３）半導体基板上に並設された複数の半導体チップについて、前記半導体基板上に設けられた試験用電極パッドに試験用針を接触させ、前記試験用針を介して前記各半導体チップの電気的特性を検査するプローバ部と、
当該半導体チップに記憶された、前記試験用針の前記試験用電極パッドへの接触回数を読み取る読取部と
を含むことを特徴とする半導体装置の試験装置。
【００６９】
（付記１４）前記読取部は、前記接触回数と共に、当該半導体チップに記憶された試験回数を読み取ることを特徴とする付記１３に記載の半導体装置の試験装置。
【００７０】
（付記１５）前記検査を行う際に、前記試験用針が非接触状態の前記半導体チップに前記試験用針を接触させた場合には、前記接触回数に１を加算する回数加算部を更に含むことを特徴とする付記１３に記載の半導体装置の試験装置。
【００７１】
（付記１６）前記検査を行う際に、前記試験用針が非接触状態の前記半導体チップに前記試験用針を接触させた場合には、前記接触回数及び前記試験回数にそれぞれ１を加算する回数加算部を更に含むことを特徴とする付記１４に記載の半導体装置の試験装置。
【００７２】
（付記１７）前記接触回数を所定の基準値と比較する比較部と、
前記比較部による比較の結果、前記接触回数が前記基準値以下である場合には、当該接触回数を当該半導体チップに記憶させる書込部と
を含み、
前記比較部による比較の結果、前記接触回数が前記基準値より大値である場合には、当該半導体チップについての以降の検査を行わないことを特徴とする付記１５に記載の半導体装置の試験装置。
【００７３】
（付記１８）前記接触回数を第１の基準値と、前記試験回数を第２の基準値とそれぞれ比較する比較部と、
前記比較部による前記比較の結果、前記接触回数が前記第１の基準値以下であり、且つ前記試験回数が前記第２の基準値以下である場合には、加算後の当該接触回数及び試験回数をそれぞれ当該半導体チップに記憶させる書込部と
を含み、
前記比較部による比較の結果、前記接触回数が前記第１の基準値より大値である場合、又は前記試験回数が前記第２の基準値より大値である場合には、当該半導体チップについての以降の検査を行わないことを特徴とする付記１６に記載の半導体装置の試験装置。
【図面の簡単な説明】
【００７４】
【図１】本実施形態による半導体装置の一部構成を示す概略平面図である。
【図２】本実施形態による半導体装置の一部を抜粋して示す概略平面図である。
【図３】本実施形態による半導体装置のヒューズの構成を示す模式図である。
【図４】本実施形態で用いられる半導体装置の試験装置の概略構成を示す模式図である。
【図５】本実施形態による半導体装置の試験方法をステップ順に示すフロー図である。
【図６】本実施形態による半導体装置の試験方法の他の例をステップ順に示すフロー図である。
【図７】本実施形態の変形例による半導体装置の一部構成を示す概略平面図である。
【符号の説明】
【００７５】
１ 半導体基板
２ 半導体チップ
３ スクライブ領域
１１ 第１の電極パッド
１２ 第２の電極パッド
１３ Ｆ１〜ＦＮ ヒューズ
１３ａ コンタクト回数用ヒューズ
１３ｂ 試験回数用ヒューズ
１４ 論理回路
２１ メモリ素子
３０ プローブカード
３１ ウェーハステージ
３２ テスター部
３３ プローバ部
３４ プローブ針
４１ 読取部
４２ 書込部
４３ 回数加算部
４４ 比較部
４５ 制御部
【特許請求の範囲】
【請求項１】
半導体基板と、
前記半導体基板上に並設されており、各々試験用の第１の電極パッドが形成されてなる複数の半導体チップと、
前記半導体基板上に前記半導体チップごとに対応して設けられており、対応する前記半導体チップの前記第１の電極パッドへの試験用針の接触回数が記憶される記憶部と、
前記半導体基板上に前記半導体チップごとに対応して設けられており、前記記憶部の記憶情報の読み取り及び書き込みを行うための第２の電極パッドと
を含むことを特徴とする半導体装置。
【請求項２】
前記記憶部は、前記接触回数と共に試験回数が記憶されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板上に並設された複数の半導体チップについて、前記半導体基板上に設けられた試験用電極パッドに試験用針を接触させ、前記試験用針を介して前記各半導体チップの電気的特性を検査するに際して、
所定の前記半導体チップについて前記検査を行う工程と、
当該半導体チップに記憶された、前記試験用針の前記試験用電極パッドへの接触回数を読み取る工程と
を含むことを特徴とする半導体装置の試験方法。
【請求項４】
前記接触回数と共に、当該半導体チップに記憶された試験回数を読み取ることを特徴とする請求項３に記載の半導体装置の試験方法。
【請求項５】
前記接触回数及び前記試験回数を読み取った後、
前記検査を行う際に、前記試験用針が非接触状態の前記半導体チップに前記試験用針を接触させた場合には、前記接触回数及び前記試験回数にそれぞれ１を加算する工程を更に含むことを特徴とする請求項４に記載の半導体装置の試験方法。
【請求項６】
前記接触回数を所定の基準値と比較する工程と、
前記比較の結果、前記接触回数が前記基準値以下である場合には、当該接触回数を当該半導体チップに記憶させる工程と
を含み、
前記比較の結果、前記接触回数が前記基準値より大値である場合には、当該半導体チップについての以降の検査を行わないことを特徴とする請求項５に記載の半導体装置の試験方法。
【請求項１】
半導体基板と、
前記半導体基板上に並設されており、各々試験用の第１の電極パッドが形成されてなる複数の半導体チップと、
前記半導体基板上に前記半導体チップごとに対応して設けられており、対応する前記半導体チップの前記第１の電極パッドへの試験用針の接触回数が記憶される記憶部と、
前記半導体基板上に前記半導体チップごとに対応して設けられており、前記記憶部の記憶情報の読み取り及び書き込みを行うための第２の電極パッドと
を含むことを特徴とする半導体装置。
【請求項２】
前記記憶部は、前記接触回数と共に試験回数が記憶されることを特徴とする請求項１に記載の半導体装置。
【請求項３】
半導体基板上に並設された複数の半導体チップについて、前記半導体基板上に設けられた試験用電極パッドに試験用針を接触させ、前記試験用針を介して前記各半導体チップの電気的特性を検査するに際して、
所定の前記半導体チップについて前記検査を行う工程と、
当該半導体チップに記憶された、前記試験用針の前記試験用電極パッドへの接触回数を読み取る工程と
を含むことを特徴とする半導体装置の試験方法。
【請求項４】
前記接触回数と共に、当該半導体チップに記憶された試験回数を読み取ることを特徴とする請求項３に記載の半導体装置の試験方法。
【請求項５】
前記接触回数及び前記試験回数を読み取った後、
前記検査を行う際に、前記試験用針が非接触状態の前記半導体チップに前記試験用針を接触させた場合には、前記接触回数及び前記試験回数にそれぞれ１を加算する工程を更に含むことを特徴とする請求項４に記載の半導体装置の試験方法。
【請求項６】
前記接触回数を所定の基準値と比較する工程と、
前記比較の結果、前記接触回数が前記基準値以下である場合には、当該接触回数を当該半導体チップに記憶させる工程と
を含み、
前記比較の結果、前記接触回数が前記基準値より大値である場合には、当該半導体チップについての以降の検査を行わないことを特徴とする請求項５に記載の半導体装置の試験方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１０−４５０８０（Ｐ２０１０−４５０８０Ａ）
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願番号】特願２００８−２０６３８１（Ｐ２００８−２０６３８１）
【出願日】平成２０年８月８日（２００８．８．８）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
【公開日】平成２２年２月２５日（２０１０．２．２５）
【国際特許分類】
【出願日】平成２０年８月８日（２００８．８．８）
【出願人】（３０８０１４３４１）富士通マイクロエレクトロニクス株式会社 (2,507)
【Ｆターム（参考）】
[ Back to top ]