半導体装置
【課題】GaN系FETと同等の高耐圧特性を有し、かつオン抵抗の低いダイオードを実現すること。
【解決手段】半導体装置1は、低耐圧特性を有するシリコンダイオード3と、高耐圧特性を有し、低損失で動作可能なGaN系化合物半導体で形成されたGaN系HEMT5とを備え、シリコンダイオード3のカソード側にGaN系HEMT5のソース電極が接続され、シリコンダイオード3のアノード側にGaN系HEMT5のゲート電極が接続されて構成される。
【解決手段】半導体装置1は、低耐圧特性を有するシリコンダイオード3と、高耐圧特性を有し、低損失で動作可能なGaN系化合物半導体で形成されたGaN系HEMT5とを備え、シリコンダイオード3のカソード側にGaN系HEMT5のソース電極が接続され、シリコンダイオード3のアノード側にGaN系HEMT5のゲート電極が接続されて構成される。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、高耐圧特性を有するダイオードを実現する半導体装置に関するものである。
【背景技術】
【0002】
GaN,InGaN,AlInGaN等のGaN系化合物半導体を用いて形成された電界効果トランジスタ(FET:Field Effect Transistor)が種々提案されている。例えば、特許文献1には、GaN系FETの一種である、GaN系化合物半導体で形成された高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)が開示されている。GaN系化合物半導体で形成されたGaN系FETは、材料自体の特性から高い耐圧特性を有する。
【0003】
【特許文献1】特開2003−179082号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
GaN系化合物半導体を用いてダイオード構造が作製できれば、大電流・高耐圧で動作可能なダイオードが実現できる。しかしながら、GaN系化合物半導体では、ダイオード構造の作製が困難であった。
【0005】
本発明は、上記に鑑みてなされたものであって、GaN系FETと同等の高耐圧特性を有し、かつオン抵抗の低いダイオードを実現することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記した課題を解決し、目的を達成するため、本発明にかかる半導体装置は、ソース電極、ドレイン電極およびゲート電極を有するGaN系化合物半導体からなる電界効果トランジスタと、前記Gan系化合物半導体よりも小さいバンドギャップを有する半導体材料からなり、前記ソース電極に電気的に接続されたカソード電極と、前記ゲート電極に電気的に接続されたアノード電極とを有するダイオードと、を備えることを特徴とする。
【0007】
また、本発明にかかる半導体装置は、上記の発明において、前記半導体材料は、シリコンであることを特徴とする。
【0008】
また、本発明にかかる半導体装置は、アノード電極およびカソード電極を有するダイオードが形成されたシリコン基板と、前記シリコン基板の一方の面上に積層されたGaN系化合物半導体層に形成され、ソース電極、ドレイン電極およびゲート電極を有する電界効果トランジスタと、を備え、前記カソード電極と前記ソース電極とが電気的に接続され、かつ前記アノード電極と前記ゲート電極とが電気的に接続されていることを特徴とする。
【0009】
また、本発明にかかる半導体装置は、上記の発明において、前記電界効果トランジスタは、GaN層と該GaN層上に積層されたAlGaN層とを備えることを特徴とする。
【0010】
また、本発明にかかる半導体装置は、上記の発明において、前記ダイオードは、pn接合ダイオードであることを特徴とする。
【0011】
また、本発明にかかる半導体装置は、上記の発明において、前記ダイオードは、第1導電型のSi層と、該第1導電型のSi層上に形成された第2導電型のSi層とを備えることを特徴とする。
【0012】
また、本発明にかかる半導体装置は、上記の発明において、前記ダイオードは、ショットキーバリアダイオードであることを特徴とする。
【発明の効果】
【0013】
本発明の半導体装置によれば、GaN系化合物半導体からなる電界効果トランジスタと、このGaN系化合物半導体よりも小さいバンドギャップを有する半導体材料からなるダイオードを用いているので、高耐圧特性を有し、かつオン抵抗の低いダイオードを実現することができる。
【発明を実施するための最良の形態】
【0014】
以下、添付図面を参照して、本発明にかかる半導体装置の好適な実施の形態について詳細に説明する。なお、この実施の形態によって本発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。
【0015】
(実施の形態)
図1は、本実施の形態の半導体装置1の構成を示す回路図である。図1に示すように、本実施の形態の半導体装置1は、低耐圧特性を有するシリコンダイオード3と、高耐圧特性を有し、低損失で動作可能なGaN系化合物半導体で形成されたGaN系HEMT5とを備え、シリコンダイオード3のカソード側にGaN系HEMT5のソース電極が接続され、シリコンダイオード3のアノード側にGaN系HEMT5のゲート電極が接続されて構成される。
【0016】
図2は、横軸を電圧(V)、縦軸を順方向電流(A)として、半導体装置1の順方向特性G11を示したグラフであり、半導体装置1の順方向特性とともに、シリコンダイオード単体の順方向特性G13を示している。また、図3は、横軸を電圧(V)、縦軸をリーク電流(A)として、半導体装置1の逆方向特性を示したグラフである。この半導体装置1によれば、耐圧特性では、GaN系HEMT5のオフ時と同等の高耐圧特性を有し、リーク電流の増加を抑制することができる。また、半導体装置1の順方向の抵抗は、シリコンダイオード3の抵抗とGaN系HEMT5のオン抵抗との和になるため、シリコンダイオード単体よりも高くなるが、同程度の耐圧特性を有するシリコンダイオードよりも低いものが得られる。さらに、GaN系化合物半導体によって作製されたダイオードでは、バンドギャップが大きいため、閾値電圧が高くなるが、本実施の形態の半導体装置1では、順方向特性は、Gan系化合物半導体よりも小さいバンドギャップを有するシリコンを用いて作製したシリコンダイオード1の特性を利用することができるため、閾値を低減することができる。
【0017】
本実施の形態では、シリコンダイオードとGaN系HEMTとを集積化して半導体装置1を得る。図4は、半導体装置1の概略集積構造を示す模式図である。図4に示すように、半導体装置1は、ダイオード構造が形成されたシリコン基板30を備え、例えばp型Si半導体層31とn型Si半導体層33とが積層されてシリコンダイオードを構成している。そして、このシリコン基板30上にバッファ層51、GaN層52およびAlGaN層53が積層されており、AlGaN層53上の一部領域にソース電極71、ドレイン電極72およびゲート電極73が形成されてGaN系HEMTを構成している。また、ソース電極71近傍のバッファ層51、GaN層52およびAlGaN層53を除去して露出させたシリコン基板30上面のn型Si半導体層33表面の一部領域に、第1の導体層としての電極74が形成されている。電極74は、接続導体層としての電極層75によってソース電極71と接続されており、これによってシリコンダイオードのカソード側をソース電極71と電気的に接続している。さらに、シリコン基板30裏面のp型Si半導体層31表面には、その全面に亘って第2の導体層としての裏面電極90が形成されている。裏面電極90は、ゲート電極73とワイヤボンディング接続されており、これによってシリコンダイオードのアノード側をゲート電極73と電気的に接続している。この半導体装置1は、裏面電極90をアノード電極とし、ドレイン電極72をカソード電極としたダイオードとして機能する。
【0018】
このように、ダイオード構造が形成されたシリコン基板30を用い、このシリコン基板30上にバッファ層51、GaN層52およびAlGaN層53を積層することによれば、シリコン基板30のカソード側の表面上にGaN系HEMTを形成してシリコンダイオードとGaN系HEMTとを集積化でき、シリコンダイオードの低オン抵抗化が図れる。したがって、高耐圧化と低オン抵抗化を両立して図ることができ、半導体装置1によって、高耐圧特性を有し且つ低オン抵抗の高効率なダイオードが実現できる。また、シリコン基板30のn型Si半導体層33上に形成した電極74とソース電極71とを電極層75によって接続するため、電極間の配線抵抗の低抵抗化が図れる。
【0019】
次に、半導体装置1の製造工程について説明する。図5〜図12は、半導体装置1の製造工程を示す説明図である。先ず、図5に示すように、ダイオード構造が形成されたSi(111)基板300を準備し、このSi(111)基板300上に、MOCVD(Metal Organic Chemical Vapor Deposition)法によってAlN層501、バッファ層502、pGaN層503、uGaN層504およびAlGaN層505を積層する。
【0020】
具体的には先ず、Si(111)基板を用い、エピタキシャル成長、不純物拡散、イオン注入等の適宜の手法を採用してダイオード構造を形成する。例えば、pn接合ダイオードを形成する。図6−1は、pn接合ダイオードが形成されたSi(111)基板300の構造を示す図である。図6−1に示すように、pn接合ダイオードの場合には、不純物濃度1×1019(cm-3)のp+型拡散層301と、不純物濃度5×1016(cm-3)のn-型拡散層302と、不純物濃度2×1019(cm-3)のn+型拡散層303とによって構成されるダイオード構造を形成してSi(111)基板300を準備する。なお、形成するダイオード構造は、ショットキーバリアダイオードでもよい。図6−2は、ショットキーバリアダイオードが形成されたSi(111)基板の構造を示す図である。図6−2に示すように、ショットキーバリアダイオードの場合であれば、不純物濃度2×1019(cm-3)のn+型拡散層311と、不純物濃度5×1016(cm-3)のn-型拡散層312とによって構成されるダイオード構造を形成してSi(111)基板を準備する。
【0021】
続いて、準備したSi(111)基板300をMOCVD装置内に設置し、トリメチルガリウム(TMGa)と、トリメチルアルミニウム(TMAl)と、アンモニア(NH3)とを、それぞれ58(μmol/min)、100(μmol/min)、12(l/min)の流量で導入する。そして、図5に示すように、成長温度1050℃で、層厚100(nm)のAlN層501、層厚200(nm)のGaN層および層厚20(nm)のAlN層からなる8層のGaN/AlN積層構造のバッファ層502、層厚500(nm)のpGaN層503を順次Si(111)基板300上にエピタキシャル成長させる。
【0022】
続いて、TMGaとNH3とをそれぞれ19(μmol/min)、12(l/min)の流量で導入し、成長温度1050℃で、層厚100(nm)の電子走行層であるuGaN層504をpGaN層503上にエピタキシャル成長させる。さらに、TMAlとTMGaとNH3とを、それぞれ125(μmol/min)、19(μmol/min)、12(l/min)の流量で導入し、成長温度1050℃で、Al組成25%,層厚20(nm)の電子供給層であるAlGaN層505をuGaN層504上にエピタキシャル成長させる。なお、各層の形成工程において、TMAl,TMGa,NH3の導入に濃度100%の水素がキャリアガスとして用いられる。
【0023】
このようにしてSi(111)基板300上にGaN系化合物半導体層を含む各層501〜505を積層したならば、続いて、フォトリソグラフィを利用したパターンニングによってAlGaN層505上にSiO2膜からなる図示しないマスク層を形成するとともに、フッ酸を用いてマスク層のソース電極およびドレイン電極を形成すべき領域に各々の電極形状に対応した開口部を形成する。そして、図7に示すように、リフトオフ法を用い、形成した開口部にTi(25(nm))/Al(300(nm))からなる電極をスパッタ法や真空蒸着法を適宜採用して成膜し、ソース電極701およびドレイン電極702を形成する。電極形成後、600℃で10分間アニールを行う。また、図8に示すように、リフトオフ法を用い、Ti/Au/Tiからなる電極層をスパッタ法や真空蒸着法を適宜採用して成膜し、ゲート電極703を形成する。
【0024】
続いて、図8に示すように、ソース電極701近傍のゲート電極703側と反対側の領域800をドライエッチングによって除去し、図9に示すように、Si(111)基板300の上面、具体的には、図6−1のn+型拡散層303を露出させる。そして、図10に示すように、リフトオフ法を用い、露出させたSi(111)基板300上に、スパッタ法や真空蒸着法を適宜採用して第1の導体層である電極704を形成する。Si(111)基板300のダイオード構造がpn接合ダイオードの場合には、Tiからなる電極層を成膜して電極704とする。なお、Si(111)基板300のダイオード構造がショットキーバリアダイオードの場合には、Ptからなる電極層を成膜して電極とする。
【0025】
続いて、図11に示すように、リフトオフ法を用い、スパッタ法や真空蒸着法を適宜採用し、ソース電極701と電極704とを電気的に接続するように接続導体層である電極層705を成膜する。そして、図12に示すように、スパッタ法や真空蒸着法を適宜採用して、Si(111)基板300の裏面、具体的には、図6−1のp+型拡散層301の表面に、Ti/Ni/Auからなる第2の導体層である裏面電極900を成膜する。そして、ダイサーで素子分離し、パッケージングを行う。このときに、図示しないが、ゲート電極703とSi(111)基板300裏面の裏面電極900とをワイヤボンディングによって接続する。
【0026】
以上説明したように、本実施の形態の半導体装置1によれば、GaN系HEMTと同等の高耐圧特性を有し、かつオン抵抗の低い、大電流・高耐圧で動作可能なダイオードが実現できる。
【0027】
なお、上記した実施の形態では、GaN系FETの一例として、GaN系化合物半導体で形成されたGaN系HEMTを用いた場合について説明したが、GaN系HMETにかえて、GaN系化合物半導体で形成された種々のFETを用いることができる。また、低耐圧特性を有するダイオードとしてシリコンダイオードを用いた場合について説明したが、これに限定されるものではない。使用するダイオードの耐圧に比して、組み合わせるGaN系FETの耐圧特性が高ければ、本願発明の効果を奏することができる。
【0028】
また、上記した実施の形態では、化合物半導体層がGaN,AlGaNで形成されたGaN系HEMTを用いることとしたが、InGaN,AlInGaN等の他の元素を適宜添加したGaN化合物半導体で形成されたGaN系FETを適宜用いることができる。
【0029】
また、上記した実施の形態では、ダイオード構造が形成されたシリコン基板のカソード側の表面を露出させて電極を形成し、この電極とソース電極とを接続するように電極層を積層する場合について説明したが、これらの間をワイヤボンディング接続することとしてもよい。
【図面の簡単な説明】
【0030】
【図1】半導体装置の構成を示す回路図である。
【図2】半導体装置の順方向特性を示したグラフである。
【図3】半導体装置の逆方向特性を示したグラフである。
【図4】半導体装置の概略集積構造を示す模式図である。
【図5】半導体装置の製造工程を示す説明図である。
【図6−1】半導体装置の製造工程を示す説明図である。
【図6−2】半導体装置の製造工程を示す説明図である。
【図7】半導体装置の製造工程を示す説明図である。
【図8】半導体装置の製造工程を示す説明図である。
【図9】半導体装置の製造工程を示す説明図である。
【図10】半導体装置の製造工程を示す説明図である。
【図11】半導体装置の製造工程を示す説明図である。
【図12】半導体装置の製造工程を示す説明図である。
【符号の説明】
【0031】
1 半導体装置
3 シリコンダイオード
5 GaN系HEMT
30 シリコン基板
31 p型Si半導体層
33 n型Si半導体層
51 バッファ層
52 GaN層
53 AlGaN層
71 ソース電極
72 ドレイン電極
73 ゲート電極
74 電極
75 電極層
90 裏面電極
【技術分野】
【0001】
本発明は、高耐圧特性を有するダイオードを実現する半導体装置に関するものである。
【背景技術】
【0002】
GaN,InGaN,AlInGaN等のGaN系化合物半導体を用いて形成された電界効果トランジスタ(FET:Field Effect Transistor)が種々提案されている。例えば、特許文献1には、GaN系FETの一種である、GaN系化合物半導体で形成された高電子移動度トランジスタ(HEMT:High Electron Mobility Transistor)が開示されている。GaN系化合物半導体で形成されたGaN系FETは、材料自体の特性から高い耐圧特性を有する。
【0003】
【特許文献1】特開2003−179082号公報
【発明の開示】
【発明が解決しようとする課題】
【0004】
GaN系化合物半導体を用いてダイオード構造が作製できれば、大電流・高耐圧で動作可能なダイオードが実現できる。しかしながら、GaN系化合物半導体では、ダイオード構造の作製が困難であった。
【0005】
本発明は、上記に鑑みてなされたものであって、GaN系FETと同等の高耐圧特性を有し、かつオン抵抗の低いダイオードを実現することができる半導体装置を提供することを目的とする。
【課題を解決するための手段】
【0006】
上記した課題を解決し、目的を達成するため、本発明にかかる半導体装置は、ソース電極、ドレイン電極およびゲート電極を有するGaN系化合物半導体からなる電界効果トランジスタと、前記Gan系化合物半導体よりも小さいバンドギャップを有する半導体材料からなり、前記ソース電極に電気的に接続されたカソード電極と、前記ゲート電極に電気的に接続されたアノード電極とを有するダイオードと、を備えることを特徴とする。
【0007】
また、本発明にかかる半導体装置は、上記の発明において、前記半導体材料は、シリコンであることを特徴とする。
【0008】
また、本発明にかかる半導体装置は、アノード電極およびカソード電極を有するダイオードが形成されたシリコン基板と、前記シリコン基板の一方の面上に積層されたGaN系化合物半導体層に形成され、ソース電極、ドレイン電極およびゲート電極を有する電界効果トランジスタと、を備え、前記カソード電極と前記ソース電極とが電気的に接続され、かつ前記アノード電極と前記ゲート電極とが電気的に接続されていることを特徴とする。
【0009】
また、本発明にかかる半導体装置は、上記の発明において、前記電界効果トランジスタは、GaN層と該GaN層上に積層されたAlGaN層とを備えることを特徴とする。
【0010】
また、本発明にかかる半導体装置は、上記の発明において、前記ダイオードは、pn接合ダイオードであることを特徴とする。
【0011】
また、本発明にかかる半導体装置は、上記の発明において、前記ダイオードは、第1導電型のSi層と、該第1導電型のSi層上に形成された第2導電型のSi層とを備えることを特徴とする。
【0012】
また、本発明にかかる半導体装置は、上記の発明において、前記ダイオードは、ショットキーバリアダイオードであることを特徴とする。
【発明の効果】
【0013】
本発明の半導体装置によれば、GaN系化合物半導体からなる電界効果トランジスタと、このGaN系化合物半導体よりも小さいバンドギャップを有する半導体材料からなるダイオードを用いているので、高耐圧特性を有し、かつオン抵抗の低いダイオードを実現することができる。
【発明を実施するための最良の形態】
【0014】
以下、添付図面を参照して、本発明にかかる半導体装置の好適な実施の形態について詳細に説明する。なお、この実施の形態によって本発明が限定されるものではない。また、図面の記載において、同一部分には同一の符号を付している。
【0015】
(実施の形態)
図1は、本実施の形態の半導体装置1の構成を示す回路図である。図1に示すように、本実施の形態の半導体装置1は、低耐圧特性を有するシリコンダイオード3と、高耐圧特性を有し、低損失で動作可能なGaN系化合物半導体で形成されたGaN系HEMT5とを備え、シリコンダイオード3のカソード側にGaN系HEMT5のソース電極が接続され、シリコンダイオード3のアノード側にGaN系HEMT5のゲート電極が接続されて構成される。
【0016】
図2は、横軸を電圧(V)、縦軸を順方向電流(A)として、半導体装置1の順方向特性G11を示したグラフであり、半導体装置1の順方向特性とともに、シリコンダイオード単体の順方向特性G13を示している。また、図3は、横軸を電圧(V)、縦軸をリーク電流(A)として、半導体装置1の逆方向特性を示したグラフである。この半導体装置1によれば、耐圧特性では、GaN系HEMT5のオフ時と同等の高耐圧特性を有し、リーク電流の増加を抑制することができる。また、半導体装置1の順方向の抵抗は、シリコンダイオード3の抵抗とGaN系HEMT5のオン抵抗との和になるため、シリコンダイオード単体よりも高くなるが、同程度の耐圧特性を有するシリコンダイオードよりも低いものが得られる。さらに、GaN系化合物半導体によって作製されたダイオードでは、バンドギャップが大きいため、閾値電圧が高くなるが、本実施の形態の半導体装置1では、順方向特性は、Gan系化合物半導体よりも小さいバンドギャップを有するシリコンを用いて作製したシリコンダイオード1の特性を利用することができるため、閾値を低減することができる。
【0017】
本実施の形態では、シリコンダイオードとGaN系HEMTとを集積化して半導体装置1を得る。図4は、半導体装置1の概略集積構造を示す模式図である。図4に示すように、半導体装置1は、ダイオード構造が形成されたシリコン基板30を備え、例えばp型Si半導体層31とn型Si半導体層33とが積層されてシリコンダイオードを構成している。そして、このシリコン基板30上にバッファ層51、GaN層52およびAlGaN層53が積層されており、AlGaN層53上の一部領域にソース電極71、ドレイン電極72およびゲート電極73が形成されてGaN系HEMTを構成している。また、ソース電極71近傍のバッファ層51、GaN層52およびAlGaN層53を除去して露出させたシリコン基板30上面のn型Si半導体層33表面の一部領域に、第1の導体層としての電極74が形成されている。電極74は、接続導体層としての電極層75によってソース電極71と接続されており、これによってシリコンダイオードのカソード側をソース電極71と電気的に接続している。さらに、シリコン基板30裏面のp型Si半導体層31表面には、その全面に亘って第2の導体層としての裏面電極90が形成されている。裏面電極90は、ゲート電極73とワイヤボンディング接続されており、これによってシリコンダイオードのアノード側をゲート電極73と電気的に接続している。この半導体装置1は、裏面電極90をアノード電極とし、ドレイン電極72をカソード電極としたダイオードとして機能する。
【0018】
このように、ダイオード構造が形成されたシリコン基板30を用い、このシリコン基板30上にバッファ層51、GaN層52およびAlGaN層53を積層することによれば、シリコン基板30のカソード側の表面上にGaN系HEMTを形成してシリコンダイオードとGaN系HEMTとを集積化でき、シリコンダイオードの低オン抵抗化が図れる。したがって、高耐圧化と低オン抵抗化を両立して図ることができ、半導体装置1によって、高耐圧特性を有し且つ低オン抵抗の高効率なダイオードが実現できる。また、シリコン基板30のn型Si半導体層33上に形成した電極74とソース電極71とを電極層75によって接続するため、電極間の配線抵抗の低抵抗化が図れる。
【0019】
次に、半導体装置1の製造工程について説明する。図5〜図12は、半導体装置1の製造工程を示す説明図である。先ず、図5に示すように、ダイオード構造が形成されたSi(111)基板300を準備し、このSi(111)基板300上に、MOCVD(Metal Organic Chemical Vapor Deposition)法によってAlN層501、バッファ層502、pGaN層503、uGaN層504およびAlGaN層505を積層する。
【0020】
具体的には先ず、Si(111)基板を用い、エピタキシャル成長、不純物拡散、イオン注入等の適宜の手法を採用してダイオード構造を形成する。例えば、pn接合ダイオードを形成する。図6−1は、pn接合ダイオードが形成されたSi(111)基板300の構造を示す図である。図6−1に示すように、pn接合ダイオードの場合には、不純物濃度1×1019(cm-3)のp+型拡散層301と、不純物濃度5×1016(cm-3)のn-型拡散層302と、不純物濃度2×1019(cm-3)のn+型拡散層303とによって構成されるダイオード構造を形成してSi(111)基板300を準備する。なお、形成するダイオード構造は、ショットキーバリアダイオードでもよい。図6−2は、ショットキーバリアダイオードが形成されたSi(111)基板の構造を示す図である。図6−2に示すように、ショットキーバリアダイオードの場合であれば、不純物濃度2×1019(cm-3)のn+型拡散層311と、不純物濃度5×1016(cm-3)のn-型拡散層312とによって構成されるダイオード構造を形成してSi(111)基板を準備する。
【0021】
続いて、準備したSi(111)基板300をMOCVD装置内に設置し、トリメチルガリウム(TMGa)と、トリメチルアルミニウム(TMAl)と、アンモニア(NH3)とを、それぞれ58(μmol/min)、100(μmol/min)、12(l/min)の流量で導入する。そして、図5に示すように、成長温度1050℃で、層厚100(nm)のAlN層501、層厚200(nm)のGaN層および層厚20(nm)のAlN層からなる8層のGaN/AlN積層構造のバッファ層502、層厚500(nm)のpGaN層503を順次Si(111)基板300上にエピタキシャル成長させる。
【0022】
続いて、TMGaとNH3とをそれぞれ19(μmol/min)、12(l/min)の流量で導入し、成長温度1050℃で、層厚100(nm)の電子走行層であるuGaN層504をpGaN層503上にエピタキシャル成長させる。さらに、TMAlとTMGaとNH3とを、それぞれ125(μmol/min)、19(μmol/min)、12(l/min)の流量で導入し、成長温度1050℃で、Al組成25%,層厚20(nm)の電子供給層であるAlGaN層505をuGaN層504上にエピタキシャル成長させる。なお、各層の形成工程において、TMAl,TMGa,NH3の導入に濃度100%の水素がキャリアガスとして用いられる。
【0023】
このようにしてSi(111)基板300上にGaN系化合物半導体層を含む各層501〜505を積層したならば、続いて、フォトリソグラフィを利用したパターンニングによってAlGaN層505上にSiO2膜からなる図示しないマスク層を形成するとともに、フッ酸を用いてマスク層のソース電極およびドレイン電極を形成すべき領域に各々の電極形状に対応した開口部を形成する。そして、図7に示すように、リフトオフ法を用い、形成した開口部にTi(25(nm))/Al(300(nm))からなる電極をスパッタ法や真空蒸着法を適宜採用して成膜し、ソース電極701およびドレイン電極702を形成する。電極形成後、600℃で10分間アニールを行う。また、図8に示すように、リフトオフ法を用い、Ti/Au/Tiからなる電極層をスパッタ法や真空蒸着法を適宜採用して成膜し、ゲート電極703を形成する。
【0024】
続いて、図8に示すように、ソース電極701近傍のゲート電極703側と反対側の領域800をドライエッチングによって除去し、図9に示すように、Si(111)基板300の上面、具体的には、図6−1のn+型拡散層303を露出させる。そして、図10に示すように、リフトオフ法を用い、露出させたSi(111)基板300上に、スパッタ法や真空蒸着法を適宜採用して第1の導体層である電極704を形成する。Si(111)基板300のダイオード構造がpn接合ダイオードの場合には、Tiからなる電極層を成膜して電極704とする。なお、Si(111)基板300のダイオード構造がショットキーバリアダイオードの場合には、Ptからなる電極層を成膜して電極とする。
【0025】
続いて、図11に示すように、リフトオフ法を用い、スパッタ法や真空蒸着法を適宜採用し、ソース電極701と電極704とを電気的に接続するように接続導体層である電極層705を成膜する。そして、図12に示すように、スパッタ法や真空蒸着法を適宜採用して、Si(111)基板300の裏面、具体的には、図6−1のp+型拡散層301の表面に、Ti/Ni/Auからなる第2の導体層である裏面電極900を成膜する。そして、ダイサーで素子分離し、パッケージングを行う。このときに、図示しないが、ゲート電極703とSi(111)基板300裏面の裏面電極900とをワイヤボンディングによって接続する。
【0026】
以上説明したように、本実施の形態の半導体装置1によれば、GaN系HEMTと同等の高耐圧特性を有し、かつオン抵抗の低い、大電流・高耐圧で動作可能なダイオードが実現できる。
【0027】
なお、上記した実施の形態では、GaN系FETの一例として、GaN系化合物半導体で形成されたGaN系HEMTを用いた場合について説明したが、GaN系HMETにかえて、GaN系化合物半導体で形成された種々のFETを用いることができる。また、低耐圧特性を有するダイオードとしてシリコンダイオードを用いた場合について説明したが、これに限定されるものではない。使用するダイオードの耐圧に比して、組み合わせるGaN系FETの耐圧特性が高ければ、本願発明の効果を奏することができる。
【0028】
また、上記した実施の形態では、化合物半導体層がGaN,AlGaNで形成されたGaN系HEMTを用いることとしたが、InGaN,AlInGaN等の他の元素を適宜添加したGaN化合物半導体で形成されたGaN系FETを適宜用いることができる。
【0029】
また、上記した実施の形態では、ダイオード構造が形成されたシリコン基板のカソード側の表面を露出させて電極を形成し、この電極とソース電極とを接続するように電極層を積層する場合について説明したが、これらの間をワイヤボンディング接続することとしてもよい。
【図面の簡単な説明】
【0030】
【図1】半導体装置の構成を示す回路図である。
【図2】半導体装置の順方向特性を示したグラフである。
【図3】半導体装置の逆方向特性を示したグラフである。
【図4】半導体装置の概略集積構造を示す模式図である。
【図5】半導体装置の製造工程を示す説明図である。
【図6−1】半導体装置の製造工程を示す説明図である。
【図6−2】半導体装置の製造工程を示す説明図である。
【図7】半導体装置の製造工程を示す説明図である。
【図8】半導体装置の製造工程を示す説明図である。
【図9】半導体装置の製造工程を示す説明図である。
【図10】半導体装置の製造工程を示す説明図である。
【図11】半導体装置の製造工程を示す説明図である。
【図12】半導体装置の製造工程を示す説明図である。
【符号の説明】
【0031】
1 半導体装置
3 シリコンダイオード
5 GaN系HEMT
30 シリコン基板
31 p型Si半導体層
33 n型Si半導体層
51 バッファ層
52 GaN層
53 AlGaN層
71 ソース電極
72 ドレイン電極
73 ゲート電極
74 電極
75 電極層
90 裏面電極
【特許請求の範囲】
【請求項1】
ソース電極、ドレイン電極およびゲート電極を有するGaN系化合物半導体からなる電界効果トランジスタと、
前記Gan系化合物半導体よりも小さいバンドギャップを有する半導体材料からなり、前記ソース電極に電気的に接続されたカソード電極と、前記ゲート電極に電気的に接続されたアノード電極とを有するダイオードと、
を備えることを特徴とする半導体装置。
【請求項2】
前記半導体材料は、シリコンであることを特徴とする請求項1に記載の半導体装置。
【請求項3】
アノード電極およびカソード電極を有するダイオードが形成されたシリコン基板と、
前記シリコン基板の一方の面上に積層されたGaN系化合物半導体層に形成され、ソース電極、ドレイン電極およびゲート電極を有する電界効果トランジスタと、
を備え、
前記カソード電極と前記ソース電極とが電気的に接続され、かつ前記アノード電極と前記ゲート電極とが電気的に接続されていることを特徴とする半導体装置。
【請求項4】
前記電界効果トランジスタは、GaN層と該GaN層上に積層されたAlGaN層とを備えることを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。
【請求項5】
前記ダイオードは、pn接合ダイオードであることを特徴とする請求項3または4に記載の半導体装置。
【請求項6】
前記ダイオードは、第1導電型のSi層と、該第1導電型のSi層上に形成された第2導電型のSi層とを備えることを特徴とする請求項3〜5のいずれか1つに記載の半導体装置。
【請求項7】
前記ダイオードは、ショットキーバリアダイオードであることを特徴とする請求項3または4に記載の半導体装置。
【請求項1】
ソース電極、ドレイン電極およびゲート電極を有するGaN系化合物半導体からなる電界効果トランジスタと、
前記Gan系化合物半導体よりも小さいバンドギャップを有する半導体材料からなり、前記ソース電極に電気的に接続されたカソード電極と、前記ゲート電極に電気的に接続されたアノード電極とを有するダイオードと、
を備えることを特徴とする半導体装置。
【請求項2】
前記半導体材料は、シリコンであることを特徴とする請求項1に記載の半導体装置。
【請求項3】
アノード電極およびカソード電極を有するダイオードが形成されたシリコン基板と、
前記シリコン基板の一方の面上に積層されたGaN系化合物半導体層に形成され、ソース電極、ドレイン電極およびゲート電極を有する電界効果トランジスタと、
を備え、
前記カソード電極と前記ソース電極とが電気的に接続され、かつ前記アノード電極と前記ゲート電極とが電気的に接続されていることを特徴とする半導体装置。
【請求項4】
前記電界効果トランジスタは、GaN層と該GaN層上に積層されたAlGaN層とを備えることを特徴とする請求項1〜3のいずれか1つに記載の半導体装置。
【請求項5】
前記ダイオードは、pn接合ダイオードであることを特徴とする請求項3または4に記載の半導体装置。
【請求項6】
前記ダイオードは、第1導電型のSi層と、該第1導電型のSi層上に形成された第2導電型のSi層とを備えることを特徴とする請求項3〜5のいずれか1つに記載の半導体装置。
【請求項7】
前記ダイオードは、ショットキーバリアダイオードであることを特徴とする請求項3または4に記載の半導体装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6−1】
【図6−2】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6−1】
【図6−2】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2009−182107(P2009−182107A)
【公開日】平成21年8月13日(2009.8.13)
【国際特許分類】
【出願番号】特願2008−19071(P2008−19071)
【出願日】平成20年1月30日(2008.1.30)
【出願人】(000005290)古河電気工業株式会社 (4,457)
【Fターム(参考)】
【公開日】平成21年8月13日(2009.8.13)
【国際特許分類】
【出願日】平成20年1月30日(2008.1.30)
【出願人】(000005290)古河電気工業株式会社 (4,457)
【Fターム(参考)】
[ Back to top ]