磁気記憶素子、磁気記憶装置、磁壁移動方法
【課題】磁性体中の磁壁を安定して移動させる磁気記憶素子、および磁壁移動方法を提供する。
【解決手段】実施形態による磁気記憶素子は、第1電極11と、第2電極12と、前記第1電極11と前記第2電極12との間に設けられ、複数の第1磁性層141および、この第1磁性層141の間に設けられ、第1磁性層141とは構成元素の組成が異なる第2磁性層142を含む積層構造と、前記第1電極11の前記積層構造側の面の反対の面に設けられる圧電体15と、前記圧電体15の前記第1電極11が設けられる位置と異なる位置に設けられ、前記圧電体15に電圧を印加する第3電極13を有する。
【解決手段】実施形態による磁気記憶素子は、第1電極11と、第2電極12と、前記第1電極11と前記第2電極12との間に設けられ、複数の第1磁性層141および、この第1磁性層141の間に設けられ、第1磁性層141とは構成元素の組成が異なる第2磁性層142を含む積層構造と、前記第1電極11の前記積層構造側の面の反対の面に設けられる圧電体15と、前記圧電体15の前記第1電極11が設けられる位置と異なる位置に設けられ、前記圧電体15に電圧を印加する第3電極13を有する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明の実施形態は、磁気記憶素子、磁気記憶装置、磁壁移動方法に関する。
【背景技術】
【0002】
従来、半導体メモリは各メモリセルに「記憶素子+選択素子+情報引き出し配線」を作製していた。それに対して、近年、メモリの大容量化を実現するために、シフトレジスタ型のメモリが提案されている。これは、記憶素子のみを高密度に配置するというコンセプトに基づいており、記憶情報を所定の場所に形成されたセンサおよび配線の位置まで転送する方法である。このため、メモリ容量を飛躍的に増大することができる可能性がある。メモリ向けのシフトレジスタは、その目的上、各bit(各桁)に制御電極を付けるのは望ましくなく、ビット列全体に対して何らかの作用を加えることで、所望の桁数のシフト動作を行う必要がある。しかしながら、全桁の情報をそれぞれ間違いなく桁送りすることは容易ではない。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許第6834005号
【特許文献2】特開2007−324269号公報
【特許文献3】米国公開US2008/0165576号
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明は、磁性体中の磁壁を安定して移動させる磁気記憶素子、および磁壁移動方法を提供することを目的とする。
【課題を解決するための手段】
【0005】
上記目的を達成するために、本発明の実施形態による磁気記憶素子は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられ、複数の第1磁性層および、この第1磁性層の間に設けられ、第1磁性層とは構成元素の組成が異なる第2磁性層を含む積層構造と、前記第1電極の前記積層構造側の面の反対の面に設けられる圧電体と、前記圧電体の前記第1電極が設けられる位置と異なる位置に設けられ、前記圧電体に電圧を印加する第3電極を有することを特徴としている。
【図面の簡単な説明】
【0006】
【図1】本発明の第1の実施形態に係る磁気記憶素子の断面の模式図。
【図2】本発明の第1の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。
【図3】本発明の第1の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。
【図4】本発明の第1の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。
【図5】本発明の第1の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。
【図6】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図7】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図8】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図9】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図10】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図11】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図12】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図13】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図14】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図15】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図16】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図17】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図18】本発明の第2の実施形態に係る磁気記憶素子の断面の模式図。
【図19】本発明の第2の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。
【図20】本発明の第2の実施形態に係る磁気記憶素子における磁壁移動のシミュレーション結果を示す図。
【図21】本発明の第3実施形態に係るブロックの回路図。
【図22】本発明の第3の実施形態に係るブロックの模式的な構成図。
【図23】本発明の実施形態に係るメモリチップの模式的な構成図。
【図24】本発明の第3実施形態の第1の変形例に係るブロックの回路図。
【図25】本発明の第3の実施形態の第1の変形例に係るブロックの模式的な構成図。
【図26】本発明の第3の実施形態の第2の変形例に係るブロックの模式的な構成図。
【図27】本発明の第4実施形態に係るブロックの回路図。
【図28】本発明の第4の実施形態に係るブロックの模式的な構成図。
【図29】本発明の第3実施形態の第1の変形例に係るブロックの回路図。
【図30】本発明の第3の実施形態の第1の変形例に係るブロックの模式的な構成図。
【図31】本発明の第3の実施形態の第2の変形例に係るブロックの模式的な構成図。
【発明を実施するための形態】
【0007】
以下、本発明の実施形態について図面を参照して説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る磁気記憶素子の断面の模式図である。磁気記憶素子1は基板上に形成されており、第1電極11、第2電極12、第3電極13、積層構造14、圧電体15、書き込み部16、読み出し部17を備える。
【0008】
積層構造14は、第1磁性層141と第2磁性層142とが交互に複数積層された構成を有し、第1電極11と第2電極12の間に細線のような形状で形成される。なお、図1では、第1磁性層141が第1電極11と接しているとして図示しているが、第2磁性層142が第1電極11と接していてもよい。第1磁性層141と第2磁性層142を積層方向(図1のz方向。以下、z方向とも称する。)に切断した断面形状は、例えば四角形である。断面形状は四角形に限定されないが、製造プロセス上、縦横比で1:1から1:4までの範囲内にある正方形、長方形、多角形(例えば、六角形)、円形、楕円形、菱形、または平行四辺形とすることが望ましい。第1磁性層141と第2磁性層142では、構成元素の組成が異なる材料で構成されている。第1磁性層141の磁歪定数と第2磁性層142の磁歪定数は、符号が異なる。もしくは、第1磁性層141の磁歪定数と第2磁性層142の磁歪定数は、符号が同じであって、第1磁性層141の磁歪定数の絶対値が第2磁性層142の磁歪定数の絶対値よりも小さい。
【0009】
なお、第1磁性層141、第2磁性層142の平面サイズ(z方向に平行な面のサイズ)は面内の磁化方向分布を生じさせないために100nm以下の範囲内とすることが望ましい。本磁気記憶素子においてビットデータは積層構造14内において、積層構造14が積層される方向に所定の間隔毎の磁化方向として記録される。典型的には、第1磁性層1個につき1ビットのデータを保存する。第1磁性層1個につき2ビット以上のデータが保存されていても構わないが、以下では第1磁性層1個につき1ビットのデータが保存されるものとして説明する。
【0010】
図1および以降の模式図では、積層構造14中に第1磁性層141と第2磁性層142とが数個しか表現されていないが、実際には、例えば100から数1000ビット程度のデータが保存できるよう、更に多くの第1磁性層141と第2磁性層142を設ける。積層構造14の全長を長くするほど多数の第1磁性層141を包含し、多数のビットデータを保存することができる。しかしながら、積層構造14の全長が極端に長くなると積層構造14全体の電気抵抗が高くなるため、積層構造14の全長は典型的には100nmから10μmの範囲とする。
【0011】
積層構造14は、上述のように、本磁気記憶素子に保存されたビットデータに対応した、多数の磁区を内部に有する。隣接する2つの磁区の境界において、磁化方向は積層構造14が積層される方向に連続的に変化する。このような磁化方向の変化領域は磁壁と呼ばれる。磁壁は、磁性体の異方性エネルギーや交換スティフネスなどで決まる有限の幅wを有する。
【0012】
電流非通電時において、1つの第1磁性層141の内部において、磁化方向はほぼ一様である。したがって、第2磁性層142を介して隣接する2つの第1磁性層141内の磁化方向が異なる場合に、磁壁は、第2磁性層142内、あるいは第1磁性層141と第2磁性層142の界面の近傍において存在する。磁壁幅wはw=(A/Ku)1/2で表され、典型的な値としてA=1μerg/cm、Ku=107 erg/cm3として、w=3nmである。第2磁性層142のそれぞれの層厚が、磁壁幅wより大きく、磁壁幅の2倍より小さいとすると、例えば、磁壁を第2磁性層142内で静止させることが容易になる。また、積層構造14内の第1磁性層141の占める割合を大きくすることができるため、積層構造14を記憶素子の記憶領域とみなすと記憶情報量を増やすことができ、望ましい。第1磁性層141のそれぞれの層厚は磁壁幅wより大きくする必要がある。第1磁性層141の層厚が磁壁幅の3倍以上あれば、例えば、第1磁性層141内に磁壁が存在する場合であっても磁壁以外の領域の体積が磁壁領域の体積の2倍以上となり、磁化状態を維持することが容易になるため、望ましい。
【0013】
圧電体15に電圧を印加しないとき、第1磁性層141の磁化方向とそれに隣接する第2磁性層142の磁化方向は磁壁領域を除き、互いに略平行あるいは略反平行である。
【0014】
圧電体15は、複数の第1磁性層141と第2磁性層142とを結ぶ線の延長線上に形成される。例えば、図1の例では、第1電極11と第3電極13との間に形成される。圧電体15の1つの面は、第1電極11の積層構造14と接する面と反対の面に接続される。また、圧電体15の第1電極11と接続された面と反対の面が第3電極13と接続される。
【0015】
第1電極11と第3電極13との間には、電圧を印加することができる。また、第1電極11と第2電極12との間には、電流源が接続されており、積層構造内の電流を双方向に流すことができる(図示せず)。
【0016】
書き込み部16は、非磁性層161、強磁性層162、電極163を有し、積層構造14に接続される。電極163には図示しない信号源が接続される。書き込み時には、信号源から電極163に電位を加える。すると、電極163から電子が積層構造14に向かって流れる際に、強磁性層162の磁化の向きにスピン偏極した電子流が流れる。このスピン偏極した電子流により、積層構造14の磁化方向が変更される。
【0017】
読み出し部17は、非磁性層171と強磁性層172と電極173を有し、積層構造14に接続される。積層構造14の読み出し部17が接する磁区の磁化方向が強磁性層172の磁化方向と同一方向(平行)の場合には、電極173と第2電極12との間が高抵抗状態となり、積層構造14の読み出し部17が接する磁区の磁化方向が強磁性層172の磁化方向と反対方向(反平行)の場合には、電極173と第2電極12との間が低抵抗状態となる。そこで、この抵抗変化を読み取ることで、記録された情報を読み出すことができる。
【0018】
本磁気記憶素子において、後述する磁壁移動手順により積層構造14内に保存されたビットデータの順序を変えることなく移動することが可能である。したがって、書き込み、読み出しを行う前に、あらかじめ必要な距離だけ磁壁位置を移動させることにより、任意のビットデータ位置について書き込みおよび読み出しを行うことが可能である。
【0019】
このような構造を有する磁気記憶素子1の積層構造14内の磁壁をz方向に所定距離だけ移動させる手順について説明する。本手順は、図2(a)のように時刻t1から時刻t2までの間、第1電極11と第2電極12との間に電流を流す手順1と、図2(b)のように時刻t3から時刻t4までの間、第1電極11と第3電極13との間に電圧を印加する手順2と、からなる。
【0020】
第1電極11と第2電極12との間に電流を流す(手順1)と、積層構造14中を流れる電流がスピン偏極され、スピントルクが積層構造14を構成する第1磁性層141と第2磁性層142の磁化に働く。このため、積層構造14内の磁壁が移動する。磁壁の移動方向は電子の進む向きに等しい。すなわち、電流の流れる方向と逆方向である。
【0021】
第1電極11と第3電極13との間に電圧を印加する(手順2)と、圧電体15の内部において第1電極11と第3電極13を結ぶ方向に電界が生じる。これにより、電界方向が圧電体15の分極方向と同じ場合は第1電極11と第3電極13とを結ぶ方向に圧電体15が伸張し、逆の場合は第1電極11と第3電極13とを結ぶ方向に圧電体15が収縮する。すると、圧電体15の伸縮に応じた応力が第1電極11を介して積層構造14に与えられる。
【0022】
この際、逆磁歪効果により、積層構造14中の第2磁性層142に応力に起因する磁気異方性が生じる。その結果、第2磁性層142の磁化方向は、手順2開始前の状態から変化する。
【0023】
一例として、まず、第2磁性層142の磁化方向が結晶磁気異方性などによって、手順2開始前にz方向に対して垂直な方向(図1のx方向)を向いている場合を取り上げて説明する。第2磁性層142の磁歪定数が正の場合、z方向に引っ張り応力が働くことによって、積層方向に垂直な方向(x方向)には弾性エネルギーが生じる。このため、第2磁性層142の磁化方向は、x方向を維持できなくなり、例えば、積層方向に平行な方向(z方向)を向くようになる。第2磁性層142の磁歪定数が負の場合、z方向に圧縮応力が働くことによって、x方向には弾性エネルギーが生じる。このため、第2磁性層142の磁化方向は、x方向を維持できなくなり、例えば、z方向を向くようになる。
【0024】
手順2を終了し、積層構造14に対して応力が働かなくなると、第2磁性層142の磁気異方性は手順2開始前の状態を回復し、第2磁性層142の磁化方向はx方向を向く。
【0025】
手順2による圧電体15の伸縮に応じた応力は、第2磁性層142だけでなく、第1磁性層141にも加わる。しかしながら、本実施形態において、第1磁性層141の磁歪定数と第2磁性層142の磁歪定数は、符号が異なる。もしくは、第1磁性層141の磁歪定数と第2磁性層142の磁歪定数は、符号が同じであっても、第1磁性層141の磁歪定数の絶対値が第2磁性層142の磁歪定数の絶対値よりも小さい。
【0026】
そのため、第1磁性層141の磁化方向は変化しない。これについて、2つの場合に分けて説明する。
【0027】
第1の場合、すなわち、第1磁性層141の磁歪定数が第2磁性層142の磁歪定数の符号と逆である場合、例えば、上の例において、第2磁性層142のx方向に弾性エネルギーが生じる場合に第1磁性層141には負の弾性エネルギーが生じるため、第1磁性層141の磁化方向は変化しない。
【0028】
第2の場合、すなわち、第1磁性層141の磁歪定数が第2磁性層142の磁歪定数の符号と同じであって絶対値が小さい場合、例えば、上の例において、第2磁性層142のx方向に弾性エネルギーが生じる場合に第1磁性層141に生じる弾性エネルギーの絶対値が小さいため、第1磁性層141の磁化方向は変化しない。
【0029】
第2磁性層142の磁化方向が結晶磁気異方性や形状磁気異方性などによって、手順2開始前にz方向を向いている場合も同様である。第2磁性層142の磁歪定数が正の場合、z方向に圧縮応力が働くことによって、z方向には弾性エネルギーが生じ、磁化方向は、z方向を維持できなくなり、例えば、x方向を向くようになる。第2磁性層142の磁歪定数が負の場合、z方向に引張り応力が働くことによって、x方向には弾性エネルギーが生じ、磁化方向は、z方向を維持できなくなり、例えば、x方向を向くようになる。
【0030】
第1磁性層141および第2磁性層142の手順2実行前の磁化方向はx方向としてもz方向としても構わないが、x方向であると、例えば、積層構造14の細線形状に起因する磁気異方性を利用して磁化方向をz方向とすることができるため、手順2実行時に第2磁性層142の磁化方向を制御することが容易となり、望ましい。
【0031】
手順1と手順2を用いて、磁壁を1つの第1磁性層141の第1端X1から第2端X2まで移動させるには、手順1を実行する時間(t1からt2までの時間)を、手順1を開始してから磁壁が第2端X2に到達する時間よりも長い時間に設定する。また、手順1を開始してから磁壁が第2端X2に到達する時刻よりも十分前に手順2を開始する。なお、磁壁が第2端X2に到達する時刻よりも十分前とは、手順1の開始前でもよい。さらに、手順1の終了以降に手順2を終了させる(t2≦t4)。
【0032】
図2は、磁壁を1つの第1磁性層141間だけ移動させる場合の、手順1と手順2の実行タイミングの一例である。図2の例では、手順2を実行中に手順1を実行する(t3≦t1≦t2≦t4)。このように、手順2を手順1の開始よりも前に開始し、手順1の終了よりも後で終了することにより、磁壁が第2磁性層142より先に先行することを確実に防止する。手順1と手順2とを同時に実行する時間では、図2(c)に示すように、第1磁性層141内を磁壁が伝わって磁壁が第2端X2に到達し、第2磁性層142を通過できないため、磁壁が第2端X2の位置に留まる。
【0033】
図3は、図2にて説明した例よりも磁壁の移動距離を増やす場合の手順1と手順2の実行タイミングの一例である。手順1を開始してから手順2を開始するまでの時間を変更することで、磁壁の移動距離を制御することができる。図3の例では、2つの第1磁性層141と1つの第2磁性層142分だけ磁壁を移動させる。このためには、手順1を開始してから磁壁が1つめの第1磁性層141と1つめの第2磁性層142とを通過し、1つめの第2磁性層142と2つめの第1磁性層141の境界X2に到達する時刻よりも後であって、2つめの第1磁性層141と2つめの第2磁性層142との境界X4に到達する時刻よりも前に手順2を開始する。
【0034】
なお、図2や図3では、手順1と手順2にて印加する電流や電圧が一定であるとして図示したが、手順1にて第1電極11と第2電極12との間に流す電流値や手順2にて第1電極11と第3電極13との間に印加する電圧値が変化してもよい。例えば、図4に示すように、2段階の値になってもよい。手順1において流す電流値が時間的に一定でない場合、立ち上がり時を除く前半の電流強度を後半の電流強度より大きくすると、例えば、磁壁を静止状態から移動状態に遷移させるまでの時間を短くすることができるので望ましい。手順2において与える電圧値が時間的に一定でない場合、後半の電圧を前半の電圧より大きくすると、例えば、第2磁性層における応力起因の磁気異方性が大きくなり、より確実に磁壁を静止させることができるため望ましい。
【0035】
図5に、手順1と手順2の組を繰り返して(図5の例では3度)実行する例を示す。この図において、手順1と手順2の組が完了した後の磁性層内の磁化分布を表す模式図をあわせて示した。この例において、手順1と手順2の組が完了する毎に、各磁壁位置が積層構造14の積層方向に第1磁性層141の長さに対応する距離だけ進む。つまり、磁壁から次の磁壁までの距離は手順1と手順2の組を繰り返し実行しても変わらない。このことは、磁気記憶素子1においては、磁壁位置を移動させても、その過程で保存されたデータが失われないことを意味する。
【0036】
以上説明したように、第1電極11と第3電極の間に電流を流す手順と、第1電極と第2電極の間に電流を流す手順を実行することにより、磁壁の移動距離を確実に制御することが可能である。
【0037】
次に、磁気記憶素子1の磁性層141、142と圧電体15の構成材料について説明する。第1磁性層141と第2磁性層142には、各種の磁性材料を用いることができる。例えば、少なくとも鉄(Fe)、コバルト(Co)、ニッケル(Ni)を含む単一元素、もしくは合金が典型的な材料である。これらに加え、マンガン(Mn)、クロム(Cr)、パラジウム(Pd)よりなる群から選択された少なくとも一つの元素を含む合金も磁性を示す材料がある。これらの材料を基礎として、非磁性元素を添加材料として加えることで、さまざまな磁気特性を実現することができる。磁気異方性が大きくない、一般的な代表的な例として、パーマロイ(NiFe合金)、CoFe合金などがある。
【0038】
磁化方向が積層構造14の積層方向に対して垂直方向(図1のx方向)に向いているほうが、積層方向(図1のz方向)に向いている場合よりも、例えば、磁壁をスピン注入電流により駆動するときの電流を小さくすることができるため、好ましい。一般に、磁化方向が積層構造14に対して直交方向(短軸)を向く場合のほうが、積層構造14に沿う方向を向く場合よりも反磁界が大きいため、磁化方向を垂直方向に向けるには、反磁界に打ち勝つ十分な大きさの磁気異方性が必要とされる。そのため、磁気異方性が大きい材料を用いることが好ましい。
【0039】
一軸磁気異方性Kuが大きい材料として、以下のような材料を用いることができる。鉄(Fe)、コバルト(Co)、ニッケル(Ni)、マンガン(Mn)、クロム(Cr)よりなる群から選択された少なくとも一つの元素と、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ルテニウム(Ru)、ロジウム(Rh)よりなる群から選択された少なくとも一つの元素との組み合わせによる合金がある。一軸異方性定数の値については、磁性層を構成する磁性材料の組成や、熱処理による結晶規則性などによっても調整することができる。
【0040】
また、hcp構造(最密六方構造)の結晶構造を持ち、積層構造14の積層方向に対して垂直の磁気異方性を示す磁性材料を用いることもできる。このような磁性材料としては、コバルト(Co)を主成分とする金属を含むものが代表的であるが、他のhcp構造を有する金属を用いることもできる。
【0041】
積層構造14の積層方向が基板に対して垂直方向に形成される場合には、磁化方向を積層構造14に対して垂直方向に向けるためには、磁気異方性の容易軸が膜面内にあることが必要とされる。磁気異方性が大きく、磁気異方性の容易軸が膜面内にある材料の例として、Co、CoPt、CoCrPtなどが挙げられる。CoPtやCoCrPtは、合金であってもよい。これらはhcpのc軸が膜面内にある金属結晶である。さらに、上記材料群いずれの場合でも、添加元素を加えてもかまわない。
【0042】
また、積層構造14の積層方向が基板に対して平行方向に形成される場合(つまり、基板面内と平行に積層構造14が形成される場合)には、磁気異方性の容易軸が膜面垂直方向にあることが必要となる。これらを実現する材料の例としては、hcpのc軸が膜面垂直方向に向いているCo、CoPtや、FePt、(Co/Ni)の積層膜、TbFeなどが挙げられる。なお、CoPtは合金であってもよい。TbFeの場合、Tbが20atomic%以上40atomic%以下である場合には、TbFeは垂直異方性を示す。さらに、上記材料群いずれの場合でも、添加元素を加えてもかまわない。
【0043】
積層構造14の積層方向が基板に対して平行方向に形成される場合と比較して、積層構造14が基板に対して垂直方向に形成されるほうが好ましい。なぜなら、この場合、例えば、第2磁性層142の細線方向の長さが短くなるように形成することが可能となり、積層構造14内に保存できるデータ量を大きくすることができるためである。
【0044】
第1磁性層141および第2磁性層142の磁歪定数は、添加元素を加えることで制御することができる。一例として、Ni元素を添加させた磁性材料は、Ni元素を添加しない材料に比べて、磁歪定数が負方向にシフトする。また、Ni元素を添加することによる磁歪定数の変化は、添加量に依存する。例えば、正の磁歪定数を持つ磁性材料にNi元素を添加することにより、元の材料より磁歪定数を小さくすることができる。とくに、Ni元素の含有量を大きくすることで、磁歪定数をゼロ近傍とすることも可能である。したがって、第2磁性層142は正または負の磁歪定数を持つ材料を用い、第1磁性層141には第1磁性層141と同じ、あるいは異なる、正の磁歪定数を持つ材料にNi元素を添加して磁歪定数をゼロ近傍となるように調整された材料を用いることにより、本実施形態の磁気記憶素子を構成することが可能である。また、Ni元素の含有量を大きくすることにより、負の磁歪定数を持つ磁性材料が得られる。したがって、第1磁性層141または第2磁性層142の一方にNi元素を添加して、第1磁性層141または第2磁性層142のうち一方を正の磁歪定数を持つ材料により形成し、他方を負の磁歪定数を持つ材料により形成することで本実施形態の磁気記憶素子を構成することができる。
【0045】
また、別の一例として、磁歪定数を正側にシフトさせる方法として、微量の酸素を添加させ、その含有量を制御することができる。これによって、負に大きな磁歪定数をもつ材料に対して、小さな負の磁歪定数に制御することや、磁歪定数がゼロ近傍の磁性材料を形成することが可能である。例えば、第1磁性層141として、ゼロ磁歪近傍の材料を実現することが可能である。あるいは、第1磁性層141や第2磁性層142の磁歪定数を正とする場合にも適用することが可能である。
【0046】
その他、希土類元素と鉄族遷移元素との合金で、細線方向に対して垂直の磁気異方性を示す材料を用いることもできる。具体的には、GdFe、GdCo、GdFeCo、TbFe、TbCo、TbFeCo、GdTbFe、GdTbCo、DyFe、DyCo、DyFeCoなどが挙げられる。
【0047】
また、磁性層に用いられるこれらの磁性体には、Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Ir、W、Mo、Nb、Hなどの非磁性元素を添加して、磁気特性を調節することや、その他、結晶性、機械特性、化学的特性などの各種物性を調節することができる。
【0048】
圧電体15は、積層構造14へ与える応力を均一化するために、単結晶の、または、一軸配向した圧電体で形成することが望ましい。圧電体15の材料としては、例えば、酒石酸カリウムナトリウム(KNaC4H4O6)、酸化亜鉛(ZnO)、窒化アルミニウム(AlN)、チタン酸ジルコン酸鉛(PZT(Pb(Zr,Ti)O3))、チタン酸ジルコン酸ランタン鉛(PLZT)、水晶(SiO2)、ニオブ酸リチウム(LiNbO3)、タンタル酸リチウム(LiTaO3)、四ホウ酸リチウム(Li2B4O7)、ニオブ酸カリウム(KNbO3)、ランガサイト系結晶(La3Ga5SiO14など)、酒石酸カリウムナトリウム四水和物(KNaC4H4O6、・4H2O)などを用いることができる。また、これらの圧電材料をベースとして、特性を調整するために添加元素を加えてもかまわない。また、圧電体15は、これらの材料からなる層が複数積層された層構成としてもよい。
【0049】
書き込み部16および読み出し部17の強磁性層162、172の材料として第1磁性層141と同様の材料を使うことができる。
【0050】
書き込み部16および読み出し部17の非磁性層161、171の材料としては、非磁性金属あるいは絶縁性の薄膜を用いることができる。非磁性金属としては、Au、Cu、Cr、Zn、Ga、Nb、Mo、Ru、Pd、Ag、Hf、Ta、W、Pt、Biのうちのいずれか、あるいは、これらのいずれか一種以上を含む合金を用いることができる。また、この非磁性層161、171の厚さは、強磁性層162,172と磁性層141の静磁結合が十分小さく、かつ、非磁性層161、171のスピン拡散長より小さくする必要があり、具体的には、0.2nm以上20nm以下の範囲内とすることが望ましい。
【0051】
非磁性層161、171に用いることのできる絶縁性材料として、磁気抵抗効果を大きくするには、非磁性層161,171の材料をトンネルバリア層として機能させることが効果的である。この場合、非磁性層161,171の材料としてAl2O3、SiO2、MgO、AlN、Bi2O3、MgF2、CaF2、SrTiO3、AlLaO3、Al−N−O、Si−N−O、非磁性半導体(ZnO、InMn、GaN、GaAs、TiO2、Zn、Te、またはそれらに遷移金属がドープされたもの)などを用いることができる。これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁材料からなる非磁性層161、171の厚さは、0.2nm以上5nm以下の範囲内とすることが望ましい。非磁性層161、171が絶縁層である場合、その内部にピンホールPHが存在してもよい。
【0052】
次に、磁気記憶素子1の製造方法について説明する。磁気記憶素子1は、スパッタリング技術とリソグラフィー技術によって作製される。磁気記憶素子1の具体的な製造工程の一例は以下のとおりである。
【0053】
まず、マスクを用いてシリコン基板をエッチングし、そこに第2電極12を埋め込む。次に、第2電極12が埋め込まれたシリコン基板上に、第1磁性層141を積層する。そして、第1磁性層141の上に非磁性層、強磁性層、金属層(電極となる)を順に積層する。
【0054】
次に、マスクを用いて、第1磁性層141の磁性層の表面が露出するように金属層から非磁性層までをエッチングして、書き込み部16と読み出し部17を形成する。
【0055】
次に、第1磁性層141と、書き込み部16および読み出し部17の金属層との上に絶縁層を積層する。そして、第1磁性層141の一部が露出するように絶縁層をエッチングして開口部を形成する。
【0056】
その後、開口部に対して第2磁性層142、第1磁性層141を交互に例えば200層ずつ積層し、書き込み部16、読み出し部17の高さを超える程度の高さの積層構造14を形成する。
【0057】
さらに、第1磁性層141上に第1電極11を形成し、第1電極11上に圧電体15を形成し、圧電体15上に第3電極13を形成する。そして、このように形成された磁気記憶素子の周囲を絶縁層で埋める。
【0058】
(変形例)
本実施形態は、様々な変形が可能である。図1および上述の説明では、第1電極11と第3電極13との間に電圧を印加するとして説明したが、図6のように、第2電極12と第3電極13との間に電圧を印加して、圧電体15を伸縮させてもよい。
【0059】
第1磁性層141の積層方向(z方向)の厚さが十分に厚ければ、図7のように1つの第1磁性層141に複数のビットのデータを格納することができる。
【0060】
積層構造14の積層方向(z方向)に一定間隔で窪み等の断面積が他の部分と異なる領域を設けてもよい。このような領域を設けると、設けない場合と比較して、磁壁にとってはピニングポテンシャルが高くなり、静止しやすくなる。
【0061】
特に、図8に示すように、第2磁性層142の断面積を第1磁性層141の断面積よりも小さくすると、例えば、第1磁性層141に比べて第2磁性層142に対してより大きな応力が加わるため、逆磁歪効果により、第2磁性層142の異方性の制御を行うことが容易になるため望ましい。
【0062】
第2磁性層142の断面積が圧電体15からの距離によって異なる場合、断面積の小さな第2磁性層142の膜厚を断面積の大きな第2磁性層142の膜厚よりも厚くすると、例えば各第2磁性層142に働く応力を均等化することができるので望ましい。
【0063】
また、積層構造14を取り囲むように圧電体15を配置してもよい。図9(a)は、積層構造14を軸として積層構造14の周囲を取り囲むように圧電体15を配置した磁気記憶素子5の断面の模式図であり、図9(b)は磁気記憶素子5の上面図である。このように圧電体15を配置すると、例えば、第3電極13と第4電極13aとの間に電圧を印加したときに、積層構造14に均一に応力が与えられるため、望ましい。
【0064】
なお、図9では、積層構造14に接するように圧電体15を配置しているが、図10のように、積層構造14と圧電体15との間にアモルファスSiO2、アモルファスAl2O3のような絶縁体20を形成してもよい。
【0065】
図11は、積層構造14が基板に対して平行方向に形成される例の1つである。圧電体15の上下に第3電極13、第4電極13aが設けられ、積層構造14に対して、上下方向に電界を印加することが可能とされている。この場合、図中のA−A線で切った断面図は例えば図12に示すように圧電体15が積層構造14全体を取り囲む構造となっていてもよいし、あるいは、図13や図14に示すように、積層構造14の上下にのみ圧電体15が設けられていても構わない。
【0066】
図15は、積層構造14を取り囲むように圧電体15を配置した磁気記憶素子7であって、図9に示した磁気記憶素子5の第3電極13、第4電極13aの形状および位置を変更した例の1つである。この例において、第3電極13、第4電極13aは柱形状を有する。1対の第3電極13、第4電極13aを結ぶ線分上の平面位置に積層構造14が配置されているため、手順2により第3電極13、第4電極13a間に電圧を与えると、第2磁性層142のそれぞれにおいて、積層構造14の積層方向に直交する方向に電界が与えられる。
【0067】
この場合の動作原理は上述した積層構造14の積層方向に電界が与えられる場合と本質的に同じである。すなわち、第2磁性層142の磁化方向が積層構造14に直交する方向を向いており、かつ、第2磁性層142の磁歪定数が正の場合を例にとると、積層構造14の積層方向に直交する方向に圧縮応力が働くように第3電極13、第4電極13a間に電圧を与えることにより、積層構造14の積層方向に直交する方向に弾性エネルギーが発生して、磁化方向は積層構造14の積層方向に直交する方向を維持できなくなり、磁化方向は例えば、細線に平行な方向を向くようになる。したがって、この場合も、手順2を用いて第2磁性層142の位置で磁壁を静止させることが可能となる。なお、この例に置いて、1対の第3電極13と第4電極13aを構成する2つの電極は異なる断面積を有していてもよい。
【0068】
また、図16に示すように、第3電極13、第4電極13aは平板形状を有し、1対の第3電極13、第4電極13a内に複数の積層構造14が配置されていても構わない。この場合、複数の積層構造14に対して共通する第3電極13、第4電極13aを使用することができるため、第3電極13、第4電極13aを選択するための配線数を減らすことができるというメリットがある。なお、磁気記憶素子8において、手順2のみを実行しても磁壁位置の移動は起こらないため、複数の積層構造に対して第3電極13、第4電極13aを共有化しても、積層構造14の選択性は失われない。
【0069】
また、図17に示すように、書き込み部16および読み出し部17が設けられる第1磁性層141の両端に、第1磁性層141と第2磁性層142の積層構造が設けられてもよい。
【0070】
(第2の実施形態)
図18は、第2の実施形態に係る磁気記憶素子の断面の模式図である。第1の実施形態に係る磁気記憶素子1と同じ構成要素については、同じ記号を付して図示し、詳細な説明を省略する。第2の実施形態に係る磁気記憶素子10は、第1の実施形態の磁気記憶素子1において複数の第2磁性層142としていた場所に、第2磁性層142と第3磁性層143を交互に配置した積層構造14aを有する。つまり、積層構造14aの第1磁性層141の間には、第2磁性層142と第3磁性層143のいずれかが形成されており、第1磁性層141の第1の面と隣接した第1磁性層141との間には第2磁性層142が形成され、第1の面と反対の面と隣接した第1磁性層141との間には第3磁性層143が形成される。
【0071】
第2磁性層142と第3磁性層143の磁歪定数の絶対値は第1磁性層141の磁歪定数の絶対値よりも大きく、かつ、第2磁性層142と第3磁性層の磁歪定数の符号は逆である。以降では、例えば第2磁性層142の磁歪定数が正であり、第3磁性層の磁歪定数が負であるとして説明する。
【0072】
このような構造を有する磁気記憶素子10の積層構造14a内の磁壁を細線方向に所定距離だけ移動させる手順について説明する。本手順は、図19(a)のように時刻t1から時刻t2までの間、第1電極11と第2電極12との間に電流を流す手順1と、図19(b)のように時刻t3から時刻t4までの間、第1電極11と第3電極13との間に正の電圧を印加する手順2と、時刻t5から時刻t6までの間、第1電極11と第3電極13との間に負の電圧を印加する手順3からなる。
【0073】
手順1によって第1電極11と第2電極12との間に電流を流すと、積層構造14a中を流れる電流がスピン偏極され、スピントルクが積層構造14aを構成する第1磁性層141と第2磁性層142と第3磁性層143の磁化に働く。このため、積層構造14a内の磁壁が移動する。磁壁の移動方向は電子の進む向きに等しい。すなわち、電流の流れる方向と逆方向である。
【0074】
手順2によって第1電極11と第3電極13との間に正の電圧を印加すると、圧電層15の内部において、第1電極11と第3電極13を結ぶ方向に電界が生じる。すると、圧電層15は、電界方向が圧電体15の分極方向と同じ場合は第1電極11と第3電極13とを結ぶ方向に圧電体15が伸張し、逆の場合は第1電極11と第3電極13とを結ぶ方向に圧電体15が収縮する。そして、この伸縮に応じた応力が第1電極11を介して積層構造14aに与えられる。この際、第2磁性層142には、逆磁歪効果によって、応力に起因する磁気異方性が生じ、磁化方向が手順2開始前の状態から変化する。また、第3磁性層143にも、逆磁歪効果によって応力に起因する磁気異方性が生じるが、第3磁性層143の磁歪定数は第2磁性層142の磁歪定数の符号と逆であるため、第3磁性層143の磁化方向は変化しない。図19に示すように、手順2が手順1の終了時刻以前に終了する場合(t4≦t2)、手順2と手順1を同時に実行する時間において、磁壁は第1磁性層141および第3磁性層143内を伝わるが、第2磁性層142を通過しない。つまり、手順2を実行する間、第2磁性層142が磁壁の移動を禁止する役割を果たす。
【0075】
手順3によって第1電極11と第3電極13との間に負の電圧を印加すると、圧電層15の内部において、第1電極11と第3電極13を結ぶ方向に電界が生じる。すると、圧電層15は、電界方向が圧電体15の分極方向と同じ場合は第1電極11と第3電極13とを結ぶ方向に圧電体15が伸張し、逆の場合は第1電極11と第3電極13とを結ぶ方向に圧電体15が収縮する。そして、この伸縮に応じた応力が第1電極11を介して積層構造14aに与えられる。この際、第3磁性層143には、逆磁歪効果によって、応力に起因する磁気異方性が生じ、磁化方向が手順3開始前の状態から変化する。また、第2磁性層142にも、逆磁歪効果によって応力に起因する磁気異方性が生じるが、第2磁性層142の磁歪定数は第2磁性層142の磁歪定数の符号と逆であるため、第2磁性層142の磁化方向は変化しない。図19に示すように、手順1が手順3の終了時刻以前に終了する場合(t2≦t6)、手順1と手順3を同時に実行する時間において、磁壁は第1磁性層141および第2磁性層142内を伝わるが、第3磁性層143を通過しない。つまり、手順3を実行する間、第3磁性層143は磁壁の移動を禁止する役割を果たす。
【0076】
このように手順1〜3を実行することにより、例えば、図19(c)に示すように、1個の第1磁性層141の第1端X1から次の第1磁性層141の第2端X4まで磁壁を移動させることができる。図19(c)のように1つめの第1磁性層141の第1端X1から第2磁性層142を挟む2つめの第1磁性層141の第2端X4まで磁壁を移動させるには、以下のように手順1〜3の開始時刻および終了時刻を設定する。
【0077】
すなわち、手順1の開始後、磁壁が2つめの第1磁性層141の第2端X4に到達する時刻よりも十分後に手順1を完了する。これにより、磁壁を2つめの第1磁性層141の第2端X4に確実に到達させる。また、手順1の開始後、磁壁が1つめの第1磁性層141の第2端X2に到達する時刻よりも十分前に手順2を開始する。これにより、磁壁が第2磁性層142より先に進行することを防止することができる。また、手順1の開始後、磁壁が1つめの第1磁性層141の第2端X2に到達した後に手順2を終了し、手順2の終了後、磁壁が2つめの第1磁性層141の第2端X4に到達するよりも十分前に手順3を開始する。これにより、磁壁が第2磁性層142を通過するが、第3磁性層143より先に進行することを防止することができる。
【0078】
このように、第2の実施形態に係る磁気記憶素子10によると、第2磁性層142と第3磁性層143のいずれか一方を磁壁が通過するときには、他方が磁壁の進行を防止するため、磁壁の移動をより確実に制御することが可能である。
【0079】
なお、手順2および手順3は、手順1を実行する間に交互に複数回実行してもよい。手順2および手順3を実行する回数は、磁壁を移動させる第1磁性層141の数に応じて決定する。また、複数回実行される手順2および手順3のうち、最後に実行される手順2または手順3の終了時刻は、手順1の終了時刻以降にする。これにより、磁壁を複数個の第1磁性層141にわたる距離分、所定の時間中に確実に移動させることができる。
【0080】
図20に、第2磁性層142と第3磁性層143を2個ずつ有する積層構造中の磁壁の移動のシミュレーション結果を示す。図20(c)の最上段に示す磁化配置を初期条件とし、図20(a)に示すタイミングチャートに従って第1電極11と第2電極12との間に電流を流し(手順1の実行)、図20(b)に示すタイミングチャートに従って第1電極11と第3電極13との間に正の電圧と負の電圧を印加する(手順2および手順3の実行)。図20(c)のシミュレーション結果からは、手順1と手順2を同時に実行している時間において、第2磁性層が磁壁の進行を止め、手順1と手順3を同時に実行している時間において、第3磁性層が磁壁の進行を止めている様子が見て取れる。
【0081】
(第3の実施形態)
次に磁気記憶素子を多数並べ、書き込み・読み出し機構を備えたブロックとしての実施形態について説明する。
【0082】
図21は、第3実施形態に係るブロックの回路の概略を示す図である。また図22は、本実施形態の実施例であるブロック50の一部の斜視図である。第3の実施形態のブロックには、第1の実施形態または第2の実施形態およびそれらの変形例にて説明したいずれかの磁気記憶素子のうち、第1磁性層と第2磁性層とを結ぶ線の延長線上に圧電体が設けられる磁気記憶素子R1を用いる。第3の実施形態のブロックは、この磁気記憶素子R1とスイッチング素子T(例えばトランジスタから成る)とを備えたメモリトラックが、m行n列のマトリクス状に配列されたメモリトラックアレイMTAを有する。図22は、メモリトラックアレイMTAの一部を図示しており、4行4列のメモリトラックが配列された様子を図示している。
【0083】
第i(1≦i≦m)行のn個の磁気記憶素子R1の積層構造はそれぞれ、隣り合う磁気記憶素子R1の積層構造の端部に位置する第1磁性層が接続されて磁性細線ML(i)(1≦i≦m)を成す。そして、磁性細線ML(i)(1≦i≦m)と、後述の磁壁移動用電極SL(i)(1≦i≦m)との間には積層構造ごとに磁気記憶素子R1の圧電体15が設けられる。このように複数の磁気記憶素子R1の積層構造が接続された場合、磁性細線MLに電流を流すための電極(第1の実施形態または第2の実施形態およびそれらの変形例にて説明した第1電極および第2電極)は、磁気記憶素子R1ごとに設けられていなくても良く、磁性細線MLの一端に第1電極が設けられ、他端に第2電極が設けられてもよい。なお、磁気記憶素子R1が互いに接続して磁性細線MLを構成するのではなく、各磁気記憶素子R1の第1磁性層が、後述する周辺回路に直接接続されていてもよい。
【0084】
メモリトラックアレイMTAには、各行に設けられたワード線WL(1)〜WL(m)と、線状の磁壁移動用電極SL(1)〜SL(m)と、各列に設けられた情報読み出し用ビット線BL(1)〜BL(n)と、が設けられている。複数のワード線WLは、互いに平行に並べられ、磁壁移動用電極SL、情報読み出し用ビット線BLも同様である。図22のz方向に眺めたときに、磁壁移動用電極SLは、ワード線WLと平行な方向に沿って延在し、情報読み出し用ビット線BLは、磁壁移動用電極SLおよびワード線WLと交わる方向に延在する。
【0085】
各メモリトラックのスイッチング素子Tのゲートは、対応する行のワード線WLに接続され、一端が同じメモリトラック内の磁気記憶素子R1の読み出し部17の一端に接続され、他端は接地される。メモリトラック内の磁気記憶素子R1の読み出し部17の他端は、上記メモリトラックに対応する情報読み出し用ビット線BLに接続される。
【0086】
図21に示すように、ワード線WL(1)〜WL(m)および磁性細線ML(1)〜ML(m)および磁壁移動用電極SL(1)〜SL(n)は、各配線を選択するデコーダ、書き込み回路等を有する駆動回路410A、410Bに接続されている。また、情報読み出し用ビット線BL(1)〜BL(n)は、各配線を選択するデコーダ、読み出し回路等を備えた駆動回路420A、420Bに接続されている。なお、図21および図22においては、磁気記憶素子R1の書き込み部を省略して、図示していない。書き込み部は、一端が図示しない書き込み選択用のスイッチング素子に接続され、他端が図示しない電流源に接続されてもよいし、書き込み用のスイッチング素子と、読み出し用のスイッチング素子は共通に用いてもよい。また、複数のメモリトラックに対して1個の読み出し部および1個の書き込み部を設けてもよい。この場合は、集積度を高めることができる。それに対して、各メモリセルに1個の読み出し部および1個の書き込み部を設けた場合は、データの転送速度を高めることができる。
【0087】
次に、本実施形態に係るメモリトラック内での磁壁の移動について説明する。例えば、磁気記憶素子R1が第1の実施形態で説明したように、第1磁性層と第2磁性層の積層構造を有する場合を例にする。まず外部から入力されたアドレス信号を駆動回路410A、410B、420A、420B内のデコーダがデコードし、デコードされたアドレスに応じた磁性細線MLおよび磁壁移動用電極SLが選択され、この選択された磁性細線MLに電流を流す手順1と、磁壁移動用電極SLに電圧を与える手順2とにより磁壁の移動(すなわち、データのシフト移動)が行われる。手順1と手順2とは、第1の実施形態にて説明したタイミングで実行する。なお、磁気記憶素子R1が第2の実施形態で説明したように、第1磁性層と第2磁性層と第3磁性層の積層構造を有する場合には、手順1、手順2および手順3を第2の実施形態にて説明したタイミングで実行する。
【0088】
このようにメモリトラック内での磁壁を移動させる方法によると、メモリトラックアレイMTAの同一行に属し、磁性細線ML(i)を成す磁性細線ML(i)に含まれる複数の磁気記憶素子R1において、同時にデータ保存位置が移動することになる。このように、磁気記憶素子が端部に位置する第1磁性層を他の磁気記憶素子と共有して、複数の磁気記憶素子を接続すると、データの移動を1つの電流源により一括して行うことができる。このため、メモリトラックアレイMTA全体の電力消費を抑制することができる。なお、磁壁が移動する方向は、電子の流れる向きと同じ、すなわち電流の流れる方向と逆になる。
【0089】
メモリトラックへの書き込みは、まず、まず外部から入力されたアドレス信号を駆動回路410A、410B、420A、420B内のデコーダがデコードし、デコードされたアドレスに応じたワード線WLを選択し、対応するスイッチング素子Tをオンする。その後、情報読み出し用ビット線BLに電流を流すことにより、書き込みが行われる。あるいは、該当する磁性細線ML中に保存されたデータを必要な分移動させた後、書き込みを行う。例えば、1ビットに対応する距離の移動と1ビットデータ書き込みを交互に連続して行うことにより、連続データを高速に書き込むことが可能である。
【0090】
メモリトラックに保存されたデータの読み出しは、まず、まず外部から入力されたアドレス信号を駆動回路410A、410B、420A、420B内のデコーダがデコードし、デコードされたアドレスに応じた磁性細線MLを選択し、メモリトラック内に磁化方向として保存されたビット列のうち、読み出したいビットが読み出し部に位置に来るようにデータのシフト移動を上述した方法で行う。その後、ワード線WLを選択し、スイッチング素子Tをオンとし、情報読み出し用ビット線BLに電流を流すことにより、読み出しを行う。例えば、1ビットに対応する距離の移動と1ビットデータ読み出しを交互に連続して行うことにより、連続データを高速に読み出すことが可能である。なお、読み出し電流は、その向きが正であっても負であってもよいが、書き込み電流の絶対値よりも小さな絶対値を有している。これは、読み出しによって保存されたデータが反転しないようにするためである。
【0091】
さらに、ブロック50を複数設けることでメモリチップとして実現することが可能である。図23に、ブロック50を複数設けたメモリチップの模式的な構成図を示す。このように複数のブロックをチップ上に設けることで、大容量のメモリチップを実現することが可能となる。
【0092】
(変形例)
図24は、第3の実施形態の第1の変形例に係るブロックの回路の概略図である。また図25は、本変形例のブロック51の一部の斜視図である。本変形例に係るブロック51は、線状の磁壁移動用電極SLが延在する方向が、図22に示したブロック50と異なる。ブロック50では、図22のz方向に眺めたときに、磁壁移動用電極SLは、ワード線WLと平行な方向に沿って延在した。それに対して、図25に示す第1の変形例に係るブロック51では、図25のz方向に眺めたときに、磁壁移動用電極SLは、情報読み出し用ビット線BLと平行な方向(ワード線WLと交わる方向)に延在する。磁壁移動用電極SL以外の構成は、ブロック50と同様であるため、詳細な説明を省略する。
【0093】
ブロック51のメモリトラック内での磁壁の移動、メモリトラックへのデータの書き込み、メモリトラックに保存されたデータの読み出しの方法については、ブロック50で説明した方法と同様である。
【0094】
図26は、第3の実施形態の第2の変形例に係るブロック52の一部の斜視図である。本変形例のブロック52は、複数の磁気記憶素子R1で圧電体15を共有する。図26に示すように、ブロック52の圧電体15は、複数の磁気記憶素子R1の積層構造の上部に設けられる。さらに圧電体15の上部には、平板形状の磁壁移動用電極SLが設けられる。なお、圧電体15と平板形状の磁壁移動用電極SLとの間や磁気記憶素子R1の積層構造と圧電体15との間には、アモルファスSiO2、アモルファスAl2O3のような絶縁体を形成してもよい。磁壁移動用電極SLと圧電体15以外の構成は、ブロック50と同様であるため、詳細な説明を省略する。
【0095】
なお、図26では、平板形状の圧電体15がマトリクスに配置された複数の磁気記憶素子R1の積層構造の上部に設けられた例を示したが、これに限らず、メモリトラックアレイMTAの1列ごともしくは1行ごとに圧電体15および磁壁移動用電極SLを設けてもよい。また、磁気記憶素子R1ごとに圧電体15を設け、複数の圧電体15に接して(もしくは絶縁体を挟んで)磁壁移動用電極SLが設けられてもよい。
【0096】
図26に示したブロック52では、圧電体15が複数の磁気記憶素子R1の積層構造の上部にわたって形成されるため、磁壁移動用電極SLを用いて圧電体15に電圧を印加すると、複数の積層構造に対して一括して応力を加えることができる。例えば、圧電体15をブロック52全体の上部にわたって形成すると、ブロックごとに磁壁移動の制御を行うことができる。
【0097】
なお、本実施形態およびその変形例で示したワード線WL、情報読み出し用ビット線BL、メモリトラックのスイッチング素子T、駆動回路410A、410B、420A、420Bは、あくまで一例であり、配置や形状、構成を適宜変更してもよい。
【0098】
(第4の実施形態)
図27は、第4実施形態に係るブロックの回路の概略を示す図である。図28は、第4の実施形態に関わるブロックの一部の斜視図である。第4の実施形態のブロック60には、第1の実施形態または第2の実施形態およびそれらの変形例にて説明したいずれかの磁気記憶素子のうち、積層構造の周囲を圧電体が取り囲む構造の磁気記憶素子R2を用いる。すなわち、図28では図示されていないが、磁性細線MLを構成する磁気記憶素子R2の積層構造の周囲には、圧電体が設けられている。なお、磁気記憶素子R2の積層構造と圧電体との間には、アモルファスSiO2、アモルファスAl2O3のような絶縁体を形成してもよい。これによって、より確実に絶縁を確保することができる。
【0099】
図28では、第3の実施形態で説明した例と同様に、複数の磁気記憶素子R2が接続されて磁性細線MLを構成する場合、磁性細線MLに電流を流すための電極としては、磁性細線MLの一端に第1電極が設けられ、他端に第2電極が設けられてもよい。なお、各磁気記憶素子R2の第1磁性層が、周辺回路に直接接続されていてもよい。
【0100】
なお、ブロック60のワード線WL、情報読み出し用ビット線BL、メモリトラックのスイッチング素子T、駆動回路410A、410B、420A、420Bについては、第3の実施形態にて説明したブロック50と同様であるため、詳細な説明を省略する。
【0101】
図28に示すブロック60では、平板形状の磁壁移動用電極SLが、磁性細線MLと他の磁性細線MLとの間に、磁性細線MLにおける複数の磁気記憶素子R2の接続方向に平行に配置される。磁壁移動用電極SLは、図28のように平板形状であってもよいし、または他の形状であってもよい。なお、図28では、1つの磁性細線ML(i)を挟んで隣り合う一対の磁壁移動用電極SLを示したが、実際には、全ての磁性細線ML(i)(1≦i≦m)を挟むように複数の平板形状の磁壁移動用電極SLが設けられる。
【0102】
図28に示す平板形状の磁壁移動用電極SLは、例えば図15や図16にて説明した第3電極13および第4電極13aに相当する。この平板形状の磁壁移動用電極SLは、1つの磁性細線ML(i)を挟んで隣り合う一対の磁壁移動用電極SLで、図22にて説明した線状の磁壁移動用電極SL1本と同等の機能を果たす。
【0103】
平板形状の磁壁移動用電極SLは、配線を介して周囲の駆動回路410A、410Bに接続される。これにより、一対の磁壁移動用電極SLを選択して、その間に電界を与えることが可能である。
【0104】
本実施形態におけるメモリトラック内での磁壁の移動は、第3の実施形態にて説明したのと同様である。すなわち、外部から入力されたアドレス信号を駆動回路410A、410B、420A、420B内のデコーダがデコードし、デコードされたアドレスに応じた磁性細線MLおよび一対の磁壁移動用電極SLが選択され、この選択された磁性細線MLに電流を流す手順1と、一対の磁壁移動用電極SLに電圧を与える手順2とにより磁壁の移動(すなわち、データのシフト移動)が行われる。手順1と手順2とは、第1の実施形態にて説明したタイミングで実行する。なお、磁気記憶素子R2が第2の実施形態で説明したように、第1磁性層と第2磁性層と第3磁性層の積層構造を有する場合には、手順1、手順2および手順3を第2の実施形態にて説明したタイミングで実行する。
【0105】
メモリトラックへのデータの書き込み、メモリトラックに保存されたデータの読み出しの方法については、第3の実施形態にて説明した方法と同様である。
【0106】
このように第4の実施形態においても、磁気記憶素子が端部に位置する第1磁性層を他の磁気記憶素子と共有して、複数の磁気記憶素子を接続すると、データの移動を1つの電流源により一括して行うことができる。このため、メモリトラックアレイMTA全体の電力消費を抑制することができる。なお、磁壁が移動する方向は、電子の流れる向きと同じ、すなわち電流の流れる方向と逆になる。
【0107】
なお、第4の実施形態にて説明したブロックを複数用いて、第3の実施形態にて説明したような大容量のメモリチップを実現することも可能である。
【0108】
(変形例)
図29は、第4の実施形態の第1の変形例に係るブロックの回路の概略図である。また図30は、本変形例のブロック61の一部の斜視図である。第3の実施形態における第1の変形例と同様に、第4の実施形態においても、平板形状の磁壁移動用電極SLの延在する方向を変更することができる。図30に示す第1の変形例に係るブロック61では、図30のz方向に眺めたときに、磁壁移動用電極SLが、情報読み出し用ビット線BLと平行な方向(ワード線WLと交わる方向)に延在する。すなわち、ブロック61では、磁気記憶素子R2のz方向に第1磁性層と第2磁性層(および第3磁性層)が積層された積層構造毎に一対の磁壁移動用電極SLを設ける。
【0109】
なお、図30では、1つの積層構造に対する磁壁移動用電極SLしか図示していないが、実際には、各積層構造を挟み込むように複数の磁壁移動用電極SLが設けられる。また、磁壁移動用電極SL以外の構成は、ブロック60と同様であるため、詳細な説明を省略する。
【0110】
ブロック61のメモリトラック内での磁壁の移動、メモリトラックへのデータの書き込み、メモリトラックに保存されたデータの読み出しの方法については、ブロック60と同様である。
【0111】
図31は、第4の実施形態の第2の変形例に係るブロック62の斜視図である。第4の実施形態の第2の変形例に係るブロック62では、ブロックに含まれる全てのメモリトラックの積層構造を挟み込むように一対の磁壁移動用電極SLを設ける。
【0112】
図31に示したブロック62では、一対の磁壁移動用電極SLを用いて、この磁壁移動用電極SLに挟まれる圧電体15に電圧を印加すると、この圧電体15に周囲を取り囲まれた全ての積層構造に対して一括して応力を加えることができ、ブロックごとに磁壁移動の制御を行うことができる。
【0113】
また、平板形状の磁壁移動用電極SLの対を磁性細線ML(i)の複数列毎に一対ずつ設けることもできる。つまり、この場合、図21における磁壁移動用電極SLの数はm個より少ない数となる。このような構成をとることにより、メモリトラック全体の面積に占める磁壁移動用電極SLの面積の割合を抑制することができるため、高集積化に有利である。それに対して、例えば、図28に示すように、1つの磁性細線MLを挟み込みように一対の磁壁移動用電極SLが設けられた構造の場合、磁壁位置のシフト移動の際に、手順1と手順2を同時に実行する磁性細線MLを選択するのが容易になる。
【0114】
なお、第4の実施形態の第2の変形例では、磁壁移動用電極SLが磁性細線MLにおける複数の磁気記憶素子R2の接続方向に平行に配置される例を示したが、第1の変形例と第2の変形例を組み合わせてもよい。すなわち、磁性細線MLにおける複数の磁気記憶素子R2の接続方向に直交する方向に配置してもよい。これによると、例えば、平板形状の磁壁移動用電極SLの対を磁性細線ML(i)の複数行毎に一対ずつ設けることもできる。またこれに限らず、圧電体15に対して磁壁移動用電極SLの対が設けられる位置は圧電体15に電界を与えることができるならば、適宜変更してもよい。
【0115】
なお、本実施形態およびその変形例で示したワード線WL、情報読み出し用ビット線BL、メモリトラックのスイッチング素子T、駆動回路410A、410B、420A、420Bは、あくまで一例であり、配置や形状、構成を適宜変更してもよい。
【0116】
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの実施形態に限定されるものではない。例えば、磁気記憶素子を構成する各要素の具体的な寸法関係や材料、その他、電極、パッシベーション、絶縁構造などの形状や材質に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。例えば、磁気素子を構成する磁性層のそれぞれについて、全て同一形状、同一サイズとする必要はなく、互いに異なる形状、サイズとなるように設計してもよい。また、磁気記憶素子における反強磁性層、中間層、絶縁層などの構成要素は、それぞれ単層として形成しても良く、あるいは、複数の層を積層した構造としてもよい。また、各実施形態にて説明した変形例を他の実施形態にも適用してもよいし、複数の変形例を組み合わせてもよい。
【0117】
その他、本発明の実施の形態として上述した磁気記憶素子や磁気記憶装置を基にして、当業者が適宜設計して変更して実施しうる全ての磁気記憶素子、記録再生装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【0118】
なお、本明細書を通じて、「垂直」には製造工程のばらつき等による厳密な垂直からのずれが含まれるものとする。同様に、本明細書を通じて、「平行」、「水平」は、厳密な平行、水平を意味するものではない。
【符号の説明】
【0119】
1、2、3、4、5、5a、6、7、8、9、10…磁気記憶素子、 11…第1電極、 12…第2電極、 13…第3電極、 13a…第4電極、 14、14a…積層構造、 15…圧電体、 16…書き込み部、 17…読み出し部、 18…電極、20…絶縁体、50、51、52、60、61、62…ブロック 141…第1磁性層、 142…第2磁性層、 143…第3磁性層、 161…非磁性層、 162…強磁性層、 163…電極、 171…非磁性層、 172…強磁性層、 173…電極、 410A、410B、420A、420B…周辺回路
【技術分野】
【0001】
本発明の実施形態は、磁気記憶素子、磁気記憶装置、磁壁移動方法に関する。
【背景技術】
【0002】
従来、半導体メモリは各メモリセルに「記憶素子+選択素子+情報引き出し配線」を作製していた。それに対して、近年、メモリの大容量化を実現するために、シフトレジスタ型のメモリが提案されている。これは、記憶素子のみを高密度に配置するというコンセプトに基づいており、記憶情報を所定の場所に形成されたセンサおよび配線の位置まで転送する方法である。このため、メモリ容量を飛躍的に増大することができる可能性がある。メモリ向けのシフトレジスタは、その目的上、各bit(各桁)に制御電極を付けるのは望ましくなく、ビット列全体に対して何らかの作用を加えることで、所望の桁数のシフト動作を行う必要がある。しかしながら、全桁の情報をそれぞれ間違いなく桁送りすることは容易ではない。
【先行技術文献】
【特許文献】
【0003】
【特許文献1】米国特許第6834005号
【特許文献2】特開2007−324269号公報
【特許文献3】米国公開US2008/0165576号
【発明の概要】
【発明が解決しようとする課題】
【0004】
本発明は、磁性体中の磁壁を安定して移動させる磁気記憶素子、および磁壁移動方法を提供することを目的とする。
【課題を解決するための手段】
【0005】
上記目的を達成するために、本発明の実施形態による磁気記憶素子は、第1電極と、第2電極と、前記第1電極と前記第2電極との間に設けられ、複数の第1磁性層および、この第1磁性層の間に設けられ、第1磁性層とは構成元素の組成が異なる第2磁性層を含む積層構造と、前記第1電極の前記積層構造側の面の反対の面に設けられる圧電体と、前記圧電体の前記第1電極が設けられる位置と異なる位置に設けられ、前記圧電体に電圧を印加する第3電極を有することを特徴としている。
【図面の簡単な説明】
【0006】
【図1】本発明の第1の実施形態に係る磁気記憶素子の断面の模式図。
【図2】本発明の第1の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。
【図3】本発明の第1の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。
【図4】本発明の第1の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。
【図5】本発明の第1の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。
【図6】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図7】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図8】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図9】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図10】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図11】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図12】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図13】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図14】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図15】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図16】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図17】本発明の第1の実施形態の変形例に係る磁気記憶素子の断面の模式図。
【図18】本発明の第2の実施形態に係る磁気記憶素子の断面の模式図。
【図19】本発明の第2の実施形態に係る磁気記憶素子において磁壁移動手順の一例を示す図。
【図20】本発明の第2の実施形態に係る磁気記憶素子における磁壁移動のシミュレーション結果を示す図。
【図21】本発明の第3実施形態に係るブロックの回路図。
【図22】本発明の第3の実施形態に係るブロックの模式的な構成図。
【図23】本発明の実施形態に係るメモリチップの模式的な構成図。
【図24】本発明の第3実施形態の第1の変形例に係るブロックの回路図。
【図25】本発明の第3の実施形態の第1の変形例に係るブロックの模式的な構成図。
【図26】本発明の第3の実施形態の第2の変形例に係るブロックの模式的な構成図。
【図27】本発明の第4実施形態に係るブロックの回路図。
【図28】本発明の第4の実施形態に係るブロックの模式的な構成図。
【図29】本発明の第3実施形態の第1の変形例に係るブロックの回路図。
【図30】本発明の第3の実施形態の第1の変形例に係るブロックの模式的な構成図。
【図31】本発明の第3の実施形態の第2の変形例に係るブロックの模式的な構成図。
【発明を実施するための形態】
【0007】
以下、本発明の実施形態について図面を参照して説明する。
(第1の実施形態)
図1は、本発明の第1の実施形態に係る磁気記憶素子の断面の模式図である。磁気記憶素子1は基板上に形成されており、第1電極11、第2電極12、第3電極13、積層構造14、圧電体15、書き込み部16、読み出し部17を備える。
【0008】
積層構造14は、第1磁性層141と第2磁性層142とが交互に複数積層された構成を有し、第1電極11と第2電極12の間に細線のような形状で形成される。なお、図1では、第1磁性層141が第1電極11と接しているとして図示しているが、第2磁性層142が第1電極11と接していてもよい。第1磁性層141と第2磁性層142を積層方向(図1のz方向。以下、z方向とも称する。)に切断した断面形状は、例えば四角形である。断面形状は四角形に限定されないが、製造プロセス上、縦横比で1:1から1:4までの範囲内にある正方形、長方形、多角形(例えば、六角形)、円形、楕円形、菱形、または平行四辺形とすることが望ましい。第1磁性層141と第2磁性層142では、構成元素の組成が異なる材料で構成されている。第1磁性層141の磁歪定数と第2磁性層142の磁歪定数は、符号が異なる。もしくは、第1磁性層141の磁歪定数と第2磁性層142の磁歪定数は、符号が同じであって、第1磁性層141の磁歪定数の絶対値が第2磁性層142の磁歪定数の絶対値よりも小さい。
【0009】
なお、第1磁性層141、第2磁性層142の平面サイズ(z方向に平行な面のサイズ)は面内の磁化方向分布を生じさせないために100nm以下の範囲内とすることが望ましい。本磁気記憶素子においてビットデータは積層構造14内において、積層構造14が積層される方向に所定の間隔毎の磁化方向として記録される。典型的には、第1磁性層1個につき1ビットのデータを保存する。第1磁性層1個につき2ビット以上のデータが保存されていても構わないが、以下では第1磁性層1個につき1ビットのデータが保存されるものとして説明する。
【0010】
図1および以降の模式図では、積層構造14中に第1磁性層141と第2磁性層142とが数個しか表現されていないが、実際には、例えば100から数1000ビット程度のデータが保存できるよう、更に多くの第1磁性層141と第2磁性層142を設ける。積層構造14の全長を長くするほど多数の第1磁性層141を包含し、多数のビットデータを保存することができる。しかしながら、積層構造14の全長が極端に長くなると積層構造14全体の電気抵抗が高くなるため、積層構造14の全長は典型的には100nmから10μmの範囲とする。
【0011】
積層構造14は、上述のように、本磁気記憶素子に保存されたビットデータに対応した、多数の磁区を内部に有する。隣接する2つの磁区の境界において、磁化方向は積層構造14が積層される方向に連続的に変化する。このような磁化方向の変化領域は磁壁と呼ばれる。磁壁は、磁性体の異方性エネルギーや交換スティフネスなどで決まる有限の幅wを有する。
【0012】
電流非通電時において、1つの第1磁性層141の内部において、磁化方向はほぼ一様である。したがって、第2磁性層142を介して隣接する2つの第1磁性層141内の磁化方向が異なる場合に、磁壁は、第2磁性層142内、あるいは第1磁性層141と第2磁性層142の界面の近傍において存在する。磁壁幅wはw=(A/Ku)1/2で表され、典型的な値としてA=1μerg/cm、Ku=107 erg/cm3として、w=3nmである。第2磁性層142のそれぞれの層厚が、磁壁幅wより大きく、磁壁幅の2倍より小さいとすると、例えば、磁壁を第2磁性層142内で静止させることが容易になる。また、積層構造14内の第1磁性層141の占める割合を大きくすることができるため、積層構造14を記憶素子の記憶領域とみなすと記憶情報量を増やすことができ、望ましい。第1磁性層141のそれぞれの層厚は磁壁幅wより大きくする必要がある。第1磁性層141の層厚が磁壁幅の3倍以上あれば、例えば、第1磁性層141内に磁壁が存在する場合であっても磁壁以外の領域の体積が磁壁領域の体積の2倍以上となり、磁化状態を維持することが容易になるため、望ましい。
【0013】
圧電体15に電圧を印加しないとき、第1磁性層141の磁化方向とそれに隣接する第2磁性層142の磁化方向は磁壁領域を除き、互いに略平行あるいは略反平行である。
【0014】
圧電体15は、複数の第1磁性層141と第2磁性層142とを結ぶ線の延長線上に形成される。例えば、図1の例では、第1電極11と第3電極13との間に形成される。圧電体15の1つの面は、第1電極11の積層構造14と接する面と反対の面に接続される。また、圧電体15の第1電極11と接続された面と反対の面が第3電極13と接続される。
【0015】
第1電極11と第3電極13との間には、電圧を印加することができる。また、第1電極11と第2電極12との間には、電流源が接続されており、積層構造内の電流を双方向に流すことができる(図示せず)。
【0016】
書き込み部16は、非磁性層161、強磁性層162、電極163を有し、積層構造14に接続される。電極163には図示しない信号源が接続される。書き込み時には、信号源から電極163に電位を加える。すると、電極163から電子が積層構造14に向かって流れる際に、強磁性層162の磁化の向きにスピン偏極した電子流が流れる。このスピン偏極した電子流により、積層構造14の磁化方向が変更される。
【0017】
読み出し部17は、非磁性層171と強磁性層172と電極173を有し、積層構造14に接続される。積層構造14の読み出し部17が接する磁区の磁化方向が強磁性層172の磁化方向と同一方向(平行)の場合には、電極173と第2電極12との間が高抵抗状態となり、積層構造14の読み出し部17が接する磁区の磁化方向が強磁性層172の磁化方向と反対方向(反平行)の場合には、電極173と第2電極12との間が低抵抗状態となる。そこで、この抵抗変化を読み取ることで、記録された情報を読み出すことができる。
【0018】
本磁気記憶素子において、後述する磁壁移動手順により積層構造14内に保存されたビットデータの順序を変えることなく移動することが可能である。したがって、書き込み、読み出しを行う前に、あらかじめ必要な距離だけ磁壁位置を移動させることにより、任意のビットデータ位置について書き込みおよび読み出しを行うことが可能である。
【0019】
このような構造を有する磁気記憶素子1の積層構造14内の磁壁をz方向に所定距離だけ移動させる手順について説明する。本手順は、図2(a)のように時刻t1から時刻t2までの間、第1電極11と第2電極12との間に電流を流す手順1と、図2(b)のように時刻t3から時刻t4までの間、第1電極11と第3電極13との間に電圧を印加する手順2と、からなる。
【0020】
第1電極11と第2電極12との間に電流を流す(手順1)と、積層構造14中を流れる電流がスピン偏極され、スピントルクが積層構造14を構成する第1磁性層141と第2磁性層142の磁化に働く。このため、積層構造14内の磁壁が移動する。磁壁の移動方向は電子の進む向きに等しい。すなわち、電流の流れる方向と逆方向である。
【0021】
第1電極11と第3電極13との間に電圧を印加する(手順2)と、圧電体15の内部において第1電極11と第3電極13を結ぶ方向に電界が生じる。これにより、電界方向が圧電体15の分極方向と同じ場合は第1電極11と第3電極13とを結ぶ方向に圧電体15が伸張し、逆の場合は第1電極11と第3電極13とを結ぶ方向に圧電体15が収縮する。すると、圧電体15の伸縮に応じた応力が第1電極11を介して積層構造14に与えられる。
【0022】
この際、逆磁歪効果により、積層構造14中の第2磁性層142に応力に起因する磁気異方性が生じる。その結果、第2磁性層142の磁化方向は、手順2開始前の状態から変化する。
【0023】
一例として、まず、第2磁性層142の磁化方向が結晶磁気異方性などによって、手順2開始前にz方向に対して垂直な方向(図1のx方向)を向いている場合を取り上げて説明する。第2磁性層142の磁歪定数が正の場合、z方向に引っ張り応力が働くことによって、積層方向に垂直な方向(x方向)には弾性エネルギーが生じる。このため、第2磁性層142の磁化方向は、x方向を維持できなくなり、例えば、積層方向に平行な方向(z方向)を向くようになる。第2磁性層142の磁歪定数が負の場合、z方向に圧縮応力が働くことによって、x方向には弾性エネルギーが生じる。このため、第2磁性層142の磁化方向は、x方向を維持できなくなり、例えば、z方向を向くようになる。
【0024】
手順2を終了し、積層構造14に対して応力が働かなくなると、第2磁性層142の磁気異方性は手順2開始前の状態を回復し、第2磁性層142の磁化方向はx方向を向く。
【0025】
手順2による圧電体15の伸縮に応じた応力は、第2磁性層142だけでなく、第1磁性層141にも加わる。しかしながら、本実施形態において、第1磁性層141の磁歪定数と第2磁性層142の磁歪定数は、符号が異なる。もしくは、第1磁性層141の磁歪定数と第2磁性層142の磁歪定数は、符号が同じであっても、第1磁性層141の磁歪定数の絶対値が第2磁性層142の磁歪定数の絶対値よりも小さい。
【0026】
そのため、第1磁性層141の磁化方向は変化しない。これについて、2つの場合に分けて説明する。
【0027】
第1の場合、すなわち、第1磁性層141の磁歪定数が第2磁性層142の磁歪定数の符号と逆である場合、例えば、上の例において、第2磁性層142のx方向に弾性エネルギーが生じる場合に第1磁性層141には負の弾性エネルギーが生じるため、第1磁性層141の磁化方向は変化しない。
【0028】
第2の場合、すなわち、第1磁性層141の磁歪定数が第2磁性層142の磁歪定数の符号と同じであって絶対値が小さい場合、例えば、上の例において、第2磁性層142のx方向に弾性エネルギーが生じる場合に第1磁性層141に生じる弾性エネルギーの絶対値が小さいため、第1磁性層141の磁化方向は変化しない。
【0029】
第2磁性層142の磁化方向が結晶磁気異方性や形状磁気異方性などによって、手順2開始前にz方向を向いている場合も同様である。第2磁性層142の磁歪定数が正の場合、z方向に圧縮応力が働くことによって、z方向には弾性エネルギーが生じ、磁化方向は、z方向を維持できなくなり、例えば、x方向を向くようになる。第2磁性層142の磁歪定数が負の場合、z方向に引張り応力が働くことによって、x方向には弾性エネルギーが生じ、磁化方向は、z方向を維持できなくなり、例えば、x方向を向くようになる。
【0030】
第1磁性層141および第2磁性層142の手順2実行前の磁化方向はx方向としてもz方向としても構わないが、x方向であると、例えば、積層構造14の細線形状に起因する磁気異方性を利用して磁化方向をz方向とすることができるため、手順2実行時に第2磁性層142の磁化方向を制御することが容易となり、望ましい。
【0031】
手順1と手順2を用いて、磁壁を1つの第1磁性層141の第1端X1から第2端X2まで移動させるには、手順1を実行する時間(t1からt2までの時間)を、手順1を開始してから磁壁が第2端X2に到達する時間よりも長い時間に設定する。また、手順1を開始してから磁壁が第2端X2に到達する時刻よりも十分前に手順2を開始する。なお、磁壁が第2端X2に到達する時刻よりも十分前とは、手順1の開始前でもよい。さらに、手順1の終了以降に手順2を終了させる(t2≦t4)。
【0032】
図2は、磁壁を1つの第1磁性層141間だけ移動させる場合の、手順1と手順2の実行タイミングの一例である。図2の例では、手順2を実行中に手順1を実行する(t3≦t1≦t2≦t4)。このように、手順2を手順1の開始よりも前に開始し、手順1の終了よりも後で終了することにより、磁壁が第2磁性層142より先に先行することを確実に防止する。手順1と手順2とを同時に実行する時間では、図2(c)に示すように、第1磁性層141内を磁壁が伝わって磁壁が第2端X2に到達し、第2磁性層142を通過できないため、磁壁が第2端X2の位置に留まる。
【0033】
図3は、図2にて説明した例よりも磁壁の移動距離を増やす場合の手順1と手順2の実行タイミングの一例である。手順1を開始してから手順2を開始するまでの時間を変更することで、磁壁の移動距離を制御することができる。図3の例では、2つの第1磁性層141と1つの第2磁性層142分だけ磁壁を移動させる。このためには、手順1を開始してから磁壁が1つめの第1磁性層141と1つめの第2磁性層142とを通過し、1つめの第2磁性層142と2つめの第1磁性層141の境界X2に到達する時刻よりも後であって、2つめの第1磁性層141と2つめの第2磁性層142との境界X4に到達する時刻よりも前に手順2を開始する。
【0034】
なお、図2や図3では、手順1と手順2にて印加する電流や電圧が一定であるとして図示したが、手順1にて第1電極11と第2電極12との間に流す電流値や手順2にて第1電極11と第3電極13との間に印加する電圧値が変化してもよい。例えば、図4に示すように、2段階の値になってもよい。手順1において流す電流値が時間的に一定でない場合、立ち上がり時を除く前半の電流強度を後半の電流強度より大きくすると、例えば、磁壁を静止状態から移動状態に遷移させるまでの時間を短くすることができるので望ましい。手順2において与える電圧値が時間的に一定でない場合、後半の電圧を前半の電圧より大きくすると、例えば、第2磁性層における応力起因の磁気異方性が大きくなり、より確実に磁壁を静止させることができるため望ましい。
【0035】
図5に、手順1と手順2の組を繰り返して(図5の例では3度)実行する例を示す。この図において、手順1と手順2の組が完了した後の磁性層内の磁化分布を表す模式図をあわせて示した。この例において、手順1と手順2の組が完了する毎に、各磁壁位置が積層構造14の積層方向に第1磁性層141の長さに対応する距離だけ進む。つまり、磁壁から次の磁壁までの距離は手順1と手順2の組を繰り返し実行しても変わらない。このことは、磁気記憶素子1においては、磁壁位置を移動させても、その過程で保存されたデータが失われないことを意味する。
【0036】
以上説明したように、第1電極11と第3電極の間に電流を流す手順と、第1電極と第2電極の間に電流を流す手順を実行することにより、磁壁の移動距離を確実に制御することが可能である。
【0037】
次に、磁気記憶素子1の磁性層141、142と圧電体15の構成材料について説明する。第1磁性層141と第2磁性層142には、各種の磁性材料を用いることができる。例えば、少なくとも鉄(Fe)、コバルト(Co)、ニッケル(Ni)を含む単一元素、もしくは合金が典型的な材料である。これらに加え、マンガン(Mn)、クロム(Cr)、パラジウム(Pd)よりなる群から選択された少なくとも一つの元素を含む合金も磁性を示す材料がある。これらの材料を基礎として、非磁性元素を添加材料として加えることで、さまざまな磁気特性を実現することができる。磁気異方性が大きくない、一般的な代表的な例として、パーマロイ(NiFe合金)、CoFe合金などがある。
【0038】
磁化方向が積層構造14の積層方向に対して垂直方向(図1のx方向)に向いているほうが、積層方向(図1のz方向)に向いている場合よりも、例えば、磁壁をスピン注入電流により駆動するときの電流を小さくすることができるため、好ましい。一般に、磁化方向が積層構造14に対して直交方向(短軸)を向く場合のほうが、積層構造14に沿う方向を向く場合よりも反磁界が大きいため、磁化方向を垂直方向に向けるには、反磁界に打ち勝つ十分な大きさの磁気異方性が必要とされる。そのため、磁気異方性が大きい材料を用いることが好ましい。
【0039】
一軸磁気異方性Kuが大きい材料として、以下のような材料を用いることができる。鉄(Fe)、コバルト(Co)、ニッケル(Ni)、マンガン(Mn)、クロム(Cr)よりなる群から選択された少なくとも一つの元素と、白金(Pt)、パラジウム(Pd)、イリジウム(Ir)、ルテニウム(Ru)、ロジウム(Rh)よりなる群から選択された少なくとも一つの元素との組み合わせによる合金がある。一軸異方性定数の値については、磁性層を構成する磁性材料の組成や、熱処理による結晶規則性などによっても調整することができる。
【0040】
また、hcp構造(最密六方構造)の結晶構造を持ち、積層構造14の積層方向に対して垂直の磁気異方性を示す磁性材料を用いることもできる。このような磁性材料としては、コバルト(Co)を主成分とする金属を含むものが代表的であるが、他のhcp構造を有する金属を用いることもできる。
【0041】
積層構造14の積層方向が基板に対して垂直方向に形成される場合には、磁化方向を積層構造14に対して垂直方向に向けるためには、磁気異方性の容易軸が膜面内にあることが必要とされる。磁気異方性が大きく、磁気異方性の容易軸が膜面内にある材料の例として、Co、CoPt、CoCrPtなどが挙げられる。CoPtやCoCrPtは、合金であってもよい。これらはhcpのc軸が膜面内にある金属結晶である。さらに、上記材料群いずれの場合でも、添加元素を加えてもかまわない。
【0042】
また、積層構造14の積層方向が基板に対して平行方向に形成される場合(つまり、基板面内と平行に積層構造14が形成される場合)には、磁気異方性の容易軸が膜面垂直方向にあることが必要となる。これらを実現する材料の例としては、hcpのc軸が膜面垂直方向に向いているCo、CoPtや、FePt、(Co/Ni)の積層膜、TbFeなどが挙げられる。なお、CoPtは合金であってもよい。TbFeの場合、Tbが20atomic%以上40atomic%以下である場合には、TbFeは垂直異方性を示す。さらに、上記材料群いずれの場合でも、添加元素を加えてもかまわない。
【0043】
積層構造14の積層方向が基板に対して平行方向に形成される場合と比較して、積層構造14が基板に対して垂直方向に形成されるほうが好ましい。なぜなら、この場合、例えば、第2磁性層142の細線方向の長さが短くなるように形成することが可能となり、積層構造14内に保存できるデータ量を大きくすることができるためである。
【0044】
第1磁性層141および第2磁性層142の磁歪定数は、添加元素を加えることで制御することができる。一例として、Ni元素を添加させた磁性材料は、Ni元素を添加しない材料に比べて、磁歪定数が負方向にシフトする。また、Ni元素を添加することによる磁歪定数の変化は、添加量に依存する。例えば、正の磁歪定数を持つ磁性材料にNi元素を添加することにより、元の材料より磁歪定数を小さくすることができる。とくに、Ni元素の含有量を大きくすることで、磁歪定数をゼロ近傍とすることも可能である。したがって、第2磁性層142は正または負の磁歪定数を持つ材料を用い、第1磁性層141には第1磁性層141と同じ、あるいは異なる、正の磁歪定数を持つ材料にNi元素を添加して磁歪定数をゼロ近傍となるように調整された材料を用いることにより、本実施形態の磁気記憶素子を構成することが可能である。また、Ni元素の含有量を大きくすることにより、負の磁歪定数を持つ磁性材料が得られる。したがって、第1磁性層141または第2磁性層142の一方にNi元素を添加して、第1磁性層141または第2磁性層142のうち一方を正の磁歪定数を持つ材料により形成し、他方を負の磁歪定数を持つ材料により形成することで本実施形態の磁気記憶素子を構成することができる。
【0045】
また、別の一例として、磁歪定数を正側にシフトさせる方法として、微量の酸素を添加させ、その含有量を制御することができる。これによって、負に大きな磁歪定数をもつ材料に対して、小さな負の磁歪定数に制御することや、磁歪定数がゼロ近傍の磁性材料を形成することが可能である。例えば、第1磁性層141として、ゼロ磁歪近傍の材料を実現することが可能である。あるいは、第1磁性層141や第2磁性層142の磁歪定数を正とする場合にも適用することが可能である。
【0046】
その他、希土類元素と鉄族遷移元素との合金で、細線方向に対して垂直の磁気異方性を示す材料を用いることもできる。具体的には、GdFe、GdCo、GdFeCo、TbFe、TbCo、TbFeCo、GdTbFe、GdTbCo、DyFe、DyCo、DyFeCoなどが挙げられる。
【0047】
また、磁性層に用いられるこれらの磁性体には、Ag、Cu、Au、Al、Mg、Si、Bi、Ta、B、C、O、N、Pd、Pt、Zr、Ir、W、Mo、Nb、Hなどの非磁性元素を添加して、磁気特性を調節することや、その他、結晶性、機械特性、化学的特性などの各種物性を調節することができる。
【0048】
圧電体15は、積層構造14へ与える応力を均一化するために、単結晶の、または、一軸配向した圧電体で形成することが望ましい。圧電体15の材料としては、例えば、酒石酸カリウムナトリウム(KNaC4H4O6)、酸化亜鉛(ZnO)、窒化アルミニウム(AlN)、チタン酸ジルコン酸鉛(PZT(Pb(Zr,Ti)O3))、チタン酸ジルコン酸ランタン鉛(PLZT)、水晶(SiO2)、ニオブ酸リチウム(LiNbO3)、タンタル酸リチウム(LiTaO3)、四ホウ酸リチウム(Li2B4O7)、ニオブ酸カリウム(KNbO3)、ランガサイト系結晶(La3Ga5SiO14など)、酒石酸カリウムナトリウム四水和物(KNaC4H4O6、・4H2O)などを用いることができる。また、これらの圧電材料をベースとして、特性を調整するために添加元素を加えてもかまわない。また、圧電体15は、これらの材料からなる層が複数積層された層構成としてもよい。
【0049】
書き込み部16および読み出し部17の強磁性層162、172の材料として第1磁性層141と同様の材料を使うことができる。
【0050】
書き込み部16および読み出し部17の非磁性層161、171の材料としては、非磁性金属あるいは絶縁性の薄膜を用いることができる。非磁性金属としては、Au、Cu、Cr、Zn、Ga、Nb、Mo、Ru、Pd、Ag、Hf、Ta、W、Pt、Biのうちのいずれか、あるいは、これらのいずれか一種以上を含む合金を用いることができる。また、この非磁性層161、171の厚さは、強磁性層162,172と磁性層141の静磁結合が十分小さく、かつ、非磁性層161、171のスピン拡散長より小さくする必要があり、具体的には、0.2nm以上20nm以下の範囲内とすることが望ましい。
【0051】
非磁性層161、171に用いることのできる絶縁性材料として、磁気抵抗効果を大きくするには、非磁性層161,171の材料をトンネルバリア層として機能させることが効果的である。この場合、非磁性層161,171の材料としてAl2O3、SiO2、MgO、AlN、Bi2O3、MgF2、CaF2、SrTiO3、AlLaO3、Al−N−O、Si−N−O、非磁性半導体(ZnO、InMn、GaN、GaAs、TiO2、Zn、Te、またはそれらに遷移金属がドープされたもの)などを用いることができる。これらの化合物は、化学量論的にみて完全に正確な組成である必要はなく、酸素、窒素、フッ素などの欠損、あるいは過不足が存在していてもよい。また、この絶縁材料からなる非磁性層161、171の厚さは、0.2nm以上5nm以下の範囲内とすることが望ましい。非磁性層161、171が絶縁層である場合、その内部にピンホールPHが存在してもよい。
【0052】
次に、磁気記憶素子1の製造方法について説明する。磁気記憶素子1は、スパッタリング技術とリソグラフィー技術によって作製される。磁気記憶素子1の具体的な製造工程の一例は以下のとおりである。
【0053】
まず、マスクを用いてシリコン基板をエッチングし、そこに第2電極12を埋め込む。次に、第2電極12が埋め込まれたシリコン基板上に、第1磁性層141を積層する。そして、第1磁性層141の上に非磁性層、強磁性層、金属層(電極となる)を順に積層する。
【0054】
次に、マスクを用いて、第1磁性層141の磁性層の表面が露出するように金属層から非磁性層までをエッチングして、書き込み部16と読み出し部17を形成する。
【0055】
次に、第1磁性層141と、書き込み部16および読み出し部17の金属層との上に絶縁層を積層する。そして、第1磁性層141の一部が露出するように絶縁層をエッチングして開口部を形成する。
【0056】
その後、開口部に対して第2磁性層142、第1磁性層141を交互に例えば200層ずつ積層し、書き込み部16、読み出し部17の高さを超える程度の高さの積層構造14を形成する。
【0057】
さらに、第1磁性層141上に第1電極11を形成し、第1電極11上に圧電体15を形成し、圧電体15上に第3電極13を形成する。そして、このように形成された磁気記憶素子の周囲を絶縁層で埋める。
【0058】
(変形例)
本実施形態は、様々な変形が可能である。図1および上述の説明では、第1電極11と第3電極13との間に電圧を印加するとして説明したが、図6のように、第2電極12と第3電極13との間に電圧を印加して、圧電体15を伸縮させてもよい。
【0059】
第1磁性層141の積層方向(z方向)の厚さが十分に厚ければ、図7のように1つの第1磁性層141に複数のビットのデータを格納することができる。
【0060】
積層構造14の積層方向(z方向)に一定間隔で窪み等の断面積が他の部分と異なる領域を設けてもよい。このような領域を設けると、設けない場合と比較して、磁壁にとってはピニングポテンシャルが高くなり、静止しやすくなる。
【0061】
特に、図8に示すように、第2磁性層142の断面積を第1磁性層141の断面積よりも小さくすると、例えば、第1磁性層141に比べて第2磁性層142に対してより大きな応力が加わるため、逆磁歪効果により、第2磁性層142の異方性の制御を行うことが容易になるため望ましい。
【0062】
第2磁性層142の断面積が圧電体15からの距離によって異なる場合、断面積の小さな第2磁性層142の膜厚を断面積の大きな第2磁性層142の膜厚よりも厚くすると、例えば各第2磁性層142に働く応力を均等化することができるので望ましい。
【0063】
また、積層構造14を取り囲むように圧電体15を配置してもよい。図9(a)は、積層構造14を軸として積層構造14の周囲を取り囲むように圧電体15を配置した磁気記憶素子5の断面の模式図であり、図9(b)は磁気記憶素子5の上面図である。このように圧電体15を配置すると、例えば、第3電極13と第4電極13aとの間に電圧を印加したときに、積層構造14に均一に応力が与えられるため、望ましい。
【0064】
なお、図9では、積層構造14に接するように圧電体15を配置しているが、図10のように、積層構造14と圧電体15との間にアモルファスSiO2、アモルファスAl2O3のような絶縁体20を形成してもよい。
【0065】
図11は、積層構造14が基板に対して平行方向に形成される例の1つである。圧電体15の上下に第3電極13、第4電極13aが設けられ、積層構造14に対して、上下方向に電界を印加することが可能とされている。この場合、図中のA−A線で切った断面図は例えば図12に示すように圧電体15が積層構造14全体を取り囲む構造となっていてもよいし、あるいは、図13や図14に示すように、積層構造14の上下にのみ圧電体15が設けられていても構わない。
【0066】
図15は、積層構造14を取り囲むように圧電体15を配置した磁気記憶素子7であって、図9に示した磁気記憶素子5の第3電極13、第4電極13aの形状および位置を変更した例の1つである。この例において、第3電極13、第4電極13aは柱形状を有する。1対の第3電極13、第4電極13aを結ぶ線分上の平面位置に積層構造14が配置されているため、手順2により第3電極13、第4電極13a間に電圧を与えると、第2磁性層142のそれぞれにおいて、積層構造14の積層方向に直交する方向に電界が与えられる。
【0067】
この場合の動作原理は上述した積層構造14の積層方向に電界が与えられる場合と本質的に同じである。すなわち、第2磁性層142の磁化方向が積層構造14に直交する方向を向いており、かつ、第2磁性層142の磁歪定数が正の場合を例にとると、積層構造14の積層方向に直交する方向に圧縮応力が働くように第3電極13、第4電極13a間に電圧を与えることにより、積層構造14の積層方向に直交する方向に弾性エネルギーが発生して、磁化方向は積層構造14の積層方向に直交する方向を維持できなくなり、磁化方向は例えば、細線に平行な方向を向くようになる。したがって、この場合も、手順2を用いて第2磁性層142の位置で磁壁を静止させることが可能となる。なお、この例に置いて、1対の第3電極13と第4電極13aを構成する2つの電極は異なる断面積を有していてもよい。
【0068】
また、図16に示すように、第3電極13、第4電極13aは平板形状を有し、1対の第3電極13、第4電極13a内に複数の積層構造14が配置されていても構わない。この場合、複数の積層構造14に対して共通する第3電極13、第4電極13aを使用することができるため、第3電極13、第4電極13aを選択するための配線数を減らすことができるというメリットがある。なお、磁気記憶素子8において、手順2のみを実行しても磁壁位置の移動は起こらないため、複数の積層構造に対して第3電極13、第4電極13aを共有化しても、積層構造14の選択性は失われない。
【0069】
また、図17に示すように、書き込み部16および読み出し部17が設けられる第1磁性層141の両端に、第1磁性層141と第2磁性層142の積層構造が設けられてもよい。
【0070】
(第2の実施形態)
図18は、第2の実施形態に係る磁気記憶素子の断面の模式図である。第1の実施形態に係る磁気記憶素子1と同じ構成要素については、同じ記号を付して図示し、詳細な説明を省略する。第2の実施形態に係る磁気記憶素子10は、第1の実施形態の磁気記憶素子1において複数の第2磁性層142としていた場所に、第2磁性層142と第3磁性層143を交互に配置した積層構造14aを有する。つまり、積層構造14aの第1磁性層141の間には、第2磁性層142と第3磁性層143のいずれかが形成されており、第1磁性層141の第1の面と隣接した第1磁性層141との間には第2磁性層142が形成され、第1の面と反対の面と隣接した第1磁性層141との間には第3磁性層143が形成される。
【0071】
第2磁性層142と第3磁性層143の磁歪定数の絶対値は第1磁性層141の磁歪定数の絶対値よりも大きく、かつ、第2磁性層142と第3磁性層の磁歪定数の符号は逆である。以降では、例えば第2磁性層142の磁歪定数が正であり、第3磁性層の磁歪定数が負であるとして説明する。
【0072】
このような構造を有する磁気記憶素子10の積層構造14a内の磁壁を細線方向に所定距離だけ移動させる手順について説明する。本手順は、図19(a)のように時刻t1から時刻t2までの間、第1電極11と第2電極12との間に電流を流す手順1と、図19(b)のように時刻t3から時刻t4までの間、第1電極11と第3電極13との間に正の電圧を印加する手順2と、時刻t5から時刻t6までの間、第1電極11と第3電極13との間に負の電圧を印加する手順3からなる。
【0073】
手順1によって第1電極11と第2電極12との間に電流を流すと、積層構造14a中を流れる電流がスピン偏極され、スピントルクが積層構造14aを構成する第1磁性層141と第2磁性層142と第3磁性層143の磁化に働く。このため、積層構造14a内の磁壁が移動する。磁壁の移動方向は電子の進む向きに等しい。すなわち、電流の流れる方向と逆方向である。
【0074】
手順2によって第1電極11と第3電極13との間に正の電圧を印加すると、圧電層15の内部において、第1電極11と第3電極13を結ぶ方向に電界が生じる。すると、圧電層15は、電界方向が圧電体15の分極方向と同じ場合は第1電極11と第3電極13とを結ぶ方向に圧電体15が伸張し、逆の場合は第1電極11と第3電極13とを結ぶ方向に圧電体15が収縮する。そして、この伸縮に応じた応力が第1電極11を介して積層構造14aに与えられる。この際、第2磁性層142には、逆磁歪効果によって、応力に起因する磁気異方性が生じ、磁化方向が手順2開始前の状態から変化する。また、第3磁性層143にも、逆磁歪効果によって応力に起因する磁気異方性が生じるが、第3磁性層143の磁歪定数は第2磁性層142の磁歪定数の符号と逆であるため、第3磁性層143の磁化方向は変化しない。図19に示すように、手順2が手順1の終了時刻以前に終了する場合(t4≦t2)、手順2と手順1を同時に実行する時間において、磁壁は第1磁性層141および第3磁性層143内を伝わるが、第2磁性層142を通過しない。つまり、手順2を実行する間、第2磁性層142が磁壁の移動を禁止する役割を果たす。
【0075】
手順3によって第1電極11と第3電極13との間に負の電圧を印加すると、圧電層15の内部において、第1電極11と第3電極13を結ぶ方向に電界が生じる。すると、圧電層15は、電界方向が圧電体15の分極方向と同じ場合は第1電極11と第3電極13とを結ぶ方向に圧電体15が伸張し、逆の場合は第1電極11と第3電極13とを結ぶ方向に圧電体15が収縮する。そして、この伸縮に応じた応力が第1電極11を介して積層構造14aに与えられる。この際、第3磁性層143には、逆磁歪効果によって、応力に起因する磁気異方性が生じ、磁化方向が手順3開始前の状態から変化する。また、第2磁性層142にも、逆磁歪効果によって応力に起因する磁気異方性が生じるが、第2磁性層142の磁歪定数は第2磁性層142の磁歪定数の符号と逆であるため、第2磁性層142の磁化方向は変化しない。図19に示すように、手順1が手順3の終了時刻以前に終了する場合(t2≦t6)、手順1と手順3を同時に実行する時間において、磁壁は第1磁性層141および第2磁性層142内を伝わるが、第3磁性層143を通過しない。つまり、手順3を実行する間、第3磁性層143は磁壁の移動を禁止する役割を果たす。
【0076】
このように手順1〜3を実行することにより、例えば、図19(c)に示すように、1個の第1磁性層141の第1端X1から次の第1磁性層141の第2端X4まで磁壁を移動させることができる。図19(c)のように1つめの第1磁性層141の第1端X1から第2磁性層142を挟む2つめの第1磁性層141の第2端X4まで磁壁を移動させるには、以下のように手順1〜3の開始時刻および終了時刻を設定する。
【0077】
すなわち、手順1の開始後、磁壁が2つめの第1磁性層141の第2端X4に到達する時刻よりも十分後に手順1を完了する。これにより、磁壁を2つめの第1磁性層141の第2端X4に確実に到達させる。また、手順1の開始後、磁壁が1つめの第1磁性層141の第2端X2に到達する時刻よりも十分前に手順2を開始する。これにより、磁壁が第2磁性層142より先に進行することを防止することができる。また、手順1の開始後、磁壁が1つめの第1磁性層141の第2端X2に到達した後に手順2を終了し、手順2の終了後、磁壁が2つめの第1磁性層141の第2端X4に到達するよりも十分前に手順3を開始する。これにより、磁壁が第2磁性層142を通過するが、第3磁性層143より先に進行することを防止することができる。
【0078】
このように、第2の実施形態に係る磁気記憶素子10によると、第2磁性層142と第3磁性層143のいずれか一方を磁壁が通過するときには、他方が磁壁の進行を防止するため、磁壁の移動をより確実に制御することが可能である。
【0079】
なお、手順2および手順3は、手順1を実行する間に交互に複数回実行してもよい。手順2および手順3を実行する回数は、磁壁を移動させる第1磁性層141の数に応じて決定する。また、複数回実行される手順2および手順3のうち、最後に実行される手順2または手順3の終了時刻は、手順1の終了時刻以降にする。これにより、磁壁を複数個の第1磁性層141にわたる距離分、所定の時間中に確実に移動させることができる。
【0080】
図20に、第2磁性層142と第3磁性層143を2個ずつ有する積層構造中の磁壁の移動のシミュレーション結果を示す。図20(c)の最上段に示す磁化配置を初期条件とし、図20(a)に示すタイミングチャートに従って第1電極11と第2電極12との間に電流を流し(手順1の実行)、図20(b)に示すタイミングチャートに従って第1電極11と第3電極13との間に正の電圧と負の電圧を印加する(手順2および手順3の実行)。図20(c)のシミュレーション結果からは、手順1と手順2を同時に実行している時間において、第2磁性層が磁壁の進行を止め、手順1と手順3を同時に実行している時間において、第3磁性層が磁壁の進行を止めている様子が見て取れる。
【0081】
(第3の実施形態)
次に磁気記憶素子を多数並べ、書き込み・読み出し機構を備えたブロックとしての実施形態について説明する。
【0082】
図21は、第3実施形態に係るブロックの回路の概略を示す図である。また図22は、本実施形態の実施例であるブロック50の一部の斜視図である。第3の実施形態のブロックには、第1の実施形態または第2の実施形態およびそれらの変形例にて説明したいずれかの磁気記憶素子のうち、第1磁性層と第2磁性層とを結ぶ線の延長線上に圧電体が設けられる磁気記憶素子R1を用いる。第3の実施形態のブロックは、この磁気記憶素子R1とスイッチング素子T(例えばトランジスタから成る)とを備えたメモリトラックが、m行n列のマトリクス状に配列されたメモリトラックアレイMTAを有する。図22は、メモリトラックアレイMTAの一部を図示しており、4行4列のメモリトラックが配列された様子を図示している。
【0083】
第i(1≦i≦m)行のn個の磁気記憶素子R1の積層構造はそれぞれ、隣り合う磁気記憶素子R1の積層構造の端部に位置する第1磁性層が接続されて磁性細線ML(i)(1≦i≦m)を成す。そして、磁性細線ML(i)(1≦i≦m)と、後述の磁壁移動用電極SL(i)(1≦i≦m)との間には積層構造ごとに磁気記憶素子R1の圧電体15が設けられる。このように複数の磁気記憶素子R1の積層構造が接続された場合、磁性細線MLに電流を流すための電極(第1の実施形態または第2の実施形態およびそれらの変形例にて説明した第1電極および第2電極)は、磁気記憶素子R1ごとに設けられていなくても良く、磁性細線MLの一端に第1電極が設けられ、他端に第2電極が設けられてもよい。なお、磁気記憶素子R1が互いに接続して磁性細線MLを構成するのではなく、各磁気記憶素子R1の第1磁性層が、後述する周辺回路に直接接続されていてもよい。
【0084】
メモリトラックアレイMTAには、各行に設けられたワード線WL(1)〜WL(m)と、線状の磁壁移動用電極SL(1)〜SL(m)と、各列に設けられた情報読み出し用ビット線BL(1)〜BL(n)と、が設けられている。複数のワード線WLは、互いに平行に並べられ、磁壁移動用電極SL、情報読み出し用ビット線BLも同様である。図22のz方向に眺めたときに、磁壁移動用電極SLは、ワード線WLと平行な方向に沿って延在し、情報読み出し用ビット線BLは、磁壁移動用電極SLおよびワード線WLと交わる方向に延在する。
【0085】
各メモリトラックのスイッチング素子Tのゲートは、対応する行のワード線WLに接続され、一端が同じメモリトラック内の磁気記憶素子R1の読み出し部17の一端に接続され、他端は接地される。メモリトラック内の磁気記憶素子R1の読み出し部17の他端は、上記メモリトラックに対応する情報読み出し用ビット線BLに接続される。
【0086】
図21に示すように、ワード線WL(1)〜WL(m)および磁性細線ML(1)〜ML(m)および磁壁移動用電極SL(1)〜SL(n)は、各配線を選択するデコーダ、書き込み回路等を有する駆動回路410A、410Bに接続されている。また、情報読み出し用ビット線BL(1)〜BL(n)は、各配線を選択するデコーダ、読み出し回路等を備えた駆動回路420A、420Bに接続されている。なお、図21および図22においては、磁気記憶素子R1の書き込み部を省略して、図示していない。書き込み部は、一端が図示しない書き込み選択用のスイッチング素子に接続され、他端が図示しない電流源に接続されてもよいし、書き込み用のスイッチング素子と、読み出し用のスイッチング素子は共通に用いてもよい。また、複数のメモリトラックに対して1個の読み出し部および1個の書き込み部を設けてもよい。この場合は、集積度を高めることができる。それに対して、各メモリセルに1個の読み出し部および1個の書き込み部を設けた場合は、データの転送速度を高めることができる。
【0087】
次に、本実施形態に係るメモリトラック内での磁壁の移動について説明する。例えば、磁気記憶素子R1が第1の実施形態で説明したように、第1磁性層と第2磁性層の積層構造を有する場合を例にする。まず外部から入力されたアドレス信号を駆動回路410A、410B、420A、420B内のデコーダがデコードし、デコードされたアドレスに応じた磁性細線MLおよび磁壁移動用電極SLが選択され、この選択された磁性細線MLに電流を流す手順1と、磁壁移動用電極SLに電圧を与える手順2とにより磁壁の移動(すなわち、データのシフト移動)が行われる。手順1と手順2とは、第1の実施形態にて説明したタイミングで実行する。なお、磁気記憶素子R1が第2の実施形態で説明したように、第1磁性層と第2磁性層と第3磁性層の積層構造を有する場合には、手順1、手順2および手順3を第2の実施形態にて説明したタイミングで実行する。
【0088】
このようにメモリトラック内での磁壁を移動させる方法によると、メモリトラックアレイMTAの同一行に属し、磁性細線ML(i)を成す磁性細線ML(i)に含まれる複数の磁気記憶素子R1において、同時にデータ保存位置が移動することになる。このように、磁気記憶素子が端部に位置する第1磁性層を他の磁気記憶素子と共有して、複数の磁気記憶素子を接続すると、データの移動を1つの電流源により一括して行うことができる。このため、メモリトラックアレイMTA全体の電力消費を抑制することができる。なお、磁壁が移動する方向は、電子の流れる向きと同じ、すなわち電流の流れる方向と逆になる。
【0089】
メモリトラックへの書き込みは、まず、まず外部から入力されたアドレス信号を駆動回路410A、410B、420A、420B内のデコーダがデコードし、デコードされたアドレスに応じたワード線WLを選択し、対応するスイッチング素子Tをオンする。その後、情報読み出し用ビット線BLに電流を流すことにより、書き込みが行われる。あるいは、該当する磁性細線ML中に保存されたデータを必要な分移動させた後、書き込みを行う。例えば、1ビットに対応する距離の移動と1ビットデータ書き込みを交互に連続して行うことにより、連続データを高速に書き込むことが可能である。
【0090】
メモリトラックに保存されたデータの読み出しは、まず、まず外部から入力されたアドレス信号を駆動回路410A、410B、420A、420B内のデコーダがデコードし、デコードされたアドレスに応じた磁性細線MLを選択し、メモリトラック内に磁化方向として保存されたビット列のうち、読み出したいビットが読み出し部に位置に来るようにデータのシフト移動を上述した方法で行う。その後、ワード線WLを選択し、スイッチング素子Tをオンとし、情報読み出し用ビット線BLに電流を流すことにより、読み出しを行う。例えば、1ビットに対応する距離の移動と1ビットデータ読み出しを交互に連続して行うことにより、連続データを高速に読み出すことが可能である。なお、読み出し電流は、その向きが正であっても負であってもよいが、書き込み電流の絶対値よりも小さな絶対値を有している。これは、読み出しによって保存されたデータが反転しないようにするためである。
【0091】
さらに、ブロック50を複数設けることでメモリチップとして実現することが可能である。図23に、ブロック50を複数設けたメモリチップの模式的な構成図を示す。このように複数のブロックをチップ上に設けることで、大容量のメモリチップを実現することが可能となる。
【0092】
(変形例)
図24は、第3の実施形態の第1の変形例に係るブロックの回路の概略図である。また図25は、本変形例のブロック51の一部の斜視図である。本変形例に係るブロック51は、線状の磁壁移動用電極SLが延在する方向が、図22に示したブロック50と異なる。ブロック50では、図22のz方向に眺めたときに、磁壁移動用電極SLは、ワード線WLと平行な方向に沿って延在した。それに対して、図25に示す第1の変形例に係るブロック51では、図25のz方向に眺めたときに、磁壁移動用電極SLは、情報読み出し用ビット線BLと平行な方向(ワード線WLと交わる方向)に延在する。磁壁移動用電極SL以外の構成は、ブロック50と同様であるため、詳細な説明を省略する。
【0093】
ブロック51のメモリトラック内での磁壁の移動、メモリトラックへのデータの書き込み、メモリトラックに保存されたデータの読み出しの方法については、ブロック50で説明した方法と同様である。
【0094】
図26は、第3の実施形態の第2の変形例に係るブロック52の一部の斜視図である。本変形例のブロック52は、複数の磁気記憶素子R1で圧電体15を共有する。図26に示すように、ブロック52の圧電体15は、複数の磁気記憶素子R1の積層構造の上部に設けられる。さらに圧電体15の上部には、平板形状の磁壁移動用電極SLが設けられる。なお、圧電体15と平板形状の磁壁移動用電極SLとの間や磁気記憶素子R1の積層構造と圧電体15との間には、アモルファスSiO2、アモルファスAl2O3のような絶縁体を形成してもよい。磁壁移動用電極SLと圧電体15以外の構成は、ブロック50と同様であるため、詳細な説明を省略する。
【0095】
なお、図26では、平板形状の圧電体15がマトリクスに配置された複数の磁気記憶素子R1の積層構造の上部に設けられた例を示したが、これに限らず、メモリトラックアレイMTAの1列ごともしくは1行ごとに圧電体15および磁壁移動用電極SLを設けてもよい。また、磁気記憶素子R1ごとに圧電体15を設け、複数の圧電体15に接して(もしくは絶縁体を挟んで)磁壁移動用電極SLが設けられてもよい。
【0096】
図26に示したブロック52では、圧電体15が複数の磁気記憶素子R1の積層構造の上部にわたって形成されるため、磁壁移動用電極SLを用いて圧電体15に電圧を印加すると、複数の積層構造に対して一括して応力を加えることができる。例えば、圧電体15をブロック52全体の上部にわたって形成すると、ブロックごとに磁壁移動の制御を行うことができる。
【0097】
なお、本実施形態およびその変形例で示したワード線WL、情報読み出し用ビット線BL、メモリトラックのスイッチング素子T、駆動回路410A、410B、420A、420Bは、あくまで一例であり、配置や形状、構成を適宜変更してもよい。
【0098】
(第4の実施形態)
図27は、第4実施形態に係るブロックの回路の概略を示す図である。図28は、第4の実施形態に関わるブロックの一部の斜視図である。第4の実施形態のブロック60には、第1の実施形態または第2の実施形態およびそれらの変形例にて説明したいずれかの磁気記憶素子のうち、積層構造の周囲を圧電体が取り囲む構造の磁気記憶素子R2を用いる。すなわち、図28では図示されていないが、磁性細線MLを構成する磁気記憶素子R2の積層構造の周囲には、圧電体が設けられている。なお、磁気記憶素子R2の積層構造と圧電体との間には、アモルファスSiO2、アモルファスAl2O3のような絶縁体を形成してもよい。これによって、より確実に絶縁を確保することができる。
【0099】
図28では、第3の実施形態で説明した例と同様に、複数の磁気記憶素子R2が接続されて磁性細線MLを構成する場合、磁性細線MLに電流を流すための電極としては、磁性細線MLの一端に第1電極が設けられ、他端に第2電極が設けられてもよい。なお、各磁気記憶素子R2の第1磁性層が、周辺回路に直接接続されていてもよい。
【0100】
なお、ブロック60のワード線WL、情報読み出し用ビット線BL、メモリトラックのスイッチング素子T、駆動回路410A、410B、420A、420Bについては、第3の実施形態にて説明したブロック50と同様であるため、詳細な説明を省略する。
【0101】
図28に示すブロック60では、平板形状の磁壁移動用電極SLが、磁性細線MLと他の磁性細線MLとの間に、磁性細線MLにおける複数の磁気記憶素子R2の接続方向に平行に配置される。磁壁移動用電極SLは、図28のように平板形状であってもよいし、または他の形状であってもよい。なお、図28では、1つの磁性細線ML(i)を挟んで隣り合う一対の磁壁移動用電極SLを示したが、実際には、全ての磁性細線ML(i)(1≦i≦m)を挟むように複数の平板形状の磁壁移動用電極SLが設けられる。
【0102】
図28に示す平板形状の磁壁移動用電極SLは、例えば図15や図16にて説明した第3電極13および第4電極13aに相当する。この平板形状の磁壁移動用電極SLは、1つの磁性細線ML(i)を挟んで隣り合う一対の磁壁移動用電極SLで、図22にて説明した線状の磁壁移動用電極SL1本と同等の機能を果たす。
【0103】
平板形状の磁壁移動用電極SLは、配線を介して周囲の駆動回路410A、410Bに接続される。これにより、一対の磁壁移動用電極SLを選択して、その間に電界を与えることが可能である。
【0104】
本実施形態におけるメモリトラック内での磁壁の移動は、第3の実施形態にて説明したのと同様である。すなわち、外部から入力されたアドレス信号を駆動回路410A、410B、420A、420B内のデコーダがデコードし、デコードされたアドレスに応じた磁性細線MLおよび一対の磁壁移動用電極SLが選択され、この選択された磁性細線MLに電流を流す手順1と、一対の磁壁移動用電極SLに電圧を与える手順2とにより磁壁の移動(すなわち、データのシフト移動)が行われる。手順1と手順2とは、第1の実施形態にて説明したタイミングで実行する。なお、磁気記憶素子R2が第2の実施形態で説明したように、第1磁性層と第2磁性層と第3磁性層の積層構造を有する場合には、手順1、手順2および手順3を第2の実施形態にて説明したタイミングで実行する。
【0105】
メモリトラックへのデータの書き込み、メモリトラックに保存されたデータの読み出しの方法については、第3の実施形態にて説明した方法と同様である。
【0106】
このように第4の実施形態においても、磁気記憶素子が端部に位置する第1磁性層を他の磁気記憶素子と共有して、複数の磁気記憶素子を接続すると、データの移動を1つの電流源により一括して行うことができる。このため、メモリトラックアレイMTA全体の電力消費を抑制することができる。なお、磁壁が移動する方向は、電子の流れる向きと同じ、すなわち電流の流れる方向と逆になる。
【0107】
なお、第4の実施形態にて説明したブロックを複数用いて、第3の実施形態にて説明したような大容量のメモリチップを実現することも可能である。
【0108】
(変形例)
図29は、第4の実施形態の第1の変形例に係るブロックの回路の概略図である。また図30は、本変形例のブロック61の一部の斜視図である。第3の実施形態における第1の変形例と同様に、第4の実施形態においても、平板形状の磁壁移動用電極SLの延在する方向を変更することができる。図30に示す第1の変形例に係るブロック61では、図30のz方向に眺めたときに、磁壁移動用電極SLが、情報読み出し用ビット線BLと平行な方向(ワード線WLと交わる方向)に延在する。すなわち、ブロック61では、磁気記憶素子R2のz方向に第1磁性層と第2磁性層(および第3磁性層)が積層された積層構造毎に一対の磁壁移動用電極SLを設ける。
【0109】
なお、図30では、1つの積層構造に対する磁壁移動用電極SLしか図示していないが、実際には、各積層構造を挟み込むように複数の磁壁移動用電極SLが設けられる。また、磁壁移動用電極SL以外の構成は、ブロック60と同様であるため、詳細な説明を省略する。
【0110】
ブロック61のメモリトラック内での磁壁の移動、メモリトラックへのデータの書き込み、メモリトラックに保存されたデータの読み出しの方法については、ブロック60と同様である。
【0111】
図31は、第4の実施形態の第2の変形例に係るブロック62の斜視図である。第4の実施形態の第2の変形例に係るブロック62では、ブロックに含まれる全てのメモリトラックの積層構造を挟み込むように一対の磁壁移動用電極SLを設ける。
【0112】
図31に示したブロック62では、一対の磁壁移動用電極SLを用いて、この磁壁移動用電極SLに挟まれる圧電体15に電圧を印加すると、この圧電体15に周囲を取り囲まれた全ての積層構造に対して一括して応力を加えることができ、ブロックごとに磁壁移動の制御を行うことができる。
【0113】
また、平板形状の磁壁移動用電極SLの対を磁性細線ML(i)の複数列毎に一対ずつ設けることもできる。つまり、この場合、図21における磁壁移動用電極SLの数はm個より少ない数となる。このような構成をとることにより、メモリトラック全体の面積に占める磁壁移動用電極SLの面積の割合を抑制することができるため、高集積化に有利である。それに対して、例えば、図28に示すように、1つの磁性細線MLを挟み込みように一対の磁壁移動用電極SLが設けられた構造の場合、磁壁位置のシフト移動の際に、手順1と手順2を同時に実行する磁性細線MLを選択するのが容易になる。
【0114】
なお、第4の実施形態の第2の変形例では、磁壁移動用電極SLが磁性細線MLにおける複数の磁気記憶素子R2の接続方向に平行に配置される例を示したが、第1の変形例と第2の変形例を組み合わせてもよい。すなわち、磁性細線MLにおける複数の磁気記憶素子R2の接続方向に直交する方向に配置してもよい。これによると、例えば、平板形状の磁壁移動用電極SLの対を磁性細線ML(i)の複数行毎に一対ずつ設けることもできる。またこれに限らず、圧電体15に対して磁壁移動用電極SLの対が設けられる位置は圧電体15に電界を与えることができるならば、適宜変更してもよい。
【0115】
なお、本実施形態およびその変形例で示したワード線WL、情報読み出し用ビット線BL、メモリトラックのスイッチング素子T、駆動回路410A、410B、420A、420Bは、あくまで一例であり、配置や形状、構成を適宜変更してもよい。
【0116】
以上、具体例を参照しつつ、本発明の実施形態について説明した。しかし、本発明は、これらの実施形態に限定されるものではない。例えば、磁気記憶素子を構成する各要素の具体的な寸法関係や材料、その他、電極、パッシベーション、絶縁構造などの形状や材質に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。例えば、磁気素子を構成する磁性層のそれぞれについて、全て同一形状、同一サイズとする必要はなく、互いに異なる形状、サイズとなるように設計してもよい。また、磁気記憶素子における反強磁性層、中間層、絶縁層などの構成要素は、それぞれ単層として形成しても良く、あるいは、複数の層を積層した構造としてもよい。また、各実施形態にて説明した変形例を他の実施形態にも適用してもよいし、複数の変形例を組み合わせてもよい。
【0117】
その他、本発明の実施の形態として上述した磁気記憶素子や磁気記憶装置を基にして、当業者が適宜設計して変更して実施しうる全ての磁気記憶素子、記録再生装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
【0118】
なお、本明細書を通じて、「垂直」には製造工程のばらつき等による厳密な垂直からのずれが含まれるものとする。同様に、本明細書を通じて、「平行」、「水平」は、厳密な平行、水平を意味するものではない。
【符号の説明】
【0119】
1、2、3、4、5、5a、6、7、8、9、10…磁気記憶素子、 11…第1電極、 12…第2電極、 13…第3電極、 13a…第4電極、 14、14a…積層構造、 15…圧電体、 16…書き込み部、 17…読み出し部、 18…電極、20…絶縁体、50、51、52、60、61、62…ブロック 141…第1磁性層、 142…第2磁性層、 143…第3磁性層、 161…非磁性層、 162…強磁性層、 163…電極、 171…非磁性層、 172…強磁性層、 173…電極、 410A、410B、420A、420B…周辺回路
【特許請求の範囲】
【請求項1】
第1電極と、
第2電極と、
前記第1電極と前記第2電極との間に設けられ、複数の第1磁性層および、この第1磁性層の間に設けられ、第1磁性層とは構成元素の組成が異なる第2磁性層を含む積層構造と、
前記第1電極の前記積層構造側の面の反対の面に設けられる圧電体と、
前記圧電体の前記第1電極が設けられる位置と異なる位置に設けられ、前記圧電体に電圧を印加する第3電極を有することを特徴とする磁気記憶素子。
【請求項2】
第1電極と、
第2電極と、
前記第1電極と前記第2電極との間に設けられ、複数の第1磁性層および、この第1磁性層の間に設けられ、第1磁性層とは構成元素の組成が異なる第2磁性層を含む積層構造と、
前記積層構造の積層方向を軸とした周囲を取り囲むように設けられる圧電体と、
前記圧電体に電圧を印加する第3電極および第4電極を有することを特徴とする磁気記憶素子。
【請求項3】
前記第1磁性層の磁歪定数は前記第2磁性層の磁歪定数と符号が異なる、もしくは、前記第1磁性層の磁歪定数の絶対値は、前記第2磁性層の磁歪定数の絶対値よりも小さいことを特徴とする請求項1または2に記載の磁気記憶素子。
【請求項4】
前記積層構造は、前記第2磁性層の磁歪定数と異なる符号の磁歪定数の第3磁性層を更に有し、前記複数の第1磁性層間に前記第2磁性層と前記第3磁性層とが交互に設けられることを特徴とする請求項1乃至3のいずれか1項に記載の磁気記憶素子。
【請求項5】
前記第1電極と前記第3電極との間に電圧を印加したときに、前記第2磁性層の磁化方向が変化することを特徴とする請求項1に記載の磁気記憶素子。
【請求項6】
前記積層構造は、前記第2磁性層の磁歪定数と異なる符号の磁歪定数の第3磁性層を更に有し、前記複数の第1磁性層間に前記第2磁性層と前記第3磁性層とが交互に設けられ、
前記第1電極と前記第3電極との間に第1の符号の電圧を印加したときに、前記第2磁性層の磁化方向が変化し、前記第1電極と前記第3電極との間に第1の符号と異なる第2の符号の電圧を印加したときに前記第3磁性層の磁化方向が変化することを特徴とする請求項1に記載の磁気記憶素子。
【請求項7】
前記第3電極と前記第4電極との間に電圧を印加したときに、前記第2磁性層の磁化方向が変化することを特徴とする請求項2に記載の磁気記憶素子。
【請求項8】
前記積層構造は、前記第2磁性層の磁歪定数と異なる符号の磁歪定数の第3磁性層を更に有し、前記複数の第1磁性層間に前記第2磁性層と前記第3磁性層とが交互に設けられ、
前記第3電極と前記第4電極との間に第1の符号の電圧を印加したときに、前記第2磁性層の磁化方向が変化し、前記第1電極と前記第3電極との間に第1の符号と異なる第2の符号の電圧を印加したときに前記第3磁性層の磁化方向が変化することを特徴とする請求項2に記載の磁気記憶素子。
【請求項9】
前記第2磁性層の磁化方向が変化したとき、前記第2磁性層の磁化方向と前記第1磁性層の磁化方向とがなす角度θは、0°<θ<180°であることを特徴とする請求項5乃至8のいずれか1項に記載の磁気記憶素子。
【請求項10】
前記第1磁性層に接して設けられ、前記第1磁性層に電流を通電して前記第1磁性層の磁化方向を変化させる書き込み部と、
前記第1磁性層に接して設けられ、前記第1磁性層の抵抗変化を検出する読み出し部を更に有することを特徴とする請求項1乃至9のいずれか1項に記載の磁気記憶素子。
【請求項11】
前記積層構造中の1つの前記第1磁性層は、所定の方向に延在し、
前記所定の方向に延在した第1磁性層上に設けられ、前記第1磁性層に電流を通電して前記第1磁性層の磁化方向を変化させる書き込み部と、
前記所定の方向に延在した第1磁性層上に設けられ、前記第1磁性層の抵抗変化を検出する読み出し部を更に有することを特徴とする請求項1乃至9のいずれか1項に記載の磁気記憶素子。
【請求項12】
前記第1磁性層と前記第2磁性層の積層方向に前記第1磁性層と前記第2磁性層を切断した場合の断面積は、前記第1磁性層の断面積の方が前記第2磁性層の断面積よりも大きいことを特徴とする請求項1乃至11のいずれか1項に記載の磁気記憶素子。
【請求項13】
前記圧電体は、酒石酸カリウムナトリウム、酸化亜鉛、窒化アルミニウム、チタン酸ジルコン酸鉛、チタン酸ジルコン酸ランタン鉛、水晶、ニオブ酸リチウム、タンタル酸リチウム、四ホウ酸リチウム、ニオブ酸カリウム、ランガサイト系結晶、酒石酸カリウムナトリウム四水和物のいずれかを含むことを特徴とする請求項1乃至12のいずれか1項に記載の磁気記憶素子。
【請求項14】
前記積層構造は、基板に対して垂直方向に積層され、
前記第1磁性層および前記第2磁性層は、Co、CoPt、CoCrPtのいずれかを含むことを特徴とする請求項1乃至13のいずれか1項に記載の磁気記憶素子。
【請求項15】
前記積層構造は、基板に対して平行方向に積層され、
前記第1磁性層および前記第2磁性層は、(Co/Ni)の積層膜であるか、Co、CoPt、FePt、TbFeのいずれかを含むことを特徴とする請求項1乃至13のいずれか1項に記載の磁気記憶素子。
【請求項16】
請求項1に記載の磁気記憶素子の磁壁移動方法であって、
前記第1電極と前記第2電極との間に電流を第1の時間流す第1の手順と、
前記圧電体に電圧を第2の時間印加する第2の手順とからなり、
前記第2の手順の終了時刻は、前記第1の手順の終了時刻以降であることを特徴とする磁壁移動方法。
【請求項17】
請求項3に記載の磁気記憶素子の磁壁移動方法であって、
前記第1電極と前記第2電極との間に電流を第1の時間流す第1の手順と、
前記圧電体へ第1の極性の電圧を第2の時間印加することと前記圧電体へ第1の極性とは異なる第2の極性の電圧を第3の時間印加することを交互にそれぞれ1回以上行う第2の手順とからなり、
前記第2の手順の終了時刻は、前記第1の手順の終了時刻以降であることを特徴とする磁壁移動方法。
【請求項18】
複数の第1磁性層および、この第1磁性層の間に設けられ、第1磁性層とは構成元素の組成が異なる第2磁性層を含む積層構造を複数有する磁気記憶装置であって、
前記複数の積層構造の周囲を取り囲むように設けられる圧電体と、
前記圧電体に電圧を印加する第3電極および第4電極を有することを特徴とする磁気記憶装置。
【請求項19】
複数の第1磁性層および、この第1磁性層の間に設けられ、第1磁性層とは構成元素の組成が異なる第2磁性層を含む積層構造を複数有する磁気記憶装置であって、
前記複数の積層構造の積層方向の延長線上に設けられる圧電体と、
前記圧電体に電圧を印加する第3電極および第4電極を有することを特徴とする磁気記憶装置。
【請求項20】
請求項18または請求項19に記載の磁気記憶装置が列方向又は行方向に沿って複数配列されていることを特徴とする磁気記憶装置。
【請求項1】
第1電極と、
第2電極と、
前記第1電極と前記第2電極との間に設けられ、複数の第1磁性層および、この第1磁性層の間に設けられ、第1磁性層とは構成元素の組成が異なる第2磁性層を含む積層構造と、
前記第1電極の前記積層構造側の面の反対の面に設けられる圧電体と、
前記圧電体の前記第1電極が設けられる位置と異なる位置に設けられ、前記圧電体に電圧を印加する第3電極を有することを特徴とする磁気記憶素子。
【請求項2】
第1電極と、
第2電極と、
前記第1電極と前記第2電極との間に設けられ、複数の第1磁性層および、この第1磁性層の間に設けられ、第1磁性層とは構成元素の組成が異なる第2磁性層を含む積層構造と、
前記積層構造の積層方向を軸とした周囲を取り囲むように設けられる圧電体と、
前記圧電体に電圧を印加する第3電極および第4電極を有することを特徴とする磁気記憶素子。
【請求項3】
前記第1磁性層の磁歪定数は前記第2磁性層の磁歪定数と符号が異なる、もしくは、前記第1磁性層の磁歪定数の絶対値は、前記第2磁性層の磁歪定数の絶対値よりも小さいことを特徴とする請求項1または2に記載の磁気記憶素子。
【請求項4】
前記積層構造は、前記第2磁性層の磁歪定数と異なる符号の磁歪定数の第3磁性層を更に有し、前記複数の第1磁性層間に前記第2磁性層と前記第3磁性層とが交互に設けられることを特徴とする請求項1乃至3のいずれか1項に記載の磁気記憶素子。
【請求項5】
前記第1電極と前記第3電極との間に電圧を印加したときに、前記第2磁性層の磁化方向が変化することを特徴とする請求項1に記載の磁気記憶素子。
【請求項6】
前記積層構造は、前記第2磁性層の磁歪定数と異なる符号の磁歪定数の第3磁性層を更に有し、前記複数の第1磁性層間に前記第2磁性層と前記第3磁性層とが交互に設けられ、
前記第1電極と前記第3電極との間に第1の符号の電圧を印加したときに、前記第2磁性層の磁化方向が変化し、前記第1電極と前記第3電極との間に第1の符号と異なる第2の符号の電圧を印加したときに前記第3磁性層の磁化方向が変化することを特徴とする請求項1に記載の磁気記憶素子。
【請求項7】
前記第3電極と前記第4電極との間に電圧を印加したときに、前記第2磁性層の磁化方向が変化することを特徴とする請求項2に記載の磁気記憶素子。
【請求項8】
前記積層構造は、前記第2磁性層の磁歪定数と異なる符号の磁歪定数の第3磁性層を更に有し、前記複数の第1磁性層間に前記第2磁性層と前記第3磁性層とが交互に設けられ、
前記第3電極と前記第4電極との間に第1の符号の電圧を印加したときに、前記第2磁性層の磁化方向が変化し、前記第1電極と前記第3電極との間に第1の符号と異なる第2の符号の電圧を印加したときに前記第3磁性層の磁化方向が変化することを特徴とする請求項2に記載の磁気記憶素子。
【請求項9】
前記第2磁性層の磁化方向が変化したとき、前記第2磁性層の磁化方向と前記第1磁性層の磁化方向とがなす角度θは、0°<θ<180°であることを特徴とする請求項5乃至8のいずれか1項に記載の磁気記憶素子。
【請求項10】
前記第1磁性層に接して設けられ、前記第1磁性層に電流を通電して前記第1磁性層の磁化方向を変化させる書き込み部と、
前記第1磁性層に接して設けられ、前記第1磁性層の抵抗変化を検出する読み出し部を更に有することを特徴とする請求項1乃至9のいずれか1項に記載の磁気記憶素子。
【請求項11】
前記積層構造中の1つの前記第1磁性層は、所定の方向に延在し、
前記所定の方向に延在した第1磁性層上に設けられ、前記第1磁性層に電流を通電して前記第1磁性層の磁化方向を変化させる書き込み部と、
前記所定の方向に延在した第1磁性層上に設けられ、前記第1磁性層の抵抗変化を検出する読み出し部を更に有することを特徴とする請求項1乃至9のいずれか1項に記載の磁気記憶素子。
【請求項12】
前記第1磁性層と前記第2磁性層の積層方向に前記第1磁性層と前記第2磁性層を切断した場合の断面積は、前記第1磁性層の断面積の方が前記第2磁性層の断面積よりも大きいことを特徴とする請求項1乃至11のいずれか1項に記載の磁気記憶素子。
【請求項13】
前記圧電体は、酒石酸カリウムナトリウム、酸化亜鉛、窒化アルミニウム、チタン酸ジルコン酸鉛、チタン酸ジルコン酸ランタン鉛、水晶、ニオブ酸リチウム、タンタル酸リチウム、四ホウ酸リチウム、ニオブ酸カリウム、ランガサイト系結晶、酒石酸カリウムナトリウム四水和物のいずれかを含むことを特徴とする請求項1乃至12のいずれか1項に記載の磁気記憶素子。
【請求項14】
前記積層構造は、基板に対して垂直方向に積層され、
前記第1磁性層および前記第2磁性層は、Co、CoPt、CoCrPtのいずれかを含むことを特徴とする請求項1乃至13のいずれか1項に記載の磁気記憶素子。
【請求項15】
前記積層構造は、基板に対して平行方向に積層され、
前記第1磁性層および前記第2磁性層は、(Co/Ni)の積層膜であるか、Co、CoPt、FePt、TbFeのいずれかを含むことを特徴とする請求項1乃至13のいずれか1項に記載の磁気記憶素子。
【請求項16】
請求項1に記載の磁気記憶素子の磁壁移動方法であって、
前記第1電極と前記第2電極との間に電流を第1の時間流す第1の手順と、
前記圧電体に電圧を第2の時間印加する第2の手順とからなり、
前記第2の手順の終了時刻は、前記第1の手順の終了時刻以降であることを特徴とする磁壁移動方法。
【請求項17】
請求項3に記載の磁気記憶素子の磁壁移動方法であって、
前記第1電極と前記第2電極との間に電流を第1の時間流す第1の手順と、
前記圧電体へ第1の極性の電圧を第2の時間印加することと前記圧電体へ第1の極性とは異なる第2の極性の電圧を第3の時間印加することを交互にそれぞれ1回以上行う第2の手順とからなり、
前記第2の手順の終了時刻は、前記第1の手順の終了時刻以降であることを特徴とする磁壁移動方法。
【請求項18】
複数の第1磁性層および、この第1磁性層の間に設けられ、第1磁性層とは構成元素の組成が異なる第2磁性層を含む積層構造を複数有する磁気記憶装置であって、
前記複数の積層構造の周囲を取り囲むように設けられる圧電体と、
前記圧電体に電圧を印加する第3電極および第4電極を有することを特徴とする磁気記憶装置。
【請求項19】
複数の第1磁性層および、この第1磁性層の間に設けられ、第1磁性層とは構成元素の組成が異なる第2磁性層を含む積層構造を複数有する磁気記憶装置であって、
前記複数の積層構造の積層方向の延長線上に設けられる圧電体と、
前記圧電体に電圧を印加する第3電極および第4電極を有することを特徴とする磁気記憶装置。
【請求項20】
請求項18または請求項19に記載の磁気記憶装置が列方向又は行方向に沿って複数配列されていることを特徴とする磁気記憶装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図13】
【図14】
【図15】
【図16】
【図17】
【図18】
【図19】
【図20】
【図21】
【図22】
【図23】
【図24】
【図25】
【図26】
【図27】
【図28】
【図29】
【図30】
【図31】
【公開番号】特開2012−212715(P2012−212715A)
【公開日】平成24年11月1日(2012.11.1)
【国際特許分類】
【出願番号】特願2011−76416(P2011−76416)
【出願日】平成23年3月30日(2011.3.30)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
【公開日】平成24年11月1日(2012.11.1)
【国際特許分類】
【出願日】平成23年3月30日(2011.3.30)
【出願人】(000003078)株式会社東芝 (54,554)
【Fターム(参考)】
[ Back to top ]